マルチバンド低雑音増幅器および無線通信装置
【課題】回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止可能なマルチバンド低雑音増幅器および無線通信装置を提供する。
【解決手段】複数の帯域ごとに対応した複数の入力部１００Ａ，１００Ｂと、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子Ｑ１，Ｑ２を含む増幅部１０３Ｄと、増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部１０４Ｄと、電源電位と増幅部１０３Ｄの各増幅素子の第２端子間に配置された負荷回路１０５と、帯域セレクト信号に応じて複数の増幅素子の制御端子をバイアスするバイアス制御回路１０６とを有し、デジェネレーション部１０４Ｄは複数の増幅素子の第１端子をそれぞれ異なるインダクタＬａ,Ｌｂと接続可能である。
【解決手段】複数の帯域ごとに対応した複数の入力部１００Ａ，１００Ｂと、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子Ｑ１，Ｑ２を含む増幅部１０３Ｄと、増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部１０４Ｄと、電源電位と増幅部１０３Ｄの各増幅素子の第２端子間に配置された負荷回路１０５と、帯域セレクト信号に応じて複数の増幅素子の制御端子をバイアスするバイアス制御回路１０６とを有し、デジェネレーション部１０４Ｄは複数の増幅素子の第１端子をそれぞれ異なるインダクタＬａ,Ｌｂと接続可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の通信周波数（ＲＦ）帯を選択的に使用するマルチバンド無線技術に係り、特に、複数のＲＦ帯に適合可能なマルチバンド低雑音増幅器、これを適用した無線通信装置に関するものである。
【背景技術】
【０００２】
最近、セルラー、ワイヤレスＬＡＮ（WLAN）など無線通信システムにおいて、複数のバンド（ここではマルチバンドとよぶ）対応が必要となる。
以下に、マルチバンドシステムのＲＦ受信フロントエンド部の第１〜第５の構成例について説明する。
【０００３】
図１は、このようなマルチバンドシステムのＲＦ受信フロントエンド部の第１の構成例を示す図である。
【０００４】
図１のＲＦ受信フロントエンド部１は、アンテナ２Ａ，２Ｂ、帯域（バンド）セレクトスイッチ３、各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応したバンドパスフィルタ４Ａ，４Ｂ，・・・，４Ｘ、各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応した低雑音増幅（ＬＮＡ）５Ａ，５Ｂ，・・・，５Ｘ、局部発振器（ＬＯ）６、移相器７、ミキサ８Ａ，８Ｂ、ローパスフィルタ（ＬＰＦ）９Ａ，９Ｂ、およびゲインアンプ１０Ａ，１０Ｂを有する。
【０００５】
図１のＲＦ受信フロントエンド部１は、各帯域に対して、フィルタ、ＬＮＡがそれぞれ設けられている。
【０００６】
図２は、マルチバンドシステムのＲＦ受信フロントエンド部の第２の構成例を示す図である。
【０００７】
図２のＲＦ受信フロントエンド部１Ａは、図１の各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応した低雑音増幅（ＬＮＡ）５Ａ，５Ｂ，・・・，５Ｘの代わりに広帯域ＬＮＡ１１を用いてＬＮＡの面積縮小が図られている。また、広帯域ＬＮＡ１１の入力側に帯域（バンド）セレクトスイッチ１２が配置されている。
【０００８】
図３は、マルチバンドシステムのＲＦ受信フロントエンド部の第３の構成例を示す図である。
【０００９】
図３のＲＦ受信フロントエンド部１Ｂは、図２の広帯域ＬＮＡ１１が制御回路１３によりＬＮＡ特性を可変させている。
【００１０】
図４は、マルチバンドシステムのＲＦ受信フロントエンド部の第４の構成例を示す図である（特許文献１参照）。
【００１１】
図４のＲＦ受信フロントエンド部１Ｃは、制御スイッチ１４、整合回路１５、基本アンプ１６〜１８、バイアス抵抗Ｒｂ１，Ｒｂ２、劣化インピーダンスＺdg、および負荷インピーダンスＬd1，Ｌd2を有する。
【００１２】
ＲＦ受信フロントエンド部１Ｃは、複数帯域の受信信号を１つの入力インピーダンス整合回路１５を介して選択的にＬＮＡに供給し、ＬＮＡのモードを切り替えて受信を増幅する。
【００１３】
ＲＦ受信フロントエンド部の第５の構成例として、帯域ごとに入力端子、入力整合回路をもつことができるものが提案されている（非特許文献１参照）。
【特許文献１】特開２００６−２３７７１１号公報
【非特許文献１】Z.Li, R.Quintal, and Kenneth K.O.,“Adual-Band CMOS Front-End With Two Gain Modes or Wireless LAN Applications”IEEE JSSC, Nov. 2004.
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、上述したマルチバンドシステムの第１〜第５の構成例のＲＦ受信フロントエンド部は次のような不利益を有する。
【００１５】
第１の構成例のＲＦ受信フロントエンド部１は、各帯域に対して、フィルタ,ＬＮＡがそれぞれ設けられていることから、回路サイズが大きくなり、このことは通信回路のコストアップの要因になっていた。ＬＮＡが帯域の数Ｎだけ必要となり、ＬＮＡの占める回路面積もまたＮ倍となる。
【００１６】
第２の構成例のＲＦ受信フロントエンド部１Ａは、１入力の広帯域ＬＮＡ１１を用いた場合であり、第１の構成例に比べてＬＮＡの面積が小さくなるが、ＬＮＡ特性を広帯域に実現する必要があり、第１の構成例と同等の性能（ＮＦ，利得など）を得ることが難しく、同性能を得たとしても消費電力が大きくなるなどの問題がある。
また、図２に示すように、バンドセレクトスイッチがさらに１つ必要となるため、ＮＦの増加、利得の低下を免れない。
【００１７】
第３の構成例のＲＦ受信フロントエンド部１Ｂは、制御回路１３によりＬＮＡ特性を可変させる方法を採用しているが、この場合も第１の構成例と同等の性能を得ることは難しく、また、第２の構成例と同様に、帯域（バンド）セレクトスイッチが必要となり、性能の劣化がある。
【００１８】
第４の構成例のＲＦ受信フロントエンド部１Ｃは、１入力をもっており、また、共通の整合回路（MCK）１５、共通のＺdg(インピーダンス素子)を持っているため、同様に性能の劣化は免れない。また、帯域（バンド）セレクトスイッチが必要となり、ＮＦ、利得の劣化となる。
【００１９】
また、非特許文献１に開示された第５の構成例は、帯域ごとに入力端子、入力整合回路をもつことができることから、第４の構成例に示した制御スイッチ１４も不要になる。
しかしながら、いわゆるディジェネレーションインダクタ（Ｄｅｇｅｎｒａｔｉｏｎ Ｌ）が共通であるため、図１の帯域毎に分離したＬＮＡを用いた場合に比べ、特性の劣化は免れない。
【００２０】
本発明は、回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止可能なマルチバンド低雑音増幅器および無線通信装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の第１の観点は、複数の帯域の無線信号に対応したマルチバンド低雑音増幅器であって、上記複数の帯域ごとに対応した複数の入力部と、上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、上記デジェネレーション部は、上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である。
【００２２】
本発明の第２の観点は、局部発振部による局部発振信号に基づいて主信号に対する所定の処理を行うフロントエンド部を有する無線通信装置であって、上記複数の帯域に対応した入力信号を受けて上記主信号を出力するマルチバンド低雑音増幅器を有し、上記マルチバンド低雑音増幅器は、上記複数の帯域ごとに対応した複数の入力部と、上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、上記デジェネレーション部は、上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である。
【００２３】
本発明によれば、バンド（帯域毎）にＲＦ入力である複数の入力部をもっているため、各帯域にあわせて入力整合回路をもつことができる。かつ、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）を帯域毎に設定できる。
【発明の効果】
【００２４】
本発明によれば、回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２６】
＜第１実施形態＞
図５は、本発明の第１の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００２７】
本第１の実施形態に係るマルチバンドＬＮＡ１００は、図５に示すように、第１帯域（バンド）ＡのＲＦ信号を入力するための第１の入力端子ＴＩ１００Ａ、第２バンドＢのＲＦ信号を入力するための第２の入力端子ＴＩ１００Ｂ、出力端子ＴＯ１００、第１の入力端子ＴＩ１００Ａから入力したＲＦ信号の整合処理を行う第１の入力整合回路１０１、第２の入力端子ＴＩ１００Ｂから入力したＲＦ信号の整合処理を行う第２の整合回路１０２、増幅部１０３、デジェネレーションＬ（インダクタ）部１０４、負荷回路１０５、およびバイアス制御回路１０６を有している。
このマルチバンドＬＮＡ１００では、第１の入力端子ＴＩ１００Ａと第１の入力整合回路１０１で第１の入力部が構成され、第２の入力端子ＴＩ１００Ｂと第２の入力整合回路１０２で第２の入力部が構成される。
【００２８】
増幅部１０３は、デジェネレーションＬ部１０４および負荷回路１０５に接続されて、第１の入力整合回路１０１または第２の入力整合回路１０２を介したＲＦ信号をゲート（制御端子）に受けて増幅する増幅素子としての電界効果トランジスタ（ＦＥＴ、以下、単にトランジスタという）Ｑ１，Ｑ２を有している。
【００２９】
トランジスタＱ１のドレイン（第２端子）とトランジスタＱ２のドレイン（第２端子）が接続され、その接続点（接続ノード）ＮＤ１が負荷回路１０５に接続され、この接続ノードＮＤ１と負荷回路１０５の接続点（接続ノード）ＮＤ２が出力端子ＴＯ１００に接続されている。
トランジスタＱ１のゲートが第１の入力整合回路１０１の出力に接続され、ソース（第１端子）がデジェネレーションＬ部１０４の一インダクタＬａに接続されている。
トランジスタＱ２のゲートが第１の入力整合回路１０２の出力に接続され、ソース（第１端子）がデジェネレーションＬ部１０４の他のインダクタＬｂに接続されている。
【００３０】
デジェネレーションＬ部１０４は素子側インダクタＬａ，Ｌｂ、および基準電位側インダクタＬｇを有している。
インダクタＬａの一端がトランジスタＱ１のソースに接続され、インダクタＬｂの一端がトランジスタＱ２のソースに接続され、インダクタＬａとＬｂの他端同士が接続され、その接続点ＮＤ３がインダクタＬｇの一端に接続され、インダクタＬｇの他端が基準電位、たとえば接地電位ＧＮＤに接続されている。
【００３１】
負荷回路１０５は、電源電位ＶｄｄとノードＮＤ２との間に接続された負荷インピーダンス素子１０５１、および、バンド（帯域）セレクト信号ＢＳに応じて負荷インピーダンス素子１０５１の負荷インピーダンスを帯域に応じて可変制御する制御回路１０５２を有する。
【００３２】
バイアス制御回路１０６は、トランジスタＱ１、Ｑ２に帯域に応じたバイアス電圧を呼供給するバイアス回路１０６１、および、バンド（帯域）セレクト信号ＢＳに応じてバイアス回路１０６１のバイアス電圧を帯域に応じて可変制御する制御回路１０６２を有する。
【００３３】
本第１の実施形態のマルチバンドＬＮＡ１００は、バンド（帯域毎）にＲＦ入力である第１の入力Ｔ端子ＴＩ１００、第２の入力端子ＴＩ１００をもっているため、各帯域にあわせて入力整合回路１０１，１０２をもつことができる。かつ、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）を帯域毎に設定できる。
このことから、帯域毎に性能をあわせこむことができ、図４に示した構成例に比較して高い性能が得られる。
また、負荷回路１０５は切り替えにより、たとえば一つの素子のみになり、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４は、インダクタの一部を共通にしているので、第１の構成例および第５の構成例の場合に比べて、小さい面積でインダクタを構成できる。
インダクタ素子は、容量、トランジスタ、抵抗など他の素子に比較してサイズが大きいことから、インダクタ素子の小型化は、回路面積小型化に有用である。
【００３４】
以下に、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４および負荷インピーダンス素子１０５１の構成例について説明する。
【００３５】
図６は、第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４の構成例を示す図である。
【００３６】
この例では、インダクタＬａ，Ｌｂ，Ｌｇはスパイラル状に形成される。
３つのスパイラルインダクタＬａ，Ｌｂ，Ｌｇのパラメータ（巻き数、サイズなど）は、ＬＮＡの各帯域の特性に合わせてそれぞれ最適化される。
ここでは、矩形インダクタの例を示している。
また、図６に示すように、インダクタＬａ，Ｌｂ，Ｌｇを配置し、かつインダクタＬａとインダクタＬｂのインダクタの巻き方を同じにし、インダクタＬｇとは反対の方向にまく。
【００３７】
図７は、第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４の他の構成例を示す図である。
【００３８】
この例では、インダクタＬａ、Ｌｂ、およびＬｇを同一平面にまいている。
図７に示すように、インダクタＬａ、Ｌｂ、Ｌｇに流れる電流を同じ回転方向にすることで、Ｌ値を高めることができ、インダクタのサイズを小型にできる。
また、同一平面に密にインダクタを配線することで、第１および第５の構成例に比べ、さらに小さい面積でインダクタを実現できる。
【００３９】
図８は、第１の実施形態に係るマルチバンドＬＮＡにおける負荷インピーダンス素子の構成例を示す図である。
【００４０】
この例では、図８に示すように、抵抗Ｒ１、容量Ｃ１、および、インダクタＬ１を電源電位Ｖｄｄと接続ノードＮＤ１間に並列に接続し、抵抗Ｒ１、容量Ｃ１、あるいはさらにインダクタＬ１を可変にすることで、帯域切り替え、また、帯域切り替えに伴う利得変動を補償するようにする。
また、可変の方法はＦＥＴ等のスイッチを用いて、離散的に各値を切り替えてもよいし、アナログ的に切り替えてもよい。
【００４１】
＜第２実施形態＞
図９は、本発明の第２の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００４２】
第２の実施形態に係るマルチバンドＬＮＡ１００Ａは、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ａをタップ付インダクタに置き換えた構成を有する。
【００４３】
第１の実施形態と異なる具体的な構成は、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ａにおいて、インダクタＬｂが接続されておらず、トランジスタＱ２のソースがインダクタＬａとインダクタＬｇの接続ノードＮＤ３に直接的に接続されている点にある。
【００４４】
図１０は、第２の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の構成例を示す図である。
【００４５】
この場合、端子ＢであるトランジスタＱ２のソース側はスパイラル状に巻かれずにインダクタを構成しておらず、インダクタＬａは矩形状に形成され、接続ノードＮＤ３がインダクタＬｇの一端に接続され、インダクタＬｇの他端が接地電位ＧＮＤに接続されている。
【００４６】
バンド−Ａ入力周波数に比べて、バンド-Ｂ入力周波数が低い場合、一般にデジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部に必要なＬ値は入力周波数が低いバンド−Ａのほうが高くなる場合が多い。
この場合、図１０に示すような、タップ付インダクタを使用できる。
【００４７】
＜第３実施形態＞
図１１は、本発明の第３の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００４８】
本発明のマルチバンドＬＮＡは、第１および第２の実施形態のように２入力だけではなく、３以上のＲＦ入力数をもつことができる。
本第３の実施形態に係るマルチバンドＬＮＡ１００Ｂは、入力数４の場合の構成例を示している。
【００４９】
具体的には、第１の実施形態のマルチバンドＬＮＡ１００の構成に２入力部の構成が加えられている。
すなわち、第１帯域（バンド）ＡのＲＦ信号を入力するための第１の入力端子ＴＩ１００Ａ、第２バンドＢのＲＦ信号を入力するための第２の入力端子ＴＩ１００Ｂに加えて、第３帯域（バンド）ＣのＲＦ信号を入力するための第３の入力端子ＴＩ１００Ｃ、第４バンドＤのＲＦ信号を入力するための第４の入力端子ＴＩ１００Ｄが設けられている。
これに対応して、第１の入力端子ＴＩ１００Ａから入力したＲＦ信号の整合処理を行う第１の入力整合回路１０１、第２の入力端子ＴＩ１００Ｂから入力したＲＦ信号の整合処理を行う第２の整合回路１０２に加えて、第３の入力端子ＴＩ１００Ｃから入力したＲＦ信号の整合処理を行う第３の入力整合回路１１１、第４の入力端子ＴＩ１００Ｄから入力したＲＦ信号の整合処理を行う第４の整合回路１１２が設けられている。
同様に、増幅部においては、トランジスタＱ１、Ｑ２に加えて、ゲートに第３の入力整合回路１１１の出力が印加されるトランジスタＱ３、およびゲートに第４の入力整合回路１１２の出力が印加されるトランジスタＱ４が設けられている。
また、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ｂにおいては、トランジスタＱ３のソースと接続ノードＮＤ３間に接続されるインダクタＬｃ、およびトランジスタＱ４のソースと接続ノードＮＤ３間に接続されるインダクタＬｄが設けられている。
そして、トランジスタＱ１〜Ｑ４のドレインが接続ノードＮＤ１に共通に接続されている。
【００５０】
本第３の実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００５１】
＜第４実施形態＞
図１２は、本発明の第４の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００５２】
本第４の実施形態に係るマルチバンドＬＮＡ１００Ｃが第１の実施形態に係るマルチバンドＬＮＡ１００と異なる点は、トランジスタＱ１とＱ２のドレインと接続ノードＮＤ２との間にトランジスタＱ１１，Ｑ１２をカスコード接続した点にある。
【００５３】
トランジスタＱ１１のソースがトランジスタＱ１のドレインに接続され、ドレインが接続ノードＮＤ２に接続されている。
トランジスタＱ１２のソースがトランジスタＱ２のドレインに接続され、ドレインが接続ノードＮＤ２に接続されている。
そして、トランジスタＱ１１およびＱ１２は、そのゲートが電源電位Ｖｄｄに接続されてバイアスされている。
【００５４】
このようにカスコード接続を採用することにより、いわゆるミラー効果の影響を抑制することができる。
【００５５】
このカスコード接続は、第２の実施形態等にも適用可能である。
【００５６】
＜第５実施形態＞
図１３は、本発明の第５の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００５７】
本第５の実施形態に係るマルチバンドＬＮＡ１００Ｄが第４の実施形態に係るマルチバンドＬＮＡ１００Ｃと異なる点は、カスコード用トランジスタをトランジスタＱ１３で共用するようにしたことにある。
【００５８】
トランジスタＱ１３にソースが接続ノードＮＤ１に接続され、ドレインが接続ノードＮＤ２に接続され、ゲートが電源電位Ｖｄｄに接続されている。
【００５９】
このカスコード接続は、第２の実施形態等にも適用可能である。
【００６０】
＜第６実施形態＞
図１４は、本発明の第６の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００６１】
本第５の実施形態に係るマルチバンドＬＮＡ１００Ｅは、第５の実施形態に係るマルチバンドＬＮＡ１００Ｄを差動構成とした例である。
【００６２】
具体的には、第１帯域（バンド）Ａの正側ＲＦ信号を入力するための第１の正入力端子ＴＩ１００Ａ−１、第１帯域（バンド）Ａの負側ＲＦ信号を入力するための第１の負入力端子ＴＩ１００Ａ−２、第２バンドＢの正側ＲＦ信号を入力するための第２の正入力端子ＴＩ１００Ｂ−１、第２バンドＢの負側ＲＦ信号を入力するための第２の負入力端子ＴＩ１００Ｂ−１が設けられている。
これに対応して、第１の正入力端子ＴＩ１００Ａ−１から入力したＲＦ信号の整合処理を行う第１の正入力整合回路１０１−１、第１の負入力端子ＴＩ１００Ａ−２から入力したＲＦ信号の整合処理を行う第１の負入力整合回路１０１−２、第２の正入力端子ＴＩ１００Ｂ−１から入力したＲＦ信号の整合処理を行う第２の正入力整合回路１０２−１、第２の負入力端子ＴＩ１００Ｂ−２から入力したＲＦ信号の整合処理を行う第２の負入力整合回路１０２−２が設けられている。
【００６３】
同様に、増幅部１０３ＥおよびデジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ｄにおいては、トランジスタＱ１−１のゲートが第１の正入力整合回路１０１−１の出力に接続され、ソースがインダクタＬａ−１の一端に接続され、ドレインが接続ノードＮＤ１−１に接続されている。
トランジスタＱ２−１のゲートが第２の正入力整合回路１０２−１の出力に接続され、ソースがインダクタＬａ−１とインダクタＬｇ−１との接続ノードＮＤ３−１に接続され、ドレインが接続ノードＮＤ１−１に接続されている。
トランジスタＱ１−２のゲートが第１の負入力整合回路１０１−２の出力に接続され、ソースがインダクタＬａ−２の一端に接続され、ドレインが接続ノードＮＤ１−２に接続されている。
トランジスタＱ２−２のゲートが第２の負入力整合回路１０２−２の出力に接続され、ソースがインダクタＬａ−２とインダクタＬｇ−２との接続ノードＮＤ３−２に接続され、ドレインが接続ノードＮＤ１−２に接続されている。
また、インダクタＬｇ−１の一端が接続ノードＮＤ３−１に接続され、インダクタＬｇ−２の一端が接続ノードＮＤ３−２に接続され、インダクタＬｇ−１とＬｇ−２の他端同士が共通に電流源Ｉを介して接地電位ＧＮＤに接続されている。
【００６４】
また、トランジスタＱ１３−１のソースが接続ノードＮＤ１−１に接続され、ドレインが接続ノードＮＤ２−１に接続され、ゲートが電源電位Ｖｄｄに接続されている。
トランジスタＱ１３−２のソースが接続ノードＮＤ１−２に接続され、ドレインが接続ノードＮＤ２−２に接続され、ゲートが電源電位Ｖｄｄに接続されている。
また、接続ノードＮＤ２−１とＮＤ２−２にはそれぞれ負荷インピーダンス素子１０５１−１，１０５１−２が接続され、接続ノードＮＤ２−１が正側出力端子ＴＯ１００−１に接続され、接続ノードＮＤ２−２が負側出力端子ＴＯ１００−２に接続されている。
【００６５】
このような差動構成を採用しても第１の実施形態の効果と同様の効果を得ることができ、また、ミラー効果の影響を抑制することができる。
【００６６】
＜第７実施形態＞
図１５は、本発明の第７の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００６７】
本第７の実施形態に係るマルチバンドＬＮＡ１００Ｆが第６の実施形態に係るマルチバンドＬＮＡ１００Ｅと異なる点は、負荷回路１０５を複共振負荷インピーダンス回路１０５３で構成したことにある。
【００６８】
図１５に示す複共振負荷インピーダンス回路１０５３は、電源電位Ｖｄｄと端子Ｐ１との間に直列に接続されたインダクタＬ１１、Ｌ１２、電源電位Ｖｄｄと端子Ｐ２との間に直列に接続されたインダクタＬ１３、Ｌ１４、インダクタＬ１１とＬ１２の接続点Ｎ１１とインダクタＬ１３とＬ１４の接続点Ｎ１２間に接続されたキャパシタ（容量素子）Ｃ１１と、インダクタＬ１２と端子Ｐ１の接続点Ｎ１３とインダクタＬ１４と端子Ｐ２の接続点Ｎ１４間に接続されたキャパシタＣ１２により構成されている。
【００６９】
図１６は、図１５のマルチバンドＬＮＡにおける周波数と負荷インピーダンスとの関係を示す図である。
図１６において、横軸が周波数を、縦軸が負荷インピーダンスを示している。
【００７０】
図１６に示すように、図１５のマルチバンドＬＮＡ１００Ｆは、２つの帯域（バンド）、具体的には８５０．０ＭＨｚ帯と２．１５０ＧＨｚ帯にピークを持ち、マルチバンド対応のＬＮＡとして良好に動作することが可能である。
【００７１】
図１７は、複共振負荷インピーダンス回路１０５３のレイアウト例を示す図である。
図１７（Ａ）は複共振負荷インピーダンス回路を、図１７（Ｂ）は第１のレイアウト例を、図１７（Ｃ）は第２のレイアウト例を示している。
【００７２】
第１のレイアウト例および第２のレイアウト例共に、基本的に、インダクタは逆方向に矩形状に巻かれた構成を有し、その間にキャパシタＣ１１、Ｃ１２が適切な位置に配置されている。
ただし、第２のレイアウト例は、エディカレント(Eddy current)によるインダクタ特性劣化を低減するためにキャパシタＣ１１として十字形キャパシタを用いている。
【００７３】
なお、差動構成の場合、図１４および図１５のデジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部においては、タップ付インダクタを採用しているが、図１８（Ａ）に示すように、トランジスタＱ２−１，Ｑ２−２に対応したインダクタＬｂ−１，Ｌｂ−２を設けた構成も適用することが可能である。
この場合、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部は、第１層配線１２１、第２層配線１２２、第３層配線１２３を用いて形成される。
第２層配線は第１層配線、第３層配線１２３が交差する箇所に形成される。
各インダクタは矩形状に巻かれているが、この場合、同回転方向の電流を流すように形成することで、磁界を強めあうように構成することができ、高いＬ値を得ることができる。
【００７４】
図１９は、本実施形態に係るマルチバンドＬＮＡを採用した無線通信装置としての受信回路のＲＦ受信フロントエンド部の構成例を示す図である。
【００７５】
図１９のＲＦ受信フロントエンド部２００は、アンテナ２０１Ａ，２０１Ｂ、アンテナ２０１，２０１Ｂが接続された帯域（バンド）セレクトスイッチ２０２、帯域（バンド）セレクトスイッチ２０２でセレクトされる各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応したバンドパスフィルタ２０３Ａ，２０３Ｂ，・・・，２０３Ｘ、バンドパスフィルタ２０３Ａ，２０３Ｂ，・・・，２０３Ｘの出力を入力可能で主信号を出力する本実施形態に係るマルチバンドＬＮＡ２０４、局部発振器（ＬＯ）２０５、移相器２０６、ＬＮＡ２０３の出力と局部発振信号ＬＯとをミキシングするミキサ２０７Ａ，２０７Ｂ、ミキサ２０７Ａ，２０７Ｂの出力をフィルタリングするローパスフィルタ（ＬＰＦ）２０８Ａ，２０８Ｂ、および同相成分出力Ｉと直交成分出力Ｑを得るゲインアンプ２０９Ａ，２０９Ｂを有する。
なお、帯域（バンド）セレクトスイッチ２０２およびマルチバンドＬＮＡ２０４は図示しない制御系により制御信号が供給される。
【００７６】
図１９のＲＦ受信フロントエンド部１００は、マルチバンドＬＮＡ２０４として本実施形態に係るマルチバンドＬＮＡを適用していることから、帯域（バンド）セレクトスイッチが不要である。その結果、回路面積の縮小とＮＦ、利得の劣化を防止することができる。
【図面の簡単な説明】
【００７７】
【図１】マルチバンドシステムのＲＦ受信フロントエンド部の第１の構成例を示す図である。
【図２】マルチバンドシステムのＲＦ受信フロントエンド部の第２の構成例を示す図である。
【図３】マルチバンドシステムのＲＦ受信フロントエンド部の第３の構成例を示す図である。
【図４】マルチバンドシステムのＲＦ受信フロントエンド部の第４の構成例を示す図である。
【図５】本発明の第１の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図６】第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の構成例を示す図である。
【図７】第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の他の構成例を示す図である。
【図８】第１の実施形態に係るマルチバンドＬＮＡにおける負荷インピーダンス素子の構成例を示す図である。
【図９】本発明の第２の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１０】第２の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の構成例を示す図である。
【図１１】本発明の第３の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１２】本発明の第４の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１３】本発明の第５の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１４】本発明の第６の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１５】本発明の第７の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１６】図１５のマルチバンドＬＮＡにおける周波数と負荷インピーダンスとの関係を示す図である。
【図１７】複共振負荷インピーダンス回路のレイアウト例を示す図である。
【図１８】差動構成の場合のインダクタのレイアウト例を示す図である。
【図１９】本実施形態に係るマルチバンドＬＮＡを採用した無線通信装置としての受信回路のＲＦ受信フロントエンド部の構成例を示す図である。
【符号の説明】
【００７８】
１００，１００Ａ〜１００Ｆ・・・マルチバンドＬＮＡ（低雑音増幅器）、１０１・・・第１の入力整合回路、１０１−１・・・第１の正入力整合回路、１０１−２・・・第１の負入力整合回路、１０２・・・第２の入力整合回路、１０２−１・・・第２の正入力整合回路、１０２−２・・・第２の負入力整合回路、１０３・・・増幅部、Ｑ１〜Ｑ４、Ｑ１−１，Ｑ１−２、Ｑ２−１，Ｑ２−２・・・増幅素子としてのトランジスタ、１０４，１０４Ａ〜１０４Ｆ・・・デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部、Ｌａ，Ｌａ−１、Ｌａ−２、Ｌｂ，Ｌｂ−１，Ｌｂ−２，Ｌｇ，Ｌｇ−１，Ｌｇ−２・・・インダクタ、１０５・・・増幅回路、１０６・・・バイアス制御回路、２００・・・ＲＦ受信フロントエンド部、２０１Ａ，２０１Ｂ・・・アンテナ、２０２・・・帯域（バンド）セレクトスイッチ、２０３Ａ〜２０３Ｘ・・・バンドパスフィルタ、２０４・・・マルチバンドＬＮＡ、２０５・・・局部発振器（ＬＯ）、２０６・・・移相器、２０７Ａ，２０７Ｂ・・・ミキサ、２０８Ａ，２０８Ｂ・・・ローパスフィルタ（ＬＰＦ）、２０９Ａ，２０９Ｂ・・・ゲインアンプ。
【技術分野】
【０００１】
本発明は、複数の通信周波数（ＲＦ）帯を選択的に使用するマルチバンド無線技術に係り、特に、複数のＲＦ帯に適合可能なマルチバンド低雑音増幅器、これを適用した無線通信装置に関するものである。
【背景技術】
【０００２】
最近、セルラー、ワイヤレスＬＡＮ（WLAN）など無線通信システムにおいて、複数のバンド（ここではマルチバンドとよぶ）対応が必要となる。
以下に、マルチバンドシステムのＲＦ受信フロントエンド部の第１〜第５の構成例について説明する。
【０００３】
図１は、このようなマルチバンドシステムのＲＦ受信フロントエンド部の第１の構成例を示す図である。
【０００４】
図１のＲＦ受信フロントエンド部１は、アンテナ２Ａ，２Ｂ、帯域（バンド）セレクトスイッチ３、各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応したバンドパスフィルタ４Ａ，４Ｂ，・・・，４Ｘ、各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応した低雑音増幅（ＬＮＡ）５Ａ，５Ｂ，・・・，５Ｘ、局部発振器（ＬＯ）６、移相器７、ミキサ８Ａ，８Ｂ、ローパスフィルタ（ＬＰＦ）９Ａ，９Ｂ、およびゲインアンプ１０Ａ，１０Ｂを有する。
【０００５】
図１のＲＦ受信フロントエンド部１は、各帯域に対して、フィルタ、ＬＮＡがそれぞれ設けられている。
【０００６】
図２は、マルチバンドシステムのＲＦ受信フロントエンド部の第２の構成例を示す図である。
【０００７】
図２のＲＦ受信フロントエンド部１Ａは、図１の各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応した低雑音増幅（ＬＮＡ）５Ａ，５Ｂ，・・・，５Ｘの代わりに広帯域ＬＮＡ１１を用いてＬＮＡの面積縮小が図られている。また、広帯域ＬＮＡ１１の入力側に帯域（バンド）セレクトスイッチ１２が配置されている。
【０００８】
図３は、マルチバンドシステムのＲＦ受信フロントエンド部の第３の構成例を示す図である。
【０００９】
図３のＲＦ受信フロントエンド部１Ｂは、図２の広帯域ＬＮＡ１１が制御回路１３によりＬＮＡ特性を可変させている。
【００１０】
図４は、マルチバンドシステムのＲＦ受信フロントエンド部の第４の構成例を示す図である（特許文献１参照）。
【００１１】
図４のＲＦ受信フロントエンド部１Ｃは、制御スイッチ１４、整合回路１５、基本アンプ１６〜１８、バイアス抵抗Ｒｂ１，Ｒｂ２、劣化インピーダンスＺdg、および負荷インピーダンスＬd1，Ｌd2を有する。
【００１２】
ＲＦ受信フロントエンド部１Ｃは、複数帯域の受信信号を１つの入力インピーダンス整合回路１５を介して選択的にＬＮＡに供給し、ＬＮＡのモードを切り替えて受信を増幅する。
【００１３】
ＲＦ受信フロントエンド部の第５の構成例として、帯域ごとに入力端子、入力整合回路をもつことができるものが提案されている（非特許文献１参照）。
【特許文献１】特開２００６−２３７７１１号公報
【非特許文献１】Z.Li, R.Quintal, and Kenneth K.O.,“Adual-Band CMOS Front-End With Two Gain Modes or Wireless LAN Applications”IEEE JSSC, Nov. 2004.
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、上述したマルチバンドシステムの第１〜第５の構成例のＲＦ受信フロントエンド部は次のような不利益を有する。
【００１５】
第１の構成例のＲＦ受信フロントエンド部１は、各帯域に対して、フィルタ,ＬＮＡがそれぞれ設けられていることから、回路サイズが大きくなり、このことは通信回路のコストアップの要因になっていた。ＬＮＡが帯域の数Ｎだけ必要となり、ＬＮＡの占める回路面積もまたＮ倍となる。
【００１６】
第２の構成例のＲＦ受信フロントエンド部１Ａは、１入力の広帯域ＬＮＡ１１を用いた場合であり、第１の構成例に比べてＬＮＡの面積が小さくなるが、ＬＮＡ特性を広帯域に実現する必要があり、第１の構成例と同等の性能（ＮＦ，利得など）を得ることが難しく、同性能を得たとしても消費電力が大きくなるなどの問題がある。
また、図２に示すように、バンドセレクトスイッチがさらに１つ必要となるため、ＮＦの増加、利得の低下を免れない。
【００１７】
第３の構成例のＲＦ受信フロントエンド部１Ｂは、制御回路１３によりＬＮＡ特性を可変させる方法を採用しているが、この場合も第１の構成例と同等の性能を得ることは難しく、また、第２の構成例と同様に、帯域（バンド）セレクトスイッチが必要となり、性能の劣化がある。
【００１８】
第４の構成例のＲＦ受信フロントエンド部１Ｃは、１入力をもっており、また、共通の整合回路（MCK）１５、共通のＺdg(インピーダンス素子)を持っているため、同様に性能の劣化は免れない。また、帯域（バンド）セレクトスイッチが必要となり、ＮＦ、利得の劣化となる。
【００１９】
また、非特許文献１に開示された第５の構成例は、帯域ごとに入力端子、入力整合回路をもつことができることから、第４の構成例に示した制御スイッチ１４も不要になる。
しかしながら、いわゆるディジェネレーションインダクタ（Ｄｅｇｅｎｒａｔｉｏｎ Ｌ）が共通であるため、図１の帯域毎に分離したＬＮＡを用いた場合に比べ、特性の劣化は免れない。
【００２０】
本発明は、回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止可能なマルチバンド低雑音増幅器および無線通信装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の第１の観点は、複数の帯域の無線信号に対応したマルチバンド低雑音増幅器であって、上記複数の帯域ごとに対応した複数の入力部と、上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、上記デジェネレーション部は、上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である。
【００２２】
本発明の第２の観点は、局部発振部による局部発振信号に基づいて主信号に対する所定の処理を行うフロントエンド部を有する無線通信装置であって、上記複数の帯域に対応した入力信号を受けて上記主信号を出力するマルチバンド低雑音増幅器を有し、上記マルチバンド低雑音増幅器は、上記複数の帯域ごとに対応した複数の入力部と、上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、上記デジェネレーション部は、上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である。
【００２３】
本発明によれば、バンド（帯域毎）にＲＦ入力である複数の入力部をもっているため、各帯域にあわせて入力整合回路をもつことができる。かつ、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）を帯域毎に設定できる。
【発明の効果】
【００２４】
本発明によれば、回路面積の増大を防止できることはもとより、帯域セレクトスイッチが不要で、帯域ごとに性能をあわせこむことが可能で、しかも性能低下を防止できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施形態を図面に関連付けて説明する。
【００２６】
＜第１実施形態＞
図５は、本発明の第１の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００２７】
本第１の実施形態に係るマルチバンドＬＮＡ１００は、図５に示すように、第１帯域（バンド）ＡのＲＦ信号を入力するための第１の入力端子ＴＩ１００Ａ、第２バンドＢのＲＦ信号を入力するための第２の入力端子ＴＩ１００Ｂ、出力端子ＴＯ１００、第１の入力端子ＴＩ１００Ａから入力したＲＦ信号の整合処理を行う第１の入力整合回路１０１、第２の入力端子ＴＩ１００Ｂから入力したＲＦ信号の整合処理を行う第２の整合回路１０２、増幅部１０３、デジェネレーションＬ（インダクタ）部１０４、負荷回路１０５、およびバイアス制御回路１０６を有している。
このマルチバンドＬＮＡ１００では、第１の入力端子ＴＩ１００Ａと第１の入力整合回路１０１で第１の入力部が構成され、第２の入力端子ＴＩ１００Ｂと第２の入力整合回路１０２で第２の入力部が構成される。
【００２８】
増幅部１０３は、デジェネレーションＬ部１０４および負荷回路１０５に接続されて、第１の入力整合回路１０１または第２の入力整合回路１０２を介したＲＦ信号をゲート（制御端子）に受けて増幅する増幅素子としての電界効果トランジスタ（ＦＥＴ、以下、単にトランジスタという）Ｑ１，Ｑ２を有している。
【００２９】
トランジスタＱ１のドレイン（第２端子）とトランジスタＱ２のドレイン（第２端子）が接続され、その接続点（接続ノード）ＮＤ１が負荷回路１０５に接続され、この接続ノードＮＤ１と負荷回路１０５の接続点（接続ノード）ＮＤ２が出力端子ＴＯ１００に接続されている。
トランジスタＱ１のゲートが第１の入力整合回路１０１の出力に接続され、ソース（第１端子）がデジェネレーションＬ部１０４の一インダクタＬａに接続されている。
トランジスタＱ２のゲートが第１の入力整合回路１０２の出力に接続され、ソース（第１端子）がデジェネレーションＬ部１０４の他のインダクタＬｂに接続されている。
【００３０】
デジェネレーションＬ部１０４は素子側インダクタＬａ，Ｌｂ、および基準電位側インダクタＬｇを有している。
インダクタＬａの一端がトランジスタＱ１のソースに接続され、インダクタＬｂの一端がトランジスタＱ２のソースに接続され、インダクタＬａとＬｂの他端同士が接続され、その接続点ＮＤ３がインダクタＬｇの一端に接続され、インダクタＬｇの他端が基準電位、たとえば接地電位ＧＮＤに接続されている。
【００３１】
負荷回路１０５は、電源電位ＶｄｄとノードＮＤ２との間に接続された負荷インピーダンス素子１０５１、および、バンド（帯域）セレクト信号ＢＳに応じて負荷インピーダンス素子１０５１の負荷インピーダンスを帯域に応じて可変制御する制御回路１０５２を有する。
【００３２】
バイアス制御回路１０６は、トランジスタＱ１、Ｑ２に帯域に応じたバイアス電圧を呼供給するバイアス回路１０６１、および、バンド（帯域）セレクト信号ＢＳに応じてバイアス回路１０６１のバイアス電圧を帯域に応じて可変制御する制御回路１０６２を有する。
【００３３】
本第１の実施形態のマルチバンドＬＮＡ１００は、バンド（帯域毎）にＲＦ入力である第１の入力Ｔ端子ＴＩ１００、第２の入力端子ＴＩ１００をもっているため、各帯域にあわせて入力整合回路１０１，１０２をもつことができる。かつ、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）を帯域毎に設定できる。
このことから、帯域毎に性能をあわせこむことができ、図４に示した構成例に比較して高い性能が得られる。
また、負荷回路１０５は切り替えにより、たとえば一つの素子のみになり、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４は、インダクタの一部を共通にしているので、第１の構成例および第５の構成例の場合に比べて、小さい面積でインダクタを構成できる。
インダクタ素子は、容量、トランジスタ、抵抗など他の素子に比較してサイズが大きいことから、インダクタ素子の小型化は、回路面積小型化に有用である。
【００３４】
以下に、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４および負荷インピーダンス素子１０５１の構成例について説明する。
【００３５】
図６は、第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４の構成例を示す図である。
【００３６】
この例では、インダクタＬａ，Ｌｂ，Ｌｇはスパイラル状に形成される。
３つのスパイラルインダクタＬａ，Ｌｂ，Ｌｇのパラメータ（巻き数、サイズなど）は、ＬＮＡの各帯域の特性に合わせてそれぞれ最適化される。
ここでは、矩形インダクタの例を示している。
また、図６に示すように、インダクタＬａ，Ｌｂ，Ｌｇを配置し、かつインダクタＬａとインダクタＬｂのインダクタの巻き方を同じにし、インダクタＬｇとは反対の方向にまく。
【００３７】
図７は、第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４の他の構成例を示す図である。
【００３８】
この例では、インダクタＬａ、Ｌｂ、およびＬｇを同一平面にまいている。
図７に示すように、インダクタＬａ、Ｌｂ、Ｌｇに流れる電流を同じ回転方向にすることで、Ｌ値を高めることができ、インダクタのサイズを小型にできる。
また、同一平面に密にインダクタを配線することで、第１および第５の構成例に比べ、さらに小さい面積でインダクタを実現できる。
【００３９】
図８は、第１の実施形態に係るマルチバンドＬＮＡにおける負荷インピーダンス素子の構成例を示す図である。
【００４０】
この例では、図８に示すように、抵抗Ｒ１、容量Ｃ１、および、インダクタＬ１を電源電位Ｖｄｄと接続ノードＮＤ１間に並列に接続し、抵抗Ｒ１、容量Ｃ１、あるいはさらにインダクタＬ１を可変にすることで、帯域切り替え、また、帯域切り替えに伴う利得変動を補償するようにする。
また、可変の方法はＦＥＴ等のスイッチを用いて、離散的に各値を切り替えてもよいし、アナログ的に切り替えてもよい。
【００４１】
＜第２実施形態＞
図９は、本発明の第２の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００４２】
第２の実施形態に係るマルチバンドＬＮＡ１００Ａは、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ａをタップ付インダクタに置き換えた構成を有する。
【００４３】
第１の実施形態と異なる具体的な構成は、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ａにおいて、インダクタＬｂが接続されておらず、トランジスタＱ２のソースがインダクタＬａとインダクタＬｇの接続ノードＮＤ３に直接的に接続されている点にある。
【００４４】
図１０は、第２の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の構成例を示す図である。
【００４５】
この場合、端子ＢであるトランジスタＱ２のソース側はスパイラル状に巻かれずにインダクタを構成しておらず、インダクタＬａは矩形状に形成され、接続ノードＮＤ３がインダクタＬｇの一端に接続され、インダクタＬｇの他端が接地電位ＧＮＤに接続されている。
【００４６】
バンド−Ａ入力周波数に比べて、バンド-Ｂ入力周波数が低い場合、一般にデジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部に必要なＬ値は入力周波数が低いバンド−Ａのほうが高くなる場合が多い。
この場合、図１０に示すような、タップ付インダクタを使用できる。
【００４７】
＜第３実施形態＞
図１１は、本発明の第３の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００４８】
本発明のマルチバンドＬＮＡは、第１および第２の実施形態のように２入力だけではなく、３以上のＲＦ入力数をもつことができる。
本第３の実施形態に係るマルチバンドＬＮＡ１００Ｂは、入力数４の場合の構成例を示している。
【００４９】
具体的には、第１の実施形態のマルチバンドＬＮＡ１００の構成に２入力部の構成が加えられている。
すなわち、第１帯域（バンド）ＡのＲＦ信号を入力するための第１の入力端子ＴＩ１００Ａ、第２バンドＢのＲＦ信号を入力するための第２の入力端子ＴＩ１００Ｂに加えて、第３帯域（バンド）ＣのＲＦ信号を入力するための第３の入力端子ＴＩ１００Ｃ、第４バンドＤのＲＦ信号を入力するための第４の入力端子ＴＩ１００Ｄが設けられている。
これに対応して、第１の入力端子ＴＩ１００Ａから入力したＲＦ信号の整合処理を行う第１の入力整合回路１０１、第２の入力端子ＴＩ１００Ｂから入力したＲＦ信号の整合処理を行う第２の整合回路１０２に加えて、第３の入力端子ＴＩ１００Ｃから入力したＲＦ信号の整合処理を行う第３の入力整合回路１１１、第４の入力端子ＴＩ１００Ｄから入力したＲＦ信号の整合処理を行う第４の整合回路１１２が設けられている。
同様に、増幅部においては、トランジスタＱ１、Ｑ２に加えて、ゲートに第３の入力整合回路１１１の出力が印加されるトランジスタＱ３、およびゲートに第４の入力整合回路１１２の出力が印加されるトランジスタＱ４が設けられている。
また、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ｂにおいては、トランジスタＱ３のソースと接続ノードＮＤ３間に接続されるインダクタＬｃ、およびトランジスタＱ４のソースと接続ノードＮＤ３間に接続されるインダクタＬｄが設けられている。
そして、トランジスタＱ１〜Ｑ４のドレインが接続ノードＮＤ１に共通に接続されている。
【００５０】
本第３の実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００５１】
＜第４実施形態＞
図１２は、本発明の第４の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００５２】
本第４の実施形態に係るマルチバンドＬＮＡ１００Ｃが第１の実施形態に係るマルチバンドＬＮＡ１００と異なる点は、トランジスタＱ１とＱ２のドレインと接続ノードＮＤ２との間にトランジスタＱ１１，Ｑ１２をカスコード接続した点にある。
【００５３】
トランジスタＱ１１のソースがトランジスタＱ１のドレインに接続され、ドレインが接続ノードＮＤ２に接続されている。
トランジスタＱ１２のソースがトランジスタＱ２のドレインに接続され、ドレインが接続ノードＮＤ２に接続されている。
そして、トランジスタＱ１１およびＱ１２は、そのゲートが電源電位Ｖｄｄに接続されてバイアスされている。
【００５４】
このようにカスコード接続を採用することにより、いわゆるミラー効果の影響を抑制することができる。
【００５５】
このカスコード接続は、第２の実施形態等にも適用可能である。
【００５６】
＜第５実施形態＞
図１３は、本発明の第５の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００５７】
本第５の実施形態に係るマルチバンドＬＮＡ１００Ｄが第４の実施形態に係るマルチバンドＬＮＡ１００Ｃと異なる点は、カスコード用トランジスタをトランジスタＱ１３で共用するようにしたことにある。
【００５８】
トランジスタＱ１３にソースが接続ノードＮＤ１に接続され、ドレインが接続ノードＮＤ２に接続され、ゲートが電源電位Ｖｄｄに接続されている。
【００５９】
このカスコード接続は、第２の実施形態等にも適用可能である。
【００６０】
＜第６実施形態＞
図１４は、本発明の第６の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００６１】
本第５の実施形態に係るマルチバンドＬＮＡ１００Ｅは、第５の実施形態に係るマルチバンドＬＮＡ１００Ｄを差動構成とした例である。
【００６２】
具体的には、第１帯域（バンド）Ａの正側ＲＦ信号を入力するための第１の正入力端子ＴＩ１００Ａ−１、第１帯域（バンド）Ａの負側ＲＦ信号を入力するための第１の負入力端子ＴＩ１００Ａ−２、第２バンドＢの正側ＲＦ信号を入力するための第２の正入力端子ＴＩ１００Ｂ−１、第２バンドＢの負側ＲＦ信号を入力するための第２の負入力端子ＴＩ１００Ｂ−１が設けられている。
これに対応して、第１の正入力端子ＴＩ１００Ａ−１から入力したＲＦ信号の整合処理を行う第１の正入力整合回路１０１−１、第１の負入力端子ＴＩ１００Ａ−２から入力したＲＦ信号の整合処理を行う第１の負入力整合回路１０１−２、第２の正入力端子ＴＩ１００Ｂ−１から入力したＲＦ信号の整合処理を行う第２の正入力整合回路１０２−１、第２の負入力端子ＴＩ１００Ｂ−２から入力したＲＦ信号の整合処理を行う第２の負入力整合回路１０２−２が設けられている。
【００６３】
同様に、増幅部１０３ＥおよびデジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部１０４Ｄにおいては、トランジスタＱ１−１のゲートが第１の正入力整合回路１０１−１の出力に接続され、ソースがインダクタＬａ−１の一端に接続され、ドレインが接続ノードＮＤ１−１に接続されている。
トランジスタＱ２−１のゲートが第２の正入力整合回路１０２−１の出力に接続され、ソースがインダクタＬａ−１とインダクタＬｇ−１との接続ノードＮＤ３−１に接続され、ドレインが接続ノードＮＤ１−１に接続されている。
トランジスタＱ１−２のゲートが第１の負入力整合回路１０１−２の出力に接続され、ソースがインダクタＬａ−２の一端に接続され、ドレインが接続ノードＮＤ１−２に接続されている。
トランジスタＱ２−２のゲートが第２の負入力整合回路１０２−２の出力に接続され、ソースがインダクタＬａ−２とインダクタＬｇ−２との接続ノードＮＤ３−２に接続され、ドレインが接続ノードＮＤ１−２に接続されている。
また、インダクタＬｇ−１の一端が接続ノードＮＤ３−１に接続され、インダクタＬｇ−２の一端が接続ノードＮＤ３−２に接続され、インダクタＬｇ−１とＬｇ−２の他端同士が共通に電流源Ｉを介して接地電位ＧＮＤに接続されている。
【００６４】
また、トランジスタＱ１３−１のソースが接続ノードＮＤ１−１に接続され、ドレインが接続ノードＮＤ２−１に接続され、ゲートが電源電位Ｖｄｄに接続されている。
トランジスタＱ１３−２のソースが接続ノードＮＤ１−２に接続され、ドレインが接続ノードＮＤ２−２に接続され、ゲートが電源電位Ｖｄｄに接続されている。
また、接続ノードＮＤ２−１とＮＤ２−２にはそれぞれ負荷インピーダンス素子１０５１−１，１０５１−２が接続され、接続ノードＮＤ２−１が正側出力端子ＴＯ１００−１に接続され、接続ノードＮＤ２−２が負側出力端子ＴＯ１００−２に接続されている。
【００６５】
このような差動構成を採用しても第１の実施形態の効果と同様の効果を得ることができ、また、ミラー効果の影響を抑制することができる。
【００６６】
＜第７実施形態＞
図１５は、本発明の第７の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【００６７】
本第７の実施形態に係るマルチバンドＬＮＡ１００Ｆが第６の実施形態に係るマルチバンドＬＮＡ１００Ｅと異なる点は、負荷回路１０５を複共振負荷インピーダンス回路１０５３で構成したことにある。
【００６８】
図１５に示す複共振負荷インピーダンス回路１０５３は、電源電位Ｖｄｄと端子Ｐ１との間に直列に接続されたインダクタＬ１１、Ｌ１２、電源電位Ｖｄｄと端子Ｐ２との間に直列に接続されたインダクタＬ１３、Ｌ１４、インダクタＬ１１とＬ１２の接続点Ｎ１１とインダクタＬ１３とＬ１４の接続点Ｎ１２間に接続されたキャパシタ（容量素子）Ｃ１１と、インダクタＬ１２と端子Ｐ１の接続点Ｎ１３とインダクタＬ１４と端子Ｐ２の接続点Ｎ１４間に接続されたキャパシタＣ１２により構成されている。
【００６９】
図１６は、図１５のマルチバンドＬＮＡにおける周波数と負荷インピーダンスとの関係を示す図である。
図１６において、横軸が周波数を、縦軸が負荷インピーダンスを示している。
【００７０】
図１６に示すように、図１５のマルチバンドＬＮＡ１００Ｆは、２つの帯域（バンド）、具体的には８５０．０ＭＨｚ帯と２．１５０ＧＨｚ帯にピークを持ち、マルチバンド対応のＬＮＡとして良好に動作することが可能である。
【００７１】
図１７は、複共振負荷インピーダンス回路１０５３のレイアウト例を示す図である。
図１７（Ａ）は複共振負荷インピーダンス回路を、図１７（Ｂ）は第１のレイアウト例を、図１７（Ｃ）は第２のレイアウト例を示している。
【００７２】
第１のレイアウト例および第２のレイアウト例共に、基本的に、インダクタは逆方向に矩形状に巻かれた構成を有し、その間にキャパシタＣ１１、Ｃ１２が適切な位置に配置されている。
ただし、第２のレイアウト例は、エディカレント(Eddy current)によるインダクタ特性劣化を低減するためにキャパシタＣ１１として十字形キャパシタを用いている。
【００７３】
なお、差動構成の場合、図１４および図１５のデジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部においては、タップ付インダクタを採用しているが、図１８（Ａ）に示すように、トランジスタＱ２−１，Ｑ２−２に対応したインダクタＬｂ−１，Ｌｂ−２を設けた構成も適用することが可能である。
この場合、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部は、第１層配線１２１、第２層配線１２２、第３層配線１２３を用いて形成される。
第２層配線は第１層配線、第３層配線１２３が交差する箇所に形成される。
各インダクタは矩形状に巻かれているが、この場合、同回転方向の電流を流すように形成することで、磁界を強めあうように構成することができ、高いＬ値を得ることができる。
【００７４】
図１９は、本実施形態に係るマルチバンドＬＮＡを採用した無線通信装置としての受信回路のＲＦ受信フロントエンド部の構成例を示す図である。
【００７５】
図１９のＲＦ受信フロントエンド部２００は、アンテナ２０１Ａ，２０１Ｂ、アンテナ２０１，２０１Ｂが接続された帯域（バンド）セレクトスイッチ２０２、帯域（バンド）セレクトスイッチ２０２でセレクトされる各バンド（帯域）ＢＮＤＡ〜ＢＮＤＸに対応したバンドパスフィルタ２０３Ａ，２０３Ｂ，・・・，２０３Ｘ、バンドパスフィルタ２０３Ａ，２０３Ｂ，・・・，２０３Ｘの出力を入力可能で主信号を出力する本実施形態に係るマルチバンドＬＮＡ２０４、局部発振器（ＬＯ）２０５、移相器２０６、ＬＮＡ２０３の出力と局部発振信号ＬＯとをミキシングするミキサ２０７Ａ，２０７Ｂ、ミキサ２０７Ａ，２０７Ｂの出力をフィルタリングするローパスフィルタ（ＬＰＦ）２０８Ａ，２０８Ｂ、および同相成分出力Ｉと直交成分出力Ｑを得るゲインアンプ２０９Ａ，２０９Ｂを有する。
なお、帯域（バンド）セレクトスイッチ２０２およびマルチバンドＬＮＡ２０４は図示しない制御系により制御信号が供給される。
【００７６】
図１９のＲＦ受信フロントエンド部１００は、マルチバンドＬＮＡ２０４として本実施形態に係るマルチバンドＬＮＡを適用していることから、帯域（バンド）セレクトスイッチが不要である。その結果、回路面積の縮小とＮＦ、利得の劣化を防止することができる。
【図面の簡単な説明】
【００７７】
【図１】マルチバンドシステムのＲＦ受信フロントエンド部の第１の構成例を示す図である。
【図２】マルチバンドシステムのＲＦ受信フロントエンド部の第２の構成例を示す図である。
【図３】マルチバンドシステムのＲＦ受信フロントエンド部の第３の構成例を示す図である。
【図４】マルチバンドシステムのＲＦ受信フロントエンド部の第４の構成例を示す図である。
【図５】本発明の第１の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図６】第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の構成例を示す図である。
【図７】第１の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の他の構成例を示す図である。
【図８】第１の実施形態に係るマルチバンドＬＮＡにおける負荷インピーダンス素子の構成例を示す図である。
【図９】本発明の第２の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１０】第２の実施形態に係るマルチバンドＬＮＡにおける、デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部の構成例を示す図である。
【図１１】本発明の第３の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１２】本発明の第４の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１３】本発明の第５の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１４】本発明の第６の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１５】本発明の第７の実施形態に係るマルチバンドＬＮＡ（低雑音増幅器）の構成を示す回路図である。
【図１６】図１５のマルチバンドＬＮＡにおける周波数と負荷インピーダンスとの関係を示す図である。
【図１７】複共振負荷インピーダンス回路のレイアウト例を示す図である。
【図１８】差動構成の場合のインダクタのレイアウト例を示す図である。
【図１９】本実施形態に係るマルチバンドＬＮＡを採用した無線通信装置としての受信回路のＲＦ受信フロントエンド部の構成例を示す図である。
【符号の説明】
【００７８】
１００，１００Ａ〜１００Ｆ・・・マルチバンドＬＮＡ（低雑音増幅器）、１０１・・・第１の入力整合回路、１０１−１・・・第１の正入力整合回路、１０１−２・・・第１の負入力整合回路、１０２・・・第２の入力整合回路、１０２−１・・・第２の正入力整合回路、１０２−２・・・第２の負入力整合回路、１０３・・・増幅部、Ｑ１〜Ｑ４、Ｑ１−１，Ｑ１−２、Ｑ２−１，Ｑ２−２・・・増幅素子としてのトランジスタ、１０４，１０４Ａ〜１０４Ｆ・・・デジェネレーションＬ（Ｄｅｇｅｒｅｒａｔｉｏｎ-L）部、Ｌａ，Ｌａ−１、Ｌａ−２、Ｌｂ，Ｌｂ−１，Ｌｂ−２，Ｌｇ，Ｌｇ−１，Ｌｇ−２・・・インダクタ、１０５・・・増幅回路、１０６・・・バイアス制御回路、２００・・・ＲＦ受信フロントエンド部、２０１Ａ，２０１Ｂ・・・アンテナ、２０２・・・帯域（バンド）セレクトスイッチ、２０３Ａ〜２０３Ｘ・・・バンドパスフィルタ、２０４・・・マルチバンドＬＮＡ、２０５・・・局部発振器（ＬＯ）、２０６・・・移相器、２０７Ａ，２０７Ｂ・・・ミキサ、２０８Ａ，２０８Ｂ・・・ローパスフィルタ（ＬＰＦ）、２０９Ａ，２０９Ｂ・・・ゲインアンプ。
【特許請求の範囲】
【請求項１】
複数の帯域の無線信号に対応したマルチバンド低雑音増幅器であって、
上記複数の帯域ごとに対応した複数の入力部と、
上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、
上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、
電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、
帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、
上記デジェネレーション部は、
上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である
マルチバンド低雑音増幅器。
【請求項２】
上記デジェネレーション部は、
ノードと基準電位間に接続される基準電位側インダクタと、
ノードと上記増幅素子の第１端子間に接続される素子側インダクタと、を含む
請求項１記載のマルチバンド低雑音増幅器。
【請求項３】
上記基準電位側インダクタと上記素子側インダクタはスパイラル状に巻きまわされて形成され、
上記基準電位側インダクタと上記素子側インダクタの巻き方向が逆である
請求項２記載のマルチバンド低雑音増幅器。
【請求項４】
上記基準電位側インダクタと上記素子側インダクタは、各インダクタに流れる電流が同じ回転方向となるように、同一平面上でスパイラル状に巻きまわされて形成されている
請求項２記載のマルチバンド低雑音増幅器。
【請求項５】
上記複数の増幅素子には、上記素子側インダクタに接続された増幅素子と、上記ノードに直接接続された増幅素子とを含む
請求項２記載のマルチバンド低雑音増幅器。
【請求項６】
上記増幅素子は電界効果トランジスタにより形成され、制御端子としてのゲートが対応する入力部に接続され、第１の端子としてのソースが上記デジェネレーション部に接続され、第２の端子としてのドレインが上記負荷回路側に接続されている
請求項１から５のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項７】
上記増幅素子としての電界効果トランジスタのドレインと上記負荷回路側との間にカスコード接続された電界効果トランジスタを有する
請求項６記載のマルチバンド低雑音増幅器。
【請求項８】
上記増幅部は、上記増幅素子の差動構成を有する
請求項１から７のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項９】
上記負荷回路は、
帯域セレクト信号に応じて負荷インピーダンスが制御される
請求項１から８のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項１０】
上記負荷回路は、
複共振負荷インピーダンス回路を有する
請求項８記載のマルチバンド低雑音増幅器。
【請求項１１】
上記複数の入力部は、入力整合回路を含む
請求項１から１０のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項１２】
局部発振部による局部発振信号に基づいて主信号に対する所定の処理を行うフロントエンド部を有する無線通信装置であって、
上記複数の帯域に対応した入力信号を受けて上記主信号を出力するマルチバンド低雑音増幅器を有し、
上記マルチバンド低雑音増幅器は、
上記複数の帯域ごとに対応した複数の入力部と、
上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、
上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、
電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、
帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、
上記デジェネレーション部は、
上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である
無線通信装置。
【請求項１】
複数の帯域の無線信号に対応したマルチバンド低雑音増幅器であって、
上記複数の帯域ごとに対応した複数の入力部と、
上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、
上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、
電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、
帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、
上記デジェネレーション部は、
上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である
マルチバンド低雑音増幅器。
【請求項２】
上記デジェネレーション部は、
ノードと基準電位間に接続される基準電位側インダクタと、
ノードと上記増幅素子の第１端子間に接続される素子側インダクタと、を含む
請求項１記載のマルチバンド低雑音増幅器。
【請求項３】
上記基準電位側インダクタと上記素子側インダクタはスパイラル状に巻きまわされて形成され、
上記基準電位側インダクタと上記素子側インダクタの巻き方向が逆である
請求項２記載のマルチバンド低雑音増幅器。
【請求項４】
上記基準電位側インダクタと上記素子側インダクタは、各インダクタに流れる電流が同じ回転方向となるように、同一平面上でスパイラル状に巻きまわされて形成されている
請求項２記載のマルチバンド低雑音増幅器。
【請求項５】
上記複数の増幅素子には、上記素子側インダクタに接続された増幅素子と、上記ノードに直接接続された増幅素子とを含む
請求項２記載のマルチバンド低雑音増幅器。
【請求項６】
上記増幅素子は電界効果トランジスタにより形成され、制御端子としてのゲートが対応する入力部に接続され、第１の端子としてのソースが上記デジェネレーション部に接続され、第２の端子としてのドレインが上記負荷回路側に接続されている
請求項１から５のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項７】
上記増幅素子としての電界効果トランジスタのドレインと上記負荷回路側との間にカスコード接続された電界効果トランジスタを有する
請求項６記載のマルチバンド低雑音増幅器。
【請求項８】
上記増幅部は、上記増幅素子の差動構成を有する
請求項１から７のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項９】
上記負荷回路は、
帯域セレクト信号に応じて負荷インピーダンスが制御される
請求項１から８のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項１０】
上記負荷回路は、
複共振負荷インピーダンス回路を有する
請求項８記載のマルチバンド低雑音増幅器。
【請求項１１】
上記複数の入力部は、入力整合回路を含む
請求項１から１０のいずれか一に記載のマルチバンド低雑音増幅器。
【請求項１２】
局部発振部による局部発振信号に基づいて主信号に対する所定の処理を行うフロントエンド部を有する無線通信装置であって、
上記複数の帯域に対応した入力信号を受けて上記主信号を出力するマルチバンド低雑音増幅器を有し、
上記マルチバンド低雑音増幅器は、
上記複数の帯域ごとに対応した複数の入力部と、
上記各入力部に対応し、対応する入力部による信号を制御端子に受けて増幅する機能を有する複数の増幅素子を含む増幅部と、
上記増幅部の各増幅素子の第１端子と基準電位との間に接続され、複数のインダクタを含むデジェネレーション部と、
電源電位と上記増幅部の各増幅素子の第２端子間に配置された負荷回路と、
帯域セレクト信号に応じて上記複数の増幅素子の制御端子をバイアスするバイアス制御回路と、を有し、
上記デジェネレーション部は、
上記複数の増幅素子の第１端子は、それぞれ異なるインダクタと接続可能である
無線通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００９−１０８２６（Ｐ２００９−１０８２６Ａ）
【公開日】平成２１年１月１５日（２００９．１．１５）
【国際特許分類】
【出願番号】特願２００７−１７１６９０（Ｐ２００７−１７１６９０）
【出願日】平成１９年６月２９日（２００７．６．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年１月１５日（２００９．１．１５）
【国際特許分類】
【出願日】平成１９年６月２９日（２００７．６．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]