二次監視レーダ
【課題】プリアンブルが含む情報をより利用することができる二次監視レーダを提供する。
【解決手段】二次監視レーダ１は、第１パルスＰ１〜第４パルスＰ４を有するプリアンブルＰＡを含むモードＳ用の応答Ｒを受信する。二次監視レーダ１は、プリアンブルＰＡのパルスＰ１〜Ｐ４の立上りを検出して立上り検出信号Ｓｒを出力する立上り検出部４２と、プリアンブルＰＡのパルスＰ１〜Ｐ４の立下りを検出して立下り検出信号Ｓｄを出力する立下り検出部４３と、立上り検出信号Ｓｒと立下り検出信号Ｓｄとの間に一定間隔で入力されるクロックパルスＣＬＫをカウントしてパルス幅ＷＣ１〜ＷＣ４を測定するカウンタ部４１とを含むプリアンブルパルス幅カウンタ処理部３４を備えている。
【解決手段】二次監視レーダ１は、第１パルスＰ１〜第４パルスＰ４を有するプリアンブルＰＡを含むモードＳ用の応答Ｒを受信する。二次監視レーダ１は、プリアンブルＰＡのパルスＰ１〜Ｐ４の立上りを検出して立上り検出信号Ｓｒを出力する立上り検出部４２と、プリアンブルＰＡのパルスＰ１〜Ｐ４の立下りを検出して立下り検出信号Ｓｄを出力する立下り検出部４３と、立上り検出信号Ｓｒと立下り検出信号Ｓｄとの間に一定間隔で入力されるクロックパルスＣＬＫをカウントしてパルス幅ＷＣ１〜ＷＣ４を測定するカウンタ部４１とを含むプリアンブルパルス幅カウンタ処理部３４を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリアンブルを含むモードＳ用の応答を受信する二次監視レーダに関する。
【背景技術】
【０００２】
現在、航空機に搭載されているトランスポンダに対して質問を送信するとともに、その質問に対する様々な情報をトランスポンダからの応答として受信することにより航空管制のための監視に関わる情報を取得する二次監視レーダ（ＳＳＲ：Ｓｅｃｏｎｄａｒｙ Ｓｕｒｖｅｉｌｌａｎｃｅ Ｒａｄａｒ）が知られている。
【０００３】
二次監視レーダは、従来から使用されているＡＴＣＲＢＳトランスポンダへのモードＡ／Ｃ用の質問と、近年開発されたモードＳトランスポンダへのモードＳ用の質問とを送信している。そして、二次監視レーダは、モードＡ／Ｃ用の質問に対するモードＡ／Ｃ用の応答と、モードＳ用の質問に対するモードＳ用の応答とを受信している。
【０００４】
ここでモードＳ用の応答は、プリアンブルと、データブロックとを含む。更に、プリアンブルは、第１パルス〜第４パルスを含む。これらの４つのパルスは、航空機に搭載されたモードＳトランスポンダから、所定のパルス間隔、及び、所定のパルス幅で送信される（特許文献１参照）。
【０００５】
二次監視レーダでは、上述したプリアンブルの４つのパルスが、所定のパルス間隔で検出された際にのみ、モードＳ用の応答と判別される。その後、二次監視レーダでは、プリアンブルの後に送信されるデータブロックに含まれる情報を処理して解析する。
【特許文献１】特開２００７−７１６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、二次監視レーダでは、プリアンブルのパルス間隔を測定して、規定のプリアンブルであるか否かを検出するのみである。そのため、プリアンブルが持つ他の情報は、得ることができないといった課題がある。
【０００７】
本発明は、上述した課題を解決するために創案されたものであり、プリアンブルが含む情報をより利用することができる二次監視レーダを提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明に係る二次監視レーダは、第１パルス〜第４パルスを有するプリアンブルを含むモードＳ用の応答を受信する二次監視レーダにおいて、前記プリアンブルのパルスの立上りを検出して立上り検出信号を出力する立上り検出手段と、前記プリアンブルのパルスの立下りを検出して立下り検出信号を出力する立下り検出手段と、前記立上り検出信号と立下り検出信号との間に一定間隔で入力されるクロックパルスをカウントして、そのカウント値を前記プリアンブルのパルスのパルス幅として出力するカウンタ手段とを含むプリアンブルパルス幅カウンタ処理手段を備えている。
【発明の効果】
【０００９】
本発明によれば、プリアンブルに含まれるパルスのパルス幅を情報として得ることができるので、そのパルス幅を情報として利用することができる。
【発明を実施するための最良の形態】
【００１０】
（第１実施形態）
以下、図面を参照して、本発明の第１実施形態について説明する。図１は、第１実施形態による二次監視レーダと航空機との関係を示す概略図である。図２は、二次監視レーダの内部構成を示すブロック図である。図３は、モードＳ応答処理器の内部構成を示すブロック図である。図４は、プリアンブルパルス幅カウント処理部の内部構成を示すブロック図である。
【００１１】
図１に示すように、第１実施形態による二次監視レーダ１は、モードＳトランスポンダ９２が搭載された航空機９１と、質問Ｑ及び応答Ｒを送受信して、種々の情報を得て監視するものである。
【００１２】
二次監視レーダ１は、地上局２に設置される。二次監視レーダ１は、アンテナ３と、送受信部４と、処理部５とを備えている。
【００１３】
図２に示すように、送受信部４は、ミキサー１１と、送信器１２と、受信器１３とを備えている。
【００１４】
ミキサー１１は、アンテナ３と、送信器１２及び受信器１３とを中継する。ミキサー１１は、送信器１２から送られる質問Ｑをアンテナ３へと送信する。また、ミキサー１１は、アンテナ３から送られる応答Ｒを受信器１３へと送信する。
【００１５】
送信器１２は、処理部５から入力された質問Ｑをミキサー１１及びアンテナ３を介して、航空機９１へと送信する。送信器１２は、メインビームから送信されるＩＮＴパルスを出力する主送信器（図示略）と、オムニビームから送信されるサイドローブ抑圧（ＳＬＳ）パルスを出力する副送信器（図示略）とを含む。
【００１６】
受信器１３は、質問Ｑに対する航空機９１からの応答Ｒを、アンテナ３及びミキサー１１を介して受信する。受信器１３は、受信した応答Ｒを、増幅検波及び量子化によるデジタル化した後、後述するＡＴＣＲＢＳ応答処理器２４及びモードＳ応答処理器２３に供給する。
【００１７】
図２に示すように、処理部５は、送信制御器２１と、チャネル管理器２２と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、タイミング信号発生器２５と、監視処理器２６とを備えている。
【００１８】
送信制御器２１は、送信器１２と、チャネル管理器２２と、タイミング信号発生器２５と、監視処理器２６とに接続されている。
【００１９】
送信制御器２１は、オールコール期間において、監視処理器２６から供給される自サイトＩＤ（識別符号）及びＰＲ値（応答確率値）に基づき、オールコール用の質問Ｑを生成する。尚、オールコール期間には、モードＡ／Ｃ専用のオールコール質問も生成される。また、送信制御器２１は、ロールコール期間において、監視処理器２６から供給される航空機９１のモードＳアドレス、距離及び方位等の航空機情報に基づき、ロールコール用の質問Ｑを生成する。
【００２０】
送信制御器２１は、送信器１２及びミキサー１１を介して、生成した各質問Ｑをアンテナ３から送信する。
【００２１】
チャネル管理器２２は、送信制御器２１と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、タイミング信号発生器２５と、監視処理器２６とに接続されている。チャネル管理器２２は、タイミング信号発生器２５からの信号に基づき、ビームドエルタイムにスイープタイムを設定する。チャネル管理器２２は、スイープタイムにオールコール期間及びロールコール期間を割り当てる。チャネル管理器２２は、オールコール期間及びロールコール期間に、航空機９１から応答を受信するためのウインドウ期間を割り当てる。
【００２２】
モードＳ応答処理器２３は、受信器１３と、チャネル管理器２２と、タイミング信号発生器２５と、監視処理器２６とに接続されている。
【００２３】
モードＳ応答処理器２３は、モードＳトランスポンダ９２を搭載した航空機９１からのモードＳ用の応答Ｒに含まれるプリアンブルＰＡを検出するとともに、各応答Ｒのデータブロックに含まれる情報を解析処理する。尚、データブロックの解析処理ついては、既知の方法によって行われるので省略する。
【００２４】
図３に示すように、モードＳ応答処理器２３は、２値化処理部３１と、プリアンブル相関処理部３２と、データデコーダ処理部３３と、プリアンブルパルス幅カウンタ処理部３４とを備えている。
【００２５】
２値化処理部３１は、入力された応答Ｒを「０」と「１」の２値化する。２値化処理部３１は、２値化した応答Ｒをプリアンブル相関処理部３２と、データデコーダ処理部３３と、プリアンブルパルス幅カウンタ処理部３４とに出力する。
【００２６】
プリアンブル相関処理部３２は、２値化された第１パルスＰ１〜第４パルスＰ４を含むプリアンブルＰＡの相関をとるものである。
【００２７】
プリアンブル相関処理部３２は、第１パルスＰ１〜第４パルスＰ４のパルス間隔を測定して、規定のパルス間隔である場合は、データデコーダ処理部３３、プリアンブルパルス幅カウンタ処理部３４及び後段へとプリアンブル検出信号Ｓｄｅを出力する。ここで、規定の第１パルスＰ１と第２パルスＰ２とのパルス間隔は、１．０μｓである。規定の第３パルスＰ３と第４パルスＰ４とのパルス間隔は、１．０μｓである。規定の第１パルスＰ１と第３パルスＰ３とのパルス間隔は、３．５μｓである。
【００２８】
データデコーダ処理部３３は、２値化された応答Ｒに含まれるデータブロックＤＢを解析処理する。データブロックＤＢは、マンチェスターコードである。データブロックＤＢの最初のデータビットは、プリアンブルＰＡの第１パルスＰ１の立上がりから８μｓ後の位置となる。
【００２９】
プリアンブルパルス幅カウンタ処理部３４は、第１〜第４パルスＰ１、Ｐ２、Ｐ３、Ｐ４の第１〜第４パルス幅ＷＣ１、ＷＣ２、ＷＣ３、ＷＣ４をカウントして測定するものである。
【００３０】
図４に示すように、プリアンブルパルス幅カウンタ処理部３４は、フリップフロップ回路ＦＦ１と、カウンタ部４１と、立上り検出部４２と、立下り検出部４３と、カウンタラッチ回路４４と、フリップフロップ回路ＦＦ２と、第１〜第３シフトレジスタＳＲ１、ＳＲ２、ＳＲ３と、ラッチタイミング調整部４５と、パルス幅ラッチ回路４６とを備えている。尚、カウンタラッチ回路４４と第１〜第３シフトレジスタＳＲ１、ＳＲ２、ＳＲ３とが、請求項に記載のパルス幅保持手段に相当する。ラッチタイミング調整部４５が、請求項に記載のタイミング調整手段に相当する。パルス幅ラッチ回路４６が、請求項に記載のパルス幅出力手段に相当する。
【００３１】
フリップフロップ回路ＦＦ１は、２値化処理部３１によって２値化された後に入力されるプリアンブルＰＡを含む応答Ｒを一時的に保持した後、カウンタ部４１、立上り検出部４２及び立下り検出部４３へと出力する。
【００３２】
カウンタ部４１は、立上り検出信号Ｓｒと立下り検出信号Ｓｄとの間に入力される４０ＭＨｚのクロックパルスＣＬＫをカウントする。そして、カウンタ部４１は、そのカウント値を第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４としてカウンタラッチ回路４４へと出力するものである。具体的には、カウンタ部４１は、立上り検出部４２から立上り検出信号Ｓｒが入力されたら、カウント値を「０」に戻した後、クロックパルスＣＬＫのカウントを再開する。即ち、カウンタ部４１は、第１パルスＰ１〜第４パルスＰ４が入力された後のクロックパルスＣＬＫの数をカウントして、出力する。
【００３３】
尚、カウンタ部４１は、パルス幅ＷＣ１〜ＷＣ４をカウントできるビット数に構成する必要がある。ここで、クロックパルスＣＬＫの周期が、４０ＭＨｚであり、規定のパルス幅が５００ｎｓであることを考慮すると、カウンタ部４１は、最低でも２５以上カウントできることが好ましい。このことから、カウンタ部４１は、５ビット以上が好ましい。
【００３４】
立上り検出部４２は、第１パルスＰ１〜第４パルスＰ４の立上りを検出する。立上り検出部４２は、立上りを検出すると、カウンタ部４１へ立上り検出信号Ｓｒを出力する。
【００３５】
立下り検出部４３は、第１パルスＰ１〜第４パルスＰ４の立下りを検出する。立下り検出部４３は、フリップフロップ回路ＦＦ２を介して、カウンタラッチ回路４４へと立下り検出信号Ｓｄを出力する。
【００３６】
フリップフロップ回路ＦＦ２は、立下り検出信号Ｓｄから入力された立下り検出信号Ｓｄを一時的に遅延させた後、カウンタラッチ回路４４へと出力する。
【００３７】
カウンタラッチ回路４４は、カウンタ部４１によってカウントされたパルス幅ＷＣ１〜ＷＣ４を一時的に保持して出力するものである。具体的には、カウンタラッチ回路４４には、第１パルスＰ１〜第４パルスＰ４に対応するパルス幅ＷＣ１〜ＷＣ４が、カウンタ部４１から順次入力される。カウンタラッチ回路４４は、立下り検出信号Ｓｄが入力されるまで、同じパルス幅ＷＣ１〜ＷＣ４を保持する。カウンタラッチ回路４４は、保持しているパルス幅ＷＣ１〜ＷＣ４をシフトレジスタＳＲ１及びパルス幅ラッチ回路４６へと出力する。カウンタラッチ回路４４は、立下り検出信号Ｓｄが入力されると、保持しているパルス幅ＷＣ１〜ＷＣ４に代えて、その時間にカウンタ部４１がカウントしているパルス幅ＷＣ１〜ＷＣ４を、新たに保持して出力する。
【００３８】
第１シフトレジスタＳＲ１は、カウンタラッチ回路４４から入力されたパルス幅ＷＣ１〜ＷＣ４を、１μｓ遅延させる。第１シフトレジスタＳＲ１は、遅延させた後、パルス幅ＷＣ１〜ＷＣ４を第２シフトレジスタＳＲ２及びパルス幅ラッチ回路４６へと出力する。
【００３９】
第２シフトレジスタＳＲ２は、第１シフトレジスタＳＲ２から入力されたパルス幅ＷＣ１〜ＷＣ４を、２．５μｓ遅延させる。第２シフトレジスタＳＲ２は、遅延させた後、パルス幅ＷＣ１〜ＷＣ４を第３シフトレジスタＳＲ３及びパルス幅ラッチ回路４６へと出力する。
【００４０】
第３シフトレジスタＳＲ３は、第２シフトレジスタＳＲ２から入力されたパルス幅ＷＣ１〜ＷＣ４を、１．０μｓ遅延させる。第３シフトレジスタＳＲ３は、遅延させた後、パルス幅ＷＣ１〜ＷＣ４をパルス幅ラッチ回路４６へと出力する。
【００４１】
尚、上述したカウンタラッチ回路４４及びシフトレジスタＳＲ１〜ＳＲ３は、カウンタ部４１と同様に５ビット以上が好ましい。
【００４２】
ラッチタイミング調整部４５は、複数のフリップフロップ回路を含む。ラッチタイミング調整部４５は、プリアンブル相関処理部３２からプリアンブル検出信号Ｓｄｅが入力されると、所定の遅延時間後に、パルス幅ＷＣ１〜ＷＣ４を後段へと出力させるためのタイミング信号Ｓｔｍをパルス幅ラッチ回路４６へと出力する。
【００４３】
パルス幅ラッチ回路４６は、第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４を保持して、後段へと出力する。また、パルス幅ラッチ回路４６は、ラッチタイミング調整部４５からタイミング信号Ｓｔｍが入力されると、保持しているパルス幅ＷＣ１〜ＷＣ４に代えて、その時、カウンタラッチ回路４４及びシフトレジスタＳＲ１〜ＳＲ３から入力されているパルス幅ＷＣ１〜ＷＣ４を、新たなパルス幅ＷＣ１〜ＷＣ４として保持して、出力する。
【００４４】
ＡＴＣＲＢＳ応答処理器２４は、受信器１３と、チャネル管理器２２と、タイミング信号発生器２５と、監視処理器２６とに接続されている。ＡＴＣＲＢＳ応答処理器２４は、オールコール期間において、ＡＴＣＲＢＳトランスポンダを搭載した航空機（図示略）からのモードＡ／Ｃ専用オールコール質問応答を検出して、処理する。
【００４５】
タイミング信号発生器２５は、送信制御器２１と、チャネル管理器２２と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、監視処理器２６とに接続されている。タイミング信号発生器２５は、処理部５全体のシステムを統括制御すべく、アンテナ３の方位方向におけるシステムの動作や質問信号形成等のためのタイミングを形成して供給する。尚、タイミング信号発生器２５は、モードＳ応答処理器２３に４０ＭＨｚ（２５ｎｓ）のクロックパルスＣＬＫを入力する。
【００４６】
監視処理器２６は、送信制御器２１と、チャネル管理器２２と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、タイミング信号発生器２５とに接続されている。
【００４７】
監視処理器２６には、種々の航空機情報等がメモリに記憶されている。監視処理器２６には、プリアンブルパルス幅カウンタ処理部３４からパルス幅ＷＣ１〜ＷＣ４が入力される。監視処理器２６は、モードＳ応答処理器２３から供給される航空機情報と、パルス幅ＷＣ１〜ＷＣ４を関連付けた情報を含む検出レポートを出力する。
【００４８】
次に、上述した二次監視レーダ１と送受信する航空機９１について簡潔に説明する。
【００４９】
航空機９１は、二次監視レーダ１のアンテナ３から送信されたモードＳ用の質問Ｑを受信するとともに、そのモードＳ用の質問Ｑに対するモードＳ応答Ｒを、地上局２の二次監視レーダ１に向けて送信するためのアンテナ９３及びモードＳトランスポンダ９２とが搭載されている。モードＳトランスポンダ９２は、送受信部９４と、送受信部９４に接続された信号処理部９５とを備えている。
【００５０】
次に、図面を参照して、上述した第１実施形態による二次監視レーダ１と航空機９１との送受信動作を説明する。
【００５１】
まず、二次監視レーダ１の監視処理器２６から自サイトＩＤ及びＰＲ値等の情報に基づいて、送信制御器２１は、質問Ｑを生成する。ここで、チャネル管理器２２によって設定されたオールコール期間には、オールコール用の質問Ｑが生成される。一方、チャネル管理器２２によって設定されたロールコール期間には、ロールコール用の質問Ｑが生成される。
【００５２】
次に、送信制御器２１は、送信器１２及びアンテナ３を介して質問Ｑを送信する。
【００５３】
次に、航空機９１は、質問Ｑを受信すると、プリアンブルＰＡ及びデータブロックＤＢを含む応答Ｒを送信する。
【００５４】
二次監視レーダ１は、航空機９１から送信された応答Ｒを受信すると、以下の処理を行う。ここで、データブロックＤＢのパルスパターンは、オールコール用の応答とロールコール用の応答とで異なる。しかしながら、プリアンブルＰＡは、オールコール用の応答とロールコール用の応答に関わらず同じパルスパターンで規定されている。従って、本願の特徴である、プリアンブルＰＡの処理は、オールコール用の応答Ｒとロールコール用の応答Ｒとに関わらず同じ処理が行われるので、併せて説明する。
【００５５】
まず、二次監視レーダ１のアンテナ３で応答Ｒを受信すると、ミキサー１１及び受信器１３を介して、モードＳ応答処理器２３へと出力される。
【００５６】
次に、モードＳ応答処理器２３では、入力された応答Ｒが２値化処理部３１で２値化される。その後、２値化された応答Ｒが、プリアンブル相関処理部３２へと入力される。プリアンブル相関処理部３２では、入力された応答ＲのプリアンブルＰＡのパルス間隔が規定された間隔か否かを判定する。プリアンブル相関処理部３２は、プリアンブルＰＡが検出されると、プリアンブル検出信号Ｓｄｅを、データデコーダ処理部３３、プリアンブルパルス幅カウンタ処理部３４、及び、後段へと出力する。
【００５７】
データデコーダ処理部３３は、プリアンブル検出信号Ｓｄｅが入力されると、プリアンブルＰＡの第１パルスＰ１の８μｓ後に入力されるデータブロックＤＢのデコード処理を行う。データデコーダ処理部３３では、デコード結果として、データビット及び各データビットの信頼性を示す信頼性ビットを後段へと出力する。
【００５８】
一方、プリアンブルパルス幅カウンタ処理部３４では、プリアンブルＰＡに含まれる第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４の測定処理が行われる。
【００５９】
以下、本願の特徴であるパルス幅ＷＣ１〜ＷＣ４の測定処理について、図面を参照して説明する。図５は、プリアンブルのパルス幅の測定処理を説明するタイミング図である。図６は、第１パルスのパルス幅の測定処理を説明するタイミング図である。即ち、図６は、図５の部分拡大図に相当する。
【００６０】
図５及び図６において、「カウンタ部」に示す数値は、カウンタ部によってカウントされている値である。図５において、「カウンタラッチ回路」、「シフトレジスタＳＲ１〜ＳＲ３」、「パルスラッチ回路」に示す数値は、それぞれに保持されているパルス幅である。図６において、「カウンタラッチ回路」に示す数値は、カウンタラッチ回路に保持されているパルス幅である。
【００６１】
以下の説明では、図５に示すように、航空機のトランスポンダの不具合のために、入力されたプリアンブルＰＡの第１パルスＰ１〜第４パルスＰ４の各パルス幅ＷＣ１〜ＷＣ４が、規定の５００ｎｓではなく、それぞれ５００ｎｓ、４７５ｎｓ、５２５ｎｓ、４５０ｎｓとなっているものとして説明する。また、プリアンブルパルス幅カウンタ処理部３４には、タイミング信号発生器２５から４０ＭＨｚ（２５ｎｓ周期）のクロックパルスＣＬＫが常時入力されているものとする。
【００６２】
まず、図５に示すように、プリアンブルパルス幅カウンタ処理部３４にプリアンブルＰＡが入力されると、フリップフロップ回路ＦＦ１を介して、プリアンブルＰＡがカウンタ部４１、立上り検出部４２及び立下り検出部４３へと入力される。
【００６３】
この後、第１パルスＰ１の立上りが、立上り検出部４２によって検出される。立上り検出部４２は、立ち上がりを検出すると、図６に示すように、カウンタ部４１へと立上り検出信号Ｓｒを出力する。
【００６４】
カウンタ部４１では、立上り検出信号Ｓｒが入力されると、カウント値を「０」に戻すとともに、カウント状態（イネーブル状態）となる。その後、カウンタ部４１は、入力されるクロックパルスＣＬＫの数を再びカウントするとともに、そのカウント値をカウンタラッチ回路４４へと出力する。
【００６５】
次に、立下り検出部４３が、第１パルスＰ１の立下りを検出すると、フリップフロップ回路ＦＦ２を介して、立下り検出信号Ｓｄをカウンタラッチ回路４４へと出力する。カウンタラッチ回路４４では、立下り検出信号Ｓｄが入力されると、保持している前のパルス幅に代えて、その時のカウンタ部４１がカウントしているカウント値（＝２０）を新たなパルス幅ＷＣ１として保持する。カウンタラッチ回路４４では、このパルス幅ＷＣ１を次の立下り検出信号Ｓｄが入力されるまで保持して、第１シフトレジスタＳＲ１及びパルス幅ラッチ回路４６へと出力する。
【００６６】
第１シフトレジスタＳＲ１は、パルス幅ＷＣ１が入力されてから１．０μｓ後に、入力されたパルス幅ＷＣ１を第２シフトレジスタＳＲ２及びパルス幅ラッチ回路４６へと出力する。
【００６７】
第２シフトレジスタＳＲ２は、パルス幅ＷＣ１が入力されてから２．５μｓ後に、入力されたパルス幅ＷＣ１を第３シフトレジスタＳＲ３及びパルス幅ラッチ回路４６へと出力する。
【００６８】
第３シフトレジスタＳＲ３は、パルス幅ＷＣ１が入力されてから１．０μｓ後に、入力されたパルス幅ＷＣ１をパルス幅ラッチ回路４６へと出力する。
【００６９】
次に、第２パルスＰ２が入力されると、その立上がり及び立下りが立上り検出部４２及び立下り検出部４３に検出される。これにより、上述した第１パルスＰ１のパルス幅ＷＣ１と同様に、第２パルスＰ２のパルス幅ＷＣ２がカウントされて、カウンタラッチ回路４４にそのパルス幅ＷＣ２が保持される。ここで、第２パルスＰ２のパルス幅ＷＣ２は、規定の５００ｎｓよりも短い４７５ｎｓであるから、そのカウント値は、「１９」になる。
【００７０】
次に、第２パルスＰ２のパルス幅ＷＣ２は、カウンタラッチ回路４４から第１シフトレジスタＳＲ１及びパルス幅ラッチ回路４６へと出力される。この１．０μｓ後に、第２パルスＰ２のパルス幅ＷＣ２は、第２シフトレジスタＳＲ２及びパルス幅ラッチ回路４６へと出力され、更に、その２．５μｓ後に、第３シフトレジスタＳＲ３及びパルス幅ラッチ回路４６へと出力され、その１．０μｓ後に、パルス幅ラッチ回路４６に出力される。
【００７１】
この後、第３パルスＰ３及び第４パルスＰ４が入力されると、それぞれのパルス幅ＷＣ３（＝２１）及びパルス幅ＷＣ４（＝１８）上述した処理と同様の処理によってカウントされる。その後、パルス幅ＷＣ３及びパルス幅ＷＣ４が、カウンタラッチ回路４４、第１〜第３シフトレジスタＳＲ１〜ＳＲ３を介してパルス幅ラッチ回路４６へと出力される。
【００７２】
次に、プリアンブル相関処理部３２にプリアンブルＰＡが検出されると、プリアンブル相関処理部３２からラッチタイミング調整部４５にプリアンブル検出信号Ｓｄｅが入力される。これにより、ラッチタイミング調整部４５は、所定の時間遅延させた後、タイミング信号Ｓｔｍをパルス幅ラッチ回路４６へと出力する。
【００７３】
パルス幅ラッチ回路４６は、タイミング信号Ｓｔｍが入力されると、その時に、カウンタラッチ回路４４、及び、第１〜第３シフトレジスタＳＲ１〜ＳＲ３から入力されているパルス幅ＷＣ１〜ＷＣ４を、新たなパルス幅ＷＣ１〜ＷＣ４として保持する。
【００７４】
ここで、タイミング信号Ｓｔｍが入力された時には、上述した遅延時間により、パルス幅ラッチ回路４６には、カウンタラッチ回路４４からはパルス幅ＷＣ４が入力され、第１シフトレジスタＳＲ１からはパルス幅ＷＣ３が入力され、第２シフトレジスタＳＲ２からはパルス幅ＷＣ２が入力され、第３シフトレジスタＳＲ３からはパルス幅ＷＣ１が入力されている。従って、パルス幅ラッチ回路４６は、これらの新たな４個のパルス幅ＷＣ１〜ＷＣ４を同時に監視処理器２６へと出力することになる。
【００７５】
この後、監視処理器２６は、航空機情報と関連付けてパルス幅ＷＣ１〜ＷＣ４を外部の処理器（図示略）へと出力する。外部の処理器では、パルス幅ＷＣ１〜ＷＣ４を航空機情報と関連付けて記憶して活用する。例えば、外部の処理器は、遠隔またはオフラインによって、航空機９１（トランスポンダ９２）毎のパルス幅ＷＣ１〜ＷＣ４の違いによって、航空機を特定することや応答状態の解析（ガーブル等）に利用する。
【００７６】
上述したように第１実施形態による二次監視レーダ１では、プリアンブルパルス幅カウンタ処理部３４によって、プリアンブルＰＡの第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４を測定して、情報として出力することができる。これにより、二次監視レーダ１では、従来、使われることのなかったパルス幅ＷＣ１〜ＷＣ４を、航空機９１を特定するための情報等に利用することができる。
【００７７】
また、二次監視レーダ１では、パルス幅ＷＣ１〜ＷＣ４を保持することができるカウンタラッチ回路４４、及び、第１〜第３シフトレジスタＳＲ１〜ＳＲ３を備えることによって、４個のパルス幅ＷＣ１〜ＷＣ４を出力することができる。
【００７８】
また、二次監視レーダ１では、パルス幅ＷＣ１〜ＷＣ４の出力を遅延させる第１〜第３シフトレジスタＳＲ１〜ＳＲ３及びパルス幅ＷＣ１〜ＷＣ４を同時に保持することができるパルス幅ラッチ回路４６を備えることによって、パルス幅ＷＣ１〜ＷＣ４を同時に出力することができる。
【００７９】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００８０】
上述した実施形態における構成は、適宜変更可能である。例えば、上述した数値、各回路等を変更することが考えられる。
【００８１】
上述した実施形態では、プリアンブルに含まれる第１パルス〜第４パルスの全てのパルス幅を測定して出力したが、いずれかのパルスのパルス幅のみを測定して出力するようにしてもよい。この場合、第１シフトレジスタ〜第３シフトレジスタを適宜省略することができる。
【００８２】
上述した実施形態では、カウンタ部に入力されるクロックパルスの周波数を４０ＭＨｚとしたが、クロックパルスの周波数は適宜変更可能である。尚、クロックパルスの周期（周波数）は、プリアンブルの第１パルス〜第４パルスのパルス幅よりも小さければよい。
【図面の簡単な説明】
【００８３】
【図１】第１実施形態による二次監視レーダと航空機との関係を示す概略図である。
【図２】二次監視レーダの内部構成を示すブロック図である。
【図３】モードＳ応答処理器の内部構成を示すブロック図である。
【図４】プリアンブルパルス幅カウント処理部の内部構成を示すブロック図である。
【図５】プリアンブルのパルス幅の測定処理を説明するタイミング図である。
【図６】第１パルスのパルス幅の測定処理を説明するタイミング図である。
【符号の説明】
【００８４】
１ 二次監視レーダ
２ 地上局
３ アンテナ
４ 送受信部
５ 処理部
１１ ミキサー
１２ 送信器
１３ 受信器
２１ 送信制御器
２２ チャネル管理器
２３ モードＳ応答処理器
２４ ＡＴＣＲＢＳ応答処理器
２５ タイミング信号発生器
２６ 監視処理器
３１ ２値化処理部
３２ プリアンブル相関処理部
３３ データデコーダ処理部
３４ プリアンブルパルス幅カウンタ処理部
４１ カウンタ部
４２ 立上り検出部
４３ 立下り検出部
４４ カウンタラッチ回路
４５ ラッチタイミング調整部
４６ パルス幅ラッチ回路
９１ 航空機
９２ トランスポンダ
９３ アンテナ
９４ 送受信部
９５ 信号処理部
ＦＦ１、ＦＦ２ フリップフロップ回路
Ｐ１〜Ｐ４ 第１パルス〜第４パルス
ＰＡ プリアンブル
ＤＢ データブロック
ＣＬＫ クロックパルス
Ｑ 質問
Ｒ 応答
Ｓｒ 立上り検出信号
Ｓｄ 立下り検出信号
Ｓｄｅ プリアンブル検出信号
ＳＲ１〜ＳＲ３ シフトレジスタ
Ｓｔｍ タイミング信号
ＷＣ１〜ＷＣ４ 第１〜第４パルス幅
【技術分野】
【０００１】
本発明は、プリアンブルを含むモードＳ用の応答を受信する二次監視レーダに関する。
【背景技術】
【０００２】
現在、航空機に搭載されているトランスポンダに対して質問を送信するとともに、その質問に対する様々な情報をトランスポンダからの応答として受信することにより航空管制のための監視に関わる情報を取得する二次監視レーダ（ＳＳＲ：Ｓｅｃｏｎｄａｒｙ Ｓｕｒｖｅｉｌｌａｎｃｅ Ｒａｄａｒ）が知られている。
【０００３】
二次監視レーダは、従来から使用されているＡＴＣＲＢＳトランスポンダへのモードＡ／Ｃ用の質問と、近年開発されたモードＳトランスポンダへのモードＳ用の質問とを送信している。そして、二次監視レーダは、モードＡ／Ｃ用の質問に対するモードＡ／Ｃ用の応答と、モードＳ用の質問に対するモードＳ用の応答とを受信している。
【０００４】
ここでモードＳ用の応答は、プリアンブルと、データブロックとを含む。更に、プリアンブルは、第１パルス〜第４パルスを含む。これらの４つのパルスは、航空機に搭載されたモードＳトランスポンダから、所定のパルス間隔、及び、所定のパルス幅で送信される（特許文献１参照）。
【０００５】
二次監視レーダでは、上述したプリアンブルの４つのパルスが、所定のパルス間隔で検出された際にのみ、モードＳ用の応答と判別される。その後、二次監視レーダでは、プリアンブルの後に送信されるデータブロックに含まれる情報を処理して解析する。
【特許文献１】特開２００７−７１６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、二次監視レーダでは、プリアンブルのパルス間隔を測定して、規定のプリアンブルであるか否かを検出するのみである。そのため、プリアンブルが持つ他の情報は、得ることができないといった課題がある。
【０００７】
本発明は、上述した課題を解決するために創案されたものであり、プリアンブルが含む情報をより利用することができる二次監視レーダを提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明に係る二次監視レーダは、第１パルス〜第４パルスを有するプリアンブルを含むモードＳ用の応答を受信する二次監視レーダにおいて、前記プリアンブルのパルスの立上りを検出して立上り検出信号を出力する立上り検出手段と、前記プリアンブルのパルスの立下りを検出して立下り検出信号を出力する立下り検出手段と、前記立上り検出信号と立下り検出信号との間に一定間隔で入力されるクロックパルスをカウントして、そのカウント値を前記プリアンブルのパルスのパルス幅として出力するカウンタ手段とを含むプリアンブルパルス幅カウンタ処理手段を備えている。
【発明の効果】
【０００９】
本発明によれば、プリアンブルに含まれるパルスのパルス幅を情報として得ることができるので、そのパルス幅を情報として利用することができる。
【発明を実施するための最良の形態】
【００１０】
（第１実施形態）
以下、図面を参照して、本発明の第１実施形態について説明する。図１は、第１実施形態による二次監視レーダと航空機との関係を示す概略図である。図２は、二次監視レーダの内部構成を示すブロック図である。図３は、モードＳ応答処理器の内部構成を示すブロック図である。図４は、プリアンブルパルス幅カウント処理部の内部構成を示すブロック図である。
【００１１】
図１に示すように、第１実施形態による二次監視レーダ１は、モードＳトランスポンダ９２が搭載された航空機９１と、質問Ｑ及び応答Ｒを送受信して、種々の情報を得て監視するものである。
【００１２】
二次監視レーダ１は、地上局２に設置される。二次監視レーダ１は、アンテナ３と、送受信部４と、処理部５とを備えている。
【００１３】
図２に示すように、送受信部４は、ミキサー１１と、送信器１２と、受信器１３とを備えている。
【００１４】
ミキサー１１は、アンテナ３と、送信器１２及び受信器１３とを中継する。ミキサー１１は、送信器１２から送られる質問Ｑをアンテナ３へと送信する。また、ミキサー１１は、アンテナ３から送られる応答Ｒを受信器１３へと送信する。
【００１５】
送信器１２は、処理部５から入力された質問Ｑをミキサー１１及びアンテナ３を介して、航空機９１へと送信する。送信器１２は、メインビームから送信されるＩＮＴパルスを出力する主送信器（図示略）と、オムニビームから送信されるサイドローブ抑圧（ＳＬＳ）パルスを出力する副送信器（図示略）とを含む。
【００１６】
受信器１３は、質問Ｑに対する航空機９１からの応答Ｒを、アンテナ３及びミキサー１１を介して受信する。受信器１３は、受信した応答Ｒを、増幅検波及び量子化によるデジタル化した後、後述するＡＴＣＲＢＳ応答処理器２４及びモードＳ応答処理器２３に供給する。
【００１７】
図２に示すように、処理部５は、送信制御器２１と、チャネル管理器２２と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、タイミング信号発生器２５と、監視処理器２６とを備えている。
【００１８】
送信制御器２１は、送信器１２と、チャネル管理器２２と、タイミング信号発生器２５と、監視処理器２６とに接続されている。
【００１９】
送信制御器２１は、オールコール期間において、監視処理器２６から供給される自サイトＩＤ（識別符号）及びＰＲ値（応答確率値）に基づき、オールコール用の質問Ｑを生成する。尚、オールコール期間には、モードＡ／Ｃ専用のオールコール質問も生成される。また、送信制御器２１は、ロールコール期間において、監視処理器２６から供給される航空機９１のモードＳアドレス、距離及び方位等の航空機情報に基づき、ロールコール用の質問Ｑを生成する。
【００２０】
送信制御器２１は、送信器１２及びミキサー１１を介して、生成した各質問Ｑをアンテナ３から送信する。
【００２１】
チャネル管理器２２は、送信制御器２１と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、タイミング信号発生器２５と、監視処理器２６とに接続されている。チャネル管理器２２は、タイミング信号発生器２５からの信号に基づき、ビームドエルタイムにスイープタイムを設定する。チャネル管理器２２は、スイープタイムにオールコール期間及びロールコール期間を割り当てる。チャネル管理器２２は、オールコール期間及びロールコール期間に、航空機９１から応答を受信するためのウインドウ期間を割り当てる。
【００２２】
モードＳ応答処理器２３は、受信器１３と、チャネル管理器２２と、タイミング信号発生器２５と、監視処理器２６とに接続されている。
【００２３】
モードＳ応答処理器２３は、モードＳトランスポンダ９２を搭載した航空機９１からのモードＳ用の応答Ｒに含まれるプリアンブルＰＡを検出するとともに、各応答Ｒのデータブロックに含まれる情報を解析処理する。尚、データブロックの解析処理ついては、既知の方法によって行われるので省略する。
【００２４】
図３に示すように、モードＳ応答処理器２３は、２値化処理部３１と、プリアンブル相関処理部３２と、データデコーダ処理部３３と、プリアンブルパルス幅カウンタ処理部３４とを備えている。
【００２５】
２値化処理部３１は、入力された応答Ｒを「０」と「１」の２値化する。２値化処理部３１は、２値化した応答Ｒをプリアンブル相関処理部３２と、データデコーダ処理部３３と、プリアンブルパルス幅カウンタ処理部３４とに出力する。
【００２６】
プリアンブル相関処理部３２は、２値化された第１パルスＰ１〜第４パルスＰ４を含むプリアンブルＰＡの相関をとるものである。
【００２７】
プリアンブル相関処理部３２は、第１パルスＰ１〜第４パルスＰ４のパルス間隔を測定して、規定のパルス間隔である場合は、データデコーダ処理部３３、プリアンブルパルス幅カウンタ処理部３４及び後段へとプリアンブル検出信号Ｓｄｅを出力する。ここで、規定の第１パルスＰ１と第２パルスＰ２とのパルス間隔は、１．０μｓである。規定の第３パルスＰ３と第４パルスＰ４とのパルス間隔は、１．０μｓである。規定の第１パルスＰ１と第３パルスＰ３とのパルス間隔は、３．５μｓである。
【００２８】
データデコーダ処理部３３は、２値化された応答Ｒに含まれるデータブロックＤＢを解析処理する。データブロックＤＢは、マンチェスターコードである。データブロックＤＢの最初のデータビットは、プリアンブルＰＡの第１パルスＰ１の立上がりから８μｓ後の位置となる。
【００２９】
プリアンブルパルス幅カウンタ処理部３４は、第１〜第４パルスＰ１、Ｐ２、Ｐ３、Ｐ４の第１〜第４パルス幅ＷＣ１、ＷＣ２、ＷＣ３、ＷＣ４をカウントして測定するものである。
【００３０】
図４に示すように、プリアンブルパルス幅カウンタ処理部３４は、フリップフロップ回路ＦＦ１と、カウンタ部４１と、立上り検出部４２と、立下り検出部４３と、カウンタラッチ回路４４と、フリップフロップ回路ＦＦ２と、第１〜第３シフトレジスタＳＲ１、ＳＲ２、ＳＲ３と、ラッチタイミング調整部４５と、パルス幅ラッチ回路４６とを備えている。尚、カウンタラッチ回路４４と第１〜第３シフトレジスタＳＲ１、ＳＲ２、ＳＲ３とが、請求項に記載のパルス幅保持手段に相当する。ラッチタイミング調整部４５が、請求項に記載のタイミング調整手段に相当する。パルス幅ラッチ回路４６が、請求項に記載のパルス幅出力手段に相当する。
【００３１】
フリップフロップ回路ＦＦ１は、２値化処理部３１によって２値化された後に入力されるプリアンブルＰＡを含む応答Ｒを一時的に保持した後、カウンタ部４１、立上り検出部４２及び立下り検出部４３へと出力する。
【００３２】
カウンタ部４１は、立上り検出信号Ｓｒと立下り検出信号Ｓｄとの間に入力される４０ＭＨｚのクロックパルスＣＬＫをカウントする。そして、カウンタ部４１は、そのカウント値を第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４としてカウンタラッチ回路４４へと出力するものである。具体的には、カウンタ部４１は、立上り検出部４２から立上り検出信号Ｓｒが入力されたら、カウント値を「０」に戻した後、クロックパルスＣＬＫのカウントを再開する。即ち、カウンタ部４１は、第１パルスＰ１〜第４パルスＰ４が入力された後のクロックパルスＣＬＫの数をカウントして、出力する。
【００３３】
尚、カウンタ部４１は、パルス幅ＷＣ１〜ＷＣ４をカウントできるビット数に構成する必要がある。ここで、クロックパルスＣＬＫの周期が、４０ＭＨｚであり、規定のパルス幅が５００ｎｓであることを考慮すると、カウンタ部４１は、最低でも２５以上カウントできることが好ましい。このことから、カウンタ部４１は、５ビット以上が好ましい。
【００３４】
立上り検出部４２は、第１パルスＰ１〜第４パルスＰ４の立上りを検出する。立上り検出部４２は、立上りを検出すると、カウンタ部４１へ立上り検出信号Ｓｒを出力する。
【００３５】
立下り検出部４３は、第１パルスＰ１〜第４パルスＰ４の立下りを検出する。立下り検出部４３は、フリップフロップ回路ＦＦ２を介して、カウンタラッチ回路４４へと立下り検出信号Ｓｄを出力する。
【００３６】
フリップフロップ回路ＦＦ２は、立下り検出信号Ｓｄから入力された立下り検出信号Ｓｄを一時的に遅延させた後、カウンタラッチ回路４４へと出力する。
【００３７】
カウンタラッチ回路４４は、カウンタ部４１によってカウントされたパルス幅ＷＣ１〜ＷＣ４を一時的に保持して出力するものである。具体的には、カウンタラッチ回路４４には、第１パルスＰ１〜第４パルスＰ４に対応するパルス幅ＷＣ１〜ＷＣ４が、カウンタ部４１から順次入力される。カウンタラッチ回路４４は、立下り検出信号Ｓｄが入力されるまで、同じパルス幅ＷＣ１〜ＷＣ４を保持する。カウンタラッチ回路４４は、保持しているパルス幅ＷＣ１〜ＷＣ４をシフトレジスタＳＲ１及びパルス幅ラッチ回路４６へと出力する。カウンタラッチ回路４４は、立下り検出信号Ｓｄが入力されると、保持しているパルス幅ＷＣ１〜ＷＣ４に代えて、その時間にカウンタ部４１がカウントしているパルス幅ＷＣ１〜ＷＣ４を、新たに保持して出力する。
【００３８】
第１シフトレジスタＳＲ１は、カウンタラッチ回路４４から入力されたパルス幅ＷＣ１〜ＷＣ４を、１μｓ遅延させる。第１シフトレジスタＳＲ１は、遅延させた後、パルス幅ＷＣ１〜ＷＣ４を第２シフトレジスタＳＲ２及びパルス幅ラッチ回路４６へと出力する。
【００３９】
第２シフトレジスタＳＲ２は、第１シフトレジスタＳＲ２から入力されたパルス幅ＷＣ１〜ＷＣ４を、２．５μｓ遅延させる。第２シフトレジスタＳＲ２は、遅延させた後、パルス幅ＷＣ１〜ＷＣ４を第３シフトレジスタＳＲ３及びパルス幅ラッチ回路４６へと出力する。
【００４０】
第３シフトレジスタＳＲ３は、第２シフトレジスタＳＲ２から入力されたパルス幅ＷＣ１〜ＷＣ４を、１．０μｓ遅延させる。第３シフトレジスタＳＲ３は、遅延させた後、パルス幅ＷＣ１〜ＷＣ４をパルス幅ラッチ回路４６へと出力する。
【００４１】
尚、上述したカウンタラッチ回路４４及びシフトレジスタＳＲ１〜ＳＲ３は、カウンタ部４１と同様に５ビット以上が好ましい。
【００４２】
ラッチタイミング調整部４５は、複数のフリップフロップ回路を含む。ラッチタイミング調整部４５は、プリアンブル相関処理部３２からプリアンブル検出信号Ｓｄｅが入力されると、所定の遅延時間後に、パルス幅ＷＣ１〜ＷＣ４を後段へと出力させるためのタイミング信号Ｓｔｍをパルス幅ラッチ回路４６へと出力する。
【００４３】
パルス幅ラッチ回路４６は、第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４を保持して、後段へと出力する。また、パルス幅ラッチ回路４６は、ラッチタイミング調整部４５からタイミング信号Ｓｔｍが入力されると、保持しているパルス幅ＷＣ１〜ＷＣ４に代えて、その時、カウンタラッチ回路４４及びシフトレジスタＳＲ１〜ＳＲ３から入力されているパルス幅ＷＣ１〜ＷＣ４を、新たなパルス幅ＷＣ１〜ＷＣ４として保持して、出力する。
【００４４】
ＡＴＣＲＢＳ応答処理器２４は、受信器１３と、チャネル管理器２２と、タイミング信号発生器２５と、監視処理器２６とに接続されている。ＡＴＣＲＢＳ応答処理器２４は、オールコール期間において、ＡＴＣＲＢＳトランスポンダを搭載した航空機（図示略）からのモードＡ／Ｃ専用オールコール質問応答を検出して、処理する。
【００４５】
タイミング信号発生器２５は、送信制御器２１と、チャネル管理器２２と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、監視処理器２６とに接続されている。タイミング信号発生器２５は、処理部５全体のシステムを統括制御すべく、アンテナ３の方位方向におけるシステムの動作や質問信号形成等のためのタイミングを形成して供給する。尚、タイミング信号発生器２５は、モードＳ応答処理器２３に４０ＭＨｚ（２５ｎｓ）のクロックパルスＣＬＫを入力する。
【００４６】
監視処理器２６は、送信制御器２１と、チャネル管理器２２と、モードＳ応答処理器２３と、ＡＴＣＲＢＳ応答処理器２４と、タイミング信号発生器２５とに接続されている。
【００４７】
監視処理器２６には、種々の航空機情報等がメモリに記憶されている。監視処理器２６には、プリアンブルパルス幅カウンタ処理部３４からパルス幅ＷＣ１〜ＷＣ４が入力される。監視処理器２６は、モードＳ応答処理器２３から供給される航空機情報と、パルス幅ＷＣ１〜ＷＣ４を関連付けた情報を含む検出レポートを出力する。
【００４８】
次に、上述した二次監視レーダ１と送受信する航空機９１について簡潔に説明する。
【００４９】
航空機９１は、二次監視レーダ１のアンテナ３から送信されたモードＳ用の質問Ｑを受信するとともに、そのモードＳ用の質問Ｑに対するモードＳ応答Ｒを、地上局２の二次監視レーダ１に向けて送信するためのアンテナ９３及びモードＳトランスポンダ９２とが搭載されている。モードＳトランスポンダ９２は、送受信部９４と、送受信部９４に接続された信号処理部９５とを備えている。
【００５０】
次に、図面を参照して、上述した第１実施形態による二次監視レーダ１と航空機９１との送受信動作を説明する。
【００５１】
まず、二次監視レーダ１の監視処理器２６から自サイトＩＤ及びＰＲ値等の情報に基づいて、送信制御器２１は、質問Ｑを生成する。ここで、チャネル管理器２２によって設定されたオールコール期間には、オールコール用の質問Ｑが生成される。一方、チャネル管理器２２によって設定されたロールコール期間には、ロールコール用の質問Ｑが生成される。
【００５２】
次に、送信制御器２１は、送信器１２及びアンテナ３を介して質問Ｑを送信する。
【００５３】
次に、航空機９１は、質問Ｑを受信すると、プリアンブルＰＡ及びデータブロックＤＢを含む応答Ｒを送信する。
【００５４】
二次監視レーダ１は、航空機９１から送信された応答Ｒを受信すると、以下の処理を行う。ここで、データブロックＤＢのパルスパターンは、オールコール用の応答とロールコール用の応答とで異なる。しかしながら、プリアンブルＰＡは、オールコール用の応答とロールコール用の応答に関わらず同じパルスパターンで規定されている。従って、本願の特徴である、プリアンブルＰＡの処理は、オールコール用の応答Ｒとロールコール用の応答Ｒとに関わらず同じ処理が行われるので、併せて説明する。
【００５５】
まず、二次監視レーダ１のアンテナ３で応答Ｒを受信すると、ミキサー１１及び受信器１３を介して、モードＳ応答処理器２３へと出力される。
【００５６】
次に、モードＳ応答処理器２３では、入力された応答Ｒが２値化処理部３１で２値化される。その後、２値化された応答Ｒが、プリアンブル相関処理部３２へと入力される。プリアンブル相関処理部３２では、入力された応答ＲのプリアンブルＰＡのパルス間隔が規定された間隔か否かを判定する。プリアンブル相関処理部３２は、プリアンブルＰＡが検出されると、プリアンブル検出信号Ｓｄｅを、データデコーダ処理部３３、プリアンブルパルス幅カウンタ処理部３４、及び、後段へと出力する。
【００５７】
データデコーダ処理部３３は、プリアンブル検出信号Ｓｄｅが入力されると、プリアンブルＰＡの第１パルスＰ１の８μｓ後に入力されるデータブロックＤＢのデコード処理を行う。データデコーダ処理部３３では、デコード結果として、データビット及び各データビットの信頼性を示す信頼性ビットを後段へと出力する。
【００５８】
一方、プリアンブルパルス幅カウンタ処理部３４では、プリアンブルＰＡに含まれる第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４の測定処理が行われる。
【００５９】
以下、本願の特徴であるパルス幅ＷＣ１〜ＷＣ４の測定処理について、図面を参照して説明する。図５は、プリアンブルのパルス幅の測定処理を説明するタイミング図である。図６は、第１パルスのパルス幅の測定処理を説明するタイミング図である。即ち、図６は、図５の部分拡大図に相当する。
【００６０】
図５及び図６において、「カウンタ部」に示す数値は、カウンタ部によってカウントされている値である。図５において、「カウンタラッチ回路」、「シフトレジスタＳＲ１〜ＳＲ３」、「パルスラッチ回路」に示す数値は、それぞれに保持されているパルス幅である。図６において、「カウンタラッチ回路」に示す数値は、カウンタラッチ回路に保持されているパルス幅である。
【００６１】
以下の説明では、図５に示すように、航空機のトランスポンダの不具合のために、入力されたプリアンブルＰＡの第１パルスＰ１〜第４パルスＰ４の各パルス幅ＷＣ１〜ＷＣ４が、規定の５００ｎｓではなく、それぞれ５００ｎｓ、４７５ｎｓ、５２５ｎｓ、４５０ｎｓとなっているものとして説明する。また、プリアンブルパルス幅カウンタ処理部３４には、タイミング信号発生器２５から４０ＭＨｚ（２５ｎｓ周期）のクロックパルスＣＬＫが常時入力されているものとする。
【００６２】
まず、図５に示すように、プリアンブルパルス幅カウンタ処理部３４にプリアンブルＰＡが入力されると、フリップフロップ回路ＦＦ１を介して、プリアンブルＰＡがカウンタ部４１、立上り検出部４２及び立下り検出部４３へと入力される。
【００６３】
この後、第１パルスＰ１の立上りが、立上り検出部４２によって検出される。立上り検出部４２は、立ち上がりを検出すると、図６に示すように、カウンタ部４１へと立上り検出信号Ｓｒを出力する。
【００６４】
カウンタ部４１では、立上り検出信号Ｓｒが入力されると、カウント値を「０」に戻すとともに、カウント状態（イネーブル状態）となる。その後、カウンタ部４１は、入力されるクロックパルスＣＬＫの数を再びカウントするとともに、そのカウント値をカウンタラッチ回路４４へと出力する。
【００６５】
次に、立下り検出部４３が、第１パルスＰ１の立下りを検出すると、フリップフロップ回路ＦＦ２を介して、立下り検出信号Ｓｄをカウンタラッチ回路４４へと出力する。カウンタラッチ回路４４では、立下り検出信号Ｓｄが入力されると、保持している前のパルス幅に代えて、その時のカウンタ部４１がカウントしているカウント値（＝２０）を新たなパルス幅ＷＣ１として保持する。カウンタラッチ回路４４では、このパルス幅ＷＣ１を次の立下り検出信号Ｓｄが入力されるまで保持して、第１シフトレジスタＳＲ１及びパルス幅ラッチ回路４６へと出力する。
【００６６】
第１シフトレジスタＳＲ１は、パルス幅ＷＣ１が入力されてから１．０μｓ後に、入力されたパルス幅ＷＣ１を第２シフトレジスタＳＲ２及びパルス幅ラッチ回路４６へと出力する。
【００６７】
第２シフトレジスタＳＲ２は、パルス幅ＷＣ１が入力されてから２．５μｓ後に、入力されたパルス幅ＷＣ１を第３シフトレジスタＳＲ３及びパルス幅ラッチ回路４６へと出力する。
【００６８】
第３シフトレジスタＳＲ３は、パルス幅ＷＣ１が入力されてから１．０μｓ後に、入力されたパルス幅ＷＣ１をパルス幅ラッチ回路４６へと出力する。
【００６９】
次に、第２パルスＰ２が入力されると、その立上がり及び立下りが立上り検出部４２及び立下り検出部４３に検出される。これにより、上述した第１パルスＰ１のパルス幅ＷＣ１と同様に、第２パルスＰ２のパルス幅ＷＣ２がカウントされて、カウンタラッチ回路４４にそのパルス幅ＷＣ２が保持される。ここで、第２パルスＰ２のパルス幅ＷＣ２は、規定の５００ｎｓよりも短い４７５ｎｓであるから、そのカウント値は、「１９」になる。
【００７０】
次に、第２パルスＰ２のパルス幅ＷＣ２は、カウンタラッチ回路４４から第１シフトレジスタＳＲ１及びパルス幅ラッチ回路４６へと出力される。この１．０μｓ後に、第２パルスＰ２のパルス幅ＷＣ２は、第２シフトレジスタＳＲ２及びパルス幅ラッチ回路４６へと出力され、更に、その２．５μｓ後に、第３シフトレジスタＳＲ３及びパルス幅ラッチ回路４６へと出力され、その１．０μｓ後に、パルス幅ラッチ回路４６に出力される。
【００７１】
この後、第３パルスＰ３及び第４パルスＰ４が入力されると、それぞれのパルス幅ＷＣ３（＝２１）及びパルス幅ＷＣ４（＝１８）上述した処理と同様の処理によってカウントされる。その後、パルス幅ＷＣ３及びパルス幅ＷＣ４が、カウンタラッチ回路４４、第１〜第３シフトレジスタＳＲ１〜ＳＲ３を介してパルス幅ラッチ回路４６へと出力される。
【００７２】
次に、プリアンブル相関処理部３２にプリアンブルＰＡが検出されると、プリアンブル相関処理部３２からラッチタイミング調整部４５にプリアンブル検出信号Ｓｄｅが入力される。これにより、ラッチタイミング調整部４５は、所定の時間遅延させた後、タイミング信号Ｓｔｍをパルス幅ラッチ回路４６へと出力する。
【００７３】
パルス幅ラッチ回路４６は、タイミング信号Ｓｔｍが入力されると、その時に、カウンタラッチ回路４４、及び、第１〜第３シフトレジスタＳＲ１〜ＳＲ３から入力されているパルス幅ＷＣ１〜ＷＣ４を、新たなパルス幅ＷＣ１〜ＷＣ４として保持する。
【００７４】
ここで、タイミング信号Ｓｔｍが入力された時には、上述した遅延時間により、パルス幅ラッチ回路４６には、カウンタラッチ回路４４からはパルス幅ＷＣ４が入力され、第１シフトレジスタＳＲ１からはパルス幅ＷＣ３が入力され、第２シフトレジスタＳＲ２からはパルス幅ＷＣ２が入力され、第３シフトレジスタＳＲ３からはパルス幅ＷＣ１が入力されている。従って、パルス幅ラッチ回路４６は、これらの新たな４個のパルス幅ＷＣ１〜ＷＣ４を同時に監視処理器２６へと出力することになる。
【００７５】
この後、監視処理器２６は、航空機情報と関連付けてパルス幅ＷＣ１〜ＷＣ４を外部の処理器（図示略）へと出力する。外部の処理器では、パルス幅ＷＣ１〜ＷＣ４を航空機情報と関連付けて記憶して活用する。例えば、外部の処理器は、遠隔またはオフラインによって、航空機９１（トランスポンダ９２）毎のパルス幅ＷＣ１〜ＷＣ４の違いによって、航空機を特定することや応答状態の解析（ガーブル等）に利用する。
【００７６】
上述したように第１実施形態による二次監視レーダ１では、プリアンブルパルス幅カウンタ処理部３４によって、プリアンブルＰＡの第１パルスＰ１〜第４パルスＰ４のパルス幅ＷＣ１〜ＷＣ４を測定して、情報として出力することができる。これにより、二次監視レーダ１では、従来、使われることのなかったパルス幅ＷＣ１〜ＷＣ４を、航空機９１を特定するための情報等に利用することができる。
【００７７】
また、二次監視レーダ１では、パルス幅ＷＣ１〜ＷＣ４を保持することができるカウンタラッチ回路４４、及び、第１〜第３シフトレジスタＳＲ１〜ＳＲ３を備えることによって、４個のパルス幅ＷＣ１〜ＷＣ４を出力することができる。
【００７８】
また、二次監視レーダ１では、パルス幅ＷＣ１〜ＷＣ４の出力を遅延させる第１〜第３シフトレジスタＳＲ１〜ＳＲ３及びパルス幅ＷＣ１〜ＷＣ４を同時に保持することができるパルス幅ラッチ回路４６を備えることによって、パルス幅ＷＣ１〜ＷＣ４を同時に出力することができる。
【００７９】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【００８０】
上述した実施形態における構成は、適宜変更可能である。例えば、上述した数値、各回路等を変更することが考えられる。
【００８１】
上述した実施形態では、プリアンブルに含まれる第１パルス〜第４パルスの全てのパルス幅を測定して出力したが、いずれかのパルスのパルス幅のみを測定して出力するようにしてもよい。この場合、第１シフトレジスタ〜第３シフトレジスタを適宜省略することができる。
【００８２】
上述した実施形態では、カウンタ部に入力されるクロックパルスの周波数を４０ＭＨｚとしたが、クロックパルスの周波数は適宜変更可能である。尚、クロックパルスの周期（周波数）は、プリアンブルの第１パルス〜第４パルスのパルス幅よりも小さければよい。
【図面の簡単な説明】
【００８３】
【図１】第１実施形態による二次監視レーダと航空機との関係を示す概略図である。
【図２】二次監視レーダの内部構成を示すブロック図である。
【図３】モードＳ応答処理器の内部構成を示すブロック図である。
【図４】プリアンブルパルス幅カウント処理部の内部構成を示すブロック図である。
【図５】プリアンブルのパルス幅の測定処理を説明するタイミング図である。
【図６】第１パルスのパルス幅の測定処理を説明するタイミング図である。
【符号の説明】
【００８４】
１ 二次監視レーダ
２ 地上局
３ アンテナ
４ 送受信部
５ 処理部
１１ ミキサー
１２ 送信器
１３ 受信器
２１ 送信制御器
２２ チャネル管理器
２３ モードＳ応答処理器
２４ ＡＴＣＲＢＳ応答処理器
２５ タイミング信号発生器
２６ 監視処理器
３１ ２値化処理部
３２ プリアンブル相関処理部
３３ データデコーダ処理部
３４ プリアンブルパルス幅カウンタ処理部
４１ カウンタ部
４２ 立上り検出部
４３ 立下り検出部
４４ カウンタラッチ回路
４５ ラッチタイミング調整部
４６ パルス幅ラッチ回路
９１ 航空機
９２ トランスポンダ
９３ アンテナ
９４ 送受信部
９５ 信号処理部
ＦＦ１、ＦＦ２ フリップフロップ回路
Ｐ１〜Ｐ４ 第１パルス〜第４パルス
ＰＡ プリアンブル
ＤＢ データブロック
ＣＬＫ クロックパルス
Ｑ 質問
Ｒ 応答
Ｓｒ 立上り検出信号
Ｓｄ 立下り検出信号
Ｓｄｅ プリアンブル検出信号
ＳＲ１〜ＳＲ３ シフトレジスタ
Ｓｔｍ タイミング信号
ＷＣ１〜ＷＣ４ 第１〜第４パルス幅
【特許請求の範囲】
【請求項１】
第１パルス〜第４パルスを有するプリアンブルを含むモードＳ用の応答を受信する二次監視レーダにおいて、
前記プリアンブルのパルスの立上りを検出して立上り検出信号を出力する立上り検出手段と、前記プリアンブルのパルスの立下りを検出して立下り検出信号を出力する立下り検出手段と、前記立上り検出信号と立下り検出信号との間に一定間隔で入力されるクロックパルスをカウントして、そのカウント値を前記プリアンブルのパルスのパルス幅として出力するカウンタ手段とを含むプリアンブルパルス幅カウンタ処理手段を備えていることを特徴とする二次監視レーダ。
【請求項２】
前記プリアンブルパルス幅カウンタ処理手段は、前記カウンタ手段によって測定されたパルス幅が入力され、前記パルス幅を保持するパルス幅保持手段を備えていることを特徴とする請求項１に記載の二次監視レーダ。
【請求項３】
前記パルス幅保持手段は、４個設けられていることを特徴とする請求項２に記載の二次監視レーダ。
【請求項４】
前記４個のパルス幅保持手段の中の３個のパルス幅保持手段は、パルス幅をそれぞれ異なる遅延時間保持した後、出力することを特徴とする請求項３に記載の二次監視レーダ。
【請求項５】
前記プリアンブルパルス幅カウンタ処理手段は、
前記カウンタ手段によって測定されたパルス幅が入力され、前記パルス幅を保持するパルス幅保持手段と、
前記パルス幅保持手段から入力された複数のパルス幅を保持して出力するパルス幅出力手段とを備えていることを特徴とする請求項１〜請求項４のいずれか１項に記載の二次監視レーダ。
【請求項６】
前記プリアンブルパルス幅カウンタ処理手段は、前記パルス幅出力手段にタイミング信号を入力するタイミング調整手段を備え、
前記パルス幅出力手段は、前記タイミング信号が入力されると、保持しているパルス幅に代えて、新たなパルス幅を保持することを特徴とする請求項５に記載の二次監視レーダ。
【請求項７】
プリアンブルを検出して、プリアンブル検出信号を前記タイミング調整手段へと出力するプリアンブル検出手段を備え、
前記タイミング調整手段は、前記プリアンブル検出信号が入力されるとタイミング信号を出力することを特徴とする請求項６に記載の二次監視レーダ。
【請求項１】
第１パルス〜第４パルスを有するプリアンブルを含むモードＳ用の応答を受信する二次監視レーダにおいて、
前記プリアンブルのパルスの立上りを検出して立上り検出信号を出力する立上り検出手段と、前記プリアンブルのパルスの立下りを検出して立下り検出信号を出力する立下り検出手段と、前記立上り検出信号と立下り検出信号との間に一定間隔で入力されるクロックパルスをカウントして、そのカウント値を前記プリアンブルのパルスのパルス幅として出力するカウンタ手段とを含むプリアンブルパルス幅カウンタ処理手段を備えていることを特徴とする二次監視レーダ。
【請求項２】
前記プリアンブルパルス幅カウンタ処理手段は、前記カウンタ手段によって測定されたパルス幅が入力され、前記パルス幅を保持するパルス幅保持手段を備えていることを特徴とする請求項１に記載の二次監視レーダ。
【請求項３】
前記パルス幅保持手段は、４個設けられていることを特徴とする請求項２に記載の二次監視レーダ。
【請求項４】
前記４個のパルス幅保持手段の中の３個のパルス幅保持手段は、パルス幅をそれぞれ異なる遅延時間保持した後、出力することを特徴とする請求項３に記載の二次監視レーダ。
【請求項５】
前記プリアンブルパルス幅カウンタ処理手段は、
前記カウンタ手段によって測定されたパルス幅が入力され、前記パルス幅を保持するパルス幅保持手段と、
前記パルス幅保持手段から入力された複数のパルス幅を保持して出力するパルス幅出力手段とを備えていることを特徴とする請求項１〜請求項４のいずれか１項に記載の二次監視レーダ。
【請求項６】
前記プリアンブルパルス幅カウンタ処理手段は、前記パルス幅出力手段にタイミング信号を入力するタイミング調整手段を備え、
前記パルス幅出力手段は、前記タイミング信号が入力されると、保持しているパルス幅に代えて、新たなパルス幅を保持することを特徴とする請求項５に記載の二次監視レーダ。
【請求項７】
プリアンブルを検出して、プリアンブル検出信号を前記タイミング調整手段へと出力するプリアンブル検出手段を備え、
前記タイミング調整手段は、前記プリアンブル検出信号が入力されるとタイミング信号を出力することを特徴とする請求項６に記載の二次監視レーダ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−１３３７８１（Ｐ２０１０−１３３７８１Ａ）
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願番号】特願２００８−３０８６２７（Ｐ２００８−３０８６２７）
【出願日】平成２０年１２月３日（２００８．１２．３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願日】平成２０年１２月３日（２００８．１２．３）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]