信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置
【課題】外部電源を用いること無く、γカーブ両端の急俊な変化に対応することが可能な信号電圧生成回路を提供する。
【解決手段】電圧選択部310は、例えば10ビットの階調データD<9:0>に基づき、一の基準電圧から生成されたγ補正電圧Va0,Va1,Va16,…,Va1008,Va1022,Va1023の内から2つの電圧Vb1及びVb2を選択する。分電圧生成部320は、Vb1及びVb2間を16等分した分電圧Vc1〜Vc16を生成すると共に、Va0が選択された場合にVc1の電圧値をVa0の電圧値とし、Va1が選択された場合にVc2の電圧値をVa1の電圧値とし、Va1022が選択された場合にVc15の電圧値をVa1022の電圧値とし、Va1023が選択された場合にVc16の電圧値をVa1023の電圧値とする。DAC330は、下位4ビットD<3:0>に基づき、Vc1〜Vc16の内から1つを選択する。
【解決手段】電圧選択部310は、例えば10ビットの階調データD<9:0>に基づき、一の基準電圧から生成されたγ補正電圧Va0,Va1,Va16,…,Va1008,Va1022,Va1023の内から2つの電圧Vb1及びVb2を選択する。分電圧生成部320は、Vb1及びVb2間を16等分した分電圧Vc1〜Vc16を生成すると共に、Va0が選択された場合にVc1の電圧値をVa0の電圧値とし、Va1が選択された場合にVc2の電圧値をVa1の電圧値とし、Va1022が選択された場合にVc15の電圧値をVa1022の電圧値とし、Va1023が選択された場合にVc16の電圧値をVa1023の電圧値とする。DAC330は、下位4ビットD<3:0>に基づき、Vc1〜Vc16の内から1つを選択する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置に関し、特に入力階調に応じた信号電圧を生成する技術に関する。
【背景技術】
【0002】
近年のディスプレイ装置には、LCD(Liquid Crystal Display)等のディスプレイパネルが広く採用されている。このようなディスプレイパネルの駆動装置には、入力階調(入力される表示データが示す階調)に応じた信号電圧を生成する信号電圧生成回路が設けられており、この信号電圧生成回路ではディスプレイパネルの光学特性に基づくγ補正が行われる。
【0003】
例えば特許文献1に記載される信号電圧生成回路は、nビットの階調データ中の上位mビットに基づき、複数のγ補正電圧の内から2つのγ補正電圧を選択する電源選択回路と、この電源選択回路によって選択された2つのγ補正電圧間をkビット(k=n−m)の分解能で等分割し、分割された電圧の一つを階調データ中の下位kビットに基づいて出力するリニアDAC(Digital to Analog Converter)と、階調データに基づき、リニアDACの出力電圧及び複数の外部入力電圧の内からいずれか一つを選択して出力する出力電圧選択回路とで構成されている。
【0004】
ここで、上記の出力電圧選択回路は、階調データが最小階調値又は最大階調値付近の階調値を呈する場合、当該階調値に対応する外部入力電圧を選択し、これ以外の場合、リニアDACの出力電圧を選択する。
【0005】
これにより、階調の両端(最小階調値及び最大階調値付近)で急俊に変化する実際のγカーブ(階調―電圧特性)への対応が可能となる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−248723号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上記の特許文献1には、外部電圧を入力するための電源(以下、外部電源)を用いる必要があるという課題があった。この場合、例えば、信号電圧生成回路に多数の外部電圧入力用端子が設けられため、回路規模(すなわち、半導体パッケージのサイズ)が増大してしまうこととなる。
【課題を解決するための手段】
【0008】
本発明の一態様に係る信号電圧生成回路は、nビットの階調データが呈する階調値に基づき、一の基準電圧から生成された複数のγ補正電圧の内から2つのγ補正電圧を、前記階調データ中の上位mビットに対するγ補正電圧として選択する第1の電圧選択部と、前記選択された2つのγ補正電圧間を2k等分(k=n−m)に分圧して、第1〜第2kの分電圧を生成する分電圧生成部と、前記階調データ中の下位kビットに基づき、前記第1〜第2kの分電圧の内から1つの分電圧を選択する第2の電圧選択部とを備える。前記第1の電圧選択部は、前記2つのγ補正電圧を、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧の内から選択する。前記分電圧生成部は、前記最小階調値に対応するγ補正電圧が選択された場合に前記第1の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第1のγ補正電圧が選択された場合に前記第2の分電圧の電圧値を前記第1のγ補正電圧の電圧値とし、前記第2のγ補正電圧が選択された場合に前記第2k−1の分電圧の電圧値を前記第2のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第2kの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とする。
【0009】
また、本発明の一態様に係るディスプレイパネル駆動装置は、入力データをnビットの階調データに整形するデータ整形回路と、一の基準電圧から、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎(k=n−m)の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧を生成するγ補正電圧生成回路と、上記の信号電圧生成回路とを備える。
【0010】
また、本発明の一態様に係るディスプレイ装置は、上記のディスプレイパネル駆動装置と、このディスプレイパネル駆動装置により駆動されるディスプレイパネルとを備える。
【0011】
すなわち、本発明では、一の基準電圧から生成されたγ補正電圧のみを用いて、最小階調値又は最大階調値付近の階調に応じた信号電圧を正確に生成することができる。従って、上記の特許文献1のような外部電源は不要である。
【発明の効果】
【0012】
本発明によれば、外部電源を用いること無くγカーブ両端の急俊な変化に対応することができ、以て信号電圧生成回路並びにこれを適用するディスプレイパネル駆動装置及びディスプレイ装置の規模増大を抑止することが可能である。
【図面の簡単な説明】
【0013】
【図1】本発明に係る信号電圧生成回路の実施の形態1〜3を適用するディスプレイパネル駆動装置及びディスプレイ装置の構成例を示したブロック図である。
【図2】本発明に係る信号電圧生成回路の実施の形態1の構成例を示したブロック図である。
【図3】本発明に係る信号電圧生成回路の実施の形態1に用いるスイッチ制御部の構成例を示したブロック図である。
【図4】本発明に係る信号電圧生成回路の実施の形態1に用いるスイッチの動作例を示したテーブルである。
【図5】本発明に係る信号電圧生成回路の実施の形態1に用いる第1の電圧選択部の動作例を示したテーブルである。
【図6】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最小階調値を呈する場合の動作例を示したブロック図である。
【図7】本発明に係る信号電圧生成回路の実施の形態1に用いる第2の電圧選択部の動作例を示したテーブルである。
【図8】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最小階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図9】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最大階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図10】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最大階調値を呈する場合の動作例を示したブロック図である。
【図11】本発明に係る信号電圧生成回路の実施の形態1における出力電圧特性を示したグラフ図である。
【図12】本発明に係る信号電圧生成回路の実施の形態2の構成例を示したブロック図である。
【図13】本発明に係る信号電圧生成回路の実施の形態2に用いるスイッチの動作例を示したテーブルである。
【図14】本発明に係る信号電圧生成回路の実施の形態2において、階調データが最小階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図15】本発明に係る信号電圧生成回路の実施の形態2において、階調データが最大階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図16】本発明に係る信号電圧生成回路の実施の形態2における出力電圧特性を示したグラフ図である。
【図17】本発明に係る信号電圧生成回路の実施の形態3の一の構成例を示したブロック図である。
【図18】本発明に係る信号電圧生成回路の実施の形態3の他の構成例を示したブロック図である。
【発明を実施するための形態】
【0014】
以下、本発明に係る信号電圧生成回路の実施の形態1〜3、並びにこれを適用するディスプレイパネル駆動装置及びディスプレイ装置の構成例を、図1〜図18を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【0015】
図1に示すディスプレイ装置1は、大略、LCD等のディスプレイパネル10と、これを駆動するディスプレイパネル駆動装置20とで構成されている。ディスプレイ装置1は、実施の形態1〜3において共通の構成とすることができる。
【0016】
また、ディスプレイパネル駆動装置20は、データ整形回路100と、γ補正電圧生成回路200と、信号電圧生成回路300と、出力アンプ400とを備えている。データ整形回路100は、グラフィックカード(図示せず)等から入力されるシリアルデータDinをnビットの階調データD<n:0>に整形して、信号電圧生成回路300に与える。γ補正電圧生成回路200は、基準電圧Vrefから複数のγ補正電圧Vaを生成して、信号電圧生成回路300に与える。信号電圧生成回路300は、γ補正電圧Vaを用いて、階調データD<n:0>が呈する階調値に応じた信号電圧(以下、出力電圧と呼称する)Voutを生成する。出力アンプ400は、図示の如くボルテージフォロア回路を形成しており、信号電圧生成回路300からの出力電圧Voutに対するインピーダンス変換を行い、インピーダンス変換後の電圧をディスプレイパネル10に与える。ディスプレイパネル駆動装置20は、γ補正電圧生成回路200により生成されるγ補正電圧Vaの数及び信号電圧生成回路300の内部構成を除き、実施の形態1〜3において共通の構成とすることができる。
【0017】
また、データ整形回路100は、シフトレジスタ110と、データレジスタ120と、データラッチ回路130と、レベルシフタ140とを有する。シフトレジスタ110は、クロックCLKの立上り又は立下りタイミングの度毎に、スタートパルスSPをシフト出力する。データレジスタ120は、シフトレジスタ110からスタートパルスPSがシフト出力される度毎にデータDinを1ビットずつ保持し、以て階調データD<n:0>を得る。データラッチ回路130は、データレジスタ120で保持される階調データD<n:0>をラッチし、レベルシフタ140に与える。レベルシフタ140は、階調データD<n:0>の電圧レベルを変換して信号電圧生成回路300に与える。
【0018】
以下、実施の形態1〜3を、図2〜図18を参照して順に説明する。
【0019】
[実施の形態1]
[構成例]
図2に示す本実施の形態に係る信号電圧生成回路300は、一例として10ビットの階調データD<9:0>中の上位6ビットD<9:4>に基づき、複数のγ補正電圧Vaの内から2つのγ補正電圧(以下、選択電圧と呼称する)Vb1及びVb2を選択する電圧選択部310と、この電圧選択部310から出力された選択電圧Vb1−Vb2間を16(210−6)等分に分圧して、分電圧Vc1〜Vc16を生成する分電圧生成部320と、階調データD<9:0>中の下位4ビットD<3:0>に基づき、分電圧Vc1〜Vc16の内の一つを電圧Voutとして出力するDAC330と、階調データD<9:0>が呈する階調値に基づき、以下に説明するスイッチSW1〜SW6を制御するための制御信号CS1〜CS5を生成するスイッチ制御部340とを備えている。なお、電圧選択部310及びDAC330は、上述した第1の電圧選択部及び第2の電圧選択部にそれぞれ相当する。
【0020】
ここで、電圧選択部310には、図1に示したγ補正電圧生成回路200から、階調データD<9:0>が呈する最小階調値(0階調)"0000000000"を含む16階調毎の階調値に対応するγ補正電圧Va0、Va16、Va32、…、Va992、Va1008と、1階調"0000000001"に対応するγ補正電圧Va1と、1022階調"1111111110"に対応するγ補正電圧Va1022と、最大階調値(1023階調)"1111111111"に対応するγ補正電圧Va1023とが入力される。
【0021】
また、電圧選択部310は、制御信号CS1に応じてγ補正電圧Va0又はVa1のいずれかを選択するスイッチSW1と、制御信号CS2に応じてγ補正電圧Va1022又はVa1023のいずれかを選択するスイッチSW3と、階調データD<9:0>中の上位6ビットD<9:4>に基づき、スイッチSW1及びSW3により選択されたγ補正電圧並びにγ補正電圧Va16、Va32、…、Va992、Va1008の内から、選択電圧Vb1及びVb2を決定するDAC311とを有する。DAC311は、D<9:4>に基づき、スイッチSW1及びSW3により選択されたγ補正電圧並びに32階調毎のγ補正電圧Va32、Va64、…、Va960、Va992の内から、1つの電圧Vb11を選択するDAC3111と、D<9:4>に基づき、32階調毎のγ補正電圧Va16、Va48、…、Va976、Va1008の内から、1つの電圧Vb12を選択するDAC3111と、制御信号CS5に応じて電圧Vb11又はVb12のいずれかを、選択電圧Vb1として出力するスイッチSW5と、制御信号CS5に応じて電圧Vb11又はVb12のいずれかを、選択電圧Vb2として出力するスイッチSW6とを有する。
【0022】
また、分電圧生成部320は、選択電圧Vb1が非反転入力端子に入力されるオペアンプ321と、選択電圧Vb2が非反転入力端子に入力されるオペアンプ322と、これらのオペアンプ321及び322の出力端子間に直列接続され且つ抵抗値が互いに等しい抵抗R1〜R16から成る直列抵抗列323と、制御信号CS1に応じて、オペアンプ321の出力端子又は抵抗R1−R2間の接続点のいずれかを、オペアンプ321の反転入力端子と接続するスイッチSW2と、制御信号CS2〜CS4に応じて、オペアンプ322の出力端子、抵抗R15−R16間の接続点、又は抵抗R14−R15間の接続点のいずれかをオペアンプ322の反転入力端子と接続するスイッチSW4とを備えている。なお、図中の符号Vc17は、オペアンプ322の出力端子に生じる電圧に便宜上付与しただけであり、DAC330へ出力される分電圧を示している訳ではない。
【0023】
このように、電圧選択部310及び分電圧生成部320は、簡易に構成することができる。
【0024】
さらに、スイッチ制御部340は、図3に示す如く、階調データD<9:0>に基づき制御信号CS1を生成する制御信号生成部341と、D<9:0>に基づき制御信号CS2を生成する制御信号生成部342と、制御信号CS2とD<9:0>とに基づき制御信号CS3及びCS4を生成する制御信号生成部342とを含む。
【0025】
より具体的には、制御信号生成部341は、D<9:0>中の下位4ビットD<0>〜D<3>が入力されるOR回路3411と、D<9:0>中の上位6ビットD<4>〜D<9>が入力されるNOR回路3412と、OR回路3411及びNOR回路3412の出力が入力されるAND回路3413とを有する。従って、図4に示すように、制御信号CS1は、階調データD<9:0>が1階調"0000000001"〜15階調"0000001111"を呈する場合にのみH(ハイ)レベルとなり、これ以外の場合にL(ロー)レベルとなる。
【0026】
また、制御信号生成部342は、D<0>〜D<3>が入力されるAND回路3421と、D<4>〜D<9>が入力されるNAND回路3422と、AND回路3421及びNAND回路3422の出力が入力されるNOR回路3423とを有する。従って、図4に示すように、制御信号CS2は、階調データD<9:0>が1008階調"1111110000"〜1022階調"1111111110"を呈する場合にのみHレベルとなり、これ以外の場合にLレベルとなる。
【0027】
さらに、制御信号生成部343は、D<0>〜D<9>が入力されるAND回路3431と、このAND回路3431の出力及び制御信号CS2が入力されるNOR回路3432とを有する。制御信号生成部343は、AND回路3431の出力を制御信号CS3とし、NOR回路3432の出力を制御信号CS4とする。従って、図4に示すように、制御信号CS3は、階調データD<9:0>が1023階調"1111111111"を呈する場合にのみHレベルとなり、これ以外の場合にLレベルとなる。また、制御信号CS4は、階調データD<9:0>が1008階調"1111110000"〜1023階調"1111111111"を呈する場合にのみLレベルとなり、これ以外の場合にHレベルとなる。
【0028】
また、制御信号CS5の生成部の構成については図示を省略するが、制御信号CS5は、図5に示すように、D<4>="1"が成立する場合にHレベルとなり、D<4>="0"が成立する場合にはLレベルとなるものとする。
【0029】
[動作例]
次に、本実施の形態の動作を、下記の動作例(1)〜(5)の順に説明する。
【0030】
(1)階調データD<9:0>が0階調"0000000000"を呈する場合の動作例
(2)階調データD<9:0>が1階調"0000000001"〜15階調"0000001111"を呈する場合の動作例
(3)階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合の動作例
(4)階調データD<9:0>が1008階調"1111110000"〜1022階調"1111111110"を呈する場合の動作例
(5)階調データD<9:0>が1023階調"1111111111"を呈する場合の動作例
【0031】
[動作例(1)]
階調データD<9:0>が0階調"0000000000"を呈する場合、図4に示すように、制御信号CS1がLレベルとなり、図2に示したスイッチSW1がγ補正電圧Va0を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va0を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va16を出力する。
【0032】
また、制御信号CS1がLレベルである場合、分電圧生成部320内のスイッチSW2は、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS2及びCS3がLレベルであり且つ制御信号CS4がHレベルである場合、スイッチSW4は、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0033】
また、図5に示すように、制御信号CS5がLレベルとなる。この時、スイッチSW5は、電圧Vb11を選択し、以て選択電圧Vb1=γ補正電圧Va0を、オペアンプ321に対して出力する。スイッチSW6は、電圧Vb12を選択し、以て選択電圧Vb2=γ補正電圧Va16を、オペアンプ322に対して出力する。
【0034】
従って、図6に示すように、オペアンプ321がボルテージフォロア回路を形成し、以て分電圧Vc1=γ補正電圧Va0がDAC330に入力されることとなる。この時、階調データD<9:0>中の下位4ビットD<3:0>が"0000"を示すため、DAC330は、図7に示す如く、分電圧Vc1=γ補正電圧Va0を出力電圧Voutとして選択する。
【0035】
[動作例(2)]
階調データD<9:0>が1階調"0000000001"〜15階調"0000001111"を呈する場合、図4に示すように、制御信号CS1がHレベルとなり、図2に示したスイッチSW1がγ補正電圧Va1を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va1を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va16を出力する。
【0036】
また、制御信号CS1がHレベルである場合、分電圧生成部320内のスイッチSW2は、抵抗R1−R2間の接続点(分電圧Vc2)とオペアンプ321の反転入力端子とを接続する。一方、制御信号CS2及びCS3がLレベルであり且つ制御信号CS4がHレベルであるため、スイッチSW4は、上記の動作例(1)と同様、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0037】
また、図5に示すように、制御信号CS5がLレベルである。このため、スイッチSW5は、電圧Vb11を選択し、以て選択電圧Vb1=γ補正電圧Va1を、オペアンプ321に対して出力する。スイッチSW6は、上記の動作例(1)と同様、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0038】
従って、図8に示すように、オペアンプ321が非反転増幅回路を形成し、以て分電圧Vc2=γ補正電圧Va1がDAC330に入力されることとなる。階調データD<9:0>が1階調"0000000001"を呈する場合、下位4ビットD<3:0>が"0001"を示すため、DAC330は、図7に示す如く、分電圧Vc2=γ補正電圧Va1を出力電圧Voutとして選択する。また、階調データD<9:0>が2階調"0000000010"〜15階調"0000001111"を呈する場合、下位4ビットD<3:0>が"0010"〜"1111"を示すため、DAC330は、分電圧Vc3〜Vc16をそれぞれ出力電圧Voutとして選択する。
【0039】
[動作例(3)]
階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合、DAC3111は、選択電圧Vb11としてγ補正電圧Va32、…、Va992をそれぞれ出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va16、…、Va1008をそれぞれ出力する。
【0040】
また、図4に示す如く制御信号CS1がLレベルであるため、分電圧生成部320内のスイッチSW2は、上記の動作例(1)と同様、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS2及びCS3がLレベルであり且つ制御信号CS4がHレベルであるため、スイッチSW4は、上記の動作例(1)と同様、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0041】
また、図5に示すように、制御信号CS5は、階調データD<9:0>中のD<4>の値に応じてHレベル又はLレベルとなる。このため、DAC311は、選択電圧Vb1としてγ補正電圧Va16、Va32、…、Va992をそれぞれ出力し、選択電圧Vb2としてγ補正電圧Va32、Va48、…、Va1008をそれぞれ出力する。
【0042】
従って、信号電圧生成回路300からは、γ補正電圧Va16−Va32間、γ補正電圧Va32−Va48間、…、γ補正電圧Va992−Va1008間をそれぞれ16等分した分電圧Vc1〜Vc16が、電圧Voutとしてそれぞれ出力されることとなる。
【0043】
[動作例(4)]
階調データD<9:0>が1008階調"1111110000"〜1022階調"1111111110"を呈する場合、図4に示すように、制御信号CS2がHレベルとなり、図2に示したスイッチSW3がγ補正電圧Va1022を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va1022を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va1008を出力する。
【0044】
また、制御信号CS1がLレベルであるため、分電圧生成部320内のスイッチSW2は、上記の動作例(1)及び(3)と同様、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS2がHレベルであり且つ制御信号CS3及びCS4がLレベルであるため、スイッチSW4は、上記の動作例(1)〜(3)と異なり、抵抗R14−R15間の接続点(分電圧Vc15)とオペアンプ322の反転入力端子とを接続する。
【0045】
また、図5に示すように、制御信号CS5がHレベルである。このため、スイッチSW5は、電圧Vb12を選択し、以て選択電圧Vb1=γ補正電圧Va1008を、オペアンプ321に対して出力する。スイッチSW6は、電圧Vb11を選択し、以て選択電圧Vb2=γ補正電圧Va1022を、オペアンプ322に対して出力する。
【0046】
従って、図9に示すように、オペアンプ322が非反転増幅回路を形成し、以て分電圧Vc15=γ補正電圧Va1022がDAC330に入力されることとなる。階調データD<9:0>が1022階調"1111111110"を呈する場合、下位4ビットD<3:0>が"1110"を示すため、DAC330は、図7に示す如く、分電圧Vc15=γ補正電圧Va1022を出力電圧Voutとして選択する。また、階調データD<9:0>が1008階調"1111110000"〜1021階調"1111111101"を呈する場合、下位4ビットD<3:0>が"0000"〜"1101"を示すため、DAC330は、分電圧Vc1〜Vc14をそれぞれ出力電圧Voutとして選択する。
【0047】
[動作例(5)]
階調データD<9:0>が1023階調"1111111111"を呈する場合、図4に示すように、制御信号CS2がLレベルとなり、図2に示したスイッチSW3がγ補正電圧Va1023を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va1023を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va1008を出力する。
【0048】
また、制御信号CS1がLレベルであるため、分電圧生成部320内のスイッチSW2は、上記の動作例(1)、(3)、及び(4)と同様、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS3がHレベルであり且つ制御信号CS2及びCS4がLレベルであるため、スイッチSW4は、上記の動作例(1)〜(4)と異なり、抵抗R15−R16間の接続点(分電圧Vc16)とオペアンプ322の反転入力端子とを接続する。
【0049】
また、図5に示すように、制御信号CS5がHレベルである。このため、スイッチSW5は、電圧Vb12を選択し、以て選択電圧Vb1=γ補正電圧Va1008を、オペアンプ321に対して出力する。スイッチSW6は、電圧Vb11を選択し、以て選択電圧Vb2=γ補正電圧Va1023を、オペアンプ322に対して出力する。
【0050】
従って、図10に示すように、オペアンプ322が非反転増幅回路を形成し、以て分電圧Vc16=γ補正電圧Va1023がDAC330に入力されることとなる。階調データD<9:0>が1023階調"1111111111"を呈する場合、下位4ビットD<3:0>が"1111"を示すため、DAC330は、図7に示す如く、分電圧Vc16=γ補正電圧Va1023を出力電圧Voutとして選択する。
【0051】
以上の動作例(1)〜(5)により、上記の特許文献1のような外部電源を用いること無く、γカーブ両端の急俊な変化に対応することができる。より具体的には、図11(a)に示すγカーブCγが、図11(b)及び(c)に一点鎖線で示す如く1階調及び1022階調で急俊に変化する場合であっても、信号電圧生成回路300は、γカーブCγに近い出力電圧特性CF1及びCF2を得ることができる。
【0052】
[実施の形態2]
[構成例]
図12に示す本実施の形態に係る信号電圧生成回路300aは、下記(A)〜(E)の点が、図2に示した上記の実施の形態1に係る信号電圧生成回路300と異なる。
【0053】
(A)図2に示したγ補正電圧Va0、Va1、Va16、…、Va1008、Va1022、Va1023に加えて、階調データD<9:0>が呈する2階調"0000000010"に対応するγ補正電圧Va2と、1021階調"1111111101"に対応するγ補正電圧Va1021とが入力される。
(B)図2に示したスイッチSW1に代えて、γ補正電圧Va0〜Va2のいずれかを選択するスイッチSW1aが設けられている。
(C)図2に示したスイッチSW2に代えて、オペアンプ321の出力端子、抵抗R1−R2間の接続点、又は抵抗R2−R3間の接続点のいずれかを選択するスイッチSW2aが設けられている。
(D)図2に示したスイッチSW3に代えて、γ補正電圧Va1021〜Va1023のいずれかを選択するスイッチSW3aが設けられている。
(E)図2に示したスイッチSW4に代えて、オペアンプ322の出力端子、抵抗R15−R16間の接続点、抵抗R14−R15間の接続点、又は抵抗R13−R14間の接続点のいずれかを選択するスイッチSW4aが設けられている。
【0054】
また、上記のスイッチSW1a〜SW4aは、スイッチ制御部(図示せず)からの階調データD<9:0>に基づく制御信号に応じて動作する。
【0055】
[動作例]
次に、本実施の形態の動作を、下記の動作例(1)〜(6)の順に説明する。
【0056】
(1)階調データD<9:0>が0階調"0000000000"を呈する場合の動作例
(2)階調データD<9:0>が1階調"0000000001"を呈する場合の動作例
(3)階調データD<9:0>が2階調"0000000010"〜15階調"0000001111"を呈する場合の動作例
(4)階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合の動作例
(5)階調データD<9:0>が1008階調"1111110000"〜1021階調"1111111101"を呈する場合の動作例
(6)階調データD<9:0>が1022階調"1111111110"を呈する場合の動作例
(7)階調データD<9:0>が1023階調"1111111111"を呈する場合の動作例
【0057】
[動作例(1)]
階調データD<9:0>が0階調"0000000000"を呈する場合、図13に示すように、スイッチSW1がγ補正電圧Va0を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC311は、上記の実施の形態1と同様、選択電圧Vb1=γ補正電圧Va0をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0058】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0059】
従って、図6と同様、分電圧Vc1=γ補正電圧Va0がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc1=γ補正電圧Va0を出力電圧Voutとして選択する。
【0060】
[動作例(2)]
階調データD<9:0>が1階調"0000000001"を呈する場合、図13に示すように、スイッチSW1がγ補正電圧Va1を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC311は、上記の実施の形態1と同様、選択電圧Vb1=γ補正電圧Va1をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0061】
また、スイッチSW2aは、抵抗R1−R2間の接続点(分電圧Vc2)とオペアンプ321の反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0062】
従って、図8と同様、分電圧Vc2=γ補正電圧Va1がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc2=γ補正電圧Va1を出力電圧Voutとして選択する。
【0063】
[動作例(3)]
階調データD<9:0>が2階調"0000000010"〜15階調"0000001111"を呈する場合、図13に示すように、スイッチSW1aがγ補正電圧Va2を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va2をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0064】
また、スイッチSW2aは、抵抗R2−R3間の接続点(分電圧Vc3)とオペアンプ321の反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0065】
従って、図14に示すように、オペアンプ321が非反転増幅回路を形成し、以て分電圧Vc3=γ補正電圧Va2がDAC330に入力されることとなる。階調データD<9:0>が2階調"0000000010"を呈する場合、下位4ビットD<3:0>が"0010"を示すため、DAC330は、分電圧Vc3=γ補正電圧Va2を出力電圧Voutとして選択する。また、階調データD<9:0>が3階調"0000000011"〜15階調"0000001111"を呈する場合、下位4ビットD<3:0>が"0011"〜"1111"を示すため、DAC330は、分電圧Vc4〜Vc16をそれぞれ出力電圧Voutとして選択する。
【0066】
[動作例(4)]
階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合、DAC311は、上記の実施の形態1と同様、選択電圧Vb1としてγ補正電圧Va16、Va32、…、Va992をそれぞれ出力し、選択電圧Vb2としてγ補正電圧Va32、Va48、…、Va1008をそれぞれ出力する。
【0067】
また、図13に示すように、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0068】
従って、信号電圧生成回路300aからは、γ補正電圧Va16−Va32間、γ補正電圧Va32−Va48間、…、γ補正電圧Va992−Va1008間をそれぞれ16等分した分電圧Vc1〜Vc16が、電圧Voutとしてそれぞれ出力されることとなる。
【0069】
[動作例(5)]
階調データD<9:0>が1008階調"1111110000"〜1021階調"1111111101"を呈する場合、図13に示すように、スイッチSW3aがγ補正電圧Va1021を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va1008をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va1021をオペアンプ322に対して出力する。
【0070】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、抵抗R13−R14間の接続点(分電圧Vc14)とオペアンプ322の反転入力端子とを接続する。
【0071】
従って、図15に示すように、オペアンプ322が非反転増幅回路を形成し、以て分電圧Vc14=γ補正電圧Va1021がDAC330に入力されることとなる。階調データD<9:0>が1021階調"1111111101"を呈する場合、下位4ビットD<3:0>が"1101"を示すため、DAC330は、分電圧Vc14=γ補正電圧Va1021を出力電圧Voutとして選択する。また、階調データD<9:0>が1008階調"1111110000"〜1020階調"1111111100"を呈する場合、下位4ビットD<3:0>が"0000"〜"1100"を示すため、DAC330は、分電圧Vc1〜Vc13をそれぞれ出力電圧Voutとして選択する。
【0072】
[動作例(6)]
階調データD<9:0>が1022階調"1111111110"を呈する場合、図13に示すように、スイッチSW3aがγ補正電圧Va1022を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va1008をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va1022をオペアンプ322に対して出力する。
【0073】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、抵抗R14−R15間の接続点(分電圧Vc15)とオペアンプ322の反転入力端子とを接続する。
【0074】
従って、図9と同様、分電圧Vc15=γ補正電圧Va1022がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc15=γ補正電圧Va1022を出力電圧Voutとして選択する。
【0075】
[動作例(7)]
階調データD<9:0>が1023階調"1111111111"を呈する場合、図13に示すように、スイッチSW3aがγ補正電圧Va1023を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va1008をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va1023をオペアンプ322に対して出力する。
【0076】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、抵抗R15−R16間の接続点(分電圧Vc16)とオペアンプ322の反転入力端子とを接続する。
【0077】
従って、図10と同様、分電圧Vc16=γ補正電圧Va1023がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc16=γ補正電圧Va1023を出力電圧Voutとして選択する。
【0078】
以上の動作例(1)〜(7)により、図16(a)に一点鎖線で示す如くγカーブCγが1階調及び2階調で急俊に変化し、図16(b)に一点鎖線で示す如くγカーブCγが1021階調及び1022階調で急俊に変化する場合であっても、信号電圧生成回路300は、γカーブCγに近い出力電圧特性CF1及びCF2を得ることができる。
【0079】
また、0階調又は1023階調付近の階調に対応するγ補正電圧の入力数を増やし、これに対応してスイッチSW1a〜SW4aの切替段数を増やすことにより、出力電圧特性をさらにγカーブに近づけることができる。
【0080】
[実施の形態3]
図17は、図2に示した信号電圧生成回路300の構成要素の一部を示している。但し、本実施の形態では、抵抗R1を、直列接続された2つの調整用抵抗Ra1_1及びRa1_2で形成している。これに対応して、スイッチSW2が、オペアンプ321の出力端子、調整用抵抗Ra1_1−Ra1_2間の接続点、又は抵抗R1−R2間の接続点と、オペアンプ321の反転入力端子とを接続できるようにしている。
【0081】
ここで、スイッチSW2(或いはその制御部(図示せず))には、選択電圧Vb1として1階調に対応するγ補正電圧Va1が選択された場合に、調整用抵抗Ra1_1−Ra1_2間の接続点、又は抵抗R1−R2間の接続点のいずれを選択すべきかを予め設定しておく。
【0082】
また、図18に示すように、抵抗R1を3つの調整用抵抗Ra1_1〜Ra1_3で形成し、スイッチSW2が、オペアンプ321の出力端子、調整用抵抗Ra1_1−Ra1_2間の接続点、又は抵抗R1−R2間の接続点と、オペアンプ321の反転入力端子とを接続できるようにしても良い。すなわち、複数の調整用抵抗を設け、スイッチSW2の切替段数を増やせば良い。
【0083】
これにより、分電圧Vc2の電圧値を微調整できるため、出力電圧特性のγカーブへの合せ込みがさらに容易となる。
【0084】
なお、図2に示した抵抗R15を複数の調整用抵抗で形成し、スイッチSW4の切替段数を増やしても良い。この場合、分電圧Vc15の電圧値を微調整できるため、やはり出力電圧特性のγカーブへの合せ込みが容易となる。
【0085】
また、同様にして、図12に示した抵抗R1、R2、R14、及びR15をそれぞれ複数の調整用抵抗で形成すると共に、スイッチSW2a及びSW4aの切替段数をそれぞれ増やし、以て分電圧Vc2、Vc3、Vc14、及びVc15の電圧値をそれぞれ微調整できるようにしても良い。
【0086】
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【符号の説明】
【0087】
1 ディスプレイ装置
10 ディスプレイパネル
20 ディスプレイパネル駆動装置
100 データ整形回路
200 γ補正電圧生成回路
300, 300a 信号電圧生成回路
310 電圧選択部
311, 330 DAC
320 分電圧生成部
321, 322 オペアンプ
323 直列抵抗列
340 スイッチ制御部
D<n:0> 階調データ
Vref 基準電圧
Va γ補正電圧
Vout 出力電圧
Vb1, Vb2 選択電圧
Vc1〜Vc16 分電圧
R1〜R16 抵抗
Ra1_1〜Ra1_3 調整用抵抗
SW1〜SW4, SW1a〜SW4a
CS1〜CS5 制御信号
【技術分野】
【0001】
本発明は、信号電圧生成回路、ディスプレイパネル駆動装置、及びディスプレイ装置に関し、特に入力階調に応じた信号電圧を生成する技術に関する。
【背景技術】
【0002】
近年のディスプレイ装置には、LCD(Liquid Crystal Display)等のディスプレイパネルが広く採用されている。このようなディスプレイパネルの駆動装置には、入力階調(入力される表示データが示す階調)に応じた信号電圧を生成する信号電圧生成回路が設けられており、この信号電圧生成回路ではディスプレイパネルの光学特性に基づくγ補正が行われる。
【0003】
例えば特許文献1に記載される信号電圧生成回路は、nビットの階調データ中の上位mビットに基づき、複数のγ補正電圧の内から2つのγ補正電圧を選択する電源選択回路と、この電源選択回路によって選択された2つのγ補正電圧間をkビット(k=n−m)の分解能で等分割し、分割された電圧の一つを階調データ中の下位kビットに基づいて出力するリニアDAC(Digital to Analog Converter)と、階調データに基づき、リニアDACの出力電圧及び複数の外部入力電圧の内からいずれか一つを選択して出力する出力電圧選択回路とで構成されている。
【0004】
ここで、上記の出力電圧選択回路は、階調データが最小階調値又は最大階調値付近の階調値を呈する場合、当該階調値に対応する外部入力電圧を選択し、これ以外の場合、リニアDACの出力電圧を選択する。
【0005】
これにより、階調の両端(最小階調値及び最大階調値付近)で急俊に変化する実際のγカーブ(階調―電圧特性)への対応が可能となる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−248723号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、上記の特許文献1には、外部電圧を入力するための電源(以下、外部電源)を用いる必要があるという課題があった。この場合、例えば、信号電圧生成回路に多数の外部電圧入力用端子が設けられため、回路規模(すなわち、半導体パッケージのサイズ)が増大してしまうこととなる。
【課題を解決するための手段】
【0008】
本発明の一態様に係る信号電圧生成回路は、nビットの階調データが呈する階調値に基づき、一の基準電圧から生成された複数のγ補正電圧の内から2つのγ補正電圧を、前記階調データ中の上位mビットに対するγ補正電圧として選択する第1の電圧選択部と、前記選択された2つのγ補正電圧間を2k等分(k=n−m)に分圧して、第1〜第2kの分電圧を生成する分電圧生成部と、前記階調データ中の下位kビットに基づき、前記第1〜第2kの分電圧の内から1つの分電圧を選択する第2の電圧選択部とを備える。前記第1の電圧選択部は、前記2つのγ補正電圧を、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧の内から選択する。前記分電圧生成部は、前記最小階調値に対応するγ補正電圧が選択された場合に前記第1の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第1のγ補正電圧が選択された場合に前記第2の分電圧の電圧値を前記第1のγ補正電圧の電圧値とし、前記第2のγ補正電圧が選択された場合に前記第2k−1の分電圧の電圧値を前記第2のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第2kの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とする。
【0009】
また、本発明の一態様に係るディスプレイパネル駆動装置は、入力データをnビットの階調データに整形するデータ整形回路と、一の基準電圧から、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎(k=n−m)の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧を生成するγ補正電圧生成回路と、上記の信号電圧生成回路とを備える。
【0010】
また、本発明の一態様に係るディスプレイ装置は、上記のディスプレイパネル駆動装置と、このディスプレイパネル駆動装置により駆動されるディスプレイパネルとを備える。
【0011】
すなわち、本発明では、一の基準電圧から生成されたγ補正電圧のみを用いて、最小階調値又は最大階調値付近の階調に応じた信号電圧を正確に生成することができる。従って、上記の特許文献1のような外部電源は不要である。
【発明の効果】
【0012】
本発明によれば、外部電源を用いること無くγカーブ両端の急俊な変化に対応することができ、以て信号電圧生成回路並びにこれを適用するディスプレイパネル駆動装置及びディスプレイ装置の規模増大を抑止することが可能である。
【図面の簡単な説明】
【0013】
【図1】本発明に係る信号電圧生成回路の実施の形態1〜3を適用するディスプレイパネル駆動装置及びディスプレイ装置の構成例を示したブロック図である。
【図2】本発明に係る信号電圧生成回路の実施の形態1の構成例を示したブロック図である。
【図3】本発明に係る信号電圧生成回路の実施の形態1に用いるスイッチ制御部の構成例を示したブロック図である。
【図4】本発明に係る信号電圧生成回路の実施の形態1に用いるスイッチの動作例を示したテーブルである。
【図5】本発明に係る信号電圧生成回路の実施の形態1に用いる第1の電圧選択部の動作例を示したテーブルである。
【図6】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最小階調値を呈する場合の動作例を示したブロック図である。
【図7】本発明に係る信号電圧生成回路の実施の形態1に用いる第2の電圧選択部の動作例を示したテーブルである。
【図8】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最小階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図9】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最大階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図10】本発明に係る信号電圧生成回路の実施の形態1において、階調データが最大階調値を呈する場合の動作例を示したブロック図である。
【図11】本発明に係る信号電圧生成回路の実施の形態1における出力電圧特性を示したグラフ図である。
【図12】本発明に係る信号電圧生成回路の実施の形態2の構成例を示したブロック図である。
【図13】本発明に係る信号電圧生成回路の実施の形態2に用いるスイッチの動作例を示したテーブルである。
【図14】本発明に係る信号電圧生成回路の実施の形態2において、階調データが最小階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図15】本発明に係る信号電圧生成回路の実施の形態2において、階調データが最大階調値付近の階調値を呈する場合の動作例を示したブロック図である。
【図16】本発明に係る信号電圧生成回路の実施の形態2における出力電圧特性を示したグラフ図である。
【図17】本発明に係る信号電圧生成回路の実施の形態3の一の構成例を示したブロック図である。
【図18】本発明に係る信号電圧生成回路の実施の形態3の他の構成例を示したブロック図である。
【発明を実施するための形態】
【0014】
以下、本発明に係る信号電圧生成回路の実施の形態1〜3、並びにこれを適用するディスプレイパネル駆動装置及びディスプレイ装置の構成例を、図1〜図18を参照して説明する。なお、各図面において同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【0015】
図1に示すディスプレイ装置1は、大略、LCD等のディスプレイパネル10と、これを駆動するディスプレイパネル駆動装置20とで構成されている。ディスプレイ装置1は、実施の形態1〜3において共通の構成とすることができる。
【0016】
また、ディスプレイパネル駆動装置20は、データ整形回路100と、γ補正電圧生成回路200と、信号電圧生成回路300と、出力アンプ400とを備えている。データ整形回路100は、グラフィックカード(図示せず)等から入力されるシリアルデータDinをnビットの階調データD<n:0>に整形して、信号電圧生成回路300に与える。γ補正電圧生成回路200は、基準電圧Vrefから複数のγ補正電圧Vaを生成して、信号電圧生成回路300に与える。信号電圧生成回路300は、γ補正電圧Vaを用いて、階調データD<n:0>が呈する階調値に応じた信号電圧(以下、出力電圧と呼称する)Voutを生成する。出力アンプ400は、図示の如くボルテージフォロア回路を形成しており、信号電圧生成回路300からの出力電圧Voutに対するインピーダンス変換を行い、インピーダンス変換後の電圧をディスプレイパネル10に与える。ディスプレイパネル駆動装置20は、γ補正電圧生成回路200により生成されるγ補正電圧Vaの数及び信号電圧生成回路300の内部構成を除き、実施の形態1〜3において共通の構成とすることができる。
【0017】
また、データ整形回路100は、シフトレジスタ110と、データレジスタ120と、データラッチ回路130と、レベルシフタ140とを有する。シフトレジスタ110は、クロックCLKの立上り又は立下りタイミングの度毎に、スタートパルスSPをシフト出力する。データレジスタ120は、シフトレジスタ110からスタートパルスPSがシフト出力される度毎にデータDinを1ビットずつ保持し、以て階調データD<n:0>を得る。データラッチ回路130は、データレジスタ120で保持される階調データD<n:0>をラッチし、レベルシフタ140に与える。レベルシフタ140は、階調データD<n:0>の電圧レベルを変換して信号電圧生成回路300に与える。
【0018】
以下、実施の形態1〜3を、図2〜図18を参照して順に説明する。
【0019】
[実施の形態1]
[構成例]
図2に示す本実施の形態に係る信号電圧生成回路300は、一例として10ビットの階調データD<9:0>中の上位6ビットD<9:4>に基づき、複数のγ補正電圧Vaの内から2つのγ補正電圧(以下、選択電圧と呼称する)Vb1及びVb2を選択する電圧選択部310と、この電圧選択部310から出力された選択電圧Vb1−Vb2間を16(210−6)等分に分圧して、分電圧Vc1〜Vc16を生成する分電圧生成部320と、階調データD<9:0>中の下位4ビットD<3:0>に基づき、分電圧Vc1〜Vc16の内の一つを電圧Voutとして出力するDAC330と、階調データD<9:0>が呈する階調値に基づき、以下に説明するスイッチSW1〜SW6を制御するための制御信号CS1〜CS5を生成するスイッチ制御部340とを備えている。なお、電圧選択部310及びDAC330は、上述した第1の電圧選択部及び第2の電圧選択部にそれぞれ相当する。
【0020】
ここで、電圧選択部310には、図1に示したγ補正電圧生成回路200から、階調データD<9:0>が呈する最小階調値(0階調)"0000000000"を含む16階調毎の階調値に対応するγ補正電圧Va0、Va16、Va32、…、Va992、Va1008と、1階調"0000000001"に対応するγ補正電圧Va1と、1022階調"1111111110"に対応するγ補正電圧Va1022と、最大階調値(1023階調)"1111111111"に対応するγ補正電圧Va1023とが入力される。
【0021】
また、電圧選択部310は、制御信号CS1に応じてγ補正電圧Va0又はVa1のいずれかを選択するスイッチSW1と、制御信号CS2に応じてγ補正電圧Va1022又はVa1023のいずれかを選択するスイッチSW3と、階調データD<9:0>中の上位6ビットD<9:4>に基づき、スイッチSW1及びSW3により選択されたγ補正電圧並びにγ補正電圧Va16、Va32、…、Va992、Va1008の内から、選択電圧Vb1及びVb2を決定するDAC311とを有する。DAC311は、D<9:4>に基づき、スイッチSW1及びSW3により選択されたγ補正電圧並びに32階調毎のγ補正電圧Va32、Va64、…、Va960、Va992の内から、1つの電圧Vb11を選択するDAC3111と、D<9:4>に基づき、32階調毎のγ補正電圧Va16、Va48、…、Va976、Va1008の内から、1つの電圧Vb12を選択するDAC3111と、制御信号CS5に応じて電圧Vb11又はVb12のいずれかを、選択電圧Vb1として出力するスイッチSW5と、制御信号CS5に応じて電圧Vb11又はVb12のいずれかを、選択電圧Vb2として出力するスイッチSW6とを有する。
【0022】
また、分電圧生成部320は、選択電圧Vb1が非反転入力端子に入力されるオペアンプ321と、選択電圧Vb2が非反転入力端子に入力されるオペアンプ322と、これらのオペアンプ321及び322の出力端子間に直列接続され且つ抵抗値が互いに等しい抵抗R1〜R16から成る直列抵抗列323と、制御信号CS1に応じて、オペアンプ321の出力端子又は抵抗R1−R2間の接続点のいずれかを、オペアンプ321の反転入力端子と接続するスイッチSW2と、制御信号CS2〜CS4に応じて、オペアンプ322の出力端子、抵抗R15−R16間の接続点、又は抵抗R14−R15間の接続点のいずれかをオペアンプ322の反転入力端子と接続するスイッチSW4とを備えている。なお、図中の符号Vc17は、オペアンプ322の出力端子に生じる電圧に便宜上付与しただけであり、DAC330へ出力される分電圧を示している訳ではない。
【0023】
このように、電圧選択部310及び分電圧生成部320は、簡易に構成することができる。
【0024】
さらに、スイッチ制御部340は、図3に示す如く、階調データD<9:0>に基づき制御信号CS1を生成する制御信号生成部341と、D<9:0>に基づき制御信号CS2を生成する制御信号生成部342と、制御信号CS2とD<9:0>とに基づき制御信号CS3及びCS4を生成する制御信号生成部342とを含む。
【0025】
より具体的には、制御信号生成部341は、D<9:0>中の下位4ビットD<0>〜D<3>が入力されるOR回路3411と、D<9:0>中の上位6ビットD<4>〜D<9>が入力されるNOR回路3412と、OR回路3411及びNOR回路3412の出力が入力されるAND回路3413とを有する。従って、図4に示すように、制御信号CS1は、階調データD<9:0>が1階調"0000000001"〜15階調"0000001111"を呈する場合にのみH(ハイ)レベルとなり、これ以外の場合にL(ロー)レベルとなる。
【0026】
また、制御信号生成部342は、D<0>〜D<3>が入力されるAND回路3421と、D<4>〜D<9>が入力されるNAND回路3422と、AND回路3421及びNAND回路3422の出力が入力されるNOR回路3423とを有する。従って、図4に示すように、制御信号CS2は、階調データD<9:0>が1008階調"1111110000"〜1022階調"1111111110"を呈する場合にのみHレベルとなり、これ以外の場合にLレベルとなる。
【0027】
さらに、制御信号生成部343は、D<0>〜D<9>が入力されるAND回路3431と、このAND回路3431の出力及び制御信号CS2が入力されるNOR回路3432とを有する。制御信号生成部343は、AND回路3431の出力を制御信号CS3とし、NOR回路3432の出力を制御信号CS4とする。従って、図4に示すように、制御信号CS3は、階調データD<9:0>が1023階調"1111111111"を呈する場合にのみHレベルとなり、これ以外の場合にLレベルとなる。また、制御信号CS4は、階調データD<9:0>が1008階調"1111110000"〜1023階調"1111111111"を呈する場合にのみLレベルとなり、これ以外の場合にHレベルとなる。
【0028】
また、制御信号CS5の生成部の構成については図示を省略するが、制御信号CS5は、図5に示すように、D<4>="1"が成立する場合にHレベルとなり、D<4>="0"が成立する場合にはLレベルとなるものとする。
【0029】
[動作例]
次に、本実施の形態の動作を、下記の動作例(1)〜(5)の順に説明する。
【0030】
(1)階調データD<9:0>が0階調"0000000000"を呈する場合の動作例
(2)階調データD<9:0>が1階調"0000000001"〜15階調"0000001111"を呈する場合の動作例
(3)階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合の動作例
(4)階調データD<9:0>が1008階調"1111110000"〜1022階調"1111111110"を呈する場合の動作例
(5)階調データD<9:0>が1023階調"1111111111"を呈する場合の動作例
【0031】
[動作例(1)]
階調データD<9:0>が0階調"0000000000"を呈する場合、図4に示すように、制御信号CS1がLレベルとなり、図2に示したスイッチSW1がγ補正電圧Va0を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va0を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va16を出力する。
【0032】
また、制御信号CS1がLレベルである場合、分電圧生成部320内のスイッチSW2は、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS2及びCS3がLレベルであり且つ制御信号CS4がHレベルである場合、スイッチSW4は、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0033】
また、図5に示すように、制御信号CS5がLレベルとなる。この時、スイッチSW5は、電圧Vb11を選択し、以て選択電圧Vb1=γ補正電圧Va0を、オペアンプ321に対して出力する。スイッチSW6は、電圧Vb12を選択し、以て選択電圧Vb2=γ補正電圧Va16を、オペアンプ322に対して出力する。
【0034】
従って、図6に示すように、オペアンプ321がボルテージフォロア回路を形成し、以て分電圧Vc1=γ補正電圧Va0がDAC330に入力されることとなる。この時、階調データD<9:0>中の下位4ビットD<3:0>が"0000"を示すため、DAC330は、図7に示す如く、分電圧Vc1=γ補正電圧Va0を出力電圧Voutとして選択する。
【0035】
[動作例(2)]
階調データD<9:0>が1階調"0000000001"〜15階調"0000001111"を呈する場合、図4に示すように、制御信号CS1がHレベルとなり、図2に示したスイッチSW1がγ補正電圧Va1を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va1を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va16を出力する。
【0036】
また、制御信号CS1がHレベルである場合、分電圧生成部320内のスイッチSW2は、抵抗R1−R2間の接続点(分電圧Vc2)とオペアンプ321の反転入力端子とを接続する。一方、制御信号CS2及びCS3がLレベルであり且つ制御信号CS4がHレベルであるため、スイッチSW4は、上記の動作例(1)と同様、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0037】
また、図5に示すように、制御信号CS5がLレベルである。このため、スイッチSW5は、電圧Vb11を選択し、以て選択電圧Vb1=γ補正電圧Va1を、オペアンプ321に対して出力する。スイッチSW6は、上記の動作例(1)と同様、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0038】
従って、図8に示すように、オペアンプ321が非反転増幅回路を形成し、以て分電圧Vc2=γ補正電圧Va1がDAC330に入力されることとなる。階調データD<9:0>が1階調"0000000001"を呈する場合、下位4ビットD<3:0>が"0001"を示すため、DAC330は、図7に示す如く、分電圧Vc2=γ補正電圧Va1を出力電圧Voutとして選択する。また、階調データD<9:0>が2階調"0000000010"〜15階調"0000001111"を呈する場合、下位4ビットD<3:0>が"0010"〜"1111"を示すため、DAC330は、分電圧Vc3〜Vc16をそれぞれ出力電圧Voutとして選択する。
【0039】
[動作例(3)]
階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合、DAC3111は、選択電圧Vb11としてγ補正電圧Va32、…、Va992をそれぞれ出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va16、…、Va1008をそれぞれ出力する。
【0040】
また、図4に示す如く制御信号CS1がLレベルであるため、分電圧生成部320内のスイッチSW2は、上記の動作例(1)と同様、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS2及びCS3がLレベルであり且つ制御信号CS4がHレベルであるため、スイッチSW4は、上記の動作例(1)と同様、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0041】
また、図5に示すように、制御信号CS5は、階調データD<9:0>中のD<4>の値に応じてHレベル又はLレベルとなる。このため、DAC311は、選択電圧Vb1としてγ補正電圧Va16、Va32、…、Va992をそれぞれ出力し、選択電圧Vb2としてγ補正電圧Va32、Va48、…、Va1008をそれぞれ出力する。
【0042】
従って、信号電圧生成回路300からは、γ補正電圧Va16−Va32間、γ補正電圧Va32−Va48間、…、γ補正電圧Va992−Va1008間をそれぞれ16等分した分電圧Vc1〜Vc16が、電圧Voutとしてそれぞれ出力されることとなる。
【0043】
[動作例(4)]
階調データD<9:0>が1008階調"1111110000"〜1022階調"1111111110"を呈する場合、図4に示すように、制御信号CS2がHレベルとなり、図2に示したスイッチSW3がγ補正電圧Va1022を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va1022を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va1008を出力する。
【0044】
また、制御信号CS1がLレベルであるため、分電圧生成部320内のスイッチSW2は、上記の動作例(1)及び(3)と同様、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS2がHレベルであり且つ制御信号CS3及びCS4がLレベルであるため、スイッチSW4は、上記の動作例(1)〜(3)と異なり、抵抗R14−R15間の接続点(分電圧Vc15)とオペアンプ322の反転入力端子とを接続する。
【0045】
また、図5に示すように、制御信号CS5がHレベルである。このため、スイッチSW5は、電圧Vb12を選択し、以て選択電圧Vb1=γ補正電圧Va1008を、オペアンプ321に対して出力する。スイッチSW6は、電圧Vb11を選択し、以て選択電圧Vb2=γ補正電圧Va1022を、オペアンプ322に対して出力する。
【0046】
従って、図9に示すように、オペアンプ322が非反転増幅回路を形成し、以て分電圧Vc15=γ補正電圧Va1022がDAC330に入力されることとなる。階調データD<9:0>が1022階調"1111111110"を呈する場合、下位4ビットD<3:0>が"1110"を示すため、DAC330は、図7に示す如く、分電圧Vc15=γ補正電圧Va1022を出力電圧Voutとして選択する。また、階調データD<9:0>が1008階調"1111110000"〜1021階調"1111111101"を呈する場合、下位4ビットD<3:0>が"0000"〜"1101"を示すため、DAC330は、分電圧Vc1〜Vc14をそれぞれ出力電圧Voutとして選択する。
【0047】
[動作例(5)]
階調データD<9:0>が1023階調"1111111111"を呈する場合、図4に示すように、制御信号CS2がLレベルとなり、図2に示したスイッチSW3がγ補正電圧Va1023を選択する状態となる。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC3111は、選択電圧Vb11としてγ補正電圧Va1023を出力し、DAC3112は、選択電圧Vb12としてγ補正電圧Va1008を出力する。
【0048】
また、制御信号CS1がLレベルであるため、分電圧生成部320内のスイッチSW2は、上記の動作例(1)、(3)、及び(4)と同様、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、制御信号CS3がHレベルであり且つ制御信号CS2及びCS4がLレベルであるため、スイッチSW4は、上記の動作例(1)〜(4)と異なり、抵抗R15−R16間の接続点(分電圧Vc16)とオペアンプ322の反転入力端子とを接続する。
【0049】
また、図5に示すように、制御信号CS5がHレベルである。このため、スイッチSW5は、電圧Vb12を選択し、以て選択電圧Vb1=γ補正電圧Va1008を、オペアンプ321に対して出力する。スイッチSW6は、電圧Vb11を選択し、以て選択電圧Vb2=γ補正電圧Va1023を、オペアンプ322に対して出力する。
【0050】
従って、図10に示すように、オペアンプ322が非反転増幅回路を形成し、以て分電圧Vc16=γ補正電圧Va1023がDAC330に入力されることとなる。階調データD<9:0>が1023階調"1111111111"を呈する場合、下位4ビットD<3:0>が"1111"を示すため、DAC330は、図7に示す如く、分電圧Vc16=γ補正電圧Va1023を出力電圧Voutとして選択する。
【0051】
以上の動作例(1)〜(5)により、上記の特許文献1のような外部電源を用いること無く、γカーブ両端の急俊な変化に対応することができる。より具体的には、図11(a)に示すγカーブCγが、図11(b)及び(c)に一点鎖線で示す如く1階調及び1022階調で急俊に変化する場合であっても、信号電圧生成回路300は、γカーブCγに近い出力電圧特性CF1及びCF2を得ることができる。
【0052】
[実施の形態2]
[構成例]
図12に示す本実施の形態に係る信号電圧生成回路300aは、下記(A)〜(E)の点が、図2に示した上記の実施の形態1に係る信号電圧生成回路300と異なる。
【0053】
(A)図2に示したγ補正電圧Va0、Va1、Va16、…、Va1008、Va1022、Va1023に加えて、階調データD<9:0>が呈する2階調"0000000010"に対応するγ補正電圧Va2と、1021階調"1111111101"に対応するγ補正電圧Va1021とが入力される。
(B)図2に示したスイッチSW1に代えて、γ補正電圧Va0〜Va2のいずれかを選択するスイッチSW1aが設けられている。
(C)図2に示したスイッチSW2に代えて、オペアンプ321の出力端子、抵抗R1−R2間の接続点、又は抵抗R2−R3間の接続点のいずれかを選択するスイッチSW2aが設けられている。
(D)図2に示したスイッチSW3に代えて、γ補正電圧Va1021〜Va1023のいずれかを選択するスイッチSW3aが設けられている。
(E)図2に示したスイッチSW4に代えて、オペアンプ322の出力端子、抵抗R15−R16間の接続点、抵抗R14−R15間の接続点、又は抵抗R13−R14間の接続点のいずれかを選択するスイッチSW4aが設けられている。
【0054】
また、上記のスイッチSW1a〜SW4aは、スイッチ制御部(図示せず)からの階調データD<9:0>に基づく制御信号に応じて動作する。
【0055】
[動作例]
次に、本実施の形態の動作を、下記の動作例(1)〜(6)の順に説明する。
【0056】
(1)階調データD<9:0>が0階調"0000000000"を呈する場合の動作例
(2)階調データD<9:0>が1階調"0000000001"を呈する場合の動作例
(3)階調データD<9:0>が2階調"0000000010"〜15階調"0000001111"を呈する場合の動作例
(4)階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合の動作例
(5)階調データD<9:0>が1008階調"1111110000"〜1021階調"1111111101"を呈する場合の動作例
(6)階調データD<9:0>が1022階調"1111111110"を呈する場合の動作例
(7)階調データD<9:0>が1023階調"1111111111"を呈する場合の動作例
【0057】
[動作例(1)]
階調データD<9:0>が0階調"0000000000"を呈する場合、図13に示すように、スイッチSW1がγ補正電圧Va0を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC311は、上記の実施の形態1と同様、選択電圧Vb1=γ補正電圧Va0をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0058】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0059】
従って、図6と同様、分電圧Vc1=γ補正電圧Va0がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc1=γ補正電圧Va0を出力電圧Voutとして選択する。
【0060】
[動作例(2)]
階調データD<9:0>が1階調"0000000001"を呈する場合、図13に示すように、スイッチSW1がγ補正電圧Va1を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC311は、上記の実施の形態1と同様、選択電圧Vb1=γ補正電圧Va1をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0061】
また、スイッチSW2aは、抵抗R1−R2間の接続点(分電圧Vc2)とオペアンプ321の反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0062】
従って、図8と同様、分電圧Vc2=γ補正電圧Va1がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc2=γ補正電圧Va1を出力電圧Voutとして選択する。
【0063】
[動作例(3)]
階調データD<9:0>が2階調"0000000010"〜15階調"0000001111"を呈する場合、図13に示すように、スイッチSW1aがγ補正電圧Va2を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"000000"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va2をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va16をオペアンプ322に対して出力する。
【0064】
また、スイッチSW2aは、抵抗R2−R3間の接続点(分電圧Vc3)とオペアンプ321の反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0065】
従って、図14に示すように、オペアンプ321が非反転増幅回路を形成し、以て分電圧Vc3=γ補正電圧Va2がDAC330に入力されることとなる。階調データD<9:0>が2階調"0000000010"を呈する場合、下位4ビットD<3:0>が"0010"を示すため、DAC330は、分電圧Vc3=γ補正電圧Va2を出力電圧Voutとして選択する。また、階調データD<9:0>が3階調"0000000011"〜15階調"0000001111"を呈する場合、下位4ビットD<3:0>が"0011"〜"1111"を示すため、DAC330は、分電圧Vc4〜Vc16をそれぞれ出力電圧Voutとして選択する。
【0066】
[動作例(4)]
階調データD<9:0>が16階調"0000010000"〜1007階調"1111101111"を呈する場合、DAC311は、上記の実施の形態1と同様、選択電圧Vb1としてγ補正電圧Va16、Va32、…、Va992をそれぞれ出力し、選択電圧Vb2としてγ補正電圧Va32、Va48、…、Va1008をそれぞれ出力する。
【0067】
また、図13に示すように、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、オペアンプ322の出力端子(分電圧Vc17)と反転入力端子とを接続する。
【0068】
従って、信号電圧生成回路300aからは、γ補正電圧Va16−Va32間、γ補正電圧Va32−Va48間、…、γ補正電圧Va992−Va1008間をそれぞれ16等分した分電圧Vc1〜Vc16が、電圧Voutとしてそれぞれ出力されることとなる。
【0069】
[動作例(5)]
階調データD<9:0>が1008階調"1111110000"〜1021階調"1111111101"を呈する場合、図13に示すように、スイッチSW3aがγ補正電圧Va1021を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va1008をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va1021をオペアンプ322に対して出力する。
【0070】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、抵抗R13−R14間の接続点(分電圧Vc14)とオペアンプ322の反転入力端子とを接続する。
【0071】
従って、図15に示すように、オペアンプ322が非反転増幅回路を形成し、以て分電圧Vc14=γ補正電圧Va1021がDAC330に入力されることとなる。階調データD<9:0>が1021階調"1111111101"を呈する場合、下位4ビットD<3:0>が"1101"を示すため、DAC330は、分電圧Vc14=γ補正電圧Va1021を出力電圧Voutとして選択する。また、階調データD<9:0>が1008階調"1111110000"〜1020階調"1111111100"を呈する場合、下位4ビットD<3:0>が"0000"〜"1100"を示すため、DAC330は、分電圧Vc1〜Vc13をそれぞれ出力電圧Voutとして選択する。
【0072】
[動作例(6)]
階調データD<9:0>が1022階調"1111111110"を呈する場合、図13に示すように、スイッチSW3aがγ補正電圧Va1022を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va1008をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va1022をオペアンプ322に対して出力する。
【0073】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、抵抗R14−R15間の接続点(分電圧Vc15)とオペアンプ322の反転入力端子とを接続する。
【0074】
従って、図9と同様、分電圧Vc15=γ補正電圧Va1022がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc15=γ補正電圧Va1022を出力電圧Voutとして選択する。
【0075】
[動作例(7)]
階調データD<9:0>が1023階調"1111111111"を呈する場合、図13に示すように、スイッチSW3aがγ補正電圧Va1023を選択する。この時、D<9:0>中の上位6ビットD<9:4>が"111111"であるため、DAC311は、選択電圧Vb1=γ補正電圧Va1008をオペアンプ321に対して出力し、選択電圧Vb2=γ補正電圧Va1023をオペアンプ322に対して出力する。
【0076】
また、スイッチSW2aは、オペアンプ321の出力端子(分電圧Vc1)と反転入力端子とを接続する。一方、スイッチSW4aは、抵抗R15−R16間の接続点(分電圧Vc16)とオペアンプ322の反転入力端子とを接続する。
【0077】
従って、図10と同様、分電圧Vc16=γ補正電圧Va1023がDAC330に入力されることとなる。この時、DAC330は、分電圧Vc16=γ補正電圧Va1023を出力電圧Voutとして選択する。
【0078】
以上の動作例(1)〜(7)により、図16(a)に一点鎖線で示す如くγカーブCγが1階調及び2階調で急俊に変化し、図16(b)に一点鎖線で示す如くγカーブCγが1021階調及び1022階調で急俊に変化する場合であっても、信号電圧生成回路300は、γカーブCγに近い出力電圧特性CF1及びCF2を得ることができる。
【0079】
また、0階調又は1023階調付近の階調に対応するγ補正電圧の入力数を増やし、これに対応してスイッチSW1a〜SW4aの切替段数を増やすことにより、出力電圧特性をさらにγカーブに近づけることができる。
【0080】
[実施の形態3]
図17は、図2に示した信号電圧生成回路300の構成要素の一部を示している。但し、本実施の形態では、抵抗R1を、直列接続された2つの調整用抵抗Ra1_1及びRa1_2で形成している。これに対応して、スイッチSW2が、オペアンプ321の出力端子、調整用抵抗Ra1_1−Ra1_2間の接続点、又は抵抗R1−R2間の接続点と、オペアンプ321の反転入力端子とを接続できるようにしている。
【0081】
ここで、スイッチSW2(或いはその制御部(図示せず))には、選択電圧Vb1として1階調に対応するγ補正電圧Va1が選択された場合に、調整用抵抗Ra1_1−Ra1_2間の接続点、又は抵抗R1−R2間の接続点のいずれを選択すべきかを予め設定しておく。
【0082】
また、図18に示すように、抵抗R1を3つの調整用抵抗Ra1_1〜Ra1_3で形成し、スイッチSW2が、オペアンプ321の出力端子、調整用抵抗Ra1_1−Ra1_2間の接続点、又は抵抗R1−R2間の接続点と、オペアンプ321の反転入力端子とを接続できるようにしても良い。すなわち、複数の調整用抵抗を設け、スイッチSW2の切替段数を増やせば良い。
【0083】
これにより、分電圧Vc2の電圧値を微調整できるため、出力電圧特性のγカーブへの合せ込みがさらに容易となる。
【0084】
なお、図2に示した抵抗R15を複数の調整用抵抗で形成し、スイッチSW4の切替段数を増やしても良い。この場合、分電圧Vc15の電圧値を微調整できるため、やはり出力電圧特性のγカーブへの合せ込みが容易となる。
【0085】
また、同様にして、図12に示した抵抗R1、R2、R14、及びR15をそれぞれ複数の調整用抵抗で形成すると共に、スイッチSW2a及びSW4aの切替段数をそれぞれ増やし、以て分電圧Vc2、Vc3、Vc14、及びVc15の電圧値をそれぞれ微調整できるようにしても良い。
【0086】
なお、上記の実施の形態によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【符号の説明】
【0087】
1 ディスプレイ装置
10 ディスプレイパネル
20 ディスプレイパネル駆動装置
100 データ整形回路
200 γ補正電圧生成回路
300, 300a 信号電圧生成回路
310 電圧選択部
311, 330 DAC
320 分電圧生成部
321, 322 オペアンプ
323 直列抵抗列
340 スイッチ制御部
D<n:0> 階調データ
Vref 基準電圧
Va γ補正電圧
Vout 出力電圧
Vb1, Vb2 選択電圧
Vc1〜Vc16 分電圧
R1〜R16 抵抗
Ra1_1〜Ra1_3 調整用抵抗
SW1〜SW4, SW1a〜SW4a
CS1〜CS5 制御信号
【特許請求の範囲】
【請求項1】
nビットの階調データが呈する階調値に基づき、一の基準電圧から生成された複数のγ補正電圧の内から2つのγ補正電圧を、前記階調データ中の上位mビットに対するγ補正電圧として選択する第1の電圧選択部と、
前記選択された2つのγ補正電圧間を2k等分(k=n−m)に分圧して、第1〜第2kの分電圧を生成する分電圧生成部と、
前記階調データ中の下位kビットに基づき、前記第1〜第2kの分電圧の内から1つの分電圧を選択する第2の電圧選択部と、
を備え、
前記第1の電圧選択部が、前記2つのγ補正電圧を、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧の内から選択し、
前記分電圧生成部が、前記最小階調値に対応するγ補正電圧が選択された場合に前記第1の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第1のγ補正電圧が選択された場合に前記第2の分電圧の電圧値を前記第1のγ補正電圧の電圧値とし、前記第2のγ補正電圧が選択された場合に前記第2k−1の分電圧の電圧値を前記第2のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第2kの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とする信号電圧生成回路。
【請求項2】
請求項1において、
前記分電圧生成部が、
前記選択された2つのγ補正電圧が、それぞれ非反転入力端子に入力される第1及び第2のオペアンプと、
前記第1及び第2のオペアンプの出力端子間に直列接続され、且つ抵抗値が互いに等しい第1〜第2kの抵抗器と、
前記第1のオペアンプの出力端子、又は前記第1及び第2の抵抗器の接続点と、前記第1のオペアンプの反転入力端子とを接続する第1のスイッチ回路と、
前記第2のオペアンプの出力端子、前記第2k及び第2k−1の抵抗器の接続点、又は前記第2k−1及び第2k−2の抵抗器の接続点と、前記第2のオペアンプの反転入力端子とを接続する第2のスイッチ回路と、
を有し、
各分電圧を、前記第1のオペアンプの出力端子及び隣接する抵抗器間の接続点に発生させることを特徴とした信号電圧生成回路。
【請求項3】
請求項1又は2において、
前記第1の電圧選択部が、
前記2k階調毎の階調値に対応するγ補正電圧及び前記最大階調値に対応するγ補正電圧が入力され、前記階調データ中の上位mビットに基づき、前記入力されたγ補正電圧の内から前記2つのγ補正電圧を選択する第3の電圧選択部と、
前記最小階調値に対応するγ補正電圧又は前記第1のγ補正電圧を、前記最小階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
前記最大階調値に対応するγ補正電圧又は前記第2のγ補正電圧を、前記最大階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
を有することを特徴とした信号電圧生成回路。
【請求項4】
請求項2又は3において、
前記第1の抵抗器が、直列接続された複数の調整用抵抗器を含み、
前記第1のγ補正電圧が選択された場合、前記第1のスイッチ回路により、いずれの調整用抵抗器間の接続点又は前記第1及び第2の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項5】
請求項2又は3において、
前記第2k−1の抵抗器が、直列接続された複数の調整用抵抗器を含み、
前記第2のγ補正電圧が選択された場合、前記第2のスイッチ回路により、いずれの調整用抵抗器間の接続点又は前記第2k−1及び第2k−2の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項6】
請求項1において、
前記第1の電圧選択部が、さらに、前記最小階調値より2大きい階調値に対応する第3のγ補正電圧及び前記最大階調値より2小さい階調値に対応する第4のγ補正電圧を、前記2つのγ補正電圧の選択候補とし、
前記分電圧生成部が、さらに、前記第3のγ補正電圧が選択された場合に前記第3の分電圧の電圧値を前記第3のγ補正電圧の電圧値とし、前記第4のγ補正電圧が選択された場合に前記第2k−2の分電圧の電圧値を前記第4のγ補正電圧の電圧値とすることを特徴とした信号電圧生成回路。
【請求項7】
請求項6において、
前記分電圧生成部が、
前記選択された2つのγ補正電圧が、それぞれ非反転入力端子に入力される第1及び第2のオペアンプと、
前記第1及び第2のオペアンプの出力端子間に直列接続され、且つ抵抗値が互いに等しい第1〜第2kの抵抗器と、
前記第1のオペアンプの出力端子、前記第1及び第2の抵抗器の接続点、又は前記第2及び第3の抵抗器の接続点と、前記第1のオペアンプの反転入力端子とを接続する第1のスイッチ回路と、
前記第2のオペアンプの出力端子、前記第2k及び第2k−1の抵抗器の接続点、前記第2k−1及び第2k−2の抵抗器の接続点、又は前記第2k−2及び第2k−3の抵抗器の接続点と、前記第2のオペアンプの反転入力端子とを接続する第2のスイッチ回路と、
を有し、
各分電圧を、前記第1のオペアンプの出力端子及び隣接する抵抗器間の接続点に発生させることを特徴とした信号電圧生成回路。
【請求項8】
請求項6又は7において、
前記第1の電圧選択部が、
前記2k階調毎の階調値に対応するγ補正電圧及び前記最大階調値に対応するγ補正電圧が入力され、前記階調データ中の上位mビットに基づき、前記入力されたγ補正電圧の内から前記2つのγ補正電圧を選択する第3の電圧選択部と、
前記最小階調値に対応するγ補正電圧、前記第1のγ補正電圧、又は前記第3のγ補正電圧を、前記最小階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
前記最大階調値に対応するγ補正電圧、前記第2のγ補正電圧、又は前記第4のγ補正電圧を、前記最大階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
を有することを特徴とした信号電圧生成回路。
【請求項9】
請求項7又は8において、
前記第1及び第2の抵抗器が、それぞれ、直列接続された複数の調整用抵抗器を含み、
前記第1のγ補正電圧が選択された場合、前記第1のスイッチ回路により、前記第1の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第1及び第2の抵抗器の接続点が選択されるか、並びに前記第3のγ補正電圧が選択された場合に、前記第1のスイッチ回路により、前記第2の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第2及び第3の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項10】
請求項7又は8において、
前記第2k−1及び第2k−2の抵抗器が、それぞれ、直列接続された複数の調整用抵抗器を含み、
前記第2のγ補正電圧が選択された場合、前記第2のスイッチ回路により、前記第2k−1の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第2k−1及び第2k−2の抵抗器の接続点が選択されるか、並びに前記第4のγ補正電圧が選択された場合、前記第2のスイッチ回路により、前記第2k−2の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第2k−2及び第2k−3の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項11】
請求項2〜5及び7〜10のいずれか一項において、
前記階調データが呈する階調値に基づき、各スイッチ回路を制御する制御部をさらに備えたことを特徴とする信号電圧生成回路。
【請求項12】
入力データをnビットの階調データに整形するデータ整形回路と、
一の基準電圧から、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎(k=n−m)の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧を生成するγ補正電圧生成回路と、
前記階調データが呈する階調値に基づき、各γ補正電圧の内から2つのγ補正電圧を、前記階調データ中の上位mビットに対するγ補正電圧として選択する第1の電圧選択部と、前記選択された2つのγ補正電圧間を2k等分に分圧して、第1〜第2kの分電圧を生成する分電圧生成部と、前記階調データ中の下位kビットに基づき、前記第1〜第2kの分電圧の内から1つの分電圧を選択する第2の電圧選択部と、を有する信号電圧生成回路と、
を備え、
前記分電圧生成部が、前記最小階調値に対応するγ補正電圧が選択された場合に前記第1の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第1のγ補正電圧が選択された場合に前記第2の分電圧の電圧値を前記第1のγ補正電圧の電圧値とし、前記第2のγ補正電圧が選択された場合に前記第2k−1の分電圧の電圧値を前記第2のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第2kの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とするディスプレイパネル駆動装置。
【請求項13】
請求項12において、
前記γ補正電圧生成回路が、さらに、前記一の基準電圧から、前記最小階調値より2大きい階調値に対応する第3のγ補正電圧及び前記最大階調値より2小さい階調値に対応する第4のγ補正電圧を生成し、
前記第1の電圧選択部が、さらに、前記第3及び第4のγ補正電圧を前記2つのγ補正電圧の選択候補とし、
前記分電圧生成部が、さらに、前記第3のγ補正電圧が選択された場合に前記第3の分電圧の電圧値を前記第3のγ補正電圧の電圧値とし、前記第4のγ補正電圧が選択された場合に前記第2k−2の分電圧の電圧値を前記第4のγ補正電圧の電圧値とすることを特徴としたディスプレイパネル駆動装置。
【請求項14】
請求項12又は13に記載のディスプレイパネル駆動装置と、
前記ディスプレイパネル駆動装置により駆動されるディスプレイパネルと、
を備えたディスプレイ装置。
【請求項1】
nビットの階調データが呈する階調値に基づき、一の基準電圧から生成された複数のγ補正電圧の内から2つのγ補正電圧を、前記階調データ中の上位mビットに対するγ補正電圧として選択する第1の電圧選択部と、
前記選択された2つのγ補正電圧間を2k等分(k=n−m)に分圧して、第1〜第2kの分電圧を生成する分電圧生成部と、
前記階調データ中の下位kビットに基づき、前記第1〜第2kの分電圧の内から1つの分電圧を選択する第2の電圧選択部と、
を備え、
前記第1の電圧選択部が、前記2つのγ補正電圧を、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧の内から選択し、
前記分電圧生成部が、前記最小階調値に対応するγ補正電圧が選択された場合に前記第1の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第1のγ補正電圧が選択された場合に前記第2の分電圧の電圧値を前記第1のγ補正電圧の電圧値とし、前記第2のγ補正電圧が選択された場合に前記第2k−1の分電圧の電圧値を前記第2のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第2kの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とする信号電圧生成回路。
【請求項2】
請求項1において、
前記分電圧生成部が、
前記選択された2つのγ補正電圧が、それぞれ非反転入力端子に入力される第1及び第2のオペアンプと、
前記第1及び第2のオペアンプの出力端子間に直列接続され、且つ抵抗値が互いに等しい第1〜第2kの抵抗器と、
前記第1のオペアンプの出力端子、又は前記第1及び第2の抵抗器の接続点と、前記第1のオペアンプの反転入力端子とを接続する第1のスイッチ回路と、
前記第2のオペアンプの出力端子、前記第2k及び第2k−1の抵抗器の接続点、又は前記第2k−1及び第2k−2の抵抗器の接続点と、前記第2のオペアンプの反転入力端子とを接続する第2のスイッチ回路と、
を有し、
各分電圧を、前記第1のオペアンプの出力端子及び隣接する抵抗器間の接続点に発生させることを特徴とした信号電圧生成回路。
【請求項3】
請求項1又は2において、
前記第1の電圧選択部が、
前記2k階調毎の階調値に対応するγ補正電圧及び前記最大階調値に対応するγ補正電圧が入力され、前記階調データ中の上位mビットに基づき、前記入力されたγ補正電圧の内から前記2つのγ補正電圧を選択する第3の電圧選択部と、
前記最小階調値に対応するγ補正電圧又は前記第1のγ補正電圧を、前記最小階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
前記最大階調値に対応するγ補正電圧又は前記第2のγ補正電圧を、前記最大階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
を有することを特徴とした信号電圧生成回路。
【請求項4】
請求項2又は3において、
前記第1の抵抗器が、直列接続された複数の調整用抵抗器を含み、
前記第1のγ補正電圧が選択された場合、前記第1のスイッチ回路により、いずれの調整用抵抗器間の接続点又は前記第1及び第2の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項5】
請求項2又は3において、
前記第2k−1の抵抗器が、直列接続された複数の調整用抵抗器を含み、
前記第2のγ補正電圧が選択された場合、前記第2のスイッチ回路により、いずれの調整用抵抗器間の接続点又は前記第2k−1及び第2k−2の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項6】
請求項1において、
前記第1の電圧選択部が、さらに、前記最小階調値より2大きい階調値に対応する第3のγ補正電圧及び前記最大階調値より2小さい階調値に対応する第4のγ補正電圧を、前記2つのγ補正電圧の選択候補とし、
前記分電圧生成部が、さらに、前記第3のγ補正電圧が選択された場合に前記第3の分電圧の電圧値を前記第3のγ補正電圧の電圧値とし、前記第4のγ補正電圧が選択された場合に前記第2k−2の分電圧の電圧値を前記第4のγ補正電圧の電圧値とすることを特徴とした信号電圧生成回路。
【請求項7】
請求項6において、
前記分電圧生成部が、
前記選択された2つのγ補正電圧が、それぞれ非反転入力端子に入力される第1及び第2のオペアンプと、
前記第1及び第2のオペアンプの出力端子間に直列接続され、且つ抵抗値が互いに等しい第1〜第2kの抵抗器と、
前記第1のオペアンプの出力端子、前記第1及び第2の抵抗器の接続点、又は前記第2及び第3の抵抗器の接続点と、前記第1のオペアンプの反転入力端子とを接続する第1のスイッチ回路と、
前記第2のオペアンプの出力端子、前記第2k及び第2k−1の抵抗器の接続点、前記第2k−1及び第2k−2の抵抗器の接続点、又は前記第2k−2及び第2k−3の抵抗器の接続点と、前記第2のオペアンプの反転入力端子とを接続する第2のスイッチ回路と、
を有し、
各分電圧を、前記第1のオペアンプの出力端子及び隣接する抵抗器間の接続点に発生させることを特徴とした信号電圧生成回路。
【請求項8】
請求項6又は7において、
前記第1の電圧選択部が、
前記2k階調毎の階調値に対応するγ補正電圧及び前記最大階調値に対応するγ補正電圧が入力され、前記階調データ中の上位mビットに基づき、前記入力されたγ補正電圧の内から前記2つのγ補正電圧を選択する第3の電圧選択部と、
前記最小階調値に対応するγ補正電圧、前記第1のγ補正電圧、又は前記第3のγ補正電圧を、前記最小階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
前記最大階調値に対応するγ補正電圧、前記第2のγ補正電圧、又は前記第4のγ補正電圧を、前記最大階調値に対応するγ補正電圧として前記第3の電圧選択部に入力するスイッチ回路と、
を有することを特徴とした信号電圧生成回路。
【請求項9】
請求項7又は8において、
前記第1及び第2の抵抗器が、それぞれ、直列接続された複数の調整用抵抗器を含み、
前記第1のγ補正電圧が選択された場合、前記第1のスイッチ回路により、前記第1の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第1及び第2の抵抗器の接続点が選択されるか、並びに前記第3のγ補正電圧が選択された場合に、前記第1のスイッチ回路により、前記第2の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第2及び第3の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項10】
請求項7又は8において、
前記第2k−1及び第2k−2の抵抗器が、それぞれ、直列接続された複数の調整用抵抗器を含み、
前記第2のγ補正電圧が選択された場合、前記第2のスイッチ回路により、前記第2k−1の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第2k−1及び第2k−2の抵抗器の接続点が選択されるか、並びに前記第4のγ補正電圧が選択された場合、前記第2のスイッチ回路により、前記第2k−2の抵抗器に含まれるいずれの調整用抵抗器間の接続点又は前記第2k−2及び第2k−3の抵抗器の接続点が選択されるかが予め決定されることを特徴とした信号電圧生成回路。
【請求項11】
請求項2〜5及び7〜10のいずれか一項において、
前記階調データが呈する階調値に基づき、各スイッチ回路を制御する制御部をさらに備えたことを特徴とする信号電圧生成回路。
【請求項12】
入力データをnビットの階調データに整形するデータ整形回路と、
一の基準電圧から、少なくとも、前記階調データが呈する最小階調値を含む2k階調毎(k=n−m)の階調値に対応するγ補正電圧、前記最小階調値より1大きい階調値に対応する第1のγ補正電圧、前記階調データが呈する最大階調値に対応するγ補正電圧、及び前記最大階調値より1小さい階調値に対応する第2のγ補正電圧を生成するγ補正電圧生成回路と、
前記階調データが呈する階調値に基づき、各γ補正電圧の内から2つのγ補正電圧を、前記階調データ中の上位mビットに対するγ補正電圧として選択する第1の電圧選択部と、前記選択された2つのγ補正電圧間を2k等分に分圧して、第1〜第2kの分電圧を生成する分電圧生成部と、前記階調データ中の下位kビットに基づき、前記第1〜第2kの分電圧の内から1つの分電圧を選択する第2の電圧選択部と、を有する信号電圧生成回路と、
を備え、
前記分電圧生成部が、前記最小階調値に対応するγ補正電圧が選択された場合に前記第1の分電圧の電圧値を前記最小階調値に対応するγ補正電圧の電圧値とし、前記第1のγ補正電圧が選択された場合に前記第2の分電圧の電圧値を前記第1のγ補正電圧の電圧値とし、前記第2のγ補正電圧が選択された場合に前記第2k−1の分電圧の電圧値を前記第2のγ補正電圧の電圧値とし、前記最大階調値に対応するγ補正電圧が選択された場合に前記第2kの分電圧の電圧値を前記最大階調値に対応するγ補正電圧の電圧値とするディスプレイパネル駆動装置。
【請求項13】
請求項12において、
前記γ補正電圧生成回路が、さらに、前記一の基準電圧から、前記最小階調値より2大きい階調値に対応する第3のγ補正電圧及び前記最大階調値より2小さい階調値に対応する第4のγ補正電圧を生成し、
前記第1の電圧選択部が、さらに、前記第3及び第4のγ補正電圧を前記2つのγ補正電圧の選択候補とし、
前記分電圧生成部が、さらに、前記第3のγ補正電圧が選択された場合に前記第3の分電圧の電圧値を前記第3のγ補正電圧の電圧値とし、前記第4のγ補正電圧が選択された場合に前記第2k−2の分電圧の電圧値を前記第4のγ補正電圧の電圧値とすることを特徴としたディスプレイパネル駆動装置。
【請求項14】
請求項12又は13に記載のディスプレイパネル駆動装置と、
前記ディスプレイパネル駆動装置により駆動されるディスプレイパネルと、
を備えたディスプレイ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2010−164827(P2010−164827A)
【公開日】平成22年7月29日(2010.7.29)
【国際特許分類】
【出願番号】特願2009−7795(P2009−7795)
【出願日】平成21年1月16日(2009.1.16)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成22年7月29日(2010.7.29)
【国際特許分類】
【出願日】平成21年1月16日(2009.1.16)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]