光センサ装置及び光センサ装置の駆動方法
【課題】特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる光センサ装置及びその駆動方法を提供すること。
【解決手段】ＴＦＴセンサＴ０、Ｔ１を２次元状に配置し、センサドライバ２０により分割エリア１１毎にＴＦＴセンサＴ０、Ｔ１の対を選択してＴＦＴセンサＴ１からのドレイン電流の取り込みを行う。ＴＦＴセンサＴ１からドレイン電流を取り込む際には、このＴＦＴセンサＴ１の各電極の電圧と、このＴＦＴセンサＴ１と対をなすＴＦＴセンサＴ０の各電極の電圧と、を等電圧とした状態で線順次で取り込みを行うことにより、ＴＦＴセンサＴ１の経時劣化や温度変化による影響を補正する。
【解決手段】ＴＦＴセンサＴ０、Ｔ１を２次元状に配置し、センサドライバ２０により分割エリア１１毎にＴＦＴセンサＴ０、Ｔ１の対を選択してＴＦＴセンサＴ１からのドレイン電流の取り込みを行う。ＴＦＴセンサＴ１からドレイン電流を取り込む際には、このＴＦＴセンサＴ１の各電極の電圧と、このＴＦＴセンサＴ１と対をなすＴＦＴセンサＴ０の各電極の電圧と、を等電圧とした状態で線順次で取り込みを行うことにより、ＴＦＴセンサＴ１の経時劣化や温度変化による影響を補正する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサ装置及びその駆動方法に関し、特に表示装置に内蔵されるタッチパネル等の２次元センサに好適な光センサ装置及びその駆動方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）を用いた光センサは、ゲートに所定の電位（通常は負の電位）を与えた状態において、該ＴＦＴへの光入射によって生じる光電流信号（ドレイン電流）を検出するものである。近年では、このような光センサを表示装置の表示パネル内に組み込むことによって構成される光検出方式のタッチセンサについての提案が各種なされている。
【０００３】
ここで、特にアモルファスシリコンを用いたＴＦＴ（ａ−Ｓｉ ＴＦＴ）は経時変化や温度変化によってその電気的特性が変化することが知られている。このような経時変化や温度変化が生じると、ＴＦＴへの入射光の照度は変化していなくても、経時変化や温度変化の前後でＴＦＴから出力されるドレイン電流は異なるものとなってしまう。このＴＦＴからのドレイン電流の減少は光検出に悪影響を与える可能性がある。
【０００４】
特許文献１においては、ＴＦＴの経時劣化や温度変化が生じたとしても、劣化や温度変化によるドレイン電流の変化を補正可能な補正回路を適用した光センサについて提案がなされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−８７９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、特許文献１では１つの光センサに対応した補正回路の構成を提案している。光センサをタッチパネル等の２次元センサとして利用する場合には、通常、光センサを２次元状に配置する必要がある。しかしながら、このように光センサを２次元状に配置する場合において、特許文献１の補正回路を適用しようとしても、例えば、配線のための領域が増加して表示パネルの表示品位が劣化したり、表示品位を損なわずに高い検出感度を得ることが難しかったりして、単純に適用することは難しかった。
【０００７】
本発明は、上記の事情に鑑みてなされたもので、特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる光センサ装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の第１の態様の光センサ装置は、行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定する行方向駆動部と、前記行方向駆動部によって選択状態に設定された行の前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込む変換回路と、を具備することを特徴とする。
【０００９】
上記の目的を達成するために、本発明の第２の態様の光センサ装置の駆動方法は、行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、を有する光センサ装置の駆動方法であって、前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定するステップと、前記選択状態に設定された行の前記第１の薄膜トランジスタ光センサ及び前記第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込むステップと、を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる光センサ装置及びその駆動方法を提供することが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る表示装置の一例としての液晶表示装置の表示パネルの断面構造を示す図である。
【図２】ＴＦＴセンサＴ０の構成を示す図である。
【図３】ＴＦＴセンサＴ１の構成を示す図である。
【図４】本発明の一実施形態における液晶表示装置の表示パネルの正面図である。
【図５】エリア分割の概要を示した図である。
【図６】図５のＡの部分の詳細な回路構成を示す図である。
【図７】センサドライバの構成の一例を示す回路図である。
【図８】ａ−Ｓｉ ＴＦＴの光−電流特性を示す図である。
【図９】遮光壁をカラーフィルタ基板上に設けた場合の変形例を示す図である。
【図１０】センサドライバの第１の変形例の構成を示す回路図である。
【図１１】センサドライバの第２の変形例におけるエリア分割の概要を示した図である。
【図１２】図１１のＡの部分の詳細な回路構成を示す図である。
【図１３】第２の変形例のセンサドライバの構成を示す回路図である。
【図１４】図１４（ａ）は第２の変形例のセンサドライバの等価回路図であり、図１４（ｂ）は第２の変形例のセンサドライバを電流吐き出し型の定電流源を用いて構成した場合の等価回路図である。
【図１５】第２の変形例においてセンサＴＦＴがｐチャネルＴＦＴの場合のセンサドライバの構成を示す回路図である。
【図１６】図１６（ａ）はセンサＴＦＴがｐチャネルＴＦＴで電流吸い込み型の定電流原を用いた場合の第２の変形例のセンサドライバの等価回路図であり、図１６（ｂ）はセンサＴＦＴがｐチャネルＴＦＴで電流吐き出し型の定電流原を用いた場合の第２の変形例のセンサドライバの等価回路図である。
【図１７】本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機ＥＬ表示装置の表示パネルの断面構造を示す図である。
【図１８】有機ＥＬ表示装置の、分割エリアの一部の、回路構成を示した図である。
【図１９】ＴＦＴセンサのレイアウトに係る第１の変形例における液晶表示装置の表示パネルの正面図である。
【図２０】第１の変形例におけるゲートライン、センサゲートライン、容量ラインのレイアウトについて示した図である。
【図２１】カラーフィルタ基板に遮光膜が形成された状態の本実施形態の表示パネルの正面図である。
【図２２】ＴＦＴセンサのレイアウトに係る第２の変形例における液晶表示装置の表示パネルの正面図である。
【図２３】第２の変形例におけるゲートライン、センサゲートライン、容量ラインのレイアウトについて示した図である。
【図２４】ＴＦＴセンサのレイアウトに係る第３の変形例における液晶表示装置の表示パネルの正面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る表示装置の一例としての液晶表示装置の表示パネル１０の断面構造を示す図である。また、図２は、表示パネル１０に設けられるＴＦＴセンサＴ０の構成を示す図である。図３は、表示パネル１０に設けられるＴＦＴセンサＴ１の構成を示す図である。また、図４は液晶表示装置の表示パネル１０の正面図である。なお、図１は、表示パネル１０を図４に示すＡ−Ａ方向で切断して見た断面を示している。
【００１３】
図１に示す液晶表示装置の表示パネル１０は、ＴＦＴ基板１０１と、カラーフィルタ基板１０２との間に液晶１０３が封入されて構成されている。さらに、ＴＦＴ基板１０１の背面には光源としてのバックライト１０４が設けられ、ＴＦＴ基板１０１の背面から例えば白色光の照射が可能になされている。また、視野側となるカラーフィルタ基板１０２の上面と、ＴＦＴ基板１０１のバックライト１０４側の下面とに、偏光方向が互いに直交する偏光板１３１、１３２が設けられている。
【００１４】
第１の基板としてのＴＦＴ基板１０１は、ガラス基板等の透明性を有する基板から構成され、このＴＦＴ基板１０１の上面には複数の光センサをなす複数の複数のＴＦＴセンサＴ０、Ｔ１、複数の画素ＴＦＴ Ｔ２、複数のゲートライン（走査線）１１１、複数のドレインライン（信号線）１１２、複数のセンサゲートライン１２１、複数のセンサドレインライン１２２、及び複数のセンサソースライン１２３がそれぞれ形成されている。ＴＦＴ基板１０１の下面には偏光板１３２が設けられている。なお、Ａ−Ａ断面で見ると、図１において画素ＴＦＴ Ｔ２は見えず、ドレインライン１１２のみが見えている状態となる。各ドレインライン１１２はＴ２のドレイン電極に接続されているものであるが、実質的に画素ＴＦＴ Ｔ２のドレイン電極をなすものでもあるため、以下においては、ドレインライン１１２を画素ＴＦＴ Ｔ２のドレイン電極とも言うこととする。また、図４に示すように各ゲートライン１１１はＴ２のゲート電極に接続されているものであるが、実質的に画素ＴＦＴ Ｔ２のゲート電極をなすものでもあるため、以下においては、ゲートライン１１１を画素ＴＦＴ Ｔ２のゲート電極とも言うこととする。
【００１５】
光センサは第１の薄膜トランジスタ光センサと第２の薄膜トランジスタ光センサとからなる。図２に示すように、第１の薄膜トランジスタ光センサとしてのＴＦＴセンサＴ０は、ゲート電極１２１と、ドレイン電極１２２と、ソース電極１２３と、アモルファスシリコン（ａ−Ｓｉ）膜による半導体層からなる光電変換部１２４と、透明性を有する絶縁膜からなるチャネル保護膜１２７と、を有している。ＴＦＴセンサＴ０のゲート電極１２１は、１個の表示画素（サブ画素）の列方向長さに対応した長さを有して形成されている。また、このゲート電極１２１は、センサゲートライン１２１を構成するように表示パネル１０の行方向に沿って延伸形成され、後述するセンサドライバのゲート端子に接続されている。また、ＴＦＴセンサＴ０のドレイン電極１２２、ソース電極１２３はそれぞれセンサドレインライン１２２、センサソースライン１２３を構成するように表示パネル１０の列方向に沿って延伸され、後述するセンサドライバのドレイン端子、ソース端子にそれぞれ接続されている。
【００１６】
また、ＴＦＴセンサＴ０の光電変換部１２４を覆う位置には例えば金属や樹脂といった遮光性を有する材料からなる遮光壁１２５が形成されている。さらに、ＴＦＴセンサＴ０の各電極及び光電変換部１２４は、透明性を有する絶縁膜１０５により絶縁されている。
【００１７】
このような構成のＴＦＴセンサＴ０は、図２に示すように、遮光壁１２５によって光電変換部１２４が遮光された状態となっているので、バックライト１０４から出射された光や外光がＴＦＴセンサＴ０の光電変換部１２４には入射しない。これにより、ＴＦＴセンサＴ０は、選択状態となったときであっても常に暗電流に相当する光電流信号（ドレイン電流Ｉｄｓ０）を出力する。
【００１８】
第２の薄膜トランジスタ光センサとしてのＴＦＴセンサＴ１は、図３（ａ）に示すように、ゲート電極１２１と、ドレイン電極１２２と、ソース電極１２３と、ａ−Ｓｉ膜による半導体層からなる光電変換部１２４と、透明性を有する絶縁膜からなるチャネル保護膜１２７と、を有している。ＴＦＴセンサＴ１のゲート電極１２１は、１個の表示画素（サブ画素）でなる表示画素対の列方向長さに対応した列方向長さを有して形成されている。また、このゲート電極１２１は、センサゲートライン１２１を構成するように表示パネル１０の行方向に沿って延伸され、後述するセンサドライバのゲート端子に接続されている。また、ＴＦＴセンサＴ１のドレイン電極１２２、ソース電極１２３はそれぞれセンサドレインライン１２２、センサソースライン１２３を構成するように表示パネル１０の列方向に沿って延伸形成され、後述するセンサドライバのドレイン端子、ソース端子に接続されている。
【００１９】
また、ＴＦＴセンサＴ１の光電変換部１２４を囲むように例えば金属や樹脂といった遮光性を有する材料からなる遮光壁１２６が形成されている。この遮光壁１２６は、カラーフィルタ基板１０２との間に所定の空隙（光バルブという）を形成するように、その高さ（ＴＦＴ基板１０１の基板面に対して垂直をなす図面垂直方向の長さ）が決定されている。さらに、ＴＦＴセンサＴ１の各電極及び光電変換部１２４は、透明性を有する絶縁膜１０５により絶縁されている。
【００２０】
このような構成のＴＦＴセンサＴ１は、図３（ａ）に示すように、ユーザの指等による外力によってカラーフィルタ基板１０２が押されていない間は、光バルブが開いた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部１２４が露出状態となり、バックライト１０４から出射された光や外光が光バルブを介してＴＦＴセンサＴ１の光電変換部１２４に入射する。したがって、ＴＦＴセンサＴ１は、選択状態となったときに、入射した光の照度に応じたドレイン電流を出力する。一方、ユーザの指等による外力によってカラーフィルタ基板１０２に押し下げ圧力が加わった場合には、図３（ｂ）に示すように、カラーフィルタ基板１０２の一部が撓んで変形して光バルブが閉じた状態（カラーフィルタ基板１０２と遮光壁１２６との空隙が十分狭い状態又は空隙が無い状態）となる。この状態では、ＴＦＴセンサＴ１の光電変換部１２４は、バックライト１０４から出射された光が入射しない遮光状態となり、ＴＦＴセンサＴ１は、暗電流に相当するドレイン電流Ｉｄｓ０を出力する。
【００２１】
なお、図１及び図３に示すように、カラーフィルタ基板１０２のＴＦＴ基板１０１と対向する側の面上に、ＴＦＴセンサＴ１の光電変換部１２４と対向するように、アルミニウム薄膜等の反射膜１２８を形成して、バックライト１０４から出射された光や外光が効率良くＴＦＴセンサＴ１の光電変換部１２４に入射するようにしている。なお、反射膜１２８を設けず、後述する、カラーフィルタ基板１０２に形成される遮光膜１４２を反射膜として代用するようにしてもよい。
【００２２】
画素ＴＦＴ Ｔ２は、ゲート電極１１１と、ドレイン電極１１２と、ソース電極１１３を有している。画素ＴＦＴ Ｔ２のゲート電極１１１は、図４に示す表示パネル１０のゲートライン（画素選択ライン）１１１を構成するように延伸されている。また、ドレイン電極１１２は、ドレインライン（データ入力ライン）１１２を構成するようにゲートライン１１１に対して直交するように延伸されている。これらゲートライン１１１とドレインライン１１２は図示しない表示ドライバに接続されている。さらに、ソース電極１１３は画素電極１１４に接続されている。
【００２３】
第２の基板としてのカラーフィルタ基板１０２はガラス基板等の透明性を有する基板から構成され、このカラーフィルタ基板１０２の下面の、画素電極１１４と対向する位置には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の何れかの色を有するカラーフィルタ１４１が形成されている。さらに、各色のカラーフィルタ１４１を囲むように遮光膜１４２が形成されており、この遮光膜１４２がブラックマトリクスとして機能する。さらに、カラーフィルタ１４１の、画素電極１１４と対向する側の面には例えばＩＴＯ（酸化インジウム錫）膜等の透明電極からなるコモン電極１４３が形成されている。コモン電極１４３には、所定の電位レベルを有するコモン電圧が与えられている。また、カラーフィルタ基板１０２の上面には偏光板１３１が設けられている。カラーフィルタ基板１０２の上面が視野側となる。上述の画素電極１１４、コモン電極１４３及び偏光板１３１、１３２と、画素電極１１４とコモン電極１４３との間に狭持された液晶とにより、光学素子としての液晶表示素子が形成されている。
【００２４】
また、図１には示していないが、ＴＦＴ基板１０１とカラーフィルタ基板１０２とは、周囲がシール部材により接着され、また、シール部材によって液晶１０３が封止されている。
【００２５】
図４において、表示パネル１０のＲ、Ｇ、Ｂの各色に対応したサブ画素は、それぞれが画素ＴＦＴ Ｔ２と画素電極１１４の組を有して形成されている。そして、このようなＲ、Ｇ、Ｂの各色に対応した３個のサブ画素により１個の表示画素が構成されている。さらに、このようにして２次元配列された各表示画素に対応して、ＴＦＴセンサＴ０（図４では遮光壁１２５によって隠された状態を示している）とＴＦＴセンサＴ１が行方向に交互に配置されている。
【００２６】
また、画素電極１１４の下面側（図面裏面側）には容量ライン１５１が引き回されており、この容量ライン１５１にはコモン電極１４３に印加されるコモン電圧と同一のレベルの電圧が与えられている。この容量ライン１５１と画素電極１１４とで各サブ画素に対応した蓄積容量が形成される。
【００２７】
さらに、本実施形態においては、表示パネル１０の表示エリア（画素電極が配置されるエリア）を複数のエリアに分割し、分割エリア毎にユーザの指等の接触の有無を判定可能としている。図５は、このエリア分割の概要を示した図である。図５は、表示パネル１０の表示エリア（図示破線で示したエリア）を行方向に７分割、列方向に５分割した例を示している。図５に示すそれぞれの分割エリア（分割領域）１１は、例えば、人間の指の大きさ程度のエリアである、１辺が約５ｍｍの正方形エリアとなっている。そして、各分割エリア１１内には、図４に示したような表示画素が複数配置され、さらに、各表示画素対の両隣に隣接するように、即ち表示パネル１０の行方向に沿って交互にＴＦＴセンサＴ０及びＴＦＴセンサＴ１の対（センサ対）が配置されている。このようにしてＴＦＴセンサＴ０及びＴＦＴセンサＴ１を配置すると、１個のセンサ対としてはＴＦＴセンサＴ０とＴＦＴセンサＴ１とが近接したほぼ同位置に配置されていると考えることができる。この場合、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とは素子温度がほぼ同一であると考えることができる。
【００２８】
また、本実施形態では、図５に示す各分割エリア１１のうちで同一行（図示水平方向）に配置された分割エリア１１については表示エリアの外部でセンサゲートライン１２１を共通化してセンサドライバ２０に接続する。また、図５に示す各分割エリア１１のうちで同一列（図示垂直方向）に配置された分割エリア１１については表示エリアの外部でセンサドレインライン１２２、センサソースライン１２３をそれぞれ共通化してセンサドライバ２０に接続する。なお、センサゲートライン１２１、センサドレインライン１２２、センサソースライン１２３はそれぞれ表示エリアの外部で共通化することが好ましい。これは、センサゲートライン１２１、センサドレインライン１２２、センサソースライン１２３を表示エリアの内部で共通化してしまうと、配線が複雑化するとともに、表示パネル１０に表示される画像に悪影響を与えるおそれもあるためである。
【００２９】
後述するが、本実施形態においては、１つの分割エリア１１内のＴＦＴセンサＴ０とＴＦＴセンサＴ１とのセンサ対は同時に駆動される。このため、１つの分割エリア１１内のＴＦＴセンサＴ０とＴＦＴセンサＴ１とでセンサゲートラインを分ける必要はない。したがって、センサドライバ２０には分割エリアの行数分だけのゲート端子（図５に示すＧ１〜Ｇ５）を設ければ良い。これに対し、センサドレインライン１２２については、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とで分ける必要がある。したがって、センサドライバ２０には、分割エリアの列数分だけのＴＦＴセンサＴ０用のドレイン端子（図５に示すＤ１−０〜Ｄ７−０）と、分割エリアの列数分だけのＴＦＴセンサＴ１用のドレイン端子（図５に示すＤ１−１〜Ｄ７−１）と、をそれぞれ設ける必要がある。さらには、センサドライバ２０にはソース端子もＴＦＴセンサＴ０とＴＦＴセンサＴ１の分を個別に設ける。このようにしてセンサドライバ２０に端子を設けることにより、各分割エリア１１から出力されるドレイン電流の電流値を増加させることができるとともに、センサドライバ２０の端子数の削減にも繋がる。
【００３０】
図６は、図５のＡの部分の詳細な回路構成を示している。図６に示すように、同一行に配置されたＴＦＴセンサＴ０、Ｔ１のセンサゲートライン１２１は共通化され、さらに、共通化されたセンサゲートライン１２１は複数本が表示エリアの外部で共通化されて共通ゲートラインＧＬ５に接続され、共通ゲートラインＧＬ５はセンサドライバ２０のゲート端子Ｇ５に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第１のセンサドレインライン）ＤＬ７０に接続され、共通ドレインラインＤＬ７０はセンサドライバ２０のドレイン端子Ｄ７−０に接続される。同様に、同一列に配置されたＴＦＴセンサＴ１のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第２のセンサドレインライン）ＤＬ７１に接続され、共通ドレインラインＤＬ７１はセンサドライバ２０のドレイン端子Ｄ７−１に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサソースライン１２３は共通化され、さらに、共通化されたセンサソースライン１２３は複数本が表示エリアの外部で共通化されて共通ソースライン（第１のセンサソースライン）ＳＬ７０に接続され、共通ソースラインＳＬ７０はセンサドライバ２０のソース端子Ｓ７−０に接続される。さらに、同一列に配置されたＴＦＴセンサＴ１のセンサソースライン１２３は共通化され、さらに、共通化されたセンサソースライン１２３は複数本が表示エリアの外部で共通化されて共通ソースライン（第２のセンサソースライン）ＳＬ７１に接続され、共通ソースラインＳＬ７０はセンサドライバ２０のソース端子Ｓ７−１に接続される。
【００３１】
図７は、センサドライバ２０の構成の一例を示す回路図である。センサドライバ２０は、ゲート端子Ｇ１〜Ｇ５からセンサ走査信号を順次出力して、各ゲート端子Ｇｎに接続されているＴＦＴセンサＴ０とＴＦＴセンサＴ１の対を行単位で順次選択状態に設定するとともに、選択状態に設定されたＴＦＴセンサＴ１から出力される光電流信号（ドレイン電流）を電圧信号に変換し、複数のＴＦＴセンサＴ１に基づく複数の電圧信号を並行して取り込み、各電圧信号に応じた複数のデジタル信号出力Ｖｏｕｔを順次出力する。このようなセンサドライバ２０は、スキャンドライバ２０１と、電流ドライバ２０２とを有している。
【００３２】
スキャンドライバ２０１は、行方向駆動部としての行方向シフトレジスタ２０１１を有している。行方向シフトレジスタ２０１１は、表示パネル１０の複数の共通ゲートラインＧＬｎの数と同数（図７の例では５個）の、複数のゲート端子を有しており、各共通ゲートラインＧＬｎとセンサゲートライン１２１とを介して接続されている複数のＴＦＴセンサＴ０、Ｔ１を選択状態とする。
【００３３】
また、変換回路としての電流ドライバ２０２は、表示パネル１０の複数の共通ドレインラインＤＬｍ及び複数の共通ソースラインＳＬｍの数と同数の、複数のドレイン端子、ソース端子（図７の例ではドレイン端子（７×２＝１４個）＋ソース端子（７×２＝１４個）＝２８個）を有している。そして、ＴＦＴセンサＴ０からのドレイン電流を入力するための複数のドレイン端子Ｄｍ−０（ｍ＝１、２、…、７。図５に対応）はそれぞれオペアンプＡＭＰ１の非反転入力端子に接続されている。さらに、この非反転入力端子には電位Ｖｄを与える定電圧源が接続されている。また、ＴＦＴセンサＴ１からのドレイン電流を入力するための複数のドレイン端子Ｄｍ−１（ｍ＝１、２、…、７）はそれぞれオペアンプＡＭＰ１の反転入力端子に接続されている。また、オペアンプＡＭＰ１の反転入力端子と出力端子との間には抵抗器Ｒｆが接続されており、オペアンプＡＭＰ１と抵抗器Ｒｆとで電流−電圧変換回路を構成している。
【００３４】
また、複数の共通ソースラインＳＬｍ０（ｍ＝１、２、…、７）の各々に接続された複数のソース端子Ｓｍ−０（ｍ＝１、２、…、７）は定電流源Ｉｓに接続されている。この定電流源Ｉｓは、電位ＶＳＳ（ＶＳＳ＜Ｖｄ）を与える定電圧源にも接続され、ソース端子Ｓｍ−０から定電圧源ＶＳＳに向かう定電流Ｉｓを供給する電流吸い込み型の電流源である。さらに、複数の共通ソースラインＳＬｍ１（ｍ＝１、２、…、７）の各々に接続された複数のソース端子Ｓｍ−１（ｍ＝１、２、…、７）はバッファ回路ＢＵＦを介して電流源Ｉｓに接続されている。
【００３５】
また、複数のオペアンプＡＭＰ１の出力端子はサンプルホールド（ＳＨ）回路２０３に共通に接続されている。サンプルホールド（ＳＨ）回路２０３は、複数のドレイン端子Ｄｍ−１（ｍ＝１、２、…、７）に対応する複数のオペアンプＡＭＰ１の出力電圧（電圧信号）をパラレル信号として、並行して取り込む。そして、ＳＨ回路２０３はパラレルシリアル変換回路２０４に接続され、パラレルシリアル変換回路２０４は、アナログ−デジタル変換回路（ＡＤＣ）２０５に接続されている。パラレルシリアル変換回路２０４は、サンプルホールド（ＳＨ）回路２０３が取り込んだパラレル信号としての複数のオペアンプＡＭＰ１の出力電圧をシリアル信号に変換して、アナログ−デジタル変換回路（ＡＤＣ）２０５に供給する。アナログ−デジタル変換回路（ＡＤＣ）２０５は、パラレルシリアル変換回路２０４から供給されたシリアル信号をデジタル信号に変換して、デジタル信号出力Ｖｏｕｔとして出力する。
【００３６】
以下、図１〜図７で示した液晶表示装置の動作について説明する。
まず、液晶表示装置の表示動作について説明する。なお、表示動作については従来の液晶表示装置と何ら変わらないので、ここでは簡単に説明する。
【００３７】
１画面分の画像の表示に際し、図示しない表示ドライバは、例えば、図４に示す上側の行のゲートライン１１１から順次ハイレベルの走査信号を供給するとともに、各ドレインライン１１２に、対応するサブ画素に表示させるべき画像の階調レベルに応じた階調信号を供給する。走査信号がハイレベルとなると、この走査信号がハイレベルとなったゲートライン１１１に接続されている１行分の画素ＴＦＴ Ｔ２が全てオン状態となり、当該行のサブ画素が選択状態となる。画素ＴＦＴ Ｔ２がオン状態となると、このオン状態となった画素ＴＦＴ Ｔ２を介してドレインライン１１２に供給された階調信号が画素電極１１４に印加される。このとき、階調信号の印加によって画素電極１１４に発生する画素電極電圧とコモン電極に印加されているコモン電圧との差の電圧が液晶１０３に印加され、対応するサブ画素での画像表示が行われる。また、この液晶１０３に印加される電圧は画素電極１１４に印加された階調信号は次の階調信号の印加がなされるまで、容量ライン１５１と画素電極１１４とによって形成される蓄積容量に保持される。
【００３８】
次に、タッチセンサとしての動作について説明する。初期状態では行方向シフトレジスタ２０１１からの電圧印加がなされていない。この状態では表示エリア内の全てのＴＦＴセンサが非選択状態となっており、選択状態に対応したドレイン電流が流れない状態となっている。実際には、図８に示すように、ＴＦＴセンサが非選択状態（例えばＶｇｓ＝０［Ｖ］）のときであっても、ＴＦＴセンサにある程度のドレイン電流は流れるが、この非選択状態のドレイン電流は、選択状態（例えばＶｇｓ＝３〜５［Ｖ］）のドレイン電流に比べて非常に小さいものである。
【００３９】
全てのＴＦＴセンサが非選択状態である場合において、行方向シフトレジスタ２０１１は、まず、図５に示す１行目の分割エリア１１に対応したゲート端子Ｇ１に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、ゲート端子Ｇ１の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。一方、ゲート端子Ｇ２〜Ｇ５の電圧はＴＦＴセンサＴ０、Ｔ１のオフレベルの電圧とする。
【００４０】
行方向シフトレジスタ２０１１によってゲート端子Ｇ１に接続された１行目の分割エリア１１に含まれる全てのＴＦＴセンサＴ０、Ｔ１が選択状態となると、各ＴＦＴセンサＴ０、Ｔ１から、選択状態に対応したドレイン電流が出力される状態となる。これにより、１行目の分割エリア１１における指等の接触の有無を判定することが可能となる。
【００４１】
このとき、オペアンプＡＭＰ１のイマジナリーショート作用により、ＴＦＴセンサＴ０のドレイン電圧とＴＦＴセンサＴ１のドレイン電圧とが等しくなっている。即ち、定電圧源ＶｄによってＴＦＴセンサＴ０のドレイン電圧が一定値Ｖｄに固定されているため、ＴＦＴセンサＴ１のドレイン電圧もＶｄとなる。なお、Ｖｄの具体的数値は特に限定されるものではなく、例えばＶｄ＝ゼロ［Ｖ］である。
【００４２】
また、定電流源によって、ＴＦＴセンサＴ０から定電圧ＶＳＳに向かって一定のドレイン電流Ｉｓが流れる。ＴＦＴセンサＴ０から一定のドレイン電流Ｉｓが流れ、ＴＦＴセンサＴ０のドレイン電圧とゲート電圧が一定であるので、ＴＦＴセンサＴ０のソース電圧が浮動状態となる。また、バッファ回路ＢＵＦによって、ＴＦＴセンサＴ０のソース電圧とＴＦＴセンサＴ１のソース電圧とが等しくなる。
【００４３】
したがって、ＴＦＴセンサＴ０の各電極とＴＦＴセンサＴ１の各電極とはそれぞれ等電圧となる。この状態において、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光や外光の入射がない場合、即ち１行目の分割エリア１１への指等の接触がある場合に、ＴＦＴセンサＴ１からは、ＴＦＴセンサＴ０に流れる暗電流と同じ大きさのドレイン電流Ｉｄｓ０が出力される。この関係は、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とが同一サイズであると仮定した場合である。ＴＦＴセンサＴ０とＴＦＴセンサＴ１とが異なるサイズである場合のＴＦＴセンサＴ１のドレイン電流Ｉｄｓ０は、Ｉｄｓ０＝Ｉｓ×（Ｓ１／Ｓ０）となる。ここで、Ｓ１は、ＴＦＴセンサＴ１のチャネル幅をチャネル長で除算した値であり、Ｓ０は、ＴＦＴセンサＴ０のチャネル幅をチャネル長で除算した値である。
【００４４】
また、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光や外光の入射がある場合、即ち１行目の分割エリア１１への指等の接触がない場合には、入射した光の照度に応じてドレイン電流が増加する。この増分をΔＩｄｓとした場合、光入射時のドレイン電流ＩｄｓはＩｄｓ＝Ｉｄｓ０＋ΔＩｄｓとなる。
【００４５】
このようにして１行目の分割エリア１１から出力されるドレイン電流Ｉｄｓは、オペアンプＡＭＰ１と抵抗器Ｒｆとから構成される電流−電圧変換回路によって電圧に変換される。このオペアンプＡＭＰ１の出力電圧は、抵抗器Ｒｆの抵抗値をＲｆとすると、−Ｉｄｓ×Ｒｆ（Ｖｄ＝０とした場合）となる。
【００４６】
このようにして各オペアンプＡＭＰ１からの出力電圧がパラレル信号としてＳＨ回路２０３によって保持される。その後、ＳＨ回路２０３によって保持された電圧がパラレルシリアル変換回路２０４においてシリアル信号に変換されてＡＤＣ２０５に入力される。そして、このシリアル信号に変換された電圧がＡＤＣ２０５に順次入力されてデジタル信号に変換される。このデジタル信号出力Ｖｏｕｔが図示しないタッチセンサの制御回路に入力される。このタッチセンサの制御回路は、デジタル信号出力Ｖｏｕｔの値が１行目の何列目の分割エリア１１に対応したものであるか、及びデジタル信号出力Ｖｏｕｔの値がＩｄｓに対応したものかＩｄｓ０に対応したものかを判定することにより、１行目の何れかの列の分割エリア１１への指等の接触があったか否かを判定する。
【００４７】
また、１行目の分割エリア１１への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ２０１１は、２行目の分割エリア１１に対応したゲート端子Ｇ２に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、ゲート端子Ｇ２の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。以後も同様に、１行分の分割エリア１１への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ２０１１は、次の行の分割エリア１１に対応したゲート端子の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。これにより、表示エリアの全域で指等の接触があったか否かの判定を行うことができる。
【００４８】
以上説明したように、本実施形態においては、２次元状に配置されたＴＦＴセンサＴ０とＴＦＴセンサＴ１に対し、分割エリア１１の行単位でＴＦＴセンサＴ０とＴＦＴセンサＴ１を選択しつつＴＦＴセンサＴ１のドレイン電流に応じた電圧信号を取り込むようにしている。ＴＦＴのドレイン電流は照度の他に、経時変化や温度変化によっても変化してしまうが、本実施形態では、ＴＦＴセンサＴ１のドレイン電流のうちＩｄｓ０を一定とすることができる。上述したように、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とはセンサ対として見ると同じ温度条件であると考えることができるから、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響は、Ｉｄｓ０に変化をもたらさず、ＴＦＴセンサＴ０やＴＦＴセンサＴ１のソース電圧に変化をもたらす。このように、ＴＦＴセンサＴ１のドレイン電流Ｉｄｓは照度にのみ依存するものとなり、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響を排除した電圧信号を取り込むことが可能である。更に、本実施形態においては、各分割エリア１１への指等の接触があったときに、ＴＦＴセンサＴ１に流れるドレイン電流がＩｄｓ０となる。そして、この値はバックライト１０４からの光や外光の強度に影響されないものである。このため、指等の接触の有無の判定を、これらバックライト１０４からの光の変化や外光の変化の影響を受けずに、安定して行うことができる。また、本実施形態では、スキャンドライバ２０１の行方向シフトレジスタ２０１１が分割エリア１１の１行分のＴＦＴセンサＴ０、Ｔ１を同時に選択状態とする。したがって、オペアンプＡＭＰ１からはドレイン電流に対応した出力電圧（電圧信号）がパラレル信号として出力されるが、このパラレル信号をシリアル信号として取り込むことで線順次駆動でＴＦＴセンサの信号を取り込むことが可能である。
【００４９】
また、本実施形態の光センサ装置をタッチセンサとして用いることを考えた場合、表示画素単位のような微小エリア単位で接触の有無を判定する必要がない場合が多い。このため、図５のように、表示エリアを複数の表示画素を含んでなる複数の分割エリア１１単位に分割し、分割エリア１１の行単位で接触の有無を判定するようにすることが可能である。この場合、分割エリア１１の行単位でセンサゲートライン１２１やセンサドレインライン１２２、センサソースライン１２３を共通化することができるのでセンサドライバ２０の端子数の削減に繋がる。また、分割エリア１１の単位でまとめてドレイン電流を取り出すようにすることで、ドレイン電流の増幅をすることなく大きなドレイン電流を取り出すことができる。これにより、接触の有無の判定における誤判定の可能性を低減することが可能である。
【００５０】
さらに、本実施形態では、同一行に配列されたＴＦＴセンサＴ０、Ｔ１についてはセンサゲートライン１２１を共通化するとともに、同一列に配列されたＴＦＴセンサＴ０、Ｔ１についてはセンサドレインライン１２２、センサソースライン１２３を共通化している。このような構成とすることにより、センサゲートライン１２１、センサドレインライン１２２、センサソースライン１２３の本数を必要最小限とすることが可能である。
【００５１】
ここで、図８のａ−Ｓｉ ＴＦＴの光−電流特性に示されるように、ａ−Ｓｉ ＴＦＴを用いた光センサにおいては、ゲート電圧を負とした場合の照度に対するドレイン電流の変化率が、ゲート電圧を正とした場合の照度に対するドレイン電流の変化率よりも大きい。このため、通常、ＴＦＴを光センサとして用いる場合には、ＴＦＴに負のゲート電圧を印加するようにしている。しかしながら、本実施形態では同一列の複数のＴＦＴを共通のセンサドレインライン１２２に接続している。そして、図８に示すように、ＴＦＴに負のゲート電圧を印加ときに流れるドレイン電流の電流値は、負のゲート電圧の絶対値によって大きくは変化しないため、選択時に負のゲート電圧を印加してＴＦＴを光センサとして用いるようにしても、選択状態と非選択状態とに依らず、同一列に属する全てのＴＦＴから常に同程度の微小なドレイン電流が流れるため、分割エリアの行単位での接触の有無の判定を行うことが困難となる。これに対し、選択時に正のゲート電圧（Ｖｇｓ＝３〜５［Ｖ］）を印加してＴＦＴを光センサとして用いるようにすると、正のゲート電圧の絶対値に応じてＴＦＴに流れるドレイン電流の電流値が比較的大きく変化するため、選択状態と非選択状態とでＴＦＴに流れるドレイン電流の電流値は明確に異なる値になる。これにより、分割エリアの行単位での接触の有無の判定を行うことが可能となる。ただし、正のゲート電圧を印加してＴＦＴを用いると、上述した経時変化や温度変化による影響が大きくなる。しかしながら、本実施形態では上述した構成により、経時変化や温度変化による影響を廃することができるので、配線数を少なくしつつ、分割エリア１１の行単位で正しい接触の有無の判定を行うことが可能である。
【００５２】
また、本実施形態によれば、表示画素を構成する画素ＴＦＴ Ｔ２と光センサ装置を構成するＴＦＴセンサＴ０、Ｔ１とを同一プロセスで製造でき、製造コストを削減することも可能である。
【００５３】
さらに、ＴＦＴセンサＴ１の光電変換部１２４を囲むように遮光壁１２６を設けることで、分割エリア１１への指等の接触時にＴＦＴセンサＴ１の光電変換部１２４を完全に遮光することが可能である。さらに遮光膜１４２によってＴＦＴセンサの部分を完全に覆うことが可能であるため、表示パネル１０を観察した場合において、表示画素以外の周期構造が視認されないようにすることが可能である。
【００５４】
なお、上述した実施形態では、ＴＦＴ基板１０１上に遮光壁１２６を設けるようにしているが、分割エリア１１への指等の接触時にＴＦＴセンサＴ１の光電変換部１２４を完全に遮光することができれば、必ずしもＴＦＴ基板１０１上に遮光壁１２６を設ける必要はない。例えば、図９に示すように、カラーフィルタ基板１０２上のＴＦＴセンサＴ１の光電変換部１２４を囲む位置に遮光壁１２６を設けるようにしても良い。また、遮光壁１２５は、図１で示すような厚膜でなく、図９で示すような薄膜としても良い。
【００５５】
また、図７に示したセンサドライバ２０の回路構成も一例であって適宜変更可能である。例えば、図７の例では、定電流源を電流吸い込み型の定電流源としているが、これに限るものではない。即ち、図１０に示すような、ソース端子Ｓｍ−０に向かう定電流Ｉｓを供給する電流吐き出し型の定電流源としても上述した図７の構成と同様の効果が得られる。なお、吐き出し型の定電流源とする場合には、図１０に示すように、電流源Ｉｓを、電圧Ｖｄｄを与える定電圧源に接続し、ＴＦＴセンサＴ０を、電圧Ｖｓ（Ｖｓ＜Ｖｄｄ）を与える電圧源に接続するように変更する。
【００５６】
また、図７の例では、バッファ回路ＢＵＦによって、ＴＦＴセンサＴ０のソース電圧とＴＦＴセンサＴ１のソース電圧とを等しくしているが、図１１〜図１４で示す構成とすれば、バッファ回路ＢＵＦがなくとも図７の回路と同様の効果を得ることが可能である。
【００５７】
図１１は、このような変形例に対応したエリア分割の概要を示した図である。図５の例では、ＴＦＴセンサＴ０のセンサソースライン１２３とＴＦＴセンサＴ１のセンサソースライン１２３とを個別にセンサドライバ２０に接続するようにしているが、図１１ではＴＦＴセンサＴ０のセンサソースライン１２３とＴＦＴセンサＴ１のセンサソースライン１２３とを共通化してセンサドライバ２０に接続するようにしている点が異なる。
【００５８】
図１２は、図１１のＡの部分の詳細な回路構成を示している。図１１に示すように、同一行に配置されたＴＦＴセンサＴ０、Ｔ１のセンサゲートライン１２１は共通化され、さらに、共通化されたセンサゲートライン１２１は複数本が表示エリアの外部で共通化されて共通ゲートラインＧＬ５に接続され、共通ゲートラインＧＬ５はセンサドライバ２０のゲート端子Ｇ５に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第１のセンサドレインライン）ＤＬ７０に接続され、共通ドレインラインＤＬ７０はセンサドライバ２０のドレイン端子Ｄ７−０に接続される。同様に、同一列に配置されたＴＦＴセンサＴ１のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第２のセンサドレインライン）ＤＬ７１に接続され、共通ドレインラインＤＬ７１はセンサドライバ２０のドレイン端子Ｄ７−１に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサソースライン１２３と同一列に配置されたＴＦＴセンサＴ１のセンサソースライン１２３とは共通化され、さらに、共通化されたセンサソースライン１２３は複数本が表示エリアの外部で共通化されて共通ソースラインＳＬ７に接続され、共通ソースラインＳＬ７はセンサドライバ２０のソース端子Ｓ７に接続される。
【００５９】
図１３は、変形例のセンサドライバ２０の構成の一例を示す回路図である。図１３の図７と異なる点は、複数の共通ソースラインＳＬｍ（ｍ＝１、２、…、７）に接続された複数のソース端子Ｓｍ（ｍ＝１、２、…、７）がバッファ回路ＢＵＦを介さずに定電流源Ｉｓに接続されている点である。
【００６０】
図１３で示したセンサドライバ２０の動作について図１４（ａ）の等価回路図を参照して説明する。初期状態では行方向シフトレジスタ２０１１からの電圧印加がなされていない。この状態では表示エリア内の全てのＴＦＴセンサが非選択状態となっており、選択状態に対応したドレイン電流が流れない状態となっている。
【００６１】
全てのＴＦＴセンサが非選択状態である場合において、行方向シフトレジスタ２０１１は、まず、図１１に示す１行目の分割エリア１１に対応したゲート端子Ｇ１に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、ゲート端子Ｇ１の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。一方、ゲート端子Ｇ２〜Ｇ５の電圧はＴＦＴセンサＴ０、Ｔ１のオフレベルの電圧とする。
【００６２】
行方向シフトレジスタ２０１１によってゲート端子Ｇ１に接続された１行目の分割エリア１１に含まれる全てのＴＦＴセンサＴ０、Ｔ１が選択状態となると、各ＴＦＴセンサＴ０、Ｔ１から、選択状態に対応したドレイン電流が出力される状態となる。これにより、１行目の分割エリア１１における指等の接触の有無を判定することが可能となる。
【００６３】
このとき、オペアンプＡＭＰ１のイマジナリーショート作用により、ＴＦＴセンサＴ０のドレイン電圧とＴＦＴセンサＴ１のドレイン電圧とが等しくなっている。即ち、定電圧源ＶｄによってＴＦＴセンサＴ０のドレイン電圧が一定値Ｖｄに固定されているため、ＴＦＴセンサＴ１のドレイン電圧もＶｄとなる。なお、Ｖｄの具体的数値は特に限定されるものではなく、例えばＶｄ＝ゼロ［Ｖ］である。
【００６４】
また、定電流源によって、ＴＦＴセンサＴ０及びＴＦＴセンサＴ１から定電圧ＶＳＳに向かって一定のドレイン電流Ｉｓが流れる。また、ＴＦＴセンサＴ０のセンサソースライン１２３とＴＦＴセンサのセンサソースライン１２３とは共通化されているので、ＴＦＴセンサＴ０のソース電圧とＴＦＴセンサＴ１のソース電圧とは等しくなる。
【００６５】
したがって、ＴＦＴセンサＴ０の各電極とＴＦＴセンサＴ１の各電極とはそれぞれ等電圧となる。この状態において、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光の入射がない場合、即ち１行目の分割エリア１１への指等の接触がある場合に、ＴＦＴセンサＴ１からは、ＴＦＴセンサＴ０のドレイン電流Ｉ０と同じ大きさのドレイン電流Ｉ１が出力される。ここで、ＴＦＴセンサＴ０とＴＦＴセンサＴ１のセンサソースライン１２３は共通に定電流原Ｉｓに接続されているので、Ｉｓ＝Ｉ０＋Ｉ１となる。
【００６６】
また、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光の入射がある場合、即ち１行目の分割エリア１１への指等の接触がない場合には、入射した光の照度に応じてドレイン電流が増加する。この増分をΔＩｄｓとした場合、光入射時のＴＦＴセンサＴ１のドレイン電流Ｉ１はＩ１＝Ｉ０＋ΔＩｄｓとなる。ここで、ＴＦＴセンサＴ０とＴＦＴセンサＴ１のセンサソースライン１２３は共通に定電流原Ｉｓに接続されているので、Ｉｓ＝Ｉ０＋Ｉ１の関係が維持されるよう、ＴＦＴセンサＴ０のドレイン電流Ｉ０が減少する。
【００６７】
このようにして１行目の分割エリア１１から出力されるドレイン電流Ｉ１は、オペアンプＡＭＰ１と抵抗器Ｒｆとから構成される電流−電圧変換回路によって電圧に変換される。このオペアンプＡＭＰ１の出力電圧は、図７の場合と同様、−Ｉ１×Ｒｆ（Ｖｄ＝０とした場合）となる。
【００６８】
以上のように、図１３及び図１４（ａ）のようにセンサドライバ２０を構成してもＴＦＴセンサＴ１のドレイン電流Ｉ１のうちのＩ０を一定とすることができる。上述したように、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とはセンサ対として見ると同じ温度条件であると考えることができるから、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響は、ＴＦＴセンサＴ１のドレイン電流Ｉ１のうちのＩ０に変化をもたらすことがない。このように、ＴＦＴセンサＴ１のドレイン電流Ｉ１は照度にのみ依存するものとなり、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響を廃した電圧信号を取り込むことが可能である。
【００６９】
また、図１３及び図１４（ａ）の構成では、バッファ回路ＢＵＦがないので、図７の構成に比べてセンサドライバ２０の回路規模を小さくすることが可能である。したがって、表示パネル１０とセンサドライバ２０を一体化する場合に、センサドライバ２０の面積を小さくすることができる。
【００７０】
ここで、図１３及び図１４（ａ）で示した回路では、定電流源を電流吸い込み型の定電流源としているが、これに限るものではない。即ち、図１４（ｂ）に示すような、電流吐き出し型の定電流源としても、上述した図１４（ａ）の構成と同様の効果が得られる。なお、吐き出し型の定電流源とする場合には、図１４（ｂ）に示すように、電流源Ｉｓを、電圧Ｖｄｄを与える定電圧源に接続し、ＴＦＴセンサＴ０を、電圧Ｖｓ（Ｖｓ＜Ｖｄｄ）を与える電圧源に接続するように変更する。
【００７１】
また、図１３及び図１４（ａ）、図１４（ｂ）で示した回路は、ＴＦＴセンサＴ０、Ｔ１がｎチャネルＴＦＴの例であるが、図１５、図１６（ａ）、図１６（ｂ）で示すような構成とすれば、ＴＦＴセンサＴ０、Ｔ１がｐチャネルＴＦＴであっても適用可能である。
【００７２】
さらに、上述した実施形態は、液晶表示装置にタッチセンサを組み込む場合の例を示したが、本実施形態の手法は液晶表示装置以外の例えば有機ＥＬ表示装置にも適用可能である。図１７は、本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機ＥＬ表示装置の表示パネル１０の、上記図１と同等の切断位置での断面構造を示す図である。また、図１８は有機ＥＬ表示装置の表示パネル１０の、上記図５に対応する一つの分割エリアの一部の、回路構成を示す図である。
【００７３】
図１７において、有機ＥＬ表示装置は、ガラス基板３０１と封止ガラス３０２とを有し、ガラス基板３０１と封止ガラス３０２との間は図示しないシール部材によって所定の間隔を有するように封止されている。
【００７４】
ガラス基板３０１には、各色のサブ画素に対応した有機ＥＬ表示素子におけるアノード電極３１１が形成されている。そして、アノード電極３１１には、例えば電子輸送層とホール輸送層を含んでなる有機ＥＬ発光層３１３が積層されている。さらに、有機ＥＬ発光層３１３には例えばＩＴＯ等からなるカソード電極３１２が設けられている。
【００７５】
また、このような有機ＥＬ表示素子を光学素子として有する各色のサブ画素は、例えば絶縁層３１５によって絶縁されている。さらに、この絶縁層３１５中に、図１８に示すトランジスタＴ３（図１７にはドレイン電極３１４のみが示されている）と、上述したＴＦＴセンサＴ０、Ｔ１が設けられている。このトランジスタＴ３のドレイン電極３１４は、データライン（データ入力ライン）を兼ねるようにして表示パネルの列方向に向かって延在している。また、トランジスタＴ３のソース電極は、トランジスタＴ４や容量Ｃを介して有機ＥＬ表示素子に接続されている。さらに、トランジスタＴ３のゲート電極はセレクトライン（画素選択ライン）３１８を兼ねるようにして表示パネルの行方向に向かって延在している。さらに、絶縁層３１５上には遮光壁３１６が形成されており、この遮光壁３１６により、ＲＧＢの各色に対応したサブ画素が区分されている。ＴＦＴセンサＴ０の光電変換部を遮光すべく、ＴＦＴセンサＴ０を覆う遮光壁３１６には、例えば遮光性の高い高分子材料（水を含まない）からなる遮光インク３１７が、例えばノズルコート法によって塗布されている。
【００７６】
ここで、図１７においては、有機ＥＬ表示素子に比して遮光壁３１６のほうが大きく図示されているが、図示の便宜上このように図示しているものであって、実際には有機ＥＬ表示素子のほうが大きいものである。
【００７７】
また、封止ガラス３０２には、ＴＦＴセンサＴ１に光を入射させるためのアルミニウム薄膜等の反射膜３３１が成膜されている。ここで、遮光壁３１６は、封止ガラス３０２の反射膜３３１との間に、所定の空隙（光バルブ）を形成するように、その高さ（図面垂直方向の長さ）が決定されている。このような構成としておくことにより、ＴＦＴセンサＴ１は、ユーザの指等によって封止ガラス３０２が押されていない間は、光バルブが開いた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部が露出状態となり、ＴＦＴセンサＴ１の近傍の有機ＥＬ表示素子が発光した光や表示パネル１０の外部からの光が光バルブを介してＴＦＴセンサＴ１の光電変換部に入射する。一方、ユーザの指等によって封止ガラス３０２に押し下げ圧力が加わった場合には封止ガラス３０２の一部が撓んで変形して光バルブが閉じた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部が遮光状態となる。
【００７８】
以上示したような有機ＥＬ表示装置の場合であっても、ＴＦＴセンサＴ０、Ｔ１を、図１８に示すようにしてセンサドライバ２０に接続することで、上述した液晶表示装置の場合と同様の効果を得ることが可能である。
【００７９】
さらに、ＴＦＴセンサＴ０、Ｔ１のレイアウトも図４に示したものに限るものではない。例えば図１９のようなレイアウトとしても良い。図１９においては、高開口率化を図るため、列方向に隣接した２個の表示画素でなる表示画素対に隣接するように１個のＴＦＴセンサを配置する。また、センサとしての分解能を低下させないよう、該１個のＴＦＴセンサの列方向長さを表示画素対の列方向長さと一致させるようにする。このようにしてＴＦＴセンサを配置するために、図１９では、各表示画素対につき、画素ＴＦＴ Ｔ２及びゲートライン１１１を鏡像関係となるように接続する。即ち、図１９に示すように、列方向に等間隔で配列される表示画素の２行毎に、該２行の表示画素を挟むようにして表示パネル１０の行方向に沿ってゲートライン１１１を配置する。そして、表示パネル１０を正面から見たときに、各２行の表示画素のうちの上側（図面では左側方向を上側とする）となる表示画素に隣接して配置されるゲートライン１１１については上側から画素ＴＦＴ Ｔ２を介して表示画素に接続し、各２行の表示画素のうちの下側となる表示画素に隣接して配置されるゲートライン１１１については下側から画素ＴＦＴ Ｔ２を介して表示画素に接続する。さらに、図１９のようにしてゲートライン１１１を配置することによって各２行の表示画素の間に生じる空き領域にセンサゲートライン１２１を配置する。
【００８０】
図２０は、ゲートライン１１１、センサゲートライン１２１、容量ライン１５１のレイアウトについて示した図である。これらの配線は何れもＴＦＴ基板１０１の同一層上に形成される。上述したように、ゲートライン１１１は、表示画素の２行毎に、当該２行の表示画素を挟む領域に配置されている。即ち、ゲートライン１１１は、１行目の表示画素の上側位置及び２行目の表示画素の下側位置、３行目の表示画素の上側位置及び４行目の表示画素の下側位置、…、（Ｎ−１）行目の表示画素の上側位置及びＮ行目の表示画素の下側位置にそれぞれ配置される。また、センサゲートライン１２１は、表示画素の２行毎に、各２行の表示画素の間の位置に配置されている。即ち、センサゲートライン１２１は、１行目の表示画素と２行目の表示画素の間の位置、３行目の表示画素と４行目の表示画素の間の位置、…、（Ｎ−１）行目の表示画素とＮ行目の表示画素の間の位置にそれぞれ配置される。さらに、上述したように、センサゲートライン１２１は、ＴＦＴセンサのゲート電極も兼ねており、各表示画素対に隣接するようにして列方向にも延在されている。
【００８１】
また、本実施形態では図２０に示すように容量ライン１５１も、各表示画素対につき、鏡像関係となるように配置する。即ち、容量ライン１５１は、図２０に示すように、１個の表示画素対に対し、センサゲートライン１２１を挟むように且つ各表示画素の外周部と対向するように引き回されている。
【００８２】
以上のようにしてゲートライン１１１、センサゲートライン１２１、容量ライン１５１を配置することにより、ゲートライン１１１、センサゲートライン１２１、容量ライン１５１の何れもが互いに交差することがない（導通することがない）。さらに、１本のセンサゲートライン１２１で１個の表示画素対に対応した２個分の受光面積のＴＦＴセンサを駆動することが可能である。このようにして、１個の表示画素に対応して１個のＴＦＴセンサを設ける場合に比べてセンサゲートライン１２１の数を半分に削減することができ、これによって表示パネル１０の表示画素当たりの開口率を向上させることが可能である。
【００８３】
また、この場合、ゲートライン１１１とセンサゲートライン１２１とが近接して配設されていないために、ゲートライン１１１に印加される信号電圧とセンサゲートライン１２１に印加される信号電圧との間の干渉が起こらないようにすることができる。これにより、各表示画素による表示状態に薄膜トランジスタ光センサの駆動による影響が生じないようにすることができるとともに、薄膜トランジスタ光センサによるユーザの接触位置の検出に各表示画素の駆動による影響が生じないようにすることができる。
【００８４】
また、図２１は、カラーフィルタ基板１０２に遮光膜１４２が形成された状態の本実施形態の表示パネル１０の正面図である。上述したように、本実施形態のＴＦＴセンサは、表示パネル１０の面内におけるバックライト１０４の反射光を検出するセンサである。即ち、ＴＦＴセンサに外光を入射させる必要がないため、ＴＦＴセンサの部分を遮光膜１４２で完全に覆うことが可能である。このため、表示パネル１０を観察した場合には、表示画素以外の周期構造が視認されない状態となる。表示画素以外の周期構造が視認されてしまうと、画質に悪影響が及ぼすが、本実施形態ではこのような画質への悪影響も抑制することが可能である。
【００８５】
図２１に示すようにして、列方向に隣接配置される２個の表示画素からなる表示画素対に対してゲートライン１１１を鏡像関係に配置している。そして、表示画素対の間に生じる空き領域にセンサゲートライン１２１を配置し、このセンサゲートライン１２１に表示画素の２個分に対応した受光面積を有するＴＦＴセンサを接続している。これによってセンサゲートライン１２１の本数を削減して表示画素の開口率を向上させることが可能である。
【００８６】
また、別のレイアウトとして、図２２に示すように、行方向に隣接した２個の表示画素でなる表示画素対の間にのみ１個のＴＦＴセンサを配置し、このＴＦＴセンサにセンサドレインライン１２２、センサソースライン１２３を接続する。その一方で、表示画素対の間の領域には、ＴＦＴセンサを配置しない。そして、表示パネル１０を正面から見たときに、各ＴＦＴセンサの両隣に隣接して配置される表示画素対のうちの左側の表示画素に隣接して配置されるドレインライン１１２については左側から画素ＴＦＴ Ｔ２を介して表示画素に接続し、右側の表示画素に隣接して配置されるドレインライン１１２については右側から画素ＴＦＴ Ｔ２を介して表示画素に接続する。即ち、ドレインライン１１２は、ＴＦＴセンサが配置されていない領域で対向するように且つセンサドレインライン１２２及びセンサソースライン１２３に対して鏡像関係となるように配置する。この場合には、１個のＴＦＴセンサの列方向長さは１個の表示画素の列方向長さに対応させる。
【００８７】
図２３は、この変形例におけるゲートライン１１１、センサゲートライン１２１、容量ライン１５１のレイアウトについて示した図である。この変形例においては、図２３に示すように、ゲートライン１１１、センサゲートライン１２１、容量ライン１５１の何れも、表示画素の１行毎に、各行の表示画素を挟む領域に配置する。
【００８８】
このような図２２、図２３に示す変形例においては、行方向に隣接配置される２個の表示画素からなる表示画素対の間にのみＴＦＴセンサを配置し、このＴＦＴセンサやセンサドレインライン１２２、センサソースライン１２３に対してドレインライン１１２を鏡像関係に配置している。これによって、ＴＦＴセンサ、センサドレインライン１２２、及びセンサソースライン１２３の数が上述した実施形態の半分になる。これにより、図１９〜図２１に示した変形例に比べてさらに表示画素の開口率を向上させることが可能である。
【００８９】
ここで、この変形例においては、行方向に隣接配置される２個の表示画素を１個の表示画素対としている。しかしながら、１個の表示画素対は任意の偶数列で有っても良い。この場合、ＴＦＴセンサ、センサドレインライン１２２、及びセンサソースライン１２３は、所定の偶数列でなる表示画素対を２等分する位置に設ける。例えば、行方向に隣接配置される４個の表示画素を１個の表示画素対とした場合、ＴＦＴセンサ、センサドレインライン１２２、及びセンサソースライン１２３は、表示画素対内の２列目と３列目の表示画素の間に設ければ良い。
【００９０】
さらなる変形例として、図１９〜図２１に示したレイアウトと図２２、図２３に示したレイアウトとを組み合わせても良い。即ち、図２４に示すように、２行×２列の４個の表示画素でなる表示画素対を行方向に２等分する位置にのみＴＦＴセンサを配置する。この場合の１個のＴＦＴセンサの列方向長さも図１９〜図２１で示した例と同様に表示画素対の列方向長さと一致させる。このような変形例によりさらに表示画素の開口率を向上させることが可能である。
【００９１】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００９２】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【符号の説明】
【００９３】
１０…表示パネル、２０…センサドライバ、１０１…ＴＦＴ基板、１０２…カラーフィルタ基板、１０４…バックライト、１０５…絶縁膜、１１１…ゲート電極（ゲートライン）、１１２…ドレイン電極（ドレインライン）、１１３…ソース電極、１１４…画素電極、１２１…ゲート電極（センサゲートライン）、１２２…ドレイン電極（センサドレインライン）、１２３…ソース電極（センサソースライン）、１２４…光電変換部、１２５，１２６…遮光壁、１４１…カラーフィルタ、１４２…遮光膜、１４３…コモン電極、１５１…容量ライン、２０１…スキャンドライバ、２０１１…行方向シフトレジスタ、２０２…電流ドライバ、２０３…サンプルホールド（ＳＨ）回路、２０４…パラレルシリアル変換回路、２０５…アナログ−デジタル変換回路（ＡＤＣ）、３０１…ガラス基板、３０２…封止ガラス、３１１…アノード電極（アノードライン）、３１２…カソード電極、３１３…ＥＬ発光層、３１４…ドレイン電極（データライン）、３１５…絶縁層、３１６…遮光壁、３１７…遮光インク、３１８…セレクトライン、３３１…反射膜
【技術分野】
【０００１】
本発明は、光センサ装置及びその駆動方法に関し、特に表示装置に内蔵されるタッチパネル等の２次元センサに好適な光センサ装置及びその駆動方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）を用いた光センサは、ゲートに所定の電位（通常は負の電位）を与えた状態において、該ＴＦＴへの光入射によって生じる光電流信号（ドレイン電流）を検出するものである。近年では、このような光センサを表示装置の表示パネル内に組み込むことによって構成される光検出方式のタッチセンサについての提案が各種なされている。
【０００３】
ここで、特にアモルファスシリコンを用いたＴＦＴ（ａ−Ｓｉ ＴＦＴ）は経時変化や温度変化によってその電気的特性が変化することが知られている。このような経時変化や温度変化が生じると、ＴＦＴへの入射光の照度は変化していなくても、経時変化や温度変化の前後でＴＦＴから出力されるドレイン電流は異なるものとなってしまう。このＴＦＴからのドレイン電流の減少は光検出に悪影響を与える可能性がある。
【０００４】
特許文献１においては、ＴＦＴの経時劣化や温度変化が生じたとしても、劣化や温度変化によるドレイン電流の変化を補正可能な補正回路を適用した光センサについて提案がなされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−８７９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、特許文献１では１つの光センサに対応した補正回路の構成を提案している。光センサをタッチパネル等の２次元センサとして利用する場合には、通常、光センサを２次元状に配置する必要がある。しかしながら、このように光センサを２次元状に配置する場合において、特許文献１の補正回路を適用しようとしても、例えば、配線のための領域が増加して表示パネルの表示品位が劣化したり、表示品位を損なわずに高い検出感度を得ることが難しかったりして、単純に適用することは難しかった。
【０００７】
本発明は、上記の事情に鑑みてなされたもので、特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる光センサ装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明の第１の態様の光センサ装置は、行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定する行方向駆動部と、前記行方向駆動部によって選択状態に設定された行の前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込む変換回路と、を具備することを特徴とする。
【０００９】
上記の目的を達成するために、本発明の第２の態様の光センサ装置の駆動方法は、行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、を有する光センサ装置の駆動方法であって、前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定するステップと、前記選択状態に設定された行の前記第１の薄膜トランジスタ光センサ及び前記第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込むステップと、を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、特に２次元状に配された光センサを有してなる光センサ装置において、ＴＦＴの経時劣化や温度変化による影響を良好に補正できる光センサ装置及びその駆動方法を提供することが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る表示装置の一例としての液晶表示装置の表示パネルの断面構造を示す図である。
【図２】ＴＦＴセンサＴ０の構成を示す図である。
【図３】ＴＦＴセンサＴ１の構成を示す図である。
【図４】本発明の一実施形態における液晶表示装置の表示パネルの正面図である。
【図５】エリア分割の概要を示した図である。
【図６】図５のＡの部分の詳細な回路構成を示す図である。
【図７】センサドライバの構成の一例を示す回路図である。
【図８】ａ−Ｓｉ ＴＦＴの光−電流特性を示す図である。
【図９】遮光壁をカラーフィルタ基板上に設けた場合の変形例を示す図である。
【図１０】センサドライバの第１の変形例の構成を示す回路図である。
【図１１】センサドライバの第２の変形例におけるエリア分割の概要を示した図である。
【図１２】図１１のＡの部分の詳細な回路構成を示す図である。
【図１３】第２の変形例のセンサドライバの構成を示す回路図である。
【図１４】図１４（ａ）は第２の変形例のセンサドライバの等価回路図であり、図１４（ｂ）は第２の変形例のセンサドライバを電流吐き出し型の定電流源を用いて構成した場合の等価回路図である。
【図１５】第２の変形例においてセンサＴＦＴがｐチャネルＴＦＴの場合のセンサドライバの構成を示す回路図である。
【図１６】図１６（ａ）はセンサＴＦＴがｐチャネルＴＦＴで電流吸い込み型の定電流原を用いた場合の第２の変形例のセンサドライバの等価回路図であり、図１６（ｂ）はセンサＴＦＴがｐチャネルＴＦＴで電流吐き出し型の定電流原を用いた場合の第２の変形例のセンサドライバの等価回路図である。
【図１７】本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機ＥＬ表示装置の表示パネルの断面構造を示す図である。
【図１８】有機ＥＬ表示装置の、分割エリアの一部の、回路構成を示した図である。
【図１９】ＴＦＴセンサのレイアウトに係る第１の変形例における液晶表示装置の表示パネルの正面図である。
【図２０】第１の変形例におけるゲートライン、センサゲートライン、容量ラインのレイアウトについて示した図である。
【図２１】カラーフィルタ基板に遮光膜が形成された状態の本実施形態の表示パネルの正面図である。
【図２２】ＴＦＴセンサのレイアウトに係る第２の変形例における液晶表示装置の表示パネルの正面図である。
【図２３】第２の変形例におけるゲートライン、センサゲートライン、容量ラインのレイアウトについて示した図である。
【図２４】ＴＦＴセンサのレイアウトに係る第３の変形例における液晶表示装置の表示パネルの正面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態を説明する。
図１は、本発明の一実施形態に係る表示装置の一例としての液晶表示装置の表示パネル１０の断面構造を示す図である。また、図２は、表示パネル１０に設けられるＴＦＴセンサＴ０の構成を示す図である。図３は、表示パネル１０に設けられるＴＦＴセンサＴ１の構成を示す図である。また、図４は液晶表示装置の表示パネル１０の正面図である。なお、図１は、表示パネル１０を図４に示すＡ−Ａ方向で切断して見た断面を示している。
【００１３】
図１に示す液晶表示装置の表示パネル１０は、ＴＦＴ基板１０１と、カラーフィルタ基板１０２との間に液晶１０３が封入されて構成されている。さらに、ＴＦＴ基板１０１の背面には光源としてのバックライト１０４が設けられ、ＴＦＴ基板１０１の背面から例えば白色光の照射が可能になされている。また、視野側となるカラーフィルタ基板１０２の上面と、ＴＦＴ基板１０１のバックライト１０４側の下面とに、偏光方向が互いに直交する偏光板１３１、１３２が設けられている。
【００１４】
第１の基板としてのＴＦＴ基板１０１は、ガラス基板等の透明性を有する基板から構成され、このＴＦＴ基板１０１の上面には複数の光センサをなす複数の複数のＴＦＴセンサＴ０、Ｔ１、複数の画素ＴＦＴ Ｔ２、複数のゲートライン（走査線）１１１、複数のドレインライン（信号線）１１２、複数のセンサゲートライン１２１、複数のセンサドレインライン１２２、及び複数のセンサソースライン１２３がそれぞれ形成されている。ＴＦＴ基板１０１の下面には偏光板１３２が設けられている。なお、Ａ−Ａ断面で見ると、図１において画素ＴＦＴ Ｔ２は見えず、ドレインライン１１２のみが見えている状態となる。各ドレインライン１１２はＴ２のドレイン電極に接続されているものであるが、実質的に画素ＴＦＴ Ｔ２のドレイン電極をなすものでもあるため、以下においては、ドレインライン１１２を画素ＴＦＴ Ｔ２のドレイン電極とも言うこととする。また、図４に示すように各ゲートライン１１１はＴ２のゲート電極に接続されているものであるが、実質的に画素ＴＦＴ Ｔ２のゲート電極をなすものでもあるため、以下においては、ゲートライン１１１を画素ＴＦＴ Ｔ２のゲート電極とも言うこととする。
【００１５】
光センサは第１の薄膜トランジスタ光センサと第２の薄膜トランジスタ光センサとからなる。図２に示すように、第１の薄膜トランジスタ光センサとしてのＴＦＴセンサＴ０は、ゲート電極１２１と、ドレイン電極１２２と、ソース電極１２３と、アモルファスシリコン（ａ−Ｓｉ）膜による半導体層からなる光電変換部１２４と、透明性を有する絶縁膜からなるチャネル保護膜１２７と、を有している。ＴＦＴセンサＴ０のゲート電極１２１は、１個の表示画素（サブ画素）の列方向長さに対応した長さを有して形成されている。また、このゲート電極１２１は、センサゲートライン１２１を構成するように表示パネル１０の行方向に沿って延伸形成され、後述するセンサドライバのゲート端子に接続されている。また、ＴＦＴセンサＴ０のドレイン電極１２２、ソース電極１２３はそれぞれセンサドレインライン１２２、センサソースライン１２３を構成するように表示パネル１０の列方向に沿って延伸され、後述するセンサドライバのドレイン端子、ソース端子にそれぞれ接続されている。
【００１６】
また、ＴＦＴセンサＴ０の光電変換部１２４を覆う位置には例えば金属や樹脂といった遮光性を有する材料からなる遮光壁１２５が形成されている。さらに、ＴＦＴセンサＴ０の各電極及び光電変換部１２４は、透明性を有する絶縁膜１０５により絶縁されている。
【００１７】
このような構成のＴＦＴセンサＴ０は、図２に示すように、遮光壁１２５によって光電変換部１２４が遮光された状態となっているので、バックライト１０４から出射された光や外光がＴＦＴセンサＴ０の光電変換部１２４には入射しない。これにより、ＴＦＴセンサＴ０は、選択状態となったときであっても常に暗電流に相当する光電流信号（ドレイン電流Ｉｄｓ０）を出力する。
【００１８】
第２の薄膜トランジスタ光センサとしてのＴＦＴセンサＴ１は、図３（ａ）に示すように、ゲート電極１２１と、ドレイン電極１２２と、ソース電極１２３と、ａ−Ｓｉ膜による半導体層からなる光電変換部１２４と、透明性を有する絶縁膜からなるチャネル保護膜１２７と、を有している。ＴＦＴセンサＴ１のゲート電極１２１は、１個の表示画素（サブ画素）でなる表示画素対の列方向長さに対応した列方向長さを有して形成されている。また、このゲート電極１２１は、センサゲートライン１２１を構成するように表示パネル１０の行方向に沿って延伸され、後述するセンサドライバのゲート端子に接続されている。また、ＴＦＴセンサＴ１のドレイン電極１２２、ソース電極１２３はそれぞれセンサドレインライン１２２、センサソースライン１２３を構成するように表示パネル１０の列方向に沿って延伸形成され、後述するセンサドライバのドレイン端子、ソース端子に接続されている。
【００１９】
また、ＴＦＴセンサＴ１の光電変換部１２４を囲むように例えば金属や樹脂といった遮光性を有する材料からなる遮光壁１２６が形成されている。この遮光壁１２６は、カラーフィルタ基板１０２との間に所定の空隙（光バルブという）を形成するように、その高さ（ＴＦＴ基板１０１の基板面に対して垂直をなす図面垂直方向の長さ）が決定されている。さらに、ＴＦＴセンサＴ１の各電極及び光電変換部１２４は、透明性を有する絶縁膜１０５により絶縁されている。
【００２０】
このような構成のＴＦＴセンサＴ１は、図３（ａ）に示すように、ユーザの指等による外力によってカラーフィルタ基板１０２が押されていない間は、光バルブが開いた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部１２４が露出状態となり、バックライト１０４から出射された光や外光が光バルブを介してＴＦＴセンサＴ１の光電変換部１２４に入射する。したがって、ＴＦＴセンサＴ１は、選択状態となったときに、入射した光の照度に応じたドレイン電流を出力する。一方、ユーザの指等による外力によってカラーフィルタ基板１０２に押し下げ圧力が加わった場合には、図３（ｂ）に示すように、カラーフィルタ基板１０２の一部が撓んで変形して光バルブが閉じた状態（カラーフィルタ基板１０２と遮光壁１２６との空隙が十分狭い状態又は空隙が無い状態）となる。この状態では、ＴＦＴセンサＴ１の光電変換部１２４は、バックライト１０４から出射された光が入射しない遮光状態となり、ＴＦＴセンサＴ１は、暗電流に相当するドレイン電流Ｉｄｓ０を出力する。
【００２１】
なお、図１及び図３に示すように、カラーフィルタ基板１０２のＴＦＴ基板１０１と対向する側の面上に、ＴＦＴセンサＴ１の光電変換部１２４と対向するように、アルミニウム薄膜等の反射膜１２８を形成して、バックライト１０４から出射された光や外光が効率良くＴＦＴセンサＴ１の光電変換部１２４に入射するようにしている。なお、反射膜１２８を設けず、後述する、カラーフィルタ基板１０２に形成される遮光膜１４２を反射膜として代用するようにしてもよい。
【００２２】
画素ＴＦＴ Ｔ２は、ゲート電極１１１と、ドレイン電極１１２と、ソース電極１１３を有している。画素ＴＦＴ Ｔ２のゲート電極１１１は、図４に示す表示パネル１０のゲートライン（画素選択ライン）１１１を構成するように延伸されている。また、ドレイン電極１１２は、ドレインライン（データ入力ライン）１１２を構成するようにゲートライン１１１に対して直交するように延伸されている。これらゲートライン１１１とドレインライン１１２は図示しない表示ドライバに接続されている。さらに、ソース電極１１３は画素電極１１４に接続されている。
【００２３】
第２の基板としてのカラーフィルタ基板１０２はガラス基板等の透明性を有する基板から構成され、このカラーフィルタ基板１０２の下面の、画素電極１１４と対向する位置には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の何れかの色を有するカラーフィルタ１４１が形成されている。さらに、各色のカラーフィルタ１４１を囲むように遮光膜１４２が形成されており、この遮光膜１４２がブラックマトリクスとして機能する。さらに、カラーフィルタ１４１の、画素電極１１４と対向する側の面には例えばＩＴＯ（酸化インジウム錫）膜等の透明電極からなるコモン電極１４３が形成されている。コモン電極１４３には、所定の電位レベルを有するコモン電圧が与えられている。また、カラーフィルタ基板１０２の上面には偏光板１３１が設けられている。カラーフィルタ基板１０２の上面が視野側となる。上述の画素電極１１４、コモン電極１４３及び偏光板１３１、１３２と、画素電極１１４とコモン電極１４３との間に狭持された液晶とにより、光学素子としての液晶表示素子が形成されている。
【００２４】
また、図１には示していないが、ＴＦＴ基板１０１とカラーフィルタ基板１０２とは、周囲がシール部材により接着され、また、シール部材によって液晶１０３が封止されている。
【００２５】
図４において、表示パネル１０のＲ、Ｇ、Ｂの各色に対応したサブ画素は、それぞれが画素ＴＦＴ Ｔ２と画素電極１１４の組を有して形成されている。そして、このようなＲ、Ｇ、Ｂの各色に対応した３個のサブ画素により１個の表示画素が構成されている。さらに、このようにして２次元配列された各表示画素に対応して、ＴＦＴセンサＴ０（図４では遮光壁１２５によって隠された状態を示している）とＴＦＴセンサＴ１が行方向に交互に配置されている。
【００２６】
また、画素電極１１４の下面側（図面裏面側）には容量ライン１５１が引き回されており、この容量ライン１５１にはコモン電極１４３に印加されるコモン電圧と同一のレベルの電圧が与えられている。この容量ライン１５１と画素電極１１４とで各サブ画素に対応した蓄積容量が形成される。
【００２７】
さらに、本実施形態においては、表示パネル１０の表示エリア（画素電極が配置されるエリア）を複数のエリアに分割し、分割エリア毎にユーザの指等の接触の有無を判定可能としている。図５は、このエリア分割の概要を示した図である。図５は、表示パネル１０の表示エリア（図示破線で示したエリア）を行方向に７分割、列方向に５分割した例を示している。図５に示すそれぞれの分割エリア（分割領域）１１は、例えば、人間の指の大きさ程度のエリアである、１辺が約５ｍｍの正方形エリアとなっている。そして、各分割エリア１１内には、図４に示したような表示画素が複数配置され、さらに、各表示画素対の両隣に隣接するように、即ち表示パネル１０の行方向に沿って交互にＴＦＴセンサＴ０及びＴＦＴセンサＴ１の対（センサ対）が配置されている。このようにしてＴＦＴセンサＴ０及びＴＦＴセンサＴ１を配置すると、１個のセンサ対としてはＴＦＴセンサＴ０とＴＦＴセンサＴ１とが近接したほぼ同位置に配置されていると考えることができる。この場合、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とは素子温度がほぼ同一であると考えることができる。
【００２８】
また、本実施形態では、図５に示す各分割エリア１１のうちで同一行（図示水平方向）に配置された分割エリア１１については表示エリアの外部でセンサゲートライン１２１を共通化してセンサドライバ２０に接続する。また、図５に示す各分割エリア１１のうちで同一列（図示垂直方向）に配置された分割エリア１１については表示エリアの外部でセンサドレインライン１２２、センサソースライン１２３をそれぞれ共通化してセンサドライバ２０に接続する。なお、センサゲートライン１２１、センサドレインライン１２２、センサソースライン１２３はそれぞれ表示エリアの外部で共通化することが好ましい。これは、センサゲートライン１２１、センサドレインライン１２２、センサソースライン１２３を表示エリアの内部で共通化してしまうと、配線が複雑化するとともに、表示パネル１０に表示される画像に悪影響を与えるおそれもあるためである。
【００２９】
後述するが、本実施形態においては、１つの分割エリア１１内のＴＦＴセンサＴ０とＴＦＴセンサＴ１とのセンサ対は同時に駆動される。このため、１つの分割エリア１１内のＴＦＴセンサＴ０とＴＦＴセンサＴ１とでセンサゲートラインを分ける必要はない。したがって、センサドライバ２０には分割エリアの行数分だけのゲート端子（図５に示すＧ１〜Ｇ５）を設ければ良い。これに対し、センサドレインライン１２２については、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とで分ける必要がある。したがって、センサドライバ２０には、分割エリアの列数分だけのＴＦＴセンサＴ０用のドレイン端子（図５に示すＤ１−０〜Ｄ７−０）と、分割エリアの列数分だけのＴＦＴセンサＴ１用のドレイン端子（図５に示すＤ１−１〜Ｄ７−１）と、をそれぞれ設ける必要がある。さらには、センサドライバ２０にはソース端子もＴＦＴセンサＴ０とＴＦＴセンサＴ１の分を個別に設ける。このようにしてセンサドライバ２０に端子を設けることにより、各分割エリア１１から出力されるドレイン電流の電流値を増加させることができるとともに、センサドライバ２０の端子数の削減にも繋がる。
【００３０】
図６は、図５のＡの部分の詳細な回路構成を示している。図６に示すように、同一行に配置されたＴＦＴセンサＴ０、Ｔ１のセンサゲートライン１２１は共通化され、さらに、共通化されたセンサゲートライン１２１は複数本が表示エリアの外部で共通化されて共通ゲートラインＧＬ５に接続され、共通ゲートラインＧＬ５はセンサドライバ２０のゲート端子Ｇ５に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第１のセンサドレインライン）ＤＬ７０に接続され、共通ドレインラインＤＬ７０はセンサドライバ２０のドレイン端子Ｄ７−０に接続される。同様に、同一列に配置されたＴＦＴセンサＴ１のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第２のセンサドレインライン）ＤＬ７１に接続され、共通ドレインラインＤＬ７１はセンサドライバ２０のドレイン端子Ｄ７−１に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサソースライン１２３は共通化され、さらに、共通化されたセンサソースライン１２３は複数本が表示エリアの外部で共通化されて共通ソースライン（第１のセンサソースライン）ＳＬ７０に接続され、共通ソースラインＳＬ７０はセンサドライバ２０のソース端子Ｓ７−０に接続される。さらに、同一列に配置されたＴＦＴセンサＴ１のセンサソースライン１２３は共通化され、さらに、共通化されたセンサソースライン１２３は複数本が表示エリアの外部で共通化されて共通ソースライン（第２のセンサソースライン）ＳＬ７１に接続され、共通ソースラインＳＬ７０はセンサドライバ２０のソース端子Ｓ７−１に接続される。
【００３１】
図７は、センサドライバ２０の構成の一例を示す回路図である。センサドライバ２０は、ゲート端子Ｇ１〜Ｇ５からセンサ走査信号を順次出力して、各ゲート端子Ｇｎに接続されているＴＦＴセンサＴ０とＴＦＴセンサＴ１の対を行単位で順次選択状態に設定するとともに、選択状態に設定されたＴＦＴセンサＴ１から出力される光電流信号（ドレイン電流）を電圧信号に変換し、複数のＴＦＴセンサＴ１に基づく複数の電圧信号を並行して取り込み、各電圧信号に応じた複数のデジタル信号出力Ｖｏｕｔを順次出力する。このようなセンサドライバ２０は、スキャンドライバ２０１と、電流ドライバ２０２とを有している。
【００３２】
スキャンドライバ２０１は、行方向駆動部としての行方向シフトレジスタ２０１１を有している。行方向シフトレジスタ２０１１は、表示パネル１０の複数の共通ゲートラインＧＬｎの数と同数（図７の例では５個）の、複数のゲート端子を有しており、各共通ゲートラインＧＬｎとセンサゲートライン１２１とを介して接続されている複数のＴＦＴセンサＴ０、Ｔ１を選択状態とする。
【００３３】
また、変換回路としての電流ドライバ２０２は、表示パネル１０の複数の共通ドレインラインＤＬｍ及び複数の共通ソースラインＳＬｍの数と同数の、複数のドレイン端子、ソース端子（図７の例ではドレイン端子（７×２＝１４個）＋ソース端子（７×２＝１４個）＝２８個）を有している。そして、ＴＦＴセンサＴ０からのドレイン電流を入力するための複数のドレイン端子Ｄｍ−０（ｍ＝１、２、…、７。図５に対応）はそれぞれオペアンプＡＭＰ１の非反転入力端子に接続されている。さらに、この非反転入力端子には電位Ｖｄを与える定電圧源が接続されている。また、ＴＦＴセンサＴ１からのドレイン電流を入力するための複数のドレイン端子Ｄｍ−１（ｍ＝１、２、…、７）はそれぞれオペアンプＡＭＰ１の反転入力端子に接続されている。また、オペアンプＡＭＰ１の反転入力端子と出力端子との間には抵抗器Ｒｆが接続されており、オペアンプＡＭＰ１と抵抗器Ｒｆとで電流−電圧変換回路を構成している。
【００３４】
また、複数の共通ソースラインＳＬｍ０（ｍ＝１、２、…、７）の各々に接続された複数のソース端子Ｓｍ−０（ｍ＝１、２、…、７）は定電流源Ｉｓに接続されている。この定電流源Ｉｓは、電位ＶＳＳ（ＶＳＳ＜Ｖｄ）を与える定電圧源にも接続され、ソース端子Ｓｍ−０から定電圧源ＶＳＳに向かう定電流Ｉｓを供給する電流吸い込み型の電流源である。さらに、複数の共通ソースラインＳＬｍ１（ｍ＝１、２、…、７）の各々に接続された複数のソース端子Ｓｍ−１（ｍ＝１、２、…、７）はバッファ回路ＢＵＦを介して電流源Ｉｓに接続されている。
【００３５】
また、複数のオペアンプＡＭＰ１の出力端子はサンプルホールド（ＳＨ）回路２０３に共通に接続されている。サンプルホールド（ＳＨ）回路２０３は、複数のドレイン端子Ｄｍ−１（ｍ＝１、２、…、７）に対応する複数のオペアンプＡＭＰ１の出力電圧（電圧信号）をパラレル信号として、並行して取り込む。そして、ＳＨ回路２０３はパラレルシリアル変換回路２０４に接続され、パラレルシリアル変換回路２０４は、アナログ−デジタル変換回路（ＡＤＣ）２０５に接続されている。パラレルシリアル変換回路２０４は、サンプルホールド（ＳＨ）回路２０３が取り込んだパラレル信号としての複数のオペアンプＡＭＰ１の出力電圧をシリアル信号に変換して、アナログ−デジタル変換回路（ＡＤＣ）２０５に供給する。アナログ−デジタル変換回路（ＡＤＣ）２０５は、パラレルシリアル変換回路２０４から供給されたシリアル信号をデジタル信号に変換して、デジタル信号出力Ｖｏｕｔとして出力する。
【００３６】
以下、図１〜図７で示した液晶表示装置の動作について説明する。
まず、液晶表示装置の表示動作について説明する。なお、表示動作については従来の液晶表示装置と何ら変わらないので、ここでは簡単に説明する。
【００３７】
１画面分の画像の表示に際し、図示しない表示ドライバは、例えば、図４に示す上側の行のゲートライン１１１から順次ハイレベルの走査信号を供給するとともに、各ドレインライン１１２に、対応するサブ画素に表示させるべき画像の階調レベルに応じた階調信号を供給する。走査信号がハイレベルとなると、この走査信号がハイレベルとなったゲートライン１１１に接続されている１行分の画素ＴＦＴ Ｔ２が全てオン状態となり、当該行のサブ画素が選択状態となる。画素ＴＦＴ Ｔ２がオン状態となると、このオン状態となった画素ＴＦＴ Ｔ２を介してドレインライン１１２に供給された階調信号が画素電極１１４に印加される。このとき、階調信号の印加によって画素電極１１４に発生する画素電極電圧とコモン電極に印加されているコモン電圧との差の電圧が液晶１０３に印加され、対応するサブ画素での画像表示が行われる。また、この液晶１０３に印加される電圧は画素電極１１４に印加された階調信号は次の階調信号の印加がなされるまで、容量ライン１５１と画素電極１１４とによって形成される蓄積容量に保持される。
【００３８】
次に、タッチセンサとしての動作について説明する。初期状態では行方向シフトレジスタ２０１１からの電圧印加がなされていない。この状態では表示エリア内の全てのＴＦＴセンサが非選択状態となっており、選択状態に対応したドレイン電流が流れない状態となっている。実際には、図８に示すように、ＴＦＴセンサが非選択状態（例えばＶｇｓ＝０［Ｖ］）のときであっても、ＴＦＴセンサにある程度のドレイン電流は流れるが、この非選択状態のドレイン電流は、選択状態（例えばＶｇｓ＝３〜５［Ｖ］）のドレイン電流に比べて非常に小さいものである。
【００３９】
全てのＴＦＴセンサが非選択状態である場合において、行方向シフトレジスタ２０１１は、まず、図５に示す１行目の分割エリア１１に対応したゲート端子Ｇ１に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、ゲート端子Ｇ１の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。一方、ゲート端子Ｇ２〜Ｇ５の電圧はＴＦＴセンサＴ０、Ｔ１のオフレベルの電圧とする。
【００４０】
行方向シフトレジスタ２０１１によってゲート端子Ｇ１に接続された１行目の分割エリア１１に含まれる全てのＴＦＴセンサＴ０、Ｔ１が選択状態となると、各ＴＦＴセンサＴ０、Ｔ１から、選択状態に対応したドレイン電流が出力される状態となる。これにより、１行目の分割エリア１１における指等の接触の有無を判定することが可能となる。
【００４１】
このとき、オペアンプＡＭＰ１のイマジナリーショート作用により、ＴＦＴセンサＴ０のドレイン電圧とＴＦＴセンサＴ１のドレイン電圧とが等しくなっている。即ち、定電圧源ＶｄによってＴＦＴセンサＴ０のドレイン電圧が一定値Ｖｄに固定されているため、ＴＦＴセンサＴ１のドレイン電圧もＶｄとなる。なお、Ｖｄの具体的数値は特に限定されるものではなく、例えばＶｄ＝ゼロ［Ｖ］である。
【００４２】
また、定電流源によって、ＴＦＴセンサＴ０から定電圧ＶＳＳに向かって一定のドレイン電流Ｉｓが流れる。ＴＦＴセンサＴ０から一定のドレイン電流Ｉｓが流れ、ＴＦＴセンサＴ０のドレイン電圧とゲート電圧が一定であるので、ＴＦＴセンサＴ０のソース電圧が浮動状態となる。また、バッファ回路ＢＵＦによって、ＴＦＴセンサＴ０のソース電圧とＴＦＴセンサＴ１のソース電圧とが等しくなる。
【００４３】
したがって、ＴＦＴセンサＴ０の各電極とＴＦＴセンサＴ１の各電極とはそれぞれ等電圧となる。この状態において、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光や外光の入射がない場合、即ち１行目の分割エリア１１への指等の接触がある場合に、ＴＦＴセンサＴ１からは、ＴＦＴセンサＴ０に流れる暗電流と同じ大きさのドレイン電流Ｉｄｓ０が出力される。この関係は、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とが同一サイズであると仮定した場合である。ＴＦＴセンサＴ０とＴＦＴセンサＴ１とが異なるサイズである場合のＴＦＴセンサＴ１のドレイン電流Ｉｄｓ０は、Ｉｄｓ０＝Ｉｓ×（Ｓ１／Ｓ０）となる。ここで、Ｓ１は、ＴＦＴセンサＴ１のチャネル幅をチャネル長で除算した値であり、Ｓ０は、ＴＦＴセンサＴ０のチャネル幅をチャネル長で除算した値である。
【００４４】
また、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光や外光の入射がある場合、即ち１行目の分割エリア１１への指等の接触がない場合には、入射した光の照度に応じてドレイン電流が増加する。この増分をΔＩｄｓとした場合、光入射時のドレイン電流ＩｄｓはＩｄｓ＝Ｉｄｓ０＋ΔＩｄｓとなる。
【００４５】
このようにして１行目の分割エリア１１から出力されるドレイン電流Ｉｄｓは、オペアンプＡＭＰ１と抵抗器Ｒｆとから構成される電流−電圧変換回路によって電圧に変換される。このオペアンプＡＭＰ１の出力電圧は、抵抗器Ｒｆの抵抗値をＲｆとすると、−Ｉｄｓ×Ｒｆ（Ｖｄ＝０とした場合）となる。
【００４６】
このようにして各オペアンプＡＭＰ１からの出力電圧がパラレル信号としてＳＨ回路２０３によって保持される。その後、ＳＨ回路２０３によって保持された電圧がパラレルシリアル変換回路２０４においてシリアル信号に変換されてＡＤＣ２０５に入力される。そして、このシリアル信号に変換された電圧がＡＤＣ２０５に順次入力されてデジタル信号に変換される。このデジタル信号出力Ｖｏｕｔが図示しないタッチセンサの制御回路に入力される。このタッチセンサの制御回路は、デジタル信号出力Ｖｏｕｔの値が１行目の何列目の分割エリア１１に対応したものであるか、及びデジタル信号出力Ｖｏｕｔの値がＩｄｓに対応したものかＩｄｓ０に対応したものかを判定することにより、１行目の何れかの列の分割エリア１１への指等の接触があったか否かを判定する。
【００４７】
また、１行目の分割エリア１１への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ２０１１は、２行目の分割エリア１１に対応したゲート端子Ｇ２に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、ゲート端子Ｇ２の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。以後も同様に、１行分の分割エリア１１への指等の接触があったか否かの判定が終了した後、行方向シフトレジスタ２０１１は、次の行の分割エリア１１に対応したゲート端子の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。これにより、表示エリアの全域で指等の接触があったか否かの判定を行うことができる。
【００４８】
以上説明したように、本実施形態においては、２次元状に配置されたＴＦＴセンサＴ０とＴＦＴセンサＴ１に対し、分割エリア１１の行単位でＴＦＴセンサＴ０とＴＦＴセンサＴ１を選択しつつＴＦＴセンサＴ１のドレイン電流に応じた電圧信号を取り込むようにしている。ＴＦＴのドレイン電流は照度の他に、経時変化や温度変化によっても変化してしまうが、本実施形態では、ＴＦＴセンサＴ１のドレイン電流のうちＩｄｓ０を一定とすることができる。上述したように、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とはセンサ対として見ると同じ温度条件であると考えることができるから、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響は、Ｉｄｓ０に変化をもたらさず、ＴＦＴセンサＴ０やＴＦＴセンサＴ１のソース電圧に変化をもたらす。このように、ＴＦＴセンサＴ１のドレイン電流Ｉｄｓは照度にのみ依存するものとなり、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響を排除した電圧信号を取り込むことが可能である。更に、本実施形態においては、各分割エリア１１への指等の接触があったときに、ＴＦＴセンサＴ１に流れるドレイン電流がＩｄｓ０となる。そして、この値はバックライト１０４からの光や外光の強度に影響されないものである。このため、指等の接触の有無の判定を、これらバックライト１０４からの光の変化や外光の変化の影響を受けずに、安定して行うことができる。また、本実施形態では、スキャンドライバ２０１の行方向シフトレジスタ２０１１が分割エリア１１の１行分のＴＦＴセンサＴ０、Ｔ１を同時に選択状態とする。したがって、オペアンプＡＭＰ１からはドレイン電流に対応した出力電圧（電圧信号）がパラレル信号として出力されるが、このパラレル信号をシリアル信号として取り込むことで線順次駆動でＴＦＴセンサの信号を取り込むことが可能である。
【００４９】
また、本実施形態の光センサ装置をタッチセンサとして用いることを考えた場合、表示画素単位のような微小エリア単位で接触の有無を判定する必要がない場合が多い。このため、図５のように、表示エリアを複数の表示画素を含んでなる複数の分割エリア１１単位に分割し、分割エリア１１の行単位で接触の有無を判定するようにすることが可能である。この場合、分割エリア１１の行単位でセンサゲートライン１２１やセンサドレインライン１２２、センサソースライン１２３を共通化することができるのでセンサドライバ２０の端子数の削減に繋がる。また、分割エリア１１の単位でまとめてドレイン電流を取り出すようにすることで、ドレイン電流の増幅をすることなく大きなドレイン電流を取り出すことができる。これにより、接触の有無の判定における誤判定の可能性を低減することが可能である。
【００５０】
さらに、本実施形態では、同一行に配列されたＴＦＴセンサＴ０、Ｔ１についてはセンサゲートライン１２１を共通化するとともに、同一列に配列されたＴＦＴセンサＴ０、Ｔ１についてはセンサドレインライン１２２、センサソースライン１２３を共通化している。このような構成とすることにより、センサゲートライン１２１、センサドレインライン１２２、センサソースライン１２３の本数を必要最小限とすることが可能である。
【００５１】
ここで、図８のａ−Ｓｉ ＴＦＴの光−電流特性に示されるように、ａ−Ｓｉ ＴＦＴを用いた光センサにおいては、ゲート電圧を負とした場合の照度に対するドレイン電流の変化率が、ゲート電圧を正とした場合の照度に対するドレイン電流の変化率よりも大きい。このため、通常、ＴＦＴを光センサとして用いる場合には、ＴＦＴに負のゲート電圧を印加するようにしている。しかしながら、本実施形態では同一列の複数のＴＦＴを共通のセンサドレインライン１２２に接続している。そして、図８に示すように、ＴＦＴに負のゲート電圧を印加ときに流れるドレイン電流の電流値は、負のゲート電圧の絶対値によって大きくは変化しないため、選択時に負のゲート電圧を印加してＴＦＴを光センサとして用いるようにしても、選択状態と非選択状態とに依らず、同一列に属する全てのＴＦＴから常に同程度の微小なドレイン電流が流れるため、分割エリアの行単位での接触の有無の判定を行うことが困難となる。これに対し、選択時に正のゲート電圧（Ｖｇｓ＝３〜５［Ｖ］）を印加してＴＦＴを光センサとして用いるようにすると、正のゲート電圧の絶対値に応じてＴＦＴに流れるドレイン電流の電流値が比較的大きく変化するため、選択状態と非選択状態とでＴＦＴに流れるドレイン電流の電流値は明確に異なる値になる。これにより、分割エリアの行単位での接触の有無の判定を行うことが可能となる。ただし、正のゲート電圧を印加してＴＦＴを用いると、上述した経時変化や温度変化による影響が大きくなる。しかしながら、本実施形態では上述した構成により、経時変化や温度変化による影響を廃することができるので、配線数を少なくしつつ、分割エリア１１の行単位で正しい接触の有無の判定を行うことが可能である。
【００５２】
また、本実施形態によれば、表示画素を構成する画素ＴＦＴ Ｔ２と光センサ装置を構成するＴＦＴセンサＴ０、Ｔ１とを同一プロセスで製造でき、製造コストを削減することも可能である。
【００５３】
さらに、ＴＦＴセンサＴ１の光電変換部１２４を囲むように遮光壁１２６を設けることで、分割エリア１１への指等の接触時にＴＦＴセンサＴ１の光電変換部１２４を完全に遮光することが可能である。さらに遮光膜１４２によってＴＦＴセンサの部分を完全に覆うことが可能であるため、表示パネル１０を観察した場合において、表示画素以外の周期構造が視認されないようにすることが可能である。
【００５４】
なお、上述した実施形態では、ＴＦＴ基板１０１上に遮光壁１２６を設けるようにしているが、分割エリア１１への指等の接触時にＴＦＴセンサＴ１の光電変換部１２４を完全に遮光することができれば、必ずしもＴＦＴ基板１０１上に遮光壁１２６を設ける必要はない。例えば、図９に示すように、カラーフィルタ基板１０２上のＴＦＴセンサＴ１の光電変換部１２４を囲む位置に遮光壁１２６を設けるようにしても良い。また、遮光壁１２５は、図１で示すような厚膜でなく、図９で示すような薄膜としても良い。
【００５５】
また、図７に示したセンサドライバ２０の回路構成も一例であって適宜変更可能である。例えば、図７の例では、定電流源を電流吸い込み型の定電流源としているが、これに限るものではない。即ち、図１０に示すような、ソース端子Ｓｍ−０に向かう定電流Ｉｓを供給する電流吐き出し型の定電流源としても上述した図７の構成と同様の効果が得られる。なお、吐き出し型の定電流源とする場合には、図１０に示すように、電流源Ｉｓを、電圧Ｖｄｄを与える定電圧源に接続し、ＴＦＴセンサＴ０を、電圧Ｖｓ（Ｖｓ＜Ｖｄｄ）を与える電圧源に接続するように変更する。
【００５６】
また、図７の例では、バッファ回路ＢＵＦによって、ＴＦＴセンサＴ０のソース電圧とＴＦＴセンサＴ１のソース電圧とを等しくしているが、図１１〜図１４で示す構成とすれば、バッファ回路ＢＵＦがなくとも図７の回路と同様の効果を得ることが可能である。
【００５７】
図１１は、このような変形例に対応したエリア分割の概要を示した図である。図５の例では、ＴＦＴセンサＴ０のセンサソースライン１２３とＴＦＴセンサＴ１のセンサソースライン１２３とを個別にセンサドライバ２０に接続するようにしているが、図１１ではＴＦＴセンサＴ０のセンサソースライン１２３とＴＦＴセンサＴ１のセンサソースライン１２３とを共通化してセンサドライバ２０に接続するようにしている点が異なる。
【００５８】
図１２は、図１１のＡの部分の詳細な回路構成を示している。図１１に示すように、同一行に配置されたＴＦＴセンサＴ０、Ｔ１のセンサゲートライン１２１は共通化され、さらに、共通化されたセンサゲートライン１２１は複数本が表示エリアの外部で共通化されて共通ゲートラインＧＬ５に接続され、共通ゲートラインＧＬ５はセンサドライバ２０のゲート端子Ｇ５に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第１のセンサドレインライン）ＤＬ７０に接続され、共通ドレインラインＤＬ７０はセンサドライバ２０のドレイン端子Ｄ７−０に接続される。同様に、同一列に配置されたＴＦＴセンサＴ１のセンサドレインライン１２２は共通化され、さらに、共通化されたセンサドレインライン１２２は複数本が表示エリアの外部で共通化されて共通ドレインライン（第２のセンサドレインライン）ＤＬ７１に接続され、共通ドレインラインＤＬ７１はセンサドライバ２０のドレイン端子Ｄ７−１に接続される。また、同一列に配置されたＴＦＴセンサＴ０のセンサソースライン１２３と同一列に配置されたＴＦＴセンサＴ１のセンサソースライン１２３とは共通化され、さらに、共通化されたセンサソースライン１２３は複数本が表示エリアの外部で共通化されて共通ソースラインＳＬ７に接続され、共通ソースラインＳＬ７はセンサドライバ２０のソース端子Ｓ７に接続される。
【００５９】
図１３は、変形例のセンサドライバ２０の構成の一例を示す回路図である。図１３の図７と異なる点は、複数の共通ソースラインＳＬｍ（ｍ＝１、２、…、７）に接続された複数のソース端子Ｓｍ（ｍ＝１、２、…、７）がバッファ回路ＢＵＦを介さずに定電流源Ｉｓに接続されている点である。
【００６０】
図１３で示したセンサドライバ２０の動作について図１４（ａ）の等価回路図を参照して説明する。初期状態では行方向シフトレジスタ２０１１からの電圧印加がなされていない。この状態では表示エリア内の全てのＴＦＴセンサが非選択状態となっており、選択状態に対応したドレイン電流が流れない状態となっている。
【００６１】
全てのＴＦＴセンサが非選択状態である場合において、行方向シフトレジスタ２０１１は、まず、図１１に示す１行目の分割エリア１１に対応したゲート端子Ｇ１に接続されているＴＦＴセンサＴ０、Ｔ１を選択状態とすべく、ゲート端子Ｇ１の電圧をＴＦＴセンサＴ０、Ｔ１のオンレベルの電圧とする。一方、ゲート端子Ｇ２〜Ｇ５の電圧はＴＦＴセンサＴ０、Ｔ１のオフレベルの電圧とする。
【００６２】
行方向シフトレジスタ２０１１によってゲート端子Ｇ１に接続された１行目の分割エリア１１に含まれる全てのＴＦＴセンサＴ０、Ｔ１が選択状態となると、各ＴＦＴセンサＴ０、Ｔ１から、選択状態に対応したドレイン電流が出力される状態となる。これにより、１行目の分割エリア１１における指等の接触の有無を判定することが可能となる。
【００６３】
このとき、オペアンプＡＭＰ１のイマジナリーショート作用により、ＴＦＴセンサＴ０のドレイン電圧とＴＦＴセンサＴ１のドレイン電圧とが等しくなっている。即ち、定電圧源ＶｄによってＴＦＴセンサＴ０のドレイン電圧が一定値Ｖｄに固定されているため、ＴＦＴセンサＴ１のドレイン電圧もＶｄとなる。なお、Ｖｄの具体的数値は特に限定されるものではなく、例えばＶｄ＝ゼロ［Ｖ］である。
【００６４】
また、定電流源によって、ＴＦＴセンサＴ０及びＴＦＴセンサＴ１から定電圧ＶＳＳに向かって一定のドレイン電流Ｉｓが流れる。また、ＴＦＴセンサＴ０のセンサソースライン１２３とＴＦＴセンサのセンサソースライン１２３とは共通化されているので、ＴＦＴセンサＴ０のソース電圧とＴＦＴセンサＴ１のソース電圧とは等しくなる。
【００６５】
したがって、ＴＦＴセンサＴ０の各電極とＴＦＴセンサＴ１の各電極とはそれぞれ等電圧となる。この状態において、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光の入射がない場合、即ち１行目の分割エリア１１への指等の接触がある場合に、ＴＦＴセンサＴ１からは、ＴＦＴセンサＴ０のドレイン電流Ｉ０と同じ大きさのドレイン電流Ｉ１が出力される。ここで、ＴＦＴセンサＴ０とＴＦＴセンサＴ１のセンサソースライン１２３は共通に定電流原Ｉｓに接続されているので、Ｉｓ＝Ｉ０＋Ｉ１となる。
【００６６】
また、ＴＦＴセンサＴ１の光電変換部１２４へのバックライト１０４からの光の入射がある場合、即ち１行目の分割エリア１１への指等の接触がない場合には、入射した光の照度に応じてドレイン電流が増加する。この増分をΔＩｄｓとした場合、光入射時のＴＦＴセンサＴ１のドレイン電流Ｉ１はＩ１＝Ｉ０＋ΔＩｄｓとなる。ここで、ＴＦＴセンサＴ０とＴＦＴセンサＴ１のセンサソースライン１２３は共通に定電流原Ｉｓに接続されているので、Ｉｓ＝Ｉ０＋Ｉ１の関係が維持されるよう、ＴＦＴセンサＴ０のドレイン電流Ｉ０が減少する。
【００６７】
このようにして１行目の分割エリア１１から出力されるドレイン電流Ｉ１は、オペアンプＡＭＰ１と抵抗器Ｒｆとから構成される電流−電圧変換回路によって電圧に変換される。このオペアンプＡＭＰ１の出力電圧は、図７の場合と同様、−Ｉ１×Ｒｆ（Ｖｄ＝０とした場合）となる。
【００６８】
以上のように、図１３及び図１４（ａ）のようにセンサドライバ２０を構成してもＴＦＴセンサＴ１のドレイン電流Ｉ１のうちのＩ０を一定とすることができる。上述したように、ＴＦＴセンサＴ０とＴＦＴセンサＴ１とはセンサ対として見ると同じ温度条件であると考えることができるから、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響は、ＴＦＴセンサＴ１のドレイン電流Ｉ１のうちのＩ０に変化をもたらすことがない。このように、ＴＦＴセンサＴ１のドレイン電流Ｉ１は照度にのみ依存するものとなり、ＴＦＴセンサＴ０やＴＦＴセンサＴ１の経時変化や温度変化による影響を廃した電圧信号を取り込むことが可能である。
【００６９】
また、図１３及び図１４（ａ）の構成では、バッファ回路ＢＵＦがないので、図７の構成に比べてセンサドライバ２０の回路規模を小さくすることが可能である。したがって、表示パネル１０とセンサドライバ２０を一体化する場合に、センサドライバ２０の面積を小さくすることができる。
【００７０】
ここで、図１３及び図１４（ａ）で示した回路では、定電流源を電流吸い込み型の定電流源としているが、これに限るものではない。即ち、図１４（ｂ）に示すような、電流吐き出し型の定電流源としても、上述した図１４（ａ）の構成と同様の効果が得られる。なお、吐き出し型の定電流源とする場合には、図１４（ｂ）に示すように、電流源Ｉｓを、電圧Ｖｄｄを与える定電圧源に接続し、ＴＦＴセンサＴ０を、電圧Ｖｓ（Ｖｓ＜Ｖｄｄ）を与える電圧源に接続するように変更する。
【００７１】
また、図１３及び図１４（ａ）、図１４（ｂ）で示した回路は、ＴＦＴセンサＴ０、Ｔ１がｎチャネルＴＦＴの例であるが、図１５、図１６（ａ）、図１６（ｂ）で示すような構成とすれば、ＴＦＴセンサＴ０、Ｔ１がｐチャネルＴＦＴであっても適用可能である。
【００７２】
さらに、上述した実施形態は、液晶表示装置にタッチセンサを組み込む場合の例を示したが、本実施形態の手法は液晶表示装置以外の例えば有機ＥＬ表示装置にも適用可能である。図１７は、本発明の一実施形態に係る光センサ装置をタッチセンサとして組み込んだ有機ＥＬ表示装置の表示パネル１０の、上記図１と同等の切断位置での断面構造を示す図である。また、図１８は有機ＥＬ表示装置の表示パネル１０の、上記図５に対応する一つの分割エリアの一部の、回路構成を示す図である。
【００７３】
図１７において、有機ＥＬ表示装置は、ガラス基板３０１と封止ガラス３０２とを有し、ガラス基板３０１と封止ガラス３０２との間は図示しないシール部材によって所定の間隔を有するように封止されている。
【００７４】
ガラス基板３０１には、各色のサブ画素に対応した有機ＥＬ表示素子におけるアノード電極３１１が形成されている。そして、アノード電極３１１には、例えば電子輸送層とホール輸送層を含んでなる有機ＥＬ発光層３１３が積層されている。さらに、有機ＥＬ発光層３１３には例えばＩＴＯ等からなるカソード電極３１２が設けられている。
【００７５】
また、このような有機ＥＬ表示素子を光学素子として有する各色のサブ画素は、例えば絶縁層３１５によって絶縁されている。さらに、この絶縁層３１５中に、図１８に示すトランジスタＴ３（図１７にはドレイン電極３１４のみが示されている）と、上述したＴＦＴセンサＴ０、Ｔ１が設けられている。このトランジスタＴ３のドレイン電極３１４は、データライン（データ入力ライン）を兼ねるようにして表示パネルの列方向に向かって延在している。また、トランジスタＴ３のソース電極は、トランジスタＴ４や容量Ｃを介して有機ＥＬ表示素子に接続されている。さらに、トランジスタＴ３のゲート電極はセレクトライン（画素選択ライン）３１８を兼ねるようにして表示パネルの行方向に向かって延在している。さらに、絶縁層３１５上には遮光壁３１６が形成されており、この遮光壁３１６により、ＲＧＢの各色に対応したサブ画素が区分されている。ＴＦＴセンサＴ０の光電変換部を遮光すべく、ＴＦＴセンサＴ０を覆う遮光壁３１６には、例えば遮光性の高い高分子材料（水を含まない）からなる遮光インク３１７が、例えばノズルコート法によって塗布されている。
【００７６】
ここで、図１７においては、有機ＥＬ表示素子に比して遮光壁３１６のほうが大きく図示されているが、図示の便宜上このように図示しているものであって、実際には有機ＥＬ表示素子のほうが大きいものである。
【００７７】
また、封止ガラス３０２には、ＴＦＴセンサＴ１に光を入射させるためのアルミニウム薄膜等の反射膜３３１が成膜されている。ここで、遮光壁３１６は、封止ガラス３０２の反射膜３３１との間に、所定の空隙（光バルブ）を形成するように、その高さ（図面垂直方向の長さ）が決定されている。このような構成としておくことにより、ＴＦＴセンサＴ１は、ユーザの指等によって封止ガラス３０２が押されていない間は、光バルブが開いた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部が露出状態となり、ＴＦＴセンサＴ１の近傍の有機ＥＬ表示素子が発光した光や表示パネル１０の外部からの光が光バルブを介してＴＦＴセンサＴ１の光電変換部に入射する。一方、ユーザの指等によって封止ガラス３０２に押し下げ圧力が加わった場合には封止ガラス３０２の一部が撓んで変形して光バルブが閉じた状態となる。この状態では、ＴＦＴセンサＴ１の光電変換部が遮光状態となる。
【００７８】
以上示したような有機ＥＬ表示装置の場合であっても、ＴＦＴセンサＴ０、Ｔ１を、図１８に示すようにしてセンサドライバ２０に接続することで、上述した液晶表示装置の場合と同様の効果を得ることが可能である。
【００７９】
さらに、ＴＦＴセンサＴ０、Ｔ１のレイアウトも図４に示したものに限るものではない。例えば図１９のようなレイアウトとしても良い。図１９においては、高開口率化を図るため、列方向に隣接した２個の表示画素でなる表示画素対に隣接するように１個のＴＦＴセンサを配置する。また、センサとしての分解能を低下させないよう、該１個のＴＦＴセンサの列方向長さを表示画素対の列方向長さと一致させるようにする。このようにしてＴＦＴセンサを配置するために、図１９では、各表示画素対につき、画素ＴＦＴ Ｔ２及びゲートライン１１１を鏡像関係となるように接続する。即ち、図１９に示すように、列方向に等間隔で配列される表示画素の２行毎に、該２行の表示画素を挟むようにして表示パネル１０の行方向に沿ってゲートライン１１１を配置する。そして、表示パネル１０を正面から見たときに、各２行の表示画素のうちの上側（図面では左側方向を上側とする）となる表示画素に隣接して配置されるゲートライン１１１については上側から画素ＴＦＴ Ｔ２を介して表示画素に接続し、各２行の表示画素のうちの下側となる表示画素に隣接して配置されるゲートライン１１１については下側から画素ＴＦＴ Ｔ２を介して表示画素に接続する。さらに、図１９のようにしてゲートライン１１１を配置することによって各２行の表示画素の間に生じる空き領域にセンサゲートライン１２１を配置する。
【００８０】
図２０は、ゲートライン１１１、センサゲートライン１２１、容量ライン１５１のレイアウトについて示した図である。これらの配線は何れもＴＦＴ基板１０１の同一層上に形成される。上述したように、ゲートライン１１１は、表示画素の２行毎に、当該２行の表示画素を挟む領域に配置されている。即ち、ゲートライン１１１は、１行目の表示画素の上側位置及び２行目の表示画素の下側位置、３行目の表示画素の上側位置及び４行目の表示画素の下側位置、…、（Ｎ−１）行目の表示画素の上側位置及びＮ行目の表示画素の下側位置にそれぞれ配置される。また、センサゲートライン１２１は、表示画素の２行毎に、各２行の表示画素の間の位置に配置されている。即ち、センサゲートライン１２１は、１行目の表示画素と２行目の表示画素の間の位置、３行目の表示画素と４行目の表示画素の間の位置、…、（Ｎ−１）行目の表示画素とＮ行目の表示画素の間の位置にそれぞれ配置される。さらに、上述したように、センサゲートライン１２１は、ＴＦＴセンサのゲート電極も兼ねており、各表示画素対に隣接するようにして列方向にも延在されている。
【００８１】
また、本実施形態では図２０に示すように容量ライン１５１も、各表示画素対につき、鏡像関係となるように配置する。即ち、容量ライン１５１は、図２０に示すように、１個の表示画素対に対し、センサゲートライン１２１を挟むように且つ各表示画素の外周部と対向するように引き回されている。
【００８２】
以上のようにしてゲートライン１１１、センサゲートライン１２１、容量ライン１５１を配置することにより、ゲートライン１１１、センサゲートライン１２１、容量ライン１５１の何れもが互いに交差することがない（導通することがない）。さらに、１本のセンサゲートライン１２１で１個の表示画素対に対応した２個分の受光面積のＴＦＴセンサを駆動することが可能である。このようにして、１個の表示画素に対応して１個のＴＦＴセンサを設ける場合に比べてセンサゲートライン１２１の数を半分に削減することができ、これによって表示パネル１０の表示画素当たりの開口率を向上させることが可能である。
【００８３】
また、この場合、ゲートライン１１１とセンサゲートライン１２１とが近接して配設されていないために、ゲートライン１１１に印加される信号電圧とセンサゲートライン１２１に印加される信号電圧との間の干渉が起こらないようにすることができる。これにより、各表示画素による表示状態に薄膜トランジスタ光センサの駆動による影響が生じないようにすることができるとともに、薄膜トランジスタ光センサによるユーザの接触位置の検出に各表示画素の駆動による影響が生じないようにすることができる。
【００８４】
また、図２１は、カラーフィルタ基板１０２に遮光膜１４２が形成された状態の本実施形態の表示パネル１０の正面図である。上述したように、本実施形態のＴＦＴセンサは、表示パネル１０の面内におけるバックライト１０４の反射光を検出するセンサである。即ち、ＴＦＴセンサに外光を入射させる必要がないため、ＴＦＴセンサの部分を遮光膜１４２で完全に覆うことが可能である。このため、表示パネル１０を観察した場合には、表示画素以外の周期構造が視認されない状態となる。表示画素以外の周期構造が視認されてしまうと、画質に悪影響が及ぼすが、本実施形態ではこのような画質への悪影響も抑制することが可能である。
【００８５】
図２１に示すようにして、列方向に隣接配置される２個の表示画素からなる表示画素対に対してゲートライン１１１を鏡像関係に配置している。そして、表示画素対の間に生じる空き領域にセンサゲートライン１２１を配置し、このセンサゲートライン１２１に表示画素の２個分に対応した受光面積を有するＴＦＴセンサを接続している。これによってセンサゲートライン１２１の本数を削減して表示画素の開口率を向上させることが可能である。
【００８６】
また、別のレイアウトとして、図２２に示すように、行方向に隣接した２個の表示画素でなる表示画素対の間にのみ１個のＴＦＴセンサを配置し、このＴＦＴセンサにセンサドレインライン１２２、センサソースライン１２３を接続する。その一方で、表示画素対の間の領域には、ＴＦＴセンサを配置しない。そして、表示パネル１０を正面から見たときに、各ＴＦＴセンサの両隣に隣接して配置される表示画素対のうちの左側の表示画素に隣接して配置されるドレインライン１１２については左側から画素ＴＦＴ Ｔ２を介して表示画素に接続し、右側の表示画素に隣接して配置されるドレインライン１１２については右側から画素ＴＦＴ Ｔ２を介して表示画素に接続する。即ち、ドレインライン１１２は、ＴＦＴセンサが配置されていない領域で対向するように且つセンサドレインライン１２２及びセンサソースライン１２３に対して鏡像関係となるように配置する。この場合には、１個のＴＦＴセンサの列方向長さは１個の表示画素の列方向長さに対応させる。
【００８７】
図２３は、この変形例におけるゲートライン１１１、センサゲートライン１２１、容量ライン１５１のレイアウトについて示した図である。この変形例においては、図２３に示すように、ゲートライン１１１、センサゲートライン１２１、容量ライン１５１の何れも、表示画素の１行毎に、各行の表示画素を挟む領域に配置する。
【００８８】
このような図２２、図２３に示す変形例においては、行方向に隣接配置される２個の表示画素からなる表示画素対の間にのみＴＦＴセンサを配置し、このＴＦＴセンサやセンサドレインライン１２２、センサソースライン１２３に対してドレインライン１１２を鏡像関係に配置している。これによって、ＴＦＴセンサ、センサドレインライン１２２、及びセンサソースライン１２３の数が上述した実施形態の半分になる。これにより、図１９〜図２１に示した変形例に比べてさらに表示画素の開口率を向上させることが可能である。
【００８９】
ここで、この変形例においては、行方向に隣接配置される２個の表示画素を１個の表示画素対としている。しかしながら、１個の表示画素対は任意の偶数列で有っても良い。この場合、ＴＦＴセンサ、センサドレインライン１２２、及びセンサソースライン１２３は、所定の偶数列でなる表示画素対を２等分する位置に設ける。例えば、行方向に隣接配置される４個の表示画素を１個の表示画素対とした場合、ＴＦＴセンサ、センサドレインライン１２２、及びセンサソースライン１２３は、表示画素対内の２列目と３列目の表示画素の間に設ければ良い。
【００９０】
さらなる変形例として、図１９〜図２１に示したレイアウトと図２２、図２３に示したレイアウトとを組み合わせても良い。即ち、図２４に示すように、２行×２列の４個の表示画素でなる表示画素対を行方向に２等分する位置にのみＴＦＴセンサを配置する。この場合の１個のＴＦＴセンサの列方向長さも図１９〜図２１で示した例と同様に表示画素対の列方向長さと一致させる。このような変形例によりさらに表示画素の開口率を向上させることが可能である。
【００９１】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００９２】
さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【符号の説明】
【００９３】
１０…表示パネル、２０…センサドライバ、１０１…ＴＦＴ基板、１０２…カラーフィルタ基板、１０４…バックライト、１０５…絶縁膜、１１１…ゲート電極（ゲートライン）、１１２…ドレイン電極（ドレインライン）、１１３…ソース電極、１１４…画素電極、１２１…ゲート電極（センサゲートライン）、１２２…ドレイン電極（センサドレインライン）、１２３…ソース電極（センサソースライン）、１２４…光電変換部、１２５，１２６…遮光壁、１４１…カラーフィルタ、１４２…遮光膜、１４３…コモン電極、１５１…容量ライン、２０１…スキャンドライバ、２０１１…行方向シフトレジスタ、２０２…電流ドライバ、２０３…サンプルホールド（ＳＨ）回路、２０４…パラレルシリアル変換回路、２０５…アナログ−デジタル変換回路（ＡＤＣ）、３０１…ガラス基板、３０２…封止ガラス、３１１…アノード電極（アノードライン）、３１２…カソード電極、３１３…ＥＬ発光層、３１４…ドレイン電極（データライン）、３１５…絶縁層、３１６…遮光壁、３１７…遮光インク、３１８…セレクトライン、３３１…反射膜
【特許請求の範囲】
【請求項１】
行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、
行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、
列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、
列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、
列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、
列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、
前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定する行方向駆動部と、
前記行方向駆動部によって選択状態に設定された行の前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込む変換回路と、
を具備することを特徴とする光センサ装置。
【請求項２】
前記変換回路は、
前記各第１の薄膜トランジスタ光センサのソース電極を介して一定のドレイン電流を流す定電流源と、
前記各第１の薄膜トランジスタ光センサのドレイン電流により生じた前記各第１の薄膜トランジスタ光センサのソース電極の浮動電圧を前記各第２のトランジスタ光センサのソース電極に出力する複数のバッファ回路と、
前記各第１の薄膜トランジスタ光センサのドレイン電極に定電圧を印加する定電圧源と、
前記各第１の薄膜トランジスタ光センサのドレイン電極と前記各第２の薄膜トランジスタ光センサのドレイン電極とをイマジナリーショートさせるとともに、前記各第２の薄膜トランジスタのドレイン電流を電圧信号に変換する複数の電流−電圧変換回路と、
前記各電流−電圧変換回路から出力される複数の前記電圧信号がパラレル信号として供給され、該パラレル信号をシリアル信号に変換するパラレルシリアル変換回路と、
を有することを特徴とする請求項１に記載の光センサ装置。
【請求項３】
前記変換回路は、
前記各第１のセンサソースラインと前記各第２のセンサソースラインとを介して一定のドレイン電流を流す定電流源と、
回路と、
前記各第１の薄膜トランジスタ光センサのドレイン電極に定電圧を印加する定電圧源と、
前記各第１の薄膜トランジスタ光センサのドレイン電極と前記各第２の薄膜トランジスタ光センサのドレイン電極とをイマジナリーショートさせるとともに、前記各第２の薄膜トランジスタのドレイン電流を電圧信号に変換する複数の電流−電圧変換回路と、
前記各電流−電圧変換回路から出力される複数の前記電圧信号がパラレル信号として供給され、該パラレル信号をシリアル信号に変換するパラレルシリアル変換回路と、
を有することを特徴とする請求項１に記載の光センサ装置。
【請求項４】
前記複数のセンサゲートラインと、前記複数の第１及び第２のセンサドレインラインと、前記複数の第１及び第２のセンサソースラインとは、それぞれ、所定本数毎の複数のグループに分割され、該各グループにおいて、前記所定本数ずつ共通に接続されていることを特徴とする請求項１乃至３の何れかに記載の光センサ装置。
【請求項５】
前記行方向駆動部は、前記第１の薄膜トランジスタ光センサと前記第２の薄膜トランジスタ光センサのオンレベルに対応したセンサ走査信号を出力することを特徴とする請求項１乃至４の何れかに記載の光センサの駆動装置。
【請求項６】
前記複数の光センサは、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて２次元配列された、光学素子を有する複数の表示画素と、を有する表示パネル内に組み込まれ、
前記各走査線と前記各センサゲートラインとは、隣接する２行に配設された前記各表示画素に挟まれた行方向に延在する複数の第１の領域の、少なくとも１行に配設された前記各表示画素を介した互いに異なる前記各第１の領域に配設されていることを特徴とする請求項１乃至５の何れかに光センサの駆動装置。
【請求項７】
前記複数の表示画素は、列方向に隣接して配設された２個の前記表示画素からなり、２次元配列された複数の表示画素対をなし、
前記各走査線は、列方向に隣接する前記各表示画素対の間の前記第１の領域に配設され、
前記各センサゲートラインは、行方向に配列された前記各表示画素対の前記２個の表示画素に挟まれた前記第１の領域に配設され、
前記複数の第１及び第２の薄膜トランジスタ光センサは、行方向に隣接する前記各表示画素対の間の領域に、該各表示画素対に隣接して設けられていることを特徴とする請求項６に記載の光センサ装置。
【請求項８】
前記第１及び第２の薄膜トランジスタ光センサの列方向の長さは、前記表示画素対の列方向の長さに対応した値に設定されていることを特徴とする請求項７に記載の光センサ装置。
【請求項９】
前記複数の光センサは、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて２次元配列された、光学素子を有する複数の表示画素と、を有する表示パネル内に組み込まれ、
前記各信号線と、前記各第１及び第２のセンサドレインラインと、前記各第１及び第２のセンサソースラインとは、隣接する２列に配設された前記各表示画素に挟まれた列方向に延在する複数の第２の領域の、少なくとも１列に配設された前記各表示画素を介した互いに異なる前記各第２の領域に配設されていることを特徴とする請求項１乃至５の何れかに光センサの駆動装置。
【請求項１０】
前記複数の表示画素は、行方向に隣接して配設された偶数個の前記表示画素からなり、２次元配列された複数の表示画素対をなし、
前記各信号線は、行方向に隣接する前記各表示画素対の間の前記第２の領域に配設され、
前記各第１及び第２のセンサドレインラインと前記各第１及び第２のセンサソースラインは、列方向に配列された前記各表示画素対の、前記偶数個の表示画素を行方向に２等分した位置の、該各表示画素に挟まれた前記第２の領域に配設され、
前記各第１及び第２の薄膜トランジスタ光センサは、前記各表示画素対の、前記偶数個の表示画素を行方向に２等分した位置の、該各表示画素に挟まれた領域に設けられていることを特徴とする請求項９に記載の光センサ装置。
【請求項１１】
前記各表示画素対は、行方向に隣接して配設された２個の前記表示画素からなり、
前記各第１及び第２のセンサドレインラインと前記各第１及び第２のセンサソースラインは、列方向に配列された前記各表示画素対の前記各表示画素に挟まれた前記第２の領域に配設され、
前記各第１及び第２の薄膜トランジスタ光センサは、前記各表示画素対の各表示画素に挟まれた領域に設けられていることを特徴とする請求項１０に記載の光センサ装置。
【請求項１２】
前記第１及び第２の薄膜トランジスタ光センサの列方向の長さは、前記表示画素の列方向長さに対応した値に設定されていることを特徴とする請求項１０又は１１に記載の光センサ装置。
【請求項１３】
前記表示画素は、前記光学素子として液晶表示素子を備えることを特徴とする請求項９乃至１２の何れかに記載の光センサ装置。
【請求項１４】
前記表示画素は、前記光学素子として有機エレクトロルミネッセンス素子からなる発光素子を備えることを特徴とする請求項９乃至１２の何れかに記載の光センサ装置。
【請求項１５】
行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、を有する光センサ装置の駆動方法であって、
前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定するステップと、
前記選択状態に設定された行の前記第１の薄膜トランジスタ光センサ及び前記第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込むステップと、
を含むことを特徴とする光センサ装置の駆動方法。
【請求項１６】
複数の電圧信号をパラレル信号として取り込み、該パラレル信号をシリアル信号に変換して出力するステップを含むことを特徴とする請求項１５に記載の光センサ装置の駆動方法。
【請求項１】
行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、
行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、
列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、
列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、
列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、
列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、
前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定する行方向駆動部と、
前記行方向駆動部によって選択状態に設定された行の前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込む変換回路と、
を具備することを特徴とする光センサ装置。
【請求項２】
前記変換回路は、
前記各第１の薄膜トランジスタ光センサのソース電極を介して一定のドレイン電流を流す定電流源と、
前記各第１の薄膜トランジスタ光センサのドレイン電流により生じた前記各第１の薄膜トランジスタ光センサのソース電極の浮動電圧を前記各第２のトランジスタ光センサのソース電極に出力する複数のバッファ回路と、
前記各第１の薄膜トランジスタ光センサのドレイン電極に定電圧を印加する定電圧源と、
前記各第１の薄膜トランジスタ光センサのドレイン電極と前記各第２の薄膜トランジスタ光センサのドレイン電極とをイマジナリーショートさせるとともに、前記各第２の薄膜トランジスタのドレイン電流を電圧信号に変換する複数の電流−電圧変換回路と、
前記各電流−電圧変換回路から出力される複数の前記電圧信号がパラレル信号として供給され、該パラレル信号をシリアル信号に変換するパラレルシリアル変換回路と、
を有することを特徴とする請求項１に記載の光センサ装置。
【請求項３】
前記変換回路は、
前記各第１のセンサソースラインと前記各第２のセンサソースラインとを介して一定のドレイン電流を流す定電流源と、
回路と、
前記各第１の薄膜トランジスタ光センサのドレイン電極に定電圧を印加する定電圧源と、
前記各第１の薄膜トランジスタ光センサのドレイン電極と前記各第２の薄膜トランジスタ光センサのドレイン電極とをイマジナリーショートさせるとともに、前記各第２の薄膜トランジスタのドレイン電流を電圧信号に変換する複数の電流−電圧変換回路と、
前記各電流−電圧変換回路から出力される複数の前記電圧信号がパラレル信号として供給され、該パラレル信号をシリアル信号に変換するパラレルシリアル変換回路と、
を有することを特徴とする請求項１に記載の光センサ装置。
【請求項４】
前記複数のセンサゲートラインと、前記複数の第１及び第２のセンサドレインラインと、前記複数の第１及び第２のセンサソースラインとは、それぞれ、所定本数毎の複数のグループに分割され、該各グループにおいて、前記所定本数ずつ共通に接続されていることを特徴とする請求項１乃至３の何れかに記載の光センサ装置。
【請求項５】
前記行方向駆動部は、前記第１の薄膜トランジスタ光センサと前記第２の薄膜トランジスタ光センサのオンレベルに対応したセンサ走査信号を出力することを特徴とする請求項１乃至４の何れかに記載の光センサの駆動装置。
【請求項６】
前記複数の光センサは、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて２次元配列された、光学素子を有する複数の表示画素と、を有する表示パネル内に組み込まれ、
前記各走査線と前記各センサゲートラインとは、隣接する２行に配設された前記各表示画素に挟まれた行方向に延在する複数の第１の領域の、少なくとも１行に配設された前記各表示画素を介した互いに異なる前記各第１の領域に配設されていることを特徴とする請求項１乃至５の何れかに光センサの駆動装置。
【請求項７】
前記複数の表示画素は、列方向に隣接して配設された２個の前記表示画素からなり、２次元配列された複数の表示画素対をなし、
前記各走査線は、列方向に隣接する前記各表示画素対の間の前記第１の領域に配設され、
前記各センサゲートラインは、行方向に配列された前記各表示画素対の前記２個の表示画素に挟まれた前記第１の領域に配設され、
前記複数の第１及び第２の薄膜トランジスタ光センサは、行方向に隣接する前記各表示画素対の間の領域に、該各表示画素対に隣接して設けられていることを特徴とする請求項６に記載の光センサ装置。
【請求項８】
前記第１及び第２の薄膜トランジスタ光センサの列方向の長さは、前記表示画素対の列方向の長さに対応した値に設定されていることを特徴とする請求項７に記載の光センサ装置。
【請求項９】
前記複数の光センサは、行方向に配列された複数の信号線と、列方向に配列された複数の走査線と、前記各信号線と前記各走査線に接続され、該各信号線と該各走査線の交点近傍に配設されて２次元配列された、光学素子を有する複数の表示画素と、を有する表示パネル内に組み込まれ、
前記各信号線と、前記各第１及び第２のセンサドレインラインと、前記各第１及び第２のセンサソースラインとは、隣接する２列に配設された前記各表示画素に挟まれた列方向に延在する複数の第２の領域の、少なくとも１列に配設された前記各表示画素を介した互いに異なる前記各第２の領域に配設されていることを特徴とする請求項１乃至５の何れかに光センサの駆動装置。
【請求項１０】
前記複数の表示画素は、行方向に隣接して配設された偶数個の前記表示画素からなり、２次元配列された複数の表示画素対をなし、
前記各信号線は、行方向に隣接する前記各表示画素対の間の前記第２の領域に配設され、
前記各第１及び第２のセンサドレインラインと前記各第１及び第２のセンサソースラインは、列方向に配列された前記各表示画素対の、前記偶数個の表示画素を行方向に２等分した位置の、該各表示画素に挟まれた前記第２の領域に配設され、
前記各第１及び第２の薄膜トランジスタ光センサは、前記各表示画素対の、前記偶数個の表示画素を行方向に２等分した位置の、該各表示画素に挟まれた領域に設けられていることを特徴とする請求項９に記載の光センサ装置。
【請求項１１】
前記各表示画素対は、行方向に隣接して配設された２個の前記表示画素からなり、
前記各第１及び第２のセンサドレインラインと前記各第１及び第２のセンサソースラインは、列方向に配列された前記各表示画素対の前記各表示画素に挟まれた前記第２の領域に配設され、
前記各第１及び第２の薄膜トランジスタ光センサは、前記各表示画素対の各表示画素に挟まれた領域に設けられていることを特徴とする請求項１０に記載の光センサ装置。
【請求項１２】
前記第１及び第２の薄膜トランジスタ光センサの列方向の長さは、前記表示画素の列方向長さに対応した値に設定されていることを特徴とする請求項１０又は１１に記載の光センサ装置。
【請求項１３】
前記表示画素は、前記光学素子として液晶表示素子を備えることを特徴とする請求項９乃至１２の何れかに記載の光センサ装置。
【請求項１４】
前記表示画素は、前記光学素子として有機エレクトロルミネッセンス素子からなる発光素子を備えることを特徴とする請求項９乃至１２の何れかに記載の光センサ装置。
【請求項１５】
行及び列方向に沿って２次元配列された、半導体層が遮光された複数の第１の薄膜トランジスタ光センサ、及び、半導体層を有し、外部から加えられる外力に応じて前記半導体層への光の入射量が変化する複数の第２の薄膜トランジスタ光センサからなる複数の光センサと、行方向に配設された前記各第１及び各第２の薄膜トランジスタ光センサのゲート電極に共通に接続されて、行方向に配列された複数のセンサゲートラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第１のセンサドレインラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのドレイン電極に共通に接続されて、列方向に配列された複数の第２のセンサドレインラインと、列方向に配設された前記各第１の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第１のセンサソースラインと、列方向に配設された前記各第２の薄膜トランジスタ光センサのソース電極に共通に接続されて、列方向に配列された複数の第２のセンサソースラインと、を有する光センサ装置の駆動方法であって、
前記複数のセンサゲートラインにセンサ走査信号を順次出力して、前記各第１の薄膜トランジスタ光センサ及び前記各第２の薄膜トランジスタ光センサを行単位で順次選択状態に設定するステップと、
前記選択状態に設定された行の前記第１の薄膜トランジスタ光センサ及び前記第２の薄膜トランジスタの各電極の電圧を等電圧とした状態で、前記複数の第２のセンサドレインラインを介して前記各第２の薄膜トランジスタ光センサのドレイン電流に応じた複数の電圧信号を並行して取り込むステップと、
を含むことを特徴とする光センサ装置の駆動方法。
【請求項１６】
複数の電圧信号をパラレル信号として取り込み、該パラレル信号をシリアル信号に変換して出力するステップを含むことを特徴とする請求項１５に記載の光センサ装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１１−２２７８６３（Ｐ２０１１−２２７８６３Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−２６５３８０（Ｐ２０１０−２６５３８０）
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]