利得可変回路
【課題】飽和に強い差動形式の利得可変回路を提供すること。
【解決手段】利得可変回路は、差動増幅回路部Ａと、バイアス回路部Ｂと、コントロール回路部Ｃと、で構成されている。差動増幅回路部Ａは、トランジスタＴｒ１、Ｔｒ２を用いた初段の差動増幅回路と、トランジスタＴｒ３、Ｔｒ４を用いた次段の差動増幅回路との２段増幅回路である。コントロール回路部Ｃの入力端子Ｖｃｏｎｔに制御電圧が印加されない場合は、バイアス回路部ＢによってトランジスタＴｒ１、Ｔｒ２がバイアスされて活性領域で動作し、通常の増幅動作を行う状態となる。入力端子Ｖｃｏｎｔに制御電圧が印加された場合は、通常の増幅動作状態に比べてベース電流は増加するが、コレクタ電流は一定のため、コレクタ−エミッタ間電圧は低下する。その結果、トランジスタＴｒ１、Ｔｒ２は飽和領域で動作し、利得が低下する。
【解決手段】利得可変回路は、差動増幅回路部Ａと、バイアス回路部Ｂと、コントロール回路部Ｃと、で構成されている。差動増幅回路部Ａは、トランジスタＴｒ１、Ｔｒ２を用いた初段の差動増幅回路と、トランジスタＴｒ３、Ｔｒ４を用いた次段の差動増幅回路との２段増幅回路である。コントロール回路部Ｃの入力端子Ｖｃｏｎｔに制御電圧が印加されない場合は、バイアス回路部ＢによってトランジスタＴｒ１、Ｔｒ２がバイアスされて活性領域で動作し、通常の増幅動作を行う状態となる。入力端子Ｖｃｏｎｔに制御電圧が印加された場合は、通常の増幅動作状態に比べてベース電流は増加するが、コレクタ電流は一定のため、コレクタ−エミッタ間電圧は低下する。その結果、トランジスタＴｒ１、Ｔｒ２は飽和領域で動作し、利得が低下する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得を切り替える機能を有した差動形式の利得可変回路に関する。
【背景技術】
【０００２】
従来、利得可変な増幅回路では、バイポーラトランジスタの相互コンダクタンスが電流に比例することを利用し、電流量を制御することで利得の制御を行っている。たとえば特許文献１では、差動増幅回路の共通の電流源の電流量をコントロールする回路を設け、電流量を調整して利得を制御することにより、差動増幅回路に入力された信号がＡＳＫ変調されるようにしている。
【０００３】
また、特許文献２には、電子ボリューム回路を利用したＡＳＫ変調器が示されている。このＡＳＫ変調器では、差動増幅回路の電流源側を入力とし、差動増幅回路をアッテネータとして使用しており、減衰量は、差動増幅回路の２つのトランジスタのバイアスを変えることで制御している。このＡＳＫ変調器は、変調によっても一定の電流が回路に流れ、飽和に強いのが特徴である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１５７４８３
【特許文献２】特開２００７−６７９９２
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１のような電流を制御することで利得を制御する方法では、入力が大きい場合、電流を下げることで利得を下げることになり、回路の動作電流が小さくなっている。そのため、大きな入力に対して出力が飽和してしまう問題があった。
【０００６】
また、現在多くの回路で差動形式が採用されており、利得可変な増幅回路も差動回路形式であることが望まれている。しかし、特許文献２の回路ではＲＦ入力はシングルエンドであり、そのような要望に対応できない。
【０００７】
そこで本発明の目的は、飽和に強い差動形式の利得可変回路を実現することである。
【課題を解決するための手段】
【０００８】
第１の発明は、第１、第２トランジスタと、第１、第２トランジスタのエミッタ／ソースに接続する定電流源とを含む初段の差動増幅回路と、第３、第４トランジスタを含む次段の差動増幅回路と、で構成される２段増幅回路と、２段増幅回路の第１、第２トランジスタのベース／ゲートをバイアスして活性領域／飽和領域で動作させるバイアス回路と、制御電圧を印加することによって、定電流源に流れる電流を変動させずに、第１、第２トランジスタのベース／ゲートを、バイアス回路によるベース／ゲートとエミッタ／ソースとの間のバイアス電圧よりも高い電圧にバイアスして、第１、第２トランジスタを飽和領域／線形領域で動作させるコントロール回路と、を備えることを特徴とする利得可変回路である。
【０００９】
トランジスタは、ｎｐｎ型またはｐｎｐ型のバイポーラトランジスタでもよいし、ｎチャネルまたはｐチャネルのＦＥＴ（電界効果トランジスタ）でもよい。
【００１０】
また、本発明において活性領域とは、バイポーラトランジスタのＩｃ−Ｖｃｅ特性（Ｉｃはコレクタ電流、Ｖｃｅはコレクタ−エミッタ間電圧）において、Ｖｃｅに対してＩｃがほぼ一定の値をとる領域であり、飽和領域とは、Ｖｃｅに対してＩｃがほぼ線形に変化する領域である。なお、バイポーラトランジスタにおける活性領域、飽和領域は、ＦＥＴにおいてはそれぞれ飽和領域、線形領域に対応する。ＦＥＴの飽和領域とは、Ｉｄ−Ｖｄｓ特性（Ｉｄはドレイン電流、Ｖｄｓはドレイン−ソース間電圧）において、Ｖｄｓに対してＩｄがほぼ一定の値をとる領域であり、ＦＥＴの線形領域とは、Ｖｄｓに対してＩｄがほぼ線形に変化する領域である。
【００１１】
第２の発明は、第１の発明において、２段増幅回路は、エミッタ／ソースが第１の抵抗を介して第１トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが第３トランジスタのコレクタ／ドレインに接続された第５トランジスタと、エミッタ／ソースが第２の抵抗を介して第２トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが第４トランジスタのコレクタ／ドレインに接続された第６トランジスタと、をさらに備えていることを特徴とする利得可変回路である。
【００１２】
第３の発明は、第１の発明または第２の発明において、バイアス回路は、第７トランジスタと、ダイオード接続の第８トランジスタを有するカレントミラー回路であり、定電流源は、コレクタ／ドレインが第１、第２トランジスタのエミッタ／ソースに接続され、エミッタ／ソースがグランドに接続された第９トランジスタであり、第７トランジスタのエミッタ／ソースは、第１、第２トランジスタのベース／ゲートに接続され、第８トランジスタのエミッタ／ソースは、第９トランジスタのベース／ゲートに接続されている、ことを特徴とする利得可変回路である。
【００１３】
第４の発明は、第１の発明から第３の発明において、コントロール回路は、コレクタ／ドレイン同士、ベース／ゲート同士が接続された第１０、第１１トランジスタを有し、第１０、第１１トランジスタのエミッタ／ソースは、それぞれ第１、第２トランジスタのベース／ゲートに接続され、第１０、第１１トランジスタのベース／ゲートには、制御電圧が印加される、ことを特徴とする利得可変回路である。
【発明の効果】
【００１４】
本発明によると、第１、第２トランジスタが活性領域／飽和領域で動作する通常の増幅動作を行う状態（伝送状態）と、第１、第２トランジスタが飽和領域／線形領域で動作し、利得が低下する状態（アッテネータ状態）とを、コントロール回路への制御電圧の印加によって切り替えることができる。したがって、本発明の利得可変回路は、入力が大きい場合にアッテネータ状態へと切り替えて飽和を防止するゲインコントロール回路として使用することができる。また、本発明の利得可変回路は、伝送状態と、アッテネータ状態とを切り替えることでＡＳＫ変調に利用することができる。本発明の利得可変回路は、１０〜３０ＧＨｚの準ミリ波帯、３０〜１００ＧＨｚのミリ波帯において有効であり、特に２４〜２６ＧＨｚの帯域に有効である。
【図面の簡単な説明】
【００１５】
【図１】実施例１の利得可変回路の構成を示した回路図。
【図２】入出力パワー特性を示したグラフ。
【図３】Ｖｃｏｎｔの時間波形を示したグラフ。
【図４】電流の時間波形を示したグラフ。
【図５】出力電圧の時間波形を示したグラフ。
【図６】バイポーラトランジスタのＩｃ−Ｖｃｅ特性を示したグラフ。
【発明を実施するための形態】
【００１６】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００１７】
図１は、実施例１の利得可変回路の構成を示した回路図である。利得可変回路は、差動増幅回路部Ａと、バイアス回路部Ｂと、コントロール回路部Ｃと、で構成されている。
【００１８】
差動増幅回路部Ａは、トランジスタＴｒ１、Ｔｒ２を用いた初段の差動増幅回路と、トランジスタＴｒ３、Ｔｒ４を用いた次段の差動増幅回路との２段増幅回路である。トランジスタＴｒ１〜Ｔｒ４は、いずれもｎｐｎ型のバイポーラトランジスタである。
【００１９】
トランジスタＴｒ１、Ｔｒ２のベースは、それぞれキャパシタＣ１、Ｃ２を介して高周波信号の入力端子ＲＦｉｎ１、ＲＦｉｎ２に接続されている。トランジスタＴｒ１、Ｔｒ２のコレクタは、それぞれトランジスタＴｒ３、Ｔｒ４のベースに接続されている。トランジスタＴｒ１、Ｔｒ２のエミッタは、トランジスタＴｒ９のコレクタに接続されていて、トランジスタＴｒ９のエミッタはグランドに接続されている。トランジスタＴｒ９のベースには、後述するバイアス回路部Ｂが接続されている。トランジスタＴｒ９は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ３、Ｔｒ４のコレクタは、それぞれ抵抗Ｒ１、Ｒ２を介して電源端子Ｖｃｃ（５Ｖ）に接続されている。抵抗Ｒ１とトランジスタＴｒ３との間の線路、および抵抗Ｒ２とトランジスタＴｒ４との間の線路には、それぞれ高周波信号の出力端子ＲＦｏｕｔ１、ＲＦｏｕｔ２が接続されている。トランジスタＴｒ３、Ｔｒ４のエミッタは、それぞれ抵抗Ｒ３、Ｒ４を介してグランドに接続されている。また、トランジスタＴｒ３のエミッタとトランジスタＴｒ４のエミッタとは線路により短絡されている。
【００２０】
差動増幅回路部Ａは、さらにｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ５、Ｔｒ６を有している。トランジスタＴｒ５、Ｔｒ６のコレクタは、電源端子Ｖｃｃに接続され、トランジスタＴｒ５、Ｔｒ６のベースは、それぞれ出力端子ＲＦｏｕｔ１、ＲＦｏｕｔ２に接続されている。トランジスタＴｒ５のエミッタは、抵抗Ｒａを介してトランジスタＴｒ１のコレクタ、およびトランジスタＴｒ３のベースに接続されている。また、トランジスタＴｒ６のエミッタは、抵抗Ｒｂを介してトランジスタＴｒ２のコレクタ、およびトランジスタＴｒ４のベースに接続されている。このようにトランジスタＴｒ５、Ｔｒ６、および抵抗Ｒａ、Ｒｂを設けたことで、差動増幅回路部Ａはトランスインピーダンス回路となり、これによって低域から高域まで一定の利得が得られるようにしている。また、トランスインピーダンス回路によるフィードバック効果により、出力インピーダンスが一定となっている。
【００２１】
バイアス回路部Ｂは、トランジスタＴｒ７、ダイオード接続のトランジスタＴｒ８を用いたカレントミラー回路で構成されている。トランジスタＴｒ７、Ｔｒ８は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ７、Ｔｒ８は、ベースがそれぞれ互いに接続されている。トランジスタＴｒ７のコレクタは電源端子Ｖｃｃに接続され、エミッタは直列に接続された抵抗Ｒ５、Ｒ６を介してグランドに接続されている。トランジスタＴｒ８はコレクタとベースが接続されており、またコレクタは抵抗Ｒ７を介して５Ｖの電源端子Ｖｃｃに接続されている。抵抗Ｒ５と抵抗Ｒ６との間の線路と、トランジスタＴｒ９のベースとは、抵抗Ｒ８を介して接続されている。トランジスタＴｒ８のエミッタは、抵抗Ｒ９を介してキャパシタＣ１とトランジスタＴｒ１のベースとの間の線路に接続されていて、抵抗Ｒ１０を介してキャパシタＣ２とトランジスタＴｒ２のベースとの間の線路に接続されている。
【００２２】
コントロール回路部Ｃは、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ１０、Ｔｒ１１を有している。トランジスタＴｒ１０、ＴＲ１１のコレクタ同士、ベース同士は接続されている。トランジスタＴｒ１０のエミッタは、抵抗Ｒ１１を介して、キャパシタＣ１とトランジスタＴｒ１のベースとの間の線路に接続されていて、トランジスタＴｒ１１のエミッタは、抵抗Ｒ１２を介して、キャパシタＣ２とトランジスタＴｒ２のベースとの間の線路に接続されている。また、トランジスタＴｒ１０、ＴＲ１１のベースは、抵抗Ｒ１３を介して、制御電圧の入力端子Ｖｃｏｎｔに接続されている。
【００２３】
この実施例１の利得可変回路では、コントロール回路部Ｃの入力端子Ｖｃｏｎｔの電圧によって、差動増幅回路部Ａの利得を制御することができる。具体的には、Ｖｃｏｎｔ＝０Ｖの時は、通常の増幅動作を行う伝送状態となり、Ｖｃｏｎｔ＝５Ｖの時は、利得が伝送状態よりも下がったアッテネータ状態となる。このような動作となるのは、トランジスタＴｒ１、Ｔｒ２のＩｃ−Ｖｃｅ特性（Ｉｃはコレクタ電流、Ｖｃｅはコレクタ−エミッタ間電圧）における動作領域が、伝送状態では活性領域、アッテネータ状態では飽和領域と切り替わるためである。以下、シミュレーションによる電圧の測定結果とともにその動作を詳しく説明する。
【００２４】
Ｖｃｏｎｔ＝０Ｖの場合、トランジスタＴｒ８のベース−エミッタ間電圧は０．７９Ｖで、トランジスタＴｒ８はオンとなっていた。一方、トランジスタＴｒ１０、Ｔｒ１１のベース−エミッタ間電圧は−２．１９Ｖで逆バイアスとなっており、トランジスタＴｒ１０、Ｔｒ１１はオフとなっていた。したがって、コントロール回路部ＣのトランジスタＴｒ１０、Ｔｒ１１が差動増幅回路部Ａから切り離された状態となっており、バイアス回路部ＢのトランジスタＴｒ８を介して差動増幅回路部ＡのトランジスタＴｒ１、Ｔｒ２のベースがバイアスされている。トランジスタＴｒ１、Ｔｒ２のベース電位は２．１９Ｖであった。この時、トランジスタＴｒ１、Ｔｒ２のコレクタ−エミッタ間電圧は１．１２Ｖであり、Ｉｃ−Ｖｃｅ特性において活性領域で動作している（図６参照）。また、トランジスタＴｒ３、Ｔｒ４のベースは、トランジスタＴｒ１、Ｔｒ２のコレクタ電位２．３６Ｖでバイアスされ、トランジスタＴｒ１とトランジスタＴｒ３、および、トランジスタＴｒ２とトランジスタＴｒ４とで２段の差動増幅が行われている。つまり、通常の増幅動作を行う状態（伝送状態）となっている。
【００２５】
一方、Ｖｃｏｎｔ＝５Ｖの場合、トランジスタＴｒ１０、１１のベース−エミッタ間電圧は０．９６Ｖで順方向バイアスとなり、トランジスタＴｒ１０、１１はオンとなっていた。また、トランジスタＴｒ８のベース−エミッタ間電圧は−０．０２Ｖとなり、トランジスタＴｒ２はオフとなる。つまり、バイアス回路部ＢのトランジスタＴｒ７、Ｔｒ８が差動増幅回路部Ａから切り離された状態となっていて、コントロール回路部ＣのトランジスタＴｒ１０、１１を介してトランジスタＴｒ１、Ｔｒ２のベースはバイアスされる。トランジスタＴｒ１、Ｔｒ２のベース電位は３．０４Ｖであった。このように、トランジスタＴｒ１、２のベースには、Ｖｃｏｎｔ＝０Ｖの伝送状態よりも高い電位がバイアスされ、伝送状態よりもベース電流が増加する。また、トランジスタＴｒ９を流れる電流は、バイアス回路部Ｂによって固定されており、伝送状態と同様の一定の電流が流れている。そのため、トランジスタＴｒ１、２のコレクタ電流は、伝送状態と同一の値である。コレクタ電流が一定のままベース電流が増加するため、トランジスタＴｒ１、Ｔｒ２のコレクタ−エミッタ間電圧は伝送状態の場合よりも低下して０．３Ｖとなり、トランジスタＴｒ１、Ｔｒ２は、Ｉｃ−Ｖｃｅ特性における飽和領域で動作する（図６参照）。この状態の時、トランジスタＴｒ１、Ｔｒ２のコレクタ電位は２．３４Ｖで、伝送状態の時とほとんど変わらない。このため、トランジスタＴｒ３、Ｔｒ４のみの増幅となり、後段１段の差動増幅のみとなるので、全体の利得は低下する。このように、トランジスタＴｒ１、Ｔｒ２が飽和領域で動作する結果、利得が低下した状態（アッテネータ状態）となる。また、飽和領域で動作するため、ベース電流の変動による歪みは小さい。
【００２６】
図２は、シミュレーションにより求めた実施例１の利得可変回路の入出力パワー特性を示したグラフである。入力信号の周波数は２４ＧＨｚとした。Ｖｃｏｎｔ＝０Ｖの伝送状態では、入力−１７ｄＢまでは、入力に対して出力が線形に変化しているが、−１７ｄＢを越えると飽和し始める。これに対してＶｃｏｎｔ＝５Ｖのアッテネータ状態では、入力７ｄＢまで出力は線形に変化している。したがって、入力−１５ｄＢの当たりで伝送状態からアッテネータ状態に切り替えて利得を低下させることで、出力の飽和を防止することができる。
【００２７】
次に、図３のように、Ｖｃｏｎｔを５Ｖ、０Ｖで交互に繰り返しオンオフし、ＡＳＫ変調を行った場合について、シミュレーションにより電流と出力電圧を求めた。入力信号の周波数は２４ＧＨｚとした。図４は、電源端子Ｖｃｃに流れ込む電流の時間波形を示したグラフであり、図５は出力電圧の時間波形を示したグラフである。図４のように、オンオフの切り替え時には電流は変化しているが、ほぼ２３ｍＡを維持していることがわかる。また、図５に示すように、Ｖｃｏｎｔのオンオフに追随して出力電圧がＡＳＫ変調されていることがわかる。
【００２８】
なお、実施例ではトランジスタＴｒ１〜Ｔｒ１１としてｎｐｎ型のバイポーラトランジスタを用いたが、ｐｎｐ型のバイポーラトランジスタを用いてもよい。また、バイポーラトランジスタに替えてｎチャネルまたはｐチャネルのＦＥＴを用いてもよい。
【産業上の利用可能性】
【００２９】
本発明は、準ミリ波帯、ミリ波帯の信号の増幅において出力の飽和を防止するのに有効であり、ゲインコントロール回路やＡＳＫ変調器として利用可能である。
【符号の説明】
【００３０】
Ｔｒ１〜Ｔｒ１１：トランジスタ
Ｒ１〜１３：抵抗
Ｃ１、Ｃ２：キャパシタ
【技術分野】
【０００１】
本発明は、利得を切り替える機能を有した差動形式の利得可変回路に関する。
【背景技術】
【０００２】
従来、利得可変な増幅回路では、バイポーラトランジスタの相互コンダクタンスが電流に比例することを利用し、電流量を制御することで利得の制御を行っている。たとえば特許文献１では、差動増幅回路の共通の電流源の電流量をコントロールする回路を設け、電流量を調整して利得を制御することにより、差動増幅回路に入力された信号がＡＳＫ変調されるようにしている。
【０００３】
また、特許文献２には、電子ボリューム回路を利用したＡＳＫ変調器が示されている。このＡＳＫ変調器では、差動増幅回路の電流源側を入力とし、差動増幅回路をアッテネータとして使用しており、減衰量は、差動増幅回路の２つのトランジスタのバイアスを変えることで制御している。このＡＳＫ変調器は、変調によっても一定の電流が回路に流れ、飽和に強いのが特徴である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１５７４８３
【特許文献２】特開２００７−６７９９２
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１のような電流を制御することで利得を制御する方法では、入力が大きい場合、電流を下げることで利得を下げることになり、回路の動作電流が小さくなっている。そのため、大きな入力に対して出力が飽和してしまう問題があった。
【０００６】
また、現在多くの回路で差動形式が採用されており、利得可変な増幅回路も差動回路形式であることが望まれている。しかし、特許文献２の回路ではＲＦ入力はシングルエンドであり、そのような要望に対応できない。
【０００７】
そこで本発明の目的は、飽和に強い差動形式の利得可変回路を実現することである。
【課題を解決するための手段】
【０００８】
第１の発明は、第１、第２トランジスタと、第１、第２トランジスタのエミッタ／ソースに接続する定電流源とを含む初段の差動増幅回路と、第３、第４トランジスタを含む次段の差動増幅回路と、で構成される２段増幅回路と、２段増幅回路の第１、第２トランジスタのベース／ゲートをバイアスして活性領域／飽和領域で動作させるバイアス回路と、制御電圧を印加することによって、定電流源に流れる電流を変動させずに、第１、第２トランジスタのベース／ゲートを、バイアス回路によるベース／ゲートとエミッタ／ソースとの間のバイアス電圧よりも高い電圧にバイアスして、第１、第２トランジスタを飽和領域／線形領域で動作させるコントロール回路と、を備えることを特徴とする利得可変回路である。
【０００９】
トランジスタは、ｎｐｎ型またはｐｎｐ型のバイポーラトランジスタでもよいし、ｎチャネルまたはｐチャネルのＦＥＴ（電界効果トランジスタ）でもよい。
【００１０】
また、本発明において活性領域とは、バイポーラトランジスタのＩｃ−Ｖｃｅ特性（Ｉｃはコレクタ電流、Ｖｃｅはコレクタ−エミッタ間電圧）において、Ｖｃｅに対してＩｃがほぼ一定の値をとる領域であり、飽和領域とは、Ｖｃｅに対してＩｃがほぼ線形に変化する領域である。なお、バイポーラトランジスタにおける活性領域、飽和領域は、ＦＥＴにおいてはそれぞれ飽和領域、線形領域に対応する。ＦＥＴの飽和領域とは、Ｉｄ−Ｖｄｓ特性（Ｉｄはドレイン電流、Ｖｄｓはドレイン−ソース間電圧）において、Ｖｄｓに対してＩｄがほぼ一定の値をとる領域であり、ＦＥＴの線形領域とは、Ｖｄｓに対してＩｄがほぼ線形に変化する領域である。
【００１１】
第２の発明は、第１の発明において、２段増幅回路は、エミッタ／ソースが第１の抵抗を介して第１トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが第３トランジスタのコレクタ／ドレインに接続された第５トランジスタと、エミッタ／ソースが第２の抵抗を介して第２トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが第４トランジスタのコレクタ／ドレインに接続された第６トランジスタと、をさらに備えていることを特徴とする利得可変回路である。
【００１２】
第３の発明は、第１の発明または第２の発明において、バイアス回路は、第７トランジスタと、ダイオード接続の第８トランジスタを有するカレントミラー回路であり、定電流源は、コレクタ／ドレインが第１、第２トランジスタのエミッタ／ソースに接続され、エミッタ／ソースがグランドに接続された第９トランジスタであり、第７トランジスタのエミッタ／ソースは、第１、第２トランジスタのベース／ゲートに接続され、第８トランジスタのエミッタ／ソースは、第９トランジスタのベース／ゲートに接続されている、ことを特徴とする利得可変回路である。
【００１３】
第４の発明は、第１の発明から第３の発明において、コントロール回路は、コレクタ／ドレイン同士、ベース／ゲート同士が接続された第１０、第１１トランジスタを有し、第１０、第１１トランジスタのエミッタ／ソースは、それぞれ第１、第２トランジスタのベース／ゲートに接続され、第１０、第１１トランジスタのベース／ゲートには、制御電圧が印加される、ことを特徴とする利得可変回路である。
【発明の効果】
【００１４】
本発明によると、第１、第２トランジスタが活性領域／飽和領域で動作する通常の増幅動作を行う状態（伝送状態）と、第１、第２トランジスタが飽和領域／線形領域で動作し、利得が低下する状態（アッテネータ状態）とを、コントロール回路への制御電圧の印加によって切り替えることができる。したがって、本発明の利得可変回路は、入力が大きい場合にアッテネータ状態へと切り替えて飽和を防止するゲインコントロール回路として使用することができる。また、本発明の利得可変回路は、伝送状態と、アッテネータ状態とを切り替えることでＡＳＫ変調に利用することができる。本発明の利得可変回路は、１０〜３０ＧＨｚの準ミリ波帯、３０〜１００ＧＨｚのミリ波帯において有効であり、特に２４〜２６ＧＨｚの帯域に有効である。
【図面の簡単な説明】
【００１５】
【図１】実施例１の利得可変回路の構成を示した回路図。
【図２】入出力パワー特性を示したグラフ。
【図３】Ｖｃｏｎｔの時間波形を示したグラフ。
【図４】電流の時間波形を示したグラフ。
【図５】出力電圧の時間波形を示したグラフ。
【図６】バイポーラトランジスタのＩｃ−Ｖｃｅ特性を示したグラフ。
【発明を実施するための形態】
【００１６】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００１７】
図１は、実施例１の利得可変回路の構成を示した回路図である。利得可変回路は、差動増幅回路部Ａと、バイアス回路部Ｂと、コントロール回路部Ｃと、で構成されている。
【００１８】
差動増幅回路部Ａは、トランジスタＴｒ１、Ｔｒ２を用いた初段の差動増幅回路と、トランジスタＴｒ３、Ｔｒ４を用いた次段の差動増幅回路との２段増幅回路である。トランジスタＴｒ１〜Ｔｒ４は、いずれもｎｐｎ型のバイポーラトランジスタである。
【００１９】
トランジスタＴｒ１、Ｔｒ２のベースは、それぞれキャパシタＣ１、Ｃ２を介して高周波信号の入力端子ＲＦｉｎ１、ＲＦｉｎ２に接続されている。トランジスタＴｒ１、Ｔｒ２のコレクタは、それぞれトランジスタＴｒ３、Ｔｒ４のベースに接続されている。トランジスタＴｒ１、Ｔｒ２のエミッタは、トランジスタＴｒ９のコレクタに接続されていて、トランジスタＴｒ９のエミッタはグランドに接続されている。トランジスタＴｒ９のベースには、後述するバイアス回路部Ｂが接続されている。トランジスタＴｒ９は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ３、Ｔｒ４のコレクタは、それぞれ抵抗Ｒ１、Ｒ２を介して電源端子Ｖｃｃ（５Ｖ）に接続されている。抵抗Ｒ１とトランジスタＴｒ３との間の線路、および抵抗Ｒ２とトランジスタＴｒ４との間の線路には、それぞれ高周波信号の出力端子ＲＦｏｕｔ１、ＲＦｏｕｔ２が接続されている。トランジスタＴｒ３、Ｔｒ４のエミッタは、それぞれ抵抗Ｒ３、Ｒ４を介してグランドに接続されている。また、トランジスタＴｒ３のエミッタとトランジスタＴｒ４のエミッタとは線路により短絡されている。
【００２０】
差動増幅回路部Ａは、さらにｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ５、Ｔｒ６を有している。トランジスタＴｒ５、Ｔｒ６のコレクタは、電源端子Ｖｃｃに接続され、トランジスタＴｒ５、Ｔｒ６のベースは、それぞれ出力端子ＲＦｏｕｔ１、ＲＦｏｕｔ２に接続されている。トランジスタＴｒ５のエミッタは、抵抗Ｒａを介してトランジスタＴｒ１のコレクタ、およびトランジスタＴｒ３のベースに接続されている。また、トランジスタＴｒ６のエミッタは、抵抗Ｒｂを介してトランジスタＴｒ２のコレクタ、およびトランジスタＴｒ４のベースに接続されている。このようにトランジスタＴｒ５、Ｔｒ６、および抵抗Ｒａ、Ｒｂを設けたことで、差動増幅回路部Ａはトランスインピーダンス回路となり、これによって低域から高域まで一定の利得が得られるようにしている。また、トランスインピーダンス回路によるフィードバック効果により、出力インピーダンスが一定となっている。
【００２１】
バイアス回路部Ｂは、トランジスタＴｒ７、ダイオード接続のトランジスタＴｒ８を用いたカレントミラー回路で構成されている。トランジスタＴｒ７、Ｔｒ８は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ７、Ｔｒ８は、ベースがそれぞれ互いに接続されている。トランジスタＴｒ７のコレクタは電源端子Ｖｃｃに接続され、エミッタは直列に接続された抵抗Ｒ５、Ｒ６を介してグランドに接続されている。トランジスタＴｒ８はコレクタとベースが接続されており、またコレクタは抵抗Ｒ７を介して５Ｖの電源端子Ｖｃｃに接続されている。抵抗Ｒ５と抵抗Ｒ６との間の線路と、トランジスタＴｒ９のベースとは、抵抗Ｒ８を介して接続されている。トランジスタＴｒ８のエミッタは、抵抗Ｒ９を介してキャパシタＣ１とトランジスタＴｒ１のベースとの間の線路に接続されていて、抵抗Ｒ１０を介してキャパシタＣ２とトランジスタＴｒ２のベースとの間の線路に接続されている。
【００２２】
コントロール回路部Ｃは、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ１０、Ｔｒ１１を有している。トランジスタＴｒ１０、ＴＲ１１のコレクタ同士、ベース同士は接続されている。トランジスタＴｒ１０のエミッタは、抵抗Ｒ１１を介して、キャパシタＣ１とトランジスタＴｒ１のベースとの間の線路に接続されていて、トランジスタＴｒ１１のエミッタは、抵抗Ｒ１２を介して、キャパシタＣ２とトランジスタＴｒ２のベースとの間の線路に接続されている。また、トランジスタＴｒ１０、ＴＲ１１のベースは、抵抗Ｒ１３を介して、制御電圧の入力端子Ｖｃｏｎｔに接続されている。
【００２３】
この実施例１の利得可変回路では、コントロール回路部Ｃの入力端子Ｖｃｏｎｔの電圧によって、差動増幅回路部Ａの利得を制御することができる。具体的には、Ｖｃｏｎｔ＝０Ｖの時は、通常の増幅動作を行う伝送状態となり、Ｖｃｏｎｔ＝５Ｖの時は、利得が伝送状態よりも下がったアッテネータ状態となる。このような動作となるのは、トランジスタＴｒ１、Ｔｒ２のＩｃ−Ｖｃｅ特性（Ｉｃはコレクタ電流、Ｖｃｅはコレクタ−エミッタ間電圧）における動作領域が、伝送状態では活性領域、アッテネータ状態では飽和領域と切り替わるためである。以下、シミュレーションによる電圧の測定結果とともにその動作を詳しく説明する。
【００２４】
Ｖｃｏｎｔ＝０Ｖの場合、トランジスタＴｒ８のベース−エミッタ間電圧は０．７９Ｖで、トランジスタＴｒ８はオンとなっていた。一方、トランジスタＴｒ１０、Ｔｒ１１のベース−エミッタ間電圧は−２．１９Ｖで逆バイアスとなっており、トランジスタＴｒ１０、Ｔｒ１１はオフとなっていた。したがって、コントロール回路部ＣのトランジスタＴｒ１０、Ｔｒ１１が差動増幅回路部Ａから切り離された状態となっており、バイアス回路部ＢのトランジスタＴｒ８を介して差動増幅回路部ＡのトランジスタＴｒ１、Ｔｒ２のベースがバイアスされている。トランジスタＴｒ１、Ｔｒ２のベース電位は２．１９Ｖであった。この時、トランジスタＴｒ１、Ｔｒ２のコレクタ−エミッタ間電圧は１．１２Ｖであり、Ｉｃ−Ｖｃｅ特性において活性領域で動作している（図６参照）。また、トランジスタＴｒ３、Ｔｒ４のベースは、トランジスタＴｒ１、Ｔｒ２のコレクタ電位２．３６Ｖでバイアスされ、トランジスタＴｒ１とトランジスタＴｒ３、および、トランジスタＴｒ２とトランジスタＴｒ４とで２段の差動増幅が行われている。つまり、通常の増幅動作を行う状態（伝送状態）となっている。
【００２５】
一方、Ｖｃｏｎｔ＝５Ｖの場合、トランジスタＴｒ１０、１１のベース−エミッタ間電圧は０．９６Ｖで順方向バイアスとなり、トランジスタＴｒ１０、１１はオンとなっていた。また、トランジスタＴｒ８のベース−エミッタ間電圧は−０．０２Ｖとなり、トランジスタＴｒ２はオフとなる。つまり、バイアス回路部ＢのトランジスタＴｒ７、Ｔｒ８が差動増幅回路部Ａから切り離された状態となっていて、コントロール回路部ＣのトランジスタＴｒ１０、１１を介してトランジスタＴｒ１、Ｔｒ２のベースはバイアスされる。トランジスタＴｒ１、Ｔｒ２のベース電位は３．０４Ｖであった。このように、トランジスタＴｒ１、２のベースには、Ｖｃｏｎｔ＝０Ｖの伝送状態よりも高い電位がバイアスされ、伝送状態よりもベース電流が増加する。また、トランジスタＴｒ９を流れる電流は、バイアス回路部Ｂによって固定されており、伝送状態と同様の一定の電流が流れている。そのため、トランジスタＴｒ１、２のコレクタ電流は、伝送状態と同一の値である。コレクタ電流が一定のままベース電流が増加するため、トランジスタＴｒ１、Ｔｒ２のコレクタ−エミッタ間電圧は伝送状態の場合よりも低下して０．３Ｖとなり、トランジスタＴｒ１、Ｔｒ２は、Ｉｃ−Ｖｃｅ特性における飽和領域で動作する（図６参照）。この状態の時、トランジスタＴｒ１、Ｔｒ２のコレクタ電位は２．３４Ｖで、伝送状態の時とほとんど変わらない。このため、トランジスタＴｒ３、Ｔｒ４のみの増幅となり、後段１段の差動増幅のみとなるので、全体の利得は低下する。このように、トランジスタＴｒ１、Ｔｒ２が飽和領域で動作する結果、利得が低下した状態（アッテネータ状態）となる。また、飽和領域で動作するため、ベース電流の変動による歪みは小さい。
【００２６】
図２は、シミュレーションにより求めた実施例１の利得可変回路の入出力パワー特性を示したグラフである。入力信号の周波数は２４ＧＨｚとした。Ｖｃｏｎｔ＝０Ｖの伝送状態では、入力−１７ｄＢまでは、入力に対して出力が線形に変化しているが、−１７ｄＢを越えると飽和し始める。これに対してＶｃｏｎｔ＝５Ｖのアッテネータ状態では、入力７ｄＢまで出力は線形に変化している。したがって、入力−１５ｄＢの当たりで伝送状態からアッテネータ状態に切り替えて利得を低下させることで、出力の飽和を防止することができる。
【００２７】
次に、図３のように、Ｖｃｏｎｔを５Ｖ、０Ｖで交互に繰り返しオンオフし、ＡＳＫ変調を行った場合について、シミュレーションにより電流と出力電圧を求めた。入力信号の周波数は２４ＧＨｚとした。図４は、電源端子Ｖｃｃに流れ込む電流の時間波形を示したグラフであり、図５は出力電圧の時間波形を示したグラフである。図４のように、オンオフの切り替え時には電流は変化しているが、ほぼ２３ｍＡを維持していることがわかる。また、図５に示すように、Ｖｃｏｎｔのオンオフに追随して出力電圧がＡＳＫ変調されていることがわかる。
【００２８】
なお、実施例ではトランジスタＴｒ１〜Ｔｒ１１としてｎｐｎ型のバイポーラトランジスタを用いたが、ｐｎｐ型のバイポーラトランジスタを用いてもよい。また、バイポーラトランジスタに替えてｎチャネルまたはｐチャネルのＦＥＴを用いてもよい。
【産業上の利用可能性】
【００２９】
本発明は、準ミリ波帯、ミリ波帯の信号の増幅において出力の飽和を防止するのに有効であり、ゲインコントロール回路やＡＳＫ変調器として利用可能である。
【符号の説明】
【００３０】
Ｔｒ１〜Ｔｒ１１：トランジスタ
Ｒ１〜１３：抵抗
Ｃ１、Ｃ２：キャパシタ
【特許請求の範囲】
【請求項１】
第１、第２トランジスタと、前記第１、第２トランジスタのエミッタ／ソースに接続する定電流源とを含む初段の差動増幅回路と、第３、第４トランジスタを含む次段の差動増幅回路と、で構成される２段増幅回路と、
前記２段増幅回路の前記第１、第２トランジスタのベース／ゲートをバイアスして活性領域／飽和領域で動作させるバイアス回路と、
制御電圧を印加することによって、前記定電流源に流れる電流を変動させずに、前記第１、第２トランジスタのベース／ゲートを、前記バイアス回路によるベース／ゲートとエミッタ／ソースとの間のバイアス電圧よりも高い電圧にバイアスして、前記第１、第２トランジスタを飽和領域／線形領域で動作させるコントロール回路と、
を備えることを特徴とする利得可変回路。
【請求項２】
前記２段増幅回路は、
エミッタ／ソースが第１の抵抗を介して前記第１トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが前記第３トランジスタのコレクタ／ドレインに接続された第５トランジスタと、
エミッタ／ソースが第２の抵抗を介して前記第２トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが前記第４トランジスタのコレクタ／ドレインに接続された第６トランジスタと、
をさらに備えていることを特徴とする請求項１に記載の利得可変回路。
【請求項３】
前記バイアス回路は、第７トランジスタと、ダイオード接続の第８トランジスタを有するカレントミラー回路であり、
前記定電流源は、コレクタ／ドレインが前記第１、第２トランジスタのエミッタ／ソースに接続され、エミッタ／ソースがグランドに接続された第９トランジスタであり、
前記第７トランジスタのエミッタ／ソースは、前記第１、第２トランジスタのベース／ゲートに接続され、
前記第８トランジスタのエミッタ／ソースは、前記第９トランジスタのベース／ゲートに接続されている、
ことを特徴とする請求項１または請求項２に記載の利得可変回路。
【請求項４】
前記コントロール回路は、コレクタ／ドレイン同士、ベース／ゲート同士が接続された第１０、第１１トランジスタを有し、
第１０、第１１トランジスタのエミッタ／ソースは、それぞれ前記第１、第２トランジスタのベース／ゲートに接続され、
第１０、第１１トランジスタのベース／ゲートには、制御電圧が印加される、
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の利得可変回路。
【請求項１】
第１、第２トランジスタと、前記第１、第２トランジスタのエミッタ／ソースに接続する定電流源とを含む初段の差動増幅回路と、第３、第４トランジスタを含む次段の差動増幅回路と、で構成される２段増幅回路と、
前記２段増幅回路の前記第１、第２トランジスタのベース／ゲートをバイアスして活性領域／飽和領域で動作させるバイアス回路と、
制御電圧を印加することによって、前記定電流源に流れる電流を変動させずに、前記第１、第２トランジスタのベース／ゲートを、前記バイアス回路によるベース／ゲートとエミッタ／ソースとの間のバイアス電圧よりも高い電圧にバイアスして、前記第１、第２トランジスタを飽和領域／線形領域で動作させるコントロール回路と、
を備えることを特徴とする利得可変回路。
【請求項２】
前記２段増幅回路は、
エミッタ／ソースが第１の抵抗を介して前記第１トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが前記第３トランジスタのコレクタ／ドレインに接続された第５トランジスタと、
エミッタ／ソースが第２の抵抗を介して前記第２トランジスタのコレクタ／ドレインに接続され、ベース／ゲートが前記第４トランジスタのコレクタ／ドレインに接続された第６トランジスタと、
をさらに備えていることを特徴とする請求項１に記載の利得可変回路。
【請求項３】
前記バイアス回路は、第７トランジスタと、ダイオード接続の第８トランジスタを有するカレントミラー回路であり、
前記定電流源は、コレクタ／ドレインが前記第１、第２トランジスタのエミッタ／ソースに接続され、エミッタ／ソースがグランドに接続された第９トランジスタであり、
前記第７トランジスタのエミッタ／ソースは、前記第１、第２トランジスタのベース／ゲートに接続され、
前記第８トランジスタのエミッタ／ソースは、前記第９トランジスタのベース／ゲートに接続されている、
ことを特徴とする請求項１または請求項２に記載の利得可変回路。
【請求項４】
前記コントロール回路は、コレクタ／ドレイン同士、ベース／ゲート同士が接続された第１０、第１１トランジスタを有し、
第１０、第１１トランジスタのエミッタ／ソースは、それぞれ前記第１、第２トランジスタのベース／ゲートに接続され、
第１０、第１１トランジスタのベース／ゲートには、制御電圧が印加される、
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の利得可変回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１１９９６８（Ｐ２０１１−１１９９６８Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７５３３５（Ｐ２００９−２７５３３５）
【出願日】平成２１年１２月３日（２００９．１２．３）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月３日（２００９．１２．３）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]