半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
【課題】信頼性の高い半導体ウエハ、半導体チップ、及びこの半導体チップを搭載した半導体装置を提供すること。
【解決手段】本発明に係る半導体ウエハ50は、スクライブ線領域1と、スクライブ線領域1により区画される複数の素子形成領域2有する半導体ウエハ50であって、スクライブ線領域1に配設された導電性パターン30と、導電性パターン30のうち、少なくともスクライブ線領域1に沿ってダイシングすることにより得られる半導体チップ51の側面に露出する、若しくは露出する可能性のある導電性パターン30の上層に、当該導電性パターン30と対向配置するように形成された島状のパッシベーション膜20と、を備える。
【解決手段】本発明に係る半導体ウエハ50は、スクライブ線領域1と、スクライブ線領域1により区画される複数の素子形成領域2有する半導体ウエハ50であって、スクライブ線領域1に配設された導電性パターン30と、導電性パターン30のうち、少なくともスクライブ線領域1に沿ってダイシングすることにより得られる半導体チップ51の側面に露出する、若しくは露出する可能性のある導電性パターン30の上層に、当該導電性パターン30と対向配置するように形成された島状のパッシベーション膜20と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体ウエハ、半導体チップ、及びその半導体チップを搭載した半導体装置に関する。さらに、半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体ウエハは、スクライブ線領域により複数の素子形成領域が区画されている。半導体チップは、後工程において、スクライブ線領域に沿ってダイシングすることにより取り出される。ダイシングは、ブレード等を用いて半導体ウエハを切削することにより行われる。この際、スクライブ線領域内にダメージが発生し、そのダメージが素子形成領域に伝達されてしまう場合がある。
【0003】
素子形成領域にダメージが伝達されてしまった場合には、半導体チップの信頼性が低下してしまうことは避けられない。そこで、ダイシング工程時のスクライブ線領域内のダメージに起因する半導体装置の信頼性低下を抑制する技術が提案されている(特許文献1、2)。
【0004】
図12に、特許文献1に記載の半導体ウエハ150の部分拡大平面図を、図13に、図12のXII−XII切断部断面図を示す。半導体ウエハ150には、図12に示すように、矩形状の複数の半導体チップ領域102、及びこの半導体チップ領域102を取り囲むスクライブ線領域101がある。また、半導体ウエハ150は、半導体基板145上に第1の層間絶縁膜140、拡散防止膜141、低誘電率膜142、パッシベーション膜110等を備える(図13参照)。
【0005】
スクライブ線領域101内の半導体チップ領域102との境界付近には、図12に示すように、半導体チップ領域102を取り囲むように無端状の溝107、108が形成されている。この溝107、108は、図13に示すように、半導体基板145まで貫通する分離溝となっている。また、スクライブ線領域101の図12中のY軸方向には、TEG(test element group)用のパッドの金属パターン130が形成されている。
【0006】
上記構成の半導体ウエハ150は、ダイシング工程において、ブレード装置(不図示)によりX軸方向の溝107を含むようにX軸方向のスクライブ線領域101をダイシングする。その後、Y軸方向の溝108を含むようにY軸方向のスクライブ線領域101をダイシングする。上記特許文献1には、半導体チップ領域102の近傍に、半導体基板145の表面が露出する深さの溝107、108を配設することにより、ダイシング時のダメージを半導体チップ領域102に伝わり難くすることができる旨が記載されている。
【0007】
図14に、特許文献2に記載の半導体装置の部分拡大断面図を示す。この半導体装置152は、銅配線130、層間接続部131、低誘電率膜132a〜132c、酸化珪素膜133、134、表面保護膜110a、シールリング109、溝部107a等を備える。
【0008】
溝部107aは、図14に示すように、シールリング109よりも外側において、酸化珪素膜133の膜厚が薄くなる領域を形成するために設けている。これにより、ダイシング時の機械的なストレスにより、シリコン基板145aの端面に欠け139が生じた場合においても、ダイシング時のダメージによる剥離が、シールリングに到達することを抑制することができる旨が記載されている。
【0009】
特許文献3には、ダイシングプロセスの際のスクライブ線領域内のダメージを防止する技術ではないが、スクライブ線領域の両端、すなわちチップ領域との境界に、チップ領域を取り囲むようにパッシベーション膜の開口部を設ける構成が開示されている。図15に、特許文献3に記載のダイシング前の半導体集積回路装置(半導体ウエハ)150bの要部断面図を示す。半導体ウエハ150bは、半導体基板(不図示)上に複数の素子が形成された半導体チップ領域102bと、これを取り囲むスクライブ線領域101bにより構成される。
【0010】
スクライブ線領域101bには、酸化シリコン膜からなる絶縁層140の上層に金属膜130b、パッシベーション膜110bが形成されている。パッシベーション膜110bには、半導体チップ領域102を取り囲むように無端状の溝107bが形成されている。
【特許文献1】特開2006−108489号公報 段落番号0015−0035、図3,4
【特許文献2】特開2006−140404号公報 段落番号0021−0056、図1−4
【特許文献3】特開2006−203215号公報 図23
【発明の開示】
【発明が解決しようとする課題】
【0011】
近時においては、チップシュリンクの要請に応えるべく、スクライブ線領域の幅の狭線化が進んでいる。このため、ダイシング切断面と、素子形成領域の間のマージンが減少し、以前にも増してダイシング工程において発生するスクライブ線領域内のダメージが半導体チップ領域に伝達されやすくなっている。従って、スクライブ線領域の狭線化にも対応可能な信頼性の高い半導体装置を提供する技術が強く求められている。
【0012】
上記特許文献1においては、無端状の溝107、108を半導体基板145まで貫通する構成としているので、エッチングにより溝を形成する場合には、エッチング時間が長くなってしまうという問題がある。また、スクライブ線領域内に配設する金属パターン130は、溝107、108より内側に配設しなければならないという制約がある。
【0013】
上記特許文献2は、低誘電率膜を使用した半導体装置において、シールリング内部のクラックを防止する方法として有効な手段であるが、スクライブ線領域の幅の狭線化にも対応可能な半導体装置を提供する方法については何ら開示されていない。
【0014】
上記特許文献3は、バンプ形成時の不具合を解消するための構成が開示されているが、スクライブ線領域の幅の狭線化にも対応可能な半導体装置を提供する方法については何ら開示されていない。
【課題を解決するための手段】
【0015】
本発明に係る半導体ウエハは、スクライブ線領域と、前記スクライブ線領域により区画される複数の素子形成領域を有する半導体ウエハであって、前記スクライブ線領域に島状に配設された導電性パターンと、前記導電性パターンのうち、少なくとも前記スクライブ線領域に沿ってダイシングすることにより得られる半導体チップのダイシングカット面に露出、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置するように形成された島状のパッシベーション膜と、を備えるものである。ここで、「露出する可能性のある」とは、ダイシングの際のブレードの位置合わせ精度の限界によって、導電性パターンがダイシングカット面に残存して露出する可能性があることを意味する。
【0016】
本発明に係る半導体ウエハによれば、半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に島状のパッシベーション膜を設けているので、半導体チップとして取り出した際に露出する導電性パターンの剥離を防止することができる。その結果、導電性パターンが飛散してショート不良を引き起こすことを防止できる。また、スクライブ線領域上において島状にパッシベーション膜を形成することにより素子形成領域と分断しているので、ダイシング工程でスクライブ線領域のパッシベーション膜にクラックが発生した場合においても、そのクラックが素子形成領域に達してしまうことを防止することができる。
【0017】
本発明に係る第1の態様の半導体チップは、上記半導体ウエハを、前記スクライブ線領域に沿ってダイシングすることにより分断されたものである。
【0018】
本発明に係る第2の態様の半導体チップは、半導体基板上に素子形成領域を備える半導体チップであって、ダイシングカット面に露出する島状のパッシベーション膜を前記素子形成領域の外側に区画される額縁領域に複数備え、当該パッシベーション膜は、前記素子形成領域のパッシベーション膜と分断されているものである。
【0019】
本発明に係る半導体装置は、上記半導体チップを搭載したものである。
【0020】
本発明に係る半導体装置の製造方法は、スクライブ線領域と、前記スクライブ線領域により区画された複数の素子形成領域を有する半導体ウエハを用意し、前記スクライブ線領域に、導電性パターンを形成し、前記導電性パターンのうち、前記スクライブ線領域に沿ってダイシングした際に半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置するように島状のパッシベーション膜を形成し、前記スクライブ線領域に沿ってダイシングすることにより半導体チップを取り出すものである。
【発明の効果】
【0021】
本発明によれば、信頼性の高い半導体ウエハ、半導体チップ、及びこの半導体チップを搭載した半導体装置を提供することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【0022】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【0023】
[実施形態1]
図1は、本実施形態に係る半導体ウエハ50を説明するための模式的平面図である。半導体ウエハ50は、同図に示すように、スクライブ線領域1、及びスクライブ線領域1により区画される複数の素子形成領域2を有する。素子形成領域2は、配線、トランジスタ、抵抗等の素子が形成される領域であり、縦、横方向に整列して形成されている。一方、スクライブ線領域1は、ダイシングカットが行われる領域であり、図1に示すカットライン3に沿ってカットされることにより、素子形成領域2が個々に分断されて半導体チップが得られる。半導体チップは、素子形成領域2と、スクライブ線領域1のダイシングカットによりカットされなかった領域(以下、「額縁領域5」と云う)により構成される。
【0024】
図2に、本実施形態1に係る半導体ウエハ50の部分拡大平面図を示す。素子形成領域2は、半導体チップの素子形成領域2を保護するためのパッシベーション膜(以下、「C−パッシベーション膜」と云う)10により被覆されている。C−パッシベーション膜10の外周部近傍には、複数のC−開口部11が設けられている。このC−開口部11は、C−パッシベーション膜10の下層に形成された電極パッド12とダイパッド(不図示)との間でワイヤボンディンを行うために設けられている。
【0025】
スクライブ線領域1においては、層間絶縁膜40上には島状のパッシベーション膜(以下、「I−パッシベーション膜」と云う)20が複数形成されている。層間絶縁膜40には、半導体基板に形成された下層配線層と最上層となる配線(不図示)とを電気的に接続するための接続用のビア(不図示)等が所定の箇所に形成されている。なお、半導体基板(不図示)には、下層配線、トランジスタ、抵抗等の各種素子(不図示)が形成されている。また、上記パッシベーション膜が「島状」であるとは、スクライブ線領域1から素子形成領域2まで連続されて形成されているものを除外したアイランド状の形状であることを意味する。
【0026】
I−パッシベーション膜20は、スクライブ線領域1をダイシングした際に露出するダイシングカット面に配設された導電性パターンとして金属パターン30と、層間絶縁膜40を介して対向配置するように形成されている。複数のI−パッシベーション膜20のいくつかにはI−開口部21が設けられている。I−開口部21は、半導体ウエハの特性試験を行うためにプローブ針を、その下層に位置する金属パターン30に接触可能なように設けられている。従って、プローブ針を当接する必要のない金属パターン(例えば、位置合わせ用マーク)には、I−開口部21を設ける必要はない。
【0027】
I−パッシベーション膜20の下層には、図2のI−パッシベーション膜20中に記載されている点線の領域7に、導電性パターンとして金属パターン30が形成されている。金属パターン30は、例えば、製造プロセスデータや素子データ等を取得するためのTEG用のパッドの金属パターンや、位置合わせのためのパターンであり、スクライブ線領域1に形成されている。1つのI−パッシベーション膜20の下層には、1つ又は複数の金属パターン30が配設されている。
【0028】
図3に図2の一点鎖線の囲み線6の領域の部分拡大平面図を示す。また、図4(a)は図3のIVa−IVa切断部端面図であり、ダイシングカットされた後の半導体チップの切断面に相当する。図4(b)は図3のIVb−IVbの切断部端面図である。図5は図3のV−V切断部端面図である。さらに、図6は、図3のダイシングカット領域4を切断した後の半導体チップ51の一部拡大端面図である。
【0029】
半導体ウエハ50のスクライブ線領域1には、半導体基板45上に層間絶縁膜40、その内部に配設された島状の金属パターン30、さらにその上層に島状のI−パッシベーション膜20等が形成されている(図4−図6参照)。スクライブ線領域1において、I−パッシベーション膜20は、層間絶縁膜40上の所定の領域に形成されるように構成されている。本実施形態1においては、I−パッシベーション膜20が配設されていない層間絶縁膜40の露出部は、図5に示すように、層間絶縁膜40に凹部41が形成されている領域と一致する。このように構成することにより、より効果的に、ダイシング時のダメージを素子形成領域2に伝達し難くすることができる。
【0030】
ここで、スクライブ線領域1の幅をW1,ダイシングカット領域4の幅をW2、I−パッシベーション膜20の幅をW3,その下層に形成された金属パターン30の幅をW4,I−開口部21の幅をW5とする。なお、ここでいう幅は、スクライブ線領域1の短軸方向における長さを言うものとする。本実施形態1においては、W1>W3>W4>W2>W5の関係を満たすように構成されている。
【0031】
ダイシングカットされる領域は、スクライブ線領域1の中央部近傍に位置する。ダイシングカット時のブレードの刃の位置合わせ精度を考慮し、素子形成領域2が切断されることがないよう、スクライブ線領域1の短軸方向の両側に額縁領域5を形成する。半導体ウエハ50を、スクライブ線領域1に沿ってダイシングしたときに分断される半導体チップ51は、素子形成領域2と額縁領域5により構成される。換言すると、額縁領域5の幅をW6としたときに、W1=W2+2W6の関係を満たす。
【0032】
ダイシングカット領域4の幅W2は、I−パッシベーション膜20の幅W3よりも小さく、ダイシング時にはI−パッシベーション膜20の中央領域が切り落とされるように構成されている。ダイシングカットにより分断された半導体チップ51には、I−パッシベーション膜20の切り落とされた中央領域の両側が、それぞれ別の半導体チップ51の側面に露出する。この半導体チップ51に残存したパッシベーション膜をS−パッシベーション膜25(図6参照)とし、その幅をW7とすると、W3=2W7+W2となる。但し、I−パッシベーション膜20から取り出されるS−パッシベーション膜25の幅W7は、一対の対向部において同一である必要はない。また、同一になるように設定した場合においても、ダイシングカットの位置合わせ精度の限界により、幅が異なる場合もある。
【0033】
また、本実施形態1においては、ダイシングカット領域4の幅W2は、金属パターン30の幅W4よりも小さく、ダイシング時には金属パターン30の中央領域が切り落とされるように構成されている。ダイシングカットにより分断された半導体チップ51には、金属パターン30の切断面が、それぞれ別の半導体チップの側面に露出する。この半導体チップの側面に露出する金属パターンをS−金属パターン35(図6参照)とし、スクライブ線領域の短軸方向のS−金属パターンの幅をW8とすると、W4=2W8+W2となる。但し、金属パターン30から取り出されるS−金属パターン35の幅W8は、必ずしも一対の対向部において同一の幅である必要はない。また、同一になるように設定した場合においても、ダイシングカットの位置合わせ精度の限界により、幅が異なる場合もある。
【0034】
ダイシングカット領域4の幅W2は、I−パッシベーション20に形成されたI−開口部21の幅W5よりも大きくする。また、ダイシング時の切断面であるダイシングカット面26がI−開口部21の形成領域とならないようにする。これは、ダイシングカット面に露出する、若しくは露出する可能性のある金属パターンの上層をパッシベーション膜より保護する構成とするためである。
【0035】
I−パッシベーション膜20は、半導体ウエハ50をスクライブ線領域に沿ってダイシングした時に半導体チップ側面であるダイシングカット面26(図6参照)に露出するS−金属パターン35と、層間絶縁膜40を介して対向配置(オーバーラップ配置)されるように形成されている(図4(a)参照)。ダイシングカット面26において、S−パッシベーション膜25は、側面視上、その両端部にS−金属パターン35との非対向領域(第1非対向領域25Y、第2非対向領域25Z)がある。
【0036】
半導体チップ51において、ダイシングカット面26にS−金属パターン35が配設されていることは必ずしも必要ではない。すなわち、本発明に係る半導体チップ51は、ダイシングカット領域4の幅W2内に金属パターン30が収まるように構成する態様でもよく、半導体チップのダイシングカット面26にS−金属パターン35が配設されていない態様であってもよい。但し、近時においては、チップシュリンクの要請に応えるべく、スクライブ線領域の幅を狭線化し、金属パターンがスクライブ線領域の幅方向の大半を覆うようになってきている。
【0037】
スクライブ線領域1は、上述したようにチップシュリンク化の観点から狭小化することが好ましく、かつ、ダイシングカット領域4は可能な限り狭い幅とすることが好ましい。スクライブ線領域1に対するダイシングカット領域4の割合を大きく設定すると、ダイシング時のクラックやチッピングの影響を半導体チップが受けやすくなるためである。従って、ダイシングカット領域4の幅W2よりも、金属パターン30の幅W4の方が大きく設定されることが多い。
【0038】
ダイシングカット面26において、半導体チップのS−パッシベーション膜25は、S−金属パターン35と対向配置するように構成されている。これにより、半導体チップ51の額縁領域5にS−金属パターン35が残存する構成においても、S−金属パターン35が剥離してパッド間のショートを起こしたり、金属屑が飛散してボンディングワイヤや、TAB(Tape Automated Bonding)のILB(Inner Lead Bonding)の不良を発生したりすることを防止することができる。
【0039】
また、図6中の符号27のように、S−パッシベーション膜25のダイシング時にクラックが発生した場合であっても、S−パッシベーション膜25は、素子形成領域2のC−パッシベーション膜10とは分断されて構成されているので、素子形成領域2内にクラックが伝達されることを阻止することができる。従って、信頼性の高い半導体ウエハ、半導体チップ、及びこの半導体チップを搭載した半導体装置を提供することができる。
【0040】
また、ダイシングカットラインが、I−パッシベーション膜20の外側領域である凹部41の形成領域に万が一ずれた場合、金属パターン30がダイシングカット面に露出することはない。これは、凹部41の領域には、金属パターン30が形成されていないためである。従って、製造マージンを広くとることが可能となる。
【0041】
また、本実施形態1によれば、図4(a)に示すように、半導体チップのダイシングカット面26において、側面視上、S−パッシベーション膜25にS−金属パターン35との非対向領域を設けている。S−金属パターン35の露出領域を半導体チップのダイシングカット面26のみにすることにより、より効果的に金属屑の飛散を防止することができる。また、製造工程上の位置合わせ精度の限界等により、位置ずれが生じた場合においても、S−金属パターン35にS−パッシベーション膜35との非対向領域が形成されてしまうことを抑制することができるので、製造マージンを高めることができる。
【0042】
なお、本実施形態1に係る金属パターン30は、層間絶縁膜40中に配設されている例について説明したが、これに限定されるものではなく、例えば、金属パターン30とI−パッシベーション膜20とが直接的に接触している態様、すなわち、金属パターン30の直上にI−パッシベーション膜20を形成する態様としてもよい。また、金属パターン30としては、単層のものに限定されず、複数層からなる積層体であってもよい。また、導電性パターンであればよく、材料が金属以外のものであってもよい。また、本実施形態1に係る金属パターン30は、1層構造の例について説明したが、多層配線構造の半導体チップ等において、複数層の金属層と、これらを連結するビアにより金属パターンを形成してもよい。
【0043】
[実施形態2]
次に、上記実施形態1とは異なる半導体ウエハの一例について説明する。なお、以降の説明において、上記実施形態と同一の要素、部材については同一の符号を付し、適宜その説明を省略する。
【0044】
本実施形態2に係る半導体ウエハは、下記の点を除く基本的な構成は、上記実施形態1に係る半導体ウエハの構成と同じである。すなわち、上記実施形態1に係る半導体ウエハに係る金属パターン30の幅W4は、ダイシングカット領域4の幅W2よりも大きく、かつ、ダイシングカット後の半導体チップ51の側面にS−金属パターン30が露出されるように配置されていたのに対し、本実施形態2に係る金属パターン30aの幅W4は、ダイシングカット領域4の幅W2よりも小さく、かつ、ダイシングカット領域4内に金属パターン30aが配設されている点において相違する。換言すると、本実施形態2に係る半導体ウエハにおいては、ダイシングカット工程により金属パターンが切り落とされ、半導体チップに金属パターンが残存しない構成となっている。
【0045】
図7に、本実施形態2に係る半導体ウエハの切断部端面図を示す。本実施形態2においては、W1>W3>W2>W4>W5の関係を満たすように構成されている。すなわち、上述したように、金属パターン30aの幅W4は、ダイシングカット領域4の幅W2よりも小さく、かつ、ダイシングカット領域4内に金属パターン30aが配設されている。従って、ダイシングカット後の半導体チップの側面は、図4(b)に示すように、金属パターンが露出しない構成となる。
【0046】
半導体ウエハのダイシング工程においては、ダイシングカット領域4の位置合わせ精度の限界や製造マージンを考慮し、ダイシングカット領域4のマージンを設定しておく必要がある。本実施形態2によれば、スクライブ線領域1に配設された金属パターン30aの上層に、これよりも一回り大きいI−パッシベーション膜20を配設しているので、ダイシングカット時に、金属パターン30aが半導体チップ側に位置合わせ精度の問題から残存した場合であっても、その上層にS−パッシベーション膜25が配設されるように構成されている。このため、金属パターン35が残存しても、その金属パターンが剥離してパッド間のショートを起こしたり、金属屑が飛散してボンディングワイヤの形成不良を発生したりすることを防止することができる。その結果、ダイシングカット領域の位置合わせ精度を考慮したマージン幅を、金属パターンのために広く設定したりする必要がなく、スクライブ線の狭小化に有利である。
【0047】
[実施形態3]
本実施形態3に係る半導体ウエハは、下記の点を除く基本的な構成は、上記実施形態1に係る半導体ウエハの構成と同じである。すなわち、上記実施形態1に係る半導体ウエハに係る金属パターン30の幅W4は、I−パッシベーション膜20の幅W3よりも小さく、かつ、I−パッシベーション膜20内に金属パターン30が配設されるように構成されていたのに対し、本実施形態3に係る金属パターン30bの幅W4は、I−パッシベーション膜20の幅W3よりも大きく、かつ、スクライブ線領域1の幅方向において、I−パッシベーション膜20と対向しない非対向領域が存在する点において相違する。また、上記実施形態1に係る層間絶縁膜40は、I−パッシベーション膜20が配設されていない領域においては、側面視上、凹部となるように形成されていたのに対し、本実施形態3に係る層間絶縁膜40bは、I−パッシベーション膜20が配設されていない領域においても、側面視上、凹部構造となっていない点において相違する。
【0048】
上記特許文献1によれば、半導体基板101まで達する溝107、108の内側に金属パターンを納めなければならなかった。同様に、上記特許文献3によれば、パッシベーション膜101bより幅広く金属パターンを配設することはできなかった。本実施形態3によれば、パッシベーション膜より幅広く金属パターンを配設することが可能である。
【0049】
図8に、本実施形態3に係る半導体ウエハの上記実施形態1に係る図3に相当する位置にある部分拡大平面図を示す。また、図9に図8のIX−IX切断部端面図を、図10に図8のX−X切断部端面図を示す。
【0050】
本実施形態3においては、図8に示すように、W1>W4>W3>W2>W5の関係を満たすように構成されている。金属パターン30bは、図8の点線7bにより図示された領域に配設されている。より具体的には、上述したように、金属パターン30bの幅W4は、I−パッシベーション膜20の幅W3よりも大きく、かつ、スクライブ線領域1の幅方向において、I−パッシベーション膜20と対向しない非対向領域28(図10参照)が存在するように金属パターン30bが配設されている。本実施形態3においては、ダイシングカット領域が、I−パッシベーション膜20の上層に位置するように設定する。
【0051】
本実施形態3に係る層間絶縁膜40bは、図9及び図10に示すように、I−パッシベーション膜20が積層されていない領域において、上記実施形態1のように凹部構造としていない。これにより、金属パターン30bの幅W4が、I−パッシベーション膜20の幅W3よりも大きい場合であっても層間絶縁膜40bにより被覆されるので、半導体チップの額縁領域5において、平面視上、S−金属パターン30bの露出する領域がない。同時に、半導体チップのダイシングカット面26において、金属パターンの上層にS−パッシベーション膜25を配設している。
【0052】
本実施形態3によれば、金属パターン30bの幅W4を大きく設定したい場合において特に有効である。すなわち、金属パターン30bの幅W4に合わせて、ダイシングカット領域2の幅W2を大きく設定することなく、スクライブ線領域の狭小化を図りながら、半導体チップの額縁領域に残存するS−金属パターン35が剥離してパッド間のショートを起こしたり、金属屑が飛散してボンディングワイヤの不良等を発生したりすることを防止することができる。
【0053】
また、S−パッシベーション膜25にダイシング時にクラックが発生した場合であっても、S−パッシベーション膜25は、素子形成領域2のC−パッシベーション膜10とは分断されて構成されているので、素子形成領域2内にクラックが伝達されることを阻止することができる。また、本実施形態3においては、スクライブ線領域の層間絶縁膜をパッシベーション膜と対応してパターニングしない構成としているので、エッチング時間等が短くなるというメリットもある。
【0054】
[実施形態4]
本実施形態4に係る半導体ウエハは、下記の点を除く基本的な構成は、上記実施形態1に係る半導体ウエハの構成と同じである。すなわち、上記実施形態1に係る半導体ウエハに係るS−パッシベーション膜25は、ダイシングカット面において、側面視上、その両端部にS−金属パターン25との非対向領域(第1非対向領域25Y、第2非対向領域25Z)が形成されていたのに対し、本実施形態4に係るS−パッシベーション膜25cは、S−金属パターン35との非対向領域がない点において相違する。
【0055】
図11に、本実施形態4に係る半導体ウエハの図3のIVa−IVa切断部端面図に相当する図、すなわち、半導体チップのダイシングカット面の端面図を示す。I−パッシベーション膜20は、半導体ウエハ50をスクライブ線領域に沿ってダイシングした時にS−金属パターン35のダイシングカット面26における幅と略同一幅のS−パッシベーション膜25cが層間絶縁膜40cを介して対向配置(オーバーラップ配置)されている(図11参照)。
【0056】
本実施形態4によれば、半導体チップの側面に露出する導電性パターンの上層に島状のパッシベーション膜を設けているので、半導体チップとして取り出した際に露出する導電性パターンの剥離を防止することができる。その結果、導電性パターンが飛散してショート不良を引き起こすことを防止できる。また、スクライブ線領域上において島状にパッシベーション膜を形成することにより素子形成領域と分断しているので、ダイシング工程でスクライブ線領域のパッシベーション膜にクラックが発生した場合においても、そのクラックが素子形成領域に達してしまうことを防止することができる。
【0057】
なお、本発明によれば、層間構造によらずにパッシベーション膜のクラック(カバークラック)が素子形成領域2に達するのを抑制できる。さらに、層間構造によらずに金属パターンをダイシングするときに発生する金属屑の飛散防止に有効である。また、パッシベーション膜の上層には、バンプなどを積層してもよく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。
【図面の簡単な説明】
【0058】
【図1】本実施形態1に係る半導体ウエハの模式的平面図。
【図2】本実施形態1に係る半導体ウエハの部分拡大平面図。
【図3】本実施形態1に係る半導体ウエハの部分拡大平面図。
【図4】(a)は図3のIVa−IVa切断部端面図、(b)は図3のIVb−IVb切断部端面図。
【図5】図3のV−V切断部端面図。
【図6】ダイシングカット後の半導体チップの切断部端面図。
【図7】実施形態2に係る半導体ウエハの切断部端面図。
【図8】実施形態3に係る半導体ウエハの部分拡大平面図。
【図9】図8のIX−IX切断部端面図。
【図10】図8のX−X切断部端面図。
【図11】実施形態4に係る半導体ウエハの切断部断面図。
【図12】特許文献1に係る半導体ウエハの部分拡大平面図。
【図13】図12のXIII−XIII切断部断面図。
【図14】特許文献2に記載の半導体装置の部分拡大断面図。
【図15】特許文献3に記載のダイシング前の半導体ウエハの要部断面図。
【符号の説明】
【0059】
1 スクライブ線領域
2 素子形成領域
3 ダイシングライン
4 ダイシングカット領域
5 額縁領域
10 C−パッシベーション膜
11 C−開口部
12 電極パッド
20 I−パッシベーション膜
21 I−開口部
25 S−パッシベーション膜
26 半導体チップの切断面(ダイシングカット面)
27 クラック
28 非対向領域
30 金属パターン
35 S−金属パターン
40 層間絶縁膜
41 凹部
45 半導体基板
50 半導体ウエハ
51 半導体チップ
【技術分野】
【0001】
本発明は、半導体ウエハ、半導体チップ、及びその半導体チップを搭載した半導体装置に関する。さらに、半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体ウエハは、スクライブ線領域により複数の素子形成領域が区画されている。半導体チップは、後工程において、スクライブ線領域に沿ってダイシングすることにより取り出される。ダイシングは、ブレード等を用いて半導体ウエハを切削することにより行われる。この際、スクライブ線領域内にダメージが発生し、そのダメージが素子形成領域に伝達されてしまう場合がある。
【0003】
素子形成領域にダメージが伝達されてしまった場合には、半導体チップの信頼性が低下してしまうことは避けられない。そこで、ダイシング工程時のスクライブ線領域内のダメージに起因する半導体装置の信頼性低下を抑制する技術が提案されている(特許文献1、2)。
【0004】
図12に、特許文献1に記載の半導体ウエハ150の部分拡大平面図を、図13に、図12のXII−XII切断部断面図を示す。半導体ウエハ150には、図12に示すように、矩形状の複数の半導体チップ領域102、及びこの半導体チップ領域102を取り囲むスクライブ線領域101がある。また、半導体ウエハ150は、半導体基板145上に第1の層間絶縁膜140、拡散防止膜141、低誘電率膜142、パッシベーション膜110等を備える(図13参照)。
【0005】
スクライブ線領域101内の半導体チップ領域102との境界付近には、図12に示すように、半導体チップ領域102を取り囲むように無端状の溝107、108が形成されている。この溝107、108は、図13に示すように、半導体基板145まで貫通する分離溝となっている。また、スクライブ線領域101の図12中のY軸方向には、TEG(test element group)用のパッドの金属パターン130が形成されている。
【0006】
上記構成の半導体ウエハ150は、ダイシング工程において、ブレード装置(不図示)によりX軸方向の溝107を含むようにX軸方向のスクライブ線領域101をダイシングする。その後、Y軸方向の溝108を含むようにY軸方向のスクライブ線領域101をダイシングする。上記特許文献1には、半導体チップ領域102の近傍に、半導体基板145の表面が露出する深さの溝107、108を配設することにより、ダイシング時のダメージを半導体チップ領域102に伝わり難くすることができる旨が記載されている。
【0007】
図14に、特許文献2に記載の半導体装置の部分拡大断面図を示す。この半導体装置152は、銅配線130、層間接続部131、低誘電率膜132a〜132c、酸化珪素膜133、134、表面保護膜110a、シールリング109、溝部107a等を備える。
【0008】
溝部107aは、図14に示すように、シールリング109よりも外側において、酸化珪素膜133の膜厚が薄くなる領域を形成するために設けている。これにより、ダイシング時の機械的なストレスにより、シリコン基板145aの端面に欠け139が生じた場合においても、ダイシング時のダメージによる剥離が、シールリングに到達することを抑制することができる旨が記載されている。
【0009】
特許文献3には、ダイシングプロセスの際のスクライブ線領域内のダメージを防止する技術ではないが、スクライブ線領域の両端、すなわちチップ領域との境界に、チップ領域を取り囲むようにパッシベーション膜の開口部を設ける構成が開示されている。図15に、特許文献3に記載のダイシング前の半導体集積回路装置(半導体ウエハ)150bの要部断面図を示す。半導体ウエハ150bは、半導体基板(不図示)上に複数の素子が形成された半導体チップ領域102bと、これを取り囲むスクライブ線領域101bにより構成される。
【0010】
スクライブ線領域101bには、酸化シリコン膜からなる絶縁層140の上層に金属膜130b、パッシベーション膜110bが形成されている。パッシベーション膜110bには、半導体チップ領域102を取り囲むように無端状の溝107bが形成されている。
【特許文献1】特開2006−108489号公報 段落番号0015−0035、図3,4
【特許文献2】特開2006−140404号公報 段落番号0021−0056、図1−4
【特許文献3】特開2006−203215号公報 図23
【発明の開示】
【発明が解決しようとする課題】
【0011】
近時においては、チップシュリンクの要請に応えるべく、スクライブ線領域の幅の狭線化が進んでいる。このため、ダイシング切断面と、素子形成領域の間のマージンが減少し、以前にも増してダイシング工程において発生するスクライブ線領域内のダメージが半導体チップ領域に伝達されやすくなっている。従って、スクライブ線領域の狭線化にも対応可能な信頼性の高い半導体装置を提供する技術が強く求められている。
【0012】
上記特許文献1においては、無端状の溝107、108を半導体基板145まで貫通する構成としているので、エッチングにより溝を形成する場合には、エッチング時間が長くなってしまうという問題がある。また、スクライブ線領域内に配設する金属パターン130は、溝107、108より内側に配設しなければならないという制約がある。
【0013】
上記特許文献2は、低誘電率膜を使用した半導体装置において、シールリング内部のクラックを防止する方法として有効な手段であるが、スクライブ線領域の幅の狭線化にも対応可能な半導体装置を提供する方法については何ら開示されていない。
【0014】
上記特許文献3は、バンプ形成時の不具合を解消するための構成が開示されているが、スクライブ線領域の幅の狭線化にも対応可能な半導体装置を提供する方法については何ら開示されていない。
【課題を解決するための手段】
【0015】
本発明に係る半導体ウエハは、スクライブ線領域と、前記スクライブ線領域により区画される複数の素子形成領域を有する半導体ウエハであって、前記スクライブ線領域に島状に配設された導電性パターンと、前記導電性パターンのうち、少なくとも前記スクライブ線領域に沿ってダイシングすることにより得られる半導体チップのダイシングカット面に露出、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置するように形成された島状のパッシベーション膜と、を備えるものである。ここで、「露出する可能性のある」とは、ダイシングの際のブレードの位置合わせ精度の限界によって、導電性パターンがダイシングカット面に残存して露出する可能性があることを意味する。
【0016】
本発明に係る半導体ウエハによれば、半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に島状のパッシベーション膜を設けているので、半導体チップとして取り出した際に露出する導電性パターンの剥離を防止することができる。その結果、導電性パターンが飛散してショート不良を引き起こすことを防止できる。また、スクライブ線領域上において島状にパッシベーション膜を形成することにより素子形成領域と分断しているので、ダイシング工程でスクライブ線領域のパッシベーション膜にクラックが発生した場合においても、そのクラックが素子形成領域に達してしまうことを防止することができる。
【0017】
本発明に係る第1の態様の半導体チップは、上記半導体ウエハを、前記スクライブ線領域に沿ってダイシングすることにより分断されたものである。
【0018】
本発明に係る第2の態様の半導体チップは、半導体基板上に素子形成領域を備える半導体チップであって、ダイシングカット面に露出する島状のパッシベーション膜を前記素子形成領域の外側に区画される額縁領域に複数備え、当該パッシベーション膜は、前記素子形成領域のパッシベーション膜と分断されているものである。
【0019】
本発明に係る半導体装置は、上記半導体チップを搭載したものである。
【0020】
本発明に係る半導体装置の製造方法は、スクライブ線領域と、前記スクライブ線領域により区画された複数の素子形成領域を有する半導体ウエハを用意し、前記スクライブ線領域に、導電性パターンを形成し、前記導電性パターンのうち、前記スクライブ線領域に沿ってダイシングした際に半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置するように島状のパッシベーション膜を形成し、前記スクライブ線領域に沿ってダイシングすることにより半導体チップを取り出すものである。
【発明の効果】
【0021】
本発明によれば、信頼性の高い半導体ウエハ、半導体チップ、及びこの半導体チップを搭載した半導体装置を提供することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【0022】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【0023】
[実施形態1]
図1は、本実施形態に係る半導体ウエハ50を説明するための模式的平面図である。半導体ウエハ50は、同図に示すように、スクライブ線領域1、及びスクライブ線領域1により区画される複数の素子形成領域2を有する。素子形成領域2は、配線、トランジスタ、抵抗等の素子が形成される領域であり、縦、横方向に整列して形成されている。一方、スクライブ線領域1は、ダイシングカットが行われる領域であり、図1に示すカットライン3に沿ってカットされることにより、素子形成領域2が個々に分断されて半導体チップが得られる。半導体チップは、素子形成領域2と、スクライブ線領域1のダイシングカットによりカットされなかった領域(以下、「額縁領域5」と云う)により構成される。
【0024】
図2に、本実施形態1に係る半導体ウエハ50の部分拡大平面図を示す。素子形成領域2は、半導体チップの素子形成領域2を保護するためのパッシベーション膜(以下、「C−パッシベーション膜」と云う)10により被覆されている。C−パッシベーション膜10の外周部近傍には、複数のC−開口部11が設けられている。このC−開口部11は、C−パッシベーション膜10の下層に形成された電極パッド12とダイパッド(不図示)との間でワイヤボンディンを行うために設けられている。
【0025】
スクライブ線領域1においては、層間絶縁膜40上には島状のパッシベーション膜(以下、「I−パッシベーション膜」と云う)20が複数形成されている。層間絶縁膜40には、半導体基板に形成された下層配線層と最上層となる配線(不図示)とを電気的に接続するための接続用のビア(不図示)等が所定の箇所に形成されている。なお、半導体基板(不図示)には、下層配線、トランジスタ、抵抗等の各種素子(不図示)が形成されている。また、上記パッシベーション膜が「島状」であるとは、スクライブ線領域1から素子形成領域2まで連続されて形成されているものを除外したアイランド状の形状であることを意味する。
【0026】
I−パッシベーション膜20は、スクライブ線領域1をダイシングした際に露出するダイシングカット面に配設された導電性パターンとして金属パターン30と、層間絶縁膜40を介して対向配置するように形成されている。複数のI−パッシベーション膜20のいくつかにはI−開口部21が設けられている。I−開口部21は、半導体ウエハの特性試験を行うためにプローブ針を、その下層に位置する金属パターン30に接触可能なように設けられている。従って、プローブ針を当接する必要のない金属パターン(例えば、位置合わせ用マーク)には、I−開口部21を設ける必要はない。
【0027】
I−パッシベーション膜20の下層には、図2のI−パッシベーション膜20中に記載されている点線の領域7に、導電性パターンとして金属パターン30が形成されている。金属パターン30は、例えば、製造プロセスデータや素子データ等を取得するためのTEG用のパッドの金属パターンや、位置合わせのためのパターンであり、スクライブ線領域1に形成されている。1つのI−パッシベーション膜20の下層には、1つ又は複数の金属パターン30が配設されている。
【0028】
図3に図2の一点鎖線の囲み線6の領域の部分拡大平面図を示す。また、図4(a)は図3のIVa−IVa切断部端面図であり、ダイシングカットされた後の半導体チップの切断面に相当する。図4(b)は図3のIVb−IVbの切断部端面図である。図5は図3のV−V切断部端面図である。さらに、図6は、図3のダイシングカット領域4を切断した後の半導体チップ51の一部拡大端面図である。
【0029】
半導体ウエハ50のスクライブ線領域1には、半導体基板45上に層間絶縁膜40、その内部に配設された島状の金属パターン30、さらにその上層に島状のI−パッシベーション膜20等が形成されている(図4−図6参照)。スクライブ線領域1において、I−パッシベーション膜20は、層間絶縁膜40上の所定の領域に形成されるように構成されている。本実施形態1においては、I−パッシベーション膜20が配設されていない層間絶縁膜40の露出部は、図5に示すように、層間絶縁膜40に凹部41が形成されている領域と一致する。このように構成することにより、より効果的に、ダイシング時のダメージを素子形成領域2に伝達し難くすることができる。
【0030】
ここで、スクライブ線領域1の幅をW1,ダイシングカット領域4の幅をW2、I−パッシベーション膜20の幅をW3,その下層に形成された金属パターン30の幅をW4,I−開口部21の幅をW5とする。なお、ここでいう幅は、スクライブ線領域1の短軸方向における長さを言うものとする。本実施形態1においては、W1>W3>W4>W2>W5の関係を満たすように構成されている。
【0031】
ダイシングカットされる領域は、スクライブ線領域1の中央部近傍に位置する。ダイシングカット時のブレードの刃の位置合わせ精度を考慮し、素子形成領域2が切断されることがないよう、スクライブ線領域1の短軸方向の両側に額縁領域5を形成する。半導体ウエハ50を、スクライブ線領域1に沿ってダイシングしたときに分断される半導体チップ51は、素子形成領域2と額縁領域5により構成される。換言すると、額縁領域5の幅をW6としたときに、W1=W2+2W6の関係を満たす。
【0032】
ダイシングカット領域4の幅W2は、I−パッシベーション膜20の幅W3よりも小さく、ダイシング時にはI−パッシベーション膜20の中央領域が切り落とされるように構成されている。ダイシングカットにより分断された半導体チップ51には、I−パッシベーション膜20の切り落とされた中央領域の両側が、それぞれ別の半導体チップ51の側面に露出する。この半導体チップ51に残存したパッシベーション膜をS−パッシベーション膜25(図6参照)とし、その幅をW7とすると、W3=2W7+W2となる。但し、I−パッシベーション膜20から取り出されるS−パッシベーション膜25の幅W7は、一対の対向部において同一である必要はない。また、同一になるように設定した場合においても、ダイシングカットの位置合わせ精度の限界により、幅が異なる場合もある。
【0033】
また、本実施形態1においては、ダイシングカット領域4の幅W2は、金属パターン30の幅W4よりも小さく、ダイシング時には金属パターン30の中央領域が切り落とされるように構成されている。ダイシングカットにより分断された半導体チップ51には、金属パターン30の切断面が、それぞれ別の半導体チップの側面に露出する。この半導体チップの側面に露出する金属パターンをS−金属パターン35(図6参照)とし、スクライブ線領域の短軸方向のS−金属パターンの幅をW8とすると、W4=2W8+W2となる。但し、金属パターン30から取り出されるS−金属パターン35の幅W8は、必ずしも一対の対向部において同一の幅である必要はない。また、同一になるように設定した場合においても、ダイシングカットの位置合わせ精度の限界により、幅が異なる場合もある。
【0034】
ダイシングカット領域4の幅W2は、I−パッシベーション20に形成されたI−開口部21の幅W5よりも大きくする。また、ダイシング時の切断面であるダイシングカット面26がI−開口部21の形成領域とならないようにする。これは、ダイシングカット面に露出する、若しくは露出する可能性のある金属パターンの上層をパッシベーション膜より保護する構成とするためである。
【0035】
I−パッシベーション膜20は、半導体ウエハ50をスクライブ線領域に沿ってダイシングした時に半導体チップ側面であるダイシングカット面26(図6参照)に露出するS−金属パターン35と、層間絶縁膜40を介して対向配置(オーバーラップ配置)されるように形成されている(図4(a)参照)。ダイシングカット面26において、S−パッシベーション膜25は、側面視上、その両端部にS−金属パターン35との非対向領域(第1非対向領域25Y、第2非対向領域25Z)がある。
【0036】
半導体チップ51において、ダイシングカット面26にS−金属パターン35が配設されていることは必ずしも必要ではない。すなわち、本発明に係る半導体チップ51は、ダイシングカット領域4の幅W2内に金属パターン30が収まるように構成する態様でもよく、半導体チップのダイシングカット面26にS−金属パターン35が配設されていない態様であってもよい。但し、近時においては、チップシュリンクの要請に応えるべく、スクライブ線領域の幅を狭線化し、金属パターンがスクライブ線領域の幅方向の大半を覆うようになってきている。
【0037】
スクライブ線領域1は、上述したようにチップシュリンク化の観点から狭小化することが好ましく、かつ、ダイシングカット領域4は可能な限り狭い幅とすることが好ましい。スクライブ線領域1に対するダイシングカット領域4の割合を大きく設定すると、ダイシング時のクラックやチッピングの影響を半導体チップが受けやすくなるためである。従って、ダイシングカット領域4の幅W2よりも、金属パターン30の幅W4の方が大きく設定されることが多い。
【0038】
ダイシングカット面26において、半導体チップのS−パッシベーション膜25は、S−金属パターン35と対向配置するように構成されている。これにより、半導体チップ51の額縁領域5にS−金属パターン35が残存する構成においても、S−金属パターン35が剥離してパッド間のショートを起こしたり、金属屑が飛散してボンディングワイヤや、TAB(Tape Automated Bonding)のILB(Inner Lead Bonding)の不良を発生したりすることを防止することができる。
【0039】
また、図6中の符号27のように、S−パッシベーション膜25のダイシング時にクラックが発生した場合であっても、S−パッシベーション膜25は、素子形成領域2のC−パッシベーション膜10とは分断されて構成されているので、素子形成領域2内にクラックが伝達されることを阻止することができる。従って、信頼性の高い半導体ウエハ、半導体チップ、及びこの半導体チップを搭載した半導体装置を提供することができる。
【0040】
また、ダイシングカットラインが、I−パッシベーション膜20の外側領域である凹部41の形成領域に万が一ずれた場合、金属パターン30がダイシングカット面に露出することはない。これは、凹部41の領域には、金属パターン30が形成されていないためである。従って、製造マージンを広くとることが可能となる。
【0041】
また、本実施形態1によれば、図4(a)に示すように、半導体チップのダイシングカット面26において、側面視上、S−パッシベーション膜25にS−金属パターン35との非対向領域を設けている。S−金属パターン35の露出領域を半導体チップのダイシングカット面26のみにすることにより、より効果的に金属屑の飛散を防止することができる。また、製造工程上の位置合わせ精度の限界等により、位置ずれが生じた場合においても、S−金属パターン35にS−パッシベーション膜35との非対向領域が形成されてしまうことを抑制することができるので、製造マージンを高めることができる。
【0042】
なお、本実施形態1に係る金属パターン30は、層間絶縁膜40中に配設されている例について説明したが、これに限定されるものではなく、例えば、金属パターン30とI−パッシベーション膜20とが直接的に接触している態様、すなわち、金属パターン30の直上にI−パッシベーション膜20を形成する態様としてもよい。また、金属パターン30としては、単層のものに限定されず、複数層からなる積層体であってもよい。また、導電性パターンであればよく、材料が金属以外のものであってもよい。また、本実施形態1に係る金属パターン30は、1層構造の例について説明したが、多層配線構造の半導体チップ等において、複数層の金属層と、これらを連結するビアにより金属パターンを形成してもよい。
【0043】
[実施形態2]
次に、上記実施形態1とは異なる半導体ウエハの一例について説明する。なお、以降の説明において、上記実施形態と同一の要素、部材については同一の符号を付し、適宜その説明を省略する。
【0044】
本実施形態2に係る半導体ウエハは、下記の点を除く基本的な構成は、上記実施形態1に係る半導体ウエハの構成と同じである。すなわち、上記実施形態1に係る半導体ウエハに係る金属パターン30の幅W4は、ダイシングカット領域4の幅W2よりも大きく、かつ、ダイシングカット後の半導体チップ51の側面にS−金属パターン30が露出されるように配置されていたのに対し、本実施形態2に係る金属パターン30aの幅W4は、ダイシングカット領域4の幅W2よりも小さく、かつ、ダイシングカット領域4内に金属パターン30aが配設されている点において相違する。換言すると、本実施形態2に係る半導体ウエハにおいては、ダイシングカット工程により金属パターンが切り落とされ、半導体チップに金属パターンが残存しない構成となっている。
【0045】
図7に、本実施形態2に係る半導体ウエハの切断部端面図を示す。本実施形態2においては、W1>W3>W2>W4>W5の関係を満たすように構成されている。すなわち、上述したように、金属パターン30aの幅W4は、ダイシングカット領域4の幅W2よりも小さく、かつ、ダイシングカット領域4内に金属パターン30aが配設されている。従って、ダイシングカット後の半導体チップの側面は、図4(b)に示すように、金属パターンが露出しない構成となる。
【0046】
半導体ウエハのダイシング工程においては、ダイシングカット領域4の位置合わせ精度の限界や製造マージンを考慮し、ダイシングカット領域4のマージンを設定しておく必要がある。本実施形態2によれば、スクライブ線領域1に配設された金属パターン30aの上層に、これよりも一回り大きいI−パッシベーション膜20を配設しているので、ダイシングカット時に、金属パターン30aが半導体チップ側に位置合わせ精度の問題から残存した場合であっても、その上層にS−パッシベーション膜25が配設されるように構成されている。このため、金属パターン35が残存しても、その金属パターンが剥離してパッド間のショートを起こしたり、金属屑が飛散してボンディングワイヤの形成不良を発生したりすることを防止することができる。その結果、ダイシングカット領域の位置合わせ精度を考慮したマージン幅を、金属パターンのために広く設定したりする必要がなく、スクライブ線の狭小化に有利である。
【0047】
[実施形態3]
本実施形態3に係る半導体ウエハは、下記の点を除く基本的な構成は、上記実施形態1に係る半導体ウエハの構成と同じである。すなわち、上記実施形態1に係る半導体ウエハに係る金属パターン30の幅W4は、I−パッシベーション膜20の幅W3よりも小さく、かつ、I−パッシベーション膜20内に金属パターン30が配設されるように構成されていたのに対し、本実施形態3に係る金属パターン30bの幅W4は、I−パッシベーション膜20の幅W3よりも大きく、かつ、スクライブ線領域1の幅方向において、I−パッシベーション膜20と対向しない非対向領域が存在する点において相違する。また、上記実施形態1に係る層間絶縁膜40は、I−パッシベーション膜20が配設されていない領域においては、側面視上、凹部となるように形成されていたのに対し、本実施形態3に係る層間絶縁膜40bは、I−パッシベーション膜20が配設されていない領域においても、側面視上、凹部構造となっていない点において相違する。
【0048】
上記特許文献1によれば、半導体基板101まで達する溝107、108の内側に金属パターンを納めなければならなかった。同様に、上記特許文献3によれば、パッシベーション膜101bより幅広く金属パターンを配設することはできなかった。本実施形態3によれば、パッシベーション膜より幅広く金属パターンを配設することが可能である。
【0049】
図8に、本実施形態3に係る半導体ウエハの上記実施形態1に係る図3に相当する位置にある部分拡大平面図を示す。また、図9に図8のIX−IX切断部端面図を、図10に図8のX−X切断部端面図を示す。
【0050】
本実施形態3においては、図8に示すように、W1>W4>W3>W2>W5の関係を満たすように構成されている。金属パターン30bは、図8の点線7bにより図示された領域に配設されている。より具体的には、上述したように、金属パターン30bの幅W4は、I−パッシベーション膜20の幅W3よりも大きく、かつ、スクライブ線領域1の幅方向において、I−パッシベーション膜20と対向しない非対向領域28(図10参照)が存在するように金属パターン30bが配設されている。本実施形態3においては、ダイシングカット領域が、I−パッシベーション膜20の上層に位置するように設定する。
【0051】
本実施形態3に係る層間絶縁膜40bは、図9及び図10に示すように、I−パッシベーション膜20が積層されていない領域において、上記実施形態1のように凹部構造としていない。これにより、金属パターン30bの幅W4が、I−パッシベーション膜20の幅W3よりも大きい場合であっても層間絶縁膜40bにより被覆されるので、半導体チップの額縁領域5において、平面視上、S−金属パターン30bの露出する領域がない。同時に、半導体チップのダイシングカット面26において、金属パターンの上層にS−パッシベーション膜25を配設している。
【0052】
本実施形態3によれば、金属パターン30bの幅W4を大きく設定したい場合において特に有効である。すなわち、金属パターン30bの幅W4に合わせて、ダイシングカット領域2の幅W2を大きく設定することなく、スクライブ線領域の狭小化を図りながら、半導体チップの額縁領域に残存するS−金属パターン35が剥離してパッド間のショートを起こしたり、金属屑が飛散してボンディングワイヤの不良等を発生したりすることを防止することができる。
【0053】
また、S−パッシベーション膜25にダイシング時にクラックが発生した場合であっても、S−パッシベーション膜25は、素子形成領域2のC−パッシベーション膜10とは分断されて構成されているので、素子形成領域2内にクラックが伝達されることを阻止することができる。また、本実施形態3においては、スクライブ線領域の層間絶縁膜をパッシベーション膜と対応してパターニングしない構成としているので、エッチング時間等が短くなるというメリットもある。
【0054】
[実施形態4]
本実施形態4に係る半導体ウエハは、下記の点を除く基本的な構成は、上記実施形態1に係る半導体ウエハの構成と同じである。すなわち、上記実施形態1に係る半導体ウエハに係るS−パッシベーション膜25は、ダイシングカット面において、側面視上、その両端部にS−金属パターン25との非対向領域(第1非対向領域25Y、第2非対向領域25Z)が形成されていたのに対し、本実施形態4に係るS−パッシベーション膜25cは、S−金属パターン35との非対向領域がない点において相違する。
【0055】
図11に、本実施形態4に係る半導体ウエハの図3のIVa−IVa切断部端面図に相当する図、すなわち、半導体チップのダイシングカット面の端面図を示す。I−パッシベーション膜20は、半導体ウエハ50をスクライブ線領域に沿ってダイシングした時にS−金属パターン35のダイシングカット面26における幅と略同一幅のS−パッシベーション膜25cが層間絶縁膜40cを介して対向配置(オーバーラップ配置)されている(図11参照)。
【0056】
本実施形態4によれば、半導体チップの側面に露出する導電性パターンの上層に島状のパッシベーション膜を設けているので、半導体チップとして取り出した際に露出する導電性パターンの剥離を防止することができる。その結果、導電性パターンが飛散してショート不良を引き起こすことを防止できる。また、スクライブ線領域上において島状にパッシベーション膜を形成することにより素子形成領域と分断しているので、ダイシング工程でスクライブ線領域のパッシベーション膜にクラックが発生した場合においても、そのクラックが素子形成領域に達してしまうことを防止することができる。
【0057】
なお、本発明によれば、層間構造によらずにパッシベーション膜のクラック(カバークラック)が素子形成領域2に達するのを抑制できる。さらに、層間構造によらずに金属パターンをダイシングするときに発生する金属屑の飛散防止に有効である。また、パッシベーション膜の上層には、バンプなどを積層してもよく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。
【図面の簡単な説明】
【0058】
【図1】本実施形態1に係る半導体ウエハの模式的平面図。
【図2】本実施形態1に係る半導体ウエハの部分拡大平面図。
【図3】本実施形態1に係る半導体ウエハの部分拡大平面図。
【図4】(a)は図3のIVa−IVa切断部端面図、(b)は図3のIVb−IVb切断部端面図。
【図5】図3のV−V切断部端面図。
【図6】ダイシングカット後の半導体チップの切断部端面図。
【図7】実施形態2に係る半導体ウエハの切断部端面図。
【図8】実施形態3に係る半導体ウエハの部分拡大平面図。
【図9】図8のIX−IX切断部端面図。
【図10】図8のX−X切断部端面図。
【図11】実施形態4に係る半導体ウエハの切断部断面図。
【図12】特許文献1に係る半導体ウエハの部分拡大平面図。
【図13】図12のXIII−XIII切断部断面図。
【図14】特許文献2に記載の半導体装置の部分拡大断面図。
【図15】特許文献3に記載のダイシング前の半導体ウエハの要部断面図。
【符号の説明】
【0059】
1 スクライブ線領域
2 素子形成領域
3 ダイシングライン
4 ダイシングカット領域
5 額縁領域
10 C−パッシベーション膜
11 C−開口部
12 電極パッド
20 I−パッシベーション膜
21 I−開口部
25 S−パッシベーション膜
26 半導体チップの切断面(ダイシングカット面)
27 クラック
28 非対向領域
30 金属パターン
35 S−金属パターン
40 層間絶縁膜
41 凹部
45 半導体基板
50 半導体ウエハ
51 半導体チップ
【特許請求の範囲】
【請求項1】
スクライブ線領域と、
前記スクライブ線領域により区画される複数の素子形成領域を有する半導体ウエハであって、
前記スクライブ線領域に配設された導電性パターンと、
前記導電性パターンのうち、少なくとも前記スクライブ線領域に沿ってダイシングすることにより得られる半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置するように形成された島状のパッシベーション膜と、を備える半導体ウエハ。
【請求項2】
前記ダイシングカット面において、側面視上、前記パッシベーション膜の両端部に前記導電性パターンと非対向となる領域が形成されていることを特徴とする請求項1に記載の半導体ウエハ。
【請求項3】
前記島状のパッシベーション膜には、前記導電性パターンまで貫通する開口部が形成されていることを特徴とする請求項1又は2に記載の半導体ウエハ。
【請求項4】
前記導電性パターンは、金属パターンであることを特徴とする請求項1、2又は3に記載の半導体ウエハ。
【請求項5】
請求項1〜4のいずれか1項に記載の半導体ウエハを、前記スクライブ線領域に沿ってダイシングすることにより分断された半導体チップ。
【請求項6】
半導体基板上に素子形成領域を備える半導体チップであって、
ダイシングカット面に露出する島状のパッシベーション膜を前記素子形成領域の外側に区画される額縁領域に複数備え、
当該パッシベーション膜は、前記素子形成領域のパッシベーション膜と分断されている半導体チップ。
【請求項7】
前記ダイシングカット面に露出する島状のパッシベーション膜の下層に、前記ダイシングカット面に露出する導電性パターンを備え、当該導電性パターンは、前記ダイシングカット面において前記パッシベーション膜と対向配置するように形成されていることを特徴とする請求項6に記載の半導体チップ。
【請求項8】
前記ダイシングカット面において、側面視上、前記パッシベーション膜の両端部に前記導電性パターンとの非対向領域を有することを特徴とする請求項7に記載の半導体チップ。
【請求項9】
前記額縁領域における前記パッシベーション膜が被覆されていない領域は、層間絶縁膜が露出していることを特徴とする請求項6、7又は8に記載の半導体チップ。
【請求項10】
前記額縁領域における前記パッシベーション膜が被覆されていない領域に露出する前記層間絶縁膜は、当該層間絶縁膜に形成された凹部の底面であることを特徴とする請求項9に記載の半導体チップ。
【請求項11】
請求項5〜10のいずれか1項に記載の半導体チップを搭載した半導体装置。
【請求項12】
スクライブ線領域と、前記スクライブ線領域により区画された複数の素子形成領域を有する半導体ウエハを用意し、
前記スクライブ線領域に、導電性パターンを形成し、
前記導電性パターンのうち、前記スクライブ線領域に沿ってダイシングした際に半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置する島状のパッシベーション膜を形成し、
前記スクライブ線領域に沿ってダイシングすることにより半導体チップを取り出す半導体装置の製造方法。
【請求項1】
スクライブ線領域と、
前記スクライブ線領域により区画される複数の素子形成領域を有する半導体ウエハであって、
前記スクライブ線領域に配設された導電性パターンと、
前記導電性パターンのうち、少なくとも前記スクライブ線領域に沿ってダイシングすることにより得られる半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置するように形成された島状のパッシベーション膜と、を備える半導体ウエハ。
【請求項2】
前記ダイシングカット面において、側面視上、前記パッシベーション膜の両端部に前記導電性パターンと非対向となる領域が形成されていることを特徴とする請求項1に記載の半導体ウエハ。
【請求項3】
前記島状のパッシベーション膜には、前記導電性パターンまで貫通する開口部が形成されていることを特徴とする請求項1又は2に記載の半導体ウエハ。
【請求項4】
前記導電性パターンは、金属パターンであることを特徴とする請求項1、2又は3に記載の半導体ウエハ。
【請求項5】
請求項1〜4のいずれか1項に記載の半導体ウエハを、前記スクライブ線領域に沿ってダイシングすることにより分断された半導体チップ。
【請求項6】
半導体基板上に素子形成領域を備える半導体チップであって、
ダイシングカット面に露出する島状のパッシベーション膜を前記素子形成領域の外側に区画される額縁領域に複数備え、
当該パッシベーション膜は、前記素子形成領域のパッシベーション膜と分断されている半導体チップ。
【請求項7】
前記ダイシングカット面に露出する島状のパッシベーション膜の下層に、前記ダイシングカット面に露出する導電性パターンを備え、当該導電性パターンは、前記ダイシングカット面において前記パッシベーション膜と対向配置するように形成されていることを特徴とする請求項6に記載の半導体チップ。
【請求項8】
前記ダイシングカット面において、側面視上、前記パッシベーション膜の両端部に前記導電性パターンとの非対向領域を有することを特徴とする請求項7に記載の半導体チップ。
【請求項9】
前記額縁領域における前記パッシベーション膜が被覆されていない領域は、層間絶縁膜が露出していることを特徴とする請求項6、7又は8に記載の半導体チップ。
【請求項10】
前記額縁領域における前記パッシベーション膜が被覆されていない領域に露出する前記層間絶縁膜は、当該層間絶縁膜に形成された凹部の底面であることを特徴とする請求項9に記載の半導体チップ。
【請求項11】
請求項5〜10のいずれか1項に記載の半導体チップを搭載した半導体装置。
【請求項12】
スクライブ線領域と、前記スクライブ線領域により区画された複数の素子形成領域を有する半導体ウエハを用意し、
前記スクライブ線領域に、導電性パターンを形成し、
前記導電性パターンのうち、前記スクライブ線領域に沿ってダイシングした際に半導体チップのダイシングカット面に露出する、若しくは露出する可能性のある導電性パターンの上層に、当該導電性パターンと対向配置する島状のパッシベーション膜を形成し、
前記スクライブ線領域に沿ってダイシングすることにより半導体チップを取り出す半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−239149(P2009−239149A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2008−85576(P2008−85576)
【出願日】平成20年3月28日(2008.3.28)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成20年3月28日(2008.3.28)
【出願人】(302062931)NECエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]