半導体受光装置
【課題】 キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供する。
【解決手段】 半導体受光装置は、基板と、前記基板上に設けられ、第１導電型領域および第２導電型領域を備え、上面および側面を有する半導体受光素子と、前記上面において、前記第１導電型領域と電気的に接続された第１電極と、前記第２導電型領域に電気的に接続された第２電極と、前記半導体受光素子の前記上面および側面を覆う絶縁膜と、前記第１電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第１の幅よりも狭い前記引出配線の第２の幅の領域と、を有する。
【解決手段】 半導体受光装置は、基板と、前記基板上に設けられ、第１導電型領域および第２導電型領域を備え、上面および側面を有する半導体受光素子と、前記上面において、前記第１導電型領域と電気的に接続された第１電極と、前記第２導電型領域に電気的に接続された第２電極と、前記半導体受光素子の前記上面および側面を覆う絶縁膜と、前記第１電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第１の幅よりも狭い前記引出配線の第２の幅の領域と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光装置に関するものである。
【背景技術】
【０００２】
フリップチップ型のメサ状半導体受光素子を半導体基板上に備える半導体受光装置が開発されている。このメサ状の受光素子において、上面に上部電極が設けられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２９０４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような半導体受光素子においては、上部電極から基板上に形成された電極パッドまで引出配線を設ける際に、当該引出配線は受光素子の表面を通ることになる。この場合、受光素子にキャパシタンスが生じる。そこで、キャパシタンスを抑制しようとすると、インダクタンスの増大を招くおそれがある。
【０００５】
本発明は上記課題に鑑みなされたものであり、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体受光装置は、基板と、前記基板上に設けられ、第１導電型領域および第２導電型領域を備え、上面および側面を有する半導体受光素子と、前記上面において、前記第１導電型領域と電気的に接続された第１電極と、前記第２導電型領域に電気的に接続された第２電極と、前記半導体受光素子の前記上面および側面を覆う絶縁膜と、前記第１電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第１の幅よりも狭い前記引出配線の第２の幅の領域と、を有することを特徴とするものである。本発明に係る半導体受光装置によれば、キャパシタンスおよびインダクタンスの両方を抑制することができる
【０００７】
前記引出配線の第２の幅の領域は、前記半導体受光素子において、前記第２導電型の領域と前記絶縁膜とが、前記第１導電型の領域を介在することなく積層された領域上に位置していてもよい。前記半導体受光素子の側面は、下部領域と、前記下部領域よりも径の小さい上部領域を備えていてもよい。前記下部領域は、前記第２導電型の領域を備え、かつ切り欠きが設けられてなり、前記引出配線の第２の幅の領域は、前記切り欠きの内側に設けられていてもよい。
【０００８】
前記半導体受光素子は、ｎ型半導体層、ｉ型半導体層、およびｐ型半導体層が順に形成された構成を有し、前記第１電極は、前記ｐ型半導体層に接続されていてもよい。前記絶縁膜は、窒化シリコンとしてもよい。前記絶縁膜と前記半導体受光素子の側面との間には、半導体からなるパッシベーション膜を備えていてもよい。前記引出配線の幅は、前記第２の幅の領域から第１の幅の領域にかけて、徐々に大きくなっていてもよい。
【発明の効果】
【０００９】
本発明によれば、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は比較例１に係る半導体受光装置の平面図であり、（ｂ）は比較例２に係る半導体受光装置の平面図である。
【図２】実施例１に係る半導体受光装置の平面図である。
【図３】（ａ）はキャリアと半導体受光装置とを表した図であり、（ｂ）は半導体受光装置の回路図である。
【図４】図２のＡ−Ａ´線断面図である。
【図５】受光素子の拡大断面図である。
【図６】実施例２に係る半導体受光装置の平面図である。
【図７】（ａ）は実施例１に係る受光素子の拡大平面図であり、（ｂ）は実施例２に係る受光素子の拡大平面図である。
【図８】受光素子付近の斜視図である。
【図９】（ａ）はキャリアと半導体受光装置とを表した図であり、（ｂ）は半導体受光装置の回路図である。
【図１０】実施例３に係る受光素子について説明するための断面図である。
【発明を実施するための形態】
【００１１】
実施例の説明の前に、図１（ａ）および図１（ｂ）を参照しつつ、比較例について説明する。
【比較例】
【００１２】
図１（ａ）は、比較例１に係る半導体受光装置２０１の平面図である。図１（ｂ）は、比較例２に係る半導体受光装置２０２の平面図である。図１（ａ）および図１（ｂ）に示すように、半導体受光装置２０１，２０２は、半導体基板１０上に、受光素子２０ａ，２０ｂおよびダミーメサ３０ａ〜３０ｃが設けられた構成を有する。受光素子２０ａ，２０ｂおよびおよびダミーメサ３０ａ〜３０ｃは、メサ状に形成されている。なお、半導体受光装置２０１、２０２には、チップ領域とその周辺部にスクライブ領域が形成されており、チップ領域の角には、アライメントマーク８０が形成されている。
【００１３】
受光素子２０ａ，２０ｂは、下部メサ２１上に上部メサ２２および上部電極２３がこの順に配置された構造を有する。例えば、下部メサ２１は、略円柱形状を有している。上部メサ２２は、下部メサ２１よりも小さい径を有する略円柱形状を有し、下部メサ２１の略中央に配置されている。上部メサ２２は、受光領域として機能する。上部電極２３は、上部メサ２２よりも小さい径を有する略円柱形状を有し、上部メサ２２の略中央に配置されている。すなわち、受光素子２０ａ，２０ｂは、下部ほど径が大きく上部ほど径が小さいメサ形状を有する。さらに、受光素子２０ａ，２０ｂは、下部メサ２１の上部メサ２２以外の領域に下部電極２４を備える。比較例１，２においては、上部電極２３がｐ側電極として機能し、下部電極２４がｎ側電極として機能する。
【００１４】
ダミーメサ３０ａ，３０ｃは、下部メサ３１上に、上部メサ３２および上部電極３３がこの順に配置された構造を有する。例えば、下部メサ３１は、略円柱形状を有している。上部メサ３２は、下部メサ３１よりも小さい径を有する略円柱形状を有し、下部メサ３１の略中央に配置されている。上部電極３３は、上部メサ３２よりも小さい径を有する略円柱形状を有し、上部メサ３２の略中央に配置されている。すなわち、ダミーメサ３０ａ，３０ｃは、下部ほど径が大きく上部ほど径が小さいメサ形状を有する。
【００１５】
ダミーメサ３０ｂにおいては、下部メサ３１上に上部メサ３２が配置され、上部メサ３２上に上部電極３３ａと上部電極３３ｂとが設けられている。上部電極３３ａは、引出配線４０ｂに接続されている。上部電極３３ｂは、引出配線４０ｃに接続されている。上部電極３３ａおよび上部電極３３ｂは、絶縁膜上に配置され、互いに離間している。したがって、上部電極３３ａと上部電極３３ｂとは、電気的に絶縁されている。なお、ダミーメサ３０ａ〜３０ｃは、受光素子としての機能は有していない。
【００１６】
ダミーメサ３０ａの上部電極３３と受光素子２０ａの下部電極２４とは、ダミーメサ３０ａの表面、半導体基板１０上、および受光素子２０ａの表面を通る引出配線４０ａによって接続されている。受光素子２０ａの上部電極２３とダミーメサ３０ｂの上部電極３３ａとは、受光素子２０ａの表面、半導体基板１０上、およびダミーメサ３０ｂの表面を通る引出配線４０ｂによって接続されている。
【００１７】
ダミーメサ３０ｂの上部電極３３ｂと受光素子２０ｂの下部電極２４とは、ダミーメサ３０ｂの表面、半導体基板１０上、および受光素子２０ｂの表面を通る引出配線４０ｃによって接続されている。受光素子２０ｂの上部電極２３とダミーメサ３０ｃの上部電極３３とは、受光素子２０ｂの表面、半導体基板１０上、およびダミーメサ３０ｃの表面を通る引出配線４０ｄによって接続されている。
【００１８】
受光素子２０ａ，２０ｂの表面、ダミーメサ３０ａ〜３０ｃの表面、および半導体基板１０の表面は、たとえば窒化シリコン（ＳｉＮ）などからなる絶縁膜によって覆われている。引出配線４０ａ〜４０ｄは、絶縁膜上に配置されている。それにより、各引出配線と受光素子２０ａ，２０ｂ、ダミーメサ３０ａ〜３０ｃおよび半導体基板１０との間が絶縁されている。
【００１９】
ここで、半導体受光装置２０１，２０２においては、ｐ側電極に接続された引出配線４０ｂ，４０ｄが受光素子２０ａ，２０ｂの表面を通る際に、絶縁膜を介してｎ型半導体と対向する。したがって、引出配線４０ｂ，４０ｄとｎ型半導体との間にキャパシタンスおよびインダクタンスが発生する。このとき、キャパシタンスを小さくするためには、絶縁膜を厚くする。または比誘電率の大きい絶縁膜を採用する。などの方法が考えられる。しかしながら、これらの方法では、プロセス条件の変更を伴うとともに、特性劣化を引き起こすおそれがある。
【００２０】
そこで、比較例１のように、引出配線４０ｂ，４０ｄの幅を狭くすることが考えられる。しかしながら、引出配線４０ｂ，４０ｄの幅を狭くすると、受光素子２０ａ，２０ｂの側面のキャパシタンスは低下するが、半導体受光装置全体のインダクタンスが大きくなってしまう。一方で、比較例２のように、引出配線４０ｂ，４０ｄの幅を広くすると、受光素子２０ａ，２０ｂの側面のキャパシタンスが大きくなってしまう。このように、半導体受光装置においては、キャパシタンスとインダクタンスとがトレードオフの関係を有している。以下の実施例においては、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置について説明する。
【実施例１】
【００２１】
図２は、実施例１に係る半導体受光装置１００の平面図である。図３（ａ）は、キャリア５０と半導体受光装置１００とが接続する半導体受光装置１０１を表した図である。図３（ｂ）は、半導体受光装置１０１の回路図である。図２、図３（ａ）および図３（ｂ）に示すように、半導体受光装置１００が図１の半導体受光装置２０１，２０２と異なる点は、引出配線４０ｂ,４０ｄの形状である。本実施例においては、引出配線４０ｂは、受光素子２０ａの表面において狭い幅（第２の幅）を有し、半導体基板１０上において広い幅（第１の幅）を有する。引出配線４０ｄは、受光素子２０ｂの表面において狭い幅（第２の幅）を有し、半導体基板１０上において広い幅（第１の幅）を有する。それにより、キャパシタンスおよびインダクタンスの両方を抑制することができる。
【００２２】
次に、図３（ａ）に示すように、ダミーメサ３０ａの上部電極３３に、キャリア配線５０ａが接続されている。また、ダミーメサ３０ｂの上部電極３３に、キャリア配線５０ｂが接続されている。さらに、ダミーメサ３０ｃの上部電極３３に、キャリア配線５０ｃが接続されている。
【００２３】
以上のことから、図３（ｂ）に示すように、半導体受光装置１０１においては、受光素子２０ａと受光素子２０ｂとが同じ方向に縦続接続されているバランスタイプの受光素子である。受光素子２０ａのｐ側電極と受光素子２０ｂのｎ側電極とが接続されている。また、キャリア配線５０ａは、受光素子２０ａのｎ側電極に接続されたｎ端子として機能する。キャリア配線５０ｂは、受光素子２０ａと受光素子２０ｂとの間に接続された共通端子として機能する。キャリア配線５０ｃは、受光素子２０ｂのｐ側電極に接続されたｐ端子として機能する。共通端子からは出力信号が取り出される。図３（ｂ）の例では、ｐ端子およびｎ端子には、それぞれ逆バイアスが印加される。これにより、バランスタイプの半導体受光装置１０１は、信号振幅を拡大して出力することができる。以下、詳細について説明する。
【００２４】
図４は、図２のＡ−Ａ´線断面図である。図５は、受光素子２０ａの拡大断面図である。図４および図５に示すように、受光素子２０ａは、半導体基板１０上において、ｎ型半導体層２５、ｉ型半導体層２６、ｐ型半導体層２７、およびコンタクト層２８がこの順に積層された構造を有する。ｎ型半導体層２５は、例えば、ｎ型ＩｎＰからなる。ｉ型半導体層２６は、例えば、ｉ型ＩｎＧａＡｓからなる。ｐ型半導体層２７は、例えば、ｐ型ＩｎＰからなる。ｎ型半導体層２５の厚さは、例えば、１．０μｍである。ｉ型半導体層２６の厚さは、例えば、１．０μｍである。ｐ型半導体層２７の厚さは、例えば、１．０μｍである。
【００２５】
ｐ型半導体層２７は、ｉ型半導体層２６よりも小さい径を有する。ｉ型半導体層２６上かつｐ型半導体層２７の側面には、ｎ型半導体層２９が配置されている。ｎ型半導体層２９は、例えば、ｎ型ＩｎＰからなる。半導体基板１０は、半絶縁性半導体からなり、例えば、２．２〜６．６×１０７Ωｃｍの抵抗率を有する。コンタクト層２８は、例えば、ｐ型ＩｎＧａＡｓからなる。図２の下部メサ２１は、ｎ型半導体層２５を含む。図２の上部メサ２２は、ｎ型半導体層２５の一部、ｉ型半導体層２６、ｐ型半導体層２７、コンタクト層２８、およびｎ型半導体層２９を含む。受光素子２０ｂは、受光素子２０ａと同様の構造を有する。また、半導体基板１０の裏面において半導体受光素子２０ａ，２０ｂに対応する位置に、レンズ１１が設けられている。それにより、半導体基板１０の裏面から入射した光を受光素子２０ａ，２０ｂに対して集光することができる。
【００２６】
また、ダミーメサ３０ａ，３０ｂは、半導体基板１０上において、ｎ型半導体層３４、ｉ型半導体層３５、およびｎ型半導体層３６がこの順に積層された構造を有する。ｎ型半導体層３４は、例えば、ｎ型ＩｎＰからなる。ｉ型半導体層３５は、例えば、ｉ型ＩｎＧａＡｓからなる。ｎ型半導体層３６は、例えば、ｎ型ＩｎＰからなる。図２の下部メサ３１は、ｎ型半導体層３４を含む。図２の上部メサ３２は、ｎ型半導体層３４の一部、ｉ型半導体層３５、およびｎ型半導体層３６を含む。ダミーメサ３０ｃは、ダミーメサ３０ａと同様の構造を有する。
【００２７】
絶縁膜６０は、受光素子２０ａ，２０ｂの表面、ダミーメサ３０ａ〜３０ｃの表面、および半導体基板１０の表面を覆っている。引出配線４０ａ，４０ｂは、半導体基板１０側から、Ｔｉ／Ｐｔ層４１、Ａｕスパッタ層４２、およびＡｕめっき層４３が積層された構成を有し、絶縁膜６０上に配置されている。それにより、引出配線４０ａ，４０ｂと受光素子２０ａ、ダミーメサ３０ａ，３０ｂおよび半導体基板１０との間が絶縁されている。絶縁膜６０の厚さは、例えば、０．２μｍである。引出配線４０ａ，４０ｂの厚さは、例えば、２．０μｍである。
【００２８】
ただし、絶縁膜６０は、コンタクト層２８上において開口を有する。それにより、受光素子２０ａのコンタクト層２８は、引出配線４０ｂと接触する。同様に、受光素子２０ｂのコンタクト層２８は、引出配線４０ｄと接触する。また、絶縁膜６０は、下部メサ２１の上部メサ２２が設けられていない領域において開口を有する。下部メサ２１の開口には、コンタクト層６１が形成されている。それにより、受光素子２０ａのｎ型半導体層２５は、コンタクト層６１を介して引出配線４０ａと接触する。同様に、受光素子２０ｂのｎ型半導体層２５は、コンタクト層６１を介して引出配線４０ｃと接触する。コンタクト層６１は、例えば、ＡｕＧｅ／Ａｕからなる。また、絶縁膜６０は、ダミーメサ３０ａ〜３０ｃの表面を覆うとともに、受光素子とダミーメサとの間の半導体基板１０上を覆っている。
【００２９】
なお、受光素子２０ａの下部メサ２１上の引出配線４０ａが、受光素子２０ａの下部電極２４として機能する。受光素子２０ａのコンタクト層２８上の引出配線４０ｂが、受光素子２０ａの上部電極２３として機能する。受光素子２０ｂの下部メサ２１上の引出配線４０ｃが、受光素子２０ｂの下部電極２４として機能する。受光素子２０ｂのコンタクト層２８上の引出配線４０ｄが、受光素子２０ｂの上部電極２３として機能する。
【００３０】
次に、受光素子２０ａ，２０ｂのキャパシタンスについて説明する。図５の例では、キャパシタンスは、ｐ型半導体層２７に接続されている引出配線４０ｂ，４０ｄが絶縁膜６０を介してｎ型半導体層またはｉ型半導体層と対向する領域において生じる。具体的には、上部メサにおいてｎ型半導体層２９の上面と対向する領域と、上部メサにおいてｎ型半導体層２９、ｉ型半導体層２６、およびｎ型半導体層２５の側面と対向する領域と、下部メサにおいてｎ型半導体層２５の上面と対向する領域と、下部メサにおいてｎ型半導体層２５の側面と対向する領域とが該当する。図５の例では、ｐ型半導体層２７が第１導電型領域に対応し、ｎ型半導体層２９およびｎ型半導体層２５が第２導電型領域に対応し、上部電極２３が第１電極に対応し、下部電極２４が第２電極に対応する。
【００３１】
図５に示すように、ｎ型半導体層２９上の絶縁膜６０の厚みを（ｄ１＋ｄ２）とし、長さをＬ１とする。ｎ型半導体層２９の側面から上部メサの底辺までの絶縁膜６０の厚みをｄ２とし、長さ（高さ）をＬ２とする。下部メサ上の絶縁膜６０の厚みをｄ２とし、長さをＬ３とする。下部メサにおけるｎ型半導体層２５の側面における絶縁膜６０の厚みをｄ２とし、長さ（高さ）をＬ４とする。この場合、キャパシタンスＣは、下記式（１）で表わされる。なお、式（１）において「ｗ」は引出配線の幅を示し、「εｒ」は比誘電率を示し、「ε０」は真空中の誘電率を示す。
【数１】
【００３２】
式（１）によれば、キャパシタンスＣは引出配線の幅ｗに比例する。したがって、引出配線４０ｂ，４０ｄがｎ型半導体層と対向する領域の少なくとも一部において幅ｗを狭くすることによって、キャパシタンスＣを抑制することができる。一方で、半導体基板１０と引出配線４０ｂの間でも寄生容量は発生するが、ｎ型半導体層上よりもキャパシタンスに対する影響が小さいため、半導体基板１０上における引出配線の幅を広くしてもｎ型半導体層上で引出配線の幅を広くするよりもキャパシタンスは大きくならない。よって、半導体基板１０上における引出配線の幅を広くすることによって、半導体受光装置１００の全体のインダクタンスを抑制することができる。このように、本実施例に係る半導体受光装置１００においては、キャパシタンスに対する影響が大きい領域において引出配線の幅を狭くし、かつ、キャパシタンスに対する影響が小さい領域において引出配線の幅を広くすることによって、キャパシタンスおよびインダクタンスの両方を抑制することができる。図２における引出配線４０ｂ，４０ｄの広い幅（第１の幅）は、例えば、２０．０μｍである。引出配線４０ｂ，４０ｄの狭い幅（第２の幅）は、例えば、５．０μｍである。なお、引出配線４０ａ，４０ｃの幅は、例えば、２０．０μｍである。
【実施例２】
【００３３】
図６は、実施例２に係る半導体受光装置１００ａの平面図である。半導体受光装置１００ａが図２の半導体受光装置１００と異なる点は、引出配線４０ｂ，４０ｄの形状である。図７（ａ）は、実施例１に係る受光素子２０ａ，２０ｂの拡大平面図である。図７（ａ）に示すように、下部メサ２１（ｎ型半導体層２５）は、略円柱形状を有し、外周の一部に切り欠きを有する。実施例１においては、引出配線４０ｂ，４０ｄは、下部メサ２１（ｎ型半導体層２５）の切り欠き部において広い幅を有する。
【００３４】
実施例１においては、キャパシタンスは、引出配線４０ｂ，４０ｄと受光素子のｎ型半導体層またはｉ型半導体層との間で絶縁膜６０が誘電体として機能することによって生じる。したがって、キャパシタンスは、下部メサ２１（ｎ型半導体層２５）の切り欠き部と引出配線４０ｂ，４０ｄとの間の空気が誘電体として機能することによっても生じ得る。具体的には、引出配線４０ｂ，４０ｄとｎ型半導体層２５とが向かい合う面積を「Ｓ」とし、引出配線４０ｂ，４０ｄとｎ型半導体層２５との平均距離を「ｄ」とし、真空中の誘電率を「ε０」とすると、ｎ型半導体層２５の切り欠き部におけるキャパシタンスＣは、下記式（２）で表される。このように、ｎ型半導体層２５と引出配線４０ｂ，４０ｄとの間の距離に応じてキャパシタンスが大きくなる。
【００３５】
そこで、実施例２においては、図７（ｂ）および図８に示すように、ｎ型半導体層２５の切り欠き部において、引出配線４０ｂ，４０ｄの幅を狭くする。それにより、ｎ型半導体層２５と引出配線４０ｂ，４０ｄとの間に生じ得るキャパシタンスを抑制することができる。以上のことから、本実施例においては、キャパシタンスおよびインダクタンスの両方を抑制できるとともに、キャパシタンスをさらに抑制することができる。なお、信号伝送特性の観点から、引出配線の幅は、テーパ状に徐々に大きくなることが好ましい。
【数２】
【００３６】
図９（ａ）は、キャリア５０と半導体受光装置１００ａが接続する半導体受光装置１０１ａを表した図である。図９（ｂ）は、半導体受光装置１０１ａの回路図である。半導体受光装置１０１ａが実施例１のの半導体受光装置１０１と異なる点は、下部メサ２１（ｎ型半導体層２５）の切り欠き部において、引出配線４０ｂ，４０ｄの幅を狭くするところである。
【００３７】
図９（ｂ）に示すように、半導体受光装置１０１ａは、半導体受光装置１０１と同様に受光素子２０ａと受光素子２０ｂとが同じ方向に縦続接続されているバランスタイプの受光素子である。
【実施例３】
【００３８】
図１０は、実施例３に係る受光素子２０ｃについて説明するための断面図である。図８に示すように、受光素子２０ｃは、ｎ型ＩｎＰからなるパッシベーション膜を備えている。受光素子２０ｃは、半導体基板１０上において、ｎ型ＩｎＧａＡｓ層７１，ｎ型ＩｎＰ層７２、ｎ型ＩｎＧａＡｓ層７３、ｉ型ＩｎＧａＡｓ層７４、およびｐ型ＩｎＧａＡｓ層７５がこの順に積層された構成を有する。
【００３９】
下部メサは、ｎ型ＩｎＧａＡｓ層７１，ｎ型ＩｎＰ層７２、およびｎ型ＩｎＧａＡｓ層７３を含む。上部メサは、ｎ型ＩｎＧａＡｓ層７３の一部、ｉ型ＩｎＧａＡｓ層７４、およびｐ型ＩｎＧａＡｓ層７５を含む。上部メサの側面および下部メサの上面には、パッシベーション膜７６が形成されている。
【００４０】
図８の例では、ｐ型半導体層（第１導電型領域）に接続される引出配線４０ｂが絶縁膜６０を介してｎ型半導体層（第２導電型領域）と対向する領域においてキャパシタンスが生じ得る。図８の例では、上部メサにおいてパッシベーション膜７６の上面と対向する領域と、上部メサにおいてパッシベーション膜７６の側面と対向する領域と、下部メサにおいてパッシベーション膜７６の上面と対向する領域と、下部メサにおいてパッシベーション膜７６、ｎ型ＩｎＧａＡｓ層７１，およびｎ型ＩｎＰ層７２と対向する領域とが該当する。したがって、図８の例では、少なくとも上記領域のいずれか一部分において引出配線４０ｂが半導体基板１０上における幅よりも狭い幅を有することによって、キャパシタンスおよびインダクタンスの両方を抑制することができる。
【実施例４】
【００４１】
実施例１〜実施例３においては裏面入射型の半導体受光素子について説明したが、実施例４では、表面入射型の半導体受光素子に本発明を適用した例を説明する。また、上記各実施例においてはｐ型半導体層に接続される引出配線が絶縁膜を介してｎ型半導体層と対向する領域において引出配線の幅を狭くしていたが、それに限られない。例えば、ｎ型半導体層（第１導電型領域）に接続される引出配線が絶縁膜を介してｐ型半導体層（第２導電型領域）と対向する領域において引出配線の幅を狭くしてもよい。また、半導体基板１０上の各半導体層は、エピタキシャル成長させたものであってもよい。
【００４２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４３】
１０ 半導体基板
２０ａ，２０ｂ 受光素子
２１ 下部メサ
２２ 上部メサ
２３ 上部電極
２４ 下部電極
２５ ｎ型半導体層
２６ ｉ型半導体層
２７ ｐ型半導体層
２８ コンタクト層
２９ ｎ型半導体層
３０ａ〜３０ｄ ダミーメサ
３１ 下部メサ
３２ 上部メサ
３３ 上部電極
３４ ｎ型半導体層
３５ ｉ型半導体層
３６ ｎ型半導体層
４０ａ〜４０ｄ 引出配線
６０ 絶縁膜
１００ 半導体受光装置
１０１ 半導体受光装置
【技術分野】
【０００１】
本発明は、半導体受光装置に関するものである。
【背景技術】
【０００２】
フリップチップ型のメサ状半導体受光素子を半導体基板上に備える半導体受光装置が開発されている。このメサ状の受光素子において、上面に上部電極が設けられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２９０４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような半導体受光素子においては、上部電極から基板上に形成された電極パッドまで引出配線を設ける際に、当該引出配線は受光素子の表面を通ることになる。この場合、受光素子にキャパシタンスが生じる。そこで、キャパシタンスを抑制しようとすると、インダクタンスの増大を招くおそれがある。
【０００５】
本発明は上記課題に鑑みなされたものであり、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体受光装置は、基板と、前記基板上に設けられ、第１導電型領域および第２導電型領域を備え、上面および側面を有する半導体受光素子と、前記上面において、前記第１導電型領域と電気的に接続された第１電極と、前記第２導電型領域に電気的に接続された第２電極と、前記半導体受光素子の前記上面および側面を覆う絶縁膜と、前記第１電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第１の幅よりも狭い前記引出配線の第２の幅の領域と、を有することを特徴とするものである。本発明に係る半導体受光装置によれば、キャパシタンスおよびインダクタンスの両方を抑制することができる
【０００７】
前記引出配線の第２の幅の領域は、前記半導体受光素子において、前記第２導電型の領域と前記絶縁膜とが、前記第１導電型の領域を介在することなく積層された領域上に位置していてもよい。前記半導体受光素子の側面は、下部領域と、前記下部領域よりも径の小さい上部領域を備えていてもよい。前記下部領域は、前記第２導電型の領域を備え、かつ切り欠きが設けられてなり、前記引出配線の第２の幅の領域は、前記切り欠きの内側に設けられていてもよい。
【０００８】
前記半導体受光素子は、ｎ型半導体層、ｉ型半導体層、およびｐ型半導体層が順に形成された構成を有し、前記第１電極は、前記ｐ型半導体層に接続されていてもよい。前記絶縁膜は、窒化シリコンとしてもよい。前記絶縁膜と前記半導体受光素子の側面との間には、半導体からなるパッシベーション膜を備えていてもよい。前記引出配線の幅は、前記第２の幅の領域から第１の幅の領域にかけて、徐々に大きくなっていてもよい。
【発明の効果】
【０００９】
本発明によれば、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）は比較例１に係る半導体受光装置の平面図であり、（ｂ）は比較例２に係る半導体受光装置の平面図である。
【図２】実施例１に係る半導体受光装置の平面図である。
【図３】（ａ）はキャリアと半導体受光装置とを表した図であり、（ｂ）は半導体受光装置の回路図である。
【図４】図２のＡ−Ａ´線断面図である。
【図５】受光素子の拡大断面図である。
【図６】実施例２に係る半導体受光装置の平面図である。
【図７】（ａ）は実施例１に係る受光素子の拡大平面図であり、（ｂ）は実施例２に係る受光素子の拡大平面図である。
【図８】受光素子付近の斜視図である。
【図９】（ａ）はキャリアと半導体受光装置とを表した図であり、（ｂ）は半導体受光装置の回路図である。
【図１０】実施例３に係る受光素子について説明するための断面図である。
【発明を実施するための形態】
【００１１】
実施例の説明の前に、図１（ａ）および図１（ｂ）を参照しつつ、比較例について説明する。
【比較例】
【００１２】
図１（ａ）は、比較例１に係る半導体受光装置２０１の平面図である。図１（ｂ）は、比較例２に係る半導体受光装置２０２の平面図である。図１（ａ）および図１（ｂ）に示すように、半導体受光装置２０１，２０２は、半導体基板１０上に、受光素子２０ａ，２０ｂおよびダミーメサ３０ａ〜３０ｃが設けられた構成を有する。受光素子２０ａ，２０ｂおよびおよびダミーメサ３０ａ〜３０ｃは、メサ状に形成されている。なお、半導体受光装置２０１、２０２には、チップ領域とその周辺部にスクライブ領域が形成されており、チップ領域の角には、アライメントマーク８０が形成されている。
【００１３】
受光素子２０ａ，２０ｂは、下部メサ２１上に上部メサ２２および上部電極２３がこの順に配置された構造を有する。例えば、下部メサ２１は、略円柱形状を有している。上部メサ２２は、下部メサ２１よりも小さい径を有する略円柱形状を有し、下部メサ２１の略中央に配置されている。上部メサ２２は、受光領域として機能する。上部電極２３は、上部メサ２２よりも小さい径を有する略円柱形状を有し、上部メサ２２の略中央に配置されている。すなわち、受光素子２０ａ，２０ｂは、下部ほど径が大きく上部ほど径が小さいメサ形状を有する。さらに、受光素子２０ａ，２０ｂは、下部メサ２１の上部メサ２２以外の領域に下部電極２４を備える。比較例１，２においては、上部電極２３がｐ側電極として機能し、下部電極２４がｎ側電極として機能する。
【００１４】
ダミーメサ３０ａ，３０ｃは、下部メサ３１上に、上部メサ３２および上部電極３３がこの順に配置された構造を有する。例えば、下部メサ３１は、略円柱形状を有している。上部メサ３２は、下部メサ３１よりも小さい径を有する略円柱形状を有し、下部メサ３１の略中央に配置されている。上部電極３３は、上部メサ３２よりも小さい径を有する略円柱形状を有し、上部メサ３２の略中央に配置されている。すなわち、ダミーメサ３０ａ，３０ｃは、下部ほど径が大きく上部ほど径が小さいメサ形状を有する。
【００１５】
ダミーメサ３０ｂにおいては、下部メサ３１上に上部メサ３２が配置され、上部メサ３２上に上部電極３３ａと上部電極３３ｂとが設けられている。上部電極３３ａは、引出配線４０ｂに接続されている。上部電極３３ｂは、引出配線４０ｃに接続されている。上部電極３３ａおよび上部電極３３ｂは、絶縁膜上に配置され、互いに離間している。したがって、上部電極３３ａと上部電極３３ｂとは、電気的に絶縁されている。なお、ダミーメサ３０ａ〜３０ｃは、受光素子としての機能は有していない。
【００１６】
ダミーメサ３０ａの上部電極３３と受光素子２０ａの下部電極２４とは、ダミーメサ３０ａの表面、半導体基板１０上、および受光素子２０ａの表面を通る引出配線４０ａによって接続されている。受光素子２０ａの上部電極２３とダミーメサ３０ｂの上部電極３３ａとは、受光素子２０ａの表面、半導体基板１０上、およびダミーメサ３０ｂの表面を通る引出配線４０ｂによって接続されている。
【００１７】
ダミーメサ３０ｂの上部電極３３ｂと受光素子２０ｂの下部電極２４とは、ダミーメサ３０ｂの表面、半導体基板１０上、および受光素子２０ｂの表面を通る引出配線４０ｃによって接続されている。受光素子２０ｂの上部電極２３とダミーメサ３０ｃの上部電極３３とは、受光素子２０ｂの表面、半導体基板１０上、およびダミーメサ３０ｃの表面を通る引出配線４０ｄによって接続されている。
【００１８】
受光素子２０ａ，２０ｂの表面、ダミーメサ３０ａ〜３０ｃの表面、および半導体基板１０の表面は、たとえば窒化シリコン（ＳｉＮ）などからなる絶縁膜によって覆われている。引出配線４０ａ〜４０ｄは、絶縁膜上に配置されている。それにより、各引出配線と受光素子２０ａ，２０ｂ、ダミーメサ３０ａ〜３０ｃおよび半導体基板１０との間が絶縁されている。
【００１９】
ここで、半導体受光装置２０１，２０２においては、ｐ側電極に接続された引出配線４０ｂ，４０ｄが受光素子２０ａ，２０ｂの表面を通る際に、絶縁膜を介してｎ型半導体と対向する。したがって、引出配線４０ｂ，４０ｄとｎ型半導体との間にキャパシタンスおよびインダクタンスが発生する。このとき、キャパシタンスを小さくするためには、絶縁膜を厚くする。または比誘電率の大きい絶縁膜を採用する。などの方法が考えられる。しかしながら、これらの方法では、プロセス条件の変更を伴うとともに、特性劣化を引き起こすおそれがある。
【００２０】
そこで、比較例１のように、引出配線４０ｂ，４０ｄの幅を狭くすることが考えられる。しかしながら、引出配線４０ｂ，４０ｄの幅を狭くすると、受光素子２０ａ，２０ｂの側面のキャパシタンスは低下するが、半導体受光装置全体のインダクタンスが大きくなってしまう。一方で、比較例２のように、引出配線４０ｂ，４０ｄの幅を広くすると、受光素子２０ａ，２０ｂの側面のキャパシタンスが大きくなってしまう。このように、半導体受光装置においては、キャパシタンスとインダクタンスとがトレードオフの関係を有している。以下の実施例においては、キャパシタンスおよびインダクタンスの両方を抑制することができる半導体受光装置について説明する。
【実施例１】
【００２１】
図２は、実施例１に係る半導体受光装置１００の平面図である。図３（ａ）は、キャリア５０と半導体受光装置１００とが接続する半導体受光装置１０１を表した図である。図３（ｂ）は、半導体受光装置１０１の回路図である。図２、図３（ａ）および図３（ｂ）に示すように、半導体受光装置１００が図１の半導体受光装置２０１，２０２と異なる点は、引出配線４０ｂ,４０ｄの形状である。本実施例においては、引出配線４０ｂは、受光素子２０ａの表面において狭い幅（第２の幅）を有し、半導体基板１０上において広い幅（第１の幅）を有する。引出配線４０ｄは、受光素子２０ｂの表面において狭い幅（第２の幅）を有し、半導体基板１０上において広い幅（第１の幅）を有する。それにより、キャパシタンスおよびインダクタンスの両方を抑制することができる。
【００２２】
次に、図３（ａ）に示すように、ダミーメサ３０ａの上部電極３３に、キャリア配線５０ａが接続されている。また、ダミーメサ３０ｂの上部電極３３に、キャリア配線５０ｂが接続されている。さらに、ダミーメサ３０ｃの上部電極３３に、キャリア配線５０ｃが接続されている。
【００２３】
以上のことから、図３（ｂ）に示すように、半導体受光装置１０１においては、受光素子２０ａと受光素子２０ｂとが同じ方向に縦続接続されているバランスタイプの受光素子である。受光素子２０ａのｐ側電極と受光素子２０ｂのｎ側電極とが接続されている。また、キャリア配線５０ａは、受光素子２０ａのｎ側電極に接続されたｎ端子として機能する。キャリア配線５０ｂは、受光素子２０ａと受光素子２０ｂとの間に接続された共通端子として機能する。キャリア配線５０ｃは、受光素子２０ｂのｐ側電極に接続されたｐ端子として機能する。共通端子からは出力信号が取り出される。図３（ｂ）の例では、ｐ端子およびｎ端子には、それぞれ逆バイアスが印加される。これにより、バランスタイプの半導体受光装置１０１は、信号振幅を拡大して出力することができる。以下、詳細について説明する。
【００２４】
図４は、図２のＡ−Ａ´線断面図である。図５は、受光素子２０ａの拡大断面図である。図４および図５に示すように、受光素子２０ａは、半導体基板１０上において、ｎ型半導体層２５、ｉ型半導体層２６、ｐ型半導体層２７、およびコンタクト層２８がこの順に積層された構造を有する。ｎ型半導体層２５は、例えば、ｎ型ＩｎＰからなる。ｉ型半導体層２６は、例えば、ｉ型ＩｎＧａＡｓからなる。ｐ型半導体層２７は、例えば、ｐ型ＩｎＰからなる。ｎ型半導体層２５の厚さは、例えば、１．０μｍである。ｉ型半導体層２６の厚さは、例えば、１．０μｍである。ｐ型半導体層２７の厚さは、例えば、１．０μｍである。
【００２５】
ｐ型半導体層２７は、ｉ型半導体層２６よりも小さい径を有する。ｉ型半導体層２６上かつｐ型半導体層２７の側面には、ｎ型半導体層２９が配置されている。ｎ型半導体層２９は、例えば、ｎ型ＩｎＰからなる。半導体基板１０は、半絶縁性半導体からなり、例えば、２．２〜６．６×１０７Ωｃｍの抵抗率を有する。コンタクト層２８は、例えば、ｐ型ＩｎＧａＡｓからなる。図２の下部メサ２１は、ｎ型半導体層２５を含む。図２の上部メサ２２は、ｎ型半導体層２５の一部、ｉ型半導体層２６、ｐ型半導体層２７、コンタクト層２８、およびｎ型半導体層２９を含む。受光素子２０ｂは、受光素子２０ａと同様の構造を有する。また、半導体基板１０の裏面において半導体受光素子２０ａ，２０ｂに対応する位置に、レンズ１１が設けられている。それにより、半導体基板１０の裏面から入射した光を受光素子２０ａ，２０ｂに対して集光することができる。
【００２６】
また、ダミーメサ３０ａ，３０ｂは、半導体基板１０上において、ｎ型半導体層３４、ｉ型半導体層３５、およびｎ型半導体層３６がこの順に積層された構造を有する。ｎ型半導体層３４は、例えば、ｎ型ＩｎＰからなる。ｉ型半導体層３５は、例えば、ｉ型ＩｎＧａＡｓからなる。ｎ型半導体層３６は、例えば、ｎ型ＩｎＰからなる。図２の下部メサ３１は、ｎ型半導体層３４を含む。図２の上部メサ３２は、ｎ型半導体層３４の一部、ｉ型半導体層３５、およびｎ型半導体層３６を含む。ダミーメサ３０ｃは、ダミーメサ３０ａと同様の構造を有する。
【００２７】
絶縁膜６０は、受光素子２０ａ，２０ｂの表面、ダミーメサ３０ａ〜３０ｃの表面、および半導体基板１０の表面を覆っている。引出配線４０ａ，４０ｂは、半導体基板１０側から、Ｔｉ／Ｐｔ層４１、Ａｕスパッタ層４２、およびＡｕめっき層４３が積層された構成を有し、絶縁膜６０上に配置されている。それにより、引出配線４０ａ，４０ｂと受光素子２０ａ、ダミーメサ３０ａ，３０ｂおよび半導体基板１０との間が絶縁されている。絶縁膜６０の厚さは、例えば、０．２μｍである。引出配線４０ａ，４０ｂの厚さは、例えば、２．０μｍである。
【００２８】
ただし、絶縁膜６０は、コンタクト層２８上において開口を有する。それにより、受光素子２０ａのコンタクト層２８は、引出配線４０ｂと接触する。同様に、受光素子２０ｂのコンタクト層２８は、引出配線４０ｄと接触する。また、絶縁膜６０は、下部メサ２１の上部メサ２２が設けられていない領域において開口を有する。下部メサ２１の開口には、コンタクト層６１が形成されている。それにより、受光素子２０ａのｎ型半導体層２５は、コンタクト層６１を介して引出配線４０ａと接触する。同様に、受光素子２０ｂのｎ型半導体層２５は、コンタクト層６１を介して引出配線４０ｃと接触する。コンタクト層６１は、例えば、ＡｕＧｅ／Ａｕからなる。また、絶縁膜６０は、ダミーメサ３０ａ〜３０ｃの表面を覆うとともに、受光素子とダミーメサとの間の半導体基板１０上を覆っている。
【００２９】
なお、受光素子２０ａの下部メサ２１上の引出配線４０ａが、受光素子２０ａの下部電極２４として機能する。受光素子２０ａのコンタクト層２８上の引出配線４０ｂが、受光素子２０ａの上部電極２３として機能する。受光素子２０ｂの下部メサ２１上の引出配線４０ｃが、受光素子２０ｂの下部電極２４として機能する。受光素子２０ｂのコンタクト層２８上の引出配線４０ｄが、受光素子２０ｂの上部電極２３として機能する。
【００３０】
次に、受光素子２０ａ，２０ｂのキャパシタンスについて説明する。図５の例では、キャパシタンスは、ｐ型半導体層２７に接続されている引出配線４０ｂ，４０ｄが絶縁膜６０を介してｎ型半導体層またはｉ型半導体層と対向する領域において生じる。具体的には、上部メサにおいてｎ型半導体層２９の上面と対向する領域と、上部メサにおいてｎ型半導体層２９、ｉ型半導体層２６、およびｎ型半導体層２５の側面と対向する領域と、下部メサにおいてｎ型半導体層２５の上面と対向する領域と、下部メサにおいてｎ型半導体層２５の側面と対向する領域とが該当する。図５の例では、ｐ型半導体層２７が第１導電型領域に対応し、ｎ型半導体層２９およびｎ型半導体層２５が第２導電型領域に対応し、上部電極２３が第１電極に対応し、下部電極２４が第２電極に対応する。
【００３１】
図５に示すように、ｎ型半導体層２９上の絶縁膜６０の厚みを（ｄ１＋ｄ２）とし、長さをＬ１とする。ｎ型半導体層２９の側面から上部メサの底辺までの絶縁膜６０の厚みをｄ２とし、長さ（高さ）をＬ２とする。下部メサ上の絶縁膜６０の厚みをｄ２とし、長さをＬ３とする。下部メサにおけるｎ型半導体層２５の側面における絶縁膜６０の厚みをｄ２とし、長さ（高さ）をＬ４とする。この場合、キャパシタンスＣは、下記式（１）で表わされる。なお、式（１）において「ｗ」は引出配線の幅を示し、「εｒ」は比誘電率を示し、「ε０」は真空中の誘電率を示す。
【数１】
【００３２】
式（１）によれば、キャパシタンスＣは引出配線の幅ｗに比例する。したがって、引出配線４０ｂ，４０ｄがｎ型半導体層と対向する領域の少なくとも一部において幅ｗを狭くすることによって、キャパシタンスＣを抑制することができる。一方で、半導体基板１０と引出配線４０ｂの間でも寄生容量は発生するが、ｎ型半導体層上よりもキャパシタンスに対する影響が小さいため、半導体基板１０上における引出配線の幅を広くしてもｎ型半導体層上で引出配線の幅を広くするよりもキャパシタンスは大きくならない。よって、半導体基板１０上における引出配線の幅を広くすることによって、半導体受光装置１００の全体のインダクタンスを抑制することができる。このように、本実施例に係る半導体受光装置１００においては、キャパシタンスに対する影響が大きい領域において引出配線の幅を狭くし、かつ、キャパシタンスに対する影響が小さい領域において引出配線の幅を広くすることによって、キャパシタンスおよびインダクタンスの両方を抑制することができる。図２における引出配線４０ｂ，４０ｄの広い幅（第１の幅）は、例えば、２０．０μｍである。引出配線４０ｂ，４０ｄの狭い幅（第２の幅）は、例えば、５．０μｍである。なお、引出配線４０ａ，４０ｃの幅は、例えば、２０．０μｍである。
【実施例２】
【００３３】
図６は、実施例２に係る半導体受光装置１００ａの平面図である。半導体受光装置１００ａが図２の半導体受光装置１００と異なる点は、引出配線４０ｂ，４０ｄの形状である。図７（ａ）は、実施例１に係る受光素子２０ａ，２０ｂの拡大平面図である。図７（ａ）に示すように、下部メサ２１（ｎ型半導体層２５）は、略円柱形状を有し、外周の一部に切り欠きを有する。実施例１においては、引出配線４０ｂ，４０ｄは、下部メサ２１（ｎ型半導体層２５）の切り欠き部において広い幅を有する。
【００３４】
実施例１においては、キャパシタンスは、引出配線４０ｂ，４０ｄと受光素子のｎ型半導体層またはｉ型半導体層との間で絶縁膜６０が誘電体として機能することによって生じる。したがって、キャパシタンスは、下部メサ２１（ｎ型半導体層２５）の切り欠き部と引出配線４０ｂ，４０ｄとの間の空気が誘電体として機能することによっても生じ得る。具体的には、引出配線４０ｂ，４０ｄとｎ型半導体層２５とが向かい合う面積を「Ｓ」とし、引出配線４０ｂ，４０ｄとｎ型半導体層２５との平均距離を「ｄ」とし、真空中の誘電率を「ε０」とすると、ｎ型半導体層２５の切り欠き部におけるキャパシタンスＣは、下記式（２）で表される。このように、ｎ型半導体層２５と引出配線４０ｂ，４０ｄとの間の距離に応じてキャパシタンスが大きくなる。
【００３５】
そこで、実施例２においては、図７（ｂ）および図８に示すように、ｎ型半導体層２５の切り欠き部において、引出配線４０ｂ，４０ｄの幅を狭くする。それにより、ｎ型半導体層２５と引出配線４０ｂ，４０ｄとの間に生じ得るキャパシタンスを抑制することができる。以上のことから、本実施例においては、キャパシタンスおよびインダクタンスの両方を抑制できるとともに、キャパシタンスをさらに抑制することができる。なお、信号伝送特性の観点から、引出配線の幅は、テーパ状に徐々に大きくなることが好ましい。
【数２】
【００３６】
図９（ａ）は、キャリア５０と半導体受光装置１００ａが接続する半導体受光装置１０１ａを表した図である。図９（ｂ）は、半導体受光装置１０１ａの回路図である。半導体受光装置１０１ａが実施例１のの半導体受光装置１０１と異なる点は、下部メサ２１（ｎ型半導体層２５）の切り欠き部において、引出配線４０ｂ，４０ｄの幅を狭くするところである。
【００３７】
図９（ｂ）に示すように、半導体受光装置１０１ａは、半導体受光装置１０１と同様に受光素子２０ａと受光素子２０ｂとが同じ方向に縦続接続されているバランスタイプの受光素子である。
【実施例３】
【００３８】
図１０は、実施例３に係る受光素子２０ｃについて説明するための断面図である。図８に示すように、受光素子２０ｃは、ｎ型ＩｎＰからなるパッシベーション膜を備えている。受光素子２０ｃは、半導体基板１０上において、ｎ型ＩｎＧａＡｓ層７１，ｎ型ＩｎＰ層７２、ｎ型ＩｎＧａＡｓ層７３、ｉ型ＩｎＧａＡｓ層７４、およびｐ型ＩｎＧａＡｓ層７５がこの順に積層された構成を有する。
【００３９】
下部メサは、ｎ型ＩｎＧａＡｓ層７１，ｎ型ＩｎＰ層７２、およびｎ型ＩｎＧａＡｓ層７３を含む。上部メサは、ｎ型ＩｎＧａＡｓ層７３の一部、ｉ型ＩｎＧａＡｓ層７４、およびｐ型ＩｎＧａＡｓ層７５を含む。上部メサの側面および下部メサの上面には、パッシベーション膜７６が形成されている。
【００４０】
図８の例では、ｐ型半導体層（第１導電型領域）に接続される引出配線４０ｂが絶縁膜６０を介してｎ型半導体層（第２導電型領域）と対向する領域においてキャパシタンスが生じ得る。図８の例では、上部メサにおいてパッシベーション膜７６の上面と対向する領域と、上部メサにおいてパッシベーション膜７６の側面と対向する領域と、下部メサにおいてパッシベーション膜７６の上面と対向する領域と、下部メサにおいてパッシベーション膜７６、ｎ型ＩｎＧａＡｓ層７１，およびｎ型ＩｎＰ層７２と対向する領域とが該当する。したがって、図８の例では、少なくとも上記領域のいずれか一部分において引出配線４０ｂが半導体基板１０上における幅よりも狭い幅を有することによって、キャパシタンスおよびインダクタンスの両方を抑制することができる。
【実施例４】
【００４１】
実施例１〜実施例３においては裏面入射型の半導体受光素子について説明したが、実施例４では、表面入射型の半導体受光素子に本発明を適用した例を説明する。また、上記各実施例においてはｐ型半導体層に接続される引出配線が絶縁膜を介してｎ型半導体層と対向する領域において引出配線の幅を狭くしていたが、それに限られない。例えば、ｎ型半導体層（第１導電型領域）に接続される引出配線が絶縁膜を介してｐ型半導体層（第２導電型領域）と対向する領域において引出配線の幅を狭くしてもよい。また、半導体基板１０上の各半導体層は、エピタキシャル成長させたものであってもよい。
【００４２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４３】
１０ 半導体基板
２０ａ，２０ｂ 受光素子
２１ 下部メサ
２２ 上部メサ
２３ 上部電極
２４ 下部電極
２５ ｎ型半導体層
２６ ｉ型半導体層
２７ ｐ型半導体層
２８ コンタクト層
２９ ｎ型半導体層
３０ａ〜３０ｄ ダミーメサ
３１ 下部メサ
３２ 上部メサ
３３ 上部電極
３４ ｎ型半導体層
３５ ｉ型半導体層
３６ ｎ型半導体層
４０ａ〜４０ｄ 引出配線
６０ 絶縁膜
１００ 半導体受光装置
１０１ 半導体受光装置
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、第１導電型領域および第２導電型領域を備え、上面および側面を有する半導体受光素子と、
前記上面において、前記第１導電型領域と電気的に接続された第１電極と、
前記第２導電型領域に電気的に接続された第２電極と、
前記半導体受光素子の前記上面および側面を覆う絶縁膜と、
前記第１電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、
前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第１の幅よりも狭い前記引出配線の第２の幅の領域と、
を有することを特徴とする半導体受光装置。
【請求項２】
前記引出配線の第２の幅の領域は、前記半導体受光素子において、前記第２導電型の領域と前記絶縁膜とが、前記第１導電型の領域を介在することなく積層された領域上に位置することを特徴とする請求項１記載の半導体受光装置。
【請求項３】
前記半導体受光素子の側面は、下部領域と、前記下部領域よりも径の小さい上部領域を備えることを特徴とする請求項１または２記載の半導体受光装置。
【請求項４】
前記下部領域は、前記第２導電型の領域を備え、かつ切り欠きが設けられてなり、前記引出配線の第２の幅の領域は、前記切り欠きの内側に設けられてなることを特徴とする請求項１〜３のいずれかに記載の半導体受光装置。
【請求項５】
前記半導体受光素子は、ｎ型半導体層、ｉ型半導体層、およびｐ型半導体層が順に形成された構成を有し、前記第１電極は、前記ｐ型半導体層に接続されていることを特徴とする請求項１〜４のいずれかに記載の半導体受光装置。
【請求項６】
前記絶縁膜は、窒化シリコンからなることを特徴とする請求項１〜５のいずれかに記載の半導体受光装置。
【請求項７】
前記絶縁膜と前記半導体受光素子の側面との間には、半導体からなるパッシベーション膜を備えることを特徴とする請求項１〜６のいずれかに記載の半導体受光装置。
【請求項８】
前記引出配線の幅は、前記第２の幅の領域から第１の幅の領域にかけて、徐々に大きくなることを特徴とする請求項１〜７のいずれかに記載の半導体受光装置。
【請求項１】
基板と、
前記基板上に設けられ、第１導電型領域および第２導電型領域を備え、上面および側面を有する半導体受光素子と、
前記上面において、前記第１導電型領域と電気的に接続された第１電極と、
前記第２導電型領域に電気的に接続された第２電極と、
前記半導体受光素子の前記上面および側面を覆う絶縁膜と、
前記第１電極と接続され、前記上面および側面の前記絶縁膜上を経て前記基板上にまで延在して設けられた引出配線と、
前記半導体受光素子の上面あるいは側面に位置し、前記基板上における前記引出配線の第１の幅よりも狭い前記引出配線の第２の幅の領域と、
を有することを特徴とする半導体受光装置。
【請求項２】
前記引出配線の第２の幅の領域は、前記半導体受光素子において、前記第２導電型の領域と前記絶縁膜とが、前記第１導電型の領域を介在することなく積層された領域上に位置することを特徴とする請求項１記載の半導体受光装置。
【請求項３】
前記半導体受光素子の側面は、下部領域と、前記下部領域よりも径の小さい上部領域を備えることを特徴とする請求項１または２記載の半導体受光装置。
【請求項４】
前記下部領域は、前記第２導電型の領域を備え、かつ切り欠きが設けられてなり、前記引出配線の第２の幅の領域は、前記切り欠きの内側に設けられてなることを特徴とする請求項１〜３のいずれかに記載の半導体受光装置。
【請求項５】
前記半導体受光素子は、ｎ型半導体層、ｉ型半導体層、およびｐ型半導体層が順に形成された構成を有し、前記第１電極は、前記ｐ型半導体層に接続されていることを特徴とする請求項１〜４のいずれかに記載の半導体受光装置。
【請求項６】
前記絶縁膜は、窒化シリコンからなることを特徴とする請求項１〜５のいずれかに記載の半導体受光装置。
【請求項７】
前記絶縁膜と前記半導体受光素子の側面との間には、半導体からなるパッシベーション膜を備えることを特徴とする請求項１〜６のいずれかに記載の半導体受光装置。
【請求項８】
前記引出配線の幅は、前記第２の幅の領域から第１の幅の領域にかけて、徐々に大きくなることを特徴とする請求項１〜７のいずれかに記載の半導体受光装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２３４９５８（Ｐ２０１２−２３４９５８Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１０２２６０（Ｐ２０１１−１０２２６０）
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００１５４３２５）住友電工デバイス・イノベーション株式会社 (291)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００１５４３２５）住友電工デバイス・イノベーション株式会社 (291)
【Ｆターム（参考）】
[ Back to top ]