説明

半導体発光装置

【課題】半導体発光装置における発光効率を改善すること。
【解決手段】本発明は、基板と、GaN系半導体よりなる複数のバリア層32及びバリア層32間に挟まれたGaN系半導体よりなる井戸層30を備え、バリア層32と井戸層30との間にピエゾ分極により形成された分極電荷を有する量子井戸活性層とを備え、井戸層30は、基板10から遠い側のバリア層32との界面においてバンドギャップが最小となるように組成変調して設けられてなる半導体発光装置である。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光装置に関し、特に量子井戸活性層を有する半導体発光装置に関する。
【背景技術】
【0002】
GaN(窒化ガリウム)系半導体を用いたLED(Light Emitting Diode)やLD(Laser Diode)等の半導体発光装置は、短波長用の発光素子として用いられている。
【0003】
特許文献1には、GaN系半導体からなる多重量子井戸(MQW:Multi Quantum Well)活性層を有する半導体発光装置が開示されている。特許文献1の図5のように、基板上に、N型クラッド層、MQW活性層、P型クラッド層が積層されている。図1(a)から図2(b)は、特許文献1に記載された半導体発光装置のMQW活性層のうち1層分の井戸層30とその両側のバリア層32における基板の法線方向([0001]方向)に対するIn組成とエネルギーを示した図である。MQW活性層は、複数のバリア層32と、上下が前記複数のバリア層32に挟まれた井戸層30とを有する。GaN系半導体は、分極が大きいことが知られている。このため、例えば[0001]方向に積層されたバリア層32と井戸層30とのa軸格子定数が異なると、ピエゾ分極に起因した分極電荷が生成される。この分極電荷の生成は、少なくともa軸格子定数が異なる場合に実現される。
【0004】
基板の法線方向(つまり積層方向)が[0001]方向(c軸方向)の場合、図1(a)のように、バリア層32をGaN、井戸層30をInGaNで形成すると、バリア層32に対し井戸層30のa軸方向の格子定数が大きくなる。これにより、図1(b)のように、井戸層30の基板側に負の分極電荷、基板の反対側に正の分極電荷が生成される。
【0005】
分極電荷により、井戸層30内の基板側の伝導帯体及び価電子帯のエネルギーが高くなり、基板の反対側の伝導帯体及び価電子帯のエネルギーが低くなる。よって、電子は井戸層30の基板の反対側に存在し、ホールは井戸層30の基板側に存在する(図1(b)の波動関数参照)。このように、電子とホールとが空間的に分離してしまうため、電子とホールとの再結合確率が減少し発光効率が低下してしまう。
【0006】
図2(a)のように、In組成比を、井戸層30の基板側で大きく、基板の反対側で小さくする。これにより、図2(b)のように、井戸層30の基板側のエネルギーバンドギャップは小さく、基板の反対側で大きくなる。よって、電子及びホールとも基板側に存在し、電子とホールとの空間的分離を避けることができる。なお、GaN系半導体とは、例えば、GaN、AlN、InN、GaNとInNとの混晶であるInGaN、GaNとAlNとの混晶であるAlGaN、AlInGaN等である。
【特許文献1】特開2005−056973号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかしながら、特許文献1のMQW活性層を用いても、発光効率は十分ではない。そこで、本発明は発光効率を改善することを目的とする。
【課題を解決するための手段】
【0008】
上記目的を達成するため、本発明は、基板と、GaN系半導体よりなる複数のバリア層及び該バリア層間に挟まれたGaN系半導体よりなる井戸層を備え、前記バリア層と前記井戸層との間にピエゾ分極により形成された分極電荷を有する量子井戸活性層とを備え、前記井戸層は、前記基板から遠い側の前記バリア層との界面においてバンドギャップが最小となるように組成変調して設けられてなる。本発明によれば、電子とホールとの位置的分離を抑制することができ、発光効率を高めることができる。
【0009】
上記構成において、前記バリア層及び前記井戸層の主面が(0001)面または(11−22)面である構成とすることができる。量子井戸活性層の主面が(0001)面または(11−22)面の場合、井戸層及びバリア層であるGaN系半導体層を平坦性よく成長することができる。また、バリア層と井戸層とのa軸格子定数が異なるため、ピエゾ分極が生じ易く、電子とホールの位置的分離が生じやすい。このような半導体発光装置においても、電子とホールとの位置的分離を抑制することができる。
【0010】
上記構成において、前記井戸層の組成変調は、Inの組成変調である構成とすることができる。井戸層がInの組成変調の場合、井戸層の成長初期にInが混入し難い。このような半導体発光装置においても、電子とホールとの位置的分離を抑制することができる。
【0011】
上記構成において、前記組成変調は、連続的または段階的な組成変調である構成とすることができる。
【0012】
上記構成において、前記バリア層/前記井戸層の組み合わせが、「AlInGa1−a−bN(0≦a≦1、0≦b≦1)/AlInGa1−c−dN(0≦c≦1、0≦d≦1)」である構成とすることができる。
【0013】
上記構成において、前記基板は、SiC、Si、サファイア、GaN及びGaのいずれかからなる構成とすることができる。
【発明の効果】
【0014】
本発明によれば、電子とホールとの位置的分離を抑制することができ、発光効率を高めることができる。
【発明を実施するための最良の形態】
【0015】
図3(a)及び図3(b)は、本発明を適用したGaN/InGaN−MQW活性層のIn組成及びエネルギーバンド図である。図3(a)及び図3(b)から明らかなように、井戸層30は、基板の反対側(基板から遠い側)に向かってIn組成が大きくなるように組成変調されている。本発明は、後述するように、基板の反対側のIn組成を大きくすることにより、発光効率を改善するものである。
【実施例1】
【0016】
図4は実施例1に係るLEDの断面図である。図4のように、サファイア基板10上に、AlNバッファ層12、GaNバッファ層14、N型第1GaNクラッド層16、N型InGaNコンタクト層18、N型第2GaNクラッド層20(第1導電型半導体層)、MQW活性層22、P型GaNクラッド層24(第2導電型半導体層)がMOCVD法を用い順次積層されている。各層は基板10の法線方向が[0001]となるように形成されている。P型GaNクラッド層24上にはP電極26が形成されている。N型InGaNコンタクト層18上にN電極28が形成されている。
【0017】
各層の成長条件は以下の通りである。
高温AlNバッファ層12:膜厚が0.1μm、アンドープ、成長温度が1230℃、キャリアガスが水素。
GaNバッファ層14:膜厚が2μm、アンドープ、成長温度が1180℃、キャリアガスが水素。
N型第1GaNクラッド層16:膜厚が1.35μm、Siドープ、成長温度が1180℃、キャリアガスが水素。
N型InGaNコンタクト層18:膜厚が0.5μm、In組成比が0.5%、Siドープ、成長温度が950℃、キャリアガスが窒素。
N型第2GaNクラッド層20:膜厚が0.15μm、Siドープ、成長温度が1180℃、キャリアガスが水素。
MQW活性層22:成長温度が820℃、キャリアガスが窒素、バリア層32と井戸層30とが交互に積層し、井戸層30が5層。
GaNバリア層32:膜厚が9nm。
InGaN井戸層30:TMI(トリメチルインジウム)の流量が16μmol/分、TMG(トリメチルガリウム)の流量が40μmol/分、NH(アンモニア)の流量が12000sccm、
P型GaNクラッド層24:膜厚が0.2μm、Mgドープ、成長温度が1100℃、キャリアガスが水素。
【0018】
以下に、実施例1に際して検討したサンプルについて説明する。図5(a)から図5(c)は、作製したサンプルの井戸層30のIn組成目標を示している。サンプルの作製に当たっては、このIn組成目標の通りにIn原料の制御がなされる。図5(a)のように、サンプルAは基板側のIn組成が0.16であり、基板の反対側のIn組成は0である。図5(b)のように、サンプルBは基板側及び基板の反対側のIn組成が0であり、井戸層30の中央のIn組成が0.16である。図5(a)のように、サンプルCは基板側のIn組成が0であり、基板の反対側のIn組成は0.16である。サンプルAが図2(a)及び図2(b)に相当し、サンプルCが図3(a)及び図3(b)に相当する。サンプルAからCの井戸層30の膜厚は約2.4nmである。さらに、図5(a)から図5(c)には示されていないが、サンプルDとして、基板側のIn組成が0であり、基板の反対側のIn組成は0.16であり、井戸層30の膜厚がサンプルCよりも小さい約2.1μmのサンプルも作製した。
【0019】
図6は同じ駆動電流を供給した場合のサンプルAからCの発光強度(つまり発光効率)をサンプルAで規格化した図である。サンプルAとサンプルBとでは発光強度に大きな差はないが、サンプルCはサンプルAに比べ発光強度が1.3倍となる。
【0020】
図7はサンプルA、サンプルC、サンプルDのN電極28とP電極26との間に印加する電流に対する発光強度を示す図である。同じ供給電流で比較すると、サンプルCはサンプルAよりも発光強度が大きい。サンプルDの発光強度はサンプルAとCとの間である。サンプルCとDとの比較から、井戸層30の膜厚は大きい方が発光強度が大きくなる。
【0021】
以上のように、井戸層30のIn組成を基板側で大きくする場合(サンプルA)と、基板の反対側で大きくする場合(サンプルC)とでは、発光効率の違いが生じている。元来、いずれの場合であっても井戸層30が設計通りに作製されていれば、ポテンシャル井戸における電子とホールとが空間的に一致するため、実質的には同じ発光効率となるはずである。
【0022】
サンプルAとCとで発光効率の違いが生じる理由は明らかではないが、以下の現象が生じているものと考察される。まず、サンプルAの場合、井戸層30のIn組成のピークが、基板側のバリア層32との界面に位置するように井戸層30を形成することが求められる。これを実現するためには、井戸層30の成長開始と同時にIn原料の供給量が最大になるように成長装置(例えばMOCVD装置)を制御する。しかしながら、Inを供給しても成長面に取り込まれるInが一瞬にして最大になることはない。実際は所定の過渡期間をもってInの取り込みが最大になる。このため、図8(a)のように、基板側のバリア層32と井戸層30との界面から離れた位置に実際のIn組成のピークが形成され、その後In組成が徐々に減少する。このように、サンプルAの場合は、In組成を図2(a)のように理想的に実現することができない。これにより、図8(b)のように、井戸層30内の伝導帯の底及び価電子帯の頂は、基板側のバリア層32と井戸層30との界面から離れた位置に形成される。また、伝導帯の底と価電子帯の頂との位置を、バリア層32と井戸層30との界面で規定することができない。
【0023】
一方、サンプルCのように、井戸層30と基板の反対側のバリア層32との界面にInのピークが位置する井戸層30を形成する場合を考える。井戸層30と基板側バリア層32との界面においては、徐々にIn組成が増加すればよい(例えば、0から徐々に増加すればよい)ことから、サンプルAのように、急激にIn原料の供給を最大化する必要がない。また、井戸層30と基板の反対側のバリア層32との界面では、In原料の供給を遮断すれば、遮断した時点がIn組成のピークとなる。これにより、井戸層30と基板の反対側のバリア層32との界面と、In組成のピークと、を一致させることができる。
【0024】
このように、In組成を井戸層30と基板の反対側のバリア層32との界面において最大にする構造は、In組成のピークが理想的な位置に形成される。このことから伝導帯の底と価電子帯の頂との位置を、バリア層32と井戸層30との界面で規定することができる。よって、電子とホールとの空間的分離が抑制される。この結果、サンプルAとCとの発光効率の違いが生じているものと考えられる。
【0025】
さらに、サンプルCのようにIn組成を井戸層30と基板の反対側のバリア層32との界面において最大となるように設計することは、成長装置の内壁等に残留する不純物が井戸層30に混入し発光効率が低下することを抑制するものと期待できる。すなわち、成長装置の内壁等に残留する不純物は、MQW活性層の成長途中に取り込まれることによって発光効率を低下させるが、サンプルAのように、急激にIn原料を変化するときに取り込まれ易い傾向にある。つまり、サンプルA、B及びCとも不純物が取り込まれるが、サンプルAの場合には井戸層30、サンプルCの場合には基板の反対側のバリア層32に不純物が取り込まれることとなる。
【0026】
このため、サンプルCのようにIn組成を基板の反対側のバリア層32との界面において最大とする井戸層構造を採用すれば、井戸層30内において成長装置の内壁に起因した不純物が相対的に少ない領域で電子とホールの再結合が生じる。よって、サンプルAに比べ発光効率をさらに改善することができるものと考えられる。なお、上記は井戸層30の組成変調としてInの組成変調である場合を例に説明したが、他の元素の組成変調の場合も同様である。
【0027】
実施例1によれば、MQW活性層22の主面は(0001)面、すなわち基板の法線方向が[0001]方向(c軸方向)である。このように、[0001]方向に井戸層30及びバリア層32であるGaN系半導体層を成長することで、井戸層30及びバリア層32の平坦性が向上する。また、バリア層32と井戸層30とのa軸格子定数が異なることによるピエゾ分極に起因したピエゾ電荷が生成される。このため、図3(b)のように、井戸層30の基板側に負の電荷、基板の反対側に正の電荷が生成されてしまう。しかし、基板の反対側のバンドギャップを基板側のバンドギャップより小さくする。つまり、井戸層30の組成を基板と反対側(基板から遠い側のバリア層32)と井戸層30との界面においてバンドギャップが最小となるように組成変調する。これにより、ピエゾ分極の発生及び電子とホールとの空間的分離を抑制し、発光効率を高めることができる。
【0028】
実施例1においては、MQW活性層22(バリア層32及び井戸層30)の主面が(0001)面である場合を例に説明した。このように、MQW活性層22の主面の法線方向が[0001]方向の場合、ピエゾ分極が最も生じ易いため、井戸層30の基板側に負の分極電荷、基板の反対側に正の電荷が生成される。よって、本発明を適用することにより、電子とホールとの空間的分離を抑制することができる。また、MQW活性層22の主面としては、例えば(11−22)面を用いることができる。
【0029】
また、実施例1においては、井戸層30としてInGaNを例に説明した。井戸層30はInGaN以外であっても、GaN系半導体であれば、格子定数が急激に変わることにより、Inと同様にIII族元素が取り込まれにくくなる。よって、バリア層32よりエネルギーバンドギャップが小さければよく、例えばGaN、AlN、InNの任意の結晶または混晶を用いることができる。つまり、バリア層32及び井戸層30の組み合わせを、AlInGa1−a−bN(0≦a≦1、0≦b≦1)及びAlInGa1−c−dN(0≦c≦1、0≦d≦1)とすることができる。しかしながら、井戸層30がInを含む場合、図8(a)で説明したように、井戸層30の成長初期において、Inが取り込み難い。よって、井戸層30がInを含む場合に本発明を適用することが有効である。例えば実施例1のようにバリア層32をGaN、井戸層30をInGaNとすることができる。この場合、InGaNのIn組成の最大値を例えば0.16とすることができる。また、バリア層32及び井戸層30ともInGaNとすることができる。この場合、バリア層32のIn組成を0.03、井戸層30のIn組成の最大値を例えば0.16とすることができる。
【0030】
さらに、実施例1において、基板10としてサファイア基板を例に説明した。基板10としては、例えばSiC(炭化シリコン)、Si、GaNまたはGa(酸化ガリウム)等を用いることもできる。
【実施例2】
【0031】
図9はコンタクト層を用いない例である。図9を参照に、実施例2に係る半導体発光装置は、実施例1の図5に対し、N型第1GaNクラッド層16、N型InGaNコンタクト層18及びN型第2GaNクラッド層20の代わりに膜厚が2μmのSiドープN型GaNクラッド層16a(第1導電型半導体層)を用いている。N電極28はN型GaNクラッド層16aに電気的に接続している。その他の構成は実施例1の図5と同じである。
【0032】
実施例1及び実施例2のように、高温AlNバッファ層12を用いた場合、高温で成長したAlNバッファ層12は結晶性が良く、AlNバッファ層12上に成長したGaN層はAlNバッファ層12の影響を受けa軸格子定数が小さくなる。よって、MQW活性層22において、井戸層30としてa軸格子定数の大きいInGaNを成長すると、Inの取り込みがより阻害される。よって、高温AlNバッファ層12を有する場合、特に本発明を適用することが有効である。
【0033】
高温AlNバッファ層12の結晶性が良くなるのは、成長温度が1000℃以上のときであり、より好ましくはMQW活性層22の成長温度より高い場合である。
【実施例3】
【0034】
実施例3は低温GaNバッファ層を用いる例である。図10を参照に、実施例1の図5の高温AlNバッファ層12の代わりに低温GaNバッファ層12aを用いている。低温GaNバッファ層12aの成長条件は以下である。
低温GaNバッファ層12a:膜厚が0.1μm、アンドープ、成長温度が600℃、キャリアガスが水素。
【0035】
また、GaNバッファ層14、N型第1GaNクラッド層16、N型InGaNコンタクト層18及びN型第2GaNクラッド層20の代わりに膜厚が5μmのSiドープN型GaNクラッド層16b(第1導電型半導体層)を用いている。その他の構成は実施例1の図5と同じである。実施例3のように、低温で成長したバッファ層を用いることができる。
【実施例4】
【0036】
実施例4は井戸層30のIn組成のプロファイルが異なる例である。図11(a)及び図11(b)は実施例4に係るLEDの井戸層30のIn組成を示す図である。図11(a)のように、井戸層30のIn組成を階段状にすることもできる。また、図11(b)のように、井戸層30の一部のIn組成を連続的に変化させ、残りの一部のIn組成を一定にすることもできる。
【0037】
実施例1のように、基板側から基板の反対側にかけて、井戸層30のバンドギャップを連続的に変化させてもよい。また、実施例4のように、基板10側から基板の反対側にかけて、井戸層30の少なくとも一部において、バンドギャップ(つまり組成変調)が連続的または階段状に変化する構造としてもよい。実施例4の場合にも、In組成が一定となる範囲が所望の範囲内であれば、電子またはホールの波動関数のピークは基板の反対側のバリア層32界面に形成され、電子またはホールの波動関数のピークが基板側のバリア層32界面に誘引されることはない。よって、電子とホールとの波動関数の空間的分離が抑制される。
【0038】
実施例1から実施例4において、第1導電型をN型、第2導電型を第1導電型とは反対の導電型であるP型としたが、第1導電型がP型、第2導電型がN型でもよい。
【0039】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【0040】
【図1】図1(a)及び図1(b)は特許文献1に記載されたLED(その1)の井戸層内のIn組成及びエネルギーを示す図である。
【図2】図2(a)及び図2(b)は特許文献1に記載されたLED(その2)の井戸層内のIn組成及びエネルギーを示す図である。
【図3】図3(a)及び図3(b)は本発明の原理を説明するための図であり、LEDの井戸層内のIn組成及びエネルギーを示す図である。
【図4】図4は実施例1に係るLEDの断面図である。
【図5】図5(a)、図5(b)及び図5(c)はそれぞれサンプルA、サンプルB及びサンプルCの井戸層内のIn組成を示す図である。
【図6】図6はサンプルA、B、Cの発光強度を示す図である。
【図7】図7はサンプルA、C、Dの電流に対する発光強度を示す図である。
【図8】図8(a)及び図8(b)は特許文献1に記載されたLED(その2)の課題を示すための井戸層内のIn組成及びエネルギーの図である。
【図9】図9は実施例2に係るLEDの断面図である。
【図10】図10は実施例3に係るLEDの断面図である。
【図11】図11(a)及び図11(b)は実施例4に係るLEDの井戸層内のIn組成を示す図である。
【符号の説明】
【0041】
10 基板
12 高温AlNバッファ層
20 N型第2クラッド層
22 MQW活性層
24 P型クラッド層
26 P電極
28 N電極
30 井戸層
32 バリア層

【特許請求の範囲】
【請求項1】
基板と、
GaN系半導体よりなる複数のバリア層及び該バリア層間に挟まれたGaN系半導体よりなる井戸層を備え、前記バリア層と前記井戸層との間にピエゾ分極により形成された分極電荷を有する量子井戸活性層とを備え、
前記井戸層は、前記基板から遠い側の前記バリア層との界面においてバンドギャップが最小となるように組成変調して設けられてなることを特徴とする半導体発光装置。
【請求項2】
前記バリア層及び前記井戸層の主面が(0001)面または(11−22)面であることを特徴とする請求項1記載の半導体発光装置。
【請求項3】
前記井戸層の組成変調は、Inの組成変調であることを特徴とする請求項1記載の半導体発光装置。
【請求項4】
前記組成変調は、連続的または段階的な組成変調であることを特徴とする請求項1記載の半導体発光装置。
【請求項5】
前記バリア層/前記井戸層の組み合わせが、「AlInGa1−a−bN(0≦a≦1、0≦b≦1)/AlInGa1−c−dN(0≦c≦1、0≦d≦1)」であることを特徴とする請求項1記載の半導体発光装置。
【請求項6】
前記基板は、SiC、Si、サファイア、GaN及びGaのいずれかからなることを特徴とする請求項1記載の半導体発光装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate


【公開番号】特開2008−288397(P2008−288397A)
【公開日】平成20年11月27日(2008.11.27)
【国際特許分類】
【出願番号】特願2007−132193(P2007−132193)
【出願日】平成19年5月17日(2007.5.17)
【出願人】(000154325)ユーディナデバイス株式会社 (291)
【復代理人】
【識別番号】100137615
【弁理士】
【氏名又は名称】横山 照夫
【復代理人】
【識別番号】100134511
【弁理士】
【氏名又は名称】八田 俊之
【Fターム(参考)】