半導体素子の製造方法
【課題】少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、イオンを活性化する際に発生するステップバンチングを除去可能な製造方法を提供する。
【解決手段】半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。イオン注入工程では、基板にイオンを注入する。カーボン層形成工程では、イオン注入工程でイオンが注入された基板の表面にカーボン層を形成する。イオン活性化工程では、カーボン層が形成された基板を加熱してイオンを活性化させる。除去工程では、イオン活性化工程が行われた基板をＳｉ蒸気圧下で加熱することで、カーボン層と、イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。
【解決手段】半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。イオン注入工程では、基板にイオンを注入する。カーボン層形成工程では、イオン注入工程でイオンが注入された基板の表面にカーボン層を形成する。イオン活性化工程では、カーボン層が形成された基板を加熱してイオンを活性化させる。除去工程では、イオン活性化工程が行われた基板をＳｉ蒸気圧下で加熱することで、カーボン層と、イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも表面がＳｉＣ層で構成される基板を用いた半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。半導体素子の利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる半導体素子の実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
【０００３】
耐熱性に優れる半導体素子を製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。ＳｉＣ基板にイオンを注入して半導体素子を製造する方法を開示するものとして、特許文献１〜４がある。
【０００４】
特許文献１は、イオン注入後の基板上にカーボンキャップを形成した状態で１８００℃のイオン活性化アニール（イオン活性化工程）を行い、その後、９００℃の酸素雰囲気中で、カーボンキャップを加熱除去する方法を開示する。この特許文献１では、カーボンキャップを加熱除去した後に、研磨液を用いたＣＭＰ（化学機械研磨）により極めて平滑な最表面を形成することで、電気的活性化率を向上しつつ表面荒れを防止する方法についても開示している。また、特許文献２は、特許文献１と同様に、酸素雰囲気中で基板を加熱することでカーボンキャップを除去する方法を開示している。特許文献３及び４は、レジストを炭化することでカーボンキャップを形成してＳｉの蒸発を防止する方法を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１１５８７５号公報
【特許文献２】特開２０１０−１９２８３６号公報
【特許文献３】特開２００７−２８１００５号公報
【特許文献４】特開２０１０−１９２８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献で開示される半導体素子の製造方法では、オフ角を有する基板を用いた場合、イオンを活性化する際に、複数のＳｉＣ層によって形成されるステップの束（ステップバンチング）が発生することがある。しかし、上記の特許文献では、ステップバンチングへの対策手段が開示されていない。ステップバンチングが発生すると基板の表面粗さが大きくなってしまい、半導体素子のデバイス構造（金属とＳｉＣの界面）自体が不安定になってしまう。また、電界が局所的に集中して、半導体素子としての性能が低下してしまう。
【０００７】
本発明は、以上の事情に鑑みてなされたものであり、その目的は、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、イオンを活性化する際に発生するステップバンチングを除去可能な製造方法を提供することにある。
【課題を解決するための手段及び効果】
【０００８】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００９】
本発明の観点によれば、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、以下の工程を含む製造方法が提供される。即ち、この半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。前記イオン注入工程では、前記基板にイオンを注入する。前記カーボン層形成工程では、前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成する。前記イオン活性化工程では、前記カーボン層が形成された基板を加熱してイオンを活性化させる。前記除去工程では、前記イオン活性化工程が行われた前記基板をＳｉ蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。
【００１０】
これにより、イオン活性化工程において基板の表面に生じてしまうステップバンチングを、除去工程において気相エッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い（高性能な）半導体素子が製造できる。この除去工程では、カーボン層の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板の表面にカーボン層が形成されることによって、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００１１】
前記の半導体素子の製造方法においては、以下のようにすることが好ましい。即ち、前記イオン注入工程の前に、前記基板の前記ＳｉＣ層の表面に単結晶ＳｉＣのエピタキシャル層を形成するエピタキシャル層形成工程を含む。前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入する。
【００１２】
これにより、基板の表面に成長させたエピタキシャル層を活用して半導体素子を製造することができる。なお、例えば化学気相成長法（ＣＶＤ法）によってエピタキシャル層を形成する場合、オフ角を有する基板を用いる必要があるため、イオン活性化工程におけるステップバンチングの発生が避けられない。この点、本発明ではステップバンチングを効果的に除去することができるため、ＣＶＤ法を有効に活用することができる。
【００１３】
前記の半導体素子の製造方法は、前記イオン注入工程でイオンが注入された前記基板を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことが好ましい。
【００１４】
これにより、前記カーボン層形成工程において分子レベルに平坦なカーボン層が基板の表面に形成されるため、イオン活性化工程時の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００１５】
前記の半導体素子の製造方法においては、前記平坦化工程及び前記除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱することが好ましい。
【００１６】
この条件で加熱を行うことにより、基板の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオンが注入された領域が過剰にエッチングされることを防止しつつ、基板の表面を分子レベルで平坦化できる。
【００１７】
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面であることが好ましい。
【００１８】
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面であることが好ましい。
【００１９】
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることが好ましい。
【００２０】
以上により、基板の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。
【図面の簡単な説明】
【００２１】
【図１】半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図。
【図２】高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図。
【図３】（ａ）坩堝が予備加熱室内にあるときの高温真空炉の正面断面図。（ｂ）密閉された坩堝が加熱室内にあるときの高温真空炉の正面断面図。（ｃ）開放された坩堝が加熱室内にあるときの高温真空炉の正面断面図。
【図４】炭素ゲッター効果を有する坩堝の外観写真及び断面写真。
【図５】炭素ゲッター効果を説明する模式図。
【図６】（ａ）オフ角を有するバルク基板を得る方法を説明する図。（ｂ）得られたバルク基板の模式図。（ｃ）ＣＶＤ法を用いて基板にエピタキシャル層を形成する方法を説明する図。（ｄ）ＣＶＤ法によって形成されたエピタキシャル層の模式図。
【図７】基板表面の＜１１−２０＞方向及び＜１−１００＞方向を概念的に示した模式図。
【図８】単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程の開始時及び終了時における坩堝及び基板の状態を示す模式図。
【図９】単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程後の基板の様子を示す模式図。
【図１０】イオン注入工程後、イオン活性化工程後、及び除去工程後の基板の表面を示す拡大模式図。
【図１１】イオン注入工程後、イオン活性化工程後、及び除去工程後の基板の表面を示す顕微鏡写真。
【図１２】４Ｈ−ＳｉＣ単結晶及び６Ｈ−ＳｉＣ単結晶の分子配列と周期を説明するための模式図。
【図１３】基板に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図。
【図１４】坩堝内のＳｉの圧力を変化させたときの加熱処理（アニール）温度と４Ｈ−ＳｉＣ基板のエッチング速度との関係を示すグラフ。
【発明を実施するための形態】
【００２２】
次に発明の実施の形態について説明する。
【００２３】
まず、半導体素子を製造するために用いる高温真空炉（加熱炉）１１と坩堝（収容容器）２について説明する。図１は、半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図である。図２は、高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図である。図３は、加熱処理を行うときにおける高温真空炉１１の坩堝等の配置を示した正面断面図である。
【００２４】
図１及び図２に示すように、高温真空炉１１は、坩堝２に収容された被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。
【００２５】
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
【００２６】
高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路１４を通じて接続されている。なお、この搬送路１４は、ゲートバルブ３６によって開閉可能になっている。
【００２７】
前記本加熱室２１は、平面断面視で正九角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱装置３３が備えられている。この加熱装置３３は、本加熱室２１を取り囲むように配置されるメッシュヒータ（加熱ヒータ）８０及びこのメッシュヒータ８０に電流を流すための電源等で構成される。加熱装置３３は、図略の温度検出部の検出結果に基づいてメッシュヒータ８０に流す電流を調整することにより、本加熱室２１内の温度分布を精度良く制御することができる。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ８０が発生させた熱を本加熱室２１の中央部に向けて反射させるように構成されている。
【００２８】
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ８０が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
【００２９】
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には開放部５５が形成されている。坩堝２は、この開放部５５を介して、本加熱室２１と前記予備加熱室２２との間を移動できるようになっている。
【００３０】
予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、加熱装置３３のような加熱手段は備えられていない。
【００３１】
また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路１４と対面する部位に図略の開閉部材を備えている。そして、この開閉部材によって、搬送路１４と対面する部位に通路孔を形成して坩堝２を搬送可能に構成する状態と、当該通路孔を閉鎖して加熱処理を行うことが可能な状態と、を切り替えることができる。
【００３２】
また、図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に開放部５６が形成されている。
【００３３】
高温真空炉１１は、坩堝２を上下方向に移動させるための構成として、移動機構１００を備えている。この移動機構１００は、第１支持体１１１と第２支持体１２１とを独立して上下方向に動作させることが可能に構成されている。
【００３４】
第１支持体１１１の上部には第１昇降シャフト１１２が接続されており、この第１昇降シャフト１１２の上部には、第４多層熱反射金属板４４が配置されている。そして、この第４多層熱反射金属板４４と、その上方に位置する第３多層熱反射金属板４３と、更に上方に位置する第２多層熱反射金属板４２と、は互いに間隔を空けて配置されるとともに、垂直方向に設けた柱部１１３によって互いに連結されている。また、第２多層熱反射金属板４２には、坩堝２の密閉度を調整するための蓋部（調整手段）１１４が取り付けられており、この蓋部１１４は後述の受け台１２３の上方に位置している。なお、第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
【００３５】
一方、第２支持体１２１の上部には、第２昇降シャフト１２２が接続されている。この第２昇降シャフト１２２は、第３多層熱反射金属板４３及び第４多層熱反射金属板４４の中心に形成された孔を挿通するように配置されており、この第３多層熱反射金属板４３及び第４多層熱反射金属板４４に対して相対移動可能に構成されている。そして、第２昇降シャフト１２２の上端部には、坩堝２を載置するためのタングステン製の受け台１２３が接続されている。また、本実施形態で用いる坩堝２は上部に孔が形成されており、この孔と前記蓋部１１４との位置関係を変えることにより、坩堝２の密閉度を調整することができる。
【００３６】
また、図２に示すように、第４多層熱反射金属板４４の下方には、内部に液体窒素が循環されているシュラウド６０が配置されている。これにより、本加熱室２１から排気された不要なガスは、シュラウド６０と接触した際に表面に吸着するので、本加熱室２１から不要なガスを良好に排気して真空度を保つことができる。
【００３７】
以上の構成の高温真空炉１１により行われる加熱処理の流れの一例について説明する。初めに、被処理物及びシリコンペレットを収容した坩堝２を搬送路１４から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台１２３上に載置する（図３（ａ）参照）。この状態で前記加熱装置３３を駆動すると、本加熱室２１が１０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-2Ｐａ以下、好ましくは１０-7Ｐａ以下となるように調整されている。
【００３８】
前述したとおり、第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、加熱装置３３のメッシュヒータ８０が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内の被処理物を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
【００３９】
上記の予備加熱処理を所定時間行った後、第１支持体１１１及び第１昇降シャフト１１２を上昇させる。これにより、坩堝２が開放部５５を通過して本加熱室２１に移動するとともに、当該本加熱室２１を第３多層熱反射金属板４３によって閉鎖することができる。これにより、直ちに加熱処理が開始され、本加熱室２１内の被処理物を所定の温度（約１８００℃）に急速に昇温させることができる。
【００４０】
このとき、第２支持体１２１を上下させて坩堝２の密閉度を調整することにより、加熱処理を行うときの雰囲気を選択することができる。例えば、図３（ｂ）に示すように、坩堝２を密閉して、Ｓｉ雰囲気で加熱処理を行うことができる。また、図３（ｃ）に示すように、坩堝２を開放して真空下で加熱処理を行うこともできる。更に、坩堝２を密閉してＳｉ雰囲気で加熱処理を行った後に、第２支持体１２１を下降させて坩堝２を開放して、真空下で加熱処理を行うこともできる。この場合、第３多層熱反射金属板４３によって本加熱室２１が閉鎖された状態を維持しつつ（隙間を生じさせることなく）、雰囲気を調整して加熱処理を行うことができる。これにより、坩堝内のＳｉの圧力を調整している間に熱が逃げることを防止できる。
【００４１】
また、以上で示した多層熱反射金属板４１〜４４，４６は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。
【００４２】
多層熱反射金属板４１〜４４，４６の材質としては、メッシュヒータ８０の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
【００４３】
次に、坩堝２について図４及び図５を参照して説明する。図４は、炭素ゲッター効果を有する坩堝の外観写真及び断面写真である。図５は、炭素ゲッター効果を説明する模式図である。図４（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備える嵌合容器である。また、この坩堝２は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。
【００４４】
更に詳細に説明すると、坩堝２は図４（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置される。そして、Ｔａ2Ｃの更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
【００４５】
また、前記坩堝２は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層（ＴａＣ層）が坩堝２の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝２は図５に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝２は炭素原子吸着イオンポンプ機能（イオンゲッター機能）を有するということができる。これにより、加熱処理時に坩堝２内の雰囲気に含まれているシリコン蒸気及び炭化珪素蒸気のうち、炭素だけが坩堝２に選択的に吸蔵されるので、坩堝２内を高純度のシリコン雰囲気に保つことができる。
【００４６】
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体素子を製造する。以下の説明において、単に加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
【００４７】
次に、本実施形態の半導体素子の製造方法について説明する。初めに、基板７０の表面にエピタキシャル層７１を形成する工程について、図６、図７、及び図９を参照して説明する。図６（ａ）は、オフ角を有するバルク基板を得る方法を説明する図であり、図６（ｂ）は、得られたバルク基板の模式図であり、図６（ｃ）は、ＣＶＤ法を用いて基板にエピタキシャル層を形成する方法を説明する図であり、図６（ｄ）は、ＣＶＤ法によって形成されたエピタキシャル層の模式図である。図７は、基板７０の表面の＜１１−２０＞方向及び＜１−１００＞方向を概念的に示した模式図である。図９は、単結晶ＳｉＣで構成される基板７０を用いた半導体素子の製造過程において、各工程後の基板７０の表面の様子を示す模式図である。
【００４８】
最初に、バルク基板として用いる基板７０について説明する。基板７０は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶によって構成されており、所定の厚みを有するものである。このような基板は、インゴット等を切り出すことで得ることができる。特に、図６（ａ）に示すようにインゴット９０を斜めに切り出すことにより、オフ角を有する基板７０を得ることができる（図６（ｂ）を参照）詳細には、基板７０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面であり、＜１１−２０＞方向のオフ角が８度以下になっており、＜１−１００＞方向のオフ角が８度以下になっている（図７を参照）。なお、以下に示すＣＶＤ法によって効率的にエピタキシャル層を形成するためには、＜１１−２０＞方向のオフ角及び＜１−１００＞方向のオフ角は、４度以上８度以下であることが好ましい。
【００４９】
次に、バルク基板として用いる基板７０にエピタキシャル層７１を形成するエピタキシャル層形成工程について説明する。エピタキシャル層形成工程は、図６（ｃ）に示すようにＣＶＤ法を用いる方法や、準安定溶媒エピタキシー法（ＭＳＥ法）方法等、適宜の方法を用いることができる。
【００５０】
以下では、ＣＶＤ法を用いたエピタキシャル層形成工程について説明する。この方法では、基板７０の表面のオフ角を利用して、ＣＶＤ法を用いてエピタキシャル層７１を形成する。このＣＶＤ法には、例えば図６（ｃ）に示すサセプタ９１等が用いられる。サセプタ９１は、基板７０の支持及び加熱を行うための装置である。サセプタ９１は、複数の基板７０を同時に支持可能であり、それぞれの基板７０を個別に回転させることが可能であるとともに、複数の基板７０をまとめて回転軸９２を中心に回転させることが可能である。この構成により、基板７０を均等に加熱することができる。なお、この加熱処理は、１２００℃以上１６００℃以下の温度範囲で行われることが好ましい。
【００５１】
そして、図６（ｃ）の矢印に示す方向に原料ガスを流しながら基板７０を加熱することにより、基板７０の表面に、ＳｉＣ単結晶（４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶）で構成されるエピタキシャル層７１を形成することができる（図９（ａ）を参照）。このエピタキシャル層７１は、図６（ｄ）に示すように、基板７０と同様のオフ角を有している。
【００５２】
次に、エピタキシャル層形成工程後に行うイオン注入工程について、図９から図１１までを参照して説明する。図１０は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板７０の表面を示す拡大模式図である。図１１は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板７０の表面を示す顕微鏡写真である。
【００５３】
イオン注入工程では、エピタキシャル層７１が形成された基板７０（図９（ａ）参照）にイオン注入を行う。このイオン注入は、対象物にイオン（例えばＡｌ）を照射する機能を有するイオンドーピング装置を用いて行う。イオンドーピング装置によって、エピタキシャル層７１の表面の全面又は一部に選択的にイオンが注入される。そして、イオンが注入されたイオン注入部分７２に基づいて半導体素子の所望の領域が形成されることになる（図９（ｂ）参照）。
【００５４】
また、図９（ｂ）に示すように、イオンが注入されることによって、イオン注入部分７２を含むエピタキシャル層７１の表面が荒れた状態になる（基板７０の表面が損傷し、平坦度が悪化する）。この様子は、図１０（ａ）に示すエピタキシャル層７１の表面の模式図にも現れている。また、図１１（ａ）は、このエピタキシャル層７１の表面の顕微鏡写真を示している。
【００５５】
次に、イオンが注入された基板７０（図９（ｂ）を参照）に行う平坦化工程について、図８及び図９を参照して説明する。図８は、単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程の開始時及び終了時における坩堝の状態を示す模式図である。
【００５６】
平坦化工程では、図３（ｂ）及び図８（ａ）に示すように、基板７０とシリコンペレット７７とが坩堝２に収納され、この坩堝２を密閉した状態（即ち、Ｓｉ蒸気圧下）で加熱処理が行われる。
【００５７】
具体的には、加熱処理は、予備加熱工程と、本加熱工程と、を含む。前記予備加熱工程では、基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め所定の温度で加熱されている本加熱室に前記予備加熱室から坩堝２を移動する。この状態で、基板７０を１５００℃以上２３００℃以下の温度で所定時間加熱する。このように、基板７０を坩堝２に収容して事前に予備加熱しておき、予備加熱室から本加熱室へ移動させることで、基板７０を急速に昇温させて加熱処理を行うことができる。
【００５８】
この処理により、前述のイオン注入によって荒れた表面部分が平坦化する（図８（ｂ）及び図９（ｃ）を参照）。即ち、Ｓｉ蒸気圧下で高温加熱することによって、エピタキシャル層７１の表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華するとともに、Ｓｉ雰囲気中のＳｉがエピタキシャル層の表面でＣと結合し、自己組織化が起こり、平坦化されるのである。なお、１５００℃以上２３００℃以下の温度範囲に加熱温度を制御するのは、以下の理由である。即ち、加熱温度が１５００℃未満の場合には、上述した自己組織化が起こりにくくなるからである。また、加熱温度を２３００℃以下とした理由は、加熱温度が高いほど自己組織化が起こり易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２の材料設備の消耗と寿命の問題が発生するからである。
【００５９】
次に、平坦化工程が行われた基板（図９（ｃ）を参照）に行うカーボン層形成工程について図８及び図９を参照して説明する。
【００６０】
カーボン層形成工程は、図３（ｃ）及び図８（ｃ）に示すように、蓋部１１４から坩堝２を遠ざけた状態（坩堝２を開放した状態、具体的には１０-9Ｔｏｒｒの減圧下）で加熱処理が行われる。この加熱処理では、１５００℃から２３００℃の温度で基板７０を所定時間加熱する。この加熱によって、エピタキシャル層７１の表面のＳｉが昇華し、残ったＣによってエピタキシャル層７１の表面にカーボン層７３が形成される（図８（ｄ）及び図９（ｄ）を参照）。なお、本実施形態の製造方法では、平坦化工程が行われることによって、基板７０の表面に平坦なカーボン層７３を形成することが可能になっている。
【００６１】
また、カーボン層形成工程における加熱温度は、１５００℃以上２３００℃以下の温度範囲であることが好ましい。加熱温度が１５００℃未満の場合は、Ｓｉ原子の昇華が不十分で、カーボン層７３が形成されにくくなるからである。また、加熱温度を２３００℃以下とした理由は、加熱温度が高いほどＳｉ原子の昇華が加速して、カーボン層が形成され易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２の材料設備の消耗と寿命の問題が発生するからである。
【００６２】
カーボン層形成工程の後には、イオン活性化工程を行う。本工程では、図３（ｃ）及び図８（ｅ）に示すように、カーボン層形成工程と同じ状態（坩堝２を開放した状態）でアニール処理（加熱処理）を行って、イオンドープを活性化させる。なお、この加熱処理は、１６００℃以上２３００℃未満で行う。１６００℃以上とした理由は、加熱温度が低いとイオンの活性化が不十分となるおそれがあるからである。また、２３００℃以下とした理由は、加熱温度が高いほどイオンが活性化し易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２等の材料設備の消耗と寿命の問題が発生するからである。また、イオン活性化工程は、カーボン層形成工程と連続的に行うことも可能である。
【００６３】
本実施形態で用いた基板７０は、オフ角を有しているため、このイオン活性化工程において、ステップバンチングが発生する（図８（ｆ）及び図９（ｅ）を参照）。ステップバンチングとは、図１０（ｂ）に模式的に示すように、複数のＳｉＣ層によってステップの束が形成される現象（又は複数のＳｉＣ層によって形成されたステップそのもの）である。このステップバンチングが発生すると、表面粗さが大きくなってしまう。表面粗さが大きくなることは、図１１（ｂ）の顕微鏡写真にも現れている。つまり、図１１（ｂ）では写真の上下方向に無数の線が鮮明に写っているが、この線が複数のＳｉＣ層によって形成されたステップの段差を示している。
【００６４】
このステップバンチングが発生すると、上述したように、半導体素子のデバイス構造が不安定になったり、電界の局所集中によって半導体素子としての性能が低下したりする。この点、本実施形態では、以下で説明する除去工程によって、このステップバンチングを除去することができる。
【００６５】
以下、イオン活性化工程後の基板７０（図９（ｅ）を参照）に行われる除去工程について、図８から図１２までを参照して説明する。図１２は、４Ｈ−ＳｉＣ単結晶及び６Ｈ−ＳｉＣの分子配列と周期を説明するための模式図である。
【００６６】
除去工程は、図３（ｂ）及び図８（ｇ）に示すように、坩堝２内にシリコンペレット７７を供給し、坩堝２を密閉した状態（即ち、Ｓｉ蒸気圧下、例えば１０-4Ｔｏｒｒ）で加熱処理が行われる。この加熱処理では、１５００℃から２３００℃の温度で基板７０を所定時間加熱する。なお、後述のように坩堝２の密閉度や容積を変化させることで、Ｓｉの圧力を調整することができる。この加熱処理を行うことにより、カーボン層７３が除去される（図８（ｈ）及び図９（ｆ）を参照）。カーボン層７３が除去されることで、イオン注入部分７２を含むエピタキシャル層７１の表面が露出する。そして、更に加熱処理を継続することにより、エピタキシャル層７１の表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華することで気相エッチングが進み、ステップバンチングが除去される（図１０（ｃ）を参照）。ステップバンチングが除去されたことは、図１１（ｃ）の顕微鏡写真にも現れている。つまり、図１１（ｃ）では、複数のＳｉＣ層によって形成されたステップの段差が写っていない。
【００６７】
なお、除去工程では、ステップバンチングが除去されることで、エピタキシャル層７１の表面が平坦化して、ＳｉＣ分子の積層方向の１周期分であるフルユニット高さ、又は半周期分であるハーフユニット高さからなるステップで終端する。「フルユニット高さ」とは、ＳｉとＣからなるＳｉＣ単分子層が積層方向に積み重ねられる１周期分の前記積層方向の高さをいう。従って、フルユニット高さのステップとは、図１２（ａ）に示すように、４Ｈ−ＳｉＣの場合は１．０１ｎｍのステップを意味する。「ハーフユニット高さ」とは、前記１周期の半分の時点での積層方向の高さをいう。従って、ハーフユニット高さのステップとは、図１２（ａ）に示すように、４Ｈ−ＳｉＣの場合０．５０ｎｍのステップを意味する。なお、６Ｈ−ＳｉＣの場合は、図１２（ｂ）に示すように、フルユニット高さのステップとは１．５１ｎｍのステップを意味し、ハーフユニット高さのステップとは０．７６ｎｍのステップを意味する。
【００６８】
次に、除去工程での気相エッチングについて、図１３及び図１４を参照して説明する。
【００６９】
初めに、図１３を参照して、好ましいエッチング範囲について説明する。図１３は、基板７０に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図である。図１３に示すように、エピタキシャル層７１の表面から５０ｎｍの範囲（不足領域）では、注入イオン濃度が不足していることが判り、５０ｎｍから５００ｎｍの範囲では、十分なイオン濃度があることが判る。また、エピタキシャル層７１の表面から数１０ｎｍ程度の範囲には、ステップバンチングが発生することが知られている。従って、除去工程では、不足領域及びステップバンチングを完全に除去する一方で、イオン濃度を十分に有する範囲の過剰なエッチングを防止するために、エピタキシャル層７１の表面から１００ｎｍ程度の範囲をエッチングすることが好ましい。従って、この範囲がエッチングされるように調整を行う必要がある。また、この範囲がエッチングされることにより、エピタキシャル層７１の平坦度を良好にできるとともに（ステップバンチングが残らない）、イオン濃度が十分な領域を表面にすることができる。
【００７０】
図１４は、坩堝条件例えば坩堝の密閉度を変化させて坩堝内のＳｉの圧力を変化させたときの、加熱処理（アニール）温度と４Ｈ−ＳｉＣ基板のエッチング速度との関係を示すグラフである。図１４に示すように、坩堝内のＳｉの圧力は、圧力が高いものから順に、坩堝条件Ａ、坩堝条件Ｂ、坩堝条件Ｃとなっている。そして、それぞれの坩堝条件において得られたアニール温度とエッチング速度との関係をそれぞれグラフに示している。図１４に示すように、坩堝内のＳｉの圧力が増加するに従って、アニール温度に対するエッチング速度が低温側にシフトするとともに、グラフの傾きが小さくなる（緩やかになる）。これにより、坩堝内のＳｉの圧力が高い方が、エピタキシャル層７１の表面のエッチング速度の制御がし易くなる。
【００７１】
また、エピタキシャル層７１の表面から１００ｎｍ程度の範囲がエッチングされるように調整するためには、エッチング速度を把握する必要がある。この点、坩堝内のＳｉの圧力を高くすることでグラフの傾きを緩やかにすることができるため、より正確なエッチング速度を把握することができる。従って、ステップバンチングが残存することや、イオン濃度が十分にある領域を過剰にエッチングすることを防止できる。なお、坩堝内のＳｉの圧力は、１０-4Ｔｏｒｒ付近であることが好ましい。
【００７２】
従って、本実施形態では、除去工程の前に、坩堝２内のＳｉの圧力を調整している。この調整は、坩堝２の密閉度を変化させること、及び、坩堝２の容積を変化させることによって行われる。例えば、坩堝の密閉度を高くすると、坩堝２からＳｉが逃げていくことを防止できるので、坩堝２内のＳｉの圧力を増加させることができる。このようにして、坩堝２内のＳｉの圧力を任意の値に調整することができる。
【００７３】
以上に説明したように、本実施形態の半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。イオン注入工程では、基板７０にイオンを注入する。カーボン層形成工程では、イオン注入工程でイオンが注入された基板の表面にカーボン層７３を形成する。イオン活性化工程では、カーボン層７３が形成された基板７０を加熱してイオンを活性化させる。除去工程では、イオン活性化工程が行われた基板７０をＳｉ蒸気圧下で加熱することで、カーボン層７３と、イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。
【００７４】
これにより、イオン活性化工程において基板７０（詳細にはエピタキシャル層７１）の表面に生じてしまうステップバンチングを、除去工程においてエッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い（高性能な）半導体素子が製造できる。この除去工程では、カーボン層７３の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板７０の表面にカーボン層７３が形成されることによって、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００７５】
また、本実施形態の半導体素子の製造方法は、イオン注入工程の前に、基板７０の表面に単結晶ＳｉＣのエピタキシャル層７１を形成するエピタキシャル層形成工程を含む。イオン注入工程では、基板７０の表面に形成されたエピタキシャル層７１にイオンを注入する。
【００７６】
これにより、基板７０の表面に成長させたエピタキシャル層７１を活用して半導体素子を製造することができる。また、本実施形態では化学気相成長法（ＣＶＤ法）によってエピタキシャル層７１を形成するため、オフ角を有する基板７０を用いている。そのため、本実施形態では、イオン活性化工程におけるステップバンチングの発生を避けることができない。この点、本実施形態ではステップバンチングを効果的に除去することができるため、ＣＶＤ法を有効に活用することができる。
【００７７】
また、本実施形態の半導体素子の製造方法は、イオン注入工程でイオンが注入された基板７０を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含む。
【００７８】
これにより、カーボン層形成工程において基板７０の表面にカーボン層７３が分子レベルに平坦に形成されるため、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００７９】
また、本実施形態の半導体素子の製造方法において、平坦化工程及び除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱する。
【００８０】
この条件で加熱を行うことにより、基板７０の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオン濃度が十分な領域が過剰にエッチングされることを防止しつつ、基板７０の表面を分子レベルで平坦化できる。
【００８１】
また、本実施形態の半導体素子の製造方法においては、ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面である。
【００８２】
また、本実施形態の半導体素子の製造方法においては、ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面である。
【００８３】
また、本実施形態の半導体素子の製造方法においては、平坦化工程後及び除去工程後において、ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端している。
【００８４】
以上により、基板７０の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。
【００８５】
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。
【００８６】
また、上記実施形態から、エピタキシャル層形成工程を省略し、基板７０にイオンを注入して半導体素子を製造するように変更することもできる。
【００８７】
また、上記実施形態ではイオン注入工程においてＡｌを注入していたが、Ａｌに代えてＢを注入しても良い。また、Ａｌに代えて、ｎ型領域を形成する場合は窒素やＰ（リン）を注入してもよい。
【００８８】
また、上記実施形態ではカーボン層形成工程において、カーボン層は基板表面からのＳｉ昇華によって成長したエピタキシャル・グラフェン層であることが好ましいが、スパッタリング等により蒸着されたカーボン層であってもよい。
【符号の説明】
【００８９】
２ 坩堝
７０ 基板
７１ エピタキシャル層
７２ イオン注入部分
７３ カーボン層
【技術分野】
【０００１】
本発明は、少なくとも表面がＳｉＣ層で構成される基板を用いた半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等が従来から知られるところである。半導体素子の利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる半導体素子の実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の１つである。
【０００３】
耐熱性に優れる半導体素子を製造する材料の１つとして、炭化ケイ素（ＳｉＣ）が注目されている。ＳｉＣは、機械的強度に優れるとともに、放射線にも強い。また、ＳｉＣは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅（６Ｈ型の単結晶ＳｉＣで約３．０ｅＶ、４Ｈ型の単結晶ＳｉＣで３．２ｅＶ）を有するという特徴を備えている。このような理由から、ＳｉＣは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。ＳｉＣ基板にイオンを注入して半導体素子を製造する方法を開示するものとして、特許文献１〜４がある。
【０００４】
特許文献１は、イオン注入後の基板上にカーボンキャップを形成した状態で１８００℃のイオン活性化アニール（イオン活性化工程）を行い、その後、９００℃の酸素雰囲気中で、カーボンキャップを加熱除去する方法を開示する。この特許文献１では、カーボンキャップを加熱除去した後に、研磨液を用いたＣＭＰ（化学機械研磨）により極めて平滑な最表面を形成することで、電気的活性化率を向上しつつ表面荒れを防止する方法についても開示している。また、特許文献２は、特許文献１と同様に、酸素雰囲気中で基板を加熱することでカーボンキャップを除去する方法を開示している。特許文献３及び４は、レジストを炭化することでカーボンキャップを形成してＳｉの蒸発を防止する方法を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１１５８７５号公報
【特許文献２】特開２０１０−１９２８３６号公報
【特許文献３】特開２００７−２８１００５号公報
【特許文献４】特開２０１０−１９２８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記特許文献で開示される半導体素子の製造方法では、オフ角を有する基板を用いた場合、イオンを活性化する際に、複数のＳｉＣ層によって形成されるステップの束（ステップバンチング）が発生することがある。しかし、上記の特許文献では、ステップバンチングへの対策手段が開示されていない。ステップバンチングが発生すると基板の表面粗さが大きくなってしまい、半導体素子のデバイス構造（金属とＳｉＣの界面）自体が不安定になってしまう。また、電界が局所的に集中して、半導体素子としての性能が低下してしまう。
【０００７】
本発明は、以上の事情に鑑みてなされたものであり、その目的は、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、イオンを活性化する際に発生するステップバンチングを除去可能な製造方法を提供することにある。
【課題を解決するための手段及び効果】
【０００８】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
【０００９】
本発明の観点によれば、少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、以下の工程を含む製造方法が提供される。即ち、この半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。前記イオン注入工程では、前記基板にイオンを注入する。前記カーボン層形成工程では、前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成する。前記イオン活性化工程では、前記カーボン層が形成された基板を加熱してイオンを活性化させる。前記除去工程では、前記イオン活性化工程が行われた前記基板をＳｉ蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。
【００１０】
これにより、イオン活性化工程において基板の表面に生じてしまうステップバンチングを、除去工程において気相エッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い（高性能な）半導体素子が製造できる。この除去工程では、カーボン層の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板の表面にカーボン層が形成されることによって、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００１１】
前記の半導体素子の製造方法においては、以下のようにすることが好ましい。即ち、前記イオン注入工程の前に、前記基板の前記ＳｉＣ層の表面に単結晶ＳｉＣのエピタキシャル層を形成するエピタキシャル層形成工程を含む。前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入する。
【００１２】
これにより、基板の表面に成長させたエピタキシャル層を活用して半導体素子を製造することができる。なお、例えば化学気相成長法（ＣＶＤ法）によってエピタキシャル層を形成する場合、オフ角を有する基板を用いる必要があるため、イオン活性化工程におけるステップバンチングの発生が避けられない。この点、本発明ではステップバンチングを効果的に除去することができるため、ＣＶＤ法を有効に活用することができる。
【００１３】
前記の半導体素子の製造方法は、前記イオン注入工程でイオンが注入された前記基板を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことが好ましい。
【００１４】
これにより、前記カーボン層形成工程において分子レベルに平坦なカーボン層が基板の表面に形成されるため、イオン活性化工程時の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００１５】
前記の半導体素子の製造方法においては、前記平坦化工程及び前記除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱することが好ましい。
【００１６】
この条件で加熱を行うことにより、基板の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオンが注入された領域が過剰にエッチングされることを防止しつつ、基板の表面を分子レベルで平坦化できる。
【００１７】
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面であることが好ましい。
【００１８】
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面であることが好ましい。
【００１９】
前記の半導体素子の製造方法においては、前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることが好ましい。
【００２０】
以上により、基板の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。
【図面の簡単な説明】
【００２１】
【図１】半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図。
【図２】高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図。
【図３】（ａ）坩堝が予備加熱室内にあるときの高温真空炉の正面断面図。（ｂ）密閉された坩堝が加熱室内にあるときの高温真空炉の正面断面図。（ｃ）開放された坩堝が加熱室内にあるときの高温真空炉の正面断面図。
【図４】炭素ゲッター効果を有する坩堝の外観写真及び断面写真。
【図５】炭素ゲッター効果を説明する模式図。
【図６】（ａ）オフ角を有するバルク基板を得る方法を説明する図。（ｂ）得られたバルク基板の模式図。（ｃ）ＣＶＤ法を用いて基板にエピタキシャル層を形成する方法を説明する図。（ｄ）ＣＶＤ法によって形成されたエピタキシャル層の模式図。
【図７】基板表面の＜１１−２０＞方向及び＜１−１００＞方向を概念的に示した模式図。
【図８】単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程の開始時及び終了時における坩堝及び基板の状態を示す模式図。
【図９】単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程後の基板の様子を示す模式図。
【図１０】イオン注入工程後、イオン活性化工程後、及び除去工程後の基板の表面を示す拡大模式図。
【図１１】イオン注入工程後、イオン活性化工程後、及び除去工程後の基板の表面を示す顕微鏡写真。
【図１２】４Ｈ−ＳｉＣ単結晶及び６Ｈ−ＳｉＣ単結晶の分子配列と周期を説明するための模式図。
【図１３】基板に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図。
【図１４】坩堝内のＳｉの圧力を変化させたときの加熱処理（アニール）温度と４Ｈ−ＳｉＣ基板のエッチング速度との関係を示すグラフ。
【発明を実施するための形態】
【００２２】
次に発明の実施の形態について説明する。
【００２３】
まず、半導体素子を製造するために用いる高温真空炉（加熱炉）１１と坩堝（収容容器）２について説明する。図１は、半導体素子を製造するための加熱処理に用いられる高温真空炉を示す模式図である。図２は、高温真空炉の本加熱室内の坩堝の密閉度を制御する仕組みを詳細に示す断面図である。図３は、加熱処理を行うときにおける高温真空炉１１の坩堝等の配置を示した正面断面図である。
【００２４】
図１及び図２に示すように、高温真空炉１１は、坩堝２に収容された被処理物を１０００℃以上２３００℃以下の温度に加熱することが可能な本加熱室２１と、被処理物を５００℃以上の温度に予備加熱可能な予備加熱室２２と、を備えている。予備加熱室２２は本加熱室２１の下方に配置され、本加熱室２１に対して上下方向に隣接している。
【００２５】
高温真空炉１１は真空チャンバ１９を備え、前記本加熱室２１と予備加熱室２２は、この真空チャンバ１９の内部に備えられている。真空チャンバ１９には真空形成装置としてのターボ分子ポンプ３４が接続されており、例えば１０-2Ｐａ以下、望ましくは１０-7Ｐａ以下の真空を真空チャンバ１９内に得ることができるようになっている。ターボ分子ポンプ３４と真空チャンバ１９との間には、ゲートバルブ２５が介設される。また、ターボ分子ポンプ３４には、補助のためのロータリポンプ２６が接続される。
【００２６】
高温真空炉１１には、真空度を測定するための真空計３１、及び、質量分析法を行うための質量分析装置３２が設けられている。前記真空チャンバ１９は、被処理物を保管しておくための図略のストック室と、搬送路１４を通じて接続されている。なお、この搬送路１４は、ゲートバルブ３６によって開閉可能になっている。
【００２７】
前記本加熱室２１は、平面断面視で正九角形に形成されるとともに、真空チャンバ１９の内部空間の上部に配置される。図２に示すように、本加熱室２１の内部には、加熱装置３３が備えられている。この加熱装置３３は、本加熱室２１を取り囲むように配置されるメッシュヒータ（加熱ヒータ）８０及びこのメッシュヒータ８０に電流を流すための電源等で構成される。加熱装置３３は、図略の温度検出部の検出結果に基づいてメッシュヒータ８０に流す電流を調整することにより、本加熱室２１内の温度分布を精度良く制御することができる。また、本加熱室２１の側壁や天井には第１多層熱反射金属板４１が固定され、この第１多層熱反射金属板４１によって、メッシュヒータ８０が発生させた熱を本加熱室２１の中央部に向けて反射させるように構成されている。
【００２８】
これにより、本加熱室２１内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ８０が配置され、更にその外側に多層熱反射金属板４１が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。
【００２９】
本加熱室２１の天井側は第１多層熱反射金属板４１によって閉鎖される一方、底面の第１多層熱反射金属板４１には開放部５５が形成されている。坩堝２は、この開放部５５を介して、本加熱室２１と前記予備加熱室２２との間を移動できるようになっている。
【００３０】
予備加熱室２２は、本加熱室２１の下側の空間を、多層熱反射金属板４６で囲うことにより構成されている。この予備加熱室２２は、平面断面視で円状となるように構成されている。なお、予備加熱室２２内には、加熱装置３３のような加熱手段は備えられていない。
【００３１】
また、予備加熱室２２の側壁をなす多層熱反射金属板４６において、前記搬送路１４と対面する部位に図略の開閉部材を備えている。そして、この開閉部材によって、搬送路１４と対面する部位に通路孔を形成して坩堝２を搬送可能に構成する状態と、当該通路孔を閉鎖して加熱処理を行うことが可能な状態と、を切り替えることができる。
【００３２】
また、図２に示すように、予備加熱室２２の底面部においては、前記多層熱反射金属板４６に開放部５６が形成されている。
【００３３】
高温真空炉１１は、坩堝２を上下方向に移動させるための構成として、移動機構１００を備えている。この移動機構１００は、第１支持体１１１と第２支持体１２１とを独立して上下方向に動作させることが可能に構成されている。
【００３４】
第１支持体１１１の上部には第１昇降シャフト１１２が接続されており、この第１昇降シャフト１１２の上部には、第４多層熱反射金属板４４が配置されている。そして、この第４多層熱反射金属板４４と、その上方に位置する第３多層熱反射金属板４３と、更に上方に位置する第２多層熱反射金属板４２と、は互いに間隔を空けて配置されるとともに、垂直方向に設けた柱部１１３によって互いに連結されている。また、第２多層熱反射金属板４２には、坩堝２の密閉度を調整するための蓋部（調整手段）１１４が取り付けられており、この蓋部１１４は後述の受け台１２３の上方に位置している。なお、第２多層熱反射金属板４２の積層枚数は、本加熱室２１の第１多層熱反射金属板４１の積層枚数よりも少なくなっている。
【００３５】
一方、第２支持体１２１の上部には、第２昇降シャフト１２２が接続されている。この第２昇降シャフト１２２は、第３多層熱反射金属板４３及び第４多層熱反射金属板４４の中心に形成された孔を挿通するように配置されており、この第３多層熱反射金属板４３及び第４多層熱反射金属板４４に対して相対移動可能に構成されている。そして、第２昇降シャフト１２２の上端部には、坩堝２を載置するためのタングステン製の受け台１２３が接続されている。また、本実施形態で用いる坩堝２は上部に孔が形成されており、この孔と前記蓋部１１４との位置関係を変えることにより、坩堝２の密閉度を調整することができる。
【００３６】
また、図２に示すように、第４多層熱反射金属板４４の下方には、内部に液体窒素が循環されているシュラウド６０が配置されている。これにより、本加熱室２１から排気された不要なガスは、シュラウド６０と接触した際に表面に吸着するので、本加熱室２１から不要なガスを良好に排気して真空度を保つことができる。
【００３７】
以上の構成の高温真空炉１１により行われる加熱処理の流れの一例について説明する。初めに、被処理物及びシリコンペレットを収容した坩堝２を搬送路１４から真空チャンバ１９の内部へ導入し、予備加熱室２２内にある前記受け台１２３上に載置する（図３（ａ）参照）。この状態で前記加熱装置３３を駆動すると、本加熱室２１が１０００℃以上２３００℃以下の所定の温度（例えば約１８００℃）に加熱される。またこのとき、前記ターボ分子ポンプ３４の駆動によって、真空チャンバ１９内の圧力は１０-2Ｐａ以下、好ましくは１０-7Ｐａ以下となるように調整されている。
【００３８】
前述したとおり、第２多層熱反射金属板４２の積層枚数は、前記第１多層熱反射金属板４１の積層枚数よりも少なくなっている。従って、加熱装置３３のメッシュヒータ８０が発生する熱の一部が第２多層熱反射金属板４２を介して予備加熱室２２に適度に供給（分配）され、予備加熱室２２内の被処理物を５００℃以上の所定の温度（例えば８００℃）となるように予備加熱することができる。即ち、予備加熱室２２にヒータを設置しなくても予備加熱を実現でき、予備加熱室２２の簡素な構造が実現できている。
【００３９】
上記の予備加熱処理を所定時間行った後、第１支持体１１１及び第１昇降シャフト１１２を上昇させる。これにより、坩堝２が開放部５５を通過して本加熱室２１に移動するとともに、当該本加熱室２１を第３多層熱反射金属板４３によって閉鎖することができる。これにより、直ちに加熱処理が開始され、本加熱室２１内の被処理物を所定の温度（約１８００℃）に急速に昇温させることができる。
【００４０】
このとき、第２支持体１２１を上下させて坩堝２の密閉度を調整することにより、加熱処理を行うときの雰囲気を選択することができる。例えば、図３（ｂ）に示すように、坩堝２を密閉して、Ｓｉ雰囲気で加熱処理を行うことができる。また、図３（ｃ）に示すように、坩堝２を開放して真空下で加熱処理を行うこともできる。更に、坩堝２を密閉してＳｉ雰囲気で加熱処理を行った後に、第２支持体１２１を下降させて坩堝２を開放して、真空下で加熱処理を行うこともできる。この場合、第３多層熱反射金属板４３によって本加熱室２１が閉鎖された状態を維持しつつ（隙間を生じさせることなく）、雰囲気を調整して加熱処理を行うことができる。これにより、坩堝内のＳｉの圧力を調整している間に熱が逃げることを防止できる。
【００４１】
また、以上で示した多層熱反射金属板４１〜４４，４６は何れも、金属板（タングステン製）を所定の間隔をあけて積層した構造になっている。
【００４２】
多層熱反射金属板４１〜４４，４６の材質としては、メッシュヒータ８０の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板４１〜４４，４６として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板４１〜４４，４６として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。
【００４３】
次に、坩堝２について図４及び図５を参照して説明する。図４は、炭素ゲッター効果を有する坩堝の外観写真及び断面写真である。図５は、炭素ゲッター効果を説明する模式図である。図４（ａ）に示すように、坩堝２は互いに嵌合可能な上容器２ａと下容器２ｂとを備える嵌合容器である。また、この坩堝２は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。
【００４４】
更に詳細に説明すると、坩堝２は図４（ｂ）に示すように、その最表層の部分にＴａＣ層を形成し、このＴａＣ層の内側にＴａ2Ｃ層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝２は、炭素濃度が高いＴａＣを最も表層の部分に配置するとともに、炭素濃度が若干低いＴａ2Ｃが内側に配置される。そして、Ｔａ2Ｃの更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。
【００４５】
また、前記坩堝２は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層（ＴａＣ層）が坩堝２の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝２は図５に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝２は炭素原子吸着イオンポンプ機能（イオンゲッター機能）を有するということができる。これにより、加熱処理時に坩堝２内の雰囲気に含まれているシリコン蒸気及び炭化珪素蒸気のうち、炭素だけが坩堝２に選択的に吸蔵されるので、坩堝２内を高純度のシリコン雰囲気に保つことができる。
【００４６】
本実施形態においては、以上のように構成される高温真空炉１１と坩堝２を用いて基板から半導体素子を製造する。以下の説明において、単に加熱処理等といった場合は上述した高温真空炉１１を用いて行うものとする。
【００４７】
次に、本実施形態の半導体素子の製造方法について説明する。初めに、基板７０の表面にエピタキシャル層７１を形成する工程について、図６、図７、及び図９を参照して説明する。図６（ａ）は、オフ角を有するバルク基板を得る方法を説明する図であり、図６（ｂ）は、得られたバルク基板の模式図であり、図６（ｃ）は、ＣＶＤ法を用いて基板にエピタキシャル層を形成する方法を説明する図であり、図６（ｄ）は、ＣＶＤ法によって形成されたエピタキシャル層の模式図である。図７は、基板７０の表面の＜１１−２０＞方向及び＜１−１００＞方向を概念的に示した模式図である。図９は、単結晶ＳｉＣで構成される基板７０を用いた半導体素子の製造過程において、各工程後の基板７０の表面の様子を示す模式図である。
【００４８】
最初に、バルク基板として用いる基板７０について説明する。基板７０は、４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶によって構成されており、所定の厚みを有するものである。このような基板は、インゴット等を切り出すことで得ることができる。特に、図６（ａ）に示すようにインゴット９０を斜めに切り出すことにより、オフ角を有する基板７０を得ることができる（図６（ｂ）を参照）詳細には、基板７０の表面は、（０００１）Ｓｉ面又は（０００−１）Ｃ面であり、＜１１−２０＞方向のオフ角が８度以下になっており、＜１−１００＞方向のオフ角が８度以下になっている（図７を参照）。なお、以下に示すＣＶＤ法によって効率的にエピタキシャル層を形成するためには、＜１１−２０＞方向のオフ角及び＜１−１００＞方向のオフ角は、４度以上８度以下であることが好ましい。
【００４９】
次に、バルク基板として用いる基板７０にエピタキシャル層７１を形成するエピタキシャル層形成工程について説明する。エピタキシャル層形成工程は、図６（ｃ）に示すようにＣＶＤ法を用いる方法や、準安定溶媒エピタキシー法（ＭＳＥ法）方法等、適宜の方法を用いることができる。
【００５０】
以下では、ＣＶＤ法を用いたエピタキシャル層形成工程について説明する。この方法では、基板７０の表面のオフ角を利用して、ＣＶＤ法を用いてエピタキシャル層７１を形成する。このＣＶＤ法には、例えば図６（ｃ）に示すサセプタ９１等が用いられる。サセプタ９１は、基板７０の支持及び加熱を行うための装置である。サセプタ９１は、複数の基板７０を同時に支持可能であり、それぞれの基板７０を個別に回転させることが可能であるとともに、複数の基板７０をまとめて回転軸９２を中心に回転させることが可能である。この構成により、基板７０を均等に加熱することができる。なお、この加熱処理は、１２００℃以上１６００℃以下の温度範囲で行われることが好ましい。
【００５１】
そして、図６（ｃ）の矢印に示す方向に原料ガスを流しながら基板７０を加熱することにより、基板７０の表面に、ＳｉＣ単結晶（４Ｈ−ＳｉＣ単結晶又は６Ｈ−ＳｉＣ単結晶）で構成されるエピタキシャル層７１を形成することができる（図９（ａ）を参照）。このエピタキシャル層７１は、図６（ｄ）に示すように、基板７０と同様のオフ角を有している。
【００５２】
次に、エピタキシャル層形成工程後に行うイオン注入工程について、図９から図１１までを参照して説明する。図１０は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板７０の表面を示す拡大模式図である。図１１は、イオン注入工程後、イオン活性化工程後、及び除去工程後の基板７０の表面を示す顕微鏡写真である。
【００５３】
イオン注入工程では、エピタキシャル層７１が形成された基板７０（図９（ａ）参照）にイオン注入を行う。このイオン注入は、対象物にイオン（例えばＡｌ）を照射する機能を有するイオンドーピング装置を用いて行う。イオンドーピング装置によって、エピタキシャル層７１の表面の全面又は一部に選択的にイオンが注入される。そして、イオンが注入されたイオン注入部分７２に基づいて半導体素子の所望の領域が形成されることになる（図９（ｂ）参照）。
【００５４】
また、図９（ｂ）に示すように、イオンが注入されることによって、イオン注入部分７２を含むエピタキシャル層７１の表面が荒れた状態になる（基板７０の表面が損傷し、平坦度が悪化する）。この様子は、図１０（ａ）に示すエピタキシャル層７１の表面の模式図にも現れている。また、図１１（ａ）は、このエピタキシャル層７１の表面の顕微鏡写真を示している。
【００５５】
次に、イオンが注入された基板７０（図９（ｂ）を参照）に行う平坦化工程について、図８及び図９を参照して説明する。図８は、単結晶ＳｉＣで構成される基板を用いた半導体素子の製造過程において、各工程の開始時及び終了時における坩堝の状態を示す模式図である。
【００５６】
平坦化工程では、図３（ｂ）及び図８（ａ）に示すように、基板７０とシリコンペレット７７とが坩堝２に収納され、この坩堝２を密閉した状態（即ち、Ｓｉ蒸気圧下）で加熱処理が行われる。
【００５７】
具体的には、加熱処理は、予備加熱工程と、本加熱工程と、を含む。前記予備加熱工程では、基板７０を収容した坩堝２を、予備加熱室において８００℃以上の温度で加熱する。前記本加熱工程では、予め所定の温度で加熱されている本加熱室に前記予備加熱室から坩堝２を移動する。この状態で、基板７０を１５００℃以上２３００℃以下の温度で所定時間加熱する。このように、基板７０を坩堝２に収容して事前に予備加熱しておき、予備加熱室から本加熱室へ移動させることで、基板７０を急速に昇温させて加熱処理を行うことができる。
【００５８】
この処理により、前述のイオン注入によって荒れた表面部分が平坦化する（図８（ｂ）及び図９（ｃ）を参照）。即ち、Ｓｉ蒸気圧下で高温加熱することによって、エピタキシャル層７１の表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華するとともに、Ｓｉ雰囲気中のＳｉがエピタキシャル層の表面でＣと結合し、自己組織化が起こり、平坦化されるのである。なお、１５００℃以上２３００℃以下の温度範囲に加熱温度を制御するのは、以下の理由である。即ち、加熱温度が１５００℃未満の場合には、上述した自己組織化が起こりにくくなるからである。また、加熱温度を２３００℃以下とした理由は、加熱温度が高いほど自己組織化が起こり易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２の材料設備の消耗と寿命の問題が発生するからである。
【００５９】
次に、平坦化工程が行われた基板（図９（ｃ）を参照）に行うカーボン層形成工程について図８及び図９を参照して説明する。
【００６０】
カーボン層形成工程は、図３（ｃ）及び図８（ｃ）に示すように、蓋部１１４から坩堝２を遠ざけた状態（坩堝２を開放した状態、具体的には１０-9Ｔｏｒｒの減圧下）で加熱処理が行われる。この加熱処理では、１５００℃から２３００℃の温度で基板７０を所定時間加熱する。この加熱によって、エピタキシャル層７１の表面のＳｉが昇華し、残ったＣによってエピタキシャル層７１の表面にカーボン層７３が形成される（図８（ｄ）及び図９（ｄ）を参照）。なお、本実施形態の製造方法では、平坦化工程が行われることによって、基板７０の表面に平坦なカーボン層７３を形成することが可能になっている。
【００６１】
また、カーボン層形成工程における加熱温度は、１５００℃以上２３００℃以下の温度範囲であることが好ましい。加熱温度が１５００℃未満の場合は、Ｓｉ原子の昇華が不十分で、カーボン層７３が形成されにくくなるからである。また、加熱温度を２３００℃以下とした理由は、加熱温度が高いほどＳｉ原子の昇華が加速して、カーボン層が形成され易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２の材料設備の消耗と寿命の問題が発生するからである。
【００６２】
カーボン層形成工程の後には、イオン活性化工程を行う。本工程では、図３（ｃ）及び図８（ｅ）に示すように、カーボン層形成工程と同じ状態（坩堝２を開放した状態）でアニール処理（加熱処理）を行って、イオンドープを活性化させる。なお、この加熱処理は、１６００℃以上２３００℃未満で行う。１６００℃以上とした理由は、加熱温度が低いとイオンの活性化が不十分となるおそれがあるからである。また、２３００℃以下とした理由は、加熱温度が高いほどイオンが活性化し易くなるものの、２３００℃を超えると、高温真空炉１１や坩堝２等の材料設備の消耗と寿命の問題が発生するからである。また、イオン活性化工程は、カーボン層形成工程と連続的に行うことも可能である。
【００６３】
本実施形態で用いた基板７０は、オフ角を有しているため、このイオン活性化工程において、ステップバンチングが発生する（図８（ｆ）及び図９（ｅ）を参照）。ステップバンチングとは、図１０（ｂ）に模式的に示すように、複数のＳｉＣ層によってステップの束が形成される現象（又は複数のＳｉＣ層によって形成されたステップそのもの）である。このステップバンチングが発生すると、表面粗さが大きくなってしまう。表面粗さが大きくなることは、図１１（ｂ）の顕微鏡写真にも現れている。つまり、図１１（ｂ）では写真の上下方向に無数の線が鮮明に写っているが、この線が複数のＳｉＣ層によって形成されたステップの段差を示している。
【００６４】
このステップバンチングが発生すると、上述したように、半導体素子のデバイス構造が不安定になったり、電界の局所集中によって半導体素子としての性能が低下したりする。この点、本実施形態では、以下で説明する除去工程によって、このステップバンチングを除去することができる。
【００６５】
以下、イオン活性化工程後の基板７０（図９（ｅ）を参照）に行われる除去工程について、図８から図１２までを参照して説明する。図１２は、４Ｈ−ＳｉＣ単結晶及び６Ｈ−ＳｉＣの分子配列と周期を説明するための模式図である。
【００６６】
除去工程は、図３（ｂ）及び図８（ｇ）に示すように、坩堝２内にシリコンペレット７７を供給し、坩堝２を密閉した状態（即ち、Ｓｉ蒸気圧下、例えば１０-4Ｔｏｒｒ）で加熱処理が行われる。この加熱処理では、１５００℃から２３００℃の温度で基板７０を所定時間加熱する。なお、後述のように坩堝２の密閉度や容積を変化させることで、Ｓｉの圧力を調整することができる。この加熱処理を行うことにより、カーボン層７３が除去される（図８（ｈ）及び図９（ｆ）を参照）。カーボン層７３が除去されることで、イオン注入部分７２を含むエピタキシャル層７１の表面が露出する。そして、更に加熱処理を継続することにより、エピタキシャル層７１の表面のＳｉＣがＳｉ2Ｃ又はＳｉＣ2になって昇華することで気相エッチングが進み、ステップバンチングが除去される（図１０（ｃ）を参照）。ステップバンチングが除去されたことは、図１１（ｃ）の顕微鏡写真にも現れている。つまり、図１１（ｃ）では、複数のＳｉＣ層によって形成されたステップの段差が写っていない。
【００６７】
なお、除去工程では、ステップバンチングが除去されることで、エピタキシャル層７１の表面が平坦化して、ＳｉＣ分子の積層方向の１周期分であるフルユニット高さ、又は半周期分であるハーフユニット高さからなるステップで終端する。「フルユニット高さ」とは、ＳｉとＣからなるＳｉＣ単分子層が積層方向に積み重ねられる１周期分の前記積層方向の高さをいう。従って、フルユニット高さのステップとは、図１２（ａ）に示すように、４Ｈ−ＳｉＣの場合は１．０１ｎｍのステップを意味する。「ハーフユニット高さ」とは、前記１周期の半分の時点での積層方向の高さをいう。従って、ハーフユニット高さのステップとは、図１２（ａ）に示すように、４Ｈ−ＳｉＣの場合０．５０ｎｍのステップを意味する。なお、６Ｈ−ＳｉＣの場合は、図１２（ｂ）に示すように、フルユニット高さのステップとは１．５１ｎｍのステップを意味し、ハーフユニット高さのステップとは０．７６ｎｍのステップを意味する。
【００６８】
次に、除去工程での気相エッチングについて、図１３及び図１４を参照して説明する。
【００６９】
初めに、図１３を参照して、好ましいエッチング範囲について説明する。図１３は、基板７０に注入したイオンの濃度とイオン注入深さの関係を概念的に示した模式図である。図１３に示すように、エピタキシャル層７１の表面から５０ｎｍの範囲（不足領域）では、注入イオン濃度が不足していることが判り、５０ｎｍから５００ｎｍの範囲では、十分なイオン濃度があることが判る。また、エピタキシャル層７１の表面から数１０ｎｍ程度の範囲には、ステップバンチングが発生することが知られている。従って、除去工程では、不足領域及びステップバンチングを完全に除去する一方で、イオン濃度を十分に有する範囲の過剰なエッチングを防止するために、エピタキシャル層７１の表面から１００ｎｍ程度の範囲をエッチングすることが好ましい。従って、この範囲がエッチングされるように調整を行う必要がある。また、この範囲がエッチングされることにより、エピタキシャル層７１の平坦度を良好にできるとともに（ステップバンチングが残らない）、イオン濃度が十分な領域を表面にすることができる。
【００７０】
図１４は、坩堝条件例えば坩堝の密閉度を変化させて坩堝内のＳｉの圧力を変化させたときの、加熱処理（アニール）温度と４Ｈ−ＳｉＣ基板のエッチング速度との関係を示すグラフである。図１４に示すように、坩堝内のＳｉの圧力は、圧力が高いものから順に、坩堝条件Ａ、坩堝条件Ｂ、坩堝条件Ｃとなっている。そして、それぞれの坩堝条件において得られたアニール温度とエッチング速度との関係をそれぞれグラフに示している。図１４に示すように、坩堝内のＳｉの圧力が増加するに従って、アニール温度に対するエッチング速度が低温側にシフトするとともに、グラフの傾きが小さくなる（緩やかになる）。これにより、坩堝内のＳｉの圧力が高い方が、エピタキシャル層７１の表面のエッチング速度の制御がし易くなる。
【００７１】
また、エピタキシャル層７１の表面から１００ｎｍ程度の範囲がエッチングされるように調整するためには、エッチング速度を把握する必要がある。この点、坩堝内のＳｉの圧力を高くすることでグラフの傾きを緩やかにすることができるため、より正確なエッチング速度を把握することができる。従って、ステップバンチングが残存することや、イオン濃度が十分にある領域を過剰にエッチングすることを防止できる。なお、坩堝内のＳｉの圧力は、１０-4Ｔｏｒｒ付近であることが好ましい。
【００７２】
従って、本実施形態では、除去工程の前に、坩堝２内のＳｉの圧力を調整している。この調整は、坩堝２の密閉度を変化させること、及び、坩堝２の容積を変化させることによって行われる。例えば、坩堝の密閉度を高くすると、坩堝２からＳｉが逃げていくことを防止できるので、坩堝２内のＳｉの圧力を増加させることができる。このようにして、坩堝２内のＳｉの圧力を任意の値に調整することができる。
【００７３】
以上に説明したように、本実施形態の半導体素子の製造方法は、イオン注入工程と、カーボン層形成工程と、イオン活性化工程と、除去工程と、を含む。イオン注入工程では、基板７０にイオンを注入する。カーボン層形成工程では、イオン注入工程でイオンが注入された基板の表面にカーボン層７３を形成する。イオン活性化工程では、カーボン層７３が形成された基板７０を加熱してイオンを活性化させる。除去工程では、イオン活性化工程が行われた基板７０をＳｉ蒸気圧下で加熱することで、カーボン層７３と、イオン活性化工程で基板表面に発生するステップバンチングと、を除去する。
【００７４】
これにより、イオン活性化工程において基板７０（詳細にはエピタキシャル層７１）の表面に生じてしまうステップバンチングを、除去工程においてエッチングにより除去することができる。従って、オフ角を有する基板を用いた場合においても、平坦度が高い（高性能な）半導体素子が製造できる。この除去工程では、カーボン層７３の除去とステップバンチングの除去とを同一の作業で行うことができるので、作業効率が高い。また、基板７０の表面にカーボン層７３が形成されることによって、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００７５】
また、本実施形態の半導体素子の製造方法は、イオン注入工程の前に、基板７０の表面に単結晶ＳｉＣのエピタキシャル層７１を形成するエピタキシャル層形成工程を含む。イオン注入工程では、基板７０の表面に形成されたエピタキシャル層７１にイオンを注入する。
【００７６】
これにより、基板７０の表面に成長させたエピタキシャル層７１を活用して半導体素子を製造することができる。また、本実施形態では化学気相成長法（ＣＶＤ法）によってエピタキシャル層７１を形成するため、オフ角を有する基板７０を用いている。そのため、本実施形態では、イオン活性化工程におけるステップバンチングの発生を避けることができない。この点、本実施形態ではステップバンチングを効果的に除去することができるため、ＣＶＤ法を有効に活用することができる。
【００７７】
また、本実施形態の半導体素子の製造方法は、イオン注入工程でイオンが注入された基板７０を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含む。
【００７８】
これにより、カーボン層形成工程において基板７０の表面にカーボン層７３が分子レベルに平坦に形成されるため、イオン活性化の加熱処理におけるＳｉ及びＳｉＣの昇華を効果的に抑制できる。従って、Ｓｉ及びＳｉＣがＳｉＣ層の表面から昇華することによって生じる平坦度の悪化を効果的に防止できる。
【００７９】
また、本実施形態の半導体素子の製造方法において、平坦化工程及び除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱する。
【００８０】
この条件で加熱を行うことにより、基板７０の表面のエッチング量を抑えつつ、ステップバンチングを適切に除去することができる。そのため、イオン濃度が十分な領域が過剰にエッチングされることを防止しつつ、基板７０の表面を分子レベルで平坦化できる。
【００８１】
また、本実施形態の半導体素子の製造方法においては、ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面である。
【００８２】
また、本実施形態の半導体素子の製造方法においては、ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面である。
【００８３】
また、本実施形態の半導体素子の製造方法においては、平坦化工程後及び除去工程後において、ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端している。
【００８４】
以上により、基板７０の表面が平坦度の高いものになるので、より高品質な半導体素子を製造することができる。
【００８５】
以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。
【００８６】
また、上記実施形態から、エピタキシャル層形成工程を省略し、基板７０にイオンを注入して半導体素子を製造するように変更することもできる。
【００８７】
また、上記実施形態ではイオン注入工程においてＡｌを注入していたが、Ａｌに代えてＢを注入しても良い。また、Ａｌに代えて、ｎ型領域を形成する場合は窒素やＰ（リン）を注入してもよい。
【００８８】
また、上記実施形態ではカーボン層形成工程において、カーボン層は基板表面からのＳｉ昇華によって成長したエピタキシャル・グラフェン層であることが好ましいが、スパッタリング等により蒸着されたカーボン層であってもよい。
【符号の説明】
【００８９】
２ 坩堝
７０ 基板
７１ エピタキシャル層
７２ イオン注入部分
７３ カーボン層
【特許請求の範囲】
【請求項１】
少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、
前記基板にイオンを注入するイオン注入工程と、
前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成するカーボン層形成工程と、
前記カーボン層が形成された基板を加熱してイオンを活性化させるイオン活性化工程と、
前記イオン活性化工程が行われた前記基板をＳｉ蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する除去工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法であって、
前記イオン注入工程の前に、前記基板の前記ＳｉＣ層の表面に単結晶ＳｉＣのエピタキシャル層を形成するエピタキシャル層形成工程を含み、
前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入することを特徴とする半導体素子の製造方法。
【請求項３】
請求項１又は２に記載の半導体素子の製造方法であって、
前記イオン注入工程でイオンが注入された前記基板を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことを特徴とする半導体素子の製造方法。
【請求項４】
請求項３に記載の半導体素子の製造方法であって、
前記平坦化工程及び前記除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱することを特徴とする半導体素子の製造方法。
【請求項５】
請求項１から４までの何れか一項に記載の半導体素子の製造方法であって、
前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面であることを特徴とする半導体素子の製造方法。
【請求項６】
請求項１から５までの何れか一項に記載の半導体素子の製造方法であって、
前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面であることを特徴とする半導体素子の製造方法。
【請求項７】
請求項１から６までの何れか一項に記載の半導体素子の製造方法であって、
前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることを特徴とする半導体素子の製造方法。
【請求項１】
少なくとも表面がＳｉＣ層で構成されるとともにオフ角を有する基板を用いた半導体素子の製造方法において、
前記基板にイオンを注入するイオン注入工程と、
前記イオン注入工程でイオンが注入された基板の表面にカーボン層を形成するカーボン層形成工程と、
前記カーボン層が形成された基板を加熱してイオンを活性化させるイオン活性化工程と、
前記イオン活性化工程が行われた前記基板をＳｉ蒸気圧下で加熱することで、前記カーボン層と、前記イオン活性化工程で基板表面に発生するステップバンチングと、を除去する除去工程と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
請求項１に記載の半導体素子の製造方法であって、
前記イオン注入工程の前に、前記基板の前記ＳｉＣ層の表面に単結晶ＳｉＣのエピタキシャル層を形成するエピタキシャル層形成工程を含み、
前記イオン注入工程では、前記基板の表面に形成されたエピタキシャル層にイオンを注入することを特徴とする半導体素子の製造方法。
【請求項３】
請求項１又は２に記載の半導体素子の製造方法であって、
前記イオン注入工程でイオンが注入された前記基板を温度範囲が１５００℃以上２３００℃以下のＳｉ蒸気圧下で加熱して分子レベルで平坦化する平坦化工程を含むことを特徴とする半導体素子の製造方法。
【請求項４】
請求項３に記載の半導体素子の製造方法であって、
前記平坦化工程及び前記除去工程では、温度範囲が１５００℃以上２３００℃以下であって、Ｓｉの圧力が１０-5Ｔｏｒｒ以上で加熱することを特徴とする半導体素子の製造方法。
【請求項５】
請求項１から４までの何れか一項に記載の半導体素子の製造方法であって、
前記ＳｉＣ層の表面は、＜１１−２０＞方向のオフ角が８度以下の面であることを特徴とする半導体素子の製造方法。
【請求項６】
請求項１から５までの何れか一項に記載の半導体素子の製造方法であって、
前記ＳｉＣ層の表面は、＜１−１００＞方向のオフ角が８度以下の面であることを特徴とする半導体素子の製造方法。
【請求項７】
請求項１から６までの何れか一項に記載の半導体素子の製造方法であって、
前記ＳｉＣ層の表面が、ＳｉＣ分子の積層方向の１周期分であるフルユニットの高さ又は半周期分であるハーフユニットの高さからなるステップで終端していることを特徴とする半導体素子の製造方法。
【図１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１２】
【図１３】
【図１４】
【図４】
【図１１】
【図２】
【図３】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１２】
【図１３】
【図１４】
【図４】
【図１１】
【公開番号】特開２０１２−２０９４１５（Ｐ２０１２−２０９４１５Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７３６２３（Ｐ２０１１−７３６２３）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（５０３０９２１８０）学校法人関西学院 (71)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（５０３０９２１８０）学校法人関西学院 (71)
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]