半導体装置および半導体装置の製造方法
【課題】半導体装置の実装不良を抑制する。
【解決手段】ＢＧＡ（半導体装置）１は、表面２ａおよび表面２ａに形成された電極パッド（ボンディングパッド）２ｃを有する半導体チップ２と、半導体チップ２の電極パッド２ｃと電気的に接続される半田ボール１０と、を含んでいる。そして、半田ボール１０は、複数のコアボール１１、および複数のコアボール１１を覆う半田材１２を有する。これにより、ＢＧＡ１を実装基板に実装する際に、コアボール１１が、半田ボール１０が変形し、沈み込むための阻害要因となることを抑制できるので、ＢＧＡ１の実装不良を抑制できる。
【解決手段】ＢＧＡ（半導体装置）１は、表面２ａおよび表面２ａに形成された電極パッド（ボンディングパッド）２ｃを有する半導体チップ２と、半導体チップ２の電極パッド２ｃと電気的に接続される半田ボール１０と、を含んでいる。そして、半田ボール１０は、複数のコアボール１１、および複数のコアボール１１を覆う半田材１２を有する。これにより、ＢＧＡ１を実装基板に実装する際に、コアボール１１が、半田ボール１０が変形し、沈み込むための阻害要因となることを抑制できるので、ＢＧＡ１の実装不良を抑制できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、外部端子として、半田ボールを備える半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００６−６６８６５号公報（特許文献１）には、電子部品の外部端子である突起電極として、クリームハンダを介して、銅からなるボールをランド上に搭載することが記載されている。
【０００３】
また、特開２００４−３４２９５９号公報（特許文献２）には、半導体パッケージ（半導体装置）および半導体パッケージを実装する基板のそれぞれに、コア部材をはんだ部材で被覆したボール（銅コアボール、樹脂コアボール）を形成し、リフローにより、このボール同士を一体化させることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−６６８６５号公報
【特許文献２】特開２００４−３４２９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の外部端子として、ボール状に形成された半田材から成る半田ボールを使用する技術がある。また、外部端子である半田ボールとして、コアボールを有する半田ボールを使用する技術がある。コアボールを有する半田ボールは、いくつかの点で、コアボールを有しない半田ボールと比較して有利である。
【０００６】
例えば、主に樹脂から成るコアボールを半田材で覆う半田ボールの場合、コアボールを、応力緩和部材として機能させることで、半田ボールに加わる応力を緩和することができる。これにより、半田ボールの電気的接続信頼性の向上、あるいは、製品寿命を長期化できる点で有利である。
【０００７】
また、例えば、半田材よりも電気伝導率が高い金属材料、あるいは、半田材よりも熱伝達率が高い材料から成るコアボールを半田材で覆う半田ボールの場合、半田ボールの電気抵抗低減、電流密度の増加に伴うエレクトロマイグレーション対策、あるいは放熱性向上の点で有利である。
【０００８】
そこで、本願発明者は、半導体装置の外部端子として、コアボールを半田材で覆う半田ボールを使用する技術について検討を行い、以下の課題を見出した。すなわち、半導体装置の実装不良が発生し易いことが判った。
【０００９】
例えば、配線基板の実装面に複数の半田ボールを配置するＢＧＡ（Ball Grid Allay）型の半導体装置では、配線基板の反りなどに起因して、半田ボールの先端高さに、バラツキが生じる。コアボールを有しない半田ボールであれば、実装基板に形成された端子と半田ボールと、を接合するリフロー工程において、半田ボールが変形し、沈み込むことで、上記バラツキがあっても各半田ボールを接合することができる。
【００１０】
ところが、前記特許文献１や前記特許文献２のように、半田ボールがそれぞれ１個のコアボールを有している場合、半田ボールに含まれるコアボールが、上記した沈み込みを阻害して、一部の半田ボールで接合不良が発生する。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の実装不良を抑制する技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
すなわち、本願発明の一態様である半導体装置は、表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップと、前記半導体チップの前記ボンディングパッドと電気的に接続される半田ボールと、を含んでいる。そして、前記半田ボールは、複数のコアボール、および前記複数のコアボールを覆う半田材を有するものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００１６】
すなわち、本願発明の一態様によれば、半導体装置の実装不良を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態である半導体装置の表面側の内部構造を示す平面図である。
【図２】図１に示す半導体装置の裏面側の構造を示す平面図である。
【図３】図１のＡ−Ａ線に沿った断面図である。
【図４】図３のＢ部の拡大断面図である。
【図５】図３に示す半導体装置を搭載する実装基板の複数の端子上にクリーム半田を配置した状態を示す拡大断面図である。
【図６】図５に示す実装基板上に図３に示す半導体装置を配置して、加熱処理を開始した状態を模式的に示す説明である。
【図７】図６に示すクリーム半田と半田ボールが一体化した状態を模式的に示す説明である。
【図８】本発明の一実施の形態である半導体装置の組み立てフローを示す説明図である。
【図９】図８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。
【図１０】図９に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図である。
【図１１】図１０のＣ−Ｃ線に沿った拡大断面図である。
【図１２】図１０に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。
【図１３】図１１に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。
【図１４】図１３に示す配線基板を成形金型でクランプし、キャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。
【図１５】図１４に示す成形金型から封止樹脂が形成された配線基板を取り出した状態を示す平面図である。
【図１６】図１５のＤ−Ｄ線に沿った断面図である。
【図１７】図１６に示す配線基板の下面に、半導体装置の外部電極（外部接続端子）となる複数の半田ボールを形成（接合）した状態を示す拡大断面図である。
【図１８】図１６に示す配線基板の下面側に接合材を配置する工程を示す拡大断面図である。
【図１９】図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図である。
【図２０】図１９のＥ部の拡大断面図である。
【図２１】図１９に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。
【図２２】図１７のＦ部の拡大断面図である。
【図２３】図１７に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。
【図２４】図８に示す検査工程に含まれる、電気的試験を模式的に示す説明図である。
【図２５】図１９の変形例である実施の形態のボールマウント工程（半田ボール配置工程）を示し、図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図である。
【図２６】図２５のＧ部の拡大断面図である。
【図２７】図２５に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。
【図２８】図４に示すコアボールの変形例を示す拡大断面図である。
【図２９】本発明の他の実施の形態ある半田ボールの内部構造を示す拡大断面図である。
【図３０】図２０に示す半田ボール配置工程の変形例を示す拡大断面図である。
【図３１】図２０に示す半田ボール配置工程の別の変形例を示す拡大断面図である。
【図３２】図２０に示す半田ボール配置工程の別の変形例を示す拡大断面図である。
【図３３】本発明の他の実施の形態である半導体装置の全体構造を示す平面図である。
【図３４】図３３のＨ−Ｈ線に沿った拡大断面図である。
【図３５】本発明の他の実施の形態である半導体装置の製造方法の組み立てフローを示す説明図である。
【図３６】図３５に示す半導体ウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。
【図３７】図３６に示す半導体ウエハの一部の断面構造を示す拡大断面図である。
【図３８】図３７に示す半導体ウエハ上に再配線層を形成した状態を示す拡大断面図である。
【図３９】図３８に示す再配線層を形成する工程のうち、第１絶縁膜形成工程を示す拡大断面図である。
【図４０】図３８に示す再配線層を形成する工程のうち、シード層形成工程を示す拡大断面図である。
【図４１】図３８に示す再配線層を形成する工程のうち、第１レジスト膜形成工程を示す拡大断面図である。
【図４２】図３８に示す再配線層を形成する工程のうち、再配線形成工程を示す拡大断面図である。
【図４３】図３８に示す再配線層を形成する工程のうち、シード層除去工程を示す拡大断面図である。
【図４４】図３８に示す再配線層を形成する工程のうち、第２絶縁膜形成工程を示す拡大断面図である。
【図４５】図３８に示す半導体ウエハを研削する工程を示す拡大断面図である。
【図４６】図４５に示すランド部に半田ボールを接合した状態を示す拡大断面図である。
【図４７】図３４に示す半導体装置の変形例を示す拡大断面図である。
【図４８】図４７に示す再配線層を形成する工程のうち、第１レジスト膜形成工程を示す拡大断面図である。
【図４９】図４７に示す再配線層を形成する工程のうち、再配線形成工程を示す拡大断面図である。
【図５０】図４７に示す再配線層を形成する工程のうち、第２レジスト膜形成工程を示す拡大断面図である。
【図５１】図４７に示す再配線層を形成する工程のうち、ランド部形成工程を示す拡大断面図である。
【図５２】図４７に示す再配線層を形成する工程のうち、第２絶縁膜形成工程を示す拡大断面図である。
【図５３】図３４に示す半導体装置の変形例を示す拡大断面図である。
【図５４】図６の比較例を示す説明図である。
【図５５】図７の比較例を示す説明図である。
【発明を実施するための形態】
【００１８】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１９】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００２０】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００２１】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００２２】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００２３】
（実施の形態１）
本実施の形態では、半導体装置の一例として、本発明者が具体的に検討した、配線基板の裏面（実装面）側に、複数の半田ボールが配置された、ＢＧＡ型の半導体装置に適用した実施態様について説明する。
【００２４】
＜半導体装置の全体構造＞
図１は本発明の一実施の形態である半導体装置の表面側の内部構造を示す平面図、図２は、図１に示す半導体装置の裏面側の構造を示す平面図、図３は図１のＡ−Ａ線に沿った断面図である。なお、図１では、図３に示す封止樹脂６を取り除いた状態を示している。また、図１および図２では、見易さのため、半導体チップおよびインタポーザ基板の端子数を減らして示している。
【００２５】
図１〜図３において、ＢＧＡ１は、表面（主面、第１主面）２ａ、表面２ａに形成された複数の電極パッド（ボンディングパッド、チップ電極）２ｃ、および表面２ａとは反対側の裏面（主面、第２主面）２ｂを有する半導体チップ２を有している。また、ＢＧＡ１は、半導体チップ２の複数の電極パッド２ｃと電気的に接続される複数の半田ボール１０を有している。
【００２６】
本実施の形態における電極パッド２ｃと半田ボール１０の電気的接続構造は、図３を用いて詳しく説明すると、以下である。ＢＧＡ１は、上面（表面、チップ搭載面）３ａ、上面３ａに形成された複数のボンディングリード３ｃ、上面３ａとは反対側の下面（裏面、実装面）３ｂ、および下面３ｂに形成された複数のランド（バンプランド）３ｄを有するインタポーザ基板（配線基板）３を有している。複数のボンディングリード３ｃと複数のランド３ｄは、インタポーザ基板３が有する複数の配線３ｅを介して、それぞれ電気的に接続されている。各ランド３ｄには、ＢＧＡ１の外部端子である半田ボール１０がそれぞれ接合され、電気的に接続されている。また、ＢＧＡ１は、半導体チップ２の複数の電極パッド２ｃとインタポーザ基板３の複数のボンディングリード３ｃを、それぞれ電気的に接続する複数のワイヤ（導電性部材）４を有している。つまり、複数の電極パッド２ｃと複数の半田ボール１０は、複数のワイヤ４を介して、電気的に接続されている。
【００２７】
次に、半導体チップ２について説明する。半導体チップ２の平面形状は、例えば図１に示すように四角形から成る。半導体チップ２の表面２ａには、複数の電極パッド２ｃが形成されており、本実施の形態では、複数の電極パッド２ｃが表面２ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ２の表面（詳しくは、半導体チップ２の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されており、複数の電極パッド２ｃは、半導体チップ２の内部（詳しくは、表面２ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。半導体チップ２（詳しくは、半導体チップ２の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面２ａには、半導体チップ２の基材および配線を覆う絶縁膜が形成されており、複数の電極パッド２ｃのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、この電極パッド２ｃは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、この電極パッド２ｃの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造である。電極パッド２ｃの表面をニッケル膜で覆うことにより、電極パッド２ｃの腐食（汚染）を抑制することができる。
【００２８】
次に、半導体チップ２が搭載されるインタポーザ基板３について説明する。図３に示すように、インタポーザ基板３は、例えば、エポキシ系の樹脂材料、あるいはガラス繊維または炭素繊維に樹脂を含浸させたプリプレグからなるコア層（コア絶縁層）３ｈ、およびコア層の上面側および下面側に形成された配線層を有している。配線層の層数は、図３に示す二層構造には限定されず、配線層と絶縁層を繰り返し積層して多層構造とすることもできるが、本実施の形態では、簡単のため、コア層３ｈの上下にそれぞれ一層の配線層が形成された二層構造について説明する。上面３ａ側の配線層および下面３ｂ側の配線層には、それぞれ複数の配線３ｅが形成されている。上面３ａ側の複数の配線３ｅは複数のボンディングリード３ｃに電気的に接続されている。下面３ｂ側の複数の配線３ｅは、複数のランド３ｄと電気的に接続される。上面３ａ側の複数の配線３ｅと、下面３ｂ側の複数の配線３ｅはコア層３ｈを貫通するように形成された層間導電路である複数の配線（ビア配線）３ｅを介して電的に接続されている。
【００２９】
また、図１に示すように、インタポーザ基板３の上面３ａは、平面形状が四角形からなる。インタポーザ基板３の上面３ａに形成される、複数のボンディングリード３ｃは、半導体チップ２の周囲に、半導体チップ２の各辺に沿って配置されている。一方、図２に示すようにインタポーザ基板３の下面３ｂは、平面形状が四角形からなる。また、インタポーザ基板３の下面３ｂに形成される、複数のランド３ｄは、行列状（マトリクス状）に配置されている。そして、各ランド３ｄには、半田ボール１０が接合されている。つまり、ＢＧＡ１は、外部接続端子である半田ボール１０（ランド３ｄ）をインタポーザ基板３の下面３ｂに行列状に配置する、所謂、エリアアレイ型の半導体装置である。このようなエリアアレイ型の半導体装置は、配線基板の実装面側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。なお、図２では、９６個の外部端子数の例を示しているが、端子数やレイアウトについてはこれに限定されない。半田ボール１０の詳細な構造は後述する。
【００３０】
また、図３に示すように、インタポーザ基板３は、上面３ａに形成されたソルダレジスト膜（絶縁膜）３ｆ、および下面３ｂに形成されたソルダレジスト膜（絶縁膜）３ｇを有している。ソルダレジスト膜３ｆは、コア層（コア絶縁層）３ｈの上面３ａ側および上面３ａに形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｆに形成された開口部において、ボンディングリード３ｃが、ソルダレジスト膜３ｆから露出している。また、ソルダレジスト膜３ｇは、コア層（コア絶縁層）３ｈの下面３ｂ側に形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｇに形成された複数の開口部において、ランド３ｄが、ソルダレジスト膜３ｇから露出している。
【００３１】
次に、ＢＧＡ１のその他の構造について説明する。図３に示すように、半導体チップ２は、インタポーザ基板３の上面３ａ上に、裏面２ｂと上面３ａとを対向させた状態で、接着材（ダイボンド材）５を介して接着固定されている。すなわち、所謂フェイスアップ実装方式で搭載されている。そして、半導体チップ２の表面２ａに形成された複数の電極パッド２ｃは、インタポーザ基板３の上面３ａにおいて、半導体チップ２の周囲に配置された複数のボンディングリード３ｃと、複数のワイヤ（導電性部材）４を介してそれぞれ電気的に接続されている。ワイヤ４は、例えば、金（Ａｕ）、あるいは銅（Ｃｕ）から成り、ワイヤ４の一部（例えば一方の端部）が電極パッド２ｃに接合され、他部（例えば他方の端部）がボンディングリード３ｃのボンディング領域に接合されている。また、インタポーザ基板３の上面３ａ側には、封止体（封止樹脂）６が形成され、半導体チップ２、複数のワイヤ４、およびボンディングリード３ｃは、封止樹脂６に封止（樹脂封止）されている。封止樹脂６は、例えば、エポキシ系の樹脂にシリカなどのフィラを添加して成り、半導体チップ２の表面２ａおよびワイヤ４を樹脂封止することによりこれらを保護している。
【００３２】
なお、図１〜図３では、ＢＧＡ型の半導体装置の例として、１個の半導体チップ２が、所謂フェイスアップ実装方式によりインタポーザ基板３に搭載された例を示しているが、半導体チップの数や実装方式はこれに限定されない。例えば、複数枚の半導体チップを積層、あるいは並べて配置することもできる。また例えば、半導体チップ２の表面２ａをインタポーザ基板３の上面３ａと対向させた状態で搭載する、所謂フェイスダウン実装（フリップチップ接続）方式により実装することもできる。この場合、半導体チップ２は、電極パッド２ｃの表面に形成された、例えば、金（Ａｕ）からなるバンプ電極（突起電極）を介して、インタポーザ基板３の上面３ａ（詳しくは、半導体チップ２の電極パッド２ｃと対向する領域）に形成された端子（ボンディングリード）と電気的に接続する。
【００３３】
＜半田ボール周辺の詳細構造＞
次に、図３に示す半田ボール１０周辺の構造について説明する。図４は、図３のＢ部の拡大断面図である。
【００３４】
図４に示すように、本実施の形態のＢＧＡ１は、ソルダレジスト膜３ｇに形成された開口部３ｋにおいて、ソルダレジスト膜３ｇから、半田ボール１０が接合されるランド３ｄの一部（露出部）が露出する、所謂、ＳＭＤ（Solder Mask Defined）構造のランド３ｄを有している。なお、本実施の形態のランド３ｄの構造は、このＳＭＤ構造に限らず、半田ボール１０が接合されるランド３ｄの表面と側面がソルダレジスト膜３ｇから露出する、所謂、ＮＳＭＤ（Non Solder Mask Defined）構造のランドであっても良い。また、ランド３ｄは、例えば銅（Ｃｕ）膜３ｄ１から成り、その表面には、めっき膜３ｄ２が積層されている。めっき膜３ｄ２は、例えば、銅膜３ｄ１膜の表面にニッケル（Ｎｉ）膜、金（Ａｕ）膜が順に積層されている。なお、本実施の形態のめっき膜３ｄ２は、これに限らず、ニッケル（Ｎｉ）膜と金（Ａｕ）膜との間に白金（Ｐｄ）が配置されていても良い。詳しくは、めっき膜３ｄ２は、銅膜３ｄ１の露出部の表面に積層されている。開口部３ｋは、平面視において、円形に形成され、隣り合う開口部３ｋ（ランド３ｄ）の配置ピッチ（中心間距離）は、例えば、４００μｍである。また、開口部３ｋの開口径は、例えば、２２０μｍとなっている。
【００３５】
そして、このランド３ｄの露出部（詳しくは、めっき膜３ｄ２の表面）に、例えば、直径が２５０μｍである半田ボール１０が接合されている。なお、半田ボール１０の直径とは、以下のように定義する。すなわち、半田ボール１０は、半田材１２の表面張力により、略球形に形成されているが、厳密には、図４に示すように、ランド３ｄ側の一部が、開口部３ｋ内に埋め込まれるため、真球ではない。そこで、本願では、図４に示すように、インタポーザ基板３の下面３ｂに沿った方向の幅のうち、最も大きい幅を半田ボール１０の直径Ｗ１と定義して説明する。
【００３６】
半田ボール１０は、それぞれ、複数のコアボール１１およびコアボール１１を覆う半田材１２を有している。本実施の形態では、各半田ボール１０には、それぞれ二個のコアボール１１が内包されている。半田材１２は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば、錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、錫−銀（Ｓｎ−Ａｇ）、錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、または錫−銅−銀−ニッケル（Ｓｎ−Ｃｕ−Ａｇ−Ｎｉ）などである。本実施の形態では、錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）からなる半田材１２を用いている。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
【００３７】
また、複数のコアボール１１は、樹脂から成るコア材１１ａと、コア材１１ａの表面に形成された金属膜１１ｂからなる。コア材１１ａは、球形に形成され、その表面を覆うように、金属膜１１ｂがコーティングされている。本実施の形態では、例えば、コア材１１ａの直径は、７０μｍ〜８０μｍ程度、コア材の周囲にコーティングされる金属膜１１ｂの膜厚は１０μｍ程度となっている。つまり、本実施の形態では、コアボール１１のそれぞれの直径Ｗ２は、半田ボール１０の半径（直径Ｗ１の半分）よりも小さく、例えば、９０μｍ〜１００μｍ程度となっている。
【００３８】
コア材１１ａを構成する樹脂材料は、半田ボール内に配置するコア材として、市販されているものを適宜用いることができる。本実施の形態では、ＢＧＡ１を実装基板（図示せず）に実装した後、例えば、温度サイクルにより、半田ボール１０に印加される応力を緩和させる観点から、半田材１２よりもヤング率の低い樹脂材料を用いている。これにより、実装後の半田ボール１０の破壊耐性を向上させることができるので、半田ボール１０の電気的接続信頼性を向上させることができる。あるいは、温度サイクル耐性を向上させることで、ＢＧＡ１の製品寿命を長期化させることができる。
【００３９】
また、コア材１１ａを覆う金属膜１１ｂは、コアボール１１と半田材１２の密着性向上の観点、あるいは、樹脂から成るコア材１１ａにより半田ボール１０の電気抵抗増加や放熱性低下を抑制する観点から形成している。本実施の形態では、金属膜１１ｂは、主に銅（Ｃｕ）からなる。また、銅膜とコア材１１ａの密着性を向上させる観点から、銅膜とコア材１１ａの間に、銅膜よりも薄いニッケル膜を形成している。また、半田材１２との接触界面で銅へ拡散することを抑制する観点から、銅膜の外側に、銅膜よりも薄いニッケル膜を形成している。つまり、本実施の形態の金属膜１１ｂは、例えば、ニッケル膜、銅膜、ニッケル膜がコア材１１ａの表面を覆うように積層された積層膜である。
【００４０】
＜半導体装置の実装工程＞
次に、本実施の形態のＢＧＡ１を実装基板に実装する工程について説明する。図５は、図３に示す半導体装置を搭載する実装基板の複数の端子上にクリーム半田を配置した状態を示す拡大断面図、図６は、図５に示す実装基板上に図３に示す半導体装置を配置して、加熱処理を開始した状態を模式的に示す説明である。また、図７は図６に示すクリーム半田と半田ボールが一体化した状態を模式的に示す説明である。また、図５４は、図６の比較例を示す説明図、図５５は図７の比較例を示す説明図である。
【００４１】
図３に示すＢＧＡ１を実装する実装基板２０（図５参照）は、図５に示すように、実装面２０ａに露出した複数の端子（ランド、実装基板端子）２１を有している。この実装基板２０上に、ＢＧＡ１（図３参照）を実装する実装工程では、複数の半田ボール１０（図３参照）と実装基板２０の複数の端子２１を接合することにより、それぞれ電気的に接続する。つまり、図３に示す半田ボール１０は、実装基板の実装基板端子と接合するための実装用外部端子である。
【００４２】
以下実装工程の概要について説明する。実装工程では、まず、半田ボール１０（図３参照）と、図５に示す端子２１を接合するための接合材として、クリーム半田２２を複数の端子２１上に配置する。クリーム半田２２は、金属粒子（半田成分）およびフラックス成分を含むペーストであって、半田ボール１０（図３参照）と端子２１を接合するための接合材である。フラックスは、半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。なお、このような接合材としては、本実施の形態のように、半田成分とフラックス成分を含むクリーム半田２２の他、半田成分を含まないフラックス材を用いることもできるが、本実施の形態では、クリーム半田を端子２１上に配置して実装する、所謂、迎え半田実装方式について、説明する。クリーム半田２２を複数の端子２１のそれぞれに配置する方法としては、特に限定されず、例えば、スクリーン印刷法など、印刷方式により塗布する方法や、図示しないノズルからクリーム半田２２を塗布するディスペンス方式、あるいは、転写治具などを用いて、クリーム半田２２を端子２１上に転写する転写方式などを用いることができる。
【００４３】
次に、図６に示すように、実装基板２０上にＢＧＡ１を配置した後、リフロー工程として、実装基板２０およびＢＧＡ１に加熱処理を施す。本工程では、ＢＧＡ１の複数の半田ボール１０と、実装基板２０の複数の端子２１が、それぞれ対向するように配置する。クリーム半田２２が加熱されると、フラックス成分が端子２１の表面や半田ボール１０の表面（フラックス成分と接触した領域）を活性化させる。また、クリーム半田２２の半田成分および半田ボール１０が溶融する程度まで加熱されると、図６に示すように、半田ボール１０が変形して沈み込み、全ての半田ボール１０とクリーム半田２２が一体化して、半田材２３（図７参照）となり、この半田材２３を介して、ＢＧＡ１のランド３ｄ（図３参照）と、実装基板２０の端子２１が接合され、電気的に接続される。
【００４４】
ここで、図５４および図５５に示す本実施の形態の比較例であるＢＧＡ１００に上記した実装工程を適用した場合について説明する。図５４および図５５に示す比較例のＢＧＡ１００と、図３に示す本実施の形態のＢＧＡ１との相違点は、半田ボール内に配置されるコアボールの数、および外形寸法であり、それ以外の点は同様である。図５４および図５５に示すＢＧＡ１００では、各半田ボール１０１が、内部にそれぞれ一個のコアボール１０２を有している。コアボール１０２は、図４に示すコアボール１１と同様に、コア材の周囲に銅膜などの金属膜が形成されている。ただし、コア材の直径は、図４に示すコア材１１ａよりも大きい。これは、ＢＧＡ１００を実装基板２０に実装した後、例えば、温度サイクルにより、半田ボール１０１に印加される応力を緩和させるためである。例えば、図４に示す、本実施の形態の二個のコアボール１１と同程度の応力緩和効果を得るためには、コアボール１０２（図５４参照）の体積を大きくする必要があり、直径は、図４に示すコアボール１１よりも２０μｍ〜２５μｍ程度、大きくなる。
【００４５】
直径の大きなコアボール１０２を有するＢＧＡ１００を用いた場合であっても、半田ボール１０１の頂点の位置が揃っていれば、各半田ボール１０１を端子２１と接合することができる。ところが、図６や図５４に示すように、本実施の形態のＢＧＡ１や比較例のＢＧＡ１００のように、配線基板上に半導体チップを搭載するＢＧＡ型の半導体装置では、配線基板に反りが発生し易い。図３を用いて詳しく説明すると、ＢＧＡ１は、金属材料や樹脂材料、あるいは半導体材料など、線膨張係数の異なる種々の部材により構成されている。特に、図３に示すインタポーザ基板３の線膨張係数は、半導体チップ２やこれを封止する封止樹脂６との線膨張係数の差が大きい。このため、ＢＧＡ１を製造する各工程中での加熱処理により、ＢＧＡ１に反りが生じ、下面３ｂの平坦性が低下する場合がある。この結果、複数の半田ボール１０の頂点の位置にバラツキが生じ、コプラナリティ（取り付け面に対する端子の頂点の平坦度の均一性であって、取りつけ面から各端子の頂点までの距離の差で規定される）が低下する（差が大きくなる）。同様の理由から、図５４に示すＢＧＡ１００でもコプラナリティが低下する。
【００４６】
このため、図５４および図５５に示すように、直径の大きなコアボール１０２を有するＢＧＡ１００を実装基板２０に実装する実装工程では、以下のような実装不良が発生する。すなわち、図５４に示すように、実装基板２０およびＢＧＡ１００に加熱処理を施すリフロー工程において、コアボール１０２よりもクリーム半田２２側に配置される半田材１２の量が少ないので、フラックス成分により、活性化される半田材１２の量が少なくなる。また、半田ボール１０１が変形して沈み込む際の沈み込み量は、直径が大きいコアボール１０２に阻害されるため、本実施の形態よりも小さくなる。この結果、図５４に示すように、端子２１までの距離が遠い半田ボール１０１（例えば、図５４に示す両端の半田ボール１０１）は、クリーム半田２２と接触しない、あるいは接触面積が極めて小さくなる。そして、半田ボール１０１とクリーム半田２２が接触しなければ、半田ボール１０１を接合することができず、接合不良（電気的接続不良）となる。また、半田ボール１０１とクリーム半田２２の接触面積が小さい場合、半田ボール１０１の表面を十分に活性化することができず、図５５に示すように、半田ボール１０１とクリーム半田２２の半田成分が一体化しない、濡れ不良の状態となる。このため、ＢＧＡ１００と実装基板２０の電気的接続信頼性が低下することとなる。
【００４７】
また、前記特許文献２のように、半導体装置および実装基板の双方に、一つのコアボールを有する半田ボールをそれぞれ接合し、各半田ボールを溶融させて接合する実装方法では、略球形の半田ボール同士を接触させる必要があるため、各半田ボールの表面を十分に活性化させることが困難となる。このため、各半田ボールの半田成分が一体化しない、濡れ不良の状態となる。このため、ＢＧＡ１００と実装基板２０の電気的接続信頼性が低下することとなる。
【００４８】
＜半田ボールの好ましい実施態様＞
次に、上記した課題を踏まえ、図４に示す本実施の形態のＢＧＡ１の構成により得られる代表的な効果、および好ましい実施態様について説明する。
【００４９】
まず、ＢＧＡ１は、樹脂から成るコア材１１ａを含むコアボール１１を半田ボール１０の内部に有している。このため、図７に示すように、実装基板２０に実装した後で、半田材２３に印加された応力を、応力緩和部材としてのコア材１１ａにより緩和することができる。
【００５０】
また、ＢＧＡ１は、半田ボール１０の内部に、複数のコアボール１１を有している。このため、半田ボール内に一個のコアボールを有する半導体装置と比較して、各コアボール１１の直径Ｗ２を小さくしても、同等の応力緩和効果を得ることができる。そして、ＢＧＡ１では、複数のコアボール１１の直径Ｗ２を小さくすることができるので、図６に示すように、実装工程において、軟化した半田ボール１０の沈み込み量を増加させることができる。このため、前記した接合不良や濡れ不良などの実装不良を抑制することができる。
【００５１】
また、図４に示すように、各半田ボール１０内に配置される複数のコアボール１１のそれぞれの直径Ｗ２が揃っていることが好ましい。例えば、本実施の形態のように、半田ボール１０内に二個のコアボール１１が含まれている場合には、二個のコアボールの直径Ｗ２を同程度とすることが好ましい。二個のコアボール１１の直径Ｗ２を同程度とすることで、前記した実装工程における沈み込み量を確実に増加させることができる。なお、複数のコアボール１１のそれぞれの直径Ｗ２が揃っているとは、直径Ｗ２が同程度である事を指し、その許容誤差は、ＢＧＡ１のコプラナリティとの関係で定義することができる。つまり、複数の半田ボールの頂点の位置が高さ方向にバラついている場合において、最も大きい高低差よりも、各コアボール１１の直径Ｗ２の誤差が小さいことが好ましい。ただし、前記した実装工程における沈み込み量を確実に増加させ、かつ、応力緩和効果を最大限に引き出す観点からは、複数のコアボール１１の直径Ｗ２が同じ長さであることが、より好ましい。
【００５２】
また、複数のコアボール１１のそれぞれの直径Ｗ２は、半田ボール１０の半径よりも小さいことが好ましい。これにより、例えば、本実施の形態のように、半田ボール１０内に二個のコアボール１１が含まれている場合に、各コアボール１１の表面全体を半田材１２で被覆することができる。そして、各コアボール１１の表面全体を半田材１２で被覆することにより、コアボール１１が半田材１２から露出した場合に発生する不具合を抑制することができる。例えば、コアボール１１の一部が、半田ボール１０の頂点付近において露出した場合、上記した実装工程において、半田材１２が十分に活性化されず、濡れ不良の原因となるが、これを抑制することができる。また、例えば、コアボール１１の一部が露出すると、露出部の金属膜１１ｂから表面酸化が進むが、これを抑制することができる。なお、本実施の形態の変形例として、例えば、各半田ボール１０に三個のコアボール１１を内包させることもできるが、この場合にはコアボール１１の直径Ｗ２は、半田ボール１０の直径Ｗ１の１／３よりも小さくすることが好ましい。
【００５３】
また、半田ボール１０内におけるコアボール１１の配置は、図４に示すようにランド３ｄ側に寄せて配置することが好ましい。言い換えれば、複数のコアボール１１のそれぞれの中心は、半田ボール１０の中心（直径Ｗ１の中心）よりもランド３ｄ側に配置されていることが好ましい。これにより、上記した実装工程において、コアボール１１よりもクリーム半田２２（図６参照）側に配置される半田材１２の量を増加させることができるので、沈み込み量を増加させることができる。また、コアボール１１よりもクリーム半田２２（図６参照）側に配置される半田材１２の量を増加させることで、クリーム半田２２のフラックス成分と接触する半田材１２が増えるので、濡れ性を向上させることができる。なお、半田ボール１０内において、ランド３ｄ側に寄せてコアボール１１を配置する方法は、後述する。
【００５４】
また、各半田ボール１０におけるコア材１１ａの量を制御する観点から、複数の半田ボール１０のそれぞれは、同数のコアボール１１を含んでいることが好ましい。各半田ボール１０におけるコア材１１ａの量を制御することで、実装後の半田材２３（図７参照）に印加される応力をそれぞれ確実に緩和することができる。なお、各半田ボール１０に含まれるコアボール１１の数を同数とする方法は、後述する。
【００５５】
なお、本実施の形態では、各半田ボール１０内に二個のコアボール１１が含まれている例を説明したが、コアボール１１の数はこれより多くても良い。ただし、コアボール１１の数を多くすると、各コアボール１１の直径Ｗ２が小さくなるため、応力緩和効果が小さくなる。したがって、各半田ボール１０内に配置するコアボール１１の数は、二個または三個が特に好ましい。
【００５６】
また、本実施の形態では、全ての半田ボール１０がコアボール１１を有している例を説明したが、インタポーザ基板３の下面３ｂに配置された複数のランド３ｄのうち、角部、あるいは最外周のランドに接合する半田ボールにのみ、コアボール１１を有する半田ボール１０を採用しても良い。これにより、実装ストレスが特に加わりやすいインタポーザ基板３の下面３ｂにおける角部、あるいは最外周の応力緩和効果を実現しながら、電気的特性も向上することができる。
【００５７】
＜半導体装置の製造工程＞
次に、図１〜図４に示すＢＧＡ１の製造工程について、説明する。本実施の形態におけるＢＧＡ１は、図８に示す組立てフローに沿って製造される。図８は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図９〜図２４を用いて、以下に説明する。
【００５８】
１．基板準備工程
まず、図８に示す基板準備工程（Ｓ１）として、図９に示すような配線基板２５を準備する。図９は、図８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。
【００５９】
図９に示すように、本工程で準備する配線基板２５は、枠部（枠体）２５ｂの内側に複数のデバイス領域２５ａを備えている。詳しくは、複数のデバイス領域２５ａが行列状に配置されている。デバイス領域２５ａの数は、図９に示す態様に限定されないが、本実施の形態の配線基板２５は、例えば、行列状（図９では２行×８列）に配置された１６個のデバイス領域２５ａを備えている。つまり、配線基板２５は、複数のデバイス領域２５ａを有する、所謂、多数個取り基板である。
【００６０】
各デバイス領域２５ａは、図１に示すインタポーザ基板３に相当する。各デバイス領域２５ａは、図３に示す上面（表面、チップ搭載面）３ａ、上面３ａに形成された複数のボンディングリード３ｃ、上面３ａとは反対側の下面（裏面、実装面）３ｂ、および下面３ｂに形成された複数のランド（バンプランド）３ｄを有している。複数のボンディングリード３ｃと複数のランド３ｄは、インタポーザ基板３が有する複数の配線３ｅを介して、それぞれ電気的に接続されている。また、インタポーザ基板３は、上面３ａに形成されたソルダレジスト膜（絶縁膜）３ｆ、および下面３ｂに形成されたソルダレジスト膜（絶縁膜）３ｇを有している。ソルダレジスト膜３ｆは、コア層（コア絶縁層）３ｈの上面３ａ側および上面３ａに形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｆに形成された開口部において、ボンディングリード３ｃが、ソルダレジスト膜３ｆから露出している。また、ソルダレジスト膜３ｇは、コア層（コア絶縁層）３ｈの下面３ｂ側に形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｇに形成された複数の開口部において、ランド３ｄが、ソルダレジスト膜３ｇから露出している。
【００６１】
また、各デバイス領域２５ａの周囲には、図８に示す個片化工程（Ｓ７）で配線基板２５を切断する予定領域であるダイシング領域（ダイシングライン）が配置されている。図９に示すように、ダイシング領域２５ｃは、隣り合うデバイス領域２５ａの間、および枠部２５ｂとデバイス領域２５ａの間、に各デバイス領域２５ａを取り囲むように配置されている。
【００６２】
２．半導体チップ準備工程
また、図８に示す半導体チップ準備工程（Ｓ２）として、図１に示す半導体チップ２を準備する。本工程では、例えば、シリコンからなる半導体ウエハ（図示は省略）の主面側に、複数の半導体素子やこれに電気的に接続される配線層からなる半導体ウエハを準備する。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて（図示は省略）半導体ウエハを切断し、図１に示す半導体チップ２を複数個取得する。
【００６３】
３．ダイボンディング工程
次に、図８に示すダイボンディング工程（Ｓ３）について説明する。図１０は、図９に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図、図１１は図１０のＣ−Ｃ線に沿った拡大断面図である。
【００６４】
本工程では、半導体チップ２を配線基板２５の各デバイス領域２５ａの上面３ａに配置されたチップ搭載領域上に搭載（接着）する。図１１に示すように、本実施の形態では、半導体チップ２の裏面２ｂが、配線基板２５の上面３ａと対向するように、接着材（ダイボンド材）５を介して配線基板２５上に搭載する（フェイスアップ実装）。本実施の形態では、例えば、両面に接着層を備えるテープ材（フィルム材）である接着材５を、予め半導体チップ２の裏面２ｂに貼り付けておき、テープ材を介して半導体チップ２を接着する。その後、例えば、接着材５に含まれる熱硬化性樹脂成分を熱硬化させてしっかりと固定する。なお、接着材５は、テープ材には限定されず、例えば、エポキシ系の熱硬化性樹脂であるペースト状の接着材５を介して半導体チップ２を搭載し、これを熱硬化させて接着することもできる。
【００６５】
４．ワイヤボンディング工程
次に、図８に示すワイヤボンディング工程（Ｓ４）について説明する。図１２は、図１０に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図、図１３は、図１１に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。
【００６６】
本工程では、図１２および図１３に示すように、配線基板２５と半導体チップ２とを、複数のワイヤ（導電性部材）４を介してそれぞれ電気的に接続する。詳しくは、半導体チップ２の表面２ａに形成された複数の電極パッド２ｃと、配線基板２５の上面３ａ側に形成され、ソルダレジスト膜３ｆから露出する複数のボンディングリード３ｃを、複数のワイヤ４を介してそれぞれ電気的に接続する。本実施の形態では、半導体チップ２の電極パッド２ｃを第１ボンド側、配線基板２５のボンディングリード３ｃを第２ボンド側とする、所謂、正ボンディング方式によりワイヤボンディングを行い、電極パッド２ｃとボンディングリード３ｃを電気的に接続する。また、本実施の形態では、キャピラリ（図示は省略）を介してワイヤ４を供給し、超音波と熱圧着を併用してワイヤ４を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ４を接続している。
【００６７】
なお、配線基板２５と半導体チップ２を電気的に接続する導電性部材は、ワイヤ４には限定されない。例えば、板状の金属部材を用いることができる。また、例えば、半導体チップ２の表面２ａ側を配線基板２５の上面３ａと対向させて搭載する、所謂フェイスダウン実装方式（フリップチップ接続方式）を用いる場合には、導電性部材として例えば金（Ａｕ）から成る、突起電極（バンプ電極）を用いることができる。
【００６８】
５．封止工程
次に、図８に示す封止工程（Ｓ５）について説明する。本実施の形態では、封止工程の一例として、複数の製品形成領域を成形金型の一つのキャビティで一括して覆って樹脂封止する、所謂ＭＡＰ（Mold Allay Process）と呼ばれる製造方法について説明する。図１４は、図１３に示す配線基板を成形金型でクランプし、キャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。また、図１５は、図１４に示す成形金型から封止樹脂が形成された配線基板を取り出した状態を示す平面図、図１６は、図１５のＤ−Ｄ線に沿った断面図である。
【００６９】
本工程では、まず、図１４に示す成形金型３０を準備する（金型準備工程）。成形金型３０は、下面（金型面）３１ａ、および下面３１ａに形成されたキャビティ（凹部、窪み部）３１ｂを有する上金型（金型）３１と、この上金型３１の下面（金型面）３１ａと対向する上面（金型面）３２ａを有する下金型（金型）３２とを備えている。次に、成形金型３０の下金型３２上に配線基板２５を配置する（基板配置工程）。ここで、本実施の形態では、図１４に示すように、一つのキャビティ３１ｂ内に複数のデバイス領域２５ａが配置されている。次に、上金型３１と下金型３２の距離を近づけて、配線基板２５を上金型３１と下金型３２でクランプする（クランプ工程）。これにより、キャビティ３１ｂの周囲のクランプ領域では、上金型３１（上金型３１の下面３１ａ）と、配線基板２５の上面３ａが密着する。また、下金型３２（下金型３２の上面３２ａ）と、配線基板２５の下面３ｂが密着する。なお、クランプ工程での密着性を向上させるため、上金型３１の下面３１ａ側に、例えば、ポリイミド樹脂などの柔らかい樹脂から成るフィルムを貼り付けて、該フィルムを介して密着させることもできる。この場合、後述する基板取り出し工程で、フィルムと封止樹脂６を容易に剥離することができる。
【００７０】
次に、キャビティ３１ｂ内に封止用樹脂６ａを供給し、これを硬化させることにより封止樹脂（封止体）６を形成する（封止体形成工程）。本工程では、成形金型３０のポット部（図示は省略）に配置された樹脂タブレット（図示は省略）を加熱軟化させて、ゲート部（図示は省略）からキャビティ３１ｂ内に封止用樹脂６ａを供給する、トランスファモールド方式により形成する。本工程により、配線基板２５の上面３ａ側に搭載された半導体チップ２および複数のワイヤ４は、封止用樹脂６ａで封止される。またこの時、配線基板２５のボンディングリード３ｃも封止される。その後、キャビティ３１ｂ内を加熱することにより、封止用樹脂６ａを加熱硬化（仮硬化）させて、封止樹脂６を形成する。
【００７１】
次に、前記した封止体形成工程で用いた成形金型３０から、図１５および図１６に示すように、封止樹脂６が形成された配線基板２５を取り出す（基板取り出し工程）。本工程では、上金型３１と下金型３２を引き離して、配線基板２５を取り出す。次に、図１５および図１６に示す配線基板２５をベーク炉（図示は省略）に搬送し、再び配線基板２５を熱処理する。成形金型３０内で加熱された封止用樹脂６ａは、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化する、所謂、仮硬化と呼ばれる状態となる。この仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しており、この時点で半導体チップ２やワイヤ４は封止されている。しかし、封止樹脂６の強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、ベーク工程で、仮硬化した封止樹脂６を再度加熱する、所謂、本硬化を行う。このように、封止用樹脂６ａを硬化させる工程を２回に分けることにより、次に成形金型３０に搬送される次の配線基板２５に対して、いち早く封止工程を施すことができる。このため、製造効率を向上させることができる。
【００７２】
上記の封止工程を施すことで、図１５に示すように、複数のデバイス領域２５ａを封止する一括封止体６ｂが形成される。
【００７３】
６．ボールマウント工程
次に、図８に示すボールマウント工程（Ｓ６）について説明する。図１７は、図１６に示す配線基板の下面に、半導体装置の外部電極（外部接続端子）となる複数の半田ボールを形成（接合）した状態を示す拡大断面図である。以下、図１７に示す複数の半田ボール１０を形成する工程について、詳細に説明する。
【００７４】
このボールマウント工程では、まず、図１８に示すように、配線基板２５の下面３ｂに形成された複数のランド３ｄの表面（露出面）上に、接合材であるフラックス材３５を配置する（接合材配置工程）。図１８は、図１６に示す配線基板の下面側に接合材を配置する工程を示す拡大断面図である。この時、配線基板２５の下面３ｂを上方に向けた状態でフラックス材３５を配置する。言い換えれば、フラックス材３５は、上方から配線基板２５の複数のランド３ｄ上に配置される。接合材としては、図１８に示すフラックス材３５の他、前記した半導体装置の実装工程で説明したように、クリーム半田を用いることもできる。ただし、接合材として、半田成分を含むクリーム半田を用いた場合、クリーム半田の塗布量のバラツキにより、図１７に示す半田ボール１０の大きさにバラツキが生じる場合がある。このため、半田ボール１０の大きさを揃える観点からは、フラックス材３５を用いることが好ましい。また、接合材を配置する方式は、前記した半導体装置の実装工程で説明したように、印刷方式や転写方式を用いることができるが、図１８では、スクリーン印刷方式で塗布（配置）する例を示している。すなわち、配線基板２５の下面３ｂ上に、スクリーンマスク３６を配置する。スクリーンマスク３６には、配線基板２５の複数のランド３ｄと対向する位置にそれぞれ貫通孔３６ａが形成されている。そして、スクリーンマスク３６の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）側から、スキージ３７を用いて、ペースト状の接合材であるフラックス材３５を複数の貫通孔３６ａ内に埋め込んで配置する。続いて、スクリーンマスク３６を取り除けば、配線基板２５の下面３ｂに形成された複数のランド３ｄの表面（露出面）上に、接合材であるフラックス材３５をそれぞれ配置することができる。
【００７５】
次に、図１９および図２０に示すように、複数のランド３ｄ上に、それぞれフラックス材３５を介して、複数の半田ボール１５を配置する（半田ボール配置工程）。図１９は、図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図、図２０は、図１９のＥ部の拡大断面図である。本実施の形態では、図１９に示すように各ランド３ｄ上に、それぞれ二つの半田ボール１５を配置する。この複数の半田ボール１５のそれぞれは、一つのコアボール１１、およびコアボール１１を覆う半田材１６を有している。そして、この複数の半田ボール１５が後述するリフロー工程で溶融し、半田材１６が一体化することで、図４に示す半田ボール１０が形成される。
【００７６】
ここで、半田ボール１５を配置する方法は、例えば以下のように行う。まず、図１９および図２０に示すマスク（半田ボール配置用マスク）４０を準備して、配線基板２５の下面３ｂ上に配置する。マスク４０には、配線基板２５の下面３ｂに形成された複数のランド３ｄ上に、それぞれ複数の貫通孔４０ａが形成されている。貫通孔４０ａの開口径は、半田ボール１５の直径よりもわずかに大きく、例えば、本実施の形態では、半田ボール１５の直径が１５０μｍであるに対し、貫通孔４０ａの開口径は、１５１μｍ〜１６０μｍ程度である。そして、このマスク４０の複数の貫通孔４０ａ内に、半田ボール１５を一つずつ投入することで、配置することができる。この時、配線基板２５の下面３ｂを上方に向けた状態で半田ボール１５を配置する。言い換えれば、複数の半田ボール１５は、上方から配線基板２５の複数のランド３ｄ上（フラックス材３５上）に配置される。このため、貫通孔４０ａ内に配置された半田ボール１５は、それぞれペースト状のフラックス材３５と密着して固定される。詳しくは、半田ボール１５とフラックス材３５が密着することで、フラックス材３５に含まれる粘着成分により各フラックス材３５のそれぞれに、複数の半田ボール１５が固定される。また、図２０に示すように、各半田ボール１５の一部が、フラックス材３５に食い込むように密着させることで、しっかりと固定することができる。このため、押し付け治具（図示は省略）などで、貫通孔４０ａ内に配置された複数の半田ボール１５を、フラックス材３５に向かって押し付けることが好ましい。
【００７７】
また、前記したように、図４に示す複数の半田ボール１０内のコアボール１１の数を同数とする観点からは、この半田ボール配置工程において、マスク４０の貫通孔４０ａ内に確実に一つずつ半田ボール１５を配置することが好ましい。そこで、図２０に示すように半田ボール１５の直径が、貫通孔４０ａの開口径の半径よりも大きく、かつ、貫通孔４０ａの開口径の直径よりも小さい範囲で揃えると、一つの貫通孔４０ａ内に複数の半田ボール１５が配置されることを抑制することができる点で好ましい。また、図２０に示すように、貫通孔４０ａの深さを、半田ボール１５が貫通孔４０ａ内に位置する、言い換えると、半田ボール１５の一部がマスク４０の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）から突出しないようにすると、一つの貫通孔４０ａ内に複数の半田ボール１５が配置されることを抑制することができる点で好ましい。例えば、一つの貫通孔４０ａ内に複数の半田ボール１５が配置された場合、余分な半田ボール１５は、少なくとも一部がマスク４０の裏面から突出することとなる。この時、半田ボール１５を配置した後、ブラシ（図示は省略）などの擦り付け治具をマスク４０の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）側に擦り付けることで、不要な半田ボール１５（マスク４０の裏面から突出した半田ボール１５）を取り除くことができる点で好ましい。また、半田ボール１５を配置した後、ブラシ（図示は省略）などの擦り付け治具をマスク４０の裏面側に擦り付けることは、図２０に示すように、各半田ボール１５の一部が、フラックス材３５に食い込むように密着させる観点からも好ましい。
【００７８】
また、次に説明するリフロー工程において、図２０に示す半田ボール１５の半田材１６とランド３ｄを確実に接合する観点から、複数の半田ボール１５それぞれの中心が、平面視において、ランド３ｄが露出する開口部３ｋ内に位置するように配置することが好ましい。本実施の形態では、例えば、開口部３ｋの開口径は、例えば、２２０μｍとなっており、各開口部３ｋ内に二つの半田ボール１５の中心を収めるためには、半田ボール１５の直径は、２２０μｍ未満とすることが好ましい。ただし、本実施の形態では、前記したように、マスク４０に半田ボール１５をそれぞれ一つ配置する貫通孔４０ａを形成しているため、隣り合う半田ボール１５の間にスペースが必要である。このため、本実施の形態では、隣り合う半田ボール１５の間のスペース、および半田ボール１５の加工精度上の誤差を考慮しても、確実に開口部３ｋ内に収める観点から半田ボール１５の直径を１５０μｍ程度としている。
【００７９】
なお、本実施の形態のように、接合材としてフラックス材３５を用いた場合は、上記のように複数の半田ボール１５それぞれの中心が、ランド３ｄが露出する開口部３ｋ内に位置するように配置することが好ましい。しかし、前記した半導体装置の実装工程で説明したように、接合材として半田成分とフラックス成分を含むクリーム半田を用いた場合には、複数の半田ボール１５それぞれの中心が、ランド３ｄが露出する開口部３ｋの外側に位置するように配置することもできる。クリーム半田に含まれる半田成分と、半田ボール１５に含まれる半田材１６の表面張力により、コアボール１１が開口部３ｋの中心に向かって強く引き寄せられるからである。したがって、この場合には、半田ボール１５の直径をさらに大きくすることもできる。
【００８０】
次に、図１９および図２０に示すマスクを取り除いた後、図２１に示すように配線基板２５の上下を反転させて、複数の半田ボール１５に熱を加える（リフロー工程）。図２１は、図１９に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。また、図２２は、図１７のＦ部の拡大断面図である。本工程では、例えば、複数の半田ボール１５がフラックス材３５に固定された配線基板２５をリフロー炉（図示は省略）内に配置して、リフロー炉内を例えば、２６０℃程度まで加熱する。フラックス材３５に含まれるフラックス成分により、図２０に示す半田ボール１５の半田材１６の表面、およびランド３ｄの表面が十分に活性化されると、複数の半田ボール１５がそれぞれ有する半田材１６が一体化して、ランド３ｄに接合される。つまり、図１７および図２２に示す半田ボール１０が形成される。半田ボール１５（図２０参照）がそれぞれ有していたコアボール１１は、図２２に示すように半田材１２に被覆され、半田ボール１０内に内包される。
【００８１】
ここで、本実施の形態では、図２１に示すように、複数のランド３ｄが形成された配線基板２５の下面３ｂを下方に向けて半田ボール１５を加熱し、一体化させる。言い換えれば、複数の半田ボール１５が、複数のランド３ｄよりも下方に配置された状態で複数の半田ボール１５を一体化させる。このように配線基板２５の下面３ｂを下方に向けてリフロー処理を行うことで、図２２に示すように、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。つまり、複数のコアボール１１のそれぞれの中心は、半田ボール１０の中心よりもランド３ｄ側に配置することができる。
【００８２】
この理由について以下に詳しく説明する。リフロー工程において図２１に示す半田ボール１５を加熱すると、半田ボール１５に含まれる半田材１６（図２０参照）が軟化、あるいは溶融する。この時、フラックス材３５に含まれるフラックス成分は溶融し、半田材１６の表面およびランド３ｄの表面を活性化させるが、フラックス材３５に含まれる粘着成分により、半田ボール１５は保持され、下方に落下することを防止できる。そして、半田材１６の表面およびランド３ｄの表面が十分に活性化され、半田材１６の流動性が増加すると、半田材１６が一体化して図２２に示すようにランド３ｄに接合された半田材１２となる。本実施の形態では、図２０に示すように、複数の半田ボール１５それぞれの中心が、ランド３ｄが露出する開口部３ｋ内に位置するように配置しているので、半田材１６とランド３ｄの距離を近づけることができる。このため、半田ボール１５の半田材１６とランド３ｄを確実に接合することができる。
【００８３】
また、加熱された半田材１２は、加熱前の半田材１６よりも高い流動性を有しており、半田材１２の表面張力により、図２２に示すように略球形に変形する。そして、半田材１２内部の複数のコアボール１１は、半田材１２内で移動する。ここで、コアボール１１に含まれるコア材１１ａは、樹脂からなり、半田材１２よりも比重が小さいだけでなく、溶融した半田の対流の影響を受けるため、複数のコアボール１１は、それぞれ半田材１２内において、上方に向かって移動する。この結果、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。また、半田材１２の表面張力により、複数のコアボール１１は、ランド３ｄの中心に向かって押し込まれる。この結果、コアボール１１の表面は半田材１２から露出せず、半田材１２で覆われることとなる。なお、図２０に示す接合材として、半田成分とフラックス成分を含む、クリーム半田を用いた場合にも、同様に、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。
【００８４】
このように、本実施の形態によれば、図２０に示すように、複数のランド３ｄ上に、それぞれ複数の貫通孔４０ａが形成されたマスク４０を配置して、複数の貫通孔４０ａのそれぞれに、半田ボール１５を一つずつ配置することで、図２２に示す各半田ボール１０に含まれるコアボール１１の数を同数とすることができる。
【００８５】
また、本実施の形態によれば、配線基板２５の下面３ｂを下方に向けてリフロー処理を行うことで、図２２に示すように、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。
【００８６】
次に、図２２に示すように複数のランド３ｄに半田ボール１０がそれぞれ形成された配線基板２５を洗浄する（洗浄工程）。本工程では、配線基板２５に付着したフラックス材３５（図２０参照）の残渣（フラックス残渣）などを取り除く。洗浄方法としては、例えば、加圧したフラックス洗浄液（液体）を配線基板２５に向かって吹きつける高圧洗浄方式を採用することができる。
【００８７】
７．個片化工程
次に、図８に示す個片化工程（Ｓ７）について説明する。図２３は、図１７に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。
【００８８】
本工程では、図２３に示すように、ダイシングブレード（回転刃）４１をダイシング領域（ダイシングライン）２５ｃに沿って走らせて、配線基板２５、および一括封止体６ｂを切断（分割）し、デバイス領域２５ａ毎に個片化する。これにより、複数のデバイス領域２５ａは、それぞれ隣のデバイス領域２５ａ、および枠部２５ｂから切り離されて、複数のＢＧＡ１を取得する。
【００８９】
８．検査工程
次に、図８に示す検査工程（Ｓ８）について説明する。図２４は、図８に示す検査工程に含まれる、電気的試験を模式的に示す説明図である。
【００９０】
本工程には、ＢＧＡ１の外観検査や電気的試験などが含まれる。ここで、電気的試験では、例えば、図２４に示すように、検査装置４２の電気的試験用回路４２ａと電気的に接続されるプローブピン（接触端子）４３をＢＧＡ１の外部端子である半田ボール１０に当接させて、導通試験や、電気的特性の確認試験などを行う。ここで、本実施の形態のように、半田ボール１０にコアボール１１が含まれている場合、一部のプローブピン４３がコアボール１１と接触すると、コアボール１１と接触しないプローブピン４３との間で、電気抵抗の差が大きくなるため、正しい試験結果が得られない、コンタクト不良の原因となる。
【００９１】
しかし、本実施の形態によれば、図２２に示すように、複数のコアボール１１はランド３ｄ側に寄せて配置されているので、各プローブピン４３を確実に半田材１２と接触させることができる。つまり、コンタクト不良を防止することができる。
【００９２】
以上の各工程により、図１に示すＢＧＡ１が完成する。その後、出荷、あるいは、図６に示す実装基板２０に実装する。
【００９３】
（実施の形態２）
次に、前記実施の形態１で説明したＢＧＡ１を製造する、別の実施態様について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。本実施の形態２の半導体装置の製造方法は、ボールマウント工程において、予め複数のコアボールが内包された半田ボールを搭載する点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。
【００９４】
図２５は、図１９の変形例である本実施の形態のボールマウント工程（半田ボール配置工程）を示し、図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図である。また、図２６は、図２５のＧ部の拡大断面図である。
【００９５】
本実施の形態では、前記実施の形態１で説明した半田ボール配置工程の前に、複数のコアボール１１と、複数のコアボール１１の周囲を被覆する半田材１２から成る半田ボール１０を予め準備する（半田ボール準備工程）。そして、図２５および図２６に示すように、ランド３ｄの上方から、ランド３ｄ上にフラックス材３５を介して半田ボール１０を配置する（半田ボール配置工程）。
【００９６】
複数のコアボール１１が内包された半田ボール１０は、例えば、前記実施の形態１で説明した技術を応用して適用することにより、形成することができる。すなわち、複数のコアボール１１を、例えば半田で接合し、その後、この接合した部材をベースに、この部材の表面（外周）に半田めっき法で膜厚成長させることで、図２５および図２６に示す複数のコアボール１１と、複数のコアボール１１の周囲を被覆する半田材１２から成る半田ボール１０が得られる。
【００９７】
また、本実施の形態では、半田ボール配置工程において、複数のランド３ｄ上に、それぞれ一つの半田ボール１０を配置するので、図２５および図２６に示すマスク（半田ボール配置用マスク）４５は、前記実施の形態１で説明したマスク４０とは、貫通孔の数および配置が異なる。すなわち、マスク４５には、配線基板２５の下面３ｂに形成された複数のランド３ｄ上に、それぞれ一つの貫通孔４５ａが形成されている。貫通孔４５ａの開口径は、半田ボール１０の直径よりもわずかに大きく、例えば、本実施の形態では、半田ボール１０の直径が約２５０μｍであるに対し、貫通孔４５ａの開口径は、２６５μｍ〜２８０μｍ程度である。これは、前記実施の形態１で説明した二つの貫通孔４０ａの開口径の合計よりも小さい。言い換えれば、本実施の形態によれば、複数のランド３ｄ上に、それぞれ一つの半田ボール１０を配置するので、前記実施の形態１で説明した半田ボール配置工程と比較して、隣り合うランド３ｄ上に配置される半田ボール１０の距離を離すことができる。このため、隣り合うランド３ｄの配置ピッチが狭い場合であっても、半田ボール１０同士のブリッジを抑制することができる。ただし、本実施の形態では、前記実施の形態１と比較して前記半田ボール形成工程が追加されるため、製造効率を向上させる観点からは、前記実施の形態１で説明した半導体装置の製造方法が好ましい。
【００９８】
また、本実施の形態２の半田ボール配置工程においても、前記実施の形態１と同様に、貫通孔４５ａ内に配置された半田ボール１０とフラックス材３５が密着することで、フラックス材３５に含まれる粘着成分により各フラックス材３５のそれぞれに、複数の半田ボール１０が固定される。また、半田ボール１０の一部が、フラックス材３５に食い込むように密着させることで、しっかりと固定することができる。このため、押し付け治具（図示は省略）などで、貫通孔４５ａ内に配置された複数の半田ボール１０を、フラックス材３５に向かって押し付けることが好ましい。
【００９９】
また、図４に示す複数の半田ボール１０内のコアボール１１の数を同数とする観点からは、この半田ボール配置工程において、マスク４５の貫通孔４５ａ内に確実に一つずつ半田ボール１０を配置することが好ましい。そこで、半田ボール１０の直径が、貫通孔４５ａの開口径の半径よりも大きく、かつ、貫通孔４５ａの開口径の直径よりも小さい範囲で揃えると、一つの貫通孔４５ａ内に複数の半田ボール１０が配置されることを抑制することができる点で好ましい。また、貫通孔４５ａの深さを、半田ボール１０が貫通孔４５ａ内に位置する、言い換えると、半田ボール１０の一部がマスク４５の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）から突出しないようにすると、一つの貫通孔４５ａ内に複数の半田ボール１０が配置されることを抑制することができる点で好ましい。また、半田ボール１０を配置した後、ブラシ（図示は省略）などの擦り付け治具をマスク４５の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）側に擦り付けると、不要な半田ボール１０を取り除くことができる点で好ましい。つまり、各半田ボール１０の一部が、フラックス材３５に食い込むように密着させる観点からも好ましい。
【０１００】
次に、図２５および図２６に示すマスクを取り除いた後、図２７に示すように配線基板２５の上下を反転させて、複数の半田ボール１０に熱を加える（リフロー工程）。図２７は、図２５に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。
【０１０１】
本工程では、例えば、半田ボール１０がフラックス材３５に固定された配線基板２５をリフロー炉（図示は省略）内に配置して、リフロー炉内を、例えば、２６０℃程度まで加熱する。フラックス材３５に含まれるフラックス成分により、半田ボール１０の半田材１２の表面、およびランド３ｄの表面が十分に活性化されると、図１７および図２２に示すように、半田ボール１０は、ランド３ｄに接合される。
【０１０２】
ところで、本実施の形態では、複数のコアボール１１が内包された半田ボール１０を予め形成し、これをフラックス材３５上に配置するので、図２５や図２６に示すように、半田ボール１０内における各コアボール１１の位置はランダムになる。つまり、ランド３ｄ側に寄っているコアボール１１と、ランド３ｄから遠い側に寄っているコアボール１１が混在している。
【０１０３】
このため、本実施の形態２においても、前記実施の形態１と同様に、リフロー工程において、図２７に示すように、複数のランド３ｄが形成された配線基板２５の下面３ｂを下方に向けて半田ボール１０を加熱する。言い換えれば、複数の半田ボール１０が、複数のランド３ｄよりも下方に配置された状態で半田ボール１０をランド３ｄに接合する。このように配線基板２５の下面３ｂを下方に向けてリフロー処理を行うことで、加熱された半田材１２内部の複数のコアボール１１は、半田材１２内で移動する。ここで、コアボール１１に含まれるコア材１１ａは、樹脂からなり、半田材１２よりも比重が小さいだけでなく、溶融した半田の対流の影響を受けるため、複数のコアボール１１は、それぞれ半田材１２内において、上方に向かって移動する。この結果、図２２に示すように、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。つまり、複数のコアボール１１のそれぞれの中心は、半田ボール１０の中心よりもランド３ｄ側に配置することができる。
【０１０４】
なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置およびその製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
【０１０５】
（実施の形態３）
次に、前記実施の形態１で説明したコアボール１１の変形例について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図２８は、図４に示すコアボールの変形例を示す拡大断面図である。
【０１０６】
図２８に示すコアボール４６と図４に示すコアボール１１との相違点は、コア材４６ａが、金属からなる点である。詳しくは、本実施の形態のコア材４６ａは、例えば銅（Ｃｕ）からなる。また、コア材４６ａの周囲には、前記実施の形態１と同様に、コア材４６ａの表面を覆う金属膜４６ｂが形成されている。金属膜４６ｂは、半田材１２との接触界面で銅が溶解することを抑制する観点から、例えば、ニッケル（Ｎｉ）から成る。なお、金属膜４６ｂについては、必ずしもコア材４６ａの表面（周囲）に形成されていなくても良い。
【０１０７】
コア材４６ａを構成する銅は、半田材１２よりも電気伝導率が高い。このため、コア材４６ａを含むコアボール４６が、半田ボール１０内に内包されることにより、半田ボール１０の電気抵抗を低減することができる。つまり、ＢＧＡ１の電気特性を向上させることができる。また、コア材４６ａを構成する銅は、半田材１２よりも熱伝達率が高い。このため、コア材４６ａを含むコアボール４６が、半田ボール１０内に内包されることにより、半田ボール１０の熱伝達率を向上させることができる。つまり、ＢＧＡ１の放熱特性を向上させることができる。また、電流密度の増加に伴うエレクトロマイグレーション対策にも有効である。
【０１０８】
ここで、前記実施の形態１で説明した図５４や図５５に示すコアボール１０２が金属から成るコア材を有している場合であっても、前記実施の形態１の半導体装置の実装工程で説明した課題は、発生する。したがって、前記実施の形態１で説明したコア材１１ａ、金属膜１１ｂ、コアボール１１を、本実施の形態のコア材４６ａ、金属膜４６ｂ、コアボール４６と置き換えて適用することにより、前記実施の形態１で説明した効果が得られる。また、前記実施の形態２で説明したコア材１１ａ、金属膜１１ｂ、コアボール１１を、本実施の形態のコア材４６ａ、金属膜４６ｂ、コアボール４６と置き換えて適用することにより、前記実施の形態２で説明した効果が得られる。
【０１０９】
なお、前記実施の形態１および前記実施の形態２では、ボールマウント工程のリフロー工程において、配線基板２５の下面３ｂを下方に向けた状態で、半田ボール１５、または半田ボール１０を加熱することにより、コアボール１１が半田材１２内で移動して、ランド３ｄ側に寄せることができることを説明した。本実施の形態においても、コア材４６ａの比重が半田材１２よりも小さければ、配線基板２５の下面３ｂを下方に向けた状態で、半田ボール１５、または半田ボール１０を加熱することで、図２８に示すように、複数のコアボール４６の中心が半田ボール１０の中心よりもランド３ｄ側に位置するように配置することができる。例えば、本実施の形態では、銅（Ｃｕ）からなるコア材４６ａは半田材１２よりも比重が小さい。ただし、樹脂からなるコア材１１ａの場合よりも半田材１２との比重差が小さくなるので、コアボール４６が半田材１２内で移動するために要する時間は長くなる。また、コア材４６ａが、半田材１２よりも比重が大きく、溶融した半田の対流の影響を受けない場合には、前記実施の形態１、前記実施の形態２とは反対に、配線基板２５の下面３ｂを上方に向けた状態で、半田ボール１５、または半田ボール１０を加熱する。これにより、複数のコアボール４６の中心が半田ボール１０の中心よりもランド３ｄ側に位置するように配置することができる。
【０１１０】
（実施の形態４）
次に、前記実施の形態１で説明した半田ボール１０の変形例について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図２９は、前記実施の形態１に対する変形例である半田ボールの内部構造を示す拡大断面図である。また、図３０は図２０に示す半田ボール配置工程の変形例を示す拡大断面図である。また、図３１および図３２は、図２０に示す半田ボール配置工程の別の変形例を示す拡大断面図である。なお、図２９は、半田ボールが搭載される配線基板の下面と平行な方向に切断した状態を示す横断面図となっている。
【０１１１】
図２９に示す半田ボール４７と、例えば図４に示す前記実施の形態１の半田ボール１０との相違点は以下である。まず、第１の相違点は、半田ボール４７は、直径の異なる複数のコアボール１１、４６を有している点である。言い換えれば、半田ボール４７は、直径Ｗ２を有するコアボール１１と、直径Ｗ２よりも小さい直径Ｗ３を有するコアボール４６を有している。また、第２の相違点は、半田ボール４７は、異なる材料からなるコアボール１１、４６を有している点である。例えば実施の形態では、半田ボール４７は、樹脂からなるコア材１１ａを有するコアボール１１と、金属（例えば銅）からなるコア材４６ａを有するコアボール４６を有している。また、第３の相違点は、半田ボール４７は、三つのコアボールを有している点である。
【０１１２】
このように、一つの半田ボール４７内に直径の異なる複数のコアボール１１、４６を配置する実施態様は、本実施の形態のように、異なる材料からなるコアボール１１、４６を混在させる構成に適用すると、特に有効である。例えば、本実施の形態では、樹脂からなるコア材１１ａを有するコアボール１１の直径Ｗ２は、金属（例えば銅）からなるコア材４６ａを有するコアボール４６の直径Ｗ３よりも大きくなっている。これにより、直径の大きいコアボール１１により、前記実施の形態１で説明した応力緩和効果が得られる。また、直径の小さいコアボール４６を配置することにより、半田ボール４７の電気抵抗の増加、あるいは、放熱特性の低下を抑制することができる。
【０１１３】
ここで、応力緩和効果を向上させる観点からは、樹脂から成るコア材１１ａの直径を大きくすることが好ましい。一方、電気抵抗の増加、あるいは、放熱特性の低下を抑制する観点からは、電気あるいは熱の伝達経路の断面積を大きくすれば良い。したがって、電気や熱の伝達方向に対して直交方向の断面において、コアボール１１の周囲にコアボール４６が配置されていれば、コアボール４６の直径Ｗ３は小さくても良い。本実施の形態の半田ボール４７は、前記実施の形態１〜前記実施の形態３で説明した製造方法の何れかを用いて製造している。このため、各コアボール１１、４６は、それぞれ、前記実施の形態１〜前記実施の形態３で説明したリフロー工程において、ランド３ｄ側に向かって移動する。この結果、電気や熱の伝達方向、すなわち、ＢＧＡ１の厚さ方向に対して直交方向（例えば図３に示すインタポーザ基板３の下面３ｂに沿った方向）の断面では、図２９に示すようにコアボール１１の周囲にコアボール４６が配置されることとなる。つまり、応力緩和効果を向上させ、かつ、電気抵抗の増加、あるいは、放熱特性の低下を抑制することができる。
【０１１４】
本実施の形態の半田ボール４７を形成する方法として、前記実施の形態１で説明したボールマウント工程を応用して適用する場合には、例えば以下のように行う。すなわち、図３０に示すように、開口径の異なる複数の貫通孔４８ａ、４８ｂが、それぞれランド３ｄ上に形成されたマスク４８を用いて行う。そして、半田ボール４７を形成する半田ボール１５の直径も、内包されるコアボール１１、４６の直径に応じて異なる直径とする。つまり、コアボール１１が内包される半田ボール１５の直径は、コアボール４６が内包される半田ボール１５の直径よりも大きくなっている。そして、半田ボール配置工程では、先に大きい方の半田ボール１５（コアボール１１が内包される半田ボール１５）を開口径の大きな貫通孔４８ａ内に配置する。ここで、貫通孔４８ｂの開口径は、コアボール１１が内包される半田ボール１５の直径よりも小さくなっており、これにより、選択的に貫通孔４８ａ内に配置することができる。続いて、小さい方の半田ボール１５（コアボール４６が内包される半田ボール１５）を貫通孔４８ａよりも開口径が小さい貫通孔４８ｂ内に配置する。この時、貫通孔４８ａ内には既にコアボール１１が内包される半田ボール１５が配置されているので、コアボール４６が内包される半田ボール１５を貫通孔４８ｂ内に配置することができる。つまり、構成材料の異なる半田ボール１５を選択的に混載することができる。なお、図３０は、一断面の部分拡大図なので、一つのランド３ｄに対応して一つの貫通孔４８ａと一つの貫通孔４８ｂを示している。しかし、図示は省略するが、別の断面には、貫通孔４８ｂがさらにもう一つ形成されている。つまり、一つのランド３ｄに対応して一つの貫通孔４８ａと二つの貫通孔４８ｂが形成されている。これにより、図２９に示すように一つの半田ボール４７内に一つのコアボール１１と二つのコアボール４６を内包させることができる。
【０１１５】
また、前記実施の形態１と同様に、コアボール１１が内包される半田ボール１５とコアボール４６が内包される半田ボール１５の直径を揃える場合には、例えば、図３１および図３２に示すように吸着治具４９を用いて構成材料の異なる半田ボール１５を順次吸着搬送して、配置することで、選択的に混載することができる。まず、図３１に示すように、吸着治具４９に形成された複数の吸着口４９ａで、コアボール４６がそれぞれ内包される複数の半田ボール１５を吸着保持する。そして、ランド３ｄ上に形成された複数の貫通孔のうちの貫通孔４０ａ上に搬送した後、吸着力を開放し、貫通孔４０ａ内に配置する。続いて、図３２に示すように吸着治具４９に形成された複数の吸着口４９ａで、コアボール１１がそれぞれ内包される複数の半田ボール１５を吸着保持する。そして、ランド３ｄ上に形成された複数の貫通孔のうちの貫通孔４０ａの隣に配置される貫通孔４０ｂ上に搬送した後、吸着力を開放し、貫通孔４０ｂ内に配置する。これにより、一つのランド３ｄ上に構成材料の異なる複数の半田ボール１５を選択的に混載することができる。なお、図３１および図３２に示す吸着治具４９を用いる方法の場合、吸着治具により、半田ボール１５の配置位置を位置決めすることができるので、マスク４０を用いずに配置することもできる。しかし、吸着開放後に半田ボール１５が転がってしまうことを防止する観点から、図３１および図３２に示すようにマスク４０をガイドとして用いることが好ましい。
【０１１６】
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１〜前記実施の形態３で説明した半導体装置およびその製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１〜前記実施の形態３で説明した発明を適用することができる。
【０１１７】
また、本実施の形態では、半田ボール４７は、直径の異なる複数のコアボール１１、４６を有しているという第１の構成と、半田ボール４７は、異なる材料からなるコアボール１１、４６を有しているという第２の構成を組み合わせた例について説明したが、これらを独立して適用することもできる。例えば、前記実施の形態１において、半田ボール１０が、直径の異なる複数のコアボール１１を有する構成とすることもできる。また例えば、前記実施の形態１において、半田ボール１０が、直径が揃っており、かつ、異なる材料からなるコアボール１１、４６を有している構成とすることもできる。
【０１１８】
（実施の形態５）
次に、前記実施の形態１で説明した半田ボール１０を、ＢＧＡ１とは別タイプのパッケージに適用した実施態様について説明する。詳しくは、本実施の形態では、前記実施の形態１で説明した半田ボール１０の構造および形成方法を、所謂、ＷＰＰ（Wafer Process Package）型の半導体装置に適用した実施態様について説明する。ＷＰＰは、半導体チップ上に再配線層を形成し、平面視において、電極パッドの位置とは異なる位置に、外部端子を形成する再配線技術を適用した半導体パッケージである。また、ＷＰＰでは、再配線層を形成する工程を、半導体ウエハを個片化する前に行うので、半導体素子などを形成する微細加工技術を適用することができる。このため、前記実施の形態１のように、配線基板上に半導体チップを搭載し、これらを電気的に接続する半導体パッケージと比較して、平面積の小型化や薄型化の点で、さらに有利である。このような半導体装置は半導体ウエハを個片化する前に、再配線層を形成することから、ＷＰＰ、あるいは、ＷＬ−ＣＳＰ（Wafer Level Chip Scale Package）と呼称される。なお、本実施の形態では、前記実施の形態１または前記実施の形態２で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１または前記実施の形態２との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１または前記実施の形態２で説明した図面を引用して説明する。
【０１１９】
＜半導体装置の構造＞
図３３は本実施の形態の半導体装置の全体構造を示す平面図、図３４は図３３のＨ−Ｈ線に沿った拡大断面図である。なお、図３３では、見易さのため、半導体チップおよびＷＰＰの端子数を減らして示している。
【０１２０】
本実施の形態の半導体装置であるＷＰＰ５１は、表面２ａ、表面２ａに形成される複数の電極パッド（ボンディングパッド）２ｃ、および表面２ａとは反対側に位置する裏面２ｂを有する半導体チップ２を有している。図３４に示すように、半導体チップ２は、例えばシリコン（Ｓｉ）からなる基材である半導体基板２ｄを有し、半導体基板２ｄの主面２ｄａには、半導体素子形成領域２ｅが配置され、半導体素子形成領域２ｅに、例えばトランジスタやダイオードなど、複数の半導体素子が形成されている。これらの半導体素子は、主面２ｄａ上に形成された配線層（第１配線層、チップ配線層）２ｆを介して複数の電極パッド２ｃにそれぞれ電気的に接続されている。詳しくは、半導体素子は、配線層２ｆ内に形成された複数の内部配線（内部配線）２ｇａおよび配線層の最上層に形成された複数の表面配線（配線、最上層配線）２ｇｂを介して、電極パッド２ｃに電気的に接続されている。なお、電極パッド２ｃは表面配線２ｇｂと一体に形成されている。配線２ｇａは、例えば銅（Ｃｕ）からなる埋め込み配線であり、配線層２ｆに形成される絶縁層２ｈに溝あるいは孔を形成し、この溝あるいは孔に銅などの導電性金属材料を埋め込んだ後、表面を研磨して配線を形成する、所謂、ダマシン技術により形成されている。絶縁層２ｈは、例えば、炭素を含む酸化シリコン（ＳｉＯＣ）や、テトラ・エチル・オルト・シリカート（ＴＥＯＳ）などの半導体化合物からなる無機絶縁層である。また、配線２ｇａは、複数の半導体素子を電気的に接続して集積回路を形成するが、この配線経路の引き回しスペースを確保するため、複数の絶縁層２ｈを介して複数層に積層されている。配線層２ｆの最上層には、電極パッド２ｃ、電極パッド２ｃと一体に形成され、配線２ｇａを介して複数の電極パッド２ｃと半導体素子とをそれぞれ電気的に接続する表面配線２ｇｂが形成されている。電極パッド２ｃおよび表面配線２ｇｂは、例えばアルミニウム（Ａｌ）からなり、表面２ａを保護するパッシベーション膜となる絶縁層２ｋに覆われている。この絶縁層２ｋは、絶縁層２ｈとの密着性を向上させる観点から、絶縁層２ｈと同様に、例えば、酸化シリコン（ＳｉＯ）や、窒化シリコン（ＳｉＮ）などの半導体化合物からなる無機絶縁層である。また、電極パッド２ｃを半導体チップ２の外部端子とするため、電極パッド２ｃの表面２ａにおいて、絶縁層２ｋに開口部が形成され、電極パッド２ｃは、該開口部において、絶縁層２ｋから露出している。
【０１２１】
また、ＷＰＰ５１は、半導体チップ２の表面２ａ上に形成される、再配線層（配線層、第２配線層）５３を有している。再配線層５３は、半導体チップ２の表面２ａと対向する下面（主面、裏面）５３ｂおよび下面５３ｂとは反対側の上面（主面、表面）５３ａを有している。上面５３ａには、複数のランド部（バンプランド）５３ｃが形成され、再配線層５３に形成された複数の配線（再配線）５３ｄを介して、半導体チップ２の複数の電極パッド２ｃと、それぞれ電気的に接続される。そして、各ランド部５３ｃのそれぞれには、前記実施の形態１で説明した半田ボール１０が接合されている。つまり、本実施の形態では、半田ボール１０がＷＰＰ５１の外部端子となっている。ＷＰＰ５１は、電極パッド２ｃ上に再配線層５３を形成することにより、外部端子となる半田ボール１０の平面位置を電極パッド２ｃと異なる位置に変更している。そして半田ボール１０の位置をＷＰＰ５１を実装する実装基板の端子（例えば、図５に示す実装基板２０の端子２１参照）の配置に対応させることができるので、半田ボール１０を介して実装基板の端子と接続することができる。つまり、前記実施の形態１で説明したインタポーザ基板３を介さずに、実装基板に搭載できるので、実装高さを低減することができる。ＷＰＰ５１は、半導体チップ２上に再配線層５３を形成するので、その平面寸法は、半導体チップ２の表面２ａの平面寸法と同じにすることができる。このため、前記実施の形態１で説明したＢＧＡ１と比較して、実装面積を低減することができる。
【０１２２】
本実施の形態の再配線層５３は、例えば以下のように構成されている。すなわち、絶縁層２ｋ上には、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｅが形成されている。絶縁膜５３ｅ上には、例えば、銅にニッケル膜が積層された導電性金属材料からなる配線５３ｄが所定のパターンで形成されている。ここで、配線５３ｄと絶縁層２ｋとの間に絶縁膜５３ｅを形成するのは、例えば、配線５３ｄと半導体チップ２の表面２ａに形成される半導体素子や配線２ｇａとの間に寄生容量が形成され、ノイズなど、特性低下の原因となることを防止ないしは抑制するためである。したがって、絶縁膜５３ｅは、誘電率の低い材料で構成することが好ましい。そこで、本実施の形態では、絶縁膜５３ｅとして無機絶縁層である絶縁層２ｈ、２ｋよりも誘電率の低い有機絶縁膜であるポリイミド樹脂、ベンゾ・シクロ・ブテン（ＢＣＢ）膜、またはポリ・ベンゾ・オキサゾール（ＰＢＯ）等を用いている。また、寄生容量の形成を防止ないしは抑制する観点からは、絶縁膜５３ｅの厚さは厚い程良い。例えば、本実施の形態では、絶縁膜５３ｅの厚さは、下層に配置される絶縁層２ｋの厚さよりも厚い。また、配線５３ｄと電極パッド２ｃを電気的に接続するため、電極パッド２ｃの少なくとも一部は、絶縁膜５３ｅから露出している。また、配線５３ｄ上には、例えばポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｆが形成されている。絶縁膜５３ｆは配線５３ｄを酸化、腐食、マイグレーション、短絡、または破損から保護する保護膜として形成されている。また、ＷＰＰ５１を実装基板に実装した後で、外部端子である半田ボール１０に加わる応力を吸収して緩和する観点から弾性の低い材料で構成することが好ましい。そこで、本実施の形態では、絶縁膜５３ｆとして無機絶縁層である絶縁層２ｈ、２ｋよりも弾性が低い有機絶縁膜であるポリイミド樹脂を用いている。絶縁膜５３ｆの配線５３ｄと重なる領域の一部には、開口部が形成され、ランド部５３ｃは、開口部において、絶縁膜５３ｆから露出している。このランド部５３ｃには、ＷＰＰ５１の外部端子となる半田ボール１０が接合されている。つまり、配線５３ｄは、ＷＰＰ５１の外部端子の平面位置を電極パッド２ｃと異なる位置に変更する引き出し配線として機能している。なお、配線５３ｄは、電極パッド２ｃと接合されるボンディング部、半田ボール１０と接合されるランド部５３ｃ、およびボンディング部からランド部５３ｃまで延在する延在部からなるが、ボンディング部およびランド部５３ｃは、それぞれ接合される電極パッド２ｃ、半田ボール１０との接合面積を広く確保し、接合信頼性を向上させる観点から、延在部よりも広い幅で形成されている。
【０１２３】
ここで、ＷＰＰ型の半導体装置の場合、主として、シリコンなどの半導体材料で構成されるため、半導体基板の厚さが十分に厚ければ、前記実施の形態１で説明したインタポーザ基板３と比較すると、反りは発生し難い。しかし、本実施の形態のＷＰＰ５１のように、半導体チップ２の片面側（表面２ａ側）をポリイミド樹脂などの絶縁膜５３ｆで覆った構造では、絶縁膜５３ｆと、半導体チップ２との線膨張係数の違いに起因して、反りが発生する。特に、半導体チップ２の裏面２ｂ側を研削し、薄型化を図った場合、半導体チップ２の剛性が低下するため、反りが発生し易い。このため、前記実施の形態１で説明したＢＧＡ１と同様に、ＷＰＰ５１においても、反りに起因した実装不良を抑制する必要がある。
【０１２４】
そこで、本実施の形態では、前記実施の形態１で説明した実装不良を抑制する観点から、複数のコアボール１１を有する半田ボール１０をランド部５３ｃに接合している。これにより、本実施の形態のＷＰＰ５１は、前記実施の形態１で説明した効果が得られる。なお、半田ボール１０およびその周辺の構造については、前記実施の形態１で説明した、インタポーザ基板３を再配線層５３、下面３ｂを上面５３ａ、ランド３ｄをランド部５３ｃ、ソルダレジスト膜３ｇを絶縁膜５３ｆ、とそれぞれ置き換えて適用することができるので、重複する説明は省略する。
【０１２５】
＜半導体装置の製造工程＞
次に、ＷＰＰ５１の製造方法について、前記実施の形態１で説明したＢＧＡ１の製造方法との相違点を中心に、簡単に説明する。図３５は、本実施の形態の半導体装置の製造方法の組み立てフローを示す説明図である。図３５に示すように、本実施の形態の半導体装置は、半導体ウエハ準備工程、再配線層形成工程、裏面研削工程、ボールマウント工程、個片化工程、および検査工程を有している。
【０１２６】
１．半導体ウエハ準備工程
まず、半導体ウエハ準備工程では、図３６および図３７に示すウエハ（半導体ウエハ）５５を準備する。図３６は、本実施の形態の半導体ウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。また図３７は図３６に示す半導体ウエハの一部の断面構造を示す拡大断面図である。ウエハ５５は、略円形の平面形状を成し、有する表面２ａおよび表面２ａの反対側に位置する裏面５５ｂ（図３７参照）を有している。なお、ウエハ５５の表面２ａは図３４に示す半導体チップ２の表面２ａに対応している。また、ウエハ５５は、複数のデバイス領域５５ａを有し、各デバイス領域５５ａが、それぞれ図３３に示すＷＰＰ５１に相当する。したがって、図３６に示す複数のデバイス領域５５ａには、それぞれ図３３、図３４を用いて説明した、半導体チップ２が有する半導体素子、配線層２ｆ、表面配線２ｇｂ、および電極パッド（ボンディングパッド）２ｃが形成されている。また、図３６に示すように複数のデバイス領域５５ａのうちの隣り合うデバイス領域５５ａの間には、ダイシング領域５５ｃが形成されている。ダイシング領域５５ｃは格子状に形成され、ウエハ５５の表面２ａ上を複数のデバイス領域５５ａに区画している。
【０１２７】
図３７に示すウエハ５５は、例えば、以下のように形成する。まず、基材となる略円形のウエハ（例えば、シリコンウエハ）である半導体基板２ｄを準備して、その主面２ｄａの半導体素子形成領域２ｅに、複数の半導体素子を形成する。次に、主面２ｄａ上に配線層２ｆを形成し、複数の配線２ｇａと複数の半導体素子を電気的に接続する。次に配線層２ｆの上面に表面配線２ｇｂおよび電極パッド２ｃを形成する。表面配線２ｇｂは、電極パッド２ｃと一体に形成され、かつ、配線層２ｆの上面まで引き出された複数の配線２ｇａと電気的に接続されるので、複数の電極パッド２ｃと複数の半導体素子は本工程で電気的に接続される。次に、配線層２ｆ上に絶縁層２ｋを形成し、配線層２ｆを覆った後、エッチング法により、開口部を形成し、電極パッド２ｃの一部を絶縁層２ｋから露出させる。
【０１２８】
２．再配線層形成工程
次に、図３８に示すように、ウエハ５５上に再配線層５３を形成する。図３８は、図３７に示す半導体ウエハ上に再配線層を形成した状態を示す拡大断面図である。また、図３９〜図４４は、図３８に示す再配線層を形成する工程の詳細を示す説明図である。
【０１２９】
まず、図３９に示すように、ウエハ５５の表面２ａ上に、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｅを形成する（第１絶縁膜形成工程）。その後、電極パッド２ｃ上において、絶縁膜５３ｅに開口部を形成し、電極パッド２ｃを露出させる（電極パッド露出工程）。次に、図４０に示すように、絶縁膜５３ｅ上および電極パッド２ｃの露出面上に、シード層となる導体膜５３ｓを、例えば、スパッタ法により形成する（シード層形成工程）。この導体膜５３ｓは、例えばクロム（Ｃｒ）から成り、図３４に示す配線５３ｄの一部を構成する。次に、図４１に示すように、導体膜５３ｓ上にレジスト膜（めっきレジスト膜）５４を配置した後、パターニングする（第１レジスト膜形成工程）。レジスト膜５４のパターニングでは、図３４に示す配線５３ｄを形成する領域を取り除くようにパターニングする。次に、図４２に示すように、レジスト膜５４の存在下で、電解めっき法により、配線５３ｄを形成する。本実施の形態では、例えば、銅（Ｃｕ）膜、ニッケル（Ｎｉ）膜の電解めっき膜を順次形成する（再配線形成工程）。本工程により、配線５３ｄ（ランド部５３ｃを含む）が形成される。次に、図４３に示すように、レジスト膜５４（図４２参照）および配線５３ｄが形成された領域以外の不要な導体膜５３ｓを取り除く（シード層除去工程）。次に、図４４に示すように、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｆを形成する（第２絶縁膜形成工程）。その後、図３８に示すようにランド部５３ｃ上において、絶縁膜５３ｆに開口部を形成し、ランド部５３ｃを絶縁膜５３ｆから露出させる（ランド部露出工程）。以上の工程により、図３８に示す再配線層５３が形成される。
【０１３０】
３．裏面研削工程
次に、裏面研削工程では、ウエハ５５の裏面５５ｂ（図３８参照）を研削する。図４５は、図３８に示す半導体ウエハを研削する工程を示す拡大断面図である。本工程では、ウエハ５５の厚さが、図３４に示すＷＰＰ５１の厚さとなるまで（図４５に示す裏面２ｂの位置まで）、裏面側を研削する。
【０１３１】
ＷＰＰ５１の厚さを薄くする方法として、基材となるウエハ（本実施の形態ではシリコンウエハ）の厚さを予め薄くしておく方法も考えられる。しかしこの場合、極端に薄くすると基材となるウエハに半導体素子などを形成する各工程において、ハンドリング性が低下し、ウエハが破損する原因となる。そこで、本実施の形態では、ウエハ５５の表面２ａ側に、再配線層５３を形成するまでの各工程では、ハンドリング性の低下を防止できる程度の第１の厚さを有するウエハに対して加工を施し、その後、裏面５５ｂ側を研削して第１の厚さよりも薄い第２の厚さとする。これにより、製造工程中のウエハの破損を防止しつつ、得られるＷＰＰ５１の厚さを薄くすることができる。
【０１３２】
本工程における研削方法は、特に限定されるものではないが、例えば砥石などの研削部材（図示は省略）を用いてウエハ５５の裏面５５ｂ（図３８参照）を研削することができる。また、研削後のウエハ５５の裏面２ｂ（図４５参照）に研削時の残渣等が残留することを防止するため、例えば研磨粒子（図示は省略）などを用いて、裏面２ｂにポリシング（研磨）加工を行うことが好ましい。本工程においては、ウエハ５５の表面２ａ側、すなわち、再配線層５３が形成された面を覆う保護テープ（保護シート；図示は省略）を張り付けた状態で研削することが好ましい。研削工程中に表面２ａ側を外力の印加等による破損から保護するためである。
【０１３３】
４．ボールマウント工程
次に、ボールマウント工程では、図４６に示すように、ランド部５３ｃに接合される半田ボール１０を形成する。図４６は、図４５に示すランド部に半田ボールを接合した状態を示す拡大断面図である。
【０１３４】
本工程では、前記実施の形態１、または、前記実施の形態２で説明したボールマウント工程を適用して半田ボール１０を形成することができる。前記実施の形態１で説明したボールマウント工程を適用する場合には、まず、ランド部５３ｃの上方から、ランド部５３ｃ上に、接合材（フラックス材やクリーム半田）を介して、複数の半田ボール１５（図２０参照）を配置する。次に、リフロー工程として、複数の半田ボール１５に熱を加え、複数の半田ボール１５を一体化させて、ランド部５３ｃに接合し、半田ボール１０を形成する。また、前記実施の形態２で説明したボールマウント工程を適用する場合には、まず、複数のコアボール１１（図２６参照）を有する半田ボール１０（図２６参照）を予め形成する。次に、ランド部５３ｃの上方から、ランド部５３ｃ上に、接合材（フラックス材やクリーム半田）を介して、半田ボール１０を配置する。次に、リフロー工程として、半田ボール１０に熱を加え、ランド部５３ｃに接合する。図４６に示すように、リフロー工程では、半導体ウエハの表面２ａ（言い換えれば、再配線層５３の上面５３ａ）が下方に向いた状態で半田ボール１５または半田ボール１０を加熱する。言い換えれば、半田ボール１５または半田ボール１０が、ランド部５３ｃよりも下方に配置された状態で加熱する。これにより、半田材１２よりも比重の軽いコアボール１１は、半田材１２内で移動するので、半田ボール１０内において、複数のコアボール１１を、ランド部５３ｃ側に寄せて配置することができる。なお、本工程は、前記した裏面研削工程の前に行うこともできるが、裏面研削工程において、半田ボール１０の直径が大きい場合には、高度な技術が必要であることから、裏面研削工程の後で行うことが好ましい。
【０１３５】
５．個片化工程
次に、個片化工程では、図３６に示すダイシング領域５５ｃに沿ってウエハ５５を分割し、デバイス領域５５ａ毎に個片化して、図３３に示すＷＰＰ５１を、複数取得する。本実施の形態では、例えば、本実施の形態では、ダイシングブレードなどの切断治具（回転刃）を用いて、ダイシング領域５５ｃを切削し、複数のＷＰＰ５１に個片化する。
【０１３６】
６．検査工程
次に、検査工程では、ＷＰＰ５１の外観検査や電気的試験などを行う。本工程に含まれる電気的試験の方法は、前記実施の形態１で説明した検査工程と同様なので、重複する説明は省略する。
【０１３７】
以上の各工程により、図３３に示すＷＰＰ５１が完成する。その後、出荷、あるいは、図６に示す実装基板２０に実装する。
【０１３８】
＜変形例＞
ところで、本実施の形態で説明したＷＰＰ５１の変形例として、図４７に示すように、ランド部５７が、絶縁膜５３ｆの上面５３ａから突出したＷＰＰ５６に適用することもできる。図４７は、図３４に示す半導体装置の変形例を示す拡大断面図である。図４７に示すランド部５７は、例えば、銅（Ｃｕ）層、ニッケル（Ｎｉ）層が順次積層された導体であって、柱状（ポスト状）に形成されている。ランド部５７の下面５７ｂ側は、再配線層５３の配線（再配線）５３ｄと電気的に接続され、上面５７ａ側は、絶縁膜５３ｆの上面５３ａ上に突出している。言い換えれば、ランド部５７の側面５７ｃの一部は、絶縁膜５３ｆから露出している。
【０１３９】
このように、ランド部５７の上面５７ａを、絶縁膜５３ｆの上面５３ａ上に突出させることで、ＷＰＰ５６を実装基板に実装する実装工程において、絶縁膜５３ｆの上面５３ａと実装基板の実装面との間にクリアランスを確保することができる。また、ランド部５７の側面５７ｃの一部を、絶縁膜５３ｆから露出させて、側面５７ｃにも半田ボール１０の半田材１２を接合させることで、半田材１２の接合面積が増加する。このため、半田ボール１０とランド部５７の接合強度を向上させることができる。
【０１４０】
ここで、本実施の形態のランド部５７は、図４７に示すように、上面５７ａの中央部５７ｄが、周縁部５７ｅに対して窪んだ形状となっている。言い換えれば、上面５７ａの中央部５７ｄは、周縁部５７ｅよりも低い段差部となっている。上面５７ａの中央部５７ｄと周縁部５７ｅの高低差は、例えば８μｍ程度である。また、周縁部５７ｅの外形寸法は、例えば、直径約２２０μｍの円形であり、中央部５７ｄの外形寸法は、直径約２００μｍの円形となっている。このように、ランド部５７の上面５７ａに段差部を設けることで、前記したボールマウント工程において、半田ボール１５あるいは半田ボール１０を配置する際に、安定的に配置することができる。本実施の形態のように、ランド部５７の上面５７ａに段差部を設けると、ボールマウント工程において、半田ボール１５あるいは半田ボール１０の中心が段差部内に配置されるように配置することで、半田ボール１５あるいは半田ボール１０の位置が安定するからである。特に、半田ボール１０とランド部５７を接合する接合材として、フラックス材を用いる場合、半田ボール配置工程で半田ボールの位置がずれた状態でリフロー工程を行うと、クリーム半田を用いる場合と比較して半田ボールの接合不良が発生し易い。したがって、本変形例は、接合材として半田成分を含まないフラックス材を用いる場合に適用して特に有効である。
【０１４１】
次に、ランド部５７の形成方法について、図３９〜図４４を用いて説明した再配線形成工程との相違点を説明する。図４８〜図５２は、図４７に示す再配線層を形成する工程の詳細を示す説明図である。
【０１４２】
図４７に示すＷＰＰ５６の製造方法では、前記した再配線層形成工程の第１レジスト膜形成工程において、図４８に示すように、配線５３ｄ（図４７参照）を形成する予定領域の一部（図４７に示すランド部５７を形成する予定領域）のレジスト膜５８を残すようにパターニングする（第１レジスト膜形成工程）。次に、図４９に示すように、レジスト膜５４、５８の存在下で、電解めっき法により、配線５３ｄを形成する（再配線形成工程）。この時、レジスト膜５８が配置された領域には、電解めっき膜が形成されないので、レジスト膜５８の直下では、導体膜５３ｓが配線５３ｄから露出した状態となる。次に、図４９に示すレジスト膜５４、５８を取り除く（第１レジスト膜除去工程）。次に、図５０に示すように、配線５３ｄ上にレジスト膜（めっきレジスト膜、第２レジスト膜）５９を配置した後、パターニングする（第２レジスト膜形成工程）。レジスト膜５９のパターニングでは、図４７に示すランド部５７を形成する予定領域を取り除くようにパターニングする。詳しくは、配線５３ｄの内側において、導体膜５３ｓが露出する領域、およびその周囲の配線５３ｄの一部がレジスト膜５９から露出するように開口部５９ａを形成する。次に、図５１に示すように、ランド部５７を形成する（ランド部形成工程）。本実施の形態では、例えば、銅（Ｃｕ）膜、ニッケル（Ｎｉ）膜の電解めっき膜を順次形成する。レジスト膜５９の開口部５９ａに電解めっき法により、金属膜を成膜すると、開口部５９ａの底面の形状に倣ってランド部５７が形成される。本実施の形態では、前記第２レジスト膜形成工程において、配線５３ｄの一部がレジスト膜５９から露出するように開口部５９ａを形成しているため、開口部５９ａの底面には、配線５３ｄと導体膜５３ｓの段差が形成されている。このため、本工程で形成されるランド部５７の上面５７ａは、上面５７ａの中央部５７ｄが、周縁部５７ｅに対して窪んだ形状となる。次に、図５１に示すレジスト膜５９および配線５３ｄ、ランド部５７が形成された領域以外の不要な導体膜５３ｓを取り除く（シード層除去工程）。次に、図５２に示すように、配線５３ｄ上を覆うように、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｆを形成する（第２絶縁膜形成工程）。本工程では、ランド部５７の側面５７ｃの一部が露出するように、ランド部５７よりも薄く絶縁膜５３ｆを形成する。以上の工程により、ランド部５７の側面５７ｃが絶縁膜５３ｆから露出した再配線層５３を形成することができる。
【０１４３】
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１〜前記実施の形態４で説明した半導体装置およびその製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１〜前記実施の形態４で説明した発明を適用することができる。
【０１４４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４５】
例えば、前記実施の形態５で説明した再配線層５３を形成せず、図５３に示すように、半導体チップ２の電極パッド（ボンディングパッド）２ｃに半田ボール１０を接合される半導体装置６０に適用することができる。図５３は、図３４に示す半導体装置の変形例を示す拡大断面図である。半導体装置６０の製造方法では、例えば、前記実施の形態５で説明したＷＰＰ５１の製造方法において、ランド部５３ｃを電極パッド２ｃと、再配線層５３の上面５３ａを半導体ウエハの表面２ａと、それぞれ置き換えて適用することができる。また、例えば、図５３に示す半田ボール１０を、前記実施の形態２〜前記実施の形態３で説明した半田ボール１０あるいは半田ボール４７と置き換えて適用することができる。図５３に示す半導体装置６０は、実装基板上に直接実装する他、例えば、複数の半導体チップを積層し、これら複数の半導体チップ間を、半田ボールを介してそれぞれ電気的に接続する、所謂、チップオンチップ構造の半導体装置に組み込む半導体チップとして用いることができる。
【０１４６】
また、例えば、図５３に示す半導体装置６０の変形例として、半田ボール１０と電極パッド２ｃとの間に、アンダバンプメタル膜（アンダバンプ導体膜）を介在させて、アンダバンプメタル膜上に、前記実施の形態１〜前記実施の形態３で説明した半田ボール１０あるいは半田ボール４７を接合する半導体装置にも適用できる。このように、電極パッド２ｃ上にアンダバンプメタル膜を形成し、アンダバンプメタル膜を形成する構造は、前記実施の形態５で説明したＷＰＰ５１の変形例として考えることもできる。すなわち、前記実施の形態５では、電極パッド２ｃ上に再配線層５３を形成することにより、外部端子となる半田ボール１０の平面位置を電極パッド２ｃと異なる位置に変更した。しかし、この変形例として、電極パッド２ｃの直上にアンダバンプメタル膜を介して半田ボール１０を接続する構造のＷＰＰとすることもできる。
【産業上の利用可能性】
【０１４７】
本発明は、外部端子として、半田ボールを備える半導体装置に利用可能である。
【符号の説明】
【０１４８】
１ ＢＧＡ（半導体装置）
２ 半導体チップ
２ａ 表面
２ｂ 裏面
２ｃ 電極パッド（ボンディングパッド）
２ｄ 半導体基板
２ｄａ 主面
２ｅ 半導体素子形成領域
２ｆ 配線層
２ｇａ 配線（内部配線）
２ｇｂ 表面配線
２ｈ、２ｋ 絶縁層
３ インタポーザ基板（配線基板）
３ａ 上面
３ｂ 下面
３ｃ ボンディングリード
３ｄ ランド（バンプランド）
３ｄ１ 銅膜
３ｄ２ めっき膜
３ｅ 配線
３ｆ、３ｇ ソルダレジスト膜
３ｈ コア層
３ｋ 開口部
４ ワイヤ（導電性部材）
５ 接着材
６ 封止樹脂
６ａ 封止用樹脂
６ｂ 一括封止体
１０ 半田ボール
１１ コアボール
１１ａ コア材
１１ｂ 金属膜
１２ 半田材
１５ 半田ボール
１６ 半田材
２０ 実装基板
２０ａ 実装面
２１ 端子
２２ クリーム半田
２３ 半田材
２５ 配線基板
２５ａ デバイス領域
２５ｂ 枠部
２５ｃ ダイシング領域
３０ 成形金型
３１ 上金型
３１ａ 下面
３１ｂ キャビティ
３２ 下金型
３２ａ 上面
３５ フラックス材
３６ スクリーンマスク
３６ａ 貫通孔
３７ スキージ
４０ マスク
４０ａ、４０ｂ 貫通孔
４１ ダイシングブレード（回転刃）
４２ 検査装置
４２ａ 電気的試験用回路
４３ プローブピン
４５ マスク
４５ａ 貫通孔
４６ コアボール
４６ａ コア材
４６ｂ 金属膜
４７ 半田ボール
４８ マスク
４８ａ、４８ｂ 貫通孔
４９ 吸着治具
４９ａ 吸着口
５１、５６ ＷＰＰ（半導体装置）
５３ 再配線層
５３ａ 上面
５３ｂ 下面
５３ｃ ランド部（バンプランド）
５３ｄ 配線（再配線）
５３ｅ、５３ｆ 絶縁膜（有機絶縁膜）
５３ｓ 導体膜（シード層）
５４ レジスト膜
５５ ウエハ
５５ａ デバイス領域
５５ｂ 裏面
５５ｃ ダイシング領域
５７ ランド部（バンプランド）
５７ａ 上面
５７ｂ 下面
５７ｃ 側面
５７ｄ 中央部
５７ｅ 周縁部
５８、５９ レジスト膜
５９ａ 開口部
６０ 半導体装置
１０１ 半田ボール
１０２ コアボール
Ｗ１、Ｗ２、Ｗ３ 直径
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、外部端子として、半田ボールを備える半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００６−６６８６５号公報（特許文献１）には、電子部品の外部端子である突起電極として、クリームハンダを介して、銅からなるボールをランド上に搭載することが記載されている。
【０００３】
また、特開２００４−３４２９５９号公報（特許文献２）には、半導体パッケージ（半導体装置）および半導体パッケージを実装する基板のそれぞれに、コア部材をはんだ部材で被覆したボール（銅コアボール、樹脂コアボール）を形成し、リフローにより、このボール同士を一体化させることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−６６８６５号公報
【特許文献２】特開２００４−３４２９５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の外部端子として、ボール状に形成された半田材から成る半田ボールを使用する技術がある。また、外部端子である半田ボールとして、コアボールを有する半田ボールを使用する技術がある。コアボールを有する半田ボールは、いくつかの点で、コアボールを有しない半田ボールと比較して有利である。
【０００６】
例えば、主に樹脂から成るコアボールを半田材で覆う半田ボールの場合、コアボールを、応力緩和部材として機能させることで、半田ボールに加わる応力を緩和することができる。これにより、半田ボールの電気的接続信頼性の向上、あるいは、製品寿命を長期化できる点で有利である。
【０００７】
また、例えば、半田材よりも電気伝導率が高い金属材料、あるいは、半田材よりも熱伝達率が高い材料から成るコアボールを半田材で覆う半田ボールの場合、半田ボールの電気抵抗低減、電流密度の増加に伴うエレクトロマイグレーション対策、あるいは放熱性向上の点で有利である。
【０００８】
そこで、本願発明者は、半導体装置の外部端子として、コアボールを半田材で覆う半田ボールを使用する技術について検討を行い、以下の課題を見出した。すなわち、半導体装置の実装不良が発生し易いことが判った。
【０００９】
例えば、配線基板の実装面に複数の半田ボールを配置するＢＧＡ（Ball Grid Allay）型の半導体装置では、配線基板の反りなどに起因して、半田ボールの先端高さに、バラツキが生じる。コアボールを有しない半田ボールであれば、実装基板に形成された端子と半田ボールと、を接合するリフロー工程において、半田ボールが変形し、沈み込むことで、上記バラツキがあっても各半田ボールを接合することができる。
【００１０】
ところが、前記特許文献１や前記特許文献２のように、半田ボールがそれぞれ１個のコアボールを有している場合、半田ボールに含まれるコアボールが、上記した沈み込みを阻害して、一部の半田ボールで接合不良が発生する。
【００１１】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の実装不良を抑制する技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
すなわち、本願発明の一態様である半導体装置は、表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップと、前記半導体チップの前記ボンディングパッドと電気的に接続される半田ボールと、を含んでいる。そして、前記半田ボールは、複数のコアボール、および前記複数のコアボールを覆う半田材を有するものである。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００１６】
すなわち、本願発明の一態様によれば、半導体装置の実装不良を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態である半導体装置の表面側の内部構造を示す平面図である。
【図２】図１に示す半導体装置の裏面側の構造を示す平面図である。
【図３】図１のＡ−Ａ線に沿った断面図である。
【図４】図３のＢ部の拡大断面図である。
【図５】図３に示す半導体装置を搭載する実装基板の複数の端子上にクリーム半田を配置した状態を示す拡大断面図である。
【図６】図５に示す実装基板上に図３に示す半導体装置を配置して、加熱処理を開始した状態を模式的に示す説明である。
【図７】図６に示すクリーム半田と半田ボールが一体化した状態を模式的に示す説明である。
【図８】本発明の一実施の形態である半導体装置の組み立てフローを示す説明図である。
【図９】図８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。
【図１０】図９に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図である。
【図１１】図１０のＣ−Ｃ線に沿った拡大断面図である。
【図１２】図１０に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図である。
【図１３】図１１に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。
【図１４】図１３に示す配線基板を成形金型でクランプし、キャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。
【図１５】図１４に示す成形金型から封止樹脂が形成された配線基板を取り出した状態を示す平面図である。
【図１６】図１５のＤ−Ｄ線に沿った断面図である。
【図１７】図１６に示す配線基板の下面に、半導体装置の外部電極（外部接続端子）となる複数の半田ボールを形成（接合）した状態を示す拡大断面図である。
【図１８】図１６に示す配線基板の下面側に接合材を配置する工程を示す拡大断面図である。
【図１９】図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図である。
【図２０】図１９のＥ部の拡大断面図である。
【図２１】図１９に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。
【図２２】図１７のＦ部の拡大断面図である。
【図２３】図１７に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。
【図２４】図８に示す検査工程に含まれる、電気的試験を模式的に示す説明図である。
【図２５】図１９の変形例である実施の形態のボールマウント工程（半田ボール配置工程）を示し、図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図である。
【図２６】図２５のＧ部の拡大断面図である。
【図２７】図２５に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。
【図２８】図４に示すコアボールの変形例を示す拡大断面図である。
【図２９】本発明の他の実施の形態ある半田ボールの内部構造を示す拡大断面図である。
【図３０】図２０に示す半田ボール配置工程の変形例を示す拡大断面図である。
【図３１】図２０に示す半田ボール配置工程の別の変形例を示す拡大断面図である。
【図３２】図２０に示す半田ボール配置工程の別の変形例を示す拡大断面図である。
【図３３】本発明の他の実施の形態である半導体装置の全体構造を示す平面図である。
【図３４】図３３のＨ−Ｈ線に沿った拡大断面図である。
【図３５】本発明の他の実施の形態である半導体装置の製造方法の組み立てフローを示す説明図である。
【図３６】図３５に示す半導体ウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。
【図３７】図３６に示す半導体ウエハの一部の断面構造を示す拡大断面図である。
【図３８】図３７に示す半導体ウエハ上に再配線層を形成した状態を示す拡大断面図である。
【図３９】図３８に示す再配線層を形成する工程のうち、第１絶縁膜形成工程を示す拡大断面図である。
【図４０】図３８に示す再配線層を形成する工程のうち、シード層形成工程を示す拡大断面図である。
【図４１】図３８に示す再配線層を形成する工程のうち、第１レジスト膜形成工程を示す拡大断面図である。
【図４２】図３８に示す再配線層を形成する工程のうち、再配線形成工程を示す拡大断面図である。
【図４３】図３８に示す再配線層を形成する工程のうち、シード層除去工程を示す拡大断面図である。
【図４４】図３８に示す再配線層を形成する工程のうち、第２絶縁膜形成工程を示す拡大断面図である。
【図４５】図３８に示す半導体ウエハを研削する工程を示す拡大断面図である。
【図４６】図４５に示すランド部に半田ボールを接合した状態を示す拡大断面図である。
【図４７】図３４に示す半導体装置の変形例を示す拡大断面図である。
【図４８】図４７に示す再配線層を形成する工程のうち、第１レジスト膜形成工程を示す拡大断面図である。
【図４９】図４７に示す再配線層を形成する工程のうち、再配線形成工程を示す拡大断面図である。
【図５０】図４７に示す再配線層を形成する工程のうち、第２レジスト膜形成工程を示す拡大断面図である。
【図５１】図４７に示す再配線層を形成する工程のうち、ランド部形成工程を示す拡大断面図である。
【図５２】図４７に示す再配線層を形成する工程のうち、第２絶縁膜形成工程を示す拡大断面図である。
【図５３】図３４に示す半導体装置の変形例を示す拡大断面図である。
【図５４】図６の比較例を示す説明図である。
【図５５】図７の比較例を示す説明図である。
【発明を実施するための形態】
【００１８】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１９】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００２０】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００２１】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００２２】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００２３】
（実施の形態１）
本実施の形態では、半導体装置の一例として、本発明者が具体的に検討した、配線基板の裏面（実装面）側に、複数の半田ボールが配置された、ＢＧＡ型の半導体装置に適用した実施態様について説明する。
【００２４】
＜半導体装置の全体構造＞
図１は本発明の一実施の形態である半導体装置の表面側の内部構造を示す平面図、図２は、図１に示す半導体装置の裏面側の構造を示す平面図、図３は図１のＡ−Ａ線に沿った断面図である。なお、図１では、図３に示す封止樹脂６を取り除いた状態を示している。また、図１および図２では、見易さのため、半導体チップおよびインタポーザ基板の端子数を減らして示している。
【００２５】
図１〜図３において、ＢＧＡ１は、表面（主面、第１主面）２ａ、表面２ａに形成された複数の電極パッド（ボンディングパッド、チップ電極）２ｃ、および表面２ａとは反対側の裏面（主面、第２主面）２ｂを有する半導体チップ２を有している。また、ＢＧＡ１は、半導体チップ２の複数の電極パッド２ｃと電気的に接続される複数の半田ボール１０を有している。
【００２６】
本実施の形態における電極パッド２ｃと半田ボール１０の電気的接続構造は、図３を用いて詳しく説明すると、以下である。ＢＧＡ１は、上面（表面、チップ搭載面）３ａ、上面３ａに形成された複数のボンディングリード３ｃ、上面３ａとは反対側の下面（裏面、実装面）３ｂ、および下面３ｂに形成された複数のランド（バンプランド）３ｄを有するインタポーザ基板（配線基板）３を有している。複数のボンディングリード３ｃと複数のランド３ｄは、インタポーザ基板３が有する複数の配線３ｅを介して、それぞれ電気的に接続されている。各ランド３ｄには、ＢＧＡ１の外部端子である半田ボール１０がそれぞれ接合され、電気的に接続されている。また、ＢＧＡ１は、半導体チップ２の複数の電極パッド２ｃとインタポーザ基板３の複数のボンディングリード３ｃを、それぞれ電気的に接続する複数のワイヤ（導電性部材）４を有している。つまり、複数の電極パッド２ｃと複数の半田ボール１０は、複数のワイヤ４を介して、電気的に接続されている。
【００２７】
次に、半導体チップ２について説明する。半導体チップ２の平面形状は、例えば図１に示すように四角形から成る。半導体チップ２の表面２ａには、複数の電極パッド２ｃが形成されており、本実施の形態では、複数の電極パッド２ｃが表面２ａの各辺に沿って形成されている。また、図示は省略するが、半導体チップ２の表面（詳しくは、半導体チップ２の基材（半導体基板）の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されており、複数の電極パッド２ｃは、半導体チップ２の内部（詳しくは、表面２ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。半導体チップ２（詳しくは、半導体チップ２の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面２ａには、半導体チップ２の基材および配線を覆う絶縁膜が形成されており、複数の電極パッド２ｃのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、この電極パッド２ｃは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、この電極パッド２ｃの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜が形成された多層構造である。電極パッド２ｃの表面をニッケル膜で覆うことにより、電極パッド２ｃの腐食（汚染）を抑制することができる。
【００２８】
次に、半導体チップ２が搭載されるインタポーザ基板３について説明する。図３に示すように、インタポーザ基板３は、例えば、エポキシ系の樹脂材料、あるいはガラス繊維または炭素繊維に樹脂を含浸させたプリプレグからなるコア層（コア絶縁層）３ｈ、およびコア層の上面側および下面側に形成された配線層を有している。配線層の層数は、図３に示す二層構造には限定されず、配線層と絶縁層を繰り返し積層して多層構造とすることもできるが、本実施の形態では、簡単のため、コア層３ｈの上下にそれぞれ一層の配線層が形成された二層構造について説明する。上面３ａ側の配線層および下面３ｂ側の配線層には、それぞれ複数の配線３ｅが形成されている。上面３ａ側の複数の配線３ｅは複数のボンディングリード３ｃに電気的に接続されている。下面３ｂ側の複数の配線３ｅは、複数のランド３ｄと電気的に接続される。上面３ａ側の複数の配線３ｅと、下面３ｂ側の複数の配線３ｅはコア層３ｈを貫通するように形成された層間導電路である複数の配線（ビア配線）３ｅを介して電的に接続されている。
【００２９】
また、図１に示すように、インタポーザ基板３の上面３ａは、平面形状が四角形からなる。インタポーザ基板３の上面３ａに形成される、複数のボンディングリード３ｃは、半導体チップ２の周囲に、半導体チップ２の各辺に沿って配置されている。一方、図２に示すようにインタポーザ基板３の下面３ｂは、平面形状が四角形からなる。また、インタポーザ基板３の下面３ｂに形成される、複数のランド３ｄは、行列状（マトリクス状）に配置されている。そして、各ランド３ｄには、半田ボール１０が接合されている。つまり、ＢＧＡ１は、外部接続端子である半田ボール１０（ランド３ｄ）をインタポーザ基板３の下面３ｂに行列状に配置する、所謂、エリアアレイ型の半導体装置である。このようなエリアアレイ型の半導体装置は、配線基板の実装面側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。なお、図２では、９６個の外部端子数の例を示しているが、端子数やレイアウトについてはこれに限定されない。半田ボール１０の詳細な構造は後述する。
【００３０】
また、図３に示すように、インタポーザ基板３は、上面３ａに形成されたソルダレジスト膜（絶縁膜）３ｆ、および下面３ｂに形成されたソルダレジスト膜（絶縁膜）３ｇを有している。ソルダレジスト膜３ｆは、コア層（コア絶縁層）３ｈの上面３ａ側および上面３ａに形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｆに形成された開口部において、ボンディングリード３ｃが、ソルダレジスト膜３ｆから露出している。また、ソルダレジスト膜３ｇは、コア層（コア絶縁層）３ｈの下面３ｂ側に形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｇに形成された複数の開口部において、ランド３ｄが、ソルダレジスト膜３ｇから露出している。
【００３１】
次に、ＢＧＡ１のその他の構造について説明する。図３に示すように、半導体チップ２は、インタポーザ基板３の上面３ａ上に、裏面２ｂと上面３ａとを対向させた状態で、接着材（ダイボンド材）５を介して接着固定されている。すなわち、所謂フェイスアップ実装方式で搭載されている。そして、半導体チップ２の表面２ａに形成された複数の電極パッド２ｃは、インタポーザ基板３の上面３ａにおいて、半導体チップ２の周囲に配置された複数のボンディングリード３ｃと、複数のワイヤ（導電性部材）４を介してそれぞれ電気的に接続されている。ワイヤ４は、例えば、金（Ａｕ）、あるいは銅（Ｃｕ）から成り、ワイヤ４の一部（例えば一方の端部）が電極パッド２ｃに接合され、他部（例えば他方の端部）がボンディングリード３ｃのボンディング領域に接合されている。また、インタポーザ基板３の上面３ａ側には、封止体（封止樹脂）６が形成され、半導体チップ２、複数のワイヤ４、およびボンディングリード３ｃは、封止樹脂６に封止（樹脂封止）されている。封止樹脂６は、例えば、エポキシ系の樹脂にシリカなどのフィラを添加して成り、半導体チップ２の表面２ａおよびワイヤ４を樹脂封止することによりこれらを保護している。
【００３２】
なお、図１〜図３では、ＢＧＡ型の半導体装置の例として、１個の半導体チップ２が、所謂フェイスアップ実装方式によりインタポーザ基板３に搭載された例を示しているが、半導体チップの数や実装方式はこれに限定されない。例えば、複数枚の半導体チップを積層、あるいは並べて配置することもできる。また例えば、半導体チップ２の表面２ａをインタポーザ基板３の上面３ａと対向させた状態で搭載する、所謂フェイスダウン実装（フリップチップ接続）方式により実装することもできる。この場合、半導体チップ２は、電極パッド２ｃの表面に形成された、例えば、金（Ａｕ）からなるバンプ電極（突起電極）を介して、インタポーザ基板３の上面３ａ（詳しくは、半導体チップ２の電極パッド２ｃと対向する領域）に形成された端子（ボンディングリード）と電気的に接続する。
【００３３】
＜半田ボール周辺の詳細構造＞
次に、図３に示す半田ボール１０周辺の構造について説明する。図４は、図３のＢ部の拡大断面図である。
【００３４】
図４に示すように、本実施の形態のＢＧＡ１は、ソルダレジスト膜３ｇに形成された開口部３ｋにおいて、ソルダレジスト膜３ｇから、半田ボール１０が接合されるランド３ｄの一部（露出部）が露出する、所謂、ＳＭＤ（Solder Mask Defined）構造のランド３ｄを有している。なお、本実施の形態のランド３ｄの構造は、このＳＭＤ構造に限らず、半田ボール１０が接合されるランド３ｄの表面と側面がソルダレジスト膜３ｇから露出する、所謂、ＮＳＭＤ（Non Solder Mask Defined）構造のランドであっても良い。また、ランド３ｄは、例えば銅（Ｃｕ）膜３ｄ１から成り、その表面には、めっき膜３ｄ２が積層されている。めっき膜３ｄ２は、例えば、銅膜３ｄ１膜の表面にニッケル（Ｎｉ）膜、金（Ａｕ）膜が順に積層されている。なお、本実施の形態のめっき膜３ｄ２は、これに限らず、ニッケル（Ｎｉ）膜と金（Ａｕ）膜との間に白金（Ｐｄ）が配置されていても良い。詳しくは、めっき膜３ｄ２は、銅膜３ｄ１の露出部の表面に積層されている。開口部３ｋは、平面視において、円形に形成され、隣り合う開口部３ｋ（ランド３ｄ）の配置ピッチ（中心間距離）は、例えば、４００μｍである。また、開口部３ｋの開口径は、例えば、２２０μｍとなっている。
【００３５】
そして、このランド３ｄの露出部（詳しくは、めっき膜３ｄ２の表面）に、例えば、直径が２５０μｍである半田ボール１０が接合されている。なお、半田ボール１０の直径とは、以下のように定義する。すなわち、半田ボール１０は、半田材１２の表面張力により、略球形に形成されているが、厳密には、図４に示すように、ランド３ｄ側の一部が、開口部３ｋ内に埋め込まれるため、真球ではない。そこで、本願では、図４に示すように、インタポーザ基板３の下面３ｂに沿った方向の幅のうち、最も大きい幅を半田ボール１０の直径Ｗ１と定義して説明する。
【００３６】
半田ボール１０は、それぞれ、複数のコアボール１１およびコアボール１１を覆う半田材１２を有している。本実施の形態では、各半田ボール１０には、それぞれ二個のコアボール１１が内包されている。半田材１２は、鉛（Ｐｂ）を実質的に含まない、所謂、鉛フリー半田からなり、例えば、錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、錫−銀（Ｓｎ−Ａｇ）、錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、または錫−銅−銀−ニッケル（Ｓｎ−Ｃｕ−Ａｇ−Ｎｉ）などである。本実施の形態では、錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）からなる半田材１２を用いている。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
【００３７】
また、複数のコアボール１１は、樹脂から成るコア材１１ａと、コア材１１ａの表面に形成された金属膜１１ｂからなる。コア材１１ａは、球形に形成され、その表面を覆うように、金属膜１１ｂがコーティングされている。本実施の形態では、例えば、コア材１１ａの直径は、７０μｍ〜８０μｍ程度、コア材の周囲にコーティングされる金属膜１１ｂの膜厚は１０μｍ程度となっている。つまり、本実施の形態では、コアボール１１のそれぞれの直径Ｗ２は、半田ボール１０の半径（直径Ｗ１の半分）よりも小さく、例えば、９０μｍ〜１００μｍ程度となっている。
【００３８】
コア材１１ａを構成する樹脂材料は、半田ボール内に配置するコア材として、市販されているものを適宜用いることができる。本実施の形態では、ＢＧＡ１を実装基板（図示せず）に実装した後、例えば、温度サイクルにより、半田ボール１０に印加される応力を緩和させる観点から、半田材１２よりもヤング率の低い樹脂材料を用いている。これにより、実装後の半田ボール１０の破壊耐性を向上させることができるので、半田ボール１０の電気的接続信頼性を向上させることができる。あるいは、温度サイクル耐性を向上させることで、ＢＧＡ１の製品寿命を長期化させることができる。
【００３９】
また、コア材１１ａを覆う金属膜１１ｂは、コアボール１１と半田材１２の密着性向上の観点、あるいは、樹脂から成るコア材１１ａにより半田ボール１０の電気抵抗増加や放熱性低下を抑制する観点から形成している。本実施の形態では、金属膜１１ｂは、主に銅（Ｃｕ）からなる。また、銅膜とコア材１１ａの密着性を向上させる観点から、銅膜とコア材１１ａの間に、銅膜よりも薄いニッケル膜を形成している。また、半田材１２との接触界面で銅へ拡散することを抑制する観点から、銅膜の外側に、銅膜よりも薄いニッケル膜を形成している。つまり、本実施の形態の金属膜１１ｂは、例えば、ニッケル膜、銅膜、ニッケル膜がコア材１１ａの表面を覆うように積層された積層膜である。
【００４０】
＜半導体装置の実装工程＞
次に、本実施の形態のＢＧＡ１を実装基板に実装する工程について説明する。図５は、図３に示す半導体装置を搭載する実装基板の複数の端子上にクリーム半田を配置した状態を示す拡大断面図、図６は、図５に示す実装基板上に図３に示す半導体装置を配置して、加熱処理を開始した状態を模式的に示す説明である。また、図７は図６に示すクリーム半田と半田ボールが一体化した状態を模式的に示す説明である。また、図５４は、図６の比較例を示す説明図、図５５は図７の比較例を示す説明図である。
【００４１】
図３に示すＢＧＡ１を実装する実装基板２０（図５参照）は、図５に示すように、実装面２０ａに露出した複数の端子（ランド、実装基板端子）２１を有している。この実装基板２０上に、ＢＧＡ１（図３参照）を実装する実装工程では、複数の半田ボール１０（図３参照）と実装基板２０の複数の端子２１を接合することにより、それぞれ電気的に接続する。つまり、図３に示す半田ボール１０は、実装基板の実装基板端子と接合するための実装用外部端子である。
【００４２】
以下実装工程の概要について説明する。実装工程では、まず、半田ボール１０（図３参照）と、図５に示す端子２１を接合するための接合材として、クリーム半田２２を複数の端子２１上に配置する。クリーム半田２２は、金属粒子（半田成分）およびフラックス成分を含むペーストであって、半田ボール１０（図３参照）と端子２１を接合するための接合材である。フラックスは、半田同士、あるいは半田と他の金属材料の接合特性を向上させる有機化合物である。例えば、接合すべき金属の酸化膜を除去し、金属表面の再酸化を防止する機能、あるいは半田の表面活性を向上させる機能を有し、半田の濡れ性（接合特性）を向上させることができる。なお、このような接合材としては、本実施の形態のように、半田成分とフラックス成分を含むクリーム半田２２の他、半田成分を含まないフラックス材を用いることもできるが、本実施の形態では、クリーム半田を端子２１上に配置して実装する、所謂、迎え半田実装方式について、説明する。クリーム半田２２を複数の端子２１のそれぞれに配置する方法としては、特に限定されず、例えば、スクリーン印刷法など、印刷方式により塗布する方法や、図示しないノズルからクリーム半田２２を塗布するディスペンス方式、あるいは、転写治具などを用いて、クリーム半田２２を端子２１上に転写する転写方式などを用いることができる。
【００４３】
次に、図６に示すように、実装基板２０上にＢＧＡ１を配置した後、リフロー工程として、実装基板２０およびＢＧＡ１に加熱処理を施す。本工程では、ＢＧＡ１の複数の半田ボール１０と、実装基板２０の複数の端子２１が、それぞれ対向するように配置する。クリーム半田２２が加熱されると、フラックス成分が端子２１の表面や半田ボール１０の表面（フラックス成分と接触した領域）を活性化させる。また、クリーム半田２２の半田成分および半田ボール１０が溶融する程度まで加熱されると、図６に示すように、半田ボール１０が変形して沈み込み、全ての半田ボール１０とクリーム半田２２が一体化して、半田材２３（図７参照）となり、この半田材２３を介して、ＢＧＡ１のランド３ｄ（図３参照）と、実装基板２０の端子２１が接合され、電気的に接続される。
【００４４】
ここで、図５４および図５５に示す本実施の形態の比較例であるＢＧＡ１００に上記した実装工程を適用した場合について説明する。図５４および図５５に示す比較例のＢＧＡ１００と、図３に示す本実施の形態のＢＧＡ１との相違点は、半田ボール内に配置されるコアボールの数、および外形寸法であり、それ以外の点は同様である。図５４および図５５に示すＢＧＡ１００では、各半田ボール１０１が、内部にそれぞれ一個のコアボール１０２を有している。コアボール１０２は、図４に示すコアボール１１と同様に、コア材の周囲に銅膜などの金属膜が形成されている。ただし、コア材の直径は、図４に示すコア材１１ａよりも大きい。これは、ＢＧＡ１００を実装基板２０に実装した後、例えば、温度サイクルにより、半田ボール１０１に印加される応力を緩和させるためである。例えば、図４に示す、本実施の形態の二個のコアボール１１と同程度の応力緩和効果を得るためには、コアボール１０２（図５４参照）の体積を大きくする必要があり、直径は、図４に示すコアボール１１よりも２０μｍ〜２５μｍ程度、大きくなる。
【００４５】
直径の大きなコアボール１０２を有するＢＧＡ１００を用いた場合であっても、半田ボール１０１の頂点の位置が揃っていれば、各半田ボール１０１を端子２１と接合することができる。ところが、図６や図５４に示すように、本実施の形態のＢＧＡ１や比較例のＢＧＡ１００のように、配線基板上に半導体チップを搭載するＢＧＡ型の半導体装置では、配線基板に反りが発生し易い。図３を用いて詳しく説明すると、ＢＧＡ１は、金属材料や樹脂材料、あるいは半導体材料など、線膨張係数の異なる種々の部材により構成されている。特に、図３に示すインタポーザ基板３の線膨張係数は、半導体チップ２やこれを封止する封止樹脂６との線膨張係数の差が大きい。このため、ＢＧＡ１を製造する各工程中での加熱処理により、ＢＧＡ１に反りが生じ、下面３ｂの平坦性が低下する場合がある。この結果、複数の半田ボール１０の頂点の位置にバラツキが生じ、コプラナリティ（取り付け面に対する端子の頂点の平坦度の均一性であって、取りつけ面から各端子の頂点までの距離の差で規定される）が低下する（差が大きくなる）。同様の理由から、図５４に示すＢＧＡ１００でもコプラナリティが低下する。
【００４６】
このため、図５４および図５５に示すように、直径の大きなコアボール１０２を有するＢＧＡ１００を実装基板２０に実装する実装工程では、以下のような実装不良が発生する。すなわち、図５４に示すように、実装基板２０およびＢＧＡ１００に加熱処理を施すリフロー工程において、コアボール１０２よりもクリーム半田２２側に配置される半田材１２の量が少ないので、フラックス成分により、活性化される半田材１２の量が少なくなる。また、半田ボール１０１が変形して沈み込む際の沈み込み量は、直径が大きいコアボール１０２に阻害されるため、本実施の形態よりも小さくなる。この結果、図５４に示すように、端子２１までの距離が遠い半田ボール１０１（例えば、図５４に示す両端の半田ボール１０１）は、クリーム半田２２と接触しない、あるいは接触面積が極めて小さくなる。そして、半田ボール１０１とクリーム半田２２が接触しなければ、半田ボール１０１を接合することができず、接合不良（電気的接続不良）となる。また、半田ボール１０１とクリーム半田２２の接触面積が小さい場合、半田ボール１０１の表面を十分に活性化することができず、図５５に示すように、半田ボール１０１とクリーム半田２２の半田成分が一体化しない、濡れ不良の状態となる。このため、ＢＧＡ１００と実装基板２０の電気的接続信頼性が低下することとなる。
【００４７】
また、前記特許文献２のように、半導体装置および実装基板の双方に、一つのコアボールを有する半田ボールをそれぞれ接合し、各半田ボールを溶融させて接合する実装方法では、略球形の半田ボール同士を接触させる必要があるため、各半田ボールの表面を十分に活性化させることが困難となる。このため、各半田ボールの半田成分が一体化しない、濡れ不良の状態となる。このため、ＢＧＡ１００と実装基板２０の電気的接続信頼性が低下することとなる。
【００４８】
＜半田ボールの好ましい実施態様＞
次に、上記した課題を踏まえ、図４に示す本実施の形態のＢＧＡ１の構成により得られる代表的な効果、および好ましい実施態様について説明する。
【００４９】
まず、ＢＧＡ１は、樹脂から成るコア材１１ａを含むコアボール１１を半田ボール１０の内部に有している。このため、図７に示すように、実装基板２０に実装した後で、半田材２３に印加された応力を、応力緩和部材としてのコア材１１ａにより緩和することができる。
【００５０】
また、ＢＧＡ１は、半田ボール１０の内部に、複数のコアボール１１を有している。このため、半田ボール内に一個のコアボールを有する半導体装置と比較して、各コアボール１１の直径Ｗ２を小さくしても、同等の応力緩和効果を得ることができる。そして、ＢＧＡ１では、複数のコアボール１１の直径Ｗ２を小さくすることができるので、図６に示すように、実装工程において、軟化した半田ボール１０の沈み込み量を増加させることができる。このため、前記した接合不良や濡れ不良などの実装不良を抑制することができる。
【００５１】
また、図４に示すように、各半田ボール１０内に配置される複数のコアボール１１のそれぞれの直径Ｗ２が揃っていることが好ましい。例えば、本実施の形態のように、半田ボール１０内に二個のコアボール１１が含まれている場合には、二個のコアボールの直径Ｗ２を同程度とすることが好ましい。二個のコアボール１１の直径Ｗ２を同程度とすることで、前記した実装工程における沈み込み量を確実に増加させることができる。なお、複数のコアボール１１のそれぞれの直径Ｗ２が揃っているとは、直径Ｗ２が同程度である事を指し、その許容誤差は、ＢＧＡ１のコプラナリティとの関係で定義することができる。つまり、複数の半田ボールの頂点の位置が高さ方向にバラついている場合において、最も大きい高低差よりも、各コアボール１１の直径Ｗ２の誤差が小さいことが好ましい。ただし、前記した実装工程における沈み込み量を確実に増加させ、かつ、応力緩和効果を最大限に引き出す観点からは、複数のコアボール１１の直径Ｗ２が同じ長さであることが、より好ましい。
【００５２】
また、複数のコアボール１１のそれぞれの直径Ｗ２は、半田ボール１０の半径よりも小さいことが好ましい。これにより、例えば、本実施の形態のように、半田ボール１０内に二個のコアボール１１が含まれている場合に、各コアボール１１の表面全体を半田材１２で被覆することができる。そして、各コアボール１１の表面全体を半田材１２で被覆することにより、コアボール１１が半田材１２から露出した場合に発生する不具合を抑制することができる。例えば、コアボール１１の一部が、半田ボール１０の頂点付近において露出した場合、上記した実装工程において、半田材１２が十分に活性化されず、濡れ不良の原因となるが、これを抑制することができる。また、例えば、コアボール１１の一部が露出すると、露出部の金属膜１１ｂから表面酸化が進むが、これを抑制することができる。なお、本実施の形態の変形例として、例えば、各半田ボール１０に三個のコアボール１１を内包させることもできるが、この場合にはコアボール１１の直径Ｗ２は、半田ボール１０の直径Ｗ１の１／３よりも小さくすることが好ましい。
【００５３】
また、半田ボール１０内におけるコアボール１１の配置は、図４に示すようにランド３ｄ側に寄せて配置することが好ましい。言い換えれば、複数のコアボール１１のそれぞれの中心は、半田ボール１０の中心（直径Ｗ１の中心）よりもランド３ｄ側に配置されていることが好ましい。これにより、上記した実装工程において、コアボール１１よりもクリーム半田２２（図６参照）側に配置される半田材１２の量を増加させることができるので、沈み込み量を増加させることができる。また、コアボール１１よりもクリーム半田２２（図６参照）側に配置される半田材１２の量を増加させることで、クリーム半田２２のフラックス成分と接触する半田材１２が増えるので、濡れ性を向上させることができる。なお、半田ボール１０内において、ランド３ｄ側に寄せてコアボール１１を配置する方法は、後述する。
【００５４】
また、各半田ボール１０におけるコア材１１ａの量を制御する観点から、複数の半田ボール１０のそれぞれは、同数のコアボール１１を含んでいることが好ましい。各半田ボール１０におけるコア材１１ａの量を制御することで、実装後の半田材２３（図７参照）に印加される応力をそれぞれ確実に緩和することができる。なお、各半田ボール１０に含まれるコアボール１１の数を同数とする方法は、後述する。
【００５５】
なお、本実施の形態では、各半田ボール１０内に二個のコアボール１１が含まれている例を説明したが、コアボール１１の数はこれより多くても良い。ただし、コアボール１１の数を多くすると、各コアボール１１の直径Ｗ２が小さくなるため、応力緩和効果が小さくなる。したがって、各半田ボール１０内に配置するコアボール１１の数は、二個または三個が特に好ましい。
【００５６】
また、本実施の形態では、全ての半田ボール１０がコアボール１１を有している例を説明したが、インタポーザ基板３の下面３ｂに配置された複数のランド３ｄのうち、角部、あるいは最外周のランドに接合する半田ボールにのみ、コアボール１１を有する半田ボール１０を採用しても良い。これにより、実装ストレスが特に加わりやすいインタポーザ基板３の下面３ｂにおける角部、あるいは最外周の応力緩和効果を実現しながら、電気的特性も向上することができる。
【００５７】
＜半導体装置の製造工程＞
次に、図１〜図４に示すＢＧＡ１の製造工程について、説明する。本実施の形態におけるＢＧＡ１は、図８に示す組立てフローに沿って製造される。図８は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図９〜図２４を用いて、以下に説明する。
【００５８】
１．基板準備工程
まず、図８に示す基板準備工程（Ｓ１）として、図９に示すような配線基板２５を準備する。図９は、図８に示す基板準備工程で準備する配線基板の全体構造を示す平面図である。
【００５９】
図９に示すように、本工程で準備する配線基板２５は、枠部（枠体）２５ｂの内側に複数のデバイス領域２５ａを備えている。詳しくは、複数のデバイス領域２５ａが行列状に配置されている。デバイス領域２５ａの数は、図９に示す態様に限定されないが、本実施の形態の配線基板２５は、例えば、行列状（図９では２行×８列）に配置された１６個のデバイス領域２５ａを備えている。つまり、配線基板２５は、複数のデバイス領域２５ａを有する、所謂、多数個取り基板である。
【００６０】
各デバイス領域２５ａは、図１に示すインタポーザ基板３に相当する。各デバイス領域２５ａは、図３に示す上面（表面、チップ搭載面）３ａ、上面３ａに形成された複数のボンディングリード３ｃ、上面３ａとは反対側の下面（裏面、実装面）３ｂ、および下面３ｂに形成された複数のランド（バンプランド）３ｄを有している。複数のボンディングリード３ｃと複数のランド３ｄは、インタポーザ基板３が有する複数の配線３ｅを介して、それぞれ電気的に接続されている。また、インタポーザ基板３は、上面３ａに形成されたソルダレジスト膜（絶縁膜）３ｆ、および下面３ｂに形成されたソルダレジスト膜（絶縁膜）３ｇを有している。ソルダレジスト膜３ｆは、コア層（コア絶縁層）３ｈの上面３ａ側および上面３ａに形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｆに形成された開口部において、ボンディングリード３ｃが、ソルダレジスト膜３ｆから露出している。また、ソルダレジスト膜３ｇは、コア層（コア絶縁層）３ｈの下面３ｂ側に形成された配線３ｅを覆うように形成され、ソルダレジスト膜３ｇに形成された複数の開口部において、ランド３ｄが、ソルダレジスト膜３ｇから露出している。
【００６１】
また、各デバイス領域２５ａの周囲には、図８に示す個片化工程（Ｓ７）で配線基板２５を切断する予定領域であるダイシング領域（ダイシングライン）が配置されている。図９に示すように、ダイシング領域２５ｃは、隣り合うデバイス領域２５ａの間、および枠部２５ｂとデバイス領域２５ａの間、に各デバイス領域２５ａを取り囲むように配置されている。
【００６２】
２．半導体チップ準備工程
また、図８に示す半導体チップ準備工程（Ｓ２）として、図１に示す半導体チップ２を準備する。本工程では、例えば、シリコンからなる半導体ウエハ（図示は省略）の主面側に、複数の半導体素子やこれに電気的に接続される配線層からなる半導体ウエハを準備する。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて（図示は省略）半導体ウエハを切断し、図１に示す半導体チップ２を複数個取得する。
【００６３】
３．ダイボンディング工程
次に、図８に示すダイボンディング工程（Ｓ３）について説明する。図１０は、図９に示す配線基板上に半導体チップを搭載した状態を示す拡大平面図、図１１は図１０のＣ−Ｃ線に沿った拡大断面図である。
【００６４】
本工程では、半導体チップ２を配線基板２５の各デバイス領域２５ａの上面３ａに配置されたチップ搭載領域上に搭載（接着）する。図１１に示すように、本実施の形態では、半導体チップ２の裏面２ｂが、配線基板２５の上面３ａと対向するように、接着材（ダイボンド材）５を介して配線基板２５上に搭載する（フェイスアップ実装）。本実施の形態では、例えば、両面に接着層を備えるテープ材（フィルム材）である接着材５を、予め半導体チップ２の裏面２ｂに貼り付けておき、テープ材を介して半導体チップ２を接着する。その後、例えば、接着材５に含まれる熱硬化性樹脂成分を熱硬化させてしっかりと固定する。なお、接着材５は、テープ材には限定されず、例えば、エポキシ系の熱硬化性樹脂であるペースト状の接着材５を介して半導体チップ２を搭載し、これを熱硬化させて接着することもできる。
【００６５】
４．ワイヤボンディング工程
次に、図８に示すワイヤボンディング工程（Ｓ４）について説明する。図１２は、図１０に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大平面図、図１３は、図１１に示す半導体チップと配線基板を、ワイヤボンディングにより電気的に接続した状態を示す拡大断面図である。
【００６６】
本工程では、図１２および図１３に示すように、配線基板２５と半導体チップ２とを、複数のワイヤ（導電性部材）４を介してそれぞれ電気的に接続する。詳しくは、半導体チップ２の表面２ａに形成された複数の電極パッド２ｃと、配線基板２５の上面３ａ側に形成され、ソルダレジスト膜３ｆから露出する複数のボンディングリード３ｃを、複数のワイヤ４を介してそれぞれ電気的に接続する。本実施の形態では、半導体チップ２の電極パッド２ｃを第１ボンド側、配線基板２５のボンディングリード３ｃを第２ボンド側とする、所謂、正ボンディング方式によりワイヤボンディングを行い、電極パッド２ｃとボンディングリード３ｃを電気的に接続する。また、本実施の形態では、キャピラリ（図示は省略）を介してワイヤ４を供給し、超音波と熱圧着を併用してワイヤ４を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ４を接続している。
【００６７】
なお、配線基板２５と半導体チップ２を電気的に接続する導電性部材は、ワイヤ４には限定されない。例えば、板状の金属部材を用いることができる。また、例えば、半導体チップ２の表面２ａ側を配線基板２５の上面３ａと対向させて搭載する、所謂フェイスダウン実装方式（フリップチップ接続方式）を用いる場合には、導電性部材として例えば金（Ａｕ）から成る、突起電極（バンプ電極）を用いることができる。
【００６８】
５．封止工程
次に、図８に示す封止工程（Ｓ５）について説明する。本実施の形態では、封止工程の一例として、複数の製品形成領域を成形金型の一つのキャビティで一括して覆って樹脂封止する、所謂ＭＡＰ（Mold Allay Process）と呼ばれる製造方法について説明する。図１４は、図１３に示す配線基板を成形金型でクランプし、キャビティ内に封止用樹脂を供給した状態を示す拡大断面図である。また、図１５は、図１４に示す成形金型から封止樹脂が形成された配線基板を取り出した状態を示す平面図、図１６は、図１５のＤ−Ｄ線に沿った断面図である。
【００６９】
本工程では、まず、図１４に示す成形金型３０を準備する（金型準備工程）。成形金型３０は、下面（金型面）３１ａ、および下面３１ａに形成されたキャビティ（凹部、窪み部）３１ｂを有する上金型（金型）３１と、この上金型３１の下面（金型面）３１ａと対向する上面（金型面）３２ａを有する下金型（金型）３２とを備えている。次に、成形金型３０の下金型３２上に配線基板２５を配置する（基板配置工程）。ここで、本実施の形態では、図１４に示すように、一つのキャビティ３１ｂ内に複数のデバイス領域２５ａが配置されている。次に、上金型３１と下金型３２の距離を近づけて、配線基板２５を上金型３１と下金型３２でクランプする（クランプ工程）。これにより、キャビティ３１ｂの周囲のクランプ領域では、上金型３１（上金型３１の下面３１ａ）と、配線基板２５の上面３ａが密着する。また、下金型３２（下金型３２の上面３２ａ）と、配線基板２５の下面３ｂが密着する。なお、クランプ工程での密着性を向上させるため、上金型３１の下面３１ａ側に、例えば、ポリイミド樹脂などの柔らかい樹脂から成るフィルムを貼り付けて、該フィルムを介して密着させることもできる。この場合、後述する基板取り出し工程で、フィルムと封止樹脂６を容易に剥離することができる。
【００７０】
次に、キャビティ３１ｂ内に封止用樹脂６ａを供給し、これを硬化させることにより封止樹脂（封止体）６を形成する（封止体形成工程）。本工程では、成形金型３０のポット部（図示は省略）に配置された樹脂タブレット（図示は省略）を加熱軟化させて、ゲート部（図示は省略）からキャビティ３１ｂ内に封止用樹脂６ａを供給する、トランスファモールド方式により形成する。本工程により、配線基板２５の上面３ａ側に搭載された半導体チップ２および複数のワイヤ４は、封止用樹脂６ａで封止される。またこの時、配線基板２５のボンディングリード３ｃも封止される。その後、キャビティ３１ｂ内を加熱することにより、封止用樹脂６ａを加熱硬化（仮硬化）させて、封止樹脂６を形成する。
【００７１】
次に、前記した封止体形成工程で用いた成形金型３０から、図１５および図１６に示すように、封止樹脂６が形成された配線基板２５を取り出す（基板取り出し工程）。本工程では、上金型３１と下金型３２を引き離して、配線基板２５を取り出す。次に、図１５および図１６に示す配線基板２５をベーク炉（図示は省略）に搬送し、再び配線基板２５を熱処理する。成形金型３０内で加熱された封止用樹脂６ａは、樹脂中の硬化成分の半分以上（例えば約７０％程度）が硬化する、所謂、仮硬化と呼ばれる状態となる。この仮硬化の状態では、樹脂中の全ての硬化成分が硬化している訳ではないが、半分以上の硬化成分が硬化しており、この時点で半導体チップ２やワイヤ４は封止されている。しかし、封止樹脂６の強度の安定性などの観点からは全ての硬化成分を完全に硬化させることが好ましいので、ベーク工程で、仮硬化した封止樹脂６を再度加熱する、所謂、本硬化を行う。このように、封止用樹脂６ａを硬化させる工程を２回に分けることにより、次に成形金型３０に搬送される次の配線基板２５に対して、いち早く封止工程を施すことができる。このため、製造効率を向上させることができる。
【００７２】
上記の封止工程を施すことで、図１５に示すように、複数のデバイス領域２５ａを封止する一括封止体６ｂが形成される。
【００７３】
６．ボールマウント工程
次に、図８に示すボールマウント工程（Ｓ６）について説明する。図１７は、図１６に示す配線基板の下面に、半導体装置の外部電極（外部接続端子）となる複数の半田ボールを形成（接合）した状態を示す拡大断面図である。以下、図１７に示す複数の半田ボール１０を形成する工程について、詳細に説明する。
【００７４】
このボールマウント工程では、まず、図１８に示すように、配線基板２５の下面３ｂに形成された複数のランド３ｄの表面（露出面）上に、接合材であるフラックス材３５を配置する（接合材配置工程）。図１８は、図１６に示す配線基板の下面側に接合材を配置する工程を示す拡大断面図である。この時、配線基板２５の下面３ｂを上方に向けた状態でフラックス材３５を配置する。言い換えれば、フラックス材３５は、上方から配線基板２５の複数のランド３ｄ上に配置される。接合材としては、図１８に示すフラックス材３５の他、前記した半導体装置の実装工程で説明したように、クリーム半田を用いることもできる。ただし、接合材として、半田成分を含むクリーム半田を用いた場合、クリーム半田の塗布量のバラツキにより、図１７に示す半田ボール１０の大きさにバラツキが生じる場合がある。このため、半田ボール１０の大きさを揃える観点からは、フラックス材３５を用いることが好ましい。また、接合材を配置する方式は、前記した半導体装置の実装工程で説明したように、印刷方式や転写方式を用いることができるが、図１８では、スクリーン印刷方式で塗布（配置）する例を示している。すなわち、配線基板２５の下面３ｂ上に、スクリーンマスク３６を配置する。スクリーンマスク３６には、配線基板２５の複数のランド３ｄと対向する位置にそれぞれ貫通孔３６ａが形成されている。そして、スクリーンマスク３６の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）側から、スキージ３７を用いて、ペースト状の接合材であるフラックス材３５を複数の貫通孔３６ａ内に埋め込んで配置する。続いて、スクリーンマスク３６を取り除けば、配線基板２５の下面３ｂに形成された複数のランド３ｄの表面（露出面）上に、接合材であるフラックス材３５をそれぞれ配置することができる。
【００７５】
次に、図１９および図２０に示すように、複数のランド３ｄ上に、それぞれフラックス材３５を介して、複数の半田ボール１５を配置する（半田ボール配置工程）。図１９は、図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図、図２０は、図１９のＥ部の拡大断面図である。本実施の形態では、図１９に示すように各ランド３ｄ上に、それぞれ二つの半田ボール１５を配置する。この複数の半田ボール１５のそれぞれは、一つのコアボール１１、およびコアボール１１を覆う半田材１６を有している。そして、この複数の半田ボール１５が後述するリフロー工程で溶融し、半田材１６が一体化することで、図４に示す半田ボール１０が形成される。
【００７６】
ここで、半田ボール１５を配置する方法は、例えば以下のように行う。まず、図１９および図２０に示すマスク（半田ボール配置用マスク）４０を準備して、配線基板２５の下面３ｂ上に配置する。マスク４０には、配線基板２５の下面３ｂに形成された複数のランド３ｄ上に、それぞれ複数の貫通孔４０ａが形成されている。貫通孔４０ａの開口径は、半田ボール１５の直径よりもわずかに大きく、例えば、本実施の形態では、半田ボール１５の直径が１５０μｍであるに対し、貫通孔４０ａの開口径は、１５１μｍ〜１６０μｍ程度である。そして、このマスク４０の複数の貫通孔４０ａ内に、半田ボール１５を一つずつ投入することで、配置することができる。この時、配線基板２５の下面３ｂを上方に向けた状態で半田ボール１５を配置する。言い換えれば、複数の半田ボール１５は、上方から配線基板２５の複数のランド３ｄ上（フラックス材３５上）に配置される。このため、貫通孔４０ａ内に配置された半田ボール１５は、それぞれペースト状のフラックス材３５と密着して固定される。詳しくは、半田ボール１５とフラックス材３５が密着することで、フラックス材３５に含まれる粘着成分により各フラックス材３５のそれぞれに、複数の半田ボール１５が固定される。また、図２０に示すように、各半田ボール１５の一部が、フラックス材３５に食い込むように密着させることで、しっかりと固定することができる。このため、押し付け治具（図示は省略）などで、貫通孔４０ａ内に配置された複数の半田ボール１５を、フラックス材３５に向かって押し付けることが好ましい。
【００７７】
また、前記したように、図４に示す複数の半田ボール１０内のコアボール１１の数を同数とする観点からは、この半田ボール配置工程において、マスク４０の貫通孔４０ａ内に確実に一つずつ半田ボール１５を配置することが好ましい。そこで、図２０に示すように半田ボール１５の直径が、貫通孔４０ａの開口径の半径よりも大きく、かつ、貫通孔４０ａの開口径の直径よりも小さい範囲で揃えると、一つの貫通孔４０ａ内に複数の半田ボール１５が配置されることを抑制することができる点で好ましい。また、図２０に示すように、貫通孔４０ａの深さを、半田ボール１５が貫通孔４０ａ内に位置する、言い換えると、半田ボール１５の一部がマスク４０の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）から突出しないようにすると、一つの貫通孔４０ａ内に複数の半田ボール１５が配置されることを抑制することができる点で好ましい。例えば、一つの貫通孔４０ａ内に複数の半田ボール１５が配置された場合、余分な半田ボール１５は、少なくとも一部がマスク４０の裏面から突出することとなる。この時、半田ボール１５を配置した後、ブラシ（図示は省略）などの擦り付け治具をマスク４０の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）側に擦り付けることで、不要な半田ボール１５（マスク４０の裏面から突出した半田ボール１５）を取り除くことができる点で好ましい。また、半田ボール１５を配置した後、ブラシ（図示は省略）などの擦り付け治具をマスク４０の裏面側に擦り付けることは、図２０に示すように、各半田ボール１５の一部が、フラックス材３５に食い込むように密着させる観点からも好ましい。
【００７８】
また、次に説明するリフロー工程において、図２０に示す半田ボール１５の半田材１６とランド３ｄを確実に接合する観点から、複数の半田ボール１５それぞれの中心が、平面視において、ランド３ｄが露出する開口部３ｋ内に位置するように配置することが好ましい。本実施の形態では、例えば、開口部３ｋの開口径は、例えば、２２０μｍとなっており、各開口部３ｋ内に二つの半田ボール１５の中心を収めるためには、半田ボール１５の直径は、２２０μｍ未満とすることが好ましい。ただし、本実施の形態では、前記したように、マスク４０に半田ボール１５をそれぞれ一つ配置する貫通孔４０ａを形成しているため、隣り合う半田ボール１５の間にスペースが必要である。このため、本実施の形態では、隣り合う半田ボール１５の間のスペース、および半田ボール１５の加工精度上の誤差を考慮しても、確実に開口部３ｋ内に収める観点から半田ボール１５の直径を１５０μｍ程度としている。
【００７９】
なお、本実施の形態のように、接合材としてフラックス材３５を用いた場合は、上記のように複数の半田ボール１５それぞれの中心が、ランド３ｄが露出する開口部３ｋ内に位置するように配置することが好ましい。しかし、前記した半導体装置の実装工程で説明したように、接合材として半田成分とフラックス成分を含むクリーム半田を用いた場合には、複数の半田ボール１５それぞれの中心が、ランド３ｄが露出する開口部３ｋの外側に位置するように配置することもできる。クリーム半田に含まれる半田成分と、半田ボール１５に含まれる半田材１６の表面張力により、コアボール１１が開口部３ｋの中心に向かって強く引き寄せられるからである。したがって、この場合には、半田ボール１５の直径をさらに大きくすることもできる。
【００８０】
次に、図１９および図２０に示すマスクを取り除いた後、図２１に示すように配線基板２５の上下を反転させて、複数の半田ボール１５に熱を加える（リフロー工程）。図２１は、図１９に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。また、図２２は、図１７のＦ部の拡大断面図である。本工程では、例えば、複数の半田ボール１５がフラックス材３５に固定された配線基板２５をリフロー炉（図示は省略）内に配置して、リフロー炉内を例えば、２６０℃程度まで加熱する。フラックス材３５に含まれるフラックス成分により、図２０に示す半田ボール１５の半田材１６の表面、およびランド３ｄの表面が十分に活性化されると、複数の半田ボール１５がそれぞれ有する半田材１６が一体化して、ランド３ｄに接合される。つまり、図１７および図２２に示す半田ボール１０が形成される。半田ボール１５（図２０参照）がそれぞれ有していたコアボール１１は、図２２に示すように半田材１２に被覆され、半田ボール１０内に内包される。
【００８１】
ここで、本実施の形態では、図２１に示すように、複数のランド３ｄが形成された配線基板２５の下面３ｂを下方に向けて半田ボール１５を加熱し、一体化させる。言い換えれば、複数の半田ボール１５が、複数のランド３ｄよりも下方に配置された状態で複数の半田ボール１５を一体化させる。このように配線基板２５の下面３ｂを下方に向けてリフロー処理を行うことで、図２２に示すように、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。つまり、複数のコアボール１１のそれぞれの中心は、半田ボール１０の中心よりもランド３ｄ側に配置することができる。
【００８２】
この理由について以下に詳しく説明する。リフロー工程において図２１に示す半田ボール１５を加熱すると、半田ボール１５に含まれる半田材１６（図２０参照）が軟化、あるいは溶融する。この時、フラックス材３５に含まれるフラックス成分は溶融し、半田材１６の表面およびランド３ｄの表面を活性化させるが、フラックス材３５に含まれる粘着成分により、半田ボール１５は保持され、下方に落下することを防止できる。そして、半田材１６の表面およびランド３ｄの表面が十分に活性化され、半田材１６の流動性が増加すると、半田材１６が一体化して図２２に示すようにランド３ｄに接合された半田材１２となる。本実施の形態では、図２０に示すように、複数の半田ボール１５それぞれの中心が、ランド３ｄが露出する開口部３ｋ内に位置するように配置しているので、半田材１６とランド３ｄの距離を近づけることができる。このため、半田ボール１５の半田材１６とランド３ｄを確実に接合することができる。
【００８３】
また、加熱された半田材１２は、加熱前の半田材１６よりも高い流動性を有しており、半田材１２の表面張力により、図２２に示すように略球形に変形する。そして、半田材１２内部の複数のコアボール１１は、半田材１２内で移動する。ここで、コアボール１１に含まれるコア材１１ａは、樹脂からなり、半田材１２よりも比重が小さいだけでなく、溶融した半田の対流の影響を受けるため、複数のコアボール１１は、それぞれ半田材１２内において、上方に向かって移動する。この結果、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。また、半田材１２の表面張力により、複数のコアボール１１は、ランド３ｄの中心に向かって押し込まれる。この結果、コアボール１１の表面は半田材１２から露出せず、半田材１２で覆われることとなる。なお、図２０に示す接合材として、半田成分とフラックス成分を含む、クリーム半田を用いた場合にも、同様に、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。
【００８４】
このように、本実施の形態によれば、図２０に示すように、複数のランド３ｄ上に、それぞれ複数の貫通孔４０ａが形成されたマスク４０を配置して、複数の貫通孔４０ａのそれぞれに、半田ボール１５を一つずつ配置することで、図２２に示す各半田ボール１０に含まれるコアボール１１の数を同数とすることができる。
【００８５】
また、本実施の形態によれば、配線基板２５の下面３ｂを下方に向けてリフロー処理を行うことで、図２２に示すように、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。
【００８６】
次に、図２２に示すように複数のランド３ｄに半田ボール１０がそれぞれ形成された配線基板２５を洗浄する（洗浄工程）。本工程では、配線基板２５に付着したフラックス材３５（図２０参照）の残渣（フラックス残渣）などを取り除く。洗浄方法としては、例えば、加圧したフラックス洗浄液（液体）を配線基板２５に向かって吹きつける高圧洗浄方式を採用することができる。
【００８７】
７．個片化工程
次に、図８に示す個片化工程（Ｓ７）について説明する。図２３は、図１７に示す配線基板をダイシングブレードで切断した状態を示す拡大断面図である。
【００８８】
本工程では、図２３に示すように、ダイシングブレード（回転刃）４１をダイシング領域（ダイシングライン）２５ｃに沿って走らせて、配線基板２５、および一括封止体６ｂを切断（分割）し、デバイス領域２５ａ毎に個片化する。これにより、複数のデバイス領域２５ａは、それぞれ隣のデバイス領域２５ａ、および枠部２５ｂから切り離されて、複数のＢＧＡ１を取得する。
【００８９】
８．検査工程
次に、図８に示す検査工程（Ｓ８）について説明する。図２４は、図８に示す検査工程に含まれる、電気的試験を模式的に示す説明図である。
【００９０】
本工程には、ＢＧＡ１の外観検査や電気的試験などが含まれる。ここで、電気的試験では、例えば、図２４に示すように、検査装置４２の電気的試験用回路４２ａと電気的に接続されるプローブピン（接触端子）４３をＢＧＡ１の外部端子である半田ボール１０に当接させて、導通試験や、電気的特性の確認試験などを行う。ここで、本実施の形態のように、半田ボール１０にコアボール１１が含まれている場合、一部のプローブピン４３がコアボール１１と接触すると、コアボール１１と接触しないプローブピン４３との間で、電気抵抗の差が大きくなるため、正しい試験結果が得られない、コンタクト不良の原因となる。
【００９１】
しかし、本実施の形態によれば、図２２に示すように、複数のコアボール１１はランド３ｄ側に寄せて配置されているので、各プローブピン４３を確実に半田材１２と接触させることができる。つまり、コンタクト不良を防止することができる。
【００９２】
以上の各工程により、図１に示すＢＧＡ１が完成する。その後、出荷、あるいは、図６に示す実装基板２０に実装する。
【００９３】
（実施の形態２）
次に、前記実施の形態１で説明したＢＧＡ１を製造する、別の実施態様について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。本実施の形態２の半導体装置の製造方法は、ボールマウント工程において、予め複数のコアボールが内包された半田ボールを搭載する点を除き、前記実施の形態１で説明した半導体装置の製造方法と同様である。
【００９４】
図２５は、図１９の変形例である本実施の形態のボールマウント工程（半田ボール配置工程）を示し、図１８に示すランド上にそれぞれ複数の半田ボールを配置した状態を示す拡大断面図である。また、図２６は、図２５のＧ部の拡大断面図である。
【００９５】
本実施の形態では、前記実施の形態１で説明した半田ボール配置工程の前に、複数のコアボール１１と、複数のコアボール１１の周囲を被覆する半田材１２から成る半田ボール１０を予め準備する（半田ボール準備工程）。そして、図２５および図２６に示すように、ランド３ｄの上方から、ランド３ｄ上にフラックス材３５を介して半田ボール１０を配置する（半田ボール配置工程）。
【００９６】
複数のコアボール１１が内包された半田ボール１０は、例えば、前記実施の形態１で説明した技術を応用して適用することにより、形成することができる。すなわち、複数のコアボール１１を、例えば半田で接合し、その後、この接合した部材をベースに、この部材の表面（外周）に半田めっき法で膜厚成長させることで、図２５および図２６に示す複数のコアボール１１と、複数のコアボール１１の周囲を被覆する半田材１２から成る半田ボール１０が得られる。
【００９７】
また、本実施の形態では、半田ボール配置工程において、複数のランド３ｄ上に、それぞれ一つの半田ボール１０を配置するので、図２５および図２６に示すマスク（半田ボール配置用マスク）４５は、前記実施の形態１で説明したマスク４０とは、貫通孔の数および配置が異なる。すなわち、マスク４５には、配線基板２５の下面３ｂに形成された複数のランド３ｄ上に、それぞれ一つの貫通孔４５ａが形成されている。貫通孔４５ａの開口径は、半田ボール１０の直径よりもわずかに大きく、例えば、本実施の形態では、半田ボール１０の直径が約２５０μｍであるに対し、貫通孔４５ａの開口径は、２６５μｍ〜２８０μｍ程度である。これは、前記実施の形態１で説明した二つの貫通孔４０ａの開口径の合計よりも小さい。言い換えれば、本実施の形態によれば、複数のランド３ｄ上に、それぞれ一つの半田ボール１０を配置するので、前記実施の形態１で説明した半田ボール配置工程と比較して、隣り合うランド３ｄ上に配置される半田ボール１０の距離を離すことができる。このため、隣り合うランド３ｄの配置ピッチが狭い場合であっても、半田ボール１０同士のブリッジを抑制することができる。ただし、本実施の形態では、前記実施の形態１と比較して前記半田ボール形成工程が追加されるため、製造効率を向上させる観点からは、前記実施の形態１で説明した半導体装置の製造方法が好ましい。
【００９８】
また、本実施の形態２の半田ボール配置工程においても、前記実施の形態１と同様に、貫通孔４５ａ内に配置された半田ボール１０とフラックス材３５が密着することで、フラックス材３５に含まれる粘着成分により各フラックス材３５のそれぞれに、複数の半田ボール１０が固定される。また、半田ボール１０の一部が、フラックス材３５に食い込むように密着させることで、しっかりと固定することができる。このため、押し付け治具（図示は省略）などで、貫通孔４５ａ内に配置された複数の半田ボール１０を、フラックス材３５に向かって押し付けることが好ましい。
【００９９】
また、図４に示す複数の半田ボール１０内のコアボール１１の数を同数とする観点からは、この半田ボール配置工程において、マスク４５の貫通孔４５ａ内に確実に一つずつ半田ボール１０を配置することが好ましい。そこで、半田ボール１０の直径が、貫通孔４５ａの開口径の半径よりも大きく、かつ、貫通孔４５ａの開口径の直径よりも小さい範囲で揃えると、一つの貫通孔４５ａ内に複数の半田ボール１０が配置されることを抑制することができる点で好ましい。また、貫通孔４５ａの深さを、半田ボール１０が貫通孔４５ａ内に位置する、言い換えると、半田ボール１０の一部がマスク４５の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）から突出しないようにすると、一つの貫通孔４５ａ内に複数の半田ボール１０が配置されることを抑制することができる点で好ましい。また、半田ボール１０を配置した後、ブラシ（図示は省略）などの擦り付け治具をマスク４５の裏面（配線基板２５の下面３ｂと対向する表面の反対側の面）側に擦り付けると、不要な半田ボール１０を取り除くことができる点で好ましい。つまり、各半田ボール１０の一部が、フラックス材３５に食い込むように密着させる観点からも好ましい。
【０１００】
次に、図２５および図２６に示すマスクを取り除いた後、図２７に示すように配線基板２５の上下を反転させて、複数の半田ボール１０に熱を加える（リフロー工程）。図２７は、図２５に示すマスクを取り除いた後反転し、半田ボールに熱を加えた状態を示す拡大断面図である。
【０１０１】
本工程では、例えば、半田ボール１０がフラックス材３５に固定された配線基板２５をリフロー炉（図示は省略）内に配置して、リフロー炉内を、例えば、２６０℃程度まで加熱する。フラックス材３５に含まれるフラックス成分により、半田ボール１０の半田材１２の表面、およびランド３ｄの表面が十分に活性化されると、図１７および図２２に示すように、半田ボール１０は、ランド３ｄに接合される。
【０１０２】
ところで、本実施の形態では、複数のコアボール１１が内包された半田ボール１０を予め形成し、これをフラックス材３５上に配置するので、図２５や図２６に示すように、半田ボール１０内における各コアボール１１の位置はランダムになる。つまり、ランド３ｄ側に寄っているコアボール１１と、ランド３ｄから遠い側に寄っているコアボール１１が混在している。
【０１０３】
このため、本実施の形態２においても、前記実施の形態１と同様に、リフロー工程において、図２７に示すように、複数のランド３ｄが形成された配線基板２５の下面３ｂを下方に向けて半田ボール１０を加熱する。言い換えれば、複数の半田ボール１０が、複数のランド３ｄよりも下方に配置された状態で半田ボール１０をランド３ｄに接合する。このように配線基板２５の下面３ｂを下方に向けてリフロー処理を行うことで、加熱された半田材１２内部の複数のコアボール１１は、半田材１２内で移動する。ここで、コアボール１１に含まれるコア材１１ａは、樹脂からなり、半田材１２よりも比重が小さいだけでなく、溶融した半田の対流の影響を受けるため、複数のコアボール１１は、それぞれ半田材１２内において、上方に向かって移動する。この結果、図２２に示すように、半田ボール１０内において、複数のコアボール１１を、ランド３ｄ側に寄せて配置することができる。つまり、複数のコアボール１１のそれぞれの中心は、半田ボール１０の中心よりもランド３ｄ側に配置することができる。
【０１０４】
なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態１で説明した半導体装置およびその製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１で説明した発明を適用することができる。
【０１０５】
（実施の形態３）
次に、前記実施の形態１で説明したコアボール１１の変形例について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図２８は、図４に示すコアボールの変形例を示す拡大断面図である。
【０１０６】
図２８に示すコアボール４６と図４に示すコアボール１１との相違点は、コア材４６ａが、金属からなる点である。詳しくは、本実施の形態のコア材４６ａは、例えば銅（Ｃｕ）からなる。また、コア材４６ａの周囲には、前記実施の形態１と同様に、コア材４６ａの表面を覆う金属膜４６ｂが形成されている。金属膜４６ｂは、半田材１２との接触界面で銅が溶解することを抑制する観点から、例えば、ニッケル（Ｎｉ）から成る。なお、金属膜４６ｂについては、必ずしもコア材４６ａの表面（周囲）に形成されていなくても良い。
【０１０７】
コア材４６ａを構成する銅は、半田材１２よりも電気伝導率が高い。このため、コア材４６ａを含むコアボール４６が、半田ボール１０内に内包されることにより、半田ボール１０の電気抵抗を低減することができる。つまり、ＢＧＡ１の電気特性を向上させることができる。また、コア材４６ａを構成する銅は、半田材１２よりも熱伝達率が高い。このため、コア材４６ａを含むコアボール４６が、半田ボール１０内に内包されることにより、半田ボール１０の熱伝達率を向上させることができる。つまり、ＢＧＡ１の放熱特性を向上させることができる。また、電流密度の増加に伴うエレクトロマイグレーション対策にも有効である。
【０１０８】
ここで、前記実施の形態１で説明した図５４や図５５に示すコアボール１０２が金属から成るコア材を有している場合であっても、前記実施の形態１の半導体装置の実装工程で説明した課題は、発生する。したがって、前記実施の形態１で説明したコア材１１ａ、金属膜１１ｂ、コアボール１１を、本実施の形態のコア材４６ａ、金属膜４６ｂ、コアボール４６と置き換えて適用することにより、前記実施の形態１で説明した効果が得られる。また、前記実施の形態２で説明したコア材１１ａ、金属膜１１ｂ、コアボール１１を、本実施の形態のコア材４６ａ、金属膜４６ｂ、コアボール４６と置き換えて適用することにより、前記実施の形態２で説明した効果が得られる。
【０１０９】
なお、前記実施の形態１および前記実施の形態２では、ボールマウント工程のリフロー工程において、配線基板２５の下面３ｂを下方に向けた状態で、半田ボール１５、または半田ボール１０を加熱することにより、コアボール１１が半田材１２内で移動して、ランド３ｄ側に寄せることができることを説明した。本実施の形態においても、コア材４６ａの比重が半田材１２よりも小さければ、配線基板２５の下面３ｂを下方に向けた状態で、半田ボール１５、または半田ボール１０を加熱することで、図２８に示すように、複数のコアボール４６の中心が半田ボール１０の中心よりもランド３ｄ側に位置するように配置することができる。例えば、本実施の形態では、銅（Ｃｕ）からなるコア材４６ａは半田材１２よりも比重が小さい。ただし、樹脂からなるコア材１１ａの場合よりも半田材１２との比重差が小さくなるので、コアボール４６が半田材１２内で移動するために要する時間は長くなる。また、コア材４６ａが、半田材１２よりも比重が大きく、溶融した半田の対流の影響を受けない場合には、前記実施の形態１、前記実施の形態２とは反対に、配線基板２５の下面３ｂを上方に向けた状態で、半田ボール１５、または半田ボール１０を加熱する。これにより、複数のコアボール４６の中心が半田ボール１０の中心よりもランド３ｄ側に位置するように配置することができる。
【０１１０】
（実施の形態４）
次に、前記実施の形態１で説明した半田ボール１０の変形例について説明する。なお、本実施の形態では、前記実施の形態１で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１で説明した図面を引用して説明する。図２９は、前記実施の形態１に対する変形例である半田ボールの内部構造を示す拡大断面図である。また、図３０は図２０に示す半田ボール配置工程の変形例を示す拡大断面図である。また、図３１および図３２は、図２０に示す半田ボール配置工程の別の変形例を示す拡大断面図である。なお、図２９は、半田ボールが搭載される配線基板の下面と平行な方向に切断した状態を示す横断面図となっている。
【０１１１】
図２９に示す半田ボール４７と、例えば図４に示す前記実施の形態１の半田ボール１０との相違点は以下である。まず、第１の相違点は、半田ボール４７は、直径の異なる複数のコアボール１１、４６を有している点である。言い換えれば、半田ボール４７は、直径Ｗ２を有するコアボール１１と、直径Ｗ２よりも小さい直径Ｗ３を有するコアボール４６を有している。また、第２の相違点は、半田ボール４７は、異なる材料からなるコアボール１１、４６を有している点である。例えば実施の形態では、半田ボール４７は、樹脂からなるコア材１１ａを有するコアボール１１と、金属（例えば銅）からなるコア材４６ａを有するコアボール４６を有している。また、第３の相違点は、半田ボール４７は、三つのコアボールを有している点である。
【０１１２】
このように、一つの半田ボール４７内に直径の異なる複数のコアボール１１、４６を配置する実施態様は、本実施の形態のように、異なる材料からなるコアボール１１、４６を混在させる構成に適用すると、特に有効である。例えば、本実施の形態では、樹脂からなるコア材１１ａを有するコアボール１１の直径Ｗ２は、金属（例えば銅）からなるコア材４６ａを有するコアボール４６の直径Ｗ３よりも大きくなっている。これにより、直径の大きいコアボール１１により、前記実施の形態１で説明した応力緩和効果が得られる。また、直径の小さいコアボール４６を配置することにより、半田ボール４７の電気抵抗の増加、あるいは、放熱特性の低下を抑制することができる。
【０１１３】
ここで、応力緩和効果を向上させる観点からは、樹脂から成るコア材１１ａの直径を大きくすることが好ましい。一方、電気抵抗の増加、あるいは、放熱特性の低下を抑制する観点からは、電気あるいは熱の伝達経路の断面積を大きくすれば良い。したがって、電気や熱の伝達方向に対して直交方向の断面において、コアボール１１の周囲にコアボール４６が配置されていれば、コアボール４６の直径Ｗ３は小さくても良い。本実施の形態の半田ボール４７は、前記実施の形態１〜前記実施の形態３で説明した製造方法の何れかを用いて製造している。このため、各コアボール１１、４６は、それぞれ、前記実施の形態１〜前記実施の形態３で説明したリフロー工程において、ランド３ｄ側に向かって移動する。この結果、電気や熱の伝達方向、すなわち、ＢＧＡ１の厚さ方向に対して直交方向（例えば図３に示すインタポーザ基板３の下面３ｂに沿った方向）の断面では、図２９に示すようにコアボール１１の周囲にコアボール４６が配置されることとなる。つまり、応力緩和効果を向上させ、かつ、電気抵抗の増加、あるいは、放熱特性の低下を抑制することができる。
【０１１４】
本実施の形態の半田ボール４７を形成する方法として、前記実施の形態１で説明したボールマウント工程を応用して適用する場合には、例えば以下のように行う。すなわち、図３０に示すように、開口径の異なる複数の貫通孔４８ａ、４８ｂが、それぞれランド３ｄ上に形成されたマスク４８を用いて行う。そして、半田ボール４７を形成する半田ボール１５の直径も、内包されるコアボール１１、４６の直径に応じて異なる直径とする。つまり、コアボール１１が内包される半田ボール１５の直径は、コアボール４６が内包される半田ボール１５の直径よりも大きくなっている。そして、半田ボール配置工程では、先に大きい方の半田ボール１５（コアボール１１が内包される半田ボール１５）を開口径の大きな貫通孔４８ａ内に配置する。ここで、貫通孔４８ｂの開口径は、コアボール１１が内包される半田ボール１５の直径よりも小さくなっており、これにより、選択的に貫通孔４８ａ内に配置することができる。続いて、小さい方の半田ボール１５（コアボール４６が内包される半田ボール１５）を貫通孔４８ａよりも開口径が小さい貫通孔４８ｂ内に配置する。この時、貫通孔４８ａ内には既にコアボール１１が内包される半田ボール１５が配置されているので、コアボール４６が内包される半田ボール１５を貫通孔４８ｂ内に配置することができる。つまり、構成材料の異なる半田ボール１５を選択的に混載することができる。なお、図３０は、一断面の部分拡大図なので、一つのランド３ｄに対応して一つの貫通孔４８ａと一つの貫通孔４８ｂを示している。しかし、図示は省略するが、別の断面には、貫通孔４８ｂがさらにもう一つ形成されている。つまり、一つのランド３ｄに対応して一つの貫通孔４８ａと二つの貫通孔４８ｂが形成されている。これにより、図２９に示すように一つの半田ボール４７内に一つのコアボール１１と二つのコアボール４６を内包させることができる。
【０１１５】
また、前記実施の形態１と同様に、コアボール１１が内包される半田ボール１５とコアボール４６が内包される半田ボール１５の直径を揃える場合には、例えば、図３１および図３２に示すように吸着治具４９を用いて構成材料の異なる半田ボール１５を順次吸着搬送して、配置することで、選択的に混載することができる。まず、図３１に示すように、吸着治具４９に形成された複数の吸着口４９ａで、コアボール４６がそれぞれ内包される複数の半田ボール１５を吸着保持する。そして、ランド３ｄ上に形成された複数の貫通孔のうちの貫通孔４０ａ上に搬送した後、吸着力を開放し、貫通孔４０ａ内に配置する。続いて、図３２に示すように吸着治具４９に形成された複数の吸着口４９ａで、コアボール１１がそれぞれ内包される複数の半田ボール１５を吸着保持する。そして、ランド３ｄ上に形成された複数の貫通孔のうちの貫通孔４０ａの隣に配置される貫通孔４０ｂ上に搬送した後、吸着力を開放し、貫通孔４０ｂ内に配置する。これにより、一つのランド３ｄ上に構成材料の異なる複数の半田ボール１５を選択的に混載することができる。なお、図３１および図３２に示す吸着治具４９を用いる方法の場合、吸着治具により、半田ボール１５の配置位置を位置決めすることができるので、マスク４０を用いずに配置することもできる。しかし、吸着開放後に半田ボール１５が転がってしまうことを防止する観点から、図３１および図３２に示すようにマスク４０をガイドとして用いることが好ましい。
【０１１６】
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１〜前記実施の形態３で説明した半導体装置およびその製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１〜前記実施の形態３で説明した発明を適用することができる。
【０１１７】
また、本実施の形態では、半田ボール４７は、直径の異なる複数のコアボール１１、４６を有しているという第１の構成と、半田ボール４７は、異なる材料からなるコアボール１１、４６を有しているという第２の構成を組み合わせた例について説明したが、これらを独立して適用することもできる。例えば、前記実施の形態１において、半田ボール１０が、直径の異なる複数のコアボール１１を有する構成とすることもできる。また例えば、前記実施の形態１において、半田ボール１０が、直径が揃っており、かつ、異なる材料からなるコアボール１１、４６を有している構成とすることもできる。
【０１１８】
（実施の形態５）
次に、前記実施の形態１で説明した半田ボール１０を、ＢＧＡ１とは別タイプのパッケージに適用した実施態様について説明する。詳しくは、本実施の形態では、前記実施の形態１で説明した半田ボール１０の構造および形成方法を、所謂、ＷＰＰ（Wafer Process Package）型の半導体装置に適用した実施態様について説明する。ＷＰＰは、半導体チップ上に再配線層を形成し、平面視において、電極パッドの位置とは異なる位置に、外部端子を形成する再配線技術を適用した半導体パッケージである。また、ＷＰＰでは、再配線層を形成する工程を、半導体ウエハを個片化する前に行うので、半導体素子などを形成する微細加工技術を適用することができる。このため、前記実施の形態１のように、配線基板上に半導体チップを搭載し、これらを電気的に接続する半導体パッケージと比較して、平面積の小型化や薄型化の点で、さらに有利である。このような半導体装置は半導体ウエハを個片化する前に、再配線層を形成することから、ＷＰＰ、あるいは、ＷＬ−ＣＳＰ（Wafer Level Chip Scale Package）と呼称される。なお、本実施の形態では、前記実施の形態１または前記実施の形態２で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態１または前記実施の形態２との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態１または前記実施の形態２で説明した図面を引用して説明する。
【０１１９】
＜半導体装置の構造＞
図３３は本実施の形態の半導体装置の全体構造を示す平面図、図３４は図３３のＨ−Ｈ線に沿った拡大断面図である。なお、図３３では、見易さのため、半導体チップおよびＷＰＰの端子数を減らして示している。
【０１２０】
本実施の形態の半導体装置であるＷＰＰ５１は、表面２ａ、表面２ａに形成される複数の電極パッド（ボンディングパッド）２ｃ、および表面２ａとは反対側に位置する裏面２ｂを有する半導体チップ２を有している。図３４に示すように、半導体チップ２は、例えばシリコン（Ｓｉ）からなる基材である半導体基板２ｄを有し、半導体基板２ｄの主面２ｄａには、半導体素子形成領域２ｅが配置され、半導体素子形成領域２ｅに、例えばトランジスタやダイオードなど、複数の半導体素子が形成されている。これらの半導体素子は、主面２ｄａ上に形成された配線層（第１配線層、チップ配線層）２ｆを介して複数の電極パッド２ｃにそれぞれ電気的に接続されている。詳しくは、半導体素子は、配線層２ｆ内に形成された複数の内部配線（内部配線）２ｇａおよび配線層の最上層に形成された複数の表面配線（配線、最上層配線）２ｇｂを介して、電極パッド２ｃに電気的に接続されている。なお、電極パッド２ｃは表面配線２ｇｂと一体に形成されている。配線２ｇａは、例えば銅（Ｃｕ）からなる埋め込み配線であり、配線層２ｆに形成される絶縁層２ｈに溝あるいは孔を形成し、この溝あるいは孔に銅などの導電性金属材料を埋め込んだ後、表面を研磨して配線を形成する、所謂、ダマシン技術により形成されている。絶縁層２ｈは、例えば、炭素を含む酸化シリコン（ＳｉＯＣ）や、テトラ・エチル・オルト・シリカート（ＴＥＯＳ）などの半導体化合物からなる無機絶縁層である。また、配線２ｇａは、複数の半導体素子を電気的に接続して集積回路を形成するが、この配線経路の引き回しスペースを確保するため、複数の絶縁層２ｈを介して複数層に積層されている。配線層２ｆの最上層には、電極パッド２ｃ、電極パッド２ｃと一体に形成され、配線２ｇａを介して複数の電極パッド２ｃと半導体素子とをそれぞれ電気的に接続する表面配線２ｇｂが形成されている。電極パッド２ｃおよび表面配線２ｇｂは、例えばアルミニウム（Ａｌ）からなり、表面２ａを保護するパッシベーション膜となる絶縁層２ｋに覆われている。この絶縁層２ｋは、絶縁層２ｈとの密着性を向上させる観点から、絶縁層２ｈと同様に、例えば、酸化シリコン（ＳｉＯ）や、窒化シリコン（ＳｉＮ）などの半導体化合物からなる無機絶縁層である。また、電極パッド２ｃを半導体チップ２の外部端子とするため、電極パッド２ｃの表面２ａにおいて、絶縁層２ｋに開口部が形成され、電極パッド２ｃは、該開口部において、絶縁層２ｋから露出している。
【０１２１】
また、ＷＰＰ５１は、半導体チップ２の表面２ａ上に形成される、再配線層（配線層、第２配線層）５３を有している。再配線層５３は、半導体チップ２の表面２ａと対向する下面（主面、裏面）５３ｂおよび下面５３ｂとは反対側の上面（主面、表面）５３ａを有している。上面５３ａには、複数のランド部（バンプランド）５３ｃが形成され、再配線層５３に形成された複数の配線（再配線）５３ｄを介して、半導体チップ２の複数の電極パッド２ｃと、それぞれ電気的に接続される。そして、各ランド部５３ｃのそれぞれには、前記実施の形態１で説明した半田ボール１０が接合されている。つまり、本実施の形態では、半田ボール１０がＷＰＰ５１の外部端子となっている。ＷＰＰ５１は、電極パッド２ｃ上に再配線層５３を形成することにより、外部端子となる半田ボール１０の平面位置を電極パッド２ｃと異なる位置に変更している。そして半田ボール１０の位置をＷＰＰ５１を実装する実装基板の端子（例えば、図５に示す実装基板２０の端子２１参照）の配置に対応させることができるので、半田ボール１０を介して実装基板の端子と接続することができる。つまり、前記実施の形態１で説明したインタポーザ基板３を介さずに、実装基板に搭載できるので、実装高さを低減することができる。ＷＰＰ５１は、半導体チップ２上に再配線層５３を形成するので、その平面寸法は、半導体チップ２の表面２ａの平面寸法と同じにすることができる。このため、前記実施の形態１で説明したＢＧＡ１と比較して、実装面積を低減することができる。
【０１２２】
本実施の形態の再配線層５３は、例えば以下のように構成されている。すなわち、絶縁層２ｋ上には、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｅが形成されている。絶縁膜５３ｅ上には、例えば、銅にニッケル膜が積層された導電性金属材料からなる配線５３ｄが所定のパターンで形成されている。ここで、配線５３ｄと絶縁層２ｋとの間に絶縁膜５３ｅを形成するのは、例えば、配線５３ｄと半導体チップ２の表面２ａに形成される半導体素子や配線２ｇａとの間に寄生容量が形成され、ノイズなど、特性低下の原因となることを防止ないしは抑制するためである。したがって、絶縁膜５３ｅは、誘電率の低い材料で構成することが好ましい。そこで、本実施の形態では、絶縁膜５３ｅとして無機絶縁層である絶縁層２ｈ、２ｋよりも誘電率の低い有機絶縁膜であるポリイミド樹脂、ベンゾ・シクロ・ブテン（ＢＣＢ）膜、またはポリ・ベンゾ・オキサゾール（ＰＢＯ）等を用いている。また、寄生容量の形成を防止ないしは抑制する観点からは、絶縁膜５３ｅの厚さは厚い程良い。例えば、本実施の形態では、絶縁膜５３ｅの厚さは、下層に配置される絶縁層２ｋの厚さよりも厚い。また、配線５３ｄと電極パッド２ｃを電気的に接続するため、電極パッド２ｃの少なくとも一部は、絶縁膜５３ｅから露出している。また、配線５３ｄ上には、例えばポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｆが形成されている。絶縁膜５３ｆは配線５３ｄを酸化、腐食、マイグレーション、短絡、または破損から保護する保護膜として形成されている。また、ＷＰＰ５１を実装基板に実装した後で、外部端子である半田ボール１０に加わる応力を吸収して緩和する観点から弾性の低い材料で構成することが好ましい。そこで、本実施の形態では、絶縁膜５３ｆとして無機絶縁層である絶縁層２ｈ、２ｋよりも弾性が低い有機絶縁膜であるポリイミド樹脂を用いている。絶縁膜５３ｆの配線５３ｄと重なる領域の一部には、開口部が形成され、ランド部５３ｃは、開口部において、絶縁膜５３ｆから露出している。このランド部５３ｃには、ＷＰＰ５１の外部端子となる半田ボール１０が接合されている。つまり、配線５３ｄは、ＷＰＰ５１の外部端子の平面位置を電極パッド２ｃと異なる位置に変更する引き出し配線として機能している。なお、配線５３ｄは、電極パッド２ｃと接合されるボンディング部、半田ボール１０と接合されるランド部５３ｃ、およびボンディング部からランド部５３ｃまで延在する延在部からなるが、ボンディング部およびランド部５３ｃは、それぞれ接合される電極パッド２ｃ、半田ボール１０との接合面積を広く確保し、接合信頼性を向上させる観点から、延在部よりも広い幅で形成されている。
【０１２３】
ここで、ＷＰＰ型の半導体装置の場合、主として、シリコンなどの半導体材料で構成されるため、半導体基板の厚さが十分に厚ければ、前記実施の形態１で説明したインタポーザ基板３と比較すると、反りは発生し難い。しかし、本実施の形態のＷＰＰ５１のように、半導体チップ２の片面側（表面２ａ側）をポリイミド樹脂などの絶縁膜５３ｆで覆った構造では、絶縁膜５３ｆと、半導体チップ２との線膨張係数の違いに起因して、反りが発生する。特に、半導体チップ２の裏面２ｂ側を研削し、薄型化を図った場合、半導体チップ２の剛性が低下するため、反りが発生し易い。このため、前記実施の形態１で説明したＢＧＡ１と同様に、ＷＰＰ５１においても、反りに起因した実装不良を抑制する必要がある。
【０１２４】
そこで、本実施の形態では、前記実施の形態１で説明した実装不良を抑制する観点から、複数のコアボール１１を有する半田ボール１０をランド部５３ｃに接合している。これにより、本実施の形態のＷＰＰ５１は、前記実施の形態１で説明した効果が得られる。なお、半田ボール１０およびその周辺の構造については、前記実施の形態１で説明した、インタポーザ基板３を再配線層５３、下面３ｂを上面５３ａ、ランド３ｄをランド部５３ｃ、ソルダレジスト膜３ｇを絶縁膜５３ｆ、とそれぞれ置き換えて適用することができるので、重複する説明は省略する。
【０１２５】
＜半導体装置の製造工程＞
次に、ＷＰＰ５１の製造方法について、前記実施の形態１で説明したＢＧＡ１の製造方法との相違点を中心に、簡単に説明する。図３５は、本実施の形態の半導体装置の製造方法の組み立てフローを示す説明図である。図３５に示すように、本実施の形態の半導体装置は、半導体ウエハ準備工程、再配線層形成工程、裏面研削工程、ボールマウント工程、個片化工程、および検査工程を有している。
【０１２６】
１．半導体ウエハ準備工程
まず、半導体ウエハ準備工程では、図３６および図３７に示すウエハ（半導体ウエハ）５５を準備する。図３６は、本実施の形態の半導体ウエハ準備工程で準備する半導体ウエハの主面側の平面を示す平面図である。また図３７は図３６に示す半導体ウエハの一部の断面構造を示す拡大断面図である。ウエハ５５は、略円形の平面形状を成し、有する表面２ａおよび表面２ａの反対側に位置する裏面５５ｂ（図３７参照）を有している。なお、ウエハ５５の表面２ａは図３４に示す半導体チップ２の表面２ａに対応している。また、ウエハ５５は、複数のデバイス領域５５ａを有し、各デバイス領域５５ａが、それぞれ図３３に示すＷＰＰ５１に相当する。したがって、図３６に示す複数のデバイス領域５５ａには、それぞれ図３３、図３４を用いて説明した、半導体チップ２が有する半導体素子、配線層２ｆ、表面配線２ｇｂ、および電極パッド（ボンディングパッド）２ｃが形成されている。また、図３６に示すように複数のデバイス領域５５ａのうちの隣り合うデバイス領域５５ａの間には、ダイシング領域５５ｃが形成されている。ダイシング領域５５ｃは格子状に形成され、ウエハ５５の表面２ａ上を複数のデバイス領域５５ａに区画している。
【０１２７】
図３７に示すウエハ５５は、例えば、以下のように形成する。まず、基材となる略円形のウエハ（例えば、シリコンウエハ）である半導体基板２ｄを準備して、その主面２ｄａの半導体素子形成領域２ｅに、複数の半導体素子を形成する。次に、主面２ｄａ上に配線層２ｆを形成し、複数の配線２ｇａと複数の半導体素子を電気的に接続する。次に配線層２ｆの上面に表面配線２ｇｂおよび電極パッド２ｃを形成する。表面配線２ｇｂは、電極パッド２ｃと一体に形成され、かつ、配線層２ｆの上面まで引き出された複数の配線２ｇａと電気的に接続されるので、複数の電極パッド２ｃと複数の半導体素子は本工程で電気的に接続される。次に、配線層２ｆ上に絶縁層２ｋを形成し、配線層２ｆを覆った後、エッチング法により、開口部を形成し、電極パッド２ｃの一部を絶縁層２ｋから露出させる。
【０１２８】
２．再配線層形成工程
次に、図３８に示すように、ウエハ５５上に再配線層５３を形成する。図３８は、図３７に示す半導体ウエハ上に再配線層を形成した状態を示す拡大断面図である。また、図３９〜図４４は、図３８に示す再配線層を形成する工程の詳細を示す説明図である。
【０１２９】
まず、図３９に示すように、ウエハ５５の表面２ａ上に、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｅを形成する（第１絶縁膜形成工程）。その後、電極パッド２ｃ上において、絶縁膜５３ｅに開口部を形成し、電極パッド２ｃを露出させる（電極パッド露出工程）。次に、図４０に示すように、絶縁膜５３ｅ上および電極パッド２ｃの露出面上に、シード層となる導体膜５３ｓを、例えば、スパッタ法により形成する（シード層形成工程）。この導体膜５３ｓは、例えばクロム（Ｃｒ）から成り、図３４に示す配線５３ｄの一部を構成する。次に、図４１に示すように、導体膜５３ｓ上にレジスト膜（めっきレジスト膜）５４を配置した後、パターニングする（第１レジスト膜形成工程）。レジスト膜５４のパターニングでは、図３４に示す配線５３ｄを形成する領域を取り除くようにパターニングする。次に、図４２に示すように、レジスト膜５４の存在下で、電解めっき法により、配線５３ｄを形成する。本実施の形態では、例えば、銅（Ｃｕ）膜、ニッケル（Ｎｉ）膜の電解めっき膜を順次形成する（再配線形成工程）。本工程により、配線５３ｄ（ランド部５３ｃを含む）が形成される。次に、図４３に示すように、レジスト膜５４（図４２参照）および配線５３ｄが形成された領域以外の不要な導体膜５３ｓを取り除く（シード層除去工程）。次に、図４４に示すように、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｆを形成する（第２絶縁膜形成工程）。その後、図３８に示すようにランド部５３ｃ上において、絶縁膜５３ｆに開口部を形成し、ランド部５３ｃを絶縁膜５３ｆから露出させる（ランド部露出工程）。以上の工程により、図３８に示す再配線層５３が形成される。
【０１３０】
３．裏面研削工程
次に、裏面研削工程では、ウエハ５５の裏面５５ｂ（図３８参照）を研削する。図４５は、図３８に示す半導体ウエハを研削する工程を示す拡大断面図である。本工程では、ウエハ５５の厚さが、図３４に示すＷＰＰ５１の厚さとなるまで（図４５に示す裏面２ｂの位置まで）、裏面側を研削する。
【０１３１】
ＷＰＰ５１の厚さを薄くする方法として、基材となるウエハ（本実施の形態ではシリコンウエハ）の厚さを予め薄くしておく方法も考えられる。しかしこの場合、極端に薄くすると基材となるウエハに半導体素子などを形成する各工程において、ハンドリング性が低下し、ウエハが破損する原因となる。そこで、本実施の形態では、ウエハ５５の表面２ａ側に、再配線層５３を形成するまでの各工程では、ハンドリング性の低下を防止できる程度の第１の厚さを有するウエハに対して加工を施し、その後、裏面５５ｂ側を研削して第１の厚さよりも薄い第２の厚さとする。これにより、製造工程中のウエハの破損を防止しつつ、得られるＷＰＰ５１の厚さを薄くすることができる。
【０１３２】
本工程における研削方法は、特に限定されるものではないが、例えば砥石などの研削部材（図示は省略）を用いてウエハ５５の裏面５５ｂ（図３８参照）を研削することができる。また、研削後のウエハ５５の裏面２ｂ（図４５参照）に研削時の残渣等が残留することを防止するため、例えば研磨粒子（図示は省略）などを用いて、裏面２ｂにポリシング（研磨）加工を行うことが好ましい。本工程においては、ウエハ５５の表面２ａ側、すなわち、再配線層５３が形成された面を覆う保護テープ（保護シート；図示は省略）を張り付けた状態で研削することが好ましい。研削工程中に表面２ａ側を外力の印加等による破損から保護するためである。
【０１３３】
４．ボールマウント工程
次に、ボールマウント工程では、図４６に示すように、ランド部５３ｃに接合される半田ボール１０を形成する。図４６は、図４５に示すランド部に半田ボールを接合した状態を示す拡大断面図である。
【０１３４】
本工程では、前記実施の形態１、または、前記実施の形態２で説明したボールマウント工程を適用して半田ボール１０を形成することができる。前記実施の形態１で説明したボールマウント工程を適用する場合には、まず、ランド部５３ｃの上方から、ランド部５３ｃ上に、接合材（フラックス材やクリーム半田）を介して、複数の半田ボール１５（図２０参照）を配置する。次に、リフロー工程として、複数の半田ボール１５に熱を加え、複数の半田ボール１５を一体化させて、ランド部５３ｃに接合し、半田ボール１０を形成する。また、前記実施の形態２で説明したボールマウント工程を適用する場合には、まず、複数のコアボール１１（図２６参照）を有する半田ボール１０（図２６参照）を予め形成する。次に、ランド部５３ｃの上方から、ランド部５３ｃ上に、接合材（フラックス材やクリーム半田）を介して、半田ボール１０を配置する。次に、リフロー工程として、半田ボール１０に熱を加え、ランド部５３ｃに接合する。図４６に示すように、リフロー工程では、半導体ウエハの表面２ａ（言い換えれば、再配線層５３の上面５３ａ）が下方に向いた状態で半田ボール１５または半田ボール１０を加熱する。言い換えれば、半田ボール１５または半田ボール１０が、ランド部５３ｃよりも下方に配置された状態で加熱する。これにより、半田材１２よりも比重の軽いコアボール１１は、半田材１２内で移動するので、半田ボール１０内において、複数のコアボール１１を、ランド部５３ｃ側に寄せて配置することができる。なお、本工程は、前記した裏面研削工程の前に行うこともできるが、裏面研削工程において、半田ボール１０の直径が大きい場合には、高度な技術が必要であることから、裏面研削工程の後で行うことが好ましい。
【０１３５】
５．個片化工程
次に、個片化工程では、図３６に示すダイシング領域５５ｃに沿ってウエハ５５を分割し、デバイス領域５５ａ毎に個片化して、図３３に示すＷＰＰ５１を、複数取得する。本実施の形態では、例えば、本実施の形態では、ダイシングブレードなどの切断治具（回転刃）を用いて、ダイシング領域５５ｃを切削し、複数のＷＰＰ５１に個片化する。
【０１３６】
６．検査工程
次に、検査工程では、ＷＰＰ５１の外観検査や電気的試験などを行う。本工程に含まれる電気的試験の方法は、前記実施の形態１で説明した検査工程と同様なので、重複する説明は省略する。
【０１３７】
以上の各工程により、図３３に示すＷＰＰ５１が完成する。その後、出荷、あるいは、図６に示す実装基板２０に実装する。
【０１３８】
＜変形例＞
ところで、本実施の形態で説明したＷＰＰ５１の変形例として、図４７に示すように、ランド部５７が、絶縁膜５３ｆの上面５３ａから突出したＷＰＰ５６に適用することもできる。図４７は、図３４に示す半導体装置の変形例を示す拡大断面図である。図４７に示すランド部５７は、例えば、銅（Ｃｕ）層、ニッケル（Ｎｉ）層が順次積層された導体であって、柱状（ポスト状）に形成されている。ランド部５７の下面５７ｂ側は、再配線層５３の配線（再配線）５３ｄと電気的に接続され、上面５７ａ側は、絶縁膜５３ｆの上面５３ａ上に突出している。言い換えれば、ランド部５７の側面５７ｃの一部は、絶縁膜５３ｆから露出している。
【０１３９】
このように、ランド部５７の上面５７ａを、絶縁膜５３ｆの上面５３ａ上に突出させることで、ＷＰＰ５６を実装基板に実装する実装工程において、絶縁膜５３ｆの上面５３ａと実装基板の実装面との間にクリアランスを確保することができる。また、ランド部５７の側面５７ｃの一部を、絶縁膜５３ｆから露出させて、側面５７ｃにも半田ボール１０の半田材１２を接合させることで、半田材１２の接合面積が増加する。このため、半田ボール１０とランド部５７の接合強度を向上させることができる。
【０１４０】
ここで、本実施の形態のランド部５７は、図４７に示すように、上面５７ａの中央部５７ｄが、周縁部５７ｅに対して窪んだ形状となっている。言い換えれば、上面５７ａの中央部５７ｄは、周縁部５７ｅよりも低い段差部となっている。上面５７ａの中央部５７ｄと周縁部５７ｅの高低差は、例えば８μｍ程度である。また、周縁部５７ｅの外形寸法は、例えば、直径約２２０μｍの円形であり、中央部５７ｄの外形寸法は、直径約２００μｍの円形となっている。このように、ランド部５７の上面５７ａに段差部を設けることで、前記したボールマウント工程において、半田ボール１５あるいは半田ボール１０を配置する際に、安定的に配置することができる。本実施の形態のように、ランド部５７の上面５７ａに段差部を設けると、ボールマウント工程において、半田ボール１５あるいは半田ボール１０の中心が段差部内に配置されるように配置することで、半田ボール１５あるいは半田ボール１０の位置が安定するからである。特に、半田ボール１０とランド部５７を接合する接合材として、フラックス材を用いる場合、半田ボール配置工程で半田ボールの位置がずれた状態でリフロー工程を行うと、クリーム半田を用いる場合と比較して半田ボールの接合不良が発生し易い。したがって、本変形例は、接合材として半田成分を含まないフラックス材を用いる場合に適用して特に有効である。
【０１４１】
次に、ランド部５７の形成方法について、図３９〜図４４を用いて説明した再配線形成工程との相違点を説明する。図４８〜図５２は、図４７に示す再配線層を形成する工程の詳細を示す説明図である。
【０１４２】
図４７に示すＷＰＰ５６の製造方法では、前記した再配線層形成工程の第１レジスト膜形成工程において、図４８に示すように、配線５３ｄ（図４７参照）を形成する予定領域の一部（図４７に示すランド部５７を形成する予定領域）のレジスト膜５８を残すようにパターニングする（第１レジスト膜形成工程）。次に、図４９に示すように、レジスト膜５４、５８の存在下で、電解めっき法により、配線５３ｄを形成する（再配線形成工程）。この時、レジスト膜５８が配置された領域には、電解めっき膜が形成されないので、レジスト膜５８の直下では、導体膜５３ｓが配線５３ｄから露出した状態となる。次に、図４９に示すレジスト膜５４、５８を取り除く（第１レジスト膜除去工程）。次に、図５０に示すように、配線５３ｄ上にレジスト膜（めっきレジスト膜、第２レジスト膜）５９を配置した後、パターニングする（第２レジスト膜形成工程）。レジスト膜５９のパターニングでは、図４７に示すランド部５７を形成する予定領域を取り除くようにパターニングする。詳しくは、配線５３ｄの内側において、導体膜５３ｓが露出する領域、およびその周囲の配線５３ｄの一部がレジスト膜５９から露出するように開口部５９ａを形成する。次に、図５１に示すように、ランド部５７を形成する（ランド部形成工程）。本実施の形態では、例えば、銅（Ｃｕ）膜、ニッケル（Ｎｉ）膜の電解めっき膜を順次形成する。レジスト膜５９の開口部５９ａに電解めっき法により、金属膜を成膜すると、開口部５９ａの底面の形状に倣ってランド部５７が形成される。本実施の形態では、前記第２レジスト膜形成工程において、配線５３ｄの一部がレジスト膜５９から露出するように開口部５９ａを形成しているため、開口部５９ａの底面には、配線５３ｄと導体膜５３ｓの段差が形成されている。このため、本工程で形成されるランド部５７の上面５７ａは、上面５７ａの中央部５７ｄが、周縁部５７ｅに対して窪んだ形状となる。次に、図５１に示すレジスト膜５９および配線５３ｄ、ランド部５７が形成された領域以外の不要な導体膜５３ｓを取り除く（シード層除去工程）。次に、図５２に示すように、配線５３ｄ上を覆うように、例えば、ポリイミド樹脂などの有機化合物からなる絶縁膜（有機絶縁膜）５３ｆを形成する（第２絶縁膜形成工程）。本工程では、ランド部５７の側面５７ｃの一部が露出するように、ランド部５７よりも薄く絶縁膜５３ｆを形成する。以上の工程により、ランド部５７の側面５７ｃが絶縁膜５３ｆから露出した再配線層５３を形成することができる。
【０１４３】
なお、本実施の形態の半導体装置の製造方法は、上記した相違点を除き、前記実施の形態１〜前記実施の形態４で説明した半導体装置およびその製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態１〜前記実施の形態４で説明した発明を適用することができる。
【０１４４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４５】
例えば、前記実施の形態５で説明した再配線層５３を形成せず、図５３に示すように、半導体チップ２の電極パッド（ボンディングパッド）２ｃに半田ボール１０を接合される半導体装置６０に適用することができる。図５３は、図３４に示す半導体装置の変形例を示す拡大断面図である。半導体装置６０の製造方法では、例えば、前記実施の形態５で説明したＷＰＰ５１の製造方法において、ランド部５３ｃを電極パッド２ｃと、再配線層５３の上面５３ａを半導体ウエハの表面２ａと、それぞれ置き換えて適用することができる。また、例えば、図５３に示す半田ボール１０を、前記実施の形態２〜前記実施の形態３で説明した半田ボール１０あるいは半田ボール４７と置き換えて適用することができる。図５３に示す半導体装置６０は、実装基板上に直接実装する他、例えば、複数の半導体チップを積層し、これら複数の半導体チップ間を、半田ボールを介してそれぞれ電気的に接続する、所謂、チップオンチップ構造の半導体装置に組み込む半導体チップとして用いることができる。
【０１４６】
また、例えば、図５３に示す半導体装置６０の変形例として、半田ボール１０と電極パッド２ｃとの間に、アンダバンプメタル膜（アンダバンプ導体膜）を介在させて、アンダバンプメタル膜上に、前記実施の形態１〜前記実施の形態３で説明した半田ボール１０あるいは半田ボール４７を接合する半導体装置にも適用できる。このように、電極パッド２ｃ上にアンダバンプメタル膜を形成し、アンダバンプメタル膜を形成する構造は、前記実施の形態５で説明したＷＰＰ５１の変形例として考えることもできる。すなわち、前記実施の形態５では、電極パッド２ｃ上に再配線層５３を形成することにより、外部端子となる半田ボール１０の平面位置を電極パッド２ｃと異なる位置に変更した。しかし、この変形例として、電極パッド２ｃの直上にアンダバンプメタル膜を介して半田ボール１０を接続する構造のＷＰＰとすることもできる。
【産業上の利用可能性】
【０１４７】
本発明は、外部端子として、半田ボールを備える半導体装置に利用可能である。
【符号の説明】
【０１４８】
１ ＢＧＡ（半導体装置）
２ 半導体チップ
２ａ 表面
２ｂ 裏面
２ｃ 電極パッド（ボンディングパッド）
２ｄ 半導体基板
２ｄａ 主面
２ｅ 半導体素子形成領域
２ｆ 配線層
２ｇａ 配線（内部配線）
２ｇｂ 表面配線
２ｈ、２ｋ 絶縁層
３ インタポーザ基板（配線基板）
３ａ 上面
３ｂ 下面
３ｃ ボンディングリード
３ｄ ランド（バンプランド）
３ｄ１ 銅膜
３ｄ２ めっき膜
３ｅ 配線
３ｆ、３ｇ ソルダレジスト膜
３ｈ コア層
３ｋ 開口部
４ ワイヤ（導電性部材）
５ 接着材
６ 封止樹脂
６ａ 封止用樹脂
６ｂ 一括封止体
１０ 半田ボール
１１ コアボール
１１ａ コア材
１１ｂ 金属膜
１２ 半田材
１５ 半田ボール
１６ 半田材
２０ 実装基板
２０ａ 実装面
２１ 端子
２２ クリーム半田
２３ 半田材
２５ 配線基板
２５ａ デバイス領域
２５ｂ 枠部
２５ｃ ダイシング領域
３０ 成形金型
３１ 上金型
３１ａ 下面
３１ｂ キャビティ
３２ 下金型
３２ａ 上面
３５ フラックス材
３６ スクリーンマスク
３６ａ 貫通孔
３７ スキージ
４０ マスク
４０ａ、４０ｂ 貫通孔
４１ ダイシングブレード（回転刃）
４２ 検査装置
４２ａ 電気的試験用回路
４３ プローブピン
４５ マスク
４５ａ 貫通孔
４６ コアボール
４６ａ コア材
４６ｂ 金属膜
４７ 半田ボール
４８ マスク
４８ａ、４８ｂ 貫通孔
４９ 吸着治具
４９ａ 吸着口
５１、５６ ＷＰＰ（半導体装置）
５３ 再配線層
５３ａ 上面
５３ｂ 下面
５３ｃ ランド部（バンプランド）
５３ｄ 配線（再配線）
５３ｅ、５３ｆ 絶縁膜（有機絶縁膜）
５３ｓ 導体膜（シード層）
５４ レジスト膜
５５ ウエハ
５５ａ デバイス領域
５５ｂ 裏面
５５ｃ ダイシング領域
５７ ランド部（バンプランド）
５７ａ 上面
５７ｂ 下面
５７ｃ 側面
５７ｄ 中央部
５７ｅ 周縁部
５８、５９ レジスト膜
５９ａ 開口部
６０ 半導体装置
１０１ 半田ボール
１０２ コアボール
Ｗ１、Ｗ２、Ｗ３ 直径
【特許請求の範囲】
【請求項１】
表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップと、
前記半導体チップの前記ボンディングパッドと電気的に接続される半田ボールと、
を含み、
前記半田ボールは、複数のコアボール、および前記複数のコアボールを覆う半田材を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記複数のコアボールのそれぞれの直径が、揃っていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記複数のコアボールのそれぞれの直径は、前記半田ボールの半径よりも小さいことを特徴とする半導体装置。
【請求項４】
請求項３において、
前記半田ボールは、前記ボンディングパッド、または、前記ボンディングパッドと電気的に接続されるバンプランドに接合され、
前記複数のコアボールのそれぞれの中心は、前記半田ボールの中心よりも前記ボンディングパッド、または、前記バンプランド側に配置されていることを特徴とする半導体装置。
【請求項５】
請求項４において、
複数の前記半田ボールのそれぞれは、同数の前記コアボールを含んでいることを特徴とする半導体装置。
【請求項６】
請求項１において、
前記半導体装置は、
上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数のバンプランドを有する配線基板と、
前記表面、前記表面に形成された複数の前記ボンディングパッド、および前記表面とは反対側の前記裏面を有し、前記配線基板の前記上面に搭載された前記半導体チップと、
前記半導体チップの前記複数のボンディングパッドと前記配線基板の前記複数のボンディングリードとを、それぞれ電気的に接続する複数の導電性部材と、
前記複数のバンプランドに形成された複数の前記半田ボールと、
を含み、
前記複数の半田ボールのそれぞれは、前記複数のコアボールおよび前記複数のコアボールを覆う前記半田材を有していることを特徴とする半導体装置。
【請求項７】
請求項１において、
前記半導体装置は、
前記半導体チップと、
前記半導体チップの前記表面上に形成され、前記半導体チップの前記表面と対向する下面、前記下面とは反対側の上面、および前記上面に形成され前記半導体チップの前記複数のボンディングパッドと電気的に接続される複数のバンプランドを有する再配線層と、
前記複数のバンプランドに形成された複数の前記半田ボールと、
を含み、
前記複数の半田ボールのそれぞれは、前記複数のコアボールおよび前記複数のコアボールを覆う前記半田材を有していることを特徴とする半導体装置。
【請求項８】
請求項１において、
前記複数のコアボールは、樹脂から成るコア材と、
前記コア材の表面に形成された金属膜とから成ることを特徴とする半導体装置。
【請求項９】
請求項１において、
前記複数のコアボールは、金属から成るコア材のみ、あるいは、前記金属から成る前記コア材と、前記コア材の表面に形成された金属膜とから成ることを特徴とする半導体装置。
【請求項１０】
請求項１において、
前記複数のコアボールは、樹脂から成る第１コア材と、前記第１コア材の表面に形成された金属膜とから成る第１コアボールと、金属から成る第２コア材を含む第２コアボールを含んでいることを特徴とする半導体装置。
【請求項１１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを準備する工程；
（ｂ）前記ボンディングパッド、または、前記ボンディングパッドと電気的に接続されるバンプランドの上方から、前記ボンディングパッド上、または、前記バンプランド上に、接合材を介して、複数の第１半田ボールを配置する工程；
（ｃ）前記（ｂ）工程の後、前記複数の第１半田ボールに熱を加え、前記複数の第１半田ボールを一体化させて、前記ボンディングパッド、または、前記バンプランドに接合する、第２半田ボールを形成する工程；
ここで、
前記（ｂ）工程で配置する前記複数の第１半田ボールのそれぞれは、一つのコアボール、および前記コアボールを覆う半田材を有し、
前記（ｃ）工程で形成する前記第２半田ボールは、複数の前記コアボール、および前記複数のコアボールを覆う前記半田材を有する。
【請求項１２】
請求項１１において、
前記（ａ）工程で準備する前記半導体チップの前記表面には、複数の前記ボンディングパッドが形成され、
前記複数のコアボールがそれぞれ有するコア材は、前記半田材よりも比重が軽く、
前記（ｃ）工程では、
前記複数の第１半田ボールが、前記複数のボンディングパッド、または、前記複数のボンディングパッドと電気的に接続される複数の前記バンプランドよりも下方に配置された状態で前記複数の第１半田ボールを一体化させることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２において、
前記（ｂ）工程では、
前記複数のボンディングパッド上、または、前記複数のバンプランド上に、それぞれ複数の貫通孔が形成されたマスクを配置して、前記複数の貫通孔のそれぞれに、前記第１半田ボールを一つずつ配置することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記複数の第１半田ボールの直径が揃っていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１において、
前記複数のコアボールのそれぞれの直径は、前記第２半田ボールの半径よりも小さいことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１１において、
以下の工程をさらに含むことを特徴とする半導体装置の製造方法：
（ａ１）前記（ｂ）工程の前に、上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数の前記バンプランドを有する配線基板を準備する工程；
（ａ２）前記（ａ）工程および前記（ａ１）工程の後、かつ、前記（ｂ）工程の前に、前記表面に複数の前記ボンディングパッドが形成された前記半導体チップを、前記配線基板の前記上面に搭載する工程；
（ａ３）前記（ａ２）工程の後、かつ、前記（ｂ）工程の前に、前記半導体チップの前記複数のボンディングパッドと、前記配線基板の前記複数のボンディングリードを、複数の導電性部材を介して、それぞれ電気的に接続する工程；
ここで、
前記（ｂ）工程では、前記配線基板の前記下面を上方に向けた状態で、前記複数の第１半田ボールを前記複数のバンプランドのそれぞれの上に配置し、
前記（ｃ）工程では、前記配線基板の前記下面を下方に向けた状態で、前記複数の第１半田ボールに熱を加え、前記複数の第１半田ボールを一体化させて、前記複数のバンプランドのそれぞれに接合する、複数の前記第２半田ボールを形成する。
【請求項１７】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを準備する工程；
（ｂ）前記ボンディングパッド、または、前記ボンディングパッドと電気的に接続されるバンプランドの上方から、前記ボンディングパッド上、または、前記バンプランド上に、接合材を介して、半田ボールを配置する工程；
（ｃ）前記（ｂ）工程の後、前記半田ボールに熱を加え、前記ボンディングパッド、または、前記バンプランドに接合する工程；
ここで、
前記半田ボールは、複数のコアボール、および前記複数のコアボールを覆う半田材を有する。
【請求項１８】
請求項１７において、
前記（ａ）工程で準備する前記半導体チップの前記表面には、複数の前記ボンディングパッドが形成され、
前記複数のコアボールがそれぞれ有するコア材は、前記半田材よりも比重が軽く、
前記（ｃ）工程では、
複数の前記半田ボールが、前記複数のボンディングパッド、または、前記複数のボンディングパッドと電気的に接続される複数の前記バンプランドよりも下方に配置された状態で前記複数の半田ボールを前記複数のボンディングパッド、または、前記複数のバンプランドと接合することを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１７において、
前記複数のコアボールのそれぞれの直径は、前記半田ボールの半径よりも小さいことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１７において、
以下の工程をさらに含むことを特徴とする半導体装置の製造方法：
（ａ１）前記（ｂ）工程の前に、上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数の前記バンプランドを有する配線基板を準備する工程；
（ａ２）前記（ａ）工程および前記（ａ１）工程の後、かつ、前記（ｂ）工程の前に、前記表面に複数の前記ボンディングパッドが形成された前記半導体チップを、前記配線基板の前記上面に搭載する工程；
（ａ３）前記（ａ２）工程の後、かつ、前記（ｂ）工程の前に、前記半導体チップの前記複数のボンディングパッドと、前記配線基板の前記複数のボンディングリードを、複数の導電性部材を介して、それぞれ電気的に接続する工程；
ここで、
前記（ｂ）工程では、前記配線基板の前記下面を上方に向けた状態で、前記半田ボールを前記複数のバンプランドのそれぞれの上に配置し、
前記（ｃ）工程では、前記配線基板の前記下面を下方に向けた状態で、前記半田ボールに熱を加え、前記複数のバンプランドのそれぞれに接合する。
【請求項１】
表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップと、
前記半導体チップの前記ボンディングパッドと電気的に接続される半田ボールと、
を含み、
前記半田ボールは、複数のコアボール、および前記複数のコアボールを覆う半田材を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記複数のコアボールのそれぞれの直径が、揃っていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記複数のコアボールのそれぞれの直径は、前記半田ボールの半径よりも小さいことを特徴とする半導体装置。
【請求項４】
請求項３において、
前記半田ボールは、前記ボンディングパッド、または、前記ボンディングパッドと電気的に接続されるバンプランドに接合され、
前記複数のコアボールのそれぞれの中心は、前記半田ボールの中心よりも前記ボンディングパッド、または、前記バンプランド側に配置されていることを特徴とする半導体装置。
【請求項５】
請求項４において、
複数の前記半田ボールのそれぞれは、同数の前記コアボールを含んでいることを特徴とする半導体装置。
【請求項６】
請求項１において、
前記半導体装置は、
上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数のバンプランドを有する配線基板と、
前記表面、前記表面に形成された複数の前記ボンディングパッド、および前記表面とは反対側の前記裏面を有し、前記配線基板の前記上面に搭載された前記半導体チップと、
前記半導体チップの前記複数のボンディングパッドと前記配線基板の前記複数のボンディングリードとを、それぞれ電気的に接続する複数の導電性部材と、
前記複数のバンプランドに形成された複数の前記半田ボールと、
を含み、
前記複数の半田ボールのそれぞれは、前記複数のコアボールおよび前記複数のコアボールを覆う前記半田材を有していることを特徴とする半導体装置。
【請求項７】
請求項１において、
前記半導体装置は、
前記半導体チップと、
前記半導体チップの前記表面上に形成され、前記半導体チップの前記表面と対向する下面、前記下面とは反対側の上面、および前記上面に形成され前記半導体チップの前記複数のボンディングパッドと電気的に接続される複数のバンプランドを有する再配線層と、
前記複数のバンプランドに形成された複数の前記半田ボールと、
を含み、
前記複数の半田ボールのそれぞれは、前記複数のコアボールおよび前記複数のコアボールを覆う前記半田材を有していることを特徴とする半導体装置。
【請求項８】
請求項１において、
前記複数のコアボールは、樹脂から成るコア材と、
前記コア材の表面に形成された金属膜とから成ることを特徴とする半導体装置。
【請求項９】
請求項１において、
前記複数のコアボールは、金属から成るコア材のみ、あるいは、前記金属から成る前記コア材と、前記コア材の表面に形成された金属膜とから成ることを特徴とする半導体装置。
【請求項１０】
請求項１において、
前記複数のコアボールは、樹脂から成る第１コア材と、前記第１コア材の表面に形成された金属膜とから成る第１コアボールと、金属から成る第２コア材を含む第２コアボールを含んでいることを特徴とする半導体装置。
【請求項１１】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを準備する工程；
（ｂ）前記ボンディングパッド、または、前記ボンディングパッドと電気的に接続されるバンプランドの上方から、前記ボンディングパッド上、または、前記バンプランド上に、接合材を介して、複数の第１半田ボールを配置する工程；
（ｃ）前記（ｂ）工程の後、前記複数の第１半田ボールに熱を加え、前記複数の第１半田ボールを一体化させて、前記ボンディングパッド、または、前記バンプランドに接合する、第２半田ボールを形成する工程；
ここで、
前記（ｂ）工程で配置する前記複数の第１半田ボールのそれぞれは、一つのコアボール、および前記コアボールを覆う半田材を有し、
前記（ｃ）工程で形成する前記第２半田ボールは、複数の前記コアボール、および前記複数のコアボールを覆う前記半田材を有する。
【請求項１２】
請求項１１において、
前記（ａ）工程で準備する前記半導体チップの前記表面には、複数の前記ボンディングパッドが形成され、
前記複数のコアボールがそれぞれ有するコア材は、前記半田材よりも比重が軽く、
前記（ｃ）工程では、
前記複数の第１半田ボールが、前記複数のボンディングパッド、または、前記複数のボンディングパッドと電気的に接続される複数の前記バンプランドよりも下方に配置された状態で前記複数の第１半田ボールを一体化させることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２において、
前記（ｂ）工程では、
前記複数のボンディングパッド上、または、前記複数のバンプランド上に、それぞれ複数の貫通孔が形成されたマスクを配置して、前記複数の貫通孔のそれぞれに、前記第１半田ボールを一つずつ配置することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記複数の第１半田ボールの直径が揃っていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１において、
前記複数のコアボールのそれぞれの直径は、前記第２半田ボールの半径よりも小さいことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１１において、
以下の工程をさらに含むことを特徴とする半導体装置の製造方法：
（ａ１）前記（ｂ）工程の前に、上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数の前記バンプランドを有する配線基板を準備する工程；
（ａ２）前記（ａ）工程および前記（ａ１）工程の後、かつ、前記（ｂ）工程の前に、前記表面に複数の前記ボンディングパッドが形成された前記半導体チップを、前記配線基板の前記上面に搭載する工程；
（ａ３）前記（ａ２）工程の後、かつ、前記（ｂ）工程の前に、前記半導体チップの前記複数のボンディングパッドと、前記配線基板の前記複数のボンディングリードを、複数の導電性部材を介して、それぞれ電気的に接続する工程；
ここで、
前記（ｂ）工程では、前記配線基板の前記下面を上方に向けた状態で、前記複数の第１半田ボールを前記複数のバンプランドのそれぞれの上に配置し、
前記（ｃ）工程では、前記配線基板の前記下面を下方に向けた状態で、前記複数の第１半田ボールに熱を加え、前記複数の第１半田ボールを一体化させて、前記複数のバンプランドのそれぞれに接合する、複数の前記第２半田ボールを形成する。
【請求項１７】
以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）表面、前記表面に形成されたボンディングパッド、および前記表面とは反対側の裏面を有する半導体チップを準備する工程；
（ｂ）前記ボンディングパッド、または、前記ボンディングパッドと電気的に接続されるバンプランドの上方から、前記ボンディングパッド上、または、前記バンプランド上に、接合材を介して、半田ボールを配置する工程；
（ｃ）前記（ｂ）工程の後、前記半田ボールに熱を加え、前記ボンディングパッド、または、前記バンプランドに接合する工程；
ここで、
前記半田ボールは、複数のコアボール、および前記複数のコアボールを覆う半田材を有する。
【請求項１８】
請求項１７において、
前記（ａ）工程で準備する前記半導体チップの前記表面には、複数の前記ボンディングパッドが形成され、
前記複数のコアボールがそれぞれ有するコア材は、前記半田材よりも比重が軽く、
前記（ｃ）工程では、
複数の前記半田ボールが、前記複数のボンディングパッド、または、前記複数のボンディングパッドと電気的に接続される複数の前記バンプランドよりも下方に配置された状態で前記複数の半田ボールを前記複数のボンディングパッド、または、前記複数のバンプランドと接合することを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１７において、
前記複数のコアボールのそれぞれの直径は、前記半田ボールの半径よりも小さいことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１７において、
以下の工程をさらに含むことを特徴とする半導体装置の製造方法：
（ａ１）前記（ｂ）工程の前に、上面、前記上面に形成された複数のボンディングリード、前記上面とは反対側の下面、および前記下面に形成された複数の前記バンプランドを有する配線基板を準備する工程；
（ａ２）前記（ａ）工程および前記（ａ１）工程の後、かつ、前記（ｂ）工程の前に、前記表面に複数の前記ボンディングパッドが形成された前記半導体チップを、前記配線基板の前記上面に搭載する工程；
（ａ３）前記（ａ２）工程の後、かつ、前記（ｂ）工程の前に、前記半導体チップの前記複数のボンディングパッドと、前記配線基板の前記複数のボンディングリードを、複数の導電性部材を介して、それぞれ電気的に接続する工程；
ここで、
前記（ｂ）工程では、前記配線基板の前記下面を上方に向けた状態で、前記半田ボールを前記複数のバンプランドのそれぞれの上に配置し、
前記（ｃ）工程では、前記配線基板の前記下面を下方に向けた状態で、前記半田ボールに熱を加え、前記複数のバンプランドのそれぞれに接合する。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【公開番号】特開２０１２−３３６９２（Ｐ２０１２−３３６９２Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１７１７４５（Ｐ２０１０−１７１７４５）
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２２年７月３０日（２０１０．７．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]