半導体装置及び電子部品

【課題】微細化することができ、信頼性を向上させる。
【解決手段】半導体装置１００は、一方の主面に電極端子２２を有する回路基板２１と、一方の主面に電極１２を有し、回路基板２１の一方の主面にフリップチップ実装された半導体素子１１と、を具備し、回路基板２１の電極端子２２と半導体素子１１の電極１２との間が、一端が電極端子２２或いは電極１２の一方に接続され、他端部に凹部３２を有する筒状電極３１と、筒状電極３１の凹部３２に配設された導電部材４１と、により接続される。この半導体装置１００は微細化され、信頼性が向上する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装構造を有する半導体装置、及びこれに適用される電子部品に関する。
【背景技術】
【０００２】
電子機器の高機能化、高速動作化のために、当該電子機器に搭載される半導体装置に対しても、より高集積化、小型化が求められている。
この為、かかる半導体装置にあっては、半導体集積回路素子（以下、半導体素子と記す）を、半田（ハンダ）等により形成された突起電極（バンプ）を介して、回路基板等の支持基板に実装する、所謂フリップチップ実装法が適用されている。
【０００３】
かかるフリップチップ実装法によれば、半導体素子の実装面積を小さくできると共に、配線長を短縮することができ、当該半導体装置の電気的特性を向上することができる。
当該フリップチップ実装法に於いては、前記バンプの小型化と共に、当該バンプの間隔を狭小化することにより、半導体装置として微細化を行うことができる。
【０００４】
しかしながら、バンプの小型化ならびにバンプの間隔の狭小化を行おうとすると、次の様な問題が生じてしまう。
即ち、バンプの外径寸法（バンプ径）を小さくすると、当該バンプの高さも減少することから、半導体素子と回路基板との間の間隙が狭くなり、フリップチップ実装後のフラックス洗浄性が低下し、また当該半導体素子と回路基板との間へのアンダーフィル材の充填性が低下してしまう。
【０００５】
また、隣接するバンプ間の距離を狭くすると、バンプ相互間に於いて短絡（ショート）が発生する可能性が高まる。
この様な問題を解決するために、例えば、半導体素子に形成したバンプを金属キャップで覆い、金属キャップにハンダバンプを形成して、半導体素子と回路基板とを接続し、フラックス無しでフリップチップ実装構造を実現することが提案されている（例えば、特許文献１参照。）。
【特許文献１】特表２００５−５００６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示される技術にあっては、半導体素子と回路基板との間隔をより狭小化した場合、隣接バンプ同士がショートする可能性が高いという問題がある。
【０００７】
また、当該特許文献１に示されるフリップチップ実装構造にあっては、フラックスを使用しないために、加熱機構を備える専用のフリップチップ装置でマウントした後、個別に溶融接合する必要があり、生産性に問題がある。
【０００８】
本発明は、この様な点に鑑みてなされたものであり、微細化することができ、信頼性が向上した半導体装置、及びこの様な半導体装置を構成する電子部品を提供する。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、一方の主面に電極端子を有する回路基板と、一方の主面に電極を有し、前記回路基板の前記一方の主面にフリップチップ実装された半導体素子と、を具備し、前記回路基板の電極端子と前記半導体素子の電極との間が、一端が前記電極端子或いは前記電極の一方に接続され、他端部に凹部を有する筒状電極と、前記筒状電極の前記凹部に配設された導電部材と、により接続されてなる半導体装置が提供される。
【００１０】
本発明の他の観点によれば、主面に電極を有する基板と、前記電極に一端が接続され、他端に凹部を有する筒状電極と、を備える電子部品が提供される。
【発明の効果】
【００１１】
本発明によれば、柱状をなす筒状電極の適用により、半導体素子と回路基板との間の間隙を広くすることができ、所謂アンダーフィル材と称される封止用樹脂の充填性を高めることができる。
【００１２】
また、前記筒状電極に於ける凹部に導電部材を収容して配設することにより、かかる導電部材の流動による電極間の短絡を防止することができる。
従って、本発明によれば、より微細化されるも、高い信頼性を有する半導体装置及び電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
［実施例１］
本発明の実施例１に従う半導体装置１００を、図１に示す。
【００１４】
同図に於いて、（Ａ）は、当該半導体装置の断面を示し、（Ｂ）は、当該半導体装置１００に於ける電極接続部を拡大して示す。
即ち、本発明による半導体装置１００にあっては、半導体素子１１が所謂フリップチップ方式により回路基板２１上に搭載され、当該半導体素子１１の電極１２は、筒状電極３１及び導電部材４１を介して、回路基板２１の一方の主面に配設された電極端子２２に接続されている。
【００１５】
前記半導体素子１１は、シリコン（Ｓｉ）或いはガリウム砒素（ＧａＡｓ）等の半導体基板の一方の主面に配設された複数の機能素子と当該機能素子相互間を接続する配線層をもって電子回路が形成されたものであって、前記一方の主面には、前記電極１２を表出して、ポリイミド層１３が選択的に被覆形成されている。
【００１６】
一方、回路基板２１は、ガラス・エポキシ樹脂などの絶縁性基板の片面或いは両面に、銅（Ｃｕ）から導電層、ならびに有機絶縁物層或いは無機絶縁物層からなる絶縁層が積層されて形成された多層配線構造を有し、配線基板、支持基板、或いはインターポーザーとも称される。
【００１７】
そして、前記半導体素子１１と対向する一方の主面（上面）に、前記導電層に接続された複数の電極端子２２が配設されている。当該一方の主面に於いて、前記電極端子２２の周囲の回路基板２１の表面は、ソルダーレジスト層２３により被覆されている。
【００１８】
また、当該回路基板２１の他方の主面（下面）にも電極端子２４が配設され、当該電極端子２４の周囲の回路基板２１表面も、ソルダーレジスト層２５により被覆されている。
本発明による半導体装置１００にあっては、前記半導体素子１１の電極１２と、回路基板２１の電極端子２２が、筒状電極３１及び導電部材４１により、機械的・電気的に接続される。
【００１９】
かかる筒状電極３１は、銅（Ｃｕ）から形成され、図１（Ａ）に断面を、また同図（Ｂ）に拡大して示される様に、その一端、同図に於いては回路基板２１に於ける電極端子２２に接続された部位（一端）が有底の円形状を有し、且つ当該一端から離れるにつれてその径が拡大された略円錐形状の筒状を有している。
【００２０】
そして、前記半導体素子１１の電極１２に対しては、当該筒状電極３１の他端部に於ける凹部３２内に収容された半田からなる導電部材４１が接続されている。
即ち、前記有底の筒状電極３１と、当該筒状電極３１の他端部に於ける凹部３２内に収容された導電部材４１をもって柱状の電極が構成されている。
【００２１】
また、当該半導体素子１１と回路基板２１との間には、アンダーフィルと称される絶縁性樹脂５１が充填されている。
そして、この様な半導体装置１００にあっては、前記回路基板２１の他方の主面（下面）に於ける電極端子２４に、外部接続端子２６として半田からなる略球状の電極（半田ボール）が配設される。
【００２２】
かかる状態を、図２に示す。同図に於いて、（Ａ）は、半導体装置１１０の断面を示し、（Ｂ）は当該半導体装置１１０に於ける筒状電極の接続部を示す。
即ち、図２に示す構成にあっては、前記図１に示す構成に比して、半導体素子１１の規模が大きく、設置される電極数が多い、即ち筒状電極３１の数が多いが、図からも明らかな様に、基本的構成は前記半導体装置１００と同一である。
【００２３】
この様に、図１乃至図２に示される構成によれば、前記筒状電極３１の長さを選択することにより、半導体素子１１を回路基板２１の表面から、所定の距離、離間させて実装することができる。
【００２４】
これにより、前記アンダーフィルを構成する絶縁性樹脂５１の導入（充填）を容易とすることができる。
この時、前記筒状電極３１の外径を小さく（細く）することにより、電極１２及び／或いは電極端子２２の面積を小さくすることができ、半導体素子１１の集積度の向上に対応することができる。
【００２５】
また、前記導電部材４１は、当該筒状電極３１の他端部に於ける凹部３２内に収容される為、不要な流出を防止することができ、半導体素子１１に於ける電極１２相互間の短絡の発生を防止することができる。
【００２６】
この様なフリップチップ実装構造をなす本発明による半導体装置１００或いは１１０の製造方法について、図３、図４を用いて説明する。
ここでは、前記図２に示した半導体装置１１０の要部を参照して説明する。
【００２７】
先ず、回路基板２１を構成する絶縁層の一方の主面に、所謂メッキ法及び／或いはフォトプロセス技術を適用して、銅（Ｃｕ）からなる電極端子２２を選択的に形成する。
そして、当該回路基板２１の表面に、ソルダーレジスト層２３を被覆形成する。
【００２８】
次いで、フォトプロセス技術を適用して、前記電極端子２２の一部を選択的に表出する。
そして、当該電極端子２２の表出部ならびに前記ソルダーレジスト層２３上に、厚さが例えば約３０μｍのドライフィルムレジスト層６１を被着形成する（図３（Ａ））。
【００２９】
次いで、前記電極端子２２上を覆うドライフィルムレジスト層６１に対し、グリーンレーザ、エキシマレーザ或いは炭酸ガスレーザを選択的に照射して、開口ＯＰを形成する。当該開口ＯＰは、前記電極端子２２の一部を選択的に表出する。
【００３０】
しかる後、当該ドライフィルムレジスト層６１上から前記開口ＯＰ内に表出している電極端子２２上を覆って、銅（Ｃｕ）からなる金属層３１ａを、厚さ２０μｍ程に形成する（図３（Ｂ））。
【００３１】
当該金属層３１ａは、無電解メッキ法及びこれに続く電解メッキ法により、被着形成することができる。
次いで、フォトプロセスを適用して、前記開口ＯＰ直上、即ち前記電極端子２２上に位置して、フォトレジスト層６２を選択的に配置する（図３（Ｃ））。
【００３２】
尚、図にあっては、当該フォトレジスト層６２は平板状に描かれているが、前記開口ＯＰ内に流入して当該開口ＯＰ内を埋めることもある。
そして、当該フォトレジスト層６２をマスクとして、前記金属層３１ａを選択的に除去する。
【００３３】
当該金属層３１ａが銅（Ｃｕ）である場合、例えば、塩化第二鉄、塩化第二銅、アルカリエッチング液等を用いて除去する。これにより、回路基板２１の電極端子２２のそれぞれに於いて、一端に凹部３２を有する、即ち有底の筒状電極３１が形成される（図４（Ａ））。
【００３４】
しかる後、前記ドライフィルムレジスト層６１を、例えば、アルカリ溶液を用いて除去する。これにより、回路基板２１の電極端子２２上に、筒状電極３１が一体化されて形成される（図４（Ｂ））。
【００３５】
一方、半導体素子１１に於ける電極１２の周囲には、ポリイミド層１３が選択的に形成された後、前記電極端子２２の表面には、半田からなる導電部材４１が被着される。
そして、当該半導体素子１１と前記回路基板２１の一方の主面とを対向せしめ、半導体素子１１の電極１２に於ける導電部材４１と、回路基板２１の筒状電極３１とを位置合わせする（図４（Ｃ））。
【００３６】
前記導電部材４１と半導体素子１１とを接触させた状態、即ち半導体素子１１を回路基板２１上に載置した状態に於いて、両者を導電部材４１の融点以上の温度に加熱して、当該導電部材４１が溶融して筒状電極３１の凹部３２に流入することを生じさせる（図示せず）。
【００３７】
かかる導電部材４１の筒状電極３１の凹部３２内への流入・充填、ならびに、その後の、導電部材４１の固化によって、半導体素子１１は、回路基板２１上に、フリップチップ形態をもって搭載・固着される。
【００３８】
しかる後、半導体素子１１と回路基板２１との間に、アンダーフィル材として絶縁性樹脂５１を充填する。
更に、回路基板２１の他方の主面に於ける電極端子２４に、外部接続端子２６を配設する。
【００３９】
この様な製造工程をもって、前記図２に示される半導体装置１１０が形成される。
かかる製造工程にあっては、半導体素子１１の電極１２に配設された半田からなる導電部材４１は、前述の如く、筒状電極３１の凹部３２に流入し、当該凹部３２に保持される。
【００４０】
従って当該導電部材４１が、周囲の電極１２に対し流動・流出することによる電極間の短絡を生じない。
これにより、半導体素子１１に於ける電極１２の相互の間隔を狭めることができ、もって当該半導体素子１１の小型化を図ることができる。
【００４１】
また、かかる第１の実施の形態にあっては、回路基板２１の電極端子２２に筒状電極３１を配置し、半導体素子１１の電極１２に導電部材４１を配置した。
しかしながら、当該導電部材４１、ならびに筒状電極３１の配置を、逆としてもかまわない。
【００４２】
即ち、後述する如く、筒状電極３１を半導体素子１１の電極１２に配置し、導電部材４１を回路基板２１の電極端子２２に配置して、両者を接続することもできる。
尚、導電部材４１としては、前記半田に代えて、銀（Ａｇ）ペーストなどの導電性接着剤を適用することもできる。
【００４３】
次に、前記実施例１に於いて回路基板２１に於ける電極端子２２上に配設された筒状電極３１と、当該筒状電極３１の凹部３２に収容されて半導体素子１１の電極に接続される導電部材４１の配置形態の変形例を、その形成方法と共に示す。
（変形例１−１）
前記実施例１にあっては、回路基板２１上に形成されたドライフィルムレジスト層６１に開口を形成する手段としてレーザ光の選択的照射を適用した。
【００４４】
本変形例にあっては、所謂フォトエッチングプロセスを適用する。
即ち、前記図３（Ａ）に示した如く、回路基板２１に形成された電極端子２２を覆ってドライフィルムレジスト層６１を被着形成する。
【００４５】
しかる後、当該ドライフィルムレジスト層６１上に、前記電極端子２２の配置された位置に対応した開口を有するマスク層７１を形成する（図５（Ａ））。
そして、当該マスク層７１を用いた、エッチング処理或いはブラスト処理によって、ドライフィルムレジスト層６１に開口ＯＰを形成する。
【００４６】
そして、マスク層７１を除去した後、開口ＯＰ部に表出した電極端子２２に接し、且つドライフィルムレジスト層６１上に延在する銅（Ｃｕ）等の金属層３１ａを形成し、更に前記実施例１の説明に於ける図３（Ｃ）に示される工程以降と同様の製造工程を経て、半導体装置を形成する。
（変形例１−２）
前記実施例１に於いては、回路基板２１の電極端子２２に、銅（Ｃｕ）からなる筒状電極３１を配設した。
【００４７】
当該筒状電極３１は、図５（Ｂ）に示される様に、その表面に、ニッケル（Ｎｉ）−金（Ａｕ）メッキ層からなる被覆３１ｅが施されても良い。
当該被覆３１ｅが施されることにより、導電部材４１の濡れ性が向上すると共に、筒状電極３１自体の酸化が防止される。メッキ法を適用すれば、当該被覆３１ｅは、前記電極端子２２の露出表面にも連続して形成される。
【００４８】
被覆材料としては、ニッケル（Ｎｉ）−金（Ａｕ）の他に、ＯＳＰ（Organic Solderability Preservation）液、フラックス等を用いても構わない。
この様に、筒状電極３１の表面に被覆処理を施した後、前記実施例１と同様に、半導体素子１１を実装して、半導体装置を形成する。
（変形例１−３）
前記実施例１に於いては、筒状電極３１の形成後、回路基板２１上に在ったドライフィルムレジスト層６１を全て除去したが、当該ドライフィルムレジスト層６１は全てを除去せずに、特定箇所に選択的に残しても良い。
【００４９】
即ち、図６（Ａ）に示す如く、当該ドライフィルムレジスト層６１を、筒状電極３１の周囲に、当該筒状電極３１に接して残しても良い。
これは、当該筒状電極３１をマスクとするエッチング法などにより、当該ドライフィルムレジスト層６１を選択的に除去することにより、実現することができる。
【００５０】
この様に、筒状電極３１の外周部にドライフィルムレジスト層６１が残されることにより、近接する筒状電極３１相互間の絶縁性を高めることができる。
従って、図６（Ｂ）に示す如く、当該筒状電極３１に半導体素子１１の電極１２を、導電部材４１を介して接続する際に、近接する筒状電極３１相互間に於いて、高い絶縁性を有して接続を行うことができる。
【００５１】
そして、この後は、前記実施例１と同様の製造工程により、半導体装置を形成する。
（変形例１−４）
前記実施例１にあっては、筒状電極３１に於ける凹部３２に、半導体素子１１の電極１２に被覆・配設されていた半田からなる導電部材４１が収容されて、当該筒状電極３１と半導体素子１１の電極１２が接続されている。
【００５２】
この様な接続形態は、当該筒状電極３１に於ける凹部３２に対し、予め導電部材４１ｓを収容（プリコート）した後、当該導電部材４１ｓと、半導体素子１１の電極１２に被覆・配設されている導電部材４１とを接続することによっても実現することができる。
【００５３】
即ち、図７（Ａ）に示す様に、回路基板２１の電極端子２２上に配置・固着された筒状電極３１の凹部３２に導電部材４１ｓを収容・配置した後、これに半導体素子１１の電極１２に被覆・配設されている導電部材４１を対向せしめる。
【００５４】
そして、当該半導体素子１１を回路基板２１上に載置し、導電部材４１と導電部材４１ｓを接触せしめた状態に於いて、当該導電部材の融点以上の温度に加熱して、導電部材４１と導電部材４１ｓを溶融し、図７（Ｂ）に示す様に一体化する。
【００５５】
これにより筒状電極３１、ならびに一体化された導電部材４１Ａからなる導電部材を介して、半導体素子１１の電極１２と回路基板２１に於ける電極端子２２とが接続された状態を得る。
【００５６】
この後は、実施例１と同様の製造工程を経て、半導体装置を形成することができる。
（変形例１−５）
本発明にあっては、前記半導体素子１１の電極１２上に金属バンプを配設し、当該金属バンプをもって、筒状電極３１の凹部３２に収容・配置されている導電部材４１に接続することもできる。
【００５７】
即ち、半導体素子１１の電極１２の表面に、例えばワイヤボンディング法をもって金属バンプ８１を形成する。ワイヤボンディング法を適用することから、当該金属バンプ８１は、金（Ａｕ）或いは銅（Ｃｕ）等から構成される。
【００５８】
一方、回路基板２１の電極端子２２上に配置・固着された筒状電極３１の凹部３２に導電部材からなる導電部材４１を収容・配置した後、図８（Ａ）に示す様に、半導体素子１１の電極１２に配設された金属バンプ８１を当該導電部材４１に対向せしめる。
【００５９】
そして、半導体素子１１を回路基板２１上に載置し、導電部材４１と金属バンプ８１を接触せしめた状態に於いて、当該導電部材４１の融点以上の温度に加熱して当該導電部材４１を溶融し、その後冷却する。
【００６０】
これにより、図８（Ｂ）に示す様に、筒状電極３１を介して、半導体素子１１の電極１２が回路基板２１の電極端子２２に接続された状態を得る。
即ち、電極端子２２上に配置・固着された金属バンプ８１が、筒状電極３１の凹部３２に配設された導電部材４１内に挿入された状態をもって、筒状電極３１に半導体素子１１の電極１２が接続される。
【００６１】
この後は、実施例１と同様の製造工程を経て、半導体装置を形成することができる。
この様に、金属バンプが筒状電極３１の凹部３２に配設された導電部材４１内に挿入されることにより、当該導電部材４１と半導体素子１１の電極１２との接触面積が実質的に増加して、半導体素子１１と回路基板２１との接続がより強固になると共に、当該導電部材４１が筒状電極３１の凹部３２から流出することが防止される。
【００６２】
また、筒状電極３１の凹部３２に配設される導電部材４１の量を削減することもできる。
（変形例１−６）
前記実施例にあっては、回路基板２１上の電極端子２２に配設・固着された筒状電極３１の凹部３２に半田からなる導電部材４１が収容され、半導体素子１１の電極１２は、当該筒状電極３１及び導電部材４１を介して回路基板２１の電極端子２２に接続された。
【００６３】
かかる導電部材４１を、半導体素子１１の電極１２部に配設された金属バンプ８１の周囲に配置して、筒状電極３１と接続することもできる。
即ち、前記変形例１−５と同様に、半導体素子１１の電極１２の表面に、例えばワイヤボンディング法をもって金属バンプ８１を形成する。前述の如く、当該金属バンプ８１は、金（Ａｕ）或いは銅（Ｃｕ）等から構成される。当該金属バンプ８１の表面には、導電部材４１を被覆（プリコート）する。
【００６４】
そして、図９（Ａ）に示す様に、回路基板２１の電極端子２２上に配置・固着された筒状電極３１の凹部３２に対して、半導体素子１１の電極１２に配設され、導電部材４１が被覆された金属バンプ８１を対向せしめる。
【００６５】
しかる後、当該半導体素子１１を回路基板２１上に載置し、金属バンプ８１に被覆された導電部材４１と筒状電極３１を接触せしめた状態に於いて、当該導電部材４１の融点以上の温度に加熱して当該導電部材４１を溶融し、溶融した半田を筒状電極３１の凹部３２に流入させる。
【００６６】
その後の冷却によって、図９（Ｂ）に示す様に、筒状電極３１に、導電部材４１及び金属バンプ８１を介して半導体素子１１の電極１２が接続された状態を得る。
この後は、実施例１と同様の製造工程を経て、半導体装置を形成することができる。
【００６７】
この様に、半導体素子１１の電極１２に配設された金属バンプ８１が筒状電極３１の凹部３２内に挿入され、また当該金属バンプ８１に被覆されていた導電部材４１が筒状電極３１の凹部３２内に流入することにより、当該半導体素子１１の電極１２と筒状電極３１との接触面積が実質的に増加して、半導体素子１１と回路基板２１との接続がより強固になると共に、導電部材４１の筒状電極３１の凹部３２からの流出が防止される。
【００６８】
また、筒状電極３１の凹部３２に配設される導電部材４１の量を削減することもできる。
尚、前記変形例１−２に示す被覆構造を、他に変形例に適用することは可能である。
【００６９】
また、これらの変形例に於いても、導電部材４１として、半田に代えて導電性接着剤を用いることができる。
［実施例２］
次に、本発明の実施例２について、図面を用いて説明する。
【００７０】
本発明の実施例２に従う半導体装置２００を、図１０に示す。同図は、当該半導体装置２００の要部断面を拡大して示している。
即ち、本発明の実施例２に従う半導体装置２００にあっては、半導体素子１１が所謂フリップチップ方式により回路基板２１上に搭載されるが、当該半導体素子１１の電極１２に対し筒状電極３１の底部が配置・接続され、当該半導体素子１１の電極１２は、当該筒状電極３１の凹部３２に収容された導電部材４１を介して、回路基板２１の一方の主面に配設された電極端子２２に接続されている。
【００７１】
前述の如く、前記半導体素子１１は、シリコン（Ｓｉ）或いはガリウム砒素（ＧａＡｓ）等の半導体基板の一方の主面に配設された複数の機能素子と当該機能素子相互間を接続する配線層をもって電子回路が形成されたものであって、前記一方の主面には、前記電極１２を表出して、ポリイミド層１３が選択的に被覆形成されている。
【００７２】
一方、回路基板２１は、ガラス・エポキシ樹脂などの絶縁性基板の片面或いは両面に、銅（Ｃｕ）から導電層、ならびに有機絶縁物層或いは無機絶縁物層からなる絶縁層が積層されて形成された、多層配線構造を有し、配線基板、支持基板、或いはインターポーザーとも称される。
【００７３】
そして、前記半導体素子１１と対向する一方の主面（上面）に、前記導電層に接続された複数の電極端子２２が配設されている。当該一方の主面に於いて、前記電極端子２２の周囲は、ソルダーレジスト層２３により被覆されている。
【００７４】
また、当該回路基板２１の他方の主面（下面）にも電極端子２４が配設され、当該電極端子２４の周囲の回路基板２１表面も、ソルダーレジスト層２５により被覆されている。
本実施例２に於ける半導体装置２００にあっては、前記半導体素子１１の電極１２と、回路基板２１の電極端子２２が、筒状電極３１及び導電部材４１により、機械的・電気的に接続される。
【００７５】
当該筒状電極３１は、銅（Ｃｕ）から形成され、その一端、即ち半導体素子１１に於ける電極１２に接続された部位（一端）が有底の円形状を有し、且つ当該一端から離れるにつれてその径が拡大された略円錐形状の筒状を有している。
【００７６】
そして、前記回路基板２１の電極端子２２に対しては、当該筒状電極３１の他端部に於ける凹部３２内に収容された、半田からなる導電部材４１が接続されている。
即ち、前記有底の筒状電極３１と、当該筒状電極３１の他端部に於ける凹部３２内に収容された導電部材４１をもって柱状の電極が構成されている。
【００７７】
また、当該半導体素子１１と回路基板２１との間には、アンダーフィルと称される絶縁性樹脂５１が充填されている。
そして、当該半導体装置２００にあっては、前記回路基板２１の他方の主面（下面）に於ける電極端子２４に、外部接続端子２６として半田からなる略球状の電極（半田ボール）が配設される。
【００７８】
本発明による半導体装置２００の製造方法について、図１１、図１２を用いて説明する。
所謂ウエハープロセスにより形成される半導体素子１１は、その表面に、絶縁層（図示せず）を介して電極１２が配設されている。
【００７９】
そして、当該電極１２を表出して、前記絶縁層上にはポリイミド層１３が選択的に配設されている。
本発明によれば、前記電極１２ならびにポリイミド層１３を覆って、厚さが例えば３０μｍ程のドライフィルムレジスト層６１を被着形成する（図１１（Ａ））。
【００８０】
次いで、前記電極１２上を覆うドライフィルムレジスト層６１に対し、グリーンレーザ、エキシマレーザ或いは炭酸ガスレーザを選択的に照射して、開口ＯＰを形成する。当該開口ＯＰは、前記電極１２の一部を選択的に表出する。
【００８１】
しかる後、当該ドライフィルムレジスト層６１上から前記開口ＯＰ内に表出している電極１２上を覆って、銅（Ｃｕ）からなる金属層３１ａを、厚さ２０μｍ程に形成する（図１１（Ｂ））。
【００８２】
当該金属層３１ａは、無電解メッキ法及びこれに続く電解メッキ法により、被着形成することができる。
次いで、所謂フォトプロセスを適用して、前記開口ＯＰ直上、即ち前記電極１２上に位置して、フォトレジスト層６２を選択的に配置する（図１１（Ｃ））。
【００８３】
尚、図にあっては、当該フォトレジスト層６２は平板状に描かれているが、前記開口ＯＰ内に流入して当該開口ＯＰ内を埋めることもある。
そして、当該フォトレジスト層６２をマスクとして、前記金属層３１ａを選択的に除去する。当該金属層３１ａが銅（Ｃｕ）である場合、例えば、塩化第二鉄、塩化第二銅、アルカリエッチング液等を用いて除去する。これにより、半導体素子１１の電極１２のそれぞれに於いて、凹部３２を備える、即ち有底の筒状電極３１が形成される（図１２（Ａ））。
【００８４】
しかる後、前記ドライフィルムレジスト層６１を、例えば、アルカリ溶液を用いて除去する。これにより、半導体素子１１の電極１２上に、筒状電極３１が一体化されて形成される（図１２（Ｂ））。
【００８５】
一方、回路基板２１に於ける電極端子２２の周囲には、ポリイミド層１３が選択的に形成された後、前記電極端子２２の表面に、半田からなる導電部材４１が被着される。
そして、前記半導体素子１１と前記回路基板２１の一方の主面とを対向せしめ、当該半導体素子１１の電極１２に於ける筒状電極３１と、回路基板２１の電極端子２２の表面に配設された導電部材４１とが位置合わせされる（図１２（Ｃ））。
【００８６】
当該筒状電極３１と導電部材４１を接触させた状態、即ち半導体素子１１を回路基板２１上に載置した状態に於いて、両者を導電部材４１の融点以上の温度に加熱して、当該導電部材４１が溶融して筒状電極３１の凹部３２に流入することを生じさせる（図示せず）。
【００８７】
かかる導電部材４１の流入・充填、ならびに、その後の、導電部材４１の固化によって、半導体素子１１は、当該回路基板２１上に、フリップチップ形態をもって搭載・固着される。
【００８８】
しかる後、当該半導体素子１１と回路基板２１との間に、アンダーフィル材として絶縁性樹脂５１を充填する。
更に、前記回路基板２１の他方の主面に於ける電極端子２４に、外部接続端子２６を配設する。
【００８９】
この様な製造工程をもって、前記図１０に示される半導体装置２００が形成される。
かかる製造工程にあっては、回路基板２１の電極端子２２上に配設された半田からなる導電部材４１は、半導体素子１１の電極１２上に配設された筒状電極３１の凹部３２に流入し、当該凹部３２に保持される。
【００９０】
従って当該導電部材４１が、周囲の電極端子２２に対し流動・流出することによる電極端子間の短絡を生じない。
尚、前記実施例と同様に、導電部材４１としては、半田に代えて、銀（Ａｇ）ペーストなどの導電性接着剤を適用することもできる。
【００９１】
次に、前記実施例２に於ける、半導体素子１１に於ける電極１２上に配設された筒状電極３１と、当該筒状電極３１の凹部３２に収容されて半導体素子１１の電極１２に接続される導電部材４１の配置形態の変形例を、その形成方法と共に示す。
（変形例２−１）
前記実施例２にあっては、半導体素子１１上に形成されたドライフィルムレジスト層６１に開口を形成する手段としてレーザ光の選択的照射を適用した。
【００９２】
本変形例にあっては、所謂フォトエッチングプロセスを適用する。
即ち、前記図１１（Ａ）に示す如く、半導体素子１１に配設された電極１２を覆ってドライフィルムレジスト層６１を被着形成する。
【００９３】
しかる後、当該ドライフィルムレジスト層６１上に、前記電極１２の配置された位置に開口を有するマスク層７１を形成する（図１３（Ａ））。
当該マスク層７１を用い、エッチング処理或いはブラスト処理によって、ドライフィルムレジスト層６１に開口ＯＰを形成する。
【００９４】
そして、マスク層７１を除去した後、ドライフィルムレジスト層６１上及び開口ＯＰ部に銅（Ｃｕ）等の金属層３１ａを形成し、更に前記実施例１の説明に於ける図１１（Ｃ）に示される工程以降と同様の製造工程を経て、半導体装置を形成する。
（変形例２−２）
前記実施例２に於いては、半導体素子１１の電極１２上に、銅（Ｃｕ）からなる筒状電極３１を配設した。
【００９５】
当該筒状電極３１は、その表面に、ニッケル（Ｎｉ）−金（Ａｕ）メッキ層からなる被覆３１ｅが施されても良い。
当該被覆３１ｅを施すことにより、導電部材４１の濡れ性が向上すると共に、筒状電極３１自体の酸化が防止される。メッキ法によれば、当該被覆３１ｅは、前記電極１２の露出表面にも連続して形成される。
【００９６】
被覆材料としては、ニッケル（Ｎｉ）−金（Ａｕ）の他に、ＯＳＰ（Organic Solderability Preservation）液、フラックス等を用いても構わない。
この様に、筒状電極３１に表面被覆処理を施した後、前記実施例２と同様、当該半導体素子１１を回路基板２１上に実装し、半導体装置を形成する。
（変形例２−３）
前記実施例２に於いては、筒状電極３１の形成後、半導体素子１１上に在ったドライフィルムレジスト層６１を全て除去したが、当該ドライフィルムレジスト層６１は全てを除去せずに、特定箇所に選択的に残しても良い。
【００９７】
即ち、図１４（Ａ）に示す如く、当該ドライフィルムレジスト層６１を、筒状電極３１の周囲に、当該筒状電極３１に接して残しても良い。
これは、当該筒状電極３１をマスクとするエッチング法などにより、当該ドライフィルムレジスト層６１を選択的に除去することにより、実現することができる。
【００９８】
この様に、筒状電極３１の外周部にドライフィルムレジスト層６１が残されることにより、近接する筒状電極３１相互間の絶縁性を高めることができる。
従って、図１４（Ｂ）に示す如く、当該筒状電極３１に対し、回路基板２１の電極端子２２を、導電部材４１を介して接続する際に、近接する筒状電極３１相互間に於いて高い絶縁性を有して接続を行うことができる。
【００９９】
そして、この後は、前記実施例２と同様の製造工程により、半導体装置を形成する。
（変形例２−４）
前記実施例２にあっては、筒状電極３１に於ける凹部３２に、回路基板２１の電極端子２２に被覆・配設されていた半田からなる導電部材４１が収容されて、当該筒状電極３１と回路基板２１の電極端子２２が接続されている。
【０１００】
この様な接続形態は、例えば当該筒状電極３１に於ける凹部３２に、予め導電部材４１ｓを収容（プリコート）した後、当該導電部材４１ｓと、回路基板２１の電極端子２２に被覆・配設されている導電部材４１とを接続することによっても実現することができる。
【０１０１】
即ち、図１５（Ａ）に示す様に、半導体素子１１の電極１２上に配置・固着された筒状電極３１の凹部３２に導電部材４１ｓを収容・配置した後、これを回路基板２１の電極端子２２に被覆・配設されている導電部材４１に対向せしめる。
【０１０２】
そして、当該半導体素子１１を回路基板２１上に載置し、導電部材４１ｓと導電部材４１を接触せしめた状態に於いて、当該導電部材の融点以上の温度に加熱して、導電部材４１と導電部材４１ｓを溶融し、図１５（Ｂ）に示す様に一体化する。
【０１０３】
これにより筒状電極３１、ならびに一体化された導電部材４１Ａからなる導電部材を介して、半導体素子１１の電極１２と回路基板２１に於ける電極端子２２とが接続された状態を得る。
【０１０４】
この後は、実施例２と同様の製造工程を経て、半導体装置を形成することができる。
（変形例２−５）
前述の如く、本発明にあっては、前記回路基板２１の電極端子２２上に金属バンプ８１を配設し、当該金属バンプ８１を筒状電極３１の凹部３２に収容・配置されている導電部材４１に接続することもできる。
【０１０５】
即ち、回路基板２１の電極端子２２の表面に、例えばワイヤボンディング法をもって金属バンプ８１を形成する。ワイヤボンディング法を適用することから、当該金属バンプ８１は、金（Ａｕ）或いは銅（Ｃｕ）等から構成される。
【０１０６】
一方、半導体素子１１の電極１２上に配置・固着された筒状電極３１の凹部３２に半田からなる導電部材４１を収容・配置した後、図１６（Ａ）に示す様に、前記回路基板２１の電極端子２２上に配設された金属バンプ８１を導電部材４１に対向せしめる。
【０１０７】
そして、当該半導体素子１１を回路基板２１上に載置し、導電部材４１と金属バンプ８１とを接触せしめた状態に於いて、当該導電部材４１の融点以上の温度に加熱して溶融する。
【０１０８】
そして、その後の冷却によって、図１６（Ｂ）に示す様に、筒状電極３１を介して、半導体素子１１の電極１２が回路基板２１の電極端子２２に接続された状態を得る。
即ち、金属バンプ８１が、筒状電極３１の凹部３２に配設された導電部材４１内に挿入された状態をもって、半導体素子の電極１２と配線基板の電極端子２２とが接続される。
【０１０９】
この後は、実施例２と同様の製造工程を経て、半導体装置を形成することができる。
この様に、金属バンプ８１が筒状電極３１の凹部３２に配設された導電部材４１内に挿入されることにより、当該導電部材４１と半導体素子１１の電極１２との接触面積が実質的に増加して、半導体素子１１と回路基板２１との接続がより強固になると共に、当該導電部材４１の筒状電極３１の凹部３２からの流出が防止される。
【０１１０】
また、筒状電極３１の凹部３２に配設される導電部材４１の量を削減することもできる。
（変形例２−６）
前記実施例にあっては、半導体素子１１の電極１２に配設・固着された筒状電極３１の凹部３２に半田からなる導電部材４１が収容・配置され、半導体素子１１の電極１２は、当該筒状電極３１及び導電部材４１を介して回路基板２１の電極端子２２に接続された。
【０１１１】
かかる導電部材４１を、回路基板２１の電極端子２２部に配設することによって、筒状電極３１と接続することもできる。
即ち、前記変形例２−６と同様に、回路基板２１の電極端子２２の表面に、例えばワイヤボンディング法をもって金属バンプ８１を形成する。前述の如く、当該金属バンプ８１は、金（Ａｕ）或いは銅（Ｃｕ）等から構成される。そして、当該金属バンプ８１の表面に、導電部材４１を被覆（プリコート）する。
【０１１２】
そして、図１７（Ａ）に示す様に、半導体素子１１の電極１２上に配置・固着された筒状電極３１の凹部３２を、前記回路基板２１の電極端子２２に配設され、導電部材４１が被覆された金属バンプ８１と対向せしめる。
【０１１３】
そして、当該半導体素子１１を回路基板２１上に載置し、金属バンプ８１に被覆された導電部材４１と筒状電極３１を接触せしめた状態に於いて、当該導電部材４１の融点以上の温度に加熱して溶融し、溶融した導電部材４１を筒状電極３１の凹部３２に流入せしめる。
【０１１４】
その後の冷却によって、図１７（Ｂ）に示す様に、半導体素子１１の電極１２が筒状電極３１ならびに導電部材４１を介して回路基板２１の電極端子２２に接続された状態を得る。
【０１１５】
この後は、前記実施例２と同様の製造工程を経て、半導体装置を形成することができる。
この様に、回路基板２１の電極端子２２に配設された金属バンプ８１が、半導体素子１１の電極１２上に配置・固着された筒状電極３１の凹部３２内に挿入され、また当該金属バンプ８１に被覆されていた導電部材４１が筒状電極３１の凹部３２内に流入することにより、当該回路基板２１の電極端子２２と筒状電極３１との接触面積が実質的に増加して、半導体素子１１と回路基板２１との接続がより強固になると共に、導電部材４１の筒状電極３１の凹部３２からの流出が防止される。
【０１１６】
また、筒状電極３１の凹部３２に配設される導電部材４１の量を削減することもできる。
尚、前記変形例２−２に示す被覆構造を、他に変形例に適用することは可能である。
【０１１７】
また、これらの変形例に於いても、導電部材４１として、半田に代えて導電性接着剤を用いることができる。
また、前記二つの実施の形態に於けるところの、半導体素子或いは回路基板の一方に於ける、一つの主面に電極或いは電極端子を有する基板と、当該電極或いは電極端子に対し一端が接続され他端に凹部を有する筒状電極とを備えてなる電子部品構成は、複数の半導体素子相互間の接続、或いは複数の回路基板相互間の接続に於いても適用することができる。
【０１１８】
従って、かかる構成は、一つの支持基板上に複数個の半導体素子を積層状態で搭載する形態、或いは複数の回路基板を積層する形態、或いはこれらの形態を組み合わせる場合に於いて、有効に活用することができ、もって電子機器の小型化、高機能化に寄与することができる。
【図面の簡単な説明】
【０１１９】
【図１】実施の形態の半導体装置の（Ａ）は断面図、（Ｂ）は要部斜視図である。
【図２】実施例１に於ける半導体装置の断面図である。
【図３】実施例１に於ける半導体装置の製造工程を説明するための断面図（その１）である。
【図４】実施例１に於ける半導体装置の製造工程を説明するための断面図（その２）である。
【図５】変形例１−１及び変形例１−２に於ける半導体装置の製造工程を説明するための断面図である。
【図６】変形例１−３に於ける半導体装置の製造工程を説明するための断面図である。
【図７】変形例１−４に於ける半導体装置の製造工程を説明するための断面図である。
【図８】変形例１−５に於ける半導体装置の製造工程を説明するための断面図である。
【図９】変形例１−６に於ける半導体装置の製造工程を説明するための断面図である。
【図１０】実施例２に於ける半導体装置の要部断面図である。
【図１１】実施例２に於ける半導体装置の製造工程を説明するための断面図（その１）である。
【図１２】実施例２に於ける半導体装置の製造工程を説明するための断面図（その２）である。
【図１３】変形例２−１及び変形例２−２に於ける半導体装置の製造工程を説明するための断面図である。
【図１４】変形例２−３に於ける半導体装置の製造工程を説明するための断面図である。
【図１５】変形例２−４に於ける半導体装置の製造工程を説明するための断面図である。
【図１６】変形例２−５に於ける半導体装置の製造工程を説明するための断面図である。
【図１７】変形例２−６に於ける半導体装置の製造工程を説明するための断面図である。
【符号の説明】
【０１２０】
１１半導体素子
１２電極
１３ポリイミド層
２１回路基板
２２，２４電極端子
２３，２５ソルダーレジスト層
２６外部接続端子
３１筒状電極
３２凹部
４１導電部材
５１絶縁性樹脂
１００半導体装置

【特許請求の範囲】
【請求項１】
一方の主面に電極端子を有する回路基板と、
一方の主面に電極を有し、前記回路基板の前記一方の主面にフリップチップ実装された半導体素子と、を具備し、
前記回路基板の電極端子と前記半導体素子の電極との間が、
一端が前記電極端子或いは前記電極の一方に接続され、他端部に凹部を有する筒状電極と、
前記筒状電極の前記凹部に配設された導電部材と、
により接続されてなることを特徴とする半導体装置。
【請求項２】
前記電極端子上又は前記電極上に配設され、前記筒状電極の前記凹部内に挿入される突起部を含む、
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記筒状電極の外周面に配設された絶縁部材を含む、
ことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
主面に電極を有する基板と、
前記電極に一端が接続され、他端に凹部を有する筒状電極と、
を備えることを特徴とする電子部品。
【請求項５】
前記基板は、実装基板又は半導体基板であることを特徴とする請求項４記載の電子部品。

【図１】