半導体装置
【課題】第1の半導体チップ上に第2の半導体チップが搭載される際に、第1の半導体チップがリードフレームと衝突することを防止する。
【解決手段】リードフレームは、ダイパッドと、ダイパッドを支持する吊リードSLとを有する。接合部JPはリードフレーム上に設けられている。第1の半導体チップC1は接合部JPを介してリードフレーム上に設けられている。第2の半導体チップC2は第1の半導体チップC1上に設けられている。樹脂部材はダイパッドと第1および第2の半導体素子C1、C2とを覆っている。接合部JPはダイパッドおよび吊リードSLの各々の上に位置している。
【解決手段】リードフレームは、ダイパッドと、ダイパッドを支持する吊リードSLとを有する。接合部JPはリードフレーム上に設けられている。第1の半導体チップC1は接合部JPを介してリードフレーム上に設けられている。第2の半導体チップC2は第1の半導体チップC1上に設けられている。樹脂部材はダイパッドと第1および第2の半導体素子C1、C2とを覆っている。接合部JPはダイパッドおよび吊リードSLの各々の上に位置している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関し、複数の半導体チップとリードフレームとを有する半導体装置に関するものである。
【背景技術】
【0002】
従来から、半導体チップの平面積よりも大きな平面積を有するダイパッドに、同程度の平面積を有するフィルムを介して半導体チップを接着する方法が用いられている。
【0003】
近年、コスト低減や装置上の制約のために、フィルムの代わりにペーストを用いたペーストダイボンドの必要性が高まっている。ペーストダイボンドにおいてペーストが半導体チップ全面に付着された場合、リフロー工程においてリードフレームとチップとの熱収縮の相違に起因して剥離やチップ割れが発生することがある。これを防止するためにはペースト塗布面積を小さくする必要がある。このため半導体チップの平面積よりも小さな平面積を有するダイパッドが用いられる。このような技術は、たとえば特開2005−354117号公報(特許文献1)、特開平10−12797号公報(特許文献2)および特開2004−146853号公報(特許文献3)に開示されている。
【0004】
また近年、1パッケージ内に複数の半導体チップが搭載されたSiP(System in Package)品種品種が増えている。この複数のチップは、同一平面に配置される場合だけでなく、積層される場合がある。このような積層構造の場合、まずダイパッド上に第1の半導体チップがダイボンドされ、この第1の半導体チップ上に第2の半導体チップが搭載される。
【特許文献1】特開2005−354117号公報(第15図および第16図)
【特許文献2】特開平10−12797号公報(第6図)
【特許文献3】特開2004−146853号公報(第1図)
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記の積層構造において、設計上の理由により、第1および第2の半導体チップの各々の中心が互いにオフセットされる場合がある。この場合に上記のように第1の半導体チップの平面積よりも小さい平面積を有するダイパッドが用いられると、ダイパッドによる第1の半導体チップの支持が不安定になりやすい。この結果、第2の半導体チップが搭載される工程の荷重によって第1の半導体チップが傾くことがある。この結果、第1の半導体チップとリードフレームとが衝突することで、第1の半導体チップの割れ・欠けが発生することがあるという問題があった。
【0006】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、第1の半導体装置上に第2の半導体チップが搭載される際に第1の半導体チップがリードフレームと衝突することを防止することができる半導体装置を提供することである。
【課題を解決するための手段】
【0007】
本発明の一の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第1および第2の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第1の半導体チップは接合部を介してリードフレーム上に設けられている。第2の半導体チップは第1の半導体チップ上に設けられている。樹脂部材はダイパッドと第1および第2の半導体素子とを覆っている。接合部はダイパッドおよび吊リードの各々の上に位置している。
【0008】
本発明の他の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第1および第2の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第1の半導体チップは、接合部を介してリードフレーム上に設けられ、平面視において、第1の中心線を有し、かつダイパッドと吊リードの一部とに重なるように配置されている。第2の半導体チップは、第1の半導体チップ上に設けられ、平面視において、第1の中心線と平行であり、かつ第1の中心線の一の側に位置する第2の中心線を有する。樹脂部材はダイパッドと第1および第2の半導体素子とを覆っている。接合部は平面視において第2の中心線の両側に位置している。
【発明の効果】
【0009】
上記の一の実施の形態によれば、ダイパッド上の接合部に加えて吊リードの上の接合部も第1の半導体チップを支持することができるので、第1の半導体チップが安定的に支持される。よってこの第1の半導体チップ上に第2の半導体チップが搭載される際の第1の半導体チップの傾きが抑制される。これにより、第1の半導体チップとリードフレームとが衝突することによる第1の半導体チップの割れ・欠けを防止することができる。
【0010】
上記の他の実施の形態によれば、平面視において第2の中心線の両側に位置している接合部が第1の半導体チップを支持することができるので、第1の半導体チップが安定的に支持される。よってこの第1の半導体チップ上に第2の半導体チップが搭載される際の第1の半導体チップの傾きが抑制される。これにより、第1の半導体チップとリードフレームとが衝突することによる第1の半導体チップの割れ・欠けを防止することができる。
【発明を実施するための最良の形態】
【0011】
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す平面図である。また図2は、図1の中央部の概略拡大図である。また図3は、図1の線III−IIIに沿った概略断面図である。また図4は、図2の線IV−IVに沿った概略断面図である。なお図1においては、樹脂部材はその外縁のみが二点鎖線で示されている。
【0012】
図1〜図4を参照して、本実施の形態の半導体装置は、リードフレームと、ペースト部JPと、下段半導体チップC1(第1の半導体チップ)と、上段半導体チップC2(第2の半導体チップ)と、樹脂部材RSと、ダイアタッチフィルム(Die Attach Film)DFと、ボンディングワイヤBWとを有する。
【0013】
リードフレームは、ダイパッドDPと、吊リードSLと、フレーム部FPと、インナーリードILと、アウターリードOLとを有する。吊リードSLはダイパッドDPとフレーム部FPとを支持している。吊リードSLは貫通穴T1を有する。フレーム部FPは、吊リードSLと間隔を空けて、吊リードSLを枠状に囲んでいる。
【0014】
このリードフレーム上にペースト部JPが設けられている。ペースト部JPはダイパッドDPおよび吊リードSLの各々の上に位置している。ペースト部JPのうち吊リードSL上の部分は、ダイパッドDPと貫通穴T1との間に位置している。またペースト部JPは硬化された樹脂からなる。
【0015】
ペースト部JPを介して下段半導体チップC1がリードフレーム上に設けられている。下段半導体チップC1は、平面視において、第1の中心線L1を有し、かつ吊リードSLの一部とダイパッドDPとに重なるように配置されている。
【0016】
下段半導体チップC1上にダイアタッチフィルムDFを介して上段半導体チップC2が搭載されている。上段半導体チップC2は平面視(図2)において第1の中心線L1の一の側(図2の左側)に位置している。また上段半導体チップC2の中心線である第2の中心線L2は、平面視(図2)において、第1の中心線L1と平行であり、かつ第1の中心線L1の一の側(図2の左側)に位置している。また平面視における第2の中心線L2の両側にペースト部JP(図4)が位置している。
【0017】
樹脂部材RSはダイパッドDPと下段半導体チップC1と上段半導体チップC2とを覆う封止部材である。
【0018】
次に本実施の形態における半導体装置の製造方法について説明する。図5は、本発明の実施の形態1における半導体装置の製造方法の第1工程を概略的に示す部分平面図である。また図6は、図5の中央部の概略拡大図である。また図7〜図10のそれぞれは、本発明の実施の形態1における半導体装置の製造方法の第2〜第5工程を概略的に示す部分平面図である。また図11は、図10の線XI−XIに沿った概略断面図である。
【0019】
図5および図6を参照して、まずリードフレームLFが形成される。リードフレームLFは、ダムバーDBを有する。
【0020】
図7を参照して、図中の領域TGに向かって液状のペーストを吐出するためのノズル(図示せず)が配置される。この領域TGは、ダイパッドDPおよび吊リードSLの各々の上に位置している。
【0021】
図8を参照して、このノズルからペーストが吐出されることによって、ダイパッドDPおよび吊リードSLの各々の上に液状ペースト部LPが形成される。
【0022】
主に図9を参照して、平面視においてダイパッドDPと吊リードSLの一部とに重なるように、液状ペースト部LP(図8)を介して下段半導体チップC1がリードフレーム上に搭載される。次に液状ペースト部LP(図8)が熱硬化されることによってペースト部JPが形成される。
【0023】
図10および図11を参照して、下段半導体チップC1上にダイアタッチフィルムDFを介して上段半導体チップC2が荷重FCで押し付けられる。これにより下段半導体チップC1上に上段半導体チップC2が搭載される。上段半導体チップC2の位置は、平面視(図10)において第1の中心線L1の一の側(図10の左側)とされる。また上段半導体チップC2の第2の中心線L2は、平面視において、第1の中心線L1と平行であり、かつ第1の中心線L1の一の側(図10の左側)に位置される。また第2の中心線L2の位置は、平面視において第2の中心線L2の両側(図中、矢印PO側および矢印PI側)にペースト部JPが位置するような位置とされる。
【0024】
主に図4を参照して、たとえばトランスファーモールド法を用いて、樹脂部材RSが形成される。次にダムバーDB(図5)の切除が行なわれる。
【0025】
以上により本実施の形態の半導体装置が得られる。
次に比較例における半導体装置の製造方法について説明する。図12は、比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
【0026】
図12を参照して、本比較例においては、本実施の形態と異なり、ペースト部JPは、第2の中心線L2の図中矢印PI側にのみ設けられており、矢印PO側には設けられていない。このため上段半導体チップC2が搭載される際の荷重FCによって下段半導体チップC1は図中矢印LNに示すように傾きやすい。この傾きによって図中破線部CRにおいて下段半導体チップC1と吊リードSLとの衝突が発生することによって、下段半導体チップC1に割れ・欠けが生じることがある。
【0027】
本実施の形態によれば、図11に示すように、ダイパッドDP上のペースト部JPに加えて吊リードSLの上のペースト部JPも下段半導体チップC1を支持することができるので、下段半導体チップC1が安定的に支持される。よって下段半導体チップC1上に上段半導体チップC2が搭載される際の下段半導体チップC1の傾きが抑制される。これにより、下段半導体チップC1とリードフレームとが衝突することによる下段半導体チップC1の割れ・欠けを防止することができる。
【0028】
すなわち本実施の形態によれば、平面視において第2の中心線L2の両側に位置しているペースト部JPが下段半導体チップC1を支持することができるので、下段半導体チップC1が安定的に支持される。よって下段半導体チップC1上に上段半導体チップC2が搭載される際の下段半導体チップC1の傾きが抑制される。これにより、下段半導体チップC1とリードフレームとが衝突することによる第1の半導体チップの割れ・欠けを防止することができる。
【0029】
(実施の形態2)
図13は、本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。また図14は、本発明の実施の形態2における半導体装置の製造方法の一工程を示す概略的な部分平面図である。なお図13および図14のそれぞれにより示される範囲は、実施の形態1の図3および図10により示される範囲に対応している。
【0030】
図13および図14を参照して、本実施の形態の半導体装置は、実施の形態1の半導体装置の構成に加えて、下段半導体チップC1上の上段半導体チップC3をさらに有する。上段半導体チップC2は平面視において第1の中心線L1の一の側(図中の左側)に位置し、上段半導体チップC3は平面視において第1の中心線L1の他の側(図中の右側)に位置している。
【0031】
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【0032】
本実施の形態によれば、実施の形態1と同様の効果が得られる。また下段半導体チップC1上に、上段半導体チップC2に加えて上段半導体チップC3を配置することができる。
【0033】
(実施の形態3)
図15は、本発明の実施の形態3における半導体装置の構成を概略的に示す部分断面図である。また図16〜図20のそれぞれは、本発明の実施の形態3における半導体装置の製造方法の第1〜第5工程を概略的に示す部分平面図である。なお図15により示される範囲は、実施の形態1の図4により示される範囲に対応している。また図16〜図20のそれぞれにより示される範囲は、実施の形態1の図6〜図10により示される範囲に対応している。
【0034】
図15〜図20を参照して、本実施の形態の吊リードSLは、実施の形態1における貫通穴T1の代わりに、貫通穴T2および貫通穴T3を有する。貫通穴T2(図19)は、ペースト部JPのダイパッドDP上に位置する部分とペースト部JPの吊リードSL上に位置する部分との間に位置している。貫通穴T3は、ペースト部JPの吊リードSL上に位置する部分を貫通穴T2と挟むように位置している。
【0035】
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【0036】
本実施の形態によれば、実施の形態1と同様の効果が得られる。また貫通穴T2において、樹脂部材RSと下段半導体チップC1とが直接接する部分が形成される。この部分の接合は樹脂部材RSと吊リードSLとの接合に比して強固である。この強固な接合によって、半導体装置の温度変化に起因する樹脂部材RSの剥離の発生を抑制することができる。これにより半導体装置の信頼性を高めることができる。
【0037】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0038】
本発明は、複数の半導体チップとリードフレームとを有する半導体装置に特に有利に適用され得る。
【図面の簡単な説明】
【0039】
【図1】本発明の実施の形態1における半導体装置の構成を概略的に示す平面図である。
【図2】図1の中央部の概略拡大図である。
【図3】図1の線III−IIIに沿った概略断面図である。
【図4】図2の線IV−IVに沿った概略断面図である。
【図5】本発明の実施の形態1における半導体装置の製造方法の第1工程を概略的に示す部分平面図である。
【図6】図5の中央部の概略拡大図である。
【図7】本発明の実施の形態1における半導体装置の製造方法の第2工程を概略的に示す部分平面図である。
【図8】本発明の実施の形態1における半導体装置の製造方法の第3工程を概略的に示す部分平面図である。
【図9】本発明の実施の形態1における半導体装置の製造方法の第4工程を概略的に示す部分平面図である。
【図10】本発明の実施の形態1における半導体装置の製造方法の第5工程を概略的に示す部分平面図である。
【図11】図10の線XI−XIに沿った概略断面図である。
【図12】比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
【図13】本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。
【図14】本発明の実施の形態2における半導体装置の製造方法の一工程を示す概略的な部分平面図である。
【図15】本発明の実施の形態3における半導体装置の構成を概略的に示す部分断面図である。
【図16】本発明の実施の形態3における半導体装置の製造方法の第1工程を概略的に示す部分平面図である。
【図17】本発明の実施の形態3における半導体装置の製造方法の第2工程を概略的に示す部分平面図である。
【図18】本発明の実施の形態3における半導体装置の製造方法の第3工程を概略的に示す部分平面図である。
【図19】本発明の実施の形態3における半導体装置の製造方法の第4工程を概略的に示す部分平面図である。
【図20】本発明の実施の形態3における半導体装置の製造方法の第5工程を概略的に示す部分平面図である。
【符号の説明】
【0040】
C1 下段半導体チップ(第1の半導体チップ)、C2 上段半導体チップ(第2の半導体チップ)、C3 上段半導体チップ、DB ダムバー、DF ダイアタッチフィルム、DP ダイパッド、FP フレーム部、IL インナーリード、JP ペースト部(接合部)、LF リードフレーム、LP 液状ペースト部、OL アウターリード、RS 樹脂部材、SL 吊リード、T1〜T3 貫通穴。
【技術分野】
【0001】
本発明は、半導体装置に関し、複数の半導体チップとリードフレームとを有する半導体装置に関するものである。
【背景技術】
【0002】
従来から、半導体チップの平面積よりも大きな平面積を有するダイパッドに、同程度の平面積を有するフィルムを介して半導体チップを接着する方法が用いられている。
【0003】
近年、コスト低減や装置上の制約のために、フィルムの代わりにペーストを用いたペーストダイボンドの必要性が高まっている。ペーストダイボンドにおいてペーストが半導体チップ全面に付着された場合、リフロー工程においてリードフレームとチップとの熱収縮の相違に起因して剥離やチップ割れが発生することがある。これを防止するためにはペースト塗布面積を小さくする必要がある。このため半導体チップの平面積よりも小さな平面積を有するダイパッドが用いられる。このような技術は、たとえば特開2005−354117号公報(特許文献1)、特開平10−12797号公報(特許文献2)および特開2004−146853号公報(特許文献3)に開示されている。
【0004】
また近年、1パッケージ内に複数の半導体チップが搭載されたSiP(System in Package)品種品種が増えている。この複数のチップは、同一平面に配置される場合だけでなく、積層される場合がある。このような積層構造の場合、まずダイパッド上に第1の半導体チップがダイボンドされ、この第1の半導体チップ上に第2の半導体チップが搭載される。
【特許文献1】特開2005−354117号公報(第15図および第16図)
【特許文献2】特開平10−12797号公報(第6図)
【特許文献3】特開2004−146853号公報(第1図)
【発明の開示】
【発明が解決しようとする課題】
【0005】
上記の積層構造において、設計上の理由により、第1および第2の半導体チップの各々の中心が互いにオフセットされる場合がある。この場合に上記のように第1の半導体チップの平面積よりも小さい平面積を有するダイパッドが用いられると、ダイパッドによる第1の半導体チップの支持が不安定になりやすい。この結果、第2の半導体チップが搭載される工程の荷重によって第1の半導体チップが傾くことがある。この結果、第1の半導体チップとリードフレームとが衝突することで、第1の半導体チップの割れ・欠けが発生することがあるという問題があった。
【0006】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、第1の半導体装置上に第2の半導体チップが搭載される際に第1の半導体チップがリードフレームと衝突することを防止することができる半導体装置を提供することである。
【課題を解決するための手段】
【0007】
本発明の一の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第1および第2の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第1の半導体チップは接合部を介してリードフレーム上に設けられている。第2の半導体チップは第1の半導体チップ上に設けられている。樹脂部材はダイパッドと第1および第2の半導体素子とを覆っている。接合部はダイパッドおよび吊リードの各々の上に位置している。
【0008】
本発明の他の実施の形態によれば、半導体装置は、リードフレームと、接合部と、第1および第2の半導体チップと、樹脂部材とを有する。リードフレームは、ダイパッドと、ダイパッドを支持する吊リードとを有する。接合部はリードフレーム上に設けられている。第1の半導体チップは、接合部を介してリードフレーム上に設けられ、平面視において、第1の中心線を有し、かつダイパッドと吊リードの一部とに重なるように配置されている。第2の半導体チップは、第1の半導体チップ上に設けられ、平面視において、第1の中心線と平行であり、かつ第1の中心線の一の側に位置する第2の中心線を有する。樹脂部材はダイパッドと第1および第2の半導体素子とを覆っている。接合部は平面視において第2の中心線の両側に位置している。
【発明の効果】
【0009】
上記の一の実施の形態によれば、ダイパッド上の接合部に加えて吊リードの上の接合部も第1の半導体チップを支持することができるので、第1の半導体チップが安定的に支持される。よってこの第1の半導体チップ上に第2の半導体チップが搭載される際の第1の半導体チップの傾きが抑制される。これにより、第1の半導体チップとリードフレームとが衝突することによる第1の半導体チップの割れ・欠けを防止することができる。
【0010】
上記の他の実施の形態によれば、平面視において第2の中心線の両側に位置している接合部が第1の半導体チップを支持することができるので、第1の半導体チップが安定的に支持される。よってこの第1の半導体チップ上に第2の半導体チップが搭載される際の第1の半導体チップの傾きが抑制される。これにより、第1の半導体チップとリードフレームとが衝突することによる第1の半導体チップの割れ・欠けを防止することができる。
【発明を実施するための最良の形態】
【0011】
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す平面図である。また図2は、図1の中央部の概略拡大図である。また図3は、図1の線III−IIIに沿った概略断面図である。また図4は、図2の線IV−IVに沿った概略断面図である。なお図1においては、樹脂部材はその外縁のみが二点鎖線で示されている。
【0012】
図1〜図4を参照して、本実施の形態の半導体装置は、リードフレームと、ペースト部JPと、下段半導体チップC1(第1の半導体チップ)と、上段半導体チップC2(第2の半導体チップ)と、樹脂部材RSと、ダイアタッチフィルム(Die Attach Film)DFと、ボンディングワイヤBWとを有する。
【0013】
リードフレームは、ダイパッドDPと、吊リードSLと、フレーム部FPと、インナーリードILと、アウターリードOLとを有する。吊リードSLはダイパッドDPとフレーム部FPとを支持している。吊リードSLは貫通穴T1を有する。フレーム部FPは、吊リードSLと間隔を空けて、吊リードSLを枠状に囲んでいる。
【0014】
このリードフレーム上にペースト部JPが設けられている。ペースト部JPはダイパッドDPおよび吊リードSLの各々の上に位置している。ペースト部JPのうち吊リードSL上の部分は、ダイパッドDPと貫通穴T1との間に位置している。またペースト部JPは硬化された樹脂からなる。
【0015】
ペースト部JPを介して下段半導体チップC1がリードフレーム上に設けられている。下段半導体チップC1は、平面視において、第1の中心線L1を有し、かつ吊リードSLの一部とダイパッドDPとに重なるように配置されている。
【0016】
下段半導体チップC1上にダイアタッチフィルムDFを介して上段半導体チップC2が搭載されている。上段半導体チップC2は平面視(図2)において第1の中心線L1の一の側(図2の左側)に位置している。また上段半導体チップC2の中心線である第2の中心線L2は、平面視(図2)において、第1の中心線L1と平行であり、かつ第1の中心線L1の一の側(図2の左側)に位置している。また平面視における第2の中心線L2の両側にペースト部JP(図4)が位置している。
【0017】
樹脂部材RSはダイパッドDPと下段半導体チップC1と上段半導体チップC2とを覆う封止部材である。
【0018】
次に本実施の形態における半導体装置の製造方法について説明する。図5は、本発明の実施の形態1における半導体装置の製造方法の第1工程を概略的に示す部分平面図である。また図6は、図5の中央部の概略拡大図である。また図7〜図10のそれぞれは、本発明の実施の形態1における半導体装置の製造方法の第2〜第5工程を概略的に示す部分平面図である。また図11は、図10の線XI−XIに沿った概略断面図である。
【0019】
図5および図6を参照して、まずリードフレームLFが形成される。リードフレームLFは、ダムバーDBを有する。
【0020】
図7を参照して、図中の領域TGに向かって液状のペーストを吐出するためのノズル(図示せず)が配置される。この領域TGは、ダイパッドDPおよび吊リードSLの各々の上に位置している。
【0021】
図8を参照して、このノズルからペーストが吐出されることによって、ダイパッドDPおよび吊リードSLの各々の上に液状ペースト部LPが形成される。
【0022】
主に図9を参照して、平面視においてダイパッドDPと吊リードSLの一部とに重なるように、液状ペースト部LP(図8)を介して下段半導体チップC1がリードフレーム上に搭載される。次に液状ペースト部LP(図8)が熱硬化されることによってペースト部JPが形成される。
【0023】
図10および図11を参照して、下段半導体チップC1上にダイアタッチフィルムDFを介して上段半導体チップC2が荷重FCで押し付けられる。これにより下段半導体チップC1上に上段半導体チップC2が搭載される。上段半導体チップC2の位置は、平面視(図10)において第1の中心線L1の一の側(図10の左側)とされる。また上段半導体チップC2の第2の中心線L2は、平面視において、第1の中心線L1と平行であり、かつ第1の中心線L1の一の側(図10の左側)に位置される。また第2の中心線L2の位置は、平面視において第2の中心線L2の両側(図中、矢印PO側および矢印PI側)にペースト部JPが位置するような位置とされる。
【0024】
主に図4を参照して、たとえばトランスファーモールド法を用いて、樹脂部材RSが形成される。次にダムバーDB(図5)の切除が行なわれる。
【0025】
以上により本実施の形態の半導体装置が得られる。
次に比較例における半導体装置の製造方法について説明する。図12は、比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
【0026】
図12を参照して、本比較例においては、本実施の形態と異なり、ペースト部JPは、第2の中心線L2の図中矢印PI側にのみ設けられており、矢印PO側には設けられていない。このため上段半導体チップC2が搭載される際の荷重FCによって下段半導体チップC1は図中矢印LNに示すように傾きやすい。この傾きによって図中破線部CRにおいて下段半導体チップC1と吊リードSLとの衝突が発生することによって、下段半導体チップC1に割れ・欠けが生じることがある。
【0027】
本実施の形態によれば、図11に示すように、ダイパッドDP上のペースト部JPに加えて吊リードSLの上のペースト部JPも下段半導体チップC1を支持することができるので、下段半導体チップC1が安定的に支持される。よって下段半導体チップC1上に上段半導体チップC2が搭載される際の下段半導体チップC1の傾きが抑制される。これにより、下段半導体チップC1とリードフレームとが衝突することによる下段半導体チップC1の割れ・欠けを防止することができる。
【0028】
すなわち本実施の形態によれば、平面視において第2の中心線L2の両側に位置しているペースト部JPが下段半導体チップC1を支持することができるので、下段半導体チップC1が安定的に支持される。よって下段半導体チップC1上に上段半導体チップC2が搭載される際の下段半導体チップC1の傾きが抑制される。これにより、下段半導体チップC1とリードフレームとが衝突することによる第1の半導体チップの割れ・欠けを防止することができる。
【0029】
(実施の形態2)
図13は、本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。また図14は、本発明の実施の形態2における半導体装置の製造方法の一工程を示す概略的な部分平面図である。なお図13および図14のそれぞれにより示される範囲は、実施の形態1の図3および図10により示される範囲に対応している。
【0030】
図13および図14を参照して、本実施の形態の半導体装置は、実施の形態1の半導体装置の構成に加えて、下段半導体チップC1上の上段半導体チップC3をさらに有する。上段半導体チップC2は平面視において第1の中心線L1の一の側(図中の左側)に位置し、上段半導体チップC3は平面視において第1の中心線L1の他の側(図中の右側)に位置している。
【0031】
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【0032】
本実施の形態によれば、実施の形態1と同様の効果が得られる。また下段半導体チップC1上に、上段半導体チップC2に加えて上段半導体チップC3を配置することができる。
【0033】
(実施の形態3)
図15は、本発明の実施の形態3における半導体装置の構成を概略的に示す部分断面図である。また図16〜図20のそれぞれは、本発明の実施の形態3における半導体装置の製造方法の第1〜第5工程を概略的に示す部分平面図である。なお図15により示される範囲は、実施の形態1の図4により示される範囲に対応している。また図16〜図20のそれぞれにより示される範囲は、実施の形態1の図6〜図10により示される範囲に対応している。
【0034】
図15〜図20を参照して、本実施の形態の吊リードSLは、実施の形態1における貫通穴T1の代わりに、貫通穴T2および貫通穴T3を有する。貫通穴T2(図19)は、ペースト部JPのダイパッドDP上に位置する部分とペースト部JPの吊リードSL上に位置する部分との間に位置している。貫通穴T3は、ペースト部JPの吊リードSL上に位置する部分を貫通穴T2と挟むように位置している。
【0035】
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【0036】
本実施の形態によれば、実施の形態1と同様の効果が得られる。また貫通穴T2において、樹脂部材RSと下段半導体チップC1とが直接接する部分が形成される。この部分の接合は樹脂部材RSと吊リードSLとの接合に比して強固である。この強固な接合によって、半導体装置の温度変化に起因する樹脂部材RSの剥離の発生を抑制することができる。これにより半導体装置の信頼性を高めることができる。
【0037】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0038】
本発明は、複数の半導体チップとリードフレームとを有する半導体装置に特に有利に適用され得る。
【図面の簡単な説明】
【0039】
【図1】本発明の実施の形態1における半導体装置の構成を概略的に示す平面図である。
【図2】図1の中央部の概略拡大図である。
【図3】図1の線III−IIIに沿った概略断面図である。
【図4】図2の線IV−IVに沿った概略断面図である。
【図5】本発明の実施の形態1における半導体装置の製造方法の第1工程を概略的に示す部分平面図である。
【図6】図5の中央部の概略拡大図である。
【図7】本発明の実施の形態1における半導体装置の製造方法の第2工程を概略的に示す部分平面図である。
【図8】本発明の実施の形態1における半導体装置の製造方法の第3工程を概略的に示す部分平面図である。
【図9】本発明の実施の形態1における半導体装置の製造方法の第4工程を概略的に示す部分平面図である。
【図10】本発明の実施の形態1における半導体装置の製造方法の第5工程を概略的に示す部分平面図である。
【図11】図10の線XI−XIに沿った概略断面図である。
【図12】比較例における半導体装置の製造方法の一工程を概略的に示す概略断面図である。
【図13】本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。
【図14】本発明の実施の形態2における半導体装置の製造方法の一工程を示す概略的な部分平面図である。
【図15】本発明の実施の形態3における半導体装置の構成を概略的に示す部分断面図である。
【図16】本発明の実施の形態3における半導体装置の製造方法の第1工程を概略的に示す部分平面図である。
【図17】本発明の実施の形態3における半導体装置の製造方法の第2工程を概略的に示す部分平面図である。
【図18】本発明の実施の形態3における半導体装置の製造方法の第3工程を概略的に示す部分平面図である。
【図19】本発明の実施の形態3における半導体装置の製造方法の第4工程を概略的に示す部分平面図である。
【図20】本発明の実施の形態3における半導体装置の製造方法の第5工程を概略的に示す部分平面図である。
【符号の説明】
【0040】
C1 下段半導体チップ(第1の半導体チップ)、C2 上段半導体チップ(第2の半導体チップ)、C3 上段半導体チップ、DB ダムバー、DF ダイアタッチフィルム、DP ダイパッド、FP フレーム部、IL インナーリード、JP ペースト部(接合部)、LF リードフレーム、LP 液状ペースト部、OL アウターリード、RS 樹脂部材、SL 吊リード、T1〜T3 貫通穴。
【特許請求の範囲】
【請求項1】
ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
前記リードフレーム上に設けられた接合部と、
前記接合部を介して前記リードフレーム上に設けられた第1の半導体チップと、
前記第1の半導体チップ上に設けられた第2の半導体チップと、
前記ダイパッドと前記第1および第2の半導体素子とを覆う樹脂部材とを備え、
前記接合部は前記ダイパッドおよび前記吊リードの各々の上に位置する、半導体装置。
【請求項2】
前記吊リードは、前記接合部の前記ダイパッド上に位置する部分と前記接合部の前記吊リード上に位置する部分との間に貫通穴を有する、請求項1に記載の半導体装置。
【請求項3】
ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
前記リードフレーム上に設けられた接合部と、
前記接合部を介して前記リードフレーム上に設けられ、平面視において、第1の中心線を有し、かつ前記ダイパッドと前記吊リードの一部とに重なるように配置された第1の半導体チップと、
前記第1の半導体チップ上に設けられ、平面視において、前記第1の中心線と平行であり、かつ前記第1の中心線の一の側に位置する第2の中心線を有する第2の半導体チップと、
前記ダイパッドと前記第1および第2の半導体素子とを覆う樹脂部材とを備え、
前記接合部は平面視において前記第2の中心線の両側に位置する、半導体装置。
【請求項4】
前記第2の半導体素子は平面視において前記第1の中心線の前記一の側に位置する、請求項3に記載の半導体装置。
【請求項5】
前記接合部材は硬化された樹脂からなる、請求項1〜4のいずれかに記載の半導体装置。
【請求項1】
ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
前記リードフレーム上に設けられた接合部と、
前記接合部を介して前記リードフレーム上に設けられた第1の半導体チップと、
前記第1の半導体チップ上に設けられた第2の半導体チップと、
前記ダイパッドと前記第1および第2の半導体素子とを覆う樹脂部材とを備え、
前記接合部は前記ダイパッドおよび前記吊リードの各々の上に位置する、半導体装置。
【請求項2】
前記吊リードは、前記接合部の前記ダイパッド上に位置する部分と前記接合部の前記吊リード上に位置する部分との間に貫通穴を有する、請求項1に記載の半導体装置。
【請求項3】
ダイパッドと、前記ダイパッドを支持する吊リードとを有するリードフレームと、
前記リードフレーム上に設けられた接合部と、
前記接合部を介して前記リードフレーム上に設けられ、平面視において、第1の中心線を有し、かつ前記ダイパッドと前記吊リードの一部とに重なるように配置された第1の半導体チップと、
前記第1の半導体チップ上に設けられ、平面視において、前記第1の中心線と平行であり、かつ前記第1の中心線の一の側に位置する第2の中心線を有する第2の半導体チップと、
前記ダイパッドと前記第1および第2の半導体素子とを覆う樹脂部材とを備え、
前記接合部は平面視において前記第2の中心線の両側に位置する、半導体装置。
【請求項4】
前記第2の半導体素子は平面視において前記第1の中心線の前記一の側に位置する、請求項3に記載の半導体装置。
【請求項5】
前記接合部材は硬化された樹脂からなる、請求項1〜4のいずれかに記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2010−109234(P2010−109234A)
【公開日】平成22年5月13日(2010.5.13)
【国際特許分類】
【出願番号】特願2008−281171(P2008−281171)
【出願日】平成20年10月31日(2008.10.31)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成22年5月13日(2010.5.13)
【国際特許分類】
【出願日】平成20年10月31日(2008.10.31)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]