半導体装置
【発明の詳細な説明】
＜産業上の利用分野＞ 本発明は、揮発性半導体記憶装置と、不揮発性半導体記憶装置と、フォトダイオードを組み合わせた半導体装置に関するものである。
＜従来の技術＞ 光信号を電気信号に変換する半導体装置としてCCD素子がある。
CCD素子に於いては、光信号をフォトダイオードマトリクスに照射して、ダイオードマトリクスに集められた電荷は、電荷結合デバイスを用いたレジスタにより伝送され、出力端子に電流または電圧パルスとして現われる。
＜発明が解決しようとする課題＞ しかしながら、上記CCD素子に於いては、データを記憶しておくことができないという問題点があった。
＜課題を解決するための手段・作用＞ 本発明に於いては、前記の問題を解決するため揮発性半導体記憶装置と、不揮発性半導体記憶装置と、フォトダイオードとを組み合わせ、フォトダイオードに照射された光信号を電気信号に変換すると共に、そのデータを不揮発性半導体記憶装置に転送、記憶させることにより、バッテリ・バックアップ無しでも、そのデータが記憶，保持される。
＜実施例＞ 揮発性半導体記憶装置の一例としてDRAMを、また、不揮発性半導体記憶装置の一例としてEEPROMを用い、フォトダイオードの一例としてＰ型Si基板に形成したPN接合の用いた一実施例の回路図を第１図に、その断面図を第２図に示す。
EEPROM,DRAM及びフォトダイオードは共にMOS技術によって製作されるので製造が容易であり、DRAMは一つのメモリセルに要する素子数が最も少ない利点がある。
第１図において、３個のMOSトランジスタMT1,MT2及びMT3が半導体基板の上に直列に形成されている。実際のメモリは、この組合せが多数配列されるのであるが、便宜上１個の単位として動作する部分を取出した。MOSトランジスタMT1とMOSトランジスタMT2の中間点４には、容量素子Ｃが接続され、端子５から所定の電圧が印加される。MOSトランジスタMT1の端子１は、通常半導体基板のｎ層となり、メモリの列線に接続され、そのゲートG1の端子３はメモリの行線に接続される。MOSトランジスタMT2は通常の制御ゲートG2の下方にフローティングゲート６を設けEEPROMを構成する。MOSトランジスタMT3は、このメモリがEEPROMとして動作するか、DRAMとして動作するか、のモード切換え用トランジスタであって、そのゲートG3と、MOSトランジスタMT2のゲートG2には、端子７から電圧が印加されるようになっている。MOSトランジスタMT3の端子２は半導体基板のｎ層となる。端子１及び端子２は、一方がドレイン側となり他方がソース側となる。容量素子Ｃは半導体基板の拡散層４を一方の電極とし、酸化膜を介して設けられたポリシリコン膜を他方の電極CGとすることができる。拡散層（ｎ層）４とＰ型Si基板８間でPN接合フォトダイオードPDを形成する。
このような装置は、次のように動作する。
（１） 初期設定 動作を開始する前に、端子７に正電圧を印加しMOSトランジスタMT2のフローティングゲート６に電荷を蓄積する（このときの電荷をQFとする）。
フォトダイオードPDに光を照射する前に、フォトダイオードPDのｎ型拡散層４に正電荷を蓄積しておく（DRAMデータ“1"の状態）。これは、端子５及び端子７を接地して、MOSトランジスタMT3をオフ状態にした後、MOSトランジスタMT1のドレイン部の端子１に電圧VCCを印加した状態で、このトランジスタをオン状態にすることによって行なう。容量素子Ｃ（容量CCとする）に蓄積される電荷QCは、QC＝CCVCCとなる。
（２） フォトダイオードへの光照射 フォトダイオードPDに光照射を行うと、Ｐ型Si基板８に発生した少数キャリア電子がｎ型拡散層４に集まり、初期設定にて蓄積された正孔が再結合し、ｎ型拡散層４には正電荷が無くなる（DRAMデータ“0"の状態）。
以上の方法にて、フォトダイオードに光照射することにより、DRAMデータ“1"→“0"に変換されるため、光信号を電気信号に変換できる。
第３図はフォトダイオードの光信号をDRAMにて電気信号に変換するときの等価回路図である。
（３） DRAMからEEPROMへのデータ転送 前述のDRAMに蓄積されたデータをEEPROMに転送するときの等価回路を第４図に示す。
容量素子Ｃに電荷QC、フローティングゲート６に電荷QFが蓄積されている状態で、端子５に電圧V5を印加すると、CL（VF−V4）＋CHVF＝QF ……（１）
CC（V4−V5）＋CL（V4−VF）＝QC ……（２）
ここで、CC:容量素子Ｃの容量CL:フローティングゲート６と基板間の容量CH:フローティングゲート６と制御ゲートG2間の容量V4:端子４の電位V5:端子５の電圧VF:フローティングゲート６の電位QC:容量素子Ｃに蓄積された電荷QF:フローティングゲート６に蓄積されている電荷 （１），（２）式より、フローティングゲート６と、容量素子の一方の電極を構成する拡散層との間に印加される電圧Ｖは、下式で表わされる。
ところで、上記初期設定において、QF＝−CH・ΔVTH ……（４）
の電荷が蓄積されている。
ΔVTH:初期設定にてフローティングゲートに蓄積された電荷によるMOSトランジスタMT2のしきい値のシフト値 又、容量素子ＣにVCCを印加することによりQC＝CCVCC ……（５）
の電荷が蓄積される。
（３），（４）及び（５）式から
フローティングゲート６に注入される電流密度JFは、フローティングゲート６と半導体基板の拡散領域間に印加された電界EOXで決まり、JF＝AEOX2e×ｐ（−B/EOX） ……（７）
となる。A,Bは定数である。
で表わされる。ここでtOXはフローティングゲート６と拡散領域間の薄い酸化膜の厚さである。
容量素子Ｃに電荷QC＝CCVCCが蓄積されている状態及び蓄積されていない状態（QC＝０）のEOXをそれぞれ、EOX1,EOX0とすると、
で表わされる。
容量素子Ｃの電極CGの端子５に電圧V5を印加することにより、フローティングゲート６に正孔を注入する場合、容量素子Ｃに電荷QC＝CCVCCが蓄積されているときは、蓄積されていない状態よりも、（９）式に示すΔEOXだけ強い電界で正孔が注入されることになる。
フローティングゲート６と拡散層４との間の前記の正孔注入の為の薄い酸化膜の厚さをtOXとするとき、実施例においてtOX＝80ÅCC＝50fFCH＝158fFCL＝9.2fFVCC＝5Vであるとする。
このとき、（９）式にそれぞれの数値を入れ、ΔEOXを求めると、ΔEOX＝3.54（MV/cm）
であり、フローティングゲート６と拡散層４との間に印加される電界がEOX1及びEOX0のときにフローティングゲート６に流れる電流密度をJF1,JF0とすれば、JF1/JF0≒107程度となり、容量素子Ｃに電荷が蓄積されている（QC＝CCVCC）状態では、電荷が蓄積されていない（QC＝０）状態に比較し、フローティングゲート６に多量の正電荷が蓄積されることが判る。
本実施例では、MOSトランジスタMT2の制御ゲートG2を接地し、容量素子Ｃの一方の電極CGに電圧V5を印加したが、容量素子Ｃの一方の電極CGを接地し、端子７に電圧を印加しても同様なことができる。
以上のようにして、容量素子Ｃに蓄積されているデータを、端子５又は端子７に電圧を印加することにより、フローティングゲート６に蓄積されをデータとして転送することができる。すなわちフォトダイオードに与えられた光信号をEEPROMに記憶させることができる。
前記の構成の記憶素子が多数接続されている場合でも、共通の端子５又は端子７に電圧を印加することにより、DRAMとして蓄積された大容量のデータを、すべて一括してEEPROMへ高速で転送することができる。MOSトランジスタMT2のチャネルの電流の大小，又は制御ゲートＧから見たゲートしきい値電圧の変化によってEEPROMのデータが判別される。
＜発明の効果＞ 以上詳細に説明したように、本発明によれば、光信号を電気信号として、バッテリ・バックアップ無しで記憶、保持しておくことを従来の半導体装置よりも小さいサイズの半導体装置で行うことができる。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図、第２図は本発明の一実施例の断面図、第３図はフォトダイオードの光信号をDRAMにて電気信号に変換するときの等価回路図、第４図はDRAMからEEPROMへデータを転送するときの等価回路図である。
符号の説明
MT1,MT2,MT3……MOSトランジスタ、G1,G2,G3……制御ゲート、Ｃ……容量素子、PD……フォトダイオード、４……ｎ型拡散層、６……フローティングゲート、８……Ｐ型Si基板。
＜産業上の利用分野＞ 本発明は、揮発性半導体記憶装置と、不揮発性半導体記憶装置と、フォトダイオードを組み合わせた半導体装置に関するものである。
＜従来の技術＞ 光信号を電気信号に変換する半導体装置としてCCD素子がある。
CCD素子に於いては、光信号をフォトダイオードマトリクスに照射して、ダイオードマトリクスに集められた電荷は、電荷結合デバイスを用いたレジスタにより伝送され、出力端子に電流または電圧パルスとして現われる。
＜発明が解決しようとする課題＞ しかしながら、上記CCD素子に於いては、データを記憶しておくことができないという問題点があった。
＜課題を解決するための手段・作用＞ 本発明に於いては、前記の問題を解決するため揮発性半導体記憶装置と、不揮発性半導体記憶装置と、フォトダイオードとを組み合わせ、フォトダイオードに照射された光信号を電気信号に変換すると共に、そのデータを不揮発性半導体記憶装置に転送、記憶させることにより、バッテリ・バックアップ無しでも、そのデータが記憶，保持される。
＜実施例＞ 揮発性半導体記憶装置の一例としてDRAMを、また、不揮発性半導体記憶装置の一例としてEEPROMを用い、フォトダイオードの一例としてＰ型Si基板に形成したPN接合の用いた一実施例の回路図を第１図に、その断面図を第２図に示す。
EEPROM,DRAM及びフォトダイオードは共にMOS技術によって製作されるので製造が容易であり、DRAMは一つのメモリセルに要する素子数が最も少ない利点がある。
第１図において、３個のMOSトランジスタMT1,MT2及びMT3が半導体基板の上に直列に形成されている。実際のメモリは、この組合せが多数配列されるのであるが、便宜上１個の単位として動作する部分を取出した。MOSトランジスタMT1とMOSトランジスタMT2の中間点４には、容量素子Ｃが接続され、端子５から所定の電圧が印加される。MOSトランジスタMT1の端子１は、通常半導体基板のｎ層となり、メモリの列線に接続され、そのゲートG1の端子３はメモリの行線に接続される。MOSトランジスタMT2は通常の制御ゲートG2の下方にフローティングゲート６を設けEEPROMを構成する。MOSトランジスタMT3は、このメモリがEEPROMとして動作するか、DRAMとして動作するか、のモード切換え用トランジスタであって、そのゲートG3と、MOSトランジスタMT2のゲートG2には、端子７から電圧が印加されるようになっている。MOSトランジスタMT3の端子２は半導体基板のｎ層となる。端子１及び端子２は、一方がドレイン側となり他方がソース側となる。容量素子Ｃは半導体基板の拡散層４を一方の電極とし、酸化膜を介して設けられたポリシリコン膜を他方の電極CGとすることができる。拡散層（ｎ層）４とＰ型Si基板８間でPN接合フォトダイオードPDを形成する。
このような装置は、次のように動作する。
（１） 初期設定 動作を開始する前に、端子７に正電圧を印加しMOSトランジスタMT2のフローティングゲート６に電荷を蓄積する（このときの電荷をQFとする）。
フォトダイオードPDに光を照射する前に、フォトダイオードPDのｎ型拡散層４に正電荷を蓄積しておく（DRAMデータ“1"の状態）。これは、端子５及び端子７を接地して、MOSトランジスタMT3をオフ状態にした後、MOSトランジスタMT1のドレイン部の端子１に電圧VCCを印加した状態で、このトランジスタをオン状態にすることによって行なう。容量素子Ｃ（容量CCとする）に蓄積される電荷QCは、QC＝CCVCCとなる。
（２） フォトダイオードへの光照射 フォトダイオードPDに光照射を行うと、Ｐ型Si基板８に発生した少数キャリア電子がｎ型拡散層４に集まり、初期設定にて蓄積された正孔が再結合し、ｎ型拡散層４には正電荷が無くなる（DRAMデータ“0"の状態）。
以上の方法にて、フォトダイオードに光照射することにより、DRAMデータ“1"→“0"に変換されるため、光信号を電気信号に変換できる。
第３図はフォトダイオードの光信号をDRAMにて電気信号に変換するときの等価回路図である。
（３） DRAMからEEPROMへのデータ転送 前述のDRAMに蓄積されたデータをEEPROMに転送するときの等価回路を第４図に示す。
容量素子Ｃに電荷QC、フローティングゲート６に電荷QFが蓄積されている状態で、端子５に電圧V5を印加すると、CL（VF−V4）＋CHVF＝QF ……（１）
CC（V4−V5）＋CL（V4−VF）＝QC ……（２）
ここで、CC:容量素子Ｃの容量CL:フローティングゲート６と基板間の容量CH:フローティングゲート６と制御ゲートG2間の容量V4:端子４の電位V5:端子５の電圧VF:フローティングゲート６の電位QC:容量素子Ｃに蓄積された電荷QF:フローティングゲート６に蓄積されている電荷 （１），（２）式より、フローティングゲート６と、容量素子の一方の電極を構成する拡散層との間に印加される電圧Ｖは、下式で表わされる。
ところで、上記初期設定において、QF＝−CH・ΔVTH ……（４）
の電荷が蓄積されている。
ΔVTH:初期設定にてフローティングゲートに蓄積された電荷によるMOSトランジスタMT2のしきい値のシフト値 又、容量素子ＣにVCCを印加することによりQC＝CCVCC ……（５）
の電荷が蓄積される。
（３），（４）及び（５）式から
フローティングゲート６に注入される電流密度JFは、フローティングゲート６と半導体基板の拡散領域間に印加された電界EOXで決まり、JF＝AEOX2e×ｐ（−B/EOX） ……（７）
となる。A,Bは定数である。
で表わされる。ここでtOXはフローティングゲート６と拡散領域間の薄い酸化膜の厚さである。
容量素子Ｃに電荷QC＝CCVCCが蓄積されている状態及び蓄積されていない状態（QC＝０）のEOXをそれぞれ、EOX1,EOX0とすると、
で表わされる。
容量素子Ｃの電極CGの端子５に電圧V5を印加することにより、フローティングゲート６に正孔を注入する場合、容量素子Ｃに電荷QC＝CCVCCが蓄積されているときは、蓄積されていない状態よりも、（９）式に示すΔEOXだけ強い電界で正孔が注入されることになる。
フローティングゲート６と拡散層４との間の前記の正孔注入の為の薄い酸化膜の厚さをtOXとするとき、実施例においてtOX＝80ÅCC＝50fFCH＝158fFCL＝9.2fFVCC＝5Vであるとする。
このとき、（９）式にそれぞれの数値を入れ、ΔEOXを求めると、ΔEOX＝3.54（MV/cm）
であり、フローティングゲート６と拡散層４との間に印加される電界がEOX1及びEOX0のときにフローティングゲート６に流れる電流密度をJF1,JF0とすれば、JF1/JF0≒107程度となり、容量素子Ｃに電荷が蓄積されている（QC＝CCVCC）状態では、電荷が蓄積されていない（QC＝０）状態に比較し、フローティングゲート６に多量の正電荷が蓄積されることが判る。
本実施例では、MOSトランジスタMT2の制御ゲートG2を接地し、容量素子Ｃの一方の電極CGに電圧V5を印加したが、容量素子Ｃの一方の電極CGを接地し、端子７に電圧を印加しても同様なことができる。
以上のようにして、容量素子Ｃに蓄積されているデータを、端子５又は端子７に電圧を印加することにより、フローティングゲート６に蓄積されをデータとして転送することができる。すなわちフォトダイオードに与えられた光信号をEEPROMに記憶させることができる。
前記の構成の記憶素子が多数接続されている場合でも、共通の端子５又は端子７に電圧を印加することにより、DRAMとして蓄積された大容量のデータを、すべて一括してEEPROMへ高速で転送することができる。MOSトランジスタMT2のチャネルの電流の大小，又は制御ゲートＧから見たゲートしきい値電圧の変化によってEEPROMのデータが判別される。
＜発明の効果＞ 以上詳細に説明したように、本発明によれば、光信号を電気信号として、バッテリ・バックアップ無しで記憶、保持しておくことを従来の半導体装置よりも小さいサイズの半導体装置で行うことができる。
【図面の簡単な説明】
第１図は本発明の一実施例の回路図、第２図は本発明の一実施例の断面図、第３図はフォトダイオードの光信号をDRAMにて電気信号に変換するときの等価回路図、第４図はDRAMからEEPROMへデータを転送するときの等価回路図である。
符号の説明
MT1,MT2,MT3……MOSトランジスタ、G1,G2,G3……制御ゲート、Ｃ……容量素子、PD……フォトダイオード、４……ｎ型拡散層、６……フローティングゲート、８……Ｐ型Si基板。
【特許請求の範囲】
【請求項１】半導体基板上に、フォトダイオードと、該フォトダイオードに照射された光信号に対応する電気信号を記憶する、容量素子及び第１のMOS型トランジスタから成る揮発性メモリ素子と、フローティングゲート及び該フローティングゲート上に形成された制御ゲートを有する不揮発性メモリ素子と、半導体装置のモードを切り換える第２のMOS型トランジスタと上記揮発性メモリ素子のデータを不揮発性メモリ素子に転送するための電圧印加手段とを有し、且つ、上記フォトダイオードは上記半導体基板と該半導体基板に形成された拡散層とから成り、且つ、上記揮発性メモリ素子は、上記拡散層において上記不揮発性メモリ素子と電気的に接続されており、且つ、上記容量素子の一の電極が上記拡散層から成り、且つ、上記不揮発性メモリ素子は、上記拡散層上にトンネル絶縁膜を介して対向するように上記フローティングゲートが形成されていることを特徴とする半導体装置。
【請求項１】半導体基板上に、フォトダイオードと、該フォトダイオードに照射された光信号に対応する電気信号を記憶する、容量素子及び第１のMOS型トランジスタから成る揮発性メモリ素子と、フローティングゲート及び該フローティングゲート上に形成された制御ゲートを有する不揮発性メモリ素子と、半導体装置のモードを切り換える第２のMOS型トランジスタと上記揮発性メモリ素子のデータを不揮発性メモリ素子に転送するための電圧印加手段とを有し、且つ、上記フォトダイオードは上記半導体基板と該半導体基板に形成された拡散層とから成り、且つ、上記揮発性メモリ素子は、上記拡散層において上記不揮発性メモリ素子と電気的に接続されており、且つ、上記容量素子の一の電極が上記拡散層から成り、且つ、上記不揮発性メモリ素子は、上記拡散層上にトンネル絶縁膜を介して対向するように上記フローティングゲートが形成されていることを特徴とする半導体装置。
【第１図】
【第２図】
【第３図】
【第４図】
【第２図】
【第３図】
【第４図】
【特許番号】第２５５６８８５号
【登録日】平成８年（１９９６）９月５日
【発行日】平成８年（１９９６）１１月２７日
【国際特許分類】
【出願番号】特願昭６３−１７５７７５
【出願日】昭和６３年（１９８８）７月１４日
【公開番号】特開平２−２６０７６
【公開日】平成２年（１９９０）１月２９日
【出願人】（９９９９９９９９９）シャープ株式会社
【参考文献】
【文献】 特開 昭６３−７８５６７（ＪＰ，Ａ）
【文献】 特開 昭６２−１２３７５７（ＪＰ，Ａ）
【登録日】平成８年（１９９６）９月５日
【発行日】平成８年（１９９６）１１月２７日
【国際特許分類】
【出願日】昭和６３年（１９８８）７月１４日
【公開番号】特開平２−２６０７６
【公開日】平成２年（１９９０）１月２９日
【出願人】（９９９９９９９９９）シャープ株式会社
【参考文献】
【文献】 特開 昭６３−７８５６７（ＪＰ，Ａ）
【文献】 特開 昭６２−１２３７５７（ＪＰ，Ａ）
[ Back to top ]