半導体駆動装置
【課題】半導体素子のミラー期間を精度良く検出できない場合でもサージとスイッチング損失の低減を図ることが可能な半導体駆動装置の提供。
【解決手段】本発明は、半導体素子Ｑ２と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子ＭＯＳ１，ＭＯＳ２と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する駆動制御手段６２と備える半導体駆動装置５０であって、前記駆動制御手段は、前記制御信号に基づいて前記半導体素子のオン／オフ状態を１回反転させる際に、複数個のパルスを持つパルス信号を生成し、該生成したパルス信号により前記スイッチング素子をＰＷＭ制御することを特徴とする。
【解決手段】本発明は、半導体素子Ｑ２と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子ＭＯＳ１，ＭＯＳ２と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する駆動制御手段６２と備える半導体駆動装置５０であって、前記駆動制御手段は、前記制御信号に基づいて前記半導体素子のオン／オフ状態を１回反転させる際に、複数個のパルスを持つパルス信号を生成し、該生成したパルス信号により前記スイッチング素子をＰＷＭ制御することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する半導体駆動装置に関する。
【背景技術】
【０００２】
従来から、ＩＧＢＴ（Insulated Gate Bipolar Transistor）駆動回路においてサージとスイッチング損失の低減を図る技術として、アクティブゲート駆動方法が知られている（例えば、特許文献１、２参照）。アクティブゲート駆動方法の狙いは、図１に概念的に示すように、サージの発生するミラー期間まではＩＧＢＴのターンオンを穏やか（ゲート抵抗大）に行うことでコレクタ電流の時間変化率ｄｉｃ／ｄｔを小さくしサージの発生を抑えつつ、サージの発生するミラー期間を超えた時点でターンオンを高速（ゲート抵抗小）に行うことでスイッチング損失を減らそうとするものである。
【０００３】
特許文献１には、半導体素子のバラツキの影響を受けないようにゲート電圧の変化率dvage／ｄｔからミラー期間を検知し、ミラー期間検知後の所定のタイマ時間経過したタイミングで、ゲート抵抗の切替を行うことでアクティブゲート駆動を行う技術が開示されている。
【０００４】
特許文献２には、ターンオン時にミラー電圧検出信号の立ち上がリに応答して所定パルス幅のパルス信号を付加することで、ターンオン動作を速めてスイッチング損失を減らそうとする技術が開示されている。
【特許文献１】特許第４０２３３３６号
【特許文献２】特開平１１−２６２２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、実際には、サージが発生するミラー期間を精度良く検出するのは困難であり、ミラー期間の検出精度が悪いと、特許文献１，２におけるゲート抵抗の切替タイミングやパルス信号の付加タイミング（図２のゲート抵抗切替タイミング信号の立ち上がりタイミングに相当）が理想的なタイミングからずれてしまい、図２に模式的に示すように、過大なサージが発生する虞がある。他方、これを防ぐために、ミラー期間の検出誤差を吸収できるような時間的に余分なマージンを取ると、図３に模式的に示すように、サージを抑えることができるものの、結局スイッチング損失の低減効果が少なくなってしまう。
【０００６】
そこで、本発明は、ミラー期間を精度良く検出できない場合でもサージとスイッチング損失の低減を図ることが可能な半導体駆動装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一局面によれば、半導体素子と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する駆動制御手段とを備える半導体駆動装置であって、
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子のオン／オフ状態を１回反転させる際に、複数個のパルスを持つパルス信号を生成し、該生成したパルス信号により前記スイッチング素子をＰＷＭ制御することを特徴とする、半導体駆動装置が提供される。尚、スイッチング素子は、典型的には、例えばＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor)のような電界効果トランジスタである。
【発明の効果】
【０００８】
本発明によれば、ミラー期間を精度良く検出できない場合でもサージとスイッチング損失の低減を図ることが可能な半導体駆動装置が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１０】
以下では、先ず本発明による実施例の説明に先立って、図４及び図５を参照して半導体素子（本例ではＩＧＢＴ）のターンオン時及びターンオフ時におけるサージの発生メカニズムを説明する。
【００１１】
図４（Ａ）〜図４（Ｃ）は、ターンオン動作に関連する各状態を示し、図４（Ｄ）は、図４（Ａ）〜図４（Ｃ）の状態に対応するタイミングチャートを示す。図５（Ａ）〜図５（Ｃ）は、ターンオフ動作に関連する各状態を示し、図５（Ｄ）は、図５（Ａ）〜図５（Ｃ）の状態に対応するタイミングチャートを示す。
【００１２】
先ず、図４を参照して、上側のダイオードＤ１に電流が転流している状態（図４（Ａ）参照）から下側のＩＧＢＴ（Ｑ２）をオフからオンにした場合のターンオン時の動作を先ず説明する。尚、ここでは説明の便宜上、バスバーのインダクタをＤ１の上部及びＱ２の下部に示しているが、実際のインダクタ成分は各配線やＱ１とＱ２の間等にも存在する。
【００１３】
図４（Ａ）に示す状態では、スイッチＳＷ２がオンしているため、Ｑ２はオフとなる。そのため、モータ電流が全てＤ１に流れる転流状態が形成される。尚、この状態では、図中のＡ点の電位は略電源電圧となる。この状態からスイッチＳＷ１がオンすると、図４（Ｂ）に示すように、Ｑ２のゲートに充電電流が流れ込み、Ｑ２が次第にオン状態に遷移する。その際、Ｑ２にコレクタ電流が流れ始めるため、Ｄ１に流れる電流が減少する（図中のＡ点の電位が電源電圧から低下していく）。その後、完全にＱ２がオンすると、図４（Ｃ）に示すように、モータ電流は全てＱ２に流れＤ１の電流は流れなくなりターンオン動作が終了する。尚、この状態では、図中のＡ点の電位は、略接地電位まで低下する。
【００１４】
ここで、充電電流が急速であるほど、Ｑ２のコレクタ電流が急速に上昇するため、その変化率ｄＩｃｅ／ｄｔが大きくなる。コレクタ電流の変化が大きいと、インダクタＬ１に発生する逆起電力ＶＬ１＝−Ｌ１×ｄＩｃｅ／ｄｔが大きくなり、Ｄ１のアノードとカソード間のサージ電圧が大きくなる。このような原理により、Ｑ２のターンオン時のサージが発生する。
【００１５】
次に、図５を参照して、下側のＩＧＢＴ（Ｑ２）に電流が流れた状態（図５（Ａ）参照）から下側のＩＧＢＴ（Ｑ２）をオンからオフにした場合のターンオフ時の動作を説明する。尚、同様に、ここでは説明の便宜上、バスバーのインダクタをＤ１の上部及びＱ２の下部に示しているが、実際のインダクタ成分は各配線やＱ１とＱ２の間等にも存在する。
【００１６】
図５（Ａ）に示す状態では、スイッチＳＷ１がオンした状態であるため、Ｑ２はオンとなる。そのため、モータ電流が全てＱ２に流れている状態が形成される。尚、この状態では、図中のＡ点の電位は略接地電圧となる。この状態からスイッチＳＷ２がオンすると、図５（Ｂ）に示すように、Ｑ２のゲートに蓄積されていた電荷が、Ｑ２のゲート容量Ｃと抵抗Ｒ２の時定数に従い放電される。そのため、Ｑ２は次第にオフ状態に遷移し、コレクタ電流が減少する（図中のＡ点の電位が接地電位から上昇していく）。その後、完全にＱ２がオフすると、図５（Ｃ）に示すように、モータ電流はＤ１へと転流し、ターンオフ動作が終了する。尚、この状態では、図中のＡ点の電位は、略電源電位まで上昇する。
【００１７】
ここで、Ｑ２のゲート容量Ｃと抵抗Ｒ２の時定数が小さい場合、Ｑ２のゲート電荷の放電が早くなり、Ｑ２のコレクタ電流が急速に減少するため、その変化率ｄＩｃｅ／ｄｔが大きくなる。コレクタ電流の変化が大きいと、インダクタＬ２に発生する逆起電力ＶＬ２＝−Ｌ２×ｄＩｃｅ／ｄｔが大きくなり、Ｑ２のコレクタ・エミッタ間のサージ電圧が大きくなる。このような原理により、Ｑ２のターンオフ時のサージが発生する。
【００１８】
ここから、以上の原理を踏まえつつ、本実施例の説明に入る。
【００１９】
図６は、本実施例の半導体駆動装置５０を含むハイブリッド車両用モータ駆動システム１の全体構成の一例を示す図である。モータ駆動システム１は、バッテリ１０の電力を用いて走行用モータ４０を駆動することにより車両を駆動させるシステムである。尚、電気自動車は、電力を用いて走行用モータ４０を駆動して走行するものであれば、その方式や構成の詳細は任意である。電気自動車は、典型的には、動力源がエンジンと走行用モータ４０であるハイブリッド自動車（ＨＶ），動力源が走行用モータ４０のみである電気自動車を含む。
【００２０】
モータ駆動システム１は、図１に示すように、バッテリ１０、ＤＣ／ＤＣコンバータ２０、インバータ３０、走行用モータ４０、及び、半導体駆動装置５０を備える。
【００２１】
バッテリ１０は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性負荷から構成されてもよい。
【００２２】
ＤＣ／ＤＣコンバータ２０は、双方向のＤＣ／ＤＣコンバータ（可逆チョッパ方式の昇圧ＤＣ／ＤＣコンバータ）であり、例えば１４Ｖから４２Ｖへの昇圧変換、及び、４２Ｖから１４Ｖへの降圧変換が可能である。
【００２３】
インバータ３０は、電源ラインとアースラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ３，Ｑ４の直列接続からなり、Ｖ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ１，Ｑ２の直列接続からなり、Ｗ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ５，Ｑ６の直列接続からなる。また、各スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオードＤ１〜Ｄ６が配置される。
【００２４】
走行用モータ４０は、３相の永久磁石モータであり、Ｕ，Ｖ，Ｗ相の３つのコイルの一端が中点で共通接続されている。Ｕ相コイルの他端は、スイッチング素子Ｑ３，Ｑ４の中間点に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ１，Ｑ２の中間点に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ５，Ｑ６の中間点に接続される。
【００２５】
半導体駆動装置５０は、インバータ３０を制御する。半導体駆動装置５０は、例えばＣＰＵ，ＲＯＭ、メインメモリなどを含み、半導体駆動装置５０の各種機能は、ＲＯＭ等に記録された制御プログラムがメインメモリに読み出されてＣＰＵにより実行されることによって実現される。但し、半導体駆動装置５０の一部又は全部は、ハードウェアのみにより実現されてもよい。また、半導体駆動装置５０は、物理的に複数の装置により構成されてもよい。また、半導体駆動装置５０は、ＤＣ／ＤＣコンバータ２０をも制御する装置であってもよい。
【００２６】
半導体駆動装置５０は、例えば図７に示すような態様で、インバータ３０を制御してもよい。図７に示す制御態様は、可変電圧可変周波数制御（ＶＶＶＦ：variable voltage variable frequency）インバータ制御と称されるものであり、モータ回転数の増加と共に（モータトルク（モータ電流）の減少とともに）、ＩＧＢＴ制御信号のキャリア周波数が大きくなる。
【００２７】
半導体駆動装置５０は、インバータ３０を制御する際、以下で説明するアクティブゲート駆動方法により各スイッチング素子Ｑ１〜Ｑ６を駆動する。
【００２８】
図８は、本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成を示す図である。図８に示す構成は、説明の便宜上、一例としてＶ相アームの下アームにおけるスイッチング素子Ｑ２のターンオン動作に係る部分を示す。
【００２９】
半導体駆動装置５０は、図８に示すように、スイッチング素子（ＩＧＢＴ）Ｑ２をオン動作させるパワーＭＯＳ（ＭＯＳ１）と、スイッチング素子Ｑ２をオフ動作させるパワーＭＯＳ（ＭＯＳ２）と、マイコン側からのＩＧＢＴ駆動指令であるＩＧＢＴ制御信号（ｉｍｉｎ）に基づいてパワーＭＯＳを駆動するＩＧＢＴ駆動制御部６２と、ミラー領域検知部６６と、周波数検知部６８と、電圧重畳部６９とを含む。
【００３０】
ＩＧＢＴ駆動制御部６２は、オン制御部６４を含み、オン制御部６４は、ＰＷＭ信号出力部６４ａ、ＰＷＭ信号生成部６４ｂ、メモリアクセスコントローラ６４ｃ、及び、パルス幅格納メモリ６４ｄを含む。ＩＧＢＴ駆動制御部６２の機能は後に詳説する。
【００３１】
ミラー領域検知部６６は、スイッチング素子Ｑ２の動作状態が遷移する際のミラー領域を検知する。即ち、ミラー領域検知部６６は、スイッチング素子Ｑ２の動作状態がオフ状態からオン状態に遷移する際のミラー領域、及び、スイッチング素子Ｑ２の動作状態がオン状態からオフ状態に遷移する際のミラー領域を検知する。ミラー領域の検知方法は、多種多様であり、任意の方法が採用されてもよい。また、ミラー領域の検知方法は、精度の低い方法でもよく、例えば、ＩＧＢＴ制御信号の立ち下がり若しくは立ち上がり後の所定タイマ時間後にミラー領域に入るという仮定に基づく決め打ち的な検知方法であってもよい。これは、ミラー領域の検知結果にある程度の誤差があったとしても、後述するように本実施例のアクティブゲート駆動方法により、かかる誤差が適切に補償されるためである。図示の例では、ミラー領域検知部６６は、スイッチング素子Ｑ２のゲート電圧と、所定の電圧Ｅ１とが入力されるコンパレータ（Ｃｏｍｐ１）を含み、コンパレータは、スイッチング素子Ｑ２のゲート電圧が所定の電圧Ｅ１を上回ったときにミラー領域検知信号（ＰＷＭ制御開始信号）をＰＷＭ信号生成部６４ｂに入力する。所定の電圧Ｅ１は、好ましくは、スイッチング素子Ｑ２の閾値電圧よりも僅かに低い程度の電圧に設定される。
【００３２】
周波数検知部６８は、ＩＧＢＴ制御信号のキャリア周波数を検知する。ＩＧＢＴ制御信号のキャリア周波数の検知方法は、多種多様であり、任意の方法が採用されてもよい。周波数検知部６８は、例えばＩＧＢＴ制御信号のキャリア周波数を直接的に表す情報に基づいて検知してもよい。図示の例では、周波数検知部６８は、内部クロックによってカウントされるカウンタ６８ａによってＩＧＢＴ制御信号のキャリア周波数を計測しており、比較回路６８ｂは、周波数検知部６８で検知されたキャリア周波数が所定の通常範囲内にあるかそれよりも高いか低いかといった比較結果を出力し、メモリアクセスコントローラ６４ｃは、周波数検知部６８で検知されたキャリア周波数（比較回路６８ｂの比較結果）に基づいてパルス幅格納メモリ６４ｄにアクセスする。
【００３３】
電圧重畳部６９は、後述のＩＧＢＴ駆動制御部６２によるＰＷＭ制御に連動して、ＭＯＳ１のドレイン側に（スイッチング素子Ｑ２のゲートに）、グランド電位よりも大きく電源電位Ｖｃｃよりも小さい所定電圧Ｅ１を印加する。図示の例では、電圧重畳部６９は、電源電圧Ｅ１と、スイッチ６９ａとを備える。スイッチ６９ａは、ＭＯＳ２のドレイン側とスイッチング素子Ｑ２のゲートの間に設けられ、端子Ａ，端子Ｂ間で切り替ることで、スイッチング素子Ｑ２のゲートを選択的にＭＯＳ２又は電源（所定電圧Ｅ１）に接続する。スイッチ６９ａが端子Ａに接続されたときに、ＭＯＳ１のドレイン側に所定電圧Ｅ１が印加される。スイッチ６９ａの端子Ａ側への切替は、ＩＧＢＴ制御信号に基づいて実現されてもよい。具体的には、スイッチ６９ａは、ＩＧＢＴ制御信号の立ち上がり時に端子Ａ側に接続される。
【００３４】
次に、スイッチング素子Ｑ２のターンオン時のタイミングチャートである図９及び図１０を参照しつつ、本実施例のＩＧＢＴ駆動制御部６２により実現されるアクティブゲート駆動方法の要部を説明する。
【００３５】
図９では、上段から、スイッチング素子Ｑ２のゲート電圧Ｖｇｅ（ＩＧＢＴゲート電圧Ｖｇｅ）の波形、ＩＧＢＴ制御信号（ｉｍｉｎ）の波形、ＭＯＳ１に印加されるゲート入力信号（ＰＷＭ信号＋オン／オフ信号）の波形、スイッチング素子Ｑ２のコレクタ電流Ｉｃｅの波形、スイッチング素子Ｑ２のコレクタ−エミッタ電圧Ｖｃｅの波形、及び、スイッチング素子Ｑ２におけるスイッチング損失の波形が概略的に示されている。
【００３６】
図１０は、図９のＭＯＳ１に印加されるゲート入力信号の波形のＸ部の拡大図であり、図１０には、スイッチング素子Ｑ２のゲートインピーダンス成分を表す波形が、ゲート入力信号と共に示されている。
【００３７】
図９の状態１では、マイコン側からのＩＧＢＴ制御信号（ｉｍｉｎ）がオフ指令であり、ＩＧＢＴ駆動制御部６２は、オフ信号（電圧Ｖｃｃ）をＭＯＳ１に印加してＭＯＳ１をオフ状態に維持し、ＭＯＳ２をオン状態に維持している。このとき、スイッチ６９ａは端子Ｂ側に接続されており、ＭＯＳ２はグランドに接続されているため、スイッチング素子Ｑ２のゲートはグランドに固定され、スイッチング素子Ｑ２はオフ状態を維持する。
【００３８】
次に、状態２になり、ＩＧＢＴ制御信号がオン指令になると、ＩＧＢＴ駆動制御部６２は、オン信号をＭＯＳ１に印加してＭＯＳ１をオンすると同時に、スイッチ６９ａが端子Ａ側に接続され、スイッチング素子Ｑ２のゲートには所定電圧Ｅ１が印加される。ここでは、所定電圧Ｅ１は、スイッチング素子Ｑ２の閾値電圧よりも僅かに低い程度の電圧に設定される。このような電圧Ｅ１を重畳させることの意義は、重畳させない場合に比べて、スイッチング素子Ｑ２のスイッチングを高速に行うことを可能とすること等であり、これについては後述する。
【００３９】
次に、状態３になり、ミラー領域検知部６６によってスイッチング素子Ｑ２のゲート電圧が所定電圧Ｅ１達したことが検出されると、ＩＧＢＴ駆動制御部６２は、ＰＷＭ信号生成部６４ｂで生成されるＰＷＭ信号によってＭＯＳ１のＰＷＭ制御を開始する。ここで上述の如くスイッチ６９ａが端子Ａ側に接続され、スイッチング素子Ｑ２のゲートには所定電圧Ｅ１が印加されているので、ＰＷＭ制御での電圧変動（図１０に示すようにＶｃｃとＶｔｈの間の変動）を小さくすることができるので、より精度良くインピーダンスの調整を行うことができる。即ち、ＰＷＭ制御での電圧変動は、高速制御を可能とするためにＭＯＳ１の閾値電圧Ｖｔｈ程度で行われる。ＰＷＭ信号は、メモリアクセスコントローラ６４ｃによって、パルス幅格納メモリ６４ｄに予め記憶されている基準パルス幅（基準デューティ）に基づいて設定される。基準パルス幅の好ましい設定方法については後述する。ＰＷＭ信号生成部６４ｂは、メモリアクセスコントローラ６４ｃから供給される基準パルス幅に基づいて、図１０に示すような態様で、スイッチング素子Ｑ２のゲートインピーダンスが段階的に低くなるように、パルス信号のパルス幅を基準パルス幅から段階的に小さくなるように変化させる。即ち、スイッチング素子Ｑ２のゲート電圧が閾値電圧付近でのパルス幅は、サージが発生し難くなるようにスイッチング素子Ｑ２のゲートが高インピーダンスとなるように高デューティに設定し、ミラー期間が終了する付近でのパルス幅は、スイッチング損失が低減されるようにスイッチング素子Ｑ２のゲートが低インピーダンスとなるように低デューティに設定する。図１０に示す例では、ＰＷＭ信号のパルス幅は、ミラー期間内で基準パルス幅Ａ１からＡ２（＜Ａ１）、Ａ３（＜Ａ２）へと段階的に小さく調整（変化）されている。尚、このようなＰＷＭ信号のパルス幅の段階的な変化タイミングは、例えばミラー期間の長さの試験データ等に基づいて、予め設定された固定タイミングであってもよく、この場合、基準パルス幅に応じて異なる固定タイミングであってもよい。
【００４０】
最後に、状態４になりミラー期間が終了すると、ＩＧＢＴ駆動制御部６２は、ＰＷＭ制御を停止すると共に、スイッチ６９ａを端子Ａから切り離し（端子Ｂ側に接続し）、ＭＯＳ１のゲート入力信号をグランド（オン信号）に固定し、速やかにスイッチング素子Ｑ２のゲート電圧を電圧Ｖｃｃまで上昇させる。尚、ミラー期間の終了は、適切な方法で推定・検出されてもよいし、或いは、簡易的に、例えばミラー期間の長さの試験データ等に基づいて、ミラー領域の開始時点から所定時間経過後に検出されるようにしてもよい。
【００４１】
このようにして図８乃至図１０に示す制御によれば、スイッチング素子Ｑ２の閾値に多少のバラツキがあった場合やスイッチング素子Ｑ２のミラー期間を精度良く検出できない場合でもスイッチング素子Ｑ２のターンオン時のサージの発生を抑えるための調整を必要とせず、且つ、スイッチング素子Ｑ２のターンオン時のスイッチング損失についても低減できる小型のアクティブゲート駆動回路を実現することができる。
【００４２】
また、ターンオン時間は非常に短いため、スイッチング素子Ｑ２を駆動するパワーＭＯＳ（ＭＯＳ１）をグランド−Ｖｃｃの電圧フルスイングで動作させる場合は、極めて高速なＰＷＭ信号が必要となるが、図８乃至図１０に示す制御によれば、スイッチング素子Ｑ２のターンオン動作中に所定電圧Ｅ１（例えばスイッチング素子Ｑ２の閾値電圧付近の電圧）に重畳させてゲート入力信号波形を閾値電圧−ＶｃｃでＰＷＭ制御するので、極めて高速なＰＷＭ信号を用いることなく、高速なＰＷＭ制御が可能となり、高性能なアクティブゲート駆動を実現することができる。尚、以上の観点からも明らかなように、所定電圧Ｅ１は、好ましくは、上述の如く閾値電圧よりも僅かに小さい電圧に設定されるが、グランド電位よりも高ければよく、この場合も、グランド電位よりも高い分だけ電圧フルスイングが低減されるという効果が得られる。
【００４３】
次に、図１１乃至図１３を参照して、スイッチング素子Ｑ２のターンオフ動作に係る部分の構成について説明する。
【００４４】
図１１は、本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成であって、スイッチング素子Ｑ２のターンオフ動作に係る部分を示す図である。
【００４５】
半導体駆動装置５０は、図１１に示すように、スイッチング素子（ＩＧＢＴ）Ｑ２をオン動作させるパワーＭＯＳ（ＭＯＳ１）と、スイッチング素子Ｑ２をオフ動作させるパワーＭＯＳ（ＭＯＳ２）と、マイコン側からのＩＧＢＴ駆動指令であるＩＧＢＴ制御信号（ｉｍｉｎ）に基づいてパワーＭＯＳを駆動するＩＧＢＴ駆動制御部６２と、ミラー領域検知部６６と、周波数検知部６８とを含む。
【００４６】
ＩＧＢＴ駆動制御部６２は、オフ制御部６３を含み、オフ制御部６３は、ＰＷＭ信号出力部６４ａ、ＰＷＭ信号生成部６４ｂ、メモリアクセスコントローラ６４ｃ、及び、パルス幅格納メモリ６４ｄを含む。ＩＧＢＴ駆動制御部６２の機能は後に詳説し、他の各部は特に言及しない限り、図８を参照して上述した対応する各部と同様であってよい。
【００４７】
ミラー領域検知部６６は、スイッチング素子Ｑ２の動作状態が遷移する際のミラー領域を検知する。図示の例では、ミラー領域検知部６６は、スイッチング素子Ｑ２のゲート電圧と、所定の電圧Ｅ２とが入力されるコンパレータ（Ｃｏｍｐ２）を含み、コンパレータは、スイッチング素子Ｑ２のゲート電圧が所定の電圧Ｅ２を下回ったときにミラー領域検知信号をＰＷＭ信号生成部６４ｂに入力する。所定の電圧Ｅ２は、好ましくは、スイッチング素子Ｑ２のミラー電位よりも僅かに高い程度の電圧に設定される。
【００４８】
スイッチ６９ｂは、ＭＯＳ１とスイッチング素子Ｑ２のゲートの間に設けられ、端子Ａ，Ｂ間で切り替ることで、スイッチング素子Ｑ２のゲートを選択的にＭＯＳ１又は電源電圧Ｅ２に接続する。
【００４９】
図１２は、スイッチング素子Ｑ２のターンオフ時のタイミングチャートであり、図１３は、図１２のＭＯＳ２に印加されるゲート入力信号のＸ部の拡大図である。図１２には、上段から、スイッチング素子Ｑ２のゲート電圧Ｖｇｅ（ＩＧＢＴゲート電圧Ｖｇｅ）の波形、ＩＧＢＴ制御信号（ｉｍｉｎ）の波形、ＭＯＳ２に印加されるゲート入力信号（ＰＷＭ信号＋オン／オフ信号）の波形、スイッチング素子Ｑ２のコレクタ電流Ｉｃｅの波形、スイッチング素子Ｑ２のコレクタ−エミッタ電圧Ｖｃｅの波形、及び、スイッチング素子Ｑ２におけるスイッチング損失の波形が概略的に示されている。図１３には、スイッチング素子Ｑ２のゲートインピーダンス成分を表す波形が、ゲート入力信号と共に示されている。
【００５０】
図１２の状態１では、マイコン側からのＩＧＢＴ制御信号（ｉｍｉｎ）がオン指令（Ｈｉ）であり、ＩＧＢＴ駆動制御部６２は、オン信号をＭＯＳ１に印加してＭＯＳ１をオン状態に維持し、オフ信号（グランド電位）をＭＯＳ２に印加してＭＯＳ２をオフ状態に維持している。このとき、スイッチ６９ｂは端子Ｂ側に接続されており、ＭＯＳ１は電源電圧Ｖｃｃに接続されているため、スイッチング素子Ｑ２はオン状態を維持する。
【００５１】
次に、状態２になり、ＩＧＢＴ制御信号がオフ指令（Ｌｏ）になると、スイッチ６９ｂは端子Ａ側に接続され、スイッチング素子Ｑ２のゲートには所定電圧Ｅ２が印加される。ここでは、所定電圧Ｅ２は、スイッチング素子Ｑ２のミラー電位よりも僅かに高い程度の電圧に設定される。
【００５２】
次に、状態３になり、ミラー領域検知部６６によってスイッチング素子Ｑ２のゲート電圧が所定電圧Ｅ２まで下降したこと（即ちミラー領域）が検出されると、ＩＧＢＴ駆動制御部６２は、スイッチ６９ｂを端子Ｂ側に接続すると共に、ＰＷＭ信号によってＭＯＳ２のＰＷＭ制御を開始する。ＰＷＭ信号は、メモリアクセスコントローラ６４ｃによって、パルス幅格納メモリ６４ｄに予め記憶されている基準パルス幅に基づいて設定される。基準パルス幅の好ましい設定方法については後述する。ＰＷＭ信号生成部６４ｂは、メモリアクセスコントローラ６４ｃから供給される基準パルス幅に基づいて、図１３に示すような態様で、スイッチング素子Ｑ２のゲートインピーダンスが段階的に高くなるように、パルス信号のパルス幅を基準パルス幅から段階的に小さくなるように変化させる。即ち、パルス幅は、ミラー期間当初ではスイッチング素子Ｑ２のゲートが低インピーダンスとなるように高デューティに設定し、閾値電圧付近でのパルス幅は、サージが発生し難くなるようにスイッチング素子Ｑ２のゲートが高インピーダンスとなるように低デューティに設定する。図１２に示す例では、ＰＷＭ信号のパルス幅は、ミラー期間内で基準パルス幅Ａ１からＡ２（＜Ａ１）、Ａ３（＜Ａ２）へと段階的に小さく調整（変化）されている。尚、このようなＰＷＭ信号のパルス幅の段階的な変化タイミングは、例えばミラー期間の長さの試験データ等に基づいて、予め設定された固定タイミングであってもよく、この場合、基準パルス幅に応じて異なる固定タイミングであってもよい。
【００５３】
最後に、状態４になりミラー期間が終了すると、ＰＷＭ制御を停止すると共に、ＭＯＳ２のゲート入力信号をオン信号に固定し、速やかにスイッチング素子Ｑ２のゲート電圧をグランド電位まで下降させる。尚、ミラー期間の終了は、適切な方法で推定・検出されてもよいし、或いは、簡易的に、例えばミラー期間の長さの試験データ等に基づいて、ミラー領域の開始時点から所定時間経過後に検出されるようにしてもよい。
【００５４】
このようにして図１１乃至図１３に示す制御によれば、スイッチング素子Ｑ２の閾値に多少のバラツキがあった場合やスイッチング素子Ｑ２のミラー期間を精度良く検出できない場合でもスイッチング素子Ｑ２のターンオフ時のサージの発生を抑えるための調整を必要とせず、且つ、スイッチング素子Ｑ２のターンオフ時のスイッチング損失についても低減できる小型のアクティブゲート駆動回路を実現することができる。
【００５５】
次に、図１４及び図１５を参照して、周波数検知部６８によるＩＧＢＴ制御信号のキャリア周波数の周波数検知結果に応じた基準パルス幅Ａ１の設定方法について説明する。
【００５６】
図１４は、スイッチング素子Ｑ２のターンオン時のＭＯＳ１に印加されるＰＷＭ信号の波形を示し、図１０に示した図に相当する。図１４では、３つ波形が代表的に示されており、上から順に、ＩＧＢＴ制御信号のキャリア周波数が高いとき（図７のＢ点参照）のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が通常範囲内の時のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が低いとき（図７のＡ点参照）のＰＷＭ信号のデューティが示されている。
【００５７】
図１５は、スイッチング素子Ｑ２のターンオフ時のＭＯＳ２に印加されるＰＷＭ信号の波形を示し、図１３に示した図に相当する。同様に、図１５では、３つ波形が代表的に示されており、上から順に、ＩＧＢＴ制御信号のキャリア周波数が高いとき（図７のＢ点参照）のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が通常範囲内の時のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が低いとき（図７のＡ点参照）のＰＷＭ信号のデューティが示されている。
【００５８】
ターンオン時用の基準パルス幅Ａ１は、図１４に示すように、キャリア周波数が高周波数になるにつれて大きくなる態様でパルス幅格納メモリ６４ｄに格納される。即ち、高キャリア周波数の場合は、スイッチング素子Ｑ２のコレクタ電流が小さくなるため、インピーダンスが比較的高くなるように基準パルス幅Ａ１が設定されている。これは、ターンオン時のリカバリーサージ（図４参照）は、ダイオードの特性上、一般的に電流が低い場合（キャリア周波数が高い場合）に大きくなるためである。
【００５９】
ターンオフ時用の基準パルス幅Ａ１は、図１５に示すように、キャリア周波数が低周波数になるにつれて大きくなる態様でパルス幅格納メモリ６４ｄに格納される。即ち、低キャリア周波数の場合は、ターンオン時の場合とは逆に、インピーダンスが比較的高くなるように基準パルス幅Ａ１が設定されている。これは、コレクタ電流がミラー電圧と相関があり、ターンオフ時はコレクタ電流が高いほど高サージが発生し易いためである。
【００６０】
このように、ＩＧＢＴ制御信号のキャリア周波数（即ちスイッチング素子Ｑ２のコレクタ電流）に応じて基準パルス幅Ａ１を可変とすることで、より最適にサージとスイッチング損失の低減を図ることが可能となる。即ち、ターンオフ時には、コレクタ電流が大きい場合に基準パルス幅Ａ１を狭く設定し（即ちゲート抵抗を大きくし）、ターンオン時には、コレクタ電流が小さい場合に基準パルス幅Ａ１を狭く設定することで、より効率的にサージとスイッチング損失の低減を図ることが可能となる。
【００６１】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００６２】
例えば、上述の実施例では、好ましい実施例として、コレクタ電流とＩＧＢＴ制御信号のキャリア周波数との間に相関があることを利用して、ＩＧＢＴ制御信号のキャリア周波数を簡易な構成で検知している。しかしながら、ホールＩＣ等でコレクタ電流を検知するような構成も可能である。
【００６３】
また、上述の実施例では、好ましい実施例として、ＩＧＢＴ制御信号のキャリア周波数に応じて基準パルス幅Ａ１を可変しているが、ＩＧＢＴ制御信号のキャリア周波数の如何に係わらず基準パルス幅Ａ１を固定する構成も可能である。
【００６４】
また、上述の実施例では、好ましい実施例として、スイッチング素子Ｑ２のターンオン動作中に所定電圧Ｅ１を重畳させてゲート入力信号波形を閾値電圧−ＶｃｃでＰＷＭ制御しているが、所定電圧Ｅ１の重畳を省略してもよい。また、スイッチング素子Ｑ２のターンオフ動作中に同様の重畳を行うことも可能である。
【００６５】
また、上述の実施例では、好ましい実施例として、ＩＧＢＴ制御信号のキャリア周波数に応じて基準パルス幅Ａ１を可変し、且つ、基準パルス幅Ａ１を基準に段階的にＰＷＭ信号のパルス幅を小さくしているが、いずれか一方のみが実行される構成も可能である。例えば前者のみを実行する構成の場合、ＩＧＢＴ制御信号のキャリア周波数（又はコレクタ電流）に応じた基準パルス幅Ａ１で固定してＰＷＭ制御が実行されることになる。
【００６６】
また、上述の実施例では、ＰＷＭ制御中にパルス幅をＡ１，Ａ２，Ａ３と３段階で変化させているが、２段階で変化させてもよいし、４段階以上で変化させてもよい。また、基準パルス幅Ａ１の大きさに応じて段階数を可変してもよい。
【００６７】
また、上述の実施例では、ＩＧＢＴ制御信号の各キャリア周波数に対応する基準パルス幅Ａ１をパルス幅格納メモリ６４ｄから読み出しているが、演算変換処理等により基準のパルス幅をキャリア周波数に応じて補正して用いてもよい。
【００６８】
また、上述の実施例では、ＭＯＳ１としてＰチャネルのＭＯＳが用いられ、ＭＯＳ２としてＮチャネルのＭＯＳが用いられているが、他の形態のスイッチング素子が用いられてもよいことは言うまでもなく、例えばＮチャネルとＰチャネルが反転すればそれに応じてパルス幅の変化態様が上述の態様と反転する。
【００６９】
また、上述の実施例では、好ましい実施例として、スイッチング素子Ｑ２のターンオン時とターンオフ時の双方に対して本発明によるアクティブゲート駆動方法を適用しているが、ターンオン時とターンオフ時のいずれか一方のみに適用する構成も可能である。
【図面の簡単な説明】
【００７０】
【図１】アクティブゲート駆動方法の狙いの動作を示すタイミングチャートである。
【図２】ゲート抵抗切替タイミング信号の立ち上がりタイミングが理想的なタイミングから遅れた場合のタイミングチャートである。
【図３】ゲート抵抗切替タイミング信号の立ち上がりタイミングにマージンを持たせた場合のタイミングチャートである。
【図４】ターンオン時におけるサージの発生メカニズムの説明図である。
【図５】ターンオフ時におけるサージの発生メカニズムの説明図である。
【図６】本実施例の半導体駆動装置５０を含むハイブリッド車両用モータ駆動システム１の全体構成の一例を示す図である。
【図７】可変電圧可変周波数制御におけるキャリア周波数とモータ回転数等との関係を示す図である。
【図８】本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成であって、スイッチング素子Ｑ２のターンオン動作に係る部分を示す図である。
【図９】スイッチング素子Ｑ２のターンオン時のタイミングチャートである
【図１０】図９のＸ部の拡大図である。
【図１１】本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成であって、スイッチング素子Ｑ２のターンオフ動作に係る部分を示す図である。
【図１２】スイッチング素子Ｑ２のターンオフ時のタイミングチャートである。
【図１３】図１２のＸ部の拡大図である。
【図１４】キャリア周波数に応じて異なる、スイッチング素子Ｑ２のターンオン時のＭＯＳ１に印加されるＰＷＭ信号の波形を示す図である。
【図１５】キャリア周波数に応じて異なる、スイッチング素子Ｑ２のターンオフ時のＭＯＳ２に印加されるＰＷＭ信号の波形を示す図である。
【符号の説明】
【００７１】
１ モータ駆動システム
１０ バッテリ
２０ ＤＣ／ＤＣコンバータ
３０ インバータ
４０ 走行用モータ
５０ 半導体駆動装置
６２ ＩＧＢＴ駆動制御部
６４ オン／オフ制御部
６４ａ ＰＷＭ信号出力部
６４ｂ ＰＷＭ信号生成部
６４ｃ メモリアクセスコントローラ
６４ｄ パルス幅格納メモリ
６６ ミラー領域検知部
６８ 周波数検知部
６８ａ カウンタ
６９ 電圧重畳部
６９ａ スイッチ
６９ｂ スイッチ
【技術分野】
【０００１】
本発明は、半導体素子と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する半導体駆動装置に関する。
【背景技術】
【０００２】
従来から、ＩＧＢＴ（Insulated Gate Bipolar Transistor）駆動回路においてサージとスイッチング損失の低減を図る技術として、アクティブゲート駆動方法が知られている（例えば、特許文献１、２参照）。アクティブゲート駆動方法の狙いは、図１に概念的に示すように、サージの発生するミラー期間まではＩＧＢＴのターンオンを穏やか（ゲート抵抗大）に行うことでコレクタ電流の時間変化率ｄｉｃ／ｄｔを小さくしサージの発生を抑えつつ、サージの発生するミラー期間を超えた時点でターンオンを高速（ゲート抵抗小）に行うことでスイッチング損失を減らそうとするものである。
【０００３】
特許文献１には、半導体素子のバラツキの影響を受けないようにゲート電圧の変化率dvage／ｄｔからミラー期間を検知し、ミラー期間検知後の所定のタイマ時間経過したタイミングで、ゲート抵抗の切替を行うことでアクティブゲート駆動を行う技術が開示されている。
【０００４】
特許文献２には、ターンオン時にミラー電圧検出信号の立ち上がリに応答して所定パルス幅のパルス信号を付加することで、ターンオン動作を速めてスイッチング損失を減らそうとする技術が開示されている。
【特許文献１】特許第４０２３３３６号
【特許文献２】特開平１１−２６２２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、実際には、サージが発生するミラー期間を精度良く検出するのは困難であり、ミラー期間の検出精度が悪いと、特許文献１，２におけるゲート抵抗の切替タイミングやパルス信号の付加タイミング（図２のゲート抵抗切替タイミング信号の立ち上がりタイミングに相当）が理想的なタイミングからずれてしまい、図２に模式的に示すように、過大なサージが発生する虞がある。他方、これを防ぐために、ミラー期間の検出誤差を吸収できるような時間的に余分なマージンを取ると、図３に模式的に示すように、サージを抑えることができるものの、結局スイッチング損失の低減効果が少なくなってしまう。
【０００６】
そこで、本発明は、ミラー期間を精度良く検出できない場合でもサージとスイッチング損失の低減を図ることが可能な半導体駆動装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一局面によれば、半導体素子と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する駆動制御手段とを備える半導体駆動装置であって、
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子のオン／オフ状態を１回反転させる際に、複数個のパルスを持つパルス信号を生成し、該生成したパルス信号により前記スイッチング素子をＰＷＭ制御することを特徴とする、半導体駆動装置が提供される。尚、スイッチング素子は、典型的には、例えばＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor)のような電界効果トランジスタである。
【発明の効果】
【０００８】
本発明によれば、ミラー期間を精度良く検出できない場合でもサージとスイッチング損失の低減を図ることが可能な半導体駆動装置が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１０】
以下では、先ず本発明による実施例の説明に先立って、図４及び図５を参照して半導体素子（本例ではＩＧＢＴ）のターンオン時及びターンオフ時におけるサージの発生メカニズムを説明する。
【００１１】
図４（Ａ）〜図４（Ｃ）は、ターンオン動作に関連する各状態を示し、図４（Ｄ）は、図４（Ａ）〜図４（Ｃ）の状態に対応するタイミングチャートを示す。図５（Ａ）〜図５（Ｃ）は、ターンオフ動作に関連する各状態を示し、図５（Ｄ）は、図５（Ａ）〜図５（Ｃ）の状態に対応するタイミングチャートを示す。
【００１２】
先ず、図４を参照して、上側のダイオードＤ１に電流が転流している状態（図４（Ａ）参照）から下側のＩＧＢＴ（Ｑ２）をオフからオンにした場合のターンオン時の動作を先ず説明する。尚、ここでは説明の便宜上、バスバーのインダクタをＤ１の上部及びＱ２の下部に示しているが、実際のインダクタ成分は各配線やＱ１とＱ２の間等にも存在する。
【００１３】
図４（Ａ）に示す状態では、スイッチＳＷ２がオンしているため、Ｑ２はオフとなる。そのため、モータ電流が全てＤ１に流れる転流状態が形成される。尚、この状態では、図中のＡ点の電位は略電源電圧となる。この状態からスイッチＳＷ１がオンすると、図４（Ｂ）に示すように、Ｑ２のゲートに充電電流が流れ込み、Ｑ２が次第にオン状態に遷移する。その際、Ｑ２にコレクタ電流が流れ始めるため、Ｄ１に流れる電流が減少する（図中のＡ点の電位が電源電圧から低下していく）。その後、完全にＱ２がオンすると、図４（Ｃ）に示すように、モータ電流は全てＱ２に流れＤ１の電流は流れなくなりターンオン動作が終了する。尚、この状態では、図中のＡ点の電位は、略接地電位まで低下する。
【００１４】
ここで、充電電流が急速であるほど、Ｑ２のコレクタ電流が急速に上昇するため、その変化率ｄＩｃｅ／ｄｔが大きくなる。コレクタ電流の変化が大きいと、インダクタＬ１に発生する逆起電力ＶＬ１＝−Ｌ１×ｄＩｃｅ／ｄｔが大きくなり、Ｄ１のアノードとカソード間のサージ電圧が大きくなる。このような原理により、Ｑ２のターンオン時のサージが発生する。
【００１５】
次に、図５を参照して、下側のＩＧＢＴ（Ｑ２）に電流が流れた状態（図５（Ａ）参照）から下側のＩＧＢＴ（Ｑ２）をオンからオフにした場合のターンオフ時の動作を説明する。尚、同様に、ここでは説明の便宜上、バスバーのインダクタをＤ１の上部及びＱ２の下部に示しているが、実際のインダクタ成分は各配線やＱ１とＱ２の間等にも存在する。
【００１６】
図５（Ａ）に示す状態では、スイッチＳＷ１がオンした状態であるため、Ｑ２はオンとなる。そのため、モータ電流が全てＱ２に流れている状態が形成される。尚、この状態では、図中のＡ点の電位は略接地電圧となる。この状態からスイッチＳＷ２がオンすると、図５（Ｂ）に示すように、Ｑ２のゲートに蓄積されていた電荷が、Ｑ２のゲート容量Ｃと抵抗Ｒ２の時定数に従い放電される。そのため、Ｑ２は次第にオフ状態に遷移し、コレクタ電流が減少する（図中のＡ点の電位が接地電位から上昇していく）。その後、完全にＱ２がオフすると、図５（Ｃ）に示すように、モータ電流はＤ１へと転流し、ターンオフ動作が終了する。尚、この状態では、図中のＡ点の電位は、略電源電位まで上昇する。
【００１７】
ここで、Ｑ２のゲート容量Ｃと抵抗Ｒ２の時定数が小さい場合、Ｑ２のゲート電荷の放電が早くなり、Ｑ２のコレクタ電流が急速に減少するため、その変化率ｄＩｃｅ／ｄｔが大きくなる。コレクタ電流の変化が大きいと、インダクタＬ２に発生する逆起電力ＶＬ２＝−Ｌ２×ｄＩｃｅ／ｄｔが大きくなり、Ｑ２のコレクタ・エミッタ間のサージ電圧が大きくなる。このような原理により、Ｑ２のターンオフ時のサージが発生する。
【００１８】
ここから、以上の原理を踏まえつつ、本実施例の説明に入る。
【００１９】
図６は、本実施例の半導体駆動装置５０を含むハイブリッド車両用モータ駆動システム１の全体構成の一例を示す図である。モータ駆動システム１は、バッテリ１０の電力を用いて走行用モータ４０を駆動することにより車両を駆動させるシステムである。尚、電気自動車は、電力を用いて走行用モータ４０を駆動して走行するものであれば、その方式や構成の詳細は任意である。電気自動車は、典型的には、動力源がエンジンと走行用モータ４０であるハイブリッド自動車（ＨＶ），動力源が走行用モータ４０のみである電気自動車を含む。
【００２０】
モータ駆動システム１は、図１に示すように、バッテリ１０、ＤＣ／ＤＣコンバータ２０、インバータ３０、走行用モータ４０、及び、半導体駆動装置５０を備える。
【００２１】
バッテリ１０は、電力を蓄積して直流電圧を出力する任意の蓄電装置であり、ニッケル水素バッテリ、リチウムイオンバッテリや電気２重層キャパシタ等の容量性負荷から構成されてもよい。
【００２２】
ＤＣ／ＤＣコンバータ２０は、双方向のＤＣ／ＤＣコンバータ（可逆チョッパ方式の昇圧ＤＣ／ＤＣコンバータ）であり、例えば１４Ｖから４２Ｖへの昇圧変換、及び、４２Ｖから１４Ｖへの降圧変換が可能である。
【００２３】
インバータ３０は、電源ラインとアースラインとの間に互いに並列に配置されるＵ相、Ｖ相、Ｗ相の各アームから構成される。Ｕ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ３，Ｑ４の直列接続からなり、Ｖ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ１，Ｑ２の直列接続からなり、Ｗ相アームはスイッチング素子（本例ではＩＧＢＴ）Ｑ５，Ｑ６の直列接続からなる。また、各スイッチング素子Ｑ１〜Ｑ６のコレクタ−エミッタ間には、それぞれ、エミッタ側からコレクタ側に電流を流すようにダイオードＤ１〜Ｄ６が配置される。
【００２４】
走行用モータ４０は、３相の永久磁石モータであり、Ｕ，Ｖ，Ｗ相の３つのコイルの一端が中点で共通接続されている。Ｕ相コイルの他端は、スイッチング素子Ｑ３，Ｑ４の中間点に接続され、Ｖ相コイルの他端は、スイッチング素子Ｑ１，Ｑ２の中間点に接続され、Ｗ相コイルの他端は、スイッチング素子Ｑ５，Ｑ６の中間点に接続される。
【００２５】
半導体駆動装置５０は、インバータ３０を制御する。半導体駆動装置５０は、例えばＣＰＵ，ＲＯＭ、メインメモリなどを含み、半導体駆動装置５０の各種機能は、ＲＯＭ等に記録された制御プログラムがメインメモリに読み出されてＣＰＵにより実行されることによって実現される。但し、半導体駆動装置５０の一部又は全部は、ハードウェアのみにより実現されてもよい。また、半導体駆動装置５０は、物理的に複数の装置により構成されてもよい。また、半導体駆動装置５０は、ＤＣ／ＤＣコンバータ２０をも制御する装置であってもよい。
【００２６】
半導体駆動装置５０は、例えば図７に示すような態様で、インバータ３０を制御してもよい。図７に示す制御態様は、可変電圧可変周波数制御（ＶＶＶＦ：variable voltage variable frequency）インバータ制御と称されるものであり、モータ回転数の増加と共に（モータトルク（モータ電流）の減少とともに）、ＩＧＢＴ制御信号のキャリア周波数が大きくなる。
【００２７】
半導体駆動装置５０は、インバータ３０を制御する際、以下で説明するアクティブゲート駆動方法により各スイッチング素子Ｑ１〜Ｑ６を駆動する。
【００２８】
図８は、本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成を示す図である。図８に示す構成は、説明の便宜上、一例としてＶ相アームの下アームにおけるスイッチング素子Ｑ２のターンオン動作に係る部分を示す。
【００２９】
半導体駆動装置５０は、図８に示すように、スイッチング素子（ＩＧＢＴ）Ｑ２をオン動作させるパワーＭＯＳ（ＭＯＳ１）と、スイッチング素子Ｑ２をオフ動作させるパワーＭＯＳ（ＭＯＳ２）と、マイコン側からのＩＧＢＴ駆動指令であるＩＧＢＴ制御信号（ｉｍｉｎ）に基づいてパワーＭＯＳを駆動するＩＧＢＴ駆動制御部６２と、ミラー領域検知部６６と、周波数検知部６８と、電圧重畳部６９とを含む。
【００３０】
ＩＧＢＴ駆動制御部６２は、オン制御部６４を含み、オン制御部６４は、ＰＷＭ信号出力部６４ａ、ＰＷＭ信号生成部６４ｂ、メモリアクセスコントローラ６４ｃ、及び、パルス幅格納メモリ６４ｄを含む。ＩＧＢＴ駆動制御部６２の機能は後に詳説する。
【００３１】
ミラー領域検知部６６は、スイッチング素子Ｑ２の動作状態が遷移する際のミラー領域を検知する。即ち、ミラー領域検知部６６は、スイッチング素子Ｑ２の動作状態がオフ状態からオン状態に遷移する際のミラー領域、及び、スイッチング素子Ｑ２の動作状態がオン状態からオフ状態に遷移する際のミラー領域を検知する。ミラー領域の検知方法は、多種多様であり、任意の方法が採用されてもよい。また、ミラー領域の検知方法は、精度の低い方法でもよく、例えば、ＩＧＢＴ制御信号の立ち下がり若しくは立ち上がり後の所定タイマ時間後にミラー領域に入るという仮定に基づく決め打ち的な検知方法であってもよい。これは、ミラー領域の検知結果にある程度の誤差があったとしても、後述するように本実施例のアクティブゲート駆動方法により、かかる誤差が適切に補償されるためである。図示の例では、ミラー領域検知部６６は、スイッチング素子Ｑ２のゲート電圧と、所定の電圧Ｅ１とが入力されるコンパレータ（Ｃｏｍｐ１）を含み、コンパレータは、スイッチング素子Ｑ２のゲート電圧が所定の電圧Ｅ１を上回ったときにミラー領域検知信号（ＰＷＭ制御開始信号）をＰＷＭ信号生成部６４ｂに入力する。所定の電圧Ｅ１は、好ましくは、スイッチング素子Ｑ２の閾値電圧よりも僅かに低い程度の電圧に設定される。
【００３２】
周波数検知部６８は、ＩＧＢＴ制御信号のキャリア周波数を検知する。ＩＧＢＴ制御信号のキャリア周波数の検知方法は、多種多様であり、任意の方法が採用されてもよい。周波数検知部６８は、例えばＩＧＢＴ制御信号のキャリア周波数を直接的に表す情報に基づいて検知してもよい。図示の例では、周波数検知部６８は、内部クロックによってカウントされるカウンタ６８ａによってＩＧＢＴ制御信号のキャリア周波数を計測しており、比較回路６８ｂは、周波数検知部６８で検知されたキャリア周波数が所定の通常範囲内にあるかそれよりも高いか低いかといった比較結果を出力し、メモリアクセスコントローラ６４ｃは、周波数検知部６８で検知されたキャリア周波数（比較回路６８ｂの比較結果）に基づいてパルス幅格納メモリ６４ｄにアクセスする。
【００３３】
電圧重畳部６９は、後述のＩＧＢＴ駆動制御部６２によるＰＷＭ制御に連動して、ＭＯＳ１のドレイン側に（スイッチング素子Ｑ２のゲートに）、グランド電位よりも大きく電源電位Ｖｃｃよりも小さい所定電圧Ｅ１を印加する。図示の例では、電圧重畳部６９は、電源電圧Ｅ１と、スイッチ６９ａとを備える。スイッチ６９ａは、ＭＯＳ２のドレイン側とスイッチング素子Ｑ２のゲートの間に設けられ、端子Ａ，端子Ｂ間で切り替ることで、スイッチング素子Ｑ２のゲートを選択的にＭＯＳ２又は電源（所定電圧Ｅ１）に接続する。スイッチ６９ａが端子Ａに接続されたときに、ＭＯＳ１のドレイン側に所定電圧Ｅ１が印加される。スイッチ６９ａの端子Ａ側への切替は、ＩＧＢＴ制御信号に基づいて実現されてもよい。具体的には、スイッチ６９ａは、ＩＧＢＴ制御信号の立ち上がり時に端子Ａ側に接続される。
【００３４】
次に、スイッチング素子Ｑ２のターンオン時のタイミングチャートである図９及び図１０を参照しつつ、本実施例のＩＧＢＴ駆動制御部６２により実現されるアクティブゲート駆動方法の要部を説明する。
【００３５】
図９では、上段から、スイッチング素子Ｑ２のゲート電圧Ｖｇｅ（ＩＧＢＴゲート電圧Ｖｇｅ）の波形、ＩＧＢＴ制御信号（ｉｍｉｎ）の波形、ＭＯＳ１に印加されるゲート入力信号（ＰＷＭ信号＋オン／オフ信号）の波形、スイッチング素子Ｑ２のコレクタ電流Ｉｃｅの波形、スイッチング素子Ｑ２のコレクタ−エミッタ電圧Ｖｃｅの波形、及び、スイッチング素子Ｑ２におけるスイッチング損失の波形が概略的に示されている。
【００３６】
図１０は、図９のＭＯＳ１に印加されるゲート入力信号の波形のＸ部の拡大図であり、図１０には、スイッチング素子Ｑ２のゲートインピーダンス成分を表す波形が、ゲート入力信号と共に示されている。
【００３７】
図９の状態１では、マイコン側からのＩＧＢＴ制御信号（ｉｍｉｎ）がオフ指令であり、ＩＧＢＴ駆動制御部６２は、オフ信号（電圧Ｖｃｃ）をＭＯＳ１に印加してＭＯＳ１をオフ状態に維持し、ＭＯＳ２をオン状態に維持している。このとき、スイッチ６９ａは端子Ｂ側に接続されており、ＭＯＳ２はグランドに接続されているため、スイッチング素子Ｑ２のゲートはグランドに固定され、スイッチング素子Ｑ２はオフ状態を維持する。
【００３８】
次に、状態２になり、ＩＧＢＴ制御信号がオン指令になると、ＩＧＢＴ駆動制御部６２は、オン信号をＭＯＳ１に印加してＭＯＳ１をオンすると同時に、スイッチ６９ａが端子Ａ側に接続され、スイッチング素子Ｑ２のゲートには所定電圧Ｅ１が印加される。ここでは、所定電圧Ｅ１は、スイッチング素子Ｑ２の閾値電圧よりも僅かに低い程度の電圧に設定される。このような電圧Ｅ１を重畳させることの意義は、重畳させない場合に比べて、スイッチング素子Ｑ２のスイッチングを高速に行うことを可能とすること等であり、これについては後述する。
【００３９】
次に、状態３になり、ミラー領域検知部６６によってスイッチング素子Ｑ２のゲート電圧が所定電圧Ｅ１達したことが検出されると、ＩＧＢＴ駆動制御部６２は、ＰＷＭ信号生成部６４ｂで生成されるＰＷＭ信号によってＭＯＳ１のＰＷＭ制御を開始する。ここで上述の如くスイッチ６９ａが端子Ａ側に接続され、スイッチング素子Ｑ２のゲートには所定電圧Ｅ１が印加されているので、ＰＷＭ制御での電圧変動（図１０に示すようにＶｃｃとＶｔｈの間の変動）を小さくすることができるので、より精度良くインピーダンスの調整を行うことができる。即ち、ＰＷＭ制御での電圧変動は、高速制御を可能とするためにＭＯＳ１の閾値電圧Ｖｔｈ程度で行われる。ＰＷＭ信号は、メモリアクセスコントローラ６４ｃによって、パルス幅格納メモリ６４ｄに予め記憶されている基準パルス幅（基準デューティ）に基づいて設定される。基準パルス幅の好ましい設定方法については後述する。ＰＷＭ信号生成部６４ｂは、メモリアクセスコントローラ６４ｃから供給される基準パルス幅に基づいて、図１０に示すような態様で、スイッチング素子Ｑ２のゲートインピーダンスが段階的に低くなるように、パルス信号のパルス幅を基準パルス幅から段階的に小さくなるように変化させる。即ち、スイッチング素子Ｑ２のゲート電圧が閾値電圧付近でのパルス幅は、サージが発生し難くなるようにスイッチング素子Ｑ２のゲートが高インピーダンスとなるように高デューティに設定し、ミラー期間が終了する付近でのパルス幅は、スイッチング損失が低減されるようにスイッチング素子Ｑ２のゲートが低インピーダンスとなるように低デューティに設定する。図１０に示す例では、ＰＷＭ信号のパルス幅は、ミラー期間内で基準パルス幅Ａ１からＡ２（＜Ａ１）、Ａ３（＜Ａ２）へと段階的に小さく調整（変化）されている。尚、このようなＰＷＭ信号のパルス幅の段階的な変化タイミングは、例えばミラー期間の長さの試験データ等に基づいて、予め設定された固定タイミングであってもよく、この場合、基準パルス幅に応じて異なる固定タイミングであってもよい。
【００４０】
最後に、状態４になりミラー期間が終了すると、ＩＧＢＴ駆動制御部６２は、ＰＷＭ制御を停止すると共に、スイッチ６９ａを端子Ａから切り離し（端子Ｂ側に接続し）、ＭＯＳ１のゲート入力信号をグランド（オン信号）に固定し、速やかにスイッチング素子Ｑ２のゲート電圧を電圧Ｖｃｃまで上昇させる。尚、ミラー期間の終了は、適切な方法で推定・検出されてもよいし、或いは、簡易的に、例えばミラー期間の長さの試験データ等に基づいて、ミラー領域の開始時点から所定時間経過後に検出されるようにしてもよい。
【００４１】
このようにして図８乃至図１０に示す制御によれば、スイッチング素子Ｑ２の閾値に多少のバラツキがあった場合やスイッチング素子Ｑ２のミラー期間を精度良く検出できない場合でもスイッチング素子Ｑ２のターンオン時のサージの発生を抑えるための調整を必要とせず、且つ、スイッチング素子Ｑ２のターンオン時のスイッチング損失についても低減できる小型のアクティブゲート駆動回路を実現することができる。
【００４２】
また、ターンオン時間は非常に短いため、スイッチング素子Ｑ２を駆動するパワーＭＯＳ（ＭＯＳ１）をグランド−Ｖｃｃの電圧フルスイングで動作させる場合は、極めて高速なＰＷＭ信号が必要となるが、図８乃至図１０に示す制御によれば、スイッチング素子Ｑ２のターンオン動作中に所定電圧Ｅ１（例えばスイッチング素子Ｑ２の閾値電圧付近の電圧）に重畳させてゲート入力信号波形を閾値電圧−ＶｃｃでＰＷＭ制御するので、極めて高速なＰＷＭ信号を用いることなく、高速なＰＷＭ制御が可能となり、高性能なアクティブゲート駆動を実現することができる。尚、以上の観点からも明らかなように、所定電圧Ｅ１は、好ましくは、上述の如く閾値電圧よりも僅かに小さい電圧に設定されるが、グランド電位よりも高ければよく、この場合も、グランド電位よりも高い分だけ電圧フルスイングが低減されるという効果が得られる。
【００４３】
次に、図１１乃至図１３を参照して、スイッチング素子Ｑ２のターンオフ動作に係る部分の構成について説明する。
【００４４】
図１１は、本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成であって、スイッチング素子Ｑ２のターンオフ動作に係る部分を示す図である。
【００４５】
半導体駆動装置５０は、図１１に示すように、スイッチング素子（ＩＧＢＴ）Ｑ２をオン動作させるパワーＭＯＳ（ＭＯＳ１）と、スイッチング素子Ｑ２をオフ動作させるパワーＭＯＳ（ＭＯＳ２）と、マイコン側からのＩＧＢＴ駆動指令であるＩＧＢＴ制御信号（ｉｍｉｎ）に基づいてパワーＭＯＳを駆動するＩＧＢＴ駆動制御部６２と、ミラー領域検知部６６と、周波数検知部６８とを含む。
【００４６】
ＩＧＢＴ駆動制御部６２は、オフ制御部６３を含み、オフ制御部６３は、ＰＷＭ信号出力部６４ａ、ＰＷＭ信号生成部６４ｂ、メモリアクセスコントローラ６４ｃ、及び、パルス幅格納メモリ６４ｄを含む。ＩＧＢＴ駆動制御部６２の機能は後に詳説し、他の各部は特に言及しない限り、図８を参照して上述した対応する各部と同様であってよい。
【００４７】
ミラー領域検知部６６は、スイッチング素子Ｑ２の動作状態が遷移する際のミラー領域を検知する。図示の例では、ミラー領域検知部６６は、スイッチング素子Ｑ２のゲート電圧と、所定の電圧Ｅ２とが入力されるコンパレータ（Ｃｏｍｐ２）を含み、コンパレータは、スイッチング素子Ｑ２のゲート電圧が所定の電圧Ｅ２を下回ったときにミラー領域検知信号をＰＷＭ信号生成部６４ｂに入力する。所定の電圧Ｅ２は、好ましくは、スイッチング素子Ｑ２のミラー電位よりも僅かに高い程度の電圧に設定される。
【００４８】
スイッチ６９ｂは、ＭＯＳ１とスイッチング素子Ｑ２のゲートの間に設けられ、端子Ａ，Ｂ間で切り替ることで、スイッチング素子Ｑ２のゲートを選択的にＭＯＳ１又は電源電圧Ｅ２に接続する。
【００４９】
図１２は、スイッチング素子Ｑ２のターンオフ時のタイミングチャートであり、図１３は、図１２のＭＯＳ２に印加されるゲート入力信号のＸ部の拡大図である。図１２には、上段から、スイッチング素子Ｑ２のゲート電圧Ｖｇｅ（ＩＧＢＴゲート電圧Ｖｇｅ）の波形、ＩＧＢＴ制御信号（ｉｍｉｎ）の波形、ＭＯＳ２に印加されるゲート入力信号（ＰＷＭ信号＋オン／オフ信号）の波形、スイッチング素子Ｑ２のコレクタ電流Ｉｃｅの波形、スイッチング素子Ｑ２のコレクタ−エミッタ電圧Ｖｃｅの波形、及び、スイッチング素子Ｑ２におけるスイッチング損失の波形が概略的に示されている。図１３には、スイッチング素子Ｑ２のゲートインピーダンス成分を表す波形が、ゲート入力信号と共に示されている。
【００５０】
図１２の状態１では、マイコン側からのＩＧＢＴ制御信号（ｉｍｉｎ）がオン指令（Ｈｉ）であり、ＩＧＢＴ駆動制御部６２は、オン信号をＭＯＳ１に印加してＭＯＳ１をオン状態に維持し、オフ信号（グランド電位）をＭＯＳ２に印加してＭＯＳ２をオフ状態に維持している。このとき、スイッチ６９ｂは端子Ｂ側に接続されており、ＭＯＳ１は電源電圧Ｖｃｃに接続されているため、スイッチング素子Ｑ２はオン状態を維持する。
【００５１】
次に、状態２になり、ＩＧＢＴ制御信号がオフ指令（Ｌｏ）になると、スイッチ６９ｂは端子Ａ側に接続され、スイッチング素子Ｑ２のゲートには所定電圧Ｅ２が印加される。ここでは、所定電圧Ｅ２は、スイッチング素子Ｑ２のミラー電位よりも僅かに高い程度の電圧に設定される。
【００５２】
次に、状態３になり、ミラー領域検知部６６によってスイッチング素子Ｑ２のゲート電圧が所定電圧Ｅ２まで下降したこと（即ちミラー領域）が検出されると、ＩＧＢＴ駆動制御部６２は、スイッチ６９ｂを端子Ｂ側に接続すると共に、ＰＷＭ信号によってＭＯＳ２のＰＷＭ制御を開始する。ＰＷＭ信号は、メモリアクセスコントローラ６４ｃによって、パルス幅格納メモリ６４ｄに予め記憶されている基準パルス幅に基づいて設定される。基準パルス幅の好ましい設定方法については後述する。ＰＷＭ信号生成部６４ｂは、メモリアクセスコントローラ６４ｃから供給される基準パルス幅に基づいて、図１３に示すような態様で、スイッチング素子Ｑ２のゲートインピーダンスが段階的に高くなるように、パルス信号のパルス幅を基準パルス幅から段階的に小さくなるように変化させる。即ち、パルス幅は、ミラー期間当初ではスイッチング素子Ｑ２のゲートが低インピーダンスとなるように高デューティに設定し、閾値電圧付近でのパルス幅は、サージが発生し難くなるようにスイッチング素子Ｑ２のゲートが高インピーダンスとなるように低デューティに設定する。図１２に示す例では、ＰＷＭ信号のパルス幅は、ミラー期間内で基準パルス幅Ａ１からＡ２（＜Ａ１）、Ａ３（＜Ａ２）へと段階的に小さく調整（変化）されている。尚、このようなＰＷＭ信号のパルス幅の段階的な変化タイミングは、例えばミラー期間の長さの試験データ等に基づいて、予め設定された固定タイミングであってもよく、この場合、基準パルス幅に応じて異なる固定タイミングであってもよい。
【００５３】
最後に、状態４になりミラー期間が終了すると、ＰＷＭ制御を停止すると共に、ＭＯＳ２のゲート入力信号をオン信号に固定し、速やかにスイッチング素子Ｑ２のゲート電圧をグランド電位まで下降させる。尚、ミラー期間の終了は、適切な方法で推定・検出されてもよいし、或いは、簡易的に、例えばミラー期間の長さの試験データ等に基づいて、ミラー領域の開始時点から所定時間経過後に検出されるようにしてもよい。
【００５４】
このようにして図１１乃至図１３に示す制御によれば、スイッチング素子Ｑ２の閾値に多少のバラツキがあった場合やスイッチング素子Ｑ２のミラー期間を精度良く検出できない場合でもスイッチング素子Ｑ２のターンオフ時のサージの発生を抑えるための調整を必要とせず、且つ、スイッチング素子Ｑ２のターンオフ時のスイッチング損失についても低減できる小型のアクティブゲート駆動回路を実現することができる。
【００５５】
次に、図１４及び図１５を参照して、周波数検知部６８によるＩＧＢＴ制御信号のキャリア周波数の周波数検知結果に応じた基準パルス幅Ａ１の設定方法について説明する。
【００５６】
図１４は、スイッチング素子Ｑ２のターンオン時のＭＯＳ１に印加されるＰＷＭ信号の波形を示し、図１０に示した図に相当する。図１４では、３つ波形が代表的に示されており、上から順に、ＩＧＢＴ制御信号のキャリア周波数が高いとき（図７のＢ点参照）のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が通常範囲内の時のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が低いとき（図７のＡ点参照）のＰＷＭ信号のデューティが示されている。
【００５７】
図１５は、スイッチング素子Ｑ２のターンオフ時のＭＯＳ２に印加されるＰＷＭ信号の波形を示し、図１３に示した図に相当する。同様に、図１５では、３つ波形が代表的に示されており、上から順に、ＩＧＢＴ制御信号のキャリア周波数が高いとき（図７のＢ点参照）のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が通常範囲内の時のＰＷＭ信号のデューティ、ＩＧＢＴ制御信号のキャリア周波数が低いとき（図７のＡ点参照）のＰＷＭ信号のデューティが示されている。
【００５８】
ターンオン時用の基準パルス幅Ａ１は、図１４に示すように、キャリア周波数が高周波数になるにつれて大きくなる態様でパルス幅格納メモリ６４ｄに格納される。即ち、高キャリア周波数の場合は、スイッチング素子Ｑ２のコレクタ電流が小さくなるため、インピーダンスが比較的高くなるように基準パルス幅Ａ１が設定されている。これは、ターンオン時のリカバリーサージ（図４参照）は、ダイオードの特性上、一般的に電流が低い場合（キャリア周波数が高い場合）に大きくなるためである。
【００５９】
ターンオフ時用の基準パルス幅Ａ１は、図１５に示すように、キャリア周波数が低周波数になるにつれて大きくなる態様でパルス幅格納メモリ６４ｄに格納される。即ち、低キャリア周波数の場合は、ターンオン時の場合とは逆に、インピーダンスが比較的高くなるように基準パルス幅Ａ１が設定されている。これは、コレクタ電流がミラー電圧と相関があり、ターンオフ時はコレクタ電流が高いほど高サージが発生し易いためである。
【００６０】
このように、ＩＧＢＴ制御信号のキャリア周波数（即ちスイッチング素子Ｑ２のコレクタ電流）に応じて基準パルス幅Ａ１を可変とすることで、より最適にサージとスイッチング損失の低減を図ることが可能となる。即ち、ターンオフ時には、コレクタ電流が大きい場合に基準パルス幅Ａ１を狭く設定し（即ちゲート抵抗を大きくし）、ターンオン時には、コレクタ電流が小さい場合に基準パルス幅Ａ１を狭く設定することで、より効率的にサージとスイッチング損失の低減を図ることが可能となる。
【００６１】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００６２】
例えば、上述の実施例では、好ましい実施例として、コレクタ電流とＩＧＢＴ制御信号のキャリア周波数との間に相関があることを利用して、ＩＧＢＴ制御信号のキャリア周波数を簡易な構成で検知している。しかしながら、ホールＩＣ等でコレクタ電流を検知するような構成も可能である。
【００６３】
また、上述の実施例では、好ましい実施例として、ＩＧＢＴ制御信号のキャリア周波数に応じて基準パルス幅Ａ１を可変しているが、ＩＧＢＴ制御信号のキャリア周波数の如何に係わらず基準パルス幅Ａ１を固定する構成も可能である。
【００６４】
また、上述の実施例では、好ましい実施例として、スイッチング素子Ｑ２のターンオン動作中に所定電圧Ｅ１を重畳させてゲート入力信号波形を閾値電圧−ＶｃｃでＰＷＭ制御しているが、所定電圧Ｅ１の重畳を省略してもよい。また、スイッチング素子Ｑ２のターンオフ動作中に同様の重畳を行うことも可能である。
【００６５】
また、上述の実施例では、好ましい実施例として、ＩＧＢＴ制御信号のキャリア周波数に応じて基準パルス幅Ａ１を可変し、且つ、基準パルス幅Ａ１を基準に段階的にＰＷＭ信号のパルス幅を小さくしているが、いずれか一方のみが実行される構成も可能である。例えば前者のみを実行する構成の場合、ＩＧＢＴ制御信号のキャリア周波数（又はコレクタ電流）に応じた基準パルス幅Ａ１で固定してＰＷＭ制御が実行されることになる。
【００６６】
また、上述の実施例では、ＰＷＭ制御中にパルス幅をＡ１，Ａ２，Ａ３と３段階で変化させているが、２段階で変化させてもよいし、４段階以上で変化させてもよい。また、基準パルス幅Ａ１の大きさに応じて段階数を可変してもよい。
【００６７】
また、上述の実施例では、ＩＧＢＴ制御信号の各キャリア周波数に対応する基準パルス幅Ａ１をパルス幅格納メモリ６４ｄから読み出しているが、演算変換処理等により基準のパルス幅をキャリア周波数に応じて補正して用いてもよい。
【００６８】
また、上述の実施例では、ＭＯＳ１としてＰチャネルのＭＯＳが用いられ、ＭＯＳ２としてＮチャネルのＭＯＳが用いられているが、他の形態のスイッチング素子が用いられてもよいことは言うまでもなく、例えばＮチャネルとＰチャネルが反転すればそれに応じてパルス幅の変化態様が上述の態様と反転する。
【００６９】
また、上述の実施例では、好ましい実施例として、スイッチング素子Ｑ２のターンオン時とターンオフ時の双方に対して本発明によるアクティブゲート駆動方法を適用しているが、ターンオン時とターンオフ時のいずれか一方のみに適用する構成も可能である。
【図面の簡単な説明】
【００７０】
【図１】アクティブゲート駆動方法の狙いの動作を示すタイミングチャートである。
【図２】ゲート抵抗切替タイミング信号の立ち上がりタイミングが理想的なタイミングから遅れた場合のタイミングチャートである。
【図３】ゲート抵抗切替タイミング信号の立ち上がりタイミングにマージンを持たせた場合のタイミングチャートである。
【図４】ターンオン時におけるサージの発生メカニズムの説明図である。
【図５】ターンオフ時におけるサージの発生メカニズムの説明図である。
【図６】本実施例の半導体駆動装置５０を含むハイブリッド車両用モータ駆動システム１の全体構成の一例を示す図である。
【図７】可変電圧可変周波数制御におけるキャリア周波数とモータ回転数等との関係を示す図である。
【図８】本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成であって、スイッチング素子Ｑ２のターンオン動作に係る部分を示す図である。
【図９】スイッチング素子Ｑ２のターンオン時のタイミングチャートである
【図１０】図９のＸ部の拡大図である。
【図１１】本実施例の半導体駆動装置５０におけるアクティブゲート駆動方法を実現する主要構成であって、スイッチング素子Ｑ２のターンオフ動作に係る部分を示す図である。
【図１２】スイッチング素子Ｑ２のターンオフ時のタイミングチャートである。
【図１３】図１２のＸ部の拡大図である。
【図１４】キャリア周波数に応じて異なる、スイッチング素子Ｑ２のターンオン時のＭＯＳ１に印加されるＰＷＭ信号の波形を示す図である。
【図１５】キャリア周波数に応じて異なる、スイッチング素子Ｑ２のターンオフ時のＭＯＳ２に印加されるＰＷＭ信号の波形を示す図である。
【符号の説明】
【００７１】
１ モータ駆動システム
１０ バッテリ
２０ ＤＣ／ＤＣコンバータ
３０ インバータ
４０ 走行用モータ
５０ 半導体駆動装置
６２ ＩＧＢＴ駆動制御部
６４ オン／オフ制御部
６４ａ ＰＷＭ信号出力部
６４ｂ ＰＷＭ信号生成部
６４ｃ メモリアクセスコントローラ
６４ｄ パルス幅格納メモリ
６６ ミラー領域検知部
６８ 周波数検知部
６８ａ カウンタ
６９ 電圧重畳部
６９ａ スイッチ
６９ｂ スイッチ
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する駆動制御手段とを備える半導体駆動装置であって、
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子のオン／オフ状態を１回反転させる際に、複数個のパルスを持つパルス信号を生成し、該生成したパルス信号により前記スイッチング素子をＰＷＭ制御することを特徴とする、半導体駆動装置。
【請求項２】
前記半導体素子の動作状態が遷移する際のミラー領域を検知するミラー領域検知手段を更に備え、
前記駆動制御手段は、前記ミラー領域検知手段の検知結果に基づいて、前記ＰＷＭ制御を開始する、請求項１に記載の半導体駆動装置。
【請求項３】
前記駆動制御手段は、前記制御信号のＨｉとＬｏｗ間の反転後から所定時間経過後に、前記ＰＷＭ制御を開始する、請求項１に記載の半導体駆動装置。
【請求項４】
前記駆動制御手段は、前記ＰＷＭ制御中に前記パルス信号のパルス幅を変化させる、請求項１〜３のうちのいずれか１項に記載の半導体駆動装置。
【請求項５】
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子をオフ状態からオン状態に反転させる際に、前記半導体素子のゲートインピーダンスが段階的に低くなるように、前記パルス信号のパルス幅を段階的に変化させる、請求項４に記載の半導体駆動装置。
【請求項６】
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子をオン状態からオフ状態に反転させる際に、前記半導体素子のゲートインピーダンスが段階的に高くなるように、前記パルス信号のパルス幅を段階的に変化させる、請求項４に記載の半導体駆動装置。
【請求項７】
前記スイッチング素子は、電界効果トランジスタであり、
前記駆動制御手段は、前記ＰＷＭ制御中に、前記スイッチング素子のゲート入力信号波形に、電源電位よりも低く接地電位よりも高い所定電位を重畳する、請求項１に記載の半導体駆動装置。
【請求項８】
前記所定電位は、前記半導体素子の閾値電圧付近の電圧に設定される、請求項７に記載の半導体駆動装置。
【請求項９】
前記半導体素子の駆動により生成される電流がモータの駆動に使用される電気自動車又はハイブリッド車における半導体駆動装置であり、
前記制御信号の周波数と最適な基準パルス幅との関係を表す情報を記憶する記憶手段と、
前記制御信号の周波数を検知する周波数検知手段と、
前記駆動制御手段は、前記周波数検知手段により検知された周波数に対応する前記記憶手段内の最適な基準パルス幅を読み出し、該読み出した最適な基準パルス幅に応じて前記パルス信号のパルス幅を調整する、請求項１に記載の半導体駆動装置。
【請求項１０】
前記モータは、可変電圧可変周波数制御されており、
前記記憶手段に記憶される前記基準パルス幅は、前記制御信号の周波数が高い場合に前記制御信号の周波数が低い場合よりも前記半導体素子のターンオン時の前記半導体素子のゲートインピーダンスが高くなるように設定されている、請求項９に記載の半導体駆動装置。
【請求項１１】
前記モータは、可変電圧可変周波数制御されており、
前記記憶手段に記憶される前記基準パルス幅は、前記制御信号の周波数が低い場合に前記制御信号の周波数が高い場合よりも前記半導体素子のターンオフ時の前記半導体素子のゲートインピーダンスが高くなるように設定されている、請求項９又は１０に記載の半導体駆動装置。
【請求項１２】
前記半導体素子の駆動により生成される電流がモータの駆動に使用される電気自動車又はハイブリッド車における半導体駆動装置であり、
前記駆動制御手段は、前記電流が小さい場合に前記電流が大きい場合よりも前記半導体素子のターンオン時の前記半導体素子のゲートインピーダンスが高くなるように、前記パルス信号のパルス幅を可変する、請求項１に記載の半導体駆動装置。
【請求項１３】
前記駆動制御手段は、前記電流が大きい場合に前記電流が小さい場合よりも前記半導体素子のターンオフ時の前記半導体素子のゲートインピーダンスが高くなるように、前記パルス信号のパルス幅を可変する、請求項１又は１２に記載の半導体駆動装置。
【請求項１４】
前記半導体素子は、ＩＧＢＴであり、前記スイッチング素子は、ＭＯＳＦＥＴである、請求項１〜１３のうちのいずれか１項に記載の半導体駆動装置。
【請求項１】
半導体素子と、前記半導体素子のゲート端子と電源又はグランドの間に設けられるスイッチング素子と、入力される制御信号に基づいて前記スイッチング素子を駆動して、前記半導体素子を駆動制御する駆動制御手段とを備える半導体駆動装置であって、
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子のオン／オフ状態を１回反転させる際に、複数個のパルスを持つパルス信号を生成し、該生成したパルス信号により前記スイッチング素子をＰＷＭ制御することを特徴とする、半導体駆動装置。
【請求項２】
前記半導体素子の動作状態が遷移する際のミラー領域を検知するミラー領域検知手段を更に備え、
前記駆動制御手段は、前記ミラー領域検知手段の検知結果に基づいて、前記ＰＷＭ制御を開始する、請求項１に記載の半導体駆動装置。
【請求項３】
前記駆動制御手段は、前記制御信号のＨｉとＬｏｗ間の反転後から所定時間経過後に、前記ＰＷＭ制御を開始する、請求項１に記載の半導体駆動装置。
【請求項４】
前記駆動制御手段は、前記ＰＷＭ制御中に前記パルス信号のパルス幅を変化させる、請求項１〜３のうちのいずれか１項に記載の半導体駆動装置。
【請求項５】
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子をオフ状態からオン状態に反転させる際に、前記半導体素子のゲートインピーダンスが段階的に低くなるように、前記パルス信号のパルス幅を段階的に変化させる、請求項４に記載の半導体駆動装置。
【請求項６】
前記駆動制御手段は、前記制御信号に基づいて前記半導体素子をオン状態からオフ状態に反転させる際に、前記半導体素子のゲートインピーダンスが段階的に高くなるように、前記パルス信号のパルス幅を段階的に変化させる、請求項４に記載の半導体駆動装置。
【請求項７】
前記スイッチング素子は、電界効果トランジスタであり、
前記駆動制御手段は、前記ＰＷＭ制御中に、前記スイッチング素子のゲート入力信号波形に、電源電位よりも低く接地電位よりも高い所定電位を重畳する、請求項１に記載の半導体駆動装置。
【請求項８】
前記所定電位は、前記半導体素子の閾値電圧付近の電圧に設定される、請求項７に記載の半導体駆動装置。
【請求項９】
前記半導体素子の駆動により生成される電流がモータの駆動に使用される電気自動車又はハイブリッド車における半導体駆動装置であり、
前記制御信号の周波数と最適な基準パルス幅との関係を表す情報を記憶する記憶手段と、
前記制御信号の周波数を検知する周波数検知手段と、
前記駆動制御手段は、前記周波数検知手段により検知された周波数に対応する前記記憶手段内の最適な基準パルス幅を読み出し、該読み出した最適な基準パルス幅に応じて前記パルス信号のパルス幅を調整する、請求項１に記載の半導体駆動装置。
【請求項１０】
前記モータは、可変電圧可変周波数制御されており、
前記記憶手段に記憶される前記基準パルス幅は、前記制御信号の周波数が高い場合に前記制御信号の周波数が低い場合よりも前記半導体素子のターンオン時の前記半導体素子のゲートインピーダンスが高くなるように設定されている、請求項９に記載の半導体駆動装置。
【請求項１１】
前記モータは、可変電圧可変周波数制御されており、
前記記憶手段に記憶される前記基準パルス幅は、前記制御信号の周波数が低い場合に前記制御信号の周波数が高い場合よりも前記半導体素子のターンオフ時の前記半導体素子のゲートインピーダンスが高くなるように設定されている、請求項９又は１０に記載の半導体駆動装置。
【請求項１２】
前記半導体素子の駆動により生成される電流がモータの駆動に使用される電気自動車又はハイブリッド車における半導体駆動装置であり、
前記駆動制御手段は、前記電流が小さい場合に前記電流が大きい場合よりも前記半導体素子のターンオン時の前記半導体素子のゲートインピーダンスが高くなるように、前記パルス信号のパルス幅を可変する、請求項１に記載の半導体駆動装置。
【請求項１３】
前記駆動制御手段は、前記電流が大きい場合に前記電流が小さい場合よりも前記半導体素子のターンオフ時の前記半導体素子のゲートインピーダンスが高くなるように、前記パルス信号のパルス幅を可変する、請求項１又は１２に記載の半導体駆動装置。
【請求項１４】
前記半導体素子は、ＩＧＢＴであり、前記スイッチング素子は、ＭＯＳＦＥＴである、請求項１〜１３のうちのいずれか１項に記載の半導体駆動装置。
【図１】
【図２】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図４】
【図５】
【図２】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図４】
【図５】
【公開番号】特開２０１０−１１９１８４（Ｐ２０１０−１１９１８４Ａ）
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願番号】特願２００８−２８９６１４（Ｐ２００８−２８９６１４）
【出願日】平成２０年１１月１２日（２００８．１１．１２）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
【公開日】平成２２年５月２７日（２０１０．５．２７）
【国際特許分類】
【出願日】平成２０年１１月１２日（２００８．１１．１２）
【出願人】（０００００３２０７）トヨタ自動車株式会社 (59,920)
【Ｆターム（参考）】
[ Back to top ]