原点位置検出回路
【課題】検出部から出力される原点パターンの関与を受けた出力電圧信号のＤＣ成分の変動があっても、確実に原点信号の検出位置の再現性の向上が可能となる。
【解決手段】原点を示す原点パターン１１２が設けられたスケール１１０と、スケール１１０に対して相対変位可能である検出ヘッド１２０と、を備えるエンコーダ１００で、検出ヘッド１２０の受光部１２６から出力される原点パターン１１２の関与を受けた出力電圧信号φＺから原点の位置を示す原点信号ＰＺを生成するためのコンパレータ１３２を有する原点位置検出回路であって、出力電圧信号φＺを平滑化するＤＣ電圧検出回路１２８と、出力電圧信号φＺとＤＣ電圧検出回路１２８から出力されるＤＣ電圧信号Ｚｄｃとの差動増幅を行う差動増幅回路１３０と、を備え、差動増幅回路１３０の差動増幅信号Ｚｏｕｔがコンパレータ１３２に入力される。
【解決手段】原点を示す原点パターン１１２が設けられたスケール１１０と、スケール１１０に対して相対変位可能である検出ヘッド１２０と、を備えるエンコーダ１００で、検出ヘッド１２０の受光部１２６から出力される原点パターン１１２の関与を受けた出力電圧信号φＺから原点の位置を示す原点信号ＰＺを生成するためのコンパレータ１３２を有する原点位置検出回路であって、出力電圧信号φＺを平滑化するＤＣ電圧検出回路１２８と、出力電圧信号φＺとＤＣ電圧検出回路１２８から出力されるＤＣ電圧信号Ｚｄｃとの差動増幅を行う差動増幅回路１３０と、を備え、差動増幅回路１３０の差動増幅信号Ｚｏｕｔがコンパレータ１３２に入力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原点を示す原点パターンが設けられたスケールと、該スケールに対して相対変位可能である検出ヘッドと、を備えるエンコーダで、該検出ヘッドの検出部から出力される該原点パターンの関与を受けた出力電圧信号から前記原点の位置を示す原点信号を生成するためのコンパレータを有する原点位置検出回路に係り、特に前記出力電圧信号のＤＣ成分の変動があっても原点信号の検出位置の再現性の向上が可能な原点位置検出回路に関する。
【背景技術】
【０００２】
従来、光電式エンコーダにおいては、特許文献１に示されるような原点位置の検出方式が提案されている。このような原点位置の検出方式において、例えば、光源としてのＬＥＤと受光部（検出部）としてのフォトトランジスタとを用いた場合には、図１０（Ａ）に示すような原点位置検出回路が基本構成とされている。図１０（Ａ）では、受光部２６であるフォトトランジスタのエミッタ端（出力端）に負荷となる抵抗Ｒ２をグランドとの間に接続する。そして、その出力端をコンパレータ３２のマイナス入力端子に接続し、コンパレータ３２のプラス入力端子に抵抗Ｒ１０、Ｒ１１で電源電圧ＶＤＤを分圧して得られる閾値電圧Ｚｓｈを入力する。閾値電圧Ｚｓｈは変化しないため、この原点位置検出回路では、受光部２６から出力された（原点パターンの関与を受けた）出力電圧信号φＺが、一定の値である閾値電圧Ｚｓｈとコンパレータ３２で比較されデジタル信号に変換されることで、原点位置を示す原点信号ＰＺが生成される。なお、原点位置検出回路からの原点信号ＰＺは、電源投入時において、検出ヘッドを搭載した制御機械（移動ステージ）の移動範囲内の絶対位置を認識するために用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−９７７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＬＥＤやフォトトランジスタの劣化、周囲温度の変動、電源電圧ＶＤＤの変動、および光電式エンコーダのスケールと検出ヘッドとの経時的な位置変化（スケールの制御機械若しくは検出ヘッドと制御機械の接着状況の変動）などの影響により、図１０（Ｂ）に破線で示す如く、出力電圧信号φＺのＤＣ成分が変動（ΔφＺ）する（出力電圧信号φＺのＤＣ成分とは、原点位置における出力電圧信号φＺの変動（他の比較的早い周期の一過性の出力電圧信号φＺの変動を含む）を除いた緩やかな電圧変動を含むほぼ直流的な電圧成分をいう）。このために、原点信号ＰＺが変化してしまい、結果的に原点信号の検出位置ずれＤＶを起こしてしまうという不具合を発明者等は新たに見出した（なお、図１０（Ｂ）中の符号ＴＳＷはスケールのインクリメンタルパターン（ＩＮＣパターン）により生じた２相正弦波信号を示している）。
【０００５】
なお、特開２００７−２４０３４８号公報に記載のハイパスフィルタを用いることで前記ＤＣ成分の変動に追従させるようにすることも考えられる。その場合には、特開２００７−２４０３４８号公報のハイパスフィルタで、原点信号を検出する際に得られる周波数成分を前記ＤＣ成分にかかる周波数成分と分離しなければならない。しかしながら、実際に原点の位置が全く不明であるような電源投入時などの場合には、光電式に限らずエンコーダの原点位置検出の際の検出動作は極めてゆっくりと行われる。このようなときには、原点信号を検出する際に得られる周波数成分はかなり低い周波数成分を含むこととなる。このため、上述のハイパスフィルタでは原点信号を検出する際に得られる周波数成分と前記ＤＣ成分にかかる周波数成分とを分離することは困難となる。つまり、特開２００７−２４０３４８号公報の技術では、原点信号の検出位置ずれを確実に回避するのが困難であると考えられる。
【０００６】
本発明は、前記問題点を解消するべくなされたもので、検出部から出力される原点パターンの関与を受けた出力電圧信号のＤＣ成分の変動があっても確実に原点信号の検出位置の再現性の向上が可能な原点位置検出回路を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本願の請求項１に係る発明は、原点を示す原点パターンが設けられたスケールと、該スケールに対して相対変位可能である検出ヘッドと、を備えるエンコーダで、該検出ヘッドの検出部から出力される該原点パターンの関与を受けた出力電圧信号から前記原点の位置を示す原点信号を生成するためのコンパレータを有する原点位置検出回路であって、前記出力電圧信号を平滑化するＤＣ電圧検出回路と、該出力電圧信号と該ＤＣ電圧検出回路から出力されるＤＣ電圧信号との差動増幅を行う差動増幅回路と、を備え、該差動増幅回路の差動増幅信号が前記コンパレータに入力されたことにより、前記課題を解決したものである。なお、出力電圧信号を特定の期間に充電する動作を含むことも、「出力電圧信号を平滑化する」と称する。
【０００８】
本願の請求項２に係る発明は、前記エンコーダを光電式エンコーダとしたものであり、前記原点パターンに光を照射する光源と、前記検出部として該原点パターンからの光を受光する受光部と、を備えたものである。
【０００９】
本願の請求項３に係る発明は、前記ＤＣ電圧検出回路に、前記出力電圧信号を通過させる抵抗と該抵抗の出力端とグランドとの間に接続されたコンデンサとから構成されるローパスフィルタを有したものである。
【００１０】
本願の請求項４に係る発明は、更に、前記ＤＣ電圧検出回路に、前記ローパスフィルタの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、該ＯＰアンプから前記ＤＣ電圧信号を出力したものである。
【００１１】
本願の請求項５に係る発明は、前記ＤＣ電圧検出回路に、前段に前記出力電圧信号を通過させるアナログスイッチと該アナログスイッチの出力端とグランドとの間に接続されたコンデンサとを有し、該コンデンサの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、該アナログスイッチを、前記エンコーダをリセットするパワーオンリセット信号でオン／オフ制御し、前記ＯＰアンプから前記ＤＣ電圧信号を出力したものである。
【発明の効果】
【００１２】
本発明によれば、検出部から出力される原点パターンの関与を受けた出力電圧信号のＤＣ成分の変動があっても確実に原点信号の検出位置の再現性の向上が可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る原点位置検出回路を備えるエンコーダの一例の概略を示す図
【図２】図１で示された検出ヘッドにおける原点ユニットとスケールの原点パターンとの関係を示す模式図
【図３】本発明の第１実施形態に係る原点位置検出回路の一例を示す概略ブロック図
【図４】図３の代表的な回路図を示す模式図
【図５】図３のφＺ信号の概略を示す模式図
【図６】図３の各端子における信号の代表的な様子を示す模式図
【図７】本発明の第２実施形態に係る原点位置検出回路の代表的な回路図を示す模式図
【図８】図７における電源電圧とパワーオンリセット信号とφＺ信号との関係を示す模式図
【図９】本発明の第３実施形態に係る原点位置検出回路を備えるエンコーダの検出ヘッドにおける原点ユニットとスケールの原点パターンとの関係を示す模式図
【図１０】従来技術に基づく原点位置検出回路と各信号の関係を示す模式図
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しつつ、本発明の実施形態の一例について詳細に説明する。
【００１５】
最初に、本発明の第１実施形態に係る原点位置検出回路を備えるエンコーダの構成について、図１を用いて以下に説明する。
【００１６】
エンコーダ１００は、反射型の光電式リニアエンコーダであり、図１に示す如く、スケール１１０とスケール１１０に対して相対変位可能な検出ヘッド１２０とを備える。なお、スケール１１０と検出ヘッド１２０とは分離可能であり、セパレートタイプのエンコーダを構成している。
【００１７】
前記スケール１１０には、図１に示す如く、Ｘ方向（相対変位可能な方向）に延びる原点パターン１１２とＩＮＣパターン１１４とが設けられている。原点パターン１１２は、原点位置を示す一箇所のみが透過可能とされたスリット（スリット幅Ｗ）を備える反射パターンで構成されている。ＩＮＣパターン１１４は、Ｘ方向に一定間隔で配置された光学格子で構成されている。そして、ＩＮＣパターン１１４は、その光学格子で光を反射するようにされている。
【００１８】
前記検出ヘッド１２０は、図１に示す如く、スケール１１０の原点パターン１１２とＩＮＣパターン１１４とに非接触で対峙して配置されている。検出ヘッド１２０は、ＩＮＣパターン１１４に向かって光源とレンズとＸ方向に並ぶ複数の受光アレイ部とを備えている（いずれも図示せず）。また、検出ヘッド１２０は、図２に示す如く、原点パターン１１２に向かって原点ユニット１２２を備えている。原点ユニット１２２は、光源１２４と受光部１２６（検出部）とを備えている。光源１２４は、例えばＬＥＤであり、温度上昇とともに出力が低下する特性を有する。光源１２４は、原点パターン１１２に光を照射する。受光部１２６は、増幅回路を備え受光量に応じて出力が増大する例えばＮＰＮ型フォトトランジスタである。このため、受光部１２６は小型ではあるが、温度上昇とともに受光した光の増幅率が上昇する特性を有する。受光部１２６は、検出部として原点パターン１１２からの光を受光する。即ち、受光部１２６は原点パターン１１２の関与を受けた光を受光する。
【００１９】
また、検出ヘッド１２０には、原点ユニット１２２の受光部１２６から出力される原点パターン１１２の関与を受けた出力電圧信号φＺを処理して原点の位置を示す原点信号ＰＺを生成し出力する原点位置検出回路と、受光アレイ部からの出力を処理して相対位置を求める位置検出回路とが、設けられている。ここでは、位置検出回路の説明は省略する。
原点位置検出回路は、図３、図４に示す如く、ＤＣ電圧検出回路１２８と差動増幅回路１３０とコンパレータ１３２とインバータＩＮＶとを備える。
【００２０】
前記ＤＣ電圧検出回路１２８は、図４に示す如く、出力電圧信号φＺを平滑化して、出力電圧信号φＺのＤＣ成分（原点位置における出力電圧信号φＺの変動（他の比較的早い周期の一過性の出力電圧信号φＺの変動を含む）を除いた緩やかな電圧変動を含むほぼ直流的な電圧成分）を取り出す。
【００２１】
具体的には、ＤＣ電圧検出回路１２８は、図４に示す如く、前段にローパスフィルタとローパスフィルタの後段にＯＰアンプＵ１とを備える。
【００２２】
ローパスフィルタは、出力電圧信号φＺに直列接続され出力電圧信号φＺを通過させる抵抗Ｒ５と抵抗Ｒ５の出力端とグランド（ＧＮＤ）との間に接続された（出力電圧信号φＺに並列接続された）コンデンサＣ１とから構成されている。ローパスフィルタは、原点位置での出力電圧信号φＺの変化をカットするように、その遮断周波数ｆｃが設けられている（式（１））。本実施形態では、遮断周波数ｆｃを規定する抵抗Ｒ５とコンデンサＣ１とは、式（２）で示す如く、図５に示すフォトトランジスタ出力信号時間幅Ｔｚｗよりも大きく設定されている。フォトトランジスタ出力信号時間幅Ｔｚｗは、原点パターン１１２のスリット幅Ｗ（図２）と原点検出時の検出ヘッド１２０の移動速度Ｖとから式（３）により求めることができる。
【数１】
【００２３】
コンデンサＣ１の後段のＯＰアンプＵ１は、その反転入力端子が直接的にＯＰアンプＵ１の出力端子に接続されたボルテージ・フォロアの形に結線されている。ＯＰアンプＵ１の非反転入力端子には抵抗Ｒ５の出力端が接続されていている。そして、ＯＰアンプＵ１の出力端子からＤＣ電圧信号Ｚｄｃが出力される。ＯＰアンプＵ１は、理想的には入力インピーダンスが無限大、出力インピーダンスがゼロとされている。このため、ＯＰアンプＵ１は、ＯＰアンプＵ１の前後の回路におけるインピーダンスのつながりを分離することができる。
【００２４】
前記差動増幅回路１３０は、図４に示す如く、抵抗Ｒ３、Ｒ４、Ｒ６、Ｒ７とＯＰアンプＵ２とを備える。出力電圧信号φＺは、抵抗Ｒ３を介してＯＰアンプＵ２の反転入力端子に入力している。その反転入力端子は、抵抗Ｒ４を介してＯＰアンプＵ２の出力端子に接続されている。一方、ＯＰアンプＵ２の非反転増幅端子には、ＤＣ電圧信号Ｚｄｃを抵抗Ｒ６、Ｒ７で分圧した電圧が入力するようにされている。ここで、抵抗Ｒ３、Ｒ４、Ｒ６、Ｒ７の間には式（４）の関係が成り立ち、抵抗比Ｒ３／Ｒ４（＝Ｒ６／Ｒ７）で差動増幅回路１３０の増幅率が決定される。即ち、差動増幅回路１３０は、出力電圧信号φＺとＤＣ電圧検出回路１２８から出力されるＤＣ電圧信号Ｚｄｃとの差動増幅を行う。差動増幅回路１３０からは、ＤＣ成分が０Ｖである（０Ｖを基準とした）差動増幅信号Ｚｏｕｔが出力される。
Ｒ３＝Ｒ６、Ｒ４＝Ｒ７ （４）
【００２５】
前記コンパレータ１３２のマイナス端子には、図４に示す如く、差動増幅回路１３０の出力端が接続されている。即ち、差動増幅回路１３０の差動増幅信号Ｚｏｕｔが、コンパレータ１３２に入力される。一方、コンパレータ１３２のプラス端子には、電源電圧ＶＤＤを抵抗Ｒ８、Ｒ９で分圧した閾値電圧Ｚｓｈが入力される。そして、コンパレータ１３２で、差動増幅信号Ｚｏｕｔと閾値電圧Ｚｓｈとが比較され、原点の位置を示す原点信号ＰＺを生成するための信号ＺＰが出力される。即ち、コンパレータ１３２は、原点パターン１１２の関与を受けた出力電圧信号φＺから原点の位置を示す原点信号ＰＺを生成するために用いられている。
【００２６】
コンパレータ１３２の出力端子は、図４に示す如く、インバータＩＮＶの入力端子に接続されている。即ち、信号ＺＰはインバータＩＮＶで反転されて、原点信号ＰＺとされる。
【００２７】
なお、符号Ｒ１は光源１２４であるＬＥＤとグランドとの間に接続された制限抵抗であり、符号Ｒ２は受光部１２６であるフォトトランジスタのエミッタ端とグランドとの間に接続された負荷抵抗である。
【００２８】
次に、原点位置検出回路の動作について、図４、図６を用いて説明する。
【００２９】
光源１２４からの光がスケール１１０の原点パターン１１２に照射されると、反射パターンの部分のみで光が反射され、受光部１２６であるフォトトランジスタで受光量に応じた電流がそのエミッタ端から抵抗Ｒ２に流れる。抵抗Ｒ２にかかる電圧は、図６（Ａ）に示す出力電圧信号φＺとなる。
【００３０】
出力電圧信号φＺは分岐され、一方はＤＣ電圧検出回路１２８に入力する。ＤＣ電圧検出回路１２８の前段のローパスフィルタにより、出力電圧信号φＺは平滑化され、そのＤＣ成分のみが後段のＯＰアンプＵ１の非反転入力端子に入力する。このとき、ＯＰアンプＵ１はボルテージ・フォロアの形で結線されている。このため、ＯＰアンプＵ１の非反転入力端子に印加されたＤＣ成分がそのままＯＰアンプＵ１の出力端子から、図６（Ａ）に示すＤＣ電圧信号Ｚｄｃ（＝ＤＣ成分）として出力される。ＤＣ電圧検出回路１２８で得られるＤＣ成分（ＤＣ電圧信号Ｚｄｃ）は、スリット幅Ｗによる出力電圧信号φＺの変化よりも遅い出力電圧信号φＺの変動（ΔφＺ）に追従して、変動する（ΔＺｄｃ）。即ち、出力電圧信号φＺの変動幅とＤＣ電圧信号Ｚｄｃの変動幅とはほぼ同一となる（ΔφＺ≒ΔＺｄｃ）。
【００３１】
もう一方の分岐された出力電圧信号φＺは、差動増幅回路１３０の一方の入力端に入力する。そしてもう一方の入力端にＤＣ電圧信号Ｚｄｃが入力する。ここで、上述の如く、出力電圧信号φＺが変動してもほぼ同一の変動幅でＤＣ電圧信号Ｚｄｃも変動（ΔφＺ≒ΔＺｄｃ）する。このため、差動増幅回路１３０からは、出力電圧信号φＺが変動してもＤＣ成分が０Ｖである（０Ｖを基準とした）差動増幅信号Ｚｏｕｔ（図６（Ａ））が出力される。
【００３２】
コンパレータ１３２には差動増幅信号Ｚｏｕｔと閾値電圧Ｚｓｈとが入力され、図６（Ｂ）に示すような信号ＺＰが得られる。信号ＺＰは、インバータＩＮＶに入力されることで、反転されて図６（Ｃ）に示す原点信号ＰＺとなる。
【００３３】
このように、本実施形態では、従来にはない、出力電圧信号φＺを平滑化するＤＣ電圧検出回路１２８と、出力電圧信号φＺとＤＣ電圧信号Ｚｄｃとの差動増幅を行う差動増幅回路１３０と、を備えている。このため、ＬＥＤやフォトトランジスタの劣化、周囲温度の変動、電源電圧ＶＤＤの変動、およびのスケール１１０と検出ヘッド１２０との経時的な位置変化などの影響で生じる出力電圧信号φＺのＤＣ成分の変動（ΔφＺ）があっても、ＤＣ電圧検出回路１２８を介して差動増幅回路１３０から出力される差動増幅信号Ｚｏｕｔは０Ｖを基準として０Ｖから立ち上がる信号とすることができる。即ち、本実施形態では、差動増幅信号Ｚｏｕｔから求められる（周期的ではなく孤立した）原点信号ＰＺの検出位置の再現性の向上が実現できる。
【００３４】
このとき、エンコーダ１００が光電式エンコーダであり、原点パターン１１２に光を照射する光源１２４と、検出部として原点パターン１１２からの光を受光する受光部１２６と、を備えている。しかも、光源１２４がＬＥＤで、受光部１２６がＮＰＮ型フォトトランジスタなので、互いの温度依存性が大きくてもその影響を排除しながら、原点位置検出回路を小型で且つ低コスト化することができる。
【００３５】
また、ＤＣ電圧検出回路１２８は、出力電圧信号φＺを通過させる抵抗Ｒ５と抵抗Ｒ５の出力端とグランドとの間に接続されたコンデンサＣ１とから構成されるローパスフィルタを有する。このため、出力電圧信号φＺのＤＣ成分（ＤＣ電圧信号Ｚｄｃ）を簡単で小さい回路規模で抽出することができる。更に、コンデンサＣ１の後段にボルテージ・フォロアの形に結線されたＯＰアンプＵ１を有し、ＯＰアンプＵ１からＤＣ電圧信号Ｚｄｃが出力される。即ち、ＯＰアンプＵ１は、ＯＰアンプＵ１の前後の回路におけるインピーダンスのつながりを分離することができる。このため、例えば、ローパスフィルタを規定する抵抗Ｒ５とコンデンサＣ１とを、差動増幅回路１３０の抵抗Ｒ６、Ｒ７に制限されることなく、簡単に且つ最適に規定することができる。
【００３６】
即ち、本実施形態によれば、受光部１２６から出力される原点パターン１１２の関与を受けた出力電圧信号φＺのＤＣ成分の変動があっても確実に原点信号ＰＺの検出位置の再現性の向上が可能となる。
【００３７】
本発明について第１実施形態を上げて説明したが、本発明は第１実施形態に限定されるものではない。即ち、本発明の要旨を逸脱しない範囲においての改良並びに設計の変更が可能なことはいうまでもない。
【００３８】
例えば、第１実施形態においては、ＤＣ電圧検出回路１２８がローパスフィルタとＯＰアンプＵ１を用いたボルテージ・フォロアとの組み合わせを備えていたが、本発明はこれに限定されない。例えば、図７、図８で示す第２実施形態の如くであってもよい。本実施形態においては、ＤＣ電圧検出回路２２８が、前段に出力電圧信号φＺを通過させるアナログスイッチＡＳＷとアナログスイッチＡＳＷの出力端とグランドとの間に接続されたコンデンサＣ２とを有する。そして、ＤＣ電圧検出回路２２８が、コンデンサＣ２の後段にボルテージ・フォロアの形に結線されたＯＰアンプＵ３を有する。ここで、アナログスイッチＡＳＷはエンコーダをリセットするパワーオンリセット信号ＰＯＲでオン／オフ制御され、ＯＰアンプＵ３からはＤＣ電圧信号Ｚｄｃが出力されている。
【００３９】
本実施形態では、パワーオンリセット信号ＰＯＲが、エンコーダの外部の制御機械に設けられたパワーオンリセット回路より出力される（もっとも、エンコーダの内部にパワーオンリセット回路が設けられていてもよい。）。図８に示す如く、パワーオンリセット信号ＰＯＲは、エンコーダの電源電圧ＶＤＤがＯＮ後に、出力電圧信号φＺが一定の値となるまでの間オン制御される。このオン制御される時間Ｔｏｎは、通常のパワーオンリセット信号ＰＯＲであれば出力電圧信号φＺのＤＣ成分をコンデンサＣ２に十分に充電できる長さ（１０ｍｓｅｃ以上）を有する。具体的には、アナログスイッチＡＳＷのオン抵抗をＲｓｗとしたとき、ＤＣ電圧信号ＺｄｃとコンデンサＣ２に充電される充電電圧Ｚｃ２との差がＯＰアンプＵ３の出力ノイズレベルＶｎ以下となることで、コンデンサＣ２を充電するための時間としての時間Ｔｏｎが式（５）で求められる。
【数２】
【００４０】
なお、ボルテージ・フォロアの形に結線されたＯＰアンプＵ３は、第１実施形態で示したＯＰアンプＵ１と同じ機能を果たす。即ち、ＯＰアンプＵ３は、コンデンサＣ２に充電された充電電圧Ｚｃ２（≒ＤＣ電圧信号Ｚｄｃ）に影響を与えずに、充電電圧Ｖｃ２をＤＣ電圧信号Ｚｄｃとして出力することができる。
【００４１】
即ち、本実施形態では、パワーオンリセット回路が一般には必ず設けられていることから、そこから出力されるパワーオンリセット信号を流用できる。このため、ＤＣ電圧検出回路２２８自体を簡素で且つ小規模に構成することができる。そして、本実施形態では、ＤＣ電圧信号Ｚｄｃをパワーオンリセット信号ＰＯＲの発生するごとに更新することができる。即ち、エンコーダの電源投入時、もしくはパワーオンリセット信号ＰＯＲが定期的に出力されるようになされていればエンコーダの電源投入後にも、ＤＣ電圧信号Ｚｄｃを定期的に更新することができる。即ち、このＤＣ電圧信号Ｚｄｃの更新に応じて出力電圧信号φＺの変動に追従した原点位置を求めることができ、確実に原点信号ＰＺの検出位置の再現性の向上が可能となる。
【００４２】
また、第１実施形態においては、ボルテージ・フォロアの形に結線されたＯＰアンプＵ１を介してＤＣ電圧信号が出力されていたが、本発明はこれに限定されず、ＯＰアンプＵ１がなくてもよい。その場合には、部品点数を低減でき、原点位置検出回路の小規模化と低コスト化とを促進することができる。
【００４３】
また、上記実施形態においては、原点パターンで透過可能とされた１箇所のスリットが原点位置とされていたが、本発明はこれに限定されない。例えば、原点位置が複数設けられていてもよいし、原点位置のみが光を反射するようにされていてもよいし、スリット部分ではなくエッジ部分が原点位置とされていてもよい。
【００４４】
また、上記実施形態においては、受光部としてＮＰＮ型フォトトランジスタを用いていたが、本発明はこれに限定されない。例えば、受光部としてＰＮＰ型フォトトランジスタでもよいし、フォトダイオードなどを用いてもよい。
【００４５】
また、上記実施形態においては、反射型の光電式リニアエンコーダ（セパレートタイプ）に本発明の原点位置検出回路が適用されていたが、本発明はこれに限定されない。例えば、反射型の光電式リニアエンコーダであって一体型でもよい。あるいは透過型の光電式リニアエンコーダに本発明の原点位置検出回路が適用されて、図９に示す第３実施形態の如く、原点ユニット３２２が、スケール３１０を挟むように配置されていてもよい。
【００４６】
また、上記実施形態においては、光学格子が等間隔に並ぶＩＮＣパターンが設けられたインクリメンタルスケールに本発明が適用されていたが、本発明はこれに限定されずに、疑似ランダム符号などを用いたアブソリュートスケールなどに適用してもよい。
【００４７】
また、上記実施形態においては、直線形状のスケールを備える光電式リニアエンコーダを用いて説明したが、本発明はこれに限定されない。例えば、エンコーダは静電容量式エンコーダや電磁誘導式エンコーダであってもよい。同時に、スケールが直線に限定されることなく円板状であるロータリーエンコーダに本発明が適用されてもよい。
【産業上の利用可能性】
【００４８】
本発明の原点位置検出回路は、光電式エンコーダだけでなく、原点位置検出回路の要求される様々なエンコーダに適用することが可能である。
【符号の説明】
【００４９】
２６、１２６、２２６、３２６…受光部
３２、１３２、２３２…コンパレータ
１００…エンコーダ
１１０、２１０、３１０…スケール
１１２、３１２…原点パターン
１１４、３１４…ＩＮＣパターン
１２０…検出ヘッド
１２２、３２２…原点ユニット
１２４、２２４、３２４…光源
１２８、２２８…ＤＣ電圧検出回路
１３０、２３０…差動増幅回路
【技術分野】
【０００１】
本発明は、原点を示す原点パターンが設けられたスケールと、該スケールに対して相対変位可能である検出ヘッドと、を備えるエンコーダで、該検出ヘッドの検出部から出力される該原点パターンの関与を受けた出力電圧信号から前記原点の位置を示す原点信号を生成するためのコンパレータを有する原点位置検出回路に係り、特に前記出力電圧信号のＤＣ成分の変動があっても原点信号の検出位置の再現性の向上が可能な原点位置検出回路に関する。
【背景技術】
【０００２】
従来、光電式エンコーダにおいては、特許文献１に示されるような原点位置の検出方式が提案されている。このような原点位置の検出方式において、例えば、光源としてのＬＥＤと受光部（検出部）としてのフォトトランジスタとを用いた場合には、図１０（Ａ）に示すような原点位置検出回路が基本構成とされている。図１０（Ａ）では、受光部２６であるフォトトランジスタのエミッタ端（出力端）に負荷となる抵抗Ｒ２をグランドとの間に接続する。そして、その出力端をコンパレータ３２のマイナス入力端子に接続し、コンパレータ３２のプラス入力端子に抵抗Ｒ１０、Ｒ１１で電源電圧ＶＤＤを分圧して得られる閾値電圧Ｚｓｈを入力する。閾値電圧Ｚｓｈは変化しないため、この原点位置検出回路では、受光部２６から出力された（原点パターンの関与を受けた）出力電圧信号φＺが、一定の値である閾値電圧Ｚｓｈとコンパレータ３２で比較されデジタル信号に変換されることで、原点位置を示す原点信号ＰＺが生成される。なお、原点位置検出回路からの原点信号ＰＺは、電源投入時において、検出ヘッドを搭載した制御機械（移動ステージ）の移動範囲内の絶対位置を認識するために用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−９７７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＬＥＤやフォトトランジスタの劣化、周囲温度の変動、電源電圧ＶＤＤの変動、および光電式エンコーダのスケールと検出ヘッドとの経時的な位置変化（スケールの制御機械若しくは検出ヘッドと制御機械の接着状況の変動）などの影響により、図１０（Ｂ）に破線で示す如く、出力電圧信号φＺのＤＣ成分が変動（ΔφＺ）する（出力電圧信号φＺのＤＣ成分とは、原点位置における出力電圧信号φＺの変動（他の比較的早い周期の一過性の出力電圧信号φＺの変動を含む）を除いた緩やかな電圧変動を含むほぼ直流的な電圧成分をいう）。このために、原点信号ＰＺが変化してしまい、結果的に原点信号の検出位置ずれＤＶを起こしてしまうという不具合を発明者等は新たに見出した（なお、図１０（Ｂ）中の符号ＴＳＷはスケールのインクリメンタルパターン（ＩＮＣパターン）により生じた２相正弦波信号を示している）。
【０００５】
なお、特開２００７−２４０３４８号公報に記載のハイパスフィルタを用いることで前記ＤＣ成分の変動に追従させるようにすることも考えられる。その場合には、特開２００７−２４０３４８号公報のハイパスフィルタで、原点信号を検出する際に得られる周波数成分を前記ＤＣ成分にかかる周波数成分と分離しなければならない。しかしながら、実際に原点の位置が全く不明であるような電源投入時などの場合には、光電式に限らずエンコーダの原点位置検出の際の検出動作は極めてゆっくりと行われる。このようなときには、原点信号を検出する際に得られる周波数成分はかなり低い周波数成分を含むこととなる。このため、上述のハイパスフィルタでは原点信号を検出する際に得られる周波数成分と前記ＤＣ成分にかかる周波数成分とを分離することは困難となる。つまり、特開２００７−２４０３４８号公報の技術では、原点信号の検出位置ずれを確実に回避するのが困難であると考えられる。
【０００６】
本発明は、前記問題点を解消するべくなされたもので、検出部から出力される原点パターンの関与を受けた出力電圧信号のＤＣ成分の変動があっても確実に原点信号の検出位置の再現性の向上が可能な原点位置検出回路を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本願の請求項１に係る発明は、原点を示す原点パターンが設けられたスケールと、該スケールに対して相対変位可能である検出ヘッドと、を備えるエンコーダで、該検出ヘッドの検出部から出力される該原点パターンの関与を受けた出力電圧信号から前記原点の位置を示す原点信号を生成するためのコンパレータを有する原点位置検出回路であって、前記出力電圧信号を平滑化するＤＣ電圧検出回路と、該出力電圧信号と該ＤＣ電圧検出回路から出力されるＤＣ電圧信号との差動増幅を行う差動増幅回路と、を備え、該差動増幅回路の差動増幅信号が前記コンパレータに入力されたことにより、前記課題を解決したものである。なお、出力電圧信号を特定の期間に充電する動作を含むことも、「出力電圧信号を平滑化する」と称する。
【０００８】
本願の請求項２に係る発明は、前記エンコーダを光電式エンコーダとしたものであり、前記原点パターンに光を照射する光源と、前記検出部として該原点パターンからの光を受光する受光部と、を備えたものである。
【０００９】
本願の請求項３に係る発明は、前記ＤＣ電圧検出回路に、前記出力電圧信号を通過させる抵抗と該抵抗の出力端とグランドとの間に接続されたコンデンサとから構成されるローパスフィルタを有したものである。
【００１０】
本願の請求項４に係る発明は、更に、前記ＤＣ電圧検出回路に、前記ローパスフィルタの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、該ＯＰアンプから前記ＤＣ電圧信号を出力したものである。
【００１１】
本願の請求項５に係る発明は、前記ＤＣ電圧検出回路に、前段に前記出力電圧信号を通過させるアナログスイッチと該アナログスイッチの出力端とグランドとの間に接続されたコンデンサとを有し、該コンデンサの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、該アナログスイッチを、前記エンコーダをリセットするパワーオンリセット信号でオン／オフ制御し、前記ＯＰアンプから前記ＤＣ電圧信号を出力したものである。
【発明の効果】
【００１２】
本発明によれば、検出部から出力される原点パターンの関与を受けた出力電圧信号のＤＣ成分の変動があっても確実に原点信号の検出位置の再現性の向上が可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る原点位置検出回路を備えるエンコーダの一例の概略を示す図
【図２】図１で示された検出ヘッドにおける原点ユニットとスケールの原点パターンとの関係を示す模式図
【図３】本発明の第１実施形態に係る原点位置検出回路の一例を示す概略ブロック図
【図４】図３の代表的な回路図を示す模式図
【図５】図３のφＺ信号の概略を示す模式図
【図６】図３の各端子における信号の代表的な様子を示す模式図
【図７】本発明の第２実施形態に係る原点位置検出回路の代表的な回路図を示す模式図
【図８】図７における電源電圧とパワーオンリセット信号とφＺ信号との関係を示す模式図
【図９】本発明の第３実施形態に係る原点位置検出回路を備えるエンコーダの検出ヘッドにおける原点ユニットとスケールの原点パターンとの関係を示す模式図
【図１０】従来技術に基づく原点位置検出回路と各信号の関係を示す模式図
【発明を実施するための形態】
【００１４】
以下、添付図面を参照しつつ、本発明の実施形態の一例について詳細に説明する。
【００１５】
最初に、本発明の第１実施形態に係る原点位置検出回路を備えるエンコーダの構成について、図１を用いて以下に説明する。
【００１６】
エンコーダ１００は、反射型の光電式リニアエンコーダであり、図１に示す如く、スケール１１０とスケール１１０に対して相対変位可能な検出ヘッド１２０とを備える。なお、スケール１１０と検出ヘッド１２０とは分離可能であり、セパレートタイプのエンコーダを構成している。
【００１７】
前記スケール１１０には、図１に示す如く、Ｘ方向（相対変位可能な方向）に延びる原点パターン１１２とＩＮＣパターン１１４とが設けられている。原点パターン１１２は、原点位置を示す一箇所のみが透過可能とされたスリット（スリット幅Ｗ）を備える反射パターンで構成されている。ＩＮＣパターン１１４は、Ｘ方向に一定間隔で配置された光学格子で構成されている。そして、ＩＮＣパターン１１４は、その光学格子で光を反射するようにされている。
【００１８】
前記検出ヘッド１２０は、図１に示す如く、スケール１１０の原点パターン１１２とＩＮＣパターン１１４とに非接触で対峙して配置されている。検出ヘッド１２０は、ＩＮＣパターン１１４に向かって光源とレンズとＸ方向に並ぶ複数の受光アレイ部とを備えている（いずれも図示せず）。また、検出ヘッド１２０は、図２に示す如く、原点パターン１１２に向かって原点ユニット１２２を備えている。原点ユニット１２２は、光源１２４と受光部１２６（検出部）とを備えている。光源１２４は、例えばＬＥＤであり、温度上昇とともに出力が低下する特性を有する。光源１２４は、原点パターン１１２に光を照射する。受光部１２６は、増幅回路を備え受光量に応じて出力が増大する例えばＮＰＮ型フォトトランジスタである。このため、受光部１２６は小型ではあるが、温度上昇とともに受光した光の増幅率が上昇する特性を有する。受光部１２６は、検出部として原点パターン１１２からの光を受光する。即ち、受光部１２６は原点パターン１１２の関与を受けた光を受光する。
【００１９】
また、検出ヘッド１２０には、原点ユニット１２２の受光部１２６から出力される原点パターン１１２の関与を受けた出力電圧信号φＺを処理して原点の位置を示す原点信号ＰＺを生成し出力する原点位置検出回路と、受光アレイ部からの出力を処理して相対位置を求める位置検出回路とが、設けられている。ここでは、位置検出回路の説明は省略する。
原点位置検出回路は、図３、図４に示す如く、ＤＣ電圧検出回路１２８と差動増幅回路１３０とコンパレータ１３２とインバータＩＮＶとを備える。
【００２０】
前記ＤＣ電圧検出回路１２８は、図４に示す如く、出力電圧信号φＺを平滑化して、出力電圧信号φＺのＤＣ成分（原点位置における出力電圧信号φＺの変動（他の比較的早い周期の一過性の出力電圧信号φＺの変動を含む）を除いた緩やかな電圧変動を含むほぼ直流的な電圧成分）を取り出す。
【００２１】
具体的には、ＤＣ電圧検出回路１２８は、図４に示す如く、前段にローパスフィルタとローパスフィルタの後段にＯＰアンプＵ１とを備える。
【００２２】
ローパスフィルタは、出力電圧信号φＺに直列接続され出力電圧信号φＺを通過させる抵抗Ｒ５と抵抗Ｒ５の出力端とグランド（ＧＮＤ）との間に接続された（出力電圧信号φＺに並列接続された）コンデンサＣ１とから構成されている。ローパスフィルタは、原点位置での出力電圧信号φＺの変化をカットするように、その遮断周波数ｆｃが設けられている（式（１））。本実施形態では、遮断周波数ｆｃを規定する抵抗Ｒ５とコンデンサＣ１とは、式（２）で示す如く、図５に示すフォトトランジスタ出力信号時間幅Ｔｚｗよりも大きく設定されている。フォトトランジスタ出力信号時間幅Ｔｚｗは、原点パターン１１２のスリット幅Ｗ（図２）と原点検出時の検出ヘッド１２０の移動速度Ｖとから式（３）により求めることができる。
【数１】
【００２３】
コンデンサＣ１の後段のＯＰアンプＵ１は、その反転入力端子が直接的にＯＰアンプＵ１の出力端子に接続されたボルテージ・フォロアの形に結線されている。ＯＰアンプＵ１の非反転入力端子には抵抗Ｒ５の出力端が接続されていている。そして、ＯＰアンプＵ１の出力端子からＤＣ電圧信号Ｚｄｃが出力される。ＯＰアンプＵ１は、理想的には入力インピーダンスが無限大、出力インピーダンスがゼロとされている。このため、ＯＰアンプＵ１は、ＯＰアンプＵ１の前後の回路におけるインピーダンスのつながりを分離することができる。
【００２４】
前記差動増幅回路１３０は、図４に示す如く、抵抗Ｒ３、Ｒ４、Ｒ６、Ｒ７とＯＰアンプＵ２とを備える。出力電圧信号φＺは、抵抗Ｒ３を介してＯＰアンプＵ２の反転入力端子に入力している。その反転入力端子は、抵抗Ｒ４を介してＯＰアンプＵ２の出力端子に接続されている。一方、ＯＰアンプＵ２の非反転増幅端子には、ＤＣ電圧信号Ｚｄｃを抵抗Ｒ６、Ｒ７で分圧した電圧が入力するようにされている。ここで、抵抗Ｒ３、Ｒ４、Ｒ６、Ｒ７の間には式（４）の関係が成り立ち、抵抗比Ｒ３／Ｒ４（＝Ｒ６／Ｒ７）で差動増幅回路１３０の増幅率が決定される。即ち、差動増幅回路１３０は、出力電圧信号φＺとＤＣ電圧検出回路１２８から出力されるＤＣ電圧信号Ｚｄｃとの差動増幅を行う。差動増幅回路１３０からは、ＤＣ成分が０Ｖである（０Ｖを基準とした）差動増幅信号Ｚｏｕｔが出力される。
Ｒ３＝Ｒ６、Ｒ４＝Ｒ７ （４）
【００２５】
前記コンパレータ１３２のマイナス端子には、図４に示す如く、差動増幅回路１３０の出力端が接続されている。即ち、差動増幅回路１３０の差動増幅信号Ｚｏｕｔが、コンパレータ１３２に入力される。一方、コンパレータ１３２のプラス端子には、電源電圧ＶＤＤを抵抗Ｒ８、Ｒ９で分圧した閾値電圧Ｚｓｈが入力される。そして、コンパレータ１３２で、差動増幅信号Ｚｏｕｔと閾値電圧Ｚｓｈとが比較され、原点の位置を示す原点信号ＰＺを生成するための信号ＺＰが出力される。即ち、コンパレータ１３２は、原点パターン１１２の関与を受けた出力電圧信号φＺから原点の位置を示す原点信号ＰＺを生成するために用いられている。
【００２６】
コンパレータ１３２の出力端子は、図４に示す如く、インバータＩＮＶの入力端子に接続されている。即ち、信号ＺＰはインバータＩＮＶで反転されて、原点信号ＰＺとされる。
【００２７】
なお、符号Ｒ１は光源１２４であるＬＥＤとグランドとの間に接続された制限抵抗であり、符号Ｒ２は受光部１２６であるフォトトランジスタのエミッタ端とグランドとの間に接続された負荷抵抗である。
【００２８】
次に、原点位置検出回路の動作について、図４、図６を用いて説明する。
【００２９】
光源１２４からの光がスケール１１０の原点パターン１１２に照射されると、反射パターンの部分のみで光が反射され、受光部１２６であるフォトトランジスタで受光量に応じた電流がそのエミッタ端から抵抗Ｒ２に流れる。抵抗Ｒ２にかかる電圧は、図６（Ａ）に示す出力電圧信号φＺとなる。
【００３０】
出力電圧信号φＺは分岐され、一方はＤＣ電圧検出回路１２８に入力する。ＤＣ電圧検出回路１２８の前段のローパスフィルタにより、出力電圧信号φＺは平滑化され、そのＤＣ成分のみが後段のＯＰアンプＵ１の非反転入力端子に入力する。このとき、ＯＰアンプＵ１はボルテージ・フォロアの形で結線されている。このため、ＯＰアンプＵ１の非反転入力端子に印加されたＤＣ成分がそのままＯＰアンプＵ１の出力端子から、図６（Ａ）に示すＤＣ電圧信号Ｚｄｃ（＝ＤＣ成分）として出力される。ＤＣ電圧検出回路１２８で得られるＤＣ成分（ＤＣ電圧信号Ｚｄｃ）は、スリット幅Ｗによる出力電圧信号φＺの変化よりも遅い出力電圧信号φＺの変動（ΔφＺ）に追従して、変動する（ΔＺｄｃ）。即ち、出力電圧信号φＺの変動幅とＤＣ電圧信号Ｚｄｃの変動幅とはほぼ同一となる（ΔφＺ≒ΔＺｄｃ）。
【００３１】
もう一方の分岐された出力電圧信号φＺは、差動増幅回路１３０の一方の入力端に入力する。そしてもう一方の入力端にＤＣ電圧信号Ｚｄｃが入力する。ここで、上述の如く、出力電圧信号φＺが変動してもほぼ同一の変動幅でＤＣ電圧信号Ｚｄｃも変動（ΔφＺ≒ΔＺｄｃ）する。このため、差動増幅回路１３０からは、出力電圧信号φＺが変動してもＤＣ成分が０Ｖである（０Ｖを基準とした）差動増幅信号Ｚｏｕｔ（図６（Ａ））が出力される。
【００３２】
コンパレータ１３２には差動増幅信号Ｚｏｕｔと閾値電圧Ｚｓｈとが入力され、図６（Ｂ）に示すような信号ＺＰが得られる。信号ＺＰは、インバータＩＮＶに入力されることで、反転されて図６（Ｃ）に示す原点信号ＰＺとなる。
【００３３】
このように、本実施形態では、従来にはない、出力電圧信号φＺを平滑化するＤＣ電圧検出回路１２８と、出力電圧信号φＺとＤＣ電圧信号Ｚｄｃとの差動増幅を行う差動増幅回路１３０と、を備えている。このため、ＬＥＤやフォトトランジスタの劣化、周囲温度の変動、電源電圧ＶＤＤの変動、およびのスケール１１０と検出ヘッド１２０との経時的な位置変化などの影響で生じる出力電圧信号φＺのＤＣ成分の変動（ΔφＺ）があっても、ＤＣ電圧検出回路１２８を介して差動増幅回路１３０から出力される差動増幅信号Ｚｏｕｔは０Ｖを基準として０Ｖから立ち上がる信号とすることができる。即ち、本実施形態では、差動増幅信号Ｚｏｕｔから求められる（周期的ではなく孤立した）原点信号ＰＺの検出位置の再現性の向上が実現できる。
【００３４】
このとき、エンコーダ１００が光電式エンコーダであり、原点パターン１１２に光を照射する光源１２４と、検出部として原点パターン１１２からの光を受光する受光部１２６と、を備えている。しかも、光源１２４がＬＥＤで、受光部１２６がＮＰＮ型フォトトランジスタなので、互いの温度依存性が大きくてもその影響を排除しながら、原点位置検出回路を小型で且つ低コスト化することができる。
【００３５】
また、ＤＣ電圧検出回路１２８は、出力電圧信号φＺを通過させる抵抗Ｒ５と抵抗Ｒ５の出力端とグランドとの間に接続されたコンデンサＣ１とから構成されるローパスフィルタを有する。このため、出力電圧信号φＺのＤＣ成分（ＤＣ電圧信号Ｚｄｃ）を簡単で小さい回路規模で抽出することができる。更に、コンデンサＣ１の後段にボルテージ・フォロアの形に結線されたＯＰアンプＵ１を有し、ＯＰアンプＵ１からＤＣ電圧信号Ｚｄｃが出力される。即ち、ＯＰアンプＵ１は、ＯＰアンプＵ１の前後の回路におけるインピーダンスのつながりを分離することができる。このため、例えば、ローパスフィルタを規定する抵抗Ｒ５とコンデンサＣ１とを、差動増幅回路１３０の抵抗Ｒ６、Ｒ７に制限されることなく、簡単に且つ最適に規定することができる。
【００３６】
即ち、本実施形態によれば、受光部１２６から出力される原点パターン１１２の関与を受けた出力電圧信号φＺのＤＣ成分の変動があっても確実に原点信号ＰＺの検出位置の再現性の向上が可能となる。
【００３７】
本発明について第１実施形態を上げて説明したが、本発明は第１実施形態に限定されるものではない。即ち、本発明の要旨を逸脱しない範囲においての改良並びに設計の変更が可能なことはいうまでもない。
【００３８】
例えば、第１実施形態においては、ＤＣ電圧検出回路１２８がローパスフィルタとＯＰアンプＵ１を用いたボルテージ・フォロアとの組み合わせを備えていたが、本発明はこれに限定されない。例えば、図７、図８で示す第２実施形態の如くであってもよい。本実施形態においては、ＤＣ電圧検出回路２２８が、前段に出力電圧信号φＺを通過させるアナログスイッチＡＳＷとアナログスイッチＡＳＷの出力端とグランドとの間に接続されたコンデンサＣ２とを有する。そして、ＤＣ電圧検出回路２２８が、コンデンサＣ２の後段にボルテージ・フォロアの形に結線されたＯＰアンプＵ３を有する。ここで、アナログスイッチＡＳＷはエンコーダをリセットするパワーオンリセット信号ＰＯＲでオン／オフ制御され、ＯＰアンプＵ３からはＤＣ電圧信号Ｚｄｃが出力されている。
【００３９】
本実施形態では、パワーオンリセット信号ＰＯＲが、エンコーダの外部の制御機械に設けられたパワーオンリセット回路より出力される（もっとも、エンコーダの内部にパワーオンリセット回路が設けられていてもよい。）。図８に示す如く、パワーオンリセット信号ＰＯＲは、エンコーダの電源電圧ＶＤＤがＯＮ後に、出力電圧信号φＺが一定の値となるまでの間オン制御される。このオン制御される時間Ｔｏｎは、通常のパワーオンリセット信号ＰＯＲであれば出力電圧信号φＺのＤＣ成分をコンデンサＣ２に十分に充電できる長さ（１０ｍｓｅｃ以上）を有する。具体的には、アナログスイッチＡＳＷのオン抵抗をＲｓｗとしたとき、ＤＣ電圧信号ＺｄｃとコンデンサＣ２に充電される充電電圧Ｚｃ２との差がＯＰアンプＵ３の出力ノイズレベルＶｎ以下となることで、コンデンサＣ２を充電するための時間としての時間Ｔｏｎが式（５）で求められる。
【数２】
【００４０】
なお、ボルテージ・フォロアの形に結線されたＯＰアンプＵ３は、第１実施形態で示したＯＰアンプＵ１と同じ機能を果たす。即ち、ＯＰアンプＵ３は、コンデンサＣ２に充電された充電電圧Ｚｃ２（≒ＤＣ電圧信号Ｚｄｃ）に影響を与えずに、充電電圧Ｖｃ２をＤＣ電圧信号Ｚｄｃとして出力することができる。
【００４１】
即ち、本実施形態では、パワーオンリセット回路が一般には必ず設けられていることから、そこから出力されるパワーオンリセット信号を流用できる。このため、ＤＣ電圧検出回路２２８自体を簡素で且つ小規模に構成することができる。そして、本実施形態では、ＤＣ電圧信号Ｚｄｃをパワーオンリセット信号ＰＯＲの発生するごとに更新することができる。即ち、エンコーダの電源投入時、もしくはパワーオンリセット信号ＰＯＲが定期的に出力されるようになされていればエンコーダの電源投入後にも、ＤＣ電圧信号Ｚｄｃを定期的に更新することができる。即ち、このＤＣ電圧信号Ｚｄｃの更新に応じて出力電圧信号φＺの変動に追従した原点位置を求めることができ、確実に原点信号ＰＺの検出位置の再現性の向上が可能となる。
【００４２】
また、第１実施形態においては、ボルテージ・フォロアの形に結線されたＯＰアンプＵ１を介してＤＣ電圧信号が出力されていたが、本発明はこれに限定されず、ＯＰアンプＵ１がなくてもよい。その場合には、部品点数を低減でき、原点位置検出回路の小規模化と低コスト化とを促進することができる。
【００４３】
また、上記実施形態においては、原点パターンで透過可能とされた１箇所のスリットが原点位置とされていたが、本発明はこれに限定されない。例えば、原点位置が複数設けられていてもよいし、原点位置のみが光を反射するようにされていてもよいし、スリット部分ではなくエッジ部分が原点位置とされていてもよい。
【００４４】
また、上記実施形態においては、受光部としてＮＰＮ型フォトトランジスタを用いていたが、本発明はこれに限定されない。例えば、受光部としてＰＮＰ型フォトトランジスタでもよいし、フォトダイオードなどを用いてもよい。
【００４５】
また、上記実施形態においては、反射型の光電式リニアエンコーダ（セパレートタイプ）に本発明の原点位置検出回路が適用されていたが、本発明はこれに限定されない。例えば、反射型の光電式リニアエンコーダであって一体型でもよい。あるいは透過型の光電式リニアエンコーダに本発明の原点位置検出回路が適用されて、図９に示す第３実施形態の如く、原点ユニット３２２が、スケール３１０を挟むように配置されていてもよい。
【００４６】
また、上記実施形態においては、光学格子が等間隔に並ぶＩＮＣパターンが設けられたインクリメンタルスケールに本発明が適用されていたが、本発明はこれに限定されずに、疑似ランダム符号などを用いたアブソリュートスケールなどに適用してもよい。
【００４７】
また、上記実施形態においては、直線形状のスケールを備える光電式リニアエンコーダを用いて説明したが、本発明はこれに限定されない。例えば、エンコーダは静電容量式エンコーダや電磁誘導式エンコーダであってもよい。同時に、スケールが直線に限定されることなく円板状であるロータリーエンコーダに本発明が適用されてもよい。
【産業上の利用可能性】
【００４８】
本発明の原点位置検出回路は、光電式エンコーダだけでなく、原点位置検出回路の要求される様々なエンコーダに適用することが可能である。
【符号の説明】
【００４９】
２６、１２６、２２６、３２６…受光部
３２、１３２、２３２…コンパレータ
１００…エンコーダ
１１０、２１０、３１０…スケール
１１２、３１２…原点パターン
１１４、３１４…ＩＮＣパターン
１２０…検出ヘッド
１２２、３２２…原点ユニット
１２４、２２４、３２４…光源
１２８、２２８…ＤＣ電圧検出回路
１３０、２３０…差動増幅回路
【特許請求の範囲】
【請求項１】
原点を示す原点パターンが設けられたスケールと、該スケールに対して相対変位可能である検出ヘッドと、を備えるエンコーダで、該検出ヘッドの検出部から出力される該原点パターンの関与を受けた出力電圧信号から前記原点の位置を示す原点信号を生成するためのコンパレータを有する原点位置検出回路であって、
前記出力電圧信号を平滑化するＤＣ電圧検出回路と、該出力電圧信号と該ＤＣ電圧検出回路から出力されるＤＣ電圧信号との差動増幅を行う差動増幅回路と、を備え、
該差動増幅回路の差動増幅信号が前記コンパレータに入力されることを特徴とする原点位置検出回路。
【請求項２】
前記エンコーダが光電式エンコーダであり、前記原点パターンに光を照射する光源と、前記検出部として該原点パターンからの光を受光する受光部と、を備えることを特徴とする請求項１に記載の原点位置検出回路。
【請求項３】
前記ＤＣ電圧検出回路は、前記出力電圧信号を通過させる抵抗と該抵抗の出力端とグランドとの間に接続されたコンデンサとから構成されるローパスフィルタを有することを特徴とする請求項１又は２に記載の原点位置検出回路。
【請求項４】
更に、前記ＤＣ電圧検出回路は、前記ローパスフィルタの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、該ＯＰアンプから前記ＤＣ電圧信号が出力されることを特徴とする請求項３に記載の原点位置検出回路。
【請求項５】
前記ＤＣ電圧検出回路は、前段に前記出力電圧信号を通過させるアナログスイッチと該アナログスイッチの出力端とグランドとの間に接続されたコンデンサとを有し、該コンデンサの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、
該アナログスイッチは前記エンコーダをリセットするパワーオンリセット信号でオン／オフ制御され、前記ＯＰアンプから前記ＤＣ電圧信号が出力されることを特徴とする請求項１又は２に記載の原点位置検出回路。
【請求項１】
原点を示す原点パターンが設けられたスケールと、該スケールに対して相対変位可能である検出ヘッドと、を備えるエンコーダで、該検出ヘッドの検出部から出力される該原点パターンの関与を受けた出力電圧信号から前記原点の位置を示す原点信号を生成するためのコンパレータを有する原点位置検出回路であって、
前記出力電圧信号を平滑化するＤＣ電圧検出回路と、該出力電圧信号と該ＤＣ電圧検出回路から出力されるＤＣ電圧信号との差動増幅を行う差動増幅回路と、を備え、
該差動増幅回路の差動増幅信号が前記コンパレータに入力されることを特徴とする原点位置検出回路。
【請求項２】
前記エンコーダが光電式エンコーダであり、前記原点パターンに光を照射する光源と、前記検出部として該原点パターンからの光を受光する受光部と、を備えることを特徴とする請求項１に記載の原点位置検出回路。
【請求項３】
前記ＤＣ電圧検出回路は、前記出力電圧信号を通過させる抵抗と該抵抗の出力端とグランドとの間に接続されたコンデンサとから構成されるローパスフィルタを有することを特徴とする請求項１又は２に記載の原点位置検出回路。
【請求項４】
更に、前記ＤＣ電圧検出回路は、前記ローパスフィルタの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、該ＯＰアンプから前記ＤＣ電圧信号が出力されることを特徴とする請求項３に記載の原点位置検出回路。
【請求項５】
前記ＤＣ電圧検出回路は、前段に前記出力電圧信号を通過させるアナログスイッチと該アナログスイッチの出力端とグランドとの間に接続されたコンデンサとを有し、該コンデンサの後段にボルテージ・フォロアの形に結線されたＯＰアンプを有し、
該アナログスイッチは前記エンコーダをリセットするパワーオンリセット信号でオン／オフ制御され、前記ＯＰアンプから前記ＤＣ電圧信号が出力されることを特徴とする請求項１又は２に記載の原点位置検出回路。
【図１】
【図２】
【図４】
【図５】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図４】
【図５】
【図３】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−８３２２８（Ｐ２０１２−８３２２８Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１０−２２９９５３（Ｐ２０１０−２２９９５３）
【出願日】平成２２年１０月１２日（２０１０．１０．１２）
【出願人】（０００１３７６９４）株式会社ミツトヨ (979)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２２年１０月１２日（２０１０．１０．１２）
【出願人】（０００１３７６９４）株式会社ミツトヨ (979)
【Ｆターム（参考）】
[ Back to top ]