受信回路
【目的】 プリアンブル部に格納されている情報を格納することができる受信回路を提供することを目的とする。
【構成】 位相情報若しくはデータを格納するプリアンブル部７０１、７１１と同期情報を格納する同期パターン部７０２、７１２と該データを格納するデータ部７０３、７１３とを有するバースト信号の位相を引き込み、バースト信号を復調した復調データを出力する復調部１０１と、復調データに基づき計数しタイミング信号を出力する制御部１１０と、タイミング信号に基づいて復調データを格納若しくは出力する記憶部１０２とにより構成した。
【構成】 位相情報若しくはデータを格納するプリアンブル部７０１、７１１と同期情報を格納する同期パターン部７０２、７１２と該データを格納するデータ部７０３、７１３とを有するバースト信号の位相を引き込み、バースト信号を復調した復調データを出力する復調部１０１と、復調データに基づき計数しタイミング信号を出力する制御部１１０と、タイミング信号に基づいて復調データを格納若しくは出力する記憶部１０２とにより構成した。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：時分割多元接続）方式を用いた無線通信システムの無線装置に関し、特に、受信回路に関するものである。
【０００２】
【従来の技術】図７（ａ）に示すように、ＴＤＭＡ方式を用いた無線通信システムの受信回路は、所定時間毎（通話中の場合は５ｍｓｅｃ、非通話の場合は５ｍｓｅｃの整数倍）にバースト信号を受信している。バースト信号はフレームにより構成され、フレーム長は６２５μｓｅｃである。ここで、図面を用いて、バースト信号のフレームの構成を説明する。図７（ｂ）及び図７（ｃ）は、フレームの構成を示す図であり、図７（ｂ）及び図７R>７（ｃ）に記載されているフレームの構成は同じである。以下、図７（ｂ）を用いて説明する。フレームは、プリアンブル部７０１と、プリアンブル部７０１に続く同期パターン部７０２と、同期パターン部７０２に続くデータ部７０３と、データ部７０３に続く誤り検出用データ部７０４（以下、ＣＲＣデータ部７０４と称する）とを有している。さらに、フレームは、ガードビットなどの制御データ部等とを有しているが、説明の都合上、省略する。
【０００３】プリアンブル部７０１は、受信側が送信側から受信したバースト信号を正常に取り込むことができるための初期位相引き込み用情報（以下、位相情報と称する）を格納している。同期パターン部７０２は、受信側が受信したバースト信号の同期を検出（捕捉とも言う）するための同期パターン情報（以下、同期情報と称する）を格納している。データ部７０３は、送受信情報（以下、データと称する）を格納している。ＣＲＣデータ部７０４は、バースト信号について誤り検出・訂正を行うための誤り訂正符号情報を格納している。
【０００４】ここで、従来の受信回路は、現在受信しているバースト信号の同期パターン部に格納されている同期情報を正しく検出することにより、現在受信しているバースト信号のデータ部のデータを格納するタイミングを判断し、データ部のデータを格納していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の受信回路では、同期情報を正しく検出しても、プリアンブル部は同期情報を格納している同期パターン部よりも前段に位置するため、前段のプリアンブル部に格納されている位相情報を格納するタイミングを判断することができないという問題点があった。
【０００６】また、従来の受信回路は、先に受信したバースト信号において同期情報を検出しても、検出結果は次に受信するバースト信号を格納するために利用されていないという問題点があった。
【０００７】また、ビット誤り率特性は、無線信号とノイズの比（Ｃ／Ｎ比）をパラメータにして、データがどの程度誤るかを測定することによって得られる。そのため、同期情報の検出ができない場合、ビット誤り率特性の測定が正しく行われない。よって、同期情報の検出を誤ると、データを格納することができず、ビット誤り率が約５０％となってしまう。従って、正確にビット誤り率が測定できないという問題点があった。
【０００８】本発明は、プリアンブル部に格納されている情報を格納することができる受信回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】すなわち、本発明の受信回路は、位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部とデータを格納するデータ部とを有するバースト信号の位相を引き込みバースト信号を復調した復調データを出力する復調部と、復調データに基づき計数しタイミング信号を出力する制御部と、タイミング信号に基づいて復調データを格納若しくは出力する記憶部とにより構成される。
【００１１】上記の手段によれば、プリアンブル部に格納されている情報を格納することができる受信回路を提供することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態の受信回路を図面に基づいて詳細に説明する。ここで、本発明の実施の形態の受信回路は、移動局側の無線装置や基地局側の装置に設けることが可能である。なお、本発明の実施の形態の受信回路を説明するための全図において、同一機能を有するものは同一符号を付与し、その繰り返しの説明は省略する。
【００１３】（第１の実施の形態）以下、図面を用いて、本発明の第１の実施の形態の受信回路を詳細に説明する。図１及び図２は、本発明の第１の実施の形態の受信回路及びその動作に係わる図である。図１は本発明の第１の実施の形態の受信回路の構造を示し、図２は本発明の第１の実施の形態の受信回路の動作のタイミングチャートを示している。
【００１４】初めに、本発明の第１の実施の形態の受信回路の構成及び各構成の動作を説明する。本発明の第１の実施の形態の受信回路は、図１に示すように、復調部１０１と、記憶部１０２と、制御部１１０とにより構成されている。
【００１５】復調部１０１は、受信したバースト信号（無線信号）ＲＦのプリアンブル部に格納されている位相情報に基づき、受信したバースト信号の位相の引き込みを行なっている。そして、復調部１０１は、同期パターン部に格納されている同期情報と、データ部に格納されているデータと、ＣＲＣデータ部に格納されている誤り訂正符号情報とを再生し、復調データＲＤとして出力している。ここで、復調部１０１は、プリアンブル部に格納されている位相情報も再生し、復調データＲＤとして出力してもよい。なお、復調部１０１は、プリアンブル部にデータが格納されている場合も再生し、復調データＲＤとして出力してもよい。
【００１６】制御部１１０は、同期パターン検出部１１１と、計数部１１２と、タイミング生成部１１３とにより構成されている。
【００１７】同期パターン検出部１１１は、復調データＲＤの同期情報を検出し、検出信号ＤＥＴを出力している。ここで、同期パターン検出部１１１は、所望の同期情報を検出した時は一時的に短い時間だけ電圧レベルが電源電圧レベル（以下、Ｈレベルと称する）となるワンショットパルスを出力し、所望の同期情報を検出できなかった時は電圧レベルが接地電圧レベル（以下、Ｌレベルと称する）を維持するように構成されている。
【００１８】計数部１１２は、例えば複数のフリップフロップから構成されているカウンタである。この場合、計数部１１２は、複数のフリップフロップのリセット端子に検出信号ＤＥＴが入力されるように構成されている。計数部１１２は、受信回路を動作させている内部クロックに応じて、カウント値を１ずつ増加し、増加されたカウント値ＣＯＵＮＴを逐次出力している。ここで、計数部１１２は、検出信号ＤＥＴを入力すると、検出信号ＤＥＴの立ち上がりに同期してカウント値を初期値に戻し、再び初期値に戻ったカウント値を１ずつ増加している。例えば、初期値を“０（ゼロ）”とすると、計数部１１２は、内部クロックに応じてカウント値を０、１、２、…、ｎ−１、ｎ（ｎは整数）のように１つずつ増加する。そして、計数部１１２は、検出信号ＤＥＴを入力すると、カウント値を初期値“０”に戻し、内部クロックに応じて再びカウント値を１ずつ増加する。なお、計数部１１２は、内部クロックに応じて、カウント値を１ずつ減算するように構成してもよい。
【００１９】タイミング生成部１１３は、複数の設定値を格納している記憶部と、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較を行う比較部とを有している。タイミング生成部１１３は、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較結果に基づき、タイミング信号を生成及び出力している。ここで、タイミング信号は、記憶部１０２が復調データＲＤの格納を行う第１のタイミング信号ＳＣＫ１（受信用データシフトクロックＳＣＫ１）と、記憶部１０２が格納している復調データＲＤの出力を行う第２のタイミング信号ＳＣＫ２（出力用データシフトクロックＳＣＫ２）との総称である。ここで、図２を用いて、タイミング生成部１１３の有する複数の設定値について説明する。第１の設定値ａは、先に受信したバースト信号の復調データＲＤのデータ及び誤り訂正符号情報の格納を開始するタイミングを示している。第２の設定値ｂは、先に受信したバースト信号の復調データＲＤのデータ及び誤り訂正符号情報の格納を終了するタイミングを示している。第３の設定値ｃは、格納している復調データＲＤのデータ及び誤り訂正符号情報の出力を開始するタイミングを示している。第４の設定値ｄは、格納している復調データＲＤのデータ及び誤り訂正符号情報の出力を終了するタイミングを示している。第５の設定値ｅは、次に受信するバースト信号のプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の格納を開始するタイミングを示している。第６の設定値ｆは、格納している位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の出力を終了するタイミングを示している。ここで、第２の設定値ｂは、次に受信するバースト信号のプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の格納を終了するタイミングも示している。第３の設定値ｃは、格納しているプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の出力を開始するタイミングも示している。なお、設定値の数は、６つに限定されるものではなく、タイミング生成部１１３の構成により増減することは言うまでもない。
【００２０】ここで、タイミング生成部１１３は、検出信号ＤＥＴを入力することにより、復調データＲＤ（データ部に格納されているデータ及び誤り訂正符号情報）を格納するように構成しても良い。
【００２１】記憶部１０２は、例えばシフトレジスタにより構成されている。記憶部１０２は、制御部１１０から出力されるタイミング信号に基づいて、復調データＲＤを格納若しくは出力している。具体的には、記憶部１０２は、第１のタイミング信号ＳＣＫ１を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報、データ部に格納されているデータ、誤り訂正符号情報）を格納し、第２のタイミング信号ＳＣＫ２を入力している間は格納している復調データＲＤを出力している。ここで、記憶部１０２は、誤り訂正符号情報を格納及び出力するように設定されているが、受信回路の使用者の仕様に応じて、格納しないように設定できることは言うまでもない。
【００２２】次に、図２を用いて、本発明の第１の実施の形態の受信回路の動作を説明する。本発明の第１の実施の形態の受信回路は、時刻Ｔ１、Ｔ２、Ｔ３、．．．において、バースト信号を受信している。ここで、受信回路は、時刻Ｔ１のバースト信号を受信したときには先のバースト信号において同期情報が検出されてなく、時刻Ｔ１のバースト信号において同期情報が検出されたものとする。
【００２３】復調部１０１は、時刻Ｔ１において、プリアンブル部に位相情報を格納しているバースト信号を受信する。復調部１０１は、その位相情報を用いて、受信したバースト信号の位相の引き込みを行う。そして、復調部１０１は、バースト信号の同期パターン部に格納されている同期情報と、データ部に格納されているデータと、ＣＲＣデータ部に格納されている誤り訂正符号情報を再生し、復調データＲＤとして出力する。次に、復調部１０１は、時刻Ｔ２において、プリアンブル部に位相情報若しくはデータを格納しているバースト信号を受信する。復調部１０１は、バースト信号のプリアンブル部に格納されている位相情報若しくはデータと、同期パターン部に格納されている同期情報と、データ部に格納されているデータと、ＣＲＣデータ部に格納されている誤り訂正符号情報を再生し、復調データＲＤとして出力する。
【００２４】同期パターン検出部１１１は、時刻Ｔ１及びＴ２のバースト信号に対し、復調データＲＤの同期情報を検出し、検出信号ＤＥＴを出力する（時刻ｔ１、ｔ２）。
【００２５】計数部１１２は、時刻ｔ１、ｔ２において検出された検出信号ＤＥＴを入力すると、検出信号ＤＥＴの立ち上がりに同期してカウント値を初期値“０”に戻し、カウント値を１ずつ増加する。そして、計数部１１２は、カウント値を逐次出力する。
【００２６】タイミング生成部１１３は、入力したカウント値が第１の設定値ａと等しいとき第１のタイミング信号ＳＣＫ１の出力を開始し、入力したカウント値が第２の設定値ｂと等しいとき第１のタイミング信号ＳＣＫ１の出力を終了する。また、タイミング生成部１１３は、入力したカウント値が第３の設定値ｃと等しいとき第２のタイミング信号ＳＣＫ２の出力を開始し、入力したカウント値が第４の設定値ｄと等しいとき第２のタイミング信号ＳＣＫ２の出力を終了する。さらに、タイミング生成部１１３は、入力したカウント値が第５の設定値ｅと等しいとき第１のタイミング信号ＳＣＫ１の出力を開始し、入力したカウント値が第２の設定値ｂと等しいとき第１のタイミング信号ＳＣＫ１の出力を終了する。なお、カウント値が第５の設定値ｅから第２の設定値ｂまでの間に、カウント値は一旦初期値“０”に戻されている。さらに、タイミング生成部１１３は、入力したカウント値が第３の設定値ｃと等しいとき第２のタイミング信号ＳＣＫ２の出力を開始し、入力したカウント値が第６の設定値ｆと等しいとき第２のタイミング信号ＳＣＫ２の出力を終了する。そして、タイミング生成部１１３は、入力したカウント値が第５の設定値ｅと等しいとき第１のタイミング信号ＳＣＫ１の出力を開始する。このように、タイミング生成部１１３は、初めて同期情報が検出できたときは設定値ａ、ｂ、ｃ、ｄ、ｅに基づいてタイミング信号を生成し、すでに同期情報が検出されているときは設定値ａ、ｂ、ｃ、ｆ、ｅに基づいてタイミング信号を生成する。
【００２７】記憶部１０２は、第１の設定値ａにより生成された第１のタイミング信号ＳＣＫ１を入力すると、復調データＲＤ（再生された時刻Ｔ１のバースト信号）のデータ部７０３に格納されているデータ（以下、データ７０３）とＣＲＣデータ部７０４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７０４）との格納を開始する。そして、記憶部１０２は、第２の設定値ｂにより生成された第１のタイミング信号ＳＣＫ１を入力すると、データ７０３と誤り訂正符号情報７０４との格納を終了する。
【００２８】また、記憶部１０２は、第３の設定値ｃにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７０３と誤り訂正符号情報７０４との出力を開始する。そして、記憶部１０２は、第４の設定値ｄにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７０３と誤り訂正符号情報７０４との出力を終了する。
【００２９】また、記憶部１０２は、第５の設定値ｅにより生成された第１のタイミング信号ＳＣＫ１を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）との格納を開始する。そして、記憶部１０２は、第１の設定値ａにより生成された第１のタイミング信号ＳＣＫ１を引き続き入力し、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のデータ部７１３に格納されているデータ（以下、データ７１３）とＣＲＣデータ部７１４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７１４）との格納を開始する。そして、記憶部１０２は、第２の設定値ｂにより生成された第１のタイミング信号ＳＣＫ１を入力すると、データ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との格納を終了する。
【００３０】また、記憶部１０２は、第３の設定値ｃにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との出力を開始する。そして、記憶部１０２は、第６の設定値ｆにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との出力を終了する。
【００３１】また、記憶部１０２は、第５の設定値ｅにより生成された第１のタイミング信号ＳＣＫ１を入力すると、復調データＲＤ（再生された時刻Ｔ３のバースト信号）のプリアンブル部に格納されている位相情報若しくはデータと同期パターン部に格納されている同期情報との格納を開始する。以降、記憶部１０２は、同様な動作を行う。このように、記憶部１０２は、設定値ａ、ｅに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、設定値ｂに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、記憶部１０２は、設定値ｃに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｄ、ｆに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００３２】本発明の第1の実施の形態の受信回路によれば、以下の効果を奏する。
（１）本発明の第１の実施の形態の受信回路は、計数部を設け、先に受信したバースト信号の同期情報を検出結果に基づき計数している。よって、本発明の第１の実施の形態の受信回路は、計数値を利用して、次に受信するバースト信号のプリアンブル部に格納されている位相情報若しくはデータを格納するタイミングを判断することができる。
（２）さらに、本発明の第１の実施の形態の受信回路は、プリアンブル部に格納されている位相情報を格納できるため、プリアンブル部を仮想のデータ部とし使用することができる。よって、本発明の第１の実施の形態の受信回路は、一回のバースト信号で、多くのデータを送受信することができる。
（３）さらに、本発明の第１の実施の形態の受信回路は、たとえ次に受信するバースト信号の同期情報が検出されなくても、先に受信した同期情報に基づき、次に受信するバースト信号の受信タイミングを予測し、データ等を格納することができる。よって、次に受信するバースト信号の同期情報が検出されなくても、ビット誤り率を正確に測定することができる。
【００３３】（第２の実施の形態）以下、図面を用いて、本発明の第２の実施の形態の受信回路を詳細に説明する。図３及び図４は、本発明の第２の実施の形態の受信回路及びその動作に係わる図である。図３は本発明の第２の実施の形態の受信回路の構造を示し、図４は本発明の第２の実施の形態の受信回路の動作のタイミングチャートを示している。
【００３４】初めに、本発明の第２の実施の形態の受信回路の構成及び各構成の動作を説明する。本発明の第２の実施の形態の受信回路は、図３に示すように、復調部１０１と、第１の記憶部３０１と、第２の記憶部３０２と、制御部３１０とにより構成されている。
【００３５】制御部３１０は、同期パターン検出部１１１と、計数部１１２と、第１のタイミング生成部３１１と、第２のタイミング生成部３１２とにより構成されている。
【００３６】第１のタイミング生成部３１１は、同期パターン検出部１１１において検出された検出信号ＤＥＴに基づいて、タイミング信号を生成及び出力している。
【００３７】第２のタイミング生成部３１２は、複数の設定値を格納している記憶部と、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較を行う比較部とを有している。第２のタイミング生成部３１２は、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較結果に基づき、タイミング信号を生成及び出力している。ここで、タイミング信号は、第１の記憶部３０１が復調データＲＤの格納を行う第１のタイミング信号ＳＣＫ３（第１の受信用データシフトクロックＳＣＫ３）と、第１の記憶部３０１が格納している復調データＲＤの出力を行う第２のタイミング信号ＳＣＫ４（第１の出力用データシフトクロックＳＣＫ４）と、第２の記憶部３０２が復調データＲＤの格納を行う第３のタイミング信号ＳＣＫ５（第２の受信用データシフトクロックＳＣＫ５）と、第２の記憶部３０２が格納している復調データＲＤの出力を行う第４のタイミング信号ＳＣＫ６（第２の出力用データシフトクロックＳＣＫ６）との総称である。ここで、図４を用いて、第２のタイミング生成部３１２の有する複数の設定値について説明する。第１の設定値ａは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と同期情報との格納を開始するタイミングを示している。第２の設定値ｂは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との出力を開始するタイミングを示している。第３の値ｃは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との出力を終了するタイミングを示している。ここで、第２のタイミング生成部３１２は、検出信号ＤＥＴを入力すると、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との格納を終了する。なお、設定値の数は、３つに限定されるものではなく、第２のタイミング生成部３１２の構成により増減することは言うまでもない。
【００３８】第１及び第２の記憶部３０１、３０２は、例えばシフトレジスタにより構成されている。第１及び第２の記憶部３０１、３０２は、制御部３１０から出力されるタイミング信号に基づいて、復調データＲＤを格納若しくは出力している。具体的には、第１の記憶部３０１は、第１のタイミング信号ＳＣＫ３を入力している間はバースト信号の復調データＲＤ（データ部に格納されているデータ、誤り訂正符号情報）を格納し、第２のタイミング信号ＳＣＫ４を入力している間は格納している復調データＲＤを出力している。また、第２の記憶部３０２は、第３のタイミング信号ＳＣＫ５を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報）を格納し、第４のタイミング信号ＳＣＫ６を入力している間は格納している復調データＲＤを出力している。ここで、第１の記憶部３０１は誤り訂正符号情報を格納及び出力するように設定され、第２の記憶部３０２は同期情報を格納及び出力するように設定されているが、受信回路の使用者の仕様に応じて、格納しないように設定できることは言うまでもない。
【００３９】次に、図４を用いて、本発明の第２の実施の形態の受信回路の動作を説明する。本発明の第２の実施の形態の受信回路は、時刻Ｔ１、Ｔ２、Ｔ３、．．．において、バースト信号を受信している。ここで、受信回路は、時刻Ｔ１のバースト信号を受信したときには先のバースト信号において同期情報が検出されてなく、時刻Ｔ１のバースト信号において同期情報が検出されたものとする。
【００４０】第１のタイミング生成部３１１は、検出信号ＤＥＴを入力すると、第１のタイミング信号ＳＣＫ３を所定時間出力する。そして、第１のタイミング生成部３１１は、第１のタイミング信号ＳＣＫ３の出力を終了すると、第２のタイミング信号ＳＣＫ４を所定時間出力する。
【００４１】第２のタイミング生成部３１２は、入力したカウント値が第１の設定値ａと等しいとき第３のタイミング信号ＳＣＫ５の出力を開始し、検出信号ＤＥＴを入力すると第３のタイミング信号ＳＣＫ５の出力を終了する。また、第２のタイミング生成部３１２は、入力したカウント値が第２の設定値ｂと等しいとき第４のタイミング信号ＳＣＫ６の出力を開始し、入力したカウント値が第３の設定値ｃと等しいとき第４のタイミング信号ＳＣＫ６の出力を終了する。
【００４２】第１の記憶部３０１は、検出信号ＤＥＴにより生成された第１のタイミング信号ＳＣＫ３を入力している間、復調データＲＤ（再生された時刻Ｔ１のバースト信号）のデータ部７０３に格納されているデータ（以下、データ７０３）とＣＲＣデータ部７０４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７０４）とを格納する。そして、第１の記憶部３０１は、第２のタイミング信号ＳＣＫ４を入力している間、格納しているデータ７０３と誤り訂正符号情報７０４とを出力する。
【００４３】また、第１の記憶部３０１は、検出信号ＤＥＴにより生成された第１のタイミング信号ＳＣＫ３を入力している間、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のデータ部７１３に格納されているデータ（以下、データ７１３）とＣＲＣデータ部７１４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７１４）とを格納する。そして、第１の記憶部３０１は、第２のタイミング信号ＳＣＫ４を入力している間、格納しているデータ７１３と誤り訂正符号情報７１４とを出力する。以降、第１の記憶部３０１は、同様な動作を行う。このように、第１の記憶部３０１は、検出信号ＤＥＴの検出に基づいて、データ部に格納されているデータと誤り訂正符号情報とを格納若しくは出力する。
【００４４】また、第２の記憶部３０２は、第１の設定値ａにより生成された第３のタイミング信号ＳＣＫ５を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）との格納を開始する。そして、第２の記憶部３０２は、検出信号ＤＥＴにより生成された第３のタイミング信号ＳＣＫ５を入力すると、データ７１１と同期情報７１２との格納を終了する。
【００４５】また、第２の記憶部３０２は、第１の設定値ａにより生成された第３のタイミング信号ＳＣＫ５を入力すると、復調データＲＤ（再生された時刻Ｔ３のバースト信号）のプリアンブル部に格納されている位相情報若しくはデータと同期パターン部に格納されている同期情報との格納を開始する。以降、第２の記憶部３０２は、同様な動作を行う。このように、第２の記憶部３０２は、設定値ａに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、検出信号ＤＥＴに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、第２の記憶部３０２は、設定値ｂに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｃに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００４６】本発明の第２の実施の形態の受信回路によれば、本発明の第１の実施の形態の受信回路において得られる効果（１）及び（２）に加え、以下の効果を奏する。
（４）本発明の第２の実施の形態の受信回路は、プリアンブル部に格納されているデータと同期パターン部に格納されている同期情報とを格納・出力する記憶部と、データ部に格納されているデータとＣＲＣデータ部に格納されている誤り符号訂正情報とを格納・出力する記憶部とを分割している。そのため、一方の記憶部においてデータ等を格納している間に他方の記憶部においてデータ等を出力することができる。いわゆる並列処理が可能となる。よって、データ等の格納及び出力に要する時間を分散でき、高速処理を実現することができる。
【００４７】（第３の実施の形態）以下、図面を用いて、本発明の第３の実施の形態の受信回路を詳細に説明する。図５及び図６は、本発明の第３の実施の形態の受信回路及びその動作に係わる図である。図５は本発明の第３の実施の形態の受信回路の構造を示し、図６は本発明の第３の実施の形態の受信回路の動作のタイミングチャートを示している。
【００４８】初めに、本発明の第３の実施の形態の受信回路の構成及び各構成の動作を説明する。本発明の第３の実施の形態の受信回路は、図５に示すように、復調部１０１と、第１の記憶部５０１と、第２の記憶部５０２と、制御部５１０とにより構成されている。
【００４９】制御部３１０は、同期パターン検出部１１１と、計数部１１２と、第１のタイミング生成部５１１と、第２のタイミング生成部５１２とにより構成されている。
【００５０】第１及び第２のタイミング生成部５１１、５１２は、複数の設定値を格納している記憶部と、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較を行う比較部とを有している。第１及び第２のタイミング生成部５１１、５１２は、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較結果に基づき、タイミング信号を生成及び出力している。ここで、タイミング信号は、第１の記憶部５０１が復調データＲＤの格納を行う第１のタイミング信号ＳＣＫ７（第１の受信用データシフトクロックＳＣＫ７）と、第１の記憶部５０１が格納している復調データＲＤの出力を行う第２のタイミング信号ＳＣＫ８（第１の出力用データシフトクロックＳＣＫ８）と、第２の記憶部５０２が復調データＲＤの格納を行う第３のタイミング信号ＳＣＫ９（第２の受信用データシフトクロックＳＣＫ９）と、第２の記憶部５０２が格納している復調データＲＤの出力を行う第４のタイミング信号ＳＣＫ１０（第２の出力用データシフトクロックＳＣＫ１０）との総称である。
【００５１】ここで、図６を用いて、第１のタイミング生成部５１１の有する複数の設定値について説明する。第１の設定値ａは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と、同期情報と、データ部に格納されているデータと、誤り訂正符号情報との格納を開始するタイミングを示している。第２の設定値ｃは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報との格納を終了するタイミングを示している。第３の設定値ｄは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報との出力を開始するタイミングを示している。第４の設定値ｅは、格納している次に受信するバースト信号の復調データＲＤのデータ部に格納されているデータと、誤り訂正符号情報との出力を終了するタイミングを示している。なお、第１のタイミング生成部５１１は、同期パターン検出部１１１において検出された検出信号ＤＥＴに基づいても、タイミング信号を生成及び出力している。ここで、設定値の数は、４つに限定されるものではなく、第１のタイミング生成部５１１の構成により増減することは言うまでもない。
【００５２】次に、第２のタイミング生成部５１２の有する複数の設定値について説明する。第１の設定値ａは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と、同期情報との格納を開始するタイミングを示している。第５の設定値ｂは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報との出力を開始するタイミングを示している。第３の設定値ｄは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報との出力を終了するタイミングを示している。ここで、第２のタイミング生成部５１２は、検出信号ＤＥＴを入力すると、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との格納を終了する。なお、設定値の数は、３つに限定されるものではなく、第２のタイミング生成部５１２の構成により増減することは言うまでもない。
【００５３】第１及び第２の記憶部５０１、５０２は、例えばシフトレジスタにより構成されている。第１及び第２の記憶部５０１、５０２は、制御部５１０から出力されるタイミング信号に基づいて、復調データＲＤを格納若しくは出力している。具体的には、第１の記憶部５０１は、第１のタイミング信号ＳＣＫ７を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報、データ部に格納されているデータ、誤り訂正符号情報）を格納し、第２のタイミング信号ＳＣＫ８を入力している間は格納している復調データＲＤ（データ部に格納されているデータ、誤り訂正符号情報）を出力している。ここで、第１の記憶部５０１は、復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報とデータ部に格納されているデータと誤り訂正符号情報とを格納しているが、データ部に格納されているデータ及び誤り訂正符号情報を出力している。なぜなら、第２の記憶部５０２が復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータ及び同期情報を格納し、出力しているからである。しかし、使用者の仕様に応じて、格納しているすべての復調データＲＤを出力するようにしても良い。また、第２の記憶部５０２は、第３のタイミング信号ＳＣＫ９を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報）を格納し、第４のタイミング信号ＳＣＫ１０を入力している間は格納している復調データＲＤを出力している。ここで、第１の記憶部５０１は同期情報及び誤り訂正符号情報を格納及び出力するように設定され、第２の記憶部５０２は同期情報を格納及び出力するように設定されているが、受信回路の使用者の仕様に応じて、格納しないように設定できることは言うまでもない。
【００５４】次に、図６を用いて、本発明の第３の実施の形態の受信回路の動作を説明する。本発明の第３の実施の形態の受信回路は、時刻Ｔ１、Ｔ２、Ｔ３、．．．において、バースト信号を受信している。ここで、受信回路は、時刻Ｔ１のバースト信号を受信したときには先のバースト信号において同期情報が検出されてなく、時刻Ｔ１のバースト信号において同期情報が検出されたものとする。
【００５５】第１のタイミング生成部５１１は、時刻Ｔ１のバースト信号において、検出信号ＤＥＴを入力すると、第１のタイミング信号ＳＣＫ７を所定時間出力する。そして、第１のタイミング生成部５１１は、時刻Ｔ２以降のバースト信号において、第１のタイミング信号ＳＣＫ７の出力を終了すると、第２のタイミング信号ＳＣＫ８を所定時間出力する。また、第１のタイミング生成部５１１は、入力したカウント値が第１の設定値ａと等しいとき第１のタイミング信号ＳＣＫ７の出力を開始し、入力したカウント値が第２の設定値ｃと等しいとき第１のタイミング信号ＳＣＫ７の出力を終了する。また第１のタイミング生成部５１１は、入力したカウント値が第３の設定値ｄと等しいとき第２のタイミング信号ＳＣＫ８の出力を開始し、入力したカウント値が第４の設定値ｅと等しいとき第２のタイミング信号ＳＣＫ８の出力を終了する。
【００５６】第２のタイミング生成部５１２は、入力したカウント値が第１の設定値ａと等しいとき第３のタイミング信号ＳＣＫ９の出力を開始し、検出信号ＤＥＴを入力すると第３のタイミング信号ＳＣＫ９の出力を終了する。また、第２のタイミング生成部５１２は、入力したカウント値が第５の設定値ｂと等しいとき第４のタイミング信号ＳＣＫ１０の出力を開始し、入力したカウント値が第３の設定値ｄと等しいとき第４のタイミング信号ＳＣＫ１０の出力を終了する。
【００５７】第１の記憶部５０１は、時刻Ｔ１のバースト信号において、検出信号ＤＥＴにより生成された第１のタイミング信号ＳＣＫ７を入力している間、復調データＲＤ（再生された時刻Ｔ１のバースト信号）のデータ部７０３に格納されているデータ（以下、データ７０３）とＣＲＣデータ部７０４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７０４）とを格納する。そして、第１の記憶部５０１は、第２のタイミング信号ＳＣＫ８を入力している間、格納しているデータ７０３と誤り訂正符号情報７０４とを出力する。
【００５８】また、第１の記憶部５０１は、第１の設定値ａにより生成された第１のタイミング信号ＳＣＫ７を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と、同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）と、データ部７１３に格納されているデータ（以下、データ７１３）とＣＲＣデータ部７１４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７１４）との格納を開始する。そして、第１の記憶部５０１は、第２の設定値ｃにより生成された第１のタイミング信号ＳＣＫ７を入力すると、データ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との格納を終了する。
【００５９】また、第１の記憶部５０１は、第３の設定値ｄにより生成された第２のタイミング信号ＳＣＫ８を入力すると、格納しているデータ７１３と誤り訂正符号情報７１４との出力を開始する。そして、第１の記憶部５０１は、第４の設定値ｅにより生成された第２のタイミング信号ＳＣＫ８を入力すると、格納しているデータ７１３と誤り訂正符号情報７１４との出力を終了する。以降、第１の記憶部５０１は、同様な動作を行う。このように、第１の記憶部５０１は、初めて同期情報を検出したときは、検出信号ＤＥＴの検出に基づいて、データ部に格納されているデータと誤り訂正符号情報とを格納若しくは出力する。そして、第１の記憶部５０１は、一旦同期情報を検出した後は、設定値ａに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、設定値ｃに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、第１の記憶部５０１は、設定値ｄに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｅに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００６０】第２の記憶部５０２は、第１の設定値ａにより生成された第３のタイミング信号ＳＣＫ９を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と、同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）との格納を開始する。そして、第２の記憶部５０２は、検出信号ＤＥＴにより生成された第３のタイミング信号ＳＣＫ９を入力すると、データ７１１と同期情報７１２との格納を終了する。
【００６１】また、第２の記憶部５０２は、第５の設定値ｂにより生成された第４のタイミング信号ＳＣＫ１０を入力すると、格納しているデータ７１１と同期情報７１２との出力を開始する。そして、第２の記憶部５０２は、第３の設定値ｄにより生成された第４のタイミング信号ＳＣＫ１０を入力すると、格納しているデータ７１１と同期情報７１２との出力を終了する。以降、第２の記憶部５０２は、同様な動作を行う。このように、第２の記憶部５０２は、設定値ａに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、検出信号ＤＥＴに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、第２の記憶部５０２は、設定値ｂに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｄに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００６２】本発明の第３の実施の形態の受信回路によれば、本発明の第１若しくは第２の実施の形態の受信回路において得られる効果（１）〜（４）を奏する。
【００６３】以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、受信したバースト信号のデータを出力用データシフトクロックで読み出すように構成したが、格納したレジスタより直接ＣＰＵインタフェースなどを使用し読み出すように構成してもよい。
【００６４】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６５】本発明は、プリアンブル部に格納されている情報を格納することができる受信回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の受信回路の構造を示すブロック図である。
【図２】本発明の第１の実施の形態の受信回路の動作示すタイミングチャートである。
【図３】本発明の第２の実施の形態の受信回路の構造を示すブロック図である。
【図４】本発明の第２の実施の形態の受信回路の動作示すタイミングチャートである。
【図５】本発明の第３の実施の形態の受信回路の構造を示すブロック図である。
【図６】本発明の第３の実施の形態の受信回路の動作示すタイミングチャートである。
【図７】バースト信号のフレーム構造を示す図である。
【符号の説明】
２０１ 復調部
２０２、４０１、４０２ 記憶部
２１０、４１０ 制御部
２１１ 同期パターン検出部
２１２ 計数部
２１３、４１１、４１２ タイミング生成部
【０００１】
【発明の属する技術分野】本発明は、ＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：時分割多元接続）方式を用いた無線通信システムの無線装置に関し、特に、受信回路に関するものである。
【０００２】
【従来の技術】図７（ａ）に示すように、ＴＤＭＡ方式を用いた無線通信システムの受信回路は、所定時間毎（通話中の場合は５ｍｓｅｃ、非通話の場合は５ｍｓｅｃの整数倍）にバースト信号を受信している。バースト信号はフレームにより構成され、フレーム長は６２５μｓｅｃである。ここで、図面を用いて、バースト信号のフレームの構成を説明する。図７（ｂ）及び図７（ｃ）は、フレームの構成を示す図であり、図７（ｂ）及び図７R>７（ｃ）に記載されているフレームの構成は同じである。以下、図７（ｂ）を用いて説明する。フレームは、プリアンブル部７０１と、プリアンブル部７０１に続く同期パターン部７０２と、同期パターン部７０２に続くデータ部７０３と、データ部７０３に続く誤り検出用データ部７０４（以下、ＣＲＣデータ部７０４と称する）とを有している。さらに、フレームは、ガードビットなどの制御データ部等とを有しているが、説明の都合上、省略する。
【０００３】プリアンブル部７０１は、受信側が送信側から受信したバースト信号を正常に取り込むことができるための初期位相引き込み用情報（以下、位相情報と称する）を格納している。同期パターン部７０２は、受信側が受信したバースト信号の同期を検出（捕捉とも言う）するための同期パターン情報（以下、同期情報と称する）を格納している。データ部７０３は、送受信情報（以下、データと称する）を格納している。ＣＲＣデータ部７０４は、バースト信号について誤り検出・訂正を行うための誤り訂正符号情報を格納している。
【０００４】ここで、従来の受信回路は、現在受信しているバースト信号の同期パターン部に格納されている同期情報を正しく検出することにより、現在受信しているバースト信号のデータ部のデータを格納するタイミングを判断し、データ部のデータを格納していた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の受信回路では、同期情報を正しく検出しても、プリアンブル部は同期情報を格納している同期パターン部よりも前段に位置するため、前段のプリアンブル部に格納されている位相情報を格納するタイミングを判断することができないという問題点があった。
【０００６】また、従来の受信回路は、先に受信したバースト信号において同期情報を検出しても、検出結果は次に受信するバースト信号を格納するために利用されていないという問題点があった。
【０００７】また、ビット誤り率特性は、無線信号とノイズの比（Ｃ／Ｎ比）をパラメータにして、データがどの程度誤るかを測定することによって得られる。そのため、同期情報の検出ができない場合、ビット誤り率特性の測定が正しく行われない。よって、同期情報の検出を誤ると、データを格納することができず、ビット誤り率が約５０％となってしまう。従って、正確にビット誤り率が測定できないという問題点があった。
【０００８】本発明は、プリアンブル部に格納されている情報を格納することができる受信回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】すなわち、本発明の受信回路は、位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部とデータを格納するデータ部とを有するバースト信号の位相を引き込みバースト信号を復調した復調データを出力する復調部と、復調データに基づき計数しタイミング信号を出力する制御部と、タイミング信号に基づいて復調データを格納若しくは出力する記憶部とにより構成される。
【００１１】上記の手段によれば、プリアンブル部に格納されている情報を格納することができる受信回路を提供することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態の受信回路を図面に基づいて詳細に説明する。ここで、本発明の実施の形態の受信回路は、移動局側の無線装置や基地局側の装置に設けることが可能である。なお、本発明の実施の形態の受信回路を説明するための全図において、同一機能を有するものは同一符号を付与し、その繰り返しの説明は省略する。
【００１３】（第１の実施の形態）以下、図面を用いて、本発明の第１の実施の形態の受信回路を詳細に説明する。図１及び図２は、本発明の第１の実施の形態の受信回路及びその動作に係わる図である。図１は本発明の第１の実施の形態の受信回路の構造を示し、図２は本発明の第１の実施の形態の受信回路の動作のタイミングチャートを示している。
【００１４】初めに、本発明の第１の実施の形態の受信回路の構成及び各構成の動作を説明する。本発明の第１の実施の形態の受信回路は、図１に示すように、復調部１０１と、記憶部１０２と、制御部１１０とにより構成されている。
【００１５】復調部１０１は、受信したバースト信号（無線信号）ＲＦのプリアンブル部に格納されている位相情報に基づき、受信したバースト信号の位相の引き込みを行なっている。そして、復調部１０１は、同期パターン部に格納されている同期情報と、データ部に格納されているデータと、ＣＲＣデータ部に格納されている誤り訂正符号情報とを再生し、復調データＲＤとして出力している。ここで、復調部１０１は、プリアンブル部に格納されている位相情報も再生し、復調データＲＤとして出力してもよい。なお、復調部１０１は、プリアンブル部にデータが格納されている場合も再生し、復調データＲＤとして出力してもよい。
【００１６】制御部１１０は、同期パターン検出部１１１と、計数部１１２と、タイミング生成部１１３とにより構成されている。
【００１７】同期パターン検出部１１１は、復調データＲＤの同期情報を検出し、検出信号ＤＥＴを出力している。ここで、同期パターン検出部１１１は、所望の同期情報を検出した時は一時的に短い時間だけ電圧レベルが電源電圧レベル（以下、Ｈレベルと称する）となるワンショットパルスを出力し、所望の同期情報を検出できなかった時は電圧レベルが接地電圧レベル（以下、Ｌレベルと称する）を維持するように構成されている。
【００１８】計数部１１２は、例えば複数のフリップフロップから構成されているカウンタである。この場合、計数部１１２は、複数のフリップフロップのリセット端子に検出信号ＤＥＴが入力されるように構成されている。計数部１１２は、受信回路を動作させている内部クロックに応じて、カウント値を１ずつ増加し、増加されたカウント値ＣＯＵＮＴを逐次出力している。ここで、計数部１１２は、検出信号ＤＥＴを入力すると、検出信号ＤＥＴの立ち上がりに同期してカウント値を初期値に戻し、再び初期値に戻ったカウント値を１ずつ増加している。例えば、初期値を“０（ゼロ）”とすると、計数部１１２は、内部クロックに応じてカウント値を０、１、２、…、ｎ−１、ｎ（ｎは整数）のように１つずつ増加する。そして、計数部１１２は、検出信号ＤＥＴを入力すると、カウント値を初期値“０”に戻し、内部クロックに応じて再びカウント値を１ずつ増加する。なお、計数部１１２は、内部クロックに応じて、カウント値を１ずつ減算するように構成してもよい。
【００１９】タイミング生成部１１３は、複数の設定値を格納している記憶部と、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較を行う比較部とを有している。タイミング生成部１１３は、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較結果に基づき、タイミング信号を生成及び出力している。ここで、タイミング信号は、記憶部１０２が復調データＲＤの格納を行う第１のタイミング信号ＳＣＫ１（受信用データシフトクロックＳＣＫ１）と、記憶部１０２が格納している復調データＲＤの出力を行う第２のタイミング信号ＳＣＫ２（出力用データシフトクロックＳＣＫ２）との総称である。ここで、図２を用いて、タイミング生成部１１３の有する複数の設定値について説明する。第１の設定値ａは、先に受信したバースト信号の復調データＲＤのデータ及び誤り訂正符号情報の格納を開始するタイミングを示している。第２の設定値ｂは、先に受信したバースト信号の復調データＲＤのデータ及び誤り訂正符号情報の格納を終了するタイミングを示している。第３の設定値ｃは、格納している復調データＲＤのデータ及び誤り訂正符号情報の出力を開始するタイミングを示している。第４の設定値ｄは、格納している復調データＲＤのデータ及び誤り訂正符号情報の出力を終了するタイミングを示している。第５の設定値ｅは、次に受信するバースト信号のプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の格納を開始するタイミングを示している。第６の設定値ｆは、格納している位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の出力を終了するタイミングを示している。ここで、第２の設定値ｂは、次に受信するバースト信号のプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の格納を終了するタイミングも示している。第３の設定値ｃは、格納しているプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報の出力を開始するタイミングも示している。なお、設定値の数は、６つに限定されるものではなく、タイミング生成部１１３の構成により増減することは言うまでもない。
【００２０】ここで、タイミング生成部１１３は、検出信号ＤＥＴを入力することにより、復調データＲＤ（データ部に格納されているデータ及び誤り訂正符号情報）を格納するように構成しても良い。
【００２１】記憶部１０２は、例えばシフトレジスタにより構成されている。記憶部１０２は、制御部１１０から出力されるタイミング信号に基づいて、復調データＲＤを格納若しくは出力している。具体的には、記憶部１０２は、第１のタイミング信号ＳＣＫ１を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報、データ部に格納されているデータ、誤り訂正符号情報）を格納し、第２のタイミング信号ＳＣＫ２を入力している間は格納している復調データＲＤを出力している。ここで、記憶部１０２は、誤り訂正符号情報を格納及び出力するように設定されているが、受信回路の使用者の仕様に応じて、格納しないように設定できることは言うまでもない。
【００２２】次に、図２を用いて、本発明の第１の実施の形態の受信回路の動作を説明する。本発明の第１の実施の形態の受信回路は、時刻Ｔ１、Ｔ２、Ｔ３、．．．において、バースト信号を受信している。ここで、受信回路は、時刻Ｔ１のバースト信号を受信したときには先のバースト信号において同期情報が検出されてなく、時刻Ｔ１のバースト信号において同期情報が検出されたものとする。
【００２３】復調部１０１は、時刻Ｔ１において、プリアンブル部に位相情報を格納しているバースト信号を受信する。復調部１０１は、その位相情報を用いて、受信したバースト信号の位相の引き込みを行う。そして、復調部１０１は、バースト信号の同期パターン部に格納されている同期情報と、データ部に格納されているデータと、ＣＲＣデータ部に格納されている誤り訂正符号情報を再生し、復調データＲＤとして出力する。次に、復調部１０１は、時刻Ｔ２において、プリアンブル部に位相情報若しくはデータを格納しているバースト信号を受信する。復調部１０１は、バースト信号のプリアンブル部に格納されている位相情報若しくはデータと、同期パターン部に格納されている同期情報と、データ部に格納されているデータと、ＣＲＣデータ部に格納されている誤り訂正符号情報を再生し、復調データＲＤとして出力する。
【００２４】同期パターン検出部１１１は、時刻Ｔ１及びＴ２のバースト信号に対し、復調データＲＤの同期情報を検出し、検出信号ＤＥＴを出力する（時刻ｔ１、ｔ２）。
【００２５】計数部１１２は、時刻ｔ１、ｔ２において検出された検出信号ＤＥＴを入力すると、検出信号ＤＥＴの立ち上がりに同期してカウント値を初期値“０”に戻し、カウント値を１ずつ増加する。そして、計数部１１２は、カウント値を逐次出力する。
【００２６】タイミング生成部１１３は、入力したカウント値が第１の設定値ａと等しいとき第１のタイミング信号ＳＣＫ１の出力を開始し、入力したカウント値が第２の設定値ｂと等しいとき第１のタイミング信号ＳＣＫ１の出力を終了する。また、タイミング生成部１１３は、入力したカウント値が第３の設定値ｃと等しいとき第２のタイミング信号ＳＣＫ２の出力を開始し、入力したカウント値が第４の設定値ｄと等しいとき第２のタイミング信号ＳＣＫ２の出力を終了する。さらに、タイミング生成部１１３は、入力したカウント値が第５の設定値ｅと等しいとき第１のタイミング信号ＳＣＫ１の出力を開始し、入力したカウント値が第２の設定値ｂと等しいとき第１のタイミング信号ＳＣＫ１の出力を終了する。なお、カウント値が第５の設定値ｅから第２の設定値ｂまでの間に、カウント値は一旦初期値“０”に戻されている。さらに、タイミング生成部１１３は、入力したカウント値が第３の設定値ｃと等しいとき第２のタイミング信号ＳＣＫ２の出力を開始し、入力したカウント値が第６の設定値ｆと等しいとき第２のタイミング信号ＳＣＫ２の出力を終了する。そして、タイミング生成部１１３は、入力したカウント値が第５の設定値ｅと等しいとき第１のタイミング信号ＳＣＫ１の出力を開始する。このように、タイミング生成部１１３は、初めて同期情報が検出できたときは設定値ａ、ｂ、ｃ、ｄ、ｅに基づいてタイミング信号を生成し、すでに同期情報が検出されているときは設定値ａ、ｂ、ｃ、ｆ、ｅに基づいてタイミング信号を生成する。
【００２７】記憶部１０２は、第１の設定値ａにより生成された第１のタイミング信号ＳＣＫ１を入力すると、復調データＲＤ（再生された時刻Ｔ１のバースト信号）のデータ部７０３に格納されているデータ（以下、データ７０３）とＣＲＣデータ部７０４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７０４）との格納を開始する。そして、記憶部１０２は、第２の設定値ｂにより生成された第１のタイミング信号ＳＣＫ１を入力すると、データ７０３と誤り訂正符号情報７０４との格納を終了する。
【００２８】また、記憶部１０２は、第３の設定値ｃにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７０３と誤り訂正符号情報７０４との出力を開始する。そして、記憶部１０２は、第４の設定値ｄにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７０３と誤り訂正符号情報７０４との出力を終了する。
【００２９】また、記憶部１０２は、第５の設定値ｅにより生成された第１のタイミング信号ＳＣＫ１を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）との格納を開始する。そして、記憶部１０２は、第１の設定値ａにより生成された第１のタイミング信号ＳＣＫ１を引き続き入力し、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のデータ部７１３に格納されているデータ（以下、データ７１３）とＣＲＣデータ部７１４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７１４）との格納を開始する。そして、記憶部１０２は、第２の設定値ｂにより生成された第１のタイミング信号ＳＣＫ１を入力すると、データ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との格納を終了する。
【００３０】また、記憶部１０２は、第３の設定値ｃにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との出力を開始する。そして、記憶部１０２は、第６の設定値ｆにより生成された第２のタイミング信号ＳＣＫ２を入力すると、格納しているデータ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との出力を終了する。
【００３１】また、記憶部１０２は、第５の設定値ｅにより生成された第１のタイミング信号ＳＣＫ１を入力すると、復調データＲＤ（再生された時刻Ｔ３のバースト信号）のプリアンブル部に格納されている位相情報若しくはデータと同期パターン部に格納されている同期情報との格納を開始する。以降、記憶部１０２は、同様な動作を行う。このように、記憶部１０２は、設定値ａ、ｅに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、設定値ｂに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、記憶部１０２は、設定値ｃに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｄ、ｆに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００３２】本発明の第1の実施の形態の受信回路によれば、以下の効果を奏する。
（１）本発明の第１の実施の形態の受信回路は、計数部を設け、先に受信したバースト信号の同期情報を検出結果に基づき計数している。よって、本発明の第１の実施の形態の受信回路は、計数値を利用して、次に受信するバースト信号のプリアンブル部に格納されている位相情報若しくはデータを格納するタイミングを判断することができる。
（２）さらに、本発明の第１の実施の形態の受信回路は、プリアンブル部に格納されている位相情報を格納できるため、プリアンブル部を仮想のデータ部とし使用することができる。よって、本発明の第１の実施の形態の受信回路は、一回のバースト信号で、多くのデータを送受信することができる。
（３）さらに、本発明の第１の実施の形態の受信回路は、たとえ次に受信するバースト信号の同期情報が検出されなくても、先に受信した同期情報に基づき、次に受信するバースト信号の受信タイミングを予測し、データ等を格納することができる。よって、次に受信するバースト信号の同期情報が検出されなくても、ビット誤り率を正確に測定することができる。
【００３３】（第２の実施の形態）以下、図面を用いて、本発明の第２の実施の形態の受信回路を詳細に説明する。図３及び図４は、本発明の第２の実施の形態の受信回路及びその動作に係わる図である。図３は本発明の第２の実施の形態の受信回路の構造を示し、図４は本発明の第２の実施の形態の受信回路の動作のタイミングチャートを示している。
【００３４】初めに、本発明の第２の実施の形態の受信回路の構成及び各構成の動作を説明する。本発明の第２の実施の形態の受信回路は、図３に示すように、復調部１０１と、第１の記憶部３０１と、第２の記憶部３０２と、制御部３１０とにより構成されている。
【００３５】制御部３１０は、同期パターン検出部１１１と、計数部１１２と、第１のタイミング生成部３１１と、第２のタイミング生成部３１２とにより構成されている。
【００３６】第１のタイミング生成部３１１は、同期パターン検出部１１１において検出された検出信号ＤＥＴに基づいて、タイミング信号を生成及び出力している。
【００３７】第２のタイミング生成部３１２は、複数の設定値を格納している記憶部と、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較を行う比較部とを有している。第２のタイミング生成部３１２は、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較結果に基づき、タイミング信号を生成及び出力している。ここで、タイミング信号は、第１の記憶部３０１が復調データＲＤの格納を行う第１のタイミング信号ＳＣＫ３（第１の受信用データシフトクロックＳＣＫ３）と、第１の記憶部３０１が格納している復調データＲＤの出力を行う第２のタイミング信号ＳＣＫ４（第１の出力用データシフトクロックＳＣＫ４）と、第２の記憶部３０２が復調データＲＤの格納を行う第３のタイミング信号ＳＣＫ５（第２の受信用データシフトクロックＳＣＫ５）と、第２の記憶部３０２が格納している復調データＲＤの出力を行う第４のタイミング信号ＳＣＫ６（第２の出力用データシフトクロックＳＣＫ６）との総称である。ここで、図４を用いて、第２のタイミング生成部３１２の有する複数の設定値について説明する。第１の設定値ａは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と同期情報との格納を開始するタイミングを示している。第２の設定値ｂは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との出力を開始するタイミングを示している。第３の値ｃは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との出力を終了するタイミングを示している。ここで、第２のタイミング生成部３１２は、検出信号ＤＥＴを入力すると、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との格納を終了する。なお、設定値の数は、３つに限定されるものではなく、第２のタイミング生成部３１２の構成により増減することは言うまでもない。
【００３８】第１及び第２の記憶部３０１、３０２は、例えばシフトレジスタにより構成されている。第１及び第２の記憶部３０１、３０２は、制御部３１０から出力されるタイミング信号に基づいて、復調データＲＤを格納若しくは出力している。具体的には、第１の記憶部３０１は、第１のタイミング信号ＳＣＫ３を入力している間はバースト信号の復調データＲＤ（データ部に格納されているデータ、誤り訂正符号情報）を格納し、第２のタイミング信号ＳＣＫ４を入力している間は格納している復調データＲＤを出力している。また、第２の記憶部３０２は、第３のタイミング信号ＳＣＫ５を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報）を格納し、第４のタイミング信号ＳＣＫ６を入力している間は格納している復調データＲＤを出力している。ここで、第１の記憶部３０１は誤り訂正符号情報を格納及び出力するように設定され、第２の記憶部３０２は同期情報を格納及び出力するように設定されているが、受信回路の使用者の仕様に応じて、格納しないように設定できることは言うまでもない。
【００３９】次に、図４を用いて、本発明の第２の実施の形態の受信回路の動作を説明する。本発明の第２の実施の形態の受信回路は、時刻Ｔ１、Ｔ２、Ｔ３、．．．において、バースト信号を受信している。ここで、受信回路は、時刻Ｔ１のバースト信号を受信したときには先のバースト信号において同期情報が検出されてなく、時刻Ｔ１のバースト信号において同期情報が検出されたものとする。
【００４０】第１のタイミング生成部３１１は、検出信号ＤＥＴを入力すると、第１のタイミング信号ＳＣＫ３を所定時間出力する。そして、第１のタイミング生成部３１１は、第１のタイミング信号ＳＣＫ３の出力を終了すると、第２のタイミング信号ＳＣＫ４を所定時間出力する。
【００４１】第２のタイミング生成部３１２は、入力したカウント値が第１の設定値ａと等しいとき第３のタイミング信号ＳＣＫ５の出力を開始し、検出信号ＤＥＴを入力すると第３のタイミング信号ＳＣＫ５の出力を終了する。また、第２のタイミング生成部３１２は、入力したカウント値が第２の設定値ｂと等しいとき第４のタイミング信号ＳＣＫ６の出力を開始し、入力したカウント値が第３の設定値ｃと等しいとき第４のタイミング信号ＳＣＫ６の出力を終了する。
【００４２】第１の記憶部３０１は、検出信号ＤＥＴにより生成された第１のタイミング信号ＳＣＫ３を入力している間、復調データＲＤ（再生された時刻Ｔ１のバースト信号）のデータ部７０３に格納されているデータ（以下、データ７０３）とＣＲＣデータ部７０４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７０４）とを格納する。そして、第１の記憶部３０１は、第２のタイミング信号ＳＣＫ４を入力している間、格納しているデータ７０３と誤り訂正符号情報７０４とを出力する。
【００４３】また、第１の記憶部３０１は、検出信号ＤＥＴにより生成された第１のタイミング信号ＳＣＫ３を入力している間、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のデータ部７１３に格納されているデータ（以下、データ７１３）とＣＲＣデータ部７１４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７１４）とを格納する。そして、第１の記憶部３０１は、第２のタイミング信号ＳＣＫ４を入力している間、格納しているデータ７１３と誤り訂正符号情報７１４とを出力する。以降、第１の記憶部３０１は、同様な動作を行う。このように、第１の記憶部３０１は、検出信号ＤＥＴの検出に基づいて、データ部に格納されているデータと誤り訂正符号情報とを格納若しくは出力する。
【００４４】また、第２の記憶部３０２は、第１の設定値ａにより生成された第３のタイミング信号ＳＣＫ５を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）との格納を開始する。そして、第２の記憶部３０２は、検出信号ＤＥＴにより生成された第３のタイミング信号ＳＣＫ５を入力すると、データ７１１と同期情報７１２との格納を終了する。
【００４５】また、第２の記憶部３０２は、第１の設定値ａにより生成された第３のタイミング信号ＳＣＫ５を入力すると、復調データＲＤ（再生された時刻Ｔ３のバースト信号）のプリアンブル部に格納されている位相情報若しくはデータと同期パターン部に格納されている同期情報との格納を開始する。以降、第２の記憶部３０２は、同様な動作を行う。このように、第２の記憶部３０２は、設定値ａに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、検出信号ＤＥＴに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、第２の記憶部３０２は、設定値ｂに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｃに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００４６】本発明の第２の実施の形態の受信回路によれば、本発明の第１の実施の形態の受信回路において得られる効果（１）及び（２）に加え、以下の効果を奏する。
（４）本発明の第２の実施の形態の受信回路は、プリアンブル部に格納されているデータと同期パターン部に格納されている同期情報とを格納・出力する記憶部と、データ部に格納されているデータとＣＲＣデータ部に格納されている誤り符号訂正情報とを格納・出力する記憶部とを分割している。そのため、一方の記憶部においてデータ等を格納している間に他方の記憶部においてデータ等を出力することができる。いわゆる並列処理が可能となる。よって、データ等の格納及び出力に要する時間を分散でき、高速処理を実現することができる。
【００４７】（第３の実施の形態）以下、図面を用いて、本発明の第３の実施の形態の受信回路を詳細に説明する。図５及び図６は、本発明の第３の実施の形態の受信回路及びその動作に係わる図である。図５は本発明の第３の実施の形態の受信回路の構造を示し、図６は本発明の第３の実施の形態の受信回路の動作のタイミングチャートを示している。
【００４８】初めに、本発明の第３の実施の形態の受信回路の構成及び各構成の動作を説明する。本発明の第３の実施の形態の受信回路は、図５に示すように、復調部１０１と、第１の記憶部５０１と、第２の記憶部５０２と、制御部５１０とにより構成されている。
【００４９】制御部３１０は、同期パターン検出部１１１と、計数部１１２と、第１のタイミング生成部５１１と、第２のタイミング生成部５１２とにより構成されている。
【００５０】第１及び第２のタイミング生成部５１１、５１２は、複数の設定値を格納している記憶部と、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較を行う比較部とを有している。第１及び第２のタイミング生成部５１１、５１２は、格納している設定値と入力するカウント値ＣＯＵＮＴとの比較結果に基づき、タイミング信号を生成及び出力している。ここで、タイミング信号は、第１の記憶部５０１が復調データＲＤの格納を行う第１のタイミング信号ＳＣＫ７（第１の受信用データシフトクロックＳＣＫ７）と、第１の記憶部５０１が格納している復調データＲＤの出力を行う第２のタイミング信号ＳＣＫ８（第１の出力用データシフトクロックＳＣＫ８）と、第２の記憶部５０２が復調データＲＤの格納を行う第３のタイミング信号ＳＣＫ９（第２の受信用データシフトクロックＳＣＫ９）と、第２の記憶部５０２が格納している復調データＲＤの出力を行う第４のタイミング信号ＳＣＫ１０（第２の出力用データシフトクロックＳＣＫ１０）との総称である。
【００５１】ここで、図６を用いて、第１のタイミング生成部５１１の有する複数の設定値について説明する。第１の設定値ａは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と、同期情報と、データ部に格納されているデータと、誤り訂正符号情報との格納を開始するタイミングを示している。第２の設定値ｃは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報との格納を終了するタイミングを示している。第３の設定値ｄは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報と、データ部に格納されているデータと、誤り訂正符号情報との出力を開始するタイミングを示している。第４の設定値ｅは、格納している次に受信するバースト信号の復調データＲＤのデータ部に格納されているデータと、誤り訂正符号情報との出力を終了するタイミングを示している。なお、第１のタイミング生成部５１１は、同期パターン検出部１１１において検出された検出信号ＤＥＴに基づいても、タイミング信号を生成及び出力している。ここで、設定値の数は、４つに限定されるものではなく、第１のタイミング生成部５１１の構成により増減することは言うまでもない。
【００５２】次に、第２のタイミング生成部５１２の有する複数の設定値について説明する。第１の設定値ａは、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報（データ部に格納されているデータと等価なデータが格納されている場合はそのデータ）と、同期情報との格納を開始するタイミングを示している。第５の設定値ｂは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報との出力を開始するタイミングを示している。第３の設定値ｄは、格納している次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと、同期情報との出力を終了するタイミングを示している。ここで、第２のタイミング生成部５１２は、検出信号ＤＥＴを入力すると、次に受信するバースト信号の復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報との格納を終了する。なお、設定値の数は、３つに限定されるものではなく、第２のタイミング生成部５１２の構成により増減することは言うまでもない。
【００５３】第１及び第２の記憶部５０１、５０２は、例えばシフトレジスタにより構成されている。第１及び第２の記憶部５０１、５０２は、制御部５１０から出力されるタイミング信号に基づいて、復調データＲＤを格納若しくは出力している。具体的には、第１の記憶部５０１は、第１のタイミング信号ＳＣＫ７を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報、データ部に格納されているデータ、誤り訂正符号情報）を格納し、第２のタイミング信号ＳＣＫ８を入力している間は格納している復調データＲＤ（データ部に格納されているデータ、誤り訂正符号情報）を出力している。ここで、第１の記憶部５０１は、復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータと同期情報とデータ部に格納されているデータと誤り訂正符号情報とを格納しているが、データ部に格納されているデータ及び誤り訂正符号情報を出力している。なぜなら、第２の記憶部５０２が復調データＲＤのプリアンブル部に格納されている位相情報若しくはデータ及び同期情報を格納し、出力しているからである。しかし、使用者の仕様に応じて、格納しているすべての復調データＲＤを出力するようにしても良い。また、第２の記憶部５０２は、第３のタイミング信号ＳＣＫ９を入力している間はバースト信号の復調データＲＤ（プリアンブル部に格納されている位相情報若しくはデータ、同期情報）を格納し、第４のタイミング信号ＳＣＫ１０を入力している間は格納している復調データＲＤを出力している。ここで、第１の記憶部５０１は同期情報及び誤り訂正符号情報を格納及び出力するように設定され、第２の記憶部５０２は同期情報を格納及び出力するように設定されているが、受信回路の使用者の仕様に応じて、格納しないように設定できることは言うまでもない。
【００５４】次に、図６を用いて、本発明の第３の実施の形態の受信回路の動作を説明する。本発明の第３の実施の形態の受信回路は、時刻Ｔ１、Ｔ２、Ｔ３、．．．において、バースト信号を受信している。ここで、受信回路は、時刻Ｔ１のバースト信号を受信したときには先のバースト信号において同期情報が検出されてなく、時刻Ｔ１のバースト信号において同期情報が検出されたものとする。
【００５５】第１のタイミング生成部５１１は、時刻Ｔ１のバースト信号において、検出信号ＤＥＴを入力すると、第１のタイミング信号ＳＣＫ７を所定時間出力する。そして、第１のタイミング生成部５１１は、時刻Ｔ２以降のバースト信号において、第１のタイミング信号ＳＣＫ７の出力を終了すると、第２のタイミング信号ＳＣＫ８を所定時間出力する。また、第１のタイミング生成部５１１は、入力したカウント値が第１の設定値ａと等しいとき第１のタイミング信号ＳＣＫ７の出力を開始し、入力したカウント値が第２の設定値ｃと等しいとき第１のタイミング信号ＳＣＫ７の出力を終了する。また第１のタイミング生成部５１１は、入力したカウント値が第３の設定値ｄと等しいとき第２のタイミング信号ＳＣＫ８の出力を開始し、入力したカウント値が第４の設定値ｅと等しいとき第２のタイミング信号ＳＣＫ８の出力を終了する。
【００５６】第２のタイミング生成部５１２は、入力したカウント値が第１の設定値ａと等しいとき第３のタイミング信号ＳＣＫ９の出力を開始し、検出信号ＤＥＴを入力すると第３のタイミング信号ＳＣＫ９の出力を終了する。また、第２のタイミング生成部５１２は、入力したカウント値が第５の設定値ｂと等しいとき第４のタイミング信号ＳＣＫ１０の出力を開始し、入力したカウント値が第３の設定値ｄと等しいとき第４のタイミング信号ＳＣＫ１０の出力を終了する。
【００５７】第１の記憶部５０１は、時刻Ｔ１のバースト信号において、検出信号ＤＥＴにより生成された第１のタイミング信号ＳＣＫ７を入力している間、復調データＲＤ（再生された時刻Ｔ１のバースト信号）のデータ部７０３に格納されているデータ（以下、データ７０３）とＣＲＣデータ部７０４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７０４）とを格納する。そして、第１の記憶部５０１は、第２のタイミング信号ＳＣＫ８を入力している間、格納しているデータ７０３と誤り訂正符号情報７０４とを出力する。
【００５８】また、第１の記憶部５０１は、第１の設定値ａにより生成された第１のタイミング信号ＳＣＫ７を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と、同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）と、データ部７１３に格納されているデータ（以下、データ７１３）とＣＲＣデータ部７１４に格納されている誤り訂正符号情報（以下、誤り訂正符号情報７１４）との格納を開始する。そして、第１の記憶部５０１は、第２の設定値ｃにより生成された第１のタイミング信号ＳＣＫ７を入力すると、データ７１１と、同期情報７１２と、データ７１３と、誤り訂正符号情報７１４との格納を終了する。
【００５９】また、第１の記憶部５０１は、第３の設定値ｄにより生成された第２のタイミング信号ＳＣＫ８を入力すると、格納しているデータ７１３と誤り訂正符号情報７１４との出力を開始する。そして、第１の記憶部５０１は、第４の設定値ｅにより生成された第２のタイミング信号ＳＣＫ８を入力すると、格納しているデータ７１３と誤り訂正符号情報７１４との出力を終了する。以降、第１の記憶部５０１は、同様な動作を行う。このように、第１の記憶部５０１は、初めて同期情報を検出したときは、検出信号ＤＥＴの検出に基づいて、データ部に格納されているデータと誤り訂正符号情報とを格納若しくは出力する。そして、第１の記憶部５０１は、一旦同期情報を検出した後は、設定値ａに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、設定値ｃに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、第１の記憶部５０１は、設定値ｄに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｅに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００６０】第２の記憶部５０２は、第１の設定値ａにより生成された第３のタイミング信号ＳＣＫ９を入力すると、復調データＲＤ（再生された時刻Ｔ２のバースト信号）のプリアンブル部７１１に格納されている位相情報若しくはデータ（以下、データ７１１）と、同期パターン部７１２に格納されている同期情報（以下、同期情報７１２）との格納を開始する。そして、第２の記憶部５０２は、検出信号ＤＥＴにより生成された第３のタイミング信号ＳＣＫ９を入力すると、データ７１１と同期情報７１２との格納を終了する。
【００６１】また、第２の記憶部５０２は、第５の設定値ｂにより生成された第４のタイミング信号ＳＣＫ１０を入力すると、格納しているデータ７１１と同期情報７１２との出力を開始する。そして、第２の記憶部５０２は、第３の設定値ｄにより生成された第４のタイミング信号ＳＣＫ１０を入力すると、格納しているデータ７１１と同期情報７１２との出力を終了する。以降、第２の記憶部５０２は、同様な動作を行う。このように、第２の記憶部５０２は、設定値ａに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を開始し、検出信号ＤＥＴに基づいて生成されたタイミング信号を入力したときは復調データＲＤの格納を終了する。また、第２の記憶部５０２は、設定値ｂに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を開始し、設定値ｄに基づいて生成されたタイミング信号を入力したときは復調データＲＤの出力を終了する。
【００６２】本発明の第３の実施の形態の受信回路によれば、本発明の第１若しくは第２の実施の形態の受信回路において得られる効果（１）〜（４）を奏する。
【００６３】以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、受信したバースト信号のデータを出力用データシフトクロックで読み出すように構成したが、格納したレジスタより直接ＣＰＵインタフェースなどを使用し読み出すように構成してもよい。
【００６４】
【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６５】本発明は、プリアンブル部に格納されている情報を格納することができる受信回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の受信回路の構造を示すブロック図である。
【図２】本発明の第１の実施の形態の受信回路の動作示すタイミングチャートである。
【図３】本発明の第２の実施の形態の受信回路の構造を示すブロック図である。
【図４】本発明の第２の実施の形態の受信回路の動作示すタイミングチャートである。
【図５】本発明の第３の実施の形態の受信回路の構造を示すブロック図である。
【図６】本発明の第３の実施の形態の受信回路の動作示すタイミングチャートである。
【図７】バースト信号のフレーム構造を示す図である。
【符号の説明】
２０１ 復調部
２０２、４０１、４０２ 記憶部
２１０、４１０ 制御部
２１１ 同期パターン検出部
２１２ 計数部
２１３、４１１、４１２ タイミング生成部
【特許請求の範囲】
【請求項１】 位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部と該データを格納するデータ部とを有するバースト信号の位相を引き込み、前記バースト信号を復調した復調データを出力する復調部と、前記復調データに基づき計数し、タイミング信号を出力する制御部と、前記タイミング信号に基づいて、前記復調データを格納若しくは出力する記憶部とにより構成されることを特徴とする受信回路。
【請求項２】 請求項１記載の受信回路であって、前記制御部は、前記復調データの同期情報を検出し、検出信号を出力する同期パターン検出部と、前記検出信号に基づき計数し、計数値を出力する計数部と、複数の設定値を有し、前記計数値と該設定値とを比較し、比較結果に基づきタイミング信号を生成するタイミング生成部とにより構成されることを特徴とする受信回路。
【請求項３】 請求項２記載の受信回路であって、前記タイミング生成部は、前記比較結果に基づいて第１のタイミング信号と第２のタイミング信号とを生成し、前記記憶部は、前記第１のタイミング信号を入力すると前記復調データを格納し、前記第２のタイミング信号を入力すると格納した該復調データを出力することを特徴とする受信回路。
【請求項４】 請求項１記載の受信回路であって、前記制御部は、先に受信したバースト信号を復調した復調データに基づいて前記タイミング信号を出力し、前記記憶部は、前記タイミング信号に基づいて、現在受信しているバースト信号を復調した復調データを格納若しくは出力することを特徴とする受信回路。
【請求項５】 位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部と該データを格納するデータ部とを有するバースト信号の位相を引き込み、前記バースト信号を復調した復調データを出力する復調部と、前記復調データに基づき計数し、タイミング信号を出力する制御部と、前記タイミング信号に基づいて、前記データ部に格納されている復調されたデータを格納若しくは出力する第１の記憶部と、前記タイミング信号に基づいて、前記プリアンブル部に格納されている復調された位相情報若しくはデータを格納若しくは出力する第２の記憶部とにより構成されることを特徴とする受信回路。
【請求項６】 請求項５記載の受信回路であって、前記制御部は、前記復調データの同期情報を検出し、検出信号を出力する同期パターン検出部と、前記検出信号に基づき計数し、計数値を出力する計数部と、前記検出信号に基づきタイミング信号を生成する第１のタイミング生成部と、複数の設定値を有し、前記計数値と該設定値とを比較し、比較結果に基づきタイミング信号を生成する第２のタイミング生成部とにより構成されることを特徴とする受信回路。
【請求項７】 請求項６記載の受信回路であって、前記第２のタイミング生成部は、前記検出信号に基づいてタイミング信号を生成することを特徴とする受信回路。
【請求項８】 請求項６記載の受信回路であって、前記第１のタイミング生成部は、前記検出信号に基づいて第１のタイミング信号と第２のタイミング信号とを生成し、前記第２のタイミング生成部は、前記比較結果に基づいて第３のタイミング信号と第４のタイミング信号とを生成し、前記第１の記憶部は、前記第１のタイミング信号を入力すると前記復調データを格納し、前記第２のタイミング信号を入力すると格納した該復調データを出力し、前記第２の記憶部は、前記第３のタイミング信号を入力すると前記復調データを格納し、前記第４のタイミング信号を入力すると格納した該復調データを出力することを特徴とする受信回路。
【請求項９】 請求項６記載の受信回路であって、第１のタイミング生成部は、複数の設定値を有し、前記計数値と該設定値とを比較し、比較結果に基づきタイミング信号を生成することを特徴とする受信回路。
【請求項１０】 位相情報若しくはデータを格納しているプリアンブル部と、同期情報を格納している同期パターン部と、該データを格納しているデータ部とを有するバースト信号を連続して受信し、前記位相情報に基づいて、前記受信したバースト信号の位相の引き込みと該受信したバースト信号の復調を行い、先に受信したバースト信号の復調された同期情報を用いて、次に受信するバースト信号のプリアンブル部に格納されている復調された位相情報若しくはデータを格納する受信方法。
【請求項１１】 位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部と該データを格納するデータ部とを有するバースト信号の位相を引き込み、前記バースト信号を復調する復調部と、前記復調された同期情報に基づき計数し、タイミング信号を出力する制御部と、前記タイミング信号に基づいて、前記復調された位相情報若しくはデータを格納若しくは出力する記憶部とにより構成されることを特徴とする受信回路。
【請求項１】 位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部と該データを格納するデータ部とを有するバースト信号の位相を引き込み、前記バースト信号を復調した復調データを出力する復調部と、前記復調データに基づき計数し、タイミング信号を出力する制御部と、前記タイミング信号に基づいて、前記復調データを格納若しくは出力する記憶部とにより構成されることを特徴とする受信回路。
【請求項２】 請求項１記載の受信回路であって、前記制御部は、前記復調データの同期情報を検出し、検出信号を出力する同期パターン検出部と、前記検出信号に基づき計数し、計数値を出力する計数部と、複数の設定値を有し、前記計数値と該設定値とを比較し、比較結果に基づきタイミング信号を生成するタイミング生成部とにより構成されることを特徴とする受信回路。
【請求項３】 請求項２記載の受信回路であって、前記タイミング生成部は、前記比較結果に基づいて第１のタイミング信号と第２のタイミング信号とを生成し、前記記憶部は、前記第１のタイミング信号を入力すると前記復調データを格納し、前記第２のタイミング信号を入力すると格納した該復調データを出力することを特徴とする受信回路。
【請求項４】 請求項１記載の受信回路であって、前記制御部は、先に受信したバースト信号を復調した復調データに基づいて前記タイミング信号を出力し、前記記憶部は、前記タイミング信号に基づいて、現在受信しているバースト信号を復調した復調データを格納若しくは出力することを特徴とする受信回路。
【請求項５】 位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部と該データを格納するデータ部とを有するバースト信号の位相を引き込み、前記バースト信号を復調した復調データを出力する復調部と、前記復調データに基づき計数し、タイミング信号を出力する制御部と、前記タイミング信号に基づいて、前記データ部に格納されている復調されたデータを格納若しくは出力する第１の記憶部と、前記タイミング信号に基づいて、前記プリアンブル部に格納されている復調された位相情報若しくはデータを格納若しくは出力する第２の記憶部とにより構成されることを特徴とする受信回路。
【請求項６】 請求項５記載の受信回路であって、前記制御部は、前記復調データの同期情報を検出し、検出信号を出力する同期パターン検出部と、前記検出信号に基づき計数し、計数値を出力する計数部と、前記検出信号に基づきタイミング信号を生成する第１のタイミング生成部と、複数の設定値を有し、前記計数値と該設定値とを比較し、比較結果に基づきタイミング信号を生成する第２のタイミング生成部とにより構成されることを特徴とする受信回路。
【請求項７】 請求項６記載の受信回路であって、前記第２のタイミング生成部は、前記検出信号に基づいてタイミング信号を生成することを特徴とする受信回路。
【請求項８】 請求項６記載の受信回路であって、前記第１のタイミング生成部は、前記検出信号に基づいて第１のタイミング信号と第２のタイミング信号とを生成し、前記第２のタイミング生成部は、前記比較結果に基づいて第３のタイミング信号と第４のタイミング信号とを生成し、前記第１の記憶部は、前記第１のタイミング信号を入力すると前記復調データを格納し、前記第２のタイミング信号を入力すると格納した該復調データを出力し、前記第２の記憶部は、前記第３のタイミング信号を入力すると前記復調データを格納し、前記第４のタイミング信号を入力すると格納した該復調データを出力することを特徴とする受信回路。
【請求項９】 請求項６記載の受信回路であって、第１のタイミング生成部は、複数の設定値を有し、前記計数値と該設定値とを比較し、比較結果に基づきタイミング信号を生成することを特徴とする受信回路。
【請求項１０】 位相情報若しくはデータを格納しているプリアンブル部と、同期情報を格納している同期パターン部と、該データを格納しているデータ部とを有するバースト信号を連続して受信し、前記位相情報に基づいて、前記受信したバースト信号の位相の引き込みと該受信したバースト信号の復調を行い、先に受信したバースト信号の復調された同期情報を用いて、次に受信するバースト信号のプリアンブル部に格納されている復調された位相情報若しくはデータを格納する受信方法。
【請求項１１】 位相情報若しくはデータを格納するプリアンブル部と同期情報を格納する同期パターン部と該データを格納するデータ部とを有するバースト信号の位相を引き込み、前記バースト信号を復調する復調部と、前記復調された同期情報に基づき計数し、タイミング信号を出力する制御部と、前記タイミング信号に基づいて、前記復調された位相情報若しくはデータを格納若しくは出力する記憶部とにより構成されることを特徴とする受信回路。
【図１】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００２−１１８５４３（Ｐ２００２−１１８５４３Ａ）
【公開日】平成１４年４月１９日（２００２．４．１９）
【国際特許分類】
【出願番号】特願２０００−３０６１０２（Ｐ２０００−３０６１０２）
【出願日】平成１２年１０月５日（２０００．１０．５）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
【公開日】平成１４年４月１９日（２００２．４．１９）
【国際特許分類】
【出願日】平成１２年１０月５日（２０００．１０．５）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【Ｆターム（参考）】
[ Back to top ]