回路基板、複合部品及びその製造方法
【課題】製造コストを低く抑えることができる回路基板、複合部品及びその製造方法を提供する。
【解決手段】回路基板１２、電子部品１４及び保護層１６を備えている複合部品１０。基板本体１３は、主面Ｓ１，Ｓ２を有する板状をなし、かつ、主面Ｓ１において電子部品１４が実装される実装領域Ｅを有している。識別マーク１８ａ，１８ｂは、主面Ｓ１上であって、かつ、ｚ軸方向から平面視したときに、主面Ｓ１の角に接するように設けられている。保護層１６は、主面Ｓ１及び電子部品１４を覆っている。
【解決手段】回路基板１２、電子部品１４及び保護層１６を備えている複合部品１０。基板本体１３は、主面Ｓ１，Ｓ２を有する板状をなし、かつ、主面Ｓ１において電子部品１４が実装される実装領域Ｅを有している。識別マーク１８ａ，１８ｂは、主面Ｓ１上であって、かつ、ｚ軸方向から平面視したときに、主面Ｓ１の角に接するように設けられている。保護層１６は、主面Ｓ１及び電子部品１４を覆っている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、複合部品及びその製造方法に関し、より特定的には、電子部品が実装される回路基板、複合部品及びその製造方法に関する。
【背景技術】
【０００２】
従来の回路基板に関する発明としては、例えば、特許文献１に記載の半導体装置の実装方法が知られている。以下に、特許文献１に記載の半導体装置の実装方法について図面を参照しながら説明する。図１１は、特許文献１に記載の半導体装置の断面構造図である。
【０００３】
特許文献１に記載の半導体装置は、基板５００及びＩＣチップ５０２により構成されている。基板５００の上面には、位置合わせマーク５０１が設けられている。また、ＩＣチップ５０２の下面にも、位置合わせマーク５０３が設けられている。基板５００上にＩＣチップ５０２を実装する際には、位置合わせマーク５０１と位置合わせマーク５０３とが重なるように、赤外線顕微鏡５０４により観察しながら、基板５００とＩＣチップ５０２とを位置合わせする。これにより、基板５００上にＩＣチップ５０２が正確に実装されるようになる。
【０００４】
しかしながら、特許文献１に記載の半導体装置の実装方法は、半導体装置の製造コストが高くなるという問題を有している。より詳細には、特許文献１に記載の半導体装置の実装方法では、位置合わせマーク５０１は、基板５００の上面に設けられている。また、位置合わせマーク５０３は、ＩＣチップ５０２の下面に設けられている。そのため、位置合わせマーク５０１，５０３は、基板５００及びＩＣチップ５０２により隠れてしまう。よって、位置合わせマーク５０１，５０３の観察には、基板５００及びＩＣチップ５０２を透視することができる高価な赤外線顕微鏡５０４を用いている。その結果、半導体装置の製造コストが高くなってしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−９８２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、製造コストを低く抑えることができる回路基板、複合部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る回路基板は、電子部品が実装される回路基板であって、第１の主面及び第２の主面を有する板状をなし、かつ、該第１の主面において前記電子部品が実装される実装領域を有している基板本体と、前記第１の主面上であって、かつ、該第１の主面の法線方向から平面視したときに、該第１の主面の外縁に接するように設けられている識別マークと、を備えていること、を特徴とする。
【０００８】
本発明は、前記回路基板を備えた複合部品に対しても向けられている。
【０００９】
本発明の一形態に係る複合部品の製造方法は、基板本体に電子部品が実装されてなる複合部品の製造方法であって、第１の主面及び第２の主面を有する板状の複数の前記基板本体が平面上に配列されてなるマザー基板本体であって、該第１の主面の法線方向から平面視したときに、隣り合う２つの該基板本体の該第１の主面の境界を跨いでいる識別マークが形成されたマザー基板本体を準備する工程と、前記識別マークに基づいて位置決めを行って、前記複数の基板本体の前記第１の主面に規定されている各実装領域に前記電子部品を実装する工程と、前記マザー基板本体を、前記複数の基板本体にカットする工程と、前記識別マークに基づいて、前記基板本体が良品又は不良品であるかを判定する工程と、を備えていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、製造コストを低く抑えることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る複合部品の斜視図である。
【図２】図１の複合部品のＡ−Ａにおける断面構造図である。
【図３】複合部品の回路基板及び半導体チップの斜視図である。
【図４】複合部品が製造される際の斜視図である。
【図５】複合部品が製造される際の斜視図である。
【図６】複合部品が製造される際の斜視図である。
【図７】複合部品が製造される際の斜視図である。
【図８】複合部品をｙ軸方向の負方向側から撮影したときの図である。
【図９】第１の変形例に係る識別マークが設けられたマザー基板本体の外観斜視図である。
【図１０】第２の変形例に係る識別マークが設けられたマザー基板本体の外観斜視図である。
【図１１】特許文献１に記載の半導体装置の断面構造図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る回路基板、複合部品及びその製造方法について説明する。
【００１３】
（複合部品の構成）
以下に、本発明の一実施形態に係る複合部品の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る複合部品１０の斜視図である。図２は、図１の複合部品１０のＡ−Ａにおける断面構造図である。図３は、複合部品１０の回路基板１２及び半導体チップ１４の斜視図である。以下、複合部品１０の積層方向をｚ軸方向と定義し、複合部品１０の長辺に沿った方向をｘ軸方向と定義し、複合部品１０の短辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。
【００１４】
複合部品１０は、回路基板１２、半導体チップ（電子部品）１４及び保護層１６を備え、図示しないマザーボードに実装される。回路基板１２は、図１、図２及び図３（ａ）に示すように、基板本体１３、識別マーク１８（１８ａ，１８ｂ）、外部電極２０，２２及び回路Ｃを備えている。回路基板１２には、半導体チップ１４が実装される。
【００１５】
基板本体１３は、例えば、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板であり、主面Ｓ１，Ｓ２を有する板状をなしている。主面Ｓ１は、ｚ軸方向の正方向側に位置し、主面Ｓ２は、ｚ軸方向の負方向側に位置している。また、主面Ｓ１，Ｓ２は、ｘ軸方向に延在する長辺、及び、ｙ軸方向に延在する短辺を有する長方形状をなしている。更に、基板本体１３は、図３（ａ）に示すように、主面Ｓ１において、半導体チップ１４が実装される実装領域Ｅを有している。実装領域Ｅは、ｚ軸方向から平面視したときに、半導体チップ１４と重なる領域であり、長方形状をなしている。
【００１６】
外部電極２０は、主面Ｓ１上であってかつ実装領域Ｅ内に設けられている導体膜（例えば、Ａｇからなる導体膜）である。外部電極２０は、図３（ａ）に示すように、実装領域Ｅの各辺に沿って並ぶように複数設けられている。そして、外部電極２０は、回路基板１２に半導体チップ１４が実装される際に、半導体チップ１４に接続される。ただし、図３（ａ）では、外部電極２０の内、代表的なもの１つにのみ参照符号を付してある。
【００１７】
外部電極２２は、主面Ｓ２上に設けられている導体膜（例えば、Ａｇからなる導体膜）である。外部電極２２は、図３（ａ）に示すように、主面Ｓ２の各辺に沿って並ぶように複数設けられている。そして、外部電極２２は、複合部品１０がマザーボード（図示せず）に実装される際に、マザーボードの外部電極と接続される。なお、図３（ａ）では、外部電極２２の内、代表的なもの１つにのみ参照符号を付してある。
【００１８】
回路Ｃは、図２に示すように、複数の内部導体層１７及び複数のビアホール導体（図示せず）により構成されており、基板本体１３に内蔵されている。回路Ｃは、ＬＣ共振回路や抵抗、或いは、スプリットライン等が組み合わされてなる電気回路である。また、回路Ｃは、外部電極２０，２２と接続されている。すなわち、回路Ｃは、外部電極２０を介して、半導体チップ１４と電気的に接続され、外部電極２２を介して、図示しないマザーボードと電気的に接続される。なお、回路Ｃの構成は、複合部品１０の本質的な構成ではないので、これ以上の説明を省略する。
【００１９】
半導体チップ１４は、回路基板１２の実装領域Ｅに実装される半導体集積回路であり、図３（ｂ）に示すように、チップ本体１５及び外部電極２４を備えている。チップ本体１５は、板状の半導体基板であり、ｚ軸方向から平面視したときに長方形状をなしている。外部電極２４は、ｚ軸方向の負方向側の主面に設けられている導体膜である。外部電極２４は、図３（ｂ）に示すように、主面の各辺に沿って並ぶように複数設けられている。そして、外部電極２４は、図２に示すように、半導体チップ１４が回路基板１２に実装されたときに、はんだ２６を介して外部電極２０と接続されている。
【００２０】
保護層１６は、樹脂（例えば、ポリイミド）からなり、図１及び図２に示すように、主面Ｓ１及び半導体チップ１４を覆っている。これにより、主面Ｓ１及び半導体チップ１４は、外気や外気に含まれる湿気などから保護膜１６により保護されている。ただし、保護層１６は、酸化シリコン薄膜であってもよい。
【００２１】
識別マーク１８ａ，１８ｂは、主面Ｓ１上であって、かつ、ｚ軸方向から平面視したときに、主面Ｓ１の外縁に接するように設けられている。本実施形態では、識別マーク１８ａ，１８ｂは、主面Ｓ１の対角線上に位置する２つの角のそれぞれに接するように設けられている。具体的には、識別マーク１８ａは、ｘ軸方向の正方向側であってかつｙ軸方向の正方向側に位置する主面Ｓ１の角を中心とし、９０度の中心角を有する半径ｒの扇形の導体膜（例えば、Ａｇからなる導体膜）である。識別マーク１８ｂは、ｘ軸方向の負方向側であってかつｙ軸方向の負方向側に位置する主面Ｓ１の角を中心とし、９０度の中心角を有する半径ｒの扇形の導体膜（例えば、Ａｇからなる導体膜）である。このような構成を有することにより、複合部品１０をｘ軸方向又はｙ軸方向から平面視したときに、識別マーク１８ａ，１８ｂは、ｘ軸方向又はｙ軸方向に延在する線状をなすように、基板本体１３と保護層１６との境界から露出している。そして、識別マーク１８ａ，１８ｂは、後述するように、複合部品１０の良品又は不良品の判定に用いられる。したがって、識別マーク１８ａ，１８ｂは、光沢を有しているか、又は、基板本体１３及び保護層１６とは異なる色を有していることが望ましい。
【００２２】
（複合部品の製造方法）
以下に、複合部品１０の製造方法について図４ないし図７を参照しながら説明する。なお、以下では、複数の複合部品１０を同時に作製する際の複合部品１０の製造方法について説明する。図４ないし図７は、複合部品１０が製造される際の斜視図である。
【００２３】
まず、図４のグリーンシート１１６（１１６ａ〜１１６ｈ）を準備する。具体的には、セラミックス粉末とガラスを所定比率で混合する。次に、混合物に有機系バインダー及び溶剤を加え、均一になるまで分散させて、スラリーを得る。得られたスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、グリーンシート１１６ａ〜１１６ｈを作製する。以下では、グリーンシート１１６のｚ軸方向の正方向側の主面を表面とし、グリーンシート１１６のｚ軸方向の負方向側の主面を裏面とする。
【００２４】
次に、図４に示すように、グリーンシート１１６ａ〜１１６ｈのそれぞれに、ビアホール導体（図示せず）を形成する。具体的には、グリーンシート１１６ａ〜１１６ｈにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。
【００２５】
次に、図４に示すように、グリーンシート１１６ａの表面上に、外部電極２０、識別マーク１１８及びカットラインマーク１２０をスクリーン印刷により形成する。外部電極２０、識別マーク１１８及びカットラインマーク１２０は、例えば、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストをスクリーン印刷によって塗布することにより形成される。
【００２６】
ここで、グリーンシート１１６ａには、点線で示すカットラインＣＬが規定されている。ただし、実際に、点線がカットラインＣＬとして印刷されているわけではない。カットラインＣＬは、マザー基板本体１１３が複数の基板本体１３にカットされるときの分割位置を示した線である。そして、カットラインマーク１２０は、グリーンシート１１６ａの外周近傍に設けられ、カットラインＣＬの始点を示す目印である。
【００２７】
また、識別マーク１１８は、４つの識別マーク１８ａ〜１８ｄからなり、ｚ軸方向から平面視したときに円形をなしている。これにより、識別マーク１１８は、隣り合う４つの主面Ｓ１の境界となる２本のカットラインＣＬを跨いでいる。識別マーク１１８は、カットラインＣＬの交点上に市松模様状に配置されている。すなわち、識別マーク１１８は、ｘ軸方向に並ぶ交点において１つおきに設けられていると共に、ｙ軸方向に並ぶ交点において１つおきに設けられている。
【００２８】
次に、図４に示すように、グリーンシート１１６ｂ〜１１６ｇの表面上に、回路Ｃの一部となる内部導体層１７（図４では図示せず）をスクリーン印刷により形成する。内部導体層１７は、例えば、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストをスクリーン印刷によって塗布することにより形成される。
【００２９】
次に、図４に示すように、グリーンシート１１６ｈの裏面上に、外部電極２２をスクリーン印刷により形成する。外部電極２２は、例えば、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストをスクリーン印刷によって塗布することにより形成される。
【００３０】
次に、図４に示すように、グリーンシート１１６ａ〜１１６ｈを、ｚ軸方向の正方向側から負方向側に向ってこの順に並ぶように積層して、図５に示す未焼成のマザー基板本体１１３を得る。具体的には、グリーンシート１１６ｈ，１１６ｇ，１１６ｆ，１１６ｅ，１１６ｄ，１１６ｃ，１１６ｂ，１１６ａを、この順にｚ軸方向の負方向側から正方向側へと並ぶように、１枚ずつ積層及び仮圧着を行う。この後、未焼成のマザー基板本体１１３を静水圧プレスにより加圧して本圧着を行う。なお、マザー基板本体１１３は、図５に示すように、複数の基板本体１３が平面上にマトリクス状に配列されることにより構成されている。
【００３１】
次に、未焼成のマザー基板本体１１３を所定条件下にて焼成する。これにより焼成されたマザー基板本体１１３を得る。以上の工程により、マザー基板本体１１３の準備が完了する。なお、マザー基板本体１１３の準備は、マザー基板本体１１３を上記工程により作製して準備してもよいし、購入することによって準備してもよい。
【００３２】
次に、図６に示すように、複数の半導体チップ１４をマザー基板本体１１３に実装する。具体的には、識別マーク１１８をカメラにより撮影して位置決めを行って、マザー基板本体１１３の主面Ｓ１に規定されている各実装領域Ｅに半導体チップ１４を実装する。
【００３３】
次に、図７に示すように、マトリクス状に並んでいる基板本体１３の主面Ｓ１及び半導体チップ１４を覆うように、保護層１２６を形成する。保護層１２６は、例えば、樹脂シートを熱圧着することにより形成される。この際、カットラインマーク１２０が保護層１２６の下に隠れないように注意する必要がある。
【００３４】
次に、図７に示す保護層１２６が形成されたマザー基板本体１１３をダイサーにより所定寸法（２．５ｍｍ×２．０ｍｍ×１．０ｍｍ）の複数の複合部品１０（基板本体１３）にカットする。この際、カットラインマーク１２０にしたがって、マザー基板本体１１３をカットする。なお、ダイサーによって削り取られるマザー基板本体１１３のカットラインＣＬの幅（すなわち、切り代）は、カットラインＣＬに直交する方向における識別マーク１１８の直径２ｒよりも小さい必要がある。これにより、識別マーク１８がカット後に複合部品１０に残存するようになる。なお、本実施形態では、カットラインＣＬの幅は０として図面を記載してある。
【００３５】
以上の工程により、複合部品１０が得られる。なお、必要に応じて、複合部品１０の外部電極２２の表面にＮｉめっき／Ｓｎめっきを施す。
【００３６】
最後に、ｘ軸方向の正方向側及び負方向側、並びに、ｙ軸方向の正方向側及び負方向側の４方向から複合部品１０の側面をカメラにて撮影する。そして、識別マーク１８ａ，１８ｂの露出量を計測し、複合部品１０が良品であるか又は不良品であるかを判定する。以下に図８を参照しながら詳しく説明する。図８は、複合部品１０をｙ軸方向の負方向側から撮影したときの図である。
【００３７】
識別マーク１８ａ，１８ｂは、半径ｒの扇形をなしている。そのため、複合部品１０にカットずれ又は歪みが発生していない場合には、図８（ａ）に示すように、識別マーク１８ｂは、幅ｒだけ複合部品１０から露出している。一方、複合部品１０にカットずれ又は歪みが発生している場合には、図８（ｂ）又は図８（ｃ）に示すように、識別マーク１８ｂは、幅ｒよりも大きな幅ｒ１又は小さな幅ｒ２だけ複合部品１０から露出するようになる。そこで、他の３方向についても、同様に識別マーク１８ａ，１８ｂの露出幅を計測する。そして、４方向から撮影した識別マーク１８ａ，１８ｂの露出幅が全て幅ｒである場合には、複合部品１０のカットずれ又は複合部品１０に歪みが発生していないと判断し、良品と判定する。一方、４箇所の識別マーク１８ａ，１８ｂの露出幅が均一ではない場合には、複合部品１０のカットずれ又は複合部品１０に歪みが発生していると判断し、不良品と判定する。なお、識別マーク１８ａ，１８ｂの検査は、目視で行われてもよい。また、識別マーク１８ａ，１８ｂの直径については、カット時の切り代と複合部品１０の歪みの規格上限値から決定し、カット後の露出量が０の場合に不良品と判定するようにしてもよい。このような方法を採用することにより、検査装置を用いる必要がなくなり、検査時間も短縮される。
【００３８】
（効果）
以上の回路基板１２、複合部品１０及びその製造方法によれば、以下に説明するように、製造コストを低く抑えることができる。図１１に示す特許文献１に記載の半導体装置の実装方法では、位置合わせマーク５０１は、基板５００の上面に設けられている。また、位置合わせマーク５０３は、ＩＣチップ５０２の下面に設けられている。そのため、位置合わせマーク５０１，５０３は、基板５００及びＩＣチップ５０２により隠れてしまう。よって、位置合わせマーク５０１，５０３の観察には、基板５００及びＩＣチップ５０２を透視することができる高価な赤外線顕微鏡５０４を用いている。その結果、半導体装置の製造コストが高くなってしまう。
【００３９】
一方、回路基板１２、複合部品１０及びその製造方法では、識別マーク１８は、ｚ軸方向から平面視したときに、主面Ｓ１の外縁に接するように設けられている。これにより、識別マーク１８は、実装領域Ｅ外に位置するようになる。そのため、識別マーク１８は、半導体チップ１４の実装時に、半導体チップ１４に隠れてしまうことがなくなる。よって、赤外線顕微鏡５０４のような高価な装置を用いることなく、安価な通常のカメラにより識別マーク１８を撮影することができる。その結果、回路基板１２、複合部品１０及びその製造方法によれば、安価なカメラを用いて、回路基板１２に半導体チップ１４を位置合わせした状態で実装することができるようになり、製造コストを低く抑えることが可能となる。
【００４０】
また、回路基板１２、複合部品１０及びその製造方法によれば、以下に説明するように、保護層１６に不透明な樹脂を用いたとしても、複合部品１０の良品と不良品との選別を行うことができる。より詳細には、図１に示すように、複合部品１０では、主面Ｓ１及び半導体チップ１４は保護層１６により覆われている。しかしながら、識別マーク１８は、主面Ｓ１の外縁に接触するように設けられているため、基板本体１３と保護層１６との隙間から露出している。したがって、保護層１６に不透明な樹脂を用いたとしても、識別マーク１８を視認することが可能である。そこで、識別マーク１８の露出幅を計測することにより、複合部品１０にカットずれ又は歪みが発生しているか否かを判定することが可能となる。すなわち、複合部品１０の良品と不良品との選別を行うことができる。
【００４１】
また、回路基板１２、複合部品１０及びその製造方法によれば、以下に説明するように、一つの識別マーク１８により主面Ｓ１の２辺におけるカットずれ又は歪みを判定できる。より具体的には、識別マーク１８は、主面Ｓ１の角に接するように設けられている。そのため、識別マーク１８は、主面Ｓ１の２辺を構成する２つの側面に露出する。そのため、一つの識別マーク１８を、主面Ｓ１の２辺におけるカットずれ又はひずみの判定に用いることができる。そして、この場合には、主面Ｓ１の対角線上に位置する２つの角に識別マーク１８が接するように設けられていれば、主面Ｓ１の４つの辺におけるカットずれ又はひずみの判定を行うことができる。
【００４２】
また、回路基板１２、複合部品１０及びその製造方法によれば、識別マーク１８が主面Ｓ１の角に接するように設けられているので、実装領域Ｅを大きく確保することが可能となる。その結果、回路基板１２に多数の電子部品を実装することが可能となる。
【００４３】
また、回路基板１２、複合部品１０及びその製造方法によれば、マザー基板本体１１３に歪み量を計測できる。より詳細には、マザー基板本体１１３の焼成後には、マザー基板本体１１３に歪みが発生する可能性がある。そこで、マザー基板本体１１３では、主面Ｓ１をｚ軸方向から撮影して、識別マーク１１８の位置が本来の位置からどれだけずれているかを測定することにより、マザー基板本体１１３の歪み量を測定することができる。
【００４４】
また、回路基板１２、複合部品１０及びその製造方法によれば、保護層１６により主面Ｓ１が覆われている。よって、識別マーク１８は、保護層１６により覆われている。そのため、マザー基板本体１１３のカットの際に、識別マーク１８が主面Ｓ１から剥離することが防止される。
【００４５】
（変形例）
以下に、第１の変形例に係る識別マークについて図面を参照しながら説明する。図９は、第１の変形例に係る識別マーク２１８が設けられたマザー基板本体１１３の外観斜視図である。
【００４６】
識別マーク２１８は、ｘ軸方向及びｙ軸方向に延在する２本の直線からなる十字型をなしている。このような識別マーク２１８は、カットラインＣＬにてマザー基板本体１１３がカットされることにより、基板本体１３の主面Ｓ１の角において４つのＬ字型をなす識別マーク３１８（３１８ａ〜３１８ｄ）に分割される。その結果、識別マーク３１８は、カット後において、基板本体１３の２つの側面から露出するようになる。その結果、一つの識別マーク３１８により主面Ｓ１の２辺におけるカットずれ又はひずみを判定できる。
【００４７】
次に、第２の変形例に係る識別マークについて図面を参照しながら説明する。図１０は、第２の変形例に係る識別マーク４１８が設けられたマザー基板本体１１３の外観斜視図である。
【００４８】
識別マーク４１８は、ｘ軸方向に延在しているカットラインＣＬを跨ぐように設けられており、ｘ軸方向に長手方向を有する長方形状をなしている。このような識別マーク４１８は、カットラインＣＬにてマザー基板本体１１３がカットされることにより、基板本体１３の主面Ｓ１の長辺に沿って延びる長方形状の識別マーク５１８（５１８ａ，５１８ｂ）に分割される。その結果、識別マーク５１８は、カット後において、基板本体１３の側面から露出するようになる。その結果、識別マーク５１８により主面Ｓ１の１辺におけるカットずれ又はひずみを判定できる。
【００４９】
なお、識別マーク１８，３１８は、主面Ｓ１の対角線上に位置する２つの角に設けられているが、主面Ｓ１の全ての角に設けられてもよい。また、識別マーク５１８は、主面Ｓ１の２つの長辺に沿って２つ設けられているが、主面Ｓ１の２つの短辺に沿って２つ設けられていてもよいし、全ての辺に沿って４つ設けられていてもよい。
【００５０】
なお、基板本体１３は、樹脂基板や半導体基板であってもよい。また、基板本体１３は、複数層からなっていてもよいし、単層からなっていてもよい。
【産業上の利用可能性】
【００５１】
本発明は、回路基板、複合部品及びその製造方法に有用であり、特に、製造コストを低く抑えることができる点において優れている。
【符号の説明】
【００５２】
Ｃ 回路
ＣＬ カットライン
Ｅ 実装領域
Ｓ１，Ｓ２ 主面
１０ 複合部品
１２ 回路基板
１３ 基板本体
１４ 半導体チップ
１５ チップ本体
１６，１２６ 保護層
１７ 内部導体層
１８，１８ａ〜１８ｄ，１１８，２１８，３１８ａ〜３１８ｄ，４１８，５１８ａ，５１８ｂ 識別マーク
２０，２２，２４ 外部電極
１１３ マザー基板本体
１１６ａ〜１１６ｈ グリーンシート
１２０ カットラインマーク
【技術分野】
【０００１】
本発明は、回路基板、複合部品及びその製造方法に関し、より特定的には、電子部品が実装される回路基板、複合部品及びその製造方法に関する。
【背景技術】
【０００２】
従来の回路基板に関する発明としては、例えば、特許文献１に記載の半導体装置の実装方法が知られている。以下に、特許文献１に記載の半導体装置の実装方法について図面を参照しながら説明する。図１１は、特許文献１に記載の半導体装置の断面構造図である。
【０００３】
特許文献１に記載の半導体装置は、基板５００及びＩＣチップ５０２により構成されている。基板５００の上面には、位置合わせマーク５０１が設けられている。また、ＩＣチップ５０２の下面にも、位置合わせマーク５０３が設けられている。基板５００上にＩＣチップ５０２を実装する際には、位置合わせマーク５０１と位置合わせマーク５０３とが重なるように、赤外線顕微鏡５０４により観察しながら、基板５００とＩＣチップ５０２とを位置合わせする。これにより、基板５００上にＩＣチップ５０２が正確に実装されるようになる。
【０００４】
しかしながら、特許文献１に記載の半導体装置の実装方法は、半導体装置の製造コストが高くなるという問題を有している。より詳細には、特許文献１に記載の半導体装置の実装方法では、位置合わせマーク５０１は、基板５００の上面に設けられている。また、位置合わせマーク５０３は、ＩＣチップ５０２の下面に設けられている。そのため、位置合わせマーク５０１，５０３は、基板５００及びＩＣチップ５０２により隠れてしまう。よって、位置合わせマーク５０１，５０３の観察には、基板５００及びＩＣチップ５０２を透視することができる高価な赤外線顕微鏡５０４を用いている。その結果、半導体装置の製造コストが高くなってしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−９８２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、製造コストを低く抑えることができる回路基板、複合部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る回路基板は、電子部品が実装される回路基板であって、第１の主面及び第２の主面を有する板状をなし、かつ、該第１の主面において前記電子部品が実装される実装領域を有している基板本体と、前記第１の主面上であって、かつ、該第１の主面の法線方向から平面視したときに、該第１の主面の外縁に接するように設けられている識別マークと、を備えていること、を特徴とする。
【０００８】
本発明は、前記回路基板を備えた複合部品に対しても向けられている。
【０００９】
本発明の一形態に係る複合部品の製造方法は、基板本体に電子部品が実装されてなる複合部品の製造方法であって、第１の主面及び第２の主面を有する板状の複数の前記基板本体が平面上に配列されてなるマザー基板本体であって、該第１の主面の法線方向から平面視したときに、隣り合う２つの該基板本体の該第１の主面の境界を跨いでいる識別マークが形成されたマザー基板本体を準備する工程と、前記識別マークに基づいて位置決めを行って、前記複数の基板本体の前記第１の主面に規定されている各実装領域に前記電子部品を実装する工程と、前記マザー基板本体を、前記複数の基板本体にカットする工程と、前記識別マークに基づいて、前記基板本体が良品又は不良品であるかを判定する工程と、を備えていること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、製造コストを低く抑えることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る複合部品の斜視図である。
【図２】図１の複合部品のＡ−Ａにおける断面構造図である。
【図３】複合部品の回路基板及び半導体チップの斜視図である。
【図４】複合部品が製造される際の斜視図である。
【図５】複合部品が製造される際の斜視図である。
【図６】複合部品が製造される際の斜視図である。
【図７】複合部品が製造される際の斜視図である。
【図８】複合部品をｙ軸方向の負方向側から撮影したときの図である。
【図９】第１の変形例に係る識別マークが設けられたマザー基板本体の外観斜視図である。
【図１０】第２の変形例に係る識別マークが設けられたマザー基板本体の外観斜視図である。
【図１１】特許文献１に記載の半導体装置の断面構造図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る回路基板、複合部品及びその製造方法について説明する。
【００１３】
（複合部品の構成）
以下に、本発明の一実施形態に係る複合部品の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る複合部品１０の斜視図である。図２は、図１の複合部品１０のＡ−Ａにおける断面構造図である。図３は、複合部品１０の回路基板１２及び半導体チップ１４の斜視図である。以下、複合部品１０の積層方向をｚ軸方向と定義し、複合部品１０の長辺に沿った方向をｘ軸方向と定義し、複合部品１０の短辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。
【００１４】
複合部品１０は、回路基板１２、半導体チップ（電子部品）１４及び保護層１６を備え、図示しないマザーボードに実装される。回路基板１２は、図１、図２及び図３（ａ）に示すように、基板本体１３、識別マーク１８（１８ａ，１８ｂ）、外部電極２０，２２及び回路Ｃを備えている。回路基板１２には、半導体チップ１４が実装される。
【００１５】
基板本体１３は、例えば、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ）基板であり、主面Ｓ１，Ｓ２を有する板状をなしている。主面Ｓ１は、ｚ軸方向の正方向側に位置し、主面Ｓ２は、ｚ軸方向の負方向側に位置している。また、主面Ｓ１，Ｓ２は、ｘ軸方向に延在する長辺、及び、ｙ軸方向に延在する短辺を有する長方形状をなしている。更に、基板本体１３は、図３（ａ）に示すように、主面Ｓ１において、半導体チップ１４が実装される実装領域Ｅを有している。実装領域Ｅは、ｚ軸方向から平面視したときに、半導体チップ１４と重なる領域であり、長方形状をなしている。
【００１６】
外部電極２０は、主面Ｓ１上であってかつ実装領域Ｅ内に設けられている導体膜（例えば、Ａｇからなる導体膜）である。外部電極２０は、図３（ａ）に示すように、実装領域Ｅの各辺に沿って並ぶように複数設けられている。そして、外部電極２０は、回路基板１２に半導体チップ１４が実装される際に、半導体チップ１４に接続される。ただし、図３（ａ）では、外部電極２０の内、代表的なもの１つにのみ参照符号を付してある。
【００１７】
外部電極２２は、主面Ｓ２上に設けられている導体膜（例えば、Ａｇからなる導体膜）である。外部電極２２は、図３（ａ）に示すように、主面Ｓ２の各辺に沿って並ぶように複数設けられている。そして、外部電極２２は、複合部品１０がマザーボード（図示せず）に実装される際に、マザーボードの外部電極と接続される。なお、図３（ａ）では、外部電極２２の内、代表的なもの１つにのみ参照符号を付してある。
【００１８】
回路Ｃは、図２に示すように、複数の内部導体層１７及び複数のビアホール導体（図示せず）により構成されており、基板本体１３に内蔵されている。回路Ｃは、ＬＣ共振回路や抵抗、或いは、スプリットライン等が組み合わされてなる電気回路である。また、回路Ｃは、外部電極２０，２２と接続されている。すなわち、回路Ｃは、外部電極２０を介して、半導体チップ１４と電気的に接続され、外部電極２２を介して、図示しないマザーボードと電気的に接続される。なお、回路Ｃの構成は、複合部品１０の本質的な構成ではないので、これ以上の説明を省略する。
【００１９】
半導体チップ１４は、回路基板１２の実装領域Ｅに実装される半導体集積回路であり、図３（ｂ）に示すように、チップ本体１５及び外部電極２４を備えている。チップ本体１５は、板状の半導体基板であり、ｚ軸方向から平面視したときに長方形状をなしている。外部電極２４は、ｚ軸方向の負方向側の主面に設けられている導体膜である。外部電極２４は、図３（ｂ）に示すように、主面の各辺に沿って並ぶように複数設けられている。そして、外部電極２４は、図２に示すように、半導体チップ１４が回路基板１２に実装されたときに、はんだ２６を介して外部電極２０と接続されている。
【００２０】
保護層１６は、樹脂（例えば、ポリイミド）からなり、図１及び図２に示すように、主面Ｓ１及び半導体チップ１４を覆っている。これにより、主面Ｓ１及び半導体チップ１４は、外気や外気に含まれる湿気などから保護膜１６により保護されている。ただし、保護層１６は、酸化シリコン薄膜であってもよい。
【００２１】
識別マーク１８ａ，１８ｂは、主面Ｓ１上であって、かつ、ｚ軸方向から平面視したときに、主面Ｓ１の外縁に接するように設けられている。本実施形態では、識別マーク１８ａ，１８ｂは、主面Ｓ１の対角線上に位置する２つの角のそれぞれに接するように設けられている。具体的には、識別マーク１８ａは、ｘ軸方向の正方向側であってかつｙ軸方向の正方向側に位置する主面Ｓ１の角を中心とし、９０度の中心角を有する半径ｒの扇形の導体膜（例えば、Ａｇからなる導体膜）である。識別マーク１８ｂは、ｘ軸方向の負方向側であってかつｙ軸方向の負方向側に位置する主面Ｓ１の角を中心とし、９０度の中心角を有する半径ｒの扇形の導体膜（例えば、Ａｇからなる導体膜）である。このような構成を有することにより、複合部品１０をｘ軸方向又はｙ軸方向から平面視したときに、識別マーク１８ａ，１８ｂは、ｘ軸方向又はｙ軸方向に延在する線状をなすように、基板本体１３と保護層１６との境界から露出している。そして、識別マーク１８ａ，１８ｂは、後述するように、複合部品１０の良品又は不良品の判定に用いられる。したがって、識別マーク１８ａ，１８ｂは、光沢を有しているか、又は、基板本体１３及び保護層１６とは異なる色を有していることが望ましい。
【００２２】
（複合部品の製造方法）
以下に、複合部品１０の製造方法について図４ないし図７を参照しながら説明する。なお、以下では、複数の複合部品１０を同時に作製する際の複合部品１０の製造方法について説明する。図４ないし図７は、複合部品１０が製造される際の斜視図である。
【００２３】
まず、図４のグリーンシート１１６（１１６ａ〜１１６ｈ）を準備する。具体的には、セラミックス粉末とガラスを所定比率で混合する。次に、混合物に有機系バインダー及び溶剤を加え、均一になるまで分散させて、スラリーを得る。得られたスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、グリーンシート１１６ａ〜１１６ｈを作製する。以下では、グリーンシート１１６のｚ軸方向の正方向側の主面を表面とし、グリーンシート１１６のｚ軸方向の負方向側の主面を裏面とする。
【００２４】
次に、図４に示すように、グリーンシート１１６ａ〜１１６ｈのそれぞれに、ビアホール導体（図示せず）を形成する。具体的には、グリーンシート１１６ａ〜１１６ｈにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。
【００２５】
次に、図４に示すように、グリーンシート１１６ａの表面上に、外部電極２０、識別マーク１１８及びカットラインマーク１２０をスクリーン印刷により形成する。外部電極２０、識別マーク１１８及びカットラインマーク１２０は、例えば、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストをスクリーン印刷によって塗布することにより形成される。
【００２６】
ここで、グリーンシート１１６ａには、点線で示すカットラインＣＬが規定されている。ただし、実際に、点線がカットラインＣＬとして印刷されているわけではない。カットラインＣＬは、マザー基板本体１１３が複数の基板本体１３にカットされるときの分割位置を示した線である。そして、カットラインマーク１２０は、グリーンシート１１６ａの外周近傍に設けられ、カットラインＣＬの始点を示す目印である。
【００２７】
また、識別マーク１１８は、４つの識別マーク１８ａ〜１８ｄからなり、ｚ軸方向から平面視したときに円形をなしている。これにより、識別マーク１１８は、隣り合う４つの主面Ｓ１の境界となる２本のカットラインＣＬを跨いでいる。識別マーク１１８は、カットラインＣＬの交点上に市松模様状に配置されている。すなわち、識別マーク１１８は、ｘ軸方向に並ぶ交点において１つおきに設けられていると共に、ｙ軸方向に並ぶ交点において１つおきに設けられている。
【００２８】
次に、図４に示すように、グリーンシート１１６ｂ〜１１６ｇの表面上に、回路Ｃの一部となる内部導体層１７（図４では図示せず）をスクリーン印刷により形成する。内部導体層１７は、例えば、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストをスクリーン印刷によって塗布することにより形成される。
【００２９】
次に、図４に示すように、グリーンシート１１６ｈの裏面上に、外部電極２２をスクリーン印刷により形成する。外部電極２２は、例えば、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストをスクリーン印刷によって塗布することにより形成される。
【００３０】
次に、図４に示すように、グリーンシート１１６ａ〜１１６ｈを、ｚ軸方向の正方向側から負方向側に向ってこの順に並ぶように積層して、図５に示す未焼成のマザー基板本体１１３を得る。具体的には、グリーンシート１１６ｈ，１１６ｇ，１１６ｆ，１１６ｅ，１１６ｄ，１１６ｃ，１１６ｂ，１１６ａを、この順にｚ軸方向の負方向側から正方向側へと並ぶように、１枚ずつ積層及び仮圧着を行う。この後、未焼成のマザー基板本体１１３を静水圧プレスにより加圧して本圧着を行う。なお、マザー基板本体１１３は、図５に示すように、複数の基板本体１３が平面上にマトリクス状に配列されることにより構成されている。
【００３１】
次に、未焼成のマザー基板本体１１３を所定条件下にて焼成する。これにより焼成されたマザー基板本体１１３を得る。以上の工程により、マザー基板本体１１３の準備が完了する。なお、マザー基板本体１１３の準備は、マザー基板本体１１３を上記工程により作製して準備してもよいし、購入することによって準備してもよい。
【００３２】
次に、図６に示すように、複数の半導体チップ１４をマザー基板本体１１３に実装する。具体的には、識別マーク１１８をカメラにより撮影して位置決めを行って、マザー基板本体１１３の主面Ｓ１に規定されている各実装領域Ｅに半導体チップ１４を実装する。
【００３３】
次に、図７に示すように、マトリクス状に並んでいる基板本体１３の主面Ｓ１及び半導体チップ１４を覆うように、保護層１２６を形成する。保護層１２６は、例えば、樹脂シートを熱圧着することにより形成される。この際、カットラインマーク１２０が保護層１２６の下に隠れないように注意する必要がある。
【００３４】
次に、図７に示す保護層１２６が形成されたマザー基板本体１１３をダイサーにより所定寸法（２．５ｍｍ×２．０ｍｍ×１．０ｍｍ）の複数の複合部品１０（基板本体１３）にカットする。この際、カットラインマーク１２０にしたがって、マザー基板本体１１３をカットする。なお、ダイサーによって削り取られるマザー基板本体１１３のカットラインＣＬの幅（すなわち、切り代）は、カットラインＣＬに直交する方向における識別マーク１１８の直径２ｒよりも小さい必要がある。これにより、識別マーク１８がカット後に複合部品１０に残存するようになる。なお、本実施形態では、カットラインＣＬの幅は０として図面を記載してある。
【００３５】
以上の工程により、複合部品１０が得られる。なお、必要に応じて、複合部品１０の外部電極２２の表面にＮｉめっき／Ｓｎめっきを施す。
【００３６】
最後に、ｘ軸方向の正方向側及び負方向側、並びに、ｙ軸方向の正方向側及び負方向側の４方向から複合部品１０の側面をカメラにて撮影する。そして、識別マーク１８ａ，１８ｂの露出量を計測し、複合部品１０が良品であるか又は不良品であるかを判定する。以下に図８を参照しながら詳しく説明する。図８は、複合部品１０をｙ軸方向の負方向側から撮影したときの図である。
【００３７】
識別マーク１８ａ，１８ｂは、半径ｒの扇形をなしている。そのため、複合部品１０にカットずれ又は歪みが発生していない場合には、図８（ａ）に示すように、識別マーク１８ｂは、幅ｒだけ複合部品１０から露出している。一方、複合部品１０にカットずれ又は歪みが発生している場合には、図８（ｂ）又は図８（ｃ）に示すように、識別マーク１８ｂは、幅ｒよりも大きな幅ｒ１又は小さな幅ｒ２だけ複合部品１０から露出するようになる。そこで、他の３方向についても、同様に識別マーク１８ａ，１８ｂの露出幅を計測する。そして、４方向から撮影した識別マーク１８ａ，１８ｂの露出幅が全て幅ｒである場合には、複合部品１０のカットずれ又は複合部品１０に歪みが発生していないと判断し、良品と判定する。一方、４箇所の識別マーク１８ａ，１８ｂの露出幅が均一ではない場合には、複合部品１０のカットずれ又は複合部品１０に歪みが発生していると判断し、不良品と判定する。なお、識別マーク１８ａ，１８ｂの検査は、目視で行われてもよい。また、識別マーク１８ａ，１８ｂの直径については、カット時の切り代と複合部品１０の歪みの規格上限値から決定し、カット後の露出量が０の場合に不良品と判定するようにしてもよい。このような方法を採用することにより、検査装置を用いる必要がなくなり、検査時間も短縮される。
【００３８】
（効果）
以上の回路基板１２、複合部品１０及びその製造方法によれば、以下に説明するように、製造コストを低く抑えることができる。図１１に示す特許文献１に記載の半導体装置の実装方法では、位置合わせマーク５０１は、基板５００の上面に設けられている。また、位置合わせマーク５０３は、ＩＣチップ５０２の下面に設けられている。そのため、位置合わせマーク５０１，５０３は、基板５００及びＩＣチップ５０２により隠れてしまう。よって、位置合わせマーク５０１，５０３の観察には、基板５００及びＩＣチップ５０２を透視することができる高価な赤外線顕微鏡５０４を用いている。その結果、半導体装置の製造コストが高くなってしまう。
【００３９】
一方、回路基板１２、複合部品１０及びその製造方法では、識別マーク１８は、ｚ軸方向から平面視したときに、主面Ｓ１の外縁に接するように設けられている。これにより、識別マーク１８は、実装領域Ｅ外に位置するようになる。そのため、識別マーク１８は、半導体チップ１４の実装時に、半導体チップ１４に隠れてしまうことがなくなる。よって、赤外線顕微鏡５０４のような高価な装置を用いることなく、安価な通常のカメラにより識別マーク１８を撮影することができる。その結果、回路基板１２、複合部品１０及びその製造方法によれば、安価なカメラを用いて、回路基板１２に半導体チップ１４を位置合わせした状態で実装することができるようになり、製造コストを低く抑えることが可能となる。
【００４０】
また、回路基板１２、複合部品１０及びその製造方法によれば、以下に説明するように、保護層１６に不透明な樹脂を用いたとしても、複合部品１０の良品と不良品との選別を行うことができる。より詳細には、図１に示すように、複合部品１０では、主面Ｓ１及び半導体チップ１４は保護層１６により覆われている。しかしながら、識別マーク１８は、主面Ｓ１の外縁に接触するように設けられているため、基板本体１３と保護層１６との隙間から露出している。したがって、保護層１６に不透明な樹脂を用いたとしても、識別マーク１８を視認することが可能である。そこで、識別マーク１８の露出幅を計測することにより、複合部品１０にカットずれ又は歪みが発生しているか否かを判定することが可能となる。すなわち、複合部品１０の良品と不良品との選別を行うことができる。
【００４１】
また、回路基板１２、複合部品１０及びその製造方法によれば、以下に説明するように、一つの識別マーク１８により主面Ｓ１の２辺におけるカットずれ又は歪みを判定できる。より具体的には、識別マーク１８は、主面Ｓ１の角に接するように設けられている。そのため、識別マーク１８は、主面Ｓ１の２辺を構成する２つの側面に露出する。そのため、一つの識別マーク１８を、主面Ｓ１の２辺におけるカットずれ又はひずみの判定に用いることができる。そして、この場合には、主面Ｓ１の対角線上に位置する２つの角に識別マーク１８が接するように設けられていれば、主面Ｓ１の４つの辺におけるカットずれ又はひずみの判定を行うことができる。
【００４２】
また、回路基板１２、複合部品１０及びその製造方法によれば、識別マーク１８が主面Ｓ１の角に接するように設けられているので、実装領域Ｅを大きく確保することが可能となる。その結果、回路基板１２に多数の電子部品を実装することが可能となる。
【００４３】
また、回路基板１２、複合部品１０及びその製造方法によれば、マザー基板本体１１３に歪み量を計測できる。より詳細には、マザー基板本体１１３の焼成後には、マザー基板本体１１３に歪みが発生する可能性がある。そこで、マザー基板本体１１３では、主面Ｓ１をｚ軸方向から撮影して、識別マーク１１８の位置が本来の位置からどれだけずれているかを測定することにより、マザー基板本体１１３の歪み量を測定することができる。
【００４４】
また、回路基板１２、複合部品１０及びその製造方法によれば、保護層１６により主面Ｓ１が覆われている。よって、識別マーク１８は、保護層１６により覆われている。そのため、マザー基板本体１１３のカットの際に、識別マーク１８が主面Ｓ１から剥離することが防止される。
【００４５】
（変形例）
以下に、第１の変形例に係る識別マークについて図面を参照しながら説明する。図９は、第１の変形例に係る識別マーク２１８が設けられたマザー基板本体１１３の外観斜視図である。
【００４６】
識別マーク２１８は、ｘ軸方向及びｙ軸方向に延在する２本の直線からなる十字型をなしている。このような識別マーク２１８は、カットラインＣＬにてマザー基板本体１１３がカットされることにより、基板本体１３の主面Ｓ１の角において４つのＬ字型をなす識別マーク３１８（３１８ａ〜３１８ｄ）に分割される。その結果、識別マーク３１８は、カット後において、基板本体１３の２つの側面から露出するようになる。その結果、一つの識別マーク３１８により主面Ｓ１の２辺におけるカットずれ又はひずみを判定できる。
【００４７】
次に、第２の変形例に係る識別マークについて図面を参照しながら説明する。図１０は、第２の変形例に係る識別マーク４１８が設けられたマザー基板本体１１３の外観斜視図である。
【００４８】
識別マーク４１８は、ｘ軸方向に延在しているカットラインＣＬを跨ぐように設けられており、ｘ軸方向に長手方向を有する長方形状をなしている。このような識別マーク４１８は、カットラインＣＬにてマザー基板本体１１３がカットされることにより、基板本体１３の主面Ｓ１の長辺に沿って延びる長方形状の識別マーク５１８（５１８ａ，５１８ｂ）に分割される。その結果、識別マーク５１８は、カット後において、基板本体１３の側面から露出するようになる。その結果、識別マーク５１８により主面Ｓ１の１辺におけるカットずれ又はひずみを判定できる。
【００４９】
なお、識別マーク１８，３１８は、主面Ｓ１の対角線上に位置する２つの角に設けられているが、主面Ｓ１の全ての角に設けられてもよい。また、識別マーク５１８は、主面Ｓ１の２つの長辺に沿って２つ設けられているが、主面Ｓ１の２つの短辺に沿って２つ設けられていてもよいし、全ての辺に沿って４つ設けられていてもよい。
【００５０】
なお、基板本体１３は、樹脂基板や半導体基板であってもよい。また、基板本体１３は、複数層からなっていてもよいし、単層からなっていてもよい。
【産業上の利用可能性】
【００５１】
本発明は、回路基板、複合部品及びその製造方法に有用であり、特に、製造コストを低く抑えることができる点において優れている。
【符号の説明】
【００５２】
Ｃ 回路
ＣＬ カットライン
Ｅ 実装領域
Ｓ１，Ｓ２ 主面
１０ 複合部品
１２ 回路基板
１３ 基板本体
１４ 半導体チップ
１５ チップ本体
１６，１２６ 保護層
１７ 内部導体層
１８，１８ａ〜１８ｄ，１１８，２１８，３１８ａ〜３１８ｄ，４１８，５１８ａ，５１８ｂ 識別マーク
２０，２２，２４ 外部電極
１１３ マザー基板本体
１１６ａ〜１１６ｈ グリーンシート
１２０ カットラインマーク
【特許請求の範囲】
【請求項１】
電子部品が実装される回路基板であって、
第１の主面及び第２の主面を有する板状をなし、かつ、該第１の主面において前記電子部品が実装される実装領域を有している基板本体と、
前記第１の主面上であって、かつ、該第１の主面の法線方向から平面視したときに、該第１の主面の外縁に接するように設けられている識別マークと、
を備えていること、
を特徴とする回路基板。
【請求項２】
前記第１の主面は、長方形状をなしており、
前記識別マークは、前記第１の主面の角に接するように設けられていること、
を特徴とする請求項１に記載の回路基板。
【請求項３】
前記識別マークは、前記第１の主面の対角線上に位置する２つの角のそれぞれに接するように設けられていること、
を特徴とする請求項２に記載の回路基板。
【請求項４】
請求項１ないし請求項３のいずれかに記載の前記回路基板と、
前記実装領域に実装されている前記電子部品と、
を備えていること、
を特徴とする複合部品。
【請求項５】
前記第１の主面及び前記電子部品を覆う保護層を、
更に備え、
前記識別マークは、前記基板本体と前記保護層との境界から露出していること、
を特徴とする請求項４に記載の複合部品。
【請求項６】
基板本体に電子部品が実装されてなる複合部品の製造方法であって、
第１の主面及び第２の主面を有する板状の複数の前記基板本体が平面上に配列されてなるマザー基板本体であって、該第１の主面の法線方向から平面視したときに、隣り合う２つの該基板本体の該第１の主面の境界を跨いでいる識別マークが形成されたマザー基板本体を準備する工程と、
前記識別マークに基づいて位置決めを行って、前記複数の基板本体の前記第１の主面に規定されている各実装領域に前記電子部品を実装する工程と、
前記マザー基板本体を、前記複数の基板本体にカットする工程と、
前記識別マークに基づいて、前記基板本体が良品又は不良品であるかを判定する工程と、
を備えていること、
を特徴とする複合部品の製造方法。
【請求項７】
前記第１の主面及び前記回路基板を覆う保護層を、前記マザー基板本体に形成する工程を、
更に備え、
前記複数の基板本体にカットする工程では、前記保護層が形成された前記マザー基板本体をカットすること、
を特徴とする請求項６に記載の複合部品の製造方法。
【請求項８】
前記基板本体を判定する工程では、前記保護層と前記基板本体との境界から露出している前記識別マークに基づいて、判定を行うこと、
を特徴とする請求項７に記載の複合部品の製造方法。
【請求項９】
前記複数の基板本体にカットする工程におけるカット線の線幅は、該カット線に直交する方向における前記識別マークの幅よりも狭いこと、
を特徴とする請求項６ないし請求項８のいずれかに記載の複合部品の製造方法。
【請求項１】
電子部品が実装される回路基板であって、
第１の主面及び第２の主面を有する板状をなし、かつ、該第１の主面において前記電子部品が実装される実装領域を有している基板本体と、
前記第１の主面上であって、かつ、該第１の主面の法線方向から平面視したときに、該第１の主面の外縁に接するように設けられている識別マークと、
を備えていること、
を特徴とする回路基板。
【請求項２】
前記第１の主面は、長方形状をなしており、
前記識別マークは、前記第１の主面の角に接するように設けられていること、
を特徴とする請求項１に記載の回路基板。
【請求項３】
前記識別マークは、前記第１の主面の対角線上に位置する２つの角のそれぞれに接するように設けられていること、
を特徴とする請求項２に記載の回路基板。
【請求項４】
請求項１ないし請求項３のいずれかに記載の前記回路基板と、
前記実装領域に実装されている前記電子部品と、
を備えていること、
を特徴とする複合部品。
【請求項５】
前記第１の主面及び前記電子部品を覆う保護層を、
更に備え、
前記識別マークは、前記基板本体と前記保護層との境界から露出していること、
を特徴とする請求項４に記載の複合部品。
【請求項６】
基板本体に電子部品が実装されてなる複合部品の製造方法であって、
第１の主面及び第２の主面を有する板状の複数の前記基板本体が平面上に配列されてなるマザー基板本体であって、該第１の主面の法線方向から平面視したときに、隣り合う２つの該基板本体の該第１の主面の境界を跨いでいる識別マークが形成されたマザー基板本体を準備する工程と、
前記識別マークに基づいて位置決めを行って、前記複数の基板本体の前記第１の主面に規定されている各実装領域に前記電子部品を実装する工程と、
前記マザー基板本体を、前記複数の基板本体にカットする工程と、
前記識別マークに基づいて、前記基板本体が良品又は不良品であるかを判定する工程と、
を備えていること、
を特徴とする複合部品の製造方法。
【請求項７】
前記第１の主面及び前記回路基板を覆う保護層を、前記マザー基板本体に形成する工程を、
更に備え、
前記複数の基板本体にカットする工程では、前記保護層が形成された前記マザー基板本体をカットすること、
を特徴とする請求項６に記載の複合部品の製造方法。
【請求項８】
前記基板本体を判定する工程では、前記保護層と前記基板本体との境界から露出している前記識別マークに基づいて、判定を行うこと、
を特徴とする請求項７に記載の複合部品の製造方法。
【請求項９】
前記複数の基板本体にカットする工程におけるカット線の線幅は、該カット線に直交する方向における前記識別マークの幅よりも狭いこと、
を特徴とする請求項６ないし請求項８のいずれかに記載の複合部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−２９２７９（Ｐ２０１１−２９２７９Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７１４７９（Ｐ２００９−１７１４７９）
【出願日】平成２１年７月２２日（２００９．７．２２）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２２日（２００９．７．２２）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]