回路基板の接続構造、ドーターボード及びマザーボード
【課題】高速な信号の伝送特性が良好な回路基板の接続構造、ドーターボード及びマザーボードを提供する。
【解決手段】ドーターボード40をマザーボード30の表面に対して垂直に配置して接続するための接続構造であって、ドーターボード40のマザーボード30と対向する端面に複数の端面端子41を設ける。また、マザーボード30の表面には弾性変形可能な導体からなる複数の突起状端子32を設ける。そして、ドーターボード40の端面端子41にマザーボード30の突起状端子32を接触させることにより、ドーターボード40とマザーボード30とを電気的に接続する回路基板の接続構造が提供される。
【解決手段】ドーターボード40をマザーボード30の表面に対して垂直に配置して接続するための接続構造であって、ドーターボード40のマザーボード30と対向する端面に複数の端面端子41を設ける。また、マザーボード30の表面には弾性変形可能な導体からなる複数の突起状端子32を設ける。そして、ドーターボード40の端面端子41にマザーボード30の突起状端子32を接触させることにより、ドーターボード40とマザーボード30とを電気的に接続する回路基板の接続構造が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、マザーボードとドーターボードとを脱着可能に接続する回路基板の接続構造、ドーターボード及びマザーボードに関する。
【背景技術】
【0002】
パソコンやサーバ等の電子機器には、CPU等の半導体チップ(半導体装置)が実装されたマザーボードが使用されている。マザーボードには、メモリーボードや拡張ボード等のドーターボード(回路基板)を脱着可能に装着するためのソケットコネクタが実装されている。
【0003】
ドーターボードは、表面に半導体チップ等の各種電子部品が搭載された多層構造の回路基板であり、その一端には複数の表面端子(コネクタ端子)が一定のピッチで配列された端子接続部が設けられている。このドーターボードの端子接続部をマザーボードのソケットコネクタに挿入することにより、ドーターボードとマザーボードとが電気的に接続される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平7−86772号公報
【特許文献2】特開2002−290001号公報
【特許文献3】特開2001−42981号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年、ドーターボード及びマザーボードに実装される半導体チップの動作速度が向上している。そのため、ドーターボードとマザーボードとの間の通信速度は、今後、さらに高速化するものと見込まれる。
【0006】
しかし、従来の接続構造では、信号の伝送速度が高速化すると伝送特性が悪化してしまい、より一層の通信速度の向上が困難となる。
【0007】
そこで、高速な信号の伝送特性が良好な回路基板の接続構造、ドーターボード及びマザーボードを提供することを目的とする。
【課題を解決するための手段】
【0008】
一観点によれば、第1の回路基板を第2の回路基板の表面に対して垂直に配置して両者を電気的に接続する接続構造であって、前記第1の回路基板の前記第2の回路基板に対向する端面に形成された複数の端面端子と、前記第2の回路基板の表面に形成された複数の突起状端子とを有し、前記第1の回路基板の端面端子に前記第2の回路基板の突起状端子を接触させることにより、前記第1の回路基板と第2の回路基板とを電気的に接続する回路基板の接続構造が提供される。
【発明の効果】
【0009】
上述の一観点によれば、第1の回路基板の端面に端面端子が設けられている。このため、スルーホールビアを介さずに、第1の回路基板の信号配線を端面端子に接続できる。これにより、伝送線路でインピーダンスが大きく変化するスルーホールビアを減少させることができるので、高速信号の伝送特性が向上する。
【図面の簡単な説明】
【0010】
【図1】図1は、ドーターボード及びマザーボードの一例を示す斜視図である。
【図2】図2は、ドーターボード及びマザーボードの接続構造の一例を示す模式図である。
【図3】図3(a)及び(b)は、図2に示すドーターボードの表面端子付近を拡大して示す断面図及び平面図である。
【図4】図4は、実施形態に係るドーターボード及びマザーボードの接続構造を示す模式図である。
【図5】図5は、実施形態のドーターボードの構造を示す断面図である。
【図6】図6は、実施形態に係るドーターボードの端面端子付近を拡大して示す斜視図である。
【図7】図7は、図5でII−II線に示す位置の断面を示す断面図である。
【図8】図8は、実施形態に係るマザーボードの突起状端子の構造を示す断面図である。
【図9】図9は、実施形態に係るマザーボードにドーターボードを装着した状態を示す模式図である。
【図10】図10(a)、(b)は、実施形態の突起状端子の変形例を示す断面図である。
【図11】図11(a)、(b)は、実施形態に係るドーターボードの製造方法を示す平面図である。
【図12】図12は、実施形態のドーターボードの信号配線の変形例を示す断面図である。
【発明を実施するための形態】
【0011】
実施形態の説明に先立って、予備的事項について説明する。
【0012】
図1はドーターボード及びマザーボードの一例を示す斜視図、図2はそのドーターボード及びマザーボードの接続構造を示す模式図である。
【0013】
図1に示すように、マザーボード10にはCPU等の半導体チップ及び周辺回路用電子部品等とともに、ソケットコネクタ11が実装されている。また、ドーターボード12には、メモリやロジックLSI等の半導体チップ13が実装されている。
【0014】
ソケットコネクタ11にはドーターボード12の一端を収容するためのスリット状の開口部が設けられており、その開口部内には、図2に示すように複数のコンタクトピン11aが一定のピッチで配置されている。また、ドーターボード12の一端の端子接続部には、複数の表面端子14がコンタクトピン11aと同じピッチで配置されている。
【0015】
そして、ドーターボード12の端子接続部をソケットコネクタ11の開口部に挿入することにより、表面端子14にコンタクトピン11aが接触して、ドーターボード12とマザーボード10とが電気的に接続される。
【0016】
近年、マザーボード10とドーターボード12との間の通信に、シリアル接続による差動伝送方式の通信を用いることが提案されている。差動伝送方式は2本の信号配線(差動配線)を対にして使用し、それらの差動配線に逆位相の信号を伝送する方式であり、高速信号の伝送に優れている。
【0017】
ところで、上述の接続構造では、下記に説明する理由により差動伝送方式の通信速度の高速化が困難である。
【0018】
図3(a)、(b)は、ドーターボード12の表面端子付近を拡大して示す断面図及び平面図である。図3(a)、(b)では、差動伝送に用いられる差動配線15(信号配線)と表面端子14との接続部分の構造を示している。なお、図3(a)は、図3(b)でI−I線に示す位置の断面を示している。
【0019】
図3(a)に示すように、ドーターボード12は多層構造の回路基板であり、ベース基板18及びその両側に配置された複数の絶縁層20の間にそれぞれグランド配線19a、電源配線19b、差動配線15、及び信号配線21等が形成されている。一般的に、差動配線15はドーターボード12の内層に配置されている。
【0020】
これに対し、表面端子14はドーターボード12の表面に配置されている。そのため、表面端子14と差動配線15とは、層間接続用のスルーホールビア16を介して接続される。このスルーホールビア16は、差動配線15から表面端子14までの伝送線路においてインピーダンスが大きく変化する箇所となる。したがって、差動配線15に高速な信号を伝送させるとスルーホールビア16の部分で信号の反射や信号波形の歪みが発生してしまう。
【0021】
また、図3(b)に示すように、2本の差動配線15は、ノイズの混入を防ぐために相互に近接し、かつ一定の間隔で配置される。
【0022】
一般に差動配線15のピッチは表面端子14のピッチよりも狭く設定される。そのため、表面端子14の近傍で差動配線15のピッチを表面端子14のピッチに合わせる必要がある。したがって、差動配線15は、一対の差動配線15の間隔を広げるピッチ変換部17を介して表面端子14に接続される。このようなピッチ変換部17も差動配線15においてインピーダンスが大きく変化する箇所となるため、伝送速度向上の妨げとなる。
【0023】
なお、上述の例では、差動配線15の場合の高速信号の伝送特性の悪化について説明したが、パラレル伝送の信号配線(シングルエンド)についても同様な理由からスルーホールビア16を介した接続により高速信号の伝送特性が悪化する。
【0024】
(実施形態)
以下、実施形態について、添付の図面を参照して説明する。
【0025】
図4は、実施形態に係るドーターボード及びマザーボードの接続構造を示す模式図である。
【0026】
図4に示すように、本実施形態の実装構造では、ドーターボード40に端面端子41及び表面端子43が設けられ、マザーボード30にソケットコネクタ31及び突起状端子32が設けられている。
【0027】
ドーターボード40の下側中央には、マザーボード30側に突出した端面端子部42が設けられている。その端面端子部42の両側の部分は、複数の表面端子43が形成された表面端子部44となっている。表面端子43は、ドーターボード40の表面及び裏面の少なくとも一方の面に、例えば0.8mm程度のピッチで配置されている。特に図示しないが、表面端子43にはグランド配線、電源配線及び低速信号用の信号配線等が接続されている。
【0028】
一方、端面端子41は端面端子部42の端面、すなわち端面端子部42のマザーボード30に対向する面に形成されている。以下、端面端子41の構造について、ドーターボード40の構造とともにさらに詳しく説明する。
【0029】
図5はドーターボード40の構造を示す断面図である。図6は、ドーターボード40の端面端子41の近傍を拡大して示す斜視図であり、図7は図5でII−II線に示す位置の断面を示す横断面を示している。なお、図5は、図7のIII−III線に示す位置の縦断面を示している。
【0030】
図5に示すように、ドーターボード40は6層(表裏に2層及び内層に4層)の配線層を有する多層構造の回路基板である。すなわち、ドーターボード40には、ベース基板18及びその面側に配置された複数の絶縁層20の間に、内層配線としてグランド配線19a、電源配線19b、信号配線21、及び差動配線45等が配置されている。差動配線45はドーターボード40の内層に配置されている。なお、ここではドーターボード40の配線層を6層とした例を示したが、配線層の数は6層以外であってもよい。
【0031】
図6に示すように、端面端子41は、端面端子部42の端面を半円形に切り欠いた切欠部41aと、その切欠部41aの表面に形成された導体膜41bとを備える。切欠部41aは、例えば半径が0.4mm程度で、0.5mm程度のピッチで配置されており、切欠部41a(端面端子41)間の隙間が0.1mm程度となっている。また、導体膜41bは、例えば金(Au)めっき膜等よりなり、切欠部41aの曲面全体を覆っている。
【0032】
図5及び図7に示すように、差動配線45は切欠部41aまで伸びており、導体膜41bと電気的に接触している。このように、本実施形態では端面端子41とドーターボード40の内層の差動配線45とがスルーホールビアを介することなく接続されている。
【0033】
差動配線45は、例えば配線幅が0.1mm程度であり、一対の差動配線45間の間隔は例えば0.1mm程度である。すなわち、一対の差動配線45のピッチ(=配線幅+配線間の間隔)は0.2mm程度である。
【0034】
これに対し、端面端子41間の隙間(0.1mm程度)は、差動配線45のピッチよりも狭く設定されている。そのため、図7に示すように、1対の差動配線45はピッチ変換されることなく、同一のピッチのままで端面端子41に接続されている。
【0035】
図4に示すように、マザーボード30にはドーターボード40の表面端子43に対応する位置にソケットコネクタ31が配置されている。ソケットコネクタ31には、ドーターボード40の表面端子43に接触するコンタクトピン31aが設けられている。
【0036】
また、マザーボード30には、ドーターボード40の端面端子41に対応する位置に突起状端子32が設けられている。この突起状端子32は、弾性変形可能な導体よりなる。
【0037】
図8は、マザーボード30の突起状端子32の一例を示す断面図である。
【0038】
この図8に示すように、突起状端子32はループ状に湾曲しており、両端がパッド33に接合された導体ワイヤー(金ワイヤー)からなる。
【0039】
図9は、マザーボード30にドーターボード40を装着した状態を示す模式図である。
【0040】
図9に示すように、ドーターボード40は、複数の表面端子43が形成された表面端子部44をソケットコネクタ31に挿入することにより、マザーボード30に接続される。このとき、ドーターボード40は、ソケットコネクタ31に収容されて保持されるとともに、ソケットコネクタ31のコンタクトピン31aが表面端子43に接触する。
【0041】
また、図9の部分拡大図に示すように、端面端子41には突起状端子32が接触する。導体ワイヤーからなる突起状端子32は、ドーターボード40からの応力で弾性変形しながら端面端子41の導体膜41bと接触するので、端面端子41と突起状端子32との間で安定した電気的接続を得ることができる。
【0042】
図10(a)、(b)は、突起状端子の変形例を示す断面図である。
【0043】
例えば、図10(a)に示すように、突起状端子32を板バネ35で構成してもよい。板バネ35は、例えばステンレス鋼等の金属板や、樹脂材料等で形成し、その表面に金めっきを施すことが好ましい。
【0044】
また、例えば図10(b)に示すように突起状端子32を、ゴムや樹脂などの弾性樹脂材料(エラストマー)からなる突起部36aと、その表面を覆う金めっき膜36bとにより構成してもよい。
【0045】
上述したように、実施形態の接続構造では、ドーターボード40の端面に端面端子41が形成されている。そのため、ドーターボード40の内層に配置された差動配線45を、スルーホールビアを介することなく端面端子41に接続できる。また、端面端子41間の隙間は、一対の差動配線45のピッチよりも狭く形成されている。そのため、差動配線45をピッチ変換することなく、同一ピッチのまま端面端子41に接続できる。
【0046】
すなわち、実施形態の接続構造によれば、伝送線路においてインピーダンスが大きく変化するスルーホールビアやピッチ変換部の数を減らすことができる。これにより、高速信号を伝送しても信号の反射や信号波形の歪み発生を抑制でき、従来よりも高速信号の伝送特性に優れた接続構造が得られる。
【0047】
図11(a)、(b)は、実施形態に係るドーターボード40の製造方法を示す平面図である。ここでは、2枚のドーターボード40を同時に形成する。
【0048】
まず、ベース基板18を用意する。つづいて、ビルドアップ工法等の公知の手法によりベース基板18の両側に配線パターン及び絶縁層を交互に形成して図5に示す積層構造を有する配線基板40aを形成する(図11(a))。図11(a)において、配線基板40aは、作製される2枚のドーターボード40の境界となるIV−IV線に対して対称に形成される。
【0049】
次に、図11(a)に示すように、ドリル加工等により、配線基板40aの中央部に、IV−IV線に沿って複数の円形の貫通孔41cを形成する。これにより、円形の貫通孔41cの側面に、配線基板40aの差動配線45が露出する。
【0050】
次に、円形の貫通孔41cの側面に金(Au)めっきを行うことにより、円形の貫通孔41cの側面を覆う金めっき膜(導体膜41b)を形成する。これにより、差動配線45と金めっき膜(導体膜41b)とが接続される。さらに、表面端子形成予定部43aにも金めっき膜を形成する。
【0051】
次に、図11(b)に示すように、半導体チップ13及び不図示の電子部品を配線基板40aに実装する。
【0052】
その後、ルーター等により配線基板40aの表面端子形成予定部43aの一部を帯状に切り取る。さらに、ダイシングソーにより複数の円形の貫通孔41cが形成された部分をIV−IV線に沿って切断する。
【0053】
以上の工程により実施形態のドーターボード40が得られる。
【0054】
なお、マザーボード30の突起状端子32は、マザーボード30の所定部位に形成されたパッド33の上に、ワイヤボンダ等により導体ワイヤー(金ワイヤー)を接合することにより作製できる。
【0055】
(変形例)
図12は、変形例に係るドーターボードの信号配線を示す断面図である。
【0056】
上に述べた実施形態では、差動配線45はピッチ変換せずに端面端子と接続していたが、上述の実施形態はこれに限定されるものではない。
【0057】
例えば、図12に示すように、端面端子41同士の間隔が差動配線45のピッチより広い場合には、端面端子41の近傍の差動配線45にピッチ変換部47を設けてもよい。 この場合も、差動配線45はスルーホールビアを介さずに端面端子41に接続できるので、従来よりもインピーダンスが大きく変化する箇所を減らすことができる。そのため、図12に示す変形例でも、従来の接続構造よりも優れた高速信号の伝送特性が得られる。
【0058】
また、上述の実施形態では、端面端子41に差動配線45を接続する例を示したが、本実施形態はこれに限定されるものではなく、端面端子41に接続される信号配線がパラレル伝送等に使用されるシングルエンドの信号配線48であっても同様の効果が得られる。
【0059】
以上の実施形態に関し、更に以下の付記を開示する。
【0060】
(付記1)第1の回路基板を第2の回路基板に配置して両者を電気的に接続する接続構造であって、
前記第1の回路基板の前記第2の回路基板に対向する端面に形成された複数の端面端子と、
前記第2の回路基板の表面に形成された複数の突起状端子とを有し、
前記第1の回路基板の端面端子に前記第2の回路基板の突起状端子を接触させることにより、前記第1の回路基板と第2の回路基板とを電気的に接続することを特徴とする回路基板の接続構造。
【0061】
(付記2)前記第1の回路基板は多層構造の回路基板であり、前記端面端子に前記第1の回路基板の信号配線がスルーホールビアを介さずに接続されていることを特徴とする付記1に記載の回路基板の接続構造。
【0062】
(付記3)前記第1の回路基板は、前記端面端子が形成された端面端子部と前記第1の回路基板の表面に複数の表面端子が形成された表面端子部とを前記第2の回路基板に対向する一端に備えるとともに、
前記第2の回路基板は前記表面端子部に対応する部分に配置されたソケットコネクタを備え、
前記第1の回路基板の端面端子部は、前記表面端子部よりも前記第2の回路基板側に突出していることを特徴とする付記1に記載の回路基板の接続構造。
【0063】
(付記4)前記端面端子間の間隔は、前記信号配線のピッチよりも狭いことを特徴とする付記2に記載の回路基板の接続構造。
【0064】
(付記5)前記端面端子は前記第1の回路基板の端面を半円形に切り欠いた切欠部分と、前記切欠部分の表面に形成された導体膜と、を有し、
前記突起状端子は弾性変形可能な導体からなることを特徴とする付記1に記載の回路基板の接続構造。
【0065】
(付記6)前記突起状端子は、ループ状の導体ワイヤー、板バネ及び表面に導体膜が形成された弾性樹脂材料のいずれかからなることを特徴とする付記5に記載の回路基板の接続構造。
【0066】
(付記7)半導体チップが実装される多層構造の基板と、
前記基板の端面に形成された端面端子と、
前記半導体チップと前記端面端子とを電気的に接続する内層配線とを有し、
前記端面端子を介して他の基板に電気的に接続されることを特徴とするドーターボード。
【0067】
(付記8)前記端面端子は、前記回路基板の端面を半円形に切り欠いた切欠部と、前記切欠部の表面に形成された導体膜とを有することを特徴とする付記7に記載のドーターボード。
【0068】
(付記9)半導体チップが実装される基板と、
前記基板の表面に形成された突起状端子とを有し、
前記突起状端子が他の基板の端面に設けられた端面端子に接触して前記他の基板と電気的に接続されることを特徴とするマザーボード。
【0069】
(付記10)前記突起状端子は、弾性変形可能な導体からなることを特徴とする付記9に記載のマザーボード。
【符号の説明】
【0070】
10、20…マザーボード、11、31…ソケットコネクタ、11a、31a…コンタクトピン、12、40…ドーターボード、13…半導体チップ、14、43…表面端子、15、45…差動配線、16…スルーホールビア、17…ピッチ変換部、18…ベース基板、19a…グランド配線、19b…電源配線、20…絶縁層、21…信号配線、32…突起状端子、33…パッド、34…導体ワイヤー(金ワイヤー)、35…板バネ、36a…突起部、36b…金めっき膜、40a…配線基板、41…端面端子、41a…切欠部、41b…導体膜、41c…円形の貫通孔、42…端面端子部、43a…表面端子形成予定部、44…表面端子部。
【技術分野】
【0001】
本発明は、マザーボードとドーターボードとを脱着可能に接続する回路基板の接続構造、ドーターボード及びマザーボードに関する。
【背景技術】
【0002】
パソコンやサーバ等の電子機器には、CPU等の半導体チップ(半導体装置)が実装されたマザーボードが使用されている。マザーボードには、メモリーボードや拡張ボード等のドーターボード(回路基板)を脱着可能に装着するためのソケットコネクタが実装されている。
【0003】
ドーターボードは、表面に半導体チップ等の各種電子部品が搭載された多層構造の回路基板であり、その一端には複数の表面端子(コネクタ端子)が一定のピッチで配列された端子接続部が設けられている。このドーターボードの端子接続部をマザーボードのソケットコネクタに挿入することにより、ドーターボードとマザーボードとが電気的に接続される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平7−86772号公報
【特許文献2】特開2002−290001号公報
【特許文献3】特開2001−42981号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
近年、ドーターボード及びマザーボードに実装される半導体チップの動作速度が向上している。そのため、ドーターボードとマザーボードとの間の通信速度は、今後、さらに高速化するものと見込まれる。
【0006】
しかし、従来の接続構造では、信号の伝送速度が高速化すると伝送特性が悪化してしまい、より一層の通信速度の向上が困難となる。
【0007】
そこで、高速な信号の伝送特性が良好な回路基板の接続構造、ドーターボード及びマザーボードを提供することを目的とする。
【課題を解決するための手段】
【0008】
一観点によれば、第1の回路基板を第2の回路基板の表面に対して垂直に配置して両者を電気的に接続する接続構造であって、前記第1の回路基板の前記第2の回路基板に対向する端面に形成された複数の端面端子と、前記第2の回路基板の表面に形成された複数の突起状端子とを有し、前記第1の回路基板の端面端子に前記第2の回路基板の突起状端子を接触させることにより、前記第1の回路基板と第2の回路基板とを電気的に接続する回路基板の接続構造が提供される。
【発明の効果】
【0009】
上述の一観点によれば、第1の回路基板の端面に端面端子が設けられている。このため、スルーホールビアを介さずに、第1の回路基板の信号配線を端面端子に接続できる。これにより、伝送線路でインピーダンスが大きく変化するスルーホールビアを減少させることができるので、高速信号の伝送特性が向上する。
【図面の簡単な説明】
【0010】
【図1】図1は、ドーターボード及びマザーボードの一例を示す斜視図である。
【図2】図2は、ドーターボード及びマザーボードの接続構造の一例を示す模式図である。
【図3】図3(a)及び(b)は、図2に示すドーターボードの表面端子付近を拡大して示す断面図及び平面図である。
【図4】図4は、実施形態に係るドーターボード及びマザーボードの接続構造を示す模式図である。
【図5】図5は、実施形態のドーターボードの構造を示す断面図である。
【図6】図6は、実施形態に係るドーターボードの端面端子付近を拡大して示す斜視図である。
【図7】図7は、図5でII−II線に示す位置の断面を示す断面図である。
【図8】図8は、実施形態に係るマザーボードの突起状端子の構造を示す断面図である。
【図9】図9は、実施形態に係るマザーボードにドーターボードを装着した状態を示す模式図である。
【図10】図10(a)、(b)は、実施形態の突起状端子の変形例を示す断面図である。
【図11】図11(a)、(b)は、実施形態に係るドーターボードの製造方法を示す平面図である。
【図12】図12は、実施形態のドーターボードの信号配線の変形例を示す断面図である。
【発明を実施するための形態】
【0011】
実施形態の説明に先立って、予備的事項について説明する。
【0012】
図1はドーターボード及びマザーボードの一例を示す斜視図、図2はそのドーターボード及びマザーボードの接続構造を示す模式図である。
【0013】
図1に示すように、マザーボード10にはCPU等の半導体チップ及び周辺回路用電子部品等とともに、ソケットコネクタ11が実装されている。また、ドーターボード12には、メモリやロジックLSI等の半導体チップ13が実装されている。
【0014】
ソケットコネクタ11にはドーターボード12の一端を収容するためのスリット状の開口部が設けられており、その開口部内には、図2に示すように複数のコンタクトピン11aが一定のピッチで配置されている。また、ドーターボード12の一端の端子接続部には、複数の表面端子14がコンタクトピン11aと同じピッチで配置されている。
【0015】
そして、ドーターボード12の端子接続部をソケットコネクタ11の開口部に挿入することにより、表面端子14にコンタクトピン11aが接触して、ドーターボード12とマザーボード10とが電気的に接続される。
【0016】
近年、マザーボード10とドーターボード12との間の通信に、シリアル接続による差動伝送方式の通信を用いることが提案されている。差動伝送方式は2本の信号配線(差動配線)を対にして使用し、それらの差動配線に逆位相の信号を伝送する方式であり、高速信号の伝送に優れている。
【0017】
ところで、上述の接続構造では、下記に説明する理由により差動伝送方式の通信速度の高速化が困難である。
【0018】
図3(a)、(b)は、ドーターボード12の表面端子付近を拡大して示す断面図及び平面図である。図3(a)、(b)では、差動伝送に用いられる差動配線15(信号配線)と表面端子14との接続部分の構造を示している。なお、図3(a)は、図3(b)でI−I線に示す位置の断面を示している。
【0019】
図3(a)に示すように、ドーターボード12は多層構造の回路基板であり、ベース基板18及びその両側に配置された複数の絶縁層20の間にそれぞれグランド配線19a、電源配線19b、差動配線15、及び信号配線21等が形成されている。一般的に、差動配線15はドーターボード12の内層に配置されている。
【0020】
これに対し、表面端子14はドーターボード12の表面に配置されている。そのため、表面端子14と差動配線15とは、層間接続用のスルーホールビア16を介して接続される。このスルーホールビア16は、差動配線15から表面端子14までの伝送線路においてインピーダンスが大きく変化する箇所となる。したがって、差動配線15に高速な信号を伝送させるとスルーホールビア16の部分で信号の反射や信号波形の歪みが発生してしまう。
【0021】
また、図3(b)に示すように、2本の差動配線15は、ノイズの混入を防ぐために相互に近接し、かつ一定の間隔で配置される。
【0022】
一般に差動配線15のピッチは表面端子14のピッチよりも狭く設定される。そのため、表面端子14の近傍で差動配線15のピッチを表面端子14のピッチに合わせる必要がある。したがって、差動配線15は、一対の差動配線15の間隔を広げるピッチ変換部17を介して表面端子14に接続される。このようなピッチ変換部17も差動配線15においてインピーダンスが大きく変化する箇所となるため、伝送速度向上の妨げとなる。
【0023】
なお、上述の例では、差動配線15の場合の高速信号の伝送特性の悪化について説明したが、パラレル伝送の信号配線(シングルエンド)についても同様な理由からスルーホールビア16を介した接続により高速信号の伝送特性が悪化する。
【0024】
(実施形態)
以下、実施形態について、添付の図面を参照して説明する。
【0025】
図4は、実施形態に係るドーターボード及びマザーボードの接続構造を示す模式図である。
【0026】
図4に示すように、本実施形態の実装構造では、ドーターボード40に端面端子41及び表面端子43が設けられ、マザーボード30にソケットコネクタ31及び突起状端子32が設けられている。
【0027】
ドーターボード40の下側中央には、マザーボード30側に突出した端面端子部42が設けられている。その端面端子部42の両側の部分は、複数の表面端子43が形成された表面端子部44となっている。表面端子43は、ドーターボード40の表面及び裏面の少なくとも一方の面に、例えば0.8mm程度のピッチで配置されている。特に図示しないが、表面端子43にはグランド配線、電源配線及び低速信号用の信号配線等が接続されている。
【0028】
一方、端面端子41は端面端子部42の端面、すなわち端面端子部42のマザーボード30に対向する面に形成されている。以下、端面端子41の構造について、ドーターボード40の構造とともにさらに詳しく説明する。
【0029】
図5はドーターボード40の構造を示す断面図である。図6は、ドーターボード40の端面端子41の近傍を拡大して示す斜視図であり、図7は図5でII−II線に示す位置の断面を示す横断面を示している。なお、図5は、図7のIII−III線に示す位置の縦断面を示している。
【0030】
図5に示すように、ドーターボード40は6層(表裏に2層及び内層に4層)の配線層を有する多層構造の回路基板である。すなわち、ドーターボード40には、ベース基板18及びその面側に配置された複数の絶縁層20の間に、内層配線としてグランド配線19a、電源配線19b、信号配線21、及び差動配線45等が配置されている。差動配線45はドーターボード40の内層に配置されている。なお、ここではドーターボード40の配線層を6層とした例を示したが、配線層の数は6層以外であってもよい。
【0031】
図6に示すように、端面端子41は、端面端子部42の端面を半円形に切り欠いた切欠部41aと、その切欠部41aの表面に形成された導体膜41bとを備える。切欠部41aは、例えば半径が0.4mm程度で、0.5mm程度のピッチで配置されており、切欠部41a(端面端子41)間の隙間が0.1mm程度となっている。また、導体膜41bは、例えば金(Au)めっき膜等よりなり、切欠部41aの曲面全体を覆っている。
【0032】
図5及び図7に示すように、差動配線45は切欠部41aまで伸びており、導体膜41bと電気的に接触している。このように、本実施形態では端面端子41とドーターボード40の内層の差動配線45とがスルーホールビアを介することなく接続されている。
【0033】
差動配線45は、例えば配線幅が0.1mm程度であり、一対の差動配線45間の間隔は例えば0.1mm程度である。すなわち、一対の差動配線45のピッチ(=配線幅+配線間の間隔)は0.2mm程度である。
【0034】
これに対し、端面端子41間の隙間(0.1mm程度)は、差動配線45のピッチよりも狭く設定されている。そのため、図7に示すように、1対の差動配線45はピッチ変換されることなく、同一のピッチのままで端面端子41に接続されている。
【0035】
図4に示すように、マザーボード30にはドーターボード40の表面端子43に対応する位置にソケットコネクタ31が配置されている。ソケットコネクタ31には、ドーターボード40の表面端子43に接触するコンタクトピン31aが設けられている。
【0036】
また、マザーボード30には、ドーターボード40の端面端子41に対応する位置に突起状端子32が設けられている。この突起状端子32は、弾性変形可能な導体よりなる。
【0037】
図8は、マザーボード30の突起状端子32の一例を示す断面図である。
【0038】
この図8に示すように、突起状端子32はループ状に湾曲しており、両端がパッド33に接合された導体ワイヤー(金ワイヤー)からなる。
【0039】
図9は、マザーボード30にドーターボード40を装着した状態を示す模式図である。
【0040】
図9に示すように、ドーターボード40は、複数の表面端子43が形成された表面端子部44をソケットコネクタ31に挿入することにより、マザーボード30に接続される。このとき、ドーターボード40は、ソケットコネクタ31に収容されて保持されるとともに、ソケットコネクタ31のコンタクトピン31aが表面端子43に接触する。
【0041】
また、図9の部分拡大図に示すように、端面端子41には突起状端子32が接触する。導体ワイヤーからなる突起状端子32は、ドーターボード40からの応力で弾性変形しながら端面端子41の導体膜41bと接触するので、端面端子41と突起状端子32との間で安定した電気的接続を得ることができる。
【0042】
図10(a)、(b)は、突起状端子の変形例を示す断面図である。
【0043】
例えば、図10(a)に示すように、突起状端子32を板バネ35で構成してもよい。板バネ35は、例えばステンレス鋼等の金属板や、樹脂材料等で形成し、その表面に金めっきを施すことが好ましい。
【0044】
また、例えば図10(b)に示すように突起状端子32を、ゴムや樹脂などの弾性樹脂材料(エラストマー)からなる突起部36aと、その表面を覆う金めっき膜36bとにより構成してもよい。
【0045】
上述したように、実施形態の接続構造では、ドーターボード40の端面に端面端子41が形成されている。そのため、ドーターボード40の内層に配置された差動配線45を、スルーホールビアを介することなく端面端子41に接続できる。また、端面端子41間の隙間は、一対の差動配線45のピッチよりも狭く形成されている。そのため、差動配線45をピッチ変換することなく、同一ピッチのまま端面端子41に接続できる。
【0046】
すなわち、実施形態の接続構造によれば、伝送線路においてインピーダンスが大きく変化するスルーホールビアやピッチ変換部の数を減らすことができる。これにより、高速信号を伝送しても信号の反射や信号波形の歪み発生を抑制でき、従来よりも高速信号の伝送特性に優れた接続構造が得られる。
【0047】
図11(a)、(b)は、実施形態に係るドーターボード40の製造方法を示す平面図である。ここでは、2枚のドーターボード40を同時に形成する。
【0048】
まず、ベース基板18を用意する。つづいて、ビルドアップ工法等の公知の手法によりベース基板18の両側に配線パターン及び絶縁層を交互に形成して図5に示す積層構造を有する配線基板40aを形成する(図11(a))。図11(a)において、配線基板40aは、作製される2枚のドーターボード40の境界となるIV−IV線に対して対称に形成される。
【0049】
次に、図11(a)に示すように、ドリル加工等により、配線基板40aの中央部に、IV−IV線に沿って複数の円形の貫通孔41cを形成する。これにより、円形の貫通孔41cの側面に、配線基板40aの差動配線45が露出する。
【0050】
次に、円形の貫通孔41cの側面に金(Au)めっきを行うことにより、円形の貫通孔41cの側面を覆う金めっき膜(導体膜41b)を形成する。これにより、差動配線45と金めっき膜(導体膜41b)とが接続される。さらに、表面端子形成予定部43aにも金めっき膜を形成する。
【0051】
次に、図11(b)に示すように、半導体チップ13及び不図示の電子部品を配線基板40aに実装する。
【0052】
その後、ルーター等により配線基板40aの表面端子形成予定部43aの一部を帯状に切り取る。さらに、ダイシングソーにより複数の円形の貫通孔41cが形成された部分をIV−IV線に沿って切断する。
【0053】
以上の工程により実施形態のドーターボード40が得られる。
【0054】
なお、マザーボード30の突起状端子32は、マザーボード30の所定部位に形成されたパッド33の上に、ワイヤボンダ等により導体ワイヤー(金ワイヤー)を接合することにより作製できる。
【0055】
(変形例)
図12は、変形例に係るドーターボードの信号配線を示す断面図である。
【0056】
上に述べた実施形態では、差動配線45はピッチ変換せずに端面端子と接続していたが、上述の実施形態はこれに限定されるものではない。
【0057】
例えば、図12に示すように、端面端子41同士の間隔が差動配線45のピッチより広い場合には、端面端子41の近傍の差動配線45にピッチ変換部47を設けてもよい。 この場合も、差動配線45はスルーホールビアを介さずに端面端子41に接続できるので、従来よりもインピーダンスが大きく変化する箇所を減らすことができる。そのため、図12に示す変形例でも、従来の接続構造よりも優れた高速信号の伝送特性が得られる。
【0058】
また、上述の実施形態では、端面端子41に差動配線45を接続する例を示したが、本実施形態はこれに限定されるものではなく、端面端子41に接続される信号配線がパラレル伝送等に使用されるシングルエンドの信号配線48であっても同様の効果が得られる。
【0059】
以上の実施形態に関し、更に以下の付記を開示する。
【0060】
(付記1)第1の回路基板を第2の回路基板に配置して両者を電気的に接続する接続構造であって、
前記第1の回路基板の前記第2の回路基板に対向する端面に形成された複数の端面端子と、
前記第2の回路基板の表面に形成された複数の突起状端子とを有し、
前記第1の回路基板の端面端子に前記第2の回路基板の突起状端子を接触させることにより、前記第1の回路基板と第2の回路基板とを電気的に接続することを特徴とする回路基板の接続構造。
【0061】
(付記2)前記第1の回路基板は多層構造の回路基板であり、前記端面端子に前記第1の回路基板の信号配線がスルーホールビアを介さずに接続されていることを特徴とする付記1に記載の回路基板の接続構造。
【0062】
(付記3)前記第1の回路基板は、前記端面端子が形成された端面端子部と前記第1の回路基板の表面に複数の表面端子が形成された表面端子部とを前記第2の回路基板に対向する一端に備えるとともに、
前記第2の回路基板は前記表面端子部に対応する部分に配置されたソケットコネクタを備え、
前記第1の回路基板の端面端子部は、前記表面端子部よりも前記第2の回路基板側に突出していることを特徴とする付記1に記載の回路基板の接続構造。
【0063】
(付記4)前記端面端子間の間隔は、前記信号配線のピッチよりも狭いことを特徴とする付記2に記載の回路基板の接続構造。
【0064】
(付記5)前記端面端子は前記第1の回路基板の端面を半円形に切り欠いた切欠部分と、前記切欠部分の表面に形成された導体膜と、を有し、
前記突起状端子は弾性変形可能な導体からなることを特徴とする付記1に記載の回路基板の接続構造。
【0065】
(付記6)前記突起状端子は、ループ状の導体ワイヤー、板バネ及び表面に導体膜が形成された弾性樹脂材料のいずれかからなることを特徴とする付記5に記載の回路基板の接続構造。
【0066】
(付記7)半導体チップが実装される多層構造の基板と、
前記基板の端面に形成された端面端子と、
前記半導体チップと前記端面端子とを電気的に接続する内層配線とを有し、
前記端面端子を介して他の基板に電気的に接続されることを特徴とするドーターボード。
【0067】
(付記8)前記端面端子は、前記回路基板の端面を半円形に切り欠いた切欠部と、前記切欠部の表面に形成された導体膜とを有することを特徴とする付記7に記載のドーターボード。
【0068】
(付記9)半導体チップが実装される基板と、
前記基板の表面に形成された突起状端子とを有し、
前記突起状端子が他の基板の端面に設けられた端面端子に接触して前記他の基板と電気的に接続されることを特徴とするマザーボード。
【0069】
(付記10)前記突起状端子は、弾性変形可能な導体からなることを特徴とする付記9に記載のマザーボード。
【符号の説明】
【0070】
10、20…マザーボード、11、31…ソケットコネクタ、11a、31a…コンタクトピン、12、40…ドーターボード、13…半導体チップ、14、43…表面端子、15、45…差動配線、16…スルーホールビア、17…ピッチ変換部、18…ベース基板、19a…グランド配線、19b…電源配線、20…絶縁層、21…信号配線、32…突起状端子、33…パッド、34…導体ワイヤー(金ワイヤー)、35…板バネ、36a…突起部、36b…金めっき膜、40a…配線基板、41…端面端子、41a…切欠部、41b…導体膜、41c…円形の貫通孔、42…端面端子部、43a…表面端子形成予定部、44…表面端子部。
【特許請求の範囲】
【請求項1】
第1の回路基板を第2の回路基板に配置して両者を電気的に接続する接続構造であって、
前記第1の回路基板の前記第2の回路基板に対向する端面に形成された複数の端面端子と、
前記第2の回路基板の表面に形成された複数の突起状端子とを有し、
前記第1の回路基板の端面端子に前記第2の回路基板の突起状端子を接触させることにより、前記第1の回路基板と第2の回路基板とを電気的に接続することを特徴とする回路基板の接続構造。
【請求項2】
前記第1の回路基板は多層構造の回路基板であり、前記端面端子に前記第1の回路基板の信号配線がスルーホールビアを介さずに接続されていることを特徴とする請求項1に記載の回路基板の接続構造。
【請求項3】
前記第1の回路基板は、前記端面端子が形成された端面端子部と前記第1の回路基板の表面に複数の表面端子が形成された表面端子部とを前記第2の回路基板に対向する一端に備えるとともに、
前記第2の回路基板は前記表面端子部に対応する部分に配置されたソケットコネクタを備え、
前記第1の回路基板の端面端子部は、前記表面端子部よりも前記第2の回路基板側に突出していることを特徴とする請求項1に記載の回路基板の接続構造。
【請求項4】
前記端面端子は前記第1の回路基板の端面を半円形に切り欠いた切欠部分と、前記切欠部分の表面に形成された導体膜と、を有し、
前記突起状端子は弾性変形可能な導体からなることを特徴とする請求項1に記載の回路基板の接続構造。
【請求項5】
前記突起状端子は、ループ状の導体ワイヤー、板バネ及び表面に導体膜が形成された弾性樹脂材料のいずれかからなることを特徴とする請求項4に記載の回路基板の接続構造。
【請求項6】
半導体チップが実装される多層構造の基板と、
前記基板の端面に形成された端面端子と、
前記半導体チップと前記端面端子とを電気的に接続する内層配線とを有し、
前記端面端子を介して他の基板に電気的に接続されることを特徴とするドーターボード。
【請求項7】
半導体チップが実装される基板と、
前記基板の表面に形成された突起状端子とを有し、
前記突起状端子が他の基板の端面に設けられた端面端子に接触して前記他の基板と電気的に接続されることを特徴とするマザーボード。
【請求項1】
第1の回路基板を第2の回路基板に配置して両者を電気的に接続する接続構造であって、
前記第1の回路基板の前記第2の回路基板に対向する端面に形成された複数の端面端子と、
前記第2の回路基板の表面に形成された複数の突起状端子とを有し、
前記第1の回路基板の端面端子に前記第2の回路基板の突起状端子を接触させることにより、前記第1の回路基板と第2の回路基板とを電気的に接続することを特徴とする回路基板の接続構造。
【請求項2】
前記第1の回路基板は多層構造の回路基板であり、前記端面端子に前記第1の回路基板の信号配線がスルーホールビアを介さずに接続されていることを特徴とする請求項1に記載の回路基板の接続構造。
【請求項3】
前記第1の回路基板は、前記端面端子が形成された端面端子部と前記第1の回路基板の表面に複数の表面端子が形成された表面端子部とを前記第2の回路基板に対向する一端に備えるとともに、
前記第2の回路基板は前記表面端子部に対応する部分に配置されたソケットコネクタを備え、
前記第1の回路基板の端面端子部は、前記表面端子部よりも前記第2の回路基板側に突出していることを特徴とする請求項1に記載の回路基板の接続構造。
【請求項4】
前記端面端子は前記第1の回路基板の端面を半円形に切り欠いた切欠部分と、前記切欠部分の表面に形成された導体膜と、を有し、
前記突起状端子は弾性変形可能な導体からなることを特徴とする請求項1に記載の回路基板の接続構造。
【請求項5】
前記突起状端子は、ループ状の導体ワイヤー、板バネ及び表面に導体膜が形成された弾性樹脂材料のいずれかからなることを特徴とする請求項4に記載の回路基板の接続構造。
【請求項6】
半導体チップが実装される多層構造の基板と、
前記基板の端面に形成された端面端子と、
前記半導体チップと前記端面端子とを電気的に接続する内層配線とを有し、
前記端面端子を介して他の基板に電気的に接続されることを特徴とするドーターボード。
【請求項7】
半導体チップが実装される基板と、
前記基板の表面に形成された突起状端子とを有し、
前記突起状端子が他の基板の端面に設けられた端面端子に接触して前記他の基板と電気的に接続されることを特徴とするマザーボード。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2011−228393(P2011−228393A)
【公開日】平成23年11月10日(2011.11.10)
【国際特許分類】
【出願番号】特願2010−95066(P2010−95066)
【出願日】平成22年4月16日(2010.4.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成23年11月10日(2011.11.10)
【国際特許分類】
【出願日】平成22年4月16日(2010.4.16)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]