圧電振動回路
【課題】発振波形の歪みを小さくし、消費電流も少なく、且つ発振の起動時間も短くて、外部電源変動等に優れた発振回路の提供。
【解決手段】インダクタンスを能動素子と静電容量、抵抗によって発生させた負性静電容量で置き換えた圧電発振器において、第１のロジックインバータＩＣ１の出力は第２のロジックインバータＩＣ２の入力に接続し、第１のロジックインバータの入出力間に第２の抵抗Ｒ２を挿入し、第１のロジックインバータの入力と接地間へ第２のコンデンサＣ２、第１のロジックインバータの出力と第２のロジックインバータ入力の接続点と接地間に第４のコンデンサＣ４、第２のロジックインバータの出力と接地間に第３のコンデンサＣ３を挿入し、第１、第２のロジックインバータの接地端子と接地間へは抵抗Ｒ３、Ｒ５を同様に電源端子と電源間へも抵抗Ｒ４、Ｒ６を挿入し、電源と接地間に交流時短絡となるコンデンサＣ５，Ｃ６を挿入する。
【解決手段】インダクタンスを能動素子と静電容量、抵抗によって発生させた負性静電容量で置き換えた圧電発振器において、第１のロジックインバータＩＣ１の出力は第２のロジックインバータＩＣ２の入力に接続し、第１のロジックインバータの入出力間に第２の抵抗Ｒ２を挿入し、第１のロジックインバータの入力と接地間へ第２のコンデンサＣ２、第１のロジックインバータの出力と第２のロジックインバータ入力の接続点と接地間に第４のコンデンサＣ４、第２のロジックインバータの出力と接地間に第３のコンデンサＣ３を挿入し、第１、第２のロジックインバータの接地端子と接地間へは抵抗Ｒ３、Ｒ５を同様に電源端子と電源間へも抵抗Ｒ４、Ｒ６を挿入し、電源と接地間に交流時短絡となるコンデンサＣ５，Ｃ６を挿入する。
【発明の詳細な説明】
【技術分野】
【０００１】
圧電振動子を用いたセンシング向け、通信用の周波数基準、クロック信号に用いる発振器の発振回路に適用する。
【背景技術】
【０００２】
ピエゾ電気効果を利用した水晶振動子やセラミック振動子に代表される圧電振動の駆動回路は、圧電振動と負荷容量、動作点を決定する回路ならびにトランジスタＣＭＯS-集積回路などの能動素子によって構成されていて、圧電振動子の並列共振点と直列共振点の間の周波数領域において共振が起きる。共振開始には、能動素子の他、静電容量（キャパシタ）と電磁誘導（インダクタ）、振動の元となる信号間や雑音源が必要となるが、従来は共鳴振動領域において振動子側に発生する誘導リアクタンスと、駆動回路の容量性リアクタンスを共鳴させる方式が一般的であった。
【０００３】
これは一般にコルピッツ型、ピアース型発振回路（ゲート発振回路）と呼ばれる。発振開始には熱雑音によって生じている微小振動が共鳴を起こして一定の振幅に成長する必要があるため立ち上がりに１秒ほどの時間が必要であった。これに対して、もともと共振子側に存在している並列容量とインダクタンスを共鳴させることによって振動励起し、2重
の共振状態とすることによって短い時間で定常水晶発振が成立する。
【０００４】
特許文献１では、ＬＣ共振回路と水晶振動子を共振させる２重共振回路の低周波での実現において発振の高速起動が実現可能であるが、必要とされるＬの値は数ヘンリーから数十ヘンリーになるため、インダクタンス素子では小型発振回路の回路基板上への実装を実現できない。
【０００５】
本発明回路はこのインダクタンスを能動素子と静電容量、抵抗によって発生させた負性静電容量で置き換えたもので、小型の基板上に実装を可能としている。さらに、電源回路に挿入した抵抗によって、消費電流を抑え、能動素子の増幅率を最適化していることを特徴とする。
【０００６】
例えば、図18（特許文献２）では本発明によるゲイン調整のためのバイアス制御抵抗R
３、R４、R５、R６の電源回路への挿入が行われていない。インバータの出力電圧は電源
電圧により制限されるため、電源電圧を超えて電圧出力を駆動することは不可能である、回路各部の動作電圧が増幅動作中に非線形領域に入ってしまうために、線形領域の動作が必要な応用分野では動作不能な難点がある回路であることは明瞭である。この他の従来の発振回路においても共通している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特願2010-205580
【特許文献２】特開2007-181089公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
発振波形の歪みを小さくし、消費電流も少なく、また発振の起動時間が短く、外部の電源変動等に優れる、信頼性に優れる発振回路を提供する。
【課題を解決するための手段】
【０００９】
第1の発明は、第１と第２のロジックインバータを備えた圧電発振器において、第１のロ
ジックインバータの出力は第２のロジックインバータの入力に接続し、第１のコンデンサは圧電振動子と直列に接続し、片端を第１のロジックインバータの入力へ、片端を第２のロジックインバータの出力へ接続し、第１のロジックインバータの入力と出力の間に第１の抵抗を挿入し、第１のロジックインバータの入力と接地間へ第２のコンデンサ、第１のロジックインバータの出力と第２のロジックインバータ入力の接続点と接地間に第３のコンデンサ、第２のロジックインバータの出力と接地間に第４のコンデンサを挿入し、第１のロジックインバータの接地端子と接地間へ第２の抵抗を挿入し、第１のロジックインバータの電源端子と電源間へ第３の抵抗を挿入し、第２のロジックインバータの接地端子と接地間へ第４の抵抗を挿入し、第２のロジックインバータの電源端子と電源間へ第５の抵抗を挿入し、第３の抵抗の電源側と第５の抵抗の電源側を接続し外部電源の電源端子へ接続し、第２のコンデンサの接地側と第３のコンデンサの接地側と第４のコンデンサの接地側をそれぞれ外部電源の接地端子と接続し、電源と接地間に交流に対して短絡とするコンデンサを挿入することを特徴とする圧電発振器である。
【００１０】
なお、第１のコンデンサは主に発振周波数の可変を目的とするもので、可変を不要とする場合はショートして使用する。
第２、第３、第４のコンデンサはロジックインバータの入出力と接地間内部容量で置換することも可能である。また同コンデンサは電源に接続して使用することも可能である。
【００１１】
また、電源と接地間を短絡とするコンデンサは外部電源の内部で同等の処理がおこなわれている場合は不要である。
第２の発明は、圧電振動子の両端にコンデンサ、あるいはインダクタンス、あるいはコンデンサとインダクタの直列接続回路挿入することを特徴とする。
【００１２】
第３の発明は、発振回路と外部電源との間に電源の接・断のスイッチを設けた発振回路、及び同回路を使用することを特徴とする。
なお、スイッチは外部電源を断とすると同時に回路の電源と接地間を接とするスイッチ、あるいは同機能を設ける場合もある。さらに、外部よりスイッチを制御する入力を設ける場合もある。
【００１３】
まず本発明の回路が発振する条件を明確にする。
図１に本発明の発振回路ブロックを示す。Z1からZ4は２端子のインピーダンス回路を示す。 図２に同発明発振回路の等価発振回路-1を示す。インバータはPchMOSFETとNchMOSFETの１対で構成されるアンバッファータイプとし、それぞれ等価回路では定電流源として
表示される。またそれぞれのFETの相互コンダクタンスをｇｍで近似する。 Inverter-1の入力電位をVinとし、R3,R4=Rｆとする。RfによりInverterのコンダクタンスはNFB（NegativeFeed Back)により抑圧を受け、同コンダクタンスをgｍｆとする。同図より（１）、（2）、（3）式を得る。
【００１４】
同じくInverter-2の入力電位をVgとし、 R５,R６=RｆとすることでRfによりNFBを受ける
コンダクタンスをｇｍｆとすると（4）式を得る。
【００１５】
(3),(4)式より図2の等価発振回路-1は図3の等価発振回路-2へできる。
図3へキルヒホッフの法則を適応し(5)(6)(7)式を得る。
【００１６】
(7)式へ(5)式を導入し(8)式、同式を(6)式へ導入し(9)式を得る。ここで複素コンダクタ
ンスGMを規定し（10）式を得る。
【００１７】
【００１８】
さらに、（11）式の関係より(12) (13)式を得る。
【００１９】
さらに、図3より（14）式を得る。（15）式の設定を行い、(12)(13)式を(14)式へ代入し(16)式を得る。同式を変形し(17)式を得る。
【００２０】
（18）式の設定を行い、Z2を除く回路インピーダンスをZcc とし(19)式を得、(17)式へ代入し(20)式を得る。
ここで(21)式の変換を行い(20)式へ代入した
【００２１】
。（19)式に示す等価回路抵抗Rcc、及び等価回路リアクタンスXcc より等価回路インダク
タンスLcc、等価回路容量Ccc を(22)式に示す。即ち図3の等価回路-2は図4の等価回路-3
に変換される。
【００２２】
また、Gmに(23)式の変換を行い,(18)式の設定を(10)式へ代入し(24)式を得る。
【００２３】
さらに、(15)式に示すZcに(21)、（24）式を代入し、(25)式を得る。
【００２４】
振動子の振動母体はL1・C1・R1のMotion arm とすることでき、（C０＋Cy）及びCｘ を
回路側へ含め合成し、図5に示す等価回路-4を得る。発振起動を促す合成等価抵抗Rcciは(26)式、合成等価容量Ccci及びLcciの関係は(27)式に得る。
【００２５】
図5より発振回路の発振条件として、抵抗条件として（28）式、周波数条件として（29）
式を得る。即ち（28）、（29）式を満足することで発明回路が発振することが解る。
【発明の効果】
【００２６】
本発明に示す様な発振回路の構成を行うことにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクタを用いること無く誘導性の範囲まで大きくすることができる。
【００２７】
さらに、インバータの電源及び接地端子に抵抗を挿入することにより回路電流を低下できる。
また、CR（リアクタンス）発振の発振周波数を振動子の共振周波数に一致させることで非常に早い起動特性を得ることができる。
【００２８】
本発明回路は低電流で高速起動を必要とするセンシング回路、また、移動体通信用の同期用発振回路に特に大きな効果を与える。
【図面の簡単な説明】
【００２９】
【図１】本発明の発振回路ブロック
【図２】本発明の等価発振回路-1
【図３】本発明の等価発振回路-2
【図４】本発明の等価発振回路-3
【図５】本発明の等価発振回路-4
【図６】本発明の発振回路-1
【図７】本発明の発振回路-2
【図８】本発明の発振回路-3
【図９】負性抵抗と負性静電容量の発生する周波数領域
【図１０】IC1とIC2の近似電流源のゲインに対する負性抵抗の依存性
【図１１】32.768kHzの水晶振動子の励起時間ならびに等価キャパシタンスで置き換えた場合の発振周波数
【図１２】水晶発振回路の発振開始時の波形例
【図１３】153kHzの水晶振動子の励起時間ならびに等価キャパシタンスで置き換えた場合の発振周波数
【図１４】R3、R4、R5、R6=10 Ωでの結果
【図１５】153kHzの振動子の励起時の波形例
【図１６】正弦波の高速起動
【図１７】正弦波の高速起動（拡大図）
【図１８】従来の発振回路例
【発明を実施するための形態】
【００３０】
図６に本発明の発振回路-1を示す。図２、図３に示すインピーダンスZ１、Z3、Z4はそ
れぞれC2、C3、C4に対応する。Z2は振動子（Xtal）とコンデンサCｘの直列回路に対応す
る。C5、C6は電源（Vcc)と接地（Gnd)間を交流に対して短絡するパスコンデンサ、C7は出力とのカップリングコンデンサで、直流を必要とする場合はショートする。
【００３１】
図７に本発明の発振回路-2を示す。振動子（Xtal）と並列にコンデンサCyを接続、さらにCxを直列に接続した回路に変換した。
図８に本発明の発振回路-3を示す。スイッチ（SW）を設け、外部より同SWの制御入力を用意する。
【実施例１】
【００３２】
図６の発振回路-1を用いて、32.768kHzの音叉型水晶振動子の励振を行い、高速励起を
行うことができた。R3、R4、R5、R6はバイアス抵抗、R2は帰還抵抗である。C2、C3、C4は負性抵抗の発生のために必要な静電容量で、C2, C3,C4＝10 pF; 電源回路に挿入されているC5、C6はパスキャパシター。ここでC5 ＝ 0.1 μF; C6 ＝ 10 μFである。バイアス抵
抗R3、R4、R5、R6と 帰還抵抗R2 は最適条件の探索のために調整した。このときのIC1 とIC2 はTC7SHU04F; バイアス電圧はVcc = 3 Vである。
【００３３】
次に負性抵抗と負性静電容量の発生する周波数領域を図９に示す。計算に用いた等価定数は、C2、C3 ＝ 14 pF, C4 ＝ 18 pF, R2＝ 1.9 MΩ, IC1とIC2のゲインgmf = 4 μA/V,
水晶振動子の等価定数の静電容量C0 = 1.14 pF, 回路の浮遊静電容量Cs = 1 pFとした。以上のように、32.768kHzにおいて負性抵抗が局所的な最大値を示し、回路定数が最適化
されていることを示している。
【００３４】
次にIC1とIC2の近似電流源のゲインに対する負性抵抗の依存性を図10に示す。計算に用いた等価定数は、C2と C3 は 14 pF; C4 は 8 pF; R2 は 200 kΩ; 振動子の等価定数の
静電容量C0 ＝ 1.14 pF; 回路の浮遊容量Cs ＝ 1 pFとした。共鳴周波数 fr = 32.768 kHzである。4.1μA/Vにおいて負性抵抗が最大値になるため、回路が最適化されていること
が分かる。
【００３５】
図11は、32.768kHzの水晶振動子の励起時間ならびに等価キャパシタンスで置き換えた
場合の発振周波数を示している。横主軸は帰還抵抗R2、左側縦主軸は周波数、水晶振動子を取り付けた場合の振動数を十字線、並列静電容量に等しいセラミックキャパシターで置き換えた場合の発振周波数●を示している。右側縦軸は起動時間○を示している。
帰還抵抗R2が2.3MΩ付近で起動時間が最短となることを示している。
【００３６】
図12は、水晶発振回路の発振開始時の波形の典型的な例を示している。縦軸スケールは電圧で200miv/div.横軸スケールは時間100μs/divである。この例のように、開始より100μ秒後に電源電圧が加えられると、さらに約50μ秒後に初期振動が開始、約0.39ｍ秒で周波数変動が安定化されて定常振動に至る。実験に使用した等価定数は、帰還抵抗 R2 = 510 kΩ、 C2, C3, C4 = 10 pF. 水晶振動子の等価定数は、共振周波数 f1 = 32.768 kHz;
等価直列インダクタンスL1= 11.797 H、等価抵抗 R1 = 47.6 kΩ、等価直列静電容量 C1
= 2 fF、等価並列静電容量 C0 = 2.1 pFである。使用したIC1 と IC2は TC7SU04Fである。
【実施例２】
【００３７】
次に、実施例1と同様、図６の発振回路において、153kHzにおける水晶発振回路の回路
構成と高速起動について説明する。図13において、バイアス抵抗の違いによって結果が異なることが分かる。左側縦主軸は周波数で水晶振動子を取り付けた場合の発振周波数が十字線、0.75pFの静電容量で置き換えた場合の発振周波数が●、1pFの場合の発振周波数が
□、2pFとした場合の発振周波数が△で表されている。右側縦軸は励起時間○を表してい
る。水晶振動子の並列静電容量は0.67pFである。回路定数:バイアス抵抗R3、R4、R5、R6=5.6 kΩとした場合, R2=200から510 kΩ付近で最短励起時間が得られる。この例のように明確な最短励起時間が観察できない場合があるが、動作可能領域全領域において2重共振
による高速起動が発生する。
【００３８】
図14では、R3、R4、R5、R6=10 Ωでの結果を示す。左側縦主軸は周波数で水晶振動子を取り付けた場合の発振周波数が十字線、0.75pFの静電容量で置き換えた場合の発振周波数が●、右側縦軸は励起時間○を表している。この結果のように2重共振によって明確な最
短励起時間が観察できる場合がある。動作可能領域全領域において2重共振による高速起
動が発生するが、R2=530 kΩのとき明確な最短励起時間を与える。
【００３９】
図15は、153kHzの振動子の励起時の波形である。上側の輝跡の横軸は経過時間で200μsec/div.は示し、縦軸は出力電圧で任意のスケールである。下側の輝跡の横軸は経過時間
で20μsec/divを示し、縦軸は出力電圧で500mV/div.である。この結果のように、開始か
ら20μ秒後に電源電圧が加えられると、約10μ秒に初期振動が開始し、約0.4ｍ秒で周波
数変動が安定化されて定常発振に至る。
【００４０】
図16は、正弦波の高速起動を示す。上側輝跡の横軸は経過時間で200μsec/div.を示し
、縦軸は出力電圧で任意のスケールを示している。下側輝跡の横軸は経過時間で20μsec/divを表し、縦軸は出力電圧で500mV/div.である。正弦波の高速起動による励起で用いた
回路の回路定数は R3、R4、R5、R6= 5.6 kΩ、R2 = 270 kΩである。動作開始後の20μ秒後に電源電圧が加えられると、さらに40μ秒後に初期振動が励振され、500μ秒から1m秒
後に周波数が安定化され定常振動の発生に至る。
【００４１】
図17には図16の一部の拡大波形を示す。輝跡の横軸は経過時間で4 μsec/div、縦軸は
出力電圧で200mV/div.である。このような正弦波発振はインバータICの動作が線形領域で行われていることを示している。さらに付け加えると、IC2の出力における出力飽和は、
負性容量発生において動作上の問題にはならない。立ち上がりの速い前エッジを有するクロックパルスの発生が起きるために、論理回路の応用において有用である。
【技術分野】
【０００１】
圧電振動子を用いたセンシング向け、通信用の周波数基準、クロック信号に用いる発振器の発振回路に適用する。
【背景技術】
【０００２】
ピエゾ電気効果を利用した水晶振動子やセラミック振動子に代表される圧電振動の駆動回路は、圧電振動と負荷容量、動作点を決定する回路ならびにトランジスタＣＭＯS-集積回路などの能動素子によって構成されていて、圧電振動子の並列共振点と直列共振点の間の周波数領域において共振が起きる。共振開始には、能動素子の他、静電容量（キャパシタ）と電磁誘導（インダクタ）、振動の元となる信号間や雑音源が必要となるが、従来は共鳴振動領域において振動子側に発生する誘導リアクタンスと、駆動回路の容量性リアクタンスを共鳴させる方式が一般的であった。
【０００３】
これは一般にコルピッツ型、ピアース型発振回路（ゲート発振回路）と呼ばれる。発振開始には熱雑音によって生じている微小振動が共鳴を起こして一定の振幅に成長する必要があるため立ち上がりに１秒ほどの時間が必要であった。これに対して、もともと共振子側に存在している並列容量とインダクタンスを共鳴させることによって振動励起し、2重
の共振状態とすることによって短い時間で定常水晶発振が成立する。
【０００４】
特許文献１では、ＬＣ共振回路と水晶振動子を共振させる２重共振回路の低周波での実現において発振の高速起動が実現可能であるが、必要とされるＬの値は数ヘンリーから数十ヘンリーになるため、インダクタンス素子では小型発振回路の回路基板上への実装を実現できない。
【０００５】
本発明回路はこのインダクタンスを能動素子と静電容量、抵抗によって発生させた負性静電容量で置き換えたもので、小型の基板上に実装を可能としている。さらに、電源回路に挿入した抵抗によって、消費電流を抑え、能動素子の増幅率を最適化していることを特徴とする。
【０００６】
例えば、図18（特許文献２）では本発明によるゲイン調整のためのバイアス制御抵抗R
３、R４、R５、R６の電源回路への挿入が行われていない。インバータの出力電圧は電源
電圧により制限されるため、電源電圧を超えて電圧出力を駆動することは不可能である、回路各部の動作電圧が増幅動作中に非線形領域に入ってしまうために、線形領域の動作が必要な応用分野では動作不能な難点がある回路であることは明瞭である。この他の従来の発振回路においても共通している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特願2010-205580
【特許文献２】特開2007-181089公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
発振波形の歪みを小さくし、消費電流も少なく、また発振の起動時間が短く、外部の電源変動等に優れる、信頼性に優れる発振回路を提供する。
【課題を解決するための手段】
【０００９】
第1の発明は、第１と第２のロジックインバータを備えた圧電発振器において、第１のロ
ジックインバータの出力は第２のロジックインバータの入力に接続し、第１のコンデンサは圧電振動子と直列に接続し、片端を第１のロジックインバータの入力へ、片端を第２のロジックインバータの出力へ接続し、第１のロジックインバータの入力と出力の間に第１の抵抗を挿入し、第１のロジックインバータの入力と接地間へ第２のコンデンサ、第１のロジックインバータの出力と第２のロジックインバータ入力の接続点と接地間に第３のコンデンサ、第２のロジックインバータの出力と接地間に第４のコンデンサを挿入し、第１のロジックインバータの接地端子と接地間へ第２の抵抗を挿入し、第１のロジックインバータの電源端子と電源間へ第３の抵抗を挿入し、第２のロジックインバータの接地端子と接地間へ第４の抵抗を挿入し、第２のロジックインバータの電源端子と電源間へ第５の抵抗を挿入し、第３の抵抗の電源側と第５の抵抗の電源側を接続し外部電源の電源端子へ接続し、第２のコンデンサの接地側と第３のコンデンサの接地側と第４のコンデンサの接地側をそれぞれ外部電源の接地端子と接続し、電源と接地間に交流に対して短絡とするコンデンサを挿入することを特徴とする圧電発振器である。
【００１０】
なお、第１のコンデンサは主に発振周波数の可変を目的とするもので、可変を不要とする場合はショートして使用する。
第２、第３、第４のコンデンサはロジックインバータの入出力と接地間内部容量で置換することも可能である。また同コンデンサは電源に接続して使用することも可能である。
【００１１】
また、電源と接地間を短絡とするコンデンサは外部電源の内部で同等の処理がおこなわれている場合は不要である。
第２の発明は、圧電振動子の両端にコンデンサ、あるいはインダクタンス、あるいはコンデンサとインダクタの直列接続回路挿入することを特徴とする。
【００１２】
第３の発明は、発振回路と外部電源との間に電源の接・断のスイッチを設けた発振回路、及び同回路を使用することを特徴とする。
なお、スイッチは外部電源を断とすると同時に回路の電源と接地間を接とするスイッチ、あるいは同機能を設ける場合もある。さらに、外部よりスイッチを制御する入力を設ける場合もある。
【００１３】
まず本発明の回路が発振する条件を明確にする。
図１に本発明の発振回路ブロックを示す。Z1からZ4は２端子のインピーダンス回路を示す。 図２に同発明発振回路の等価発振回路-1を示す。インバータはPchMOSFETとNchMOSFETの１対で構成されるアンバッファータイプとし、それぞれ等価回路では定電流源として
表示される。またそれぞれのFETの相互コンダクタンスをｇｍで近似する。 Inverter-1の入力電位をVinとし、R3,R4=Rｆとする。RfによりInverterのコンダクタンスはNFB（NegativeFeed Back)により抑圧を受け、同コンダクタンスをgｍｆとする。同図より（１）、（2）、（3）式を得る。
【００１４】
同じくInverter-2の入力電位をVgとし、 R５,R６=RｆとすることでRfによりNFBを受ける
コンダクタンスをｇｍｆとすると（4）式を得る。
【００１５】
(3),(4)式より図2の等価発振回路-1は図3の等価発振回路-2へできる。
図3へキルヒホッフの法則を適応し(5)(6)(7)式を得る。
【００１６】
(7)式へ(5)式を導入し(8)式、同式を(6)式へ導入し(9)式を得る。ここで複素コンダクタ
ンスGMを規定し（10）式を得る。
【００１７】
【００１８】
さらに、（11）式の関係より(12) (13)式を得る。
【００１９】
さらに、図3より（14）式を得る。（15）式の設定を行い、(12)(13)式を(14)式へ代入し(16)式を得る。同式を変形し(17)式を得る。
【００２０】
（18）式の設定を行い、Z2を除く回路インピーダンスをZcc とし(19)式を得、(17)式へ代入し(20)式を得る。
ここで(21)式の変換を行い(20)式へ代入した
【００２１】
。（19)式に示す等価回路抵抗Rcc、及び等価回路リアクタンスXcc より等価回路インダク
タンスLcc、等価回路容量Ccc を(22)式に示す。即ち図3の等価回路-2は図4の等価回路-3
に変換される。
【００２２】
また、Gmに(23)式の変換を行い,(18)式の設定を(10)式へ代入し(24)式を得る。
【００２３】
さらに、(15)式に示すZcに(21)、（24）式を代入し、(25)式を得る。
【００２４】
振動子の振動母体はL1・C1・R1のMotion arm とすることでき、（C０＋Cy）及びCｘ を
回路側へ含め合成し、図5に示す等価回路-4を得る。発振起動を促す合成等価抵抗Rcciは(26)式、合成等価容量Ccci及びLcciの関係は(27)式に得る。
【００２５】
図5より発振回路の発振条件として、抵抗条件として（28）式、周波数条件として（29）
式を得る。即ち（28）、（29）式を満足することで発明回路が発振することが解る。
【発明の効果】
【００２６】
本発明に示す様な発振回路の構成を行うことにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクタを用いること無く誘導性の範囲まで大きくすることができる。
【００２７】
さらに、インバータの電源及び接地端子に抵抗を挿入することにより回路電流を低下できる。
また、CR（リアクタンス）発振の発振周波数を振動子の共振周波数に一致させることで非常に早い起動特性を得ることができる。
【００２８】
本発明回路は低電流で高速起動を必要とするセンシング回路、また、移動体通信用の同期用発振回路に特に大きな効果を与える。
【図面の簡単な説明】
【００２９】
【図１】本発明の発振回路ブロック
【図２】本発明の等価発振回路-1
【図３】本発明の等価発振回路-2
【図４】本発明の等価発振回路-3
【図５】本発明の等価発振回路-4
【図６】本発明の発振回路-1
【図７】本発明の発振回路-2
【図８】本発明の発振回路-3
【図９】負性抵抗と負性静電容量の発生する周波数領域
【図１０】IC1とIC2の近似電流源のゲインに対する負性抵抗の依存性
【図１１】32.768kHzの水晶振動子の励起時間ならびに等価キャパシタンスで置き換えた場合の発振周波数
【図１２】水晶発振回路の発振開始時の波形例
【図１３】153kHzの水晶振動子の励起時間ならびに等価キャパシタンスで置き換えた場合の発振周波数
【図１４】R3、R4、R5、R6=10 Ωでの結果
【図１５】153kHzの振動子の励起時の波形例
【図１６】正弦波の高速起動
【図１７】正弦波の高速起動（拡大図）
【図１８】従来の発振回路例
【発明を実施するための形態】
【００３０】
図６に本発明の発振回路-1を示す。図２、図３に示すインピーダンスZ１、Z3、Z4はそ
れぞれC2、C3、C4に対応する。Z2は振動子（Xtal）とコンデンサCｘの直列回路に対応す
る。C5、C6は電源（Vcc)と接地（Gnd)間を交流に対して短絡するパスコンデンサ、C7は出力とのカップリングコンデンサで、直流を必要とする場合はショートする。
【００３１】
図７に本発明の発振回路-2を示す。振動子（Xtal）と並列にコンデンサCyを接続、さらにCxを直列に接続した回路に変換した。
図８に本発明の発振回路-3を示す。スイッチ（SW）を設け、外部より同SWの制御入力を用意する。
【実施例１】
【００３２】
図６の発振回路-1を用いて、32.768kHzの音叉型水晶振動子の励振を行い、高速励起を
行うことができた。R3、R4、R5、R6はバイアス抵抗、R2は帰還抵抗である。C2、C3、C4は負性抵抗の発生のために必要な静電容量で、C2, C3,C4＝10 pF; 電源回路に挿入されているC5、C6はパスキャパシター。ここでC5 ＝ 0.1 μF; C6 ＝ 10 μFである。バイアス抵
抗R3、R4、R5、R6と 帰還抵抗R2 は最適条件の探索のために調整した。このときのIC1 とIC2 はTC7SHU04F; バイアス電圧はVcc = 3 Vである。
【００３３】
次に負性抵抗と負性静電容量の発生する周波数領域を図９に示す。計算に用いた等価定数は、C2、C3 ＝ 14 pF, C4 ＝ 18 pF, R2＝ 1.9 MΩ, IC1とIC2のゲインgmf = 4 μA/V,
水晶振動子の等価定数の静電容量C0 = 1.14 pF, 回路の浮遊静電容量Cs = 1 pFとした。以上のように、32.768kHzにおいて負性抵抗が局所的な最大値を示し、回路定数が最適化
されていることを示している。
【００３４】
次にIC1とIC2の近似電流源のゲインに対する負性抵抗の依存性を図10に示す。計算に用いた等価定数は、C2と C3 は 14 pF; C4 は 8 pF; R2 は 200 kΩ; 振動子の等価定数の
静電容量C0 ＝ 1.14 pF; 回路の浮遊容量Cs ＝ 1 pFとした。共鳴周波数 fr = 32.768 kHzである。4.1μA/Vにおいて負性抵抗が最大値になるため、回路が最適化されていること
が分かる。
【００３５】
図11は、32.768kHzの水晶振動子の励起時間ならびに等価キャパシタンスで置き換えた
場合の発振周波数を示している。横主軸は帰還抵抗R2、左側縦主軸は周波数、水晶振動子を取り付けた場合の振動数を十字線、並列静電容量に等しいセラミックキャパシターで置き換えた場合の発振周波数●を示している。右側縦軸は起動時間○を示している。
帰還抵抗R2が2.3MΩ付近で起動時間が最短となることを示している。
【００３６】
図12は、水晶発振回路の発振開始時の波形の典型的な例を示している。縦軸スケールは電圧で200miv/div.横軸スケールは時間100μs/divである。この例のように、開始より100μ秒後に電源電圧が加えられると、さらに約50μ秒後に初期振動が開始、約0.39ｍ秒で周波数変動が安定化されて定常振動に至る。実験に使用した等価定数は、帰還抵抗 R2 = 510 kΩ、 C2, C3, C4 = 10 pF. 水晶振動子の等価定数は、共振周波数 f1 = 32.768 kHz;
等価直列インダクタンスL1= 11.797 H、等価抵抗 R1 = 47.6 kΩ、等価直列静電容量 C1
= 2 fF、等価並列静電容量 C0 = 2.1 pFである。使用したIC1 と IC2は TC7SU04Fである。
【実施例２】
【００３７】
次に、実施例1と同様、図６の発振回路において、153kHzにおける水晶発振回路の回路
構成と高速起動について説明する。図13において、バイアス抵抗の違いによって結果が異なることが分かる。左側縦主軸は周波数で水晶振動子を取り付けた場合の発振周波数が十字線、0.75pFの静電容量で置き換えた場合の発振周波数が●、1pFの場合の発振周波数が
□、2pFとした場合の発振周波数が△で表されている。右側縦軸は励起時間○を表してい
る。水晶振動子の並列静電容量は0.67pFである。回路定数:バイアス抵抗R3、R4、R5、R6=5.6 kΩとした場合, R2=200から510 kΩ付近で最短励起時間が得られる。この例のように明確な最短励起時間が観察できない場合があるが、動作可能領域全領域において2重共振
による高速起動が発生する。
【００３８】
図14では、R3、R4、R5、R6=10 Ωでの結果を示す。左側縦主軸は周波数で水晶振動子を取り付けた場合の発振周波数が十字線、0.75pFの静電容量で置き換えた場合の発振周波数が●、右側縦軸は励起時間○を表している。この結果のように2重共振によって明確な最
短励起時間が観察できる場合がある。動作可能領域全領域において2重共振による高速起
動が発生するが、R2=530 kΩのとき明確な最短励起時間を与える。
【００３９】
図15は、153kHzの振動子の励起時の波形である。上側の輝跡の横軸は経過時間で200μsec/div.は示し、縦軸は出力電圧で任意のスケールである。下側の輝跡の横軸は経過時間
で20μsec/divを示し、縦軸は出力電圧で500mV/div.である。この結果のように、開始か
ら20μ秒後に電源電圧が加えられると、約10μ秒に初期振動が開始し、約0.4ｍ秒で周波
数変動が安定化されて定常発振に至る。
【００４０】
図16は、正弦波の高速起動を示す。上側輝跡の横軸は経過時間で200μsec/div.を示し
、縦軸は出力電圧で任意のスケールを示している。下側輝跡の横軸は経過時間で20μsec/divを表し、縦軸は出力電圧で500mV/div.である。正弦波の高速起動による励起で用いた
回路の回路定数は R3、R4、R5、R6= 5.6 kΩ、R2 = 270 kΩである。動作開始後の20μ秒後に電源電圧が加えられると、さらに40μ秒後に初期振動が励振され、500μ秒から1m秒
後に周波数が安定化され定常振動の発生に至る。
【００４１】
図17には図16の一部の拡大波形を示す。輝跡の横軸は経過時間で4 μsec/div、縦軸は
出力電圧で200mV/div.である。このような正弦波発振はインバータICの動作が線形領域で行われていることを示している。さらに付け加えると、IC2の出力における出力飽和は、
負性容量発生において動作上の問題にはならない。立ち上がりの速い前エッジを有するクロックパルスの発生が起きるために、論理回路の応用において有用である。
【特許請求の範囲】
【請求項１】
第１と第２のロジックインバータを備えた圧電発振器において、
第１のロジックインバータの出力は第２のロジックインバータの入力に接続し、
第１のコンデンサは圧電振動子と直列に接続し、片端を第１のロジックインバータの入力へ、片端を第２のロジックインバータの出力へ接続し、
第１のロジックインバータの入力と出力の間に第１の抵抗を挿入し、
第１のロジックインバータの入力と接地間へ第２のコンデンサ、第１のロジックインバータの出力と第２のロジックインバータ入力の接続点と接地間に第３のコンデンサ、第２のロジックインバータの出力と接地間に第４のコンデンサを挿入し、
第１のロジックインバータの接地端子と接地間へ第２の抵抗を挿入し、
第１のロジックインバータの電源端子と電源間へ第３の抵抗を挿入し、
第２のロジックインバータの接地端子と接地間へ第４の抵抗を挿入し、
第２のロジックインバータの電源端子と電源間へ第５の抵抗を挿入し、
第３の抵抗の電源側と第５の抵抗の電源側を接続し外部電源の電源端子へ接続し、
第２のコンデンサの接地側と第３のコンデンサの接地側と第４のコンデンサの接地側をそれぞれ外部電源の接地端子と接続し、
電源と接地間に交流に対して短絡とするコンデンサを挿入することを特徴とする圧電発振器。
【請求項２】
圧電振動子の両端にコンデンサ、あるいはインダクタンス、あるいはコンデンサとインダクタの直列接続回路挿入することを特徴とする請求項１に記載の圧電発振器。
【請求項３】
発振回路と外部電源との間に電源の接・断のスイッチを設けた発振回路、及び同回路を使用することを特徴とする請求項１および2に記載の圧電発振器。
【請求項１】
第１と第２のロジックインバータを備えた圧電発振器において、
第１のロジックインバータの出力は第２のロジックインバータの入力に接続し、
第１のコンデンサは圧電振動子と直列に接続し、片端を第１のロジックインバータの入力へ、片端を第２のロジックインバータの出力へ接続し、
第１のロジックインバータの入力と出力の間に第１の抵抗を挿入し、
第１のロジックインバータの入力と接地間へ第２のコンデンサ、第１のロジックインバータの出力と第２のロジックインバータ入力の接続点と接地間に第３のコンデンサ、第２のロジックインバータの出力と接地間に第４のコンデンサを挿入し、
第１のロジックインバータの接地端子と接地間へ第２の抵抗を挿入し、
第１のロジックインバータの電源端子と電源間へ第３の抵抗を挿入し、
第２のロジックインバータの接地端子と接地間へ第４の抵抗を挿入し、
第２のロジックインバータの電源端子と電源間へ第５の抵抗を挿入し、
第３の抵抗の電源側と第５の抵抗の電源側を接続し外部電源の電源端子へ接続し、
第２のコンデンサの接地側と第３のコンデンサの接地側と第４のコンデンサの接地側をそれぞれ外部電源の接地端子と接続し、
電源と接地間に交流に対して短絡とするコンデンサを挿入することを特徴とする圧電発振器。
【請求項２】
圧電振動子の両端にコンデンサ、あるいはインダクタンス、あるいはコンデンサとインダクタの直列接続回路挿入することを特徴とする請求項１に記載の圧電発振器。
【請求項３】
発振回路と外部電源との間に電源の接・断のスイッチを設けた発振回路、及び同回路を使用することを特徴とする請求項１および2に記載の圧電発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−１７５３９７（Ｐ２０１２−１７５３９７Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３５２３１（Ｐ２０１１−３５２３１）
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（３０４０２３９９４）国立大学法人山梨大学 (223)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（３０４０２３９９４）国立大学法人山梨大学 (223)
【Ｆターム（参考）】
[ Back to top ]