多段差動増幅器
【課題】高出力増幅器のような高飽和特性が要求される差動増幅器において、入力信号の同相成分を除去する機能を改善し、差動利得特性の劣化を防止する。
【解決手段】半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いる。
【解決手段】半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、地上マイクロ波通信、移動体通信等の高周波に使用される送信用の多段差動増幅器に関するものである。
【背景技術】
【０００２】
図６は例えば「アナログ電子回路」に記述されている差動増幅回路の交流等価回路を示す。この図で、１００と１０１は入力信号、１０２と１０３は入力整合回路素子の抵抗成分ｒｉ、１０４と１０５は差動増幅回路を構成する半導体増幅素子のベース抵抗ｒｂ、１０６と１０７は差動増幅回路を構成する半導体増幅素子のエミッタ抵抗ｒｅ、１０８はエミッタに接続される電流源等のインピーダンスＲｅ、１０９と１１０は差動増幅回路を構成する半導体増幅素子の電流源、１１１と１１２は差動増幅回路を構成する半導体増幅素子のコレクタ抵抗ｒｃ、１１３と１１４は出力端子である。
【０００３】
次に動作について説明する。入力信号１００と入力信号１０１から入力された信号はそれぞれ入力整合回路素子１０２及び入力整合回路素子１０３の抵抗を介して差動増幅回路を構成する半導体増幅素子に入力される。半導体増幅素子に入力された信号は出力端子１１３及び出力端子１１４から出力される。
【０００４】
ここで、差動増幅器の同相除去比を定義して、差動増幅器の利得特性に関する検討を行う。
入力信号１００の電圧をｖ１、入力信号１０１の電圧をｖ２、出力端子１１３の電圧をｖ３、出力端子１１４の電圧をｖ４、入力信号１００に接続される半導体増幅素子のベース電流をｉｂ１、入力信号１０１に接続される半導体増幅素子のベース電流をｉｂ２、半導体増幅素子の電流増幅率をβと定義すると、ｖ１及びｖ２は以下のようになる。
ｖ１=｛ｒｉ+ｒｂ+(1+β)(ｒｅ+Ｒｅ)｝・ｉｂ１+(1+β)・Ｒｅｉｂ２ ・・・ (1)
ｖ２=｛ｒｉ+ｒｂ+(1+β)(ｒｅ+Ｒｅ)｝・ｉｂ２+(1+β)・Ｒｅｉｂ１ ・・・ (2)
また、ｖ３及びｖ４は以下のようになる。
ｖ３=-β・ｒｃ・ｉｂ１ ・・・ (3)
ｖ４=-β・ｒｃ・ｉｂ２ ・・・ (4)
差動利得Ａｄと同相利得Ａｃを以下のように定義すると
Ａｄ=(ｖ３-ｖ４)/(ｖ１-ｖ２) ・・・ (5)
Ａｃ=(ｖ３+ｖ４)/(ｖ１+ｖ２) ・・・ (6)
同相除去比Ａｄ/Ａｃは(1)から(6)を用いて以下のようにあらわされる。
Ａｄ/Ａｃ=1+2(1+β)・Ｒｅ/Ｒｉｅ ・・・ (7)
ここでＲｉｅはｒｉ+ｒｂ+(1+β) ｒｅである。(7)式より同相除去比を大きくするにはエミッタに接続される電流源等のインピーダンス１０８の値Ｒｅを大きくすればよく、このため、通常電流源等のハイインピーダンス素子が接続される。
【０００５】
【非特許文献１】藤井信生著「アナログ電子回路」（株）昭晃堂、平成５年１２月２０日、p.120-123
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の電流源等のハイインピーダンス素子をエミッタに接続する従来例の差動増幅器では、大信号動作時においても電流が増加しないため高飽和特性を実現することができない。従って、高出力増幅器のような高飽和特性が要求される回路においては、インピーダンスＲｅを有する素子は接続せず、直接接地する構成がとられることがある。その場合、同相除去比は(7)式より１となり、例えば入力信号に同相成分が含まれている場合にも同相成分を除去する機能は働かず差動利得特性は劣化してしまうという問題点があった。
【０００７】
この発明は、上記のような問題点を解決するためになされたもので、地上マイクロ波通信、移動体通信等に使用される多段差増増幅器において、高利得特性を実現することを目的としている。
【課題を解決するための手段】
【０００８】
この発明に係る多段差動増幅器は、半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いる。
【発明の効果】
【０００９】
この発明によれば、入力バイアスフィード素子のインピーダンスが差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、入力信号のアンバランスの影響をうけにくくし、高利得特性を実現することが可能となる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１を示す多段差動増幅器のブロック図であり、１と２は入力端子、３と４は最前段増幅器の直流阻止容量、５と６は最前段増幅器を構成するＢＪＴ（バイポーラジャンクショントランジスタ）や、ＨＢＴ（ヘテロジャンクションバイポーラトランジスタ）などの半導体増幅素子、７と８は最前段増幅器のベースバイアスフィード素子、９と１０は最前段増幅器のコレクタバイアスフィード素子、１１はベース電源、１２はコレクタ電源であり、これらにより最前段増幅器１５はを構成している。１６は２段目増幅器、１７は最終段増幅器であり、それぞれその構成は概ね最前段増幅器１５と同じである。１３と１４は最終段増幅器１７の出力端子であり、かつ多段差動増幅器の出力端子である。
【００１１】
次に動作について説明する。入力端子１と入力端子２から入力された高周波信号は直流阻止容量３及び直流阻止容量４を介して半導体増幅素子５と半導体増幅素子６にそれぞれ入力される。半導体増幅素子５と半導体増幅素子６により増幅された信号は２段目増幅器１６、さらに最終段増幅器１７で増幅され、出力端子１３と出力端子１４より出力される。
【００１２】
図１に示す最前段増幅器１５においてはコレクタバイアスフィード素子９及びコレクタバイアスフィード素子１０はインダクタによって構成されている。これは大信号動作時にもコレクタ電圧を降下させずに高飽和特性を実現するためである。
【００１３】
コレクタバイアスフィード素子９及びコレクタバイアスフィード素子１０の入力インピーダンスの絶対値をＲｉｎ１、図１では抵抗によって構成されているベースバイアスフィード素子７及びベースバイアスフィード素子８のインピーダンスをＲｂ１とする。
【００１４】
図２は入力信号アンバランス量による利得特性変化量の関係を計算した結果である。図２(a)はＲｂ１＝５０ohm，(b)はＲｂ１＝５００ohmでの計算結果であり、Ｒｉｎ１は１kohmである。図２より、Ｒｂ１が大きいほど、入力信号にアンバランスが生じた場合の利得変化量が小さいことが分かる。入力信号の位相アンバランスが２０度と仮定し、利得低下量を１dBに抑えるためには、Ｒｂ１＝５００ohmまでベースバイアスフィード素子のインピーダンスを増加させる必要がある。
【００１５】
図３は入力信号アンバランス量と出力信号のアンバランス量の関係を計算した結果である。図３(a)はＲｂ１＝５０ohm、(b)はＲｂ１＝５００ohmでの計算結果である。図３より、Ｒｂ１が大きいほど、入力信号にアンバランスが生じた場合にも出力信号のアンバランス量に与える影響は小さいことが分かり、Ｒｂ１＝５００ohmまでベースバイアスフィード素子のインピーダンスを増加させる必要がある。
【００１６】
以上の結果からベースバイアスフィード素子７及びベースバイアスフィード素子８のインピーダンスをＲｂ１は、コレクタバイアスフィード素子９及びコレクタバイアスフィード素子１０の入力インピーダンスの絶対値Ｒｉｎ１に対し (8)式のように設定される必要がある。
Ｒｂ１ > Ｒｉｎ１/2 ・・・・・ (8)
【００１７】
以上のように実施の形態１によれば、ベースバイアスフィード素子のインピーダンスが差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、入力信号のアンバランスの影響をうけにくくし、高利得特性を実現することが可能となる。
【００１８】
さらに、最前段増幅器１５のベースバイアスフィード素子のインピーダンスが差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上に設定されることによって、増幅器内部で生じるアンバランス量を低減することが可能となり、多段化した場合にも後段の増幅器に及ぼす影響が低減でき、高利得特性を実現することが可能となる。
【００１９】
実施の形態２．
図４はこの発明の実施の形態２を示す多段差動増幅器のブロック図であり、２１と２２は最終段増幅器１７の入力部における直流阻止容量、３１と３２は最終段増幅器１７の出力部における直流阻止容量、２３と２４は最終段増幅器１７を構成するＢＪＴや、ＨＢＴなどの半導体増幅素子、２５と２６は最終段増幅器１７のベースバイアスフィード素子、２７と２８は最終段増幅器１７のコレクタバイアスフィード素子、２９は最終段増幅器１７のベース電源、３０は最終段増幅器１７のコレクタ電源であり、図１と同符号の最前段増幅器１５の素子に関しては説明を省略する。
【００２０】
次に動作について説明する。入力端子１と入力端子２から入力された高周波信号は最前段増幅器１５及び２段目増幅器１６で増幅され、さらに最終段増幅器１７の直流阻止容量２１と２２を介して、最終段増幅器１７を構成する半導体増幅素子２３と２４に入力される。半導体増幅素子２３と２４により増幅された信号は、直流阻止容量３１と３２を介して出力端子１３と１４より出力される。
【００２１】
図４に示す多段差動増幅器においてはコレクタバイアスフィード素子２７及び２８はインダクタによって構成されている。これは大信号動作時にもコレクタ電圧を降下させずに高飽和特性を実現するためである。
【００２２】
最前段増幅器１５のコレクタバイアスフィード素子９及び１０の入力インピーダンスのコレクタバイアスフィード素子２７及び２８のインピーダンスの絶対値をＲｉｎ１、図４では抵抗によって構成されている最前段増幅器１５のベースバイアスフィード素子７及び８のインピーダンスＲｂ１とする。ここで、Ｒｂ１は上記(8)式のように設定される。
【００２３】
さらに、最終段増幅器１７の半導体増幅素子２３と２４の入力インピーダンスであるの絶対値をＲｉｎｆ、図４では抵抗によって構成されている最終段増幅器１７のベースバイアスフィード素子２５及び２６のインピーダンスＲｂｆとする。ここで、Ｒｂｆは(9)式のように設定される。
Ｒｂｆ < Ｒｉｎｆ/5 ・・・・・ (9)
【００２４】
以上のように実施の形態２によれば、最前段増幅器１５のベースバイアスフィード素子のインピーダンスが最前段増幅器１５を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、入力信号のアンバランスの影響をうけにくくし、高利得特性を実現することが可能となる。
【００２５】
さらに、最前段増幅器１５のベースバイアスフィード素子のインピーダンスが最前段増幅器１５の差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、増幅器内部で生じるアンバランス量を低減することが可能となり、多段化した場合にも後段の増幅器に及ぼす影響が低減でき、高利得特性を実現することが可能となる。
【００２６】
さらにまた、最終段増幅器のベースバイアスフィード素子のインピーダンスが最終段増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/5以下に設定されることによって、大信号動作時にもベース電流増加に伴うベース電圧降下が生じず高飽和特性を実現することが可能となる。
【００２７】
実施の形態３．
図５はこの発明の実施の形態３を示す多段差動増幅器のブロック図であり、３３と３４は２段目増幅器１６を構成する半導体増幅素子、３５と３６は２段目増幅器１６のベースバイアスフィード素子であり、図４と同符号の最前段増幅器１５の各素子およびに最終段増幅器１７の各素子に関しては説明を省略する。
【００２８】
次に動作について説明する。入力端子１と２から入力された高周波信号は最前段増幅器１５、２段目増幅器１６、及び最終段増幅器１７で増幅され出力端子１３と１４より出力される。
【００２９】
この実施の形態３では実施の形態２における構成、即ち最前段増幅器１５のベースバイアスフィード素子のインピーダンスが最前段増幅器１５を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることと最終段増幅器のベースバイアスフィード素子のインピーダンスが最終段増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/5以下に設定されることに加え、各段増幅器の半導体増幅素子のトランジスタサイズと各段増幅器のベースバイアスフィード素子のインピーダンスとの関係を規制するものである。
【００３０】
以下、各段増幅器の半導体増幅素子のトランジスタサイズと各段増幅器のベースバイアスフィード素子のインピーダンスとの関係を説明する。
最前段増幅器１５の半導体増幅素子５のトランジスタサイズをＳ１、２段目増幅器１６の半導体増幅素子３３のトランジスタサイズをＳ２、最終段増幅器１７の半導体増幅素子２３のトランジスタサイズをＳｆとする。また、図５では抵抗によって構成されている２段目増幅器１６ベースバイアスフィード素子３５及び３６のインピーダンス値をＲｂ２とする。
ここで、Ｒｂ１、Ｒｂ２、及びＲｂｆは(10)、(11)式の関係を満たすように設定する。
Ｒｂ１/Ｒｂ２ > Ｓ２/Ｓ１ ・・・・・ (10)
Ｒｂ２/Ｒｂｆ > Ｓｆ/Ｓ２ ・・・・・ (11)
なお、Ｒｂ１は上述の最前段増幅器１５のベースバイアスフィード素子７及びベースバイアスフィード素子８のインピーダンス、Ｒｂｆは最終段増幅器１７のベースバイアスフィード素子２５及び２６のインピーダンスである。
【００３１】
即ち、現段差動増幅器のベースバイアスフィード素子のインピーダンスと前段の差動増幅器のベースバイアスフィード素子のインピーダンスとの比は、現段差動増幅器の半導体増幅素子のトランジスタサイズと前段の差動増幅器の半導体増幅素子のトランジスタサイズとの逆数比よりも大きくし、かつ次段（最終段）の差動増幅器のベースバイアスフィード素子のインピーダンスと現段の差動増幅器のベースバイアスフィード素子のインピーダンスとの比は、次段の差動増幅器の半導体増幅素子のトランジスタサイズと現段の差動増幅器の半導体増幅素子のトランジスタサイズとの逆数比よりも大きくする。
つまり、隣接される増幅器を構成する半導体素子間のサイズの逆数比以上に、隣接される増幅器の入力バイアス回路のフィード素子間のインピーダンス比をもたせる構成とする。
【００３２】
以上のように実施の形態３によれば、実施の形態１及び２と同様な理由から、入力信号のアンバランスの影響をうけにくくし高利得特性を実現することが可能となるとともに、 高飽和特性を実現することが可能となり、さらに隣り合う差動増幅器の半導体素子のサイズの逆数比以上に、各段増幅器の入力バイアス回路のフィード素子のインピーダンス比をもたせることにより、さらなる高飽和特性を実現することができる。
【産業上の利用可能性】
【００３３】
地上マイクロ波通信や移動体通信等のDSRC（Dedicated Short Range Communications：狭域通信）システムに用いられる多段差動増幅器に適用される。
【図面の簡単な説明】
【００３４】
【図１】この発明の実施の形態１を示す多段差増増幅器のブロック図である。
【図２】実施の形態１を説明する利得特性計算結果の特性図である。
【図３】実施の形態１を説明する出力信号計算結果の特性図である。
【図４】実施の形態２を示す多段差増増幅器のブロック図である。
【図５】実施の形態３を示す多段差増増幅器のブロック図である。
【図６】従来例の差動増幅器の交流等価回路図である。
【符号の説明】
【００３５】
１、２；入力端子、３、４、２１、２２、３１、３２；直流阻止容量、５、６、２３、２４、３３、３４；半導体増幅素子、７、８、２５、２６、３５、３６；ベースバイアスフィード素子、９、１０、２７、２８；コレクタバイアスフィード素子、１１、２９；ベース電源、１２、３０；コレクタ電源、１３、１４；出力端子、１５；最前段増幅器、１６；２段目増幅器、１７；最終段増幅器。
【技術分野】
【０００１】
この発明は、地上マイクロ波通信、移動体通信等の高周波に使用される送信用の多段差動増幅器に関するものである。
【背景技術】
【０００２】
図６は例えば「アナログ電子回路」に記述されている差動増幅回路の交流等価回路を示す。この図で、１００と１０１は入力信号、１０２と１０３は入力整合回路素子の抵抗成分ｒｉ、１０４と１０５は差動増幅回路を構成する半導体増幅素子のベース抵抗ｒｂ、１０６と１０７は差動増幅回路を構成する半導体増幅素子のエミッタ抵抗ｒｅ、１０８はエミッタに接続される電流源等のインピーダンスＲｅ、１０９と１１０は差動増幅回路を構成する半導体増幅素子の電流源、１１１と１１２は差動増幅回路を構成する半導体増幅素子のコレクタ抵抗ｒｃ、１１３と１１４は出力端子である。
【０００３】
次に動作について説明する。入力信号１００と入力信号１０１から入力された信号はそれぞれ入力整合回路素子１０２及び入力整合回路素子１０３の抵抗を介して差動増幅回路を構成する半導体増幅素子に入力される。半導体増幅素子に入力された信号は出力端子１１３及び出力端子１１４から出力される。
【０００４】
ここで、差動増幅器の同相除去比を定義して、差動増幅器の利得特性に関する検討を行う。
入力信号１００の電圧をｖ１、入力信号１０１の電圧をｖ２、出力端子１１３の電圧をｖ３、出力端子１１４の電圧をｖ４、入力信号１００に接続される半導体増幅素子のベース電流をｉｂ１、入力信号１０１に接続される半導体増幅素子のベース電流をｉｂ２、半導体増幅素子の電流増幅率をβと定義すると、ｖ１及びｖ２は以下のようになる。
ｖ１=｛ｒｉ+ｒｂ+(1+β)(ｒｅ+Ｒｅ)｝・ｉｂ１+(1+β)・Ｒｅｉｂ２ ・・・ (1)
ｖ２=｛ｒｉ+ｒｂ+(1+β)(ｒｅ+Ｒｅ)｝・ｉｂ２+(1+β)・Ｒｅｉｂ１ ・・・ (2)
また、ｖ３及びｖ４は以下のようになる。
ｖ３=-β・ｒｃ・ｉｂ１ ・・・ (3)
ｖ４=-β・ｒｃ・ｉｂ２ ・・・ (4)
差動利得Ａｄと同相利得Ａｃを以下のように定義すると
Ａｄ=(ｖ３-ｖ４)/(ｖ１-ｖ２) ・・・ (5)
Ａｃ=(ｖ３+ｖ４)/(ｖ１+ｖ２) ・・・ (6)
同相除去比Ａｄ/Ａｃは(1)から(6)を用いて以下のようにあらわされる。
Ａｄ/Ａｃ=1+2(1+β)・Ｒｅ/Ｒｉｅ ・・・ (7)
ここでＲｉｅはｒｉ+ｒｂ+(1+β) ｒｅである。(7)式より同相除去比を大きくするにはエミッタに接続される電流源等のインピーダンス１０８の値Ｒｅを大きくすればよく、このため、通常電流源等のハイインピーダンス素子が接続される。
【０００５】
【非特許文献１】藤井信生著「アナログ電子回路」（株）昭晃堂、平成５年１２月２０日、p.120-123
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の電流源等のハイインピーダンス素子をエミッタに接続する従来例の差動増幅器では、大信号動作時においても電流が増加しないため高飽和特性を実現することができない。従って、高出力増幅器のような高飽和特性が要求される回路においては、インピーダンスＲｅを有する素子は接続せず、直接接地する構成がとられることがある。その場合、同相除去比は(7)式より１となり、例えば入力信号に同相成分が含まれている場合にも同相成分を除去する機能は働かず差動利得特性は劣化してしまうという問題点があった。
【０００７】
この発明は、上記のような問題点を解決するためになされたもので、地上マイクロ波通信、移動体通信等に使用される多段差増増幅器において、高利得特性を実現することを目的としている。
【課題を解決するための手段】
【０００８】
この発明に係る多段差動増幅器は、半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いる。
【発明の効果】
【０００９】
この発明によれば、入力バイアスフィード素子のインピーダンスが差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、入力信号のアンバランスの影響をうけにくくし、高利得特性を実現することが可能となる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１を示す多段差動増幅器のブロック図であり、１と２は入力端子、３と４は最前段増幅器の直流阻止容量、５と６は最前段増幅器を構成するＢＪＴ（バイポーラジャンクショントランジスタ）や、ＨＢＴ（ヘテロジャンクションバイポーラトランジスタ）などの半導体増幅素子、７と８は最前段増幅器のベースバイアスフィード素子、９と１０は最前段増幅器のコレクタバイアスフィード素子、１１はベース電源、１２はコレクタ電源であり、これらにより最前段増幅器１５はを構成している。１６は２段目増幅器、１７は最終段増幅器であり、それぞれその構成は概ね最前段増幅器１５と同じである。１３と１４は最終段増幅器１７の出力端子であり、かつ多段差動増幅器の出力端子である。
【００１１】
次に動作について説明する。入力端子１と入力端子２から入力された高周波信号は直流阻止容量３及び直流阻止容量４を介して半導体増幅素子５と半導体増幅素子６にそれぞれ入力される。半導体増幅素子５と半導体増幅素子６により増幅された信号は２段目増幅器１６、さらに最終段増幅器１７で増幅され、出力端子１３と出力端子１４より出力される。
【００１２】
図１に示す最前段増幅器１５においてはコレクタバイアスフィード素子９及びコレクタバイアスフィード素子１０はインダクタによって構成されている。これは大信号動作時にもコレクタ電圧を降下させずに高飽和特性を実現するためである。
【００１３】
コレクタバイアスフィード素子９及びコレクタバイアスフィード素子１０の入力インピーダンスの絶対値をＲｉｎ１、図１では抵抗によって構成されているベースバイアスフィード素子７及びベースバイアスフィード素子８のインピーダンスをＲｂ１とする。
【００１４】
図２は入力信号アンバランス量による利得特性変化量の関係を計算した結果である。図２(a)はＲｂ１＝５０ohm，(b)はＲｂ１＝５００ohmでの計算結果であり、Ｒｉｎ１は１kohmである。図２より、Ｒｂ１が大きいほど、入力信号にアンバランスが生じた場合の利得変化量が小さいことが分かる。入力信号の位相アンバランスが２０度と仮定し、利得低下量を１dBに抑えるためには、Ｒｂ１＝５００ohmまでベースバイアスフィード素子のインピーダンスを増加させる必要がある。
【００１５】
図３は入力信号アンバランス量と出力信号のアンバランス量の関係を計算した結果である。図３(a)はＲｂ１＝５０ohm、(b)はＲｂ１＝５００ohmでの計算結果である。図３より、Ｒｂ１が大きいほど、入力信号にアンバランスが生じた場合にも出力信号のアンバランス量に与える影響は小さいことが分かり、Ｒｂ１＝５００ohmまでベースバイアスフィード素子のインピーダンスを増加させる必要がある。
【００１６】
以上の結果からベースバイアスフィード素子７及びベースバイアスフィード素子８のインピーダンスをＲｂ１は、コレクタバイアスフィード素子９及びコレクタバイアスフィード素子１０の入力インピーダンスの絶対値Ｒｉｎ１に対し (8)式のように設定される必要がある。
Ｒｂ１ > Ｒｉｎ１/2 ・・・・・ (8)
【００１７】
以上のように実施の形態１によれば、ベースバイアスフィード素子のインピーダンスが差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、入力信号のアンバランスの影響をうけにくくし、高利得特性を実現することが可能となる。
【００１８】
さらに、最前段増幅器１５のベースバイアスフィード素子のインピーダンスが差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上に設定されることによって、増幅器内部で生じるアンバランス量を低減することが可能となり、多段化した場合にも後段の増幅器に及ぼす影響が低減でき、高利得特性を実現することが可能となる。
【００１９】
実施の形態２．
図４はこの発明の実施の形態２を示す多段差動増幅器のブロック図であり、２１と２２は最終段増幅器１７の入力部における直流阻止容量、３１と３２は最終段増幅器１７の出力部における直流阻止容量、２３と２４は最終段増幅器１７を構成するＢＪＴや、ＨＢＴなどの半導体増幅素子、２５と２６は最終段増幅器１７のベースバイアスフィード素子、２７と２８は最終段増幅器１７のコレクタバイアスフィード素子、２９は最終段増幅器１７のベース電源、３０は最終段増幅器１７のコレクタ電源であり、図１と同符号の最前段増幅器１５の素子に関しては説明を省略する。
【００２０】
次に動作について説明する。入力端子１と入力端子２から入力された高周波信号は最前段増幅器１５及び２段目増幅器１６で増幅され、さらに最終段増幅器１７の直流阻止容量２１と２２を介して、最終段増幅器１７を構成する半導体増幅素子２３と２４に入力される。半導体増幅素子２３と２４により増幅された信号は、直流阻止容量３１と３２を介して出力端子１３と１４より出力される。
【００２１】
図４に示す多段差動増幅器においてはコレクタバイアスフィード素子２７及び２８はインダクタによって構成されている。これは大信号動作時にもコレクタ電圧を降下させずに高飽和特性を実現するためである。
【００２２】
最前段増幅器１５のコレクタバイアスフィード素子９及び１０の入力インピーダンスのコレクタバイアスフィード素子２７及び２８のインピーダンスの絶対値をＲｉｎ１、図４では抵抗によって構成されている最前段増幅器１５のベースバイアスフィード素子７及び８のインピーダンスＲｂ１とする。ここで、Ｒｂ１は上記(8)式のように設定される。
【００２３】
さらに、最終段増幅器１７の半導体増幅素子２３と２４の入力インピーダンスであるの絶対値をＲｉｎｆ、図４では抵抗によって構成されている最終段増幅器１７のベースバイアスフィード素子２５及び２６のインピーダンスＲｂｆとする。ここで、Ｒｂｆは(9)式のように設定される。
Ｒｂｆ < Ｒｉｎｆ/5 ・・・・・ (9)
【００２４】
以上のように実施の形態２によれば、最前段増幅器１５のベースバイアスフィード素子のインピーダンスが最前段増幅器１５を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、入力信号のアンバランスの影響をうけにくくし、高利得特性を実現することが可能となる。
【００２５】
さらに、最前段増幅器１５のベースバイアスフィード素子のインピーダンスが最前段増幅器１５の差動増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることによって、増幅器内部で生じるアンバランス量を低減することが可能となり、多段化した場合にも後段の増幅器に及ぼす影響が低減でき、高利得特性を実現することが可能となる。
【００２６】
さらにまた、最終段増幅器のベースバイアスフィード素子のインピーダンスが最終段増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/5以下に設定されることによって、大信号動作時にもベース電流増加に伴うベース電圧降下が生じず高飽和特性を実現することが可能となる。
【００２７】
実施の形態３．
図５はこの発明の実施の形態３を示す多段差動増幅器のブロック図であり、３３と３４は２段目増幅器１６を構成する半導体増幅素子、３５と３６は２段目増幅器１６のベースバイアスフィード素子であり、図４と同符号の最前段増幅器１５の各素子およびに最終段増幅器１７の各素子に関しては説明を省略する。
【００２８】
次に動作について説明する。入力端子１と２から入力された高周波信号は最前段増幅器１５、２段目増幅器１６、及び最終段増幅器１７で増幅され出力端子１３と１４より出力される。
【００２９】
この実施の形態３では実施の形態２における構成、即ち最前段増幅器１５のベースバイアスフィード素子のインピーダンスが最前段増幅器１５を構成する半導体増幅素子の入力インピーダンスの絶対値1/2以上に設定されることと最終段増幅器のベースバイアスフィード素子のインピーダンスが最終段増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値1/5以下に設定されることに加え、各段増幅器の半導体増幅素子のトランジスタサイズと各段増幅器のベースバイアスフィード素子のインピーダンスとの関係を規制するものである。
【００３０】
以下、各段増幅器の半導体増幅素子のトランジスタサイズと各段増幅器のベースバイアスフィード素子のインピーダンスとの関係を説明する。
最前段増幅器１５の半導体増幅素子５のトランジスタサイズをＳ１、２段目増幅器１６の半導体増幅素子３３のトランジスタサイズをＳ２、最終段増幅器１７の半導体増幅素子２３のトランジスタサイズをＳｆとする。また、図５では抵抗によって構成されている２段目増幅器１６ベースバイアスフィード素子３５及び３６のインピーダンス値をＲｂ２とする。
ここで、Ｒｂ１、Ｒｂ２、及びＲｂｆは(10)、(11)式の関係を満たすように設定する。
Ｒｂ１/Ｒｂ２ > Ｓ２/Ｓ１ ・・・・・ (10)
Ｒｂ２/Ｒｂｆ > Ｓｆ/Ｓ２ ・・・・・ (11)
なお、Ｒｂ１は上述の最前段増幅器１５のベースバイアスフィード素子７及びベースバイアスフィード素子８のインピーダンス、Ｒｂｆは最終段増幅器１７のベースバイアスフィード素子２５及び２６のインピーダンスである。
【００３１】
即ち、現段差動増幅器のベースバイアスフィード素子のインピーダンスと前段の差動増幅器のベースバイアスフィード素子のインピーダンスとの比は、現段差動増幅器の半導体増幅素子のトランジスタサイズと前段の差動増幅器の半導体増幅素子のトランジスタサイズとの逆数比よりも大きくし、かつ次段（最終段）の差動増幅器のベースバイアスフィード素子のインピーダンスと現段の差動増幅器のベースバイアスフィード素子のインピーダンスとの比は、次段の差動増幅器の半導体増幅素子のトランジスタサイズと現段の差動増幅器の半導体増幅素子のトランジスタサイズとの逆数比よりも大きくする。
つまり、隣接される増幅器を構成する半導体素子間のサイズの逆数比以上に、隣接される増幅器の入力バイアス回路のフィード素子間のインピーダンス比をもたせる構成とする。
【００３２】
以上のように実施の形態３によれば、実施の形態１及び２と同様な理由から、入力信号のアンバランスの影響をうけにくくし高利得特性を実現することが可能となるとともに、 高飽和特性を実現することが可能となり、さらに隣り合う差動増幅器の半導体素子のサイズの逆数比以上に、各段増幅器の入力バイアス回路のフィード素子のインピーダンス比をもたせることにより、さらなる高飽和特性を実現することができる。
【産業上の利用可能性】
【００３３】
地上マイクロ波通信や移動体通信等のDSRC（Dedicated Short Range Communications：狭域通信）システムに用いられる多段差動増幅器に適用される。
【図面の簡単な説明】
【００３４】
【図１】この発明の実施の形態１を示す多段差増増幅器のブロック図である。
【図２】実施の形態１を説明する利得特性計算結果の特性図である。
【図３】実施の形態１を説明する出力信号計算結果の特性図である。
【図４】実施の形態２を示す多段差増増幅器のブロック図である。
【図５】実施の形態３を示す多段差増増幅器のブロック図である。
【図６】従来例の差動増幅器の交流等価回路図である。
【符号の説明】
【００３５】
１、２；入力端子、３、４、２１、２２、３１、３２；直流阻止容量、５、６、２３、２４、３３、３４；半導体増幅素子、７、８、２５、２６、３５、３６；ベースバイアスフィード素子、９、１０、２７、２８；コレクタバイアスフィード素子、１１、２９；ベース電源、１２、３０；コレクタ電源、１３、１４；出力端子、１５；最前段増幅器、１６；２段目増幅器、１７；最終段増幅器。
【特許請求の範囲】
【請求項１】
半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、
少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いることを特徴とする多段差動増幅器。
【請求項２】
前記多段差動増幅器を構成する最終段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/5以下のインピーダンスを有するフィード素子を用いることを特徴とする請求項１記載の多段差動増幅器。
【請求項３】
隣接する増幅器の入力バイアス回路のフィード素子のインピーダンス比は当該隣接する増幅器の半導体増幅素子のトランジスタサイズの逆数比以上に構成されることを特徴とする請求項２記載の多段差動増幅器。
【請求項１】
半導体増幅素子から構成されるエミッタ接地形多段差動増幅器において、
少なくとも最前段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/2以上のインピーダンスを有するフィード素子を用いることを特徴とする多段差動増幅器。
【請求項２】
前記多段差動増幅器を構成する最終段増幅器の入力バイアス回路には該増幅器を構成する半導体増幅素子の入力インピーダンスの絶対値の1/5以下のインピーダンスを有するフィード素子を用いることを特徴とする請求項１記載の多段差動増幅器。
【請求項３】
隣接する増幅器の入力バイアス回路のフィード素子のインピーダンス比は当該隣接する増幅器の半導体増幅素子のトランジスタサイズの逆数比以上に構成されることを特徴とする請求項２記載の多段差動増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−３１２００１（Ｐ２００７−３１２００１Ａ）
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願番号】特願２００６−１３７８４３（Ｐ２００６−１３７８４３）
【出願日】平成１８年５月１７日（２００６．５．１７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願日】平成１８年５月１７日（２００６．５．１７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]