撮像装置
【課題】小さい回路規模で、十分なオートフォーカス性能を確保しつつ、高精細動画像の撮影時においても、高画質の撮像画像を得る。
【解決手段】 撮像装置は、撮像用画素が２次元状に配列されると共に、該配列の一部に複数の焦点検出用画素が配列された撮像素子と、上記撮像素子の所定画素間隔の複数の画素の画素値を加算する画素値加算回路と、上記複数の画素が上記焦点検出用画素を含む場合の上記画素値加算回路の第１の画素加算結果を、上記複数の画素が上記焦点検出用画素を囲む場合の上記画素値加算回路の第２の画素加算結果に従って、補正した結果を出力する補正回路と、を具備する。
【解決手段】 撮像装置は、撮像用画素が２次元状に配列されると共に、該配列の一部に複数の焦点検出用画素が配列された撮像素子と、上記撮像素子の所定画素間隔の複数の画素の画素値を加算する画素値加算回路と、上記複数の画素が上記焦点検出用画素を含む場合の上記画素値加算回路の第１の画素加算結果を、上記複数の画素が上記焦点検出用画素を囲む場合の上記画素値加算回路の第２の画素加算結果に従って、補正した結果を出力する補正回路と、を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像等を撮像可能な撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラなどの撮影機能付き携帯機器（撮像装置）は、静止画のみならず、動画撮影機能を有するものが多い。この種の撮像装置には、撮像用画素の他にＡＦ用センサ（瞳分割機能を有するＡＦ画素）を配置した撮像素子を採用して、瞳分割位相差法によりオートフォーカスを行うものがある。この手法を採用することにより高速なオートフォーカスが可能である。
【０００３】
しかし、オートフォーカス性能を高くするためには、撮像素子内に比較的多くのＡＦ用センサを配置する必要があり、ＡＦ用センサ部分の画像信号の欠落によって、撮像画像の画質が劣化するという欠点がある。近年、テレビジョンのハイビジョン化等に伴い、動画撮影時の撮影画質の品位向上が求められており、ＡＦ用センサの画素に相当する画像信号を正しく補間する技術が必要となっている。
【０００４】
例えば、特許文献１においては、焦点検出用画素の周囲の撮像用画素の出力に基づいて、焦点検出用画素の位置における画像の出力を演算することで、動画撮影時の画質を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
特開２００７−２８２１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の提案では、高速の処理は困難であり、高速での連写や動画撮影時、ライブビュー表示等においては採用することはできない。
【０００７】
本発明は、小さい回路規模で、十分なオートフォーカス性能を確保しつつ、高精細動画像の撮影時においても、高画質の撮像画像を得ることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る撮像装置は、撮像用画素が２次元状に配列されると共に、該配列の一部に複数の焦点検出用画素が配列された撮像素子と、上記撮像素子の所定画素間隔の複数の画素の画素値を加算する画素値加算回路と、上記複数の画素が上記焦点検出用画素を含む場合の上記画素値加算回路の第１の画素加算結果を、上記複数の画素が上記焦点検出用画素を囲む場合の上記画素値加算回路の第２の画素加算結果に従って、補正した結果を出力する補正回路と、を具備する。
【発明の効果】
【０００９】
本発明によれば、小さい回路規模で、十分なオートフォーカス性能を確保しつつ、高精細動画像の撮影時においても、高画質の撮像画像を得ることができる撮像装置を提供することを目的とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る撮像装置の回路構成を示すブロック図。
【図２】瞳分割位相差法を説明するためのための説明図。
【図３】第１の実施の形態において採用される撮像素子の画素配列を示す説明図。
【図４】第１の実施の形態において採用される補間方法を説明するための説明図。
【図５】図１中の受光部１４ａ及び垂直アナログ加算回路１４ｂの具体的な構成の一例を示す回路図
【図６】動画撮像時における撮像部１４の処理を説明するためのフローチャート。
【図７】第１の実施の形態におけるカメラ制御を説明するためのタイミングチャート。
【図８】本発明の第２の実施の形態に係る撮像装置の回路構成を示すブロック図。
【図９】受光部４４ａにおけるベイヤー配列を説明するための説明図。
【図１０】第２の実施の形態における補間方法を説明するための説明図。
【図１１】第２の実施の形態における補間方法を示すフローチャート。
【図１２】本実施の形態におけるカメラ制御を説明するためのタイミングチャート。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１２】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る撮像装置の回路構成を示すブロック図である。
【００１３】
先ず、図２乃至図４の説明図を参照して、本実施の形態における動画撮像時の手法について説明する。図２は瞳分割位相差法を説明するためのための説明図である。
【００１４】
被写体３１から各光路を介して撮像装置に入射する光学像は撮影レンズ３２によって撮像素子３３の入射面に結像する。ＡＦ検出用の画素（以下、ＡＦ画素という）として２つの撮像部（例えば、Ｒ撮像部とＬ撮像部）を構成し、各光路を射出瞳において例えば右方向と左方向とに分割して、右方向からの光（右光）と左方向からの光（左光）とを、Ｒ撮像部とＬ撮像部とにそれぞれ入射する。例えば、図２（ａ）において、撮像素子３３の一部３３ａを拡大して示すように、撮影レンズ３２の光軸に対してＲ，Ｌ撮像部を偏心させることで、右光と左光とを各Ｒ，Ｌ撮像部にそれぞれ入射させることができる。
【００１５】
ピントが合っている場合には、Ｒ，Ｌ撮像部には被写体の同一点からの光が入射する。従って、水平方向に配置したＡＦ検出用の複数のＲ撮像部によって得られる画像信号と複数のＬ撮像部によって得られる画像信号とは同一となる。ピントがずれると、図２（ａ）に示すように、被写体の同一点からの光は、ピントのずれ量に応じてずれた位置のＲ撮像部とＬ撮像部とに入射する。従って、水平方向に配置したＡＦ検出用の複数のＲ撮像部によって得られる画像信号（実線）３４と複数のＬ撮像部によって得られる画像信号（破線）３５とは位相がずれ、位相のずれ量はピントのずれ量に対応する。Ｒ，Ｌ撮像部によって得られる画像信号３４，３５同士の位相差に基づいて、ピント調整用のレンズを駆動することで、オートフォーカスを実現することができる。
【００１６】
なお、図２（ａ）はＡＦ画素と通常画素（撮像用画素）との構造を共通化するために、Ｒ撮像部のみを有する画素（以下、Ｒ画素という）とＬ撮像部のみを有する画素（以下、Ｌ画素という）によってＡＦ画素を構成した例を示している。更に、図２（ｂ）は、Ｌ画素を省略し、ＡＦ画素としてＲ画素のみを用いて、複数の通常画素（以下、Ｎ画素ともいう）によって得られる画像信号（実線）３６の位相とＲ撮像部によって得られる画像信号（破線）３５の位相とを比較することで、ピントのずれ量を求める例を示している。
【００１７】
図３は本実施の形態において採用される撮像素子の画素配列を示す説明図である。
【００１８】
本実施の形態においては、画素配列としてベイヤー配列を採用する例について説明する。図３において密なハッチングは、青色のフィルタが配置された青色の画素を示し、粗なハッチングは赤色のフィルタが配置された赤色の画素を示し、無地は緑色のフィルタが配置された緑色の画素を示し、縁取りのある枠はＡＦ画素を示している。
【００１９】
図３に示すように、ベイヤー配列では、水平及び垂直２×２画素を単位として同一の配列が繰り返される。即ち、２×２画素のうち斜めに青と赤の画素が配置され、残りの斜めの２画素には緑の画素が配置される。図３中、Ａ〜Ｈの符号は、画素を特定するためのものであり、画素ＲはＡＦ検出用のＲ画素である。なお、図３の画素Ｒの位置には、緑色の画素を得るための緑色のフィルタが配置されている。
【００２０】
静止画撮影時には、各画素から読み出した信号をそのまま撮像画像の各画素値として用い、撮像後に画素補間等の画像処理を行う。一方、動画撮像時には、同色の４画素の画素値を加算することでその色の１画素を生成する。例えば、緑色の画素Ｅ〜Ｈを加算して緑色の１画素を生成し、この生成した画素の隣の画素は、画素Ａ，Ｃ，Ｒ，Ｄを加算して生成する。他の色についても同様である。
【００２１】
しかしながら、画素ＲはＮ画素ではないので、画素Ａ，Ｃ，Ｒ，Ｄをそのまま用いて１画素を構成すると、画質劣化が生じる。そこで、本実施の形態においては、図４に示す補間方法を採用する。なお、図３及び図４においては、ＡＦ画素としてＲ画素のみを用いる例について説明するが、Ｌ画素のみを用いる場合、Ｒ，Ｌ画素の両方を用いる場合にも同様に適用可能である。
【００２２】
動画撮像時には、同色の２つの行の２つの列の画素によって１画素を生成する処理を高速に行うために、撮像素子からの読み出しに際して、同色の２行の画素を加算して読み出す。画素Ａ〜Ｈ，Ｒの画素値をＡ〜Ｈ，Ｒで表すと、図４（ａ），（ｂ）に示すように、緑色の画素については、加算画素値（Ｅ＋Ｇ），（Ｆ＋Ｈ），…，（Ａ＋Ｒ），（Ｃ＋Ｄ），…が出力される。更に、撮像素子から読み出された加算画素値について、同色の２列の画素加算を行うことで、図４（ｃ），（ｄ）に示すように、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ），…，（Ａ＋Ｃ＋Ｒ＋Ｄ），・・が得られる。なお、上述したように、画素Ｒは、射出瞳の右方向から入射した光のみによる画素値を出力するＲ画素である。
【００２３】
本実施の形態においては、１画素がＲ撮像部とＬ撮像部によって構成されており、Ｒ撮像部の画素値とＬ撮像部の画素値とを加算できれば、このようなＡＦ画素からもＮ画素と同等の画素値が得られるものと考える。即ち、本実施の形態においては、画素Ｒの位置においてＲ撮像部だけでなくＬ撮像部も設けられているとした場合におけるＬ撮像部の画素値を推定し、画素Ｒの画素値に推定したＬ撮像部の画素値を加算することで、画素Ｒの位置においてＮ画素が構成されていた場合の画素値を求めるようになっている。
【００２４】
なお、動画撮像時には、高速処理のために、撮像素子において上述した加算読み出しを行っており、動画撮像時においては撮像素子から単独の画素の画素値を読み出すこと等、加算読み出し以外の読み出しはできない。従って、画素Ｒの画素値を直接読み出すこともできず、画素Ｒの２倍の画素値を画素Ｒの位置におけるＮ画素の値として直接求めることもできない。
【００２５】
図３に示すように、画素Ｒの位置は、画素Ｅ〜Ｆによって囲まれた中央の位置であり、この位置においてＮ画素が構成されていた場合の画素値を、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／４と推定する。更に、Ｒ撮像部とＬ撮像部の画素値が略同一の値であり、これらの画素値の和がＮ画素の画素値であるものとして、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／８を画素Ｒの位置におけるＬ撮像部の画素値とする（図４（ｃ））。こうして、加算画素値（Ａ＋Ｃ＋Ｒ＋Ｄ）にＬ撮像部の画素値である加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／８を加えた値を、画素Ａ，Ｃ，Ｒ，Ｄを全てＮ画素で構成した場合の加算画素値とする（図４（ｄ））。
【００２６】
一方、動画撮像時のＡＦ処理のために、画素Ｒにおける画素値（Ｒ撮像部の画素値）を求める必要がある。撮像素子からは、加算画素値（Ａ＋Ｒ）が出力されており、この加算画素値（Ａ＋Ｒ）から画素Ａの画素値を推定して減算することで、画素Ｒの画素値を得る。画素Ａは画素Ｅ〜Ｈによって囲まれた中央の画素に近接した同色画素であるので、画素Ａの画素値を加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／４であるものと推定する。こうして、加算画素値（Ａ＋Ｒ）−加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／４によって、画素Ｒの画素値を求める（図４（ｅ））。
【００２７】
（回路構成）
図１に示すように、撮像装置１の図示しない本体筐体内には本体回路部１０が設けられ、本体筐体に着脱自在に取り付けられる交換レンズ部２０には交換レンズ回路部２１が設けられている。本体回路部１０には、通信部１２が設けられており、交換レンズ回路部２１には通信部２３が設けられている。本体回路部１０の通信部１２は、交換レンズ回路部２１の通信部２３との間で、相互に情報を送受することができるようになっている。
【００２８】
交換レンズ２０は、撮影レンズ２６を有している。撮影レンズ２６は、駆動部２５に駆動されることで合焦を可能にするオートフォーカス機能を備えている。交換レンズ２０のレンズ制御部２２は、本体回路部１０からの信号により又はユーザ操作に基づく操作部２４からの信号によって、駆動部２５を制御して、撮影レンズ２６を駆動し、撮影レンズ２６における絞り、ピント、ズーム等を制御することができるようになっている。
【００２９】
レンズ制御部２２の通信部２３は、所定の伝送路を介して本体回路部１０の通信部１２との間で情報の送受を行う。レンズ制御部２２は、本体回路部１０の通信部１２との間の通信が確立すると、レンズに関する情報を通信部２３によって本体回路部１０に送信させることができる。これにより、本体回路部１０は、交換レンズ２０のズーム倍率、焦点距離、明るさナンバー等を認識することができる。
【００３０】
本体回路部１０は、ＣＭＯＳセンサ等の撮像素子によって構成された撮像部１４を有している。撮像部１４は、交換レンズ２０からの被写体の光を受光する受光部１４ａを有する。交換レンズ２０からの被写体の光学像は、受光部１４ａに結像するようになっている。受光部１４ａは、上述した図３のベイヤー配列の画素を有するものとする。撮像部１４は、信号処理及び制御部１１によって駆動制御される。撮像部１４は、受光部１４ａから２つの行の画素の値を加算して読み出す垂直アナログ加算回路１４ｂを有する。垂直アナログ加算回路１４ｂは、受光部１４ａからの２つの行の加算画素値を水平デジタル加算回路１４ｃに出力する。水平デジタル加算回路１４ｃは、２つの行の加算画素値を２つの列に亘って加算して４画素の加算画素値を出力する。なお、水平デジタル加算回路１４ｃは、加算画素値に対する乗算処理、加減算処理等の演算が可能である。受光部はＡＦ用メモリ１４ｄを有している。水平デジタル加算回路１４ｃは、演算結果を動画像撮像時における加算画素値として出力すると共に、演算結果をＡＦ用画素の画素値としてＡＦ用メモリ１４ｄに与えて記憶させることができるようになっている。
【００３１】
図５は図１中の受光部１４ａ及び垂直アナログ加算回路１４ｂの具体的な構成の一例を示す回路図である。受光部１４ａは、マトリクス状に配置された複数の画素によって構成されており、図５ではそのうちの同色の２行の２つの画素（破線）の構成のみを示している。
【００３２】
各画素はフォトダイオードＰＤ、転送トランジスタＴ１、フローティングディフュージョンＦＤ、リセットトランジスタＴ２、増幅トランジスタＴ３によって構成される。フォトダイオードＰＤは受光した光に応じて電荷を発生する。フォトダイオードＰＤに発生した電荷は、転送トランジスタＴ１によってフローティングディフュージョンＦＤに転送されて蓄積される。リセットトランジスタＴ２によってフローティングディフュージョンＦＤのリセット及び蓄積期間が設定され、フローティングディフュージョンＦＤの信号電荷に基づく電圧が増幅トランジスタＴ３によって増幅される。
【００３３】
行選択スイッチＴ４は、行選択信号によってオン，オフし、トランジスタＴ３からの信号電流をカラム線ＣＡを介してＣＤＳ回路４１に出力する。１列の全ての行選択スイッチＴ４は共通のカラム線ＣＡに接続され、同一行の全ての行選択スイッチＴ４が同時にオンになることで、同一行の全ての画素から各カラム線ＣＡを介して信号が各ＣＤＳ回路４１に供給される。
【００３４】
静止画撮影時には、図示しない垂直走査回路によって行選択スイッチＴ４がライン毎に選択的にオンとなる。動画撮像時には、垂直走査回路は、１ライン毎の同一色の２行の行選択スイッチＴ４をオンにする。これにより、動画撮影時には、同一色の２つの行の画素の画素値が、カラム線ＣＡを介して出力される。
【００３５】
ＣＤＳ回路４１は、同一色の２つの行の画素値のリセットノイズを除去して出力する。ＣＤＳ回路４１の出力は、トランジスタＴ５を介してコンデンサＣ１に蓄積される。動画撮像時には、コンデンサＣ１には２画素の画素値の和の電荷が蓄積されることになる。コンデンサＣ１の蓄積電荷は、アンプ４２を介してアナログデジタル変換部（ＡＤＣ）４３に供給されてデジタル信号に変換されて出力される。こうして、各カラム線ＣＡ毎に設けられたＡＤＣ４３からは、同色の２つの行の画素の加算画素値が出力されることになる。なお、各ＡＤＣ４３の出力は、図示しない水平走査回路によって順次出力される。
【００３６】
なお、受光部１４ａの構造を簡単化すると共に、処理を高速化するために、各画素の構造及び読み出しの手順等を画素間で共通化する必要があり、このため、動画撮影時には、同色の２つの行の画素の加算画素値のみが出力され、単一の画素の画素値を出力することはできない。
【００３７】
動画撮影時には、水平走査回路によって２行の画素の読み出しが終了すると、次の２行の画素の読み出しが行われる。なお、２行の画素の読み出しが終了する毎に、これらの行の各画素がリセットされる。
【００３８】
図６は動画撮像時における撮像部１４の処理を説明するためのフローチャートである。
【００３９】
撮像部１４は、図６のステップＳ１において、上述した図４に示す演算を行うための変数Ｌ，Ｍ，Ｎを０に初期化する。次に、撮像部１４は、垂直アナログ加算回路１４ｂによって、１行おきの２つの行の２画素を加算する。これにより、例えば図３の緑色の画素Ｅ，Ｇの加算画素値（Ｅ＋Ｇ）、画素Ｆ，Ｈの加算画素値（Ｆ＋Ｈ），…が得られる。撮像部１４は、ステップＳ６において、全列の処理が終了したか否かを判定し、終了していない場合には、ステップＳ７において列を変更して２画素加算を繰り返す。また、撮像部１４は、ステップＳ１６において、全行の処理が終了したか否かを判定し、終了していない場合には、ステップＳ１７において行を変更して２画素加算を繰り返す。
【００４０】
いま、垂直アナログ加算回路１４ｂが、図３の緑色の画素Ａ，Ｒの加算画素値（Ａ＋Ｒ）を加算するものとする。垂直アナログ加算回路１４ｂが加算する画素ＲはＡＦ画素であるので、垂直アナログ加算回路１４ｂは、ステップＳ３から処理をステップＳ４に移行して、変数Ｌをインクリメントし、加算画素値Ｓ１（Ｌ）＝（Ａ＋Ｒ）をＡＦ用メモリ１４ｄに与えて仮記録する。ステップＳ３〜Ｓ５によって、ＡＦ画素を含む全ての２画素の加算画素値がＡＦ用メモリ１４ｄに記憶される。
【００４１】
次に、撮像部１４は、ステップＳ８において、水平デジタル加算回路１４ｃによって、１列おきの４つの画素を加算する。これにより、例えば、加算画素値（Ｅ＋Ｇ）と加算画素値（Ｆ＋Ｈ）とが加算される。撮像部１４は、ステップＳ９において加算した４画素がＡＦ画素を囲むか否かを判定する。図３の例では画素Ｅ〜ＨはＡＦ画素Ｒを囲むので、水平デジタル加算回路１４ｃは、ステップＳ１０において変数Ｍをインクリメントし、加算画素値Ｓ２（Ｍ）＝（Ｅ＋Ｆ＋Ｇ＋Ｈ）をＡＦ用メモリ１４ｄに与えて仮記録する。ステップＳ９〜Ｓ１１によって、ＡＦ画素を囲む全ての４画素の加算画素値がＡＦ用メモリ１４ｄに記憶される。
【００４２】
更に、撮像部１４は、ステップＳ８において加算した４画素がＡＦ画素を含むか否かを判定する（ステップＳ１２）。図４（ｄ）のように画素Ａ，Ｃ，Ｒ，ＤはＡＦ画素Ｒを含むので、水平デジタル加算回路１４ｃは、ステップＳ１３において変数Ｎをインクリメントし、４画素の加算結果（Ａ＋Ｃ＋Ｒ＋Ｄ）を加算画素値Ｓ３（Ｎ）に代入する。そして、撮像部１４は、Ｓ３（Ｎ）にＳ２（Ｍ）／８を加算して、図４（ｄ）の右辺の加算画素値を得る（ステップＳ１５）。
【００４３】
撮像部１４は、ステップＳ１５によって得た加算画素値を動画撮像時における４画素の画素値として出力する。これらの４画素には、Ｒ撮像部のみを有するＡＦ画素Ｒが含まれているが、画素Ｒの位置にＬ撮像部を構成した場合におけるＬ撮像部の画素値Ｌを推定して、４画素の加算結果に加算しており、画素ＲをＮ画素で構成した場合と同様の加算画素値を得ることができる。
【００４４】
信号処理及び制御部１１は、撮像部１４に駆動信号を出力すると共に、撮像部１４からの画素値を取り込む。信号処理及び制御部１１には画像処理部４５ｃが設けられており、画像処理部４５ｃは、撮像素子からの画素値に対して、所定の信号処理、例えば、色信号生成処理、マトリックス変換処理、その他各種のデジタル処理を行う。信号処理及び制御部１１は、画像信号及び音声信号等の記録に際して、符号化処理を施して圧縮した画像情報及び音声情報等を出力することもできるようになっている。
【００４５】
信号処理及び制御部１１には、ＡＦ信号算出部４５ｂが設けられている。ＡＦ信号算出部４５ｂは、撮像部１４からＲ撮像部の画素値、Ｌ撮像部の画素値及びＮ画素の画素値のうちの少なくとも２つの画素値を読み出して、これらの画素値によって得られる画像信号同士の位相差に基づいて、瞳分割位相差法よるＡＦ信号を生成する。信号処理及び制御部１１は、ＡＦ信号算出部４５ｂによって算出されたＡＦ信号を通信部１２，２３を介して駆動部２５に供給することで、ピント合わせを行うようになっている。
【００４６】
また、本体回路部１０には、時計部１５、操作判定部１６も配設されている。時計部１５は信号処理及び制御部１１が用いる時間情報を発生する。操作判定部１６は、撮像装置１に設けられた撮像開始終了ボタンや撮影モード設定等の図示しない各種スイッチに対するユーザ操作に基づく操作信号を発生して、信号処理及び制御部１１に出力するようになっている。信号処理及び制御部１１は、操作信号に基づいて、各部を制御する。
【００４７】
また、本体回路部１０には、記録再生部１７及び表示部１８が設けられている。記録再生部１７は、信号処理及び制御部１１からの画像情報及び音声情報を図示しない記録媒体に記録することができるようになっている。なお、記録再生部１７としては例えばカードインターフェースを採用することができ、記録再生部１７はメモリカード等に画像情報及び音声情報等を記録可能である。また、記録再生部１７は、記録媒体に記録された画像情報及び音声情報を読み出して信号処理及び制御部１１に供給することができる。信号処理及び制御部１１は、記録再生部１７からの画像情報及び音声情報を復号化して、画像信号及び音声信号を得ることができるようになっている。
【００４８】
表示部１８は、撮像部１４からの撮像画像や記録再生部１７からの再生画像が信号処理及び制御部１１から供給されて、これらの画像表示を行うことができる。また、表示部１８は信号処理及び制御部１１に制御されて、撮影機器１の操作を行うためのメニュー表示等を表示することもできるようになっている。
【００４９】
信号処理及び制御部１１は、生成した映像信号を記録再生部１７に与えて記録させる場合には、ユーザ操作に基づいて記録した映像信号のファイル化を行うようになっている。なお、ファイル化によって、記録再生部１７に記録されてファイル化された映像信号（以下、映像ファイルという）に対してユーザ操作に基づく各種処理、例えば再生処理が可能となる。
【００５０】
次に、このように構成された実施の形態の作用について図７を参照して説明する。図７は本実施の形態におけるカメラ制御を説明するためのタイミングチャートである。
【００５１】
撮像装置１に電源が投入されると、信号処理及び制御部１１は、図７のステップＳ２１において、撮影モードが指示されたか否かを判定する。撮影モードが指示されていない場合には、信号処理及び制御部１１は、ステップＳ２２において、再生モードが指示されたか否かを判定する。再生モードが指示されると、信号処理及び制御部１１は、ステップＳ２３において、サムネイルの一覧表示を行う。サムネイル一覧を参照したユーザによる画像の選択が行われると、ステップＳ２４からステップＳ２５に処理を移行して、信号処理及び制御部１１は選択画像の再生を行う。ファイル選択が行われない場合には、ステップＳ２６において再生モードの終了を判定する。
【００５２】
一方、撮影モードが指示されると、信号処理及び制御部１１は、ステップＳ３１において、撮像部１４からの画像信号に基づいて、表示部１８に撮像画像（スルー画）をライブビュー表示させる。なお、この場合には、信号処理及び制御部１１は、撮像部１４からの撮像画像を、表示部１８の表示画素数に応じて間引き処理した後、表示部１８に与える。
【００５３】
次のステップＳ３２，３３において、撮影操作が行われたか否かが判定される。例えばレリーズボタン操作等によって静止画撮影が指示されると、信号処理及び制御部１１は、ステップＳ３４においてオートフォーカス処理を行う。静止画撮影時には、撮像部１４は１画素ずつ読み出しを行っており、ＡＦ画素の画素値がＡＦ用メモリ１４ｄに記憶される。信号処理及び制御部１１のＡＦ信号算出部１１ｂは、ＡＦ用メモリ１４ｄに記憶されているＡＦ画素の画素値を読み出し、複数のＲ撮像部から得られる画像信号と複数のＬ撮像部から得られる画像信号との位相差を検出して、交換レンズ回路部２１の駆動部２５を制御するためのＡＦ信号を発生する。ＡＦ信号は、通信部１２，２３を介して交換レンズ回路２１の駆動部２５に供給され、駆動部２５はＡＦ信号に基づいて撮影レンズ２６を駆動して、ピント合わせを行う。
【００５４】
なお、受光部１４ａに、ＡＦ画素としてＲ画素のみが構成されている場合には、ＡＦ信号算出部１１ｂは、Ｎ画素とＲ画素との演算によってＬ撮像部の画素値を求めればよる。また、ＡＦ信号算出部１１ｂは、ＡＦ画素の画素値を読み出し、複数のＲ撮像部から得られる画像信号と複数のＮ画素から得られる画像信号との位相差を検出して、交換レンズ回路部２１の駆動部２５を制御するためのＡＦ信号を発生するようにしてもよい。
【００５５】
信号処理及び制御部１１は、ピント合わせを行った後、撮像部１４からの撮像画像に対して所定の信号処理を施して記録用の画像を生成する。信号処理及び制御部１１は、生成した撮像画像を図示しないメモリに記録する（ステップＳ３５）。信号処理及び制御部１１は、記録された撮像画像中のＡＦ画素については、当該ＡＦ画素の周囲の画素を用いた補間処理によって、このＡＦ画素をＮ画素で構成した場合の画素を求めて、ＡＦ画素位置の画素値とする（ステップＳ３６）。
【００５６】
信号処理及び制御部１１は、ＡＦ画素の画素値が補正された撮像画像を記録再生部１７にファイル化する（ステップＳ３７）。また、信号処理及び制御部１１は、記録した撮像画像を表示部１８に与えて、レックビュー表示を行う（ステップＳ３８）。
【００５７】
信号処理及び制御部１１は、ステップＳ５１において、電源オフ操作が行われた否かを判定する。電源オフ操作が行われていない場合には、信号処理及び制御部１１は、撮影・再生モードの変更操作を受付けた後、処理をステップＳ２１に戻す。電源オフ操作が行われた場合には、信号処理及び制御部１１は電源をオフにする（ステップＳ５３）。
【００５８】
一方、ステップＳ３２において、ユーザが動画撮影を指示したものと判定された場合には、信号処理及び制御部１１は、処理をステップＳ４１に移行して、図６に示した動画時画素読み出しを行う。即ち、ステップＳ４１の処理によって、垂直アナログ加算回路１４ｂによって加算されるＡＦ画素を含む２画素の加算値Ｓ１（Ｌ）（図４（ｄ）参照）、同一色の４画素によって囲まれる画素がＡＦ画素である場合の当該４画素の加算画素値Ｓ２（Ｍ）（図４（ｃ）参照）がＡＦ用メモリ１４ｄに記憶されている。
【００５９】
なお、上述したように、ステップＳ４１の処理では、Ｒ画素を含む同一色の４画素の加算画素値に、当該Ｒ画素の画素位置においてＬ撮像部を構成した場合の当該Ｌ撮像部の画素値を加算する処理（図４（ｄ）参照）によって、ＡＦ画素をＮ画素で構成した場合の４画素の加算画素値が得られている。
【００６０】
動画撮像時には、撮像部１４から単独の画素の画素値を読み出すことはできない。そこで、信号処理及び制御部１１は、以下のステップＳ４２〜Ｓ４４の処理によって、ＡＦ画素の画素値を求める。
【００６１】
即ち、信号処理及び制御部１１は、ステップＳ４２において、同一色の４画素によって囲まれる画素がＡＦ画素である場合の当該４画素の加算画素値Ｓ２（Ｊ）を１／４することで、当該ＡＦ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）を推定する。
【００６２】
信号処理及び制御部１１は、ステップＳ４３において、Ｒ画素を含む２画素の加算値Ｓ１（Ｊ）から当該Ｒ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）を減算することで、Ｒ画素の画素値Ｒ（Ｊ）を推定する（図４（ｅ）参照）。
【００６３】
また、信号処理及び制御部１１は、ステップＳ４４において、ＡＦ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）から当該ＡＦ画素がＲ画素で構成された場合の画素値Ｒ（Ｊ）を減算することで、当該ＡＦ画素がＬ画素で構成された場合の画素値Ｌ（Ｊ）を推定する。
【００６４】
次に、信号処理及び制御部１１は、ステップＳ４５において、推定した複数の画素値Ｒ（Ｊ）によって得られる画像信号と推定した複数の画素値Ｌ（Ｊ）によって得られる画像信号との相関を検出する。また、信号処理及び制御部１１は、ステップＳ４６において、推定した複数の画素値Ｒ（Ｊ）によって得られる画像信号と推定した複数の画素値Ｎ（Ｊ）によって得られる画像信号との相関を検出する。
【００６５】
信号処理及び制御部１１は、高い相関が得られる組み合わせをピント合わせの位相差検出に採用する。例えば、画素値Ｒ（Ｊ）によって得られる画像信号と複数の画素値Ｌ（Ｊ）によって得られる画像信号との相関の方が高い場合には、画素値Ｒ（Ｊ）によって得られる画像信号と複数の画素値Ｌ（Ｊ）によって得られる画像信号との位相差を検出して、検出した位相差に基づいて交換レンズ回路部２１の駆動部２５を制御するためのＡＦ信号を発生する。このＡＦ信号が駆動部２５に供給され、駆動部２５は撮影レンズ２６を駆動してピント合わせを行う（ステップＳ４７）。
【００６６】
信号処理及び制御部１１は、ピント合わせ後の４加算画素値を用いて、動画撮像時の画像を生成し、所定の信号処理を施した後、表示部１８に表示する。また、信号処理及び制御部１１は、生成した撮像画像に符号化処理を施した後記録生成部１７に記録させる。信号処理及び制御部１１は、ステップＳ４９において動画撮影の終了が指示されると、記録再生部１７に記録された動画像をファイル化する（ステップＳ３７）。
【００６７】
このように本実施の形態においては、動画時の高速処理のために、ＡＦ画素を有する撮像部から、複数の画素の画素値が加算された後出力される場合でも、簡単な演算処理によって、ＡＦ画素が通常画素である場合の加算画素値を推定することができ、高画質の動画像を得ることができる。また、この場合でも、簡単な演算処理によって、ＡＦ画素の画素値を取得することができ、ピント合わせを高精度に行うことができる。なお、簡単な演算処理とは、加算する複数の画素が、ＡＦ画素を含む画素であるかＡＦ画素を囲む画素であるかによって、各場合毎に加算結果を夫々記憶し、記憶した加算結果に対する簡単な四則演算を行うことであり、高速処理が可能である。
【００６８】
（第２の実施の形態）
図８は本発明の第２の実施の形態に係る撮像装置の回路構成を示すブロック図である。図８において図１と同一の構成要素には同一符号を付して説明を省略する。
【００６９】
本実施の形態においては、撮像部１４並びに信号処理及び制御部１１を有する本体回路部１０に代えて撮像部４４並びに信号処理及び制御部４５を有する本体回路部４０を採用した点が第１の実施の形態と異なる。
【００７０】
撮像部４４は、ＣＭＯＳセンサ等の撮像素子によって構成されており、ベイヤー配列の受光部４４ａを有する。図９は受光部４４ａにおけるベイヤー配列を説明するための説明図である。図９は図３と同様の手法により記載したものである。
【００７１】
本実施の形態においては、撮像部４４は、受光部４４ａから２つの行及び２つの列の４画素の画素値を加算して読み出す垂直水平アナログ加算回路４４ｂを有する。例えば、受光部４４ａの１列の回路構成を図５の構成からアンプ４２及びＡＤＣ４３を除く構成とし、２列のコンデンサＣ１の信号電荷をアンプ４２及びＡＤＣ４３によって取り出すことにより、２つの行及び２つの列の４画素の加算画素値を出力することができる。
【００７２】
演算回路４４ｃは、垂直水平アナログ加算回路４４ｂの出力に対する演算処理によって、動画撮像時の画素値を出力すると共に、ＡＦに用いる画素値を生成してＡＦ用メモリ４４ｄに記憶させるようになっている。
【００７３】
図１０は第２の実施の形態における補間方法を説明するための説明図であり、図１１は第２の実施の形態における補間方法を示すフローチャートである。図１０及び図１１は夫々図４又は図６に対応するものである。
【００７４】
本実施の形態においても、加算する画素がＡＦ画素を囲む画素であるか、ＡＦ画素を含む画素であるかの場合毎に加算画素値を記憶し、加算画素値に対する演算によって、ＡＦ画素をＮ画素で構成した場合と同様の画素値を得るようになっている。
【００７５】
撮像部４４は、図１１のステップＳ６１において、列毎の４画素の加算読み出しを開始する。即ち、垂直水平アナログ加算回路４４ｂによって、２つの行を読み出し（図１０（ａ））、図１０（ｃ）に示すように１列おきの４画素を加算する。撮像部４４は、ステップＳ６２において、演算を行うための変数Ｍ，Ｎを０に初期化する。
【００７６】
ステップＳ６３，Ｓ６６では、垂直水平アナログ加算回路４４ｂにおいて画素加算を行う４画素が、ＡＦ画素を囲む画素であるかＡＦ画素を含む画素であるかの判定が行われる。画素Ｅ〜Ｈは、図９に示すように、ＡＦ画素（Ｒ画素）を囲むので、撮像部４４は、処理をステップＳ６４に移行し、Ｍをインクリメントし、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）をＡＦ用メモリ４４ｄにＳ５（Ｍ）として記憶させる。
【００７７】
１列の読み出し及び画素加算が終了すると、ステップＳ７０からステップＳ７１に処理を移行して、次の行の画素加算が行われる。次に、例えば、図１０（ｂ）に示す読み出しが行われて、図１０（ｄ）に示す画素加算が行われる。図１０（ｄ）に示す画素Ｒ，Ｃ，Ａ，Ｄは、ＡＦ画素（Ｒ画素）を含むので、処理はステップＳ６７に移行して変数Ｎがインクリメントされる。次に、加算画素値（Ｒ＋Ｃ＋Ａ＋Ｄ）をＡＦ用メモリ４４ｄにＳ６（Ｎ）として記憶させる（ステップＳ６８）。
【００７８】
Ｓ５（Ｍ）の画素値は、当該４画素によって囲まれるＲ画素の位置においてＬ撮像部を構成した場合のＬ撮像部の画素値の８倍の値と推定される。また、Ｒ撮像部とＬ撮像部の画素値の加算値は、Ｒ画素の位置においてＮ画素を構成した場合の画素値と推定できる。そこで、演算回路４４ｃは、ステップＳ６９において、図１０（ｅ）に示す演算、即ち、Ｓ５（Ｍ）の１／８とＳ６（Ｎ）の加算を行って、画素Ｒ，Ｃ，Ａ，Ｄの加算画素値を得る。この加算画素値は、Ｒ画素をＮ画素で構成した場合の加算画素値と考えることができる。
【００７９】
以上の処理をステップＳ７３において行を変更しながら、ステップＳ７２において全列が終了したと判定されるまで繰り返す。
【００８０】
次に、このように構成された実施の形態の作用について図１２を参照して説明する。図１２は本実施の形態におけるカメラ制御を説明するためのタイミングチャートである。図１２において図７と同一の手順には同一符号を付して説明を省略する。
【００８１】
図１２のフローは、ステップＳ４２，Ｓ４３に夫々代えてステップＳ８１，Ｓ８２を採用した点が図７のフローと異なる。本実施の形態においては、受光部４４ａから４画素の加算画素値が読み出されるようになっており、単独の画素の画素値又は２画素の加算画素値を読み出すことはできない。
【００８２】
そこで、信号処理及び制御部１１は、ステップＳ８１においては、ＡＦ信号算出部４５ａは、ステップＳ８１において、同一色の４画素によって囲まれる画素がＡＦ画素である場合の当該４画素の加算画素値Ｓ５（Ｊ）を、当該ＡＦ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）と推定する。
【００８３】
信号処理及び制御部１１は、ステップＳ８２において、Ｒ画素を含む４画素の加算値Ｓ６（Ｊ）を、当該ＡＦ画素がＲ画素で構成された場合の画素値Ｒ（Ｊ）と推定する
他の作用は第１の実施の形態と同様であり、推定された画素値Ｒ（Ｊ），Ｌ（Ｊ），Ｎ（Ｊ）を用いて、ステップＳ４５〜Ｓ４７においてピント合わせが行われる。また、ＡＦ画素を含む４画素の加算画素値は、この４画素が全てＮ画素で構成されている場合と同様の画素値に補正されており、高画質の撮像画像を得ることができる。
【００８４】
このように本実施の形態においても、第１の実施の形態と同様に、動画時の高速処理のために、ＡＦ画素を有する撮像部から、複数の画素の画素値が加算された後出力される場合でも、簡単な演算処理によって、ＡＦ画素が通常画素である場合の加算画素値を推定することができ、高画質の動画像を得ることができる。
【００８５】
また、本実施の形態においても、ＡＦ画素としてＲ画素のみを用いる例について説明したが、Ｌ画素のみを用いる場合、Ｒ，Ｌ画素の両方を用いる場合にも同様に適用可能である。
【００８６】
また、上記各実施の形態においては、ＡＦ画素として水平左右方向からの光を受光するＬ，Ｒ撮像部を有する画素を用いる例について説明したが、ＡＦ画素として垂直上下方向からの光を受光する２つの撮像部を有する画素を用いる例についても、同様に適用できることは明らかである。
【符号の説明】
【００８７】
１０…本体回路部、１１…信号処理及び制御部、１４…撮像部、１４ａ…受光部、１４ｂ…垂直アナログ加算回路、１４ｃ…水平デジタル加算回路、１４ｄ…ＡＦ用メモリ、１７…記録再生部、１８…表示部。
【技術分野】
【０００１】
本発明は、動画像等を撮像可能な撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルカメラなどの撮影機能付き携帯機器（撮像装置）は、静止画のみならず、動画撮影機能を有するものが多い。この種の撮像装置には、撮像用画素の他にＡＦ用センサ（瞳分割機能を有するＡＦ画素）を配置した撮像素子を採用して、瞳分割位相差法によりオートフォーカスを行うものがある。この手法を採用することにより高速なオートフォーカスが可能である。
【０００３】
しかし、オートフォーカス性能を高くするためには、撮像素子内に比較的多くのＡＦ用センサを配置する必要があり、ＡＦ用センサ部分の画像信号の欠落によって、撮像画像の画質が劣化するという欠点がある。近年、テレビジョンのハイビジョン化等に伴い、動画撮影時の撮影画質の品位向上が求められており、ＡＦ用センサの画素に相当する画像信号を正しく補間する技術が必要となっている。
【０００４】
例えば、特許文献１においては、焦点検出用画素の周囲の撮像用画素の出力に基づいて、焦点検出用画素の位置における画像の出力を演算することで、動画撮影時の画質を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
特開２００７−２８２１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の提案では、高速の処理は困難であり、高速での連写や動画撮影時、ライブビュー表示等においては採用することはできない。
【０００７】
本発明は、小さい回路規模で、十分なオートフォーカス性能を確保しつつ、高精細動画像の撮影時においても、高画質の撮像画像を得ることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る撮像装置は、撮像用画素が２次元状に配列されると共に、該配列の一部に複数の焦点検出用画素が配列された撮像素子と、上記撮像素子の所定画素間隔の複数の画素の画素値を加算する画素値加算回路と、上記複数の画素が上記焦点検出用画素を含む場合の上記画素値加算回路の第１の画素加算結果を、上記複数の画素が上記焦点検出用画素を囲む場合の上記画素値加算回路の第２の画素加算結果に従って、補正した結果を出力する補正回路と、を具備する。
【発明の効果】
【０００９】
本発明によれば、小さい回路規模で、十分なオートフォーカス性能を確保しつつ、高精細動画像の撮影時においても、高画質の撮像画像を得ることができる撮像装置を提供することを目的とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る撮像装置の回路構成を示すブロック図。
【図２】瞳分割位相差法を説明するためのための説明図。
【図３】第１の実施の形態において採用される撮像素子の画素配列を示す説明図。
【図４】第１の実施の形態において採用される補間方法を説明するための説明図。
【図５】図１中の受光部１４ａ及び垂直アナログ加算回路１４ｂの具体的な構成の一例を示す回路図
【図６】動画撮像時における撮像部１４の処理を説明するためのフローチャート。
【図７】第１の実施の形態におけるカメラ制御を説明するためのタイミングチャート。
【図８】本発明の第２の実施の形態に係る撮像装置の回路構成を示すブロック図。
【図９】受光部４４ａにおけるベイヤー配列を説明するための説明図。
【図１０】第２の実施の形態における補間方法を説明するための説明図。
【図１１】第２の実施の形態における補間方法を示すフローチャート。
【図１２】本実施の形態におけるカメラ制御を説明するためのタイミングチャート。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１２】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る撮像装置の回路構成を示すブロック図である。
【００１３】
先ず、図２乃至図４の説明図を参照して、本実施の形態における動画撮像時の手法について説明する。図２は瞳分割位相差法を説明するためのための説明図である。
【００１４】
被写体３１から各光路を介して撮像装置に入射する光学像は撮影レンズ３２によって撮像素子３３の入射面に結像する。ＡＦ検出用の画素（以下、ＡＦ画素という）として２つの撮像部（例えば、Ｒ撮像部とＬ撮像部）を構成し、各光路を射出瞳において例えば右方向と左方向とに分割して、右方向からの光（右光）と左方向からの光（左光）とを、Ｒ撮像部とＬ撮像部とにそれぞれ入射する。例えば、図２（ａ）において、撮像素子３３の一部３３ａを拡大して示すように、撮影レンズ３２の光軸に対してＲ，Ｌ撮像部を偏心させることで、右光と左光とを各Ｒ，Ｌ撮像部にそれぞれ入射させることができる。
【００１５】
ピントが合っている場合には、Ｒ，Ｌ撮像部には被写体の同一点からの光が入射する。従って、水平方向に配置したＡＦ検出用の複数のＲ撮像部によって得られる画像信号と複数のＬ撮像部によって得られる画像信号とは同一となる。ピントがずれると、図２（ａ）に示すように、被写体の同一点からの光は、ピントのずれ量に応じてずれた位置のＲ撮像部とＬ撮像部とに入射する。従って、水平方向に配置したＡＦ検出用の複数のＲ撮像部によって得られる画像信号（実線）３４と複数のＬ撮像部によって得られる画像信号（破線）３５とは位相がずれ、位相のずれ量はピントのずれ量に対応する。Ｒ，Ｌ撮像部によって得られる画像信号３４，３５同士の位相差に基づいて、ピント調整用のレンズを駆動することで、オートフォーカスを実現することができる。
【００１６】
なお、図２（ａ）はＡＦ画素と通常画素（撮像用画素）との構造を共通化するために、Ｒ撮像部のみを有する画素（以下、Ｒ画素という）とＬ撮像部のみを有する画素（以下、Ｌ画素という）によってＡＦ画素を構成した例を示している。更に、図２（ｂ）は、Ｌ画素を省略し、ＡＦ画素としてＲ画素のみを用いて、複数の通常画素（以下、Ｎ画素ともいう）によって得られる画像信号（実線）３６の位相とＲ撮像部によって得られる画像信号（破線）３５の位相とを比較することで、ピントのずれ量を求める例を示している。
【００１７】
図３は本実施の形態において採用される撮像素子の画素配列を示す説明図である。
【００１８】
本実施の形態においては、画素配列としてベイヤー配列を採用する例について説明する。図３において密なハッチングは、青色のフィルタが配置された青色の画素を示し、粗なハッチングは赤色のフィルタが配置された赤色の画素を示し、無地は緑色のフィルタが配置された緑色の画素を示し、縁取りのある枠はＡＦ画素を示している。
【００１９】
図３に示すように、ベイヤー配列では、水平及び垂直２×２画素を単位として同一の配列が繰り返される。即ち、２×２画素のうち斜めに青と赤の画素が配置され、残りの斜めの２画素には緑の画素が配置される。図３中、Ａ〜Ｈの符号は、画素を特定するためのものであり、画素ＲはＡＦ検出用のＲ画素である。なお、図３の画素Ｒの位置には、緑色の画素を得るための緑色のフィルタが配置されている。
【００２０】
静止画撮影時には、各画素から読み出した信号をそのまま撮像画像の各画素値として用い、撮像後に画素補間等の画像処理を行う。一方、動画撮像時には、同色の４画素の画素値を加算することでその色の１画素を生成する。例えば、緑色の画素Ｅ〜Ｈを加算して緑色の１画素を生成し、この生成した画素の隣の画素は、画素Ａ，Ｃ，Ｒ，Ｄを加算して生成する。他の色についても同様である。
【００２１】
しかしながら、画素ＲはＮ画素ではないので、画素Ａ，Ｃ，Ｒ，Ｄをそのまま用いて１画素を構成すると、画質劣化が生じる。そこで、本実施の形態においては、図４に示す補間方法を採用する。なお、図３及び図４においては、ＡＦ画素としてＲ画素のみを用いる例について説明するが、Ｌ画素のみを用いる場合、Ｒ，Ｌ画素の両方を用いる場合にも同様に適用可能である。
【００２２】
動画撮像時には、同色の２つの行の２つの列の画素によって１画素を生成する処理を高速に行うために、撮像素子からの読み出しに際して、同色の２行の画素を加算して読み出す。画素Ａ〜Ｈ，Ｒの画素値をＡ〜Ｈ，Ｒで表すと、図４（ａ），（ｂ）に示すように、緑色の画素については、加算画素値（Ｅ＋Ｇ），（Ｆ＋Ｈ），…，（Ａ＋Ｒ），（Ｃ＋Ｄ），…が出力される。更に、撮像素子から読み出された加算画素値について、同色の２列の画素加算を行うことで、図４（ｃ），（ｄ）に示すように、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ），…，（Ａ＋Ｃ＋Ｒ＋Ｄ），・・が得られる。なお、上述したように、画素Ｒは、射出瞳の右方向から入射した光のみによる画素値を出力するＲ画素である。
【００２３】
本実施の形態においては、１画素がＲ撮像部とＬ撮像部によって構成されており、Ｒ撮像部の画素値とＬ撮像部の画素値とを加算できれば、このようなＡＦ画素からもＮ画素と同等の画素値が得られるものと考える。即ち、本実施の形態においては、画素Ｒの位置においてＲ撮像部だけでなくＬ撮像部も設けられているとした場合におけるＬ撮像部の画素値を推定し、画素Ｒの画素値に推定したＬ撮像部の画素値を加算することで、画素Ｒの位置においてＮ画素が構成されていた場合の画素値を求めるようになっている。
【００２４】
なお、動画撮像時には、高速処理のために、撮像素子において上述した加算読み出しを行っており、動画撮像時においては撮像素子から単独の画素の画素値を読み出すこと等、加算読み出し以外の読み出しはできない。従って、画素Ｒの画素値を直接読み出すこともできず、画素Ｒの２倍の画素値を画素Ｒの位置におけるＮ画素の値として直接求めることもできない。
【００２５】
図３に示すように、画素Ｒの位置は、画素Ｅ〜Ｆによって囲まれた中央の位置であり、この位置においてＮ画素が構成されていた場合の画素値を、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／４と推定する。更に、Ｒ撮像部とＬ撮像部の画素値が略同一の値であり、これらの画素値の和がＮ画素の画素値であるものとして、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／８を画素Ｒの位置におけるＬ撮像部の画素値とする（図４（ｃ））。こうして、加算画素値（Ａ＋Ｃ＋Ｒ＋Ｄ）にＬ撮像部の画素値である加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／８を加えた値を、画素Ａ，Ｃ，Ｒ，Ｄを全てＮ画素で構成した場合の加算画素値とする（図４（ｄ））。
【００２６】
一方、動画撮像時のＡＦ処理のために、画素Ｒにおける画素値（Ｒ撮像部の画素値）を求める必要がある。撮像素子からは、加算画素値（Ａ＋Ｒ）が出力されており、この加算画素値（Ａ＋Ｒ）から画素Ａの画素値を推定して減算することで、画素Ｒの画素値を得る。画素Ａは画素Ｅ〜Ｈによって囲まれた中央の画素に近接した同色画素であるので、画素Ａの画素値を加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／４であるものと推定する。こうして、加算画素値（Ａ＋Ｒ）−加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）／４によって、画素Ｒの画素値を求める（図４（ｅ））。
【００２７】
（回路構成）
図１に示すように、撮像装置１の図示しない本体筐体内には本体回路部１０が設けられ、本体筐体に着脱自在に取り付けられる交換レンズ部２０には交換レンズ回路部２１が設けられている。本体回路部１０には、通信部１２が設けられており、交換レンズ回路部２１には通信部２３が設けられている。本体回路部１０の通信部１２は、交換レンズ回路部２１の通信部２３との間で、相互に情報を送受することができるようになっている。
【００２８】
交換レンズ２０は、撮影レンズ２６を有している。撮影レンズ２６は、駆動部２５に駆動されることで合焦を可能にするオートフォーカス機能を備えている。交換レンズ２０のレンズ制御部２２は、本体回路部１０からの信号により又はユーザ操作に基づく操作部２４からの信号によって、駆動部２５を制御して、撮影レンズ２６を駆動し、撮影レンズ２６における絞り、ピント、ズーム等を制御することができるようになっている。
【００２９】
レンズ制御部２２の通信部２３は、所定の伝送路を介して本体回路部１０の通信部１２との間で情報の送受を行う。レンズ制御部２２は、本体回路部１０の通信部１２との間の通信が確立すると、レンズに関する情報を通信部２３によって本体回路部１０に送信させることができる。これにより、本体回路部１０は、交換レンズ２０のズーム倍率、焦点距離、明るさナンバー等を認識することができる。
【００３０】
本体回路部１０は、ＣＭＯＳセンサ等の撮像素子によって構成された撮像部１４を有している。撮像部１４は、交換レンズ２０からの被写体の光を受光する受光部１４ａを有する。交換レンズ２０からの被写体の光学像は、受光部１４ａに結像するようになっている。受光部１４ａは、上述した図３のベイヤー配列の画素を有するものとする。撮像部１４は、信号処理及び制御部１１によって駆動制御される。撮像部１４は、受光部１４ａから２つの行の画素の値を加算して読み出す垂直アナログ加算回路１４ｂを有する。垂直アナログ加算回路１４ｂは、受光部１４ａからの２つの行の加算画素値を水平デジタル加算回路１４ｃに出力する。水平デジタル加算回路１４ｃは、２つの行の加算画素値を２つの列に亘って加算して４画素の加算画素値を出力する。なお、水平デジタル加算回路１４ｃは、加算画素値に対する乗算処理、加減算処理等の演算が可能である。受光部はＡＦ用メモリ１４ｄを有している。水平デジタル加算回路１４ｃは、演算結果を動画像撮像時における加算画素値として出力すると共に、演算結果をＡＦ用画素の画素値としてＡＦ用メモリ１４ｄに与えて記憶させることができるようになっている。
【００３１】
図５は図１中の受光部１４ａ及び垂直アナログ加算回路１４ｂの具体的な構成の一例を示す回路図である。受光部１４ａは、マトリクス状に配置された複数の画素によって構成されており、図５ではそのうちの同色の２行の２つの画素（破線）の構成のみを示している。
【００３２】
各画素はフォトダイオードＰＤ、転送トランジスタＴ１、フローティングディフュージョンＦＤ、リセットトランジスタＴ２、増幅トランジスタＴ３によって構成される。フォトダイオードＰＤは受光した光に応じて電荷を発生する。フォトダイオードＰＤに発生した電荷は、転送トランジスタＴ１によってフローティングディフュージョンＦＤに転送されて蓄積される。リセットトランジスタＴ２によってフローティングディフュージョンＦＤのリセット及び蓄積期間が設定され、フローティングディフュージョンＦＤの信号電荷に基づく電圧が増幅トランジスタＴ３によって増幅される。
【００３３】
行選択スイッチＴ４は、行選択信号によってオン，オフし、トランジスタＴ３からの信号電流をカラム線ＣＡを介してＣＤＳ回路４１に出力する。１列の全ての行選択スイッチＴ４は共通のカラム線ＣＡに接続され、同一行の全ての行選択スイッチＴ４が同時にオンになることで、同一行の全ての画素から各カラム線ＣＡを介して信号が各ＣＤＳ回路４１に供給される。
【００３４】
静止画撮影時には、図示しない垂直走査回路によって行選択スイッチＴ４がライン毎に選択的にオンとなる。動画撮像時には、垂直走査回路は、１ライン毎の同一色の２行の行選択スイッチＴ４をオンにする。これにより、動画撮影時には、同一色の２つの行の画素の画素値が、カラム線ＣＡを介して出力される。
【００３５】
ＣＤＳ回路４１は、同一色の２つの行の画素値のリセットノイズを除去して出力する。ＣＤＳ回路４１の出力は、トランジスタＴ５を介してコンデンサＣ１に蓄積される。動画撮像時には、コンデンサＣ１には２画素の画素値の和の電荷が蓄積されることになる。コンデンサＣ１の蓄積電荷は、アンプ４２を介してアナログデジタル変換部（ＡＤＣ）４３に供給されてデジタル信号に変換されて出力される。こうして、各カラム線ＣＡ毎に設けられたＡＤＣ４３からは、同色の２つの行の画素の加算画素値が出力されることになる。なお、各ＡＤＣ４３の出力は、図示しない水平走査回路によって順次出力される。
【００３６】
なお、受光部１４ａの構造を簡単化すると共に、処理を高速化するために、各画素の構造及び読み出しの手順等を画素間で共通化する必要があり、このため、動画撮影時には、同色の２つの行の画素の加算画素値のみが出力され、単一の画素の画素値を出力することはできない。
【００３７】
動画撮影時には、水平走査回路によって２行の画素の読み出しが終了すると、次の２行の画素の読み出しが行われる。なお、２行の画素の読み出しが終了する毎に、これらの行の各画素がリセットされる。
【００３８】
図６は動画撮像時における撮像部１４の処理を説明するためのフローチャートである。
【００３９】
撮像部１４は、図６のステップＳ１において、上述した図４に示す演算を行うための変数Ｌ，Ｍ，Ｎを０に初期化する。次に、撮像部１４は、垂直アナログ加算回路１４ｂによって、１行おきの２つの行の２画素を加算する。これにより、例えば図３の緑色の画素Ｅ，Ｇの加算画素値（Ｅ＋Ｇ）、画素Ｆ，Ｈの加算画素値（Ｆ＋Ｈ），…が得られる。撮像部１４は、ステップＳ６において、全列の処理が終了したか否かを判定し、終了していない場合には、ステップＳ７において列を変更して２画素加算を繰り返す。また、撮像部１４は、ステップＳ１６において、全行の処理が終了したか否かを判定し、終了していない場合には、ステップＳ１７において行を変更して２画素加算を繰り返す。
【００４０】
いま、垂直アナログ加算回路１４ｂが、図３の緑色の画素Ａ，Ｒの加算画素値（Ａ＋Ｒ）を加算するものとする。垂直アナログ加算回路１４ｂが加算する画素ＲはＡＦ画素であるので、垂直アナログ加算回路１４ｂは、ステップＳ３から処理をステップＳ４に移行して、変数Ｌをインクリメントし、加算画素値Ｓ１（Ｌ）＝（Ａ＋Ｒ）をＡＦ用メモリ１４ｄに与えて仮記録する。ステップＳ３〜Ｓ５によって、ＡＦ画素を含む全ての２画素の加算画素値がＡＦ用メモリ１４ｄに記憶される。
【００４１】
次に、撮像部１４は、ステップＳ８において、水平デジタル加算回路１４ｃによって、１列おきの４つの画素を加算する。これにより、例えば、加算画素値（Ｅ＋Ｇ）と加算画素値（Ｆ＋Ｈ）とが加算される。撮像部１４は、ステップＳ９において加算した４画素がＡＦ画素を囲むか否かを判定する。図３の例では画素Ｅ〜ＨはＡＦ画素Ｒを囲むので、水平デジタル加算回路１４ｃは、ステップＳ１０において変数Ｍをインクリメントし、加算画素値Ｓ２（Ｍ）＝（Ｅ＋Ｆ＋Ｇ＋Ｈ）をＡＦ用メモリ１４ｄに与えて仮記録する。ステップＳ９〜Ｓ１１によって、ＡＦ画素を囲む全ての４画素の加算画素値がＡＦ用メモリ１４ｄに記憶される。
【００４２】
更に、撮像部１４は、ステップＳ８において加算した４画素がＡＦ画素を含むか否かを判定する（ステップＳ１２）。図４（ｄ）のように画素Ａ，Ｃ，Ｒ，ＤはＡＦ画素Ｒを含むので、水平デジタル加算回路１４ｃは、ステップＳ１３において変数Ｎをインクリメントし、４画素の加算結果（Ａ＋Ｃ＋Ｒ＋Ｄ）を加算画素値Ｓ３（Ｎ）に代入する。そして、撮像部１４は、Ｓ３（Ｎ）にＳ２（Ｍ）／８を加算して、図４（ｄ）の右辺の加算画素値を得る（ステップＳ１５）。
【００４３】
撮像部１４は、ステップＳ１５によって得た加算画素値を動画撮像時における４画素の画素値として出力する。これらの４画素には、Ｒ撮像部のみを有するＡＦ画素Ｒが含まれているが、画素Ｒの位置にＬ撮像部を構成した場合におけるＬ撮像部の画素値Ｌを推定して、４画素の加算結果に加算しており、画素ＲをＮ画素で構成した場合と同様の加算画素値を得ることができる。
【００４４】
信号処理及び制御部１１は、撮像部１４に駆動信号を出力すると共に、撮像部１４からの画素値を取り込む。信号処理及び制御部１１には画像処理部４５ｃが設けられており、画像処理部４５ｃは、撮像素子からの画素値に対して、所定の信号処理、例えば、色信号生成処理、マトリックス変換処理、その他各種のデジタル処理を行う。信号処理及び制御部１１は、画像信号及び音声信号等の記録に際して、符号化処理を施して圧縮した画像情報及び音声情報等を出力することもできるようになっている。
【００４５】
信号処理及び制御部１１には、ＡＦ信号算出部４５ｂが設けられている。ＡＦ信号算出部４５ｂは、撮像部１４からＲ撮像部の画素値、Ｌ撮像部の画素値及びＮ画素の画素値のうちの少なくとも２つの画素値を読み出して、これらの画素値によって得られる画像信号同士の位相差に基づいて、瞳分割位相差法よるＡＦ信号を生成する。信号処理及び制御部１１は、ＡＦ信号算出部４５ｂによって算出されたＡＦ信号を通信部１２，２３を介して駆動部２５に供給することで、ピント合わせを行うようになっている。
【００４６】
また、本体回路部１０には、時計部１５、操作判定部１６も配設されている。時計部１５は信号処理及び制御部１１が用いる時間情報を発生する。操作判定部１６は、撮像装置１に設けられた撮像開始終了ボタンや撮影モード設定等の図示しない各種スイッチに対するユーザ操作に基づく操作信号を発生して、信号処理及び制御部１１に出力するようになっている。信号処理及び制御部１１は、操作信号に基づいて、各部を制御する。
【００４７】
また、本体回路部１０には、記録再生部１７及び表示部１８が設けられている。記録再生部１７は、信号処理及び制御部１１からの画像情報及び音声情報を図示しない記録媒体に記録することができるようになっている。なお、記録再生部１７としては例えばカードインターフェースを採用することができ、記録再生部１７はメモリカード等に画像情報及び音声情報等を記録可能である。また、記録再生部１７は、記録媒体に記録された画像情報及び音声情報を読み出して信号処理及び制御部１１に供給することができる。信号処理及び制御部１１は、記録再生部１７からの画像情報及び音声情報を復号化して、画像信号及び音声信号を得ることができるようになっている。
【００４８】
表示部１８は、撮像部１４からの撮像画像や記録再生部１７からの再生画像が信号処理及び制御部１１から供給されて、これらの画像表示を行うことができる。また、表示部１８は信号処理及び制御部１１に制御されて、撮影機器１の操作を行うためのメニュー表示等を表示することもできるようになっている。
【００４９】
信号処理及び制御部１１は、生成した映像信号を記録再生部１７に与えて記録させる場合には、ユーザ操作に基づいて記録した映像信号のファイル化を行うようになっている。なお、ファイル化によって、記録再生部１７に記録されてファイル化された映像信号（以下、映像ファイルという）に対してユーザ操作に基づく各種処理、例えば再生処理が可能となる。
【００５０】
次に、このように構成された実施の形態の作用について図７を参照して説明する。図７は本実施の形態におけるカメラ制御を説明するためのタイミングチャートである。
【００５１】
撮像装置１に電源が投入されると、信号処理及び制御部１１は、図７のステップＳ２１において、撮影モードが指示されたか否かを判定する。撮影モードが指示されていない場合には、信号処理及び制御部１１は、ステップＳ２２において、再生モードが指示されたか否かを判定する。再生モードが指示されると、信号処理及び制御部１１は、ステップＳ２３において、サムネイルの一覧表示を行う。サムネイル一覧を参照したユーザによる画像の選択が行われると、ステップＳ２４からステップＳ２５に処理を移行して、信号処理及び制御部１１は選択画像の再生を行う。ファイル選択が行われない場合には、ステップＳ２６において再生モードの終了を判定する。
【００５２】
一方、撮影モードが指示されると、信号処理及び制御部１１は、ステップＳ３１において、撮像部１４からの画像信号に基づいて、表示部１８に撮像画像（スルー画）をライブビュー表示させる。なお、この場合には、信号処理及び制御部１１は、撮像部１４からの撮像画像を、表示部１８の表示画素数に応じて間引き処理した後、表示部１８に与える。
【００５３】
次のステップＳ３２，３３において、撮影操作が行われたか否かが判定される。例えばレリーズボタン操作等によって静止画撮影が指示されると、信号処理及び制御部１１は、ステップＳ３４においてオートフォーカス処理を行う。静止画撮影時には、撮像部１４は１画素ずつ読み出しを行っており、ＡＦ画素の画素値がＡＦ用メモリ１４ｄに記憶される。信号処理及び制御部１１のＡＦ信号算出部１１ｂは、ＡＦ用メモリ１４ｄに記憶されているＡＦ画素の画素値を読み出し、複数のＲ撮像部から得られる画像信号と複数のＬ撮像部から得られる画像信号との位相差を検出して、交換レンズ回路部２１の駆動部２５を制御するためのＡＦ信号を発生する。ＡＦ信号は、通信部１２，２３を介して交換レンズ回路２１の駆動部２５に供給され、駆動部２５はＡＦ信号に基づいて撮影レンズ２６を駆動して、ピント合わせを行う。
【００５４】
なお、受光部１４ａに、ＡＦ画素としてＲ画素のみが構成されている場合には、ＡＦ信号算出部１１ｂは、Ｎ画素とＲ画素との演算によってＬ撮像部の画素値を求めればよる。また、ＡＦ信号算出部１１ｂは、ＡＦ画素の画素値を読み出し、複数のＲ撮像部から得られる画像信号と複数のＮ画素から得られる画像信号との位相差を検出して、交換レンズ回路部２１の駆動部２５を制御するためのＡＦ信号を発生するようにしてもよい。
【００５５】
信号処理及び制御部１１は、ピント合わせを行った後、撮像部１４からの撮像画像に対して所定の信号処理を施して記録用の画像を生成する。信号処理及び制御部１１は、生成した撮像画像を図示しないメモリに記録する（ステップＳ３５）。信号処理及び制御部１１は、記録された撮像画像中のＡＦ画素については、当該ＡＦ画素の周囲の画素を用いた補間処理によって、このＡＦ画素をＮ画素で構成した場合の画素を求めて、ＡＦ画素位置の画素値とする（ステップＳ３６）。
【００５６】
信号処理及び制御部１１は、ＡＦ画素の画素値が補正された撮像画像を記録再生部１７にファイル化する（ステップＳ３７）。また、信号処理及び制御部１１は、記録した撮像画像を表示部１８に与えて、レックビュー表示を行う（ステップＳ３８）。
【００５７】
信号処理及び制御部１１は、ステップＳ５１において、電源オフ操作が行われた否かを判定する。電源オフ操作が行われていない場合には、信号処理及び制御部１１は、撮影・再生モードの変更操作を受付けた後、処理をステップＳ２１に戻す。電源オフ操作が行われた場合には、信号処理及び制御部１１は電源をオフにする（ステップＳ５３）。
【００５８】
一方、ステップＳ３２において、ユーザが動画撮影を指示したものと判定された場合には、信号処理及び制御部１１は、処理をステップＳ４１に移行して、図６に示した動画時画素読み出しを行う。即ち、ステップＳ４１の処理によって、垂直アナログ加算回路１４ｂによって加算されるＡＦ画素を含む２画素の加算値Ｓ１（Ｌ）（図４（ｄ）参照）、同一色の４画素によって囲まれる画素がＡＦ画素である場合の当該４画素の加算画素値Ｓ２（Ｍ）（図４（ｃ）参照）がＡＦ用メモリ１４ｄに記憶されている。
【００５９】
なお、上述したように、ステップＳ４１の処理では、Ｒ画素を含む同一色の４画素の加算画素値に、当該Ｒ画素の画素位置においてＬ撮像部を構成した場合の当該Ｌ撮像部の画素値を加算する処理（図４（ｄ）参照）によって、ＡＦ画素をＮ画素で構成した場合の４画素の加算画素値が得られている。
【００６０】
動画撮像時には、撮像部１４から単独の画素の画素値を読み出すことはできない。そこで、信号処理及び制御部１１は、以下のステップＳ４２〜Ｓ４４の処理によって、ＡＦ画素の画素値を求める。
【００６１】
即ち、信号処理及び制御部１１は、ステップＳ４２において、同一色の４画素によって囲まれる画素がＡＦ画素である場合の当該４画素の加算画素値Ｓ２（Ｊ）を１／４することで、当該ＡＦ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）を推定する。
【００６２】
信号処理及び制御部１１は、ステップＳ４３において、Ｒ画素を含む２画素の加算値Ｓ１（Ｊ）から当該Ｒ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）を減算することで、Ｒ画素の画素値Ｒ（Ｊ）を推定する（図４（ｅ）参照）。
【００６３】
また、信号処理及び制御部１１は、ステップＳ４４において、ＡＦ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）から当該ＡＦ画素がＲ画素で構成された場合の画素値Ｒ（Ｊ）を減算することで、当該ＡＦ画素がＬ画素で構成された場合の画素値Ｌ（Ｊ）を推定する。
【００６４】
次に、信号処理及び制御部１１は、ステップＳ４５において、推定した複数の画素値Ｒ（Ｊ）によって得られる画像信号と推定した複数の画素値Ｌ（Ｊ）によって得られる画像信号との相関を検出する。また、信号処理及び制御部１１は、ステップＳ４６において、推定した複数の画素値Ｒ（Ｊ）によって得られる画像信号と推定した複数の画素値Ｎ（Ｊ）によって得られる画像信号との相関を検出する。
【００６５】
信号処理及び制御部１１は、高い相関が得られる組み合わせをピント合わせの位相差検出に採用する。例えば、画素値Ｒ（Ｊ）によって得られる画像信号と複数の画素値Ｌ（Ｊ）によって得られる画像信号との相関の方が高い場合には、画素値Ｒ（Ｊ）によって得られる画像信号と複数の画素値Ｌ（Ｊ）によって得られる画像信号との位相差を検出して、検出した位相差に基づいて交換レンズ回路部２１の駆動部２５を制御するためのＡＦ信号を発生する。このＡＦ信号が駆動部２５に供給され、駆動部２５は撮影レンズ２６を駆動してピント合わせを行う（ステップＳ４７）。
【００６６】
信号処理及び制御部１１は、ピント合わせ後の４加算画素値を用いて、動画撮像時の画像を生成し、所定の信号処理を施した後、表示部１８に表示する。また、信号処理及び制御部１１は、生成した撮像画像に符号化処理を施した後記録生成部１７に記録させる。信号処理及び制御部１１は、ステップＳ４９において動画撮影の終了が指示されると、記録再生部１７に記録された動画像をファイル化する（ステップＳ３７）。
【００６７】
このように本実施の形態においては、動画時の高速処理のために、ＡＦ画素を有する撮像部から、複数の画素の画素値が加算された後出力される場合でも、簡単な演算処理によって、ＡＦ画素が通常画素である場合の加算画素値を推定することができ、高画質の動画像を得ることができる。また、この場合でも、簡単な演算処理によって、ＡＦ画素の画素値を取得することができ、ピント合わせを高精度に行うことができる。なお、簡単な演算処理とは、加算する複数の画素が、ＡＦ画素を含む画素であるかＡＦ画素を囲む画素であるかによって、各場合毎に加算結果を夫々記憶し、記憶した加算結果に対する簡単な四則演算を行うことであり、高速処理が可能である。
【００６８】
（第２の実施の形態）
図８は本発明の第２の実施の形態に係る撮像装置の回路構成を示すブロック図である。図８において図１と同一の構成要素には同一符号を付して説明を省略する。
【００６９】
本実施の形態においては、撮像部１４並びに信号処理及び制御部１１を有する本体回路部１０に代えて撮像部４４並びに信号処理及び制御部４５を有する本体回路部４０を採用した点が第１の実施の形態と異なる。
【００７０】
撮像部４４は、ＣＭＯＳセンサ等の撮像素子によって構成されており、ベイヤー配列の受光部４４ａを有する。図９は受光部４４ａにおけるベイヤー配列を説明するための説明図である。図９は図３と同様の手法により記載したものである。
【００７１】
本実施の形態においては、撮像部４４は、受光部４４ａから２つの行及び２つの列の４画素の画素値を加算して読み出す垂直水平アナログ加算回路４４ｂを有する。例えば、受光部４４ａの１列の回路構成を図５の構成からアンプ４２及びＡＤＣ４３を除く構成とし、２列のコンデンサＣ１の信号電荷をアンプ４２及びＡＤＣ４３によって取り出すことにより、２つの行及び２つの列の４画素の加算画素値を出力することができる。
【００７２】
演算回路４４ｃは、垂直水平アナログ加算回路４４ｂの出力に対する演算処理によって、動画撮像時の画素値を出力すると共に、ＡＦに用いる画素値を生成してＡＦ用メモリ４４ｄに記憶させるようになっている。
【００７３】
図１０は第２の実施の形態における補間方法を説明するための説明図であり、図１１は第２の実施の形態における補間方法を示すフローチャートである。図１０及び図１１は夫々図４又は図６に対応するものである。
【００７４】
本実施の形態においても、加算する画素がＡＦ画素を囲む画素であるか、ＡＦ画素を含む画素であるかの場合毎に加算画素値を記憶し、加算画素値に対する演算によって、ＡＦ画素をＮ画素で構成した場合と同様の画素値を得るようになっている。
【００７５】
撮像部４４は、図１１のステップＳ６１において、列毎の４画素の加算読み出しを開始する。即ち、垂直水平アナログ加算回路４４ｂによって、２つの行を読み出し（図１０（ａ））、図１０（ｃ）に示すように１列おきの４画素を加算する。撮像部４４は、ステップＳ６２において、演算を行うための変数Ｍ，Ｎを０に初期化する。
【００７６】
ステップＳ６３，Ｓ６６では、垂直水平アナログ加算回路４４ｂにおいて画素加算を行う４画素が、ＡＦ画素を囲む画素であるかＡＦ画素を含む画素であるかの判定が行われる。画素Ｅ〜Ｈは、図９に示すように、ＡＦ画素（Ｒ画素）を囲むので、撮像部４４は、処理をステップＳ６４に移行し、Ｍをインクリメントし、加算画素値（Ｅ＋Ｆ＋Ｇ＋Ｈ）をＡＦ用メモリ４４ｄにＳ５（Ｍ）として記憶させる。
【００７７】
１列の読み出し及び画素加算が終了すると、ステップＳ７０からステップＳ７１に処理を移行して、次の行の画素加算が行われる。次に、例えば、図１０（ｂ）に示す読み出しが行われて、図１０（ｄ）に示す画素加算が行われる。図１０（ｄ）に示す画素Ｒ，Ｃ，Ａ，Ｄは、ＡＦ画素（Ｒ画素）を含むので、処理はステップＳ６７に移行して変数Ｎがインクリメントされる。次に、加算画素値（Ｒ＋Ｃ＋Ａ＋Ｄ）をＡＦ用メモリ４４ｄにＳ６（Ｎ）として記憶させる（ステップＳ６８）。
【００７８】
Ｓ５（Ｍ）の画素値は、当該４画素によって囲まれるＲ画素の位置においてＬ撮像部を構成した場合のＬ撮像部の画素値の８倍の値と推定される。また、Ｒ撮像部とＬ撮像部の画素値の加算値は、Ｒ画素の位置においてＮ画素を構成した場合の画素値と推定できる。そこで、演算回路４４ｃは、ステップＳ６９において、図１０（ｅ）に示す演算、即ち、Ｓ５（Ｍ）の１／８とＳ６（Ｎ）の加算を行って、画素Ｒ，Ｃ，Ａ，Ｄの加算画素値を得る。この加算画素値は、Ｒ画素をＮ画素で構成した場合の加算画素値と考えることができる。
【００７９】
以上の処理をステップＳ７３において行を変更しながら、ステップＳ７２において全列が終了したと判定されるまで繰り返す。
【００８０】
次に、このように構成された実施の形態の作用について図１２を参照して説明する。図１２は本実施の形態におけるカメラ制御を説明するためのタイミングチャートである。図１２において図７と同一の手順には同一符号を付して説明を省略する。
【００８１】
図１２のフローは、ステップＳ４２，Ｓ４３に夫々代えてステップＳ８１，Ｓ８２を採用した点が図７のフローと異なる。本実施の形態においては、受光部４４ａから４画素の加算画素値が読み出されるようになっており、単独の画素の画素値又は２画素の加算画素値を読み出すことはできない。
【００８２】
そこで、信号処理及び制御部１１は、ステップＳ８１においては、ＡＦ信号算出部４５ａは、ステップＳ８１において、同一色の４画素によって囲まれる画素がＡＦ画素である場合の当該４画素の加算画素値Ｓ５（Ｊ）を、当該ＡＦ画素がＮ画素で構成された場合の画素値Ｎ（Ｊ）と推定する。
【００８３】
信号処理及び制御部１１は、ステップＳ８２において、Ｒ画素を含む４画素の加算値Ｓ６（Ｊ）を、当該ＡＦ画素がＲ画素で構成された場合の画素値Ｒ（Ｊ）と推定する
他の作用は第１の実施の形態と同様であり、推定された画素値Ｒ（Ｊ），Ｌ（Ｊ），Ｎ（Ｊ）を用いて、ステップＳ４５〜Ｓ４７においてピント合わせが行われる。また、ＡＦ画素を含む４画素の加算画素値は、この４画素が全てＮ画素で構成されている場合と同様の画素値に補正されており、高画質の撮像画像を得ることができる。
【００８４】
このように本実施の形態においても、第１の実施の形態と同様に、動画時の高速処理のために、ＡＦ画素を有する撮像部から、複数の画素の画素値が加算された後出力される場合でも、簡単な演算処理によって、ＡＦ画素が通常画素である場合の加算画素値を推定することができ、高画質の動画像を得ることができる。
【００８５】
また、本実施の形態においても、ＡＦ画素としてＲ画素のみを用いる例について説明したが、Ｌ画素のみを用いる場合、Ｒ，Ｌ画素の両方を用いる場合にも同様に適用可能である。
【００８６】
また、上記各実施の形態においては、ＡＦ画素として水平左右方向からの光を受光するＬ，Ｒ撮像部を有する画素を用いる例について説明したが、ＡＦ画素として垂直上下方向からの光を受光する２つの撮像部を有する画素を用いる例についても、同様に適用できることは明らかである。
【符号の説明】
【００８７】
１０…本体回路部、１１…信号処理及び制御部、１４…撮像部、１４ａ…受光部、１４ｂ…垂直アナログ加算回路、１４ｃ…水平デジタル加算回路、１４ｄ…ＡＦ用メモリ、１７…記録再生部、１８…表示部。
【特許請求の範囲】
【請求項１】
撮像用画素が２次元状に配列されると共に、該配列の一部に複数の焦点検出用画素が配列された撮像素子と、
上記撮像素子の所定画素間隔の複数の画素の画素値を加算する画素値加算回路と、
上記複数の画素が上記焦点検出用画素を含む場合の上記画素値加算回路の第１の画素加算結果を、上記複数の画素が上記焦点検出用画素を囲む場合の上記画素値加算回路の第２の画素加算結果に従って、補正した結果を出力する補正回路と、
を具備したことを特徴とする撮像装置。
【請求項２】
上記画素値加算回路は、上記第１及び第２の画素加算結果を、４画素の画素値の加算によって得る
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
上記補正回路は、上記焦点検出用画素を含む２画素の第３の画素加算結果と上記第２の画素加算結果との差分によって、上記焦点検出用画素の画素値を求める
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
上記画素値加算回路は、上記撮像素子の垂直方向の２つの撮像用画素を加算するアナログ加算回路と、上記アナログ加算回路の２画素の加算結果を加算する水平デジタル加算回路と
を具備したことを特徴とする請求項１乃至３に記載の撮像装置。
【請求項５】
上記画素値加算回路は、上記撮像素子の水平及び垂直方向の４つの撮像用画素を加算する加算回路を
を具備したことを特徴とする請求項１又は２に記載の撮像装置。
【請求項１】
撮像用画素が２次元状に配列されると共に、該配列の一部に複数の焦点検出用画素が配列された撮像素子と、
上記撮像素子の所定画素間隔の複数の画素の画素値を加算する画素値加算回路と、
上記複数の画素が上記焦点検出用画素を含む場合の上記画素値加算回路の第１の画素加算結果を、上記複数の画素が上記焦点検出用画素を囲む場合の上記画素値加算回路の第２の画素加算結果に従って、補正した結果を出力する補正回路と、
を具備したことを特徴とする撮像装置。
【請求項２】
上記画素値加算回路は、上記第１及び第２の画素加算結果を、４画素の画素値の加算によって得る
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
上記補正回路は、上記焦点検出用画素を含む２画素の第３の画素加算結果と上記第２の画素加算結果との差分によって、上記焦点検出用画素の画素値を求める
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
上記画素値加算回路は、上記撮像素子の垂直方向の２つの撮像用画素を加算するアナログ加算回路と、上記アナログ加算回路の２画素の加算結果を加算する水平デジタル加算回路と
を具備したことを特徴とする請求項１乃至３に記載の撮像装置。
【請求項５】
上記画素値加算回路は、上記撮像素子の水平及び垂直方向の４つの撮像用画素を加算する加算回路を
を具備したことを特徴とする請求項１又は２に記載の撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−１５５６６（Ｐ２０１３−１５５６６Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１１−１４６３５１（Ｐ２０１１−１４６３５１）
【出願日】平成２３年６月３０日（２０１１．６．３０）
【出願人】（５０４３７１９７４）オリンパスイメージング株式会社 (2,647)
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２３年６月３０日（２０１１．６．３０）
【出願人】（５０４３７１９７４）オリンパスイメージング株式会社 (2,647)
【出願人】（００００００３７６）オリンパス株式会社 (11,466)
【Ｆターム（参考）】
[ Back to top ]