改善されたベースエミッタ接合部を有するバイポーラトランジスタ及び製造のための方法
本発明は、基板を有し、この基板内に形成されたコレクタ（Ｋ）を有し、このコレクタの上に配置されたベース層に形成された単結晶のベース（Ｂ）を有し、このベースの上に配置された単結晶のエミッタ層（ＥＳ）を有する、改善されたバイポーラトランジスタに関する。本発明によれば、エミッタ層の構造は中間層（ＺＳ）によって改善され、この中間層はエミッタ層とベースとの間に配置され、この中間層はエッチングストップ層として形成される。有利にはシリコンに対して選択的にエッチング可能なエピタキシャルに成長されるシリコンカーバイド層が利用される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板を有するバイポーラトランジスタに関し、この基板内にコレクタが形成されており、このコレクタの上にベース層が設けられており、このベース層内にベースが単結晶に形成されており、このベースの上にも単結晶に形成されたエミッタ層がもうけられている。
【０００２】
このように形成されたバイポーラトランジスタは高速トランジスタとして使用される。これはベース及びエミッタのハイグレードな単結晶構造によって可能であり、これらのベース及びエミッタは両方ともそれぞれエピタキシャルに堆積される。こうしてコレクタとベースとの間の及びとりわけベースとエミッタとの間の接合部が、そこで通常発生する境界面問題が最小になるように構成される。さらにエピタキシャルなベースは薄く形成され、これはベース幅を低減し、これによってトランジスタにおける高いスイッチング速度が可能となる。
【０００３】
単結晶ではない、例えば多結晶に形成されたエミッタは次のような欠点を有する。すなわち、このエミッタのドーピングのためには、大抵の場合、デポジションの間の注入ステップ又はｉｎ−ｓｉｔｕドーピングが後続の熱処理とともにドーパントを単結晶領域にドライブインするために必要である。欠点はこの場合トランジスタ層システムへの高温注入から生じ、これは真性（intrinsic）（活性）ベースの拡大、高い点欠陥拡散及び更なる類似の欠陥の原因になる。結果として拡大されたベースプロフィールが得られ、この拡大されたベースプロフィールは電荷担体がベースを横切るために必要とするこれらの電荷担体の通過時間によって定義されるトランジスタの実現可能な最大スイッチング速度を制限してしまう。こうしてさらに高いエミッタベース容量及び接合部の単に低い降伏電圧を有する高濃度ドープされたエミッタベース接合部が得られる。表面テクスチャにも現れるエミッタの多結晶構造は、単に幾何学的形成だけによってもエミッタベース接合部の平滑さを損なってしまい、とりわけ結晶粒界におけるエミッタに使用されるドーパントの拡散効果が観察される。
【０００４】
エピタキシャルなベース及びエピタキシャルなエミッタ層を有するバイポーラトランジスタの製造のためには、原理的には２つの方法が公知である。第１の方法ではベース層のエピタキシャル成長の後でこのベース層の上に絶縁層が生成され、真性ベースを露出させるためにパターン化される。その後ようやくその上にエミッタ層がエピタキシャルにデポジットされる。この方法の欠点は、エピタキシーリアクタにおいて実施すべき時間のかかるエピタキシーステップがベース層の製造の後で中断されなければならないことである。絶縁層の製造及びパターン化の後でウェハは改めてリアクタに挿入され、エピタキシ条件が調整されなければならない。これは付加的な時間消費を必要とする。さらに真性ベースは絶縁層における窓の開口の際に使用されるエッチング剤に無防備にさらされてしまう。これは同様に構造の表面又はベースのドーピングを損なわせる原因になる。
【０００５】
もう１つの方法では、ベース層としてシリコンゲルマニウム合金がエピタキシャル成長される。この上に直接エピタキシャルにシリコンから成る層を成長させると、ベース層のシリコンゲルマニウム合金がエッチングストップ層として後ほど行われるエミッタ層のパターン化において使用されうる。しかし、この方法の欠点は、ベース層が少なくとも表面においてシリコンに対する高いエッチング選択性を発生するために約２０％の高いゲルマニウム成分を有しなければならないことである。しかし、明らかに、ベース／エミッタ接合部におけるこのような高いゲルマニウム濃度は高いスイッチング速度を得るためには不利である。さらに、ベース層はシリコンに対する高いエッチング選択性にもかかわらずエミッタ層のパターン化の際にベースの露出している表面領域において損なわれる。
【０００６】
従って、本発明の課題は、上記の欠点を回避するハイグレードなエミッタ／ベース接合部を有するバイポーラトランジスタを提供することである。
【０００７】
上記課題は、本発明によれば、請求項１の構成を有するバイポーラトランジスタによって解決される。有利な実施形態ならびに本発明のバイポーラトランジスタの製造のための方法は従属請求項から得られる。
【０００８】
本発明によれば、ベースの上にかつエミッタ層の下にエピタキシャルに成長された中間層が配置されており、中間層はエミッタ層に対して選択的にエッチング可能である。これによって簡単なやり方でフルに作動可能なエミッタ／ベース接合部を有するバイポーラトランジスタを実現することが可能であり、しかもこのためにエミッタとベースとの間にダイレクトな接続が存在しなくてもよい。むしろ、中間層は、ベースを妨害又は損傷することなくエミッタ層がパターン化されうるという利点を有する。従って、エミッタ層に対する中間層のエッチング選択性によって、エミッタ層のパターン化の際のエッチングストップ層としてのこの中間層の使用が可能となる。
【０００９】
本発明のバイポーラトランジスタは次のような利点を有する。すなわち、ベース及びエミッタのためのエピタキシャル成長される層ならびにその間にある中間層が直に互いに重なっており、この結果、これらの製造のためのエピタキシーステップは連続的に順番に同じリアクタ内で実施され、しかも基板をその合間にエピタキシーリアクタから取り出す必要がない。これは、製造方法において公知のバイポーラトランジスタよりも製品を、つまりバイポーラトランジスタをコスト的に有利にする大きな時間上の利点を意味する。本発明の中間層によってさらにエミッタ層及びベースのための材料を互いに独立に選択することが可能である。本発明はベース層の材料選択に対するいかなる制限又は境界条件も必要とせず、本発明はこれによって公知のトランジスタよりも優れている。唯一の依存性は中間層の選択の際に生じる。この中間層の選択はエミッタ層の材料に依存して行われなければならず、エミッタ層は中間層に対して選択的にエッチング可能である。
【００１０】
本発明によって、さらに、エミッタベース接合部の寸法の精確な限定が成功する。なぜなら、エミッタ層の直接パターン化によってエミッタの精確な配置及びサイズが決定されるからである。従って、接合部の限定はパターン化ステップと同じ高い精度で成功する。これはとりわけ従来技術から公知のエミッタベース接合部の間接的な限定方法と比べて有利である。この従来技術から公知のエミッタベース接合部の間接的な限定方法では、エミッタベース接合部の面積に相応する活性ベースのサイズが絶縁層の窓を介して限定される。この公知の構成では、付加的な層のためにエミッタとベースとの間の接合部を付加的に妨害しうる付加的な界面効果が作用する。
【００１１】
更に別の実施形態では、本発明のバイポーラトランジスタはパターン化されるエミッタ層の周囲においてスペーサ領域によって限定されており、このスペーサ層はベース層の上に載置されており、側面ではエミッタ層に当接している。その内部において活性ベースが形成されている大面積のベース層はエミッタ層又はエミッタ層を限定するスペーサ領域によっては限定されていない領域において（活性）ベースよりも高濃度ドープされている。こうして、ベース層のこの比較的高濃度ドープされた面領域はベース端子又は外因性（extrinsic）ベースとして使用され、このベース端子又は外因性ベースは高濃度ドーピングによって良好な導電性を有し、従って活性層の低オーム性の接続を可能にする。
【００１２】
さらにスペーサ領域によってセルフアラインメントによって高濃度ドープされた外因性ベースと（活性）低濃度ドープされた真性ベースとの間の間隔が調整乃至は保証される。構造を側面から制限するスペーサ領域のその自体は公知の製造は、エッジを被覆するように堆積された補助層の異方性エッチバックを介して行われる。基板平面に対してパラレルに定められたスペーサ領域の幅はエッジを被覆するようにこの面の上に堆積された補助層の厚さによって決定される。適当なデポジット方法によってこの補助層の厚さは、すなわち外因性ベースと真性ベースとの間の間隔は精確に調整される。
【００１３】
有利には、中間層はベースの層厚に比べて相対的に薄く形成されている。中間層はこの場合エミッタ／ベース接合部を損なうことなしに導電性の又は少なくとも半導体性の材料を含む。
【００１４】
本発明の中間層に対する全ての要求を満たす適切な材料は、シリコンカーバイドである。これは半導体であり、エピタキシャルに成長され、シリコン又はシリコンゲルマニウムのように通常エミッタ層に使用される材料に対する十分なエッチング選択性を有する。研究によれば、シリコンカーバイド層はエミッタベース接合部の特性に決してネガティブな影響を与えないことが分かっている。
【００１５】
本発明の更に別の実施形態では、エミッタ層が２段に発生され乃至は２重層として形成される。既述のように、この場合まず最初に薄いエピタキシャル層が成長させられ、次いでこれが多結晶材料のデポジションによって補強される。
【００１６】
エミッタ層のための２つの部分層のドーピングはこの場合ｉｎ ｓｉｔｕに堆積方法の間に行われ、これら２つの部分層に対してほぼ同じ濃度が選択される。有利にはこれら２つの部分層の材料も同じであり、有利にはシリコンである。
【００１７】
このように２つの部分層に分割されたエミッタ層は、エピタキシーステップが比較的時間のかかる、従ってコストを決定するステップであるので、相当迅速に、従ってコスト的に有利に製造されうるという利点を有する。エミッタ層の全層厚はベースに比べて相対的に大きいので、エピタキシャル成長される部分層の分量はエピタキシープロセスを短縮するためにエミッタ層の全層厚においてできるだけ小さく選択される。多結晶部分層ははるかに簡単かつ迅速に堆積される。第１の実施形態の場合のように、この２分割されたエミッタ層も、エミッタベース接合部がハイグレードであり、例えば決して結晶粒界効果によって妨害されないという利点を有する。多結晶層は堆積の間にｉｎ ｓｉｔｕにドープされうるので、この場合ドーピングプロフィールの望ましくない変化もしくは界面効果又は界面欠陥の発生又は増大を引き起こしうる熱処理ステップも必要ない。
【００１８】
本発明のトランジスタは有利にはｎｐｎバイポーラトランジスタとして形成されるこれは、ベース層がｐドープされることを意味する。しかし、このトランジスタをｐｎｐバイポーラトランジスタとして形成することも可能である。
【００１９】
トランジスタの個別層はほぼ互いに無関係に異なる半導体材料から構成されるが、有利にはシリコンを含む半導体材料から構成される。これは純粋なシリコン又は更に別の半導体を異なる成分量だけ含んでいる半導体材料であればよい。例えば、エミッタ、コレクタ及びベース層のうちの少なくとも１つが約３０（原子）％までのゲルマニウムを含むシリコンから構成されることが可能である。ゲルマニウムはシリコンとは異なるバンドギャップを有するので、半導体特性は他の半導体の含有量を介して及びとりわけゲルマニウムの含有量によって所望の値に調整される。またシリコンは１％までの成分量で炭素を含んでもよい。機能的なトランジスタ層領域のうちの１つ、とりわけベースは異なる層から構成され、これらの異なる層が互いに異なる含有量のゲルマニウム又は炭素を有することも可能である。
【００２０】
次に同様に本発明のバイポーラトランジスタの製造のための方法を実施例及びこれに添付された図面に基づいて詳しく説明する。分かりやすくするために、図面は寸法に忠実には図示されていない。これらの図面は概略的な断面図に基づいて本発明のバイポーラトランジスタの製造における様々な方法段階を示している。
【００２１】
図１は基板にコレクタを形成する２つの方法を示し、
図２はベース領域を絶縁領域によって定める２つの異なる方法を示し、
図３はベース層の製造の後の装置を示し、
図４はエミッタ層の製造の後の装置を示し、
図５はエミッタ層のパターン化の後の装置を示し、
図６は傾斜注入プロセスの間の装置を示し、
図７はベース層の注入の間のスペーサ領域の製造の後の装置を示し、
図８は完成したバイポーラトランジスタの断面図を示す。
【００２２】
図１：本発明のバイポーラトランジスタは有利には基板Ｓとして使用されるｐ伝導性シリコンウェハ上に構成される。コレクタＫは例えばウェハの表面に第１の伝導型の（ここではｎドーピング）の相応のドーパントの拡散注入によって発生される。図１ｂはこのように基板Ｓのドーピングにより発生されるコレクタＫを示している。コレクタＫのために付加的なエピタキシャル層が基板Ｓ上に成長させることも可能である。これはこのために少なくとも単結晶の半導体に形成され、とりわけシリコンウェハである。有利には、コレクタのためのエピタキシャル層（図１ａ参照）は第１の伝導性（ここではｎドーピング）のより小さいドーパント濃度を有するが、また基礎となる基板Ｓのドーピングとは正反対に構成することもできる。図１ａのコレクタＫのためのエピタキシャル層の下には埋め込み型ｎ+ドープ領域（埋め込み層、図示せず）が例えばコレクタＫのエピタキシャル成長の前に基板Ｓへの注入によって発生されることも可能である。この埋め込み層はコレクタ層Ｋの成長の後で拡大されうる。
【００２３】
図２：本来の活性トランジスタ面（エミッタ／ベース接合部）よりも大きく選択されてるベース領域の絶縁のために、ウェハにおいてベース領域ＢＧの周りに絶縁領域ＩＧが発生される。これらの絶縁層ＩＧは例えば図２ａに図示されているように局所酸化膜（Ｌｏｃｏｓ）として発生される。絶縁領域ＩＧを絶縁材料により充填されたトレンチ（例えばＳＴＩ＝シャロウトレンチアイソレーション）として又はディープトレンチとして構成することも可能である。構成素子に必要な基板表面積の最小化のために、ベース領域ＢＧは、使用されるプロセス、とりわけリソグラフィーによって製造可能な最小構造サイズとほぼ同じか又はこの最小構造サイズよりほんの少し大きい最小直径によって定められる。所望の通りに高速領域において使用されるバイポーラトランジスタのために、ベース領域は例えば１５０〜４００Åの垂直方向ベース厚さを有する。
【００２４】
ベース領域の限定の後で、ベース層ＢＳが全面的にエピタキシャル条件下においてデポジットされる。土台に依存してベース層ＢＳはベース領域ＢＧの上に単結晶で成長し、これに対して絶縁領域ＩＧの上には多結晶変態（polykristalline Modifikation）において成長する。
【００２５】
図３は概略的な断面図においてベース層の成長の後の装置を示す。所望の使用目的のために、ベース層はできるだけ薄く形成され、約１００Å以上の厚さを有する。しかし、原理的には３００〜５００Å又はそれ以上の比較的大きなベース層厚も可能である。第２の伝導型のドーピング、この例ではｐドーピングは成長の間にｉｎ ｓｉｔｕに共に行われる。ベース層の成長は有利には低温ＰＥ−ＣＶＤ（プラズマエンハンスドＣＶＤ）又はＬＰ−ＣＶＤ（低圧ＣＶＤ）方法によって行われる。有利にはベース層は純粋シリコンから成る。しかし、シリコンゲルマニウム合金も可能であり、ゲルマニウム成分量は３０％までが可能である。シリコンとは異なるバンドギャップを有する第２の半導体材料に関しては、半導体特性が含有量を介して及び例えばベース層に亘る濃度プロフィールを介して調整される。有利には例えばシリコンにおけるゲルマニウムの濃度勾配を調整する。この濃度勾配はコレクタＫの直上で例えば２０原子％の最大濃度を有し、ベース層の表面までに０に降下する。
【００２６】
次のステップでは中間層が成長され、ベース層ＢＳの成長の場合と同じエピタキシャル条件が保持されうる。有利な中間層はシリコンカーバイドから成る。中間層は基本的にベース層の厚さより小さい厚さに成長し、例えばほぼ３０〜１５０Åである。中間層はベース層と同じリアクタの中で成長され、しかもこの場合ウェハ乃至は基板をこのためにリアクタから取り出す必要はない。
【００２７】
中間層ＺＳの成長の直ぐ後に同じリアクタの中でエミッタ層ＥＳの成長が行われる。このために、有利には比較的厚いシリコン層が成長され、このシリコン層はｉｎ ｓｉｔｕに第２の伝導型のドーパントによってドープされ、この実施例ではｎ+ドーピングによって設けられる。エミッタ層ＥＳの厚さはとりわけエミッタコンタクトの製造のための窓の後ほど行われる開口における厚さリザーブを提供するためにベース層の厚さよりもはるかに大きく選択される。このエピタキシャル層でも前のエピタキシャル層でも成長はできるだけ低い温度で例えば約８００℃で実施される。成長温度が低くなれば層の品質は向上するが、これに並行して成長速度は低下する。
【００２８】
図４はエミッタ層ＥＳの製造後の装置を示す。エミッタ層ＥＳの下部領域の破線によって、これが２つの部分層から構成されうることが示されている。第１の比較的薄い部分層ＥＳＣはエピタキシャルに堆積されるが、これに対してより厚い第２の部分層ＥＳＰは多結晶変態において堆積される。多結晶部分層ＥＳＰも同じリアクタにおいて成長され、このためには成長条件が変更されるだけでよい。
【００２９】
次にエミッタ層ＥＳに亘って全面的に有利には絶縁材料から成るハードマスクＨＭが被着される。次いで、エミッタ層ＥＳがその上にあるハードマスクＨＭもろともパターン化される。このためにフォトリソグラフィー方法が使用され、レジストマスクがハードマスクＨＭ上に塗布され、リソグラフィックにパターン化される。ハードマスクＨＭ及びエミッタ層ＥＳのパターン化は１つのステップで行われ、異方性プラズマエッチング方法によって実施される。エッチングガスは選択的にエミッタ層ＥＳに使用される半導体材料をエッチングするが、例えばシリコンカーバイドから成る中間層ＺＳはエッチングしないようにこのエッチングガスは選択される。従って、中間層ＺＳはパターン化に対するエッチングストップ層として使用され、その下にある（活性）ベースがエッチングされて損なわれることを防止する。
【００３０】
図５はこの方法ステップの後の装置を示す。パターン化によってエミッタ／ベース接合部の面が確定され、この面は既述のようにほぼベース領域のサイズに相応するか又はこのサイズより少しだけ小さいサイズに相応しうる。これに応じて、エミッタ層は有利にはベース領域の中心に配置される。
【００３１】
エミッタ層ＥＳのパターン化のためのエッチング方法は潜在的なエラー源である。なぜなら、エッチング剤にさらされるエミッタベース接合部の縁部領域における損傷が生じうるからである。これらの損傷は望ましくない再結合電流の発生をもたらしうる。この問題を除去するためには、任意に低い注入エネルギによるここでホウ素含有ドーパントの傾斜注入が実施される。このために、基板Ｓの表面に対して垂直な表面垂線に対して７°より大きい注入角度Ｗが選択され、例えばＷ＝４５°である。図６において相応の矢印により図示されている傾斜注入ＳＩの間に基板は回転され、この結果、エミッタ層ＥＳがあらゆる側面から均一なホウ素ドーピングを受ける。僅少な注入エネルギによって表面近傍だけのホウ素ドーピングが生じ、このホウ素ドーピングはエミッタベース接合部をエミッタベース界面乃至はエミッタ中間層界面のエッチングされる外側エッジから内部へと移動させ、そこではエミッタ層のパターン化の際にエッチングに起因する欠陥が存在しえない。エッチングプロセスによる結晶粒欠陥はこれによってトランジスタの機能に関して影響を与えないですむ。
【００３２】
エミッタに被覆されないベース層の面領域はベース端子の製造のために使用される。このために有利には、ベース層をこの領域においてドーピングの増大によってより導電的に、すなわちより低オーム性にする。この場合、エミッタベース接合部と比較的高い濃度でドープされた外因性ベース、すなわち比較的高い濃度でドープされたベース層ＢＳの面領域との間の所定の間隔が保証されなければならない。このために、パターン化されたエミッタを取り囲むスペーサ領域ＳＧが発生される。これらのスペーサ領域ＳＧは標準的に面を被覆するように塗布された電気的絶縁材料の補助層から、例えば酸化シリコン層から異方性エッチングによって発生される。この場合、これらの段が塗布されたとりわけ酸化層の補助層の層厚よりも大きい場合には、全てのトポグラフィックな段のエッジに、すなわちエミッタ層のエッジにスペーサ領域ＳＧが存在するように残る。この場合、パターン化されたエミッタ層の上のハードマスクＨＭはエッチングプラズマの攻撃からエミッタ層を保護するために使用され、相応に補助層に対して選択的にエッチング可能な材料、例えば窒化シリコンから成る。スペーサ領域ＳＧの厚さは基板の表面に対してパラレルであり、この場合実質的に本来の補助層の厚さに相応し、このスペーサ領域ＳＧの厚さが外因性ベースと活性ベースとの間の所望の間隔に相応するように選択される。図７において相応の矢印により示されているベース注入ＢＩはスペーサ領域の製造の後で行われる。
【００３３】
この段階においてバイポーラトランジスタの機能に必要な構造が完成される。この構成素子の完成のために、図７において図示された装置の上に絶縁層、例えば酸化層が発生される。次いで、エミッタ、ベース及びコレクタのための電気接続端子を製造するために、酸化層において窓が開口される。これらのコンタクトは例えばタングステンから形成される。コレクタコンタクトＫＫはコレクタまで又はコレクタＫの中に達する窓において絶縁層ＩＳ内に発生される。コレクタコンタクトＫＫの下ではコレクタのドーピングが増大される。ベースコンタクトＢＫは窓において絶縁層ＩＳ内に発生され、この窓はエッチングストップ層としての中間層の表面まで到達する。エミッタコンタクトＥＫの場合には、エミッタ層ＥＳの表面にまで達する窓が絶縁層ＩＳに開口される。エミッタ層の厚さリザーブは、この場合、エミッタコンタクトＥＫのための窓の開口の際にエミッタベースコンタクトの貧困化ゾーンを含む層領域が損傷なしに残ることを保証する。
【００３４】
本発明のバイポーラトランジスタの製造の際にはまったく高温ステップが必要ないので、この方法は実に良くＢｉＣＭＯＳプロセスに統合するのに適している。この方法はセルフアラインメントによってハイグレードなコレクタベース接合部に対するハイグレードなエミッタベースコンタクトをもたらす。接合部の高い品質によって所望の特性の精確な調整が可能となり、従来の製造方法及び従来のトランジスタに比べて高速なバイポーラトランジスタの製造を可能にする。
【００３５】
理解しやすくするために本発明は僅かな実施例に基づいて図示されたが、これらの実施例に限定されるものではない。変形可能性はとりわけ幾何学的な構成、全ての寸法データ及びとりわけトランジスタ接合部に直接には関与しない材料に関する材料選択に関して生じる。従って、実施例において記述された大部分のデータは単に例として解釈されるべきであり、所望の他の適用事例に対しては相応のやり方で変更が加えられうる。
【図面の簡単な説明】
【００３６】
【図１】基板にコレクタを形成する２つの方法を示す。
【図２】ベース領域を絶縁領域によって定める２つの異なる方法を示す。
【図３】ベース層の製造の後の装置を示す。
【図４】エミッタ層の製造の後の装置を示す。
【図５】エミッタ層のパターン化の後の装置を示す。
【図６】傾斜注入プロセスの間の装置を示す。
【図７】ベース層の注入の間のスペーサ領域の製造の後の装置を示す。
【図８】完成したバイポーラトランジスタの断面図を示す。
【符号の説明】
【００３７】
Ｋ コレクタ
Ｓ 基板
ＩＧ 絶縁領域
ＢＧ ベース領域
ＢＳ ベース層
ＺＳ 中間層
ＥＳ エミッタ層
ＥＳＣ 第１の部分層
ＥＳＰ 第２の部分層
ＨＭ ハードマスク
Ｗ 注入角度
ＳＩ 傾斜注入
ＳＧ スペーサ領域
ＫＫ コレクタコンタクト
ＢＫ ベースコンタクト
ＥＫ エミッタコンタクト
ＩＳ 絶縁層
【技術分野】
【０００１】
本発明は、基板を有するバイポーラトランジスタに関し、この基板内にコレクタが形成されており、このコレクタの上にベース層が設けられており、このベース層内にベースが単結晶に形成されており、このベースの上にも単結晶に形成されたエミッタ層がもうけられている。
【０００２】
このように形成されたバイポーラトランジスタは高速トランジスタとして使用される。これはベース及びエミッタのハイグレードな単結晶構造によって可能であり、これらのベース及びエミッタは両方ともそれぞれエピタキシャルに堆積される。こうしてコレクタとベースとの間の及びとりわけベースとエミッタとの間の接合部が、そこで通常発生する境界面問題が最小になるように構成される。さらにエピタキシャルなベースは薄く形成され、これはベース幅を低減し、これによってトランジスタにおける高いスイッチング速度が可能となる。
【０００３】
単結晶ではない、例えば多結晶に形成されたエミッタは次のような欠点を有する。すなわち、このエミッタのドーピングのためには、大抵の場合、デポジションの間の注入ステップ又はｉｎ−ｓｉｔｕドーピングが後続の熱処理とともにドーパントを単結晶領域にドライブインするために必要である。欠点はこの場合トランジスタ層システムへの高温注入から生じ、これは真性（intrinsic）（活性）ベースの拡大、高い点欠陥拡散及び更なる類似の欠陥の原因になる。結果として拡大されたベースプロフィールが得られ、この拡大されたベースプロフィールは電荷担体がベースを横切るために必要とするこれらの電荷担体の通過時間によって定義されるトランジスタの実現可能な最大スイッチング速度を制限してしまう。こうしてさらに高いエミッタベース容量及び接合部の単に低い降伏電圧を有する高濃度ドープされたエミッタベース接合部が得られる。表面テクスチャにも現れるエミッタの多結晶構造は、単に幾何学的形成だけによってもエミッタベース接合部の平滑さを損なってしまい、とりわけ結晶粒界におけるエミッタに使用されるドーパントの拡散効果が観察される。
【０００４】
エピタキシャルなベース及びエピタキシャルなエミッタ層を有するバイポーラトランジスタの製造のためには、原理的には２つの方法が公知である。第１の方法ではベース層のエピタキシャル成長の後でこのベース層の上に絶縁層が生成され、真性ベースを露出させるためにパターン化される。その後ようやくその上にエミッタ層がエピタキシャルにデポジットされる。この方法の欠点は、エピタキシーリアクタにおいて実施すべき時間のかかるエピタキシーステップがベース層の製造の後で中断されなければならないことである。絶縁層の製造及びパターン化の後でウェハは改めてリアクタに挿入され、エピタキシ条件が調整されなければならない。これは付加的な時間消費を必要とする。さらに真性ベースは絶縁層における窓の開口の際に使用されるエッチング剤に無防備にさらされてしまう。これは同様に構造の表面又はベースのドーピングを損なわせる原因になる。
【０００５】
もう１つの方法では、ベース層としてシリコンゲルマニウム合金がエピタキシャル成長される。この上に直接エピタキシャルにシリコンから成る層を成長させると、ベース層のシリコンゲルマニウム合金がエッチングストップ層として後ほど行われるエミッタ層のパターン化において使用されうる。しかし、この方法の欠点は、ベース層が少なくとも表面においてシリコンに対する高いエッチング選択性を発生するために約２０％の高いゲルマニウム成分を有しなければならないことである。しかし、明らかに、ベース／エミッタ接合部におけるこのような高いゲルマニウム濃度は高いスイッチング速度を得るためには不利である。さらに、ベース層はシリコンに対する高いエッチング選択性にもかかわらずエミッタ層のパターン化の際にベースの露出している表面領域において損なわれる。
【０００６】
従って、本発明の課題は、上記の欠点を回避するハイグレードなエミッタ／ベース接合部を有するバイポーラトランジスタを提供することである。
【０００７】
上記課題は、本発明によれば、請求項１の構成を有するバイポーラトランジスタによって解決される。有利な実施形態ならびに本発明のバイポーラトランジスタの製造のための方法は従属請求項から得られる。
【０００８】
本発明によれば、ベースの上にかつエミッタ層の下にエピタキシャルに成長された中間層が配置されており、中間層はエミッタ層に対して選択的にエッチング可能である。これによって簡単なやり方でフルに作動可能なエミッタ／ベース接合部を有するバイポーラトランジスタを実現することが可能であり、しかもこのためにエミッタとベースとの間にダイレクトな接続が存在しなくてもよい。むしろ、中間層は、ベースを妨害又は損傷することなくエミッタ層がパターン化されうるという利点を有する。従って、エミッタ層に対する中間層のエッチング選択性によって、エミッタ層のパターン化の際のエッチングストップ層としてのこの中間層の使用が可能となる。
【０００９】
本発明のバイポーラトランジスタは次のような利点を有する。すなわち、ベース及びエミッタのためのエピタキシャル成長される層ならびにその間にある中間層が直に互いに重なっており、この結果、これらの製造のためのエピタキシーステップは連続的に順番に同じリアクタ内で実施され、しかも基板をその合間にエピタキシーリアクタから取り出す必要がない。これは、製造方法において公知のバイポーラトランジスタよりも製品を、つまりバイポーラトランジスタをコスト的に有利にする大きな時間上の利点を意味する。本発明の中間層によってさらにエミッタ層及びベースのための材料を互いに独立に選択することが可能である。本発明はベース層の材料選択に対するいかなる制限又は境界条件も必要とせず、本発明はこれによって公知のトランジスタよりも優れている。唯一の依存性は中間層の選択の際に生じる。この中間層の選択はエミッタ層の材料に依存して行われなければならず、エミッタ層は中間層に対して選択的にエッチング可能である。
【００１０】
本発明によって、さらに、エミッタベース接合部の寸法の精確な限定が成功する。なぜなら、エミッタ層の直接パターン化によってエミッタの精確な配置及びサイズが決定されるからである。従って、接合部の限定はパターン化ステップと同じ高い精度で成功する。これはとりわけ従来技術から公知のエミッタベース接合部の間接的な限定方法と比べて有利である。この従来技術から公知のエミッタベース接合部の間接的な限定方法では、エミッタベース接合部の面積に相応する活性ベースのサイズが絶縁層の窓を介して限定される。この公知の構成では、付加的な層のためにエミッタとベースとの間の接合部を付加的に妨害しうる付加的な界面効果が作用する。
【００１１】
更に別の実施形態では、本発明のバイポーラトランジスタはパターン化されるエミッタ層の周囲においてスペーサ領域によって限定されており、このスペーサ層はベース層の上に載置されており、側面ではエミッタ層に当接している。その内部において活性ベースが形成されている大面積のベース層はエミッタ層又はエミッタ層を限定するスペーサ領域によっては限定されていない領域において（活性）ベースよりも高濃度ドープされている。こうして、ベース層のこの比較的高濃度ドープされた面領域はベース端子又は外因性（extrinsic）ベースとして使用され、このベース端子又は外因性ベースは高濃度ドーピングによって良好な導電性を有し、従って活性層の低オーム性の接続を可能にする。
【００１２】
さらにスペーサ領域によってセルフアラインメントによって高濃度ドープされた外因性ベースと（活性）低濃度ドープされた真性ベースとの間の間隔が調整乃至は保証される。構造を側面から制限するスペーサ領域のその自体は公知の製造は、エッジを被覆するように堆積された補助層の異方性エッチバックを介して行われる。基板平面に対してパラレルに定められたスペーサ領域の幅はエッジを被覆するようにこの面の上に堆積された補助層の厚さによって決定される。適当なデポジット方法によってこの補助層の厚さは、すなわち外因性ベースと真性ベースとの間の間隔は精確に調整される。
【００１３】
有利には、中間層はベースの層厚に比べて相対的に薄く形成されている。中間層はこの場合エミッタ／ベース接合部を損なうことなしに導電性の又は少なくとも半導体性の材料を含む。
【００１４】
本発明の中間層に対する全ての要求を満たす適切な材料は、シリコンカーバイドである。これは半導体であり、エピタキシャルに成長され、シリコン又はシリコンゲルマニウムのように通常エミッタ層に使用される材料に対する十分なエッチング選択性を有する。研究によれば、シリコンカーバイド層はエミッタベース接合部の特性に決してネガティブな影響を与えないことが分かっている。
【００１５】
本発明の更に別の実施形態では、エミッタ層が２段に発生され乃至は２重層として形成される。既述のように、この場合まず最初に薄いエピタキシャル層が成長させられ、次いでこれが多結晶材料のデポジションによって補強される。
【００１６】
エミッタ層のための２つの部分層のドーピングはこの場合ｉｎ ｓｉｔｕに堆積方法の間に行われ、これら２つの部分層に対してほぼ同じ濃度が選択される。有利にはこれら２つの部分層の材料も同じであり、有利にはシリコンである。
【００１７】
このように２つの部分層に分割されたエミッタ層は、エピタキシーステップが比較的時間のかかる、従ってコストを決定するステップであるので、相当迅速に、従ってコスト的に有利に製造されうるという利点を有する。エミッタ層の全層厚はベースに比べて相対的に大きいので、エピタキシャル成長される部分層の分量はエピタキシープロセスを短縮するためにエミッタ層の全層厚においてできるだけ小さく選択される。多結晶部分層ははるかに簡単かつ迅速に堆積される。第１の実施形態の場合のように、この２分割されたエミッタ層も、エミッタベース接合部がハイグレードであり、例えば決して結晶粒界効果によって妨害されないという利点を有する。多結晶層は堆積の間にｉｎ ｓｉｔｕにドープされうるので、この場合ドーピングプロフィールの望ましくない変化もしくは界面効果又は界面欠陥の発生又は増大を引き起こしうる熱処理ステップも必要ない。
【００１８】
本発明のトランジスタは有利にはｎｐｎバイポーラトランジスタとして形成されるこれは、ベース層がｐドープされることを意味する。しかし、このトランジスタをｐｎｐバイポーラトランジスタとして形成することも可能である。
【００１９】
トランジスタの個別層はほぼ互いに無関係に異なる半導体材料から構成されるが、有利にはシリコンを含む半導体材料から構成される。これは純粋なシリコン又は更に別の半導体を異なる成分量だけ含んでいる半導体材料であればよい。例えば、エミッタ、コレクタ及びベース層のうちの少なくとも１つが約３０（原子）％までのゲルマニウムを含むシリコンから構成されることが可能である。ゲルマニウムはシリコンとは異なるバンドギャップを有するので、半導体特性は他の半導体の含有量を介して及びとりわけゲルマニウムの含有量によって所望の値に調整される。またシリコンは１％までの成分量で炭素を含んでもよい。機能的なトランジスタ層領域のうちの１つ、とりわけベースは異なる層から構成され、これらの異なる層が互いに異なる含有量のゲルマニウム又は炭素を有することも可能である。
【００２０】
次に同様に本発明のバイポーラトランジスタの製造のための方法を実施例及びこれに添付された図面に基づいて詳しく説明する。分かりやすくするために、図面は寸法に忠実には図示されていない。これらの図面は概略的な断面図に基づいて本発明のバイポーラトランジスタの製造における様々な方法段階を示している。
【００２１】
図１は基板にコレクタを形成する２つの方法を示し、
図２はベース領域を絶縁領域によって定める２つの異なる方法を示し、
図３はベース層の製造の後の装置を示し、
図４はエミッタ層の製造の後の装置を示し、
図５はエミッタ層のパターン化の後の装置を示し、
図６は傾斜注入プロセスの間の装置を示し、
図７はベース層の注入の間のスペーサ領域の製造の後の装置を示し、
図８は完成したバイポーラトランジスタの断面図を示す。
【００２２】
図１：本発明のバイポーラトランジスタは有利には基板Ｓとして使用されるｐ伝導性シリコンウェハ上に構成される。コレクタＫは例えばウェハの表面に第１の伝導型の（ここではｎドーピング）の相応のドーパントの拡散注入によって発生される。図１ｂはこのように基板Ｓのドーピングにより発生されるコレクタＫを示している。コレクタＫのために付加的なエピタキシャル層が基板Ｓ上に成長させることも可能である。これはこのために少なくとも単結晶の半導体に形成され、とりわけシリコンウェハである。有利には、コレクタのためのエピタキシャル層（図１ａ参照）は第１の伝導性（ここではｎドーピング）のより小さいドーパント濃度を有するが、また基礎となる基板Ｓのドーピングとは正反対に構成することもできる。図１ａのコレクタＫのためのエピタキシャル層の下には埋め込み型ｎ+ドープ領域（埋め込み層、図示せず）が例えばコレクタＫのエピタキシャル成長の前に基板Ｓへの注入によって発生されることも可能である。この埋め込み層はコレクタ層Ｋの成長の後で拡大されうる。
【００２３】
図２：本来の活性トランジスタ面（エミッタ／ベース接合部）よりも大きく選択されてるベース領域の絶縁のために、ウェハにおいてベース領域ＢＧの周りに絶縁領域ＩＧが発生される。これらの絶縁層ＩＧは例えば図２ａに図示されているように局所酸化膜（Ｌｏｃｏｓ）として発生される。絶縁領域ＩＧを絶縁材料により充填されたトレンチ（例えばＳＴＩ＝シャロウトレンチアイソレーション）として又はディープトレンチとして構成することも可能である。構成素子に必要な基板表面積の最小化のために、ベース領域ＢＧは、使用されるプロセス、とりわけリソグラフィーによって製造可能な最小構造サイズとほぼ同じか又はこの最小構造サイズよりほんの少し大きい最小直径によって定められる。所望の通りに高速領域において使用されるバイポーラトランジスタのために、ベース領域は例えば１５０〜４００Åの垂直方向ベース厚さを有する。
【００２４】
ベース領域の限定の後で、ベース層ＢＳが全面的にエピタキシャル条件下においてデポジットされる。土台に依存してベース層ＢＳはベース領域ＢＧの上に単結晶で成長し、これに対して絶縁領域ＩＧの上には多結晶変態（polykristalline Modifikation）において成長する。
【００２５】
図３は概略的な断面図においてベース層の成長の後の装置を示す。所望の使用目的のために、ベース層はできるだけ薄く形成され、約１００Å以上の厚さを有する。しかし、原理的には３００〜５００Å又はそれ以上の比較的大きなベース層厚も可能である。第２の伝導型のドーピング、この例ではｐドーピングは成長の間にｉｎ ｓｉｔｕに共に行われる。ベース層の成長は有利には低温ＰＥ−ＣＶＤ（プラズマエンハンスドＣＶＤ）又はＬＰ−ＣＶＤ（低圧ＣＶＤ）方法によって行われる。有利にはベース層は純粋シリコンから成る。しかし、シリコンゲルマニウム合金も可能であり、ゲルマニウム成分量は３０％までが可能である。シリコンとは異なるバンドギャップを有する第２の半導体材料に関しては、半導体特性が含有量を介して及び例えばベース層に亘る濃度プロフィールを介して調整される。有利には例えばシリコンにおけるゲルマニウムの濃度勾配を調整する。この濃度勾配はコレクタＫの直上で例えば２０原子％の最大濃度を有し、ベース層の表面までに０に降下する。
【００２６】
次のステップでは中間層が成長され、ベース層ＢＳの成長の場合と同じエピタキシャル条件が保持されうる。有利な中間層はシリコンカーバイドから成る。中間層は基本的にベース層の厚さより小さい厚さに成長し、例えばほぼ３０〜１５０Åである。中間層はベース層と同じリアクタの中で成長され、しかもこの場合ウェハ乃至は基板をこのためにリアクタから取り出す必要はない。
【００２７】
中間層ＺＳの成長の直ぐ後に同じリアクタの中でエミッタ層ＥＳの成長が行われる。このために、有利には比較的厚いシリコン層が成長され、このシリコン層はｉｎ ｓｉｔｕに第２の伝導型のドーパントによってドープされ、この実施例ではｎ+ドーピングによって設けられる。エミッタ層ＥＳの厚さはとりわけエミッタコンタクトの製造のための窓の後ほど行われる開口における厚さリザーブを提供するためにベース層の厚さよりもはるかに大きく選択される。このエピタキシャル層でも前のエピタキシャル層でも成長はできるだけ低い温度で例えば約８００℃で実施される。成長温度が低くなれば層の品質は向上するが、これに並行して成長速度は低下する。
【００２８】
図４はエミッタ層ＥＳの製造後の装置を示す。エミッタ層ＥＳの下部領域の破線によって、これが２つの部分層から構成されうることが示されている。第１の比較的薄い部分層ＥＳＣはエピタキシャルに堆積されるが、これに対してより厚い第２の部分層ＥＳＰは多結晶変態において堆積される。多結晶部分層ＥＳＰも同じリアクタにおいて成長され、このためには成長条件が変更されるだけでよい。
【００２９】
次にエミッタ層ＥＳに亘って全面的に有利には絶縁材料から成るハードマスクＨＭが被着される。次いで、エミッタ層ＥＳがその上にあるハードマスクＨＭもろともパターン化される。このためにフォトリソグラフィー方法が使用され、レジストマスクがハードマスクＨＭ上に塗布され、リソグラフィックにパターン化される。ハードマスクＨＭ及びエミッタ層ＥＳのパターン化は１つのステップで行われ、異方性プラズマエッチング方法によって実施される。エッチングガスは選択的にエミッタ層ＥＳに使用される半導体材料をエッチングするが、例えばシリコンカーバイドから成る中間層ＺＳはエッチングしないようにこのエッチングガスは選択される。従って、中間層ＺＳはパターン化に対するエッチングストップ層として使用され、その下にある（活性）ベースがエッチングされて損なわれることを防止する。
【００３０】
図５はこの方法ステップの後の装置を示す。パターン化によってエミッタ／ベース接合部の面が確定され、この面は既述のようにほぼベース領域のサイズに相応するか又はこのサイズより少しだけ小さいサイズに相応しうる。これに応じて、エミッタ層は有利にはベース領域の中心に配置される。
【００３１】
エミッタ層ＥＳのパターン化のためのエッチング方法は潜在的なエラー源である。なぜなら、エッチング剤にさらされるエミッタベース接合部の縁部領域における損傷が生じうるからである。これらの損傷は望ましくない再結合電流の発生をもたらしうる。この問題を除去するためには、任意に低い注入エネルギによるここでホウ素含有ドーパントの傾斜注入が実施される。このために、基板Ｓの表面に対して垂直な表面垂線に対して７°より大きい注入角度Ｗが選択され、例えばＷ＝４５°である。図６において相応の矢印により図示されている傾斜注入ＳＩの間に基板は回転され、この結果、エミッタ層ＥＳがあらゆる側面から均一なホウ素ドーピングを受ける。僅少な注入エネルギによって表面近傍だけのホウ素ドーピングが生じ、このホウ素ドーピングはエミッタベース接合部をエミッタベース界面乃至はエミッタ中間層界面のエッチングされる外側エッジから内部へと移動させ、そこではエミッタ層のパターン化の際にエッチングに起因する欠陥が存在しえない。エッチングプロセスによる結晶粒欠陥はこれによってトランジスタの機能に関して影響を与えないですむ。
【００３２】
エミッタに被覆されないベース層の面領域はベース端子の製造のために使用される。このために有利には、ベース層をこの領域においてドーピングの増大によってより導電的に、すなわちより低オーム性にする。この場合、エミッタベース接合部と比較的高い濃度でドープされた外因性ベース、すなわち比較的高い濃度でドープされたベース層ＢＳの面領域との間の所定の間隔が保証されなければならない。このために、パターン化されたエミッタを取り囲むスペーサ領域ＳＧが発生される。これらのスペーサ領域ＳＧは標準的に面を被覆するように塗布された電気的絶縁材料の補助層から、例えば酸化シリコン層から異方性エッチングによって発生される。この場合、これらの段が塗布されたとりわけ酸化層の補助層の層厚よりも大きい場合には、全てのトポグラフィックな段のエッジに、すなわちエミッタ層のエッジにスペーサ領域ＳＧが存在するように残る。この場合、パターン化されたエミッタ層の上のハードマスクＨＭはエッチングプラズマの攻撃からエミッタ層を保護するために使用され、相応に補助層に対して選択的にエッチング可能な材料、例えば窒化シリコンから成る。スペーサ領域ＳＧの厚さは基板の表面に対してパラレルであり、この場合実質的に本来の補助層の厚さに相応し、このスペーサ領域ＳＧの厚さが外因性ベースと活性ベースとの間の所望の間隔に相応するように選択される。図７において相応の矢印により示されているベース注入ＢＩはスペーサ領域の製造の後で行われる。
【００３３】
この段階においてバイポーラトランジスタの機能に必要な構造が完成される。この構成素子の完成のために、図７において図示された装置の上に絶縁層、例えば酸化層が発生される。次いで、エミッタ、ベース及びコレクタのための電気接続端子を製造するために、酸化層において窓が開口される。これらのコンタクトは例えばタングステンから形成される。コレクタコンタクトＫＫはコレクタまで又はコレクタＫの中に達する窓において絶縁層ＩＳ内に発生される。コレクタコンタクトＫＫの下ではコレクタのドーピングが増大される。ベースコンタクトＢＫは窓において絶縁層ＩＳ内に発生され、この窓はエッチングストップ層としての中間層の表面まで到達する。エミッタコンタクトＥＫの場合には、エミッタ層ＥＳの表面にまで達する窓が絶縁層ＩＳに開口される。エミッタ層の厚さリザーブは、この場合、エミッタコンタクトＥＫのための窓の開口の際にエミッタベースコンタクトの貧困化ゾーンを含む層領域が損傷なしに残ることを保証する。
【００３４】
本発明のバイポーラトランジスタの製造の際にはまったく高温ステップが必要ないので、この方法は実に良くＢｉＣＭＯＳプロセスに統合するのに適している。この方法はセルフアラインメントによってハイグレードなコレクタベース接合部に対するハイグレードなエミッタベースコンタクトをもたらす。接合部の高い品質によって所望の特性の精確な調整が可能となり、従来の製造方法及び従来のトランジスタに比べて高速なバイポーラトランジスタの製造を可能にする。
【００３５】
理解しやすくするために本発明は僅かな実施例に基づいて図示されたが、これらの実施例に限定されるものではない。変形可能性はとりわけ幾何学的な構成、全ての寸法データ及びとりわけトランジスタ接合部に直接には関与しない材料に関する材料選択に関して生じる。従って、実施例において記述された大部分のデータは単に例として解釈されるべきであり、所望の他の適用事例に対しては相応のやり方で変更が加えられうる。
【図面の簡単な説明】
【００３６】
【図１】基板にコレクタを形成する２つの方法を示す。
【図２】ベース領域を絶縁領域によって定める２つの異なる方法を示す。
【図３】ベース層の製造の後の装置を示す。
【図４】エミッタ層の製造の後の装置を示す。
【図５】エミッタ層のパターン化の後の装置を示す。
【図６】傾斜注入プロセスの間の装置を示す。
【図７】ベース層の注入の間のスペーサ領域の製造の後の装置を示す。
【図８】完成したバイポーラトランジスタの断面図を示す。
【符号の説明】
【００３７】
Ｋ コレクタ
Ｓ 基板
ＩＧ 絶縁領域
ＢＧ ベース領域
ＢＳ ベース層
ＺＳ 中間層
ＥＳ エミッタ層
ＥＳＣ 第１の部分層
ＥＳＰ 第２の部分層
ＨＭ ハードマスク
Ｗ 注入角度
ＳＩ 傾斜注入
ＳＧ スペーサ領域
ＫＫ コレクタコンタクト
ＢＫ ベースコンタクト
ＥＫ エミッタコンタクト
ＩＳ 絶縁層
【特許請求の範囲】
【請求項１】
バイポーラトランジスタであって、
基板（Ｓ）を有し、該基板内に形成されたコレクタ（Ｋ）を有し、該コレクタの上に配置されたベース層に単結晶で形成されたベース（Ｂ）を有し、該ベースの上に配置された単結晶のエミッタ層（ＥＳ）を有する、バイポーラトランジスタにおいて、
ベースの上にかつエミッタ層の下にエピタキシャルに成長された中間層（ＺＳ）が配置されており、該中間層（ＺＳ）はエミッタ層に対して選択的にエッチング可能であることを特徴とする、バイポーラトランジスタ。
【請求項２】
エミッタ層（ＥＳ）はパターン化されており、コンタクト面がパターン化されたエミッタ層とベース（Ｂ）との間で活性エミッタ／ベース接合部を定め、パターン化されたエミッタ層は側面においてベース層の上に載っているスペーサ領域（ＳＧ）によって限定されており、エミッタ層又はスペーサ領域によっては被覆されていないベース層（ＢＳ）の面領域はベース（Ｂ）よりも高濃度にドープされている、請求項１記載のバイポーラトランジスタ。
【請求項３】
中間層（ＺＳ）はベース（Ｂ）の層厚に比べて薄く形成されており、半導体性又は導電性材料を含む、請求項１又は２記載のバイポーラトランジスタ。
【請求項４】
中間層（ＺＳ）はシリコンカーバイドから形成されていることを特徴とする、請求項１〜３のうちの１項記載のバイポーラトランジスタ。
【請求項５】
単結晶エミッタ層（ＥＳＣ）の上にはさらにほぼ同じ濃度でドープされた多結晶シリコン層（ＥＳＰ）が配置されており、エミッタはエミッタ層（ＥＳＣ）及び多結晶シリコン層（ＥＳＰ）によって形成されている、請求項１〜４のうちの１項記載のバイポーラトランジスタ。
【請求項６】
バイポーラトランジスタの製造のための方法において、
基板（Ｓ）内に第１の伝導型のドーピングによりコレクタ（Ｋ）を製造するステップ、
コレクタの上にベース領域（ＢＧ）を定めるステップ、
ベース領域の上に別の第２の伝導型のドーピングによりベース層（ＢＳ）をエピタキシャルにデポジットするステップ、
ベース層の上にシリコンに対して選択的にエッチング可能な中間層（ＺＳ）をエピタキシャルにデポジットするステップ、
中間層の上に第１の伝導型のドーピングによってエミッタ層（ＥＳ）をエピタキシャルにデポジットするステップ、
エミッタ層を異方的にパターン化し、中間層がエッチングストップ層として使用されるステップを有する、バイポーラトランジスタの製造のための方法。
【請求項７】
基板（Ｓ）に所属する単結晶の半導体層内で、第１の伝導型のドーパントの注入によってドープされた領域が発生され、次いで、熱処理ステップにおいてより深くドライブインされ、この場合コレクタ（Ｋ）まで拡大される、請求項６記載の方法。
【請求項８】
ベース領域（ＢＧ）を定めるために、絶縁領域（ＩＧ）がベース領域の周りに発生されこれらの絶縁領域（ＩＧ）がコレクタ（Ｋ）の表面にまで到達するか又はこのコレクタの上に載置され、ベース層（ＢＳ）が大面積に亘ってエピタキシャル成長され、このベース層（ＢＳ）は少なくともベース領域の上に単結晶で形成され、そこでベース（Ｂ）となる、請求項６又は７記載の方法。
【請求項９】
中間層（ＺＳ）に対してシリコンカーバイドが及びエミッタ層（ＥＳ）に対してシリコン又はシリコン／ゲルマニウムが成長され、エミッタ層はドライプラズマによって異方的に及びシリコンカーバイド層に対して選択的にエッチングされ、この場合にパターン化される、請求項６〜８のうちの１項記載の方法。
【請求項１０】
エミッタ層（ＥＳ）の上にマスク層が発生され、該マスク層がエミッタ層と共にパターン化され、マスク層に対して選択的にエッチング可能であるスペーサ層が全面的に層厚ｄＳでパターン化されたエミッタ層及び露出したベース層（ＢＳ）の表面の上に塗布され、スペーサ層は次いで層厚ｄＳだけ異方的に除去されるまで異方性エッチングされ、パターン化されたエミッタ層の周りにスペーサ領域（ＳＧ）が残る、請求項６〜９のうちの１項記載の方法。
【請求項１１】
エミッタ層（ＥＳ）のパターン化の後で第２の伝導型のドーパントが全面的に基板（Ｓ）の表面垂線に対して７°より大きい注入角度（Ｗ）で注入される、請求項６〜１０のうちの１項記載の方法。
【請求項１２】
スペーサ領域（ＳＧ）の製造の後でベース層（ＢＳ）のドーピングがスペーサ領域に周りを囲まれた領域の外側で第２の伝導型のドーパントの注入（ＢＩ）によって高められる、請求項１０又は１１記載の方法。
【特許請求の範囲】
【請求項１】
バイポーラトランジスタであって、
基板（Ｓ）を有し、該基板内に形成されたコレクタ（Ｋ）を有し、該コレクタの上に配置されたベース層に単結晶で形成されたベース（Ｂ）を有し、該ベースの上に配置されたシリコン又はシリコンゲルマニウムから成る単結晶のエミッタ層（ＥＳ）を有する、バイポーラトランジスタにおいて、
ベースとエミッタ層の間にエピタキシャル成長されたシリコンカーバイドから成る半導体性中間層（ＺＳ）が配置されており、該中間層（ＺＳ）はドライプラズマにおいて前記エミッタ層に対して選択的にエッチング可能であることを特徴とする、バイポーラトランジスタ。
【請求項２】
エミッタ層（ＥＳ）はパターン化されており、コンタクト面がパターン化されたエミッタ層とベース（Ｂ）との間で活性エミッタ／ベース接合部を定め、パターン化されたエミッタ層は側面においてベース層の上に載っているスペーサ領域（ＳＧ）によって限定されており、エミッタ層又はスペーサ領域によっては被覆されていないベース層（ＢＳ）の面領域はベース（Ｂ）よりも高濃度にドープされている、請求項１記載のバイポーラトランジスタ。
【請求項３】
中間層（ＺＳ）はベース（Ｂ）の層厚に比べて薄く形成されており、半導体性又は導電性材料を含む、請求項１又は２記載のバイポーラトランジスタ。
【請求項４】
単結晶エミッタ層（ＥＳＣ）の上にはさらにほぼ同じ濃度でドープされた多結晶シリコン層（ＥＳＰ）が配置されており、エミッタはエミッタ層（ＥＳＣ）及び多結晶シリコン層（ＥＳＰ）によって形成されている、請求項１〜３のうちの１項記載のバイポーラトランジスタ。
【請求項５】
バイポーラトランジスタの製造のための方法において、
基板（Ｓ）内に第１の伝導型のドーピングによりコレクタ（Ｋ）を製造するステップ、
コレクタの上にベース領域（ＢＧ）を定めるステップ、
ベース領域の上に別の第２の伝導型のドーピングによりベース層（ＢＳ）をエピタキシャルにデポジットするステップ、
ベース層の上にシリコンに対して選択的にエッチング可能な中間層（ＺＳ）をエピタキシャルにデポジットするステップ、
中間層の上に第１の伝導型のドーピングによってシリコン又はシリコンゲルマニウムから成る単結晶エミッタ層（ＥＳ）をエピタキシャルにデポジットするステップ、
エミッタ層を異方的にパターン化し、中間層がエッチングストップ層として使用されるステップを有する、バイポーラトランジスタの製造のための方法。
【請求項６】
基板（Ｓ）に所属する単結晶の半導体層内で、第１の伝導型のドーパントの注入によってドープされた領域が発生され、次いで、熱処理ステップにおいてより深くドライブインされ、この場合コレクタ（Ｋ）まで拡大される、請求項５記載の方法。
【請求項７】
ベース領域（ＢＧ）を定めるために、絶縁領域（ＩＧ）がベース領域の周りに発生されこれらの絶縁領域（ＩＧ）がコレクタ（Ｋ）の表面にまで到達するか又はこのコレクタの上に載置され、ベース層（ＢＳ）が大面積に亘ってエピタキシャル成長され、このベース層（ＢＳ）は少なくともベース領域の上に単結晶で形成され、そこでベース（Ｂ）となる、請求項５又は６記載の方法。
【請求項８】
中間層（ＺＳ）に対してシリコンカーバイドが及びエミッタ層（ＥＳ）に対してシリコン又はシリコン／ゲルマニウムが成長され、エミッタ層はドライプラズマによって異方的に及びシリコンカーバイド層に対して選択的にエッチングされ、この場合にパターン化される、請求項５〜７のうちの１項記載の方法。
【請求項９】
エミッタ層（ＥＳ）の上にマスク層が発生され、該マスク層がエミッタ層と共にパターン化され、マスク層に対して選択的にエッチング可能であるスペーサ層が全面的に層厚ｄＳでパターン化されたエミッタ層及び露出したベース層（ＢＳ）の表面の上に塗布され、スペーサ層は次いで層厚ｄＳだけ異方的に除去されるまで異方性エッチングされ、パターン化されたエミッタ層の周りにスペーサ領域（ＳＧ）が残る、請求項５〜８のうちの１項記載の方法。
【請求項１０】
エミッタ層（ＥＳ）のパターン化の後で第２の伝導型のドーパントが全面的に基板（Ｓ）の表面垂線に対して７°より大きい注入角度（Ｗ）で注入される、請求項５〜９のうちの１項記載の方法。
【請求項１１】
スペーサ領域（ＳＧ）の製造の後でベース層（ＢＳ）のドーピングがスペーサ領域に周りを囲まれた領域の外側で第２の伝導型のドーパントの注入（ＢＩ）によって高められる、請求項９又は１０記載の方法。
【請求項１】
バイポーラトランジスタであって、
基板（Ｓ）を有し、該基板内に形成されたコレクタ（Ｋ）を有し、該コレクタの上に配置されたベース層に単結晶で形成されたベース（Ｂ）を有し、該ベースの上に配置された単結晶のエミッタ層（ＥＳ）を有する、バイポーラトランジスタにおいて、
ベースの上にかつエミッタ層の下にエピタキシャルに成長された中間層（ＺＳ）が配置されており、該中間層（ＺＳ）はエミッタ層に対して選択的にエッチング可能であることを特徴とする、バイポーラトランジスタ。
【請求項２】
エミッタ層（ＥＳ）はパターン化されており、コンタクト面がパターン化されたエミッタ層とベース（Ｂ）との間で活性エミッタ／ベース接合部を定め、パターン化されたエミッタ層は側面においてベース層の上に載っているスペーサ領域（ＳＧ）によって限定されており、エミッタ層又はスペーサ領域によっては被覆されていないベース層（ＢＳ）の面領域はベース（Ｂ）よりも高濃度にドープされている、請求項１記載のバイポーラトランジスタ。
【請求項３】
中間層（ＺＳ）はベース（Ｂ）の層厚に比べて薄く形成されており、半導体性又は導電性材料を含む、請求項１又は２記載のバイポーラトランジスタ。
【請求項４】
中間層（ＺＳ）はシリコンカーバイドから形成されていることを特徴とする、請求項１〜３のうちの１項記載のバイポーラトランジスタ。
【請求項５】
単結晶エミッタ層（ＥＳＣ）の上にはさらにほぼ同じ濃度でドープされた多結晶シリコン層（ＥＳＰ）が配置されており、エミッタはエミッタ層（ＥＳＣ）及び多結晶シリコン層（ＥＳＰ）によって形成されている、請求項１〜４のうちの１項記載のバイポーラトランジスタ。
【請求項６】
バイポーラトランジスタの製造のための方法において、
基板（Ｓ）内に第１の伝導型のドーピングによりコレクタ（Ｋ）を製造するステップ、
コレクタの上にベース領域（ＢＧ）を定めるステップ、
ベース領域の上に別の第２の伝導型のドーピングによりベース層（ＢＳ）をエピタキシャルにデポジットするステップ、
ベース層の上にシリコンに対して選択的にエッチング可能な中間層（ＺＳ）をエピタキシャルにデポジットするステップ、
中間層の上に第１の伝導型のドーピングによってエミッタ層（ＥＳ）をエピタキシャルにデポジットするステップ、
エミッタ層を異方的にパターン化し、中間層がエッチングストップ層として使用されるステップを有する、バイポーラトランジスタの製造のための方法。
【請求項７】
基板（Ｓ）に所属する単結晶の半導体層内で、第１の伝導型のドーパントの注入によってドープされた領域が発生され、次いで、熱処理ステップにおいてより深くドライブインされ、この場合コレクタ（Ｋ）まで拡大される、請求項６記載の方法。
【請求項８】
ベース領域（ＢＧ）を定めるために、絶縁領域（ＩＧ）がベース領域の周りに発生されこれらの絶縁領域（ＩＧ）がコレクタ（Ｋ）の表面にまで到達するか又はこのコレクタの上に載置され、ベース層（ＢＳ）が大面積に亘ってエピタキシャル成長され、このベース層（ＢＳ）は少なくともベース領域の上に単結晶で形成され、そこでベース（Ｂ）となる、請求項６又は７記載の方法。
【請求項９】
中間層（ＺＳ）に対してシリコンカーバイドが及びエミッタ層（ＥＳ）に対してシリコン又はシリコン／ゲルマニウムが成長され、エミッタ層はドライプラズマによって異方的に及びシリコンカーバイド層に対して選択的にエッチングされ、この場合にパターン化される、請求項６〜８のうちの１項記載の方法。
【請求項１０】
エミッタ層（ＥＳ）の上にマスク層が発生され、該マスク層がエミッタ層と共にパターン化され、マスク層に対して選択的にエッチング可能であるスペーサ層が全面的に層厚ｄＳでパターン化されたエミッタ層及び露出したベース層（ＢＳ）の表面の上に塗布され、スペーサ層は次いで層厚ｄＳだけ異方的に除去されるまで異方性エッチングされ、パターン化されたエミッタ層の周りにスペーサ領域（ＳＧ）が残る、請求項６〜９のうちの１項記載の方法。
【請求項１１】
エミッタ層（ＥＳ）のパターン化の後で第２の伝導型のドーパントが全面的に基板（Ｓ）の表面垂線に対して７°より大きい注入角度（Ｗ）で注入される、請求項６〜１０のうちの１項記載の方法。
【請求項１２】
スペーサ領域（ＳＧ）の製造の後でベース層（ＢＳ）のドーピングがスペーサ領域に周りを囲まれた領域の外側で第２の伝導型のドーパントの注入（ＢＩ）によって高められる、請求項１０又は１１記載の方法。
【特許請求の範囲】
【請求項１】
バイポーラトランジスタであって、
基板（Ｓ）を有し、該基板内に形成されたコレクタ（Ｋ）を有し、該コレクタの上に配置されたベース層に単結晶で形成されたベース（Ｂ）を有し、該ベースの上に配置されたシリコン又はシリコンゲルマニウムから成る単結晶のエミッタ層（ＥＳ）を有する、バイポーラトランジスタにおいて、
ベースとエミッタ層の間にエピタキシャル成長されたシリコンカーバイドから成る半導体性中間層（ＺＳ）が配置されており、該中間層（ＺＳ）はドライプラズマにおいて前記エミッタ層に対して選択的にエッチング可能であることを特徴とする、バイポーラトランジスタ。
【請求項２】
エミッタ層（ＥＳ）はパターン化されており、コンタクト面がパターン化されたエミッタ層とベース（Ｂ）との間で活性エミッタ／ベース接合部を定め、パターン化されたエミッタ層は側面においてベース層の上に載っているスペーサ領域（ＳＧ）によって限定されており、エミッタ層又はスペーサ領域によっては被覆されていないベース層（ＢＳ）の面領域はベース（Ｂ）よりも高濃度にドープされている、請求項１記載のバイポーラトランジスタ。
【請求項３】
中間層（ＺＳ）はベース（Ｂ）の層厚に比べて薄く形成されており、半導体性又は導電性材料を含む、請求項１又は２記載のバイポーラトランジスタ。
【請求項４】
単結晶エミッタ層（ＥＳＣ）の上にはさらにほぼ同じ濃度でドープされた多結晶シリコン層（ＥＳＰ）が配置されており、エミッタはエミッタ層（ＥＳＣ）及び多結晶シリコン層（ＥＳＰ）によって形成されている、請求項１〜３のうちの１項記載のバイポーラトランジスタ。
【請求項５】
バイポーラトランジスタの製造のための方法において、
基板（Ｓ）内に第１の伝導型のドーピングによりコレクタ（Ｋ）を製造するステップ、
コレクタの上にベース領域（ＢＧ）を定めるステップ、
ベース領域の上に別の第２の伝導型のドーピングによりベース層（ＢＳ）をエピタキシャルにデポジットするステップ、
ベース層の上にシリコンに対して選択的にエッチング可能な中間層（ＺＳ）をエピタキシャルにデポジットするステップ、
中間層の上に第１の伝導型のドーピングによってシリコン又はシリコンゲルマニウムから成る単結晶エミッタ層（ＥＳ）をエピタキシャルにデポジットするステップ、
エミッタ層を異方的にパターン化し、中間層がエッチングストップ層として使用されるステップを有する、バイポーラトランジスタの製造のための方法。
【請求項６】
基板（Ｓ）に所属する単結晶の半導体層内で、第１の伝導型のドーパントの注入によってドープされた領域が発生され、次いで、熱処理ステップにおいてより深くドライブインされ、この場合コレクタ（Ｋ）まで拡大される、請求項５記載の方法。
【請求項７】
ベース領域（ＢＧ）を定めるために、絶縁領域（ＩＧ）がベース領域の周りに発生されこれらの絶縁領域（ＩＧ）がコレクタ（Ｋ）の表面にまで到達するか又はこのコレクタの上に載置され、ベース層（ＢＳ）が大面積に亘ってエピタキシャル成長され、このベース層（ＢＳ）は少なくともベース領域の上に単結晶で形成され、そこでベース（Ｂ）となる、請求項５又は６記載の方法。
【請求項８】
中間層（ＺＳ）に対してシリコンカーバイドが及びエミッタ層（ＥＳ）に対してシリコン又はシリコン／ゲルマニウムが成長され、エミッタ層はドライプラズマによって異方的に及びシリコンカーバイド層に対して選択的にエッチングされ、この場合にパターン化される、請求項５〜７のうちの１項記載の方法。
【請求項９】
エミッタ層（ＥＳ）の上にマスク層が発生され、該マスク層がエミッタ層と共にパターン化され、マスク層に対して選択的にエッチング可能であるスペーサ層が全面的に層厚ｄＳでパターン化されたエミッタ層及び露出したベース層（ＢＳ）の表面の上に塗布され、スペーサ層は次いで層厚ｄＳだけ異方的に除去されるまで異方性エッチングされ、パターン化されたエミッタ層の周りにスペーサ領域（ＳＧ）が残る、請求項５〜８のうちの１項記載の方法。
【請求項１０】
エミッタ層（ＥＳ）のパターン化の後で第２の伝導型のドーパントが全面的に基板（Ｓ）の表面垂線に対して７°より大きい注入角度（Ｗ）で注入される、請求項５〜９のうちの１項記載の方法。
【請求項１１】
スペーサ領域（ＳＧ）の製造の後でベース層（ＢＳ）のドーピングがスペーサ領域に周りを囲まれた領域の外側で第２の伝導型のドーパントの注入（ＢＩ）によって高められる、請求項９又は１０記載の方法。
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２００６−５１４４３５（Ｐ２００６−５１４４３５Ａ）
【公表日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願番号】特願２００４−５６８６６８（Ｐ２００４−５６８６６８）
【出願日】平成１５年１２月１６日（２００３．１２．１６）
【国際出願番号】ＰＣＴ／ＥＰ２００３／０１４３３９
【国際公開番号】ＷＯ２００４／０７７５７１
【国際公開日】平成１６年９月１０日（２００４．９．１０）
【出願人】（５０５３２５０４０）オーストリアマイクロシステムズ アクチエンゲゼルシャフト (26)
【Ｆターム（参考）】
【公表日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願日】平成１５年１２月１６日（２００３．１２．１６）
【国際出願番号】ＰＣＴ／ＥＰ２００３／０１４３３９
【国際公開番号】ＷＯ２００４／０７７５７１
【国際公開日】平成１６年９月１０日（２００４．９．１０）
【出願人】（５０５３２５０４０）オーストリアマイクロシステムズ アクチエンゲゼルシャフト (26)
【Ｆターム（参考）】
[ Back to top ]