放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法
【課題】１フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できる。
【解決手段】画素２０は、フォトダイオードとなる半導体層２１を短絡させるために、行毎に、制御端子が走査配線５２に接続されたTFTスイッチ５０を備えている。TFTスイッチ４及びTFTスイッチ５０がオフ状態において、センサ部１０３では、放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積される。TFTスイッチ５０をオフ状態のまま、TFTスイッチ４をオン状態にし、センサ部１０３に蓄積された電荷を読み出す。電荷の読み出し終了後、TFTスイッチ４をオフ状態にし、TFTスイッチ５０をオン状態にし、センサ部１０３を短絡させてセンサ部１０３に飽和量である電荷量Ｑを蓄積させる。センサ部１０３の短絡動作が終了すると、TFTスイッチ５０をオフ状態にし、TFTスイッチ４をオン状態にして、センサ部１０３から電荷を放出させてリセットする。
【解決手段】画素２０は、フォトダイオードとなる半導体層２１を短絡させるために、行毎に、制御端子が走査配線５２に接続されたTFTスイッチ５０を備えている。TFTスイッチ４及びTFTスイッチ５０がオフ状態において、センサ部１０３では、放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積される。TFTスイッチ５０をオフ状態のまま、TFTスイッチ４をオン状態にし、センサ部１０３に蓄積された電荷を読み出す。電荷の読み出し終了後、TFTスイッチ４をオフ状態にし、TFTスイッチ５０をオン状態にし、センサ部１０３を短絡させてセンサ部１０３に飽和量である電荷量Ｑを蓄積させる。センサ部１０３の短絡動作が終了すると、TFTスイッチ５０をオフ状態にし、TFTスイッチ４をオン状態にして、センサ部１０３から電荷を放出させてリセットする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法に係り、特に医療用の放射線画像を撮影する放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法に関する。
【背景技術】
【０００２】
従来、医療診断を目的とした放射線撮影を行う放射線画像撮影装置が知られている。当該放射線画像撮影装置は、放射線照射装置から照射され、被検体を透過した放射線を検出して放射線画像を撮影する。当該放射線画像撮影装置は、照射された放射線に応じて発生した電荷を収集して読み出すことにより放射線画像の撮影を行う。
【０００３】
このような放射線画像撮影装置は、放射線を検出する放射線検出素子を備えている。当該検放射線出素子として、放射線または、放射線が変換された光が照射されることにより電荷を発生する光電変換素子と、光電変換素子で発生して蓄積された電荷を読み出すスイッチング素子と、を備えた放射線検出素子がある。
【０００４】
光電変換素子から電荷を読み出した後に、光電変換素子に残留電荷が残る場合がある。特に、光電変換素子として、アモルファスシリコンを光電変換層として用いた、ＰＩＮ型フォトダイオードを用いる場合は、光電変換時に発生した電荷の一部がアモルファスシリコン中の欠陥順位にトラップされるため、トラップされた電荷が残留電荷として残ることがある。
【０００５】
光電変換素子に残留電荷が残った状態で放射線画像の撮影を行うと、撮影された残留電荷が放射線画像に影響を与えることがあり、いわゆる残像特性の問題として知られている。そのため、残属特性を低減する技術が求められている。特許文献１には、フォトダイオードの残像特性によるばらつきを抑制するために、データ読み取り後に、スイッチング素子の出力端よりフォトダイオードに逆バイアス電圧を印加してフォトダイオードをリセットする技術、及びデータ読み取り後に、フォトダイオードバイアス電圧に逆バイアス電圧を印加してフォトダイオードをリセットする技術が記載されている。
【０００６】
また、特許文献２には、光電変換素子のリセット用のＴＦＴと残留電荷排出専用のリセット線及びリセット電源を設け、リセット線に光電変換素子に残存する残留電荷を排出する技術が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−１８９９３４号公報
【特許文献２】特許４５００４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の技術では、残像特性は低減できるものの、フォトダイオードのリセットのために専用の読み出し期間を必要とする。すなわち、リセット期間は、他の画素からの電荷の読み取りができなくなるため、１フレーム当たりの読み出し期間が長くなるという問題がある。
【０００９】
また、特許文献２に記載の技術では、残留電荷排出専用のリセット線及びリセット電源が必要となるという問題がある。
【００１０】
本発明は、上記問題点を解決するために成されたものであり、１フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できる、放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に記載の放射線画像撮影装置は、照射された放射線に応じた電荷を発生し、蓄積する光電変換素子と、第１制御信号に応じて、前記光電変換素子から前記電荷を読み出して前記電荷に応じた電気信号を出力する読出用スイッチング素子と、第２制御信号に応じて、前記光電変換素子を短絡させる短絡素子と、を備えた画素が行列状に配置されている。
【００１２】
読出用スイッチング素子が、照射された放射線に応じて発生し蓄積された電荷を光電変換素子から読み出す場合、全ての電荷が読み出されずに残る、いわゆる残留電荷が生じることがある。当該残留電荷の量は、光電変換素子に蓄積された電荷量、すなわち、照射された放射線量に応じて画素によりばらつく。
【００１３】
本発明によれば、行列状に配置された画素が、第２制御信号に応じて、光電変換素子を短絡させる短絡素子を備えている。短絡素子により、光電変換素子を短絡させることにより、画素によらず、一定量の電荷を光電変換素子に蓄積させることができる。これにより、画素により残留電荷量がばらつくのを抑え、残像特性の影響を抑制することができる。
【００１４】
また、当該構成によれば、短絡素子による短絡動作は、順次行えば良く、専用の読み出し期間を設けずともよいため、全画素（１フレーム）当りの読み出し期間が長くなるのを抑制することができる。
【００１５】
従って、１フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できる、
【００１６】
また、本発明は、請求項２に記載の放射線画像撮影装置のように、前記光電変換素子は、上部電極、下部電極、及び前記上部電極と前記下部電極とに挟まれた光電変換層と、を備え、前記読出用スイッチング素子は、前記下部電極に接続され、前記短絡素子が前記上部電極と前記下部電極とを短絡させる短絡用スイッチング素子であり、前記上部電極にバイアス電圧を印加すると共に、前記上部電極と前記短絡用スイッチング素子とを接続するバイアス配線と、前記第１制御信号が流れる第１制御配線と前記第２制御信号が流れる第２制御配線と、前記読出用スイッチング素子から前記電気信号が出力される信号配線と、を備えるように構成することが好ましい。
【００１７】
また、本発明は、請求項３に記載の放射線画像撮影装置のように、同一行の画素の前記読出用スイッチング素子が前記第１制御配線に接続され、かつ同一行の画素の前記短絡用スイッチング素子が前記第２制御配線に接続されていることが好ましい。
【００１８】
行毎に、読出用スイッチング素子による電荷の読み出し、及び短絡用スイッチング素子による短絡を行うことができるため、よりフレームレートを向上させることができる。ｍた、各光電変換素子の短絡用スイッチング素子による短絡期間を揃えることができるため、残留電荷のより残留電荷のばらつきを抑制することができる。
【００１９】
また、本発明は、請求項４に記載の放射線画像撮影装置のように、前記バイアス配線が、絶縁膜を介して、前記光電変換素子の下に配置されていることが好ましい。
【００２０】
このように構成することにより、前記短絡用スイッチング素子と前記バイアス配線とを接続する電極と前記バイアス配線との距離を短くすることができるため、配線の容量増加を抑えると共に、製造歩留まりの低下を抑制することができる。
【００２１】
また、本発明は、請求項５に記載の放射線画像撮影装置のように、前記短絡用スイッチング素子は、絶縁膜を介して、前記光電変換素子の下に配置されていることが好ましい。
【００２２】
このように構成することにより、画素の面積に対する有効集光面積の割合を低下させることがない。
【００２３】
また、本発明は、請求項６に記載の放射線画像撮影装置のように、前記光電変換素子は、Ｐ型、ｉ型、ｎ型の半導体層が順に積層されたＰＩＮ型のフォトダイオードであることが好ましい。
【００２４】
請求項７に記載の放射線画像撮影プログラムは、請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１ステップと、前記第１ステップ後、前記読出用スイッチング素子をオンにして電荷を読み出す第２ステップと、前記第２ステップ後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３ステップと、前記第３ステップ後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４ステップと、を備えた処理をコンピュータに実行させるためのものである。
【００２５】
請求項８に記載の放射線画像撮影方法は、請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１工程と、前記第１工程後、前記読出用スイッチング素子をオンにして電荷を読み出す第２工程と、前記第２工程後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３工程と、前記第３工程後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４工程と、を備える。
【００２６】
また、本発明は、請求項９に記載の放射線画像撮影方法のように、同一行毎に前記第１工程から前記第４工程が順次行われることが好ましい。
【００２７】
このように順次行うことにより、フレームレートをより向上させることができる。
【００２８】
また、本発明は、請求項１０に記載の放射線画像撮影方法のように、前記第４工程は、前記第２工程が行われている期間以外の期間に行われることが好ましい。
【００２９】
第２工程が行われている期間に第４工程を行う場合、第４工程により放出された電荷と、第２工程により読み出された電荷とが混ざる場合があるため、これを防止するため、第４工程は、第２工程が行われている期間以外の期間に行われることが好ましい。
【００３０】
また、本発明は、請求項１１に記載の放射線画像撮影方法のように、前記第４工程は、同行に対して前記第３工程が行われている期間以外の期間に行われることが好ましい。
【００３１】
同行に対して第３工程が行われている期間に第４工程を行う場合、第４工程により放出された電荷によって、バイアス配線にバイアス電圧を供給するバイアス電源等の不安定化の要因となるため、第４工程は、同行に対して第３工程が行われている期間以外の期間に行われることが好ましい。
【発明の効果】
【００３２】
以上説明したように、フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できるという効果が得られる。
【図面の簡単な説明】
【００３３】
【図１】本実施の形態に係る放射線画像撮影装置の全体構成の一例を示す構成図である。
【図２】本実施の形態に係る放射線検出素子の構成の一例を示す平面図である。
【図３】図２に示した本実施の形態に係る放射線検出素子の一例のＡ−Ａ線断面図である。
【図４】図２に示した本実施の形態に係る放射線検出素子の一例のＢ−Ｂ線断面図である。
【図５】本実施の形態に係る放射線検出素子の一例の概略構成図（等価回路図）である。
【図６】本実施の形態に係る放射線画像撮影装置における残留電荷の影響の抑制動作の一例のタイムチャートである。
【図７】本実施の形態に係る放射線画像撮影装置における残留電荷の影響の抑制動作の一例のタイムチャートである。
【発明を実施するための形態】
【００３４】
以下、各図面を参照して本実施の形態の一例について説明する。
【００３５】
本実施の形態の放射線画像撮影装置の概略構成について説明する。図１に、本実施の形態の放射線画像撮影装置１００の全体構成の一例を示す概略構成図である。本実施の形態では、Ｘ線等の放射線を一旦光に変換し、変換した光を電荷に変換する間接変換方式の放射線検出素子１０に本発明を適用した場合について説明する。本実施の形態では、放射線画像撮影装置１００は、間接変換方式の放射線検出素子１０を備えて構成されている。なお、図１では、放射線を光に変換するシンチレータは省略している。
【００３６】
放射線検出素子１０には、光を受けて電荷を発生し、発生した電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのスイッチング素子であるＴＦＴスイッチ４と、センサ部１０３を短絡（詳細後述）させて電荷を蓄積させるためのスイッチング素子であるＴＦＴスイッチ５０と、を含んで構成される画素２０が複数、マトリックス状に配置されている。本実施の形態では、シンチレータによって変換された光が照射されることにより、センサ部１０３で、電荷が発生する。
【００３７】
画素２０は、一方向（図１の横方向、以下「行方向」ともいう）及び当該行方向に対する交差方向（図１の縦方向、以下「列方向」ともいう）にマトリクス状に複数配置されている。図１では、画素２０の配列を簡略化して示しているが、例えば、画素２０は行方向及び列方向に１０２４×１０２４個配置されている。
【００３８】
また、放射線検出素子１０には、基板１（図３参照）上に、ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。本実施の形態では、一方向の各画素列に信号配線３が１本ずつ設けられ、交差方向の各画素列に走査配線１０１が１本ずつ設けられており、例えば、画素２０が行向及び列方向に１０２４×１０２４個配置されている場合、信号配線３及び走査配線１０１は１０２４本ずつ設けられている。
【００３９】
また、本実施の形態の放射線検出素子１０には、上記センサ部１０３を短絡させて電荷を蓄積させるための複数の走査配線５２が、走査配線１０１と並行に設けられている。本実施の形態では、各画素行毎に、走査配線５２が１本ずつ設けられており、上述のように例えば、画素２０が行向及び列方向に１０２４×１０２４個配置されている場合、走査配線５２は１０２４本、設けられている。
【００４０】
さらに、放射線検出素子１０には、各信号配線３と並列にバイアス配線２５（図２参照）が設けられている。バイアス配線２５は、一端及び他端が並列に接続されており、一端が所定のバイアス電圧を供給する電源（図示省略）に接続されている。センサ部１０３はバイアス配線２５に接続されており、バイアス配線２５を介してバイアス電圧が印加されている。
【００４１】
走査配線１０１には、各ＴＦＴスイッチ４をスイッチングするための制御信号が流れる。このように制御信号が各走査配線１０１に流れることによって、各ＴＦＴスイッチ４がスイッチングされる。
【００４２】
信号配線３には、各画素２０のＴＦＴスイッチ４のスイッチング状態に応じて、各画素２０に蓄積された電荷に応じた電気信号が流れる。より具体的には、各信号配線３には、当該信号配線３に接続された画素２０の何れかのＴＦＴスイッチ４がＯＮされることにより蓄積された電荷量に応じた電気信号が流れる。
【００４３】
各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されている。また、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御回路１０２が接続されている。また、各走査配線５２には、各走査配線５２にＴＦＴスイッチ５０をＯＮ／ＯＦＦするための制御信号を出力するＰＤ短絡制御回路１０４が接続されている。図１では、信号検出回路１０５、スキャン信号制御回路１０２、及びＰＤ短絡制御回路１０４を１つに簡略化して示しているが、例えば、信号検出回路１０５、スキャン信号制御回路１０２、及びＰＤ短絡制御回路１０４を複数設けて所定本（例えば、２５６本）毎に信号配線３、走査配線１０１、又はＰＤ短絡制御回路１０４を接続する。例えば、信号配線３、走査配線１０１、及びＰＤ短絡制御回路１０４が１０２４本ずつ設けられている場合、スキャン信号制御回路１０２を４個設けて２５６本ずつ走査配線１０１を接続し、信号検出回路１０５も４個設けて２５６本ずつ信号配線３を接続し、ＰＤ短絡制御回路１０４を４個設けて２５６本ずつ走査配線５２を接続する。
【００４４】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅するためのチャージアンプ８０（図５参照）を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号をチャージアンプ８０を用いて増幅し、画像情報を出力する。
【００４５】
この信号検出回路１０５、スキャン信号制御回路１０２、及びＰＤ短絡制御回路１０４には、信号検出回路１０５において変換されたデジタル信号に対してノイズ除去などの所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御回路１０２に対してスキャン信号の出力のタイミングを示す制御信号を出力し、ＰＤ短絡制御回路１０４に対して短絡信号の出力のタイミングを示す制御信号を出力する制御部１０６が接続されている。
【００４６】
本実施の形態の制御部１０６は、マイクロコンピュータによって構成されており、ＣＰＵ（中央処理装置）、ＲＯＭおよびＲＡＭ、フラッシュメモリ等からなる不揮発性の記憶部を備えている。制御部１０６は、上記所定の処理が施された画像データに基づいて、照射された放射線が示す画像を生成する。
【００４７】
図２には、本実施形態に係る間接変換方式の放射線検出素子１０の画素２０の構造を示す平面図が示されており、図３には、図２の放射線画像撮影用の画素２０のＡ−Ａ線断面図が示されており、図４には、図２の放射線検出用の画素２０のＢ−Ｂ線断面図が示されている。
【００４８】
図３に示すように、放射線検出素子１０の画素２０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１（図２参照）、ＴＦＴスイッチ４のゲート電極２、走査配線５２（図２参照）、及びＴＦＴスイッチ５０のゲート電極５６が形成されており、走査配線１０１とゲート電極２は接続され（図２参照）、走査配線５２とゲート電極５６は接続され（図２参照）ている。この走査配線１０１、ゲート電極２、走査配線５２、及びゲート電極５６が形成された配線層（以下、この配線層を「第１信号配線層」ともいう）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００４９】
この第１信号配線層上には、一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。また、ゲート電極５６上に位置する部位がＴＦＴスイッチ５０におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）成膜により形成される。
【００５０】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。また同様に、絶縁膜１５上のゲート電極５６上には、半導体活性層５８が島状に形成されている。この半導体活性層５８は、ＴＦＴスイッチ５０のチャネル部であり、例えば、アモルファスシリコン膜からなる。
【００５１】
これらの上層には、ＴＦＴスイッチ４のソース電極９、及びドレイン電極１３が形成されている。また同様に、ＴＦＴスイッチ５０の電極６０、電極６２、及びバイアス配線２５が形成されている。電極６２は、バイアス配線２５に接続されている。ソース電極９、ドレイン電極１３、電極６０、電極６２、及びバイアス配線２５が形成された配線層（以下、この配線層を「第２信号配線層」ともいう）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。当該ソース電極９及びドレイン電極１３と半導体活性層８との間、また電極６０及び電極６２と半導体活性層５８との間には不純物添加アモルファスシリコン等による不純物添加半導体層（図示省略）が形成されている。これらによりスイッチング用のＴＦＴスイッチ４、及び短絡用のＴＦＴスイッチ５０が構成される。なお、ＴＦＴスイッチ４、及びＴＦＴスイッチ５０は後述する下部電極１１により収集、蓄積される電荷の極性によってソースとドレインとが逆となる。
【００５２】
これら第２信号配線層を覆い、基板１上の画素２０が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴスイッチ４やＴＦＴスイッチ５０、バイアス配線２５を保護するために、ＴＦＴ保護膜層３０が形成されている。このＴＦＴ保護膜層３０は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５３】
ＴＦＴ保護膜層３０上には、信号配線３が形成されている。信号配線３と、ソース電極９とは接続されている（図２参照）。
【００５４】
また、ＴＦＴ保護膜層３０上には、コンタクト層６６が形成されており、コンタクトホール６６を介してＴＦＴスイッチ４のドレイン電極１３に接続されていると共に、コンタクトホール６９を介してＴＦＴスイッチ５０の電極６０に接続されている。
【００５５】
このＴＦＴ保護膜層３０上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。
【００５６】
本実施の形態に係る放射線検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。本実施の形態に係る放射線検出素子１０では、この層間絶縁膜１２及びＴＦＴ保護膜層３０のコンタクト層６６と対向する位置にコンタクトホール１７が形成されている。
【００５７】
層間絶縁膜１２上には、コンタクトホール１７を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１１が形成されており、この下部電極１１は、ＴＦＴスイッチ４のドレイン電極１３及びＴＦＴスイッチ５０の電極６０と接続されている。この下部電極１１は、後述する半導体層２１が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどない。このため、Ａｌ系材料、ＩＴＯなど導電性の金属を用いて形成すれば問題ない。
【００５８】
一方、半導体層２１の膜厚が薄い場合（０．２〜０．５μｍ前後）、半導体層２１で光が吸収が十分でないため、ＴＦＴスイッチ４への光照射によるリーク電流の増加を防ぐため、遮光性メタルを主体とする合金、若しくは積層膜とすることが好ましい。
【００５９】
下部電極１１上には、フォトダイオードとして機能する半導体層２１が形成されている。本実施の形態では、半導体層２１として、ｎ＋層、ｉ層、ｐ＋層（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）を積層したＰＩＮ構造のフォトダイオードを採用しており、下層からｎ＋層２１Ａ、ｉ層２１Ｂ、ｐ＋層２１Ｃを順に積層して形成する。ｉ層２１Ｂは、光が照射されることにより電荷（一対の自由電子と自由正孔）が発生する。ｎ＋層２１Ａ及びｐ＋層２１Ｃは、コンタクト層として機能し、下部電極１１及び後述する上部電極２２とｉ層２１Ｂをと電気的に接続する。
【００６０】
各半導体層２１上には、それぞれ個別に上部電極２２が形成されている。この上部電極２２には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。本実施の形態に係る放射線検出素子１０では、上部電極２２や半導体層２１、下部電極１１を含んでセンサ部１０３が構成されている。
【００６１】
層間絶縁膜１２、半導体層２１及び上部電極２２上には、各半導体層２１を覆うように、塗布型の層間絶縁膜２３が形成されている。
【００６２】
この層間絶縁膜２３上には、バイアス配線２５がＡｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金あるいは積層膜で形成されている。バイアス配線２５は、開口２７Ａ付近にコンタクトパッド２７が形成され、層間絶縁膜２３の開口２７Ａを介して上部電極２２と電気的に接続される。
【００６３】
一方、図４のＢ−Ｂ断面図に示すように、走査配線１０１及びバイアス配線２５の上部に絶縁膜１５を介してコンタクト層７０が形成されており、コンタクトホール７２を介してバイアス配線２５に接続されている。
【００６４】
また、層間絶縁膜２３の上部から、コンタクト層７０の上部にかけて接続配線７６が形成されている。接続配線７６は、コンタクトホール７４により、コンタクト層７０に接続されていると共に、コンタクト７８により、上部電極２２に接続されている。
【００６５】
このように、本実施の形態に係る放射線検出素子１０では、上部電極２２と、バイアス配線２５とが接続された状態になっている。
【００６６】
次に、本実施の形態の放射線検出素子１０において、放射線画像の撮影における残留電荷の影響の抑制動作について詳細に説明する。図５は、本実施の形態の放射線検出素子１０の一例の概略構成図（等価回路図）である。また、図６及び図７は、本実施の形態における残留電荷の影響の抑制動作の一例のタイムチャートを示している。
【００６７】
上述したように、本実施の形態の放射線検出素子１０は、画素２０毎に、センサ部１０３と、ＴＦＴスイッチ４と、ＴＦＴスイッチ５０とを備えて構成されている。ＴＦＴスイッチ５０は、センサ部１０３の入力側と出力側を短絡する機能を有しており、本実施の形態の放射線検出素子１０ではＴＦＴスイッチ５０は、センサ部１０３の下部電極に接続されると共に、バイアス配線２５を介してセンサ部１０３の上部電極に接続されている。また、ＴＦＴスイッチ５０は、走査配線５２に接続されており、ＰＤ短絡制御回路１０６から走査配線５２に出力された制御信号により、ＯＮ／ＯＦＦが制御される。
【００６８】
本実施の形態の放射線検出素子１０では、信号配線３毎（画素２０の列毎）に、チャージアンプ８０が設けられている。すなわち、放射線検出素子１０の信号検出回路１０５は、放射線検出素子１０の信号配線３の数と同じ数の、複数のチャージアンプ８０を備えて構成されている。
【００６９】
チャージアンプ８０は、オペアンプ等のアンプ８２と、アンプ８２に接続されたコンデンサ８４と、を備えて構成されている。
【００７０】
チャージアンプ８０では、画素２０のＴＦＴスイッチ４により電荷（電気信号）が読み出され、コンデンサ８４に読み出された電荷が蓄積され、蓄積される電荷量に応じてアンプ８２から出力される電圧値が増加するようになっている。アンプ８２から出力された電圧値（電荷情報である電気信号）は、サンプルホールドスイッチ８６がオン状態において、図示を省略したＡＤＣ（Ａ／Ｄ変換器）によりアナログ信号からデジタル信号に変換されて制御部１０６に出力される。
【００７１】
本実施の形態の放射線検出素子１０では、放射線画像の撮影の際の各動作は、画素２０の行毎（走査配線１０１毎）に行われる。まず、ＴＦＴスイッチ４及びＴＦＴスイッチ５０がオフの状態で、センサ部１０３では、照射された放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積される（図６、蓄積１、参照）。この際、照射された放射線量によってセンサ部１０３で発生する電荷の量は異なる。次に、ＴＦＴスイッチ４をオン状態にし、センサ部１０３から電荷を読み出す（図６、７、Ｒｅａｄ、参照）。この際、センサ部１０３で発生した電荷が全て読み出されず、残留電荷がセンサ部１０３に残るが、センサ部１０３で発生した電荷量が異なると、残留電荷量も異なる。すなわち、残留電荷量が画素２０毎にばらついた状態になる。
【００７２】
次に、ＴＦＴスイッチ４をオフ状態にし、ＴＦＴスイッチ５０をオン状態にし、センサ部１０３を短絡させる。放射線の照射の有無にかかわらず、センサ部１０３を短絡させることによりバイアス電圧が印加されてセンサ部１０３では、電荷が発生する。本実施の形態では、画素２０によらず、センサ部１０３に同一量の電荷が蓄積されるように、飽和状態の電荷量Ｑ（図７参照。Ｑ≒Ｃｐ×Ｖｂ、Ｃｐ：センサ部１０３の容量、Ｖｂ：バイアス電圧値）が蓄積されるまで短絡させるようにしている。
【００７３】
センサ部１０３の短絡（電荷の蓄積)が終わると、ＴＦＴスイッチ５０をオフ状態にし、ＴＦＴスイッチ４をオン状態にして、センサ部１０３をリセットする（図６、７、Ｒｅｓｅｔ、参照）。リセット動作により、センサ部１０３に蓄積された電荷が放出される。さらに、リセット動作後、再び、放射線画像の撮影を行うために、センサ部１０３が照射された放射線に応じて発生した電荷を蓄積する（図６、蓄積２、参照）。
【００７４】
上述のリセット動作においても、センサ部１０３に蓄積された電荷が全て放出されずに、センサ部１０３に残留電荷が残るが、図６に示した蓄積１の場合と異なり、センサ部１０３内に蓄積されていた電荷が一定（飽和）であったため、残留電荷量は、画素２０によらず、一定の量に揃えられた状態になる。このように残留電荷はあるものの、画素２０毎の残像特性のばらつきを抑えることができる。従って、図６に示した蓄積２の場合では、残像特性の影響が抑制できる。
【００７５】
図７を参照して、さらに詳しく説明する。センサ部１０３では、照射された放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積（図６、蓄積１、参照）される。図７に示した画素電荷Ｑｎの推移では、Ｃａｓｅ１が、照射された放射線量が中程度の状態であって中程度の量の電荷が蓄積された状態を示しており、Ｃａｓｅ２が、放射線が照射されていない、または、照射量が少ないため、電荷が蓄積されていないまたは殆ど蓄積されていない状態を示しておりＣａｓｅ３が、照射された放射線量が多く、センサ部１０３の飽和状態まで電荷が蓄積された状態を示している。
【００７６】
蓄積された電荷を読み出すために、サンプルホールドスイッチ８６が１ライン毎にオン状態になる（サンプリング期間参照）。さらに、ゲート信号ＧｎがＶｇｈになり、ゲート信号Ｇｎが入力される走査配線１０１に接続された１行分の画素２０では、ＴＦＴスイッチ４がオン状態になり、センサ部１０３に蓄積された電荷が読み出される（Ｒｅａｄ）。ＴＦＴスイッチ４がオフ状態になり、読出動作が終了すると、サンプルホールドスイッチ８６がオフ状態になり、サンプル期間が終了する。上述したように、電荷の読出動作後にセンサ部１０３に残る残留電荷は、電荷の蓄積量により異なる。すなわち、残留電荷量が画素２０毎にばらついた状態になる。図７の画素電荷Ｑｎの推移に示されるように、残留電荷量は、Ｃａｓｅ３では多く、Ｃａｓｅ２では少ない。
【００７７】
センサ部１０３を短絡させるために、ＰＤ短絡制御信号ＳｎがＶｇｈになり、ＰＤ短絡制御信号Ｓｎが入力される走査配線５２に接続された１行分の画素２０では、ＴＦＴスイッチ５０がオン状態になり、センサ部１０３に電荷が蓄積されるＰＤ短絡動作が行われる。本実施の形態では、全画素に対して一定量の電荷が蓄積された状態（本実施の形態では、飽和状態）になった後、ＴＦＴスイッチ５０をオフ状態にし、ＰＤ短絡動作を終了する。
【００７８】
本実施の形態では、当該ＰＤ短絡動作中に、次ラインまたは、その他の画素２０に対して、照射された放射線に応じて蓄積された電荷を読み出す読出動作が実行される。次ラインまたは、その他の画素２０の読出動作が終了し、サンプリング期間が終了した後、すなわち、いずれの画素２０も、照射された放射線に応じて蓄積された電荷を読み出す読出動作が行われていない（電荷情報が出力されていない）状態において、ゲート信号Ｇｎが再びＶｇｈになり、ＴＦＴスイッチ４がオン状態になって、ＰＤ短絡動作によりセンサ部１０３に蓄積された電荷が排出され、センサ部１０３の電荷がリセットされる（Ｒｅｓｅｔ）。
【００７９】
当該リセット動作により、図７の画素電荷Ｑｎの推移に示されるように、残留電荷量は、Ｃａｓｅ１〜Ｃａｓｅ３のいずれにおいても同一量となる。従って、画素２０毎の残像特性のばらつきを抑えて、残像特性の影響を抑制することができる。
【００８０】
本実施の形態では、当該リセット動作中に、次ラインまたは、その他の画素２０に対して、ＰＤ短絡動作が実行される。なお、ＰＤ短絡動作と、同ラインのリセット動作とは、重ならないようにすることが好ましい。ＰＤ短絡動作と、リセット動作とが重なる場合、バイアス配線２５からチャージアンプ８２に電荷が流れ、バイアス電源及びアンプ電源（いずれも図示省略）の不安定化の要因になってしまう。従って、ＰＤ短絡動作と、リセット動作とは、重ならないことが好ましい。
【００８１】
本実施の形態では、リセット動作を、サンプリング期間と重ならない期間（チャージアンプ８２の電荷転送期間）に行っている。これにより、リセット動作により排出された電荷情報と読出動作により読み出された電荷と混ざるのを防止することができる。
【００８２】
また、上述のように、チャージアンプ８２の電荷転送期間に次ラインのＰＤ短絡動作を行いながらリセット動作を行うことにより、よりフレームレートを向上させることができる。
【００８３】
本実施の形態では、センサ部１０３に蓄積された電荷を読み出した後、センサ部１０３を短絡動作を経てセンサ部１０３のリセットを行ったが、センサ部１０３に蓄積された電荷を読み出す必要がなく、残像電荷量のばらつきを抑えることのみを目的とする場合には、センサ部１０３に蓄積された電荷の読み出しをせずに、センサ部１０３の短絡及びリセット動作を行ってもよい。つまり、ＴＦＴスイッチ４及びＴＦＴスイッチ５０がオフの状態において、センサ部１０３では、照射された放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積される。次に、ＴＦＴスイッチ４をオフ状態にし、ＴＦＴスイッチ５０をオン状態にし、センサ部１０３を短絡させて画素２０によらず、センサ部１０３に飽和量である電荷量Ｑを蓄積させる。センサ部１０３の短絡動作が終了すると、ＴＦＴスイッチ５０をオフ状態にし、ＴＦＴスイッチ４をオン状態にして、センサ部１０３から電荷を放出させてリセットする。
【００８４】
また、本実施の形態の放射線画像撮影装置１００では、行毎に、上述の各動作を順次行っており、短絡動作により蓄積された電荷を放出する読み出し期間を別途設けずともよいため、１フレーム当たりの読み出し期間が長くなるのを抑制することができる。
【００８５】
また、本実施の形態の放射線画像撮影装置１００では、ＴＦＴスイッチ５０用の別電源や、ＴＦＴスイッチ５０から電荷を放出するための専用配線を設けずともよいため、製造歩留まりが低下するのを防止できる。
【００８６】
また、本実施の形態では、ＴＦＴスイッチ５０は、フォトダイオードとなる半導体層２１の下部に設けられているため、画素２０の面積に対する有効集光面積の割合を低下させることを防止できる。
【００８７】
また、本実施の形態では、バイアス配線２５が、ＴＦＴスイッチ５０が設けられている半導体層２１の下部に設けられているため、バイアス配線２５とＴＦＴスイッチ５０の接続部を短くすることができ、製造歩留まりを向上できる。
【００８８】
なお、本実施の形態では、１行毎に、短絡動作及びリセット動作を行っていたが、複数行毎に行うようにしてもよい。例えば、１行毎に短絡動作を行った後、複数行、同一タイミングでリセット動作を行うようにしてもよい。なおこの場合、例えば、動画の撮影等、連続して放射線画像の撮影を行う場合、放射線が照射され続けているため、センサ部１０３がフローティング状態であると、照射された放射線により電荷が発生してしまうため、電荷量がばらつくことにより、残留電荷量がばらつく要因となってしまう。従って、残留電荷量のばらつきを抑制するためには、短絡動作からリセット動作までの期間は、なるべく短い方が好ましく、センサ部１０３の容量や、電荷の蓄積時間等の要因に応じて、最適行数を得ておき、当該最適行数に応じて実行することが好ましい。
【００８９】
その他、本実施の形態で説明した放射線画像撮影装置１００、放射線検出素子１０等の構成、動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
【００９０】
また、本実施の形態では、本発明の放射線は、特に限定されるものではなく、Ｘ線やγ線等を適用することができる。
【符号の説明】
【００９１】
３ 信号配線
４ ＴＦＴスイッチ
１０ 放射線検出素子
１１ 下部電極
２０ 画素
２１ 半導体層（フォトダイオード、光電変換層）
２２ 下部電極
２５ バイアス配線
５０ ＴＦＴスイッチ
５２ 走査配線
１００ 放射線画像撮影装置
１０１ 走査配線
１０３ センサ部
１０４ ＰＤ短絡制御回路
１０５ 信号検出回路
１０６ 制御部
【技術分野】
【０００１】
本発明は、放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法に係り、特に医療用の放射線画像を撮影する放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法に関する。
【背景技術】
【０００２】
従来、医療診断を目的とした放射線撮影を行う放射線画像撮影装置が知られている。当該放射線画像撮影装置は、放射線照射装置から照射され、被検体を透過した放射線を検出して放射線画像を撮影する。当該放射線画像撮影装置は、照射された放射線に応じて発生した電荷を収集して読み出すことにより放射線画像の撮影を行う。
【０００３】
このような放射線画像撮影装置は、放射線を検出する放射線検出素子を備えている。当該検放射線出素子として、放射線または、放射線が変換された光が照射されることにより電荷を発生する光電変換素子と、光電変換素子で発生して蓄積された電荷を読み出すスイッチング素子と、を備えた放射線検出素子がある。
【０００４】
光電変換素子から電荷を読み出した後に、光電変換素子に残留電荷が残る場合がある。特に、光電変換素子として、アモルファスシリコンを光電変換層として用いた、ＰＩＮ型フォトダイオードを用いる場合は、光電変換時に発生した電荷の一部がアモルファスシリコン中の欠陥順位にトラップされるため、トラップされた電荷が残留電荷として残ることがある。
【０００５】
光電変換素子に残留電荷が残った状態で放射線画像の撮影を行うと、撮影された残留電荷が放射線画像に影響を与えることがあり、いわゆる残像特性の問題として知られている。そのため、残属特性を低減する技術が求められている。特許文献１には、フォトダイオードの残像特性によるばらつきを抑制するために、データ読み取り後に、スイッチング素子の出力端よりフォトダイオードに逆バイアス電圧を印加してフォトダイオードをリセットする技術、及びデータ読み取り後に、フォトダイオードバイアス電圧に逆バイアス電圧を印加してフォトダイオードをリセットする技術が記載されている。
【０００６】
また、特許文献２には、光電変換素子のリセット用のＴＦＴと残留電荷排出専用のリセット線及びリセット電源を設け、リセット線に光電変換素子に残存する残留電荷を排出する技術が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−１８９９３４号公報
【特許文献２】特許４５００４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の技術では、残像特性は低減できるものの、フォトダイオードのリセットのために専用の読み出し期間を必要とする。すなわち、リセット期間は、他の画素からの電荷の読み取りができなくなるため、１フレーム当たりの読み出し期間が長くなるという問題がある。
【０００９】
また、特許文献２に記載の技術では、残留電荷排出専用のリセット線及びリセット電源が必要となるという問題がある。
【００１０】
本発明は、上記問題点を解決するために成されたものであり、１フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できる、放射線画像撮影装置、放射線画像撮影プログラム、及び放射線画像撮影方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に記載の放射線画像撮影装置は、照射された放射線に応じた電荷を発生し、蓄積する光電変換素子と、第１制御信号に応じて、前記光電変換素子から前記電荷を読み出して前記電荷に応じた電気信号を出力する読出用スイッチング素子と、第２制御信号に応じて、前記光電変換素子を短絡させる短絡素子と、を備えた画素が行列状に配置されている。
【００１２】
読出用スイッチング素子が、照射された放射線に応じて発生し蓄積された電荷を光電変換素子から読み出す場合、全ての電荷が読み出されずに残る、いわゆる残留電荷が生じることがある。当該残留電荷の量は、光電変換素子に蓄積された電荷量、すなわち、照射された放射線量に応じて画素によりばらつく。
【００１３】
本発明によれば、行列状に配置された画素が、第２制御信号に応じて、光電変換素子を短絡させる短絡素子を備えている。短絡素子により、光電変換素子を短絡させることにより、画素によらず、一定量の電荷を光電変換素子に蓄積させることができる。これにより、画素により残留電荷量がばらつくのを抑え、残像特性の影響を抑制することができる。
【００１４】
また、当該構成によれば、短絡素子による短絡動作は、順次行えば良く、専用の読み出し期間を設けずともよいため、全画素（１フレーム）当りの読み出し期間が長くなるのを抑制することができる。
【００１５】
従って、１フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できる、
【００１６】
また、本発明は、請求項２に記載の放射線画像撮影装置のように、前記光電変換素子は、上部電極、下部電極、及び前記上部電極と前記下部電極とに挟まれた光電変換層と、を備え、前記読出用スイッチング素子は、前記下部電極に接続され、前記短絡素子が前記上部電極と前記下部電極とを短絡させる短絡用スイッチング素子であり、前記上部電極にバイアス電圧を印加すると共に、前記上部電極と前記短絡用スイッチング素子とを接続するバイアス配線と、前記第１制御信号が流れる第１制御配線と前記第２制御信号が流れる第２制御配線と、前記読出用スイッチング素子から前記電気信号が出力される信号配線と、を備えるように構成することが好ましい。
【００１７】
また、本発明は、請求項３に記載の放射線画像撮影装置のように、同一行の画素の前記読出用スイッチング素子が前記第１制御配線に接続され、かつ同一行の画素の前記短絡用スイッチング素子が前記第２制御配線に接続されていることが好ましい。
【００１８】
行毎に、読出用スイッチング素子による電荷の読み出し、及び短絡用スイッチング素子による短絡を行うことができるため、よりフレームレートを向上させることができる。ｍた、各光電変換素子の短絡用スイッチング素子による短絡期間を揃えることができるため、残留電荷のより残留電荷のばらつきを抑制することができる。
【００１９】
また、本発明は、請求項４に記載の放射線画像撮影装置のように、前記バイアス配線が、絶縁膜を介して、前記光電変換素子の下に配置されていることが好ましい。
【００２０】
このように構成することにより、前記短絡用スイッチング素子と前記バイアス配線とを接続する電極と前記バイアス配線との距離を短くすることができるため、配線の容量増加を抑えると共に、製造歩留まりの低下を抑制することができる。
【００２１】
また、本発明は、請求項５に記載の放射線画像撮影装置のように、前記短絡用スイッチング素子は、絶縁膜を介して、前記光電変換素子の下に配置されていることが好ましい。
【００２２】
このように構成することにより、画素の面積に対する有効集光面積の割合を低下させることがない。
【００２３】
また、本発明は、請求項６に記載の放射線画像撮影装置のように、前記光電変換素子は、Ｐ型、ｉ型、ｎ型の半導体層が順に積層されたＰＩＮ型のフォトダイオードであることが好ましい。
【００２４】
請求項７に記載の放射線画像撮影プログラムは、請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１ステップと、前記第１ステップ後、前記読出用スイッチング素子をオンにして電荷を読み出す第２ステップと、前記第２ステップ後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３ステップと、前記第３ステップ後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４ステップと、を備えた処理をコンピュータに実行させるためのものである。
【００２５】
請求項８に記載の放射線画像撮影方法は、請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１工程と、前記第１工程後、前記読出用スイッチング素子をオンにして電荷を読み出す第２工程と、前記第２工程後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３工程と、前記第３工程後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４工程と、を備える。
【００２６】
また、本発明は、請求項９に記載の放射線画像撮影方法のように、同一行毎に前記第１工程から前記第４工程が順次行われることが好ましい。
【００２７】
このように順次行うことにより、フレームレートをより向上させることができる。
【００２８】
また、本発明は、請求項１０に記載の放射線画像撮影方法のように、前記第４工程は、前記第２工程が行われている期間以外の期間に行われることが好ましい。
【００２９】
第２工程が行われている期間に第４工程を行う場合、第４工程により放出された電荷と、第２工程により読み出された電荷とが混ざる場合があるため、これを防止するため、第４工程は、第２工程が行われている期間以外の期間に行われることが好ましい。
【００３０】
また、本発明は、請求項１１に記載の放射線画像撮影方法のように、前記第４工程は、同行に対して前記第３工程が行われている期間以外の期間に行われることが好ましい。
【００３１】
同行に対して第３工程が行われている期間に第４工程を行う場合、第４工程により放出された電荷によって、バイアス配線にバイアス電圧を供給するバイアス電源等の不安定化の要因となるため、第４工程は、同行に対して第３工程が行われている期間以外の期間に行われることが好ましい。
【発明の効果】
【００３２】
以上説明したように、フレーム当たりの読み出し期間が長くなるのを抑制すると共に、残像特性の影響を抑制できるという効果が得られる。
【図面の簡単な説明】
【００３３】
【図１】本実施の形態に係る放射線画像撮影装置の全体構成の一例を示す構成図である。
【図２】本実施の形態に係る放射線検出素子の構成の一例を示す平面図である。
【図３】図２に示した本実施の形態に係る放射線検出素子の一例のＡ−Ａ線断面図である。
【図４】図２に示した本実施の形態に係る放射線検出素子の一例のＢ−Ｂ線断面図である。
【図５】本実施の形態に係る放射線検出素子の一例の概略構成図（等価回路図）である。
【図６】本実施の形態に係る放射線画像撮影装置における残留電荷の影響の抑制動作の一例のタイムチャートである。
【図７】本実施の形態に係る放射線画像撮影装置における残留電荷の影響の抑制動作の一例のタイムチャートである。
【発明を実施するための形態】
【００３４】
以下、各図面を参照して本実施の形態の一例について説明する。
【００３５】
本実施の形態の放射線画像撮影装置の概略構成について説明する。図１に、本実施の形態の放射線画像撮影装置１００の全体構成の一例を示す概略構成図である。本実施の形態では、Ｘ線等の放射線を一旦光に変換し、変換した光を電荷に変換する間接変換方式の放射線検出素子１０に本発明を適用した場合について説明する。本実施の形態では、放射線画像撮影装置１００は、間接変換方式の放射線検出素子１０を備えて構成されている。なお、図１では、放射線を光に変換するシンチレータは省略している。
【００３６】
放射線検出素子１０には、光を受けて電荷を発生し、発生した電荷を蓄積するセンサ部１０３と、センサ部１０３に蓄積された電荷を読み出すためのスイッチング素子であるＴＦＴスイッチ４と、センサ部１０３を短絡（詳細後述）させて電荷を蓄積させるためのスイッチング素子であるＴＦＴスイッチ５０と、を含んで構成される画素２０が複数、マトリックス状に配置されている。本実施の形態では、シンチレータによって変換された光が照射されることにより、センサ部１０３で、電荷が発生する。
【００３７】
画素２０は、一方向（図１の横方向、以下「行方向」ともいう）及び当該行方向に対する交差方向（図１の縦方向、以下「列方向」ともいう）にマトリクス状に複数配置されている。図１では、画素２０の配列を簡略化して示しているが、例えば、画素２０は行方向及び列方向に１０２４×１０２４個配置されている。
【００３８】
また、放射線検出素子１０には、基板１（図３参照）上に、ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記センサ部１０３に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。本実施の形態では、一方向の各画素列に信号配線３が１本ずつ設けられ、交差方向の各画素列に走査配線１０１が１本ずつ設けられており、例えば、画素２０が行向及び列方向に１０２４×１０２４個配置されている場合、信号配線３及び走査配線１０１は１０２４本ずつ設けられている。
【００３９】
また、本実施の形態の放射線検出素子１０には、上記センサ部１０３を短絡させて電荷を蓄積させるための複数の走査配線５２が、走査配線１０１と並行に設けられている。本実施の形態では、各画素行毎に、走査配線５２が１本ずつ設けられており、上述のように例えば、画素２０が行向及び列方向に１０２４×１０２４個配置されている場合、走査配線５２は１０２４本、設けられている。
【００４０】
さらに、放射線検出素子１０には、各信号配線３と並列にバイアス配線２５（図２参照）が設けられている。バイアス配線２５は、一端及び他端が並列に接続されており、一端が所定のバイアス電圧を供給する電源（図示省略）に接続されている。センサ部１０３はバイアス配線２５に接続されており、バイアス配線２５を介してバイアス電圧が印加されている。
【００４１】
走査配線１０１には、各ＴＦＴスイッチ４をスイッチングするための制御信号が流れる。このように制御信号が各走査配線１０１に流れることによって、各ＴＦＴスイッチ４がスイッチングされる。
【００４２】
信号配線３には、各画素２０のＴＦＴスイッチ４のスイッチング状態に応じて、各画素２０に蓄積された電荷に応じた電気信号が流れる。より具体的には、各信号配線３には、当該信号配線３に接続された画素２０の何れかのＴＦＴスイッチ４がＯＮされることにより蓄積された電荷量に応じた電気信号が流れる。
【００４３】
各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されている。また、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御回路１０２が接続されている。また、各走査配線５２には、各走査配線５２にＴＦＴスイッチ５０をＯＮ／ＯＦＦするための制御信号を出力するＰＤ短絡制御回路１０４が接続されている。図１では、信号検出回路１０５、スキャン信号制御回路１０２、及びＰＤ短絡制御回路１０４を１つに簡略化して示しているが、例えば、信号検出回路１０５、スキャン信号制御回路１０２、及びＰＤ短絡制御回路１０４を複数設けて所定本（例えば、２５６本）毎に信号配線３、走査配線１０１、又はＰＤ短絡制御回路１０４を接続する。例えば、信号配線３、走査配線１０１、及びＰＤ短絡制御回路１０４が１０２４本ずつ設けられている場合、スキャン信号制御回路１０２を４個設けて２５６本ずつ走査配線１０１を接続し、信号検出回路１０５も４個設けて２５６本ずつ信号配線３を接続し、ＰＤ短絡制御回路１０４を４個設けて２５６本ずつ走査配線５２を接続する。
【００４４】
信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅するためのチャージアンプ８０（図５参照）を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号をチャージアンプ８０を用いて増幅し、画像情報を出力する。
【００４５】
この信号検出回路１０５、スキャン信号制御回路１０２、及びＰＤ短絡制御回路１０４には、信号検出回路１０５において変換されたデジタル信号に対してノイズ除去などの所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御回路１０２に対してスキャン信号の出力のタイミングを示す制御信号を出力し、ＰＤ短絡制御回路１０４に対して短絡信号の出力のタイミングを示す制御信号を出力する制御部１０６が接続されている。
【００４６】
本実施の形態の制御部１０６は、マイクロコンピュータによって構成されており、ＣＰＵ（中央処理装置）、ＲＯＭおよびＲＡＭ、フラッシュメモリ等からなる不揮発性の記憶部を備えている。制御部１０６は、上記所定の処理が施された画像データに基づいて、照射された放射線が示す画像を生成する。
【００４７】
図２には、本実施形態に係る間接変換方式の放射線検出素子１０の画素２０の構造を示す平面図が示されており、図３には、図２の放射線画像撮影用の画素２０のＡ−Ａ線断面図が示されており、図４には、図２の放射線検出用の画素２０のＢ−Ｂ線断面図が示されている。
【００４８】
図３に示すように、放射線検出素子１０の画素２０は、無アルカリガラス等からなる絶縁性の基板１上に、走査配線１０１（図２参照）、ＴＦＴスイッチ４のゲート電極２、走査配線５２（図２参照）、及びＴＦＴスイッチ５０のゲート電極５６が形成されており、走査配線１０１とゲート電極２は接続され（図２参照）、走査配線５２とゲート電極５６は接続され（図２参照）ている。この走査配線１０１、ゲート電極２、走査配線５２、及びゲート電極５６が形成された配線層（以下、この配線層を「第１信号配線層」ともいう）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。
【００４９】
この第１信号配線層上には、一面に絶縁膜１５が形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。また、ゲート電極５６上に位置する部位がＴＦＴスイッチ５０におけるゲート絶縁膜として作用する。この絶縁膜１５は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）成膜により形成される。
【００５０】
絶縁膜１５上のゲート電極２上には、半導体活性層８が島状に形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。また同様に、絶縁膜１５上のゲート電極５６上には、半導体活性層５８が島状に形成されている。この半導体活性層５８は、ＴＦＴスイッチ５０のチャネル部であり、例えば、アモルファスシリコン膜からなる。
【００５１】
これらの上層には、ＴＦＴスイッチ４のソース電極９、及びドレイン電極１３が形成されている。また同様に、ＴＦＴスイッチ５０の電極６０、電極６２、及びバイアス配線２５が形成されている。電極６２は、バイアス配線２５に接続されている。ソース電極９、ドレイン電極１３、電極６０、電極６２、及びバイアス配線２５が形成された配線層（以下、この配線層を「第２信号配線層」ともいう）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。当該ソース電極９及びドレイン電極１３と半導体活性層８との間、また電極６０及び電極６２と半導体活性層５８との間には不純物添加アモルファスシリコン等による不純物添加半導体層（図示省略）が形成されている。これらによりスイッチング用のＴＦＴスイッチ４、及び短絡用のＴＦＴスイッチ５０が構成される。なお、ＴＦＴスイッチ４、及びＴＦＴスイッチ５０は後述する下部電極１１により収集、蓄積される電荷の極性によってソースとドレインとが逆となる。
【００５２】
これら第２信号配線層を覆い、基板１上の画素２０が設けられた領域のほぼ全面（ほぼ全領域）には、ＴＦＴスイッチ４やＴＦＴスイッチ５０、バイアス配線２５を保護するために、ＴＦＴ保護膜層３０が形成されている。このＴＦＴ保護膜層３０は、例えば、ＳｉＮＸ 等からなっており、例えば、ＣＶＤ成膜により形成される。
【００５３】
ＴＦＴ保護膜層３０上には、信号配線３が形成されている。信号配線３と、ソース電極９とは接続されている（図２参照）。
【００５４】
また、ＴＦＴ保護膜層３０上には、コンタクト層６６が形成されており、コンタクトホール６６を介してＴＦＴスイッチ４のドレイン電極１３に接続されていると共に、コンタクトホール６９を介してＴＦＴスイッチ５０の電極６０に接続されている。
【００５５】
このＴＦＴ保護膜層３０上には、塗布型の層間絶縁膜１２が形成されている。この層間絶縁膜１２は、低誘電率（比誘電率εｒ＝２〜４）の感光性の有機材料（例えば、ポジ型感光性アクリル系樹脂：メタクリル酸とグリシジルメタクリレートとの共重合体からなるベースポリマーに、ナフトキノンジアジド系ポジ型感光剤を混合した材料など）により１〜４μｍの膜厚で形成されている。
【００５６】
本実施の形態に係る放射線検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。本実施の形態に係る放射線検出素子１０では、この層間絶縁膜１２及びＴＦＴ保護膜層３０のコンタクト層６６と対向する位置にコンタクトホール１７が形成されている。
【００５７】
層間絶縁膜１２上には、コンタクトホール１７を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１１が形成されており、この下部電極１１は、ＴＦＴスイッチ４のドレイン電極１３及びＴＦＴスイッチ５０の電極６０と接続されている。この下部電極１１は、後述する半導体層２１が１μｍ前後と厚い場合には導電性があれば材料に制限がほとんどない。このため、Ａｌ系材料、ＩＴＯなど導電性の金属を用いて形成すれば問題ない。
【００５８】
一方、半導体層２１の膜厚が薄い場合（０．２〜０．５μｍ前後）、半導体層２１で光が吸収が十分でないため、ＴＦＴスイッチ４への光照射によるリーク電流の増加を防ぐため、遮光性メタルを主体とする合金、若しくは積層膜とすることが好ましい。
【００５９】
下部電極１１上には、フォトダイオードとして機能する半導体層２１が形成されている。本実施の形態では、半導体層２１として、ｎ＋層、ｉ層、ｐ＋層（ｎ＋アモルファスシリコン、アモルファスシリコン、ｐ＋アモルファスシリコン）を積層したＰＩＮ構造のフォトダイオードを採用しており、下層からｎ＋層２１Ａ、ｉ層２１Ｂ、ｐ＋層２１Ｃを順に積層して形成する。ｉ層２１Ｂは、光が照射されることにより電荷（一対の自由電子と自由正孔）が発生する。ｎ＋層２１Ａ及びｐ＋層２１Ｃは、コンタクト層として機能し、下部電極１１及び後述する上部電極２２とｉ層２１Ｂをと電気的に接続する。
【００６０】
各半導体層２１上には、それぞれ個別に上部電極２２が形成されている。この上部電極２２には、例えば、ＩＴＯやＩＺＯ（酸化亜鉛インジウム）などの光透過性の高い材料を用いている。本実施の形態に係る放射線検出素子１０では、上部電極２２や半導体層２１、下部電極１１を含んでセンサ部１０３が構成されている。
【００６１】
層間絶縁膜１２、半導体層２１及び上部電極２２上には、各半導体層２１を覆うように、塗布型の層間絶縁膜２３が形成されている。
【００６２】
この層間絶縁膜２３上には、バイアス配線２５がＡｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金あるいは積層膜で形成されている。バイアス配線２５は、開口２７Ａ付近にコンタクトパッド２７が形成され、層間絶縁膜２３の開口２７Ａを介して上部電極２２と電気的に接続される。
【００６３】
一方、図４のＢ−Ｂ断面図に示すように、走査配線１０１及びバイアス配線２５の上部に絶縁膜１５を介してコンタクト層７０が形成されており、コンタクトホール７２を介してバイアス配線２５に接続されている。
【００６４】
また、層間絶縁膜２３の上部から、コンタクト層７０の上部にかけて接続配線７６が形成されている。接続配線７６は、コンタクトホール７４により、コンタクト層７０に接続されていると共に、コンタクト７８により、上部電極２２に接続されている。
【００６５】
このように、本実施の形態に係る放射線検出素子１０では、上部電極２２と、バイアス配線２５とが接続された状態になっている。
【００６６】
次に、本実施の形態の放射線検出素子１０において、放射線画像の撮影における残留電荷の影響の抑制動作について詳細に説明する。図５は、本実施の形態の放射線検出素子１０の一例の概略構成図（等価回路図）である。また、図６及び図７は、本実施の形態における残留電荷の影響の抑制動作の一例のタイムチャートを示している。
【００６７】
上述したように、本実施の形態の放射線検出素子１０は、画素２０毎に、センサ部１０３と、ＴＦＴスイッチ４と、ＴＦＴスイッチ５０とを備えて構成されている。ＴＦＴスイッチ５０は、センサ部１０３の入力側と出力側を短絡する機能を有しており、本実施の形態の放射線検出素子１０ではＴＦＴスイッチ５０は、センサ部１０３の下部電極に接続されると共に、バイアス配線２５を介してセンサ部１０３の上部電極に接続されている。また、ＴＦＴスイッチ５０は、走査配線５２に接続されており、ＰＤ短絡制御回路１０６から走査配線５２に出力された制御信号により、ＯＮ／ＯＦＦが制御される。
【００６８】
本実施の形態の放射線検出素子１０では、信号配線３毎（画素２０の列毎）に、チャージアンプ８０が設けられている。すなわち、放射線検出素子１０の信号検出回路１０５は、放射線検出素子１０の信号配線３の数と同じ数の、複数のチャージアンプ８０を備えて構成されている。
【００６９】
チャージアンプ８０は、オペアンプ等のアンプ８２と、アンプ８２に接続されたコンデンサ８４と、を備えて構成されている。
【００７０】
チャージアンプ８０では、画素２０のＴＦＴスイッチ４により電荷（電気信号）が読み出され、コンデンサ８４に読み出された電荷が蓄積され、蓄積される電荷量に応じてアンプ８２から出力される電圧値が増加するようになっている。アンプ８２から出力された電圧値（電荷情報である電気信号）は、サンプルホールドスイッチ８６がオン状態において、図示を省略したＡＤＣ（Ａ／Ｄ変換器）によりアナログ信号からデジタル信号に変換されて制御部１０６に出力される。
【００７１】
本実施の形態の放射線検出素子１０では、放射線画像の撮影の際の各動作は、画素２０の行毎（走査配線１０１毎）に行われる。まず、ＴＦＴスイッチ４及びＴＦＴスイッチ５０がオフの状態で、センサ部１０３では、照射された放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積される（図６、蓄積１、参照）。この際、照射された放射線量によってセンサ部１０３で発生する電荷の量は異なる。次に、ＴＦＴスイッチ４をオン状態にし、センサ部１０３から電荷を読み出す（図６、７、Ｒｅａｄ、参照）。この際、センサ部１０３で発生した電荷が全て読み出されず、残留電荷がセンサ部１０３に残るが、センサ部１０３で発生した電荷量が異なると、残留電荷量も異なる。すなわち、残留電荷量が画素２０毎にばらついた状態になる。
【００７２】
次に、ＴＦＴスイッチ４をオフ状態にし、ＴＦＴスイッチ５０をオン状態にし、センサ部１０３を短絡させる。放射線の照射の有無にかかわらず、センサ部１０３を短絡させることによりバイアス電圧が印加されてセンサ部１０３では、電荷が発生する。本実施の形態では、画素２０によらず、センサ部１０３に同一量の電荷が蓄積されるように、飽和状態の電荷量Ｑ（図７参照。Ｑ≒Ｃｐ×Ｖｂ、Ｃｐ：センサ部１０３の容量、Ｖｂ：バイアス電圧値）が蓄積されるまで短絡させるようにしている。
【００７３】
センサ部１０３の短絡（電荷の蓄積)が終わると、ＴＦＴスイッチ５０をオフ状態にし、ＴＦＴスイッチ４をオン状態にして、センサ部１０３をリセットする（図６、７、Ｒｅｓｅｔ、参照）。リセット動作により、センサ部１０３に蓄積された電荷が放出される。さらに、リセット動作後、再び、放射線画像の撮影を行うために、センサ部１０３が照射された放射線に応じて発生した電荷を蓄積する（図６、蓄積２、参照）。
【００７４】
上述のリセット動作においても、センサ部１０３に蓄積された電荷が全て放出されずに、センサ部１０３に残留電荷が残るが、図６に示した蓄積１の場合と異なり、センサ部１０３内に蓄積されていた電荷が一定（飽和）であったため、残留電荷量は、画素２０によらず、一定の量に揃えられた状態になる。このように残留電荷はあるものの、画素２０毎の残像特性のばらつきを抑えることができる。従って、図６に示した蓄積２の場合では、残像特性の影響が抑制できる。
【００７５】
図７を参照して、さらに詳しく説明する。センサ部１０３では、照射された放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積（図６、蓄積１、参照）される。図７に示した画素電荷Ｑｎの推移では、Ｃａｓｅ１が、照射された放射線量が中程度の状態であって中程度の量の電荷が蓄積された状態を示しており、Ｃａｓｅ２が、放射線が照射されていない、または、照射量が少ないため、電荷が蓄積されていないまたは殆ど蓄積されていない状態を示しておりＣａｓｅ３が、照射された放射線量が多く、センサ部１０３の飽和状態まで電荷が蓄積された状態を示している。
【００７６】
蓄積された電荷を読み出すために、サンプルホールドスイッチ８６が１ライン毎にオン状態になる（サンプリング期間参照）。さらに、ゲート信号ＧｎがＶｇｈになり、ゲート信号Ｇｎが入力される走査配線１０１に接続された１行分の画素２０では、ＴＦＴスイッチ４がオン状態になり、センサ部１０３に蓄積された電荷が読み出される（Ｒｅａｄ）。ＴＦＴスイッチ４がオフ状態になり、読出動作が終了すると、サンプルホールドスイッチ８６がオフ状態になり、サンプル期間が終了する。上述したように、電荷の読出動作後にセンサ部１０３に残る残留電荷は、電荷の蓄積量により異なる。すなわち、残留電荷量が画素２０毎にばらついた状態になる。図７の画素電荷Ｑｎの推移に示されるように、残留電荷量は、Ｃａｓｅ３では多く、Ｃａｓｅ２では少ない。
【００７７】
センサ部１０３を短絡させるために、ＰＤ短絡制御信号ＳｎがＶｇｈになり、ＰＤ短絡制御信号Ｓｎが入力される走査配線５２に接続された１行分の画素２０では、ＴＦＴスイッチ５０がオン状態になり、センサ部１０３に電荷が蓄積されるＰＤ短絡動作が行われる。本実施の形態では、全画素に対して一定量の電荷が蓄積された状態（本実施の形態では、飽和状態）になった後、ＴＦＴスイッチ５０をオフ状態にし、ＰＤ短絡動作を終了する。
【００７８】
本実施の形態では、当該ＰＤ短絡動作中に、次ラインまたは、その他の画素２０に対して、照射された放射線に応じて蓄積された電荷を読み出す読出動作が実行される。次ラインまたは、その他の画素２０の読出動作が終了し、サンプリング期間が終了した後、すなわち、いずれの画素２０も、照射された放射線に応じて蓄積された電荷を読み出す読出動作が行われていない（電荷情報が出力されていない）状態において、ゲート信号Ｇｎが再びＶｇｈになり、ＴＦＴスイッチ４がオン状態になって、ＰＤ短絡動作によりセンサ部１０３に蓄積された電荷が排出され、センサ部１０３の電荷がリセットされる（Ｒｅｓｅｔ）。
【００７９】
当該リセット動作により、図７の画素電荷Ｑｎの推移に示されるように、残留電荷量は、Ｃａｓｅ１〜Ｃａｓｅ３のいずれにおいても同一量となる。従って、画素２０毎の残像特性のばらつきを抑えて、残像特性の影響を抑制することができる。
【００８０】
本実施の形態では、当該リセット動作中に、次ラインまたは、その他の画素２０に対して、ＰＤ短絡動作が実行される。なお、ＰＤ短絡動作と、同ラインのリセット動作とは、重ならないようにすることが好ましい。ＰＤ短絡動作と、リセット動作とが重なる場合、バイアス配線２５からチャージアンプ８２に電荷が流れ、バイアス電源及びアンプ電源（いずれも図示省略）の不安定化の要因になってしまう。従って、ＰＤ短絡動作と、リセット動作とは、重ならないことが好ましい。
【００８１】
本実施の形態では、リセット動作を、サンプリング期間と重ならない期間（チャージアンプ８２の電荷転送期間）に行っている。これにより、リセット動作により排出された電荷情報と読出動作により読み出された電荷と混ざるのを防止することができる。
【００８２】
また、上述のように、チャージアンプ８２の電荷転送期間に次ラインのＰＤ短絡動作を行いながらリセット動作を行うことにより、よりフレームレートを向上させることができる。
【００８３】
本実施の形態では、センサ部１０３に蓄積された電荷を読み出した後、センサ部１０３を短絡動作を経てセンサ部１０３のリセットを行ったが、センサ部１０３に蓄積された電荷を読み出す必要がなく、残像電荷量のばらつきを抑えることのみを目的とする場合には、センサ部１０３に蓄積された電荷の読み出しをせずに、センサ部１０３の短絡及びリセット動作を行ってもよい。つまり、ＴＦＴスイッチ４及びＴＦＴスイッチ５０がオフの状態において、センサ部１０３では、照射された放射線に応じて半導体層２１で発生した電荷が下部電極１１に蓄積される。次に、ＴＦＴスイッチ４をオフ状態にし、ＴＦＴスイッチ５０をオン状態にし、センサ部１０３を短絡させて画素２０によらず、センサ部１０３に飽和量である電荷量Ｑを蓄積させる。センサ部１０３の短絡動作が終了すると、ＴＦＴスイッチ５０をオフ状態にし、ＴＦＴスイッチ４をオン状態にして、センサ部１０３から電荷を放出させてリセットする。
【００８４】
また、本実施の形態の放射線画像撮影装置１００では、行毎に、上述の各動作を順次行っており、短絡動作により蓄積された電荷を放出する読み出し期間を別途設けずともよいため、１フレーム当たりの読み出し期間が長くなるのを抑制することができる。
【００８５】
また、本実施の形態の放射線画像撮影装置１００では、ＴＦＴスイッチ５０用の別電源や、ＴＦＴスイッチ５０から電荷を放出するための専用配線を設けずともよいため、製造歩留まりが低下するのを防止できる。
【００８６】
また、本実施の形態では、ＴＦＴスイッチ５０は、フォトダイオードとなる半導体層２１の下部に設けられているため、画素２０の面積に対する有効集光面積の割合を低下させることを防止できる。
【００８７】
また、本実施の形態では、バイアス配線２５が、ＴＦＴスイッチ５０が設けられている半導体層２１の下部に設けられているため、バイアス配線２５とＴＦＴスイッチ５０の接続部を短くすることができ、製造歩留まりを向上できる。
【００８８】
なお、本実施の形態では、１行毎に、短絡動作及びリセット動作を行っていたが、複数行毎に行うようにしてもよい。例えば、１行毎に短絡動作を行った後、複数行、同一タイミングでリセット動作を行うようにしてもよい。なおこの場合、例えば、動画の撮影等、連続して放射線画像の撮影を行う場合、放射線が照射され続けているため、センサ部１０３がフローティング状態であると、照射された放射線により電荷が発生してしまうため、電荷量がばらつくことにより、残留電荷量がばらつく要因となってしまう。従って、残留電荷量のばらつきを抑制するためには、短絡動作からリセット動作までの期間は、なるべく短い方が好ましく、センサ部１０３の容量や、電荷の蓄積時間等の要因に応じて、最適行数を得ておき、当該最適行数に応じて実行することが好ましい。
【００８９】
その他、本実施の形態で説明した放射線画像撮影装置１００、放射線検出素子１０等の構成、動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。
【００９０】
また、本実施の形態では、本発明の放射線は、特に限定されるものではなく、Ｘ線やγ線等を適用することができる。
【符号の説明】
【００９１】
３ 信号配線
４ ＴＦＴスイッチ
１０ 放射線検出素子
１１ 下部電極
２０ 画素
２１ 半導体層（フォトダイオード、光電変換層）
２２ 下部電極
２５ バイアス配線
５０ ＴＦＴスイッチ
５２ 走査配線
１００ 放射線画像撮影装置
１０１ 走査配線
１０３ センサ部
１０４ ＰＤ短絡制御回路
１０５ 信号検出回路
１０６ 制御部
【特許請求の範囲】
【請求項１】
照射された放射線に応じた電荷を発生し、蓄積する光電変換素子と、
第１制御信号に応じて、前記光電変換素子から前記電荷を読み出して前記電荷に応じた電気信号を出力する読出用スイッチング素子と、
第２制御信号に応じて、前記光電変換素子を短絡させる短絡素子と、
を備えた画素が行列状に配置された放射線画像撮影装置。
【請求項２】
前記光電変換素子は、上部電極、下部電極、及び前記上部電極と前記下部電極とに挟まれた光電変換層と、を備え、前記読出用スイッチング素子は、前記下部電極に接続され、前記短絡素子が前記上部電極と前記下部電極とを短絡させる短絡用スイッチング素子であり、
前記上部電極にバイアス電圧を印加すると共に、前記上部電極と前記短絡用スイッチング素子とを接続するバイアス配線と、
前記第１制御信号が流れる第１制御配線と
前記第２制御信号が流れる第２制御配線と、
前記読出用スイッチング素子から前記電気信号が出力される信号配線と、
を備えた、請求項１に記載の放射線画像撮影装置。
【請求項３】
同一行の画素の前記読出用スイッチング素子が前記第１制御配線に接続され、かつ同一行の画素の前記短絡用スイッチング素子が前記第２制御配線に接続されている、請求項２に記載の放射線画像撮影装置。
【請求項４】
前記バイアス配線が、絶縁膜を介して、前記光電変換素子の下に配置されている、請求項２または請求項３に記載の放射線画像撮影装置。
【請求項５】
前記短絡用スイッチング素子は、絶縁膜を介して、前記光電変換素子の下に配置されている、請求項２から請求項４のいずれか１項に記載の放射線画像撮影装置。
【請求項６】
前記光電変換素子は、Ｐ型、ｉ型、ｎ型の半導体層が順に積層されたＰＩＮ型のフォトダイオードである、請求項１から請求項５のいずれか１項に記載の放射線画像撮影装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、
読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１ステップと、
前記第１ステップ後、前記読出用スイッチング素子をオンにして電荷を読み出す第２ステップと、
前記第２ステップ後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３ステップと、
前記第３ステップ後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４ステップと、
を備えた処理をコンピュータに実行させるための放射線画像撮影プログラム。
【請求項８】
請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、
読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１工程と、
前記第１工程後、前記読出用スイッチング素子をオンにして電荷を読み出す第２工程と、
前記第２工程後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３工程と、
前記第３工程後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４工程と、
を備えた放射線画像撮影方法。
【請求項９】
同一行毎に前記第１工程から前記第４工程が順次行われる、請求項８に記載の放射線画像撮影方法。
【請求項１０】
前記第４工程は、前記第２工程が行われている期間以外の期間に行われる、請求項９記載の放射線画像撮影方法。
【請求項１１】
前記第４工程は、同行に対して前記第３工程が行われている期間以外の期間に行われる、請求項９または請求項１０に記載の放射線画像撮影方法。
【請求項１】
照射された放射線に応じた電荷を発生し、蓄積する光電変換素子と、
第１制御信号に応じて、前記光電変換素子から前記電荷を読み出して前記電荷に応じた電気信号を出力する読出用スイッチング素子と、
第２制御信号に応じて、前記光電変換素子を短絡させる短絡素子と、
を備えた画素が行列状に配置された放射線画像撮影装置。
【請求項２】
前記光電変換素子は、上部電極、下部電極、及び前記上部電極と前記下部電極とに挟まれた光電変換層と、を備え、前記読出用スイッチング素子は、前記下部電極に接続され、前記短絡素子が前記上部電極と前記下部電極とを短絡させる短絡用スイッチング素子であり、
前記上部電極にバイアス電圧を印加すると共に、前記上部電極と前記短絡用スイッチング素子とを接続するバイアス配線と、
前記第１制御信号が流れる第１制御配線と
前記第２制御信号が流れる第２制御配線と、
前記読出用スイッチング素子から前記電気信号が出力される信号配線と、
を備えた、請求項１に記載の放射線画像撮影装置。
【請求項３】
同一行の画素の前記読出用スイッチング素子が前記第１制御配線に接続され、かつ同一行の画素の前記短絡用スイッチング素子が前記第２制御配線に接続されている、請求項２に記載の放射線画像撮影装置。
【請求項４】
前記バイアス配線が、絶縁膜を介して、前記光電変換素子の下に配置されている、請求項２または請求項３に記載の放射線画像撮影装置。
【請求項５】
前記短絡用スイッチング素子は、絶縁膜を介して、前記光電変換素子の下に配置されている、請求項２から請求項４のいずれか１項に記載の放射線画像撮影装置。
【請求項６】
前記光電変換素子は、Ｐ型、ｉ型、ｎ型の半導体層が順に積層されたＰＩＮ型のフォトダイオードである、請求項１から請求項５のいずれか１項に記載の放射線画像撮影装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、
読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１ステップと、
前記第１ステップ後、前記読出用スイッチング素子をオンにして電荷を読み出す第２ステップと、
前記第２ステップ後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３ステップと、
前記第３ステップ後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４ステップと、
を備えた処理をコンピュータに実行させるための放射線画像撮影プログラム。
【請求項８】
請求項１から請求項６のいずれか１項に記載の放射線画像撮影装置において、
読出用スイッチング素子をオフとし、短絡素子により前記光電変換素子を短絡させずに照射された放射線に応じた電荷を前記光電変換素子に蓄積させる第１工程と、
前記第１工程後、前記読出用スイッチング素子をオンにして電荷を読み出す第２工程と、
前記第２工程後、前記読出用スイッチング素子をオフにした後、前記短絡素子により前記光電変換素子を短絡させて前記光電変換素子に電荷を蓄積させる第３工程と、
前記第３工程後、前記短絡用素子により前記光電変換素子を短絡させずに、読出用スイッチング素子をオンにして前記蓄積工程で前記光電変換素子に蓄積させた電荷を放出する第４工程と、
を備えた放射線画像撮影方法。
【請求項９】
同一行毎に前記第１工程から前記第４工程が順次行われる、請求項８に記載の放射線画像撮影方法。
【請求項１０】
前記第４工程は、前記第２工程が行われている期間以外の期間に行われる、請求項９記載の放射線画像撮影方法。
【請求項１１】
前記第４工程は、同行に対して前記第３工程が行われている期間以外の期間に行われる、請求項９または請求項１０に記載の放射線画像撮影方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１４７３９３（Ｐ２０１２−１４７３９３Ａ）
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願番号】特願２０１１−６１４２（Ｐ２０１１−６１４２）
【出願日】平成２３年１月１４日（２０１１．１．１４）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
【公開日】平成２４年８月２日（２０１２．８．２）
【国際特許分類】
【出願日】平成２３年１月１４日（２０１１．１．１４）
【出願人】（３０６０３７３１１）富士フイルム株式会社 (25,513)
【Ｆターム（参考）】
[ Back to top ]