欠陥検査方法及び欠陥検査装置
【課題】半導体デバイスの歩留まりに大きな影響を及ぼさない欠陥を排除し、それらに対処するために掛かっていた製造コストを削減する方法を提供する。
【解決手段】第１の検査対象物が欠陥を含むか否か検査するステップＳＴ１１Ａと、検出された欠陥を特長毎に分類し、欠陥の特長毎に欠陥の個数を算出するステップＳＴ１１Ｂと、ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップＳＴ１２Ｂ，ＳＴ１２Ｃと、不良マップと検査対象物の欠陥の位置とを照合し、半導体デバイスの電気的不良確率を算出するステップＳＴ１３，ＳＴ１４と、電気的不良確率を用いて第２の検査対象物の使用の適否を判定するステップＳＴnとを含む。
【解決手段】第１の検査対象物が欠陥を含むか否か検査するステップＳＴ１１Ａと、検出された欠陥を特長毎に分類し、欠陥の特長毎に欠陥の個数を算出するステップＳＴ１１Ｂと、ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップＳＴ１２Ｂ，ＳＴ１２Ｃと、不良マップと検査対象物の欠陥の位置とを照合し、半導体デバイスの電気的不良確率を算出するステップＳＴ１３，ＳＴ１４と、電気的不良確率を用いて第２の検査対象物の使用の適否を判定するステップＳＴnとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、欠陥検査方法及び欠陥検査装置に関する。
【背景技術】
【０００２】
半導体デバイスの製造工程において、所定の製造歩留まりを確保する上で、ウェハ、マスク或いはインプリント技術に用いられるテンプレートの欠陥管理は、重要である。
【０００３】
そのため、ウェハ、マスク或いはテンプレートの欠陥検査が半導体デバイスの製造工程中に実行されることによって、各製造工程で使用されている装置の状態の把握、不良発生原因の特定、マスク及びテンプレートの使用の可否の判断など、半導体デバイスの製造歩留まりの変動要因の検証が、行われる。
【０００４】
欠陥検査方法の一例は、検査対象物としてのウェハ、マスク或いはテンプレートに対して光又は電子線を照射し、参照信号と照射により検査対象物から得られた信号との差信号を、設定された閾値と比較する。このような差信号と閾値との比較によって、検査対象物が欠陥を含んでいるか否か検出する。
【０００５】
但し、閾値の設定値や欠陥検査装置の感度に応じて、欠陥ではない箇所が欠陥として誤って検出される場合がある。さらに、近年の半導体デバイスの微細化に伴って、マスク上、テンプレート上、又は、ウェハ上の欠陥の判定は、困難になっている。
【０００６】
また、検出された欠陥が、必ずしも半導体デバイスの不良を引き起こすとは限らない。そのような半導体デバイスの歩留まりに大きな影響を及ぼさない欠陥であっても、製造歩留まりを低下させる欠陥と同様に検出されてしまう場合がある。その結果として、製造歩留まりにほとんど影響のない欠陥に対処するために、マスクの再作製や製造装置の稼働停止など、半導体デバイスの製造コストが、増大しまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６９２７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体デバイスの製造コストの増大を抑制する。
【課題を解決するための手段】
【０００９】
本実施形態の欠陥検査方法は、ウェハ、マスク及びテンプレートのうち少なくとも１つの第１の検査対象物において、前記第１の検査対象物が欠陥を含むか否か検査するステップと、前記第１の検査対象物から検出された欠陥を特長毎に分類し、前記欠陥の特長毎に欠陥の個数を算出するステップと、ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップと、前記不良マップと前記検査対象物の欠陥の位置とを照合し、前記欠陥の特長毎に前記半導体デバイスの電気的不良確率を算出するステップと、前記電気的不良確率を用いて、欠陥を含む第２の検査対象物の使用の適否を判定するステップと、を備える。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の欠陥検査方法を説明するためのフローチャート。
【図２】欠陥検査システムの一例を示す模式図。
【図３】欠陥検査方法に用いられる検査対象物及び半導体デバイスの模式図。
【図４】第１の実施形態の欠陥検査方法を説明するための模式図。
【図５】第１の実施形態の欠陥検査方法を説明するための模式図。
【図６】第１の実施形態の欠陥検査方法を説明するための模式図。
【図７】検査対象物が含む欠陥の特長を説明するための模式図。
【図８】電気的不良確率の算出方法を説明するためのフローチャート。
【図９】不良率を説明するための模式図。
【図１０】不良率を説明するための模式図。
【図１１】第２の実施形態の欠陥検査方法を説明するためのフローチャート。
【図１２】第３の実施形態の欠陥検査装置を説明するためのブロック図。
【図１３】実施形態の変形例を説明するための模式図。
【図１４】実施形態の適用例を説明するためのフローチャート。
【発明を実施するための形態】
【００１１】
［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１２】
（１） 第１の実施形態
図１乃至図１０を参照して、第１の実施形態について説明する。第１の実施形態は、半導体デバイスを作製するためのマスク、インプリント技術のテンプレート又はウェハに生じる欠陥の検査方法（評価方法）に関する。
【００１３】
（ａ） 全体構成
図１乃至図６を用いて、第１の実施形態の欠陥検査方法の全体構成について、説明する。
【００１４】
本実施形態の欠陥検査方法は、半導体デバイスを作製するためのウェハ、マスク、インプリント技術に用いられるテンプレートを、欠陥検査の対象（以下、検査対象物とよぶ）とする。ここで、マスクは、フォトマスク、ＥＵＶマスクなど、半導体デバイスの製造工程に用いられる様々な種類のマスクを含む。テンプレートは、ウェハに直接転写されるパターンが形成されたテンプレート、或いは、そのテンプレートを形成するためのマスターテンプレートを含む。ウェハは、半導体単結晶基板（例えば、シリコン基板）、ＳＯＩ基板、又は、製造工程中において部材（導電体又は絶縁体）が形成された基板、製造工程中においてパターンが転写された基板を含む。
【００１５】
以下では、欠陥の有無が検査されるウェハ、マスク或いはテンプレートのことを、検査対象物１０とよぶ。
【００１６】
図１は、本実施形態の欠陥検査方法の全体フローを示すフローチャートである。図２は、本実施形態の欠陥検査方法を実行するためのシステム例を示している。図１に示される欠陥検査方法は、図２に示される欠陥検査システム１によって、実行される。
【００１７】
欠陥検査システム１は、例えば、データの入出力を行うためのコンピュータ２、欠陥検査装置３、電気不良確率分布記憶部４Ａ及び欠陥データベース５Ａを含んでいる。
【００１８】
コンピュータ２は、制御部２１及び演算部２２を含んでいる。
欠陥検査装置３は、顕微鏡、カメラなどを有する検査部３１を、含んでいる。検査部３１は、検査の対象物に対して光を照射するための光源を含む。検査部３１の光源は、赤外光から深紫外光までの所定の範囲の波長を有する光や、電子光を発する。検査部３１は、検査対象物に対して光源からの光を照射し、検査対象物からの反射光（又は透過光）を検知する。
【００１９】
欠陥検査装置３は、例えば、参照信号と光の照射によって生じる検査対象物からの信号との差（以下、差信号とよぶ）を、設定された閾値と比較する。例えば、欠陥検査装置３は、閾値より大きい（又は小さい）差信号が得られた箇所またはパターンを、欠陥と判定する。
【００２０】
欠陥検査装置３は、検査部３１の顕微鏡の解像度や光源の特性に応じて、所定の感度を有する。欠陥検査装置３における感度は、擬似欠陥の検出無しに検出可能な欠陥の最小サイズ（以下、最小欠陥サイズとよぶ）で示される。擬似欠陥とは、ノイズにより欠陥として誤って認識された箇所（パターン）のことである。欠陥の判定のための閾値は、欠陥の見落としや誤検出を低減するために、最小欠陥サイズに設定されることが好ましい。
【００２１】
コンピュータ２は、欠陥検査システム１全体の動作を制御する。コンピュータ２は、制御部２１及び演算部２２を有する。コンピュータ２の制御部２１は、演算部２２の演算処理や、他の装置３，４，５とのデータの入出力を制御する。コンピュータ２の演算部２２は、検査結果やデータに基づいた演算処理を実行する。コンピュータ２は、図１に示されるフローに基づいて、欠陥検査装置３の検査結果を、電気不良確率分布記憶部４及び欠陥データベース５が保持するデータを用いて、評価する。
【００２２】
電気的不良分布記憶部４は、後述の電気的不良確率分布Ｅ（ｓ）を記憶する。欠陥データベース５は、後述の検査対象物１０が含む欠陥に関するデータベースを記憶する。
【００２３】
半導体デバイスは、検査対象物１０としてのウェハ、マスク又はテンプレートを用いて、形成される。例えば、図３の（ａ）に示されるように、マスク９に形成されたパターンがウェハ８表面に露光により投影されることによって、マスク９のパターンがウェハ表面のレジストマスクに転写される。例えば、マスク９のパターンは、ウェハ８に投影されるパターンの４倍体になっている。
【００２４】
マスクの代わりに、インプリント技術が用いられることによって、テンプレートのパターンが、ウェハ表面のインプリント剤に転写されてもよい。
【００２５】
転写されたパターンに基づいて、ウェハ９上に堆積された導電膜や絶縁膜が、エッチング技術によって、所定の形状に加工される。導電膜及び絶縁膜は、スパッタ法やＣＶＤ法を用いて、ウェハ８上に堆積される。そして、所定のパターンが形成された後、ウェハ８がダイシングされる。そして、図３の（ｂ）に示されるように、半導体デバイス５０のチップが製造される。例えば、半導体デバイス５０が、半導体メモリである場合、そのチップは、メモリセルアレイ５２とメモリセルアレイ５２の動作を制御する周辺回路群５１とを含んでいる。メモリセルアレイ５２が含むパターンは、最小加工寸法（ハーフピッチまたはフューチャーサイズともよばれる）Ｆで形成される。半導体デバイスは、例えば、電気的不良を救済するためのリダンダンシを含んでいる場合もある。
【００２６】
図２の欠陥検査システムによって、本実施形態の欠陥検査方法が、以下のように、実行される。
【００２７】
図１に示されるように、電気的不良確率分布Ｅ（ｓ）が、図２の欠陥検査システム１によって、算出される（ステップＳＴ１）。
【００２８】
本実施形態において、電気的不良確率分布Ｅ（ｓ）とは、ある特長（性質）の欠陥が作製された半導体デバイスに対して電気的不良を引き起こす確率の分布を示している。第１の検査対象物は、参照値としての電気的不良確率分布Ｅ（ｓ）を算出するためのサンプルとして用いられる。以下では、第１の検査対象物のことを、参照サンプルともよぶ。
【００２９】
参照サンプルの欠陥は、第１の検査対象物を図２の欠陥検査装置３で検査することによって、検出される。
【００３０】
ここでは、一例として、欠陥のサイズに基づいて電気的不良確率分布Ｅ（ｓ）を作成する場合について、説明する。
【００３１】
はじめに、参照サンプルとしての検査対象物１０が、図２の欠陥検査装置３によって、検査される。検査結果は、コンピュータ２の制御部２１及び演算部２２によって、欠陥のサイズごとに分類される。そして、図３に示されるように、各欠陥サイズに応じた半導体デバイスが電気的不良を引き起こす確率（電気的不良確率）が、コンピュータ２によって、算出される。電気的不良確率は、例えば、過去に製造された半導体デバイスのテスト結果や、シミュレーションの結果、或いは、参照サンプルの実測値に基づいて、算出される。
【００３２】
これによって、図４に示されるように、欠陥サイズに対する電気的不良確率の分布Ｅ（ｓ）が作成される。図４に示されるように、グラフの横軸は欠陥サイズを示し、グラフの縦軸は電気的不良確率を示している。欠陥の特長に対する電気的不良確率の変化は、例えば、図中の特性線Ａのように示される。
【００３３】
コンピュータ２は、作成された電気的不良確率分布Ｅ（ｓ）を、電気的不良確率分布記憶部４に記憶させる。
【００３４】
なお、電気的不良確率分布Ｅ（ｓ）が作成され、且つ、その分布Ｅ（ｓ）を用いた欠陥検査が評価される領域は、例えば、図３の（ｂ）のメモリセルアレイ１２のような、検査対象物の欠陥が検査される領域と検査対象物を用いて作製された半導体デバイスの電気的特性とを比較できる領域とである。
【００３５】
電気的不良確率分布Ｅ（ｓ）を作成するための欠陥の特長及び性質、及び、電気的不良確率分布の作成方法に関する詳細な説明は、後述する。
【００３６】
例えば、参照サンプルに対する欠陥検査の結果は、コンピュータ２によって、欠陥データベース３に格納される。
【００３７】
電気的不良確率分布Ｅ（ｓ）が算出された後、欠陥検査システム１によって、第２の検査対象物に対する欠陥検査が実行される（ステップＳＴ２）。例えば、第２の検査対象物は、第１の検査対象物（参照サンプル）とは異なるサンプルである。第２の検査対象物は、実際の半導体デバイスの製造工程に用いられているマスク又はテンプレート又はウェハなどである。以下では、第２の検査対象物のことを、検証サンプルとよぶ。
【００３８】
検証サンプルとしての第２の検査対象物は、例えば、ステップＳＴ１において算出された電気的不良確率と同程度の電気的不良確率を含むサンプルであることが好ましい。より具体的な例としては、検証サンプルは、参照サンプルと同一世代のサンプル、同一のレイヤー（階層、配線レベル）のサンプル、或いは、同一のパターンを含むサンプルであることが好ましい。尚、ステップＳＴ１において算出された電気的不良確率と同様と考えられるのであれば、参照サンプル及び検証サンプルは、互いに異なる世代、レイヤー或いはパターンのサンプルであってもよい。また、ステップＳＴ２における欠陥検査は、ステップＳＴ１において算出された電気的不良確率が適用可能な特定の領域に限定して、検査を行ってもよい。
【００３９】
欠陥検査の後、欠陥個数分布Ｄ（ｓ）が、欠陥検査システム１によって、作成される（ステップＳＴ３）。
【００４０】
ステップＳＴ３において、検証サンプル（第２の検査対象物）に対する検査結果によって検出された欠陥が、ステップＳＴ１において分類された特長と同様に、特長毎に分類される。そして、分類された欠陥の特長に応じて、欠陥の個数が計測される。例えば、図５は、欠陥の特長として欠陥サイズが用いられた場合における欠陥個数分布Ｄ（ｓ）を示している。図５に示されるように、グラフの横軸は欠陥サイズを示し、グラフの縦軸は欠陥の個数が示されている。
【００４１】
例えば、検証サンプルに対する欠陥検査の結果（欠陥個数分布）は、コンピュータ２によって、欠陥データベース３に格納される。
【００４２】
そして、電気的不良発生欠陥個数が、欠陥検査システム１のコンピュータ２によって、算出される（ステップＳＴ４）。
ここで、電気的不良発生欠陥個数とは、ステップＳＴ２において検査された検証サンプルを用いて作製された半導体デバイスにおいて、半導体デバイスが電気的不良を引き起こす欠陥の個数を示している。電気的不良発生欠陥個数は、欠陥の特長毎に、それぞれ算出される。
【００４３】
電気的不良発生欠陥個数の算出方法の一例として、参照サンプルから得られたある特長の電気的不良確率と検証サンプルから得られたある特長の欠陥個数との積によって、電気的不良発生欠陥個数が、得られる。
【００４４】
図６には、欠陥サイズに応じた電気的不良発生欠陥個数が算出される場合の一例が示されている。この場合、コンピュータ２は、参照／検証サンプルにおける欠陥サイズに応じた電気的不良確率分布Ｅ（ｓ）を電気的不良確率分布記憶部４から読み出し、参照／検証サンプルにおける欠陥サイズに応じた欠陥個数分布Ｄ（ｓ）を、欠陥データベース５から読み出す。そして、コンピュータ２は、欠陥サイズに応じた電気的不良確率分布Ｅ（ｓ）及び欠陥サイズに応じた欠陥個数分布Ｄ（ｓ）によって、欠陥サイズに応じた電気的不良発生欠陥個数を算出する。
【００４５】
図６において、グラフの横軸は欠陥サイズを示し、グラフの左側の縦軸は欠陥個数を示し、グラフの右側の縦軸は電気的不良確率を示している。そして、電気的不良確率Ｅ（ｓ）はグラフ中の実線（特性線Ａ）で示され、欠陥個数Ｄ（ｓ）は棒グラフで示されている。電気的不良確率と欠陥個数との積、つまり、電気的不良発生欠陥個数は、棒グラフ中の破線で囲まれた領域Ｂ内において、斜線で示されている。このように、欠陥サイズにおける電気的不良発生欠陥個数が算出される。
【００４６】
このような演算処理によって、検出された欠陥の特長毎に半導体デバイスの電気的不良発生欠陥個数が算出される。電気的不良発生欠陥個数は、ウェハ、マスク又はテンプレートの全体で算出されてもよいし、ウェハ内の所定の領域又はウェハ内のチップごとに算出されてもよい。
【００４７】
この後、検証サンプルにおける電気的不良発生欠陥総数が、算出される（ステップＳＴ５）。
【００４８】
ここで、電気的不良発生欠陥総数とは、全ての欠陥の特長における半導体デバイスが電気的不良を引き起こす欠陥の総数を示している。
【００４９】
電気的不良発生欠陥総数の算出方法の一例としては、ステップＳＴ４において算出された各特長に応じた欠陥個数を積算することによって、算出される。例えば、１つの検証サンプル内の欠陥サイズにおける電気的不良発生欠陥総数は、図５の棒グラフ中の斜線部で示される欠陥サイズ毎の欠陥個数の値が積算されることによって、算出される。さらに、複数の欠陥の特長の電気的不良欠陥総数を積算することによって、検査対象物全体の電気的不良欠陥総数が得られる。
【００５０】
なお、ここでの電気的不良発生欠陥総数は、検証サンプル上の全体における総数を算出するだけでなく、ウェハの所定の領域やウェハのチップごとに、算出されてもよい。
【００５１】
そして、電気的不良発生欠陥総数が、判定基準としての閾値（判定値）と、比較されることによって、検査対象物を使用してもよいか否か、判定される（ステップＳＴ６）。判定基準としての閾値は、半導体デバイスの製造歩留まりに基づいて、設定される。
【００５２】
これによって、検査対象物が含む欠陥が評価され、マスクやテンプレートの使用の良否や、ウェハに対する製造プロセスの良否が、判定される。例えば、電気的不良発生欠陥総数が閾値以上のとき、検査対象物の使用が不適であると判定される。半導体デバイスの電気的不良を引き起こさない欠陥は、検査対象物の使用の可否の判定に用いられていない。
【００５３】
以上のように、本実施形態の欠陥検査方法は、電気的不良確率と検査対象物の欠陥検査の結果を用いて、その検査対象物に基づいて作製される半導体デバイスの電気的不良の原因となる欠陥を算出する。これによって、検査対象物が含んでいる複数の欠陥のうち、電気的不良を引き起こす可能性がある欠陥を、検査対象物の欠陥検査を評価するための判定に用いる。つまり、半導体デバイスの電気的不良を引き起こす可能性が小さい欠陥は、検査対象物の使用を停止する判断基準から除外される。
【００５４】
この結果として、半導体デバイスの製造工程の各工程間におけるデバイスの不良の発生原因の特定を行うタイミング、又は、マスクの使用の可否の判断などを行うタイミングが、適正化される。そして、その際に生じる時間的なロスを小さくできる。
【００５５】
したがって、第１の実施形態の欠陥検査方法によれば、半導体デバイスの製造コストの増大を抑制できる。
【００５６】
（ｂ） 欠陥の分類方法
図７を用いて、本実施形態の欠陥検査方法における欠陥の分類方法について、説明する。図７は、検査対象物に形成される欠陥の特長を説明するための模式図である。図７において、検査対象物１００内のパターン１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ及び欠陥１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄ，１０５Ｅが、模式的に示されている。パターン１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄは、マスク又はテンプレートが含んでいるパターンや、ウェハ上に転写又は形成されたパターンを示している。
【００５７】
半導体デバイスを形成するためのマスク、インプリント技術のテンプレート又はウェハに生じる欠陥を分類するための欠陥の特長として、以下の例ｉ）〜ｖｉ）が示される。
ｉ） 欠陥サイズ
ｉｉ） 黒欠陥及び白欠陥
ｉｉｉ） 欠陥箇所
ｉｖ） パターン密度
ｖ） パターン形状
ｖｉ） 欠陥検査における欠陥箇所と参照箇所との差信号
ｉ）の欠陥サイズは、検査対象物が検査された欠陥検査装置から出力される欠陥の大きさを示している。欠陥サイズの出力方法は、欠陥検査装置によって異なる。一例としては、参照画像と欠陥検査装置の検査カメラによって検出された欠陥画像との差信号において、閾値を越えた検査カメラのピクセル数によって、欠陥サイズが定義される。尚、欠陥検査装置の機種が同様であれば、装置間において同様の値を用いてもよい。
【００５８】
例えば、マスクの使用回数を重ねるにつれて、マスク上に欠陥が生成され、さらにその欠陥が徐々に成長していく成長性欠陥がある。成長性欠陥の一例としては、レーザーの照射によって部材が結晶成長することによって、サイズが大きくなる欠陥がある。成長性欠陥は、例えば、ある欠陥サイズ以上になるとウェハ上に転写され、さらに成長すると、隣接するパターンを接触させる。その結果として、ウェハ上で半導体デバイスの製造歩留まりを劣化させる。
【００５９】
成長性欠陥のように、欠陥サイズは、検査対象物の使用によって変動する場合もある。
【００６０】
ｉｉ）の黒欠陥及び白欠陥は、パターンの残存又は欠落を示している。黒欠陥９５Ａとは、例えば、図７の（ａ）に示されるように、本来では検査対象物１００上から除去されるパターン（スペースパターン）である箇所に、パターン１０１Ａ，１０１Ｂの形成部材１０５Ａが、検査対象物１００上に残存してしまう欠陥１０５Ａである。白欠陥１０５Ｂとは、図７の（ｂ）に示されるように、本来では検査対象物１００上に部材が残存するパターンである箇所において、パターンが検査対象物１００から剥がれ落ちた欠陥１０５Ｂである。
【００６１】
例えば、テンプレートにおいて、使用回数を重ねた際における付着物の増加やパターンの欠けにより、黒欠陥又は白欠陥が増加する。
【００６２】
黒欠陥は、例えば、配線間の短絡（ショート）の原因となる。一方、白欠陥は、例えば、配線の断線（オープン）の原因となる。
【００６３】
このような黒欠陥又は白欠陥の有無に応じて、半導体デバイスの電気的不良確率が変動する。そのため、黒欠陥／白欠陥と欠陥サイズとを組み合わせて、電気的不良確率及び電気的不良発生欠陥総数を算出することが、好ましい。
【００６４】
ｉｉｉ）の欠陥箇所は、欠陥が形成されている箇所を示している。
【００６５】
例えば、図７の（ａ）示されるように、パターンがない箇所に孤立した欠陥１０５Ａが形成される。また、図７の（ｃ）に示されるように、マスクやテンプレートの場合、パターン１０１Ａのエッジに、欠陥１０５Ｃが形成されたり、パターン１０１Ｂのコーナーに、欠陥１０５Ｄが形成されたりする。このような欠陥１０５Ｃ，１０５Ｄが、ウェハ上のパターンに形成される場合もある。
【００６６】
マスクのパターン１０１Ａ，１０１Ｂが露光によってウェハに転写される場合、欠陥１０５Ｃ，１０５Ｄの転写性は、光近接効果などに起因して、欠陥の形成箇所に応じて異なる。そのため、マスク上の欠陥サイズとウェハ上に転写された欠陥サイズとの相関は、マスク上の欠陥の箇所によって、異なる。つまり、同じサイズの２つの欠陥１０５Ｃ，１０５Ｄがマスク上に存在していても、ウェハ上に転写されたそれらの欠陥のサイズはマスク上の欠陥の箇所に応じて異なる。その結果として、マスクやテンプレートを用いて作製される半導体デバイスの電気的不良確率は、欠陥箇所に応じて異なる。それゆえ、マスクやテンプレートの欠陥を分類する場合には、マスク上やテンプレート上における欠陥箇所（欠陥の位置又は欠陥の座標）を分類することも効果的である。
【００６７】
また、ウェハが検査対象物である場合において、クリティカルパスの形成領域や、比較的大きな寸法又は比較的大きなピッチを有するパターンの形成領域など、ウェハ上における欠陥の位置に応じて、半導体デバイスが作製された際における電気的不良の発生確率が異なる場合もある。それゆえ、ウェハに対する欠陥検査においても、このような欠陥箇所に応じた分類が効果的である。
【００６８】
ｉｖ）のパターン密度は、欠陥が存在する領域におけるパターンの密度を示している。例えば、図３の（ｂ）で示した半導体メモリのメモリセルアレイのように、ウェハ、マスク又はテンプレートにおいて異なるレイヤー間であっても、パターン密度が同一である場合がある。
そのため、パターン密度ごとに分類することによって、異なるレイヤー間であっても共通の電気的不良確率分布Ｅ（ｓ）を用いることができ、異なるレイヤーを共通の電気的不良確率分布Ｅ（ｓ）によって欠陥検査及びその評価を実行できる。また、半導体デバイスの世代（最小寸法／回路設計）が異なる場合であっても、同じようなパターン密度が存在する箇所であれば、共通の電気的不良確率分布Ｅ（ｓ）が用いられてもよい。
【００６９】
例えば、図７の（ｄ）に示されるように、ある面積内におけるパターン１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄの密度が高ければ、欠陥１０５Ｅの個数が少なかったり、欠陥９５Ｅのサイズが小さかったりしても、電気的不良確率は増加する傾向がある。一方、図７の（ｅ）に示されるように、ある面積内におけるパターン９０Ａ，９５Ｂの密度が低ければ、欠陥１０５Ｅを含んでいても、電気的不良確率は比較的小さくなる。
【００７０】
ｖ）のパターン形状は、欠陥が存在しているパターンの形状を意味する。例えば、半導体デバイスの電気的不良が発生する確率がパターンの形状に応じて異なる場合、パターンごとに分類して、電気的不良確率分布Ｅ（ｓ）を算出してもよい。
【００７１】
ｖｉ）の欠陥検査における欠陥箇所と参照箇所との差信号とは、Ｃｅｌｌ−ｔｏ−Ｃｅｌｌ、Ｄｉｅ−ｔｏ−Ｄｉｅ及びＤｉｅ−ｔｏ−Ｄａｔａｂａｓｅなどの比較検査における欠陥箇所と参照箇所との差信号を示す。この差信号は、欠陥サイズと密接な関係がある。それゆえ、この差信号ごとに、欠陥を分類する方法も効果的である。
【００７２】
このように、検査対象物中の欠陥をそれらの特長ごとに分類することによって、より精度の高い電気的不良確率分布Ｅ（ｓ）を作成できる。これに伴って、半導体デバイスに対する電気的不良欠陥総数を、より高い精度で算出できる。
【００７３】
尚、電気的不良確率、欠陥個数分布及び電気的不良発生欠陥総数は、これらの例を適宜組み合わせて、算出されてもよい。
【００７４】
（ｃ） 電気的不良確率分布の算出方法
図８乃至図１０を用いて、本実施形態の欠陥検査方法における電気的不良確率分布Ｅ（ｓ）の算出方法について説明する。電気的不良確率分布Ｅ（ｓ）は、図２の欠陥評価システムによって実行される。
【００７５】
図８は、図１のステップＳＴ１における電気的不良確率分布Ｅ（ｓ）を算出するためのフローチャートを示している。
【００７６】
まず、図８に示されるように、電気的不良確率分布Ｅ（ｓ）を算出するための第１の検査対象物が選定される（ステップＳＴ１０）。
【００７７】
上述のように、電気的不良確率分布Ｅ（ｓ）を算出するために、検査対象物が用いられる。電気的不良確率分布Ｅ（ｓ）を算出するための検査対象物は、実質的に参照サンプルとなる。
【００７８】
より精度の高い電気的不良確率分布Ｅ（ｓ）を算出するために、上述のｉ）からｖｉｉ）で示された欠陥が、意図的に形成された検査対象物（テストパターンとよぶ）が用いられることが、好ましい。
【００７９】
上述の各特長を有する欠陥が意図的に形成された検査対象物を作製する方法としては、例えば、欠陥箇所ごとに欠陥サイズが異なる黒欠陥及び白欠陥を、マスクやテンプレート上に形成する方法がある。このように作製されたマスクやテンプレートのパターンを、ウェハ上に転写することによって、異なる特長の欠陥を有するウェハを作製することもできる。これによって、意図的に形成された欠陥を含んでいる検査対象物を用いて、半導体デバイスを作製し、そのデバイスが電気的不良を引き起こす確率が求められる。
【００８０】
半導体デバイスの製造工程において歩留まりの低下が生じた検査対象物が、電気的不良確率分布Ｅ（ｓ）を算出するための参照サンプルとして用いられてもよい。この場合、欠陥は、検査対象物上にランダムに形成及び配置されている。つまり、欠陥が意図的に検査対象物上に形成された場合に比較して、欠陥サイズ及び形状、欠陥の構成元素、欠陥の形成箇所は、製造現場の運用（使用状況）に近い状態で、使用済みの検査対象物上に現れる。
【００８１】
尚、検査対象物上の欠陥の個数が少ないと、高精度の電気的不良確率分布Ｅ（ｓ）が作成できない場合があるため、検査対象物は多くの欠陥を含むことが好ましい。
【００８２】
図８に示されるように、選定された検査対象物に対して、図２の欠陥検査装置３によって、欠陥検査が実行される（ステップＳＴ１１Ａ）。
そして、欠陥検査の結果に基づいて、検出された欠陥が欠陥の特長ごとに分類され、欠陥毎の個数が算出される。これによって、例えば、図５に示されるような、参照サンプルの欠陥個数分布Ｄ’（ｓ）が作成される（ステップＳＴ１１Ｂ）。例えば、参照サンプルの欠陥個数分布Ｄ’（ｓ）は、図１のステップＳＴ３における検証サンプルの欠陥個数分布Ｄ（ｓ）と同様に、欠陥データベース５に格納される。
【００８３】
また、検査対象物又はそれと実質的に同様のものを用いて、半導体デバイスが作製される（ステップＳＴ１２Ａ）。
作製された半導体デバイスの電気的特性が、測定される（ステップＳＴ１２Ｂ）。
そして、その電気的特性の測定結果に基づいて、デバイスの電気的不良マップ（Fail Bit Map）が作成される（ステップＳＴ１２Ｃ）。
【００８４】
尚、半導体デバイスに対するステップＳＴ１２Ａ，ＳＴ１２Ｂ，ＳＴ１２Ｃが実行されてから、検査対象物に対するステップＳＴ１１Ａ，ＳＴ１１Ｂが実行されてもよい。
【００８５】
図９及び図１０を用いて、電気的不良マップについて、説明する。
図９に示されるように、半導体デバイス（チップ）は、１枚のウェハ８に対して、マスク又はテンプレートのパターンを、転写される領域９Ａを変化させて、複数回転写することによって作製される。そのため、検査対象物（参照サンプル）にマスクやテンプレートが選定された場合、電気的不良マップの作成方法は、ウェハが参照サンプルに選定された場合と異なる。マスクやテンプレートが参照サンプルに用いられた場合、ステップＳＴ１２Ｃにおける電気的不良マップは、ウェハ８から得られる電気的不良マップからマスク／テンプレートの電気的不良マップに変換する必要がある。例えば、ウェハ８のおける電気的不良マップは、図２の欠陥検査システム１によって、以下のように、マスク／テンプレートの不良マップに変換される。
【００８６】
ウェハ８は、図２のコンピュータ２によって、マスク／テンプレートによって転写された領域９Ａごとに、分類される。ウェハ８の欠陥Ｄ１，Ｄ２，Ｄ３の位置は、コンピュータ２によって、各領域９内の座標に変換される。そして、それぞれの座標は、コンピュータ２によって重ね合わされる。これによって、マスク／テンプレートにおけるデバイスの電気的不良マップが得られる。
【００８７】
図１０は、マスク又はテンプレートにおける電気的不良マップの一例を示している。領域９は、１枚のマスク／テンプレートに対応する。図１０のようなマスク／テンプレート９における電気的不良マップが作成された後、マスク／テンプレート９が含む欠陥Ｄ１’，Ｄ２’，Ｄ３’の位置（座標）における電気的不良個数の概念が、電気的不良確率分布Ｅ（ｓ）の作成に対して重要になる。
【００８８】
この電気的不良個数の概念として、不良率を考慮して不良個数を算出する方法と、不良率を考慮しないで不良個数を算出する方法とがある。ここで、不良率とは、マスク／テンプレートを１つのウェハに転写した全回数に対するマスク／テンプレート内における同一座標の欠陥による周期的な不良個数の割合を示す。
【００８９】
上述のように、半導体デバイスの製造工程において、同一のマスク／テンプレートのパターンが、１つのウェハ内の複数の領域に対してそれぞれ転写されることによって、実行される。そのため、マスク上及びテンプレート上に欠陥Ｄ１’，Ｄ２’，Ｄ３’が存在すると、図９に示されるように、マスク／テンプレート内の欠陥の座標に応じて、ウェハ８上に周期的に欠陥Ｄ１，Ｄ２，Ｄ３が転写される。但し、周期的に転写された欠陥であっても、パターンがウェハに転写される度に、例えば、ウェハ内の座標や露光装置の露光のばらつきなどに応じて、欠陥の転写性が若干異なる。
【００９０】
それゆえ、マスク／テンプレート９における欠陥の特長／性質は同一であっても、ウェハ８に転写された欠陥の特長／性質は複数の領域９Ａにおいて同一ではなく、例えば、欠陥のサイズのばらつきなど、ウェハ８の座標ごとに欠陥の特長／性質が異なる場合がある。その結果として、欠陥を含むパターンが転写されるごとに、その欠陥に起因する電気的不良が生じる場合と、その欠陥が転写されていても電気的不良が生じない場合とが、１つのウェハ内に存在する。また、マスク／テンプレート９の欠陥Ｄ１’，Ｄ２’，Ｄ３’が、ウェハに転写されない場合もある。
【００９１】
このように、マスク／テンプレートが含む欠陥とウェハに転写される欠陥の違いを考慮するために、不良率の概念が、電気的不良確率の算出に導入される。
【００９２】
例えば、図１０に示されるマスク／テンプレート９内の欠陥Ｄ１’の座標に関する不良率が、図９のウェハ８における電気的不良マップを用いて算出される。
【００９３】
１つのウェハ８は、マスク／テンプレートによって転写された領域（以下、転写領域とよぶ）９Ａごとに、分類される。
【００９４】
ウェハ８内における転写領域９Ａの個数が、コンピュータによって、算出される。例えば、図９に示される例では、３０回のパターンの転写が実行されるので、１つのウェハ８において３０個の転写領域９Ａが形成されている。
【００９５】
そして、図９に示される例において、マウェハ８上に周期的に生じる欠陥Ｄ１（図９中の黒丸）の個数は、６個である。それゆえ、マスク／テンプレートの欠陥Ｄ１’に関して、転写領域９の個数が３０個、ウェハ上に転写された欠陥Ｄ１の個数は６個であるので、欠陥Ｄ１に起因する不良率ＤＲは、（６／３０）×１００＝２０％で示される。
【００９６】
欠陥個数が不良率を考慮して算出される場合、その欠陥個数は（ＤＲ（％）／１００）個で示される。上述の例において、欠陥Ｄ１に関する不良率は２０％なので、マスク／テンプレートの座標における欠陥Ｄ１’の個数は、０．２個とカウントされる。マスク／テンプレート内の欠陥Ｄ２’，Ｄ３’に対しても、欠陥Ｄ１’と同様に、不良率を考慮した欠陥個数を算出できる。
【００９７】
一方、不良率を考慮しない場合には、ウェハ８上に形成された欠陥の個数を考慮せずに、マスク／テンプレート９の座標における欠陥が、単にカウントされる。例えば、不良率を考慮しない場合、マスク／テンプレート９の座標における欠陥Ｄ１’の個数は、１個とカウントされる。
【００９８】
このように電気的不良マップが作成された後、欠陥検査によって取得された欠陥の座標と特長毎の欠陥個数とに基づいて、電気的不良マップの位置情報と不良個数との照合が行われる（ステップＳＴ１３）。これによって、各特長の欠陥個数が集計される。
【００９９】
照合された欠陥情報に基づいて、算出された欠陥個数のうち、欠陥の特長ごとに集計された電気的不良発生欠陥個数の割合が、図４に示されるような電気的不良確率として算出される（ステップＳＴ１４）。尚、不良率に基づいた欠陥個数は、欠陥の位置照合の際に考慮されてもよいし、電気的不良確率を算出する際に考慮されてもよい。
【０１００】
以上のように、電気的不良確率分布Ｅ（ｓ）が算出される。この後、図１のステップＳＴ２からステップＳＴ６の処理が実行される。
【０１０１】
第1の実施形態に係わる欠陥検査方法によれば、欠陥を様々な特徴に分類することが可能となり、より精度の高い電気的不良確率分布Ｅ（ｓ）の作製が可能となる。その結果として、より精度を高く電気的不良欠陥総数を算出することが可能となる。
【０１０２】
そして、電気的不良確率分布を用いて、検査対象物が含む複数の欠陥のうち電気的不良を引き起こす欠陥のみを半導体デバイスの製造歩留まりを低下させる要因として扱うことによって、検査対象物に対する欠陥検査を評価する。これによって、マスクやテンプレートの不要な再作製及び修繕や、製造プロセスの不要な検証を防止でき、半導体デバイスの製造コストの増大を抑制できる。
【０１０３】
（ｄ） まとめ
第１の実施形態の欠陥検査方法において、第１の検査対象物（参照サンプル）を用いて、検査対象物の欠陥の特長／性質に応じて半導体デバイスに生じる電気的不良の確率が算出され、欠陥の特長毎の電気的不良確率分布Ｅ（ｓ）が作成される。例えば、電気的不良確率分布の算出には、図８乃至図１０を用いて説明したように、マスク／テンプレートが含む欠陥の特長とウェハに転写される欠陥の特長との違いを考慮して、不良率の概念が導入される。
【０１０４】
そして、算出された電気的不良確率と第２の検査対象物（検証サンプル）から得られる欠陥個数に基づいて、検証サンプルを用いて作製された半導体デバイスの電気的不良の個数が、算出される。
【０１０５】
半導体デバイスの電気的不良を引き起こす欠陥の個数が、所定の閾値と比較されることによって、検査対象物の適否が判定される。
【０１０６】
以上のように、本実施形態の欠陥検査方法において、検出された欠陥が形成される半導体デバイスの電気的不良を引き起こす欠陥か否かが、判別される。そして、検査対象物が含む複数の欠陥のうち、電気的不良を引き起こさない欠陥は、その欠陥検査の段階において、半導体デバイスの製造歩留まりの低下させる可能性が低いので、検査対象物の使用の適否の判定から除外する。そして、電気的不良を引き起こす欠陥は半導体デバイスの製造歩留まりを低下させるのは明らかなので、半導体デバイスの電気的不良を引き起こす欠陥は検査対象物の使用の適否の判定に用いられる。
【０１０７】
つまり、欠陥が検査された段階において電気的不良の要因とならない欠陥には対処せずに、半導体デバイスの電気的不良を引き起こす欠陥のみを考慮する。これによって、マスクやテンプレートの使用の判断や、製造プロセス中における不良原因を特定するための時期を、適正化できる。そして、マスク及びテンプレートを作製するための期間及びコストの増大や、半導体製造装置の稼動停止による時間的なロスを、抑制できる。
【０１０８】
したがって、第１の実施形態の欠陥検査方法によれば、半導体デバイスの製造コストの増大を、抑制できる。
【０１０９】
（２） 第２の実施形態
図１１を参照して、第２の実施形態について、説明する。
【０１１０】
上述の欠陥検査方法に基づいて、検査対象物を用いて作製された半導体デバイスの歩留まりを評価することも、可能である。
【０１１１】
図１を用いて説明した欠陥検査方法は、その検査対象物の検査結果から、その検査対象物を用いて作製された半導体デバイスが電気的不良を引き起こす個数（確率）を算出する。そのため、半導体デバイスが含むリダンダンシによって救済可能な箇所に関して、電気的不良発生欠陥総数を考慮することによって、半導体デバイスの製造歩留まりを予測できる。予測された半導体デバイスの製造歩留まりを考慮して、検査対象物の使用の適否を判定できる。
【０１１２】
図１１は、第２の実施形態の欠陥検査における製造歩留まりの評価方法のフローチャートを示している。
【０１１３】
図１１に示されるように、電気的不良発生欠陥総数が算出された後、半導体デバイスのリダンダンシを考慮して半導体デバイスの製造歩留まりが予測される。（ステップＳＴ６Ａ）。そして、予測された半導体デバイスの歩留まりを考慮して、検査対象物の使用の適否が判定される（ステップＳＴ６Ｂ）。
【０１１４】
例えば、ある検査対象物を用いて作製された半導体デバイスにおいて、リダンダンシによる１チップ内における救済可能個数がＡ個である場合を考える。上述の欠陥検査方法を用いて算出された１チップにおける電気的不良を引き起こす欠陥の総数がＡ個より多い場合、救済可能な個数を超えるので、歩留まりが低下する可能性が高い。
【０１１５】
それゆえ、電気的不良を引き起こす欠陥の個数がリダンダンシによる救済の許容範囲を超える場合、検査対象物としてのマスク／テンプレートの使用を中止する判断や、製造プロセス中の各工程における不良の発生原因を検証する判断が可能となる。
【０１１６】
この一方、上述の欠陥検査方法を用いて算出された１チップにおける電気的不良を引き起こす欠陥の総数がＡ個以下である場合、１チップにおける欠陥の総数は、リダンダンシによる救済の許容範囲内である。そのため、電気的不良を引き起こす欠陥の個数がリダンダンシによる救済の許容範囲以下である場合、半導体デバイスが検査対象物としてのマスク、テンプレート又はウェハを用いて作製されていても、半導体デバイスの歩留まりが低下する可能性は低い。それゆえ、検査されたマスク／テンプレートの使用を継続できる。また、検査されたウェハに基づいて、各製造工程における不良発生要因の検証を実行せずによくなる。
【０１１７】
図１１に示されるように、第２の実施形態の欠陥検査方法において、検査対象物を用いた製造工程における製造歩留まりが、例えば、リダンダンシによって救済可能な個数を考慮して、予測される。
【０１１８】
これによって、マスクやテンプレートの使用の適否の判断や、各製造工程中にウェハに生じる不良発生要因を特定するタイミングの設定を、適正化できる。この結果として、マスク及びテンプレートの再作製及び修理のコスト／時間の削減、不良発生要因の特定に要する時間の削減が、可能となる。
【０１１９】
したがって、第２の実施形態によれば、半導体デバイスの製造歩留まりを評価でき、第１の実施形態に係る欠陥検査方法と同様に、半導体デバイスの製造コストの増大を抑制できる。
【０１２０】
（３） 第３の実施形態
図１２を用いて、第３の実施形態について、説明する。本実施形態において、図１又は図２の欠陥検査方法を実行する欠陥検査装置について述べる。
【０１２１】
図１２は、本実施形態の欠陥検査装置３Ａの構成を模式的に示したブロック図である。図１２に示される欠陥検査装置３Ａは、図１又は図１１に示される処理を実行する。
【０１２２】
図１２の欠陥検査装置３Ａは、制御部３１、検査部３８及び記憶部３９を含んでいる。
【０１２３】
制御部３１、検査部３８及び記憶部３９は、互いに接続されている。検査部３８は、欠陥検査部３２、欠陥個数分布作成部３３、電気的不良数計算部３４、電気的不良数出力部３５、及び、適否判定部３６を含んでいる。記憶部３９は、電気的不良確率分布記憶部４及び欠陥データベース５を含んでいる。
【０１２４】
制御部３１は、装置３Ａ全体の動作状況を管理する。制御部３１は、検査部３８内の各構成３２，３３，３４，３５，３６の動作及び記憶部３９内の各構成４，５の動作を制御する。
【０１２５】
電気的不良確率分布記憶部４は、電気的不良確率分布Ｅ（ｓ）を記憶している。電気的不良確率分布Ｅ（ｓ）は、第１及び第２の実施形態と同様に、検査対象物の欠陥の特長毎に算出された値である。電気的不良確率分布Ｅ（ｓ）は、第１及び第２の実施形態と同様に、検査部３８によって演算された値や過去の検査結果から得られた値に基づいて、あらかじめ作成されている。
【０１２６】
欠陥検査部３２は、例えば、マスク、テンプレート又はウェハなどの検査対象物が投入され、それらの検査対象物が含んでいる欠陥を検査する。欠陥検査部３２は、例えば、製造工程に使用中の検査対象物（検証サンプル）が含んでいる欠陥や、電気的不良確率分布Ｅ（ｓ）を作成するための検査対象物（参照サンプル）が含んでいる欠陥を検査する。欠陥検査部３２は、制御部３１の制御によって、検査対象物の検査結果を欠陥データベース５内に格納する。
【０１２７】
欠陥個数分布作成部３３は、制御部３１の制御によって、欠陥データベース５から欠陥検査のデータを読み出す。そして、欠陥個数分布作成部３３は、検査対象物から検出された欠陥を特長毎に分類し、検査対象物における欠陥の分布を作成する。これによって、欠陥個数分布作成部３３は、特長毎の欠陥個数分布Ｄ（ｓ）を算出する。
【０１２８】
電気的不良数計算部３４は、制御部３１の制御によって、欠陥個数分布Ｄ（ｓ）が作成された検査対象物に対応する電気的不良確率分布Ｅ（ｓ）を、電気的不良確率分布記憶部４から読み出す。そして、電気的不良数計算部３４は、制御部３１の制御によって、作成された欠陥個数分布Ｄ（ｓ）と読み出された電気的不良確率分布Ｅ（ｓ）との積を、計算する。これによって、１つのウェハ内における検査対象物を用いて作製された半導体デバイスの電気的不良発生欠陥個数が算出される。尚、電気的不良数計算部３４は、分類された特徴ごとに、欠陥個数分布Ｄ（ｓ）と電気的不良分布Ｅ（ｓ）との積を計算する。
【０１２９】
そして、電気的不良数計算部３４は、特長毎の電気的不良発生欠陥個数を積算することによって、電気的不良発生欠陥総数を算出する。
【０１３０】
電気的不良数出力部３５は、電気的不良数計算部３４の演算結果を取得して、その取得した値を適否判定部３６に出力する。
【０１３１】
適否判定部３６は、電気的不良発生欠陥総数に基づいて、検査対象物の良否、或いは、検査対象物を用いて作製された半導体デバイスの製造歩留まりの良否を判定する。
【０１３２】
例えば、制御部３１は、電気的不良発生欠陥総数に対する所定の閾値を、あらかじめ設定している。その閾値に基づいて、適否判定部３６は、製造工程及び製造歩留まりの良否を判定する。
【０１３３】
例えば、チップのリダンダンシの個数が、良否を判定するための閾値として用いられる場合、リダンダンシの個数をしきい値に設定することによって、半導体デバイスの歩留まりを考慮して、検査対象物の良否を判定できる。
【０１３４】
適否判定部３６の判定結果は、欠陥検査装置３Ａの外部に出力される。この判定結果に基づいて、検査対象物に対する欠陥検査が評価される。これによって、検査対象物の使用及び検査対象物に対する製造プロセスの使用の継続、検査対象物としてのマスク／テンプレートの再作製、検査対象物としてのウェハに対する製造プロセスの検証などが、判断が実行される。
【０１３５】
以上のように、本実施形態の欠陥検査装置３Ａは検査対象物を用いて形成された半導体デバイスにおける電気的不良確率及び電気的不良を引き起こす欠陥の個数を算出し、その算出結果に基づいて、検査対象物に対する検査結果を判定する。
【０１３６】
これによって、第１及び第２の実施形態と同様に、マスクやテンプレートの再作製コスト／作製時間を削減できる。また、製造工程中の不良発生要因を検証するタイミングを適正化でき、不良発生要因の特定に要する時間も削減できる。
【０１３７】
尚、図２の欠陥検査システムの欠陥検査装置３が、図１１の構成を有していてもよい。
【０１３８】
したがって、第３の実施形態の欠陥検査装置によれば、半導体デバイスの製造コストの増大を抑制できる。
【０１３９】
（４） 変形例
図１３を用いて、第１及び第２の実施形態の欠陥検査方法の変形例について、説明する。
【０１４０】
図１３に示されるように、第１及び第２の実施形態の欠陥検査方法は、記録媒体６Ａに記憶されたプログラム６Ｂとして実行されてもよい。記録媒体６Ａは、例えば、光ディスク（ＣＤ）、磁気ディスク（ＨＤＤ）、半導体メモリ（フラッシュメモリ）である。但し、プログラム７は、外部のサーバーや記憶装置から、有線又は無線回線を介して、コンピュータ２又は欠陥検査装置３に提供されてもよい。また、プログラム６Ｂは、コンピュータ２内部の記憶部２３に記憶されていてもよい。
【０１４１】
コンピュータ２は、記録媒体６Ａからプログラム６Ｂを読み出し、そのプログラム６Ｂを実行する。
【０１４２】
欠陥検査プログラム６Ｂは、例えば、図１に示される各ステップＳＴ１〜ＳＴ６に対応する複数のプログラムコード、図１１に示される各ステップＳＴ１〜ＳＴ６Ｂに対応する複数のプログラムコード、又は、図８に示される各ステップＳＴ１０〜ＳＴ１４に対応する複数のプログラムコードを含んでいる。
【０１４３】
コンピュータ２は、記録媒体６の欠陥検査プログラム７に記述されたプログラムコードに基づいて、外部の欠陥検査装置３を動作させ、且つ、検査結果に対する演算処理を実行する。
【０１４４】
尚、図１３に示されるように、マスクやテンプレートの製造装置（以下では、マスク／テンプレート製造装置とよぶ）７やＣＶＤ装置やエッチング装置などの半導体デバイス製造装置８に対して、第１乃至第３の実施形態から得られた欠陥検査の結果を反映し、半導体デバイスの製造条件の適正化や、マスク／テンプレートのパターン設計の適正化に、利用してもよい。
【０１４５】
以上のように、第１及び第２の実施形態と同様に、電気的不良確率分布と検出された欠陥数とに基づいて、検査対象物に対する欠陥検査が評価される。
したがって、本実施形態の変形例のように、第１及び第２の実施形態で述べられた欠陥検査方法がプログラムとして実行された場合においても、半導体デバイスの製造コストの増大が抑制される。
【０１４６】
（５） 適用例
図１４を用いて、第１及び第２実施形態の欠陥検査方法、又は、第３の実施形態の欠陥検査装置の適用例について、説明する。
【０１４７】
上述のように、製造工程中に用いられるマスク、テンプレート又はウェハが、欠陥検査の検査対象物となる。それゆえ、本実施形態の欠陥検査方法及びその装置は、マスク／テンプレートが作製されてから半導体デバイスが出荷されるまでの期間中に適用される。
【０１４８】
例えば、図１４に示されるように、設計された回路に基づいて、マスクやテンプレートが作製される（ステップＳＴ１０１）。
【０１４９】
また、作製されたマスク／テンプレート又はテストパターンを参照サンプルに用いて、電気的不良確率分布Ｅ（ｓ）が作成される（ステップＳＴ２０１）。
【０１５０】
作製されたマスク／テンプレートのパターンが、導電膜又は絶縁膜が堆積されたウェハ表面に転写される。転写されたパターンに基づいて、導電膜又は絶縁膜が加工され、設計された回路に対応する半導体デバイスが、作製される（ステップＳＴ１０２）。
【０１５１】
作製された半導体デバイスは、出荷される（ステップＳＴ１０３）。
【０１５２】
そして、デバイスの作製と出荷とにおける所定の使用期間（サイクル）が経過した後、半導体デバイスの作製に用いられたウェハ、マスク又はテンプレートのうち少なくとも１つが、検査対象物（検証サンプル）として、欠陥検査システム又は欠陥検査装置に投入される（ステップＳＴ３０１）。
【０１５３】
検査対象物の欠陥が検査される（ステップＳＴ２０２）。
上述の実施形態のように、検査対象物は、検査対象物が含んでいる欠陥と電気的不良確率とを用いて評価される。検出された欠陥が半導体デバイスの電気的不良を引き起こす欠陥か否か検証される。そして、検査対象物が含む電気的不良を引き起こす欠陥の個数が、カウントされる。
【０１５４】
電気的不良を引き起こす欠陥の個数に基づいて、検査対象物の使用の適否が、判定される（ステップＳＴ２０３）。
【０１５５】
検査対象物に対する判定によって、マスク／テンプレートが含む欠陥、又は、製造プロセスによって形成される欠陥が、半導体デバイスの製造歩留まりを低下させないと判断された場合、検査対象物及び検査対象物に用いられているプロセス条件が、継続的に使用される。
【０１５６】
検査対象物に対する判定によって、マスク／テンプレートが含む欠陥、現在の製造プロセスの条件、或いは、製造装置自体が、半導体デバイスの製造歩留まりを低下させる、または、それらによって近い時期に製造歩留まりが低下する恐れがあると判断された場合、マスク／テンプレートの再作製又は修理、プロセス条件の検証が実行される（ステップＳＴ２０４）。これによって、マスク／テンプレートの再作製又は修復や、プロセス条件の適正化が行われる。
【０１５７】
以上のように、上述の実施形態の欠陥検査方法及び欠陥検査装置は、半導体デバイスの製造工程に適用できる。これによって、半導体デバイスの製造コストの増大が抑制される。
【０１５８】
［その他］
上述の各実施形態において、検査対象物に対する欠陥の検査及び評価の処理の順序は、処理が可能な範囲で、前後が入れ替わってもよい。また、処理が可能な範囲内で、適宜組み合わせてもよい。
【０１５９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１６０】
１：欠陥検査システム、２：コンピュータ、３，３Ａ：欠陥検査装置、５：欠陥データベース、４：電気的不良確率分布記憶部、３２：欠陥検査部、３３：欠陥分布作成部、３４：電気的不良個数計算部、３５：電気的不良個数出力部、３６：適否判定部。
【技術分野】
【０００１】
本発明の実施形態は、欠陥検査方法及び欠陥検査装置に関する。
【背景技術】
【０００２】
半導体デバイスの製造工程において、所定の製造歩留まりを確保する上で、ウェハ、マスク或いはインプリント技術に用いられるテンプレートの欠陥管理は、重要である。
【０００３】
そのため、ウェハ、マスク或いはテンプレートの欠陥検査が半導体デバイスの製造工程中に実行されることによって、各製造工程で使用されている装置の状態の把握、不良発生原因の特定、マスク及びテンプレートの使用の可否の判断など、半導体デバイスの製造歩留まりの変動要因の検証が、行われる。
【０００４】
欠陥検査方法の一例は、検査対象物としてのウェハ、マスク或いはテンプレートに対して光又は電子線を照射し、参照信号と照射により検査対象物から得られた信号との差信号を、設定された閾値と比較する。このような差信号と閾値との比較によって、検査対象物が欠陥を含んでいるか否か検出する。
【０００５】
但し、閾値の設定値や欠陥検査装置の感度に応じて、欠陥ではない箇所が欠陥として誤って検出される場合がある。さらに、近年の半導体デバイスの微細化に伴って、マスク上、テンプレート上、又は、ウェハ上の欠陥の判定は、困難になっている。
【０００６】
また、検出された欠陥が、必ずしも半導体デバイスの不良を引き起こすとは限らない。そのような半導体デバイスの歩留まりに大きな影響を及ぼさない欠陥であっても、製造歩留まりを低下させる欠陥と同様に検出されてしまう場合がある。その結果として、製造歩留まりにほとんど影響のない欠陥に対処するために、マスクの再作製や製造装置の稼働停止など、半導体デバイスの製造コストが、増大しまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６９２７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体デバイスの製造コストの増大を抑制する。
【課題を解決するための手段】
【０００９】
本実施形態の欠陥検査方法は、ウェハ、マスク及びテンプレートのうち少なくとも１つの第１の検査対象物において、前記第１の検査対象物が欠陥を含むか否か検査するステップと、前記第１の検査対象物から検出された欠陥を特長毎に分類し、前記欠陥の特長毎に欠陥の個数を算出するステップと、ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップと、前記不良マップと前記検査対象物の欠陥の位置とを照合し、前記欠陥の特長毎に前記半導体デバイスの電気的不良確率を算出するステップと、前記電気的不良確率を用いて、欠陥を含む第２の検査対象物の使用の適否を判定するステップと、を備える。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の欠陥検査方法を説明するためのフローチャート。
【図２】欠陥検査システムの一例を示す模式図。
【図３】欠陥検査方法に用いられる検査対象物及び半導体デバイスの模式図。
【図４】第１の実施形態の欠陥検査方法を説明するための模式図。
【図５】第１の実施形態の欠陥検査方法を説明するための模式図。
【図６】第１の実施形態の欠陥検査方法を説明するための模式図。
【図７】検査対象物が含む欠陥の特長を説明するための模式図。
【図８】電気的不良確率の算出方法を説明するためのフローチャート。
【図９】不良率を説明するための模式図。
【図１０】不良率を説明するための模式図。
【図１１】第２の実施形態の欠陥検査方法を説明するためのフローチャート。
【図１２】第３の実施形態の欠陥検査装置を説明するためのブロック図。
【図１３】実施形態の変形例を説明するための模式図。
【図１４】実施形態の適用例を説明するためのフローチャート。
【発明を実施するための形態】
【００１１】
［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１２】
（１） 第１の実施形態
図１乃至図１０を参照して、第１の実施形態について説明する。第１の実施形態は、半導体デバイスを作製するためのマスク、インプリント技術のテンプレート又はウェハに生じる欠陥の検査方法（評価方法）に関する。
【００１３】
（ａ） 全体構成
図１乃至図６を用いて、第１の実施形態の欠陥検査方法の全体構成について、説明する。
【００１４】
本実施形態の欠陥検査方法は、半導体デバイスを作製するためのウェハ、マスク、インプリント技術に用いられるテンプレートを、欠陥検査の対象（以下、検査対象物とよぶ）とする。ここで、マスクは、フォトマスク、ＥＵＶマスクなど、半導体デバイスの製造工程に用いられる様々な種類のマスクを含む。テンプレートは、ウェハに直接転写されるパターンが形成されたテンプレート、或いは、そのテンプレートを形成するためのマスターテンプレートを含む。ウェハは、半導体単結晶基板（例えば、シリコン基板）、ＳＯＩ基板、又は、製造工程中において部材（導電体又は絶縁体）が形成された基板、製造工程中においてパターンが転写された基板を含む。
【００１５】
以下では、欠陥の有無が検査されるウェハ、マスク或いはテンプレートのことを、検査対象物１０とよぶ。
【００１６】
図１は、本実施形態の欠陥検査方法の全体フローを示すフローチャートである。図２は、本実施形態の欠陥検査方法を実行するためのシステム例を示している。図１に示される欠陥検査方法は、図２に示される欠陥検査システム１によって、実行される。
【００１７】
欠陥検査システム１は、例えば、データの入出力を行うためのコンピュータ２、欠陥検査装置３、電気不良確率分布記憶部４Ａ及び欠陥データベース５Ａを含んでいる。
【００１８】
コンピュータ２は、制御部２１及び演算部２２を含んでいる。
欠陥検査装置３は、顕微鏡、カメラなどを有する検査部３１を、含んでいる。検査部３１は、検査の対象物に対して光を照射するための光源を含む。検査部３１の光源は、赤外光から深紫外光までの所定の範囲の波長を有する光や、電子光を発する。検査部３１は、検査対象物に対して光源からの光を照射し、検査対象物からの反射光（又は透過光）を検知する。
【００１９】
欠陥検査装置３は、例えば、参照信号と光の照射によって生じる検査対象物からの信号との差（以下、差信号とよぶ）を、設定された閾値と比較する。例えば、欠陥検査装置３は、閾値より大きい（又は小さい）差信号が得られた箇所またはパターンを、欠陥と判定する。
【００２０】
欠陥検査装置３は、検査部３１の顕微鏡の解像度や光源の特性に応じて、所定の感度を有する。欠陥検査装置３における感度は、擬似欠陥の検出無しに検出可能な欠陥の最小サイズ（以下、最小欠陥サイズとよぶ）で示される。擬似欠陥とは、ノイズにより欠陥として誤って認識された箇所（パターン）のことである。欠陥の判定のための閾値は、欠陥の見落としや誤検出を低減するために、最小欠陥サイズに設定されることが好ましい。
【００２１】
コンピュータ２は、欠陥検査システム１全体の動作を制御する。コンピュータ２は、制御部２１及び演算部２２を有する。コンピュータ２の制御部２１は、演算部２２の演算処理や、他の装置３，４，５とのデータの入出力を制御する。コンピュータ２の演算部２２は、検査結果やデータに基づいた演算処理を実行する。コンピュータ２は、図１に示されるフローに基づいて、欠陥検査装置３の検査結果を、電気不良確率分布記憶部４及び欠陥データベース５が保持するデータを用いて、評価する。
【００２２】
電気的不良分布記憶部４は、後述の電気的不良確率分布Ｅ（ｓ）を記憶する。欠陥データベース５は、後述の検査対象物１０が含む欠陥に関するデータベースを記憶する。
【００２３】
半導体デバイスは、検査対象物１０としてのウェハ、マスク又はテンプレートを用いて、形成される。例えば、図３の（ａ）に示されるように、マスク９に形成されたパターンがウェハ８表面に露光により投影されることによって、マスク９のパターンがウェハ表面のレジストマスクに転写される。例えば、マスク９のパターンは、ウェハ８に投影されるパターンの４倍体になっている。
【００２４】
マスクの代わりに、インプリント技術が用いられることによって、テンプレートのパターンが、ウェハ表面のインプリント剤に転写されてもよい。
【００２５】
転写されたパターンに基づいて、ウェハ９上に堆積された導電膜や絶縁膜が、エッチング技術によって、所定の形状に加工される。導電膜及び絶縁膜は、スパッタ法やＣＶＤ法を用いて、ウェハ８上に堆積される。そして、所定のパターンが形成された後、ウェハ８がダイシングされる。そして、図３の（ｂ）に示されるように、半導体デバイス５０のチップが製造される。例えば、半導体デバイス５０が、半導体メモリである場合、そのチップは、メモリセルアレイ５２とメモリセルアレイ５２の動作を制御する周辺回路群５１とを含んでいる。メモリセルアレイ５２が含むパターンは、最小加工寸法（ハーフピッチまたはフューチャーサイズともよばれる）Ｆで形成される。半導体デバイスは、例えば、電気的不良を救済するためのリダンダンシを含んでいる場合もある。
【００２６】
図２の欠陥検査システムによって、本実施形態の欠陥検査方法が、以下のように、実行される。
【００２７】
図１に示されるように、電気的不良確率分布Ｅ（ｓ）が、図２の欠陥検査システム１によって、算出される（ステップＳＴ１）。
【００２８】
本実施形態において、電気的不良確率分布Ｅ（ｓ）とは、ある特長（性質）の欠陥が作製された半導体デバイスに対して電気的不良を引き起こす確率の分布を示している。第１の検査対象物は、参照値としての電気的不良確率分布Ｅ（ｓ）を算出するためのサンプルとして用いられる。以下では、第１の検査対象物のことを、参照サンプルともよぶ。
【００２９】
参照サンプルの欠陥は、第１の検査対象物を図２の欠陥検査装置３で検査することによって、検出される。
【００３０】
ここでは、一例として、欠陥のサイズに基づいて電気的不良確率分布Ｅ（ｓ）を作成する場合について、説明する。
【００３１】
はじめに、参照サンプルとしての検査対象物１０が、図２の欠陥検査装置３によって、検査される。検査結果は、コンピュータ２の制御部２１及び演算部２２によって、欠陥のサイズごとに分類される。そして、図３に示されるように、各欠陥サイズに応じた半導体デバイスが電気的不良を引き起こす確率（電気的不良確率）が、コンピュータ２によって、算出される。電気的不良確率は、例えば、過去に製造された半導体デバイスのテスト結果や、シミュレーションの結果、或いは、参照サンプルの実測値に基づいて、算出される。
【００３２】
これによって、図４に示されるように、欠陥サイズに対する電気的不良確率の分布Ｅ（ｓ）が作成される。図４に示されるように、グラフの横軸は欠陥サイズを示し、グラフの縦軸は電気的不良確率を示している。欠陥の特長に対する電気的不良確率の変化は、例えば、図中の特性線Ａのように示される。
【００３３】
コンピュータ２は、作成された電気的不良確率分布Ｅ（ｓ）を、電気的不良確率分布記憶部４に記憶させる。
【００３４】
なお、電気的不良確率分布Ｅ（ｓ）が作成され、且つ、その分布Ｅ（ｓ）を用いた欠陥検査が評価される領域は、例えば、図３の（ｂ）のメモリセルアレイ１２のような、検査対象物の欠陥が検査される領域と検査対象物を用いて作製された半導体デバイスの電気的特性とを比較できる領域とである。
【００３５】
電気的不良確率分布Ｅ（ｓ）を作成するための欠陥の特長及び性質、及び、電気的不良確率分布の作成方法に関する詳細な説明は、後述する。
【００３６】
例えば、参照サンプルに対する欠陥検査の結果は、コンピュータ２によって、欠陥データベース３に格納される。
【００３７】
電気的不良確率分布Ｅ（ｓ）が算出された後、欠陥検査システム１によって、第２の検査対象物に対する欠陥検査が実行される（ステップＳＴ２）。例えば、第２の検査対象物は、第１の検査対象物（参照サンプル）とは異なるサンプルである。第２の検査対象物は、実際の半導体デバイスの製造工程に用いられているマスク又はテンプレート又はウェハなどである。以下では、第２の検査対象物のことを、検証サンプルとよぶ。
【００３８】
検証サンプルとしての第２の検査対象物は、例えば、ステップＳＴ１において算出された電気的不良確率と同程度の電気的不良確率を含むサンプルであることが好ましい。より具体的な例としては、検証サンプルは、参照サンプルと同一世代のサンプル、同一のレイヤー（階層、配線レベル）のサンプル、或いは、同一のパターンを含むサンプルであることが好ましい。尚、ステップＳＴ１において算出された電気的不良確率と同様と考えられるのであれば、参照サンプル及び検証サンプルは、互いに異なる世代、レイヤー或いはパターンのサンプルであってもよい。また、ステップＳＴ２における欠陥検査は、ステップＳＴ１において算出された電気的不良確率が適用可能な特定の領域に限定して、検査を行ってもよい。
【００３９】
欠陥検査の後、欠陥個数分布Ｄ（ｓ）が、欠陥検査システム１によって、作成される（ステップＳＴ３）。
【００４０】
ステップＳＴ３において、検証サンプル（第２の検査対象物）に対する検査結果によって検出された欠陥が、ステップＳＴ１において分類された特長と同様に、特長毎に分類される。そして、分類された欠陥の特長に応じて、欠陥の個数が計測される。例えば、図５は、欠陥の特長として欠陥サイズが用いられた場合における欠陥個数分布Ｄ（ｓ）を示している。図５に示されるように、グラフの横軸は欠陥サイズを示し、グラフの縦軸は欠陥の個数が示されている。
【００４１】
例えば、検証サンプルに対する欠陥検査の結果（欠陥個数分布）は、コンピュータ２によって、欠陥データベース３に格納される。
【００４２】
そして、電気的不良発生欠陥個数が、欠陥検査システム１のコンピュータ２によって、算出される（ステップＳＴ４）。
ここで、電気的不良発生欠陥個数とは、ステップＳＴ２において検査された検証サンプルを用いて作製された半導体デバイスにおいて、半導体デバイスが電気的不良を引き起こす欠陥の個数を示している。電気的不良発生欠陥個数は、欠陥の特長毎に、それぞれ算出される。
【００４３】
電気的不良発生欠陥個数の算出方法の一例として、参照サンプルから得られたある特長の電気的不良確率と検証サンプルから得られたある特長の欠陥個数との積によって、電気的不良発生欠陥個数が、得られる。
【００４４】
図６には、欠陥サイズに応じた電気的不良発生欠陥個数が算出される場合の一例が示されている。この場合、コンピュータ２は、参照／検証サンプルにおける欠陥サイズに応じた電気的不良確率分布Ｅ（ｓ）を電気的不良確率分布記憶部４から読み出し、参照／検証サンプルにおける欠陥サイズに応じた欠陥個数分布Ｄ（ｓ）を、欠陥データベース５から読み出す。そして、コンピュータ２は、欠陥サイズに応じた電気的不良確率分布Ｅ（ｓ）及び欠陥サイズに応じた欠陥個数分布Ｄ（ｓ）によって、欠陥サイズに応じた電気的不良発生欠陥個数を算出する。
【００４５】
図６において、グラフの横軸は欠陥サイズを示し、グラフの左側の縦軸は欠陥個数を示し、グラフの右側の縦軸は電気的不良確率を示している。そして、電気的不良確率Ｅ（ｓ）はグラフ中の実線（特性線Ａ）で示され、欠陥個数Ｄ（ｓ）は棒グラフで示されている。電気的不良確率と欠陥個数との積、つまり、電気的不良発生欠陥個数は、棒グラフ中の破線で囲まれた領域Ｂ内において、斜線で示されている。このように、欠陥サイズにおける電気的不良発生欠陥個数が算出される。
【００４６】
このような演算処理によって、検出された欠陥の特長毎に半導体デバイスの電気的不良発生欠陥個数が算出される。電気的不良発生欠陥個数は、ウェハ、マスク又はテンプレートの全体で算出されてもよいし、ウェハ内の所定の領域又はウェハ内のチップごとに算出されてもよい。
【００４７】
この後、検証サンプルにおける電気的不良発生欠陥総数が、算出される（ステップＳＴ５）。
【００４８】
ここで、電気的不良発生欠陥総数とは、全ての欠陥の特長における半導体デバイスが電気的不良を引き起こす欠陥の総数を示している。
【００４９】
電気的不良発生欠陥総数の算出方法の一例としては、ステップＳＴ４において算出された各特長に応じた欠陥個数を積算することによって、算出される。例えば、１つの検証サンプル内の欠陥サイズにおける電気的不良発生欠陥総数は、図５の棒グラフ中の斜線部で示される欠陥サイズ毎の欠陥個数の値が積算されることによって、算出される。さらに、複数の欠陥の特長の電気的不良欠陥総数を積算することによって、検査対象物全体の電気的不良欠陥総数が得られる。
【００５０】
なお、ここでの電気的不良発生欠陥総数は、検証サンプル上の全体における総数を算出するだけでなく、ウェハの所定の領域やウェハのチップごとに、算出されてもよい。
【００５１】
そして、電気的不良発生欠陥総数が、判定基準としての閾値（判定値）と、比較されることによって、検査対象物を使用してもよいか否か、判定される（ステップＳＴ６）。判定基準としての閾値は、半導体デバイスの製造歩留まりに基づいて、設定される。
【００５２】
これによって、検査対象物が含む欠陥が評価され、マスクやテンプレートの使用の良否や、ウェハに対する製造プロセスの良否が、判定される。例えば、電気的不良発生欠陥総数が閾値以上のとき、検査対象物の使用が不適であると判定される。半導体デバイスの電気的不良を引き起こさない欠陥は、検査対象物の使用の可否の判定に用いられていない。
【００５３】
以上のように、本実施形態の欠陥検査方法は、電気的不良確率と検査対象物の欠陥検査の結果を用いて、その検査対象物に基づいて作製される半導体デバイスの電気的不良の原因となる欠陥を算出する。これによって、検査対象物が含んでいる複数の欠陥のうち、電気的不良を引き起こす可能性がある欠陥を、検査対象物の欠陥検査を評価するための判定に用いる。つまり、半導体デバイスの電気的不良を引き起こす可能性が小さい欠陥は、検査対象物の使用を停止する判断基準から除外される。
【００５４】
この結果として、半導体デバイスの製造工程の各工程間におけるデバイスの不良の発生原因の特定を行うタイミング、又は、マスクの使用の可否の判断などを行うタイミングが、適正化される。そして、その際に生じる時間的なロスを小さくできる。
【００５５】
したがって、第１の実施形態の欠陥検査方法によれば、半導体デバイスの製造コストの増大を抑制できる。
【００５６】
（ｂ） 欠陥の分類方法
図７を用いて、本実施形態の欠陥検査方法における欠陥の分類方法について、説明する。図７は、検査対象物に形成される欠陥の特長を説明するための模式図である。図７において、検査対象物１００内のパターン１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ及び欠陥１０５Ａ，１０５Ｂ，１０５Ｃ，１０５Ｄ，１０５Ｅが、模式的に示されている。パターン１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄは、マスク又はテンプレートが含んでいるパターンや、ウェハ上に転写又は形成されたパターンを示している。
【００５７】
半導体デバイスを形成するためのマスク、インプリント技術のテンプレート又はウェハに生じる欠陥を分類するための欠陥の特長として、以下の例ｉ）〜ｖｉ）が示される。
ｉ） 欠陥サイズ
ｉｉ） 黒欠陥及び白欠陥
ｉｉｉ） 欠陥箇所
ｉｖ） パターン密度
ｖ） パターン形状
ｖｉ） 欠陥検査における欠陥箇所と参照箇所との差信号
ｉ）の欠陥サイズは、検査対象物が検査された欠陥検査装置から出力される欠陥の大きさを示している。欠陥サイズの出力方法は、欠陥検査装置によって異なる。一例としては、参照画像と欠陥検査装置の検査カメラによって検出された欠陥画像との差信号において、閾値を越えた検査カメラのピクセル数によって、欠陥サイズが定義される。尚、欠陥検査装置の機種が同様であれば、装置間において同様の値を用いてもよい。
【００５８】
例えば、マスクの使用回数を重ねるにつれて、マスク上に欠陥が生成され、さらにその欠陥が徐々に成長していく成長性欠陥がある。成長性欠陥の一例としては、レーザーの照射によって部材が結晶成長することによって、サイズが大きくなる欠陥がある。成長性欠陥は、例えば、ある欠陥サイズ以上になるとウェハ上に転写され、さらに成長すると、隣接するパターンを接触させる。その結果として、ウェハ上で半導体デバイスの製造歩留まりを劣化させる。
【００５９】
成長性欠陥のように、欠陥サイズは、検査対象物の使用によって変動する場合もある。
【００６０】
ｉｉ）の黒欠陥及び白欠陥は、パターンの残存又は欠落を示している。黒欠陥９５Ａとは、例えば、図７の（ａ）に示されるように、本来では検査対象物１００上から除去されるパターン（スペースパターン）である箇所に、パターン１０１Ａ，１０１Ｂの形成部材１０５Ａが、検査対象物１００上に残存してしまう欠陥１０５Ａである。白欠陥１０５Ｂとは、図７の（ｂ）に示されるように、本来では検査対象物１００上に部材が残存するパターンである箇所において、パターンが検査対象物１００から剥がれ落ちた欠陥１０５Ｂである。
【００６１】
例えば、テンプレートにおいて、使用回数を重ねた際における付着物の増加やパターンの欠けにより、黒欠陥又は白欠陥が増加する。
【００６２】
黒欠陥は、例えば、配線間の短絡（ショート）の原因となる。一方、白欠陥は、例えば、配線の断線（オープン）の原因となる。
【００６３】
このような黒欠陥又は白欠陥の有無に応じて、半導体デバイスの電気的不良確率が変動する。そのため、黒欠陥／白欠陥と欠陥サイズとを組み合わせて、電気的不良確率及び電気的不良発生欠陥総数を算出することが、好ましい。
【００６４】
ｉｉｉ）の欠陥箇所は、欠陥が形成されている箇所を示している。
【００６５】
例えば、図７の（ａ）示されるように、パターンがない箇所に孤立した欠陥１０５Ａが形成される。また、図７の（ｃ）に示されるように、マスクやテンプレートの場合、パターン１０１Ａのエッジに、欠陥１０５Ｃが形成されたり、パターン１０１Ｂのコーナーに、欠陥１０５Ｄが形成されたりする。このような欠陥１０５Ｃ，１０５Ｄが、ウェハ上のパターンに形成される場合もある。
【００６６】
マスクのパターン１０１Ａ，１０１Ｂが露光によってウェハに転写される場合、欠陥１０５Ｃ，１０５Ｄの転写性は、光近接効果などに起因して、欠陥の形成箇所に応じて異なる。そのため、マスク上の欠陥サイズとウェハ上に転写された欠陥サイズとの相関は、マスク上の欠陥の箇所によって、異なる。つまり、同じサイズの２つの欠陥１０５Ｃ，１０５Ｄがマスク上に存在していても、ウェハ上に転写されたそれらの欠陥のサイズはマスク上の欠陥の箇所に応じて異なる。その結果として、マスクやテンプレートを用いて作製される半導体デバイスの電気的不良確率は、欠陥箇所に応じて異なる。それゆえ、マスクやテンプレートの欠陥を分類する場合には、マスク上やテンプレート上における欠陥箇所（欠陥の位置又は欠陥の座標）を分類することも効果的である。
【００６７】
また、ウェハが検査対象物である場合において、クリティカルパスの形成領域や、比較的大きな寸法又は比較的大きなピッチを有するパターンの形成領域など、ウェハ上における欠陥の位置に応じて、半導体デバイスが作製された際における電気的不良の発生確率が異なる場合もある。それゆえ、ウェハに対する欠陥検査においても、このような欠陥箇所に応じた分類が効果的である。
【００６８】
ｉｖ）のパターン密度は、欠陥が存在する領域におけるパターンの密度を示している。例えば、図３の（ｂ）で示した半導体メモリのメモリセルアレイのように、ウェハ、マスク又はテンプレートにおいて異なるレイヤー間であっても、パターン密度が同一である場合がある。
そのため、パターン密度ごとに分類することによって、異なるレイヤー間であっても共通の電気的不良確率分布Ｅ（ｓ）を用いることができ、異なるレイヤーを共通の電気的不良確率分布Ｅ（ｓ）によって欠陥検査及びその評価を実行できる。また、半導体デバイスの世代（最小寸法／回路設計）が異なる場合であっても、同じようなパターン密度が存在する箇所であれば、共通の電気的不良確率分布Ｅ（ｓ）が用いられてもよい。
【００６９】
例えば、図７の（ｄ）に示されるように、ある面積内におけるパターン１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄの密度が高ければ、欠陥１０５Ｅの個数が少なかったり、欠陥９５Ｅのサイズが小さかったりしても、電気的不良確率は増加する傾向がある。一方、図７の（ｅ）に示されるように、ある面積内におけるパターン９０Ａ，９５Ｂの密度が低ければ、欠陥１０５Ｅを含んでいても、電気的不良確率は比較的小さくなる。
【００７０】
ｖ）のパターン形状は、欠陥が存在しているパターンの形状を意味する。例えば、半導体デバイスの電気的不良が発生する確率がパターンの形状に応じて異なる場合、パターンごとに分類して、電気的不良確率分布Ｅ（ｓ）を算出してもよい。
【００７１】
ｖｉ）の欠陥検査における欠陥箇所と参照箇所との差信号とは、Ｃｅｌｌ−ｔｏ−Ｃｅｌｌ、Ｄｉｅ−ｔｏ−Ｄｉｅ及びＤｉｅ−ｔｏ−Ｄａｔａｂａｓｅなどの比較検査における欠陥箇所と参照箇所との差信号を示す。この差信号は、欠陥サイズと密接な関係がある。それゆえ、この差信号ごとに、欠陥を分類する方法も効果的である。
【００７２】
このように、検査対象物中の欠陥をそれらの特長ごとに分類することによって、より精度の高い電気的不良確率分布Ｅ（ｓ）を作成できる。これに伴って、半導体デバイスに対する電気的不良欠陥総数を、より高い精度で算出できる。
【００７３】
尚、電気的不良確率、欠陥個数分布及び電気的不良発生欠陥総数は、これらの例を適宜組み合わせて、算出されてもよい。
【００７４】
（ｃ） 電気的不良確率分布の算出方法
図８乃至図１０を用いて、本実施形態の欠陥検査方法における電気的不良確率分布Ｅ（ｓ）の算出方法について説明する。電気的不良確率分布Ｅ（ｓ）は、図２の欠陥評価システムによって実行される。
【００７５】
図８は、図１のステップＳＴ１における電気的不良確率分布Ｅ（ｓ）を算出するためのフローチャートを示している。
【００７６】
まず、図８に示されるように、電気的不良確率分布Ｅ（ｓ）を算出するための第１の検査対象物が選定される（ステップＳＴ１０）。
【００７７】
上述のように、電気的不良確率分布Ｅ（ｓ）を算出するために、検査対象物が用いられる。電気的不良確率分布Ｅ（ｓ）を算出するための検査対象物は、実質的に参照サンプルとなる。
【００７８】
より精度の高い電気的不良確率分布Ｅ（ｓ）を算出するために、上述のｉ）からｖｉｉ）で示された欠陥が、意図的に形成された検査対象物（テストパターンとよぶ）が用いられることが、好ましい。
【００７９】
上述の各特長を有する欠陥が意図的に形成された検査対象物を作製する方法としては、例えば、欠陥箇所ごとに欠陥サイズが異なる黒欠陥及び白欠陥を、マスクやテンプレート上に形成する方法がある。このように作製されたマスクやテンプレートのパターンを、ウェハ上に転写することによって、異なる特長の欠陥を有するウェハを作製することもできる。これによって、意図的に形成された欠陥を含んでいる検査対象物を用いて、半導体デバイスを作製し、そのデバイスが電気的不良を引き起こす確率が求められる。
【００８０】
半導体デバイスの製造工程において歩留まりの低下が生じた検査対象物が、電気的不良確率分布Ｅ（ｓ）を算出するための参照サンプルとして用いられてもよい。この場合、欠陥は、検査対象物上にランダムに形成及び配置されている。つまり、欠陥が意図的に検査対象物上に形成された場合に比較して、欠陥サイズ及び形状、欠陥の構成元素、欠陥の形成箇所は、製造現場の運用（使用状況）に近い状態で、使用済みの検査対象物上に現れる。
【００８１】
尚、検査対象物上の欠陥の個数が少ないと、高精度の電気的不良確率分布Ｅ（ｓ）が作成できない場合があるため、検査対象物は多くの欠陥を含むことが好ましい。
【００８２】
図８に示されるように、選定された検査対象物に対して、図２の欠陥検査装置３によって、欠陥検査が実行される（ステップＳＴ１１Ａ）。
そして、欠陥検査の結果に基づいて、検出された欠陥が欠陥の特長ごとに分類され、欠陥毎の個数が算出される。これによって、例えば、図５に示されるような、参照サンプルの欠陥個数分布Ｄ’（ｓ）が作成される（ステップＳＴ１１Ｂ）。例えば、参照サンプルの欠陥個数分布Ｄ’（ｓ）は、図１のステップＳＴ３における検証サンプルの欠陥個数分布Ｄ（ｓ）と同様に、欠陥データベース５に格納される。
【００８３】
また、検査対象物又はそれと実質的に同様のものを用いて、半導体デバイスが作製される（ステップＳＴ１２Ａ）。
作製された半導体デバイスの電気的特性が、測定される（ステップＳＴ１２Ｂ）。
そして、その電気的特性の測定結果に基づいて、デバイスの電気的不良マップ（Fail Bit Map）が作成される（ステップＳＴ１２Ｃ）。
【００８４】
尚、半導体デバイスに対するステップＳＴ１２Ａ，ＳＴ１２Ｂ，ＳＴ１２Ｃが実行されてから、検査対象物に対するステップＳＴ１１Ａ，ＳＴ１１Ｂが実行されてもよい。
【００８５】
図９及び図１０を用いて、電気的不良マップについて、説明する。
図９に示されるように、半導体デバイス（チップ）は、１枚のウェハ８に対して、マスク又はテンプレートのパターンを、転写される領域９Ａを変化させて、複数回転写することによって作製される。そのため、検査対象物（参照サンプル）にマスクやテンプレートが選定された場合、電気的不良マップの作成方法は、ウェハが参照サンプルに選定された場合と異なる。マスクやテンプレートが参照サンプルに用いられた場合、ステップＳＴ１２Ｃにおける電気的不良マップは、ウェハ８から得られる電気的不良マップからマスク／テンプレートの電気的不良マップに変換する必要がある。例えば、ウェハ８のおける電気的不良マップは、図２の欠陥検査システム１によって、以下のように、マスク／テンプレートの不良マップに変換される。
【００８６】
ウェハ８は、図２のコンピュータ２によって、マスク／テンプレートによって転写された領域９Ａごとに、分類される。ウェハ８の欠陥Ｄ１，Ｄ２，Ｄ３の位置は、コンピュータ２によって、各領域９内の座標に変換される。そして、それぞれの座標は、コンピュータ２によって重ね合わされる。これによって、マスク／テンプレートにおけるデバイスの電気的不良マップが得られる。
【００８７】
図１０は、マスク又はテンプレートにおける電気的不良マップの一例を示している。領域９は、１枚のマスク／テンプレートに対応する。図１０のようなマスク／テンプレート９における電気的不良マップが作成された後、マスク／テンプレート９が含む欠陥Ｄ１’，Ｄ２’，Ｄ３’の位置（座標）における電気的不良個数の概念が、電気的不良確率分布Ｅ（ｓ）の作成に対して重要になる。
【００８８】
この電気的不良個数の概念として、不良率を考慮して不良個数を算出する方法と、不良率を考慮しないで不良個数を算出する方法とがある。ここで、不良率とは、マスク／テンプレートを１つのウェハに転写した全回数に対するマスク／テンプレート内における同一座標の欠陥による周期的な不良個数の割合を示す。
【００８９】
上述のように、半導体デバイスの製造工程において、同一のマスク／テンプレートのパターンが、１つのウェハ内の複数の領域に対してそれぞれ転写されることによって、実行される。そのため、マスク上及びテンプレート上に欠陥Ｄ１’，Ｄ２’，Ｄ３’が存在すると、図９に示されるように、マスク／テンプレート内の欠陥の座標に応じて、ウェハ８上に周期的に欠陥Ｄ１，Ｄ２，Ｄ３が転写される。但し、周期的に転写された欠陥であっても、パターンがウェハに転写される度に、例えば、ウェハ内の座標や露光装置の露光のばらつきなどに応じて、欠陥の転写性が若干異なる。
【００９０】
それゆえ、マスク／テンプレート９における欠陥の特長／性質は同一であっても、ウェハ８に転写された欠陥の特長／性質は複数の領域９Ａにおいて同一ではなく、例えば、欠陥のサイズのばらつきなど、ウェハ８の座標ごとに欠陥の特長／性質が異なる場合がある。その結果として、欠陥を含むパターンが転写されるごとに、その欠陥に起因する電気的不良が生じる場合と、その欠陥が転写されていても電気的不良が生じない場合とが、１つのウェハ内に存在する。また、マスク／テンプレート９の欠陥Ｄ１’，Ｄ２’，Ｄ３’が、ウェハに転写されない場合もある。
【００９１】
このように、マスク／テンプレートが含む欠陥とウェハに転写される欠陥の違いを考慮するために、不良率の概念が、電気的不良確率の算出に導入される。
【００９２】
例えば、図１０に示されるマスク／テンプレート９内の欠陥Ｄ１’の座標に関する不良率が、図９のウェハ８における電気的不良マップを用いて算出される。
【００９３】
１つのウェハ８は、マスク／テンプレートによって転写された領域（以下、転写領域とよぶ）９Ａごとに、分類される。
【００９４】
ウェハ８内における転写領域９Ａの個数が、コンピュータによって、算出される。例えば、図９に示される例では、３０回のパターンの転写が実行されるので、１つのウェハ８において３０個の転写領域９Ａが形成されている。
【００９５】
そして、図９に示される例において、マウェハ８上に周期的に生じる欠陥Ｄ１（図９中の黒丸）の個数は、６個である。それゆえ、マスク／テンプレートの欠陥Ｄ１’に関して、転写領域９の個数が３０個、ウェハ上に転写された欠陥Ｄ１の個数は６個であるので、欠陥Ｄ１に起因する不良率ＤＲは、（６／３０）×１００＝２０％で示される。
【００９６】
欠陥個数が不良率を考慮して算出される場合、その欠陥個数は（ＤＲ（％）／１００）個で示される。上述の例において、欠陥Ｄ１に関する不良率は２０％なので、マスク／テンプレートの座標における欠陥Ｄ１’の個数は、０．２個とカウントされる。マスク／テンプレート内の欠陥Ｄ２’，Ｄ３’に対しても、欠陥Ｄ１’と同様に、不良率を考慮した欠陥個数を算出できる。
【００９７】
一方、不良率を考慮しない場合には、ウェハ８上に形成された欠陥の個数を考慮せずに、マスク／テンプレート９の座標における欠陥が、単にカウントされる。例えば、不良率を考慮しない場合、マスク／テンプレート９の座標における欠陥Ｄ１’の個数は、１個とカウントされる。
【００９８】
このように電気的不良マップが作成された後、欠陥検査によって取得された欠陥の座標と特長毎の欠陥個数とに基づいて、電気的不良マップの位置情報と不良個数との照合が行われる（ステップＳＴ１３）。これによって、各特長の欠陥個数が集計される。
【００９９】
照合された欠陥情報に基づいて、算出された欠陥個数のうち、欠陥の特長ごとに集計された電気的不良発生欠陥個数の割合が、図４に示されるような電気的不良確率として算出される（ステップＳＴ１４）。尚、不良率に基づいた欠陥個数は、欠陥の位置照合の際に考慮されてもよいし、電気的不良確率を算出する際に考慮されてもよい。
【０１００】
以上のように、電気的不良確率分布Ｅ（ｓ）が算出される。この後、図１のステップＳＴ２からステップＳＴ６の処理が実行される。
【０１０１】
第1の実施形態に係わる欠陥検査方法によれば、欠陥を様々な特徴に分類することが可能となり、より精度の高い電気的不良確率分布Ｅ（ｓ）の作製が可能となる。その結果として、より精度を高く電気的不良欠陥総数を算出することが可能となる。
【０１０２】
そして、電気的不良確率分布を用いて、検査対象物が含む複数の欠陥のうち電気的不良を引き起こす欠陥のみを半導体デバイスの製造歩留まりを低下させる要因として扱うことによって、検査対象物に対する欠陥検査を評価する。これによって、マスクやテンプレートの不要な再作製及び修繕や、製造プロセスの不要な検証を防止でき、半導体デバイスの製造コストの増大を抑制できる。
【０１０３】
（ｄ） まとめ
第１の実施形態の欠陥検査方法において、第１の検査対象物（参照サンプル）を用いて、検査対象物の欠陥の特長／性質に応じて半導体デバイスに生じる電気的不良の確率が算出され、欠陥の特長毎の電気的不良確率分布Ｅ（ｓ）が作成される。例えば、電気的不良確率分布の算出には、図８乃至図１０を用いて説明したように、マスク／テンプレートが含む欠陥の特長とウェハに転写される欠陥の特長との違いを考慮して、不良率の概念が導入される。
【０１０４】
そして、算出された電気的不良確率と第２の検査対象物（検証サンプル）から得られる欠陥個数に基づいて、検証サンプルを用いて作製された半導体デバイスの電気的不良の個数が、算出される。
【０１０５】
半導体デバイスの電気的不良を引き起こす欠陥の個数が、所定の閾値と比較されることによって、検査対象物の適否が判定される。
【０１０６】
以上のように、本実施形態の欠陥検査方法において、検出された欠陥が形成される半導体デバイスの電気的不良を引き起こす欠陥か否かが、判別される。そして、検査対象物が含む複数の欠陥のうち、電気的不良を引き起こさない欠陥は、その欠陥検査の段階において、半導体デバイスの製造歩留まりの低下させる可能性が低いので、検査対象物の使用の適否の判定から除外する。そして、電気的不良を引き起こす欠陥は半導体デバイスの製造歩留まりを低下させるのは明らかなので、半導体デバイスの電気的不良を引き起こす欠陥は検査対象物の使用の適否の判定に用いられる。
【０１０７】
つまり、欠陥が検査された段階において電気的不良の要因とならない欠陥には対処せずに、半導体デバイスの電気的不良を引き起こす欠陥のみを考慮する。これによって、マスクやテンプレートの使用の判断や、製造プロセス中における不良原因を特定するための時期を、適正化できる。そして、マスク及びテンプレートを作製するための期間及びコストの増大や、半導体製造装置の稼動停止による時間的なロスを、抑制できる。
【０１０８】
したがって、第１の実施形態の欠陥検査方法によれば、半導体デバイスの製造コストの増大を、抑制できる。
【０１０９】
（２） 第２の実施形態
図１１を参照して、第２の実施形態について、説明する。
【０１１０】
上述の欠陥検査方法に基づいて、検査対象物を用いて作製された半導体デバイスの歩留まりを評価することも、可能である。
【０１１１】
図１を用いて説明した欠陥検査方法は、その検査対象物の検査結果から、その検査対象物を用いて作製された半導体デバイスが電気的不良を引き起こす個数（確率）を算出する。そのため、半導体デバイスが含むリダンダンシによって救済可能な箇所に関して、電気的不良発生欠陥総数を考慮することによって、半導体デバイスの製造歩留まりを予測できる。予測された半導体デバイスの製造歩留まりを考慮して、検査対象物の使用の適否を判定できる。
【０１１２】
図１１は、第２の実施形態の欠陥検査における製造歩留まりの評価方法のフローチャートを示している。
【０１１３】
図１１に示されるように、電気的不良発生欠陥総数が算出された後、半導体デバイスのリダンダンシを考慮して半導体デバイスの製造歩留まりが予測される。（ステップＳＴ６Ａ）。そして、予測された半導体デバイスの歩留まりを考慮して、検査対象物の使用の適否が判定される（ステップＳＴ６Ｂ）。
【０１１４】
例えば、ある検査対象物を用いて作製された半導体デバイスにおいて、リダンダンシによる１チップ内における救済可能個数がＡ個である場合を考える。上述の欠陥検査方法を用いて算出された１チップにおける電気的不良を引き起こす欠陥の総数がＡ個より多い場合、救済可能な個数を超えるので、歩留まりが低下する可能性が高い。
【０１１５】
それゆえ、電気的不良を引き起こす欠陥の個数がリダンダンシによる救済の許容範囲を超える場合、検査対象物としてのマスク／テンプレートの使用を中止する判断や、製造プロセス中の各工程における不良の発生原因を検証する判断が可能となる。
【０１１６】
この一方、上述の欠陥検査方法を用いて算出された１チップにおける電気的不良を引き起こす欠陥の総数がＡ個以下である場合、１チップにおける欠陥の総数は、リダンダンシによる救済の許容範囲内である。そのため、電気的不良を引き起こす欠陥の個数がリダンダンシによる救済の許容範囲以下である場合、半導体デバイスが検査対象物としてのマスク、テンプレート又はウェハを用いて作製されていても、半導体デバイスの歩留まりが低下する可能性は低い。それゆえ、検査されたマスク／テンプレートの使用を継続できる。また、検査されたウェハに基づいて、各製造工程における不良発生要因の検証を実行せずによくなる。
【０１１７】
図１１に示されるように、第２の実施形態の欠陥検査方法において、検査対象物を用いた製造工程における製造歩留まりが、例えば、リダンダンシによって救済可能な個数を考慮して、予測される。
【０１１８】
これによって、マスクやテンプレートの使用の適否の判断や、各製造工程中にウェハに生じる不良発生要因を特定するタイミングの設定を、適正化できる。この結果として、マスク及びテンプレートの再作製及び修理のコスト／時間の削減、不良発生要因の特定に要する時間の削減が、可能となる。
【０１１９】
したがって、第２の実施形態によれば、半導体デバイスの製造歩留まりを評価でき、第１の実施形態に係る欠陥検査方法と同様に、半導体デバイスの製造コストの増大を抑制できる。
【０１２０】
（３） 第３の実施形態
図１２を用いて、第３の実施形態について、説明する。本実施形態において、図１又は図２の欠陥検査方法を実行する欠陥検査装置について述べる。
【０１２１】
図１２は、本実施形態の欠陥検査装置３Ａの構成を模式的に示したブロック図である。図１２に示される欠陥検査装置３Ａは、図１又は図１１に示される処理を実行する。
【０１２２】
図１２の欠陥検査装置３Ａは、制御部３１、検査部３８及び記憶部３９を含んでいる。
【０１２３】
制御部３１、検査部３８及び記憶部３９は、互いに接続されている。検査部３８は、欠陥検査部３２、欠陥個数分布作成部３３、電気的不良数計算部３４、電気的不良数出力部３５、及び、適否判定部３６を含んでいる。記憶部３９は、電気的不良確率分布記憶部４及び欠陥データベース５を含んでいる。
【０１２４】
制御部３１は、装置３Ａ全体の動作状況を管理する。制御部３１は、検査部３８内の各構成３２，３３，３４，３５，３６の動作及び記憶部３９内の各構成４，５の動作を制御する。
【０１２５】
電気的不良確率分布記憶部４は、電気的不良確率分布Ｅ（ｓ）を記憶している。電気的不良確率分布Ｅ（ｓ）は、第１及び第２の実施形態と同様に、検査対象物の欠陥の特長毎に算出された値である。電気的不良確率分布Ｅ（ｓ）は、第１及び第２の実施形態と同様に、検査部３８によって演算された値や過去の検査結果から得られた値に基づいて、あらかじめ作成されている。
【０１２６】
欠陥検査部３２は、例えば、マスク、テンプレート又はウェハなどの検査対象物が投入され、それらの検査対象物が含んでいる欠陥を検査する。欠陥検査部３２は、例えば、製造工程に使用中の検査対象物（検証サンプル）が含んでいる欠陥や、電気的不良確率分布Ｅ（ｓ）を作成するための検査対象物（参照サンプル）が含んでいる欠陥を検査する。欠陥検査部３２は、制御部３１の制御によって、検査対象物の検査結果を欠陥データベース５内に格納する。
【０１２７】
欠陥個数分布作成部３３は、制御部３１の制御によって、欠陥データベース５から欠陥検査のデータを読み出す。そして、欠陥個数分布作成部３３は、検査対象物から検出された欠陥を特長毎に分類し、検査対象物における欠陥の分布を作成する。これによって、欠陥個数分布作成部３３は、特長毎の欠陥個数分布Ｄ（ｓ）を算出する。
【０１２８】
電気的不良数計算部３４は、制御部３１の制御によって、欠陥個数分布Ｄ（ｓ）が作成された検査対象物に対応する電気的不良確率分布Ｅ（ｓ）を、電気的不良確率分布記憶部４から読み出す。そして、電気的不良数計算部３４は、制御部３１の制御によって、作成された欠陥個数分布Ｄ（ｓ）と読み出された電気的不良確率分布Ｅ（ｓ）との積を、計算する。これによって、１つのウェハ内における検査対象物を用いて作製された半導体デバイスの電気的不良発生欠陥個数が算出される。尚、電気的不良数計算部３４は、分類された特徴ごとに、欠陥個数分布Ｄ（ｓ）と電気的不良分布Ｅ（ｓ）との積を計算する。
【０１２９】
そして、電気的不良数計算部３４は、特長毎の電気的不良発生欠陥個数を積算することによって、電気的不良発生欠陥総数を算出する。
【０１３０】
電気的不良数出力部３５は、電気的不良数計算部３４の演算結果を取得して、その取得した値を適否判定部３６に出力する。
【０１３１】
適否判定部３６は、電気的不良発生欠陥総数に基づいて、検査対象物の良否、或いは、検査対象物を用いて作製された半導体デバイスの製造歩留まりの良否を判定する。
【０１３２】
例えば、制御部３１は、電気的不良発生欠陥総数に対する所定の閾値を、あらかじめ設定している。その閾値に基づいて、適否判定部３６は、製造工程及び製造歩留まりの良否を判定する。
【０１３３】
例えば、チップのリダンダンシの個数が、良否を判定するための閾値として用いられる場合、リダンダンシの個数をしきい値に設定することによって、半導体デバイスの歩留まりを考慮して、検査対象物の良否を判定できる。
【０１３４】
適否判定部３６の判定結果は、欠陥検査装置３Ａの外部に出力される。この判定結果に基づいて、検査対象物に対する欠陥検査が評価される。これによって、検査対象物の使用及び検査対象物に対する製造プロセスの使用の継続、検査対象物としてのマスク／テンプレートの再作製、検査対象物としてのウェハに対する製造プロセスの検証などが、判断が実行される。
【０１３５】
以上のように、本実施形態の欠陥検査装置３Ａは検査対象物を用いて形成された半導体デバイスにおける電気的不良確率及び電気的不良を引き起こす欠陥の個数を算出し、その算出結果に基づいて、検査対象物に対する検査結果を判定する。
【０１３６】
これによって、第１及び第２の実施形態と同様に、マスクやテンプレートの再作製コスト／作製時間を削減できる。また、製造工程中の不良発生要因を検証するタイミングを適正化でき、不良発生要因の特定に要する時間も削減できる。
【０１３７】
尚、図２の欠陥検査システムの欠陥検査装置３が、図１１の構成を有していてもよい。
【０１３８】
したがって、第３の実施形態の欠陥検査装置によれば、半導体デバイスの製造コストの増大を抑制できる。
【０１３９】
（４） 変形例
図１３を用いて、第１及び第２の実施形態の欠陥検査方法の変形例について、説明する。
【０１４０】
図１３に示されるように、第１及び第２の実施形態の欠陥検査方法は、記録媒体６Ａに記憶されたプログラム６Ｂとして実行されてもよい。記録媒体６Ａは、例えば、光ディスク（ＣＤ）、磁気ディスク（ＨＤＤ）、半導体メモリ（フラッシュメモリ）である。但し、プログラム７は、外部のサーバーや記憶装置から、有線又は無線回線を介して、コンピュータ２又は欠陥検査装置３に提供されてもよい。また、プログラム６Ｂは、コンピュータ２内部の記憶部２３に記憶されていてもよい。
【０１４１】
コンピュータ２は、記録媒体６Ａからプログラム６Ｂを読み出し、そのプログラム６Ｂを実行する。
【０１４２】
欠陥検査プログラム６Ｂは、例えば、図１に示される各ステップＳＴ１〜ＳＴ６に対応する複数のプログラムコード、図１１に示される各ステップＳＴ１〜ＳＴ６Ｂに対応する複数のプログラムコード、又は、図８に示される各ステップＳＴ１０〜ＳＴ１４に対応する複数のプログラムコードを含んでいる。
【０１４３】
コンピュータ２は、記録媒体６の欠陥検査プログラム７に記述されたプログラムコードに基づいて、外部の欠陥検査装置３を動作させ、且つ、検査結果に対する演算処理を実行する。
【０１４４】
尚、図１３に示されるように、マスクやテンプレートの製造装置（以下では、マスク／テンプレート製造装置とよぶ）７やＣＶＤ装置やエッチング装置などの半導体デバイス製造装置８に対して、第１乃至第３の実施形態から得られた欠陥検査の結果を反映し、半導体デバイスの製造条件の適正化や、マスク／テンプレートのパターン設計の適正化に、利用してもよい。
【０１４５】
以上のように、第１及び第２の実施形態と同様に、電気的不良確率分布と検出された欠陥数とに基づいて、検査対象物に対する欠陥検査が評価される。
したがって、本実施形態の変形例のように、第１及び第２の実施形態で述べられた欠陥検査方法がプログラムとして実行された場合においても、半導体デバイスの製造コストの増大が抑制される。
【０１４６】
（５） 適用例
図１４を用いて、第１及び第２実施形態の欠陥検査方法、又は、第３の実施形態の欠陥検査装置の適用例について、説明する。
【０１４７】
上述のように、製造工程中に用いられるマスク、テンプレート又はウェハが、欠陥検査の検査対象物となる。それゆえ、本実施形態の欠陥検査方法及びその装置は、マスク／テンプレートが作製されてから半導体デバイスが出荷されるまでの期間中に適用される。
【０１４８】
例えば、図１４に示されるように、設計された回路に基づいて、マスクやテンプレートが作製される（ステップＳＴ１０１）。
【０１４９】
また、作製されたマスク／テンプレート又はテストパターンを参照サンプルに用いて、電気的不良確率分布Ｅ（ｓ）が作成される（ステップＳＴ２０１）。
【０１５０】
作製されたマスク／テンプレートのパターンが、導電膜又は絶縁膜が堆積されたウェハ表面に転写される。転写されたパターンに基づいて、導電膜又は絶縁膜が加工され、設計された回路に対応する半導体デバイスが、作製される（ステップＳＴ１０２）。
【０１５１】
作製された半導体デバイスは、出荷される（ステップＳＴ１０３）。
【０１５２】
そして、デバイスの作製と出荷とにおける所定の使用期間（サイクル）が経過した後、半導体デバイスの作製に用いられたウェハ、マスク又はテンプレートのうち少なくとも１つが、検査対象物（検証サンプル）として、欠陥検査システム又は欠陥検査装置に投入される（ステップＳＴ３０１）。
【０１５３】
検査対象物の欠陥が検査される（ステップＳＴ２０２）。
上述の実施形態のように、検査対象物は、検査対象物が含んでいる欠陥と電気的不良確率とを用いて評価される。検出された欠陥が半導体デバイスの電気的不良を引き起こす欠陥か否か検証される。そして、検査対象物が含む電気的不良を引き起こす欠陥の個数が、カウントされる。
【０１５４】
電気的不良を引き起こす欠陥の個数に基づいて、検査対象物の使用の適否が、判定される（ステップＳＴ２０３）。
【０１５５】
検査対象物に対する判定によって、マスク／テンプレートが含む欠陥、又は、製造プロセスによって形成される欠陥が、半導体デバイスの製造歩留まりを低下させないと判断された場合、検査対象物及び検査対象物に用いられているプロセス条件が、継続的に使用される。
【０１５６】
検査対象物に対する判定によって、マスク／テンプレートが含む欠陥、現在の製造プロセスの条件、或いは、製造装置自体が、半導体デバイスの製造歩留まりを低下させる、または、それらによって近い時期に製造歩留まりが低下する恐れがあると判断された場合、マスク／テンプレートの再作製又は修理、プロセス条件の検証が実行される（ステップＳＴ２０４）。これによって、マスク／テンプレートの再作製又は修復や、プロセス条件の適正化が行われる。
【０１５７】
以上のように、上述の実施形態の欠陥検査方法及び欠陥検査装置は、半導体デバイスの製造工程に適用できる。これによって、半導体デバイスの製造コストの増大が抑制される。
【０１５８】
［その他］
上述の各実施形態において、検査対象物に対する欠陥の検査及び評価の処理の順序は、処理が可能な範囲で、前後が入れ替わってもよい。また、処理が可能な範囲内で、適宜組み合わせてもよい。
【０１５９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１６０】
１：欠陥検査システム、２：コンピュータ、３，３Ａ：欠陥検査装置、５：欠陥データベース、４：電気的不良確率分布記憶部、３２：欠陥検査部、３３：欠陥分布作成部、３４：電気的不良個数計算部、３５：電気的不良個数出力部、３６：適否判定部。
【特許請求の範囲】
【請求項１】
ウェハ、マスク及びテンプレートのうち少なくとも１つの第１の検査対象物において、前記第１の検査対象物が欠陥を含むか否か検査するステップと、
前記第１の検査対象物から検出された欠陥を特長毎に分類し、前記欠陥の特長毎に欠陥の個数を算出するステップと、
ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップと、
前記不良マップと前記検査対象物の欠陥の位置とを照合し、前記欠陥の特長毎に前記半導体デバイスの電気的不良確率を算出するステップと、
前記電気的不良確率を用いて、欠陥を含む第２の検査対象物の使用の適否を判定するステップと、
を具備することを特徴とする欠陥検査方法。
【請求項２】
前記第２の検査対象物の使用の適否を判定するステップは、
前記半導体デバイスの製造工程において用いられているウェハ、マスク及びテンプレートのうち少なくとも１つの前記第２の検査対象物が、欠陥を含むか否か検査し、
前記第２の検査対象が含んでいる欠陥を、欠陥の特長毎に分類し、
前記欠陥の特長毎に前記欠陥の個数を算出し、
前記電気的不良確率と前記欠陥の個数とによって、前記欠陥の特長毎における電気的不良を引き起こす欠陥の個数を算出し、
前記第２の検査対象物が含んでいる電気的不良を引き起こす欠陥の総数を算出し、
判定値と前記電気的不良を引き起こす欠陥の総数とを比較して、前記第２の検査対象物の適否を判定する、ことを含む、
ことを特徴とする請求項１に記載の欠陥検査方法。
【請求項３】
前記半導体デバイスが含むリダンダンシ数に基づいて、前記半導体デバイスの製造歩留まりを予測するステップを、さらに具備することを特徴とする請求項１又は２に記載の欠陥検査方法。
【請求項４】
前記欠陥の特長は、欠陥のサイズ、黒又は白欠陥、欠陥の形成位置、欠陥が形成されたパターンの密度、欠陥箇所と参照箇所との差信号の中から選択される少なくとも１つであることを特徴とする請求項１乃至３のいずれか１項に記載の欠陥検査方法
【請求項５】
検査対象物が含む欠陥によって生じる半導体デバイスの電気的不良確率を記憶している記憶部と、
前記検査対象物が含む欠陥を検査する欠陥検査部と、
前記検査結果に基づいて、前記欠陥の特長毎の欠陥個数分布を作成する欠陥検査分布作成部と、
前記電気的不良確率と前記欠陥個数分布とに基づいて、前記半導体デバイスにおける電気的不良を引き起こす欠陥の個数を算出する電気的不良数計算部と、
前記電気的不良を引き起こす欠陥の個数に基づいて、前記検査対象物の適否を判定する判定部と、
を具備することを特徴とする欠陥検査装置。
【請求項１】
ウェハ、マスク及びテンプレートのうち少なくとも１つの第１の検査対象物において、前記第１の検査対象物が欠陥を含むか否か検査するステップと、
前記第１の検査対象物から検出された欠陥を特長毎に分類し、前記欠陥の特長毎に欠陥の個数を算出するステップと、
ウェハ上の半導体デバイスの電気的特性を測定し、ウェハ上における半導体デバイスの不良マップを作成するステップと、
前記不良マップと前記検査対象物の欠陥の位置とを照合し、前記欠陥の特長毎に前記半導体デバイスの電気的不良確率を算出するステップと、
前記電気的不良確率を用いて、欠陥を含む第２の検査対象物の使用の適否を判定するステップと、
を具備することを特徴とする欠陥検査方法。
【請求項２】
前記第２の検査対象物の使用の適否を判定するステップは、
前記半導体デバイスの製造工程において用いられているウェハ、マスク及びテンプレートのうち少なくとも１つの前記第２の検査対象物が、欠陥を含むか否か検査し、
前記第２の検査対象が含んでいる欠陥を、欠陥の特長毎に分類し、
前記欠陥の特長毎に前記欠陥の個数を算出し、
前記電気的不良確率と前記欠陥の個数とによって、前記欠陥の特長毎における電気的不良を引き起こす欠陥の個数を算出し、
前記第２の検査対象物が含んでいる電気的不良を引き起こす欠陥の総数を算出し、
判定値と前記電気的不良を引き起こす欠陥の総数とを比較して、前記第２の検査対象物の適否を判定する、ことを含む、
ことを特徴とする請求項１に記載の欠陥検査方法。
【請求項３】
前記半導体デバイスが含むリダンダンシ数に基づいて、前記半導体デバイスの製造歩留まりを予測するステップを、さらに具備することを特徴とする請求項１又は２に記載の欠陥検査方法。
【請求項４】
前記欠陥の特長は、欠陥のサイズ、黒又は白欠陥、欠陥の形成位置、欠陥が形成されたパターンの密度、欠陥箇所と参照箇所との差信号の中から選択される少なくとも１つであることを特徴とする請求項１乃至３のいずれか１項に記載の欠陥検査方法
【請求項５】
検査対象物が含む欠陥によって生じる半導体デバイスの電気的不良確率を記憶している記憶部と、
前記検査対象物が含む欠陥を検査する欠陥検査部と、
前記検査結果に基づいて、前記欠陥の特長毎の欠陥個数分布を作成する欠陥検査分布作成部と、
前記電気的不良確率と前記欠陥個数分布とに基づいて、前記半導体デバイスにおける電気的不良を引き起こす欠陥の個数を算出する電気的不良数計算部と、
前記電気的不良を引き起こす欠陥の個数に基づいて、前記検査対象物の適否を判定する判定部と、
を具備することを特徴とする欠陥検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１７５０８０（Ｐ２０１２−１７５０８０Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３８８４４（Ｐ２０１１−３８８４４）
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]