歪補償回路、及び歪補償回路の制御方法
【課題】増幅器で生じる歪みを補償する回路において入力信号が急激に変化したときの補償の劣化を低減する。
【解決手段】歪補償回路は、入力信号を増幅して出力信号として出力する増幅部と、前記出力信号を帰還信号として帰還させる帰還部と、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力するプレディストーション部と、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタと、前記帰還信号のレベルが所定幅よりも大きく変化した場合に前記帯域制限フィルタを前記線路上に挿入する比較制御部と、を有する。
【解決手段】歪補償回路は、入力信号を増幅して出力信号として出力する増幅部と、前記出力信号を帰還信号として帰還させる帰還部と、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力するプレディストーション部と、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタと、前記帰還信号のレベルが所定幅よりも大きく変化した場合に前記帯域制限フィルタを前記線路上に挿入する比較制御部と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅部で生じる信号の歪を補償する技術に関する。
【背景技術】
【０００２】
一般に、無線通信装置や音響装置には、入力信号を増幅して出力信号として出力する増幅部が設けられる。この増幅部内の素子や部品の特性、熱や振動の発生などの要因により出力信号に歪が生じる。
【０００３】
出力信号に歪が生じると、信号品質が劣化する。増幅部の出力信号の歪を補償するために歪補償回路が用いられることがある。
【０００４】
歪補償の方式としては、フィードバック方式、フィードフォワード方式、プレディスト―ション方式などがある。
【０００５】
これらの方式のうち、プレディスト―ション方式は、入力信号から、その入力信号に応じて増幅器で生じる歪みを求め、その歪みを打ち消すだけの歪み（逆歪み）を入力信号に予め与えておく方式である。一般には、更に出力信号をフィードバックし、その出力信号を元に、入力信号に与える逆歪みに修正を加える。デジタルプレディストーション方式（ＤＰＤ:Digital PreDistortion方式）ではデジタル処理によって入力信号に逆歪みが付加される。
【０００６】
図７は、ＤＰＤ方式を採用する歪補償回路の一般的な構成を示す図である。同図を参照すると、歪補償回路は、ＤＰＤ部１１、増幅部２１および帰還部３１を有する。
【０００７】
増幅部は、Ｄ／Ａ変換部２１１、周波数アップコンバート部２１２および増幅器２１３を有し、帰還部３１は、分配部３１１、周波数ダウンコンバート部３１２およびＡ／Ｄ変換部３１３を有する。
【０００８】
ＤＰＤ部１１は、ベースバンドのデジタル信号である入力信号を受信し、その入力信号に逆歪みを付加してＤ／Ａ変換部へ出力する。より詳しくは後述する。
【０００９】
Ｄ／Ａ変換部２１１は、ＤＰＤ部１１からのデジタルベースバンド信号をアナログ信号に変換して周波数アップコンバート部２１２へ出力する。
【００１０】
周波数アップコンバート部２１２は、Ｄ／Ａ変換部２１１からのアナログ信号の周波数をアップコンバートし、得られた高周波のアナログ信号を増幅器２１３へ出力する。
【００１１】
増幅器２１３は、Ｄ／Ａ変換部２１１からの高周波のアナログ信号を増幅して分配部３１１へ出力する。
【００１２】
分配部３１１は、増幅器２１３からのアナログ信号をアンテナ（不図示）と、周波数ダウンコンバート部３１２とに分配する。
【００１３】
周波数ダウンコンバート部３１２は、分配部３１１からのアナログ信号の周波数をダウンコンバートし、得られたベースバンドのアナログ信号をＡ／Ｄ変換部３１３へ出力する。
【００１４】
Ａ／Ｄ変換部３１３は、分配部３１１からのベースバンドのアナログ信号をデジタルベースバンド信号に変換し、フィードバック信号としてＤＰＤ部１１へ出力する。
【００１５】
ＤＰＤ部１１は、入力信号とフィードバック信号から補償係数を求め、その補償係数に応じたデジタル処理により入力信号に逆歪みを付加する。補償係数は、入力信号に付加すべき増幅器２１３の逆歪みを表す情報である。ＤＰＤ部１１は補償係数を設定した多項式によって入力信号を処理することにより、入力信号に逆歪みを付加する。
【００１６】
プレディスト―ション方式に関する技術として、特許文献１に記載された回路は、アップコンバート部（２１２）への入力前のフィードバック信号と、アップコンバート部（２１２）およびＡ／Ｄ変換部（２１３）から出力されたフィードバック信号とを取得する。そして、歪補償回路は、これらの信号の出力レベルを比較し、アップコンバート部およびＡ／Ｄ変換部で生じた出力レベルの変動を解析して、その変動分を補償している。
【００１７】
特許文献２に記載された歪補償回路は、プレディスト―ション方式を用いて増幅部内で生じた歪を補償すると同時に、プレディスト―ション方式で補正できない、増幅部外で生じる歪を解析して補償している。
【００１８】
また、プレディスト―ション方式では、入力信号の変動が大きいほど、補償係数が収束するまでに時間がかかる。特許文献３に記載されたプレディスト―タは、特殊な多項式を使用することにより、各補償係数が収束する時間を短縮している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００７−１１１０３９７号公報
【特許文献２】特開２００７−３００２７２号公報
【特許文献３】特開２００９−１１１９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
前述したように、図７に示した回路のＤＰＤ部は、入力信号およびフィードバック信号から逆歪みを求め、それを入力信号に付加して増幅部に出力している。このフィードバック信号は、増幅部の出力信号を帰還した信号なので、フィードバック信号の位相は、入力信号に対してある程度、遅延している。
【００２１】
ＤＰＤ部で入力信号に付加される逆歪みは、遅延したフィードバック信号から求めたものなので、入力信号が急激に変化した場合、ＤＰＤ部は、その時点の入力信号とは大きく異なる値の入力信号を増幅した出力信号から求めた逆歪みを、その時点の入力信号に付加することになる。このことにより、入力信号に付加する逆歪みに所望帯域外における瞬時的な劣化が発生してしまう。
【００２２】
特許文献１〜３に記載された回路でも、ＤＰＤ部への入力信号が急激に変化する場合が想定されていないため、やはり入力信号が急激に変化した場合に増幅部で生じる歪みを良好に補償することができない。
【００２３】
本発明の目的は、増幅器で生じる歪みを補償する回路において入力信号が急激に変化したときの補償の劣化を低減する技術を提供することである。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明の歪補償回路は、入力信号を増幅して出力信号として出力する増幅部と、前記出力信号を帰還信号として帰還させる帰還部と、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力するプレディストーション部と、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタと、前記帰還信号のレベルが所定幅よりも大きく変化した場合に前記帯域制限フィルタを前記線路上に挿入する比較制御部と、を有する。
【００２５】
本発明の歪補償回路の制御方法は、増幅部が、入力信号を増幅して出力信号として出力し、帰還部が、前記出力信号を帰還信号として帰還させ、プレディストーション部が、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力し、比較制御部が、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタを、前記帰還信号のレベルが所定幅よりも大きく変化した場合に該線路上に挿入する、歪補償回路の制御方法である。
【発明の効果】
【００２６】
本発明によれば、歪補償回路は、帰還信号のレベルが所定幅以上に変化したのであれば、増幅部からの出力信号が送信される線路上に、帯域制限フィルタを挿入するので、所定幅以上に変化したときに、帯域制限フィルタで取り除かれた周波数成分において生じる歪が除去されて、出力信号の劣化を防止できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態の歪補償回路の一構成例を示すブロック図である。
【図２】本発明の実施形態のＤＰＤ部の一構成例を示すブロック図である。
【図３】本発明の実施形態の比較制御部の一構成例を示すブロック図である。
【図４】本発明の実施形態の送信電力差と、フィルタ切替時間との間の関係を示す図である。
【図５】本発明の実施形態の比較制御部の動作を示すフローチャートである。
【図６】本発明の変形例の歪補償回路の一構成例を示すブロック図である。
【図７】（ａ）入力信号と出力信号との出力レベルの関係を示す図である。（ｂ）一般的な歪補償回路の構成を示すブロック図である。
【発明を実施するための形態】
【００２８】
本発明を実施するための実施の形態について図面を参照して説明する。図１は、本実施形態の歪補償回路１の一構成例を示すブロック図である。歪補償回路１は、増幅部から出力された出力信号の歪を補償する回路である。同図を参照すると、歪補償回路１は、ＤＰＤ部１０、増幅部２０、帰還部３０、比較制御部４０およびフィルタリング部５０を有する。
【００２９】
ＤＰＤ部１０には、デジタルベースバンド信号と、デジタル帰還信号とが入力される。デジタルベースバンド信号を生成してＤＰＤ部１０に入力する回路は、図１では省略されている。デジタル帰還信号は、増幅部の出力信号のうち、帰還部３０により正帰還された信号であり、帰還部３０によりＤＰＤ部１０に入力される。
【００３０】
ＤＰＤ部１０は、プレディスト―ション方式を使用して、増幅部で生じる歪みを取得し、その歪を打ち消す逆歪みをデジタルベースバンド信号に付加して増幅部２０へ出力する。
【００３１】
例えば、ＤＰＤ部１０は、デジタルベースバンド信号を所定時間だけ遅延させ、デジタルベースバンド信号とデジタル帰還信号とを同期させる。デジタル帰還信号は、デジタルベースバンド信号が増幅部を介して帰還した信号であり、デジタル帰還信号の位相は、デジタルベースバンド信号に対し、遅延しているためである。
【００３２】
そして、ＤＰＤ部１０は、同期させたデジタルベースバンド信号とデジタル帰還信号とのそれぞれの出力レベルを比較する。ＤＰＤ部１０は、比較結果から、デジタルベースバンド信号に対する、デジタル帰還信号の歪みを求める。そして、ＤＰＤ部１０は、その歪みを打ち消す逆歪みを、デジタルベースバンド信号に付加する。
【００３３】
増幅部２０は、ＤＰＤ部１０により逆歪みが付加されたデジタルベースバンド信号を増幅して、帰還部３０へ出力する。増幅部２０への入力信号、すなわちデジタルベースバンド信号には、ＤＰＤ部１０により予め逆ひずみが付加されているので、増幅部２０から、歪みが打ち消された出力信号が出力される。
【００３４】
増幅部２０について詳細に説明する。増幅部２０は、Ｄ／Ａ変換部２０１、周波数アップコンバート部２０２および増幅器２０３を有する。
【００３５】
Ｄ／Ａ変換部２０１は、ＤＰＤ部１０により逆歪みが付加されたデジタルベースバンド信号をアナログ信号に変換し、変換した信号をアナログベースバンド信号として周波数アップコンバート部２０２へ出力する。
【００３６】
周波数アップコンバート部２０２は、Ｄ／Ａ変換部２０１からのアナログベースバンド信号の周波数を、送信用の高周波数に変換する。周波数アップコンバート部２０２は、アナログベースバンド信号の周波数を変換した後、帯域制限を行って、送信周波数帯域の信号のみを選択し、送信アナログ信号として増幅器２０３へ出力する。
【００３７】
増幅器２０３は、周波数アップコンバート部２０２からの送信アナログ信号を増幅して帰還部３０へ出力する。
【００３８】
帰還部３０は、増幅部２０により増幅された送信アナログ信号をフィルタリング部５０と、ＤＰＤ部１０および比較制御部４０とに分配する。
【００３９】
帰還部３０について詳細に説明する。帰還部３０は、分配部３０１、周波数ダウンコンバート部３０２およびＡ／Ｄ変換部３０３を有する。
【００４０】
分配部３０１は、増幅部２０により増幅された送信アナログ信号をフィルタリング部５０および周波数ダウンコンバート部３０２に分配する。
【００４１】
周波数ダウンコンバート部３０２は、分配部３０１からの送信アナログ信号の周波数を、ベースバンド信号の周波数に変換し、変換した信号をアナログ帰還信号としてＡ／Ｄ変換部３０３に正帰還させる。
【００４２】
Ａ／Ｄ変換部３０３は、周波数ダウンコンバート部３０２からのアナログ帰還信号をデジタル信号に変換し、変換した信号をデジタル帰還信号としてＤＰＤ部１０および比較制御部４０へ出力する。
【００４３】
比較制御部４０は、Ａ／Ｄ変換部３０３からのデジタルベースバンド信号の所定期間内のレベルの変化を取得し、その変化が所定幅以上であるか否かを判断する。
【００４４】
本実施形態では、比較制御部４０は、デジタル帰還信号の振幅を周期的に取得する。比較制御部４０は、取得した前回値および今回値を比較し、振幅の差が所定幅以上であれば、デジタルベースバンド信号のレベルの変化が所定幅以上であると判断する。
【００４５】
変化が所定幅以上であれば、比較制御部４０は、その変化した幅に応じた期間だけ、フィルタリング部５０に切替スイッチ制御信号を出力する。切替スイッチ制御信号は、アナログ送信信号に帯域制限フィルタを通過させることをフィルタリング部５０に指示する信号である。
【００４６】
フィルタリング部５０は、比較制御部４０からの切替スイッチ制御信号に従って、送信アナログ信号に帯域制限フィルタを通過させる。帯域制限フィルタを通過させることにより、送信アナログ信号のうち、アナログベースバンド信号の周波数帯域外で生じた歪みが除去される。
【００４７】
フィルタリング部５０について詳細に説明する。フィルタリング部５０は、スイッチ制御部５０１、遅延部５０２および帯域制限フィルタ５０３と、スイッチＳＷ１、ＳＷ２およびＳＷ３とを有する。
【００４８】
遅延部５０２、帯域制限フィルタ５０３、スイッチＳＷ１、ＳＷ２およびＳＷ３は、それぞれ入力端子および出力端子を有する。
【００４９】
スイッチＳＷ１の入力端子は、遅延部５０２の出力端子と、スイッチＳＷ３の入力端子とに接続されている。スイッチＳＷ１の出力端子は、帯域制限フィルタ５０３の入力端子に接続されている。
【００５０】
スイッチＳＷ２の入力端子は、帯域制限フィルタ５０３の出力端子に接続されている。スイッチＳＷ２の出力端子は、スイッチＳＷ３の出力端子に接続されている。
【００５１】
スイッチ制御部５０１は、比較制御部４０から切替スイッチ制御信号が出力されている間だけ、アナログ送信信号が帯域制限フィルタ５０３を通過するように、スイッチＳＷ１〜ＳＷ３を制御する。
【００５２】
具体的には、スイッチ制御部５０１は、切替スイッチ制御信号が出力されている間、スイッチＳＷ１およびＳＷ２をオンにし、ＳＷ３をオフにする。切替スイッチ制御信号が出力されていなければ、スイッチ制御部５０１は、スイッチＳＷ１およびＳＷ２をオフにし、ＳＷ３をオンにする。
【００５３】
遅延部５０２は、帰還部３０からの送信アナログ信号について、比較制御部４０で発生する遅延時間だけ、遅延させてスイッチＳＷ１へ出力する。
【００５４】
比較制御部４０は、前述したように、デジタルベースバンド信号のレベルの変化が所定幅以上であるか否かを判断しているが、デジタル帰還信号が比較制御部４０に入力されてから、比較制御部４０が切替スイッチ制御信号を出力するまでに、ある程度の時間がかかる。しかし、この比較制御部４０で生じる遅延は、遅延部５０２を設けることにより補償される。
【００５５】
帯域制限フィルタ５０３は、アナログベースバンド信号の周波数帯域以外の帯域を除去するフィルタである。
【００５６】
スイッチＳＷ３の出力端子から出力されるアナログ送信信号は、アンテナへ出力される。図１では、アンテナは省略されている。
【００５７】
図２を参照して、ＤＰＤ部１０について詳細に説明する。同図は、ＤＰＤ部１０の一構成例を示すブロック図である。
【００５８】
ＤＰＤ部１０は、遅延部１０１、歪検出部１０２および制御部１０３を有する。遅延部１０１は、デジタルベースバンド信号とデジタル帰還信号とが同期するように、デジタルベースバンド信号の位相を遅延させて歪検出部１０２へ出力する。
【００５９】
歪検出部１０２は、遅延部１０１により遅延されたデジタルベースバンド信号と、Ａ／Ｄ変換部３０３により出力されたデジタル帰還信号との各レベルを比較し、これらの差分を制御部１０３へ出力する。
【００６０】
制御部１０３は、歪検出部１０２が検出した各レベルに対応する差分から、それらの差分と逆の振幅から構成される逆歪みを取得し、その逆歪みをデジタルベースバンド信号に付加する。
【００６１】
例えば、制御部１０３は、ルックアップテーブルＬＵＴを有し、このテーブルに、入出力信号のレベルの差分と、補償係数とを対応付けて予め記憶しておく。そして、制御部１０３は、歪検出部１０２により出力された差分と対応する補償係数をルックアップテーブルＬＵＴから読み出し、読み出した補償係数を設定した多項式に、デジタルベースバンド信号のレベルを代入する。代入の結果、逆歪みが付加されたデジタルベースバンド信号が得られる。
【００６２】
制御部１０３は、逆歪みを付加したデジタルベースバンド信号をＤ／Ａ変換部２０１へ出力する。
【００６３】
図３を参照して、比較制御部４０について詳細に説明する。同図は、比較制御部４０の一構成例を示すブロック図である。
【００６４】
比較制御部４０は、送信電力レジスタ部４０１および４０２と、フィルタ切替時間設定テーブル４０３と、比較判定部４０４とを有する。
【００６５】
送信電力レジスタ部４０１は、デジタル帰還信号のレベルを記憶し、記憶したレベルを一定の周期で更新するとともに、更新前のレベルを送信電力レジスタ部４０１へ送信する。送信電力レジスタ部４０１は、送信電力レジスタ部４０１から送信されたレベルを記憶する。この結果、送信電力レジスタ部４０１にはデジタル帰還信号のレベルの今回値が記憶され、送信電力レジスタ部４０２には前回値が記憶される。
【００６６】
フィルタ切替時間設定テーブル４０３には、デジタル帰還信号のレベルの今回値と前回値との比率に対応付けて、フィルタ切替時間が記憶される。フィルタ切替時間とは、送信アナログ信号に、帯域制限フィルタ５０３を通過させる時間である。
【００６７】
比較判定部４０４は、送信電力レジスタ部４０１および４０２から、デジタル帰還信号のレベルの今回値および前回値を読み出して比較する。比較判定部４０４は、今回値と前回値との差である送信電力差に対応するフィルタ切替時間を、フィルタ切替時間設定テーブル４０３から読み出す。比較判定部４０４は、読み出したフィルタ切替時間の間だけ、切替スイッチ制御信号をスイッチ制御部５０１へ出力する。
【００６８】
図４は、フィルタ切替時間設定テーブル４０３に記載される、送信電力差と、フィルタ切替時間との間の関係を示す図である。本実施形態では、前回値に対する今回値の比率が、送信電力差として算出される。この比率の単位として、デシベル（ｄＢ）が用いられる。
【００６９】
図４において、縦軸は送信電力差であり、横軸はフィルタ切替時間である。本実施形態では、送信アナログ信号に、帯域制限フィルタ５０３を通過させるか否かの閾値を５ｄＢとし、送信電力差が大きいほど、フィルタ切替時間が長くなるように設定する。
【００７０】
送信電力差が大きいほど、補償係数が収束するまでの時間が長くなるためである。
【００７１】
例えば、送信電力差が５ｄＢ以下の場合、フィルタ切替時間は０秒に設定される。送信電力差が５〜９ｄＢの場合、フィルタ切替時間は１０秒に、送信電力差が９〜１５ｄＢの場合、フィルタ切替時間は２０秒に設定される。送信電力差が１５〜３０ｄＢの場合、フィルタ切替時間は３０秒に設定される。
【００７２】
図５を参照して、比較制御部４０の動作について説明する。同図は、比較制御部４０の動作を示すフローチャートである。この動作は、歪補償回路１に電源が投入されたときに開始する。同図を参照すると、比較制御部４０は、Ａ／Ｄ変換部３０３から出力されたデジタル帰還信号のレベルを取得する（ステップＳ１）。
【００７３】
比較制御部４０は、デジタル帰還信号のレベルの今回値と前回値とを比較し、それらの値の差が閾値以上であるか否かを判断する（ステップＳ２）。
【００７４】
差が閾値以上であれば（ステップＳ２：ＹＥＳ）、比較制御部４０は、送信電力差に対応するフィルタ切替時間を、フィルタ切替時間設定テーブル４０３から読み出す（ステップＳ３）。
【００７５】
比較制御部４０は、切替スイッチ制御信号をスイッチ制御部５０１へ出力することにより、読み出したフィルタ切替時間の間だけ、アナログ送信信号に帯域制限フィルタ５０３を通過させるようにスイッチ制御部５０１に指示する（ステップＳ４）。
【００７６】
差が閾値未満である場合（ステップＳ２：ＮＯ）、比較制御部４０は、一定の周期が経過したか否かを判断する（ステップＳ５）。
【００７７】
一定の周期が経過していなければ（ステップＳ５：ＮＯ）、比較制御部４０は、ステップＳ５に戻る。
【００７８】
ステップＳ５において、一定の周期が経過していない場合（ステップＳ５：ＹＥＳ）、またはステップＳ４の後、比較制御部４０は、ステップＳ１に戻る。
【００７９】
なお、本実施形態では、ＤＰＤ部１０のブロック図を図２に例示したが、プレディスト―ション方式で歪みを補償するのであれば、ＤＰＤ部１０の構成は、図２に示した構成に限定されない。
【００８０】
また、本実施形態では、歪補償回路１は、デジタル方式で歪補償を行っているが、ＤＰＤ部１０の代わりに、アナログ方式のプレディスト―タを用いて歪補償を行ってもよい。その場合、Ａ／Ｄ変換部およびＤ／Ａ変換部は不要である。
【００８１】
Ｄ／Ａ変換部の後段の回路は、アナログ回路であるが、これらの回路の一部をデジタル回路に置き換えてもよい。
【００８２】
本実施形態では、フィルタリング部５０の詳細を図１に示したが、送信電力差が閾値以上のときに、アナログ送信信号に帯域制限フィルタ５０３を通過させることが可能であれば、フィルタリング部５０の構成は、図１に示した構成に限定されない。
【００８３】
例えば、スイッチＳＷ１〜３の代わりに、帯域制限フィルタの前段に、１入力２出力スイッチを設け、帯域制限フィルタの後段に２入力１出力スイッチを設ける構成としてもよい。この場合、１入力２出力スイッチの出力端子の一方は、帯域制限フィルタに接続され、他方は、２入力１出力スイッチの入力端子に接続される。２入力１出力スイッチの入力端子の一方は、帯域制限フィルタに接続され、他方は、１入力２出力スイッチの出力端子に接続される。
【００８４】
本実施形態では、比較制御部４０のブロック図を図３に例示したが、送信電力差を取得し、送信電力差が閾値以上のときに切替スイッチ制御信号を出力するのであれば、比較制御部４０の構成は、図３に示した構成に限定されない。
【００８５】
本実施形態では、比較制御部４０は、送信電力差とフィルタ切替時間とを対応付けてフィルタ切替時間設定テーブル４０３に記憶しておく構成としているが、送信電力差に応じてフィルタ切替時間を設定できるのであれば、テーブルに記憶しておく方法以外の方法で、フィルタ切替時間を設定しておいてもよい。
【００８６】
例えば、送信電力差と、フィルタ切替時間との関係を示す関係式を予め定義しておき、その関係式に送信電力差を入力することにより、比較制御部４０がフィルタ切替時間を算出してもよい。
【００８７】
また、送信電力差に応じたフィルタ設定時間を記載したプログラムを比較制御部４０が記憶しておき、そのプログラムを実行する構成とすることもできる。
【００８８】
本実施形態では、比較制御部４０は、送信電力差が大きいほど、フィルタ切替時間を長く設定する構成としている。しかし、送信電力差が閾値以上であれば、送信電力差に関わらず、一定のフィルタ切替時間を設定する構成としてもよい。
【００８９】
本実施形態では、比較制御部４０は、Ａ／Ｄ変換部３０３から出力されたデジタル帰還信号の振幅を周期的に取得している。しかし、比較制御部４０は、帰還信号の振幅を取得できるのであれば、帰還部３０内のいずれのデジタル帰還信号またはアナログ帰還信号の振幅を取得してもよい。
【００９０】
本実施形態では、比較制御部４０は、デジタル帰還信号の振幅の変化量を取得し、その変化量からデジタルベースバンド信号の変化量を取得している。しかし、比較制御部４０は、デジタルベースバンド信号の変化量を直接取得してもよい。例えば、図６に示すように、ＤＰＤ部１０に入力されるデジタルベースバンド信号の振幅を周期的に取得し、周期内の変化量を算出してもよい。
【００９１】
増幅前のデジタルベースバンド信号の変化量の検出は困難ではある。しかし、増幅前のデジタルベースバンド信号は増幅部で遅延が生じる前の信号である。このため、デジタルベースバンド信号の変化量を直接、検出することにより、デジタルベースバンド信号の変動が生じてから、フィルタを切り替えるまでの時間が短くなる。この結果、遅延部５０２で遅延させる時間が短くなるか、あるいは遅延部５０２の挿入が不要となる。
【００９２】
本実施形態では、ベースバンド信号を増幅器への入力信号としているが、ベースバンド信号以外の信号を入力信号としてもよいのは勿論である。本実施形態では、無銭通信装置内に設ける歪補償回路に、本発明を適用しているが、増幅器を有する装置であれば、音響装置など、無銭通信装置以外の装置に本発明を適用することもできる。
【００９３】
本実施形態では、図５に示したフローチャートを比較制御部４０の部品または回路が実現しているが、このフローチャートの全部または一部を、コンピュータプログラムを実行することにより実現することもできる。
【００９４】
本実施形態のＤＰＤ部１０は、本発明のプレディスト―ション部の一例である。本実施形態のデジタルベースバンド信号は、本発明の入力信号の一例である。本実施形態のアナログ送信信号は、本発明の出力信号の一例である。
【００９５】
以上説明したように、本実施形態によれば、歪補償回路１は、帰還信号のレベルが所定幅以上に変化したのであれば、増幅部からの出力信号が送信される線路上に、帯域制限フィルタを挿入するので、帰還信号のレベルが所定幅以上に変化したときに、帯域制限フィルタで取り除かれた周波数成分において生じる歪みが除去されて、出力信号の劣化を防止できる。
【００９６】
また、歪補償回路１は、帰還信号のレベルが所定幅以上に変化した場合、変化量に応じた期間だけ、出力信号にフィルタを通過させる。フィルタを通過させると、遅延が生じたり、フィルタ内部で歪みが生じたりするなどのデメリットが生じるが、一定期間だけ、フィルタを挿入することにより、このデメリットは最小限に抑えられる。
【００９７】
遅延部５０２を設けることにより、歪補償回路１は、比較制御部４０で発生する遅延を補償することができる。
【００９８】
デジタル方式で歪補償を行うことにより、アナログ方式で行う場合よりも歪補償回路１は、高精度に歪を補償できる。
【符号の説明】
【００９９】
１ 歪補償回路
１０、１１ ＤＰＤ部
２０、２１ 増幅部
３０、３１ 帰還部
４０ 比較制御部
５０ フィルタリング部
１０１ 遅延部
１０２ 入出力比較部
１０３ 適応動作部
２０１、２１１ Ｄ／Ａ変換部
２０２、２１２ 周波数アップコンバート部
２０３、２１３ 増幅器
３０１、３１１ 分配部
３０２、３１２ 周波数ダウンコンバート部
３０３、３１３ Ａ／Ｄ変換部
４０１、４０２ 送信電力レジスタ部
４０３ フィルタ切替時間設定テーブル
４０４ 比較判定部
５０１ スイッチ制御部
５０２ 遅延部
５０３ 帯域制限フィルタ
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
【技術分野】
【０００１】
本発明は、増幅部で生じる信号の歪を補償する技術に関する。
【背景技術】
【０００２】
一般に、無線通信装置や音響装置には、入力信号を増幅して出力信号として出力する増幅部が設けられる。この増幅部内の素子や部品の特性、熱や振動の発生などの要因により出力信号に歪が生じる。
【０００３】
出力信号に歪が生じると、信号品質が劣化する。増幅部の出力信号の歪を補償するために歪補償回路が用いられることがある。
【０００４】
歪補償の方式としては、フィードバック方式、フィードフォワード方式、プレディスト―ション方式などがある。
【０００５】
これらの方式のうち、プレディスト―ション方式は、入力信号から、その入力信号に応じて増幅器で生じる歪みを求め、その歪みを打ち消すだけの歪み（逆歪み）を入力信号に予め与えておく方式である。一般には、更に出力信号をフィードバックし、その出力信号を元に、入力信号に与える逆歪みに修正を加える。デジタルプレディストーション方式（ＤＰＤ:Digital PreDistortion方式）ではデジタル処理によって入力信号に逆歪みが付加される。
【０００６】
図７は、ＤＰＤ方式を採用する歪補償回路の一般的な構成を示す図である。同図を参照すると、歪補償回路は、ＤＰＤ部１１、増幅部２１および帰還部３１を有する。
【０００７】
増幅部は、Ｄ／Ａ変換部２１１、周波数アップコンバート部２１２および増幅器２１３を有し、帰還部３１は、分配部３１１、周波数ダウンコンバート部３１２およびＡ／Ｄ変換部３１３を有する。
【０００８】
ＤＰＤ部１１は、ベースバンドのデジタル信号である入力信号を受信し、その入力信号に逆歪みを付加してＤ／Ａ変換部へ出力する。より詳しくは後述する。
【０００９】
Ｄ／Ａ変換部２１１は、ＤＰＤ部１１からのデジタルベースバンド信号をアナログ信号に変換して周波数アップコンバート部２１２へ出力する。
【００１０】
周波数アップコンバート部２１２は、Ｄ／Ａ変換部２１１からのアナログ信号の周波数をアップコンバートし、得られた高周波のアナログ信号を増幅器２１３へ出力する。
【００１１】
増幅器２１３は、Ｄ／Ａ変換部２１１からの高周波のアナログ信号を増幅して分配部３１１へ出力する。
【００１２】
分配部３１１は、増幅器２１３からのアナログ信号をアンテナ（不図示）と、周波数ダウンコンバート部３１２とに分配する。
【００１３】
周波数ダウンコンバート部３１２は、分配部３１１からのアナログ信号の周波数をダウンコンバートし、得られたベースバンドのアナログ信号をＡ／Ｄ変換部３１３へ出力する。
【００１４】
Ａ／Ｄ変換部３１３は、分配部３１１からのベースバンドのアナログ信号をデジタルベースバンド信号に変換し、フィードバック信号としてＤＰＤ部１１へ出力する。
【００１５】
ＤＰＤ部１１は、入力信号とフィードバック信号から補償係数を求め、その補償係数に応じたデジタル処理により入力信号に逆歪みを付加する。補償係数は、入力信号に付加すべき増幅器２１３の逆歪みを表す情報である。ＤＰＤ部１１は補償係数を設定した多項式によって入力信号を処理することにより、入力信号に逆歪みを付加する。
【００１６】
プレディスト―ション方式に関する技術として、特許文献１に記載された回路は、アップコンバート部（２１２）への入力前のフィードバック信号と、アップコンバート部（２１２）およびＡ／Ｄ変換部（２１３）から出力されたフィードバック信号とを取得する。そして、歪補償回路は、これらの信号の出力レベルを比較し、アップコンバート部およびＡ／Ｄ変換部で生じた出力レベルの変動を解析して、その変動分を補償している。
【００１７】
特許文献２に記載された歪補償回路は、プレディスト―ション方式を用いて増幅部内で生じた歪を補償すると同時に、プレディスト―ション方式で補正できない、増幅部外で生じる歪を解析して補償している。
【００１８】
また、プレディスト―ション方式では、入力信号の変動が大きいほど、補償係数が収束するまでに時間がかかる。特許文献３に記載されたプレディスト―タは、特殊な多項式を使用することにより、各補償係数が収束する時間を短縮している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００７−１１１０３９７号公報
【特許文献２】特開２００７−３００２７２号公報
【特許文献３】特開２００９−１１１９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
前述したように、図７に示した回路のＤＰＤ部は、入力信号およびフィードバック信号から逆歪みを求め、それを入力信号に付加して増幅部に出力している。このフィードバック信号は、増幅部の出力信号を帰還した信号なので、フィードバック信号の位相は、入力信号に対してある程度、遅延している。
【００２１】
ＤＰＤ部で入力信号に付加される逆歪みは、遅延したフィードバック信号から求めたものなので、入力信号が急激に変化した場合、ＤＰＤ部は、その時点の入力信号とは大きく異なる値の入力信号を増幅した出力信号から求めた逆歪みを、その時点の入力信号に付加することになる。このことにより、入力信号に付加する逆歪みに所望帯域外における瞬時的な劣化が発生してしまう。
【００２２】
特許文献１〜３に記載された回路でも、ＤＰＤ部への入力信号が急激に変化する場合が想定されていないため、やはり入力信号が急激に変化した場合に増幅部で生じる歪みを良好に補償することができない。
【００２３】
本発明の目的は、増幅器で生じる歪みを補償する回路において入力信号が急激に変化したときの補償の劣化を低減する技術を提供することである。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明の歪補償回路は、入力信号を増幅して出力信号として出力する増幅部と、前記出力信号を帰還信号として帰還させる帰還部と、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力するプレディストーション部と、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタと、前記帰還信号のレベルが所定幅よりも大きく変化した場合に前記帯域制限フィルタを前記線路上に挿入する比較制御部と、を有する。
【００２５】
本発明の歪補償回路の制御方法は、増幅部が、入力信号を増幅して出力信号として出力し、帰還部が、前記出力信号を帰還信号として帰還させ、プレディストーション部が、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力し、比較制御部が、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタを、前記帰還信号のレベルが所定幅よりも大きく変化した場合に該線路上に挿入する、歪補償回路の制御方法である。
【発明の効果】
【００２６】
本発明によれば、歪補償回路は、帰還信号のレベルが所定幅以上に変化したのであれば、増幅部からの出力信号が送信される線路上に、帯域制限フィルタを挿入するので、所定幅以上に変化したときに、帯域制限フィルタで取り除かれた周波数成分において生じる歪が除去されて、出力信号の劣化を防止できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態の歪補償回路の一構成例を示すブロック図である。
【図２】本発明の実施形態のＤＰＤ部の一構成例を示すブロック図である。
【図３】本発明の実施形態の比較制御部の一構成例を示すブロック図である。
【図４】本発明の実施形態の送信電力差と、フィルタ切替時間との間の関係を示す図である。
【図５】本発明の実施形態の比較制御部の動作を示すフローチャートである。
【図６】本発明の変形例の歪補償回路の一構成例を示すブロック図である。
【図７】（ａ）入力信号と出力信号との出力レベルの関係を示す図である。（ｂ）一般的な歪補償回路の構成を示すブロック図である。
【発明を実施するための形態】
【００２８】
本発明を実施するための実施の形態について図面を参照して説明する。図１は、本実施形態の歪補償回路１の一構成例を示すブロック図である。歪補償回路１は、増幅部から出力された出力信号の歪を補償する回路である。同図を参照すると、歪補償回路１は、ＤＰＤ部１０、増幅部２０、帰還部３０、比較制御部４０およびフィルタリング部５０を有する。
【００２９】
ＤＰＤ部１０には、デジタルベースバンド信号と、デジタル帰還信号とが入力される。デジタルベースバンド信号を生成してＤＰＤ部１０に入力する回路は、図１では省略されている。デジタル帰還信号は、増幅部の出力信号のうち、帰還部３０により正帰還された信号であり、帰還部３０によりＤＰＤ部１０に入力される。
【００３０】
ＤＰＤ部１０は、プレディスト―ション方式を使用して、増幅部で生じる歪みを取得し、その歪を打ち消す逆歪みをデジタルベースバンド信号に付加して増幅部２０へ出力する。
【００３１】
例えば、ＤＰＤ部１０は、デジタルベースバンド信号を所定時間だけ遅延させ、デジタルベースバンド信号とデジタル帰還信号とを同期させる。デジタル帰還信号は、デジタルベースバンド信号が増幅部を介して帰還した信号であり、デジタル帰還信号の位相は、デジタルベースバンド信号に対し、遅延しているためである。
【００３２】
そして、ＤＰＤ部１０は、同期させたデジタルベースバンド信号とデジタル帰還信号とのそれぞれの出力レベルを比較する。ＤＰＤ部１０は、比較結果から、デジタルベースバンド信号に対する、デジタル帰還信号の歪みを求める。そして、ＤＰＤ部１０は、その歪みを打ち消す逆歪みを、デジタルベースバンド信号に付加する。
【００３３】
増幅部２０は、ＤＰＤ部１０により逆歪みが付加されたデジタルベースバンド信号を増幅して、帰還部３０へ出力する。増幅部２０への入力信号、すなわちデジタルベースバンド信号には、ＤＰＤ部１０により予め逆ひずみが付加されているので、増幅部２０から、歪みが打ち消された出力信号が出力される。
【００３４】
増幅部２０について詳細に説明する。増幅部２０は、Ｄ／Ａ変換部２０１、周波数アップコンバート部２０２および増幅器２０３を有する。
【００３５】
Ｄ／Ａ変換部２０１は、ＤＰＤ部１０により逆歪みが付加されたデジタルベースバンド信号をアナログ信号に変換し、変換した信号をアナログベースバンド信号として周波数アップコンバート部２０２へ出力する。
【００３６】
周波数アップコンバート部２０２は、Ｄ／Ａ変換部２０１からのアナログベースバンド信号の周波数を、送信用の高周波数に変換する。周波数アップコンバート部２０２は、アナログベースバンド信号の周波数を変換した後、帯域制限を行って、送信周波数帯域の信号のみを選択し、送信アナログ信号として増幅器２０３へ出力する。
【００３７】
増幅器２０３は、周波数アップコンバート部２０２からの送信アナログ信号を増幅して帰還部３０へ出力する。
【００３８】
帰還部３０は、増幅部２０により増幅された送信アナログ信号をフィルタリング部５０と、ＤＰＤ部１０および比較制御部４０とに分配する。
【００３９】
帰還部３０について詳細に説明する。帰還部３０は、分配部３０１、周波数ダウンコンバート部３０２およびＡ／Ｄ変換部３０３を有する。
【００４０】
分配部３０１は、増幅部２０により増幅された送信アナログ信号をフィルタリング部５０および周波数ダウンコンバート部３０２に分配する。
【００４１】
周波数ダウンコンバート部３０２は、分配部３０１からの送信アナログ信号の周波数を、ベースバンド信号の周波数に変換し、変換した信号をアナログ帰還信号としてＡ／Ｄ変換部３０３に正帰還させる。
【００４２】
Ａ／Ｄ変換部３０３は、周波数ダウンコンバート部３０２からのアナログ帰還信号をデジタル信号に変換し、変換した信号をデジタル帰還信号としてＤＰＤ部１０および比較制御部４０へ出力する。
【００４３】
比較制御部４０は、Ａ／Ｄ変換部３０３からのデジタルベースバンド信号の所定期間内のレベルの変化を取得し、その変化が所定幅以上であるか否かを判断する。
【００４４】
本実施形態では、比較制御部４０は、デジタル帰還信号の振幅を周期的に取得する。比較制御部４０は、取得した前回値および今回値を比較し、振幅の差が所定幅以上であれば、デジタルベースバンド信号のレベルの変化が所定幅以上であると判断する。
【００４５】
変化が所定幅以上であれば、比較制御部４０は、その変化した幅に応じた期間だけ、フィルタリング部５０に切替スイッチ制御信号を出力する。切替スイッチ制御信号は、アナログ送信信号に帯域制限フィルタを通過させることをフィルタリング部５０に指示する信号である。
【００４６】
フィルタリング部５０は、比較制御部４０からの切替スイッチ制御信号に従って、送信アナログ信号に帯域制限フィルタを通過させる。帯域制限フィルタを通過させることにより、送信アナログ信号のうち、アナログベースバンド信号の周波数帯域外で生じた歪みが除去される。
【００４７】
フィルタリング部５０について詳細に説明する。フィルタリング部５０は、スイッチ制御部５０１、遅延部５０２および帯域制限フィルタ５０３と、スイッチＳＷ１、ＳＷ２およびＳＷ３とを有する。
【００４８】
遅延部５０２、帯域制限フィルタ５０３、スイッチＳＷ１、ＳＷ２およびＳＷ３は、それぞれ入力端子および出力端子を有する。
【００４９】
スイッチＳＷ１の入力端子は、遅延部５０２の出力端子と、スイッチＳＷ３の入力端子とに接続されている。スイッチＳＷ１の出力端子は、帯域制限フィルタ５０３の入力端子に接続されている。
【００５０】
スイッチＳＷ２の入力端子は、帯域制限フィルタ５０３の出力端子に接続されている。スイッチＳＷ２の出力端子は、スイッチＳＷ３の出力端子に接続されている。
【００５１】
スイッチ制御部５０１は、比較制御部４０から切替スイッチ制御信号が出力されている間だけ、アナログ送信信号が帯域制限フィルタ５０３を通過するように、スイッチＳＷ１〜ＳＷ３を制御する。
【００５２】
具体的には、スイッチ制御部５０１は、切替スイッチ制御信号が出力されている間、スイッチＳＷ１およびＳＷ２をオンにし、ＳＷ３をオフにする。切替スイッチ制御信号が出力されていなければ、スイッチ制御部５０１は、スイッチＳＷ１およびＳＷ２をオフにし、ＳＷ３をオンにする。
【００５３】
遅延部５０２は、帰還部３０からの送信アナログ信号について、比較制御部４０で発生する遅延時間だけ、遅延させてスイッチＳＷ１へ出力する。
【００５４】
比較制御部４０は、前述したように、デジタルベースバンド信号のレベルの変化が所定幅以上であるか否かを判断しているが、デジタル帰還信号が比較制御部４０に入力されてから、比較制御部４０が切替スイッチ制御信号を出力するまでに、ある程度の時間がかかる。しかし、この比較制御部４０で生じる遅延は、遅延部５０２を設けることにより補償される。
【００５５】
帯域制限フィルタ５０３は、アナログベースバンド信号の周波数帯域以外の帯域を除去するフィルタである。
【００５６】
スイッチＳＷ３の出力端子から出力されるアナログ送信信号は、アンテナへ出力される。図１では、アンテナは省略されている。
【００５７】
図２を参照して、ＤＰＤ部１０について詳細に説明する。同図は、ＤＰＤ部１０の一構成例を示すブロック図である。
【００５８】
ＤＰＤ部１０は、遅延部１０１、歪検出部１０２および制御部１０３を有する。遅延部１０１は、デジタルベースバンド信号とデジタル帰還信号とが同期するように、デジタルベースバンド信号の位相を遅延させて歪検出部１０２へ出力する。
【００５９】
歪検出部１０２は、遅延部１０１により遅延されたデジタルベースバンド信号と、Ａ／Ｄ変換部３０３により出力されたデジタル帰還信号との各レベルを比較し、これらの差分を制御部１０３へ出力する。
【００６０】
制御部１０３は、歪検出部１０２が検出した各レベルに対応する差分から、それらの差分と逆の振幅から構成される逆歪みを取得し、その逆歪みをデジタルベースバンド信号に付加する。
【００６１】
例えば、制御部１０３は、ルックアップテーブルＬＵＴを有し、このテーブルに、入出力信号のレベルの差分と、補償係数とを対応付けて予め記憶しておく。そして、制御部１０３は、歪検出部１０２により出力された差分と対応する補償係数をルックアップテーブルＬＵＴから読み出し、読み出した補償係数を設定した多項式に、デジタルベースバンド信号のレベルを代入する。代入の結果、逆歪みが付加されたデジタルベースバンド信号が得られる。
【００６２】
制御部１０３は、逆歪みを付加したデジタルベースバンド信号をＤ／Ａ変換部２０１へ出力する。
【００６３】
図３を参照して、比較制御部４０について詳細に説明する。同図は、比較制御部４０の一構成例を示すブロック図である。
【００６４】
比較制御部４０は、送信電力レジスタ部４０１および４０２と、フィルタ切替時間設定テーブル４０３と、比較判定部４０４とを有する。
【００６５】
送信電力レジスタ部４０１は、デジタル帰還信号のレベルを記憶し、記憶したレベルを一定の周期で更新するとともに、更新前のレベルを送信電力レジスタ部４０１へ送信する。送信電力レジスタ部４０１は、送信電力レジスタ部４０１から送信されたレベルを記憶する。この結果、送信電力レジスタ部４０１にはデジタル帰還信号のレベルの今回値が記憶され、送信電力レジスタ部４０２には前回値が記憶される。
【００６６】
フィルタ切替時間設定テーブル４０３には、デジタル帰還信号のレベルの今回値と前回値との比率に対応付けて、フィルタ切替時間が記憶される。フィルタ切替時間とは、送信アナログ信号に、帯域制限フィルタ５０３を通過させる時間である。
【００６７】
比較判定部４０４は、送信電力レジスタ部４０１および４０２から、デジタル帰還信号のレベルの今回値および前回値を読み出して比較する。比較判定部４０４は、今回値と前回値との差である送信電力差に対応するフィルタ切替時間を、フィルタ切替時間設定テーブル４０３から読み出す。比較判定部４０４は、読み出したフィルタ切替時間の間だけ、切替スイッチ制御信号をスイッチ制御部５０１へ出力する。
【００６８】
図４は、フィルタ切替時間設定テーブル４０３に記載される、送信電力差と、フィルタ切替時間との間の関係を示す図である。本実施形態では、前回値に対する今回値の比率が、送信電力差として算出される。この比率の単位として、デシベル（ｄＢ）が用いられる。
【００６９】
図４において、縦軸は送信電力差であり、横軸はフィルタ切替時間である。本実施形態では、送信アナログ信号に、帯域制限フィルタ５０３を通過させるか否かの閾値を５ｄＢとし、送信電力差が大きいほど、フィルタ切替時間が長くなるように設定する。
【００７０】
送信電力差が大きいほど、補償係数が収束するまでの時間が長くなるためである。
【００７１】
例えば、送信電力差が５ｄＢ以下の場合、フィルタ切替時間は０秒に設定される。送信電力差が５〜９ｄＢの場合、フィルタ切替時間は１０秒に、送信電力差が９〜１５ｄＢの場合、フィルタ切替時間は２０秒に設定される。送信電力差が１５〜３０ｄＢの場合、フィルタ切替時間は３０秒に設定される。
【００７２】
図５を参照して、比較制御部４０の動作について説明する。同図は、比較制御部４０の動作を示すフローチャートである。この動作は、歪補償回路１に電源が投入されたときに開始する。同図を参照すると、比較制御部４０は、Ａ／Ｄ変換部３０３から出力されたデジタル帰還信号のレベルを取得する（ステップＳ１）。
【００７３】
比較制御部４０は、デジタル帰還信号のレベルの今回値と前回値とを比較し、それらの値の差が閾値以上であるか否かを判断する（ステップＳ２）。
【００７４】
差が閾値以上であれば（ステップＳ２：ＹＥＳ）、比較制御部４０は、送信電力差に対応するフィルタ切替時間を、フィルタ切替時間設定テーブル４０３から読み出す（ステップＳ３）。
【００７５】
比較制御部４０は、切替スイッチ制御信号をスイッチ制御部５０１へ出力することにより、読み出したフィルタ切替時間の間だけ、アナログ送信信号に帯域制限フィルタ５０３を通過させるようにスイッチ制御部５０１に指示する（ステップＳ４）。
【００７６】
差が閾値未満である場合（ステップＳ２：ＮＯ）、比較制御部４０は、一定の周期が経過したか否かを判断する（ステップＳ５）。
【００７７】
一定の周期が経過していなければ（ステップＳ５：ＮＯ）、比較制御部４０は、ステップＳ５に戻る。
【００７８】
ステップＳ５において、一定の周期が経過していない場合（ステップＳ５：ＹＥＳ）、またはステップＳ４の後、比較制御部４０は、ステップＳ１に戻る。
【００７９】
なお、本実施形態では、ＤＰＤ部１０のブロック図を図２に例示したが、プレディスト―ション方式で歪みを補償するのであれば、ＤＰＤ部１０の構成は、図２に示した構成に限定されない。
【００８０】
また、本実施形態では、歪補償回路１は、デジタル方式で歪補償を行っているが、ＤＰＤ部１０の代わりに、アナログ方式のプレディスト―タを用いて歪補償を行ってもよい。その場合、Ａ／Ｄ変換部およびＤ／Ａ変換部は不要である。
【００８１】
Ｄ／Ａ変換部の後段の回路は、アナログ回路であるが、これらの回路の一部をデジタル回路に置き換えてもよい。
【００８２】
本実施形態では、フィルタリング部５０の詳細を図１に示したが、送信電力差が閾値以上のときに、アナログ送信信号に帯域制限フィルタ５０３を通過させることが可能であれば、フィルタリング部５０の構成は、図１に示した構成に限定されない。
【００８３】
例えば、スイッチＳＷ１〜３の代わりに、帯域制限フィルタの前段に、１入力２出力スイッチを設け、帯域制限フィルタの後段に２入力１出力スイッチを設ける構成としてもよい。この場合、１入力２出力スイッチの出力端子の一方は、帯域制限フィルタに接続され、他方は、２入力１出力スイッチの入力端子に接続される。２入力１出力スイッチの入力端子の一方は、帯域制限フィルタに接続され、他方は、１入力２出力スイッチの出力端子に接続される。
【００８４】
本実施形態では、比較制御部４０のブロック図を図３に例示したが、送信電力差を取得し、送信電力差が閾値以上のときに切替スイッチ制御信号を出力するのであれば、比較制御部４０の構成は、図３に示した構成に限定されない。
【００８５】
本実施形態では、比較制御部４０は、送信電力差とフィルタ切替時間とを対応付けてフィルタ切替時間設定テーブル４０３に記憶しておく構成としているが、送信電力差に応じてフィルタ切替時間を設定できるのであれば、テーブルに記憶しておく方法以外の方法で、フィルタ切替時間を設定しておいてもよい。
【００８６】
例えば、送信電力差と、フィルタ切替時間との関係を示す関係式を予め定義しておき、その関係式に送信電力差を入力することにより、比較制御部４０がフィルタ切替時間を算出してもよい。
【００８７】
また、送信電力差に応じたフィルタ設定時間を記載したプログラムを比較制御部４０が記憶しておき、そのプログラムを実行する構成とすることもできる。
【００８８】
本実施形態では、比較制御部４０は、送信電力差が大きいほど、フィルタ切替時間を長く設定する構成としている。しかし、送信電力差が閾値以上であれば、送信電力差に関わらず、一定のフィルタ切替時間を設定する構成としてもよい。
【００８９】
本実施形態では、比較制御部４０は、Ａ／Ｄ変換部３０３から出力されたデジタル帰還信号の振幅を周期的に取得している。しかし、比較制御部４０は、帰還信号の振幅を取得できるのであれば、帰還部３０内のいずれのデジタル帰還信号またはアナログ帰還信号の振幅を取得してもよい。
【００９０】
本実施形態では、比較制御部４０は、デジタル帰還信号の振幅の変化量を取得し、その変化量からデジタルベースバンド信号の変化量を取得している。しかし、比較制御部４０は、デジタルベースバンド信号の変化量を直接取得してもよい。例えば、図６に示すように、ＤＰＤ部１０に入力されるデジタルベースバンド信号の振幅を周期的に取得し、周期内の変化量を算出してもよい。
【００９１】
増幅前のデジタルベースバンド信号の変化量の検出は困難ではある。しかし、増幅前のデジタルベースバンド信号は増幅部で遅延が生じる前の信号である。このため、デジタルベースバンド信号の変化量を直接、検出することにより、デジタルベースバンド信号の変動が生じてから、フィルタを切り替えるまでの時間が短くなる。この結果、遅延部５０２で遅延させる時間が短くなるか、あるいは遅延部５０２の挿入が不要となる。
【００９２】
本実施形態では、ベースバンド信号を増幅器への入力信号としているが、ベースバンド信号以外の信号を入力信号としてもよいのは勿論である。本実施形態では、無銭通信装置内に設ける歪補償回路に、本発明を適用しているが、増幅器を有する装置であれば、音響装置など、無銭通信装置以外の装置に本発明を適用することもできる。
【００９３】
本実施形態では、図５に示したフローチャートを比較制御部４０の部品または回路が実現しているが、このフローチャートの全部または一部を、コンピュータプログラムを実行することにより実現することもできる。
【００９４】
本実施形態のＤＰＤ部１０は、本発明のプレディスト―ション部の一例である。本実施形態のデジタルベースバンド信号は、本発明の入力信号の一例である。本実施形態のアナログ送信信号は、本発明の出力信号の一例である。
【００９５】
以上説明したように、本実施形態によれば、歪補償回路１は、帰還信号のレベルが所定幅以上に変化したのであれば、増幅部からの出力信号が送信される線路上に、帯域制限フィルタを挿入するので、帰還信号のレベルが所定幅以上に変化したときに、帯域制限フィルタで取り除かれた周波数成分において生じる歪みが除去されて、出力信号の劣化を防止できる。
【００９６】
また、歪補償回路１は、帰還信号のレベルが所定幅以上に変化した場合、変化量に応じた期間だけ、出力信号にフィルタを通過させる。フィルタを通過させると、遅延が生じたり、フィルタ内部で歪みが生じたりするなどのデメリットが生じるが、一定期間だけ、フィルタを挿入することにより、このデメリットは最小限に抑えられる。
【００９７】
遅延部５０２を設けることにより、歪補償回路１は、比較制御部４０で発生する遅延を補償することができる。
【００９８】
デジタル方式で歪補償を行うことにより、アナログ方式で行う場合よりも歪補償回路１は、高精度に歪を補償できる。
【符号の説明】
【００９９】
１ 歪補償回路
１０、１１ ＤＰＤ部
２０、２１ 増幅部
３０、３１ 帰還部
４０ 比較制御部
５０ フィルタリング部
１０１ 遅延部
１０２ 入出力比較部
１０３ 適応動作部
２０１、２１１ Ｄ／Ａ変換部
２０２、２１２ 周波数アップコンバート部
２０３、２１３ 増幅器
３０１、３１１ 分配部
３０２、３１２ 周波数ダウンコンバート部
３０３、３１３ Ａ／Ｄ変換部
４０１、４０２ 送信電力レジスタ部
４０３ フィルタ切替時間設定テーブル
４０４ 比較判定部
５０１ スイッチ制御部
５０２ 遅延部
５０３ 帯域制限フィルタ
ＳＷ１、ＳＷ２、ＳＷ３ スイッチ
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力信号として出力する増幅部と、
前記出力信号を帰還信号として帰還させる帰還部と、
前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力するプレディストーション部と、
前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタと、
前記帰還信号のレベルが所定幅よりも大きく変化した場合に前記帯域制限フィルタを前記線路上に挿入する比較制御部と、
を有する歪補償回路。
【請求項２】
前記比較制御部は、前記帰還信号のレベルが所定幅よりも大きく変化した場合、変化した幅に応じた期間だけ、前記帯域制限フィルタを前記線路上に挿入する、請求項１に記載の歪補償回路。
【請求項３】
前記判断手段は、周期的に前記帰還信号のレベルを取得し、該レベルの今回値と前回値とを比較した結果から前記所定幅を算出する、請求項１又は２項に記載の歪補償回路。
【請求項４】
前記帯域制限フィルタの前段において、前記出力信号の位相を所定値だけ遅延させる遅延手段を更に有する、請求項１乃至３のいずれか１項に記載の歪補償回路。
【請求項５】
前記入力信号はデジタル信号であり、
プレディスト―ション部は、デジタル処理により前記逆歪みを求め、前記入力信号に該逆歪みを付加し、
前記増幅部は、前記入力信号をアナログ信号に変換してから増幅し、
前記帰還部は、前記帰還信号をデジタル信号に変換してから帰還させる、請求項１乃至４のいずれか１項に記載の歪補償回路。
【請求項６】
増幅部が、入力信号を増幅して出力信号として出力し、
帰還部が、前記出力信号を帰還信号として帰還させ、
プレディストーション部が、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力し、
比較制御部が、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタを、前記帰還信号のレベルが所定幅よりも大きく変化した場合に該線路上に挿入する、歪補償回路の制御方法。
【請求項１】
入力信号を増幅して出力信号として出力する増幅部と、
前記出力信号を帰還信号として帰還させる帰還部と、
前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力するプレディストーション部と、
前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタと、
前記帰還信号のレベルが所定幅よりも大きく変化した場合に前記帯域制限フィルタを前記線路上に挿入する比較制御部と、
を有する歪補償回路。
【請求項２】
前記比較制御部は、前記帰還信号のレベルが所定幅よりも大きく変化した場合、変化した幅に応じた期間だけ、前記帯域制限フィルタを前記線路上に挿入する、請求項１に記載の歪補償回路。
【請求項３】
前記判断手段は、周期的に前記帰還信号のレベルを取得し、該レベルの今回値と前回値とを比較した結果から前記所定幅を算出する、請求項１又は２項に記載の歪補償回路。
【請求項４】
前記帯域制限フィルタの前段において、前記出力信号の位相を所定値だけ遅延させる遅延手段を更に有する、請求項１乃至３のいずれか１項に記載の歪補償回路。
【請求項５】
前記入力信号はデジタル信号であり、
プレディスト―ション部は、デジタル処理により前記逆歪みを求め、前記入力信号に該逆歪みを付加し、
前記増幅部は、前記入力信号をアナログ信号に変換してから増幅し、
前記帰還部は、前記帰還信号をデジタル信号に変換してから帰還させる、請求項１乃至４のいずれか１項に記載の歪補償回路。
【請求項６】
増幅部が、入力信号を増幅して出力信号として出力し、
帰還部が、前記出力信号を帰還信号として帰還させ、
プレディストーション部が、前記入力信号および前記帰還信号に基づいて前記増幅部の逆歪みを求め、該入力信号に該逆歪みを付加し、該逆歪みを付加した該入力信号を前記増幅部に入力し、
比較制御部が、前記出力信号を送信する線路上に挿抜可能であり、挿入された状態では該出力信号の周波数成分を所定帯域に制限する帯域制限フィルタを、前記帰還信号のレベルが所定幅よりも大きく変化した場合に該線路上に挿入する、歪補償回路の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１９３３５１（Ｐ２０１１−１９３３５１Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５９３５１（Ｐ２０１０−５９３５１）
【出願日】平成２２年３月１６日（２０１０．３．１６）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１６日（２０１０．３．１６）
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【Ｆターム（参考）】
[ Back to top ]