液晶表示素子およびその製造方法
【課題】製造コストを増加させることなく画素電極の凹凸を低減してコントラストを確保できる液晶パネルを提供する。
【解決手段】液晶パネル11は、アレイ基板12を有する。アレイ基板12は、絶縁層21を備える。アレイ基板12は、絶縁層21の液晶層14に対して反対側に複数の薄膜トランジスタ24を備える。アレイ基板12は、薄膜トランジスタ24を覆う支持層27を備える。アレイ基板12は、絶縁層21に対して各薄膜トランジスタ24と反対側の位置に、各薄膜トランジスタ24により駆動する複数の画素電極29を備える。
【解決手段】液晶パネル11は、アレイ基板12を有する。アレイ基板12は、絶縁層21を備える。アレイ基板12は、絶縁層21の液晶層14に対して反対側に複数の薄膜トランジスタ24を備える。アレイ基板12は、薄膜トランジスタ24を覆う支持層27を備える。アレイ基板12は、絶縁層21に対して各薄膜トランジスタ24と反対側の位置に、各薄膜トランジスタ24により駆動する複数の画素電極29を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アレイ基板と対向基板との間に液晶層が介在された液晶表示素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、平面表示装置すなわちフラットパネルディスプレイ(ＦＰＤ)として、液晶表示装置が広く用いられている。例えば透過型の液晶表示装置は、液晶表示素子である液晶パネルと、この液晶パネルの背面側に面状光を照射するバックライトとを備えている。そして、液晶パネルは、アレイ基板と対向基板との間に光変調層である液晶層が介在されて構成されている。
【０００３】
アレイ基板は、透明なガラス基板の液晶層側の一主面上に、縦横に複数本ずつの配線(走査線および信号線)が形成され、これら配線が交差する位置などに対応してスイッチング素子である薄膜トランジスタ(ＴＦＴ)がマトリクス状に形成され、これら薄膜トランジスタを覆って絶縁層が形成され、この絶縁層の各薄膜トランジスタに対応する位置に形成されたコンタクトホールと絶縁層上とに亘って、画素を構成する透明電極である画素電極が層状に形成されて構成されている。また、ガラス基板の他主面には、偏光板が貼り付けられている。
【０００４】
一方、対向基板は、透明なガラス基板の液晶層側の一主面上に、各画素共通の対向電極が形成されている。また、ガラス基板の他主面には、偏光板が貼り付けられている。
【０００５】
そして、配線からの信号によりスイッチングされた薄膜トランジスタを介して画素電極に電圧が印加されると、この画素電極に印加された電圧に応じて、液晶層を構成する液晶材料が、バックライトから照射されてアレイ基板側の偏光板を通過した光の偏光面を回転させる。この偏光面が回転された光の偏光角度に応じて、対向基板側の偏光板を透過する光の割合、すなわち光透過率が決定される。したがって、液晶パネルでは、各薄膜トランジスタにより画素電極の電位を場所毎に変化させることで、画像が表示される。
【０００６】
このような液晶パネルにおいては、画素電極の表面の凹凸がコントラストの低下の原因となる。これは、画素電極の表面の凹凸による電界乱れによって液晶材料の配向が乱れるためである。そこで、アレイ基板の画素電極の下地となる部分に、例えばアクリル樹脂などの平坦化材料を塗布して焼成し平坦化層を形成することにより、画素電極の凹凸を低減した構成が知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１３３７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１記載の構成のように平坦化層を形成する場合、この平坦化層の厚みを大きくすることで画素電極の凹凸の低減効果がさらに高まる。しかしながら、平坦化層には、画素電極と薄膜トランジスタとを導通させるための開口であるコンタクトホールを形成しなければならないため、平坦化層の厚膜化には制限がある。一方で、平坦化層を形成した後、研磨をして平坦性を高めることも考えられるものの、この場合には工数の増加などに伴い製造コストが高くなる。
【０００９】
本発明が解決しようとする課題は、製造コストを増加させることなく画素電極の凹凸を低減してコントラストを確保できる液晶表示素子およびその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
実施形態の液晶表示素子は、アレイ基板を有する。また、この液晶表示素子は、アレイ基板に対向して配置された対向基板を有する。さらに、この液晶表示素子は、アレイ基板と対向基板との間に介在された液晶層を有する。アレイ基板は、絶縁層を備える。また、アレイ基板は、絶縁層の液晶層に対して反対側に配置された複数のスイッチング素子を備える。さらに、アレイ基板は、スイッチング素子を覆う支持層を備える。そして、このアレイ基板は、絶縁層に対してそれぞれのスイッチング素子と反対側の位置に設けられ、これら各スイッチング素子に電気的に接続されてこれらスイッチング素子により駆動される複数の画素電極を備える。
【図面の簡単な説明】
【００１１】
【図１】一実施形態の液晶表示素子の一部を拡大して模式的に示す断面図である。
【図２】同上液晶表示素子の製造方法を拡大して模式的に示す断面図である。
【図３】同上液晶表示素子の製造方法の図２に続く状態を拡大して模式的に示す断面図である。
【図４】同上液晶表示素子の製造方法の図３に続く状態を拡大して模式的に示す断面図である。
【図５】同上液晶表示素子の製造方法の図４に続く状態を拡大して模式的に示す断面図である。
【図６】同上液晶表示素子の製造方法の図５に続く状態を拡大して模式的に示す断面図である。
【図７】同上液晶表示素子の製造方法の図６に続く状態を拡大して模式的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下、一実施形態の構成を図１ないし図７を参照して説明する。
【００１３】
図１において、11は液晶表示素子としての平面表示素子である液晶パネルであり、この液晶パネル11は、例えば図示しないバックライトからの面状光を透過させて画像を表示する透過型のアクティブマトリクス型液晶パネルである。
【００１４】
すなわち、この液晶パネル11は、四角形状のアレイ基板12と、四角形状の対向基板13とが、この対向基板13を表示側として所定の隙間(セルギャップ)を介して互いに対向配置され、これら基板12，13間に液晶層14、および、基板12，13間の隙間を保持する図示しないスペーサが介在され、かつ、アレイ基板12の表示側(液晶層14と反対側)と対向基板13の背面側(液晶層14と反対側)とに図示しない偏光板がそれぞれ取り付けられて構成され、複数の画素18が例えばマトリクス状に配置された画像を表示するアクティブエリアすなわち表示領域が例えば四角形状に形成されている。
【００１５】
アレイ基板12は、絶縁層21と、この絶縁層21上に形成された第１絶縁膜としてのゲート絶縁膜22およびこのゲート絶縁膜22上に形成された第２絶縁膜としての層間絶縁膜23を介して絶縁層21上に表示領域に対応する位置に複数の画素18に対応してマトリクス状に配置される複数のスイッチング素子としての薄膜トランジスタ(ＴＦＴ)24と、表示領域に対応する位置に平面視で格子状に形成され各薄膜トランジスタ24と電気的に接続される図示しない複数の走査線および信号線と、全ての薄膜トランジスタ24を覆って層間絶縁膜23上に形成された支持層27と、絶縁層21に対して薄膜トランジスタ24と反対側に形成された遮光層28および各画素18を構成する画素電極29と、これら遮光層28および画素電極29を覆って絶縁層21に形成された図示しない配向膜とを備えている。また、このアレイ基板12には、例えば絶縁層21上に、外部回路に電気的に接続され各薄膜トランジスタ24を駆動するための駆動回路である図示しないドライバ回路が表示領域の外方に額縁状(四角形枠状)に形成された非表示領域に対応して配置されている。
【００１６】
絶縁層21は、アンダーコート層とも呼ばれるもので、例えば一酸化珪素(ＳｉＯ)などの絶縁性を有する部材により形成された薄膜であり、アレイ基板12の液晶層14側に位置している。本実施の形態において、絶縁層21は、例えば３００ｎｍの膜厚に形成されている。
【００１７】
また、ゲート絶縁膜22は、例えば一酸化珪素(ＳｉＯ)などの絶縁性を有する部材により形成された薄膜である。本実施の形態において、ゲート絶縁膜22は、例えば８０ｎｍの膜厚に形成されている。
【００１８】
また、層間絶縁膜23は、例えば酸窒化珪素(ＳｉＯＮ)などの絶縁性を有する部材により形成された薄膜である。本実施の形態において、層間絶縁膜23は、例えば６００ｎｍの膜厚に形成されている。
【００１９】
そして、各薄膜トランジスタ24は、本実施の形態では例えばトップゲート型のＰ型ポリシリコン(ｐ−Ｓｉ)薄膜トランジスタであり、絶縁層21の主面21a上に位置する半導体層31と、ゲート絶縁膜22を介してこの半導体層31と絶縁されてこの半導体層31上に位置する制御電極であるゲート電極32と、層間絶縁膜23を介してゲート電極32と絶縁されてこのゲート電極32上に位置する絶縁された信号電極であるソース電極33および駆動電極であるドレイン電極34とを有している。また、これら薄膜トランジスタ24は、走査線と信号線との交差位置にそれぞれ対応して配置されている。
【００２０】
半導体層31は、例えばポリシリコンにより島状に形成されたものであり、ゲート電極32に対応するチャネル領域31Cと、ソース電極33と電気的に接続されたソース領域31Sと、ドレイン電極34と電気的に接続されたドレイン領域31Dとが形成されている。
【００２１】
また、ゲート電極32は、走査線と電気的に接続されており、例えば走査線の一部に突設されて、半導体層31と平面視で交差している。このゲート電極32は、例えばモリブデンタングステン(ＭｏＷ)などの導電性を有する部材(合金)により形成されている。なお、このゲート電極32は、例えば走査線と同一の部材を同一工程でパターニングすることにより、走査線と一体に形成されている。
【００２２】
また、ソース電極33は、ゲート電極32の直上を避けた一側の位置に配置され、信号線と電気的に接続されている。このソース電極33は、例えば導電性の部材であるチタン(Ｔｉ)、アルミニウム(Ａｌ)、チタンが順次積層され、ゲート絶縁膜22および層間絶縁膜23に亘って形成されたコンタクトホール36を覆って形成されることにより、半導体層31のソース領域31Sと電気的に接続されている。
【００２３】
また、ドレイン電極34は、ゲート電極32の直上を避けた他側の位置に配置されている。このドレイン電極34は、例えば導電性の部材であるチタン、アルミニウム、チタンが順次積層され、ゲート絶縁膜22および層間絶縁膜23に亘って形成されたコンタクトホール37を覆って形成されることにより、半導体層31のドレイン領域31Dと電気的に接続されている。なお、このドレイン電極34は、例えばソース電極33と同一の部材を同一の工程でパターニングすることにより形成されている。
【００２４】
また、各走査線は、同一行に位置する各薄膜トランジスタ24のゲート電極32に対してドライバ回路からの走査信号を印加することにより、同一行に位置する各薄膜トランジスタ24をスイッチングするものである。
【００２５】
また、各信号線は、同一列に位置する各薄膜トランジスタ24のソース電極33に対してドライバ回路からの画像信号を印加するものである。
【００２６】
また、支持層27は、例えばアクリル樹脂などの可撓性(弾性)および透光性を有する部材により形成された樹脂層であり、絶縁層21に対して液晶層14と反対側に位置している。本実施の形態において、支持層27は、例えば２０μｍの膜厚に形成されている。なお、この支持層27の層間絶縁膜23と反対側(図１中の上側)の主面は、平坦でなくても液晶パネル11の表示特性上の影響はないが、必要に応じて研磨などにより平坦化してもよい。
【００２７】
また、各遮光層28は、ブラックマトリクスなどとも呼ばれるもので、各薄膜トランジスタ24の表示側の一部を遮光することによりバックライトからの光が各薄膜トランジスタ24から表示側へと抜けることを防止するためのものである。これら遮光層28は、例えばモリブデン(Ｍｏ)などの部材により形成されており、絶縁層21に対して各薄膜トランジスタ24と反対側の位置、すなわち絶縁層21の液晶層14側の主面21bに形成されている。さらに、これら遮光層28は、例えば各信号線と略平行に配置され、同一列に位置する各薄膜トランジスタ24間で連続した長尺状に形成されており、表示領域全体に亘ってストライプ状となっている。
【００２８】
また、各画素電極29は、例えば酸化インジウムスズ(ＩＴＯ)などの透光性および導電性を有する部材(合金)により、絶縁層21に形成されたコンタクトホール41を覆って、この絶縁層21の主面21b上に膜状に形成され、各薄膜トランジスタ24の半導体層31のドレイン領域31Dと電気的に接続されて、ドレイン電極34と電気的に接続されている。さらに、各画素電極29は、各遮光層28と略等しい膜厚に形成されており、本実施の形態において、例えば５０ｎｍの膜厚となっている。
【００２９】
一方、対向基板13は、絶縁性および透光性を有する絶縁性基板45と、この絶縁性基板45上に形成された共通電極である対向電極46と、この対向電極46を覆って形成された図示しない配向膜とを備えている。
【００３０】
絶縁性基板45は、例えばガラス基板、あるいは可撓性(弾性)を有する樹脂基板などである。
【００３１】
対向電極46は、各薄膜トランジスタ24に共通の接地電位を設定するもので、例えば酸化インジウムスズなどの透光性および導電性を有する部材(合金)により少なくとも表示領域を全体に亘って膜状に形成されている。また、これら対向電極46は、非表示領域において図示しないトランスファ電極を介してアレイ基板12側と電気的に接続されている。
【００３２】
さらに、液晶層14は、アレイ基板12側の配向膜と対向基板13側の配向膜との間に配置されており、この液晶層14を構成する液晶材料48がこれら配向膜によって配向制御されている。液晶材料48は、各画素電極29に印加された電圧に応じて、バックライトから照射されてアレイ基板12側の偏光板を通過した光の偏光面を回転させるものである。
【００３３】
なお、アレイ基板12の表示側(液晶層14)側、あるいは対向基板13などに、画素18毎に対応する着色層(カラーフィルタ層)を設けることで、液晶パネル11はカラー表示が可能である。
【００３４】
次に、上記一実施形態の液晶パネル11の製造方法を説明する。
【００３５】
まず、図２に示すように、基板51上に例えばスパッタリング法などを用いて、モリブデンなどにより分離層52を例えば膜厚５０ｎｍで形成する。なお、この分離層52は、基板51と後工程の各層との分離性を向上するためのものである。
【００３６】
次いで、図３に示すように、分離層52上に、例えばプラズマＣＶＤ法などを用いて、一酸化珪素などにより絶縁層21を例えば膜厚３００ｎｍで形成する。
【００３７】
さらに、例えばプラズマＣＶＤ法などを用いて、アモルファスシリコン膜(ａ−Ｓｉ)を例えば膜厚５０ｎｍで形成した後、例えば４５０℃で３０分の脱水素アニールを施し、エキシマレーザ光を照射してアモルファスシリコン膜を多結晶化してポリシリコン膜とする。また、このポリシリコン膜に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、ポリシリコン膜を所定の形状にエッチングし、フォトレジストパターンを除去する。
【００３８】
次いで、例えばプラズマＣＶＤ法などを用いて、ポリシリコン膜を覆って絶縁層21の主面21a上に一酸化珪素などによりゲート絶縁膜22を例えば膜厚８０ｎｍで形成する。
【００３９】
また、スパッタリング法などを用いてモリブデンタングステンなどにより導電膜を形成し、この導電膜に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、導電膜を所定の形状にエッチングし、フォトレジストパターンを除去することにより、走査線およびゲート電極32を一体に形成する。
【００４０】
さらに、このゲート電極32をマスクとして、ポリシリコン膜に対して不純物の注入などを行い、ポリシリコン膜をチャネル領域31C、ソース領域31Sおよびドレイン領域31Dを有する半導体層31とする。
【００４１】
この後、ゲート電極32を覆ってゲート絶縁膜22上に、例えばプラズマＣＶＤ法などを用いて酸窒化珪素などにより層間絶縁膜23を例えば膜厚６００ｎｍで形成する。
【００４２】
さらに、層間絶縁膜23に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、層間絶縁膜23およびゲート絶縁膜22を半導体層31のソース領域31Sおよびドレイン領域31Dまで貫通してコンタクトホール36，37を形成し、フォトレジストパターンを除去する。さらに、これらコンタクトホール36，37を覆って、例えばチタン、アルミニウムおよびチタンの３層膜を形成し、この３層膜に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して３層膜を所定の形状にエッチングし、フォトレジストパターンを除去することにより、信号線、ソース電極33およびドレイン電極34を形成する。この結果、ソース電極33およびドレイン電極34が、コンタクトホール36，37を介して、半導体層31のソース領域31Sおよびドレイン領域31Dとそれぞれ電気的に接続され、各薄膜トランジスタ24が形成される。
【００４３】
次いで、図４に示すように、全ての薄膜トランジスタ24を覆って、図示しないスリットコータなどの塗布装置を用いて液体状のアクリル樹脂などを２０μｍ塗布した後、例えば２３０℃で焼成することにより、支持層27を形成する。
【００４４】
さらに、基板51全体を例えばバッファードフッ酸などのエッチング液に浸すウェットエッチングにより、基板51を図５に示すように除去する。このとき、例えばモリブデンにより形成された分離層52がエッチングストッパの役割を果たし、分離層52上に位置する各薄膜トランジスタ24および支持層27などにエッチングが影響しない。
【００４５】
この後、分離層52に対して所定のフォトレジストパターンを形成した後、例えばリン酸と硝酸と酢酸との混合液などのエッチング液によるウェットエッチングなどにより、分離層52を所定の形状にエッチングして一部を残し、フォトレジストパターンを除去することにより、図６に示すように各遮光層28を形成する。このとき、各遮光層28を除く部分の絶縁層21の主面21bが露出する。
【００４６】
さらに、露出した絶縁層21の主面21bに対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、半導体層31のドレイン領域31Dまで貫通してコンタクトホール41を形成し、フォトレジストパターンを除去する。そして、例えばスパッタリング法などを用いて酸化インジウムスズなどにより電極膜を絶縁層21およびそのコンタクトホール41を覆って例えば膜厚５０ｎｍで形成した後、この電極膜に対して所定のフォトレジストパターンを形成し、ウェットエッチングなどを施して電極膜を所定の形状にエッチングし、フォトレジストパターンを除去することにより、図７に示すように各画素電極29を形成する。この結果、各画素電極29は、コンタクトホール41を介して、半導体層31のドレイン領域31Dと電気的に接続され、各遮光層28と同一面上に位置する。
【００４７】
この後、通常のアレイ基板12と同様に、膜形成とパターニングとを適宜繰り返すことにより、ドライバ回路などを備えたアレイ基板12を構成するとともに、このアレイ基板12と別途構成した対向基板13とアレイ基板12とを、通常の液晶パネル11と同様の工程により貼り合わせ、アレイ基板12と対向基板13との間に液晶材料48を介在させて液晶層14を形成し、アレイ基板12および対向基板13に適宜偏光板および光学シートなどを貼り付けて液晶パネル11を完成する。
【００４８】
完成した液晶パネル11は、バックライトとともにベゼルなどのケース体に収容するとともに、ドライバ回路などを外部回路と電気的に接続する。そして、外部回路からの信号によりドライバ回路が走査線を介してゲート電極32に電圧を印加して各薄膜トランジスタ24をスイッチングし、信号線に供給した画像信号をソース電極33に印加して、各薄膜トランジスタ24によりドレイン電極34を介して画像信号を各画素電極29に書き込む。この各画素電極29に書き込まれた画像信号の電圧に応じて、各画素18に対応する位置の液晶材料48が、バックライトから照射されてアレイ基板12側の偏光板を通過した光の偏光面を回転させる。この偏光面が回転された光の偏光角度に応じて、対向基板13側の偏光板を透過する光の割合、すなわち光透過率が決定されることで、画像が表示される。
【００４９】
上述したように、上記一実施形態では、アレイ基板12において、絶縁層21の液晶層14に対して反対側に複数の薄膜トランジスタ24を配置するとともに、これら薄膜トランジスタ24を支持層27で覆い、かつ、絶縁層21に対してそれぞれの薄膜トランジスタ24と反対側の位置に複数の画素電極29を形成する構成とした。
【００５０】
そして、このアレイ基板12は、基板51上に絶縁層21を形成し、この絶縁層21上に複数の薄膜トランジスタ24を形成し、これら薄膜トランジスタ24を覆って支持層27を形成し、基板51を除去し、かつ、絶縁層21に対してそれぞれの薄膜トランジスタ24と反対側の位置に、これら薄膜トランジスタ24により駆動される複数の画素電極29を形成することで構成した。
【００５１】
したがって、アレイ基板12を形成する際に、画素電極29の下地となる絶縁層21にパターニングを行う工程が必要なく、基板51上に形成した絶縁層21は、この基板51側の主面21bの凹凸が基板51の表面と略同一となり、研磨などをすることなく平坦性が高くなる。このため、この絶縁層21の基板51側の主面21bに形成される各画素電極29の凹凸が低減され、これら画素電極29の表面の凹凸に起因する電界乱れが生じにくく、液晶材料48の配向が乱れにくいので、例えば画素電極の凹凸を均すための平坦化層の形成および研磨などの製造工数を増加させて製造コストを増加させることなく、液晶パネル11のコントラストを確保できる。
【００５２】
また、支持層27を、可撓性を有する樹脂層とすることにより、対向基板13の絶縁性基板45を、可撓性を有するものとすることで、液晶パネル11にフレキシブル性を付与できる。
【００５３】
さらに、各薄膜トランジスタ24に対応して遮光層28を設けることにより、コントラストをより向上できる。また、これら遮光層28は、各画素電極29と略等しい厚みで絶縁層21に設けることにより、絶縁層21の液晶層14側に各遮光層28の厚みによる段差が生じにくく、この段差に起因する液晶材料48の配向乱れを最小に抑制できる。
【００５４】
また、基板51上に絶縁層21を形成する前に、基板51上にこの基板51と絶縁層21側との分離性を向上する分離層52を形成することにより、基板51を容易に除去できるとともに、この基板51を除去した跡に、分離層52をパターニングすることで各遮光層28を形成することにより、遮光層28を別途設ける工程が不要となり、製造工数を低減して製造コストを抑制できる。
【００５５】
そして、各薄膜トランジスタ24をトップゲート型とすることにより、バックライトが照射された際の各薄膜トランジスタ24での光リーク電流の発生を抑制できる。
【００５６】
なお、上記一実施形態において、液晶パネル11は透過型として説明したが、例えば光を反射する部材により画素電極29を形成した反射型としてもよい。
【００５７】
また、薄膜トランジスタ24は、Ｐ型ポリシリコン薄膜トランジスタとしたが、これに限定されるものではなく、例えばアモルファスシリコン薄膜トランジスタでもよいし、Ｎ型の薄膜トランジスタでもよいし、酸化物半導体薄膜トランジスタでもよい。すなわち、薄膜トランジスタ24は、液晶パネル11の構成に応じて適宜選択できる。
【００５８】
さらに、薄膜トランジスタ24は、トップゲート型以外でも、特に反射型の液晶パネル11に用いる場合にはボトムゲート型などとしても光リーク電流の問題は発生しない。
【００５９】
また、分離層52は必須の構成ではない。すなわち、分離層52に代えて基板51にアンダーコート層としてポリイミドなどを用いた膜を形成し、基板51を機械的に除去することも可能である。この場合、基板51は再利用可能である。また、基板51は、アレイ基板12を完成する前に除去されるものであるから、一般的に用いるガラス基板である必要もなく、金属基板など耐久性に優れる基板51を用いることが可能である。
【００６０】
そして、支持層27としては、塗布および焼成により形成した樹脂層以外でも、予め別途用意した基板、あるいはフィルムなどを用いてもよい。すなわち、支持層27の材料は任意に選択できる。
【００６１】
また、液晶パネル11は、対向基板13を表示側としたが、アレイ基板12側を表示側としても使用できる。
【００６２】
さらに、画素18およびそれに対応する薄膜トランジスタ24、画素電極29などは、マトリクス状に配置するものだけでなく、表示領域の形状に対応して任意の配置とすることができる。
【００６３】
また、対向電極46は、液晶層14のモードによっては、対向基板13側でなく、アレイ基板12側、すなわち画素電極29と同一層上(絶縁層21の主面21b上)に形成してもよい。この場合には、画素電極29を形成(成膜およびパターニング)する際に、これら画素電極29と同一の素材によって同一の工程で対向電極46を作成でき、製造性がより向上する。
【００６４】
そして、本発明の一実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６５】
11 液晶表示素子としての液晶パネル
12 アレイ基板
13 対向基板
14 液晶層
21 絶縁層
24 スイッチング素子としての薄膜トランジスタ
27 支持層
28 遮光層
29 画素電極
51 基板
52 分離層
【技術分野】
【０００１】
本発明の実施形態は、アレイ基板と対向基板との間に液晶層が介在された液晶表示素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、平面表示装置すなわちフラットパネルディスプレイ(ＦＰＤ)として、液晶表示装置が広く用いられている。例えば透過型の液晶表示装置は、液晶表示素子である液晶パネルと、この液晶パネルの背面側に面状光を照射するバックライトとを備えている。そして、液晶パネルは、アレイ基板と対向基板との間に光変調層である液晶層が介在されて構成されている。
【０００３】
アレイ基板は、透明なガラス基板の液晶層側の一主面上に、縦横に複数本ずつの配線(走査線および信号線)が形成され、これら配線が交差する位置などに対応してスイッチング素子である薄膜トランジスタ(ＴＦＴ)がマトリクス状に形成され、これら薄膜トランジスタを覆って絶縁層が形成され、この絶縁層の各薄膜トランジスタに対応する位置に形成されたコンタクトホールと絶縁層上とに亘って、画素を構成する透明電極である画素電極が層状に形成されて構成されている。また、ガラス基板の他主面には、偏光板が貼り付けられている。
【０００４】
一方、対向基板は、透明なガラス基板の液晶層側の一主面上に、各画素共通の対向電極が形成されている。また、ガラス基板の他主面には、偏光板が貼り付けられている。
【０００５】
そして、配線からの信号によりスイッチングされた薄膜トランジスタを介して画素電極に電圧が印加されると、この画素電極に印加された電圧に応じて、液晶層を構成する液晶材料が、バックライトから照射されてアレイ基板側の偏光板を通過した光の偏光面を回転させる。この偏光面が回転された光の偏光角度に応じて、対向基板側の偏光板を透過する光の割合、すなわち光透過率が決定される。したがって、液晶パネルでは、各薄膜トランジスタにより画素電極の電位を場所毎に変化させることで、画像が表示される。
【０００６】
このような液晶パネルにおいては、画素電極の表面の凹凸がコントラストの低下の原因となる。これは、画素電極の表面の凹凸による電界乱れによって液晶材料の配向が乱れるためである。そこで、アレイ基板の画素電極の下地となる部分に、例えばアクリル樹脂などの平坦化材料を塗布して焼成し平坦化層を形成することにより、画素電極の凹凸を低減した構成が知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１３３７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１記載の構成のように平坦化層を形成する場合、この平坦化層の厚みを大きくすることで画素電極の凹凸の低減効果がさらに高まる。しかしながら、平坦化層には、画素電極と薄膜トランジスタとを導通させるための開口であるコンタクトホールを形成しなければならないため、平坦化層の厚膜化には制限がある。一方で、平坦化層を形成した後、研磨をして平坦性を高めることも考えられるものの、この場合には工数の増加などに伴い製造コストが高くなる。
【０００９】
本発明が解決しようとする課題は、製造コストを増加させることなく画素電極の凹凸を低減してコントラストを確保できる液晶表示素子およびその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
実施形態の液晶表示素子は、アレイ基板を有する。また、この液晶表示素子は、アレイ基板に対向して配置された対向基板を有する。さらに、この液晶表示素子は、アレイ基板と対向基板との間に介在された液晶層を有する。アレイ基板は、絶縁層を備える。また、アレイ基板は、絶縁層の液晶層に対して反対側に配置された複数のスイッチング素子を備える。さらに、アレイ基板は、スイッチング素子を覆う支持層を備える。そして、このアレイ基板は、絶縁層に対してそれぞれのスイッチング素子と反対側の位置に設けられ、これら各スイッチング素子に電気的に接続されてこれらスイッチング素子により駆動される複数の画素電極を備える。
【図面の簡単な説明】
【００１１】
【図１】一実施形態の液晶表示素子の一部を拡大して模式的に示す断面図である。
【図２】同上液晶表示素子の製造方法を拡大して模式的に示す断面図である。
【図３】同上液晶表示素子の製造方法の図２に続く状態を拡大して模式的に示す断面図である。
【図４】同上液晶表示素子の製造方法の図３に続く状態を拡大して模式的に示す断面図である。
【図５】同上液晶表示素子の製造方法の図４に続く状態を拡大して模式的に示す断面図である。
【図６】同上液晶表示素子の製造方法の図５に続く状態を拡大して模式的に示す断面図である。
【図７】同上液晶表示素子の製造方法の図６に続く状態を拡大して模式的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下、一実施形態の構成を図１ないし図７を参照して説明する。
【００１３】
図１において、11は液晶表示素子としての平面表示素子である液晶パネルであり、この液晶パネル11は、例えば図示しないバックライトからの面状光を透過させて画像を表示する透過型のアクティブマトリクス型液晶パネルである。
【００１４】
すなわち、この液晶パネル11は、四角形状のアレイ基板12と、四角形状の対向基板13とが、この対向基板13を表示側として所定の隙間(セルギャップ)を介して互いに対向配置され、これら基板12，13間に液晶層14、および、基板12，13間の隙間を保持する図示しないスペーサが介在され、かつ、アレイ基板12の表示側(液晶層14と反対側)と対向基板13の背面側(液晶層14と反対側)とに図示しない偏光板がそれぞれ取り付けられて構成され、複数の画素18が例えばマトリクス状に配置された画像を表示するアクティブエリアすなわち表示領域が例えば四角形状に形成されている。
【００１５】
アレイ基板12は、絶縁層21と、この絶縁層21上に形成された第１絶縁膜としてのゲート絶縁膜22およびこのゲート絶縁膜22上に形成された第２絶縁膜としての層間絶縁膜23を介して絶縁層21上に表示領域に対応する位置に複数の画素18に対応してマトリクス状に配置される複数のスイッチング素子としての薄膜トランジスタ(ＴＦＴ)24と、表示領域に対応する位置に平面視で格子状に形成され各薄膜トランジスタ24と電気的に接続される図示しない複数の走査線および信号線と、全ての薄膜トランジスタ24を覆って層間絶縁膜23上に形成された支持層27と、絶縁層21に対して薄膜トランジスタ24と反対側に形成された遮光層28および各画素18を構成する画素電極29と、これら遮光層28および画素電極29を覆って絶縁層21に形成された図示しない配向膜とを備えている。また、このアレイ基板12には、例えば絶縁層21上に、外部回路に電気的に接続され各薄膜トランジスタ24を駆動するための駆動回路である図示しないドライバ回路が表示領域の外方に額縁状(四角形枠状)に形成された非表示領域に対応して配置されている。
【００１６】
絶縁層21は、アンダーコート層とも呼ばれるもので、例えば一酸化珪素(ＳｉＯ)などの絶縁性を有する部材により形成された薄膜であり、アレイ基板12の液晶層14側に位置している。本実施の形態において、絶縁層21は、例えば３００ｎｍの膜厚に形成されている。
【００１７】
また、ゲート絶縁膜22は、例えば一酸化珪素(ＳｉＯ)などの絶縁性を有する部材により形成された薄膜である。本実施の形態において、ゲート絶縁膜22は、例えば８０ｎｍの膜厚に形成されている。
【００１８】
また、層間絶縁膜23は、例えば酸窒化珪素(ＳｉＯＮ)などの絶縁性を有する部材により形成された薄膜である。本実施の形態において、層間絶縁膜23は、例えば６００ｎｍの膜厚に形成されている。
【００１９】
そして、各薄膜トランジスタ24は、本実施の形態では例えばトップゲート型のＰ型ポリシリコン(ｐ−Ｓｉ)薄膜トランジスタであり、絶縁層21の主面21a上に位置する半導体層31と、ゲート絶縁膜22を介してこの半導体層31と絶縁されてこの半導体層31上に位置する制御電極であるゲート電極32と、層間絶縁膜23を介してゲート電極32と絶縁されてこのゲート電極32上に位置する絶縁された信号電極であるソース電極33および駆動電極であるドレイン電極34とを有している。また、これら薄膜トランジスタ24は、走査線と信号線との交差位置にそれぞれ対応して配置されている。
【００２０】
半導体層31は、例えばポリシリコンにより島状に形成されたものであり、ゲート電極32に対応するチャネル領域31Cと、ソース電極33と電気的に接続されたソース領域31Sと、ドレイン電極34と電気的に接続されたドレイン領域31Dとが形成されている。
【００２１】
また、ゲート電極32は、走査線と電気的に接続されており、例えば走査線の一部に突設されて、半導体層31と平面視で交差している。このゲート電極32は、例えばモリブデンタングステン(ＭｏＷ)などの導電性を有する部材(合金)により形成されている。なお、このゲート電極32は、例えば走査線と同一の部材を同一工程でパターニングすることにより、走査線と一体に形成されている。
【００２２】
また、ソース電極33は、ゲート電極32の直上を避けた一側の位置に配置され、信号線と電気的に接続されている。このソース電極33は、例えば導電性の部材であるチタン(Ｔｉ)、アルミニウム(Ａｌ)、チタンが順次積層され、ゲート絶縁膜22および層間絶縁膜23に亘って形成されたコンタクトホール36を覆って形成されることにより、半導体層31のソース領域31Sと電気的に接続されている。
【００２３】
また、ドレイン電極34は、ゲート電極32の直上を避けた他側の位置に配置されている。このドレイン電極34は、例えば導電性の部材であるチタン、アルミニウム、チタンが順次積層され、ゲート絶縁膜22および層間絶縁膜23に亘って形成されたコンタクトホール37を覆って形成されることにより、半導体層31のドレイン領域31Dと電気的に接続されている。なお、このドレイン電極34は、例えばソース電極33と同一の部材を同一の工程でパターニングすることにより形成されている。
【００２４】
また、各走査線は、同一行に位置する各薄膜トランジスタ24のゲート電極32に対してドライバ回路からの走査信号を印加することにより、同一行に位置する各薄膜トランジスタ24をスイッチングするものである。
【００２５】
また、各信号線は、同一列に位置する各薄膜トランジスタ24のソース電極33に対してドライバ回路からの画像信号を印加するものである。
【００２６】
また、支持層27は、例えばアクリル樹脂などの可撓性(弾性)および透光性を有する部材により形成された樹脂層であり、絶縁層21に対して液晶層14と反対側に位置している。本実施の形態において、支持層27は、例えば２０μｍの膜厚に形成されている。なお、この支持層27の層間絶縁膜23と反対側(図１中の上側)の主面は、平坦でなくても液晶パネル11の表示特性上の影響はないが、必要に応じて研磨などにより平坦化してもよい。
【００２７】
また、各遮光層28は、ブラックマトリクスなどとも呼ばれるもので、各薄膜トランジスタ24の表示側の一部を遮光することによりバックライトからの光が各薄膜トランジスタ24から表示側へと抜けることを防止するためのものである。これら遮光層28は、例えばモリブデン(Ｍｏ)などの部材により形成されており、絶縁層21に対して各薄膜トランジスタ24と反対側の位置、すなわち絶縁層21の液晶層14側の主面21bに形成されている。さらに、これら遮光層28は、例えば各信号線と略平行に配置され、同一列に位置する各薄膜トランジスタ24間で連続した長尺状に形成されており、表示領域全体に亘ってストライプ状となっている。
【００２８】
また、各画素電極29は、例えば酸化インジウムスズ(ＩＴＯ)などの透光性および導電性を有する部材(合金)により、絶縁層21に形成されたコンタクトホール41を覆って、この絶縁層21の主面21b上に膜状に形成され、各薄膜トランジスタ24の半導体層31のドレイン領域31Dと電気的に接続されて、ドレイン電極34と電気的に接続されている。さらに、各画素電極29は、各遮光層28と略等しい膜厚に形成されており、本実施の形態において、例えば５０ｎｍの膜厚となっている。
【００２９】
一方、対向基板13は、絶縁性および透光性を有する絶縁性基板45と、この絶縁性基板45上に形成された共通電極である対向電極46と、この対向電極46を覆って形成された図示しない配向膜とを備えている。
【００３０】
絶縁性基板45は、例えばガラス基板、あるいは可撓性(弾性)を有する樹脂基板などである。
【００３１】
対向電極46は、各薄膜トランジスタ24に共通の接地電位を設定するもので、例えば酸化インジウムスズなどの透光性および導電性を有する部材(合金)により少なくとも表示領域を全体に亘って膜状に形成されている。また、これら対向電極46は、非表示領域において図示しないトランスファ電極を介してアレイ基板12側と電気的に接続されている。
【００３２】
さらに、液晶層14は、アレイ基板12側の配向膜と対向基板13側の配向膜との間に配置されており、この液晶層14を構成する液晶材料48がこれら配向膜によって配向制御されている。液晶材料48は、各画素電極29に印加された電圧に応じて、バックライトから照射されてアレイ基板12側の偏光板を通過した光の偏光面を回転させるものである。
【００３３】
なお、アレイ基板12の表示側(液晶層14)側、あるいは対向基板13などに、画素18毎に対応する着色層(カラーフィルタ層)を設けることで、液晶パネル11はカラー表示が可能である。
【００３４】
次に、上記一実施形態の液晶パネル11の製造方法を説明する。
【００３５】
まず、図２に示すように、基板51上に例えばスパッタリング法などを用いて、モリブデンなどにより分離層52を例えば膜厚５０ｎｍで形成する。なお、この分離層52は、基板51と後工程の各層との分離性を向上するためのものである。
【００３６】
次いで、図３に示すように、分離層52上に、例えばプラズマＣＶＤ法などを用いて、一酸化珪素などにより絶縁層21を例えば膜厚３００ｎｍで形成する。
【００３７】
さらに、例えばプラズマＣＶＤ法などを用いて、アモルファスシリコン膜(ａ−Ｓｉ)を例えば膜厚５０ｎｍで形成した後、例えば４５０℃で３０分の脱水素アニールを施し、エキシマレーザ光を照射してアモルファスシリコン膜を多結晶化してポリシリコン膜とする。また、このポリシリコン膜に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、ポリシリコン膜を所定の形状にエッチングし、フォトレジストパターンを除去する。
【００３８】
次いで、例えばプラズマＣＶＤ法などを用いて、ポリシリコン膜を覆って絶縁層21の主面21a上に一酸化珪素などによりゲート絶縁膜22を例えば膜厚８０ｎｍで形成する。
【００３９】
また、スパッタリング法などを用いてモリブデンタングステンなどにより導電膜を形成し、この導電膜に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、導電膜を所定の形状にエッチングし、フォトレジストパターンを除去することにより、走査線およびゲート電極32を一体に形成する。
【００４０】
さらに、このゲート電極32をマスクとして、ポリシリコン膜に対して不純物の注入などを行い、ポリシリコン膜をチャネル領域31C、ソース領域31Sおよびドレイン領域31Dを有する半導体層31とする。
【００４１】
この後、ゲート電極32を覆ってゲート絶縁膜22上に、例えばプラズマＣＶＤ法などを用いて酸窒化珪素などにより層間絶縁膜23を例えば膜厚６００ｎｍで形成する。
【００４２】
さらに、層間絶縁膜23に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、層間絶縁膜23およびゲート絶縁膜22を半導体層31のソース領域31Sおよびドレイン領域31Dまで貫通してコンタクトホール36，37を形成し、フォトレジストパターンを除去する。さらに、これらコンタクトホール36，37を覆って、例えばチタン、アルミニウムおよびチタンの３層膜を形成し、この３層膜に対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して３層膜を所定の形状にエッチングし、フォトレジストパターンを除去することにより、信号線、ソース電極33およびドレイン電極34を形成する。この結果、ソース電極33およびドレイン電極34が、コンタクトホール36，37を介して、半導体層31のソース領域31Sおよびドレイン領域31Dとそれぞれ電気的に接続され、各薄膜トランジスタ24が形成される。
【００４３】
次いで、図４に示すように、全ての薄膜トランジスタ24を覆って、図示しないスリットコータなどの塗布装置を用いて液体状のアクリル樹脂などを２０μｍ塗布した後、例えば２３０℃で焼成することにより、支持層27を形成する。
【００４４】
さらに、基板51全体を例えばバッファードフッ酸などのエッチング液に浸すウェットエッチングにより、基板51を図５に示すように除去する。このとき、例えばモリブデンにより形成された分離層52がエッチングストッパの役割を果たし、分離層52上に位置する各薄膜トランジスタ24および支持層27などにエッチングが影響しない。
【００４５】
この後、分離層52に対して所定のフォトレジストパターンを形成した後、例えばリン酸と硝酸と酢酸との混合液などのエッチング液によるウェットエッチングなどにより、分離層52を所定の形状にエッチングして一部を残し、フォトレジストパターンを除去することにより、図６に示すように各遮光層28を形成する。このとき、各遮光層28を除く部分の絶縁層21の主面21bが露出する。
【００４６】
さらに、露出した絶縁層21の主面21bに対して所定のフォトレジストパターンを形成した後、ドライエッチングなどを施して、半導体層31のドレイン領域31Dまで貫通してコンタクトホール41を形成し、フォトレジストパターンを除去する。そして、例えばスパッタリング法などを用いて酸化インジウムスズなどにより電極膜を絶縁層21およびそのコンタクトホール41を覆って例えば膜厚５０ｎｍで形成した後、この電極膜に対して所定のフォトレジストパターンを形成し、ウェットエッチングなどを施して電極膜を所定の形状にエッチングし、フォトレジストパターンを除去することにより、図７に示すように各画素電極29を形成する。この結果、各画素電極29は、コンタクトホール41を介して、半導体層31のドレイン領域31Dと電気的に接続され、各遮光層28と同一面上に位置する。
【００４７】
この後、通常のアレイ基板12と同様に、膜形成とパターニングとを適宜繰り返すことにより、ドライバ回路などを備えたアレイ基板12を構成するとともに、このアレイ基板12と別途構成した対向基板13とアレイ基板12とを、通常の液晶パネル11と同様の工程により貼り合わせ、アレイ基板12と対向基板13との間に液晶材料48を介在させて液晶層14を形成し、アレイ基板12および対向基板13に適宜偏光板および光学シートなどを貼り付けて液晶パネル11を完成する。
【００４８】
完成した液晶パネル11は、バックライトとともにベゼルなどのケース体に収容するとともに、ドライバ回路などを外部回路と電気的に接続する。そして、外部回路からの信号によりドライバ回路が走査線を介してゲート電極32に電圧を印加して各薄膜トランジスタ24をスイッチングし、信号線に供給した画像信号をソース電極33に印加して、各薄膜トランジスタ24によりドレイン電極34を介して画像信号を各画素電極29に書き込む。この各画素電極29に書き込まれた画像信号の電圧に応じて、各画素18に対応する位置の液晶材料48が、バックライトから照射されてアレイ基板12側の偏光板を通過した光の偏光面を回転させる。この偏光面が回転された光の偏光角度に応じて、対向基板13側の偏光板を透過する光の割合、すなわち光透過率が決定されることで、画像が表示される。
【００４９】
上述したように、上記一実施形態では、アレイ基板12において、絶縁層21の液晶層14に対して反対側に複数の薄膜トランジスタ24を配置するとともに、これら薄膜トランジスタ24を支持層27で覆い、かつ、絶縁層21に対してそれぞれの薄膜トランジスタ24と反対側の位置に複数の画素電極29を形成する構成とした。
【００５０】
そして、このアレイ基板12は、基板51上に絶縁層21を形成し、この絶縁層21上に複数の薄膜トランジスタ24を形成し、これら薄膜トランジスタ24を覆って支持層27を形成し、基板51を除去し、かつ、絶縁層21に対してそれぞれの薄膜トランジスタ24と反対側の位置に、これら薄膜トランジスタ24により駆動される複数の画素電極29を形成することで構成した。
【００５１】
したがって、アレイ基板12を形成する際に、画素電極29の下地となる絶縁層21にパターニングを行う工程が必要なく、基板51上に形成した絶縁層21は、この基板51側の主面21bの凹凸が基板51の表面と略同一となり、研磨などをすることなく平坦性が高くなる。このため、この絶縁層21の基板51側の主面21bに形成される各画素電極29の凹凸が低減され、これら画素電極29の表面の凹凸に起因する電界乱れが生じにくく、液晶材料48の配向が乱れにくいので、例えば画素電極の凹凸を均すための平坦化層の形成および研磨などの製造工数を増加させて製造コストを増加させることなく、液晶パネル11のコントラストを確保できる。
【００５２】
また、支持層27を、可撓性を有する樹脂層とすることにより、対向基板13の絶縁性基板45を、可撓性を有するものとすることで、液晶パネル11にフレキシブル性を付与できる。
【００５３】
さらに、各薄膜トランジスタ24に対応して遮光層28を設けることにより、コントラストをより向上できる。また、これら遮光層28は、各画素電極29と略等しい厚みで絶縁層21に設けることにより、絶縁層21の液晶層14側に各遮光層28の厚みによる段差が生じにくく、この段差に起因する液晶材料48の配向乱れを最小に抑制できる。
【００５４】
また、基板51上に絶縁層21を形成する前に、基板51上にこの基板51と絶縁層21側との分離性を向上する分離層52を形成することにより、基板51を容易に除去できるとともに、この基板51を除去した跡に、分離層52をパターニングすることで各遮光層28を形成することにより、遮光層28を別途設ける工程が不要となり、製造工数を低減して製造コストを抑制できる。
【００５５】
そして、各薄膜トランジスタ24をトップゲート型とすることにより、バックライトが照射された際の各薄膜トランジスタ24での光リーク電流の発生を抑制できる。
【００５６】
なお、上記一実施形態において、液晶パネル11は透過型として説明したが、例えば光を反射する部材により画素電極29を形成した反射型としてもよい。
【００５７】
また、薄膜トランジスタ24は、Ｐ型ポリシリコン薄膜トランジスタとしたが、これに限定されるものではなく、例えばアモルファスシリコン薄膜トランジスタでもよいし、Ｎ型の薄膜トランジスタでもよいし、酸化物半導体薄膜トランジスタでもよい。すなわち、薄膜トランジスタ24は、液晶パネル11の構成に応じて適宜選択できる。
【００５８】
さらに、薄膜トランジスタ24は、トップゲート型以外でも、特に反射型の液晶パネル11に用いる場合にはボトムゲート型などとしても光リーク電流の問題は発生しない。
【００５９】
また、分離層52は必須の構成ではない。すなわち、分離層52に代えて基板51にアンダーコート層としてポリイミドなどを用いた膜を形成し、基板51を機械的に除去することも可能である。この場合、基板51は再利用可能である。また、基板51は、アレイ基板12を完成する前に除去されるものであるから、一般的に用いるガラス基板である必要もなく、金属基板など耐久性に優れる基板51を用いることが可能である。
【００６０】
そして、支持層27としては、塗布および焼成により形成した樹脂層以外でも、予め別途用意した基板、あるいはフィルムなどを用いてもよい。すなわち、支持層27の材料は任意に選択できる。
【００６１】
また、液晶パネル11は、対向基板13を表示側としたが、アレイ基板12側を表示側としても使用できる。
【００６２】
さらに、画素18およびそれに対応する薄膜トランジスタ24、画素電極29などは、マトリクス状に配置するものだけでなく、表示領域の形状に対応して任意の配置とすることができる。
【００６３】
また、対向電極46は、液晶層14のモードによっては、対向基板13側でなく、アレイ基板12側、すなわち画素電極29と同一層上(絶縁層21の主面21b上)に形成してもよい。この場合には、画素電極29を形成(成膜およびパターニング)する際に、これら画素電極29と同一の素材によって同一の工程で対向電極46を作成でき、製造性がより向上する。
【００６４】
そして、本発明の一実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６５】
11 液晶表示素子としての液晶パネル
12 アレイ基板
13 対向基板
14 液晶層
21 絶縁層
24 スイッチング素子としての薄膜トランジスタ
27 支持層
28 遮光層
29 画素電極
51 基板
52 分離層
【特許請求の範囲】
【請求項１】
アレイ基板と、このアレイ基板に対向して配置された対向基板と、これらアレイ基板と対向基板との間に介在された液晶層とを具備した液晶表示素子であって、
前記アレイ基板は、
絶縁層と、
この絶縁層の前記液晶層に対して反対側に配置された複数のスイッチング素子と、
これらスイッチング素子を覆う支持層と、
前記絶縁層に対してそれぞれの前記スイッチング素子と反対側の位置に設けられ、これらスイッチング素子に電気的に接続されてこれらスイッチング素子により駆動される複数の画素電極とを備えている
ことを特徴とする液晶表示素子。
【請求項２】
前記支持層は、可撓性を有する樹脂層である
ことを特徴とする請求項１記載の液晶表示素子。
【請求項３】
前記アレイ基板は、前記絶縁層に対してそれぞれの前記スイッチング素子と反対側の位置に設けられ、これらスイッチング素子の少なくとも一部を遮光する複数の遮光層を備えている
ことを特徴とする請求項１または２記載の液晶表示素子。
【請求項４】
前記各遮光層は、前記画素電極と略等しい厚みで前記絶縁層に設けられている
ことを特徴とする請求項３記載の液晶表示素子。
【請求項５】
アレイ基板と、このアレイ基板に対向して配置された対向基板と、これらアレイ基板と対向基板との間に介在された液晶層とを具備した液晶表示素子の製造方法であって、
基板上に絶縁層を形成する工程と、
この絶縁層上に複数のスイッチング素子を形成する工程と、
これらスイッチング素子を覆って支持層を形成する工程と、
前記基板を除去する工程と、
前記絶縁層に対してそれぞれの前記スイッチング素子と反対側の位置に、これらスイッチング素子により駆動される複数の画素電極を形成する工程とを備えている
ことを特徴とする液晶表示素子の製造方法。
【請求項６】
前記支持層を、可撓性を有する樹脂層とする
ことを特徴とする請求項５記載の液晶表示素子の製造方法。
【請求項７】
前記基板上に前記絶縁層を形成する工程の前に、前記基板上にこの基板と前記絶縁層側との分離性を向上する分離層を形成する工程と、
前記基板を除去する工程の後に、前記分離層をパターニングすることにより前記スイッチング素子のそれぞれに対応する位置にこれらスイッチング素子の少なくとも一部を遮光する複数の遮光層を形成する工程とを備えている
ことを特徴とする請求項５または６記載の液晶表示素子の製造方法。
【請求項８】
前記遮光層を形成する工程では、この遮光層を前記画素電極と略等しい厚みとする
ことを特徴とする請求項７記載の液晶表示素子の製造方法。
【請求項１】
アレイ基板と、このアレイ基板に対向して配置された対向基板と、これらアレイ基板と対向基板との間に介在された液晶層とを具備した液晶表示素子であって、
前記アレイ基板は、
絶縁層と、
この絶縁層の前記液晶層に対して反対側に配置された複数のスイッチング素子と、
これらスイッチング素子を覆う支持層と、
前記絶縁層に対してそれぞれの前記スイッチング素子と反対側の位置に設けられ、これらスイッチング素子に電気的に接続されてこれらスイッチング素子により駆動される複数の画素電極とを備えている
ことを特徴とする液晶表示素子。
【請求項２】
前記支持層は、可撓性を有する樹脂層である
ことを特徴とする請求項１記載の液晶表示素子。
【請求項３】
前記アレイ基板は、前記絶縁層に対してそれぞれの前記スイッチング素子と反対側の位置に設けられ、これらスイッチング素子の少なくとも一部を遮光する複数の遮光層を備えている
ことを特徴とする請求項１または２記載の液晶表示素子。
【請求項４】
前記各遮光層は、前記画素電極と略等しい厚みで前記絶縁層に設けられている
ことを特徴とする請求項３記載の液晶表示素子。
【請求項５】
アレイ基板と、このアレイ基板に対向して配置された対向基板と、これらアレイ基板と対向基板との間に介在された液晶層とを具備した液晶表示素子の製造方法であって、
基板上に絶縁層を形成する工程と、
この絶縁層上に複数のスイッチング素子を形成する工程と、
これらスイッチング素子を覆って支持層を形成する工程と、
前記基板を除去する工程と、
前記絶縁層に対してそれぞれの前記スイッチング素子と反対側の位置に、これらスイッチング素子により駆動される複数の画素電極を形成する工程とを備えている
ことを特徴とする液晶表示素子の製造方法。
【請求項６】
前記支持層を、可撓性を有する樹脂層とする
ことを特徴とする請求項５記載の液晶表示素子の製造方法。
【請求項７】
前記基板上に前記絶縁層を形成する工程の前に、前記基板上にこの基板と前記絶縁層側との分離性を向上する分離層を形成する工程と、
前記基板を除去する工程の後に、前記分離層をパターニングすることにより前記スイッチング素子のそれぞれに対応する位置にこれらスイッチング素子の少なくとも一部を遮光する複数の遮光層を形成する工程とを備えている
ことを特徴とする請求項５または６記載の液晶表示素子の製造方法。
【請求項８】
前記遮光層を形成する工程では、この遮光層を前記画素電極と略等しい厚みとする
ことを特徴とする請求項７記載の液晶表示素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２０８１８４（Ｐ２０１２−２０８１８４Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７１８７５（Ｐ２０１１−７１８７５）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（３０２０２０２０７）株式会社ジャパンディスプレイセントラル (2,170)
【Ｆターム（参考）】
[ Back to top ]