液晶表示装置の駆動方法
【課題】画像信号の入力頻度の向上及び十分な撮像期間の確保を図ることで、フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質を向上させること及び撮像の検出精度を向上させること。
【解決手段】マトリクス状に配設された画素のうち、複数行に配設された画素に対する画像信号の供給を並行して行う。加えて、マトリクス状に配設された画素のうち、複数行に配設された画素における撮像を並行して行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【解決手段】マトリクス状に配設された画素のうち、複数行に配設された画素に対する画像信号の供給を並行して行う。加えて、マトリクス状に配設された画素のうち、複数行に配設された画素における撮像を並行して行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行い、且つ該表示に用いられる光に対する被読み取り物の反射光量を検出することで撮像を行うことが可能な液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈する波長の光のみを透過するカラーフィルター（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれが異なる色を呈する光を発光する複数の光源（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））が設けられる。そして、当該複数の光源のそれぞれが点滅を繰り返し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
当該液晶表示装置の画素部において、表示のみならず撮像を行う液晶表示装置も開発されている。例えば、特許文献１では、フィールドシーケンシャル方式によって表示を行うとともに被読み取り物からの反射光量を検出することでカラー画像の撮像が可能な液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−００８７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、各画素に対する画像信号の入力頻度を向上させる必要がある。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のいずれか一を呈する光を発光する３種の光源を備えた液晶表示装置をフィールドシーケンシャル方式で表示させる場合、カラーフィルター方式によって表示を行う液晶表示装置と比較し、各画素に対する画像信号の入力頻度を少なくとも３倍にする必要がある。具体的に述べると、フレーム周波数が６０Ｈｚである場合、カラーフィルター方式によって表示を行う液晶表示装置では各画素に対する画像信号の入力を１秒間に６０回行う必要があるのに対し、当該３種の光源を備えた液晶表示装置をフィールドシーケンシャル方式によって表示させる場合、各画素に対する画像信号の入力を１秒間に１８０回行う必要がある。
【０００７】
また、液晶表示装置の画素部において被読み取り物からの反射光量を検出することで撮像を行う場合、外光の影響を極力排除することが望ましい。そのため、当該液晶表示装置がフィールドシーケンシャル方式によって表示を行う場合、特定の色を呈する光の光源が点灯している期間内において撮像が完了するように撮像期間を短期化することが望ましい。
【０００８】
一方、画像信号の入力頻度の向上及び撮像期間の短期化を行うためには、液晶表示装置を構成する各素子の高速応答性が要求される。具体的には、各画素に設けられるトランジスタの移動度の向上などが要求される。しかしながら、これらの素子の特性を向上させることは容易ではない。また、撮像期間が短期化すると撮像の検出精度が低下する可能性がある。
【０００９】
他方、当該液晶表示装置においてフレーム周波数を低減することで、画像信号の入力頻度の低減及び十分な撮像期間の確保を図ることも可能である。しかしながら、この場合はカラーブレイクなどの表示劣化が顕在化するという問題がある。
【００１０】
そこで、本発明の一態様は、画像信号の入力頻度の向上及び十分な撮像期間の確保を図ることで、当該液晶表示装置の画質を向上させること及び撮像の検出精度を向上させることを目的の一とする。
【課題を解決するための手段】
【００１１】
上述した目的は、液晶表示装置の画素部において、マトリクス状に配設された画素のうち、複数行に配設された画素に対する画像信号の供給を並行して行うこと及びマトリクス状に配設された画素のうち、複数行に配設された画素においての撮像を並行して行うことによって達成することができる。
【００１２】
すなわち、本発明の一態様は、異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、第１のサンプリング期間において、第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給を並行して行い、第１のサンプリング期間後の期間である点灯期間において、異なる色を呈する複数の光源の少なくとも一つが点灯することで画素部に第１の色を呈する光を照射し、点灯期間に含まれる期間である撮像期間において、第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｚ行目（ｚは、ｘ／２未満の自然数））に配設されたｙ個の撮像画素における撮像、及び第２の領域に含まれる（ｚ＋１）行目に配設されたｙ個の撮像画素乃至２ｚ行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法である。
【００１３】
また、異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、サンプリング期間において、１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給を並行して行い、サンプリング期間内の期間であり、且つ第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｓ行目（ｓは、ｋ／２以下の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至（ｋ＋ｓ）行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給が終了した後の期間である点灯期間において、１行目乃至ｓ行目用光源から照射される第１の色を呈する光の透過を１行目に配設されたｎ個の表示画素乃至ｓ行目に配設されたｎ個の表示画素のそれぞれにおいて制御し、且つ（ｋ＋１）行目乃至（ｋ＋ｓ）行目用光源から照射される第２の色を呈する光の透過を（ｋ＋１）行目乃至（ｋ＋ｓ）行目用に配設されたｎ個の表示画素のそれぞれにおいて制御し、点灯期間に含まれる期間である撮像期間において、第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｖ行目（ｖは、ｘ／４以下の自然数））に配設されたｙ個の撮像画素における撮像、及び第２の領域に含まれる（ｗ＋１）行目（ｗは、２ｖ以上ｘ／２以下の自然数）に配設されたｙ個の撮像画素乃至（ｗ＋ｖ）行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法も本発明の一態様である。
【発明の効果】
【００１４】
本発明の一態様の液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対する画像信号の供給を並行して行うことが可能である。加えて、マトリクス状に配設された画素のうち、複数行に配設された画素における撮像を並行して行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【図面の簡単な説明】
【００１５】
【図１】液晶表示装置の構成例を示す図。
【図２】（Ａ）〜（Ｃ）画素の構成例を示す図。
【図３】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路の動作の一例を示す図。
【図４】（Ａ）画像信号線駆動回路の構成例を示す図、（Ｂ）画像信号線駆動回路の動作の一例を示す図。
【図５】撮像素子駆動回路の構成例を示す図。
【図６】撮像素子駆動回路の動作の一例を示す図。
【図７】撮像素子駆動回路の動作の一例を示す図。
【図８】（Ａ）検出回路の構成例を示す図、（Ｂ）検出回路の動作の一例を示す図。
【図９】（Ａ）撮像素子の構成例を示す図、（Ｂ）撮像素子の動作の一例を示す図。
【図１０】（Ａ）バックライトの構成例を示す図、（Ｂ）バックライトの動作の一例を示す図。
【図１１】液晶表示装置の動作の一例を説明する図。
【図１２】（Ａ）、（Ｂ）液晶表示装置の動作の一例を説明する図。
【図１３】液晶表示装置の動作の一例を説明する図。
【図１４】液晶表示装置の動作の一例を説明する図。
【図１５】（Ａ）〜（Ｄ）トランジスタの具体例を示す図。
【図１６】画素のレイアウトの具体例を示す上面図。
【図１７】画素のレイアウトの具体例を示す断面図。
【図１８】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【図１９】（Ａ）、（Ｂ）トランジスタの構成を説明する図。
【図２０】Ｖｔｈの算出方法を説明する図。
【図２１】（Ａ）〜（Ｃ）光負バイアス試験結果を示す図。
【図２２】（Ａ）走査線駆動回路の動作の一例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。
【図２３】撮像素子駆動回路の動作の一例を示す図。
【図２４】撮像素子駆動回路の動作の一例を示す図。
【図２５】液晶表示装置の動作の一例を説明する図。
【図２６】液晶表示装置の動作の一例を説明する図。
【図２７】液晶表示装置の動作の一例を説明する図。
【図２８】液晶表示装置の動作の一例を説明する図。
【図２９】バックライトの構成例を示す図。
【図３０】液晶表示装置の動作の一例を説明する図。
【図３１】液晶表示装置の動作の一例を説明する図。
【図３２】液晶表示装置の動作の一例を説明する図。
【図３３】液晶表示装置の動作の一例を説明する図。
【図３４】（Ａ）走査線駆動回路の動作の一例を示す図、（Ｂ）画像信号線駆動回路の動作の一例を示す図。
【図３５】撮像素子駆動回路の動作の一例を示す図。
【図３６】撮像素子駆動回路の動作の一例を示す図。
【図３７】液晶表示装置の動作の一例を説明する図。
【図３８】液晶表示装置の動作の一例を説明する図。
【図３９】液晶表示装置の動作の一例を説明する図。
【図４０】液晶表示装置の動作の一例を説明する図。
【図４１】液晶表示装置の動作の一例を説明する図。
【図４２】液晶表示装置の動作の一例を説明する図。
【図４３】液晶表示装置の動作の一例を説明する図。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１７】
（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について図１〜図１１を参照して説明する。
【００１８】
＜液晶表示装置の構成例＞
図１は、液晶表示装置の構成例を示す図である。図１に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、画像信号線駆動回路１２と、撮像素子駆動回路１６と、検出回路１７と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本（ｍは、３以上の自然数）の走査線１３と、各々が平行又は略平行に配設され、且つ画像信号線駆動回路１２によって電位が制御される、ｎ本（ｎは、２以上の自然数）の画像信号線１４１、ｎ本の画像信号線１４２、及びｎ本の画像信号線１４３と、各々が平行又は略平行に配設され、且つ撮像素子駆動回路１６によって電位が制御されるｍ本のリセット信号線１８と、各々が平行又は略平行に配設され、且つ撮像素子駆動回路１６によって電位が制御されるｍ本の読み出し信号線１９と、各々が平行又は略平行に配設され、且つ検出回路１７において電位が判別される、ｎ本の撮像信号線２０１、ｎ本の撮像信号線２０２、及びｎ本の撮像信号線２０３と、を有する。
【００１９】
さらに、画素部１０は、３つの領域（領域１０１〜領域１０３）に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、ここでは、領域１０１は、１行目乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設された走査線１３、１行目乃至ｋ行目に配設されたリセット信号線１８、及び１行目乃至ｋ行目に配設された読み出し信号線１９を含む領域であり、領域１０２は、（ｋ＋１）行目乃至２ｋ行目に配設された走査線１３、（ｋ＋１）行目乃至２ｋ行目に配設されたリセット信号線１８、及び（ｋ＋１）行目乃至２ｋ行目に配設された読み出し信号線１９を含む領域であり、領域１０３は、（２ｋ＋１）行目乃至ｍ行目に配設された走査線１３、（２ｋ＋１）行目乃至ｍ行目に配設されたリセット信号線１８、及び（２ｋ＋１）行目乃至ｍ行目に配設された読み出し信号線１９を含む領域であるとする。また、各走査線１３、各リセット信号線１８、及び各読み出し信号線１９は、画素部１０においてマトリクス状（ｍ行ｎ列）に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続される。また、各画像信号線１４１及び各撮像信号線２０１は、領域１０１においてマトリクス状に配設された複数の画素のうち、いずれかの列に配設された複数の画素に電気的に接続される。また、各画像信号線１４２及び各撮像信号線２０２は、領域１０２においてマトリクス状に配設された複数の画素のうち、いずれかの列に配設された複数の画素に電気的に接続される。また、各画像信号線１４３及び各撮像信号線２０３は、領域１０３においてマトリクス状に配設された複数の画素のうち、いずれかの列に配設された複数の画素に電気的に接続される。
【００２０】
図２（Ａ）〜（Ｃ）は、画素の回路構成例を示す図である。具体的には、図２（Ａ）は、領域１０１に配設された画素１５１の回路構成例を示す図であり、図２（Ｂ）は、領域１０２に配設された画素１５２の回路構成例を示す図であり、図２（Ｃ）は、領域１０３に配設された画素１５３の回路構成例を示す図である。
【００２１】
図２（Ａ）に示す画素１５１は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が画像信号線１４１に電気的に接続されたトランジスタ１５１１と、一方の電極がトランジスタ１５１１のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子１５１２と、一方の電極（画素電極ともいう）がトランジスタ１５１１のソース及びドレインの他方並びに容量素子１５１２の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子１５１３と、アノードがリセット信号線１８に電気的に接続されたフォトダイオード１５１４と、ゲートがフォトダイオード１５１４のカソードに電気的に接続され、ソース及びドレインの一方が固定電位を供給する配線（固定電位線ともいう）に電気的に接続されたトランジスタ１５１５と、ゲートが読み出し信号線１９に電気的に接続され、ソース及びドレインの一方がトランジスタ１５１５のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が撮像信号線２０１に電気的に接続されたトランジスタ１５１６と、を有する。なお、画素１５１においては、トランジスタ１５１１、容量素子１５１２、及び液晶素子１５１３によって表示素子が構成され、フォトダイオード１５１４、トランジスタ１５１５、及びトランジスタ１５１６によって撮像素子が構成される。
【００２２】
図２（Ｂ）に示す画素１５２及び図２（Ｃ）に示す画素１５３も回路構成自体は、図２（Ａ）に示す画素１５１と同一である。ただし、図２（Ｂ）に示す画素１５２では、トランジスタ１５２１のソース及びドレインの一方が画像信号線１４１ではなく画像信号線１４２に電気的に接続される点、及びトランジスタ１５２６のソース及びドレインの他方が撮像信号線２０１ではなく撮像信号線２０２に電気的に接続される点が図２（Ａ）に示す画素１５１と異なり、図２（Ｃ）に示す画素１５３では、トランジスタ１５３１のソース及びドレインの一方が信号線１４１ではなく信号線１４３に電気的に接続される点、及びトランジスタ１５３６のソース及びドレインの他方が撮像信号線２０１ではなく撮像信号線２０３に電気的に接続される点が図２（Ａ）に示す画素１５１と異なる。
【００２３】
＜走査線駆動回路１１の構成例＞
図３（Ａ）は、図１に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図３（Ａ）に示す走査線駆動回路１１は、ｍ個の出力端子を有するシフトレジスタ１１０と、第１及び第２の入力端子並びに出力端子を有するＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｍと、を有する。なお、ＡＮＤゲート１１１＿ａ（ａは、ｍ以下の奇数）は、第１の入力端子がシフトレジスタ１１０のａ番目の出力端子に電気的に接続され、第２の入力端子が走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）を供給する配線に電気的に接続され、出力端子が画素部１０においてａ行目に配設された走査線１３＿ａに電気的に接続される。また、ＡＮＤゲート１１１＿ｂ（ｂは、ｍ以下の偶数）は、第１の入力端子がシフトレジスタ１１０のｂ番目の出力端子に電気的に接続され、第２の入力端子が走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）を供給する配線に電気的に接続され、出力端子が画素部１０においてｂ行目に配設された走査線１３＿ｂに電気的に接続される。
【００２４】
シフトレジスタ１１０は、外部から入力される走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位を示す信号が入力されることで、１番目の出力端子乃至ｍ番目の出力端子において順次ハイレベルの電位を出力する機能を有する。なお、シフトレジスタ１１０では、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎にハイレベルの電位を出力する出力端子が切り替わることとする。すなわち、シフトレジスタ１１０において、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われ、当該信号がｍ個の出力端子から順次出力される。また、シフトレジスタ１１０は、外部から入力される走査線駆動回路用クロック信号（ＧＣＫ）の供給が停止されることで、当該信号のシフトを中断する機能を有する。
【００２５】
上述した走査線駆動回路１１の動作例について図３（Ｂ）を参照して説明する。なお、図３（Ｂ）には、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１０が有するｍ個の出力端子から出力される信号（ＳＲ１１０ｏｕｔ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）、及び走査線１３＿１乃至走査線１３＿ｍの電位を示している。
【００２６】
図３（Ｂ）に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１１０には少なくとも３回ハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子が順次ハイレベルの電位を出力するように走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。
【００２７】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、シフトレジスタ１１０のｍ個の出力端子から出力される信号のいずれかと、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位が供給され、且つ（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位が供給され、且つ（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位が供給される。なお、各走査線にハイレベルの電位が供給される期間（水平走査期間）は、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）がハイレベルの電位を示す期間（パルス幅）と同等である。このように、サンプリング期間（ｔ１）において、走査線駆動回路１１は、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に異なる３行に配設された走査線に対して同時にハイレベルの電位を供給することが可能である。
【００２８】
次いで、サンプリング期間（ｔ２）において、走査線駆動回路１１に対する走査線駆動回路用クロック信号（ＧＣＫ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、及び走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１１０におけるハイレベルの電位を示す信号のシフトが中断され、且つ走査線１３＿１乃至走査線１３＿ｍにはロウレベルの電位が供給される。
【００２９】
図３（Ｂ）に示す動作例においては、以降の期間において上述した動作と同様の動作を行う。すなわち、当該動作例においては、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に特定の３行に配設された走査線に対してハイレベルの電位が供給される期間と、すべての走査線に対してロウレベルの電位が供給される期間とが繰り返される。
【００３０】
＜画像信号線駆動回路１２の構成例＞
図４（Ａ）は、図１に示す液晶表示装置が有する画像信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す画像信号線駆動回路１２は、ｎ個の出力端子を有するシフトレジスタ１２０と、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎと、トランジスタ１２２＿１乃至トランジスタ１２２＿ｎと、トランジスタ１２３＿１乃至トランジスタ１２３＿ｎと、を有する。なお、トランジスタ１２１＿ｓ（ｓは、ｎ以下の自然数）は、ゲートがシフトレジスタ１２０が有するｓ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第１の画像信号（ＤＡＴＡ１）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｓ列目に配設された画像信号線１４１＿ｓに電気的に接続される。また、トランジスタ１２２＿ｓは、ゲートがシフトレジスタ１２０が有するｓ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第２の画像信号（ＤＡＴＡ２）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｓ列目に配設された画像信号線１４２＿ｓに電気的に接続される。また、トランジスタ１２３＿ｓは、ゲートがシフトレジスタ１２０が有するｓ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第３の画像信号（ＤＡＴＡ３）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｓ列目に配設された画像信号線１４３＿ｓに電気的に接続される。
【００３１】
図４（Ｂ）は、第１の画像信号（ＤＡＴＡ１）乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図４（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素乃至ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（１→ｋ））を供給し、サンプリング期間（ｔ３）において、１行目に配設された画素乃至ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（１→ｋ））を供給し、サンプリング期間（ｔ５）において、１行目に配設された画素乃至ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（１→ｋ））を供給し、その他のサンプリング期間（ｔ２、ｔ４、ｔ６）において、画像信号を供給しない。また、第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ１）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（ｋ＋１→２ｋ））を供給し、サンプリング期間（ｔ３）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（ｋ＋１→２ｋ））を供給し、サンプリング期間（ｔ５）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（ｋ＋１→２ｋ））を供給し、その他のサンプリング期間（ｔ２、ｔ４、ｔ６）において、画像信号を供給しない。また、第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ１）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（２ｋ＋１→ｍ））を供給し、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（２ｋ＋１→ｍ））を供給し、サンプリング期間（ｔ５）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（２ｋ＋１→ｍ））を供給し、その他のサンプリング期間（ｔ２、ｔ４、ｔ６）において、画像信号を供給しない。
【００３２】
＜画像信号の書き込みについて＞
上述した走査線駆動回路１１及び画像信号線駆動回路１２を有する液晶表示装置においては、サンプリング期間（ｔ１）において、１行目に配設されたｎ個の画素からｋ行目に配設されたｎ個の画素までに対する赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（１行目乃至ｋ行目の画素に対する赤（Ｒ）の画像信号の入力）と、（ｋ＋１）行目に配設されたｎ個の画素から２ｋ行目に配設されたｎ個の画素までに対する赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（（ｋ＋１）行目乃至２ｋ行目の画素に対する赤（Ｒ）の画像信号の入力）と、（２ｋ＋１）行目に配設されたｎ個の画素からｍ行目に配設されたｎ個の画素までに対する赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（（２ｋ＋１）行目乃至ｍ行目の画素に対する赤（Ｒ）の画像信号の入力）と、を並行して行うことが可能である。同様に、サンプリング期間（ｔ３）において、１行目乃至ｋ行目の画素に対する緑（Ｇ）の画像信号の入力と、（ｋ＋１）行目乃至２ｋ行目の画素に対する緑（Ｇ）の画像信号の入力と、（２ｋ＋１）行目乃至ｍ行目の画素に対する緑（Ｇ）の画像信号の入力と、を並行して行うこと、及び、サンプリング期間（ｔ５）において、１行目乃至ｋ行目の画素に対する青（Ｂ）の画像信号の入力と、（ｋ＋１）行目乃至２ｋ行目の画素に対する青（Ｂ）の画像信号の入力と、（２ｋ＋１）行目乃至ｍ行目の画素に対する青（Ｂ）の画像信号の入力と、を並行して行うことが可能である。
【００３３】
＜撮像素子駆動回路１６の構成例＞
図５は、図１に示す液晶表示装置が有する撮像素子駆動回路１６の構成例を示す図である。図５に示す撮像素子駆動回路１６は、ｍ個の出力端子を有するシフトレジスタ１６１及びシフトレジスタ１６２と、第１及び第２の入力端子並びに出力端子を有するＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍ及びＡＮＤゲート１６４＿１乃至１６４＿ｍと、を有する。
【００３４】
なお、ＡＮＤゲート１６３＿ａ（ａは、ｍ以下の奇数）は、第１の入力端子がシフトレジスタ１６１のａ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）を供給する配線に電気的に接続され、出力端子が画素部１０においてａ行目に配設されたリセット信号線１８＿ａに電気的に接続される。また、ＡＮＤゲート１６３＿ｂ（ｂは、ｍ以下の偶数）は、第１の入力端子がシフトレジスタ１６１のｂ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）を供給する配線に電気的に接続され、出力端子が画素部１０においてｂ行目に配設されたリセット信号線１８＿ｂに電気的に接続される。また、ＡＮＤゲート１６４＿ａは、第１の入力端子がシフトレジスタ１６２のａ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）を供給する配線に電気的に接続され、出力端子が画素部１０においてａ行目に配設された読み出し信号線１９＿ａに電気的に接続される。また、ＡＮＤゲート１６４＿ｂは、第１の入力端子がシフトレジスタ１６２のｂ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）を供給する配線に電気的に接続され、出力端子が画素部１０においてｂ行目に配設された読み出し信号線１９＿ｂに電気的に接続される。
【００３５】
シフトレジスタ１６１は、外部から入力されるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）としてハイレベルの電位を示す信号が入力されることで、１番目の出力端子乃至ｍ番目の出力端子において順次ハイレベルの電位を出力する機能を有する。なお、シフトレジスタ１６１では、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を出力する出力端子が切り替わることとする。すなわち、シフトレジスタ１６１において、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われ、当該信号がｍ個の出力端子から順次出力される。また、シフトレジスタ１６１は、外部から入力されるリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）の供給が停止されることで、当該信号のシフトを中断する機能を有する。同様に、シフトレジスタ１６２は、外部から入力される読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号が入力されることで、１番目の出力端子乃至ｍ番目の出力端子において順次ハイレベルの電位を出力する機能を有する。なお、シフトレジスタ１６２では、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎にハイレベルの電位を出力する出力端子が切り替わることとする。また、シフトレジスタ１６２は、外部から入力される読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）の供給が停止されることで、当該信号のシフトを中断する機能を有する。
【００３６】
上述した撮像素子駆動回路１６の動作例について図６、７を参照して説明する。なお、図６には、リセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、シフトレジスタ１６１が有するｍ個の出力端子から出力される信号（ＳＲ１６１ｏｕｔ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）、及びリセット信号線１８＿１乃至リセット信号線１８＿ｍの電位を示している。また、図７には、読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、シフトレジスタ１６２が有するｍ個の出力端子から出力される信号（ＳＲ１６２ｏｕｔ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）、及び読み出し信号線１９＿１乃至読み出し信号線１９＿ｍの電位を示している。
【００３７】
サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）の供給が停止される（図６参照）。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１６１において、ハイレベルの電位を示す信号のシフトが中断され、且つリセット信号線１８＿１乃至リセット信号線１８＿ｍにはロウレベルの電位が供給される。なお、サンプリング期間（ｔ１）において、シフトレジスタ１６１のｋ番目の出力端子、２ｋ番目の出力端子及びｍ番目の出力端子かからはハイレベルの電位が出力される。
【００３８】
次いで、サンプリング期間（ｔ２）の前期において、撮像素子駆動回路１６に対してリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及びリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）が供給される。そのため、シフトレジスタ１６１の１番目の出力端子を起点として、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。また、当該シフトと並行して、（ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフト、及び（２ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフトが行われる。なお、撮像素子駆動回路１６に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）の供給は、シフトレジスタ１６１のｋ番目の出力端子、及び２ｋ番目の出力端子及びｍ番目の出力端子がハイレベルの電位を出力する時点において停止する。また、撮像素子駆動回路１６に対してリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）が供給される期間と同じ期間において、撮像素子駆動回路１６に対して撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）が供給される。ここで、ＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍのそれぞれは、シフトレジスタ１６１のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ２）の前期において、１行目に配設されたリセット信号線１８＿１乃至ｋ行目に配設されたリセット信号線１８＿ｋに対して順次ハイレベルの電位が供給され、且つ（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１乃至２ｋ行目に配設されたリセット信号線１８＿２ｋに対して順次ハイレベルの電位が供給され、且つ（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１乃至ｍ行目に配設されたリセット信号線１８＿ｍに対して順次ハイレベルの電位が供給される。なお、各リセット信号線にハイレベルの電位が供給される期間は、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）がハイレベルの電位を示す期間（パルス幅）と同等である。このように、サンプリング期間（ｔ２）において、撮像素子駆動回路１６は、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎に異なる３行に配設されたリセット信号線に対してハイレベルの電位を供給することが可能である。別言すると、１行目乃至ｋ行目の画素に対するリセット信号の走査と、（ｋ＋１）行目乃至２ｋ行目の画素に対するリセット信号の走査と、（２ｋ＋１）行目乃至ｍ行目の画素に対するリセット信号の走査と、を並行して行うことが可能である。
【００３９】
次いで、サンプリング期間（ｔ２）の後期において、撮像素子駆動回路１６に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）の供給が停止された状態が維持される。そのため、シフトレジスタ１６１におけるハイレベルの電位を示す信号のシフトが中断された状態が維持され、且つリセット信号線１８＿１乃至リセット信号線１８＿ｍにはロウレベルの電位が供給された状態が維持される。
【００４０】
以降の期間においては、上述した動作と同様の動作を繰り返す事とする。すなわち、当該動作例においては、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎に特定の３行に配設されたリセット信号線に対してハイレベルの電位が供給される期間と、すべてのリセット信号線に対してロウレベルの電位が供給される期間とが繰り返されることとする。
【００４１】
また、サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）の供給が停止される（図７参照）。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１６２におけるハイレベルの電位を示す信号のシフトが中断され、且つ読み出し信号線１９＿１乃至読み出し信号線１９＿ｍにはロウレベルの電位が供給される。なお、サンプリング期間（ｔ１）において、シフトレジスタ１６２のｋ番目の出力端子、２ｋ番目の出力端子及びｍ番目の出力端子からはハイレベルの電位が出力される。
【００４２】
次いで、サンプリング期間（ｔ２）の前期において、撮像素子駆動回路１６に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）の供給が停止された状態が維持される。そのため、シフトレジスタ１６２におけるハイレベルの電位を示す信号のシフトが中断された状態が維持され、且つ読み出し信号線１９＿１乃至読み出し信号線１９＿ｍにはロウレベルの電位が供給された状態が維持される。
【００４３】
次いで、サンプリング期間（ｔ２）の後期において、撮像素子駆動回路１６に対して読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）及び読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）が供給される。そのため、シフトレジスタ１６２の１番目の出力端子を起点として、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。また、当該シフトと並行して、（ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフト、及び（２ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフトが行われる。なお、撮像素子駆動回路１６に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）の供給は、シフトレジスタ１６２のｋ番目の出力端子、２ｋ番目の出力端子及びｍ番目の出力端子がハイレベルの電位を出力する時点において停止する。また、撮像素子駆動回路１６に対して読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）が供給される期間と同じ期間において、撮像素子駆動回路１６に対して撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）が供給される。ここで、ＡＮＤゲート１６４＿１乃至ＡＮＤゲート１６４＿ｍのそれぞれは、シフトレジスタ１６２のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）との論理積を出力する。すなわち、サンプリング期間（ｔ２）の後期において、１行目に配設された読み出し信号線１９＿１乃至ｋ行目に配設された読み出し信号線１９＿ｋに対して順次ハイレベルの電位が供給され、且つ（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１乃至２ｋ行目に配設された読み出し信号線１９＿２ｋに対して順次ハイレベルの電位が供給され、且つ（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１乃至ｍ行目に配設された読み出し信号線１９＿ｍに対して順次ハイレベルの電位が供給される。なお、各読み出し信号線にハイレベルの電位が供給される期間は、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）がハイレベルの電位を示す期間（パルス幅）と同等である。このように、サンプリング期間（ｔ２）において、撮像素子駆動回路１６は、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎に異なる３行に配設された読み出し信号線に対してハイレベルの電位を供給することが可能である。別言すると、１行目乃至ｋ行目の画素に対する読み出し信号の走査と、（ｋ＋１）行目乃至２ｋ行目の画素に対する読み出し信号の走査と、（２ｋ＋１）行目乃至ｍ行目の画素に対する読み出し信号の走査と、を並行して行うことが可能である。
【００４４】
図７に示す動作例においては、以降の期間において上述した動作と同様の動作を繰り返す事とする。すなわち、当該動作例においては、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎に特定の３行に配設された読み出し信号線に対してハイレベルの電位が供給される期間と、すべての読み出し信号線に対してロウレベルの電位が供給される期間とが繰り返されることとする。
【００４５】
＜検出回路１７の構成例＞
図８（Ａ）は、図１に示す液晶表示装置が有する検出回路１７の構成例を示す図である。図８（Ａ）に示す検出回路１７は、３ｎ個の入力端子を有する撮像信号判別回路１７０と、トランジスタ１７１＿１乃至トランジスタ１７１＿ｎと、トランジスタ１７２＿１乃至トランジスタ１７２＿ｎと、トランジスタ１７３＿１乃至トランジスタ１７３＿ｎと、を有する。なお、撮像信号判別回路１７０の３ｎ個の入力端子の各々は、撮像信号線２０１＿１乃至撮像信号線２０１＿ｎ、撮像信号線２０２＿１乃至撮像信号線２０２＿ｎ、及び撮像信号線２０３＿１乃至撮像信号線２０３＿ｎのいずれかに電気的に接続される。また、トランジスタ１７１＿ｖ（ｖは、ｎ以下の自然数）は、ゲートがプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線に電気的に接続され、ソース及びドレインの一方が固定電位（Ｃｏｎｓｔ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｖ列目に配設された撮像信号線２０１＿ｖに電気的に接続される。また、トランジスタ１７２＿ｖは、ゲートがプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線に電気的に接続され、ソース及びドレインの一方が固定電位（Ｃｏｎｓｔ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｖ列目に配設された撮像信号線２０２＿ｖに電気的に接続される。また、トランジスタ１７３＿ｖは、ゲートがプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線に電気的に接続され、ソース及びドレインの一方が固定電位（Ｃｏｎｓｔ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｖ列目に配設された撮像信号線２０３＿ｖに電気的に接続される。
【００４６】
図８（Ｂ）は、プリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線の電位を示す図である。図８（Ｂ）に示すようにプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）は、撮像素子駆動回路１６に対するリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）の入力に先立ってハイレベルの電位となる期間を有する信号である。これにより、トランジスタ１７１＿１乃至トランジスタ１７１＿ｎ、トランジスタ１７２＿１乃至トランジスタ１７２＿ｎ、及びトランジスタ１７３＿１乃至トランジスタ１７３＿ｎがオン状態となり、撮像信号線２０１＿１乃至撮像信号線２０１＿ｎ、撮像信号線２０２＿１乃至撮像信号線２０２＿ｎ、及び撮像信号線２０３＿１乃至撮像信号線２０３＿ｎの電位を固定電位（Ｃｏｎｓｔ）とすることができる。
【００４７】
なお、撮像信号判別回路１７０は、撮像信号線２０１＿１乃至撮像信号線２０１＿ｎ、撮像信号線２０２＿１乃至撮像信号線２０２＿ｎ、及び撮像信号線２０３＿１乃至撮像信号線２０３＿ｎのそれぞれの電位を判別することが可能な回路である。具体的には、撮像信号判別回路１７０は、ＯＰアンプ及びＡ／Ｄコンバータなどを用いて構成することが可能である。
【００４８】
＜撮像素子における撮像について＞
上述した液晶表示装置の各画素に設けられた撮像素子における動作について以下に説明する。図９（Ａ）は、撮像素子の一例を示す回路図である。具体的には、図９（Ａ）に示す撮像素子は、図２（Ａ）に示した画素１５１が有する撮像素子を抜粋した回路図である。そのため、図９（Ａ）の回路図に関する説明は、前述の説明を援用することとする。なお、図９（Ａ）に示す回路図において、フォトダイオード１５１４のカソード及びトランジスタ１５１５が電気的に接続するノードをノードＡとして以下説明する。また、ここでは、トランジスタ１５１５のソース及びドレインの一方は、ハイレベルの固定電位を供給する配線に電気的に接続されることとする。
【００４９】
図９（Ｂ）は、図９（Ａ）に示す撮像素子の動作の一例を示す図である。図９（Ｂ）に示す動作例においては、まず、期間（Ｉ１）以前に、検出回路１７によって撮像信号線２０１の電位がロウレベルの電位となるように制御される。次いで、期間（Ｉ１）において、リセット信号線１８にハイレベルの電位が供給され、ノードＡの電位がハイレベルの電位に上昇する。次いで、期間（Ｉ２）において、リセット信号線１８の電位がロウレベルに下降する。これにより、フォトダイオード１５１４には逆バイアスが印加される。この時、フォトダイオード１５１４では、照射される光の照度に応じて光電流が生じるため、ノードＡの電位は、フォトダイオード１５１４に照射される光の照度に応じて下降する。次いで、期間（Ｉ３）において、読み出し信号線１９にハイレベルの電位が供給される。これにより、トランジスタ１５１６がオン状態となる。そのため、撮像信号線２０１の電位は、トランジスタ１５１５の状態によって変化する。具体的には、期間（Ｉ３）におけるトランジスタ１５１５の電流駆動能力が高い状態であれば撮像信号線２０１の電位は大きく上昇し、低い状態であれば撮像信号線２０１の電位はそれほど上昇しない。ここで、当該電流駆動能力は、ノードＡの電位に依存する。すなわち、当該電流駆動能力は、フォトダイオード１５１４に照射される光の照度に依存する。これにより、期間（Ｉ３）以降に検出回路１７において撮像信号線２０１の電位を判別することによって、期間（Ｉ２）においてフォトダイオード１５１４に照射された光の照度を検出することが可能である。すなわち、当該撮像素子における撮像を行うこと可能である。
【００５０】
＜バックライトの構成例＞
図１０（Ａ）は、図１に示す液晶表示装置の画素部１０の後方に設けられるバックライト２１の構成例を示す図である。図１０（Ａ）に示すバックライトは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を備えたバックライトユニット２１０がマトリクス状に配設されている。なお、当該光源としては、発光ダイオード（ＬＥＤ）などを適用することが可能である。図１０（Ｂ）は、バックライト２１において点灯される光のタイミングの一例を示す図である。図１０（Ｂ）に示す動作においては、バックライト２１では、サンプリング期間（ｔ２）において赤（Ｒ）色を呈する光の点灯が行われ、サンプリング期間（ｔ４）において緑（Ｇ）色を呈する光の点灯が行われ、サンプリング期間（ｔ６）において青（Ｂ）色を呈する光の点灯が行われ、それ以外のサンプリング期間（ｔ１、ｔ３、ｔ５）においては点灯自体が行われない（バックライト２１が消灯される）。
【００５１】
＜液晶表示装置の動作例＞
図１１は、上述した液晶表示装置の動作例を示す図である。なお、図１１には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ６）において、バックライト２１（ＢＬ２１）が点灯する光、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図１１において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図１１において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【００５２】
図１１に示すように、上述した液晶表示装置においては、サンプリング期間（ｔ１）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し、且つ（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し、且つ（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択することで、各画素に赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することが可能である。同様に、当該液晶表示装置は、サンプリング期間（ｔ３）において、各画素に緑（Ｇ）を呈する光の透過を制御するための画像信号を入力し、サンプリング期間（ｔ５）において、各画素に青（Ｂ）を呈する光の透過を制御するための画像信号を入力することが可能である。
【００５３】
さらに、当該液晶表示装置においては、サンプリング期間（ｔ２）において、バックライト２１から赤（Ｒ）を呈する光が画素部１０に対して照射され、サンプリング期間（ｔ４）において、バックライト２１から緑（Ｇ）を呈する光が画素部１０に対して照射され、サンプリング期間（ｔ６）において、バックライト２１から青（Ｂ）を呈する光が画素部１０に対して照射される。
【００５４】
さらに、当該液晶表示装置においては、サンプリング期間（ｔ２、ｔ４、ｔ６）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１における撮像を順次行い、且つ（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２における撮像を順次行い、且つ（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３における撮像を順次行うことが可能である。
【００５５】
＜本実施の形態で開示される液晶表示装置について＞
本実施の形態で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。加えて、マトリクス状に配設された画素のうち、複数行に配設された画素において同時に撮像を行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【００５６】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【００５７】
例えば、上述した液晶表示装置においては、画素部を３つの領域に分割する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部を３以外の複数の領域に分割する構成とすることが可能である。なお、自明ではあるが、当該領域数を変化させる場合、当該領域数と同数の画像信号線及び撮像信号線を設ける必要などがあることを付記する。
【００５８】
また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図２（Ａ）〜（Ｃ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。
【００５９】
また、上述した液晶表示装置においては、各画素に表示素子及び撮像素子が設けられる構成（図２（Ａ）〜（Ｃ）参照）について示したが、表示素子を有する表示画素と、撮像素子を有する撮像画素とが独立して設けられる構成とすることも可能である。具体的には、画素部に、ｍ行ｎ列に配設された表示画素と、ｘ行ｙ列（ｘは、ｍ以外の自然数、ｙは、ｎ以外の自然数）に配設された撮像画素とを設ける構成とすることも可能である。
【００６０】
また、上述した液晶表示装置においては、サンプリング期間（ｔ２、ｔ４、ｔ６）において画素部に対して特定の色を呈する光を供給する構成（図１０（Ｂ）、１１参照）について示したが、本発明の液晶表示装置の動作は、当該構成に限定されない。例えば、サンプリング期間（ｔ２、ｔ４、ｔ６）の初期において、バックライトの点灯を行わない期間（消灯期間）を設ける構成（図１２（Ａ）参照）とすることが可能である。これにより、サンプリング期間（ｔ１、ｔ３、ｔ５）の末期において画像信号が入力される画素（例えば、画素部においてｋ行目、２ｋ行目及びｍ行目に配設された画素）が有する液晶素子の応答時間を確保することができる。すなわち、当該画素における光漏れを抑制することが可能である。なお、当該消灯期間を設ける場合、正確な撮像を行うため当該消灯期間後にリセット信号の走査を開始することが好ましい。
【００６１】
また、サンプリング期間（ｔ２、ｔ４、ｔ６）の末期において、バックライトの点灯を行わない期間（消灯期間）を設ける構成（図１２（Ｂ）参照）とすることが可能である。これにより、当該液晶表示装置が有する液晶素子の他方の電極（対向電極）に与えられる対向電位の極性を反転する（コモン反転）期間を確保することができる。なお、一般の液晶表示装置においては、液晶素子の劣化を抑制するため該液晶素子に印加される電圧を特定の期間毎に反転すること（画素に入力される画像信号が特定の期間毎に、対向電位よりも高い電位及び対向電位よりも低い電位となるように切り替えること）が多い。ここで、コモン反転駆動を行うことにより画像信号の電圧振幅を低減することが可能である。なお、図１２（Ｂ）では、サンプリング期間（ｔ２、ｔ４、ｔ６）のすべてにおいて、当該消灯期間を設ける構成について示したが、特定のサンプリング期間においてのみ当該消灯期間を設ける構成とすることも可能である。例えば、画素部において１枚の画像が形成される期間毎に当該消灯期間を設ける構成とすることも可能である。なお、当該消灯期間を設ける場合、正確な撮像を行うため当該消灯期間前に読み出し信号の走査を終了することが好ましい。
【００６２】
また、上述した液晶表示装置においては、バックライトが画素部に対して赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のそれぞれの色を呈する光を順次照射する構成（図１０（Ｂ）、１１、１２（Ａ）、（Ｂ）参照）について示したが、本発明の液晶表示装置において、バックライトの点灯順は限定されない（赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を任意の順番で点灯させることが可能である）。また、バックライトにおいて赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を呈する光の発光が可能な光源を同時に点灯させることで、白（Ｗ）を呈する光を生成し、該白（Ｗ）を呈する光を画素部に対して照射する構成（図１３参照）とすることが可能である。また、画素部において画像を形成した後に黒を挿入する期間（黒挿入期間）を設ける構成（図１４参照）とすることも可能である。黒挿入期間を設けることにより、カラーブレイクを抑制することが可能である。また、特定色を呈する光を他の色を呈する光よりも多く画素部に対して照射する構成とすることが可能である。具体的には、視感度の低い青（Ｂ）を呈する光を、視感度の高い緑（Ｇ）よりも多く画素部に対して照射する構成とすることなどが可能である。
【００６３】
また、上述した液晶表示装置においては、バックライトユニットが赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を呈する光の発光が可能な３種の光源を備える構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、特定の色を呈する光の光源の複数種を任意に組み合わせてバックライトユニットを構成することが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４種の光源を組み合わせて用いること、又は補色の関係にある複数の色を組み合わせて用いることなどが可能である。なお、バックライトユニットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色によって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトユニットを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある光の２種の光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）を呈する光の２種の光源を有する場合）当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６種の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）の６種の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【００６４】
なお、上述した変形例において述べた構成の複数を、図１〜図１１を参照して説明した液晶表示装置に対して適用することも可能である。
【００６５】
（実施の形態２）
本実施の形態では、実施の形態１に示した液晶表示装置とは異なる本発明の一態様の液晶表示装置の動作について図２２〜図２８を参照して説明する。
【００６６】
＜液晶表示装置の構成例＞
本実施の形態の液晶表示装置として、実施の形態１に示した液晶表示装置（図１、図２参照）を適用することができる。よって、ここでは、実施の形態１の説明を援用することとする。
【００６７】
＜走査線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する走査線駆動回路として、実施の形態１に示した液晶表示装置が有する走査線駆動回路１１（図３（Ａ）参照）を適用することができる。よって、走査線駆動回路の構成に関しては実施の形態１の説明を援用することとする。
【００６８】
本実施の形態における走査線駆動回路１１の動作例について図２２（Ａ）を参照して説明する。なお、図２２（Ａ）には、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１０が有するｍ個の出力端子から出力される信号（ＳＲ１１０ｏｕｔ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）、及び走査線１３＿１乃至走査線１３＿ｍの電位を示している。
【００６９】
図２２（Ａ）に示す動作例においては、サンプリング期間（ｔ１）直前に、シフトレジスタ１１０にハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。これにより、サンプリング期間（ｔ１）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｋのそれぞれは、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位を供給する。なお、各走査線にハイレベルの電位が供給される期間（水平走査期間）は、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）がハイレベルの電位を示す期間（パルス幅）と同等である。
【００７０】
次いで、サンプリング期間（ｔ２）直前（サンプリング期間（ｔ１）の最後）に、シフトレジスタ１１０にハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。これにより、サンプリング期間（ｔ２）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子、及び（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｋのそれぞれは、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿ｋ＋１乃至ＡＮＤゲート１１１＿２ｋのそれぞれは、（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位を供給する。
【００７１】
次いで、サンプリング期間（ｔ３）直前（サンプリング期間（ｔ２）の最後）に、シフトレジスタ１１０にハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。これにより、サンプリング期間（ｔ３）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子、（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子、及び（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｋのそれぞれは、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿ｋ＋１乃至ＡＮＤゲート１１１＿２ｋのそれぞれは、（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿２ｋ＋１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位を供給する。
【００７２】
次いで、サンプリング期間（ｔ４）において、シフトレジスタ１１０の（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子、及び（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿ｋ＋１乃至ＡＮＤゲート１１１＿２ｋのそれぞれは、（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿２ｋ＋１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位を供給する。
【００７３】
次いで、サンプリング期間（ｔ５）において、シフトレジスタ１１０の（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿２ｋ＋１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位を供給する。
【００７４】
＜画像信号線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する画像信号線駆動回路として、実施の形態１に示した液晶表示装置が有する画像信号線駆動回路１２（図４（Ａ）参照）を適用することができる。よって、画像信号線駆動回路の構成に関しては実施の形態１の説明を援用することとする。
【００７５】
本実施の形態における画像信号線駆動回路１２の動作例について図２２（Ｂ）を参照して説明する。なお、図２２（Ｂ）は、第１の画像信号（ＤＡＴＡ１）乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。
【００７６】
図２２（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素乃至ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（１→ｋ））を供給する。また、サンプリング期間（ｔ２）において、１行目に配設された画素乃至ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（１→ｋ））を供給する。また、サンプリング期間（ｔ３）において、１行目に配設された画素乃至ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（１→ｋ））を供給する。第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ３）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ４）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（ｋ＋１→２ｋ））を供給する。第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ４）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ５）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（２ｋ＋１→ｍ））を供給する。
【００７７】
＜画像信号の書き込みについて＞
本実施の形態の液晶表示装置においては、赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（画素部に対する赤（Ｒ）の画像信号の入力）と、緑（Ｇ）を呈する光の透過を制御するための画像信号の供給（画素部に対する緑（Ｇ）の画像信号の入力）と、青（Ｂ）を呈する光の透過を制御するための画像信号の供給（画素部に対する青（Ｂ）の画像信号の入力）と、が重畳する期間（サンプリング期間（ｔ３））を設けることが可能である。
【００７８】
＜撮像素子駆動回路の構成例＞
本実施の形態の液晶表示装置が有する撮像素子駆動回路として、実施の形態１に示した液晶表示装置が有する撮像素子駆動回路１６（図５参照）を適用することができる。よって、撮像素子駆動回路の構成に関しては実施の形態１の説明を援用することとする。
【００７９】
本実施の形態における撮像素子信号線駆動回路１６の動作例について図２３、２４を参照して説明する。なお、図２３には、リセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、シフトレジスタ１６１が有するｍ個の出力端子から出力される信号（ＳＲ１６１ｏｕｔ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）、及びリセット信号線１８＿１乃至リセット信号線１８＿ｍの電位を示している。また、図２４には、読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、シフトレジスタ１６２が有するｍ個の出力端子から出力される信号（ＳＲ１６２ｏｕｔ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）、及び読み出し信号線１９＿１乃至読み出し信号線１９＿ｍの電位を示している。
【００８０】
始めに、図２３を参照して撮像素子駆動回路１６によるリセット信号線１８＿１〜１８＿ｍの駆動の一例について述べる。
【００８１】
まず、サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する１行目乃至ｔ行目用バックライトユニット（ここでは、ｔは、ｋ／４とする）が点灯する期間（点灯期間）内において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６１の１番目の出力端子を起点として、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。ここで、ＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍのそれぞれは、シフトレジスタ１６１のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設されたリセット信号線１８＿１を起点としたハイレベルの電位を示す信号のシフトが行われる。
【００８２】
次いで、サンプリング期間（ｔ２）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ１）において開始されたハイレベルの電位を示す信号のシフトがシフトレジスタ１６１のｋ番目の出力端子まで達した段階で、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６１の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設されたリセット信号線１８＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００８３】
次いで、サンプリング期間（ｔ３）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ２）において開始されたハイレベルの電位を示す信号のシフトがシフトレジスタ１６１のｋ番目の出力端子まで達した段階で、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６１の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設されたリセット信号線１８＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００８４】
次いで、サンプリング期間（ｔ４）において、サンプリング期間（ｔ１）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設されたリセット信号線１８＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す３つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す２つの信号のシフトがシフトレジスタ１６１内において並行して行われる。
【００８５】
次いで、サンプリング期間（ｔ５）において、サンプリング期間（ｔ２）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設されたリセット信号線１８＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す２つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す１つの信号のシフトがシフトレジスタ１６１内において行われる。
【００８６】
続いて、図２４を参照して撮像素子駆動回路１６による読み出し信号線１９＿１〜１９＿ｍの駆動の一例について述べる。
【００８７】
まず、サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する１行目乃至ｔ行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ１）におけるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が供給された後において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６２の１番目の出力端子を起点として、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。ここで、ＡＮＤゲート１６４＿１乃至ＡＮＤゲート１６４＿ｍのそれぞれは、シフトレジスタ１６２のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された読み出し信号線１９＿１を起点としたハイレベルの電位を示す信号のシフトが行われる。
【００８８】
次いで、サンプリング期間（ｔ２）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ２）におけるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が供給された後において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６２の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設された読み出し信号線１９＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００８９】
次いで、サンプリング期間（ｔ３）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ３）におけるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が供給された後において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６２の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設された読み出し信号線１９＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００９０】
次いで、サンプリング期間（ｔ４）において、サンプリング期間（ｔ１）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設された読み出し信号線１９＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す３つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す２つの信号のシフトがシフトレジスタ１６２内において並行して行われる。
【００９１】
次いで、サンプリング期間（ｔ５）において、サンプリング期間（ｔ２）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設された読み出し信号線１９＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す２つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す１つの信号のシフトがシフトレジスタ１６２内において行われる。
【００９２】
＜検出回路の構成例＞
本実施の形態の液晶表示装置が有する検出回路として、実施の形態１に示した液晶表示装置が有する検出回路１７（図８（Ａ）参照）を適用することができる。よって、検出回路の構成に関しては実施の形態１の説明を援用することとする。
【００９３】
＜バックライトの構成例＞
本実施の形態の液晶表示装置が有するバックライトとして、実施の形態１に示した液晶表示装置が有するバックライト２１（図１０（Ａ）参照）を適用することができる。よって、バックライトの構成に関しては実施の形態１の説明を援用することとする。
【００９４】
＜液晶表示装置の動作例＞
図２５は、上述した液晶表示装置の動作例を示す図である。なお、図２５には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ５）において、バックライト２１が有する１行目乃至ｔ行目用バックライトユニット〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニットにおいて点灯される光のタイミング、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図２５において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図２５において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【００９５】
図２５に示すように、上述した液晶表示装置においては、複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し青（Ｂ）を呈する光の透過を制御するための画像信号を入力すること、（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し緑（Ｇ）を呈する光の透過を制御するための画像信号を入力すること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択することで赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することを並行して行うことが可能である。加えて、サンプリング期間（ｔ３）内において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１に対する青（Ｂ）を呈する光の透過を制御するための画像信号が入力された後に、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光を点灯させること、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２に対する緑（Ｇ）を呈する光の透過を制御するための画像信号が入力された後に、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光を点灯させること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３に対する赤（Ｒ）を呈する光の透過を制御するための画像信号が入力された後に、（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光を点灯させることが可能である。
【００９６】
さらに、上述した液晶表示装置においては、複数の行に配設された画素における撮像を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）内であって、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光が点灯される期間において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１における青（Ｂ）を呈する光に関する撮像、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光が点灯される期間において、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２における緑（Ｇ）を呈する光に関する撮像、及び（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光が点灯される期間において、（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３における赤（Ｒ）を呈する光に関する撮像を並行して行うことが可能である。
【００９７】
＜本実施の形態で開示される液晶表示装置について＞
本実施の形態で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。加えて、本実施の形態で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数の行に配設された画素における撮像を並行して行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【００９８】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、実施の形態１において変形例として述べた内容を本実施の形態の液晶表示装置に適用することが可能である。
【００９９】
また、上述した液晶表示装置においては、画素部の特定領域に配設された画素に対する画像信号の書き込み後に、当該特定領域に対して光を照射する構成（図２５参照）について示したが、本発明の液晶表示装置の動作は、当該構成に限定されない。例えば、当該特定領域に対する画像信号の書き込み後に、当該特定領域用のバックライトユニットの点灯を行わない期間（消灯期間）を設ける構成（図２６参照）とすることも可能である。これにより、当該特定領域に画像信号が供給される期間の末期において画像信号が入力される画素（例えば、画素部においてｔ行目、２ｔ行目、３ｔ行目、及びｋ行目などに配設された画素）が有する液晶素子の応答時間を確保することができる。すなわち、当該画素における光漏れを抑制することが可能である。なお、当該消灯期間を設ける場合、外光の影響を低減するため当該消灯期間後にリセット信号の走査を開始することが好ましい。
【０１００】
また、上述した液晶表示装置においては、バックライトが画素部に対して赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光を順次照射する構成（図２５、２６参照）について示したが、本発明の液晶表示装置において、バックライトの点灯順は限定されない（赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を任意の順番で点灯させることが可能である）。また、バックライトにおいて赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を呈する光の発光が可能な光源を同時に点灯させることで、白（Ｗ）を呈する光を生成し、該白（Ｗ）を呈する光を画素部に対して照射する構成（図２７参照）とすることが可能である。また、画素部において画像を形成した後に黒を挿入する期間（黒挿入期間）を設ける構成（図２８参照）とすることも可能である。黒挿入期間を設けることにより、カラーブレイクを抑制することが可能である。また、当該黒挿入期間において、液晶表示装置が有する液晶素子の他方の電極（対向電極）に与えられる対向電位の極性を反転（コモン反転駆動）することも可能である。なお、一般の液晶表示装置においては、液晶素子の劣化を抑制するため該液晶素子に印加される電圧を特定の期間毎に反転すること（画素に入力される画像信号が特定の期間毎に、対向電位よりも高い電位及び対向電位よりも低い電位となるように切り替えること）が多い。ここで、コモン反転駆動を行うことにより画像信号の電圧振幅を低減することができる。また、特定色を呈する光を他の色を呈する光よりも多く画素部に対して照射する構成とすることが可能である。具体的には、視感度の低い青（Ｂ）を呈する光を、視感度の高い緑（Ｇ）よりも多く画素部に対して照射する構成とすることなどが可能である。
【０１０１】
なお、実施の形態１において変形例として述べた構成と、本実施の形態において変形例として述べた構成とを、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１０２】
（実施の形態３）
本実施の形態では、実施の形態１又は２に示した液晶表示装置とは異なる本発明の一態様の液晶表示装置の動作について図２９〜図３３を参照して説明する。
【０１０３】
＜液晶表示装置の構成例＞
本実施の形態の液晶表示装置として、実施の形態１に示した液晶表示装置（図１、図２参照）を適用することができる。よって、ここでは、実施の形態１の説明を援用することとする。
【０１０４】
＜走査線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する走査線駆動回路として、実施の形態１に示した液晶表示装置が有する走査線駆動回路１１（図３（Ａ）参照）を適用することができる。よって、走査線駆動回路の構成に関しては実施の形態１の説明を援用することとする。また、走査線駆動回路の動作として、実施の形態２に示した走査線駆動回路の動作（図２２（Ａ）参照）を適用することができる。よって、走査線駆動回路の動作に関しては実施の形態２の説明を援用することとする。
【０１０５】
＜画像信号線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する画像信号線駆動回路として、実施の形態１に示した液晶表示装置が有する画像信号線駆動回路１２（図４（Ａ）参照）を適用することができる。よって、画像信号線駆動回路の構成に関しては実施の形態１の説明を援用することとする。また、画像信号線駆動回路の動作として、実施の形態２に示した動作（図２２（Ｂ）参照）を適用することができる。よって、画像信号線駆動回路の動作に関しては実施の形態２の説明を援用することとする。
【０１０６】
＜撮像素子駆動回路の構成例＞
本実施の形態の液晶表示装置が有する撮像素子駆動回路として、実施の形態１に示した液晶表示装置が有する撮像素子駆動回路１６（図５参照）を適用することができる。よって、撮像素子駆動回路の構成に関しては実施の形態１の説明を援用することとする。また、撮像素子駆動回路の動作として、実施の形態２に示した動作（図２３、２４参照）を適用することができる。よって、撮像素子駆動回路の動作に関しては実施の形態２の説明を援用することとする。
【０１０７】
＜検出回路の構成例＞
本実施の形態の液晶表示装置が有する検出回路として、実施の形態１に示した液晶表示装置が有する検出回路１７（図８（Ａ）参照）を適用することができる。よって、検出回路の構成に関しては実施の形態１の説明を援用することとする。
【０１０８】
＜バックライトの構成例＞
図２９は、図１に示す液晶表示装置の画素部１０の背後に設けられるバックライトの構成例を示す図である。図２９に示すバックライトは、マトリクス状に配設された複数のバックライトユニット４０を有する。なお、バックライトユニット４０は、赤（Ｒ）を呈する光の光源、緑（Ｇ）を呈する光の光源、及び青（Ｂ）を呈する光の光源、並びに赤外線（ＩＲ）領域の波長を含む光の光源を有する。なお、当該赤外光線（ＩＲ）領域の波長を含む光は、画素が有する液晶素子の配向状態に依存することなく当該画素を透過する光である。換言すると、当該液晶表示装置は、画素において黒表示を行っている状態においても赤外線が当該画素を透過するように偏光板などの選択がなされた液晶表示装置である。
【０１０９】
また、複数のバックライトユニット４０における光源の点滅は、バックライト制御回路４１によって制御される。なお、ここでは、バックライト制御回路４１は、ｍ行ｎ列に配設された複数の画素のうちｔ行ｎ列（ここでは、ｔは、ｋ／４とする）に配設された画素に対して光を照射するためのバックライトユニット群４２毎に、光源の点滅を制御できる。すなわち、当該バックライト制御回路４１は、１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光を独立に制御できる。さらに、バックライト制御回路４１は、バックライトユニット群４２に含まれるバックライトユニット４０が有する４種の光源のそれぞれの点灯を独立に制御することが可能である。また、当該光源としては、ＬＥＤ（Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを適用することが可能である。
【０１１０】
＜液晶表示装置の駆動方法の例＞
次いで、本実施の形態の液晶表示装置の駆動方法の例について図３０〜図３３を参照して説明する。具体的には、上述した構成を有する液晶表示装置において表示及び撮像の少なくとも一方を行う際の動作について説明する。
【０１１１】
＜動作例１＞
図３０は、フィールドシーケンシャル方式による表示と、可視光及び赤外線を用いた撮像とを並行して行う際の動作例を示す図である。なお、図３０には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ５）において、バックライトが有する１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光のタイミング、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図３０において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図３０において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【０１１２】
図３０に示すように、上述した液晶表示装置においては、複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し、青（Ｂ）を呈する光の透過を制御するための画像信号を入力すること、（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し、緑（Ｇ）を呈する光の透過を制御するための画像信号を入力すること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択し、赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することを並行して行うことが可能である。
【０１１３】
加えて、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて、特定領域に対する特定色を呈する光の透過を制御するための画像信号の入力が完了した後に当該特定領域用バックライトユニット群において当該特定色を呈する光の光源を点灯させることが可能である。例えば、サンプリング期間（ｔ３）内において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１に対する青（Ｂ）を呈する光の透過を制御するための画像信号が入力された後に、１行目乃至ｔ行目用バックライトユニット群において青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２に対する緑（Ｇ）を呈する光の透過を制御するための画像信号が入力された後に、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３に対する赤（Ｒ）を呈する光の透過を制御するための画像信号が入力された後に、（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニット群において赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させることが可能である。
【０１１４】
さらに、上述した液晶表示装置においては、複数の行に配設された画素における撮像を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）内であって、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１における青（Ｂ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２における緑（Ｇ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、及び（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３における赤（Ｒ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像を並行して行うことが可能である。
【０１１５】
なお、図３０においては、赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源が、可視光源と同期して点灯される構成について示したが、それらの点灯は同期しなくてもよい。例えば、図３１に示すように、可視光源が点灯しない期間においても赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源を点灯させる構成とすることも可能である。
【０１１６】
図３０又は図３１に示す動作例では、マトリクス状に配設された画素のうち、複数の行に配設された画素に対する画像信号の供給を並行して行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることが可能となる。その結果、当該液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【０１１７】
また、図３０又は図３１に示す動作例では、マトリクス状に配設された撮像画素のうち、複数行に配設された撮像画素における撮像を並行して行う。これにより、十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置における検出精度を向上させることが可能である。
【０１１８】
また、図３０又は図３１に示す動作例では、赤（Ｒ）を呈する光の反射光の撮像、緑（Ｇ）を呈する光の反射光の撮像、及び青（Ｂ）を呈する反射光の撮像を行う。これにより、カラー画像の撮像が可能になる。
【０１１９】
また、図３０又は図３１に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１２０】
＜動作例２＞
本実施の形態の液晶表示装置の動作例として、実施の形態２において図２５を参照して説明した動作例を適用することが可能である。なお、図２５に示す動作例は、図３０に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図３０に示す動作例と同じであると表現することができる。
【０１２１】
なお、図２５においては可視光を用いた撮像を行う構成について示したが、当該撮像を行わない構成とすることも可能である。すなわち、上述した撮像機能付き液晶表示装置を表示に特化した装置として利用することも可能である。例えば、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）〜サンプリング期間（ｔ３）においてリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及び読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号を入力しなければ、当該撮像機能付き液晶表示装置を表示に特化した装置として利用することができる。
【０１２２】
＜動作例３＞
図３２は、赤外線（ＩＲ）領域の波長を含む光を用いた撮像のみを行う際の動作例を示す図である。例えば、走査線駆動回路１１に対してサンプリング期間（ｔ１）〜サンプリング期間（ｔ３）において、走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位を示す信号を入力せず、且つ、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）内のみにおいてリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及び読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号を入力し、サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においてはそれらが入力されないように制御すれば図３２に示す動作を行うことが可能である。
【０１２３】
図３２に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１２４】
＜動作例４＞
図３３は、バックライトにおいていずれの光源も点灯させない状態において撮像のみを行う際の動作例を示す図である。なお、図３３に示す動作例は、図３２に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図３２に示す動作例と同じである。
【０１２５】
図３３に示す動作例で取得される撮像データは、外光のみに依存するデータとなる。
【０１２６】
＜本実施の形態の液晶表示装置の駆動方法＞
本実施の形態の液晶表示装置では、上述した動作例１乃至動作例４の動作及び動作例２において撮像を行わない動作（単に液晶表示装置として機能させる動作）を適宜組み合わせて動作させることが可能である。例えば、当該液晶表示装置が、動作例２において撮像を行わない動作を繰り返し行い、撮像が必要となった時だけ動作例１、動作例２、又は動作例３の動作を行うように動作させることが可能である。
【０１２７】
また、本実施の形態の液晶表示装置では、動作例１、動作例２、又は動作例３において取得された撮像データと、動作例４において取得された撮像データとの差分データを生成することが可能である。ここで、当該液晶表示装置が有する撮像素子において取得される前者のデータは、バックライトが有する少なくとも一つの光源が発光する光が被読み取り物によって反射され当該撮像素子に入射する光のみならず当該撮像素子に入射する外光に依存するデータとなり、後者のデータは、当該撮像素子に入射する外光のみに依存するデータとなる。そのため、両者の差分データを生成することで、外光の影響が低減された撮像データを取得することが可能となる。これにより、当該液晶表示装置における撮像の検出精度を向上させることが可能である。例えば、当該液晶表示装置がタッチパネルとして利用される場合におけるタッチ入力の検出精度を向上させることが可能である。
【０１２８】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、実施の形態１又は２において変形例として述べた内容を本実施の形態の液晶表示装置に適用することが可能である。
【０１２９】
また、上述した液晶表示装置においては、各画素に撮像素子が一つ設けられる構成（図２（Ａ）〜（Ｃ）参照）について示したが、各画素に撮像素子を複数設ける構成とする事も可能である。例えば、各画素に可視光用の撮像素子と、赤外線用の撮像素子とを設ける構成とすることも可能である。この場合、可視光の撮像データと、赤外線の撮像データとが別途取得でき、それぞれの撮像データを正確に取得することが可能となる。
【０１３０】
また、上述した液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を横に直線的に並べる構成（図２９参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該４種の光源を四角配置しても良いし、当該４種の光源を縦に直線的に並べてもよいし、それぞれを別途設けてもよい。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図２９参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。また、上述した液晶表示装置においては、可視光源を直下型方式で配置し、且つ赤外線光源をエッジライト方式で配置すること、又は可視光源をエッジライト方式で配置し、且つ赤外線光源を直下型方式で配置することも可能である。
【０１３１】
なお、上述した変形例において述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１３２】
本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。
【０１３３】
（実施の形態４）
本実施の形態では、実施の形態１乃至３とは異なる液晶表示装置の動作について図３４〜図４３を参照して説明する。
【０１３４】
＜液晶表示装置の構成例＞
本実施の形態の液晶表示装置として、実施の形態１に示した液晶表示装置（図１、図２参照）を適用することができる。よって、ここでは、実施の形態１の説明を援用することとする。
【０１３５】
＜走査線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する走査線駆動回路として、実施の形態１に示した液晶表示装置が有する走査線駆動回路１１（図３（Ａ）参照）を適用することができる。よって、走査線駆動回路の構成に関しては実施の形態１の説明を援用することとする。ただし、本実施の形態の液晶表示装置においては、走査線駆動回路１１の動作が実施の形態１に示した走査線駆動回路１１の動作とは異なる。
【０１３６】
本実施の形態の走査線駆動回路１１の動作例について図３４（Ａ）を参照して説明する。なお、図３４（Ａ）には、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１０が有するｍ個の出力端子から出力される信号（ＳＲ１１０ｏｕｔ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）、及び走査線１３＿１乃至走査線１３＿ｍの電位を示している。
【０１３７】
図３４（Ａ）に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１１０には少なくとも３回ハイレベルの電位を示す信号が走査線駆動回路用スタートパルス（ＧＳＰ）として入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子が順次ハイレベルの電位を出力するように走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。
【０１３８】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、シフトレジスタ１１０のｍ個の出力端子から出力される信号のいずれかと、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位（選択信号）が供給され、且つ（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位（選択信号）が供給され、且つ（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位（選択信号）が供給される。なお、各走査線にハイレベルの電位が供給される期間（水平走査期間）は、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）がハイレベルの電位を示す期間と同等である。このように、サンプリング期間（ｔ１）において、走査線駆動回路１１は、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に異なる３行に配設された３ｎ個の画素に対して同時に選択信号を供給することが可能である。
【０１３９】
サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、走査線駆動回路１１は、サンプリング期間（ｔ１）と同じ動作を行う。すなわち、走査線駆動回路１１は、サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に異なる３行に配設された３ｎ個の画素に対して選択信号を供給することが可能である。なお、サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）の直前には、再度ハイレベルの電位を示す信号が走査線駆動回路用スタートパルス（ＧＳＰ）として入力されている。
【０１４０】
次いで、サンプリング期間（ｔ４）及びサンプリング期間（ｔ５）において、走査線駆動回路１１に対する走査線駆動回路用クロック信号（ＧＣＫ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、及び走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１１０におけるハイレベルの電位を示す信号のシフトが中断され、且つ走査線１３＿１乃至走査線１３＿ｍにはロウレベルの電位（非選択信号）が供給される。
【０１４１】
＜画像信号線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する画像信号線駆動回路として、実施の形態１に示した液晶表示装置が有する画像信号線駆動回路１２（図４（Ａ）参照）を適用することができる。よって、画像信号線駆動回路の構成に関しては実施の形態１の説明を援用することとする。ただし、本実施の形態の液晶表示装置においては、画像信号線駆動回路１２に入力される第１の画像信号（ＤＡＴＡ１）を供給する配線乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングが実施の形態１に示した液晶表示装置とは異なる。
【０１４２】
図３４（Ｂ）は、第１の画像信号（ＤＡＴＡ１）を供給する配線乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図３４（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素乃至ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（１→ｋ））を供給する。また、サンプリング期間（ｔ２）において、１行目に配設された画素乃至ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（１→ｋ））を供給する。また、サンプリング期間（ｔ３）において、１行目に配設された画素乃至ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（１→ｋ））を供給する。第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ１）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ３）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（ｋ＋１→２ｋ））を供給する。第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ１）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ２）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（２ｋ＋１→ｍ））を供給する。
【０１４３】
＜画像信号の書き込みについて＞
本実施の形態の液晶表示装置においては、赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（画素部に対する赤（Ｒ）の画像信号の入力）と、緑（Ｇ）を呈する光の透過を制御するための画像信号の供給（画素部に対する緑（Ｇ）の画像信号の入力）と、青（Ｂ）を呈する光の透過を制御するための画像信号の供給（画素部に対する青（Ｂ）の画像信号の入力）と、を同一の期間（サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３））内において行うことが可能である。
【０１４４】
＜撮像素子駆動回路の構成例＞
本実施の形態の液晶表示装置が有する撮像素子駆動回路として、実施の形態１に示した液晶表示装置が有する撮像素子駆動回路１６（図５参照）を適用することができる。よって、撮像素子駆動回路の構成に関しては実施の形態１の説明を援用することとする。ただし、本実施の形態の液晶表示装置においては、撮像素子駆動回路１６の動作が実施の形態１に示した撮像素子駆動回路１６の動作とは異なる。
【０１４５】
撮像素子駆動回路１６の動作例について図３５、３６を参照して説明する。なお、図３５には、リセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、シフトレジスタ１６１が有するｍ個の出力端子から出力される信号（ＳＲ１６１ｏｕｔ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）、及びリセット信号線１８＿１乃至リセット信号線１８＿ｍの電位を示している。また、図３６には、読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、シフトレジスタ１６２が有するｍ個の出力端子から出力される信号（ＳＲ１６２ｏｕｔ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）、及び読み出し信号線１９＿１乃至読み出し信号線１９＿ｍの電位を示している。
【０１４６】
始めに、図３５を参照して撮像素子駆動回路１６によるリセット信号線１８＿１〜１８＿ｍの駆動の一例について述べる。
【０１４７】
図３５に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１６１には少なくとも２回ハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として入力される。また、サンプリング期間（ｔ１）においてもシフトレジスタ１６１に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１６１の１番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６１の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６１の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトとが並行して行われるようにリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が入力される。
【０１４８】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍのそれぞれは、シフトレジスタ１６１のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設されたリセット信号線１８＿１から次行以降のリセット信号線の電位が順次ハイレベルの電位となり、且つ（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１から次行以降のリセット信号線の電位が順次ハイレベルの電位となり、且つ（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１から次行以降のリセット信号線の電位が順次ハイレベルの電位となる。
【０１４９】
サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、シフトレジスタ１６１は、サンプリング期間（ｔ１）と同じ動作を行う。
【０１５０】
次いで、サンプリング期間（ｔ４）において、シフトレジスタ１６１に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。なお、これらの信号の供給停止は、リセット信号線１８＿ｋ、リセット信号線１８＿２ｋ、及びリセット信号線１８＿ｍに対してハイレベルの電位の供給が完了した段階において行う。これにより、シフトレジスタ１６１におけるハイレベルの電位を示す信号のシフトが中断され、且つリセット信号線１８＿１乃至リセット信号線１８＿ｍにはロウレベルの電位が供給される。
【０１５１】
続いて、図３６を参照して撮像素子駆動回路１６による読み出し信号線１９＿１〜１９＿ｍの駆動の一例について述べる。
【０１５２】
図３６に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１６２には少なくとも２回ハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として入力される。また、サンプリング期間（ｔ１）においてもシフトレジスタ１６２に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１６２の１番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６２の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６２の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトとが並行して行われるように読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）が入力される。なお、サンプリング期間（ｔ１）において、シフトレジスタ１６２に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として入力されるタイミングは、シフトレジスタ１６１に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として入力された後となるようにする。
【０１５３】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１６４＿１乃至ＡＮＤゲート１６４＿ｍのそれぞれは、シフトレジスタ１６２のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された読み出し信号線１９＿１から次行以降の読み出し信号線の電位が順次ハイレベルの電位となり、且つ（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１から次行以降の読み出し信号線の電位が順次ハイレベルの電位となり、且つ（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１から次行以降の読み出し信号線の電位が順次ハイレベルの電位となる。
【０１５４】
サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、シフトレジスタ１６２は、サンプリング期間（ｔ１）と同じ動作を行う。
【０１５５】
次いで、サンプリング期間（ｔ４）において、シフトレジスタ１６２に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。なお、これらの信号の供給停止は、読み出し信号線１９＿ｋ、読み出し信号線１９＿２ｋ、及び読み出し信号線１９＿ｍに対してハイレベルの電位の供給が完了した段階において行われる。これにより、シフトレジスタ１６２におけるハイレベルの電位を示す信号のシフトが中断され、且つ読み出し信号線１９＿１乃至読み出し信号線１９＿ｍにはロウレベルの電位が供給される。
【０１５６】
＜液晶表示装置の駆動方法の例＞
次いで、本実施の形態の液晶表示装置の駆動方法の例について図３７〜図４１を参照して説明する。具体的には、本実施の形態の液晶表示装置において表示及び撮像の少なくとも一方を行う際の動作について説明する。
【０１５７】
＜動作例１＞
図３７は、フィールドシーケンシャル方式による表示と、可視光及び赤外線を用いた撮像とを並行して行う際の動作例を示す図である。なお、図３７には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ５）において、バックライトが有する１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光のタイミング、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図３７において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図３７において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【０１５８】
図３７に示すように、上述した液晶表示装置においては、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。例えば、サンプリング期間（ｔ３）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し、青（Ｂ）を呈する光の透過を制御するための画像信号を入力すること、（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し、緑（Ｇ）を呈する光の透過を制御するための画像信号を入力すること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択し、赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することを並行して行うことが可能である。
【０１５９】
加えて、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて、特定領域に対する特定色を呈する光の透過を制御するための画像信号の入力が完了した後に当該特定領域用バックライトユニット群において当該特定色を呈する光の光源を点灯させることが可能である。例えば、サンプリング期間（ｔ３）内において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１に対する青（Ｂ）を呈する光の透過を制御するための画像信号が入力された後に、１行目乃至ｔ行目用バックライトユニット群において青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２に対する緑（Ｇ）を呈する光の透過を制御するための画像信号が入力された後に、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３に対する赤（Ｒ）を呈する光の透過を制御するための画像信号が入力された後に、（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニット群において赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させることが可能である。
【０１６０】
さらに、上述した液晶表示装置においては、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて複数の行に配設された画素における撮像を並行して行うことが可能である。例えば、サンプリング期間（ｔ３）内であって、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１における青（Ｂ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２における緑（Ｇ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、及び（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３における赤（Ｒ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像を並行して行うことが可能である。
【０１６１】
なお、図３７においては、赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源が、可視光源と同期して点灯される構成について示したが、それらの点灯は同期しなくてもよい。例えば、図３８に示すように、可視光源が点灯しない期間においても赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源を点灯させる構成とすることも可能である。
【０１６２】
図３７又は図３８に示す動作例では、マトリクス状に配設された画素のうち、複数の行に配設された画素に対する画像信号の供給を並行して行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることが可能となる。その結果、当該液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【０１６３】
また、図３７又は図３８に示す動作例では、マトリクス状に配設された撮像画素のうち、複数行に配設された撮像画素における撮像を並行して行う。これにより、十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置における検出精度を向上させることが可能である。
【０１６４】
また、図３７又は図３８に示す動作例では、赤（Ｒ）を呈する光の反射光の撮像、緑（Ｇ）を呈する光の反射光の撮像、及び青（Ｂ）を呈する反射光の撮像を行う。これにより、カラー画像の撮像が可能になる。
【０１６５】
また、図３７又は図３８に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１６６】
また、図３７又は図３８に示す動作例では、実施の形態１乃至３に示す動作例と比較して、全行の撮像に必要とされる期間を短縮することが可能となる。したがって、被読み取り物が高速に移動する場合などにおいて、当該被読み取り物を歪みなく正確に撮像することが可能となる。
【０１６７】
＜動作例２＞
図３９は、フィールドシーケンシャル方式による表示と、可視光を用いた撮像とを並行して行う際の動作例を示す図である。なお、図３９に示す動作例は、図３７に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図３７に示す動作例と同じである。そのため、図３９に示す動作例と図３７に示す動作例との共通点に関する詳細な説明は、前述の説明を援用することとする。
【０１６８】
なお、図３９においては可視光を用いた撮像を行う構成について示したが、当該撮像を行わない構成とすることも可能である。すなわち、上述した撮像機能付き液晶表示装置を表示に特化した装置として利用することも可能である。例えば、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）以前及びサンプリング期間（ｔ１）〜サンプリング期間（ｔ３）においてリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及び読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号を入力しなければ、当該撮像機能付き液晶表示装置を表示に特化した装置として利用することができる。
【０１６９】
＜動作例３＞
図４０は、赤外線（ＩＲ）領域の波長を含む光を用いた撮像のみを行う際の動作例を示す図である。例えば、走査線駆動回路１１に対して、サンプリング期間（ｔ１）以前及びサンプリング期間（ｔ１）〜サンプリング期間（ｔ３）において、走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位を示す信号を入力せず、且つ、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）内に開始される、１行目に配設されたリセット信号線１８＿１、（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１、及び（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１を起点としたハイレベルの電位を示す信号のシフト、並びに１行目に配設された読み出し信号線１９＿１、（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１、及び（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１を起点としたハイレベルの電位を示す信号のシフトのみが行われるように制御すれば図４０に示す動作を行うことが可能である。
【０１７０】
図４０に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１７１】
また、図４０に示す動作例では、図３２に示す動作例と比較して、全行の撮像に必要とされる期間を短縮することが可能となる。したがって、被読み取り物が高速に移動する場合などにおいて、当該被読み取り物を歪みなく正確に撮像することが可能となる。
【０１７２】
＜動作例４＞
図４１は、バックライトにおいていずれの光源も点灯させない状態において撮像のみを行う際の動作例を示す図である。なお、図４１に示す動作例は、図４０に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図４０に示す動作例と同じである。
【０１７３】
図４１に示す動作例で取得される撮像データは、外光のみに依存するデータとなる。
【０１７４】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【０１７５】
例えば、実施の形態１乃至３のいずれかにおいて変形例として述べた内容を本実施の形態の液晶表示装置に適用することも可能である。
【０１７６】
また、本実施の形態の液晶表示装置においては、赤外線（ＩＲ）領域の波長を含む光の光源の点滅を特定領域毎に制御する構成（図３７乃至図４１参照）について示したが、当該赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御することも可能である。赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御する場合の具体例を図４２及び図４３に示す。なお、図４２及び図４３に示す動作例においては、可視光源の点滅は特定領域毎に制御される。また、図４２は、赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御した場合において、図３７又は図３８に示す動作と同様の表示及び撮像を行った際の動作を示す図であり、図４３は、赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御した場合において、図４２に示す動作と同様の撮像を行った際の動作を示す図である。なお、図４３中の「ＶＬ」は、可視光源を表している。
【０１７７】
なお、上述した変形例において述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１７８】
本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。
【０１７９】
（本明細書で開示される液晶表示装置の具体的な構成例）
以下では、上述した液晶表示装置の具体的な構成例について説明する。
【０１８０】
＜トランジスタの具体例＞
まず、上述した液晶表示装置の画素部又は各種回路に用いられるトランジスタの具体例について図１５を参照して説明する。なお、当該液晶表示装置において、画素部及び各種回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ毎に異なる構成を有するトランジスタを適用してもよい。
【０１８１】
図１５（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート層２４０１が形成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に絶縁層２４０７が形成されている。また、絶縁層２４０７上に保護絶縁層２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１８２】
図１５（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート層２４０１が形成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に保護絶縁層２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１８３】
図１５（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地層２４３６が形成され、下地層２４３６上に半導体層２４０３が形成され、半導体層２４０３、及び下地層２４３６上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成され、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上にゲート層２４０１が形成されている。また、ゲート層２４０１上に保護絶縁層２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０１８４】
図１５（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート層２４１１が形成され、第１のゲート層２４１１上に第１のゲート絶縁層２４１３が形成され、第１のゲート絶縁層２４１３上に半導体層２４０３が形成され、半導体層２４０３、及び第１のゲート絶縁層２４１３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に第２のゲート絶縁層２４１４が形成され、第２のゲート絶縁層２４１４上に第２のゲート層２４１２が形成されている。また、第２のゲート層２４１２上に保護絶縁層２４０９を形成してもよい。
【０１８５】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有する。第１のゲート層２４１１と第２のゲート層２４１２を電気的に接続して一つのゲート層として機能させることができる。また、第１のゲート層２４１１と第２のゲート層２４１２のうち、どちらか一方を単に「ゲート」と呼び、他方を「バックゲート」と呼ぶことがある。なお、トランジスタ２４８０において、バックゲートの電位を変化させることで、ゲートの電位によってスイッチングを制御する際のトランジスタ２４８０のしきい値電圧を変化させることができる。
【０１８６】
なお、基板２４００としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
【０１８７】
また、ゲート層２４０１及び第１のゲート層２４１１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１８８】
また、ゲート絶縁層２４０２、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
【０１８９】
また、半導体層２４０３としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。
【０１９０】
さらに、半導体層２４０３としてシリコン（Ｓｉ）を適用する場合、当該半導体層２４０３の結晶状態は限定されない。すなわち、アモルファスシリコン、微結晶シリコン、多結晶シリコン、及び単結晶シリコンのいずれかを半導体層２４０３として適用することが可能である。なお、微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【０１９１】
また、半導体層２４０３として酸化物（酸化物半導体）を適用する場合、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【０１９２】
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【０１９３】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１９４】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ、及び第２のゲート層２４１２としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９５】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ（これらと同じ層で形成される配線層を含む）となる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１９６】
なお、チャネル保護層２４０６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９７】
また、絶縁層２４０７としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９８】
また、保護絶縁層２４０９としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９９】
また、下地層２４３６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０２００】
なお、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層（ここでは、ゲート絶縁層２４０２、絶縁層２４０７、チャネル保護層２４０６、下地層２４３６、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４が相当する）としては、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁層に用いることで、酸化物半導体との界面の状態を良好に保つことができる。
【０２０１】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２０２】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０２０３】
また、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２０４】
例えば、当該絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２０５】
また、当該絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２０６】
また、当該絶縁層として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２０７】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型化またはＩ型に限りなく近い酸化物半導体とすることができる。
【０２０８】
なお、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層のうち、上層に位置する絶縁層及び下層に位置する絶縁層の一方のみを化学量論的組成比より酸素が多い領域を有する絶縁層とすることもできるが、両方の絶縁層を化学量論的組成比より酸素が多い領域を有する絶縁層とすることが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、半導体層２４０３に接する絶縁層の、上層及び下層に位置する絶縁層に用い、半導体層２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０２０９】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３の上層または下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０２１０】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。例えば、半導体層２４０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、半導体層２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良いし、半導体層２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。
【０２１１】
ここで、半導体層として酸化物半導体が適用されたトランジスタ９５１、及び半導体層として酸化物半導体が適用され且つバックゲートを備えたトランジスタ９５２を作製し、光負バイアス試験前後でのしきい値電圧（Ｖｔｈ）変化量を評価した結果を示す。
【０２１２】
まず、図１９（Ａ）を用いてトランジスタ９５１の積層構成及び作製方法について説明する。基板９００上に、下地層９３６として、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）と酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成した。次に、下地層９３６上に、スパッタ法により窒化タンタル膜（厚さ３０ｎｍ）と、タングステン膜（厚さ１００ｎｍ）の積層膜を成膜し、選択的にエッチングしてゲート層９０１を形成した。
【０２１３】
次に、ゲート層９０１上に、ゲート絶縁層９０２として、高密度プラズマＣＶＤ法により酸化窒化シリコン層（厚さ３０ｎｍ）を形成した。
【０２１４】
次に、ゲート絶縁層９０２上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成した。続いて、酸化物半導体膜を選択的にエッチングし、島状の酸化物半導体層９０３を形成した。
【０２１５】
次に、窒素雰囲気下、４５０℃で６０分間の第１の加熱処理を行った。
【０２１６】
次に、酸化物半導体層９０３上にチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングしてソース層９０５ａ及びドレイン層９０５ｂを形成した。
【０２１７】
次に、窒素雰囲気下、３００℃で６０分間の第２の加熱処理を行った。
【０２１８】
次に、酸化物半導体層９０３の一部に接し且つソース層９０５ａ及びドレイン層９０５ｂ上に形成される絶縁層９０７として、スパッタ法により酸化シリコン膜（厚さ３００ｎｍ）を形成し、絶縁層９０７上に、絶縁層９０８として、ポリイミド樹脂層（厚さ１．５μｍ）を形成した。
【０２１９】
次に、窒素雰囲気下、２５０℃で６０分間の第３の加熱処理を行った。
【０２２０】
次に、絶縁層９０８上に絶縁層９０９として、ポリイミド樹脂層（厚さ２．０μｍ）を形成した。
【０２２１】
次に、窒素雰囲気下、２５０℃で６０分間の第４の加熱処理を行った。
【０２２２】
図１９（Ｂ）に示すトランジスタ９５２は、トランジスタ９５１と同様に作製することができる。なお、トランジスタ９５１とは、絶縁層９０８と絶縁層９０９の間にバックゲート層９１２が形成されている点が異なる。バックゲート層９１２は、絶縁層９０８上に、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングすることで形成した。なお、バックゲート層９１２は、ソース層９０５ａと電気的に接続される。
【０２２３】
また、トランジスタ９５１及びトランジスタ９５２とも、チャネル長は３μｍ、チャネル幅は２０μｍとした。
【０２２４】
続いて、トランジスタ９５１及びトランジスタ９５２に対して行った光負バイアス試験について説明する。
【０２２５】
光負バイアス試験は加速試験の一種であり、光が照射されている環境下におけるトランジスタの特性変化を、短時間で評価することができる。特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。
【０２２６】
具体的には、光負バイアス試験は、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース及びドレインを同電位とし、光を照射しながら、ゲートにソース及びドレインよりも低い電位を一定時間印加することで行う。
【０２２７】
光負バイアス試験の強度は、光照射条件、基板温度、ゲート絶縁層に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁層に加えられる電界強度は、ゲートと、ソース及びドレインとの電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁層に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。
【０２２８】
なお、光が照射されている環境下において、ソース及びドレインの電位よりも高い電位をゲートに印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が起きやすいため、ここでは光負バイアス試験にて評価している。
【０２２９】
ここでは、光負バイアス試験における基板温度を室温（２５℃）とし、ゲート絶縁層９０２に印加する電界強度を２ＭＶ／ｃｍとし、光照射及び電界印加時間を１時間として行った。また、光照射の条件は、朝日分光社キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ２とした。
【０２３０】
光負バイアス試験に先立ち、まず、試験対象となるトランジスタの初期特性を測定した。ここでは、基板温度を室温（２５℃）とし、ソースとドレイン間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、ソースとゲート間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖ〜＋５Ｖまで変化させた時の、ソースとドレイン間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０２３１】
次に、絶縁層９０８側から光照射を開始し、トランジスタのソース及びドレインの電位を０Ｖとし、トランジスタのゲート絶縁層９０２へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲートに負の電圧を印加した。ここでは、トランジスタのゲート絶縁層９０２の厚さが３０ｎｍであるため、ゲートに−６Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
【０２３２】
次に、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を得た。
【０２３３】
ここで、Ｖｔｈの算出方法について図２０を例示して説明しておく。図２０の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
【０２３４】
まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。
【０２３５】
図２１に、光負バイアス試験前後におけるトランジスタ９５１及びトランジスタ９５２のＶｇ−Ｉｄ特性を示す。図２１（Ａ）及び図２１（Ｂ）とも、横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。
【０２３６】
図２１（Ａ）は、光負バイアス試験前後におけるトランジスタ９５１のＶｇ−Ｉｄ特性を示している。初期特性９３１は、光負バイアス試験前のトランジスタ９５１のＶｇ−Ｉｄ特性であり、試験後特性９３２は、光負バイアス試験後のトランジスタ９５１のＶｇ−Ｉｄ特性である。初期特性９３１のＶｔｈは、１．０１Ｖであり、試験後特性９３２のＶｔｈは、０．４４Ｖであった。
【０２３７】
図２１（Ｂ）は、光負バイアス試験前後におけるトランジスタ９５２のＶｇ−Ｉｄ特性を示している。また、図２１（Ｃ）は、図２１（Ｂ）中の部位９４５を拡大した図である。初期特性９４１は、光負バイアス試験前のトランジスタ９５２のＶｇ−Ｉｄ特性であり、試験後特性９４２は、光負バイアス試験後のトランジスタ９５２のＶｇ−Ｉｄ特性である。初期特性９４１のＶｔｈは、１．１６Ｖであり、試験後特性９４２のＶｔｈは、１．１０Ｖであった。なお、トランジスタ９５２のバックゲート層９１２はソース層９０５ａと電気的に接続されているため、バックゲート層９１２とソース層９０５ａの電位は同電位となる。
【０２３８】
図２１（Ａ）において、試験後特性９３２は、初期特性９３１に比べてＶｔｈがマイナス方向に０．５７Ｖ変化しており、図２１（Ｂ）において、試験後特性９４２は、初期特性９４１に比べてＶｔｈがマイナス方向に０．０６Ｖ変化している。トランジスタ９５１及びトランジスタ９５２とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることが確認できる。また、バックゲート層９１２を設けたトランジスタ９５２は、Ｖｔｈの変化量が０．１Ｖ以下であり、トランジスタ９５１よりもさらに信頼性の高いトランジスタであることが確認できる。
【０２３９】
＜画素レイアウトの具体例＞
次いで、上述した液晶表示装置の画素のレイアウトの具体例について図１６、１７を参照して説明する。なお、図１６は、図２（Ａ）に示した画素のレイアウトの上面図を示す図であり、図１７は、図１６に示すＡ−Ｂ線及びＣ−Ｄ線における断面図を示す図である。なお、図１６に示す画素１５１においては、表示素子が上部に設けられ、撮像素子が下部に設けられている。また、図１６においては、液晶層、対向電極などの構成は割愛している。以下、具体的な構造について図１７を参照して説明する。
【０２４０】
トランジスタ１５１１は、基板２２０上に絶縁層２２１を介して設けられた導電層２２２と、導電層２２２上に設けられた絶縁層２２３と、導電層２２２上に絶縁層２２３を介して設けられた半導体層２２４と、半導体層２２４の一端上に設けられた導電層２２５ａと、半導体層２２４の他端上に設けられた導電層２２５ｂと、を有する。なお、導電層２２２は、ゲート層として機能し、絶縁層２２３は、ゲート絶縁層として機能し、導電層２２５ａ及び導電層２２５ｂの一方は、ソース層、他方はドレイン層として機能する。
【０２４１】
容量素子１５１２は、基板２２０上に絶縁層２２１を介して設けられた導電層２２６と、導電層２２６上に設けられた絶縁層２２７と、導電層２２６上に絶縁層２２７を介して設けられた導電層２２８と、を有する。なお、導電層２２６は、容量素子１５１２の一方の電極として機能し、絶縁層２２７は、容量素子１５１２の誘電体として機能し、導電層２２８は、容量素子１５１２の他方の電極として機能する。また、導電層２２６は、導電層２２２と同一材料からなり、絶縁層２２７は、絶縁層２２３と同一材料からなり、導電層２２８は、導電層２２５ａ及び導電層２２５ｂと同一材料からなる。また、導電層２２６は、導電層２２５ｂと電気的に接続されている。
【０２４２】
なお、トランジスタ１５１１及び容量素子１５１２上には、絶縁層２２９及び平坦化絶縁層２３０が設けられている。
【０２４３】
液晶素子１５１３は、平坦化絶縁層２３０上に設けられた透明導電層２３１と、対向基板２４０上に設けられた透明導電層２４１と、透明導電層２３１と透明導電層２４１に挟持された液晶層２５０と、を有する。なお、透明導電層２３１は、液晶素子１５１３の画素電極として機能し、透明導電層２４１は、液晶素子１５１３の対向電極として機能する。また、透明導電層２４１は、導電層２２５ｂ及び導電層２２６と電気的に接続されている。
【０２４４】
フォトダイオード１５１４は、基板２２０上に絶縁層２２１及び絶縁層２２７を介して設けられた導電層２６０と、導電層２６０上に設けられたｐ型半導体層２６１と、ｐ型半導体層２６１上に設けられたｉ型半導体層２６２と、ｉ型半導体層２６２上に設けられたｎ型半導体層２６３と、を有する。なお、導電層２６０は、導電層２２５ａ、導電層２２５ｂ、及び導電層２２８と同一材料からなる。
【０２４５】
トランジスタ１５１５及びトランジスタ１５１６は、トランジスタ１５１１と同様の構造を有する。なお、トランジスタ１５１５のゲート層として機能する導電層２６４は、透明導電層２６５を介してｎ型半導体層２６３に電気的に接続されている。なお、導電層２６４は、導電層２２２及び導電層２２６と同一材料からなり、透明導電層２６５は、透明導電層２３１と同一材料からなる。
【０２４６】
なお、透明導電層２３１と液晶層２５０の間、または透明導電層２４１と液晶層２５０の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。
【０２４７】
また、液晶層２５０を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
【０２４８】
なお、対向基板２４０上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、又は、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽層２４２が設けられている。遮蔽層２４２には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽層２４２を形成することも可能である。
【０２４９】
透明導電層２３１、透明導電層２４１、及び透明導電層２６５は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。
【０２５０】
なお、図１７では、透明導電層２３１と透明導電層２４１の間に液晶層２５０が挟持される構造を有する液晶素子１５１３を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【０２５１】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、上述した液晶表示装置を搭載した電子機器の例について図１８を参照して説明する。
【０２５２】
図１８（Ａ）は、携帯型情報通信端末を示す図である。図１８（Ａ）に示す携帯型情報通信端末は、少なくとも表示撮像部３０１を具備する。また、図１８（Ａ）に示す携帯型情報通信端末は、例えば表示撮像部３０１に操作部３０２を設けることができる。例えば、上述した液晶表示装置を表示撮像部３０１に用いることにより、例えば指又はペンにより携帯型情報通信端末の操作又は携帯型情報通信端末への情報の入力を行うことができる。
【０２５３】
図１８（Ｂ）は、カーナビゲーションを含む情報案内端末を示す図である。図１８（Ｂ）に示す情報案内端末は、表示撮像部３１１、操作ボタン３１２、及び外部入力端子３１３を具備する。例えば、上述した液晶表示装置を表示撮像部３１１に用いることにより、例えば指又はペンにより情報案内端末の操作又は情報案内端末への情報の入力を行うことができる。
【０２５４】
図１８（Ｃ）は、ノート型パーソナルコンピュータを示す図である。図１８（Ｃ）に示すノート型パーソナルコンピュータは、筐体３２１と、表示撮像部３２２と、スピーカ３２３と、ＬＥＤランプ３２４と、ポインティングデバイス３２５と、接続端子３２６と、キーボード３２７と、を具備する。例えば、上述した液晶表示装置を、表示撮像部３２２に用いることにより、例えば指又はペンによりノート型パーソナルコンピュータの操作又はノート型パーソナルコンピュータへの情報の入力を行うことができる。
【０２５５】
図１８（Ｄ）は、携帯型遊技機を示す図である。図１８（Ｄ）に示す携帯型遊技機は、表示撮像部３３１と、表示撮像部３３２と、スピーカ３３３と、接続端子３３４と、ＬＥＤランプ３３５と、マイクロフォン３３６と、記録媒体読込部３３７と、操作ボタン３３８と、センサ３３９と、を有する。例えば、上述した液晶表示装置を、表示撮像部３３１及び表示撮像部３３２、又は表示撮像部３３１若しくは表示撮像部３３２に用いることにより、例えば指又はペンにより携帯型遊技機の操作又は携帯型遊技機への情報の入力を行うことができる。
【０２５６】
図１８（Ｅ）は、電子書籍を示す図である。図１８（Ｅ）に示す電子書籍は、少なくとも筐体３４１と、筐体３４２と、表示撮像部３４３と、表示撮像部３４４と、軸部３４５と、を有する。
【０２５７】
筐体３４１及び筐体３４２は、軸部３４５により接続され、図１８（Ｅ）に示す電子書籍は、該軸部３４５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示撮像部３４３は、筐体３４１に組み込まれ、表示撮像部３４４は、筐体３４２に組み込まれる。また、表示撮像部３４３及び表示撮像部３４４は、互いに異なる画像を表示する構成とすること、又は両方の表示撮像部で一続きの画像を表示する構成とすることが可能である。表示撮像部３４３及び表示撮像部３４４を異なる画像を表示する構成にすることにより、例えば右側の表示撮像部（図１８（Ｅ）では表示撮像部３４３）に文章画像を表示し、左側の表示撮像部（図１８（Ｅ）では表示撮像部３４４）に画像を表示することができる。
【０２５８】
また、図１８（Ｅ）に示す電子書籍は、筐体３４１又は筐体３４２に操作部などを備えてもよい。例えば、図１８（Ｅ）に示す電子書籍の構成を電源ボタン３４６と、操作キー３４７と、スピーカ３４８と、を有する構成にすることもできる。図１８（Ｅ）に示す電子書籍は、操作キー３４７を用いることにより、複数の頁がある画像の頁を送ることができる。また、図１８（Ｅ）に示す電子書籍の表示撮像部３４３及び表示撮像部３４４の少なくとも一方にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図１８（Ｅ）に示す電子書籍の筐体３４１及び筐体３４２の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。さらに、図１８（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。
【０２５９】
例えば、上述した液晶表示装置を表示撮像部３４３及び表示撮像部３４４、又は表示撮像部３４３若しくは表示撮像部３４４に用いることにより、例えば指又はペンにより電子書籍の操作又は電子書籍への情報の入力を行うことができる。
【０２６０】
図１８（Ｆ）は、ディスプレイを示す図である。図１８（Ｆ）に示すディスプレイは、筐体３５１と、表示撮像部３５２と、スピーカ３５３と、ＬＥＤランプ３５４と、操作ボタン３５５と、接続端子３５６と、センサ３５７と、マイクロフォン３５８と、支持台３５９と、を有する。例えば、上述した液晶表示装置を表示撮像部３５２に用いることにより、例えば指又はペンによりディスプレイの操作又はディスプレイへの情報の入力を行うことができる。
【符号の説明】
【０２６１】
１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ 走査線
１３＿１〜１３＿ｍ 走査線
１６ 撮像素子駆動回路
１７ 検出回路
１８ リセット信号線
１８＿１〜１８＿ｍ リセット信号線
１９ 読み出し信号線
１９＿１〜１９＿ｎ 読み出し信号線
２１ バックライト
４０ バックライトユニット
４１ バックライト制御回路
４２ バックライトユニット群
１０１ 領域
１０２ 領域
１０３ 領域
１１０ シフトレジスタ
１１１＿１〜１１１＿ｍ ＡＮＤゲート
１２０ シフトレジスタ
１２１＿１〜１２１＿ｎ トランジスタ
１２２＿１〜１２２＿ｎ トランジスタ
１２３＿１〜１２３＿ｎ トランジスタ
１４１ 画像信号線
１４１＿１〜１４１＿ｎ 画像信号線
１４２ 画像信号線
１４２＿１〜１４２＿ｎ 画像信号線
１４３ 画像信号線
１４３＿１〜１４３＿ｎ 画像信号線
１５１ 画素
１５２ 画素
１５３ 画素
１６１ シフトレジスタ
１６２ シフトレジスタ
１６３＿１〜１６３＿ｎ ＡＮＤゲート
１６４＿１〜１６４＿ｎ ＡＮＤゲート
１７１＿１〜１７１＿ｎ トランジスタ
１７２＿１〜１７２＿ｎ トランジスタ
１７３＿１〜１７３＿ｎ トランジスタ
２０１ 撮像信号線
２０１＿１〜２０１＿ｎ 撮像信号線
２０２ 撮像信号線
２０２＿１〜２０２＿ｎ 撮像信号線
２０３ 撮像信号線
２０３＿１〜２０３＿ｎ 撮像信号線
２１０ バックライトユニット
２２０ 基板
２２１ 絶縁層
２２２ 導電層
２２３ 絶縁層
２２４ 半導体層
２２５ａ 導電層
２２５ｂ 導電層
２２６ 導電層
２２７ 絶縁層
２２８ 導電層
２２９ 絶縁層
２３０ 平坦化絶縁層
２３１ 透明導電層
２４０ 対向基板
２４１ 透明導電層
２４２ 遮蔽層
２５０ 液晶層
２６０ 導電層
２６１ ｐ型半導体層
２６２ ｉ型半導体層
２６３ ｎ型半導体層
２６４ 導電層
２６５ 透明導電層
３０１ 表示撮像部
３０２ 操作部
３１１ 表示撮像部
３１２ 操作ボタン
３１３ 外部入力端子
３２１ 筐体
３２２ 表示撮像部
３２３ スピーカ
３２４ ＬＥＤランプ
３２５ ポインティングデバイス
３２６ 接続端子
３２７ キーボード
３３１ 表示撮像部
３３２ 表示撮像部
３３３ スピーカ
３３４ 接続端子
３３５ ＬＥＤランプ
３３６ マイクロフォン
３３７ 記録媒体読込部
３３８ 操作ボタン
３３９ センサ
３４１ 筐体
３４２ 筐体
３４３ 表示撮像部
３４４ 表示撮像部
３４５ 軸部
３４６ 電源ボタン
３４７ 操作キー
３４８ スピーカ
３５１ 筐体
３５２ 表示撮像部
３５３ スピーカ
３５４ ＬＥＤランプ
３５５ 操作ボタン
３５６ 接続端子
３５７ センサ
３５８ マイクロフォン
３５９ 支持台
９００ 基板
９０１ ゲート層
９０２ ゲート絶縁層
９０３ 酸化物半導体層
９０５ａ ソース層
９０５ｂ ドレイン層
９０７ 絶縁層
９０８ 絶縁層
９０９ 絶縁層
９１２ バックゲート層
９２１ 曲線
９２４ 接線
９２５ ゲート電圧軸切片
９３１ 初期特性
９３２ 試験後特性
９３６ 下地層
９４１ 初期特性
９４２ 試験後特性
９４５ 部位
９５１ トランジスタ
９５２ トランジスタ
１５１１ トランジスタ
１５１２ 容量素子
１５１３ 液晶素子
１５１４ フォトダイオード
１５１５ トランジスタ
１５１６ トランジスタ
１５２１ トランジスタ
１５２６ トランジスタ
１５３１ トランジスタ
１５３６ トランジスタ
２４００ 基板
２４０１ ゲート層
２４０２ ゲート絶縁層
２４０３ 半導体層
２４０５ａ ソース層
２４０５ｂ ドレイン層
２４０６ チャネル保護層
２４０７ 絶縁層
２４０９ 保護絶縁層
２４１１ 第１のゲート層
２４１２ 第２のゲート層
２４１３ 第１のゲート絶縁層
２４１４ 第２のゲート絶縁層
２４３６ 下地層
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行い、且つ該表示に用いられる光に対する被読み取り物の反射光量を検出することで撮像を行うことが可能な液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈する波長の光のみを透過するカラーフィルター（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれが異なる色を呈する光を発光する複数の光源（例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））が設けられる。そして、当該複数の光源のそれぞれが点滅を繰り返し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
当該液晶表示装置の画素部において、表示のみならず撮像を行う液晶表示装置も開発されている。例えば、特許文献１では、フィールドシーケンシャル方式によって表示を行うとともに被読み取り物からの反射光量を検出することでカラー画像の撮像が可能な液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−００８７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、各画素に対する画像信号の入力頻度を向上させる必要がある。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のいずれか一を呈する光を発光する３種の光源を備えた液晶表示装置をフィールドシーケンシャル方式で表示させる場合、カラーフィルター方式によって表示を行う液晶表示装置と比較し、各画素に対する画像信号の入力頻度を少なくとも３倍にする必要がある。具体的に述べると、フレーム周波数が６０Ｈｚである場合、カラーフィルター方式によって表示を行う液晶表示装置では各画素に対する画像信号の入力を１秒間に６０回行う必要があるのに対し、当該３種の光源を備えた液晶表示装置をフィールドシーケンシャル方式によって表示させる場合、各画素に対する画像信号の入力を１秒間に１８０回行う必要がある。
【０００７】
また、液晶表示装置の画素部において被読み取り物からの反射光量を検出することで撮像を行う場合、外光の影響を極力排除することが望ましい。そのため、当該液晶表示装置がフィールドシーケンシャル方式によって表示を行う場合、特定の色を呈する光の光源が点灯している期間内において撮像が完了するように撮像期間を短期化することが望ましい。
【０００８】
一方、画像信号の入力頻度の向上及び撮像期間の短期化を行うためには、液晶表示装置を構成する各素子の高速応答性が要求される。具体的には、各画素に設けられるトランジスタの移動度の向上などが要求される。しかしながら、これらの素子の特性を向上させることは容易ではない。また、撮像期間が短期化すると撮像の検出精度が低下する可能性がある。
【０００９】
他方、当該液晶表示装置においてフレーム周波数を低減することで、画像信号の入力頻度の低減及び十分な撮像期間の確保を図ることも可能である。しかしながら、この場合はカラーブレイクなどの表示劣化が顕在化するという問題がある。
【００１０】
そこで、本発明の一態様は、画像信号の入力頻度の向上及び十分な撮像期間の確保を図ることで、当該液晶表示装置の画質を向上させること及び撮像の検出精度を向上させることを目的の一とする。
【課題を解決するための手段】
【００１１】
上述した目的は、液晶表示装置の画素部において、マトリクス状に配設された画素のうち、複数行に配設された画素に対する画像信号の供給を並行して行うこと及びマトリクス状に配設された画素のうち、複数行に配設された画素においての撮像を並行して行うことによって達成することができる。
【００１２】
すなわち、本発明の一態様は、異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、第１のサンプリング期間において、第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給を並行して行い、第１のサンプリング期間後の期間である点灯期間において、異なる色を呈する複数の光源の少なくとも一つが点灯することで画素部に第１の色を呈する光を照射し、点灯期間に含まれる期間である撮像期間において、第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｚ行目（ｚは、ｘ／２未満の自然数））に配設されたｙ個の撮像画素における撮像、及び第２の領域に含まれる（ｚ＋１）行目に配設されたｙ個の撮像画素乃至２ｚ行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法である。
【００１３】
また、異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、サンプリング期間において、１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給を並行して行い、サンプリング期間内の期間であり、且つ第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｓ行目（ｓは、ｋ／２以下の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至（ｋ＋ｓ）行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給が終了した後の期間である点灯期間において、１行目乃至ｓ行目用光源から照射される第１の色を呈する光の透過を１行目に配設されたｎ個の表示画素乃至ｓ行目に配設されたｎ個の表示画素のそれぞれにおいて制御し、且つ（ｋ＋１）行目乃至（ｋ＋ｓ）行目用光源から照射される第２の色を呈する光の透過を（ｋ＋１）行目乃至（ｋ＋ｓ）行目用に配設されたｎ個の表示画素のそれぞれにおいて制御し、点灯期間に含まれる期間である撮像期間において、第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｖ行目（ｖは、ｘ／４以下の自然数））に配設されたｙ個の撮像画素における撮像、及び第２の領域に含まれる（ｗ＋１）行目（ｗは、２ｖ以上ｘ／２以下の自然数）に配設されたｙ個の撮像画素乃至（ｗ＋ｖ）行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法も本発明の一態様である。
【発明の効果】
【００１４】
本発明の一態様の液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対する画像信号の供給を並行して行うことが可能である。加えて、マトリクス状に配設された画素のうち、複数行に配設された画素における撮像を並行して行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【図面の簡単な説明】
【００１５】
【図１】液晶表示装置の構成例を示す図。
【図２】（Ａ）〜（Ｃ）画素の構成例を示す図。
【図３】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）走査線駆動回路の動作の一例を示す図。
【図４】（Ａ）画像信号線駆動回路の構成例を示す図、（Ｂ）画像信号線駆動回路の動作の一例を示す図。
【図５】撮像素子駆動回路の構成例を示す図。
【図６】撮像素子駆動回路の動作の一例を示す図。
【図７】撮像素子駆動回路の動作の一例を示す図。
【図８】（Ａ）検出回路の構成例を示す図、（Ｂ）検出回路の動作の一例を示す図。
【図９】（Ａ）撮像素子の構成例を示す図、（Ｂ）撮像素子の動作の一例を示す図。
【図１０】（Ａ）バックライトの構成例を示す図、（Ｂ）バックライトの動作の一例を示す図。
【図１１】液晶表示装置の動作の一例を説明する図。
【図１２】（Ａ）、（Ｂ）液晶表示装置の動作の一例を説明する図。
【図１３】液晶表示装置の動作の一例を説明する図。
【図１４】液晶表示装置の動作の一例を説明する図。
【図１５】（Ａ）〜（Ｄ）トランジスタの具体例を示す図。
【図１６】画素のレイアウトの具体例を示す上面図。
【図１７】画素のレイアウトの具体例を示す断面図。
【図１８】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【図１９】（Ａ）、（Ｂ）トランジスタの構成を説明する図。
【図２０】Ｖｔｈの算出方法を説明する図。
【図２１】（Ａ）〜（Ｃ）光負バイアス試験結果を示す図。
【図２２】（Ａ）走査線駆動回路の動作の一例を示す図、（Ｂ）信号線駆動回路の動作の一例を示す図。
【図２３】撮像素子駆動回路の動作の一例を示す図。
【図２４】撮像素子駆動回路の動作の一例を示す図。
【図２５】液晶表示装置の動作の一例を説明する図。
【図２６】液晶表示装置の動作の一例を説明する図。
【図２７】液晶表示装置の動作の一例を説明する図。
【図２８】液晶表示装置の動作の一例を説明する図。
【図２９】バックライトの構成例を示す図。
【図３０】液晶表示装置の動作の一例を説明する図。
【図３１】液晶表示装置の動作の一例を説明する図。
【図３２】液晶表示装置の動作の一例を説明する図。
【図３３】液晶表示装置の動作の一例を説明する図。
【図３４】（Ａ）走査線駆動回路の動作の一例を示す図、（Ｂ）画像信号線駆動回路の動作の一例を示す図。
【図３５】撮像素子駆動回路の動作の一例を示す図。
【図３６】撮像素子駆動回路の動作の一例を示す図。
【図３７】液晶表示装置の動作の一例を説明する図。
【図３８】液晶表示装置の動作の一例を説明する図。
【図３９】液晶表示装置の動作の一例を説明する図。
【図４０】液晶表示装置の動作の一例を説明する図。
【図４１】液晶表示装置の動作の一例を説明する図。
【図４２】液晶表示装置の動作の一例を説明する図。
【図４３】液晶表示装置の動作の一例を説明する図。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１７】
（実施の形態１）
本実施の形態では、本発明の一態様の液晶表示装置について図１〜図１１を参照して説明する。
【００１８】
＜液晶表示装置の構成例＞
図１は、液晶表示装置の構成例を示す図である。図１に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、画像信号線駆動回路１２と、撮像素子駆動回路１６と、検出回路１７と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御されるｍ本（ｍは、３以上の自然数）の走査線１３と、各々が平行又は略平行に配設され、且つ画像信号線駆動回路１２によって電位が制御される、ｎ本（ｎは、２以上の自然数）の画像信号線１４１、ｎ本の画像信号線１４２、及びｎ本の画像信号線１４３と、各々が平行又は略平行に配設され、且つ撮像素子駆動回路１６によって電位が制御されるｍ本のリセット信号線１８と、各々が平行又は略平行に配設され、且つ撮像素子駆動回路１６によって電位が制御されるｍ本の読み出し信号線１９と、各々が平行又は略平行に配設され、且つ検出回路１７において電位が判別される、ｎ本の撮像信号線２０１、ｎ本の撮像信号線２０２、及びｎ本の撮像信号線２０３と、を有する。
【００１９】
さらに、画素部１０は、３つの領域（領域１０１〜領域１０３）に分割され、領域毎にマトリクス状に配設された複数の画素を有する。なお、ここでは、領域１０１は、１行目乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設された走査線１３、１行目乃至ｋ行目に配設されたリセット信号線１８、及び１行目乃至ｋ行目に配設された読み出し信号線１９を含む領域であり、領域１０２は、（ｋ＋１）行目乃至２ｋ行目に配設された走査線１３、（ｋ＋１）行目乃至２ｋ行目に配設されたリセット信号線１８、及び（ｋ＋１）行目乃至２ｋ行目に配設された読み出し信号線１９を含む領域であり、領域１０３は、（２ｋ＋１）行目乃至ｍ行目に配設された走査線１３、（２ｋ＋１）行目乃至ｍ行目に配設されたリセット信号線１８、及び（２ｋ＋１）行目乃至ｍ行目に配設された読み出し信号線１９を含む領域であるとする。また、各走査線１３、各リセット信号線１８、及び各読み出し信号線１９は、画素部１０においてマトリクス状（ｍ行ｎ列）に配設された複数の画素のうち、いずれかの行に配設されたｎ個の画素に電気的に接続される。また、各画像信号線１４１及び各撮像信号線２０１は、領域１０１においてマトリクス状に配設された複数の画素のうち、いずれかの列に配設された複数の画素に電気的に接続される。また、各画像信号線１４２及び各撮像信号線２０２は、領域１０２においてマトリクス状に配設された複数の画素のうち、いずれかの列に配設された複数の画素に電気的に接続される。また、各画像信号線１４３及び各撮像信号線２０３は、領域１０３においてマトリクス状に配設された複数の画素のうち、いずれかの列に配設された複数の画素に電気的に接続される。
【００２０】
図２（Ａ）〜（Ｃ）は、画素の回路構成例を示す図である。具体的には、図２（Ａ）は、領域１０１に配設された画素１５１の回路構成例を示す図であり、図２（Ｂ）は、領域１０２に配設された画素１５２の回路構成例を示す図であり、図２（Ｃ）は、領域１０３に配設された画素１５３の回路構成例を示す図である。
【００２１】
図２（Ａ）に示す画素１５１は、ゲートが走査線１３に電気的に接続され、ソース及びドレインの一方が画像信号線１４１に電気的に接続されたトランジスタ１５１１と、一方の電極がトランジスタ１５１１のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線（容量配線ともいう）に電気的に接続された容量素子１５１２と、一方の電極（画素電極ともいう）がトランジスタ１５１１のソース及びドレインの他方並びに容量素子１５１２の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子１５１３と、アノードがリセット信号線１８に電気的に接続されたフォトダイオード１５１４と、ゲートがフォトダイオード１５１４のカソードに電気的に接続され、ソース及びドレインの一方が固定電位を供給する配線（固定電位線ともいう）に電気的に接続されたトランジスタ１５１５と、ゲートが読み出し信号線１９に電気的に接続され、ソース及びドレインの一方がトランジスタ１５１５のソース及びドレインの他方に電気的に接続され、ソース及びドレインの他方が撮像信号線２０１に電気的に接続されたトランジスタ１５１６と、を有する。なお、画素１５１においては、トランジスタ１５１１、容量素子１５１２、及び液晶素子１５１３によって表示素子が構成され、フォトダイオード１５１４、トランジスタ１５１５、及びトランジスタ１５１６によって撮像素子が構成される。
【００２２】
図２（Ｂ）に示す画素１５２及び図２（Ｃ）に示す画素１５３も回路構成自体は、図２（Ａ）に示す画素１５１と同一である。ただし、図２（Ｂ）に示す画素１５２では、トランジスタ１５２１のソース及びドレインの一方が画像信号線１４１ではなく画像信号線１４２に電気的に接続される点、及びトランジスタ１５２６のソース及びドレインの他方が撮像信号線２０１ではなく撮像信号線２０２に電気的に接続される点が図２（Ａ）に示す画素１５１と異なり、図２（Ｃ）に示す画素１５３では、トランジスタ１５３１のソース及びドレインの一方が信号線１４１ではなく信号線１４３に電気的に接続される点、及びトランジスタ１５３６のソース及びドレインの他方が撮像信号線２０１ではなく撮像信号線２０３に電気的に接続される点が図２（Ａ）に示す画素１５１と異なる。
【００２３】
＜走査線駆動回路１１の構成例＞
図３（Ａ）は、図１に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図３（Ａ）に示す走査線駆動回路１１は、ｍ個の出力端子を有するシフトレジスタ１１０と、第１及び第２の入力端子並びに出力端子を有するＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｍと、を有する。なお、ＡＮＤゲート１１１＿ａ（ａは、ｍ以下の奇数）は、第１の入力端子がシフトレジスタ１１０のａ番目の出力端子に電気的に接続され、第２の入力端子が走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）を供給する配線に電気的に接続され、出力端子が画素部１０においてａ行目に配設された走査線１３＿ａに電気的に接続される。また、ＡＮＤゲート１１１＿ｂ（ｂは、ｍ以下の偶数）は、第１の入力端子がシフトレジスタ１１０のｂ番目の出力端子に電気的に接続され、第２の入力端子が走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）を供給する配線に電気的に接続され、出力端子が画素部１０においてｂ行目に配設された走査線１３＿ｂに電気的に接続される。
【００２４】
シフトレジスタ１１０は、外部から入力される走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位を示す信号が入力されることで、１番目の出力端子乃至ｍ番目の出力端子において順次ハイレベルの電位を出力する機能を有する。なお、シフトレジスタ１１０では、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎にハイレベルの電位を出力する出力端子が切り替わることとする。すなわち、シフトレジスタ１１０において、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われ、当該信号がｍ個の出力端子から順次出力される。また、シフトレジスタ１１０は、外部から入力される走査線駆動回路用クロック信号（ＧＣＫ）の供給が停止されることで、当該信号のシフトを中断する機能を有する。
【００２５】
上述した走査線駆動回路１１の動作例について図３（Ｂ）を参照して説明する。なお、図３（Ｂ）には、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１０が有するｍ個の出力端子から出力される信号（ＳＲ１１０ｏｕｔ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）、及び走査線１３＿１乃至走査線１３＿ｍの電位を示している。
【００２６】
図３（Ｂ）に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１１０には少なくとも３回ハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子が順次ハイレベルの電位を出力するように走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。
【００２７】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、シフトレジスタ１１０のｍ個の出力端子から出力される信号のいずれかと、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位が供給され、且つ（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位が供給され、且つ（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位が供給される。なお、各走査線にハイレベルの電位が供給される期間（水平走査期間）は、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）がハイレベルの電位を示す期間（パルス幅）と同等である。このように、サンプリング期間（ｔ１）において、走査線駆動回路１１は、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に異なる３行に配設された走査線に対して同時にハイレベルの電位を供給することが可能である。
【００２８】
次いで、サンプリング期間（ｔ２）において、走査線駆動回路１１に対する走査線駆動回路用クロック信号（ＧＣＫ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、及び走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１１０におけるハイレベルの電位を示す信号のシフトが中断され、且つ走査線１３＿１乃至走査線１３＿ｍにはロウレベルの電位が供給される。
【００２９】
図３（Ｂ）に示す動作例においては、以降の期間において上述した動作と同様の動作を行う。すなわち、当該動作例においては、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に特定の３行に配設された走査線に対してハイレベルの電位が供給される期間と、すべての走査線に対してロウレベルの電位が供給される期間とが繰り返される。
【００３０】
＜画像信号線駆動回路１２の構成例＞
図４（Ａ）は、図１に示す液晶表示装置が有する画像信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す画像信号線駆動回路１２は、ｎ個の出力端子を有するシフトレジスタ１２０と、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎと、トランジスタ１２２＿１乃至トランジスタ１２２＿ｎと、トランジスタ１２３＿１乃至トランジスタ１２３＿ｎと、を有する。なお、トランジスタ１２１＿ｓ（ｓは、ｎ以下の自然数）は、ゲートがシフトレジスタ１２０が有するｓ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第１の画像信号（ＤＡＴＡ１）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｓ列目に配設された画像信号線１４１＿ｓに電気的に接続される。また、トランジスタ１２２＿ｓは、ゲートがシフトレジスタ１２０が有するｓ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第２の画像信号（ＤＡＴＡ２）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｓ列目に配設された画像信号線１４２＿ｓに電気的に接続される。また、トランジスタ１２３＿ｓは、ゲートがシフトレジスタ１２０が有するｓ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第３の画像信号（ＤＡＴＡ３）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｓ列目に配設された画像信号線１４３＿ｓに電気的に接続される。
【００３１】
図４（Ｂ）は、第１の画像信号（ＤＡＴＡ１）乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図４（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素乃至ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（１→ｋ））を供給し、サンプリング期間（ｔ３）において、１行目に配設された画素乃至ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（１→ｋ））を供給し、サンプリング期間（ｔ５）において、１行目に配設された画素乃至ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（１→ｋ））を供給し、その他のサンプリング期間（ｔ２、ｔ４、ｔ６）において、画像信号を供給しない。また、第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ１）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（ｋ＋１→２ｋ））を供給し、サンプリング期間（ｔ３）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（ｋ＋１→２ｋ））を供給し、サンプリング期間（ｔ５）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（ｋ＋１→２ｋ））を供給し、その他のサンプリング期間（ｔ２、ｔ４、ｔ６）において、画像信号を供給しない。また、第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ１）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（２ｋ＋１→ｍ））を供給し、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（２ｋ＋１→ｍ））を供給し、サンプリング期間（ｔ５）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（２ｋ＋１→ｍ））を供給し、その他のサンプリング期間（ｔ２、ｔ４、ｔ６）において、画像信号を供給しない。
【００３２】
＜画像信号の書き込みについて＞
上述した走査線駆動回路１１及び画像信号線駆動回路１２を有する液晶表示装置においては、サンプリング期間（ｔ１）において、１行目に配設されたｎ個の画素からｋ行目に配設されたｎ個の画素までに対する赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（１行目乃至ｋ行目の画素に対する赤（Ｒ）の画像信号の入力）と、（ｋ＋１）行目に配設されたｎ個の画素から２ｋ行目に配設されたｎ個の画素までに対する赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（（ｋ＋１）行目乃至２ｋ行目の画素に対する赤（Ｒ）の画像信号の入力）と、（２ｋ＋１）行目に配設されたｎ個の画素からｍ行目に配設されたｎ個の画素までに対する赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（（２ｋ＋１）行目乃至ｍ行目の画素に対する赤（Ｒ）の画像信号の入力）と、を並行して行うことが可能である。同様に、サンプリング期間（ｔ３）において、１行目乃至ｋ行目の画素に対する緑（Ｇ）の画像信号の入力と、（ｋ＋１）行目乃至２ｋ行目の画素に対する緑（Ｇ）の画像信号の入力と、（２ｋ＋１）行目乃至ｍ行目の画素に対する緑（Ｇ）の画像信号の入力と、を並行して行うこと、及び、サンプリング期間（ｔ５）において、１行目乃至ｋ行目の画素に対する青（Ｂ）の画像信号の入力と、（ｋ＋１）行目乃至２ｋ行目の画素に対する青（Ｂ）の画像信号の入力と、（２ｋ＋１）行目乃至ｍ行目の画素に対する青（Ｂ）の画像信号の入力と、を並行して行うことが可能である。
【００３３】
＜撮像素子駆動回路１６の構成例＞
図５は、図１に示す液晶表示装置が有する撮像素子駆動回路１６の構成例を示す図である。図５に示す撮像素子駆動回路１６は、ｍ個の出力端子を有するシフトレジスタ１６１及びシフトレジスタ１６２と、第１及び第２の入力端子並びに出力端子を有するＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍ及びＡＮＤゲート１６４＿１乃至１６４＿ｍと、を有する。
【００３４】
なお、ＡＮＤゲート１６３＿ａ（ａは、ｍ以下の奇数）は、第１の入力端子がシフトレジスタ１６１のａ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）を供給する配線に電気的に接続され、出力端子が画素部１０においてａ行目に配設されたリセット信号線１８＿ａに電気的に接続される。また、ＡＮＤゲート１６３＿ｂ（ｂは、ｍ以下の偶数）は、第１の入力端子がシフトレジスタ１６１のｂ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）を供給する配線に電気的に接続され、出力端子が画素部１０においてｂ行目に配設されたリセット信号線１８＿ｂに電気的に接続される。また、ＡＮＤゲート１６４＿ａは、第１の入力端子がシフトレジスタ１６２のａ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）を供給する配線に電気的に接続され、出力端子が画素部１０においてａ行目に配設された読み出し信号線１９＿ａに電気的に接続される。また、ＡＮＤゲート１６４＿ｂは、第１の入力端子がシフトレジスタ１６２のｂ番目の出力端子に電気的に接続され、第２の入力端子が撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）を供給する配線に電気的に接続され、出力端子が画素部１０においてｂ行目に配設された読み出し信号線１９＿ｂに電気的に接続される。
【００３５】
シフトレジスタ１６１は、外部から入力されるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）としてハイレベルの電位を示す信号が入力されることで、１番目の出力端子乃至ｍ番目の出力端子において順次ハイレベルの電位を出力する機能を有する。なお、シフトレジスタ１６１では、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を出力する出力端子が切り替わることとする。すなわち、シフトレジスタ１６１において、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われ、当該信号がｍ個の出力端子から順次出力される。また、シフトレジスタ１６１は、外部から入力されるリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）の供給が停止されることで、当該信号のシフトを中断する機能を有する。同様に、シフトレジスタ１６２は、外部から入力される読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号が入力されることで、１番目の出力端子乃至ｍ番目の出力端子において順次ハイレベルの電位を出力する機能を有する。なお、シフトレジスタ１６２では、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎にハイレベルの電位を出力する出力端子が切り替わることとする。また、シフトレジスタ１６２は、外部から入力される読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）の供給が停止されることで、当該信号のシフトを中断する機能を有する。
【００３６】
上述した撮像素子駆動回路１６の動作例について図６、７を参照して説明する。なお、図６には、リセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、シフトレジスタ１６１が有するｍ個の出力端子から出力される信号（ＳＲ１６１ｏｕｔ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）、及びリセット信号線１８＿１乃至リセット信号線１８＿ｍの電位を示している。また、図７には、読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、シフトレジスタ１６２が有するｍ個の出力端子から出力される信号（ＳＲ１６２ｏｕｔ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）、及び読み出し信号線１９＿１乃至読み出し信号線１９＿ｍの電位を示している。
【００３７】
サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）の供給が停止される（図６参照）。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１６１において、ハイレベルの電位を示す信号のシフトが中断され、且つリセット信号線１８＿１乃至リセット信号線１８＿ｍにはロウレベルの電位が供給される。なお、サンプリング期間（ｔ１）において、シフトレジスタ１６１のｋ番目の出力端子、２ｋ番目の出力端子及びｍ番目の出力端子かからはハイレベルの電位が出力される。
【００３８】
次いで、サンプリング期間（ｔ２）の前期において、撮像素子駆動回路１６に対してリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及びリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）が供給される。そのため、シフトレジスタ１６１の１番目の出力端子を起点として、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。また、当該シフトと並行して、（ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフト、及び（２ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフトが行われる。なお、撮像素子駆動回路１６に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）の供給は、シフトレジスタ１６１のｋ番目の出力端子、及び２ｋ番目の出力端子及びｍ番目の出力端子がハイレベルの電位を出力する時点において停止する。また、撮像素子駆動回路１６に対してリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）が供給される期間と同じ期間において、撮像素子駆動回路１６に対して撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）が供給される。ここで、ＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍのそれぞれは、シフトレジスタ１６１のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ２）の前期において、１行目に配設されたリセット信号線１８＿１乃至ｋ行目に配設されたリセット信号線１８＿ｋに対して順次ハイレベルの電位が供給され、且つ（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１乃至２ｋ行目に配設されたリセット信号線１８＿２ｋに対して順次ハイレベルの電位が供給され、且つ（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１乃至ｍ行目に配設されたリセット信号線１８＿ｍに対して順次ハイレベルの電位が供給される。なお、各リセット信号線にハイレベルの電位が供給される期間は、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）がハイレベルの電位を示す期間（パルス幅）と同等である。このように、サンプリング期間（ｔ２）において、撮像素子駆動回路１６は、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎に異なる３行に配設されたリセット信号線に対してハイレベルの電位を供給することが可能である。別言すると、１行目乃至ｋ行目の画素に対するリセット信号の走査と、（ｋ＋１）行目乃至２ｋ行目の画素に対するリセット信号の走査と、（２ｋ＋１）行目乃至ｍ行目の画素に対するリセット信号の走査と、を並行して行うことが可能である。
【００３９】
次いで、サンプリング期間（ｔ２）の後期において、撮像素子駆動回路１６に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）の供給が停止された状態が維持される。そのため、シフトレジスタ１６１におけるハイレベルの電位を示す信号のシフトが中断された状態が維持され、且つリセット信号線１８＿１乃至リセット信号線１８＿ｍにはロウレベルの電位が供給された状態が維持される。
【００４０】
以降の期間においては、上述した動作と同様の動作を繰り返す事とする。すなわち、当該動作例においては、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎に特定の３行に配設されたリセット信号線に対してハイレベルの電位が供給される期間と、すべてのリセット信号線に対してロウレベルの電位が供給される期間とが繰り返されることとする。
【００４１】
また、サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）の供給が停止される（図７参照）。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１６２におけるハイレベルの電位を示す信号のシフトが中断され、且つ読み出し信号線１９＿１乃至読み出し信号線１９＿ｍにはロウレベルの電位が供給される。なお、サンプリング期間（ｔ１）において、シフトレジスタ１６２のｋ番目の出力端子、２ｋ番目の出力端子及びｍ番目の出力端子からはハイレベルの電位が出力される。
【００４２】
次いで、サンプリング期間（ｔ２）の前期において、撮像素子駆動回路１６に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）の供給が停止された状態が維持される。そのため、シフトレジスタ１６２におけるハイレベルの電位を示す信号のシフトが中断された状態が維持され、且つ読み出し信号線１９＿１乃至読み出し信号線１９＿ｍにはロウレベルの電位が供給された状態が維持される。
【００４３】
次いで、サンプリング期間（ｔ２）の後期において、撮像素子駆動回路１６に対して読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）及び読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）が供給される。そのため、シフトレジスタ１６２の１番目の出力端子を起点として、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。また、当該シフトと並行して、（ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフト、及び（２ｋ＋１）番目の出力端子を起点としたハイレベルの電位を示す信号のシフトが行われる。なお、撮像素子駆動回路１６に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）の供給は、シフトレジスタ１６２のｋ番目の出力端子、２ｋ番目の出力端子及びｍ番目の出力端子がハイレベルの電位を出力する時点において停止する。また、撮像素子駆動回路１６に対して読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）が供給される期間と同じ期間において、撮像素子駆動回路１６に対して撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）が供給される。ここで、ＡＮＤゲート１６４＿１乃至ＡＮＤゲート１６４＿ｍのそれぞれは、シフトレジスタ１６２のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）との論理積を出力する。すなわち、サンプリング期間（ｔ２）の後期において、１行目に配設された読み出し信号線１９＿１乃至ｋ行目に配設された読み出し信号線１９＿ｋに対して順次ハイレベルの電位が供給され、且つ（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１乃至２ｋ行目に配設された読み出し信号線１９＿２ｋに対して順次ハイレベルの電位が供給され、且つ（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１乃至ｍ行目に配設された読み出し信号線１９＿ｍに対して順次ハイレベルの電位が供給される。なお、各読み出し信号線にハイレベルの電位が供給される期間は、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）がハイレベルの電位を示す期間（パルス幅）と同等である。このように、サンプリング期間（ｔ２）において、撮像素子駆動回路１６は、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎に異なる３行に配設された読み出し信号線に対してハイレベルの電位を供給することが可能である。別言すると、１行目乃至ｋ行目の画素に対する読み出し信号の走査と、（ｋ＋１）行目乃至２ｋ行目の画素に対する読み出し信号の走査と、（２ｋ＋１）行目乃至ｍ行目の画素に対する読み出し信号の走査と、を並行して行うことが可能である。
【００４４】
図７に示す動作例においては、以降の期間において上述した動作と同様の動作を繰り返す事とする。すなわち、当該動作例においては、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎に特定の３行に配設された読み出し信号線に対してハイレベルの電位が供給される期間と、すべての読み出し信号線に対してロウレベルの電位が供給される期間とが繰り返されることとする。
【００４５】
＜検出回路１７の構成例＞
図８（Ａ）は、図１に示す液晶表示装置が有する検出回路１７の構成例を示す図である。図８（Ａ）に示す検出回路１７は、３ｎ個の入力端子を有する撮像信号判別回路１７０と、トランジスタ１７１＿１乃至トランジスタ１７１＿ｎと、トランジスタ１７２＿１乃至トランジスタ１７２＿ｎと、トランジスタ１７３＿１乃至トランジスタ１７３＿ｎと、を有する。なお、撮像信号判別回路１７０の３ｎ個の入力端子の各々は、撮像信号線２０１＿１乃至撮像信号線２０１＿ｎ、撮像信号線２０２＿１乃至撮像信号線２０２＿ｎ、及び撮像信号線２０３＿１乃至撮像信号線２０３＿ｎのいずれかに電気的に接続される。また、トランジスタ１７１＿ｖ（ｖは、ｎ以下の自然数）は、ゲートがプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線に電気的に接続され、ソース及びドレインの一方が固定電位（Ｃｏｎｓｔ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｖ列目に配設された撮像信号線２０１＿ｖに電気的に接続される。また、トランジスタ１７２＿ｖは、ゲートがプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線に電気的に接続され、ソース及びドレインの一方が固定電位（Ｃｏｎｓｔ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｖ列目に配設された撮像信号線２０２＿ｖに電気的に接続される。また、トランジスタ１７３＿ｖは、ゲートがプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線に電気的に接続され、ソース及びドレインの一方が固定電位（Ｃｏｎｓｔ）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｖ列目に配設された撮像信号線２０３＿ｖに電気的に接続される。
【００４６】
図８（Ｂ）は、プリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）を供給する配線の電位を示す図である。図８（Ｂ）に示すようにプリチャージ信号（Ｐｒｅ−ｃｈａｒｇｅ）は、撮像素子駆動回路１６に対するリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）の入力に先立ってハイレベルの電位となる期間を有する信号である。これにより、トランジスタ１７１＿１乃至トランジスタ１７１＿ｎ、トランジスタ１７２＿１乃至トランジスタ１７２＿ｎ、及びトランジスタ１７３＿１乃至トランジスタ１７３＿ｎがオン状態となり、撮像信号線２０１＿１乃至撮像信号線２０１＿ｎ、撮像信号線２０２＿１乃至撮像信号線２０２＿ｎ、及び撮像信号線２０３＿１乃至撮像信号線２０３＿ｎの電位を固定電位（Ｃｏｎｓｔ）とすることができる。
【００４７】
なお、撮像信号判別回路１７０は、撮像信号線２０１＿１乃至撮像信号線２０１＿ｎ、撮像信号線２０２＿１乃至撮像信号線２０２＿ｎ、及び撮像信号線２０３＿１乃至撮像信号線２０３＿ｎのそれぞれの電位を判別することが可能な回路である。具体的には、撮像信号判別回路１７０は、ＯＰアンプ及びＡ／Ｄコンバータなどを用いて構成することが可能である。
【００４８】
＜撮像素子における撮像について＞
上述した液晶表示装置の各画素に設けられた撮像素子における動作について以下に説明する。図９（Ａ）は、撮像素子の一例を示す回路図である。具体的には、図９（Ａ）に示す撮像素子は、図２（Ａ）に示した画素１５１が有する撮像素子を抜粋した回路図である。そのため、図９（Ａ）の回路図に関する説明は、前述の説明を援用することとする。なお、図９（Ａ）に示す回路図において、フォトダイオード１５１４のカソード及びトランジスタ１５１５が電気的に接続するノードをノードＡとして以下説明する。また、ここでは、トランジスタ１５１５のソース及びドレインの一方は、ハイレベルの固定電位を供給する配線に電気的に接続されることとする。
【００４９】
図９（Ｂ）は、図９（Ａ）に示す撮像素子の動作の一例を示す図である。図９（Ｂ）に示す動作例においては、まず、期間（Ｉ１）以前に、検出回路１７によって撮像信号線２０１の電位がロウレベルの電位となるように制御される。次いで、期間（Ｉ１）において、リセット信号線１８にハイレベルの電位が供給され、ノードＡの電位がハイレベルの電位に上昇する。次いで、期間（Ｉ２）において、リセット信号線１８の電位がロウレベルに下降する。これにより、フォトダイオード１５１４には逆バイアスが印加される。この時、フォトダイオード１５１４では、照射される光の照度に応じて光電流が生じるため、ノードＡの電位は、フォトダイオード１５１４に照射される光の照度に応じて下降する。次いで、期間（Ｉ３）において、読み出し信号線１９にハイレベルの電位が供給される。これにより、トランジスタ１５１６がオン状態となる。そのため、撮像信号線２０１の電位は、トランジスタ１５１５の状態によって変化する。具体的には、期間（Ｉ３）におけるトランジスタ１５１５の電流駆動能力が高い状態であれば撮像信号線２０１の電位は大きく上昇し、低い状態であれば撮像信号線２０１の電位はそれほど上昇しない。ここで、当該電流駆動能力は、ノードＡの電位に依存する。すなわち、当該電流駆動能力は、フォトダイオード１５１４に照射される光の照度に依存する。これにより、期間（Ｉ３）以降に検出回路１７において撮像信号線２０１の電位を判別することによって、期間（Ｉ２）においてフォトダイオード１５１４に照射された光の照度を検出することが可能である。すなわち、当該撮像素子における撮像を行うこと可能である。
【００５０】
＜バックライトの構成例＞
図１０（Ａ）は、図１に示す液晶表示装置の画素部１０の後方に設けられるバックライト２１の構成例を示す図である。図１０（Ａ）に示すバックライトは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を備えたバックライトユニット２１０がマトリクス状に配設されている。なお、当該光源としては、発光ダイオード（ＬＥＤ）などを適用することが可能である。図１０（Ｂ）は、バックライト２１において点灯される光のタイミングの一例を示す図である。図１０（Ｂ）に示す動作においては、バックライト２１では、サンプリング期間（ｔ２）において赤（Ｒ）色を呈する光の点灯が行われ、サンプリング期間（ｔ４）において緑（Ｇ）色を呈する光の点灯が行われ、サンプリング期間（ｔ６）において青（Ｂ）色を呈する光の点灯が行われ、それ以外のサンプリング期間（ｔ１、ｔ３、ｔ５）においては点灯自体が行われない（バックライト２１が消灯される）。
【００５１】
＜液晶表示装置の動作例＞
図１１は、上述した液晶表示装置の動作例を示す図である。なお、図１１には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ６）において、バックライト２１（ＢＬ２１）が点灯する光、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図１１において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図１１において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【００５２】
図１１に示すように、上述した液晶表示装置においては、サンプリング期間（ｔ１）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し、且つ（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し、且つ（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択することで、各画素に赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することが可能である。同様に、当該液晶表示装置は、サンプリング期間（ｔ３）において、各画素に緑（Ｇ）を呈する光の透過を制御するための画像信号を入力し、サンプリング期間（ｔ５）において、各画素に青（Ｂ）を呈する光の透過を制御するための画像信号を入力することが可能である。
【００５３】
さらに、当該液晶表示装置においては、サンプリング期間（ｔ２）において、バックライト２１から赤（Ｒ）を呈する光が画素部１０に対して照射され、サンプリング期間（ｔ４）において、バックライト２１から緑（Ｇ）を呈する光が画素部１０に対して照射され、サンプリング期間（ｔ６）において、バックライト２１から青（Ｂ）を呈する光が画素部１０に対して照射される。
【００５４】
さらに、当該液晶表示装置においては、サンプリング期間（ｔ２、ｔ４、ｔ６）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１における撮像を順次行い、且つ（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２における撮像を順次行い、且つ（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３における撮像を順次行うことが可能である。
【００５５】
＜本実施の形態で開示される液晶表示装置について＞
本実施の形態で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。加えて、マトリクス状に配設された画素のうち、複数行に配設された画素において同時に撮像を行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【００５６】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【００５７】
例えば、上述した液晶表示装置においては、画素部を３つの領域に分割する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部を３以外の複数の領域に分割する構成とすることが可能である。なお、自明ではあるが、当該領域数を変化させる場合、当該領域数と同数の画像信号線及び撮像信号線を設ける必要などがあることを付記する。
【００５８】
また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図２（Ａ）〜（Ｃ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。この場合、画素の開口率を向上させることが可能である。また、画素部に延在する容量配線を削除することができるため、画素部に延在する各種配線の高速駆動が可能となる。
【００５９】
また、上述した液晶表示装置においては、各画素に表示素子及び撮像素子が設けられる構成（図２（Ａ）〜（Ｃ）参照）について示したが、表示素子を有する表示画素と、撮像素子を有する撮像画素とが独立して設けられる構成とすることも可能である。具体的には、画素部に、ｍ行ｎ列に配設された表示画素と、ｘ行ｙ列（ｘは、ｍ以外の自然数、ｙは、ｎ以外の自然数）に配設された撮像画素とを設ける構成とすることも可能である。
【００６０】
また、上述した液晶表示装置においては、サンプリング期間（ｔ２、ｔ４、ｔ６）において画素部に対して特定の色を呈する光を供給する構成（図１０（Ｂ）、１１参照）について示したが、本発明の液晶表示装置の動作は、当該構成に限定されない。例えば、サンプリング期間（ｔ２、ｔ４、ｔ６）の初期において、バックライトの点灯を行わない期間（消灯期間）を設ける構成（図１２（Ａ）参照）とすることが可能である。これにより、サンプリング期間（ｔ１、ｔ３、ｔ５）の末期において画像信号が入力される画素（例えば、画素部においてｋ行目、２ｋ行目及びｍ行目に配設された画素）が有する液晶素子の応答時間を確保することができる。すなわち、当該画素における光漏れを抑制することが可能である。なお、当該消灯期間を設ける場合、正確な撮像を行うため当該消灯期間後にリセット信号の走査を開始することが好ましい。
【００６１】
また、サンプリング期間（ｔ２、ｔ４、ｔ６）の末期において、バックライトの点灯を行わない期間（消灯期間）を設ける構成（図１２（Ｂ）参照）とすることが可能である。これにより、当該液晶表示装置が有する液晶素子の他方の電極（対向電極）に与えられる対向電位の極性を反転する（コモン反転）期間を確保することができる。なお、一般の液晶表示装置においては、液晶素子の劣化を抑制するため該液晶素子に印加される電圧を特定の期間毎に反転すること（画素に入力される画像信号が特定の期間毎に、対向電位よりも高い電位及び対向電位よりも低い電位となるように切り替えること）が多い。ここで、コモン反転駆動を行うことにより画像信号の電圧振幅を低減することが可能である。なお、図１２（Ｂ）では、サンプリング期間（ｔ２、ｔ４、ｔ６）のすべてにおいて、当該消灯期間を設ける構成について示したが、特定のサンプリング期間においてのみ当該消灯期間を設ける構成とすることも可能である。例えば、画素部において１枚の画像が形成される期間毎に当該消灯期間を設ける構成とすることも可能である。なお、当該消灯期間を設ける場合、正確な撮像を行うため当該消灯期間前に読み出し信号の走査を終了することが好ましい。
【００６２】
また、上述した液晶表示装置においては、バックライトが画素部に対して赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のそれぞれの色を呈する光を順次照射する構成（図１０（Ｂ）、１１、１２（Ａ）、（Ｂ）参照）について示したが、本発明の液晶表示装置において、バックライトの点灯順は限定されない（赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を任意の順番で点灯させることが可能である）。また、バックライトにおいて赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を呈する光の発光が可能な光源を同時に点灯させることで、白（Ｗ）を呈する光を生成し、該白（Ｗ）を呈する光を画素部に対して照射する構成（図１３参照）とすることが可能である。また、画素部において画像を形成した後に黒を挿入する期間（黒挿入期間）を設ける構成（図１４参照）とすることも可能である。黒挿入期間を設けることにより、カラーブレイクを抑制することが可能である。また、特定色を呈する光を他の色を呈する光よりも多く画素部に対して照射する構成とすることが可能である。具体的には、視感度の低い青（Ｂ）を呈する光を、視感度の高い緑（Ｇ）よりも多く画素部に対して照射する構成とすることなどが可能である。
【００６３】
また、上述した液晶表示装置においては、バックライトユニットが赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を呈する光の発光が可能な３種の光源を備える構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、特定の色を呈する光の光源の複数種を任意に組み合わせてバックライトユニットを構成することが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）、若しくは赤（Ｒ）、緑（Ｇ）、青（Ｂ）、黄（Ｙ）の４種の光源を組み合わせて用いること、又は補色の関係にある複数の色を組み合わせて用いることなどが可能である。なお、バックライトユニットが白（Ｗ）を呈する光を発光する光源を有する場合は、白（Ｗ）を呈する光を混色によって形成するのではなく、当該光源を用いて白（Ｗ）を呈する光を形成することができる。当該光源は、発光効率が高いため、当該光源を用いてバックライトユニットを構成することで、消費電力を低減することが可能である。また、バックライトユニットが補色の関係にある光の２種の光源を有する場合（例えば、青（Ｂ）と黄（Ｙ）を呈する光の２種の光源を有する場合）当該２色を呈する光を混色することで白（Ｗ）を呈する光を形成することも可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６種の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）の６種の光源を組み合わせて用いることなども可能である。このように、より多種の光源を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【００６４】
なお、上述した変形例において述べた構成の複数を、図１〜図１１を参照して説明した液晶表示装置に対して適用することも可能である。
【００６５】
（実施の形態２）
本実施の形態では、実施の形態１に示した液晶表示装置とは異なる本発明の一態様の液晶表示装置の動作について図２２〜図２８を参照して説明する。
【００６６】
＜液晶表示装置の構成例＞
本実施の形態の液晶表示装置として、実施の形態１に示した液晶表示装置（図１、図２参照）を適用することができる。よって、ここでは、実施の形態１の説明を援用することとする。
【００６７】
＜走査線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する走査線駆動回路として、実施の形態１に示した液晶表示装置が有する走査線駆動回路１１（図３（Ａ）参照）を適用することができる。よって、走査線駆動回路の構成に関しては実施の形態１の説明を援用することとする。
【００６８】
本実施の形態における走査線駆動回路１１の動作例について図２２（Ａ）を参照して説明する。なお、図２２（Ａ）には、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１０が有するｍ個の出力端子から出力される信号（ＳＲ１１０ｏｕｔ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）、及び走査線１３＿１乃至走査線１３＿ｍの電位を示している。
【００６９】
図２２（Ａ）に示す動作例においては、サンプリング期間（ｔ１）直前に、シフトレジスタ１１０にハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。これにより、サンプリング期間（ｔ１）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｋのそれぞれは、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位を供給する。なお、各走査線にハイレベルの電位が供給される期間（水平走査期間）は、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）がハイレベルの電位を示す期間（パルス幅）と同等である。
【００７０】
次いで、サンプリング期間（ｔ２）直前（サンプリング期間（ｔ１）の最後）に、シフトレジスタ１１０にハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。これにより、サンプリング期間（ｔ２）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子、及び（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｋのそれぞれは、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿ｋ＋１乃至ＡＮＤゲート１１１＿２ｋのそれぞれは、（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位を供給する。
【００７１】
次いで、サンプリング期間（ｔ３）直前（サンプリング期間（ｔ２）の最後）に、シフトレジスタ１１０にハイレベルの電位を示す走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。これにより、サンプリング期間（ｔ３）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子、（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子、及び（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｋのそれぞれは、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿ｋ＋１乃至ＡＮＤゲート１１１＿２ｋのそれぞれは、（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿２ｋ＋１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位を供給する。
【００７２】
次いで、サンプリング期間（ｔ４）において、シフトレジスタ１１０の（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子、及び（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿ｋ＋１乃至ＡＮＤゲート１１１＿２ｋのそれぞれは、（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位を供給し、ＡＮＤゲート１１１＿２ｋ＋１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位を供給する。
【００７３】
次いで、サンプリング期間（ｔ５）において、シフトレジスタ１１０の（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子から順次ハイレベルの電位が出力される。また、ＡＮＤゲート１１１＿２ｋ＋１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位を供給する。
【００７４】
＜画像信号線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する画像信号線駆動回路として、実施の形態１に示した液晶表示装置が有する画像信号線駆動回路１２（図４（Ａ）参照）を適用することができる。よって、画像信号線駆動回路の構成に関しては実施の形態１の説明を援用することとする。
【００７５】
本実施の形態における画像信号線駆動回路１２の動作例について図２２（Ｂ）を参照して説明する。なお、図２２（Ｂ）は、第１の画像信号（ＤＡＴＡ１）乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。
【００７６】
図２２（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素乃至ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（１→ｋ））を供給する。また、サンプリング期間（ｔ２）において、１行目に配設された画素乃至ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（１→ｋ））を供給する。また、サンプリング期間（ｔ３）において、１行目に配設された画素乃至ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（１→ｋ））を供給する。第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ３）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ４）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（ｋ＋１→２ｋ））を供給する。第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ４）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ５）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（２ｋ＋１→ｍ））を供給する。
【００７７】
＜画像信号の書き込みについて＞
本実施の形態の液晶表示装置においては、赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（画素部に対する赤（Ｒ）の画像信号の入力）と、緑（Ｇ）を呈する光の透過を制御するための画像信号の供給（画素部に対する緑（Ｇ）の画像信号の入力）と、青（Ｂ）を呈する光の透過を制御するための画像信号の供給（画素部に対する青（Ｂ）の画像信号の入力）と、が重畳する期間（サンプリング期間（ｔ３））を設けることが可能である。
【００７８】
＜撮像素子駆動回路の構成例＞
本実施の形態の液晶表示装置が有する撮像素子駆動回路として、実施の形態１に示した液晶表示装置が有する撮像素子駆動回路１６（図５参照）を適用することができる。よって、撮像素子駆動回路の構成に関しては実施の形態１の説明を援用することとする。
【００７９】
本実施の形態における撮像素子信号線駆動回路１６の動作例について図２３、２４を参照して説明する。なお、図２３には、リセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、シフトレジスタ１６１が有するｍ個の出力端子から出力される信号（ＳＲ１６１ｏｕｔ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）、及びリセット信号線１８＿１乃至リセット信号線１８＿ｍの電位を示している。また、図２４には、読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、シフトレジスタ１６２が有するｍ個の出力端子から出力される信号（ＳＲ１６２ｏｕｔ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）、及び読み出し信号線１９＿１乃至読み出し信号線１９＿ｍの電位を示している。
【００８０】
始めに、図２３を参照して撮像素子駆動回路１６によるリセット信号線１８＿１〜１８＿ｍの駆動の一例について述べる。
【００８１】
まず、サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する１行目乃至ｔ行目用バックライトユニット（ここでは、ｔは、ｋ／４とする）が点灯する期間（点灯期間）内において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６１の１番目の出力端子を起点として、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。ここで、ＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍのそれぞれは、シフトレジスタ１６１のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設されたリセット信号線１８＿１を起点としたハイレベルの電位を示す信号のシフトが行われる。
【００８２】
次いで、サンプリング期間（ｔ２）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ１）において開始されたハイレベルの電位を示す信号のシフトがシフトレジスタ１６１のｋ番目の出力端子まで達した段階で、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６１の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設されたリセット信号線１８＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００８３】
次いで、サンプリング期間（ｔ３）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ２）において開始されたハイレベルの電位を示す信号のシフトがシフトレジスタ１６１のｋ番目の出力端子まで達した段階で、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６１の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設されたリセット信号線１８＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００８４】
次いで、サンプリング期間（ｔ４）において、サンプリング期間（ｔ１）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設されたリセット信号線１８＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す３つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す２つの信号のシフトがシフトレジスタ１６１内において並行して行われる。
【００８５】
次いで、サンプリング期間（ｔ５）において、サンプリング期間（ｔ２）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設されたリセット信号線１８＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す２つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す１つの信号のシフトがシフトレジスタ１６１内において行われる。
【００８６】
続いて、図２４を参照して撮像素子駆動回路１６による読み出し信号線１９＿１〜１９＿ｍの駆動の一例について述べる。
【００８７】
まず、サンプリング期間（ｔ１）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する１行目乃至ｔ行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ１）におけるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が供給された後において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６２の１番目の出力端子を起点として、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）１／２周期毎にハイレベルの電位を示す信号のシフトが行われる。ここで、ＡＮＤゲート１６４＿１乃至ＡＮＤゲート１６４＿ｍのそれぞれは、シフトレジスタ１６２のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された読み出し信号線１９＿１を起点としたハイレベルの電位を示す信号のシフトが行われる。
【００８８】
次いで、サンプリング期間（ｔ２）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ２）におけるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が供給された後において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６２の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設された読み出し信号線１９＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００８９】
次いで、サンプリング期間（ｔ３）において、撮像素子駆動回路１６に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として供給される。なお、当該信号は、後述するバックライトが有する（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットが点灯する期間（点灯期間）内であり、且つサンプリング期間（ｔ３）におけるリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が供給された後において、撮像素子駆動回路１６に供給されることとする。これにより、シフトレジスタ１６２の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、１番目の出力端子を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。すなわち、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１以降におけるハイレベルの電位を示す信号のシフトと、１行目に配設された読み出し信号線１９＿１を起点としたハイレベルの電位を示す信号のシフトとが並行して行われる。
【００９０】
次いで、サンプリング期間（ｔ４）において、サンプリング期間（ｔ１）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設された読み出し信号線１９＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す３つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す２つの信号のシフトがシフトレジスタ１６２内において並行して行われる。
【００９１】
次いで、サンプリング期間（ｔ５）において、サンプリング期間（ｔ２）において開始されたハイレベルの電位を示す信号のシフトが完了する（ｍ行目に配設された読み出し信号線１９＿ｍにハイレベルの電位が供給される）までの期間においては、ハイレベルの電位を示す２つの信号のシフトが並行して行われる。そして、当該期間以降においては、ハイレベルの電位を示す１つの信号のシフトがシフトレジスタ１６２内において行われる。
【００９２】
＜検出回路の構成例＞
本実施の形態の液晶表示装置が有する検出回路として、実施の形態１に示した液晶表示装置が有する検出回路１７（図８（Ａ）参照）を適用することができる。よって、検出回路の構成に関しては実施の形態１の説明を援用することとする。
【００９３】
＜バックライトの構成例＞
本実施の形態の液晶表示装置が有するバックライトとして、実施の形態１に示した液晶表示装置が有するバックライト２１（図１０（Ａ）参照）を適用することができる。よって、バックライトの構成に関しては実施の形態１の説明を援用することとする。
【００９４】
＜液晶表示装置の動作例＞
図２５は、上述した液晶表示装置の動作例を示す図である。なお、図２５には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ５）において、バックライト２１が有する１行目乃至ｔ行目用バックライトユニット〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニットにおいて点灯される光のタイミング、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図２５において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図２５において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【００９５】
図２５に示すように、上述した液晶表示装置においては、複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し青（Ｂ）を呈する光の透過を制御するための画像信号を入力すること、（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し緑（Ｇ）を呈する光の透過を制御するための画像信号を入力すること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択することで赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することを並行して行うことが可能である。加えて、サンプリング期間（ｔ３）内において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１に対する青（Ｂ）を呈する光の透過を制御するための画像信号が入力された後に、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光を点灯させること、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２に対する緑（Ｇ）を呈する光の透過を制御するための画像信号が入力された後に、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光を点灯させること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３に対する赤（Ｒ）を呈する光の透過を制御するための画像信号が入力された後に、（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光を点灯させることが可能である。
【００９６】
さらに、上述した液晶表示装置においては、複数の行に配設された画素における撮像を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）内であって、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光が点灯される期間において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１における青（Ｂ）を呈する光に関する撮像、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光が点灯される期間において、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２における緑（Ｇ）を呈する光に関する撮像、及び（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光が点灯される期間において、（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３における赤（Ｒ）を呈する光に関する撮像を並行して行うことが可能である。
【００９７】
＜本実施の形態で開示される液晶表示装置について＞
本実施の形態で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。加えて、本実施の形態で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数の行に配設された画素における撮像を並行して行うことが可能である。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させること及び十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させること及び撮像の検出精度を向上させることが可能である。
【００９８】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、実施の形態１において変形例として述べた内容を本実施の形態の液晶表示装置に適用することが可能である。
【００９９】
また、上述した液晶表示装置においては、画素部の特定領域に配設された画素に対する画像信号の書き込み後に、当該特定領域に対して光を照射する構成（図２５参照）について示したが、本発明の液晶表示装置の動作は、当該構成に限定されない。例えば、当該特定領域に対する画像信号の書き込み後に、当該特定領域用のバックライトユニットの点灯を行わない期間（消灯期間）を設ける構成（図２６参照）とすることも可能である。これにより、当該特定領域に画像信号が供給される期間の末期において画像信号が入力される画素（例えば、画素部においてｔ行目、２ｔ行目、３ｔ行目、及びｋ行目などに配設された画素）が有する液晶素子の応答時間を確保することができる。すなわち、当該画素における光漏れを抑制することが可能である。なお、当該消灯期間を設ける場合、外光の影響を低減するため当該消灯期間後にリセット信号の走査を開始することが好ましい。
【０１００】
また、上述した液晶表示装置においては、バックライトが画素部に対して赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の３色を呈する光を順次照射する構成（図２５、２６参照）について示したが、本発明の液晶表示装置において、バックライトの点灯順は限定されない（赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を任意の順番で点灯させることが可能である）。また、バックライトにおいて赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）を呈する光の発光が可能な光源を同時に点灯させることで、白（Ｗ）を呈する光を生成し、該白（Ｗ）を呈する光を画素部に対して照射する構成（図２７参照）とすることが可能である。また、画素部において画像を形成した後に黒を挿入する期間（黒挿入期間）を設ける構成（図２８参照）とすることも可能である。黒挿入期間を設けることにより、カラーブレイクを抑制することが可能である。また、当該黒挿入期間において、液晶表示装置が有する液晶素子の他方の電極（対向電極）に与えられる対向電位の極性を反転（コモン反転駆動）することも可能である。なお、一般の液晶表示装置においては、液晶素子の劣化を抑制するため該液晶素子に印加される電圧を特定の期間毎に反転すること（画素に入力される画像信号が特定の期間毎に、対向電位よりも高い電位及び対向電位よりも低い電位となるように切り替えること）が多い。ここで、コモン反転駆動を行うことにより画像信号の電圧振幅を低減することができる。また、特定色を呈する光を他の色を呈する光よりも多く画素部に対して照射する構成とすることが可能である。具体的には、視感度の低い青（Ｂ）を呈する光を、視感度の高い緑（Ｇ）よりも多く画素部に対して照射する構成とすることなどが可能である。
【０１０１】
なお、実施の形態１において変形例として述べた構成と、本実施の形態において変形例として述べた構成とを、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１０２】
（実施の形態３）
本実施の形態では、実施の形態１又は２に示した液晶表示装置とは異なる本発明の一態様の液晶表示装置の動作について図２９〜図３３を参照して説明する。
【０１０３】
＜液晶表示装置の構成例＞
本実施の形態の液晶表示装置として、実施の形態１に示した液晶表示装置（図１、図２参照）を適用することができる。よって、ここでは、実施の形態１の説明を援用することとする。
【０１０４】
＜走査線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する走査線駆動回路として、実施の形態１に示した液晶表示装置が有する走査線駆動回路１１（図３（Ａ）参照）を適用することができる。よって、走査線駆動回路の構成に関しては実施の形態１の説明を援用することとする。また、走査線駆動回路の動作として、実施の形態２に示した走査線駆動回路の動作（図２２（Ａ）参照）を適用することができる。よって、走査線駆動回路の動作に関しては実施の形態２の説明を援用することとする。
【０１０５】
＜画像信号線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する画像信号線駆動回路として、実施の形態１に示した液晶表示装置が有する画像信号線駆動回路１２（図４（Ａ）参照）を適用することができる。よって、画像信号線駆動回路の構成に関しては実施の形態１の説明を援用することとする。また、画像信号線駆動回路の動作として、実施の形態２に示した動作（図２２（Ｂ）参照）を適用することができる。よって、画像信号線駆動回路の動作に関しては実施の形態２の説明を援用することとする。
【０１０６】
＜撮像素子駆動回路の構成例＞
本実施の形態の液晶表示装置が有する撮像素子駆動回路として、実施の形態１に示した液晶表示装置が有する撮像素子駆動回路１６（図５参照）を適用することができる。よって、撮像素子駆動回路の構成に関しては実施の形態１の説明を援用することとする。また、撮像素子駆動回路の動作として、実施の形態２に示した動作（図２３、２４参照）を適用することができる。よって、撮像素子駆動回路の動作に関しては実施の形態２の説明を援用することとする。
【０１０７】
＜検出回路の構成例＞
本実施の形態の液晶表示装置が有する検出回路として、実施の形態１に示した液晶表示装置が有する検出回路１７（図８（Ａ）参照）を適用することができる。よって、検出回路の構成に関しては実施の形態１の説明を援用することとする。
【０１０８】
＜バックライトの構成例＞
図２９は、図１に示す液晶表示装置の画素部１０の背後に設けられるバックライトの構成例を示す図である。図２９に示すバックライトは、マトリクス状に配設された複数のバックライトユニット４０を有する。なお、バックライトユニット４０は、赤（Ｒ）を呈する光の光源、緑（Ｇ）を呈する光の光源、及び青（Ｂ）を呈する光の光源、並びに赤外線（ＩＲ）領域の波長を含む光の光源を有する。なお、当該赤外光線（ＩＲ）領域の波長を含む光は、画素が有する液晶素子の配向状態に依存することなく当該画素を透過する光である。換言すると、当該液晶表示装置は、画素において黒表示を行っている状態においても赤外線が当該画素を透過するように偏光板などの選択がなされた液晶表示装置である。
【０１０９】
また、複数のバックライトユニット４０における光源の点滅は、バックライト制御回路４１によって制御される。なお、ここでは、バックライト制御回路４１は、ｍ行ｎ列に配設された複数の画素のうちｔ行ｎ列（ここでは、ｔは、ｋ／４とする）に配設された画素に対して光を照射するためのバックライトユニット群４２毎に、光源の点滅を制御できる。すなわち、当該バックライト制御回路４１は、１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光を独立に制御できる。さらに、バックライト制御回路４１は、バックライトユニット群４２に含まれるバックライトユニット４０が有する４種の光源のそれぞれの点灯を独立に制御することが可能である。また、当該光源としては、ＬＥＤ（Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などを適用することが可能である。
【０１１０】
＜液晶表示装置の駆動方法の例＞
次いで、本実施の形態の液晶表示装置の駆動方法の例について図３０〜図３３を参照して説明する。具体的には、上述した構成を有する液晶表示装置において表示及び撮像の少なくとも一方を行う際の動作について説明する。
【０１１１】
＜動作例１＞
図３０は、フィールドシーケンシャル方式による表示と、可視光及び赤外線を用いた撮像とを並行して行う際の動作例を示す図である。なお、図３０には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ５）において、バックライトが有する１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光のタイミング、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図３０において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図３０において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【０１１２】
図３０に示すように、上述した液晶表示装置においては、複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し、青（Ｂ）を呈する光の透過を制御するための画像信号を入力すること、（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し、緑（Ｇ）を呈する光の透過を制御するための画像信号を入力すること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択し、赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することを並行して行うことが可能である。
【０１１３】
加えて、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて、特定領域に対する特定色を呈する光の透過を制御するための画像信号の入力が完了した後に当該特定領域用バックライトユニット群において当該特定色を呈する光の光源を点灯させることが可能である。例えば、サンプリング期間（ｔ３）内において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１に対する青（Ｂ）を呈する光の透過を制御するための画像信号が入力された後に、１行目乃至ｔ行目用バックライトユニット群において青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２に対する緑（Ｇ）を呈する光の透過を制御するための画像信号が入力された後に、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３に対する赤（Ｒ）を呈する光の透過を制御するための画像信号が入力された後に、（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニット群において赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させることが可能である。
【０１１４】
さらに、上述した液晶表示装置においては、複数の行に配設された画素における撮像を並行して行うことが可能である。具体的には、サンプリング期間（ｔ３）内であって、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１における青（Ｂ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２における緑（Ｇ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、及び（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３における赤（Ｒ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像を並行して行うことが可能である。
【０１１５】
なお、図３０においては、赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源が、可視光源と同期して点灯される構成について示したが、それらの点灯は同期しなくてもよい。例えば、図３１に示すように、可視光源が点灯しない期間においても赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源を点灯させる構成とすることも可能である。
【０１１６】
図３０又は図３１に示す動作例では、マトリクス状に配設された画素のうち、複数の行に配設された画素に対する画像信号の供給を並行して行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることが可能となる。その結果、当該液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【０１１７】
また、図３０又は図３１に示す動作例では、マトリクス状に配設された撮像画素のうち、複数行に配設された撮像画素における撮像を並行して行う。これにより、十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置における検出精度を向上させることが可能である。
【０１１８】
また、図３０又は図３１に示す動作例では、赤（Ｒ）を呈する光の反射光の撮像、緑（Ｇ）を呈する光の反射光の撮像、及び青（Ｂ）を呈する反射光の撮像を行う。これにより、カラー画像の撮像が可能になる。
【０１１９】
また、図３０又は図３１に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１２０】
＜動作例２＞
本実施の形態の液晶表示装置の動作例として、実施の形態２において図２５を参照して説明した動作例を適用することが可能である。なお、図２５に示す動作例は、図３０に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図３０に示す動作例と同じであると表現することができる。
【０１２１】
なお、図２５においては可視光を用いた撮像を行う構成について示したが、当該撮像を行わない構成とすることも可能である。すなわち、上述した撮像機能付き液晶表示装置を表示に特化した装置として利用することも可能である。例えば、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）〜サンプリング期間（ｔ３）においてリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及び読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号を入力しなければ、当該撮像機能付き液晶表示装置を表示に特化した装置として利用することができる。
【０１２２】
＜動作例３＞
図３２は、赤外線（ＩＲ）領域の波長を含む光を用いた撮像のみを行う際の動作例を示す図である。例えば、走査線駆動回路１１に対してサンプリング期間（ｔ１）〜サンプリング期間（ｔ３）において、走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位を示す信号を入力せず、且つ、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）内のみにおいてリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及び読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号を入力し、サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においてはそれらが入力されないように制御すれば図３２に示す動作を行うことが可能である。
【０１２３】
図３２に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１２４】
＜動作例４＞
図３３は、バックライトにおいていずれの光源も点灯させない状態において撮像のみを行う際の動作例を示す図である。なお、図３３に示す動作例は、図３２に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図３２に示す動作例と同じである。
【０１２５】
図３３に示す動作例で取得される撮像データは、外光のみに依存するデータとなる。
【０１２６】
＜本実施の形態の液晶表示装置の駆動方法＞
本実施の形態の液晶表示装置では、上述した動作例１乃至動作例４の動作及び動作例２において撮像を行わない動作（単に液晶表示装置として機能させる動作）を適宜組み合わせて動作させることが可能である。例えば、当該液晶表示装置が、動作例２において撮像を行わない動作を繰り返し行い、撮像が必要となった時だけ動作例１、動作例２、又は動作例３の動作を行うように動作させることが可能である。
【０１２７】
また、本実施の形態の液晶表示装置では、動作例１、動作例２、又は動作例３において取得された撮像データと、動作例４において取得された撮像データとの差分データを生成することが可能である。ここで、当該液晶表示装置が有する撮像素子において取得される前者のデータは、バックライトが有する少なくとも一つの光源が発光する光が被読み取り物によって反射され当該撮像素子に入射する光のみならず当該撮像素子に入射する外光に依存するデータとなり、後者のデータは、当該撮像素子に入射する外光のみに依存するデータとなる。そのため、両者の差分データを生成することで、外光の影響が低減された撮像データを取得することが可能となる。これにより、当該液晶表示装置における撮像の検出精度を向上させることが可能である。例えば、当該液晶表示装置がタッチパネルとして利用される場合におけるタッチ入力の検出精度を向上させることが可能である。
【０１２８】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、実施の形態１又は２において変形例として述べた内容を本実施の形態の液晶表示装置に適用することが可能である。
【０１２９】
また、上述した液晶表示装置においては、各画素に撮像素子が一つ設けられる構成（図２（Ａ）〜（Ｃ）参照）について示したが、各画素に撮像素子を複数設ける構成とする事も可能である。例えば、各画素に可視光用の撮像素子と、赤外線用の撮像素子とを設ける構成とすることも可能である。この場合、可視光の撮像データと、赤外線の撮像データとが別途取得でき、それぞれの撮像データを正確に取得することが可能となる。
【０１３０】
また、上述した液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、又は青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を横に直線的に並べる構成（図２９参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該４種の光源を四角配置しても良いし、当該４種の光源を縦に直線的に並べてもよいし、それぞれを別途設けてもよい。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図２９参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。また、上述した液晶表示装置においては、可視光源を直下型方式で配置し、且つ赤外線光源をエッジライト方式で配置すること、又は可視光源をエッジライト方式で配置し、且つ赤外線光源を直下型方式で配置することも可能である。
【０１３１】
なお、上述した変形例において述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１３２】
本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。
【０１３３】
（実施の形態４）
本実施の形態では、実施の形態１乃至３とは異なる液晶表示装置の動作について図３４〜図４３を参照して説明する。
【０１３４】
＜液晶表示装置の構成例＞
本実施の形態の液晶表示装置として、実施の形態１に示した液晶表示装置（図１、図２参照）を適用することができる。よって、ここでは、実施の形態１の説明を援用することとする。
【０１３５】
＜走査線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する走査線駆動回路として、実施の形態１に示した液晶表示装置が有する走査線駆動回路１１（図３（Ａ）参照）を適用することができる。よって、走査線駆動回路の構成に関しては実施の形態１の説明を援用することとする。ただし、本実施の形態の液晶表示装置においては、走査線駆動回路１１の動作が実施の形態１に示した走査線駆動回路１１の動作とは異なる。
【０１３６】
本実施の形態の走査線駆動回路１１の動作例について図３４（Ａ）を参照して説明する。なお、図３４（Ａ）には、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１０が有するｍ個の出力端子から出力される信号（ＳＲ１１０ｏｕｔ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）、及び走査線１３＿１乃至走査線１３＿ｍの電位を示している。
【０１３７】
図３４（Ａ）に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１１０には少なくとも３回ハイレベルの電位を示す信号が走査線駆動回路用スタートパルス（ＧＳＰ）として入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１１０の１番目の出力端子乃至ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（ｋ＋１）番目の出力端子乃至２ｋ番目の出力端子が順次ハイレベルの電位を出力し、且つ（２ｋ＋１）番目の出力端子乃至ｍ番目の出力端子が順次ハイレベルの電位を出力するように走査線駆動回路用スタートパルス（ＧＳＰ）が入力される。
【０１３８】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１１１＿１乃至ＡＮＤゲート１１１＿ｍのそれぞれは、シフトレジスタ１１０のｍ個の出力端子から出力される信号のいずれかと、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された走査線１３＿１乃至ｋ行目に配設された走査線１３＿ｋに対して順次ハイレベルの電位（選択信号）が供給され、且つ（ｋ＋１）行目に配設された走査線１３＿ｋ＋１乃至２ｋ行目に配設された走査線１３＿２ｋに対して順次ハイレベルの電位（選択信号）が供給され、且つ（２ｋ＋１）行目に配設された走査線１３＿２ｋ＋１乃至ｍ行目に配設された走査線１３＿ｍに対して順次ハイレベルの電位（選択信号）が供給される。なお、各走査線にハイレベルの電位が供給される期間（水平走査期間）は、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）又は走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）がハイレベルの電位を示す期間と同等である。このように、サンプリング期間（ｔ１）において、走査線駆動回路１１は、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に異なる３行に配設された３ｎ個の画素に対して同時に選択信号を供給することが可能である。
【０１３９】
サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、走査線駆動回路１１は、サンプリング期間（ｔ１）と同じ動作を行う。すなわち、走査線駆動回路１１は、サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に異なる３行に配設された３ｎ個の画素に対して選択信号を供給することが可能である。なお、サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）の直前には、再度ハイレベルの電位を示す信号が走査線駆動回路用スタートパルス（ＧＳＰ）として入力されている。
【０１４０】
次いで、サンプリング期間（ｔ４）及びサンプリング期間（ｔ５）において、走査線駆動回路１１に対する走査線駆動回路用クロック信号（ＧＣＫ）、走査線駆動回路用第１のパルス幅制御信号（ＧＰＷＣ１）、及び走査線駆動回路用第２のパルス幅制御信号（ＧＰＷＣ２）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。これにより、シフトレジスタ１１０におけるハイレベルの電位を示す信号のシフトが中断され、且つ走査線１３＿１乃至走査線１３＿ｍにはロウレベルの電位（非選択信号）が供給される。
【０１４１】
＜画像信号線駆動回路の構成例＞
本実施の形態の液晶表示装置が有する画像信号線駆動回路として、実施の形態１に示した液晶表示装置が有する画像信号線駆動回路１２（図４（Ａ）参照）を適用することができる。よって、画像信号線駆動回路の構成に関しては実施の形態１の説明を援用することとする。ただし、本実施の形態の液晶表示装置においては、画像信号線駆動回路１２に入力される第１の画像信号（ＤＡＴＡ１）を供給する配線乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングが実施の形態１に示した液晶表示装置とは異なる。
【０１４２】
図３４（Ｂ）は、第１の画像信号（ＤＡＴＡ１）を供給する配線乃至第３の画像信号（ＤＡＴＡ３）を供給する配線が供給する画像信号のタイミングの一例を示す図である。図３４（Ｂ）に示すように、第１の画像信号（ＤＡＴＡ１）を供給する配線は、サンプリング期間（ｔ１）において、１行目に配設された画素乃至ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（１→ｋ））を供給する。また、サンプリング期間（ｔ２）において、１行目に配設された画素乃至ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（１→ｋ））を供給する。また、サンプリング期間（ｔ３）において、１行目に配設された画素乃至ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（１→ｋ））を供給する。第２の画像信号（ＤＡＴＡ２）を供給する配線は、サンプリング期間（ｔ１）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ２）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（ｋ＋１→２ｋ））を供給する。また、サンプリング期間（ｔ３）において、（ｋ＋１）行目に配設された画素乃至２ｋ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（ｋ＋１→２ｋ））を供給する。第３の画像信号（ＤＡＴＡ３）を供給する配線は、サンプリング期間（ｔ１）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の緑（Ｇ）を呈する光の透過を制御するための画像信号（ｄａｔａＧ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ２）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の青（Ｂ）を呈する光の透過を制御するための画像信号（ｄａｔａＢ（２ｋ＋１→ｍ））を供給する。また、サンプリング期間（ｔ３）において、（２ｋ＋１）行目に配設された画素乃至ｍ行目に配設された画素用の赤（Ｒ）を呈する光の透過を制御するための画像信号（ｄａｔａＲ（２ｋ＋１→ｍ））を供給する。
【０１４３】
＜画像信号の書き込みについて＞
本実施の形態の液晶表示装置においては、赤（Ｒ）を呈する光の透過を制御するための画像信号の供給（画素部に対する赤（Ｒ）の画像信号の入力）と、緑（Ｇ）を呈する光の透過を制御するための画像信号の供給（画素部に対する緑（Ｇ）の画像信号の入力）と、青（Ｂ）を呈する光の透過を制御するための画像信号の供給（画素部に対する青（Ｂ）の画像信号の入力）と、を同一の期間（サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３））内において行うことが可能である。
【０１４４】
＜撮像素子駆動回路の構成例＞
本実施の形態の液晶表示装置が有する撮像素子駆動回路として、実施の形態１に示した液晶表示装置が有する撮像素子駆動回路１６（図５参照）を適用することができる。よって、撮像素子駆動回路の構成に関しては実施の形態１の説明を援用することとする。ただし、本実施の形態の液晶表示装置においては、撮像素子駆動回路１６の動作が実施の形態１に示した撮像素子駆動回路１６の動作とは異なる。
【０１４５】
撮像素子駆動回路１６の動作例について図３５、３６を参照して説明する。なお、図３５には、リセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）、リセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、シフトレジスタ１６１が有するｍ個の出力端子から出力される信号（ＳＲ１６１ｏｕｔ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）、及びリセット信号線１８＿１乃至リセット信号線１８＿ｍの電位を示している。また、図３６には、読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）、読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、シフトレジスタ１６２が有するｍ個の出力端子から出力される信号（ＳＲ１６２ｏｕｔ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）、及び読み出し信号線１９＿１乃至読み出し信号線１９＿ｍの電位を示している。
【０１４６】
始めに、図３５を参照して撮像素子駆動回路１６によるリセット信号線１８＿１〜１８＿ｍの駆動の一例について述べる。
【０１４７】
図３５に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１６１には少なくとも２回ハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として入力される。また、サンプリング期間（ｔ１）においてもシフトレジスタ１６１に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１６１の１番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６１の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６１の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトとが並行して行われるようにリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）が入力される。
【０１４８】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１６３＿１乃至ＡＮＤゲート１６３＿ｍのそれぞれは、シフトレジスタ１６１のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）又は撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設されたリセット信号線１８＿１から次行以降のリセット信号線の電位が順次ハイレベルの電位となり、且つ（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１から次行以降のリセット信号線の電位が順次ハイレベルの電位となり、且つ（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１から次行以降のリセット信号線の電位が順次ハイレベルの電位となる。
【０１４９】
サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、シフトレジスタ１６１は、サンプリング期間（ｔ１）と同じ動作を行う。
【０１５０】
次いで、サンプリング期間（ｔ４）において、シフトレジスタ１６１に対するリセット信号線駆動回路用クロック信号（ＲｅｓｅｔＣＫ）、撮像素子駆動回路用第１のパルス幅制御信号（ＩＰＷＣ１）、及び撮像素子駆動回路用第２のパルス幅制御信号（ＩＰＷＣ２）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。なお、これらの信号の供給停止は、リセット信号線１８＿ｋ、リセット信号線１８＿２ｋ、及びリセット信号線１８＿ｍに対してハイレベルの電位の供給が完了した段階において行う。これにより、シフトレジスタ１６１におけるハイレベルの電位を示す信号のシフトが中断され、且つリセット信号線１８＿１乃至リセット信号線１８＿ｍにはロウレベルの電位が供給される。
【０１５１】
続いて、図３６を参照して撮像素子駆動回路１６による読み出し信号線１９＿１〜１９＿ｍの駆動の一例について述べる。
【０１５２】
図３６に示す動作例においては、サンプリング期間（ｔ１）以前に、シフトレジスタ１６２には少なくとも２回ハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として入力される。また、サンプリング期間（ｔ１）においてもシフトレジスタ１６２に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として入力される。具体的には、サンプリング期間（ｔ１）において、シフトレジスタ１６２の１番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６２の（ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトと、シフトレジスタ１６２の（２ｋ＋１）番目の出力端子以降におけるハイレベルの電位を示す信号のシフトとが並行して行われるように読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）が入力される。なお、サンプリング期間（ｔ１）において、シフトレジスタ１６２に対してハイレベルの電位を示す信号が読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）として入力されるタイミングは、シフトレジスタ１６１に対してハイレベルの電位を示す信号がリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）として入力された後となるようにする。
【０１５３】
これにより、サンプリング期間（ｔ１）において、ＡＮＤゲート１６４＿１乃至ＡＮＤゲート１６４＿ｍのそれぞれは、シフトレジスタ１６２のｍ個の出力端子から出力される信号のいずれかと、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）又は撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）との論理積を出力する。すなわち、サンプリング期間（ｔ１）において、１行目に配設された読み出し信号線１９＿１から次行以降の読み出し信号線の電位が順次ハイレベルの電位となり、且つ（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１から次行以降の読み出し信号線の電位が順次ハイレベルの電位となり、且つ（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１から次行以降の読み出し信号線の電位が順次ハイレベルの電位となる。
【０１５４】
サンプリング期間（ｔ２）及びサンプリング期間（ｔ３）においても、シフトレジスタ１６２は、サンプリング期間（ｔ１）と同じ動作を行う。
【０１５５】
次いで、サンプリング期間（ｔ４）において、シフトレジスタ１６２に対する読み出し信号線駆動回路用クロック信号（ＲｅａｄＣＫ）、撮像素子駆動回路用第３のパルス幅制御信号（ＩＰＷＣ３）、及び撮像素子駆動回路用第４のパルス幅制御信号（ＩＰＷＣ４）の供給が停止される。具体的には、これらの信号を供給する配線にロウレベルの電位が供給される。なお、これらの信号の供給停止は、読み出し信号線１９＿ｋ、読み出し信号線１９＿２ｋ、及び読み出し信号線１９＿ｍに対してハイレベルの電位の供給が完了した段階において行われる。これにより、シフトレジスタ１６２におけるハイレベルの電位を示す信号のシフトが中断され、且つ読み出し信号線１９＿１乃至読み出し信号線１９＿ｍにはロウレベルの電位が供給される。
【０１５６】
＜液晶表示装置の駆動方法の例＞
次いで、本実施の形態の液晶表示装置の駆動方法の例について図３７〜図４１を参照して説明する。具体的には、本実施の形態の液晶表示装置において表示及び撮像の少なくとも一方を行う際の動作について説明する。
【０１５７】
＜動作例１＞
図３７は、フィールドシーケンシャル方式による表示と、可視光及び赤外線を用いた撮像とを並行して行う際の動作例を示す図である。なお、図３７には、サンプリング期間（ｔ１）〜サンプリング期間（ｔ５）において、バックライトが有する１行目乃至ｔ行目用バックライトユニット群〜（２ｋ＋３ｔ＋１）行目乃至ｍ行目用バックライトユニット群において点灯される光のタイミング、並びに画素部１０において１行目に配設されたｎ個の画素乃至ｍ行目に配設されたｎ個の画素に対する画像信号の入力、リセット信号の入力、及び読み出し信号の入力が行われるタイミングを示している。具体的には、図３７において、１乃至ｍは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表し、１点鎖線は、該当する行においてリセット信号が入力されるタイミングを表し、２点鎖線は、該当する行において読み出し信号が入力されるタイミングを表している。また、図３７において、リセット信号が入力されてから読み出し信号が入力されるまで（１点鎖線と２点鎖線の間隔）が撮像期間に相当する。
【０１５８】
図３７に示すように、上述した液晶表示装置においては、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて複数の行に配設された画素に対する画像信号の供給を並行して行うことが可能である。例えば、サンプリング期間（ｔ３）において、１行目に配設されたｎ個の画素１５１からｋ行目に配設されたｎ個の画素１５１を行毎に順次選択し、青（Ｂ）を呈する光の透過を制御するための画像信号を入力すること、（ｋ＋１）行目に配設されたｎ個の画素１５２から２ｋ行目に配設されたｎ個の画素１５２を行毎に順次選択し、緑（Ｇ）を呈する光の透過を制御するための画像信号を入力すること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３からｍ行目に配設されたｎ個の画素１５３を行毎に順次選択し、赤（Ｒ）を呈する光の透過を制御するための画像信号を入力することを並行して行うことが可能である。
【０１５９】
加えて、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて、特定領域に対する特定色を呈する光の透過を制御するための画像信号の入力が完了した後に当該特定領域用バックライトユニット群において当該特定色を呈する光の光源を点灯させることが可能である。例えば、サンプリング期間（ｔ３）内において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１に対する青（Ｂ）を呈する光の透過を制御するための画像信号が入力された後に、１行目乃至ｔ行目用バックライトユニット群において青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２に対する緑（Ｇ）を呈する光の透過を制御するための画像信号が入力された後に、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニット群において緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させること、及び（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３に対する赤（Ｒ）を呈する光の透過を制御するための画像信号が入力された後に、（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニット群において赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源を点灯させることが可能である。
【０１６０】
さらに、上述した液晶表示装置においては、サンプリング期間（ｔ１）乃至サンプリング期間（ｔ３）のそれぞれにおいて複数の行に配設された画素における撮像を並行して行うことが可能である。例えば、サンプリング期間（ｔ３）内であって、１行目乃至ｔ行目用バックライトユニットにおいて青（Ｂ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、１行目に配設されたｎ個の画素１５１乃至ｔ行目に配設されたｎ個の画素１５１における青（Ｂ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、（ｋ＋１）行目乃至（ｋ＋ｔ）行目用バックライトユニットにおいて緑（Ｇ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（ｋ＋１）行目に配設されたｎ個の画素１５２乃至（ｋ＋ｔ）行目に配設されたｎ個の画素１５２における緑（Ｇ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像、及び（２ｋ＋１）行目乃至（２ｋ＋ｔ）行目用バックライトユニットにおいて赤（Ｒ）を呈する光の光源及び赤外線（ＩＲ）領域の波長を含む光の光源が点灯される期間において、（２ｋ＋１）行目に配設されたｎ個の画素１５３乃至（２ｋ＋ｔ）行目に配設されたｎ個の画素１５３における赤（Ｒ）を呈する光及び赤外線（ＩＲ）領域の波長を含む光を用いた撮像を並行して行うことが可能である。
【０１６１】
なお、図３７においては、赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源が、可視光源と同期して点灯される構成について示したが、それらの点灯は同期しなくてもよい。例えば、図３８に示すように、可視光源が点灯しない期間においても赤外線（ＩＲ）領域に含まれる波長を含んだ光の光源を点灯させる構成とすることも可能である。
【０１６２】
図３７又は図３８に示す動作例では、マトリクス状に配設された画素のうち、複数の行に配設された画素に対する画像信号の供給を並行して行う。これにより、当該液晶表示装置の各画素に対する画像信号の入力頻度を向上させることが可能となる。その結果、当該液晶表示装置におけるカラーブレイクなどの表示劣化を抑制し、画質を向上させることが可能である。
【０１６３】
また、図３７又は図３８に示す動作例では、マトリクス状に配設された撮像画素のうち、複数行に配設された撮像画素における撮像を並行して行う。これにより、十分な撮像期間の確保が可能になる。その結果、当該液晶表示装置における検出精度を向上させることが可能である。
【０１６４】
また、図３７又は図３８に示す動作例では、赤（Ｒ）を呈する光の反射光の撮像、緑（Ｇ）を呈する光の反射光の撮像、及び青（Ｂ）を呈する反射光の撮像を行う。これにより、カラー画像の撮像が可能になる。
【０１６５】
また、図３７又は図３８に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１６６】
また、図３７又は図３８に示す動作例では、実施の形態１乃至３に示す動作例と比較して、全行の撮像に必要とされる期間を短縮することが可能となる。したがって、被読み取り物が高速に移動する場合などにおいて、当該被読み取り物を歪みなく正確に撮像することが可能となる。
【０１６７】
＜動作例２＞
図３９は、フィールドシーケンシャル方式による表示と、可視光を用いた撮像とを並行して行う際の動作例を示す図である。なお、図３９に示す動作例は、図３７に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図３７に示す動作例と同じである。そのため、図３９に示す動作例と図３７に示す動作例との共通点に関する詳細な説明は、前述の説明を援用することとする。
【０１６８】
なお、図３９においては可視光を用いた撮像を行う構成について示したが、当該撮像を行わない構成とすることも可能である。すなわち、上述した撮像機能付き液晶表示装置を表示に特化した装置として利用することも可能である。例えば、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）以前及びサンプリング期間（ｔ１）〜サンプリング期間（ｔ３）においてリセット信号線駆動回路用スタートパルス（ＲｅｓｅｔＳＰ）及び読み出し信号線駆動回路用スタートパルス（ＲｅａｄＳＰ）としてハイレベルの電位を示す信号を入力しなければ、当該撮像機能付き液晶表示装置を表示に特化した装置として利用することができる。
【０１６９】
＜動作例３＞
図４０は、赤外線（ＩＲ）領域の波長を含む光を用いた撮像のみを行う際の動作例を示す図である。例えば、走査線駆動回路１１に対して、サンプリング期間（ｔ１）以前及びサンプリング期間（ｔ１）〜サンプリング期間（ｔ３）において、走査線駆動回路用スタートパルス（ＧＳＰ）としてハイレベルの電位を示す信号を入力せず、且つ、撮像素子駆動回路１６に対して、サンプリング期間（ｔ１）内に開始される、１行目に配設されたリセット信号線１８＿１、（ｋ＋１）行目に配設されたリセット信号線１８＿ｋ＋１、及び（２ｋ＋１）行目に配設されたリセット信号線１８＿２ｋ＋１を起点としたハイレベルの電位を示す信号のシフト、並びに１行目に配設された読み出し信号線１９＿１、（ｋ＋１）行目に配設された読み出し信号線１９＿ｋ＋１、及び（２ｋ＋１）行目に配設された読み出し信号線１９＿２ｋ＋１を起点としたハイレベルの電位を示す信号のシフトのみが行われるように制御すれば図４０に示す動作を行うことが可能である。
【０１７０】
図４０に示す動作例では、赤外線を利用して撮像を行う。これにより、当該液晶表示装置の表示画像に制約されることなく（黒表示を行っている画素においても）撮像を行うことが可能になる。
【０１７１】
また、図４０に示す動作例では、図３２に示す動作例と比較して、全行の撮像に必要とされる期間を短縮することが可能となる。したがって、被読み取り物が高速に移動する場合などにおいて、当該被読み取り物を歪みなく正確に撮像することが可能となる。
【０１７２】
＜動作例４＞
図４１は、バックライトにおいていずれの光源も点灯させない状態において撮像のみを行う際の動作例を示す図である。なお、図４１に示す動作例は、図４０に示す動作例と比較して、撮像において赤外線（ＩＲ）領域の波長を含む光を用いない点が異なるが、その他の点については図４０に示す動作例と同じである。
【０１７３】
図４１に示す動作例で取得される撮像データは、外光のみに依存するデータとなる。
【０１７４】
＜変形例＞
上述した液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【０１７５】
例えば、実施の形態１乃至３のいずれかにおいて変形例として述べた内容を本実施の形態の液晶表示装置に適用することも可能である。
【０１７６】
また、本実施の形態の液晶表示装置においては、赤外線（ＩＲ）領域の波長を含む光の光源の点滅を特定領域毎に制御する構成（図３７乃至図４１参照）について示したが、当該赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御することも可能である。赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御する場合の具体例を図４２及び図４３に示す。なお、図４２及び図４３に示す動作例においては、可視光源の点滅は特定領域毎に制御される。また、図４２は、赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御した場合において、図３７又は図３８に示す動作と同様の表示及び撮像を行った際の動作を示す図であり、図４３は、赤外線（ＩＲ）領域の波長を含む光の光源の点滅をバックライト全面において制御した場合において、図４２に示す動作と同様の撮像を行った際の動作を示す図である。なお、図４３中の「ＶＬ」は、可視光源を表している。
【０１７７】
なお、上述した変形例において述べた構成の複数を、本実施の形態の液晶表示装置に対して適用することも可能である。
【０１７８】
本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と自由に組み合わせることが可能である。
【０１７９】
（本明細書で開示される液晶表示装置の具体的な構成例）
以下では、上述した液晶表示装置の具体的な構成例について説明する。
【０１８０】
＜トランジスタの具体例＞
まず、上述した液晶表示装置の画素部又は各種回路に用いられるトランジスタの具体例について図１５を参照して説明する。なお、当該液晶表示装置において、画素部及び各種回路のそれぞれに設けられるトランジスタは、同一構成を有するトランジスタを適用してもよいし、それぞれ毎に異なる構成を有するトランジスタを適用してもよい。
【０１８１】
図１５（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート層２４０１が形成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に絶縁層２４０７が形成されている。また、絶縁層２４０７上に保護絶縁層２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１８２】
図１５（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート層２４０１が形成され、ゲート層２４０１上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上に半導体層２４０３が形成され、半導体層２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び半導体層２４０３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に保護絶縁層２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０１８３】
図１５（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地層２４３６が形成され、下地層２４３６上に半導体層２４０３が形成され、半導体層２４０３、及び下地層２４３６上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成され、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上にゲート絶縁層２４０２が形成され、ゲート絶縁層２４０２上にゲート層２４０１が形成されている。また、ゲート層２４０１上に保護絶縁層２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０１８４】
図１５（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート層２４１１が形成され、第１のゲート層２４１１上に第１のゲート絶縁層２４１３が形成され、第１のゲート絶縁層２４１３上に半導体層２４０３が形成され、半導体層２４０３、及び第１のゲート絶縁層２４１３上に、ソース層２４０５ａ、及びドレイン層２４０５ｂが形成されている。また、半導体層２４０３、ソース層２４０５ａ、及びドレイン層２４０５ｂ上に第２のゲート絶縁層２４１４が形成され、第２のゲート絶縁層２４１４上に第２のゲート層２４１２が形成されている。また、第２のゲート層２４１２上に保護絶縁層２４０９を形成してもよい。
【０１８５】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有する。第１のゲート層２４１１と第２のゲート層２４１２を電気的に接続して一つのゲート層として機能させることができる。また、第１のゲート層２４１１と第２のゲート層２４１２のうち、どちらか一方を単に「ゲート」と呼び、他方を「バックゲート」と呼ぶことがある。なお、トランジスタ２４８０において、バックゲートの電位を変化させることで、ゲートの電位によってスイッチングを制御する際のトランジスタ２４８０のしきい値電圧を変化させることができる。
【０１８６】
なお、基板２４００としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
【０１８７】
また、ゲート層２４０１及び第１のゲート層２４１１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１８８】
また、ゲート絶縁層２４０２、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
【０１８９】
また、半導体層２４０３としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。
【０１９０】
さらに、半導体層２４０３としてシリコン（Ｓｉ）を適用する場合、当該半導体層２４０３の結晶状態は限定されない。すなわち、アモルファスシリコン、微結晶シリコン、多結晶シリコン、及び単結晶シリコンのいずれかを半導体層２４０３として適用することが可能である。なお、微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【０１９１】
また、半導体層２４０３として酸化物（酸化物半導体）を適用する場合、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【０１９２】
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【０１９３】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１９４】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ、及び第２のゲート層２４１２としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９５】
また、ソース層２４０５ａ、ドレイン層２４０５ｂ（これらと同じ層で形成される配線層を含む）となる導電膜は導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１９６】
なお、チャネル保護層２４０６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９７】
また、絶縁層２４０７としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９８】
また、保護絶縁層２４０９としては、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１９９】
また、下地層２４３６としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル、酸化ガリウムなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０２００】
なお、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層（ここでは、ゲート絶縁層２４０２、絶縁層２４０７、チャネル保護層２４０６、下地層２４３６、第１のゲート絶縁層２４１３、第２のゲート絶縁層２４１４が相当する）としては、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体に接する絶縁層に用いることで、酸化物半導体との界面の状態を良好に保つことができる。
【０２０１】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
【０２０２】
例えば、ガリウムを含有する酸化物半導体層に接して絶縁層を形成する場合に、絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層と絶縁層の界面特性を良好に保つことができる。例えば、酸化物半導体層と酸化ガリウムを含む絶縁層とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアップを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水の侵入防止という点においても好ましい。
【０２０３】
また、半導体層２４０３として酸化物半導体を適用する場合、該酸化物半導体に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２０４】
例えば、当該絶縁層として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２０５】
また、当該絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２０６】
また、当該絶縁層として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２０７】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接することにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、または酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ型化またはＩ型に限りなく近い酸化物半導体とすることができる。
【０２０８】
なお、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層のうち、上層に位置する絶縁層及び下層に位置する絶縁層の一方のみを化学量論的組成比より酸素が多い領域を有する絶縁層とすることもできるが、両方の絶縁層を化学量論的組成比より酸素が多い領域を有する絶縁層とすることが好ましい。化学量論的組成比より酸素が多い領域を有する絶縁層を、半導体層２４０３に接する絶縁層の、上層及び下層に位置する絶縁層に用い、半導体層２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０２０９】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３の上層または下層に用いる絶縁層は、上層と下層で同じ構成元素を有する絶縁層としても良いし、異なる構成元素を有する絶縁層としても良い。例えば、上層と下層とも、組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０２１０】
また、半導体層２４０３として酸化物半導体を適用する場合において、半導体層２４０３に接する絶縁層は、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。例えば、半導体層２４０３の上層に組成がＧａ２ＯＸ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、半導体層２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良いし、半導体層２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁層の積層としても良い。
【０２１１】
ここで、半導体層として酸化物半導体が適用されたトランジスタ９５１、及び半導体層として酸化物半導体が適用され且つバックゲートを備えたトランジスタ９５２を作製し、光負バイアス試験前後でのしきい値電圧（Ｖｔｈ）変化量を評価した結果を示す。
【０２１２】
まず、図１９（Ａ）を用いてトランジスタ９５１の積層構成及び作製方法について説明する。基板９００上に、下地層９３６として、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）と酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成した。次に、下地層９３６上に、スパッタ法により窒化タンタル膜（厚さ３０ｎｍ）と、タングステン膜（厚さ１００ｎｍ）の積層膜を成膜し、選択的にエッチングしてゲート層９０１を形成した。
【０２１３】
次に、ゲート層９０１上に、ゲート絶縁層９０２として、高密度プラズマＣＶＤ法により酸化窒化シリコン層（厚さ３０ｎｍ）を形成した。
【０２１４】
次に、ゲート絶縁層９０２上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成した。続いて、酸化物半導体膜を選択的にエッチングし、島状の酸化物半導体層９０３を形成した。
【０２１５】
次に、窒素雰囲気下、４５０℃で６０分間の第１の加熱処理を行った。
【０２１６】
次に、酸化物半導体層９０３上にチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングしてソース層９０５ａ及びドレイン層９０５ｂを形成した。
【０２１７】
次に、窒素雰囲気下、３００℃で６０分間の第２の加熱処理を行った。
【０２１８】
次に、酸化物半導体層９０３の一部に接し且つソース層９０５ａ及びドレイン層９０５ｂ上に形成される絶縁層９０７として、スパッタ法により酸化シリコン膜（厚さ３００ｎｍ）を形成し、絶縁層９０７上に、絶縁層９０８として、ポリイミド樹脂層（厚さ１．５μｍ）を形成した。
【０２１９】
次に、窒素雰囲気下、２５０℃で６０分間の第３の加熱処理を行った。
【０２２０】
次に、絶縁層９０８上に絶縁層９０９として、ポリイミド樹脂層（厚さ２．０μｍ）を形成した。
【０２２１】
次に、窒素雰囲気下、２５０℃で６０分間の第４の加熱処理を行った。
【０２２２】
図１９（Ｂ）に示すトランジスタ９５２は、トランジスタ９５１と同様に作製することができる。なお、トランジスタ９５１とは、絶縁層９０８と絶縁層９０９の間にバックゲート層９１２が形成されている点が異なる。バックゲート層９１２は、絶縁層９０８上に、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングすることで形成した。なお、バックゲート層９１２は、ソース層９０５ａと電気的に接続される。
【０２２３】
また、トランジスタ９５１及びトランジスタ９５２とも、チャネル長は３μｍ、チャネル幅は２０μｍとした。
【０２２４】
続いて、トランジスタ９５１及びトランジスタ９５２に対して行った光負バイアス試験について説明する。
【０２２５】
光負バイアス試験は加速試験の一種であり、光が照射されている環境下におけるトランジスタの特性変化を、短時間で評価することができる。特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。
【０２２６】
具体的には、光負バイアス試験は、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース及びドレインを同電位とし、光を照射しながら、ゲートにソース及びドレインよりも低い電位を一定時間印加することで行う。
【０２２７】
光負バイアス試験の強度は、光照射条件、基板温度、ゲート絶縁層に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁層に加えられる電界強度は、ゲートと、ソース及びドレインとの電位差をゲート絶縁層の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁層に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。
【０２２８】
なお、光が照射されている環境下において、ソース及びドレインの電位よりも高い電位をゲートに印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が起きやすいため、ここでは光負バイアス試験にて評価している。
【０２２９】
ここでは、光負バイアス試験における基板温度を室温（２５℃）とし、ゲート絶縁層９０２に印加する電界強度を２ＭＶ／ｃｍとし、光照射及び電界印加時間を１時間として行った。また、光照射の条件は、朝日分光社キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ２とした。
【０２３０】
光負バイアス試験に先立ち、まず、試験対象となるトランジスタの初期特性を測定した。ここでは、基板温度を室温（２５℃）とし、ソースとドレイン間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、ソースとゲート間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖ〜＋５Ｖまで変化させた時の、ソースとドレイン間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０２３１】
次に、絶縁層９０８側から光照射を開始し、トランジスタのソース及びドレインの電位を０Ｖとし、トランジスタのゲート絶縁層９０２へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲートに負の電圧を印加した。ここでは、トランジスタのゲート絶縁層９０２の厚さが３０ｎｍであるため、ゲートに−６Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
【０２３２】
次に、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を得た。
【０２３３】
ここで、Ｖｔｈの算出方法について図２０を例示して説明しておく。図２０の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
【０２３４】
まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。
【０２３５】
図２１に、光負バイアス試験前後におけるトランジスタ９５１及びトランジスタ９５２のＶｇ−Ｉｄ特性を示す。図２１（Ａ）及び図２１（Ｂ）とも、横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。
【０２３６】
図２１（Ａ）は、光負バイアス試験前後におけるトランジスタ９５１のＶｇ−Ｉｄ特性を示している。初期特性９３１は、光負バイアス試験前のトランジスタ９５１のＶｇ−Ｉｄ特性であり、試験後特性９３２は、光負バイアス試験後のトランジスタ９５１のＶｇ−Ｉｄ特性である。初期特性９３１のＶｔｈは、１．０１Ｖであり、試験後特性９３２のＶｔｈは、０．４４Ｖであった。
【０２３７】
図２１（Ｂ）は、光負バイアス試験前後におけるトランジスタ９５２のＶｇ−Ｉｄ特性を示している。また、図２１（Ｃ）は、図２１（Ｂ）中の部位９４５を拡大した図である。初期特性９４１は、光負バイアス試験前のトランジスタ９５２のＶｇ−Ｉｄ特性であり、試験後特性９４２は、光負バイアス試験後のトランジスタ９５２のＶｇ−Ｉｄ特性である。初期特性９４１のＶｔｈは、１．１６Ｖであり、試験後特性９４２のＶｔｈは、１．１０Ｖであった。なお、トランジスタ９５２のバックゲート層９１２はソース層９０５ａと電気的に接続されているため、バックゲート層９１２とソース層９０５ａの電位は同電位となる。
【０２３８】
図２１（Ａ）において、試験後特性９３２は、初期特性９３１に比べてＶｔｈがマイナス方向に０．５７Ｖ変化しており、図２１（Ｂ）において、試験後特性９４２は、初期特性９４１に比べてＶｔｈがマイナス方向に０．０６Ｖ変化している。トランジスタ９５１及びトランジスタ９５２とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることが確認できる。また、バックゲート層９１２を設けたトランジスタ９５２は、Ｖｔｈの変化量が０．１Ｖ以下であり、トランジスタ９５１よりもさらに信頼性の高いトランジスタであることが確認できる。
【０２３９】
＜画素レイアウトの具体例＞
次いで、上述した液晶表示装置の画素のレイアウトの具体例について図１６、１７を参照して説明する。なお、図１６は、図２（Ａ）に示した画素のレイアウトの上面図を示す図であり、図１７は、図１６に示すＡ−Ｂ線及びＣ−Ｄ線における断面図を示す図である。なお、図１６に示す画素１５１においては、表示素子が上部に設けられ、撮像素子が下部に設けられている。また、図１６においては、液晶層、対向電極などの構成は割愛している。以下、具体的な構造について図１７を参照して説明する。
【０２４０】
トランジスタ１５１１は、基板２２０上に絶縁層２２１を介して設けられた導電層２２２と、導電層２２２上に設けられた絶縁層２２３と、導電層２２２上に絶縁層２２３を介して設けられた半導体層２２４と、半導体層２２４の一端上に設けられた導電層２２５ａと、半導体層２２４の他端上に設けられた導電層２２５ｂと、を有する。なお、導電層２２２は、ゲート層として機能し、絶縁層２２３は、ゲート絶縁層として機能し、導電層２２５ａ及び導電層２２５ｂの一方は、ソース層、他方はドレイン層として機能する。
【０２４１】
容量素子１５１２は、基板２２０上に絶縁層２２１を介して設けられた導電層２２６と、導電層２２６上に設けられた絶縁層２２７と、導電層２２６上に絶縁層２２７を介して設けられた導電層２２８と、を有する。なお、導電層２２６は、容量素子１５１２の一方の電極として機能し、絶縁層２２７は、容量素子１５１２の誘電体として機能し、導電層２２８は、容量素子１５１２の他方の電極として機能する。また、導電層２２６は、導電層２２２と同一材料からなり、絶縁層２２７は、絶縁層２２３と同一材料からなり、導電層２２８は、導電層２２５ａ及び導電層２２５ｂと同一材料からなる。また、導電層２２６は、導電層２２５ｂと電気的に接続されている。
【０２４２】
なお、トランジスタ１５１１及び容量素子１５１２上には、絶縁層２２９及び平坦化絶縁層２３０が設けられている。
【０２４３】
液晶素子１５１３は、平坦化絶縁層２３０上に設けられた透明導電層２３１と、対向基板２４０上に設けられた透明導電層２４１と、透明導電層２３１と透明導電層２４１に挟持された液晶層２５０と、を有する。なお、透明導電層２３１は、液晶素子１５１３の画素電極として機能し、透明導電層２４１は、液晶素子１５１３の対向電極として機能する。また、透明導電層２４１は、導電層２２５ｂ及び導電層２２６と電気的に接続されている。
【０２４４】
フォトダイオード１５１４は、基板２２０上に絶縁層２２１及び絶縁層２２７を介して設けられた導電層２６０と、導電層２６０上に設けられたｐ型半導体層２６１と、ｐ型半導体層２６１上に設けられたｉ型半導体層２６２と、ｉ型半導体層２６２上に設けられたｎ型半導体層２６３と、を有する。なお、導電層２６０は、導電層２２５ａ、導電層２２５ｂ、及び導電層２２８と同一材料からなる。
【０２４５】
トランジスタ１５１５及びトランジスタ１５１６は、トランジスタ１５１１と同様の構造を有する。なお、トランジスタ１５１５のゲート層として機能する導電層２６４は、透明導電層２６５を介してｎ型半導体層２６３に電気的に接続されている。なお、導電層２６４は、導電層２２２及び導電層２２６と同一材料からなり、透明導電層２６５は、透明導電層２３１と同一材料からなる。
【０２４６】
なお、透明導電層２３１と液晶層２５０の間、または透明導電層２４１と液晶層２５０の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。
【０２４７】
また、液晶層２５０を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
【０２４８】
なお、対向基板２４０上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、又は、拡散した光が隣接する複数の画素に並行して入射するのを防ぐために、光を遮蔽することができる遮蔽層２４２が設けられている。遮蔽層２４２には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。また、クロムを用いた膜で、遮蔽層２４２を形成することも可能である。
【０２４９】
透明導電層２３１、透明導電層２４１、及び透明導電層２６５は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。
【０２５０】
なお、図１７では、透明導電層２３１と透明導電層２４１の間に液晶層２５０が挟持される構造を有する液晶素子１５１３を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【０２５１】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、上述した液晶表示装置を搭載した電子機器の例について図１８を参照して説明する。
【０２５２】
図１８（Ａ）は、携帯型情報通信端末を示す図である。図１８（Ａ）に示す携帯型情報通信端末は、少なくとも表示撮像部３０１を具備する。また、図１８（Ａ）に示す携帯型情報通信端末は、例えば表示撮像部３０１に操作部３０２を設けることができる。例えば、上述した液晶表示装置を表示撮像部３０１に用いることにより、例えば指又はペンにより携帯型情報通信端末の操作又は携帯型情報通信端末への情報の入力を行うことができる。
【０２５３】
図１８（Ｂ）は、カーナビゲーションを含む情報案内端末を示す図である。図１８（Ｂ）に示す情報案内端末は、表示撮像部３１１、操作ボタン３１２、及び外部入力端子３１３を具備する。例えば、上述した液晶表示装置を表示撮像部３１１に用いることにより、例えば指又はペンにより情報案内端末の操作又は情報案内端末への情報の入力を行うことができる。
【０２５４】
図１８（Ｃ）は、ノート型パーソナルコンピュータを示す図である。図１８（Ｃ）に示すノート型パーソナルコンピュータは、筐体３２１と、表示撮像部３２２と、スピーカ３２３と、ＬＥＤランプ３２４と、ポインティングデバイス３２５と、接続端子３２６と、キーボード３２７と、を具備する。例えば、上述した液晶表示装置を、表示撮像部３２２に用いることにより、例えば指又はペンによりノート型パーソナルコンピュータの操作又はノート型パーソナルコンピュータへの情報の入力を行うことができる。
【０２５５】
図１８（Ｄ）は、携帯型遊技機を示す図である。図１８（Ｄ）に示す携帯型遊技機は、表示撮像部３３１と、表示撮像部３３２と、スピーカ３３３と、接続端子３３４と、ＬＥＤランプ３３５と、マイクロフォン３３６と、記録媒体読込部３３７と、操作ボタン３３８と、センサ３３９と、を有する。例えば、上述した液晶表示装置を、表示撮像部３３１及び表示撮像部３３２、又は表示撮像部３３１若しくは表示撮像部３３２に用いることにより、例えば指又はペンにより携帯型遊技機の操作又は携帯型遊技機への情報の入力を行うことができる。
【０２５６】
図１８（Ｅ）は、電子書籍を示す図である。図１８（Ｅ）に示す電子書籍は、少なくとも筐体３４１と、筐体３４２と、表示撮像部３４３と、表示撮像部３４４と、軸部３４５と、を有する。
【０２５７】
筐体３４１及び筐体３４２は、軸部３４５により接続され、図１８（Ｅ）に示す電子書籍は、該軸部３４５を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、表示撮像部３４３は、筐体３４１に組み込まれ、表示撮像部３４４は、筐体３４２に組み込まれる。また、表示撮像部３４３及び表示撮像部３４４は、互いに異なる画像を表示する構成とすること、又は両方の表示撮像部で一続きの画像を表示する構成とすることが可能である。表示撮像部３４３及び表示撮像部３４４を異なる画像を表示する構成にすることにより、例えば右側の表示撮像部（図１８（Ｅ）では表示撮像部３４３）に文章画像を表示し、左側の表示撮像部（図１８（Ｅ）では表示撮像部３４４）に画像を表示することができる。
【０２５８】
また、図１８（Ｅ）に示す電子書籍は、筐体３４１又は筐体３４２に操作部などを備えてもよい。例えば、図１８（Ｅ）に示す電子書籍の構成を電源ボタン３４６と、操作キー３４７と、スピーカ３４８と、を有する構成にすることもできる。図１８（Ｅ）に示す電子書籍は、操作キー３４７を用いることにより、複数の頁がある画像の頁を送ることができる。また、図１８（Ｅ）に示す電子書籍の表示撮像部３４３及び表示撮像部３４４の少なくとも一方にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図１８（Ｅ）に示す電子書籍の筐体３４１及び筐体３４２の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。さらに、図１８（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。
【０２５９】
例えば、上述した液晶表示装置を表示撮像部３４３及び表示撮像部３４４、又は表示撮像部３４３若しくは表示撮像部３４４に用いることにより、例えば指又はペンにより電子書籍の操作又は電子書籍への情報の入力を行うことができる。
【０２６０】
図１８（Ｆ）は、ディスプレイを示す図である。図１８（Ｆ）に示すディスプレイは、筐体３５１と、表示撮像部３５２と、スピーカ３５３と、ＬＥＤランプ３５４と、操作ボタン３５５と、接続端子３５６と、センサ３５７と、マイクロフォン３５８と、支持台３５９と、を有する。例えば、上述した液晶表示装置を表示撮像部３５２に用いることにより、例えば指又はペンによりディスプレイの操作又はディスプレイへの情報の入力を行うことができる。
【符号の説明】
【０２６１】
１０ 画素部
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ 走査線
１３＿１〜１３＿ｍ 走査線
１６ 撮像素子駆動回路
１７ 検出回路
１８ リセット信号線
１８＿１〜１８＿ｍ リセット信号線
１９ 読み出し信号線
１９＿１〜１９＿ｎ 読み出し信号線
２１ バックライト
４０ バックライトユニット
４１ バックライト制御回路
４２ バックライトユニット群
１０１ 領域
１０２ 領域
１０３ 領域
１１０ シフトレジスタ
１１１＿１〜１１１＿ｍ ＡＮＤゲート
１２０ シフトレジスタ
１２１＿１〜１２１＿ｎ トランジスタ
１２２＿１〜１２２＿ｎ トランジスタ
１２３＿１〜１２３＿ｎ トランジスタ
１４１ 画像信号線
１４１＿１〜１４１＿ｎ 画像信号線
１４２ 画像信号線
１４２＿１〜１４２＿ｎ 画像信号線
１４３ 画像信号線
１４３＿１〜１４３＿ｎ 画像信号線
１５１ 画素
１５２ 画素
１５３ 画素
１６１ シフトレジスタ
１６２ シフトレジスタ
１６３＿１〜１６３＿ｎ ＡＮＤゲート
１６４＿１〜１６４＿ｎ ＡＮＤゲート
１７１＿１〜１７１＿ｎ トランジスタ
１７２＿１〜１７２＿ｎ トランジスタ
１７３＿１〜１７３＿ｎ トランジスタ
２０１ 撮像信号線
２０１＿１〜２０１＿ｎ 撮像信号線
２０２ 撮像信号線
２０２＿１〜２０２＿ｎ 撮像信号線
２０３ 撮像信号線
２０３＿１〜２０３＿ｎ 撮像信号線
２１０ バックライトユニット
２２０ 基板
２２１ 絶縁層
２２２ 導電層
２２３ 絶縁層
２２４ 半導体層
２２５ａ 導電層
２２５ｂ 導電層
２２６ 導電層
２２７ 絶縁層
２２８ 導電層
２２９ 絶縁層
２３０ 平坦化絶縁層
２３１ 透明導電層
２４０ 対向基板
２４１ 透明導電層
２４２ 遮蔽層
２５０ 液晶層
２６０ 導電層
２６１ ｐ型半導体層
２６２ ｉ型半導体層
２６３ ｎ型半導体層
２６４ 導電層
２６５ 透明導電層
３０１ 表示撮像部
３０２ 操作部
３１１ 表示撮像部
３１２ 操作ボタン
３１３ 外部入力端子
３２１ 筐体
３２２ 表示撮像部
３２３ スピーカ
３２４ ＬＥＤランプ
３２５ ポインティングデバイス
３２６ 接続端子
３２７ キーボード
３３１ 表示撮像部
３３２ 表示撮像部
３３３ スピーカ
３３４ 接続端子
３３５ ＬＥＤランプ
３３６ マイクロフォン
３３７ 記録媒体読込部
３３８ 操作ボタン
３３９ センサ
３４１ 筐体
３４２ 筐体
３４３ 表示撮像部
３４４ 表示撮像部
３４５ 軸部
３４６ 電源ボタン
３４７ 操作キー
３４８ スピーカ
３５１ 筐体
３５２ 表示撮像部
３５３ スピーカ
３５４ ＬＥＤランプ
３５５ 操作ボタン
３５６ 接続端子
３５７ センサ
３５８ マイクロフォン
３５９ 支持台
９００ 基板
９０１ ゲート層
９０２ ゲート絶縁層
９０３ 酸化物半導体層
９０５ａ ソース層
９０５ｂ ドレイン層
９０７ 絶縁層
９０８ 絶縁層
９０９ 絶縁層
９１２ バックゲート層
９２１ 曲線
９２４ 接線
９２５ ゲート電圧軸切片
９３１ 初期特性
９３２ 試験後特性
９３６ 下地層
９４１ 初期特性
９４２ 試験後特性
９４５ 部位
９５１ トランジスタ
９５２ トランジスタ
１５１１ トランジスタ
１５１２ 容量素子
１５１３ 液晶素子
１５１４ フォトダイオード
１５１５ トランジスタ
１５１６ トランジスタ
１５２１ トランジスタ
１５２６ トランジスタ
１５３１ トランジスタ
１５３６ トランジスタ
２４００ 基板
２４０１ ゲート層
２４０２ ゲート絶縁層
２４０３ 半導体層
２４０５ａ ソース層
２４０５ｂ ドレイン層
２４０６ チャネル保護層
２４０７ 絶縁層
２４０９ 保護絶縁層
２４１１ 第１のゲート層
２４１２ 第２のゲート層
２４１３ 第１のゲート絶縁層
２４１４ 第２のゲート絶縁層
２４３６ 下地層
２４５０ トランジスタ
２４６０ トランジスタ
２４７０ トランジスタ
２４８０ トランジスタ
【特許請求の範囲】
【請求項１】
異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、
第１のサンプリング期間において、第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する前記第１の色を呈する光の透過を制御するための画像信号の供給を並行して行い、
前記第１のサンプリング期間後の期間である点灯期間において、前記異なる色を呈する複数の光源の少なくとも一つが点灯することで前記画素部に第１の色を呈する光を照射し、
前記点灯期間に含まれる期間である撮像期間において、前記第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｚ行目（ｚは、ｘ／２未満の自然数））に配設されたｙ個の撮像画素における撮像、及び前記第２の領域に含まれる（ｚ＋１）行目に配設されたｙ個の撮像画素乃至２ｚ行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法。
【請求項２】
請求項１において、
前記第１のサンプリング期間と前記点灯期間の間に、前記異なる色を呈する複数の光源の全てが消灯する第１の消灯期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項３】
請求項１又は請求項２において、
前記点灯期間と、第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｋ行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する前記第２の色を呈する光の透過を制御するための画像信号の供給を並行して行う第２のサンプリング期間の間に、前記異なる色を呈する複数の光源の全てが消灯する第２の消灯期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項４】
請求項３において、
前記第２の消灯期間において、コモン反転駆動を行うことを特徴とする液晶表示装置の駆動方法。
【請求項５】
異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、
サンプリング期間において、１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給を並行して行い、
前記サンプリング期間内の期間であり、且つ第１の領域に含まれる前記１行目に配設されたｎ個の表示画素乃至ｓ行目（ｓは、ｋ／２以下の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる前記（ｋ＋１）行目に配設されたｎ個の表示画素乃至（ｋ＋ｓ）行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給が終了した後の期間である点灯期間において、１行目乃至ｓ行目用光源から照射される第１の色を呈する光の透過を前記１行目に配設されたｎ個の表示画素乃至前記ｓ行目に配設されたｎ個の表示画素のそれぞれにおいて制御し、且つ（ｋ＋１）行目乃至（ｋ＋ｓ）行目用光源から照射される第２の色を呈する光の透過を前記（ｋ＋１）行目乃至（ｋ＋ｓ）行目用に配設されたｎ個の表示画素のそれぞれにおいて制御し、
前記点灯期間に含まれる期間である撮像期間において、前記第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｖ行目（ｖは、ｘ／４以下の自然数））に配設されたｙ個の撮像画素における撮像、及び前記第２の領域に含まれる（ｗ＋１）行目（ｗは、２ｖ以上ｘ／２以下の自然数）に配設されたｙ個の撮像画素乃至（ｗ＋ｖ）行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法。
【請求項６】
請求項５において、
前記第１の領域に含まれる前記１行目に配設されたｎ個の表示画素乃至ｓ行目（ｓは、ｋ／２以下の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる前記（ｋ＋１）行目に配設されたｎ個の表示画素乃至（ｋ＋ｓ）行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給が行われる期間と、前記点灯期間との間に、前記異なる色を呈する複数の光源の全てが消灯する消灯期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項７】
請求項５又は請求項６において、
前記画素部に１枚の画像が形成される期間後に黒挿入期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項８】
請求項７において、
前記黒挿入期間において、コモン反転駆動を行うことを特徴とする液晶表示装置の駆動方法。
【請求項９】
１行目に配設された複数の表示画素乃至Ａ行目（Ａは、２以上の自然数）に配設された複数の表示画素及び１行目に配設された複数の撮像画素乃至Ｂ行目（Ｂは、２以上の自然数）に配設された複数の撮像画素を有する第１の特定領域と、（ｋ＋１）行目（ｋは、２Ａ以上の自然数）に配設された複数の表示画素乃至（ｋ＋Ａ）行目に配設された複数の表示画素及び（ｚ＋１）行目（ｚは、２Ｂ以上の自然数）に配設された複数の撮像画素乃至（ｚ＋Ｂ）行目に配設された複数の撮像画素を有する第２の特定領域と、を含む複数の特定領域を有する画素部と、
点灯状態において発光される光が可視光領域の波長を含み且つそれぞれが異なる色を呈する第１の可視光源及び第２の可視光源並びに点灯状態において発光される光が赤外線領域の波長を含む第１の赤外線光源を有する第１の特定領域用バックライトユニット群と、前記第１の可視光源と同種の第３の可視光源及び前記第２の可視光源と同種の第４の可視光源並びに前記第１の赤外線光源と同種の第２の赤外線光源を有する第２の特定領域用バックライトユニット群と、を含む複数のバックライトユニット群を有するバックライトと、を備えた撮像機能付き液晶表示装置の駆動方法であって、
１行目に配設された複数の表示画素乃至ｋ行目に配設された複数の表示画素のそれぞれに対する前記第１の可視光源から発光される光の透過を制御するための画像信号の供給、及び（ｋ＋１）行目に配設された複数の表示画素乃至２ｋ行目に配設された複数の表示画素のそれぞれに対する前記第４の可視光源から発光される光の透過を制御するための画像信号の供給が並行して行われる期間内の期間であり、且つ、前記第１の特定領域に含まれる複数の表示画素のそれぞれに対する前記第１の可視光源から発光される光の透過を制御するための画像信号の供給、及び前記第２の特定領域に含まれる複数の表示画素のそれぞれに対する前記第４の可視光源から発光される光の透過を制御するための画像信号の供給が終了した後の期間において、前記第１の特定領域用バックライトユニット群において前記第１の可視光源が点灯され、且つ、前記第２の特定領域用バックライトユニット群において前記第４の可視光源が点灯される第１の工程と、
前記第１の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第２の工程と、
前記第２の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第３の工程と、を有する液晶表示装置の駆動方法。
【請求項１０】
請求項９において、
前記第２の工程が前記第１の特定領域用バックライトユニット群において前記第１の赤外線光源が点灯される期間内において行われ、
前記第３の工程が前記第２の特定領域用バックライトユニット群において前記第２の赤外線光源が点灯される期間内において行われる撮像機能付き液晶表示装置の駆動方法。
【請求項１１】
請求項９又は請求項１０において、
前記第２の工程及び前記第３の工程が並行して行われる液晶表示装置の駆動方法。
【請求項１２】
請求項９又は請求項１０において、
前記第１の工程乃至前記第３の工程が並行して行われる液晶表示装置の駆動方法。
【請求項１３】
請求項９乃至請求項１２のいずれか一項において、
前記第１の特定領域用バックライトユニット群においていずれの光源も点灯されない期間内において、前記第１の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第４の工程と、
前記第２の特定領域用バックライトユニット群においていずれの光源も点灯されない期間内において、前記第２の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第５の工程と、
前記第１の特定領域に含まれる複数の撮像画素のそれぞれにおいて、前記第２の工程における撮像データ及び前記第４の工程における撮像データの差分データを生成し、且つ、前記第２の特定領域に含まれる複数の撮像画素のそれぞれにおいて、前記第３の工程における撮像データ及び前記第５の工程における撮像データの差分データを生成する第６の工程と、を有する液晶表示装置の駆動方法。
【請求項１４】
請求項１３において、
前記第４の工程及び前記第５の工程が並行して行われる液晶表示装置の駆動方法。
【請求項１】
異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、
第１のサンプリング期間において、第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する前記第１の色を呈する光の透過を制御するための画像信号の供給を並行して行い、
前記第１のサンプリング期間後の期間である点灯期間において、前記異なる色を呈する複数の光源の少なくとも一つが点灯することで前記画素部に第１の色を呈する光を照射し、
前記点灯期間に含まれる期間である撮像期間において、前記第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｚ行目（ｚは、ｘ／２未満の自然数））に配設されたｙ個の撮像画素における撮像、及び前記第２の領域に含まれる（ｚ＋１）行目に配設されたｙ個の撮像画素乃至２ｚ行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法。
【請求項２】
請求項１において、
前記第１のサンプリング期間と前記点灯期間の間に、前記異なる色を呈する複数の光源の全てが消灯する第１の消灯期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項３】
請求項１又は請求項２において、
前記点灯期間と、第１の領域に含まれる１行目に配設されたｎ個の表示画素乃至ｋ行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する前記第２の色を呈する光の透過を制御するための画像信号の供給を並行して行う第２のサンプリング期間の間に、前記異なる色を呈する複数の光源の全てが消灯する第２の消灯期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項４】
請求項３において、
前記第２の消灯期間において、コモン反転駆動を行うことを特徴とする液晶表示装置の駆動方法。
【請求項５】
異なる色を呈する複数の光源のそれぞれが点滅を繰り返し且つｍ行ｎ列（ｍ、ｎは、４以上の自然数）に配設された複数の表示画素毎に印加される電圧に応じて配向状態が制御される液晶素子を用いて複数の色を呈する光のそれぞれの透過を制御することで画素部に画像を形成すると共に、ｘ行ｙ列（ｘ、ｙは、４以上の自然数）に配設された複数の撮像画素毎に可視光領域の光が照射されることで光電流が生じるフォトダイオードを用いて撮像を行う液晶表示装置の駆動方法であって、
サンプリング期間において、１行目に配設されたｎ個の表示画素乃至ｋ行目（ｋは、ｍ／２未満の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び（ｋ＋１）行目に配設されたｎ個の表示画素乃至２ｋ行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給を並行して行い、
前記サンプリング期間内の期間であり、且つ第１の領域に含まれる前記１行目に配設されたｎ個の表示画素乃至ｓ行目（ｓは、ｋ／２以下の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる前記（ｋ＋１）行目に配設されたｎ個の表示画素乃至（ｋ＋ｓ）行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給が終了した後の期間である点灯期間において、１行目乃至ｓ行目用光源から照射される第１の色を呈する光の透過を前記１行目に配設されたｎ個の表示画素乃至前記ｓ行目に配設されたｎ個の表示画素のそれぞれにおいて制御し、且つ（ｋ＋１）行目乃至（ｋ＋ｓ）行目用光源から照射される第２の色を呈する光の透過を前記（ｋ＋１）行目乃至（ｋ＋ｓ）行目用に配設されたｎ個の表示画素のそれぞれにおいて制御し、
前記点灯期間に含まれる期間である撮像期間において、前記第１の領域に含まれる１行目に配設されたｙ個の撮像画素乃至ｖ行目（ｖは、ｘ／４以下の自然数））に配設されたｙ個の撮像画素における撮像、及び前記第２の領域に含まれる（ｗ＋１）行目（ｗは、２ｖ以上ｘ／２以下の自然数）に配設されたｙ個の撮像画素乃至（ｗ＋ｖ）行目に配設されたｙ個の撮像画素における撮像を並行して行うことを特徴とする液晶表示装置の駆動方法。
【請求項６】
請求項５において、
前記第１の領域に含まれる前記１行目に配設されたｎ個の表示画素乃至ｓ行目（ｓは、ｋ／２以下の自然数）に配設されたｎ個の表示画素に対する第１の色を呈する光の透過を制御するための画像信号の供給、及び第２の領域に含まれる前記（ｋ＋１）行目に配設されたｎ個の表示画素乃至（ｋ＋ｓ）行目に配設されたｎ個の表示画素に対する第２の色を呈する光の透過を制御するための画像信号の供給が行われる期間と、前記点灯期間との間に、前記異なる色を呈する複数の光源の全てが消灯する消灯期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項７】
請求項５又は請求項６において、
前記画素部に１枚の画像が形成される期間後に黒挿入期間が設けられることを特徴とする液晶表示装置の駆動方法。
【請求項８】
請求項７において、
前記黒挿入期間において、コモン反転駆動を行うことを特徴とする液晶表示装置の駆動方法。
【請求項９】
１行目に配設された複数の表示画素乃至Ａ行目（Ａは、２以上の自然数）に配設された複数の表示画素及び１行目に配設された複数の撮像画素乃至Ｂ行目（Ｂは、２以上の自然数）に配設された複数の撮像画素を有する第１の特定領域と、（ｋ＋１）行目（ｋは、２Ａ以上の自然数）に配設された複数の表示画素乃至（ｋ＋Ａ）行目に配設された複数の表示画素及び（ｚ＋１）行目（ｚは、２Ｂ以上の自然数）に配設された複数の撮像画素乃至（ｚ＋Ｂ）行目に配設された複数の撮像画素を有する第２の特定領域と、を含む複数の特定領域を有する画素部と、
点灯状態において発光される光が可視光領域の波長を含み且つそれぞれが異なる色を呈する第１の可視光源及び第２の可視光源並びに点灯状態において発光される光が赤外線領域の波長を含む第１の赤外線光源を有する第１の特定領域用バックライトユニット群と、前記第１の可視光源と同種の第３の可視光源及び前記第２の可視光源と同種の第４の可視光源並びに前記第１の赤外線光源と同種の第２の赤外線光源を有する第２の特定領域用バックライトユニット群と、を含む複数のバックライトユニット群を有するバックライトと、を備えた撮像機能付き液晶表示装置の駆動方法であって、
１行目に配設された複数の表示画素乃至ｋ行目に配設された複数の表示画素のそれぞれに対する前記第１の可視光源から発光される光の透過を制御するための画像信号の供給、及び（ｋ＋１）行目に配設された複数の表示画素乃至２ｋ行目に配設された複数の表示画素のそれぞれに対する前記第４の可視光源から発光される光の透過を制御するための画像信号の供給が並行して行われる期間内の期間であり、且つ、前記第１の特定領域に含まれる複数の表示画素のそれぞれに対する前記第１の可視光源から発光される光の透過を制御するための画像信号の供給、及び前記第２の特定領域に含まれる複数の表示画素のそれぞれに対する前記第４の可視光源から発光される光の透過を制御するための画像信号の供給が終了した後の期間において、前記第１の特定領域用バックライトユニット群において前記第１の可視光源が点灯され、且つ、前記第２の特定領域用バックライトユニット群において前記第４の可視光源が点灯される第１の工程と、
前記第１の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第２の工程と、
前記第２の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第３の工程と、を有する液晶表示装置の駆動方法。
【請求項１０】
請求項９において、
前記第２の工程が前記第１の特定領域用バックライトユニット群において前記第１の赤外線光源が点灯される期間内において行われ、
前記第３の工程が前記第２の特定領域用バックライトユニット群において前記第２の赤外線光源が点灯される期間内において行われる撮像機能付き液晶表示装置の駆動方法。
【請求項１１】
請求項９又は請求項１０において、
前記第２の工程及び前記第３の工程が並行して行われる液晶表示装置の駆動方法。
【請求項１２】
請求項９又は請求項１０において、
前記第１の工程乃至前記第３の工程が並行して行われる液晶表示装置の駆動方法。
【請求項１３】
請求項９乃至請求項１２のいずれか一項において、
前記第１の特定領域用バックライトユニット群においていずれの光源も点灯されない期間内において、前記第１の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第４の工程と、
前記第２の特定領域用バックライトユニット群においていずれの光源も点灯されない期間内において、前記第２の特定領域に含まれる複数の撮像画素のそれぞれにおける撮像が行われる第５の工程と、
前記第１の特定領域に含まれる複数の撮像画素のそれぞれにおいて、前記第２の工程における撮像データ及び前記第４の工程における撮像データの差分データを生成し、且つ、前記第２の特定領域に含まれる複数の撮像画素のそれぞれにおいて、前記第３の工程における撮像データ及び前記第５の工程における撮像データの差分データを生成する第６の工程と、を有する液晶表示装置の駆動方法。
【請求項１４】
請求項１３において、
前記第４の工程及び前記第５の工程が並行して行われる液晶表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【公開番号】特開２０１２−７３５８５（Ｐ２０１２−７３５８５Ａ）
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願番号】特願２０１１−１３９７６６（Ｐ２０１１−１３９７６６）
【出願日】平成２３年６月２３日（２０１１．６．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年４月１２日（２０１２．４．１２）
【国際特許分類】
【出願日】平成２３年６月２３日（２０１１．６．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]