画像形成装置及びカートリッジ
【課題】各カートリッジが各々に応じた装着部に適切に装着されているか否かを迅速に判断できる画像形成装置、及び、その画像形成装置に装着可能なカートリッジの提供。
【解決手段】各カートリッジ3C,3M,3Y,3Kの認証生成回路31C,31M,31Y,31Kは、要求信号reqをコネクタ5を介して受信したとき、当該カートリッジ3に対応する認証データをコネクタ5を介して送信する。コネクタ5KからASIC7に至る認証データの伝達経路には3つの遅延素子9が、コネクタ5YからASIC7に至る認証データの伝達経路には2つの遅延素子9が、コネクタ5MからASIC7に至る認証データの伝達経路には1つの遅延素子9が、それぞれ設けられている。このため、M,Y,Kの認証データは、Cの認証データに対して、1:2:3の遅れ時間をもってASIC7に入力される。
【解決手段】各カートリッジ3C,3M,3Y,3Kの認証生成回路31C,31M,31Y,31Kは、要求信号reqをコネクタ5を介して受信したとき、当該カートリッジ3に対応する認証データをコネクタ5を介して送信する。コネクタ5KからASIC7に至る認証データの伝達経路には3つの遅延素子9が、コネクタ5YからASIC7に至る認証データの伝達経路には2つの遅延素子9が、コネクタ5MからASIC7に至る認証データの伝達経路には1つの遅延素子9が、それぞれ設けられている。このため、M,Y,Kの認証データは、Cの認証データに対して、1:2:3の遅れ時間をもってASIC7に入力される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、画像の形成に寄与するカートリッジを色毎に複数備えた画像形成装置に関し、詳しくは、各カートリッジが適切に装着されているか否かを判断可能な画像形成装置、及び、その画像形成装置に装着可能なカートリッジに関する。
【背景技術】
【0002】
従来より、感光体ドラムに静電潜像を形成し、その静電潜像にトナーを付着させて用紙等に転写することにより画像を形成する画像形成装置が知られている。また、この種の画像形成装置では、前記感光体ドラム等を備えたカートリッジをシアン(C),マゼンタ(M),イエロー(Y),ブラック(K)の各色毎に備え、各カートリッジから各色のトナーを順次用紙等に転写することによってカラー画像を形成することも考えられている。
【0003】
この場合、各カートリッジは各々に応じて画像形成装置本体に設けられた装着部に装着して使用されるが、カートリッジを他の色に対応するカートリッジと入れ違えて装着部に装着したり、一部のカートリッジを装着部に装着し忘れたりすると、所望のカラー画像を形成することができない。そこで、各カートリッジに非接触通信型のタグを装着し、各装着部近傍にはタグとの距離がそれぞれ異なるように装置本体側アンテナを設けることが提案されている(例えば、特許文献1参照)。この場合、タグからアンテナが受信した認証データと、その受信強度とに基づき、どのカートリッジがどの装着部に装着されているかを判断することが可能となる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−31403号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところが、特許文献1の装置では、各アンテナからタグに認証データを送信させるための要求信号を、次のようにアンテナ毎に順次出力している。すなわち、制御部は、1つのタグから認証データを受信してその適否を判断した後に、次のタグに対してアンテナを介して要求信号を出力している(例えば、公報の図4参照)。このため、全てのカートリッジに対して要求信号の出力及び認証データの受信が完了して、各カートリッジが各々に応じた装着部に適切に装着されているか否かが判断されるまでに長い時間を要した。そこで、本発明は、各カートリッジが各々に応じた装着部に適切に装着されているか否かを迅速に判断することのできる画像形成装置、及び、その画像形成装置に装着可能なカートリッジの提供を目的としてなされた。
【課題を解決するための手段】
【0006】
上記目的を達するためになされた本発明の画像形成装置は、色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、を備え、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴としている。
【0007】
このように構成された本発明の画像形成装置では、制御部は、各色に対応して設けられた装着部に装着された各カートリッジに要求信号を送信する。すると、各カートリッジに設けられた認証データ送信部は、その要求信号に応じて当該カートリッジに対応する認証データを送信し、その認証データを前記制御部が一定時間の間に受信する。
【0008】
ここで、前記共通の要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、当該認証データに対応するカートリッジが装着された装着部に応じて異なっている。このため、前記制御部は、どのタイミングでどのカートリッジに対応する認証データを受信したかに基づき、どの装着部にどのカートリッジが装着されているかを判断することができる。そこで、前記制御部は、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断する。
【0009】
このため、本発明の画像形成装置では、制御部は各カートリッジに要求信号を送信し、要求信号を送信してから一定期間の間に、全てのカートリッジの認証データを受信し、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することができる。従って、その判断を迅速に行うことができる。
【0010】
なお、前記応答時間を前記装着部に応じて異ならせる構成としては、種々の形態が考えられる。例えば、前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に、前記要求信号または前記認証データの伝達を遅らせる遅延部が設けられ、前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記応答時間が前記各装着部に応じて異なってもよい。
【0011】
この場合、前記制御部と前記装着部との間の、前記要求信号または認証データが伝達される前記経路の少なくとも一部に遅延部が設けられているので、その遅延部において前記要求信号または前記認証データの伝達が遅らされる。しかも、その遅延量は前記装着部毎に異なるので、前記応答時間を前記装着部に応じて異ならせることが容易に達成される。
【0012】
また、前記各装着部に順序が設定され、他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信することにより、前記応答時間が前記装着部に応じて異なってもよい。
【0013】
この場合、他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信する。このため、順位が上位の前記装着部に装着された前記カートリッジほど、そのカートリッジに対応する前記認証データが遅れて前記制御部に受信される。従って、この場合も、前記応答時間を前記装着部に応じて異ならせることが容易に達成される。また、この場合、各カートリッジから送信される認証データが切れ目なく送信することができるため、前記一定期間が、上述した遅延素子を用いる場合と比べて短くし易い。
【0014】
また、本発明の画像形成装置は、各色に対応して設けられ、その色の画像の形成に寄与する複数のカートリッジが個々に装着可能な複数の装着部と、前記カートリッジに前記要求信号を送信し、前記カートリッジから送信された認証データを受信する制御部と、を備え、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とするものであってもよい。また、本発明のカートリッジは、その画像形成装置に装着可能なカートリッジであって、前記要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部を備えることを特徴としている。
【0015】
このように構成された画像形成装置にこのカートリッジを装着することにより、前述した本発明の画像形成装置を構成することができる。従って、その場合、前述した本発明の画像形成装置と同様の作用・効果が生じる。
【図面の簡単な説明】
【0016】
【図1】第1実施形態の画像形成装置の構成を概略的に表すブロック図である。
【図2】その画像形成装置におけるデータ送受信を表すタイムチャートである。
【図3】その画像形成装置のASICの処理を表すフローチャートである。
【図4】その処理の一部を詳細に表すフローチャートである。
【図5】第2実施形態の画像形成装置の構成を概略的に表すブロック図である。
【図6】その画像形成装置におけるデータ送受信を表すタイムチャートである。
【図7】第3実施形態の画像形成装置の構成を概略的に表すブロック図である。
【図8】その画像形成装置のコネクタの構成を表す説明図である。
【図9】その画像形成装置の認証生成回路の処理を表すフローチャートである。
【図10】その画像形成装置におけるデータ送受信を表すタイムチャートである。
【図11】第4実施形態の認証生成回路の処理を表すフローチャートである。
【図12】その処理に対応した上記データ送受信を表すタイムチャートである。
【発明を実施するための形態】
【0017】
[第1実施形態の構成]
次に、本発明の実施形態を図面と共に説明する。図1は、本発明が適用された第1実施形態の画像形成装置1の構成を概略的に表すブロック図である。図1に示すように、画像形成装置1は、直接転写タンデム方式のカラーレーザプリンタであって、シアン(C),マゼンタ(M),イエロー(Y),ブラック(K)の各色に対応した4つのカートリッジ3C,3M,3Y,3Kを着脱自在に構成されている。なお、以下の説明において、色毎に区別する必要のある場合は各部の符号にC(シアン),M(マゼンタ),Y(イエロー),K(ブラック)の添え字を付し、区別する必要のない場合は添え字を省略する。また、これらのカートリッジ3は、感光体ドラム,帯電器,現像カートリッジ等を備えた一般的なプロセスカートリッジに、次のような認証生成回路31(認証データ送信部の一例)とNVRAM33とを備えたものである。
【0018】
すなわち、画像形成装置1は、4つのカートリッジ3C,3M,3Y,3Kが適切な位置に挿入(装着)されたときに、各カートリッジ3C,3M,3Y,3Kの認証生成回路31C,31M,31Y,31Kとそれぞれ電気的に接続される装着部の一例としてのコネクタ5C,5M,5Y,5Kを備えている。また、NVRAM33C,33M,33Y,33Kには各カートリッジ3C,3M,3Y,3Kの対応する色を表す認証データが記憶されている。そして、認証生成回路31は、要求信号reqをコネクタ5を介して受信したとき、当該カートリッジ3に対応する認証データをコネクタ5を介して送信する。
【0019】
また、画像形成装置1は、前述の要求信号reqをコネクタ5を介して各カートリッジ3に送信すると共に、各カートリッジ3C,3M,3Y,3Kからコネクタ5C,5M,5Y,5Kを介して送信されたデータdata(C),data(M),data(Y),data(K)を共通のポートを介して受信するASIC7(制御部の一例)を備えている。このASIC7は、CPU7A,ROM7B,RAM7Cを備えており、更に、画像形成装置1の図示省略した筐体表面に設けられた表示部8にも接続されている。
【0020】
また、コネクタ5KからASIC7に至るデータdata(K)の伝達経路には3つの遅延素子9(遅延部の一例)が、コネクタ5YからASIC7に至るデータdata(Y)の伝達経路には2つの遅延素子9が、コネクタ5MからASIC7に至るデータdata(M)の伝達経路には1つの遅延素子9が、それぞれ設けられている。そして、コネクタ5CからASIC7に至るデータdata(C)の伝達経路には遅延素子9は設けられていない。各遅延素子9は、各データdataの伝達を、それぞれ一定時間(例えば1ms)遅延させる。
【0021】
このため、各コネクタ5C,5M,5Y,5Kに各カートリッジ3C,3M,3Y,3Kが適切に挿入されている場合は、ASIC7から送信された要求信号reqに対して、認証データが次のようにASIC7に入力される。すなわち、図2(A)に示すように、各カートリッジ3には同時に要求信号reqが入力され、その要求信号reqの立ち下がりに同期して各認証生成回路31は認証データを送信する。コネクタ5CからASIC7に至るデータdata(C)の伝達経路には遅延素子9が設けられていないので、シアンに対応した認証データCは遅延されることなくdata(C)としてASIC7に入力される。これに対して、マゼンタ,イエロー,ブラックに対応した認証データM,Y,Kは、データdata(M),data(Y),data(K)として1:2:3の遅れ時間をもってASIC7に入力される。
【0022】
また、誤ってカートリッジ3M,カートリッジ3Yの挿入位置が入れ替わっている場合は、図2(B)に示すように、1つの遅延素子9に対応した遅れ時間のdata(M)としてイエローに対応した認証データYがASIC7に入力される。そして、2つの遅延素子9に対応した遅れ時間のdata(Y)としてマゼンタに対応した認証データMが、ASIC7に入力される。また、カートリッジ3Mが未挿入で、他のカートリッジ3C,3Y,3Kは適切に挿入されている場合は、図2(C)に示すように、1つの遅延素子9に対応した遅れ時間のdata(M)として入力されるデータがない。
【0023】
そこで、ASIC7は、次のような処理によってカートリッジ3の誤挿入,未挿入を検出している。
[第1実施形態の処理及び効果]
図3は、ASIC7においてCPU7AがROM7Bに記憶されたプログラムに基づいて実行する処理を表すフローチャートである。なお、この処理は、画像形成装置1の電源が投入されたとき、及び、その画像形成装置1の筐体に設けられたカートリッジ3交換用のカバー(図示省略)が閉じられたときに開始される。
【0024】
図3に示すように、この処理では、先ずS1(Sはステップを表す:以下同様)にて要求信号出力命令がなされ、各コネクタ5に向けて要求信号reqが出力される。続くS2では、前述のデータdataの受信処理が開始され、S3にてそのデータdataが受信されたか否かが判断される。データdataが受信されていない場合は(S3:N)、要求信号reqが出力されてから所定時間(一定期間の一例)が経過したか否かがS4にて判断され、所定時間が経過していない場合は(S4:N)、処理は前述のS3へ移行する。また、このS3,S4のループ処理中にデータdataが受信されると(S3:Y)、S5にてそのデータdataが受信時刻に対応付けて記憶され、処理はS4へ移行する。
【0025】
こうして、S3〜S5の処理が繰り返し実行される間に所定時間が経過すると(S4:Y)、処理はS6へ移行して受信処理が終了する。続くS10にて、カートリッジ3の番号nが0に設定される。ここで、番号nは、カートリッジ3Cに対して「1」が、カートリッジ3Mに対して「2」が、カートリッジ3Yに対して「3」が、カートリッジ3Kに対して「4」が、それぞれ対応付けられている。
【0026】
続くS11では、nが1つインクリメントされ、S12にて、番号nに対応するカートリッジ3(以下、カートリッジnともいう)に対応する認証データが第n時間内にデータdataとして受信されたか否かが判断される。なお、第n時間とは、要求信号reqの立ち下がりから遅延素子9の数0,1,2,3に対応する遅れ時間に応じて上記所定時間内に設定された時間で、各カートリッジ3が適切に挿入されている場合は、図2(A)に示すように、第1時間内に認証データCが、第2時間内に認証データMが、第3時間内に認証データYが、第4時間内に認証データKが、それぞれ受信される。すなわち、最初にS12へ移行したときは、番号「1」に対応するカートリッジ3Cの認証データCが第1時間内に受信されたか否かが判断される。
【0027】
カートリッジnの認証データが第n時間内に受信されている場合は(S12:Y)、S13にて、n=4であるか否かが判断され、n≠4の場合は(S13:N)、処理はS11へ移行する。そして、各カートリッジ3が適切に挿入されている場合は、S12で肯定判断が繰り返されてnが4まで順次インクリメントされ(S11)、S13にて肯定判断されて処理が一旦終了する。一方、カートリッジnの認証データが第n時間内に受信されていない場合は(S12:N)、S20にて、次のようなカートリッジnの誤挿入,未挿入判断処理が実行されて、処理は前述のS13へ移行する。
【0028】
図4は、このカートリッジnの誤挿入,未挿入判断処理を表すフローチャートである。図4に示すように、この処理では、先ず、S21にて、番号mが0に設定される。続くS22では、mが1つインクリメントされ、S23にて、mが4以下であるか否かが判断される。m≦4の場合は(S23:Y)、処理はS24へ移行してm=nであるか否かが判断され、m=nの場合は(S24:Y)、処理は前述のS22へ、m≠nの場合は(S24:N)、処理はS25へ移行する。
【0029】
S25では、カートリッジnの認証データが第m時間内に受信されているか否かが判断され、受信されていない場合は(S25:N)、処理は前述のS22へ移行する。一方、カートリッジnの認証データが第m時間内に受信されている場合は(S25:Y)、処理はS27へ移行し、カートリッジnはカートリッジmの位置に誤挿入されていることが表示部8に表示されて、処理は前述のS13(図3)へ移行する。
【0030】
また、カートリッジnの認証データが第m時間内に受信されていると判断されることなく(S25:N)、番号mが1から5までインクリメントされてしまった場合は(S23:N)、カートリッジnが画像形成装置1に挿入されておらず、そのカートリッジnに対応する認証データが全く受信されていない。そこで、その場合、処理はS28へ移行し、カートリッジnが未挿入であることが表示部8に表示されて、処理は前述のS13(図3)へ移行する。
【0031】
このように、本実施形態では、ASIC7は各コネクタ5C,5M,5Y,5Kへ、各カートリッジ3C,3M,3Y,3Kに対して共通の要求信号reqを送信して所定時間の間に各カートリッジ3の認証データを異なるタイミングで受信する(S1〜S4)。各カートリッジ3の認証データを各カートリッジ3の受信すべき時間内にできたかどうかによって、各カートリッジ3が適切に装着されているか否かを判断することができる。従って、その判断を迅速に行うことができる。
【0032】
[第2実施形態]
次に、図5は、第2実施形態の画像形成装置51の構成を概略的に表すブロック図である。なお、この画像形成装置51は、遅延素子9の配置が画像形成装置1と異なるだけであるので、画像形成装置1と共通の構成については図1で使用した符号を使用して構成の詳細な説明を省略する。
【0033】
図5に示すように、この画像形成装置51では、各コネクタ5からASIC7に至るデータdataの伝達経路には、どの伝達経路にも遅延素子9が設けられていない。代わりに、ASIC7からコネクタ5Kに至る要求信号reqの伝達経路には3つの遅延素子9が、ASIC7からコネクタ5Yに至る要求信号reqの伝達経路には2つの遅延素子9が、ASIC7からコネクタ5Mに至る要求信号reqの伝達経路には1つの遅延素子9が、それぞれ設けられている。ASIC7からコネクタ5Cに至る要求信号reqの伝達経路には遅延素子9が設けられていない。このため、本実施形態でも、第1実施形態と同様の処理により同様の効果が得られる。
【0034】
すなわち、図6(A)に示すように、コネクタ5Cには要求信号reqがそのまま入力されるが、コネクタ5Mには要求信号reqが遅延素子9の1つ分遅れた要求信号reqMとして、コネクタ5Yには要求信号reqが遅延素子9の2つ分遅れた要求信号reqYとして、コネクタ5Kには要求信号reqが遅延素子9の3つ分遅れた要求信号reqKとして、それぞれ入力される。このため、各カートリッジ3が適切に挿入されている場合、図2(A)の場合と同様に、認証データM,Y,Kが、データdata(M),data(Y),data(K)として1:2:3の遅れ時間をもってASIC7に入力される。
【0035】
また、誤ってカートリッジ3M,カートリッジ3Yの挿入位置が入れ替わっている場合は、図2(B)の場合と同様に、認証データY,M,Kが、データdata(M),data(Y),data(K)として1:2:3の遅れ時間をもってASIC7に入力される。従って、本実施形態でも、ASIC7は第1実施形態と同様の処理を実行し、その処理によって第1実施形態と同様の効果が生じる。
【0036】
[第3実施形態]
次に、図7は、第3実施形態の画像形成装置61の構成を概略的に表すブロック図である。なお、この画像形成装置61は、遅延素子9を用いず、次のようなコネクタ65を用いると共にその間の結線を変更した点において画像形成装置1と異なる。本実施形態でも、画像形成装置1と共通の構成については、図1で使用した符号を使用して構成の詳細な説明を省略する。
【0037】
図7に示すように、本実施形態では、コネクタ65Cがコネクタ65Mに、コネクタ65Mがコネクタ65Yに、コネクタ65Yがコネクタ65Kに、順次接続されている。なお、以下の説明において、コネクタ65Cからコネクタ65Mへ送られるデータをdataCM、コネクタ65Mからコネクタ65Yへ送られるデータをdataMY、コネクタ65Yからコネクタ65Kへ送られるデータをdataYKと呼び、コネクタ65KからASIC7に送られるデータを単にdataと呼ぶ場合がある。
【0038】
図8は、コネクタ65Mの構成を表す説明図である。なお、他のコネクタ65C,65Y,65Kも同様に構成されている。図8に示すように、コネクタ65MはASIC7側(カートリッジ3とは反対側)に3つの端子65P,65Q,65Rを備えており、カートリッジ3が装着される側に3つの端子65S,65T,65Uを備えている。端子65Pは、端子65Sに常時接続されているが、図8(A)に示すように、端子65Q,65Rは、カートリッジ3が装着されていない状態では図示省略した遅延素子を介して互いに接続されている。そして、いずれかのカートリッジ3がコネクタ65Mに接続されると、図8(B)に示すように、そのカートリッジ3が機械式のスイッチSWを押し込むことにより、端子65Qは端子65Tに、端子65Rは65Uに、それぞれ接続される。
【0039】
いずれのコネクタ65も、端子65PにはASIC7からの要求信号reqが入力可能に構成されている。また、端子65Qはそのコネクタ65よりも1つ上位のコネクタ65(コネクタ65Mであればコネクタ65C)の端子65Rに、端子65Rはそのコネクタ65よりも1つ下位のコネクタ65(コネクタ65Mであればコネクタ65Y)の端子65Qに、それぞれ接続されている。ただし、順序が最上位のコネクタ65Cの端子65Pはアース電極に、順序が最下位のコネクタ65Kの端子65RはASIC7に、それぞれ接続されている(図7参照)。
【0040】
このため、例えば、コネクタ65Mにいずれかのカートリッジ3が装着された場合は、そのカートリッジ3の認証生成回路31に、前述の要求信号reqと1つ上位のコネクタ65CからのデータdataCMとが入力される。また、認証生成回路31から出力されたデータは1つ下位のコネクタ65YへデータdataMYとして送られる。更に、コネクタ65Mにカートリッジ3が装着されていない場合は、コネクタ65CからのデータdataCMが図示省略した遅延素子によって一定の遅れ時間でデータdataMYとしてコネクタ65Yへ送られる。
【0041】
次に、図9は、各カートリッジ3(カートリッジn)の認証生成回路31で上記遅れ時間と同じ所定時間毎に繰り返し実行される処理を表すフローチャートである。なお、この処理は、認証生成回路31をCPU,ROM,RAM等を備えたマイクロコンピュータとして構成することによりソフトウェアによって実現されてもよく、認証生成回路31を構成する論理回路等からなるハードウェアによって実現されてもよい。
【0042】
図9に示すように、この処理では、先ず、S61にて、要求信号reqが受信されたか否かが判断され、受信されていない場合は(S61:N)、処理はS62へ移行する。S62では、認証データが受信されたか否かが判断され、認証データも受信されていない場合は(S62:N)、処理は一旦終了する。一方、要求信号reqが受信された場合は(S61:Y)、S63にて、当該カートリッジ3(カートリッジn)の認証データが送信されて一旦処理が終了する。また、認証データが受信された場合は(S62:Y)、S64にて、その受信された認証データが送信されて一旦処理が終了する。
【0043】
図10は、本実施形態におけるデータの送受信を表すタイムチャートであり、図10(A)は、カートリッジ3C,3M,3Y,3Kが適切に挿入されている場合を表している。図10(A)に示すように、この場合、要求信号reqの立ち下がりに同期して各カートリッジ3C,3M,3Y,3Kは自身の認証データC,M,Y,KをdataCM,dataMY,dataYK,dataとして送信する(S63)。そして、図9の処理の次の実行タイミングでは、1つ上位のコネクタ65から送られた認証データが1つ下位のコネクタ65またはASICに送られ、図9の処理が実行される毎にその処理が繰り返される(S64)。そして、ASIC7へはデータdataとして、認証データがK,Y,M,Cの順に入力される。
【0044】
本実施形態においては、第1実施形態及び第2実施形態と異なり、遅延素子9を用いてASIC7が各カートリッジ3の認証データを受信するタイミングが異なるように構成されていない。各カートリッジ3の認証生成回路31は、要求信号reqを受信すれば、該当するカートリッジ3の認証データを送信し、上位のカートリッジ3から認証データを受信すれば、その認証データを送信する構成となっている。そのため、本実施形態の構成は、各カートリッジ3から送信される認証データが切れ目なく送信することができる。故に、本実施形態は、第1実施形態及び第2実施形態の遅延素子9を用いる構成より、所定時間(図3のS1〜S4)を短くし易い。
【0045】
また、誤ってカートリッジ3M,カートリッジ3Yの挿入位置が入れ替わっている場合は、ASIC7へはデータdataとして、認証データがK,M,Y,Cの順に入力される。また、カートリッジ3Mが未挿入で、他のカートリッジ3C,3Y,3Kは適切に挿入されている場合は、図10(C)に示すように、図9の処理の3回目の実行タイミングでdataとして入力されるはずの認証データMが欠落する。このため、本実施形態では、カートリッジnと第n時間との対応関係が逆になるものの図3,図4と同様の処理をASIC7が実行することによって、上記各実施形態と同様に、各カートリッジ3が適切に装着されているか否かを迅速に判断することができる。
【0046】
[第4実施形態]
図11は、第4実施形態の認証生成回路31の処理を表すフローチャートである。なお、本実施形態は、認証生成回路31の処理を図11のように変更した点と、ASIC7から要求信号reqが上記所定時間毎に4回出力される点とにおいて、第3実施形態と異なっている。
【0047】
すなわち、本実施形態における認証生成回路31の処理では、図11に示すように、先ず、S71にて、要求信号reqが受信されるまで待機がなされる(S71:N)。要求信号reqが受信されると(S71:Y)、処理はS72へ移行し、初期値が1に設定されるカウンタIの値が1であるか否かが判断される。I=1の場合は(S72:Y)、S73にて当該カートリッジ3の認証データが送信され、続くS74にて、カウンタIの値が1つインクリメントされる。更に続くS75では、I=5であるか否かが判断され、I≠5の場合は(S75:N)、一旦処理が終了する。
【0048】
一方、I≠1の場合は(S72:N)、処理はS77へ移行し、認証データが受信されたか否かが判断される。認証データが受信された場合は(S77:Y)、S78にてその認証データが送信されて、処理は前述のS74へ移行し、認証データが受信されていない場合は(S77:N)、処理はそのまま前述のS74へ移行する。また、S74にてカウンタIがインクリメントされた後、S75にてI=5であると判断された場合は、S79にてカウンタIの値が1にリセットされて、処理が終了する。
【0049】
図12(A)は、本実施形態においてカートリッジ3C,3M,3Y,3Kが適切に挿入されている場合のデータの送受信を表すタイムチャートであり、図12(B)は、カートリッジ3Y,3Mが入れ替わっている場合のタイムチャートである。本実施形態では、最初の要求信号reqの立ち下がりに同期して各認証データが送信され(S73)、2回目以降の要求信号reqの立ち下がりに同期して上位の認証データが下位に送信される。このため、本実施形態でも、第3実施形態と同様に、各カートリッジ3が適切に装着されているか否かを迅速に判断することができる。また、本実施形態では、ASIC7から要求信号reqが4回所定間隔で出力され、その要求信号reqに同期して認証データの送信がなされるので、要求信号reqがクロックのように作用して処理が一層正確に実行できる。
【0050】
[他の実施形態]
また、本発明は上記実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、本発明におけるカートリッジは、インクジェットプリンタで使用されるインクカートリッジであってもよい。
【0051】
また、上記各実施形態では、第n時間内にカートリッジnの認証データを受信したか否かを判断しているが、認証データC〜Kが所定の順序で4つ全て受信されたか否かのみを判断してもよい。この場合、一部のカートリッジ3が未挿入で挿入されているカートリッジ3の一部が誤った位置に挿入されていることを一度に報知できない場合があるが、一部のカートリッジ3が未挿入であることを報知して全てのカートリッジ3が挿入された後に、改めて一部のカートリッジ3の挿入位置が入れ替わっていることを報知することができる。
【0052】
また、各カートリッジ3が各々に応じたコネクタ5に挿入されているか否かを判断する方法も、上記以外にも種々考えられる。例えば、各コネクタ5に設けられた記憶媒体またはバーコードから各カートリッジ3の認証生成回路31が各コネクタ5に割り当てられた遅延時間を読み取り、各認証生成回路31は要求信号reqの立ち下がりから上記読み取った遅延時間だけ遅れて認証データを送信してもよい。このような構成は、ASIC7と認証生成回路31とが無線で要求信号req及び認証データC〜Kの送受信をする場合にも適用することができる。また、要求信号reqは、上位のコネクタ65から下位のコネクタ65へ順次転送されてもよい。
【符号の説明】
【0053】
1,51,61…画像形成装置 3…カートリッジ 5,65…コネクタ
7…ASIC 9…遅延素子 31…認証生成回路
【技術分野】
【0001】
本発明は、画像の形成に寄与するカートリッジを色毎に複数備えた画像形成装置に関し、詳しくは、各カートリッジが適切に装着されているか否かを判断可能な画像形成装置、及び、その画像形成装置に装着可能なカートリッジに関する。
【背景技術】
【0002】
従来より、感光体ドラムに静電潜像を形成し、その静電潜像にトナーを付着させて用紙等に転写することにより画像を形成する画像形成装置が知られている。また、この種の画像形成装置では、前記感光体ドラム等を備えたカートリッジをシアン(C),マゼンタ(M),イエロー(Y),ブラック(K)の各色毎に備え、各カートリッジから各色のトナーを順次用紙等に転写することによってカラー画像を形成することも考えられている。
【0003】
この場合、各カートリッジは各々に応じて画像形成装置本体に設けられた装着部に装着して使用されるが、カートリッジを他の色に対応するカートリッジと入れ違えて装着部に装着したり、一部のカートリッジを装着部に装着し忘れたりすると、所望のカラー画像を形成することができない。そこで、各カートリッジに非接触通信型のタグを装着し、各装着部近傍にはタグとの距離がそれぞれ異なるように装置本体側アンテナを設けることが提案されている(例えば、特許文献1参照)。この場合、タグからアンテナが受信した認証データと、その受信強度とに基づき、どのカートリッジがどの装着部に装着されているかを判断することが可能となる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−31403号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところが、特許文献1の装置では、各アンテナからタグに認証データを送信させるための要求信号を、次のようにアンテナ毎に順次出力している。すなわち、制御部は、1つのタグから認証データを受信してその適否を判断した後に、次のタグに対してアンテナを介して要求信号を出力している(例えば、公報の図4参照)。このため、全てのカートリッジに対して要求信号の出力及び認証データの受信が完了して、各カートリッジが各々に応じた装着部に適切に装着されているか否かが判断されるまでに長い時間を要した。そこで、本発明は、各カートリッジが各々に応じた装着部に適切に装着されているか否かを迅速に判断することのできる画像形成装置、及び、その画像形成装置に装着可能なカートリッジの提供を目的としてなされた。
【課題を解決するための手段】
【0006】
上記目的を達するためになされた本発明の画像形成装置は、色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、を備え、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴としている。
【0007】
このように構成された本発明の画像形成装置では、制御部は、各色に対応して設けられた装着部に装着された各カートリッジに要求信号を送信する。すると、各カートリッジに設けられた認証データ送信部は、その要求信号に応じて当該カートリッジに対応する認証データを送信し、その認証データを前記制御部が一定時間の間に受信する。
【0008】
ここで、前記共通の要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、当該認証データに対応するカートリッジが装着された装着部に応じて異なっている。このため、前記制御部は、どのタイミングでどのカートリッジに対応する認証データを受信したかに基づき、どの装着部にどのカートリッジが装着されているかを判断することができる。そこで、前記制御部は、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断する。
【0009】
このため、本発明の画像形成装置では、制御部は各カートリッジに要求信号を送信し、要求信号を送信してから一定期間の間に、全てのカートリッジの認証データを受信し、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することができる。従って、その判断を迅速に行うことができる。
【0010】
なお、前記応答時間を前記装着部に応じて異ならせる構成としては、種々の形態が考えられる。例えば、前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に、前記要求信号または前記認証データの伝達を遅らせる遅延部が設けられ、前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記応答時間が前記各装着部に応じて異なってもよい。
【0011】
この場合、前記制御部と前記装着部との間の、前記要求信号または認証データが伝達される前記経路の少なくとも一部に遅延部が設けられているので、その遅延部において前記要求信号または前記認証データの伝達が遅らされる。しかも、その遅延量は前記装着部毎に異なるので、前記応答時間を前記装着部に応じて異ならせることが容易に達成される。
【0012】
また、前記各装着部に順序が設定され、他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信することにより、前記応答時間が前記装着部に応じて異なってもよい。
【0013】
この場合、他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信する。このため、順位が上位の前記装着部に装着された前記カートリッジほど、そのカートリッジに対応する前記認証データが遅れて前記制御部に受信される。従って、この場合も、前記応答時間を前記装着部に応じて異ならせることが容易に達成される。また、この場合、各カートリッジから送信される認証データが切れ目なく送信することができるため、前記一定期間が、上述した遅延素子を用いる場合と比べて短くし易い。
【0014】
また、本発明の画像形成装置は、各色に対応して設けられ、その色の画像の形成に寄与する複数のカートリッジが個々に装着可能な複数の装着部と、前記カートリッジに前記要求信号を送信し、前記カートリッジから送信された認証データを受信する制御部と、を備え、前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とするものであってもよい。また、本発明のカートリッジは、その画像形成装置に装着可能なカートリッジであって、前記要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部を備えることを特徴としている。
【0015】
このように構成された画像形成装置にこのカートリッジを装着することにより、前述した本発明の画像形成装置を構成することができる。従って、その場合、前述した本発明の画像形成装置と同様の作用・効果が生じる。
【図面の簡単な説明】
【0016】
【図1】第1実施形態の画像形成装置の構成を概略的に表すブロック図である。
【図2】その画像形成装置におけるデータ送受信を表すタイムチャートである。
【図3】その画像形成装置のASICの処理を表すフローチャートである。
【図4】その処理の一部を詳細に表すフローチャートである。
【図5】第2実施形態の画像形成装置の構成を概略的に表すブロック図である。
【図6】その画像形成装置におけるデータ送受信を表すタイムチャートである。
【図7】第3実施形態の画像形成装置の構成を概略的に表すブロック図である。
【図8】その画像形成装置のコネクタの構成を表す説明図である。
【図9】その画像形成装置の認証生成回路の処理を表すフローチャートである。
【図10】その画像形成装置におけるデータ送受信を表すタイムチャートである。
【図11】第4実施形態の認証生成回路の処理を表すフローチャートである。
【図12】その処理に対応した上記データ送受信を表すタイムチャートである。
【発明を実施するための形態】
【0017】
[第1実施形態の構成]
次に、本発明の実施形態を図面と共に説明する。図1は、本発明が適用された第1実施形態の画像形成装置1の構成を概略的に表すブロック図である。図1に示すように、画像形成装置1は、直接転写タンデム方式のカラーレーザプリンタであって、シアン(C),マゼンタ(M),イエロー(Y),ブラック(K)の各色に対応した4つのカートリッジ3C,3M,3Y,3Kを着脱自在に構成されている。なお、以下の説明において、色毎に区別する必要のある場合は各部の符号にC(シアン),M(マゼンタ),Y(イエロー),K(ブラック)の添え字を付し、区別する必要のない場合は添え字を省略する。また、これらのカートリッジ3は、感光体ドラム,帯電器,現像カートリッジ等を備えた一般的なプロセスカートリッジに、次のような認証生成回路31(認証データ送信部の一例)とNVRAM33とを備えたものである。
【0018】
すなわち、画像形成装置1は、4つのカートリッジ3C,3M,3Y,3Kが適切な位置に挿入(装着)されたときに、各カートリッジ3C,3M,3Y,3Kの認証生成回路31C,31M,31Y,31Kとそれぞれ電気的に接続される装着部の一例としてのコネクタ5C,5M,5Y,5Kを備えている。また、NVRAM33C,33M,33Y,33Kには各カートリッジ3C,3M,3Y,3Kの対応する色を表す認証データが記憶されている。そして、認証生成回路31は、要求信号reqをコネクタ5を介して受信したとき、当該カートリッジ3に対応する認証データをコネクタ5を介して送信する。
【0019】
また、画像形成装置1は、前述の要求信号reqをコネクタ5を介して各カートリッジ3に送信すると共に、各カートリッジ3C,3M,3Y,3Kからコネクタ5C,5M,5Y,5Kを介して送信されたデータdata(C),data(M),data(Y),data(K)を共通のポートを介して受信するASIC7(制御部の一例)を備えている。このASIC7は、CPU7A,ROM7B,RAM7Cを備えており、更に、画像形成装置1の図示省略した筐体表面に設けられた表示部8にも接続されている。
【0020】
また、コネクタ5KからASIC7に至るデータdata(K)の伝達経路には3つの遅延素子9(遅延部の一例)が、コネクタ5YからASIC7に至るデータdata(Y)の伝達経路には2つの遅延素子9が、コネクタ5MからASIC7に至るデータdata(M)の伝達経路には1つの遅延素子9が、それぞれ設けられている。そして、コネクタ5CからASIC7に至るデータdata(C)の伝達経路には遅延素子9は設けられていない。各遅延素子9は、各データdataの伝達を、それぞれ一定時間(例えば1ms)遅延させる。
【0021】
このため、各コネクタ5C,5M,5Y,5Kに各カートリッジ3C,3M,3Y,3Kが適切に挿入されている場合は、ASIC7から送信された要求信号reqに対して、認証データが次のようにASIC7に入力される。すなわち、図2(A)に示すように、各カートリッジ3には同時に要求信号reqが入力され、その要求信号reqの立ち下がりに同期して各認証生成回路31は認証データを送信する。コネクタ5CからASIC7に至るデータdata(C)の伝達経路には遅延素子9が設けられていないので、シアンに対応した認証データCは遅延されることなくdata(C)としてASIC7に入力される。これに対して、マゼンタ,イエロー,ブラックに対応した認証データM,Y,Kは、データdata(M),data(Y),data(K)として1:2:3の遅れ時間をもってASIC7に入力される。
【0022】
また、誤ってカートリッジ3M,カートリッジ3Yの挿入位置が入れ替わっている場合は、図2(B)に示すように、1つの遅延素子9に対応した遅れ時間のdata(M)としてイエローに対応した認証データYがASIC7に入力される。そして、2つの遅延素子9に対応した遅れ時間のdata(Y)としてマゼンタに対応した認証データMが、ASIC7に入力される。また、カートリッジ3Mが未挿入で、他のカートリッジ3C,3Y,3Kは適切に挿入されている場合は、図2(C)に示すように、1つの遅延素子9に対応した遅れ時間のdata(M)として入力されるデータがない。
【0023】
そこで、ASIC7は、次のような処理によってカートリッジ3の誤挿入,未挿入を検出している。
[第1実施形態の処理及び効果]
図3は、ASIC7においてCPU7AがROM7Bに記憶されたプログラムに基づいて実行する処理を表すフローチャートである。なお、この処理は、画像形成装置1の電源が投入されたとき、及び、その画像形成装置1の筐体に設けられたカートリッジ3交換用のカバー(図示省略)が閉じられたときに開始される。
【0024】
図3に示すように、この処理では、先ずS1(Sはステップを表す:以下同様)にて要求信号出力命令がなされ、各コネクタ5に向けて要求信号reqが出力される。続くS2では、前述のデータdataの受信処理が開始され、S3にてそのデータdataが受信されたか否かが判断される。データdataが受信されていない場合は(S3:N)、要求信号reqが出力されてから所定時間(一定期間の一例)が経過したか否かがS4にて判断され、所定時間が経過していない場合は(S4:N)、処理は前述のS3へ移行する。また、このS3,S4のループ処理中にデータdataが受信されると(S3:Y)、S5にてそのデータdataが受信時刻に対応付けて記憶され、処理はS4へ移行する。
【0025】
こうして、S3〜S5の処理が繰り返し実行される間に所定時間が経過すると(S4:Y)、処理はS6へ移行して受信処理が終了する。続くS10にて、カートリッジ3の番号nが0に設定される。ここで、番号nは、カートリッジ3Cに対して「1」が、カートリッジ3Mに対して「2」が、カートリッジ3Yに対して「3」が、カートリッジ3Kに対して「4」が、それぞれ対応付けられている。
【0026】
続くS11では、nが1つインクリメントされ、S12にて、番号nに対応するカートリッジ3(以下、カートリッジnともいう)に対応する認証データが第n時間内にデータdataとして受信されたか否かが判断される。なお、第n時間とは、要求信号reqの立ち下がりから遅延素子9の数0,1,2,3に対応する遅れ時間に応じて上記所定時間内に設定された時間で、各カートリッジ3が適切に挿入されている場合は、図2(A)に示すように、第1時間内に認証データCが、第2時間内に認証データMが、第3時間内に認証データYが、第4時間内に認証データKが、それぞれ受信される。すなわち、最初にS12へ移行したときは、番号「1」に対応するカートリッジ3Cの認証データCが第1時間内に受信されたか否かが判断される。
【0027】
カートリッジnの認証データが第n時間内に受信されている場合は(S12:Y)、S13にて、n=4であるか否かが判断され、n≠4の場合は(S13:N)、処理はS11へ移行する。そして、各カートリッジ3が適切に挿入されている場合は、S12で肯定判断が繰り返されてnが4まで順次インクリメントされ(S11)、S13にて肯定判断されて処理が一旦終了する。一方、カートリッジnの認証データが第n時間内に受信されていない場合は(S12:N)、S20にて、次のようなカートリッジnの誤挿入,未挿入判断処理が実行されて、処理は前述のS13へ移行する。
【0028】
図4は、このカートリッジnの誤挿入,未挿入判断処理を表すフローチャートである。図4に示すように、この処理では、先ず、S21にて、番号mが0に設定される。続くS22では、mが1つインクリメントされ、S23にて、mが4以下であるか否かが判断される。m≦4の場合は(S23:Y)、処理はS24へ移行してm=nであるか否かが判断され、m=nの場合は(S24:Y)、処理は前述のS22へ、m≠nの場合は(S24:N)、処理はS25へ移行する。
【0029】
S25では、カートリッジnの認証データが第m時間内に受信されているか否かが判断され、受信されていない場合は(S25:N)、処理は前述のS22へ移行する。一方、カートリッジnの認証データが第m時間内に受信されている場合は(S25:Y)、処理はS27へ移行し、カートリッジnはカートリッジmの位置に誤挿入されていることが表示部8に表示されて、処理は前述のS13(図3)へ移行する。
【0030】
また、カートリッジnの認証データが第m時間内に受信されていると判断されることなく(S25:N)、番号mが1から5までインクリメントされてしまった場合は(S23:N)、カートリッジnが画像形成装置1に挿入されておらず、そのカートリッジnに対応する認証データが全く受信されていない。そこで、その場合、処理はS28へ移行し、カートリッジnが未挿入であることが表示部8に表示されて、処理は前述のS13(図3)へ移行する。
【0031】
このように、本実施形態では、ASIC7は各コネクタ5C,5M,5Y,5Kへ、各カートリッジ3C,3M,3Y,3Kに対して共通の要求信号reqを送信して所定時間の間に各カートリッジ3の認証データを異なるタイミングで受信する(S1〜S4)。各カートリッジ3の認証データを各カートリッジ3の受信すべき時間内にできたかどうかによって、各カートリッジ3が適切に装着されているか否かを判断することができる。従って、その判断を迅速に行うことができる。
【0032】
[第2実施形態]
次に、図5は、第2実施形態の画像形成装置51の構成を概略的に表すブロック図である。なお、この画像形成装置51は、遅延素子9の配置が画像形成装置1と異なるだけであるので、画像形成装置1と共通の構成については図1で使用した符号を使用して構成の詳細な説明を省略する。
【0033】
図5に示すように、この画像形成装置51では、各コネクタ5からASIC7に至るデータdataの伝達経路には、どの伝達経路にも遅延素子9が設けられていない。代わりに、ASIC7からコネクタ5Kに至る要求信号reqの伝達経路には3つの遅延素子9が、ASIC7からコネクタ5Yに至る要求信号reqの伝達経路には2つの遅延素子9が、ASIC7からコネクタ5Mに至る要求信号reqの伝達経路には1つの遅延素子9が、それぞれ設けられている。ASIC7からコネクタ5Cに至る要求信号reqの伝達経路には遅延素子9が設けられていない。このため、本実施形態でも、第1実施形態と同様の処理により同様の効果が得られる。
【0034】
すなわち、図6(A)に示すように、コネクタ5Cには要求信号reqがそのまま入力されるが、コネクタ5Mには要求信号reqが遅延素子9の1つ分遅れた要求信号reqMとして、コネクタ5Yには要求信号reqが遅延素子9の2つ分遅れた要求信号reqYとして、コネクタ5Kには要求信号reqが遅延素子9の3つ分遅れた要求信号reqKとして、それぞれ入力される。このため、各カートリッジ3が適切に挿入されている場合、図2(A)の場合と同様に、認証データM,Y,Kが、データdata(M),data(Y),data(K)として1:2:3の遅れ時間をもってASIC7に入力される。
【0035】
また、誤ってカートリッジ3M,カートリッジ3Yの挿入位置が入れ替わっている場合は、図2(B)の場合と同様に、認証データY,M,Kが、データdata(M),data(Y),data(K)として1:2:3の遅れ時間をもってASIC7に入力される。従って、本実施形態でも、ASIC7は第1実施形態と同様の処理を実行し、その処理によって第1実施形態と同様の効果が生じる。
【0036】
[第3実施形態]
次に、図7は、第3実施形態の画像形成装置61の構成を概略的に表すブロック図である。なお、この画像形成装置61は、遅延素子9を用いず、次のようなコネクタ65を用いると共にその間の結線を変更した点において画像形成装置1と異なる。本実施形態でも、画像形成装置1と共通の構成については、図1で使用した符号を使用して構成の詳細な説明を省略する。
【0037】
図7に示すように、本実施形態では、コネクタ65Cがコネクタ65Mに、コネクタ65Mがコネクタ65Yに、コネクタ65Yがコネクタ65Kに、順次接続されている。なお、以下の説明において、コネクタ65Cからコネクタ65Mへ送られるデータをdataCM、コネクタ65Mからコネクタ65Yへ送られるデータをdataMY、コネクタ65Yからコネクタ65Kへ送られるデータをdataYKと呼び、コネクタ65KからASIC7に送られるデータを単にdataと呼ぶ場合がある。
【0038】
図8は、コネクタ65Mの構成を表す説明図である。なお、他のコネクタ65C,65Y,65Kも同様に構成されている。図8に示すように、コネクタ65MはASIC7側(カートリッジ3とは反対側)に3つの端子65P,65Q,65Rを備えており、カートリッジ3が装着される側に3つの端子65S,65T,65Uを備えている。端子65Pは、端子65Sに常時接続されているが、図8(A)に示すように、端子65Q,65Rは、カートリッジ3が装着されていない状態では図示省略した遅延素子を介して互いに接続されている。そして、いずれかのカートリッジ3がコネクタ65Mに接続されると、図8(B)に示すように、そのカートリッジ3が機械式のスイッチSWを押し込むことにより、端子65Qは端子65Tに、端子65Rは65Uに、それぞれ接続される。
【0039】
いずれのコネクタ65も、端子65PにはASIC7からの要求信号reqが入力可能に構成されている。また、端子65Qはそのコネクタ65よりも1つ上位のコネクタ65(コネクタ65Mであればコネクタ65C)の端子65Rに、端子65Rはそのコネクタ65よりも1つ下位のコネクタ65(コネクタ65Mであればコネクタ65Y)の端子65Qに、それぞれ接続されている。ただし、順序が最上位のコネクタ65Cの端子65Pはアース電極に、順序が最下位のコネクタ65Kの端子65RはASIC7に、それぞれ接続されている(図7参照)。
【0040】
このため、例えば、コネクタ65Mにいずれかのカートリッジ3が装着された場合は、そのカートリッジ3の認証生成回路31に、前述の要求信号reqと1つ上位のコネクタ65CからのデータdataCMとが入力される。また、認証生成回路31から出力されたデータは1つ下位のコネクタ65YへデータdataMYとして送られる。更に、コネクタ65Mにカートリッジ3が装着されていない場合は、コネクタ65CからのデータdataCMが図示省略した遅延素子によって一定の遅れ時間でデータdataMYとしてコネクタ65Yへ送られる。
【0041】
次に、図9は、各カートリッジ3(カートリッジn)の認証生成回路31で上記遅れ時間と同じ所定時間毎に繰り返し実行される処理を表すフローチャートである。なお、この処理は、認証生成回路31をCPU,ROM,RAM等を備えたマイクロコンピュータとして構成することによりソフトウェアによって実現されてもよく、認証生成回路31を構成する論理回路等からなるハードウェアによって実現されてもよい。
【0042】
図9に示すように、この処理では、先ず、S61にて、要求信号reqが受信されたか否かが判断され、受信されていない場合は(S61:N)、処理はS62へ移行する。S62では、認証データが受信されたか否かが判断され、認証データも受信されていない場合は(S62:N)、処理は一旦終了する。一方、要求信号reqが受信された場合は(S61:Y)、S63にて、当該カートリッジ3(カートリッジn)の認証データが送信されて一旦処理が終了する。また、認証データが受信された場合は(S62:Y)、S64にて、その受信された認証データが送信されて一旦処理が終了する。
【0043】
図10は、本実施形態におけるデータの送受信を表すタイムチャートであり、図10(A)は、カートリッジ3C,3M,3Y,3Kが適切に挿入されている場合を表している。図10(A)に示すように、この場合、要求信号reqの立ち下がりに同期して各カートリッジ3C,3M,3Y,3Kは自身の認証データC,M,Y,KをdataCM,dataMY,dataYK,dataとして送信する(S63)。そして、図9の処理の次の実行タイミングでは、1つ上位のコネクタ65から送られた認証データが1つ下位のコネクタ65またはASICに送られ、図9の処理が実行される毎にその処理が繰り返される(S64)。そして、ASIC7へはデータdataとして、認証データがK,Y,M,Cの順に入力される。
【0044】
本実施形態においては、第1実施形態及び第2実施形態と異なり、遅延素子9を用いてASIC7が各カートリッジ3の認証データを受信するタイミングが異なるように構成されていない。各カートリッジ3の認証生成回路31は、要求信号reqを受信すれば、該当するカートリッジ3の認証データを送信し、上位のカートリッジ3から認証データを受信すれば、その認証データを送信する構成となっている。そのため、本実施形態の構成は、各カートリッジ3から送信される認証データが切れ目なく送信することができる。故に、本実施形態は、第1実施形態及び第2実施形態の遅延素子9を用いる構成より、所定時間(図3のS1〜S4)を短くし易い。
【0045】
また、誤ってカートリッジ3M,カートリッジ3Yの挿入位置が入れ替わっている場合は、ASIC7へはデータdataとして、認証データがK,M,Y,Cの順に入力される。また、カートリッジ3Mが未挿入で、他のカートリッジ3C,3Y,3Kは適切に挿入されている場合は、図10(C)に示すように、図9の処理の3回目の実行タイミングでdataとして入力されるはずの認証データMが欠落する。このため、本実施形態では、カートリッジnと第n時間との対応関係が逆になるものの図3,図4と同様の処理をASIC7が実行することによって、上記各実施形態と同様に、各カートリッジ3が適切に装着されているか否かを迅速に判断することができる。
【0046】
[第4実施形態]
図11は、第4実施形態の認証生成回路31の処理を表すフローチャートである。なお、本実施形態は、認証生成回路31の処理を図11のように変更した点と、ASIC7から要求信号reqが上記所定時間毎に4回出力される点とにおいて、第3実施形態と異なっている。
【0047】
すなわち、本実施形態における認証生成回路31の処理では、図11に示すように、先ず、S71にて、要求信号reqが受信されるまで待機がなされる(S71:N)。要求信号reqが受信されると(S71:Y)、処理はS72へ移行し、初期値が1に設定されるカウンタIの値が1であるか否かが判断される。I=1の場合は(S72:Y)、S73にて当該カートリッジ3の認証データが送信され、続くS74にて、カウンタIの値が1つインクリメントされる。更に続くS75では、I=5であるか否かが判断され、I≠5の場合は(S75:N)、一旦処理が終了する。
【0048】
一方、I≠1の場合は(S72:N)、処理はS77へ移行し、認証データが受信されたか否かが判断される。認証データが受信された場合は(S77:Y)、S78にてその認証データが送信されて、処理は前述のS74へ移行し、認証データが受信されていない場合は(S77:N)、処理はそのまま前述のS74へ移行する。また、S74にてカウンタIがインクリメントされた後、S75にてI=5であると判断された場合は、S79にてカウンタIの値が1にリセットされて、処理が終了する。
【0049】
図12(A)は、本実施形態においてカートリッジ3C,3M,3Y,3Kが適切に挿入されている場合のデータの送受信を表すタイムチャートであり、図12(B)は、カートリッジ3Y,3Mが入れ替わっている場合のタイムチャートである。本実施形態では、最初の要求信号reqの立ち下がりに同期して各認証データが送信され(S73)、2回目以降の要求信号reqの立ち下がりに同期して上位の認証データが下位に送信される。このため、本実施形態でも、第3実施形態と同様に、各カートリッジ3が適切に装着されているか否かを迅速に判断することができる。また、本実施形態では、ASIC7から要求信号reqが4回所定間隔で出力され、その要求信号reqに同期して認証データの送信がなされるので、要求信号reqがクロックのように作用して処理が一層正確に実行できる。
【0050】
[他の実施形態]
また、本発明は上記実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、本発明におけるカートリッジは、インクジェットプリンタで使用されるインクカートリッジであってもよい。
【0051】
また、上記各実施形態では、第n時間内にカートリッジnの認証データを受信したか否かを判断しているが、認証データC〜Kが所定の順序で4つ全て受信されたか否かのみを判断してもよい。この場合、一部のカートリッジ3が未挿入で挿入されているカートリッジ3の一部が誤った位置に挿入されていることを一度に報知できない場合があるが、一部のカートリッジ3が未挿入であることを報知して全てのカートリッジ3が挿入された後に、改めて一部のカートリッジ3の挿入位置が入れ替わっていることを報知することができる。
【0052】
また、各カートリッジ3が各々に応じたコネクタ5に挿入されているか否かを判断する方法も、上記以外にも種々考えられる。例えば、各コネクタ5に設けられた記憶媒体またはバーコードから各カートリッジ3の認証生成回路31が各コネクタ5に割り当てられた遅延時間を読み取り、各認証生成回路31は要求信号reqの立ち下がりから上記読み取った遅延時間だけ遅れて認証データを送信してもよい。このような構成は、ASIC7と認証生成回路31とが無線で要求信号req及び認証データC〜Kの送受信をする場合にも適用することができる。また、要求信号reqは、上位のコネクタ65から下位のコネクタ65へ順次転送されてもよい。
【符号の説明】
【0053】
1,51,61…画像形成装置 3…カートリッジ 5,65…コネクタ
7…ASIC 9…遅延素子 31…認証生成回路
【特許請求の範囲】
【請求項1】
色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、
前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、
前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、
前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、
を備え、
前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、
前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とする画像形成装置。
【請求項2】
前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に、前記要求信号または前記認証データの伝達を遅らせる遅延部が設けられ、
前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記応答時間が前記各装着部に応じて異なることを特徴とする請求項1に記載の画像形成装置。
【請求項3】
前記各装着部に順序が設定され、
他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信することにより、前記応答時間が前記装着部に応じて異なることを特徴とする請求項1に記載の画像形成装置。
【請求項4】
各色に対応して設けられ、その色の画像の形成に寄与する複数のカートリッジが個々に装着可能な複数の装着部と、
前記カートリッジに前記要求信号を送信し、前記カートリッジから送信された認証データを受信する制御部と、
を備え、
前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、
前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、
前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とする画像形成装置。
【請求項5】
請求項4に記載の画像形成装置に装着可能なカートリッジであって、
前記要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部を備えることを特徴とするカートリッジ。
【請求項1】
色毎に別体に設けられ、対応する色の画像の形成に寄与する複数のカートリッジと、
前記各色に対応して設けられ、前記各カートリッジが個々に装着される複数の装着部と、
前記各カートリッジにそれぞれ設けられ、要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部と、
前記要求信号を送信し、前記各認証データ送信部から送信された認証データを受信する制御部と、
を備え、
前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、
前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とする画像形成装置。
【請求項2】
前記制御部と前記装着部との間の、前記要求信号または前記認証データが伝達される経路の少なくとも一部に、前記要求信号または前記認証データの伝達を遅らせる遅延部が設けられ、
前記装着部毎に前記経路に配設される前記遅延部による前記伝達の遅延量が異なることにより、前記応答時間が前記各装着部に応じて異なることを特徴とする請求項1に記載の画像形成装置。
【請求項3】
前記各装着部に順序が設定され、
他の前記装着部より順序が上位の前記装着部に装着された前記カートリッジの前記認証データ送信部は、その装着部よりも順序が下位の全ての前記装着部に装着された前記カートリッジの前記認証データ送信部を経由して前記制御部に前記認証データを送信することにより、前記応答時間が前記装着部に応じて異なることを特徴とする請求項1に記載の画像形成装置。
【請求項4】
各色に対応して設けられ、その色の画像の形成に寄与する複数のカートリッジが個々に装着可能な複数の装着部と、
前記カートリッジに前記要求信号を送信し、前記カートリッジから送信された認証データを受信する制御部と、
を備え、
前記要求信号が前記制御部から送信されてからそれに応じた前記認証データが前記制御部に受信されるまでに要する応答時間は、前記各装着部に応じて異なるように構成され、
前記制御部は、前記各装着部に装着された各カートリッジに要求信号を送信し、前記要求信号を送信してから一定期間の間に前記各認証データを受信し、
前記各認証データの受信タイミングに基づいて、全ての前記各カートリッジが各々に応じた前記各装着部に装着されているか否かを判断することを特徴とする画像形成装置。
【請求項5】
請求項4に記載の画像形成装置に装着可能なカートリッジであって、
前記要求信号を受信したときに当該カートリッジに対応する認証データを送信する認証データ送信部を備えることを特徴とするカートリッジ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2012−13928(P2012−13928A)
【公開日】平成24年1月19日(2012.1.19)
【国際特許分類】
【出願番号】特願2010−149999(P2010−149999)
【出願日】平成22年6月30日(2010.6.30)
【出願人】(000005267)ブラザー工業株式会社 (13,856)
【Fターム(参考)】
【公開日】平成24年1月19日(2012.1.19)
【国際特許分類】
【出願日】平成22年6月30日(2010.6.30)
【出願人】(000005267)ブラザー工業株式会社 (13,856)
【Fターム(参考)】
[ Back to top ]