画像表示装置
【課題】電源線から各画素内の発光素子に供給される電力の低下が生じにくい画像表示装置を提供する。
【解決手段】発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置であって、発光制御期間内における、複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される前記発光期間制御信号のピークのタイミングと異なる画像表示装置である。
【解決手段】発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置であって、発光制御期間内における、複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される前記発光期間制御信号のピークのタイミングと異なる画像表示装置である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、例えば有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
【背景技術】
【0002】
例えば発光素子として有機エレクトロルミネッセンス素子(以下、有機EL素子という)を備えた有機エレクトロルミネッセンス表示装置(以下、有機EL表示装置という)のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置において、画素ごとの輝度を制御する方式の一つとして、発光期間変調方式がある。この方式は、一定期間内において、発光素子が発光する期間の長短を画素ごとに制御することによって、各画素の輝度を調整する方式である。
【0003】
この方式の具体例について、説明する。まず輝度情報書き込み期間に、各画素を構成する画素回路に輝度情報信号(データ信号)が入力される。この輝度情報信号は、当該画素を発光させようとする輝度に応じたレベルの信号になっている。入力された輝度情報信号のレベルに応じた電荷が画素回路内に蓄積されることによって、各画素に輝度情報が設定される。
【0004】
その後、発光制御期間内に、発光期間制御信号が画素回路に入力される。この発光期間制御信号は、例えば三角波など、時間とともにレベルが変化する信号になっている。そのため、発光期間制御信号のレベルは、発光制御期間のうちの限られた期間だけ、予め各画素に設定された輝度情報に応じて決まる基準レベルを下回る(又は上回る)ことになる。各画素の画素回路は、発光期間制御信号のレベルがこの基準レベルを下回る(又は上回る)期間の間だけ、電源線から供給される電力を発光素子に入力するよう構成される。したがって、発光期間制御信号のレベルの時間変化と、予め各画素に設定された輝度情報と、に応じて決まる期間にわたって、発光素子が発光する。この発光素子の発光期間が長いほど、人間の目には当該画素が明るく発光しているように感じられる。すなわち、発光制御期間内における発光素子の発光期間の長短によって、各画素の輝度が調整されることになる。このような制御を行う有機EL表示装置の具体例が、例えば特許文献1,2及び3などに開示されている。
【特許文献1】特開2003−5709号公報
【特許文献2】特開2003−122301号公報
【特許文献3】特開2008−170788号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
上述したような画像表示装置において、各画素の発光素子は、電源線から供給される電流や電圧の大きさに応じた明るさで発光する。そのため、電源線から供給される電力の大きさが画素ごとに不均一になってしまうと、表示画面全体の明るさも不均一になってしまうおそれがある。ところが、通常、電源線は複数の画素に対して共通して電力供給を行う。また、前述した発光期間制御信号による画素の発光制御は、画面全体、あるいは画素行ごとなどの単位で、複数の画素に対して共通するタイミングで実行される。そのため、複数の画素を同時期に発光させようとすると、同じ電源線から複数の発光素子に一斉に電流が流れて、各画素に供給される電力の大きさが低下してしまう。さらに、このような電力の低下の度合いは、電源線の抵抗などの影響により、電力供給源から各画素の位置までの電源線の距離などに依存して変化することとなる。これによって、画素ごとの明るさが画素の画面内における位置に依存して変化する画面内輝度傾斜(輝度シェーディング)が生じる場合がある。
【0006】
例えば図8は、有機EL表示装置において、各画素内の発光素子に電力を供給する電源線が接続される主電源線PWRmの配置例を示している。この図においては、紙面上方のフレキシブルプリント基板FPCを介して外部から主電源線PWRmが有機EL表示装置のガラス基板SUB1上に引き込まれており、主電源線PWRmは表示領域Aを取り囲むように配置されている。表示領域A内の各画素に設けられた発光素子に直接電流を供給する電源線PWRは、表示領域A内において格子状に複数本延在しており、その端部で主電源線PWRmに接続されている。この図の例では、フレキシブルプリント基板FPC側から主電源線PWRmを介して各電源線PWRに電流が流れることによって、各画素に対して発光素子を発光させるための電力が供給される。そのため、フレキシブルプリント基板FPCと反対側(紙面下方)に位置する画素に供給される電力は、フレキシブルプリント基板FPC側(紙面上方)に位置する画素と比較して、低下する傾向がある。また、表示領域Aの横方向(紙面左右方向)の中心線近傍に位置する画素に供給される電力も、左右両端の近傍に位置する画素と比較して、低下する傾向がある。このような電力の低下によって、画素むらが生じるおそれがある。
【0007】
本発明は上記実情を考慮してなされたものであって、その目的の一つは、電源線から各画素内の発光素子に供給される電力の低下が生じにくい画像表示装置を提供することにある。
【課題を解決するための手段】
【0008】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0009】
(1)発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置において、前記発光制御期間内における、前記複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される発光期間制御信号のピークのタイミングと異なることを特徴とする画像表示装置。
【0010】
(2)(1)において、前記複数の画素のそれぞれは、複数のグループのいずれかに分類され、前記複数の画素のそれぞれに対して入力される発光期間制御信号のピークのタイミングは、前記グループごとに異なることを特徴とする画像表示装置。
【0011】
(3)(2)において、前記複数の画素のそれぞれは、当該画素が属する画素行又は画素列に基づいて定められるグループに分類されることを特徴とする画像表示装置。
【0012】
(4)(3)において、前記複数の画素のそれぞれは、当該画素によって表示される色成分に対応するグループに分類されることを特徴とする画像表示装置。
【0013】
(5)(3)において、前記複数の画素のそれぞれは、互いに隣接する複数の画素列又は画素行に属する画素が同じグループに属するように、複数のグループのいずれかに分類されることを特徴とする画像表示装置。
【0014】
(6)(1)において、前記発光素子は、有機エレクトロルミネセンス素子であって、前記発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させることを特徴とする画像表示装置。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【0016】
ここでは、画像表示装置の一態様である有機EL表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機EL素子を含む画素回路が行列状に形成されたガラス基板と、当該ガラス基板に貼り合わされて有機EL素子を封止する封止基板とを含んで構成されている。ガラス基板上には薄膜トランジスタ(TFT)が形成され、この薄膜トランジスタを介して有機EL素子の発光が制御されることによって、画素毎の表示制御が行われる。
【0017】
図1は、本実施形態に係る画像表示装置においてガラス基板上に実装される画素回路の概略構成の一例を示す図である。同図に示されるように、画像表示装置の表示領域内にはそれぞれ発光素子を備えた複数の画素回路10が行列状に配置されており、各画素回路10には、データ信号線DAT、点灯スイッチ制御線ILM、リセットスイッチ制御線RES、及び電源線PWRが接続される。データ信号線DAT及び電源線PWRは、いずれも表示画面の上下方向(図1のy軸方向)に沿って延在し、互いに並んで複数本配置されている。また、点灯スイッチ制御線ILM及びリセットスイッチ制御線RESは、いずれも表示画面の左右方向(図1のx軸方向)に沿って延在し、互いに並んで複数本配置されている。すなわち、x軸方向に一列に並んだ複数の画素回路10が1つの画素行Prowを構成し、同じ画素行Prowに属する各画素回路10に対しては、共通する点灯スイッチ制御線ILM及びリセットスイッチ制御線RESが接続される。また、y軸方向に一列に並んだ複数の画素回路10が1つの画素列Pcolを構成し、同じ画素列Pcolに属する各画素回路10に対しては、共通するデータ信号線DAT及び電源線PWRが接続される。
【0018】
なお、以降の説明では、表示画面の上から数えてi番目の画素行をProw(i)と表記し、画素行Prow(i)内の各画素回路10と接続される点灯スイッチ制御線及びリセットスイッチ制御線をそれぞれILM(i),RES(i)と表記する。また、表示画面の左から数えてi番目の画素列をPcol(i)と表記し、画素列Pcol(i)内の各画素回路10と接続されるデータ信号線及び電源線をそれぞれDAT(i),PWR(i)と表記する。
【0019】
また、図1においては、3行3列の計9個の画素回路10のみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路がガラス基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向640画素、垂直方向480画素の解像度の表示パネルの場合、各画素は赤(R)、緑(G)、青(B)それぞれの色に対応する3つのサブ画素から構成され、各サブ画素に対応して画素回路10が形成される。したがって、縦方向に480行、横方向に640×3=1920列で計(480×640×3)個の画素回路10がガラス基板上に形成されることとなる。なお、以降の説明においては、1個の画素回路10によって構成されるサブ画素のそれぞれを、単に画素と表記する。
【0020】
また、各データ信号線DATの一端はデータ信号出力回路12に、点灯スイッチ制御線ILM及びリセットスイッチ制御線RESの一端はいずれも走査回路14に、それぞれ接続される。さらに、各電源線PWRはいずれも主電源線PWRmに接続される。ガラス基板外部の電源からこの主電源線PWRmに対して所定の電圧が印加されており、主電源線PWRm及び電源線PWRを介して、各画素回路10内の発光素子を駆動するための電力が供給される。なお、データ信号出力回路12及び走査回路14は、各画素回路10を構成するスイッチなどと同様に、ガラス基板上に多結晶シリコンTFT素子等を用いて形成されることとしてよい。あるいは、データ信号出力回路12や走査回路14は、ガラス基板上に搭載された1個又は複数個のドライバICチップなどによって構成されてもよいし、このようなドライバICチップと多結晶シリコンTFT素子等の回路素子との組み合わせによって構成されてもよい。
【0021】
図2は、各画素回路10の構成例を示す回路図である。各画素回路10には、発光素子として有機EL素子20が設けられており、そのカソード端は共通電極22に接続される。共通電極22は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機EL素子20のアノード端は、n型のTFTによって構成される点灯スイッチ24の一端に接続され、点灯スイッチ24の他端は、p型のTFTである駆動TFT26を介して電源線PWRに接続される。駆動TFT26及び点灯スイッチ24がともにオン状態になると、電源線PWRから共通電極22に向かって有機EL素子20内に電流が流れ、これによって有機EL素子20が発光する。
【0022】
さらに、点灯スイッチ24の他端と駆動TFT26のゲートとの間には、n型のTFTによって構成されるリセットスイッチ28が接続され、駆動TFT26のゲートにはさらに保持容量30の一端が接続される。そして、保持容量30の他端はデータ信号線DATに接続される。また、図2に示されるように、点灯スイッチ24のゲートは点灯スイッチ制御線ILMに、リセットスイッチ28のゲートはリセットスイッチ制御線RESに、それぞれ接続されている。これらの制御線からVH(高電圧)及びVL(低電圧)の二値の電圧レベルの制御信号が入力されることによって、各スイッチのオン/オフが切り替えられる。すなわち、点灯スイッチ24は、点灯スイッチ制御線ILMからVHレベルの信号が入力されるとオン状態になり、VLレベルの信号が入力されるとオフ状態になる。同様に、リセットスイッチ28は、リセットスイッチ制御線RESからVHレベルの信号が入力されるとオン状態になり、VLレベルの信号が入力されるとオフ状態になる。
【0023】
図3は、本実施形態に係る画像表示装置における、表示パネルの断面構造の一例を示す断面図である。この図の例では、ある一つの画素を構成する有機EL素子20及びこれに接続されるTFTを含んだ部分の断面構造が示されている。なお、同図における上方向を向いた矢印は、光の放射方向を示している。
【0024】
図3に示されるように、表示パネルを製造する際には、まずLTPS工程において、ガラス基板SUB1上に、多結晶シリコンを材料としたチャネル層FG、P−TEOSを材料としたゲート絶縁膜INS1、MoWを材料としたゲート配線SG、P−TEOSを材料としたCONT絶縁膜INS2、金属材料により形成されるソース/ドレイン配線AL、P−SiNを材料としたパッシベーション層PASを順に積層して、TFTを形成する。その後、パッシベーション層PASの上にTFT形成によって生じた段差を平坦化するための平坦化層OCを形成する。平坦化層OCは、窒化シリコンなどの無機膜や、アクリル樹脂、ポリイミド樹脂などの有機膜であってよい。次に、平坦化膜OC上に反射層AMを形成する。反射層AMは、例えばMoW(Mo:80wt%、W:20wt%)とAlSi(Si:1.0wt%以下)の二層構造によって形成される。続いて、ITOからなる陽極ADを形成する。この陽極ADは、ソース/ドレイン配線ALと接続される。その後、LTPS工程の最後に、電極端部での陽極−陰極間のショートを防ぐためのSiNバンクSiL2を形成する。
【0025】
次に、OLED工程において、RGBを打ち分けるための精密マスクを用いて有機EL層ELを形成し、表示領域全体を覆う形でIZOからなる透明陰極CDを形成する。透明陰極CDは薄膜化する必要があるため、隣接画素間の抵抗を小さくするように、さらに補助電極AUXを形成する。最後に、水分侵入を防ぐために乾燥剤を塗布した封止基板SUB2をN2環境下で封止して、表示パネルを製造する。
【0026】
なお、ここでは本実施形態に係る画像表示装置がトップエミッション型の有機EL表示装置であるものとして、その断面構造を説明したが、本実施形態に係る画像表示装置はこれに限らずボトムエミッション型の有機EL表示装置であってもよい。
【0027】
以下、本実施形態に係る画像表示装置における各画素の表示制御の具体例について、説明する。
【0028】
図4は、本実施形態に係る画像表示装置の1フレーム期間Tfrm内における制御動作を説明する図であって、横軸は時間tを、縦軸は表示画面を構成する各画素行Prowを表している。同図に示されるように、1フレーム期間Tfrmは、全体として、前半の輝度情報書き込み期間Tdatと後半の発光制御期間Tilmとに分割される。そして、さらに輝度情報書き込み期間Tdatは、画素行ごとの水平期間Th(1),Th(2),・・・,に分割される。すなわち、1フレーム期間Tfrmが開始すると、まず画素行Prow(1)内の画素への輝度情報書き込み、次に画素行Prow(2)内の画素への輝度情報書き込み、・・・、と順に各画素行Prowへの輝度情報書き込みが行われる。そして、全画素行Prowへの輝度情報書き込みが完了し、表示画面内の全ての画素に対して輝度情報が設定された状態になると、続く発光制御期間Tilm内に、設定された輝度情報に応じて各画素を発光させる発光制御が行われる。図にも示されるように、本実施形態では、発光制御期間Tilmは表示画面内の全画素に共通する期間となっており、後述するように、この期間内に全画素の輝度情報に応じた発光制御が一斉に実行される。
【0029】
図5は、1フレーム期間Tfrmのうち、特にi番目の画素行Prow(i)に対する輝度情報書き込みを行う水平期間Th(i)と、発光制御期間Tilmと、において、画素行Prow(i)に属する各画素回路10に入力される信号の一例を示すタイミング図である。この図5においては、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)に入力される制御信号の電圧レベルの時間変化(すなわち信号波形)が示されている。また、画素行Prow(i)内において互いに隣接する3つの画素のそれぞれに接続される3本のデータ信号線DATに入力される信号レベルの時間変化も併せて示されている。ここでは、赤、緑、青のそれぞれに対応するサブ画素からなる画素列Pcolに接続されるデータ信号線を、それぞれDAT(R)、DAT(G)、及びDAT(B)と表記し、図5には、データ信号線DAT(R),DAT(G)及びDAT(B)のそれぞれに入力される信号の例が示されている。
【0030】
図5にも示されるように、各水平期間Th(i)は、さらに前半のデータ入力期間Tdiと後半のデータ書き込み期間Tdsに分割される。データ入力期間Tdi内においては、赤、緑、青それぞれの輝度情報が順にデータ信号出力回路12に入力される。
【0031】
続いて、データ書き込み期間Tds内において、データ信号出力回路12に入力された輝度情報を実際に各画素回路10に対して設定するデータ書き込みが行われる。具体的には、まず点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)のそれぞれにVHレベルの信号が入力されることによって、画素行Prow(i)を構成する各画素回路10内の点灯スイッチ24及びリセットスイッチ28がオン状態になる。点灯スイッチ24及びリセットスイッチ28がオン状態になると、駆動TFT26のゲートとドレインとが同電位のダイオード接続となり、駆動TFT26と有機EL素子20が導通状態となる。
【0032】
次に点灯スイッチ制御線ILM(i)の信号レベルがVLに変化して点灯スイッチ24がオフ状態になると、駆動TFT26と有機EL素子20とが切り離されて有機EL素子20に電流が流れなくなる。このとき駆動TFT26のゲートとドレインはリセットスイッチ28によって短絡されているので、保持容量30の一端が接続されている駆動TFT26のゲート電圧は、電源線PWRの電圧から駆動TFT26の閾値電圧Vthだけ低い電圧にリセットされる。このリセット動作によって、画素ごとの駆動TFT26の閾値電圧Vthのばらつきが吸収されることになる。また、この時点において保持容量30の他端には、図5に示されるようにある電圧レベルのデータ信号Sdatがデータ信号線DATから入力されている。ここで、画素行Prow(i)内の各画素に入力されるデータ信号Sdatの電圧レベルは、当該画素を発光させるための輝度情報に応じたレベルになっている。
【0033】
この状態において、図5に示されるようにリセットスイッチ制御線RES(i)の信号レベルがVLに変化してリセットスイッチ28がオフ状態になると、保持容量30の両端の電位差はその時点の状態のまま保持されることになる。すなわち、各画素を発光させるための輝度情報が各画素回路10に設定された状態になる。
【0034】
以上説明したような制御が全画素行Prowに対して実行されることによって、輝度情報書き込み期間Tdat内に全ての画素に対して輝度情報の設定が行われる。なお、画素行Prow(i)以外の他の画素行Prowに対して輝度情報の書き込みが行われている間は、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)に対する信号入力は行われないので、他の画素行Prow内の画素に対して輝度情報書き込みを行うためのデータ信号Sdatが各データ信号線DATに入力されても、画素行Prow(i)内の画素に設定された輝度情報はそのまま保持されることとなる。
【0035】
次に、発光制御期間Tilmにおける制御内容について説明する。図5に示されるように、発光制御期間Tilmでは、全画素行の点灯スイッチ制御線ILMにVHレベルの信号が入力され、その結果全画素において点灯スイッチ24がオン状態になる。そのため、各画素において駆動TFT26がオン状態になれば、電源線PWRから有機EL素子20に電流が流れ、当該画素が点灯することになる。
【0036】
この状態において、各データ信号線DATを介して、時間とともに電圧レベルが変化する発光期間制御信号Sswpが全画素に対して入力される。このとき、発光期間制御信号Sswpの電圧レベルの変動範囲は、輝度情報に応じて各画素回路10に入力されるデータ信号Sdatの電圧レベルの変動範囲に対応した範囲になっている。具体的に、本実施形態では、発光期間制御信号Sswpは図5に示すように三角波になっている。
【0037】
この発光期間制御信号Sswpの電圧レベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素の駆動TFT26がオン状態になり、これによって各画素の有機EL素子20が発光する。具体的には、発光期間制御信号Sswpの電圧レベルと、画素ごとに入力されたデータ信号Sdatの電圧レベルに対応する基準電圧レベルと、の大小関係によって、有機EL表示素子20の発光が制御される。本実施形態では、発光期間制御信号Sswpの電圧レベルが画素回路10ごとに設定された基準電圧レベルを下回る期間の間だけ、当該画素回路10内の駆動TFT26がオン状態になり、有機EL素子20に電流が流れる。ここで、発光期間制御信号Sswpが三角波になっているため、画素回路10に設定された輝度情報に応じた基準電圧レベルが小さければ小さいほど、発光期間制御信号Sswpがこの基準電圧レベルを下回る期間は短くなり、有機EL素子20が発光する期間も短くなる。逆に基準電圧レベルが大きくなるにつれ、発光期間制御信号Sswpが基準電圧レベルを下回る期間は長くなり、有機EL素子20が発光する期間が長くなる。それゆえ、予め輝度情報書き込み期間Tdatにおいて各画素回路10に対して輝度情報に応じたデータ信号Sdatを入力し、輝度情報の設定を行っておくことによって、発光制御期間Tilmにおいて各画素を設定された輝度情報に応じた輝度で発光させることができる。
【0038】
特に、本実施形態に係る画像表示装置では、複数の画素の一部に対して入力される発光期間制御信号Sswpがピークを示すタイミングが、他の画素に対して入力される発光期間制御信号Sswpのピークのタイミングと異なっている。具体的には、図5に示されるように、データ信号線DAT(G)に入力される発光期間制御信号Sswpの波形は、その立ち上がりと立ち下がりが発光制御期間Tilm内で対称になっており(つまり三角波が二等辺三角形状になっており)、そのピークタイミングは発光制御期間Tilmのほぼ中間の時点になっている。一方、データ信号線DAT(R)に入力される発光期間制御信号Sswpのピークタイミングは、データ信号線DAT(G)に入力される発光期間制御信号Sswpのピークタイミングより早く、発光制御期間Tilmの開始とほぼ同時になっている。逆にデータ信号線DAT(B)に入力される発光期間制御信号Sswpのピークタイミングは、データ信号線DAT(G)に入力される発光期間制御信号Sswpのピークタイミングより遅く、発光制御期間Tilmの終了とほぼ同時になっている。
【0039】
すなわち、本実施形態に係る画像表示装置において、表示画面内の各画素回路10は、画素列ごとに複数のグループのいずれかに分類されている。具体的に、ここでは各画素回路10は、当該画素によって表示される色成分に対応して、3つのグループに分類される。そして、発光期間制御信号Sswpのピークのタイミングは、このグループごとに異なるように設定されている。
【0040】
このような制御によって、共通する発光制御期間Tilm内に複数の画素(ここでは表示画面内の全画素)を発光させる場合において、各画素に入力される発光期間制御信号Sswpのピークが特定のタイミングに集中してしまうことを防ぐことができる。前述したように、これら各画素に対しては、共通する主電源線PWRmを介して有機EL素子20を発光させるための電流が供給されている。そのため、発光期間制御信号Sswpのピークが特定のタイミングに集中してしまうと、各画素回路10内の有機EL素子20を発光させるために流れる電流の大きさも特定のタイミングでピークを持つことになり、これによって主電源線PWRm及び電源線PWRを介して各画素回路10に印加される電圧の低下が引き起こされる。本実施形態では、発光制御期間Tilm内における発光期間制御信号Sswpのピークタイミングを画素列ごとにずらすことによって、各画素回路10内の有機EL素子20に電流が流れるタイミングを分散させ、このような電圧の低下を抑えることができる。
【0041】
図6A及び図6Bは、この発光期間制御信号Sswpのピークタイミングと、主電源線PWRmに流れる電流波形と、の関係を示す図である。図6Aは本実施形態に係る画像表示装置において、データ信号線DAT(R)、データ信号線DAT(G)、及びデータ信号線DAT(B)のそれぞれに入力される発光期間制御信号Sswpと、同じタイミングで主電源線PWRmに流れる電流波形を示すグラフの一例と、が並べて示されている。なお、主電源線PWRmに流れる電流の波形を示すグラフは、横軸が時間、縦軸が電流を示しており、実線が全体として主電源線PWRmに流れる電流の大きさIsumを、3本の破線は赤、緑、青色の画素の発光によって生じる電流成分Ir、Ig及びIbの大きさを、それぞれ示している。また、図6Bは、比較のために、従来例の画像表示装置において主電源線PWRmに流れる電流の波形を示した図である。具体的に、図6Bでは、上記図6Aの例においてデータ信号線DAT(G)に入力されるものと同様の発光期間制御信号Sswpが全画素に対して入力された場合の、主電源線PWRmに流れる電流の波形が示されている。これらの図によれば、図6Bでは発光期間制御信号Sswpのピークタイミングが全画素共通であるために、このピークタイミングと同じタイミングで電流波形に大きなピークが生じている。一方、図6Aでは、発光期間制御信号Sswpのピークタイミングが画素列ごとにずれているために、主電源線PWRmに流れる電流の最大値は図6Bの場合と比較して低く抑えられている。
【0042】
また、図7A及び図7Bは、図8と同様に主電源線PWRm及び電源線PWRが配置されている場合に、従来例の画像表示装置における輝度分布(図中、破線で示す)と、本実施形態に係る画像表示装置の輝度分布(図中、実線で示す)と、を比較する図である。図7Aは図8におけるx方向の輝度分布の一例を、図7Bは図8におけるy方向の輝度分布の一例を、それぞれ示しており、いずれも縦軸は輝度に関する指標値Lを示している。図7Aに示されるように、従来例の画像表示装置においては、表示画面の横方向の中心線近傍で輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面横方向の輝度分布が一様になっていることが分かる。また、図7Bに示されるように、従来例の画像表示装置においては、フレキシブルプリント基板FPCから遠ざかるにつれて輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面縦方向の輝度分布も一様になっていることが分かる。
【0043】
以上説明したように、本実施形態に係る画像表示装置によれば、共通した発光制御期間Tilm内において各画素を発光期間制御信号Sswpに応じて決まる期間だけ発光させる場合に、各画素に対して入力される発光期間制御信号Sswpのピークタイミングを分散させることによって、瞬間的に大きなピーク電流が主電源線PWRmや電源線PWRに流れることを防ぎ、画面内輝度傾斜の発生を抑えることができる。
【0044】
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、TV放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【0045】
なお、本発明の実施の形態は以上説明したものに限られず、発光制御期間Tilm内に複数の画素に対して発光期間制御信号Sswpを入力することによって画素の輝度調整を行う各種の画像表示装置に適用可能である。例えば以上の説明においては、1フレーム期間Tfrmは、輝度情報書き込み期間Tdatと発光制御期間Tilmとに分割され、発光制御期間Tilmは全画素共通であることとしている。しかしながら、画素の発光制御の方法はこのようなものに限られない。すなわち、これまで説明したものとは異なる構成の画素回路を採用することで、いずれかの画素行に対する輝度情報書き込みを行っている間、他の画素行に対しては発光期間制御信号Sswpを入力することとし、1フレーム期間Tfrm内に各画素行に対して複数回の発光制御期間Tilmが設定されることしてもよい。あるいは、本実施形態と同様に画素行ごとに輝度情報書き込み期間Tdatと発光制御期間Tilmとが設定されるが、この輝度情報書き込み期間Tdatは他の画素行に対する輝度情報書き込み期間Tdatとは時間的にずれるように設定され、その結果として発光制御期間Tilmも画素行ごとに少しずつずれることとしてもよい。これらの場合、発光制御期間Tilmは全画素共通ではなく、1又は複数の画素行ごとに共通の発光制御期間Tilmが設定されることになる。この場合でも、共通した発光制御期間Tilm内に発光制御が行われる複数の画素について、その一部に対して入力される発光期間制御信号Sswpのピークタイミングが他の画素に対して入力される発光期間制御信号Sswpのピークタイミングと異なるようにしてもよい。これにより、各画素に対して入力される発光期間制御信号Sswpのピークタイミングがずれて、電源線に流れるピーク電流を低くすることができる。
【0046】
また、以上の説明においては、各画素を対応する色成分によって3つのグループに分け、各グループの画素に入力される発光期間制御信号Sswpのピークタイミングを互いに異ならせることとしたが、ピークタイミングの分散を図ることができるのであれば、これ以外の態様で各画素をグループ分けしてもよい。具体的に、例えば隣接する複数の画素列が同じグループに属するように各画素を分類し、このグループごとに発光期間制御信号Sswpのピークタイミングを異ならせてもよい。また、画素列ではなく、同じ画素行に属する画素が同じグループに属するように、画素行ごとに各画素を複数のグループに分類することとしてもよい。発光期間制御信号Sswpが、画素行に沿って横方向に延在する信号線を介して各画素に入力される場合には、このような分類がなされることになる。なお、本発明の実施の形態に係る画像表示装置が以上説明した画素回路10と異なる構成の画素回路を採用する場合、発光期間制御信号Sswpは必ずしもデータ信号線DATから入力されるとは限らず、これとは独立した信号線から入力されることとしてもよい。また、発光期間制御信号Sswpは、時間とともに線形に信号レベルが変化する三角波に限らず、非線形に信号レベルが変化するなど、各種の形状の波形の信号であってよい。
【0047】
また、以上の説明においては発光素子として有機EL素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機EL素子やFED(Field-Emission Device)など、入力される電流や電圧に依存して輝度が変化する各種の発光素子を用いた画像表示装置であってよい。
【図面の簡単な説明】
【0048】
【図1】本発明の実施の形態に係る画像表示装置のガラス基板上に形成される回路の概略構成を示す図である。
【図2】画素回路の構成例を示す回路図である。
【図3】画素の断面構造の一例を示す断面図である。
【図4】本実施形態に係る画像表示装置の1フレーム期間内における制御動作を示す説明図である。
【図5】一つの画素行に属する各画素回路に入力される信号の一例を示すタイミング図である。
【図6A】本実施形態に係る画像表示装置における、発光期間制御信号のピークタイミングと主電源線に流れる電流波形との関係を示す図である。
【図6B】従来例の画像表示装置における、発光期間制御信号のピークタイミングと主電源線に流れる電流波形との関係を示す図である。
【図7A】従来例及び本実施形態の画像表示装置におけるx方向の輝度分布を示す図である。
【図7B】従来例及び本実施形態の画像表示装置におけるy方向の輝度分布を示す図である。
【図8】画像表示装置の主電源線の配置の一例を示す図である。
【符号の説明】
【0049】
10 画素回路、12 データ信号出力回路、14 走査回路、20 有機EL素子、22 共通電極、24 点灯スイッチ、26 駆動TFT、28 リセットスイッチ、30 保持容量、DAT データ信号線、ILM 点灯スイッチ制御線、PWR 電源線、PWRm 主電源線、RES リセットスイッチ制御線。
【技術分野】
【0001】
本発明は、例えば有機エレクトロルミネッセンス素子などの発光素子を発光させて画素の表示制御を行う画像表示装置に関する。
【背景技術】
【0002】
例えば発光素子として有機エレクトロルミネッセンス素子(以下、有機EL素子という)を備えた有機エレクトロルミネッセンス表示装置(以下、有機EL表示装置という)のように、各画素に設けられた発光素子を発光させることによって、画素の表示制御を行う画像表示装置がある。このような画像表示装置において、画素ごとの輝度を制御する方式の一つとして、発光期間変調方式がある。この方式は、一定期間内において、発光素子が発光する期間の長短を画素ごとに制御することによって、各画素の輝度を調整する方式である。
【0003】
この方式の具体例について、説明する。まず輝度情報書き込み期間に、各画素を構成する画素回路に輝度情報信号(データ信号)が入力される。この輝度情報信号は、当該画素を発光させようとする輝度に応じたレベルの信号になっている。入力された輝度情報信号のレベルに応じた電荷が画素回路内に蓄積されることによって、各画素に輝度情報が設定される。
【0004】
その後、発光制御期間内に、発光期間制御信号が画素回路に入力される。この発光期間制御信号は、例えば三角波など、時間とともにレベルが変化する信号になっている。そのため、発光期間制御信号のレベルは、発光制御期間のうちの限られた期間だけ、予め各画素に設定された輝度情報に応じて決まる基準レベルを下回る(又は上回る)ことになる。各画素の画素回路は、発光期間制御信号のレベルがこの基準レベルを下回る(又は上回る)期間の間だけ、電源線から供給される電力を発光素子に入力するよう構成される。したがって、発光期間制御信号のレベルの時間変化と、予め各画素に設定された輝度情報と、に応じて決まる期間にわたって、発光素子が発光する。この発光素子の発光期間が長いほど、人間の目には当該画素が明るく発光しているように感じられる。すなわち、発光制御期間内における発光素子の発光期間の長短によって、各画素の輝度が調整されることになる。このような制御を行う有機EL表示装置の具体例が、例えば特許文献1,2及び3などに開示されている。
【特許文献1】特開2003−5709号公報
【特許文献2】特開2003−122301号公報
【特許文献3】特開2008−170788号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
上述したような画像表示装置において、各画素の発光素子は、電源線から供給される電流や電圧の大きさに応じた明るさで発光する。そのため、電源線から供給される電力の大きさが画素ごとに不均一になってしまうと、表示画面全体の明るさも不均一になってしまうおそれがある。ところが、通常、電源線は複数の画素に対して共通して電力供給を行う。また、前述した発光期間制御信号による画素の発光制御は、画面全体、あるいは画素行ごとなどの単位で、複数の画素に対して共通するタイミングで実行される。そのため、複数の画素を同時期に発光させようとすると、同じ電源線から複数の発光素子に一斉に電流が流れて、各画素に供給される電力の大きさが低下してしまう。さらに、このような電力の低下の度合いは、電源線の抵抗などの影響により、電力供給源から各画素の位置までの電源線の距離などに依存して変化することとなる。これによって、画素ごとの明るさが画素の画面内における位置に依存して変化する画面内輝度傾斜(輝度シェーディング)が生じる場合がある。
【0006】
例えば図8は、有機EL表示装置において、各画素内の発光素子に電力を供給する電源線が接続される主電源線PWRmの配置例を示している。この図においては、紙面上方のフレキシブルプリント基板FPCを介して外部から主電源線PWRmが有機EL表示装置のガラス基板SUB1上に引き込まれており、主電源線PWRmは表示領域Aを取り囲むように配置されている。表示領域A内の各画素に設けられた発光素子に直接電流を供給する電源線PWRは、表示領域A内において格子状に複数本延在しており、その端部で主電源線PWRmに接続されている。この図の例では、フレキシブルプリント基板FPC側から主電源線PWRmを介して各電源線PWRに電流が流れることによって、各画素に対して発光素子を発光させるための電力が供給される。そのため、フレキシブルプリント基板FPCと反対側(紙面下方)に位置する画素に供給される電力は、フレキシブルプリント基板FPC側(紙面上方)に位置する画素と比較して、低下する傾向がある。また、表示領域Aの横方向(紙面左右方向)の中心線近傍に位置する画素に供給される電力も、左右両端の近傍に位置する画素と比較して、低下する傾向がある。このような電力の低下によって、画素むらが生じるおそれがある。
【0007】
本発明は上記実情を考慮してなされたものであって、その目的の一つは、電源線から各画素内の発光素子に供給される電力の低下が生じにくい画像表示装置を提供することにある。
【課題を解決するための手段】
【0008】
本出願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0009】
(1)発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置において、前記発光制御期間内における、前記複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される発光期間制御信号のピークのタイミングと異なることを特徴とする画像表示装置。
【0010】
(2)(1)において、前記複数の画素のそれぞれは、複数のグループのいずれかに分類され、前記複数の画素のそれぞれに対して入力される発光期間制御信号のピークのタイミングは、前記グループごとに異なることを特徴とする画像表示装置。
【0011】
(3)(2)において、前記複数の画素のそれぞれは、当該画素が属する画素行又は画素列に基づいて定められるグループに分類されることを特徴とする画像表示装置。
【0012】
(4)(3)において、前記複数の画素のそれぞれは、当該画素によって表示される色成分に対応するグループに分類されることを特徴とする画像表示装置。
【0013】
(5)(3)において、前記複数の画素のそれぞれは、互いに隣接する複数の画素列又は画素行に属する画素が同じグループに属するように、複数のグループのいずれかに分類されることを特徴とする画像表示装置。
【0014】
(6)(1)において、前記発光素子は、有機エレクトロルミネセンス素子であって、前記発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させることを特徴とする画像表示装置。
【発明を実施するための最良の形態】
【0015】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【0016】
ここでは、画像表示装置の一態様である有機EL表示装置に本発明を適用した場合の一例について説明する。本実施形態に係る画像表示装置の表示パネルは、発光素子である有機EL素子を含む画素回路が行列状に形成されたガラス基板と、当該ガラス基板に貼り合わされて有機EL素子を封止する封止基板とを含んで構成されている。ガラス基板上には薄膜トランジスタ(TFT)が形成され、この薄膜トランジスタを介して有機EL素子の発光が制御されることによって、画素毎の表示制御が行われる。
【0017】
図1は、本実施形態に係る画像表示装置においてガラス基板上に実装される画素回路の概略構成の一例を示す図である。同図に示されるように、画像表示装置の表示領域内にはそれぞれ発光素子を備えた複数の画素回路10が行列状に配置されており、各画素回路10には、データ信号線DAT、点灯スイッチ制御線ILM、リセットスイッチ制御線RES、及び電源線PWRが接続される。データ信号線DAT及び電源線PWRは、いずれも表示画面の上下方向(図1のy軸方向)に沿って延在し、互いに並んで複数本配置されている。また、点灯スイッチ制御線ILM及びリセットスイッチ制御線RESは、いずれも表示画面の左右方向(図1のx軸方向)に沿って延在し、互いに並んで複数本配置されている。すなわち、x軸方向に一列に並んだ複数の画素回路10が1つの画素行Prowを構成し、同じ画素行Prowに属する各画素回路10に対しては、共通する点灯スイッチ制御線ILM及びリセットスイッチ制御線RESが接続される。また、y軸方向に一列に並んだ複数の画素回路10が1つの画素列Pcolを構成し、同じ画素列Pcolに属する各画素回路10に対しては、共通するデータ信号線DAT及び電源線PWRが接続される。
【0018】
なお、以降の説明では、表示画面の上から数えてi番目の画素行をProw(i)と表記し、画素行Prow(i)内の各画素回路10と接続される点灯スイッチ制御線及びリセットスイッチ制御線をそれぞれILM(i),RES(i)と表記する。また、表示画面の左から数えてi番目の画素列をPcol(i)と表記し、画素列Pcol(i)内の各画素回路10と接続されるデータ信号線及び電源線をそれぞれDAT(i),PWR(i)と表記する。
【0019】
また、図1においては、3行3列の計9個の画素回路10のみが示されているが、実際には表示パネルを構成する画素数に応じた数の画素回路がガラス基板上に行列状に配置される。例えばデジタルスチルカメラ等に用いられる水平方向640画素、垂直方向480画素の解像度の表示パネルの場合、各画素は赤(R)、緑(G)、青(B)それぞれの色に対応する3つのサブ画素から構成され、各サブ画素に対応して画素回路10が形成される。したがって、縦方向に480行、横方向に640×3=1920列で計(480×640×3)個の画素回路10がガラス基板上に形成されることとなる。なお、以降の説明においては、1個の画素回路10によって構成されるサブ画素のそれぞれを、単に画素と表記する。
【0020】
また、各データ信号線DATの一端はデータ信号出力回路12に、点灯スイッチ制御線ILM及びリセットスイッチ制御線RESの一端はいずれも走査回路14に、それぞれ接続される。さらに、各電源線PWRはいずれも主電源線PWRmに接続される。ガラス基板外部の電源からこの主電源線PWRmに対して所定の電圧が印加されており、主電源線PWRm及び電源線PWRを介して、各画素回路10内の発光素子を駆動するための電力が供給される。なお、データ信号出力回路12及び走査回路14は、各画素回路10を構成するスイッチなどと同様に、ガラス基板上に多結晶シリコンTFT素子等を用いて形成されることとしてよい。あるいは、データ信号出力回路12や走査回路14は、ガラス基板上に搭載された1個又は複数個のドライバICチップなどによって構成されてもよいし、このようなドライバICチップと多結晶シリコンTFT素子等の回路素子との組み合わせによって構成されてもよい。
【0021】
図2は、各画素回路10の構成例を示す回路図である。各画素回路10には、発光素子として有機EL素子20が設けられており、そのカソード端は共通電極22に接続される。共通電極22は、その電位が本実施形態に係る画像表示装置において基準となる基準電位に設定された電極である。また、有機EL素子20のアノード端は、n型のTFTによって構成される点灯スイッチ24の一端に接続され、点灯スイッチ24の他端は、p型のTFTである駆動TFT26を介して電源線PWRに接続される。駆動TFT26及び点灯スイッチ24がともにオン状態になると、電源線PWRから共通電極22に向かって有機EL素子20内に電流が流れ、これによって有機EL素子20が発光する。
【0022】
さらに、点灯スイッチ24の他端と駆動TFT26のゲートとの間には、n型のTFTによって構成されるリセットスイッチ28が接続され、駆動TFT26のゲートにはさらに保持容量30の一端が接続される。そして、保持容量30の他端はデータ信号線DATに接続される。また、図2に示されるように、点灯スイッチ24のゲートは点灯スイッチ制御線ILMに、リセットスイッチ28のゲートはリセットスイッチ制御線RESに、それぞれ接続されている。これらの制御線からVH(高電圧)及びVL(低電圧)の二値の電圧レベルの制御信号が入力されることによって、各スイッチのオン/オフが切り替えられる。すなわち、点灯スイッチ24は、点灯スイッチ制御線ILMからVHレベルの信号が入力されるとオン状態になり、VLレベルの信号が入力されるとオフ状態になる。同様に、リセットスイッチ28は、リセットスイッチ制御線RESからVHレベルの信号が入力されるとオン状態になり、VLレベルの信号が入力されるとオフ状態になる。
【0023】
図3は、本実施形態に係る画像表示装置における、表示パネルの断面構造の一例を示す断面図である。この図の例では、ある一つの画素を構成する有機EL素子20及びこれに接続されるTFTを含んだ部分の断面構造が示されている。なお、同図における上方向を向いた矢印は、光の放射方向を示している。
【0024】
図3に示されるように、表示パネルを製造する際には、まずLTPS工程において、ガラス基板SUB1上に、多結晶シリコンを材料としたチャネル層FG、P−TEOSを材料としたゲート絶縁膜INS1、MoWを材料としたゲート配線SG、P−TEOSを材料としたCONT絶縁膜INS2、金属材料により形成されるソース/ドレイン配線AL、P−SiNを材料としたパッシベーション層PASを順に積層して、TFTを形成する。その後、パッシベーション層PASの上にTFT形成によって生じた段差を平坦化するための平坦化層OCを形成する。平坦化層OCは、窒化シリコンなどの無機膜や、アクリル樹脂、ポリイミド樹脂などの有機膜であってよい。次に、平坦化膜OC上に反射層AMを形成する。反射層AMは、例えばMoW(Mo:80wt%、W:20wt%)とAlSi(Si:1.0wt%以下)の二層構造によって形成される。続いて、ITOからなる陽極ADを形成する。この陽極ADは、ソース/ドレイン配線ALと接続される。その後、LTPS工程の最後に、電極端部での陽極−陰極間のショートを防ぐためのSiNバンクSiL2を形成する。
【0025】
次に、OLED工程において、RGBを打ち分けるための精密マスクを用いて有機EL層ELを形成し、表示領域全体を覆う形でIZOからなる透明陰極CDを形成する。透明陰極CDは薄膜化する必要があるため、隣接画素間の抵抗を小さくするように、さらに補助電極AUXを形成する。最後に、水分侵入を防ぐために乾燥剤を塗布した封止基板SUB2をN2環境下で封止して、表示パネルを製造する。
【0026】
なお、ここでは本実施形態に係る画像表示装置がトップエミッション型の有機EL表示装置であるものとして、その断面構造を説明したが、本実施形態に係る画像表示装置はこれに限らずボトムエミッション型の有機EL表示装置であってもよい。
【0027】
以下、本実施形態に係る画像表示装置における各画素の表示制御の具体例について、説明する。
【0028】
図4は、本実施形態に係る画像表示装置の1フレーム期間Tfrm内における制御動作を説明する図であって、横軸は時間tを、縦軸は表示画面を構成する各画素行Prowを表している。同図に示されるように、1フレーム期間Tfrmは、全体として、前半の輝度情報書き込み期間Tdatと後半の発光制御期間Tilmとに分割される。そして、さらに輝度情報書き込み期間Tdatは、画素行ごとの水平期間Th(1),Th(2),・・・,に分割される。すなわち、1フレーム期間Tfrmが開始すると、まず画素行Prow(1)内の画素への輝度情報書き込み、次に画素行Prow(2)内の画素への輝度情報書き込み、・・・、と順に各画素行Prowへの輝度情報書き込みが行われる。そして、全画素行Prowへの輝度情報書き込みが完了し、表示画面内の全ての画素に対して輝度情報が設定された状態になると、続く発光制御期間Tilm内に、設定された輝度情報に応じて各画素を発光させる発光制御が行われる。図にも示されるように、本実施形態では、発光制御期間Tilmは表示画面内の全画素に共通する期間となっており、後述するように、この期間内に全画素の輝度情報に応じた発光制御が一斉に実行される。
【0029】
図5は、1フレーム期間Tfrmのうち、特にi番目の画素行Prow(i)に対する輝度情報書き込みを行う水平期間Th(i)と、発光制御期間Tilmと、において、画素行Prow(i)に属する各画素回路10に入力される信号の一例を示すタイミング図である。この図5においては、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)に入力される制御信号の電圧レベルの時間変化(すなわち信号波形)が示されている。また、画素行Prow(i)内において互いに隣接する3つの画素のそれぞれに接続される3本のデータ信号線DATに入力される信号レベルの時間変化も併せて示されている。ここでは、赤、緑、青のそれぞれに対応するサブ画素からなる画素列Pcolに接続されるデータ信号線を、それぞれDAT(R)、DAT(G)、及びDAT(B)と表記し、図5には、データ信号線DAT(R),DAT(G)及びDAT(B)のそれぞれに入力される信号の例が示されている。
【0030】
図5にも示されるように、各水平期間Th(i)は、さらに前半のデータ入力期間Tdiと後半のデータ書き込み期間Tdsに分割される。データ入力期間Tdi内においては、赤、緑、青それぞれの輝度情報が順にデータ信号出力回路12に入力される。
【0031】
続いて、データ書き込み期間Tds内において、データ信号出力回路12に入力された輝度情報を実際に各画素回路10に対して設定するデータ書き込みが行われる。具体的には、まず点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)のそれぞれにVHレベルの信号が入力されることによって、画素行Prow(i)を構成する各画素回路10内の点灯スイッチ24及びリセットスイッチ28がオン状態になる。点灯スイッチ24及びリセットスイッチ28がオン状態になると、駆動TFT26のゲートとドレインとが同電位のダイオード接続となり、駆動TFT26と有機EL素子20が導通状態となる。
【0032】
次に点灯スイッチ制御線ILM(i)の信号レベルがVLに変化して点灯スイッチ24がオフ状態になると、駆動TFT26と有機EL素子20とが切り離されて有機EL素子20に電流が流れなくなる。このとき駆動TFT26のゲートとドレインはリセットスイッチ28によって短絡されているので、保持容量30の一端が接続されている駆動TFT26のゲート電圧は、電源線PWRの電圧から駆動TFT26の閾値電圧Vthだけ低い電圧にリセットされる。このリセット動作によって、画素ごとの駆動TFT26の閾値電圧Vthのばらつきが吸収されることになる。また、この時点において保持容量30の他端には、図5に示されるようにある電圧レベルのデータ信号Sdatがデータ信号線DATから入力されている。ここで、画素行Prow(i)内の各画素に入力されるデータ信号Sdatの電圧レベルは、当該画素を発光させるための輝度情報に応じたレベルになっている。
【0033】
この状態において、図5に示されるようにリセットスイッチ制御線RES(i)の信号レベルがVLに変化してリセットスイッチ28がオフ状態になると、保持容量30の両端の電位差はその時点の状態のまま保持されることになる。すなわち、各画素を発光させるための輝度情報が各画素回路10に設定された状態になる。
【0034】
以上説明したような制御が全画素行Prowに対して実行されることによって、輝度情報書き込み期間Tdat内に全ての画素に対して輝度情報の設定が行われる。なお、画素行Prow(i)以外の他の画素行Prowに対して輝度情報の書き込みが行われている間は、点灯スイッチ制御線ILM(i)及びリセットスイッチ制御線RES(i)に対する信号入力は行われないので、他の画素行Prow内の画素に対して輝度情報書き込みを行うためのデータ信号Sdatが各データ信号線DATに入力されても、画素行Prow(i)内の画素に設定された輝度情報はそのまま保持されることとなる。
【0035】
次に、発光制御期間Tilmにおける制御内容について説明する。図5に示されるように、発光制御期間Tilmでは、全画素行の点灯スイッチ制御線ILMにVHレベルの信号が入力され、その結果全画素において点灯スイッチ24がオン状態になる。そのため、各画素において駆動TFT26がオン状態になれば、電源線PWRから有機EL素子20に電流が流れ、当該画素が点灯することになる。
【0036】
この状態において、各データ信号線DATを介して、時間とともに電圧レベルが変化する発光期間制御信号Sswpが全画素に対して入力される。このとき、発光期間制御信号Sswpの電圧レベルの変動範囲は、輝度情報に応じて各画素回路10に入力されるデータ信号Sdatの電圧レベルの変動範囲に対応した範囲になっている。具体的に、本実施形態では、発光期間制御信号Sswpは図5に示すように三角波になっている。
【0037】
この発光期間制御信号Sswpの電圧レベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素の駆動TFT26がオン状態になり、これによって各画素の有機EL素子20が発光する。具体的には、発光期間制御信号Sswpの電圧レベルと、画素ごとに入力されたデータ信号Sdatの電圧レベルに対応する基準電圧レベルと、の大小関係によって、有機EL表示素子20の発光が制御される。本実施形態では、発光期間制御信号Sswpの電圧レベルが画素回路10ごとに設定された基準電圧レベルを下回る期間の間だけ、当該画素回路10内の駆動TFT26がオン状態になり、有機EL素子20に電流が流れる。ここで、発光期間制御信号Sswpが三角波になっているため、画素回路10に設定された輝度情報に応じた基準電圧レベルが小さければ小さいほど、発光期間制御信号Sswpがこの基準電圧レベルを下回る期間は短くなり、有機EL素子20が発光する期間も短くなる。逆に基準電圧レベルが大きくなるにつれ、発光期間制御信号Sswpが基準電圧レベルを下回る期間は長くなり、有機EL素子20が発光する期間が長くなる。それゆえ、予め輝度情報書き込み期間Tdatにおいて各画素回路10に対して輝度情報に応じたデータ信号Sdatを入力し、輝度情報の設定を行っておくことによって、発光制御期間Tilmにおいて各画素を設定された輝度情報に応じた輝度で発光させることができる。
【0038】
特に、本実施形態に係る画像表示装置では、複数の画素の一部に対して入力される発光期間制御信号Sswpがピークを示すタイミングが、他の画素に対して入力される発光期間制御信号Sswpのピークのタイミングと異なっている。具体的には、図5に示されるように、データ信号線DAT(G)に入力される発光期間制御信号Sswpの波形は、その立ち上がりと立ち下がりが発光制御期間Tilm内で対称になっており(つまり三角波が二等辺三角形状になっており)、そのピークタイミングは発光制御期間Tilmのほぼ中間の時点になっている。一方、データ信号線DAT(R)に入力される発光期間制御信号Sswpのピークタイミングは、データ信号線DAT(G)に入力される発光期間制御信号Sswpのピークタイミングより早く、発光制御期間Tilmの開始とほぼ同時になっている。逆にデータ信号線DAT(B)に入力される発光期間制御信号Sswpのピークタイミングは、データ信号線DAT(G)に入力される発光期間制御信号Sswpのピークタイミングより遅く、発光制御期間Tilmの終了とほぼ同時になっている。
【0039】
すなわち、本実施形態に係る画像表示装置において、表示画面内の各画素回路10は、画素列ごとに複数のグループのいずれかに分類されている。具体的に、ここでは各画素回路10は、当該画素によって表示される色成分に対応して、3つのグループに分類される。そして、発光期間制御信号Sswpのピークのタイミングは、このグループごとに異なるように設定されている。
【0040】
このような制御によって、共通する発光制御期間Tilm内に複数の画素(ここでは表示画面内の全画素)を発光させる場合において、各画素に入力される発光期間制御信号Sswpのピークが特定のタイミングに集中してしまうことを防ぐことができる。前述したように、これら各画素に対しては、共通する主電源線PWRmを介して有機EL素子20を発光させるための電流が供給されている。そのため、発光期間制御信号Sswpのピークが特定のタイミングに集中してしまうと、各画素回路10内の有機EL素子20を発光させるために流れる電流の大きさも特定のタイミングでピークを持つことになり、これによって主電源線PWRm及び電源線PWRを介して各画素回路10に印加される電圧の低下が引き起こされる。本実施形態では、発光制御期間Tilm内における発光期間制御信号Sswpのピークタイミングを画素列ごとにずらすことによって、各画素回路10内の有機EL素子20に電流が流れるタイミングを分散させ、このような電圧の低下を抑えることができる。
【0041】
図6A及び図6Bは、この発光期間制御信号Sswpのピークタイミングと、主電源線PWRmに流れる電流波形と、の関係を示す図である。図6Aは本実施形態に係る画像表示装置において、データ信号線DAT(R)、データ信号線DAT(G)、及びデータ信号線DAT(B)のそれぞれに入力される発光期間制御信号Sswpと、同じタイミングで主電源線PWRmに流れる電流波形を示すグラフの一例と、が並べて示されている。なお、主電源線PWRmに流れる電流の波形を示すグラフは、横軸が時間、縦軸が電流を示しており、実線が全体として主電源線PWRmに流れる電流の大きさIsumを、3本の破線は赤、緑、青色の画素の発光によって生じる電流成分Ir、Ig及びIbの大きさを、それぞれ示している。また、図6Bは、比較のために、従来例の画像表示装置において主電源線PWRmに流れる電流の波形を示した図である。具体的に、図6Bでは、上記図6Aの例においてデータ信号線DAT(G)に入力されるものと同様の発光期間制御信号Sswpが全画素に対して入力された場合の、主電源線PWRmに流れる電流の波形が示されている。これらの図によれば、図6Bでは発光期間制御信号Sswpのピークタイミングが全画素共通であるために、このピークタイミングと同じタイミングで電流波形に大きなピークが生じている。一方、図6Aでは、発光期間制御信号Sswpのピークタイミングが画素列ごとにずれているために、主電源線PWRmに流れる電流の最大値は図6Bの場合と比較して低く抑えられている。
【0042】
また、図7A及び図7Bは、図8と同様に主電源線PWRm及び電源線PWRが配置されている場合に、従来例の画像表示装置における輝度分布(図中、破線で示す)と、本実施形態に係る画像表示装置の輝度分布(図中、実線で示す)と、を比較する図である。図7Aは図8におけるx方向の輝度分布の一例を、図7Bは図8におけるy方向の輝度分布の一例を、それぞれ示しており、いずれも縦軸は輝度に関する指標値Lを示している。図7Aに示されるように、従来例の画像表示装置においては、表示画面の横方向の中心線近傍で輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面横方向の輝度分布が一様になっていることが分かる。また、図7Bに示されるように、従来例の画像表示装置においては、フレキシブルプリント基板FPCから遠ざかるにつれて輝度が低下する傾向にあるのに対し、本実施形態に係る画像表示装置では、このような低下が抑えられ、画面縦方向の輝度分布も一様になっていることが分かる。
【0043】
以上説明したように、本実施形態に係る画像表示装置によれば、共通した発光制御期間Tilm内において各画素を発光期間制御信号Sswpに応じて決まる期間だけ発光させる場合に、各画素に対して入力される発光期間制御信号Sswpのピークタイミングを分散させることによって、瞬間的に大きなピーク電流が主電源線PWRmや電源線PWRに流れることを防ぎ、画面内輝度傾斜の発生を抑えることができる。
【0044】
以上説明した本実施形態に係る画像表示装置は、パソコン用ディスプレイ、TV放送受信用ディスプレイ、公告表示用ディスプレイ等の各種の情報表示用の表示装置として採用できる。また、デジタルスチルカメラ、ビデオカメラ、カーナビゲーションシステム、カーオーディオ、ゲーム機器、携帯情報端末など、各種の電子機器の表示部として利用することも可能である。
【0045】
なお、本発明の実施の形態は以上説明したものに限られず、発光制御期間Tilm内に複数の画素に対して発光期間制御信号Sswpを入力することによって画素の輝度調整を行う各種の画像表示装置に適用可能である。例えば以上の説明においては、1フレーム期間Tfrmは、輝度情報書き込み期間Tdatと発光制御期間Tilmとに分割され、発光制御期間Tilmは全画素共通であることとしている。しかしながら、画素の発光制御の方法はこのようなものに限られない。すなわち、これまで説明したものとは異なる構成の画素回路を採用することで、いずれかの画素行に対する輝度情報書き込みを行っている間、他の画素行に対しては発光期間制御信号Sswpを入力することとし、1フレーム期間Tfrm内に各画素行に対して複数回の発光制御期間Tilmが設定されることしてもよい。あるいは、本実施形態と同様に画素行ごとに輝度情報書き込み期間Tdatと発光制御期間Tilmとが設定されるが、この輝度情報書き込み期間Tdatは他の画素行に対する輝度情報書き込み期間Tdatとは時間的にずれるように設定され、その結果として発光制御期間Tilmも画素行ごとに少しずつずれることとしてもよい。これらの場合、発光制御期間Tilmは全画素共通ではなく、1又は複数の画素行ごとに共通の発光制御期間Tilmが設定されることになる。この場合でも、共通した発光制御期間Tilm内に発光制御が行われる複数の画素について、その一部に対して入力される発光期間制御信号Sswpのピークタイミングが他の画素に対して入力される発光期間制御信号Sswpのピークタイミングと異なるようにしてもよい。これにより、各画素に対して入力される発光期間制御信号Sswpのピークタイミングがずれて、電源線に流れるピーク電流を低くすることができる。
【0046】
また、以上の説明においては、各画素を対応する色成分によって3つのグループに分け、各グループの画素に入力される発光期間制御信号Sswpのピークタイミングを互いに異ならせることとしたが、ピークタイミングの分散を図ることができるのであれば、これ以外の態様で各画素をグループ分けしてもよい。具体的に、例えば隣接する複数の画素列が同じグループに属するように各画素を分類し、このグループごとに発光期間制御信号Sswpのピークタイミングを異ならせてもよい。また、画素列ではなく、同じ画素行に属する画素が同じグループに属するように、画素行ごとに各画素を複数のグループに分類することとしてもよい。発光期間制御信号Sswpが、画素行に沿って横方向に延在する信号線を介して各画素に入力される場合には、このような分類がなされることになる。なお、本発明の実施の形態に係る画像表示装置が以上説明した画素回路10と異なる構成の画素回路を採用する場合、発光期間制御信号Sswpは必ずしもデータ信号線DATから入力されるとは限らず、これとは独立した信号線から入力されることとしてもよい。また、発光期間制御信号Sswpは、時間とともに線形に信号レベルが変化する三角波に限らず、非線形に信号レベルが変化するなど、各種の形状の波形の信号であってよい。
【0047】
また、以上の説明においては発光素子として有機EL素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機EL素子やFED(Field-Emission Device)など、入力される電流や電圧に依存して輝度が変化する各種の発光素子を用いた画像表示装置であってよい。
【図面の簡単な説明】
【0048】
【図1】本発明の実施の形態に係る画像表示装置のガラス基板上に形成される回路の概略構成を示す図である。
【図2】画素回路の構成例を示す回路図である。
【図3】画素の断面構造の一例を示す断面図である。
【図4】本実施形態に係る画像表示装置の1フレーム期間内における制御動作を示す説明図である。
【図5】一つの画素行に属する各画素回路に入力される信号の一例を示すタイミング図である。
【図6A】本実施形態に係る画像表示装置における、発光期間制御信号のピークタイミングと主電源線に流れる電流波形との関係を示す図である。
【図6B】従来例の画像表示装置における、発光期間制御信号のピークタイミングと主電源線に流れる電流波形との関係を示す図である。
【図7A】従来例及び本実施形態の画像表示装置におけるx方向の輝度分布を示す図である。
【図7B】従来例及び本実施形態の画像表示装置におけるy方向の輝度分布を示す図である。
【図8】画像表示装置の主電源線の配置の一例を示す図である。
【符号の説明】
【0049】
10 画素回路、12 データ信号出力回路、14 走査回路、20 有機EL素子、22 共通電極、24 点灯スイッチ、26 駆動TFT、28 リセットスイッチ、30 保持容量、DAT データ信号線、ILM 点灯スイッチ制御線、PWR 電源線、PWRm 主電源線、RES リセットスイッチ制御線。
【特許請求の範囲】
【請求項1】
発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置において、
前記発光制御期間内における、前記複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される発光期間制御信号のピークのタイミングと異なる
ことを特徴とする画像表示装置。
【請求項2】
請求項1記載の画像表示装置において、
前記複数の画素のそれぞれは、複数のグループのいずれかに分類され、
前記複数の画素のそれぞれに対して入力される発光期間制御信号のピークのタイミングは、前記グループごとに異なる
ことを特徴とする画像表示装置。
【請求項3】
請求項2記載の画像表示装置において、
前記複数の画素のそれぞれは、当該画素が属する画素行又は画素列に基づいて定められるグループに分類される
ことを特徴とする画像表示装置。
【請求項4】
請求項3記載の画像表示装置において、
前記複数の画素のそれぞれは、当該画素によって表示される色成分に対応するグループに分類される
ことを特徴とする画像表示装置。
【請求項5】
請求項3記載の画像表示装置において、
前記複数の画素のそれぞれは、互いに隣接する複数の画素列又は画素行に属する画素が同じグループに属するように、複数のグループのいずれかに分類される
ことを特徴とする画像表示装置。
【請求項6】
請求項1記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネセンス素子であって、
前記発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させる
ことを特徴とする画像表示装置。
【請求項1】
発光制御期間内に、時間とともにレベルが変化する発光期間制御信号を複数の画素のそれぞれに対して入力することによって、当該発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、各画素に含まれる発光素子を発光させる画像表示装置において、
前記発光制御期間内における、前記複数の画素の一部に対して入力される発光期間制御信号のピークのタイミングが、他の画素に対して入力される発光期間制御信号のピークのタイミングと異なる
ことを特徴とする画像表示装置。
【請求項2】
請求項1記載の画像表示装置において、
前記複数の画素のそれぞれは、複数のグループのいずれかに分類され、
前記複数の画素のそれぞれに対して入力される発光期間制御信号のピークのタイミングは、前記グループごとに異なる
ことを特徴とする画像表示装置。
【請求項3】
請求項2記載の画像表示装置において、
前記複数の画素のそれぞれは、当該画素が属する画素行又は画素列に基づいて定められるグループに分類される
ことを特徴とする画像表示装置。
【請求項4】
請求項3記載の画像表示装置において、
前記複数の画素のそれぞれは、当該画素によって表示される色成分に対応するグループに分類される
ことを特徴とする画像表示装置。
【請求項5】
請求項3記載の画像表示装置において、
前記複数の画素のそれぞれは、互いに隣接する複数の画素列又は画素行に属する画素が同じグループに属するように、複数のグループのいずれかに分類される
ことを特徴とする画像表示装置。
【請求項6】
請求項1記載の画像表示装置において、
前記発光素子は、有機エレクトロルミネセンス素子であって、
前記発光期間制御信号のレベルの時間変化と、予め画素ごとに設定された輝度情報と、に応じて決まる期間にわたって、前記有機エレクトロルミネセンス素子に電流を流すことにより、当該有機エレクトロルミネセンス素子を発光させる
ことを特徴とする画像表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8】
【公開番号】特開2010−145680(P2010−145680A)
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願番号】特願2008−322004(P2008−322004)
【出願日】平成20年12月18日(2008.12.18)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成22年7月1日(2010.7.1)
【国際特許分類】
【出願日】平成20年12月18日(2008.12.18)
【出願人】(502356528)株式会社 日立ディスプレイズ (2,552)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]