【課題】点灯させる発光素子の数による発光光量のばらつきを抑制した発光装置を提供する。
【解決手段】発光装置は、６４個の発光チップＣが２つの発光チップ群＃ａ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）に分けられている。そして、それぞれの発光チップ群において、８個の発光チップＣが４つの発光チップブロックＢに分けられている。そして、発光チップブロックＢ毎にスイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４を備えている。ブロック電源ライン２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４と、基準電位Ｖｓｕｂを供給する電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４との間に、電源線抵抗Ｒｃと電位制御部１９０とを備えている。電位制御部１９０は、ブロック電源ライン２４０の電位の変動を抑制する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を主走査方向に複数、配列してなる、ＬＥＤプリントヘッド（ＬＰＨ：ＬＥＤ Ｐｒｉｎｔ Ｈｅａｄ）を用いた記録装置が採用されている。
【０００３】
特許文献１には、所定数の発光素子から成る発光ブロックが複数、直線状に配置されてなり、画像形成のための印画データが与えられる発光部と、複数の発光ブロックの中から駆動すべき発光ブロックを時分割的に選択する選択回路と、全発光素子分の光量補正データを記憶する補正データ記憶回路と、発光ブロックの時分割駆動に同期して駆動させる発光ブロック内の発光素子の光量補正データを前記補正データ記憶回路から読出すとともに、該読出した光量補正データと印画データとに基づいて、発光ブロック内の各発光素子を
個別的に発光駆動させる駆動回路とを含む画像形成装置が記載されている。
特許文献２には、複数の発光素子を所定方向に配列した半導体チップを、複数、配列した発光アレーと、画像データに応じた信号から所定の駆動信号を生成して前記複数の発光素子を駆動する駆動手段とを備えた発光装置であって、前記半導体チップの前記複数の
発光素子を所定時間だけ駆動して得た発光量を前記半導体チップ毎に配列方向に一次直線で近似し、当該一次近似直線の傾きに応じ前記半導体チップの光量分布を複数種類に分類したときに、前記発光アレー内で、前記半導体チップは互いに隣り合う半導体チップの種類を所定条件で制限されて配置されていることが記載されている。
特許文献３には、連続的に送られてくるデータを複数の発光素子に対応して設けられたラッチ回路でラッチし、その後、該ラッチ回路内のデータ信号と点灯信号とにより複数の半導体スイッチをＯＮ／ＯＦＦして、上記複数の発光素子を上記ラッチ回路の各データに対応させて発光させることにより、一様に帯電された潜像担持体の表面に静電潜像を形成する光書き込みヘッドを備えた画像形成装置において、上記光書き込みヘッドは、上記ラッチ回路内のデータ信号が上記発光素子をＯＦＦする状態で、上記点灯信号が該発光素子を点灯させる状態である時に、該発光素子への供給電流を迂回させてグランドに流すバイパス回路を有していることが記載されている。
特許文献４には、基板と、基板上に配置され、複数の発光素子が列状に配列された発光素子部材と、基板上に配置され、発光素子部材に配列された発光素子の各々を駆動する駆動信号を生成する駆動信号生成手段と、基板上に配置され、発光素子部材に所定の電圧を供給する電圧供給手段とを備えた露光装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−６５５４号公報
【特許文献２】特開平１１−３３４１４６号公報
【特許文献３】特開２００２−２９０８７号公報
【特許文献４】特開２００８−８７２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＬＥＤプリントヘッドでは、発光素子の発光光量は、発光素子に流れる電流により異なる。よって、並行して点灯（発光）させる発光素子の数に依存して、それぞれの発光素子に印加される点灯のための電位が変動すると、発光素子に流れる電流が変動し、発光光量にばらつきが生じてしまう。発光素子の発光光量にばらつきが生じると、画像形成装置により形成された画像にむらを生じ、画像の品質が劣化してしまう。
【０００６】
本発明は、点灯させる発光素子の数による発光光量のばらつきを抑制した発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、前記複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、前記複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって前記切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備えた発光装置である。
請求項２に記載の発明は、前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項１または２に記載の発光装置である。
請求項４に記載の発明は、前記発光装置は、前記複数の発光チップは、Ｎ群（Ｎは２以上の整数）に分けられ、それぞれの群に属する発光チップに対して、当該複数の発光チップを構成するそれぞれの発光チップの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に指定する転送信号を共通に送信する転送信号供給手段と、前記Ｎ群のそれぞれの群に属する発光チップに対して、前記転送信号により前記制御の対象に指定された発光素子を点灯の対象として選択する許可信号を共通に送信する許可信号供給手段と、前記Ｎ群のそれぞれに属する発光チップをＳ組（Ｓは２以上の整数）に分け、それぞれの組に属する発光チップに対して、前記制御の対象に指定された発光素子を点灯の対象として選択する書込信号を共通に送信する書込信号供給手段と、前記Ｎ群のそれぞれの群に属する発光チップに対して、前記許可信号により選択され、かつ前記書込信号により選択される発光素子に点灯のための電力を供給する前記切替手段をオンにするための点灯信号を共通に送信する点灯信号供給手段とをさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
【０００８】
請求項５に記載の発明は、前記切替手段は、第１の端子と第２の端子と制御端子とを備え、制御端子により第１の端子と第２の端子との間の電流がオンまたはオフのいずれか一方に設定されるとともに、第１の端子と第２の端子との間に流れる電流により、第１の端子と第２の端子の間の電位が変化する、３端子能動素子であることを特徴とする請求項１ないし４のいずれか１項に記載の発光装置である。
【０００９】
請求項６に記載の発明は、前記電位制御手段は、前記複数のブロックのブロック毎に設けられ、当該ブロックにおける点灯される発光チップの数の増加により流れる電流を低下させ、点灯される発光チップの数の低減により流れる電流を増加させることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置である。
【００１０】
請求項７に記載の発明は、前記電位制御手段は、前記切替手段に生じる電位の変化を検出して、前記切替手段に供給される点灯のための電位を変化させることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置である。
請求項８に記載の発明は、前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を演算増幅器で検出することにより行うことを特徴とする請求項７に記載の発光装置である。
請求項９に記載の発明は、前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を比較器により比較することにより行うことを特徴とする請求項７に記載の発光装置である。
【００１１】
請求項１０に記載の発明は、それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えるプリントヘッドである。
【００１２】
請求項１１に記載の発明は、像保持体を帯電する帯電手段と、それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された前記静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備える画像形成装置である。
【発明の効果】
【００１３】
請求項１の発明によれば、並行して点灯される発光チップの数に応じた発光素子に印加される電位の制御を行わない場合に比べ、点灯させる発光素子の数による発光光量のばらつきが抑制できる。
請求項２、３の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の数による発光光量のばらつきがさらに抑制できる。
請求項４の発明によれば、発光チップを群、組に分けないで駆動する場合に比べ、発光装置における配線（ライン）の数を抑制できる。
請求項５の発明によれば、発光素子に点灯のために印加される電位の、点灯させる発光素子の数による変動が容易に検出できる。
請求項６の発明によれば、発光チップを分けて構成したブロック毎に、発光素子に点灯のために印加される電位の変動を抑制できる。
請求項７、８、９の発明によれば、本構成を備えていない場合に比べ、点灯させる発光素子の点灯のための電位の制御をより少ない箇所で集中して行える。
請求項１０の発明によれば、本構成を備えていない場合に比べ、発光光量のばらつきが少ない露光ができる。
請求項１１の発明によれば、本構成を備えていない場合に比べ、むらの少ない画像形成ができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成を示した断面図である。
【図３】発光装置の上面図である。
【図４】発光チップにおける発光素子の並びおよびボンディングパッドの構成を示した図である。
【図５】発光装置の回路基板上に設けられた信号発生回路の構成および回路基板上の配線構成を示した図である。
【図６】図５において、発光チップ群＃ａ、発光チップ群＃ｂ、基準電位を供給する電源ライン、点灯電位ＶＩａおよびＶＩｂを供給する電源ラインを取り出して示した図である。
【図７】発光装置の発光チップＣをマトリクスの各要素として配置して示した図である。
【図８】自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップの回路構成を説明するための等価回路図である。
【図９】発光装置の動作を説明するためのタイミングチャートである。
【図１０】発光チップブロックの構成を示す図である。
【図１１】スイッチトランジスタの特性を示す図である。
【図１２】電位制御部の電流制御トランジスタの特性を示す図である。
【図１３】第２の実施の形態が適用される発光装置における電位制御オペアンプを加えて構成した電位制御部を示す図である。
【図１４】第３の実施の形態が適用される発光装置の発光チップ群＃ｂの部分の等価回路図である。
【図１５】第４の実施の形態が適用される発光装置の発光チップ群＃ｂの部分の等価回路図である。
【図１６】第５の実施の形態が適用される発光装置の発光チップ群＃ｂの部分の等価回路である。
【図１７】第６の実施の形態が適用される発光装置の発光チップ群＃ｂの部分の等価回路である。
【図１８】第７の実施の形態が適用される発光装置の発光チップ群＃ｂの部分の等価回路である。
【図１９】第８の実施の形態が適用される発光装置の発光チップ群＃ｂの部分の等価回路である。
【図２０】第１の実施の形態が適用される発光装置の発光チップ群＃ｂの発光チップの点灯電流および発光光量を示す図である。
【図２１】比較例１の発光装置の発光チップ群＃ｂの部分の等価回路である。
【図２２】比較例１の発光装置の発光チップ群＃ｂの発光チップの点灯電流および発光光量を示す図である。
【図２３】比較例１〜３の発光装置の発光チップ群＃ｂの発光チップの点灯電流および発光光量を示す図である。
【図２４】比較例３の発光装置の発光チップ群＃ｂの発光チップについての点灯電流および発光光量を示す図である。
【発明を実施するための形態】
【００１５】
［第１の実施の形態］
（画像形成装置１）
図１は第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１６】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備えている。
【００１７】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１８】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱および圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１９】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）を備える発光部６３を備えた露光手段の一例としての発光装置６５、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
発光装置６５は、前述した発光部６３、発光部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備えている。
【００２０】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光素子における発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図５のＸ方向）に沿って配置されている。
【００２１】
（発光装置６５）
図３は、発光装置６５の上面図である。
図３に示すように、発光装置６５の発光部６３は、回路基板６２上に、３２個の発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）と、同じく３２個の発光チップＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）とを、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。すなわち、本実施の形態では、２つの発光チップ群（発光チップ群＃ａと発光チップ群＃ｂ）を備えている。ここでは、発光チップ群を群と略すことがある。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたものおよびその間の番号のものを含むことを意味する。例えば、発光チップＣａ１〜Ｃａ３２は、発光チップＣａ１から番号順に発光チップＣａ３２までを含む。
【００２２】
なお、発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）および発光チップＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）の構成は同一である。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２をそれぞれ区別しないときは発光チップＣａと、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２をそれぞれ区別しないときは発光チップＣｂと表記し、さらに発光チップＣａと発光チップＣｂとを区別しないときは、発光チップＣと表記する。
また、発光チップＣａ１を例として説明する場合がある。他の発光チップＣａ２〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２においても同様であるので、発光チップＣａ１を発光チップＣａ１（Ｃ）と表記することがある。
【００２３】
発光チップＣは、形状が矩形の基板８０（後述する図４参照）の上に、一方の長辺に沿って列状に設けられた複数の発光素子から構成される発光素子列１０２を備えている。
発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）は、それぞれの長辺の方向に一列に配列されている。発光チップＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）も、同様にそれぞれの長辺の方向に一列に配列されている。そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２と発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２とは、互いに向きを１８０°回転させて向かい合い、千鳥状に配列されている。さらに、主走査方向であるＸ方向における発光素子の間隔が、互いに隣接する発光チップ群＃ａの発光チップＣａと発光チップ群＃ｂの発光チップＣｂとで、発光チップＣａとＣｂとの間においても予め定められた間隔で並ぶように配列されている。
なお、図３においては、発光チップ群＃ａの発光チップＣａと発光チップ群＃ｂの発光チップＣｂとは、長辺側が接触して配置されているが、距離を設けて配置されてもよい。
【００２４】
そして、発光装置６５は、前述したように、発光部６３を駆動するために、例えば集積回路（ＩＣ）で構成された信号発生回路１１０を備えている。
なお、本実施の形態では、発光チップ群＃ａの発光チップＣａおよび発光チップ群＃ｂの発光チップＣｂの数として、それぞれ３２個を用いたがいたが、これに限定されない。
【００２５】
図４は、発光チップＣにおける発光素子の並びおよびボンディングパッドの構成を示した図である。
発光チップＣは、形状が矩形の基板８０の表面上に、一方の長辺に沿って列状に設けられた複数の発光素子（本実施の形態では発光サイリスタＬ１、Ｌ２、Ｌ３、…）から構成される発光素子列１０２を備えている。さらに、発光チップＣは、基板８０の長辺方向の両端部に、電力の供給を受けるためおよび各種の制御信号等を取り込むための複数のボンディングパッドである端子（φＥ端子、φ１端子、Ｖｇａ端子、φ２端子、φＷ端子、φＩ端子）を備えている。なお、これらの端子は、基板８０の一端部からφＥ端子、φ１端子、Ｖｇａ端子の順に設けられ、基板８０の他端部からφＩ端子、φＷ端子、φ２端子の順に設けられている。そして、発光素子列１０２は、Ｖｇａ端子とφ２端子との間に設けられている。
さらに、発光チップＣは、基板８０の裏面に電位の基準が設定されるためのＶｓｕｂ端子（図示せず）を備えている。
【００２６】
次に発光装置６５の信号発生回路１１０の構成および回路基板６２上の配線構成を説明する。
図５は、発光装置６５の回路基板６２上に設けられた信号発生回路１１０の構成および回路基板６２上の配線構成を示した図である。なお、図５では、発光チップＣａ１〜Ｃａ５、Ｃｂ１〜Ｃｂ５の部分を示している。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０および発光チップ群＃ａの発光チップＣａ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂの発光チップＣｂ（発光チップＣｂ１〜Ｃｂ３２）が搭載され、信号発生回路１１０と発光チップＣａおよび発光チップＣｂとを相互に接続する配線が設けられている。
以下では、発光チップ群＃ａの発光チップＣａ（発光チップＣａ１〜Ｃａ３２）を発光チップ群＃ａ、発光チップ群＃ｂの発光チップＣｂ（発光チップＣｂ１〜Ｃｂ３２）を発光チップ群＃ｂと表記する。
そして、発光装置６５は、図３において図示していないが、回路基板６２上に、８個の発光チップＣ毎に設けられた切替手段の一例としてのスイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４を備えている。図５では、スイッチトランジスタＱａ１とＱｂ１とを表記している。
なお、図５では、後述する電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４を発光チップ群＃ａと発光チップ群＃ｂとの間に示したため、互いに向かい合って千鳥状に配列された発光チップ群＃ａと発光チップ群＃ｂとの間に距離を設けて配列されている。なお、発光チップ群＃ａと発光チップ群＃ｂとは、それらの間に距離を設けないで配列してもよい。
なお、スイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４には、Ｓｉ半導体による３端子能動素子の一例としてのｎｐｎ型のバイポーラトランジスタを用いたが、Ｓｉ半導体によるｐｎｐ型のバイポーラトランジスタまたは電界効果トランジスタ（ＦＥＴ）などの能動素子および他の半導体による能動素子を用いうる。
【００２７】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。信号発生回路１１０は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、第１転送信号φ１ａと第２転送信号φ２ａとを送信する転送信号発生部１２０ａと、発光チップ群＃ｂに対して、第１転送信号φ１ｂと第２転送信号φ２ｂとを送信する転送信号発生部１２０ｂとを備えている。
【００２８】
さらに、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、許可信号φＥａを送信する許可信号発生部１３０ａと、発光チップ群＃ｂに対して、許可信号φＥｂを送信する許可信号発生部１３０ｂとを備えている。
さらにまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに対して、点灯信号φＩａを送信する点灯信号発生部１４０ａと、発光チップ群＃ｂに対して、点灯信号φＩｂを送信する点灯信号発生部１４０ｂとを備えている。
【００２９】
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとを一つの組（発光チップ組）にして、発光チップ組毎に書込信号φＷ１〜φＷ３２を送信する書込信号供給手段の一例としての書込信号発生部１５０を備えている。
例えば、書込信号発生部１５０は、発光チップ群＃ａに属する発光チップＣａ１と発光チップ群＃ｂに属する発光チップＣｂ１とが構成する発光チップ組＃１に対して、書込信号φＷ１を送信する。発光チップ群＃ａに属する発光チップＣａ２と発光チップ群＃ｂに属する発光チップＣｂ２とが構成する発光チップ組＃２に対して、書込信号φＷ２を送信する。以下同様にして、発光チップ群＃ａに属する発光チップＣａ３２と発光チップ群＃ｂに属する発光チップＣｂ３２とが構成する発光チップ組＃３２に対して、書込信号φＷ３２を送信する。
ここでは、発光チップ組を組と表記することがある。
【００３０】
さらに、信号発生回路１１０は、発光チップ群＃ａおよび＃ｂに、基準となる基準電位Ｖｓｕｂを供給する基準電位供給手段の一例としての基準電位供給部１６０、発光チップＣを駆動するための電力を供給する電源電位Ｖｇａを供給する電源電位供給手段の一例としての電源電位供給部１７０を備えている。さらに加えて、信号発生回路１１０は、発光チップ群＃ａの発光チップＣａの発光素子を点灯させるための電位である点灯電位ＶＩａを供給する点灯電位供給部１８０ａと、発光チップ群＃ｂの発光チップＣｂの発光素子を点灯させるための点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂとを備えている。
なお、基準電位供給部１６０、電源電位供給部１７０、点灯電位供給部１８０ａ、点灯電位供給部１８０ｂは、信号発生回路１１０の外に設けられてもよい。
【００３１】
なお、図５では、転送信号発生部１２０ａと転送信号発生部１２０ｂとを分けて示したが、これらをまとめて転送信号供給手段の一例としての転送信号発生部１２０と呼ぶ。
同様に、許可信号発生部１３０ａと許可信号発生部１３０ｂとを分けて示したが、これらをまとめて許可信号供給手段の一例としての許可信号発生部１３０と呼ぶ。
さらに同様に、点灯信号発生部１４０ａと点灯信号発生部１４０ｂとを分けて示したが、これらをまとめて点灯信号供給手段の一例としての点灯信号発生部１４０と呼ぶ。
そして、点灯電位供給部１８０ａと点灯電位供給部１８０ｂとを分けて示したが、これらをまとめて一つの点灯電位供給手段の一例としての点灯電位供給部１８０としてもよい。このとき、点灯電位供給部１８０は、点灯電位ＶＩ（ＶＩ＝ＶＩａ＝ＶＩｂ）を供給する。
【００３２】
同様に、第１転送信号φ１ａと第１転送信号φ１ｂとを区別しない場合には第１転送信号φ１と呼び、第２転送信号φ２ａと第２転送信号φ２ｂとを区別しない場合には第２転送信号φ２と呼ぶ。同様に、許可信号φＥａと許可信号φＥｂとを区別しない場合には許可信号φＥと、点灯信号φＩａと点灯信号φＩｂとを区別しない場合には点灯信号φＩと、書込信号φＷ１〜φＷ３２をまとめて書込信号φＷと呼ぶ。
また、点灯電位ＶＩａとＶＩｂとを分けて示したが、点灯電位ＶＩａとＶＩｂとをそれぞれ区別しないときは点灯電位ＶＩと呼ぶ。
【００３３】
次に、信号発生回路１１０と発光チップ群＃ａおよび発光チップ群＃ｂとを相互に接続する配線について説明する。
第１の実施の形態においては、後に詳述するように、８個の発光チップＣを１つのブロック（発光チップブロック）とし、発光チップブロック毎に基準電位Ｖｓｕｂおよび点灯電位ＶＩａまたはＶＩｂが供給されるようになっている。ここでは例として、発光チップ群＃ａに属する発光チップＣａ１〜Ｃａ３２を４つに分け、発光チップＣａ１〜Ｃａ８を発光チップブロックＢａ１、発光チップＣａ９〜Ｃａ１６を発光チップブロックＢａ２、発光チップＣａ１７〜Ｃａ２４を発光チップブロックＢａ３、発光チップＣａ２５〜Ｃａ３２を発光チップブロックＢａ４とする。そして、発光チップ群＃ｂに属する発光チップＣｂ１〜Ｃｂ３２も４つに分け、発光チップＣｂ１〜Ｃｂ８を発光チップブロックＢｂ１、発光チップＣｂ９〜Ｃｂ１６を発光チップブロックＢｂ２、発光チップＣｂ１７〜Ｃｂ２４を発光チップブロックＢｂ３、発光チップＣｂ２５〜Ｃｂ３２を発光チップブロックＢｂ４とする。
そして、各発光チップブロックＢａ１〜Ｂａ４に対して、それぞれスイッチトランジスタＱａ１〜Ｑａ４が、番号が対応するように設けられ、各発光チップブロックＢｂ１〜Ｂｂ４に対して、それぞれスイッチトランジスタＱｂ１〜Ｑｂ４が、番号が対応するように設けられている。
【００３４】
なお、発光チップブロックＢａ１〜Ｂａ４をそれぞれ区別しないときは発光チップブロックＢａと、発光チップブロックＢｂ１〜Ｂｂ４をそれぞれ区別しないときは発光チップブロックＢｂと表記し、さらに発光チップブロックＢａとＢｂとを区別しないときは、発光チップブロックＢと表記する。
同様に、スイッチトランジスタＱａ１〜Ｑａ４をそれぞれ区別しないときはスイッチトランジスタＱａと、スイッチトランジスタＱａ１〜Ｑａ４をそれぞれ区別しないときはスイッチトランジスタＱａと表記し、さらにスイッチトランジスタＱａとＱｂとを区別しないときは、スイッチトランジスタＱと表記する。
すなわち、第１の実施の形態の発光装置６５は、８個の発光チップブロックＢを有している。図５では発光チップブロックＢａ１およびＢｂ１の部分を示している。
【００３５】
そして、回路基板６２には、基準電位供給部１６０から基準電位Ｖｓｕｂが各発光チップブロックＢの発光チップＣの基板８０の裏面に設けられたＶｓｕｂ端子に供給されるための電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４が設けられている。なお、図５に示す発光チップブロックＢａ１の発光チップＣａ１〜Ｃａ５（発光チップＣａ７、Ｃａ８は示していない。）には、電源ライン２００ａ１が接続され、発光チップブロックＢｂ１の発光チップＣｂ１〜Ｃｂ５（発光チップＣｂ７、Ｃｂ８は示していない。）には、電源ライン２００ｂ１が接続されている。そして、図示しないが、発光チップブロックＢａ２には電源ライン２００ａ２、発光チップブロックＢａ３には電源ライン２００ａ３、発光チップブロックＢａ４には電源ライン２００ａ４がそれぞれ接続されている。同様に、発光チップブロックＢｂ２には電源ライン２００ｂ２、発光チップブロックＢｂ３には電源ライン２００ｂ３、発光チップブロックＢｂ４には電源ライン２００ｂ４がそれぞれ接続されている。
なお、電源ライン２００ａ１〜２００ａ４をそれぞれ区別しないときは電源ライン２００ａと表記し、電源ライン２００ｂ１〜２００ｂ４をそれぞれ区別しないときは電源ライン２００ｂと表記し、電源ライン２００ａと２００ｂとを区別しないときは電源ライン２００と表記する。
【００３６】
回路基板６２には、電源電位供給部１７０から各発光チップＣのＶｇａ端子に接続され、電源電位Ｖｇａを与える電源ライン２０６が設けられている。
【００３７】
また、回路基板６２には、点灯電位供給部１８０ａから各発光チップブロックＢａ１〜Ｂａ４に対応して設けられたｎｐｎ型のスイッチトランジスタＱａ１〜Ｑａ４の第１の端子の一例としてのエミッタ端子に接続され、点灯電位ＶＩａが供給される電源ライン２０７ａ１〜２０７ａ４が設けられている。なお、電源ライン２０７ａ１が発光チップブロックＢａ１のスイッチトランジスタＱａ１のエミッタ端子に接続されるように、それぞれ、符号の最後の２文字が同じものが対応するように接続されている。
同様に、回路基板６２には、点灯電位供給部１８０ｂから各発光チップブロックＢｂ１〜Ｂｂ４に対応して設けられたｎｐｎ型のスイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子に接続され、点灯電位ＶＩｂが供給される電源ライン２０７ｂ１〜２０７ｂ４が設けられている。なお、電源ライン２０７ｂ１が発光チップブロックＢｂ１のスイッチトランジスタＱｂ１のエミッタ端子に接続されるように、それぞれ、符号の最後の２文字が同じものが対応するように接続されている。
電源ライン２０７ａ〜２０７ａ４をそれぞれ区別しないときは、電源ライン２０７ａと表記する。同様に、電源ライン２０７ｂ１〜２０７ｂ４をそれぞれ区別しないときは、電源ライン２０７ｂと表記する。そして、電源ライン２０７ａと２０７ｂとを区別しないときは、電源ライン２０７と表記する。
【００３８】
回路基板６２には、信号発生回路１１０の転送信号発生部１２０ａから、発光チップ群＃ａの発光チップＣａのφ１端子に、第１転送信号φ１ａを送信するための第１転送信号ライン２０１ａ、および発光チップ群＃ａの発光チップＣａのφ２端子に、第２転送信号φ２ａを送信するための第２転送信号ライン２０２ａが設けられている。第１転送信号φ１ａおよび第２転送信号φ２ａは、発光チップ群＃ａに共通（並列）に送信される。
同様に、回路基板６２には、信号発生回路１１０の転送信号発生部１２０ｂから、発光チップ群＃ｂの発光チップＣｂのφ１端子に、第１転送信号φ１ｂを送信するための第１転送信号ライン２０１ｂ、および発光チップ群＃ｂの発光チップＣｂのφ２端子に、第２転送信号φ２ｂを送信するための第２転送信号ライン２０２ｂが設けられている。第１転送信号φ１ｂおよび第２転送信号φ２ｂは、発光チップ群＃ｂに共通（並列）に送信される。
第１転送信号ライン２０１ａおよび２０１ｂを区別しないときは、第１転送信号ライン２０１と表記する。同様に、第２転送信号ライン２０２ａおよび２０２ｂを区別しないときは、第２転送信号ライン２０２と表記する。
【００３９】
そして、回路基板６２には、信号発生回路１１０の許可信号発生部１３０ａから、発光チップ群＃ａの発光チップＣａのφＥ端子に、許可信号φＥａを送信するための許可信号ライン２０３ａが設けられている。許可信号φＥａは、発光チップ群＃ａに共通（並列）に送信される。
同様に、信号発生回路１１０の許可信号発生部１３０ｂから、発光チップ群＃ｂの発光チップＣｂのφＥ端子に、許可信号φＥｂを送信するための許可信号ライン２０３ｂが設けられている。許可信号φＥｂは、発光チップ群＃ｂに共通（並列）に送信される。
許可信号ライン２０３ａおよび２０３ｂを区別しないときは、許可信号ライン２０３と表記する。
【００４０】
さらに、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ａから、各発光チップブロックＢａ１、Ｂａ２、Ｂａ３、Ｂａ４のスイッチトランジスタＱａ１、Ｑａ２、Ｑａ３、Ｑａ４の制御端子の一例としてのベース端子に、それぞれ抵抗Ｒｂを介して点灯信号φＩａを送信するための点灯信号ライン２０４ａが設けられている。
同様に、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０ｂから、各発光チップブロックＢｂ１、Ｂｂ２、Ｂｂ３、Ｂｂ４のスイッチトランジスタＱｂ１、Ｑｂ２、Ｑｂ３、Ｑｂ４のベース端子に、それぞれ抵抗Ｒｂを介して点灯信号φＩｂを送信するための点灯信号ライン２０４ｂが設けられている。
点灯信号φＩａは、スイッチトランジスタＱａ１、Ｑａ２、Ｑａ３、Ｑａ４の各ベース端子に共通（並列）に送信され、点灯信号φＩｂは、スイッチトランジスタＱｂ１、Ｑｂ２、Ｑｂ３、Ｑｂ４の各ベース端子に共通（並列）に送信される。
点灯信号ライン２０４ａと２０４ｂとを区別しないときは点灯信号ライン２０４と表記する。
【００４１】
各発光チップブロックＢの発光チップＣのφＩ端子は、それぞれが電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４に接続されている。なお、ブロック電源ライン２４０ａ１が発光チップブロックＢａ１の発光チップＣのφＩ端子に電流制限抵抗Ｒｉを介して接続されるように、それぞれ、符号の最後の２文字が同じものが対応するように接続されている。図５では、ブロック電源ライン２４０ａ１および２０４ｂ１を示している。
ブロック電源ライン２４０ａ１〜２４０ａ４をそれぞれ区別しないときは、ブロック電源ライン２４０ａ、ブロック電源ライン２４０ｂ１〜２４０ｂ４をそれぞれ区別しないときは、ブロック電源ライン２４０ｂと表記し、ブロック電源ライン２４０ａと２４０ｂとを区別しないときはブロック電源ライン２４０と表記する。
なお、ブロック電源ライン２４０は、スイッチトランジスタＱと発光チップブロックＢの発光チップＣとの接続点である。
【００４２】
そして、各発光チップブロックＢのスイッチトランジスタＱの第２の端子の一例としてのコレクタ端子は、ブロック電源ライン２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４に接続されている。なお、ブロック電源ライン２４０ａ１が発光チップブロックＢａ１のスイッチトランジスタＱａ１のコレクタ端子に接続されるように、それぞれ、符号の最後の２文字が同じものが対応するように接続されている。
【００４３】
なお、図５の発光チップブロックＢａ１に対応するスイッチトランジスタＱａ１に着目すると、スイッチトランジスタＱａ１のエミッタ端子は、電源ライン２０７ａ１に接続され、コレクタ端子は、発光チップブロックＢａ１の発光チップＣａ１〜Ｃａ４（発光チップＣａ５〜Ｃａ８は示していない。）の各φＩ端子にそれぞれ電流制限抵抗Ｒｉを介して接続されたブロック電源ライン２４０ａ１に接続されている。
【００４４】
さらにまた、回路基板６２には、信号発生回路１１０の書込信号発生部１５０から、発光チップ群＃ａの一つの発光チップＣａと発光チップ群＃ｂの一つの発光チップＣｂとで構成される発光チップ組毎に書込信号φＷ１〜φＷ３２を送信する書込信号ライン２０５−１〜２０５−３２が設けられている。
例えば、書込信号ライン２０５−１は、発光チップ群＃ａの発光チップＣａ１のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ１のφＷ端子とに接続され、発光チップＣａ１と発光チップＣｂ１とで構成する発光チップ組＃１に対して書込信号φＷ１を送信する。書込信号ライン２０５−２は、発光チップ群＃ａの発光チップＣａ２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ２のφＷ端子とに接続され、発光チップＣａ２と発光チップＣｂ２とで構成する発光チップ組＃２に対して書込信号φＷ２を送信する。以下同様にして、書込信号ライン２０５−３２は、発光チップ群＃ａの発光チップＣａ３２のφＷ端子と発光チップ群＃ｂに属する発光チップＣｂ３２のφＷ端子とに接続され、発光チップＣａ３２と発光チップＣｂ３２とで構成する発光チップ組＃３２に対して書込信号φＷ３２を送信する。
なお、書込信号ライン２０５−１〜２０５−３２を区別しないときは、書込信号ライン２０５と表記する。
【００４５】
以上説明したように、回路基板６２上のすべての発光チップＣａ１〜Ｃａ３２（発光チップ群＃ａ）およびＣｂ１〜Ｃｂ３２（発光チップ群＃ｂ）に、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａは、発光チップ群＃ａに対して共通（並列）に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、許可信号φＥｂ、点灯信号φＩｂは、発光チップ群＃ｂに対して共通（並列）に送信される。
一方、書込信号φＷ１〜φＷ３２は、発光チップ群＃ａに属する一つの発光チップＣと発光チップ群＃ｂに属する一つの発光チップＣとの構成する発光チップ組（発光チップ組＃１〜＃３２）毎に共通（並列）に送信される。
【００４６】
図６は、図５において、発光チップ群＃ａ、発光チップ群＃ｂ、基準電位Ｖｓｕｂを供給する電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）、点灯電位ＶＩａまたはＶＩｂを供給する電源ライン２０７（２０７ａ１〜２０７ａ４、２０７ｂ１〜２０７ｂ４）を取り出して示した図である。
【００４７】
本実施の形態では、前述したように、６４個の発光チップＣが２つの発光チップ群（発光チップ群＃ａ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２））に分けられている。そして、それぞれの発光チップ群において、８個の発光チップＣ毎に４つの発光チップブロックＢに分けられている。例えば、発光チップ群＃ａ（発光チップＣａ１〜Ｃａ３２）は、発光チップブロックＢａ１（発光チップＣａ１〜Ｃａ８）、発光チップブロックＢａ２（発光チップＣａ９〜Ｃａ１６）、発光チップブロックＢａ３（発光チップＣａ１７〜Ｃａ２４）、発光チップブロックＢａ４（発光チップＣａ２５〜Ｃａ３２）に分けられている。そして、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）は、発光チップブロックＢｂ１（発光チップＣｂ１〜Ｃｂ８）、発光チップブロックＢｂ２（発光チップＣｂ９〜Ｃｂ１６）、発光チップブロックＢｂ３（発光チップＣｂ１７〜Ｃｂ２４）、発光チップブロックＢｂ４（発光チップＣｂ２５〜Ｃｂ３２）に分けられている。
そして、発光チップブロックＢ毎にスイッチトランジスタＱ（Ｑａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４）を備えている。
図６では、発光チップブロックＢａ１、Ｂａ４、Ｂｂ１、Ｂｂ４の部分を示している。
【００４８】
発光チップブロックＢを構成する８個の発光チップＣのＶｓｕｂ端子は、その発光チップブロックＢの電源ライン２００に接続されている。
一方、発光チップブロックＢを構成する８個の発光チップＣのφＩ端子はそれぞれ電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０（２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４）に接続されている。例えば、発光チップブロックＢａ１に属する発光チップＣａ１〜Ｃａ８のφＩ端子は、それぞれ電流制限抵抗Ｒｉを介してブロック電源ライン２４０ａ１に接続されている。
そして、各発光チップブロックのスイッチトランジスタＱのコレクタ端子は、ブロック電源ライン２４０に接続されている。
【００４９】
さらに、発光装置６５は、図５では示さなかったが、発光チップブロックＢ毎に、ブロック電源ライン２４０と、基準電位Ｖｓｕｂを供給する電源ライン２００との間に、電源線抵抗Ｒｃを備えている。
さらにまた、発光装置６５は、図５では示していないが、発光チップブロックＢ毎に、ブロック電源ライン２４０と、基準電位Ｖｓｕｂを供給する電源ライン２００の１つとの間に、電位制御手段の一例としての電位制御部１９０を備えている。電位制御部１９０は、ブロック電源ライン２４０の電位の変動を抑制する。
【００５０】
抵抗Ｒａは、基準電位供給部１６０が基準電位Ｖｓｕｂを発光チップブロックＢ毎に供給する電源ライン２００の寄生抵抗である。本実施の形態では、電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）のそれぞれの寄生抵抗である抵抗Ｒａの抵抗値が等しくなるように設定されている。なお、抵抗Ｒａの抵抗値は、例えば電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）において、長い電源ライン２００については幅を広くするなどで、等しくできる。
すなわち、第１の実施の形態では、基準電位Ｖｓｕｂを供給する電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４は、基準電位供給部１６０から発光チップブロックＢ毎に枝分かれして設けられ、各電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４の寄生抵抗である抵抗Ｒａの抵抗値が等しくなるように設けられている。
【００５１】
抵抗Ｒｋｋは、点灯電位供給部１８０ａ（点灯電位ＶＩａ）または点灯電位供給部１８０ｂ（点灯電位ＶＩｂ）が点灯電位ＶＩを供給する電源ライン２０７の寄生抵抗である。本実施の形態では、電源ライン２０７（２０７ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）の寄生抵抗である抵抗Ｒｋｋの抵抗値が等しくなるように設定されている。なお、抵抗Ｒｋｋの抵抗値は、例えば電源ライン２０７（２０７ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）において、長い電源ライン２０７については幅を広くするなどで、等しくできる。
すなわち、第１の実施の形態では、点灯電位ＶＩａを供給する電源ライン２０７ａ１〜２０７ａ４は、点灯電位供給部１８０ａから発光チップブロックＢ毎に枝分かれして設けられ、各電源ライン２０７ａ１〜２０７ａ４の寄生抵抗である抵抗Ｒｋｋの抵抗値が同じになるように設けられている。同様に、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４は、点灯電位供給部１８０ｂから発光チップブロックＢ毎に枝分かれして設けられ、各電源ライン２０７ｂ１〜２０７ｂ４の寄生抵抗である抵抗Ｒｋｋの抵抗値が等しくなるように設けられている。
【００５２】
電位制御部１９０の動作および電源ライン２００、２０７の寄生抵抗（抵抗Ｒａ、抵抗Ｒｋｋ）の値が同じであることの効果については後述する。
【００５３】
図７は、発光装置６５の発光チップＣをマトリクスの各要素として配置して示した図である。
図７では、発光チップ群＃ａの発光チップＣ（発光チップＣａ１〜Ｃａ３２）および発光チップ群＃ｂの発光チップＣ（発光チップＣｂ１〜Ｃｂ３２）を２×３２のマトリクスの各要素として配置し、上記した信号発生回路１１０と発光チップＣとを相互に接続する信号（第１転送信号φ１ａ、φ１ｂ、第２転送信号φ２ａ、φ２ｂ、点灯信号φＩａ、φＩｂ、許可信号φＥａ、φＥｂ、書込信号φＷ１〜φＷ３２）の配線ラインを示している。
なお、点灯信号φＩａ、φＩｂは、図５および図６に示したように、スイッチトランジスタＱのベース端子に抵抗Ｒｂを介して接続されているが、図７では、発光チップＣに直接送信されるように表記した。点灯信号φＩａが発光チップ群＃ａに、点灯信号φＩｂが発光チップ群＃ｂに共通に送信されることを明らかにするためである。
【００５４】
図７に示すように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａは、発光チップ群＃ａに対して共通に送信される。そして、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂは、発光チップ群＃ｂに対して共通に送信されることが容易に理解できる。
一方、書込信号φＷ１〜φＷ３２は、発光チップ群＃ａに属する一つの発光チップＣａと発光チップ群＃ｂに属する一つの発光チップＣｂとの構成する発光チップ組＃１〜＃３２のそれぞれに対して共通に送信されることが容易に理解できる。
【００５５】
（発光チップＣ）
図８は、自己走査型発光素子アレイ（ＳＬＥＤ）である発光チップＣの回路構成を説明するための等価回路図である。なお、図８では、端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）を除いて、以下に説明する各素子は、発光チップＣ上のレイアウトに基づいて配置されている。
ここでは、発光チップＣａ１を例に、発光チップＣを説明する。そこで、図８において、発光チップＣを発光チップＣａ１（Ｃ）と表記する。他の発光チップＣａ２〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２の構成は、発光チップＣａ１と同じである。
なお、端子（Ｖｇａ端子、φ１端子、φ２端子、φＥ端子、φＷ端子、φＩ端子）の位置は、図４に示した位置と異なるが、説明の便宜上、図中左端に示した。
【００５６】
発光チップＣａ１（Ｃ）は、前述したように基板８０上に列状に配列された発光素子の一例としての発光サイリスタＬ１、Ｌ２、Ｌ３、…を備える発光サイリスタ列（発光素子列１０２（図３参照））を備えている。
さらに、発光チップＣａ１（Ｃ）は、発光サイリスタ列と同様に列状に配列された転送サイリスタＴ１、Ｔ２、Ｔ３、…を備える転送サイリスタ列および同様に列状に配列された書込サイリスタＭ１、Ｍ２、Ｍ３、…を備える書込サイリスタ列を備えている。
ここでは、発光サイリスタＬ１、Ｌ２、Ｌ３、…をそれぞれ区別しないときは、発光サイリスタＬと表記する。転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ区別しないときは、転送サイリスタＴと、書込サイリスタＭ１、Ｍ２、Ｍ３、…をそれぞれ区別しないときは書込サイリスタＭと表記する。
【００５７】
なお、上記のサイリスタ（発光サイリスタＬ、転送サイリスタＴ、書込サイリスタＭ）は、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
【００５８】
また、発光チップＣａ１（Ｃ）は、転送サイリスタＴ１、Ｔ２、Ｔ３、…をそれぞれ番号順に２つをペアにしてそれぞれの間に結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…を備えている。そして、転送サイリスタＴ１、Ｔ２、Ｔ３、…と書込サイリスタＭ１、Ｍ２、Ｍ３、…との間に接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を備えている。さらに、書込サイリスタＭ１、Ｍ２、Ｍ３、…と発光サイリスタＬ１、Ｌ２、Ｌ３、…との間に接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を備えている。
さらに、発光チップＣａ１（Ｃ）は、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…を備えている。
ここで、発光サイリスタＬなどと同様に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…のそれぞれを区別しないときは、結合ダイオードＤｘ、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚと表記する。
【００５９】
ここで、発光サイリスタ列における発光サイリスタＬの数は、予め定められた個数とすればよい。本実施の形態で、発光サイリスタＬの数を例えば１２８個とすると、転送サイリスタＴ、書込サイリスタＭのそれぞれの数も１２８個である。同様に、接続ダイオードＤｙ、接続ダイオードＤｚ、電源線抵抗Ｒｇｘ、電源線抵抗Ｒｇｙ、電源線抵抗Ｒｇｚの数も１２８個である。しかし、結合ダイオードＤｘの数は、転送サイリスタＴの数より１個少ない１２７個である。
なお、転送サイリスタＴおよび書込サイリスタＭのそれぞれの数は、発光サイリスタＬの数より多くてもよい。
【００６０】
そして、発光チップＣａ１（Ｃ）は、１個のスタートダイオードＤｘ０を備えている。さらに、後述する第１転送信号φ１を送信する第１転送信号線７２と第２転送信号φ２を送信する第２転送信号線７３とに過剰な電流が流れるのを防止する、電流制限抵抗Ｒ１および電流制限抵抗Ｒ２を備えている。さらにまた、書込抵抗ＲＷおよび許可抵抗ＲＥを備えている。
【００６１】
なお、発光サイリスタ列の発光サイリスタＬ１、Ｌ２、Ｌ３、…、転送サイリスタ列の転送サイリスタＴ１、Ｔ２、Ｔ３、…、書込サイリスタ列の書込サイリスタＭ１、Ｍ２、Ｍ３、…は、図８中において、左側から番号順に配列されている。さらに、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…、電源線抵抗Ｒｇｘ１、Ｒｇｘ２、Ｒｇｘ３、…、電源線抵抗Ｒｇｙ１、Ｒｇｙ２、Ｒｇｙ３、…、電源線抵抗Ｒｇｚ１、Ｒｇｚ２、Ｒｇｚ３、…も、同様に、図中左側から番号順に配列されている。
そして、発光サイリスタ列、転送サイリスタ列、書込サイリスタ列は、図８中上から、転送サイリスタ列、書込サイリスタ列、発光サイリスタ列の順に並べられている。
【００６２】
では次に、発光チップＣａ１（Ｃ）における各素子の電気的な接続について説明する。
以下では、後述する発光装置６５の動作において、発光チップＣａ１に関連して説明する発光チップＣｂ１についても触れる。
転送サイリスタＴのアノード端子、書込サイリスタＭのアノード端子、発光サイリスタＬのアノード端子は、発光チップＣａ１（Ｃ）の基板８０に接続されている（アノードコモン）。そして、これらのアノード端子は、基板８０裏面に設けられたＶｓｕｂ端子に接続されている。
発光チップＣａ１が属する発光チップブロックＢａ１では、Ｖｓｕｂ端子は、電源ライン２００ａ１（図５、図６参照）に接続され、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
一方、発光チップブロックＢｂ１の発光チップＣｂ１では、Ｖｓｕｂ端子は、電源ライン２００ｂ１（図５参照）に接続され、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
【００６３】
転送サイリスタＴの配列に沿って、奇数番目の転送サイリスタＴ１、Ｔ３、Ｔ５、…のカソード端子は、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介して、φ１端子に接続されている。一方、転送サイリスタＴの配列に沿って、偶数番目の転送サイリスタＴ２、Ｔ４、Ｔ６、…のカソード端子は、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。
発光チップ群＃ａの発光チップＣａのφ１端子は、第１転送信号ライン２０１ａ（図５参照）に接続され、第１転送信号φ１ａが送信される。φ２端子は、第２転送信号ライン２０２ａ（図５参照）に接続され、第２転送信号φ２ａが送信される。
発光チップ群＃ｂの発光チップＣｂのφ１端子は、第１転送信号ライン２０１ｂ（図５参照）に接続され、第１転送信号φ１ｂが送信される。φ２端子は、第２転送信号ライン２０２ｂ（図５参照）に接続され、第２転送信号φ２ｂが送信される。
【００６４】
書込サイリスタＭのカソード端子は、書込信号線７４に接続されている。そして、書込信号線７４は、書込抵抗ＲＷを介して、φＷ端子に接続されている。
また、書込信号線７４は、書込サイリスタＭ１と書込抵抗ＲＷとの間において、許可信号線７６と接続されている。許可信号線７６は、許可抵抗ＲＥを介して、φＥ端子に接続されている。
発光チップ組＃１に属する発光チップＣａ１およびＣｂ１では、φＷ端子は、書込信号ライン２０５−１（図５参照）に接続され、書込信号φＷ１が送信される。発光チップＣａ１のφＥ端子は、許可信号ライン２０３ａ（図５参照）に接続され、許可信号φＥａが送信される。一方、発光チップＣｂ１のφＥ端子は、許可信号ライン２０３ｂに接続され、許可信号φＥｂが送信される（図５参照）。
【００６５】
発光サイリスタＬのカソード端子は、点灯信号線７５に接続されている。そして、点灯信号線７５は、φＩ端子に接続されている。φＩ端子は、電流制限抵抗Ｒｉを介して、発光チップブロックＢ毎に設けられたスイッチトランジスタＱのコレクタ端子に接続されている。
発光チップＣａ１が属する発光チップブロックＢａ１では、各発光チップＣａ１〜Ｃａ８のそれぞれのφＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ａ１に接続されている。ブロック電源ライン２４０ａ１はスイッチトランジスタＱａ１のコレクタ端子に接続されている。一方、スイッチトランジスタＱａ１のエミッタ端子は、電源ライン２０７ａ１（図５、図６参照）に接続され、点灯電位供給部１８０ａから点灯電位ＶＩａが供給される。
発光チップＣｂ１が属する発光チップブロックＢｂ１では、各発光チップＣｂ１〜Ｃｂ８のそれぞれのφＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ｂ１に接続されている。ブロック電源ライン２４０ｂ１はスイッチトランジスタＱｂ１のコレクタ端子に接続されている。一方、スイッチトランジスタＱｂ１のエミッタ端子は、電源ライン２０７ｂ１（図５、図６参照）に接続され、点灯電位供給部１８０ｂから点灯電位ＶＩｂが供給される。
なお、後述するように、点灯電位ＶＩａおよびＶＩｂは、それぞれ点灯信号φＩａおよびφＩｂにしたがって供給される。よって、図８においては、発光チップＣａ１（Ｃ）のφＩ端子には、点灯信号φＩａが送信されるとして表記している。
【００６６】
図８において、発光チップＣａ１（Ｃ）の構成をさらに説明する。転送サイリスタＴのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…は、同じ番号の書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に、１対１で、それぞれ接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…を介して接続されている。すなわち、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のアノード端子は、転送サイリスタＴ１、Ｔ２、Ｔ３、…のゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…に接続され、接続ダイオードＤｙ１、Ｄｙ２、Ｄｙ３、…のカソード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続されている。
【００６７】
一方、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…は、同じ番号の発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に、１対１で、それぞれ接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…を介して接続されている。すなわち、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のアノード端子は、書込サイリスタＭ１、Ｍ２、Ｍ３、…のゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…に接続され、接続ダイオードＤｚ１、Ｄｚ２、Ｄｚ３、…のカソード端子は、発光サイリスタＬ１、Ｌ２、Ｌ３、…のゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…に接続されている。
【００６８】
ここでも、ゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…、ゲート端子Ｇｍ１、Ｇｍ２、Ｇｍ３、…、ゲート端子Ｇｌ１、Ｇｌ２、Ｇｌ３、…のそれぞれを区別しないときは、ゲート端子Ｇｔ、ゲート端子Ｇｍ、ゲート端子Ｇｌと表記する。
接続ダイオードＤｙは、転送サイリスタＴのゲート端子Ｇｔから、書込サイリスタＭのゲート端子Ｇｍに電流が流れる方向に接続されている。同様に、接続ダイオードＤｚは、書込サイリスタＭのゲート端子Ｇｍから、発光サイリスタＬのゲート端子Ｇｌに電流が流れる方向に接続されている。
【００６９】
転送サイリスタＴ１、Ｔ２、Ｔ３、…のそれぞれのゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…を番号順に２個ずつペアとしたゲート端子Ｇｔ間に、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…がそれぞれ接続されている。すなわち、結合ダイオードＤｘ１、Ｄｘ２、Ｄｘ３、…はそれぞれがゲート端子Ｇｔ１、Ｇｔ２、Ｇｔ３、…で順に挟まれるように直列接続されている。そして、結合ダイオードＤｘ１の向きは、ゲート端子Ｇｔ１からゲート端子Ｇｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤｘ２、Ｄｘ３、Ｄｘ４、…についても同様である。
転送サイリスタＴのゲート端子Ｇｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇｘを介して電源線７１に接続されている。そして、電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子は電源ライン２０６（図５参照）に接続されて、電源電位供給部１７０から電源電位Ｖｇａが供給される。
書込サイリスタＭのゲート端子Ｇｍは、書込サイリスタＭのそれぞれに対応して設けられた電源線抵抗Ｒｇｙを介して電源線７１に接続されている。
発光サイリスタＬのゲート端子Ｇｌは、発光サイリスタＬのそれぞれに対応して設けられた電源線抵抗Ｒｇｚを介して電源線７１に接続されている。
【００７０】
そして、転送サイリスタ列の一端側の転送サイリスタＴ１のゲート端子Ｇｔ１は、スタートダイオードＤｘ０のカソード端子に接続されている。一方、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。
【００７１】
（タイミングチャート）
次に、発光装置６５の動作について説明する。
発光装置６５は発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２と発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２とを備えている（図３、５、６、７参照）。
図５に示したように、回路基板６２上のすべての発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）には、基準電位Ｖｓｕｂと電源電位Ｖｇａが共通に供給される。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２には、前述したように、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａ、許可信号φＥａが共通（並列）に送信される。よって、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２は並行して駆動される。
同様に、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２には、前述したように、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂ、許可信号φＥｂが共通（並列）に送信される。よって、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２は並行して駆動される。
【００７２】
一方、書込信号φＷ１〜φＷ３２は、発光チップ群＃ａの一つの発光チップＣａと発光チップ群＃ｂの一つの発光チップＣｂとが構成する発光チップ組＃１〜＃３２のそれぞれに対して共通に送信される。例えば、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とを発光チップ組＃１として、書込信号φＷ１が共通に送信される。また、３２個の書込信号φＷ１〜φＷ３２は、並行して送信される。よって、発光チップ組＃１〜＃３２は並行して駆動される。
なお、後述するように書込信号φＷ１〜φＷ３２のタイミングを互にずらして送信してもよい。
【００７３】
以上説明したように、発光装置６５の動作は、発光チップ組＃１に属する発光チップＣａ１およびＣｂ１の動作を説明すれ足りる。
【００７４】
図９は、発光装置６５の動作を説明するためのタイミングチャートである。
図９では、発光チップ組＃１（発光チップＣａ１およびＣｂ１）に加えて、発光チップ組＃２（発光チップＣａ２およびＣｂ２）、発光チップ組＃３（発光チップＣａ３およびＣｂ３）の動作を説明するタイミングチャートも示している。そして、図９では、それぞれの発光チップＣにおいて、発光サイリスタＬ１〜Ｌ４の４個の発光サイリスタＬの点灯または非点灯を制御する部分のタイミングチャートを示している。なお、発光サイリスタＬの点灯または非点灯を制御することを点灯制御と表記する。
【００７５】
ここでは、発光チップ組＃１（発光チップＣａ１およびＣｂ１）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとした。発光チップ組＃２（発光チップＣａ２およびＣｂ２）では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４および発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。そして、発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯とした。発光チップ組＃３（発光チップＣａ３およびＣｂ３）では、それぞれの発光サイリスタＬ１〜Ｌ４をすべて点灯させるとしたが、書込信号φＷ３の送信タイミングを、発光チップ組＃１への書込信号φＷ１の送信タイミングに対してずらしている。
以下では、発光チップＣａ１およびＣｂ１の動作を中心に説明する。
【００７６】
図９において、時刻ａから時刻ｙへとアルファベット順に時刻が経過するとする。発光チップ群＃ａの発光チップＣａ１の発光サイリスタＬ１は、時刻ｃから時刻ｐの期間Ｔａ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｐから時刻ｕの期間Ｔａ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｕから時刻ｗの期間Ｔａ（３）において点灯制御される。発光サイリスタＬ４は、時刻ｗから時刻ｙの期間Ｔａ（４）において点灯制御される。以下、同様にして番号が５以上の発光サイリスタＬが点灯制御される。
一方、発光チップ群＃ｂの発光チップＣｂ１の発光サイリスタＬ１は、時刻ｉから時刻ｒの期間Ｔｂ（１）において点灯制御される。発光サイリスタＬ２は、時刻ｒから時刻ｖの期間Ｔｂ（２）において点灯制御される。発光サイリスタＬ３は、時刻ｖから時刻ｘの期間Ｔｂ（３）において点灯制御される。以下、同様にして番号が４以上の発光サイリスタＬが点灯制御される。
【００７７】
本実施の形態では、期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…および期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと表記する。
そして、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…と、発光チップ群＃ｂの発光チップＣｂ１〜Ｃｂ３２を制御する期間Ｔｂ（１）、Ｔｂ（２）、Ｔｂ（３）、…とは、期間Ｔの半分の長さ、時間軸上でずれているとする。すなわち、期間Ｔｂ（１）は、期間Ｔａ（１）が開始したのち、期間Ｔの半分の期間が経過したときに開始する。
したがって、以下では、発光チップ群＃ａの発光チップＣａ１を制御する期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…について説明する。
なお、以下に説明する信号の相互の関係が維持されるようにすれば、期間Ｔの長さを可変としてもよい。
【００７８】
期間Ｔａ（１）、Ｔａ（２）、Ｔａ（３）、…における信号波形は、画像データによって変化する書込信号φＷ（φＷ１〜φＷ３２）を除いて、同じ波形の繰り返しである。
したがって、以下では、時刻ｃから時刻ｐまでの期間Ｔａ（１）を説明する。なお、時刻ａから時刻ｃまでの期間は、発光チップＣａ１（Ｃ）が動作を開始する期間である。この期間の信号については、動作の説明において説明する。
【００７９】
第１転送信号φ１ａ、第２転送信号φ２ａ、許可信号φＥａ、点灯信号φＩａの、期間Ｔａ（１）における信号波形について説明する。
第１転送信号φ１ａは、時刻ｃでローレベルの電位（以下、「Ｌ」と記す。）であって、時刻ｎで「Ｌ」からハイレベルの電位（以下、「Ｈ」と記す。）に移行し、時刻ｐで「Ｈ」を維持している。
第２転送信号φ２ａは、時刻ｃで「Ｈ」であって、時刻ｍで「Ｈ」から「Ｌ」に移行し、時刻ｐで「Ｌ」を維持している。
ここで、第１転送信号φ１ａと第２転送信号φ２ａとを比較すると、期間Ｔａ（１）における第１転送信号φ１ａの波形が、期間Ｔａ（２）における第２転送信号φ２ａの波形になっている。そして、期間Ｔａ（１）における第２転送信号φ２ａの波形が、期間Ｔａ（２）における第１転送信号φ１ａの波形になっている。
すなわち、第１転送信号φ１ａと第２転送信号φ２ａとは期間Ｔの２倍の期間（２Ｔ）を単位として繰り返す信号波形である。そして、時刻ｍから時刻ｎまでの期間のように、共に「Ｌ」となる期間を挟んで、交互に「Ｈ」と「Ｌ」とを繰り返している。そして、時刻ａから時刻ｂまでの期間を除いて、第１転送信号φ１と第２転送信号φ２とは、同時に「Ｈ」となる期間を有さない。
第１転送信号φ１ａと第２転送信号φ２ａとの一組の転送信号により、図８に示した転送サイリスタＴが、後述するように、順番にオン状態になって、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを指定する。
【００８０】
許可信号φＥａは、時刻ｃで「Ｈ」であって、時刻ｄで「Ｈ」から「Ｌ」に移行し、時刻ｈで「Ｌ」から「Ｈ」に移行する。そして、時刻ｐで「Ｈ」を維持している。
許可信号φＥａは、後述するように、点灯または非点灯の制御対象である（点灯制御する）発光サイリスタＬを点灯可能な状態に設定する。
【００８１】
点灯信号φＩａは、時刻ｃで、「Ｌ」から「Ｈ」に移行し、時刻ｏにおいて、「Ｈ」から「Ｌ」に移行する。そして、時刻ｐにおいて「Ｌ」から「Ｈ」に移行する。
点灯信号φＩａは、後述するように発光サイリスタＬに点灯（発光）のための電流の供給を制御する信号である。
【００８２】
書込信号φＷ１は、時刻ｃで「Ｈ」であって、時刻ｅで「Ｈ」から「Ｌ」に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。さらに、時刻ｋで「Ｈ」から「Ｌ」に移行し、時刻ｌで「Ｌ」から「Ｈ」に移行する。すなわち、書込信号φＷ１は、期間Ｔａ（１）において、「Ｌ」である期間が２つある（前の「Ｌ」の期間と後の「Ｌ」の期間）。
そして、書込信号φＷ１と許可信号φＥａとの関係を見ると、書込信号φＷ１の前の「Ｌ」の期間（時刻ｅから時刻ｆ）は、許可信号φＥａが「Ｌ」である時刻ｄから時刻ｈまでの期間に含まれる。書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、許可信号φＥａが「Ｈ」である時刻ｈから時刻ｐの期間に含まれる。
一方、書込信号φＷ１と、許可信号φＥａに対して期間Ｔの１／２の期間ずれて送信される許可信号φＥｂとの関係を見ると、書込信号φＷ１の前の「Ｌ」の期間（時刻ｅから時刻ｆ）は、許可信号φＥｂが「Ｈ」である時刻ｃから時刻ｊまでの期間に含まれ、書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる。すなわち、書込信号φＷ１の後の「Ｌ」の期間（時刻ｋから時刻ｌ）は、期間Ｔｂ（１）における許可信号φＥｂが「Ｌ」である時刻ｊから時刻ｏまでの期間に含まれる。
【００８３】
後述するように、期間Ｔａ（１）において、書込信号φＷ１が最初に「Ｌ」となる期間（時刻ｅから時刻ｆ）は、発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるための信号であって、書込信号φＷ１が後に「Ｌ」となる期間（時刻ｋから時刻ｌ）は、発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるための信号である。
このため、許可信号φＥａが「Ｌ」である期間（時刻ｄから時刻ｈ）は、書込信号φＷ１の発光チップＣｂ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｋから時刻ｌ）と重ならないように設定されている。同様に、許可信号φＥｂが「Ｌ」である期間（時刻ｊから時刻ｏ）は、書込信号φＷ１の発光チップＣａ１の発光サイリスタＬ１を点灯状態に移行させるために「Ｌ」となる期間（時刻ｅから時刻ｆ）と重ならないように設定されている。
一般的にいうと、発光サイリスタＬは、許可信号φＥと書込信号φＷとがともに「Ｌ」にあるとき、点灯状態に移行する。許可信号φＥおよび書込信号φＷの「Ｈ」を“０”、「Ｌ」を“１”とすると、発光サイリスタＬは、許可信号φＥと書込信号φＷとの論理積（ＡＮＤ）が“１”のとき、点灯（発光）状態に移行する。
なお、図９では許可信号φＥが書込信号φＷより先に「Ｈ」から「Ｌ」に移行するが、書込信号φＷが許可信号φＥより先に「Ｈ」から「Ｌ」に移行してもよい。
【００８４】
＜サイリスタの動作＞
発光チップＣａ１およびＣｂ１の動作を説明する前に、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）の基本的な動作を説明する。サイリスタは、アノード端子、カソード端子、ゲート端子の３端子を有する半導体素子である。
以下では、例として、図８に示したようにサイリスタのアノード端子であるＶｓｕｂ端子に供給される基準電位Ｖｓｕｂを０Ｖ（「Ｈ」）、Ｖｇａ端子に供給される電源電位Ｖｇａを−３．３Ｖ（「Ｌ」）とする。そして、サイリスタは、ＧａＡｓ、ＧａＡｌＡｓ等の化合物半導体によるｐ型半導体層、ｎ型半導体層が相互に複数積層されて構成されているとし、ｐｎ接合の拡散電位（順方向電位）Ｖｄを１．５Ｖとする。
【００８５】
アノード端子とカソード端子との間に電流が流れていない状態（オフ状態）のサイリスタは、しきい電圧（負の電位）より低い電位（絶対値が大きい負の電位）がカソード端子に印加されるとオン状態に移行（ターンオン）する。サイリスタは、ターンオンすると、アノード端子とカソード端子との間に電流が流れた状態（オン状態）になる。ここで、サイリスタのしきい電圧は、ゲート端子の電位から拡散電位Ｖｄを引いた値である。よって、サイリスタのゲート端子の電位が−１．５Ｖであると、しきい電圧は−３．０Ｖとなる。すなわち、−３．０Ｖより低い電圧がカソード端子に印加されると、サイリスタはターンオンする。
オン状態のサイリスタでは、ゲート端子の電位がサイリスタのアノード端子の電位に近い電位になる。ここでは、アノード端子を０Ｖ（「Ｈ」）に設定しているので、ゲート端子の電位は０Ｖ（「Ｈ」）になるとして説明する。また、オン状態のサイリスタのカソード端子は、アノード端子の電位からｐｎ接合の拡散電位Ｖｄを引いた電位に近い電位になる。ここでは、カソード端子の電位は−１．５Ｖになるとして説明する。
【００８６】
サイリスタは、一度ターンオンすると、カソード端子の電位が、オン状態を維持するために必要な電位より高い電位（絶対値が小さい負の電位または０Ｖおよび正の電位）になるまで、オン状態を維持する。オン状態のサイリスタのカソード端子の電位は−１．５Ｖであるので、サイリスタは、カソード端子に−１．５Ｖより高い電位（＞−１．５Ｖ）が印加されると、オフ状態に移行（ターンオフ）する。しかし、サイリスタは、カソード端子に−１．５Ｖより低い電位（≦−１．５Ｖ）が継続的に印加され、サイリスタのオン状態を維持しうる電流が供給されると、オン状態を維持する。
以上のことから、サイリスタは、オン状態になると電流が流れた状態を維持し、ゲート端子の電位によってはオフ状態に移行しない。すなわち、サイリスタはオン状態を維持（記憶、保持）する機能を有している。
上述したように、サイリスタのオン状態を維持するためにカソード端子に印加し続ける電位（≦−１．５Ｖ）は、ゲート端子の電位が−１．５Ｖのサイリスタをターンオンさせるためにカソード端子に印加する電位（≦−３Ｖ）に比べ低くてよい。
なお、発光サイリスタＬは、ターンオンすると点灯（発光）し、ターンオフすると消灯（非点灯）する。オン状態の発光サイリスタＬの発光光量は、カソード端子とアノード端子との間に流す電流によって決められる。
【００８７】
では、図５、図６および図８を参照しつつ、図９に示したタイミングチャートにしたがって、発光装置６５の動作を説明する。
なお、点灯電位ＶＩａ、ＶＩｂは、「Ｌ」（−３．３Ｖ）であるとする。
（１）時刻ａ
発光装置６５に基準電位Ｖｓｕｂおよび電源電位Ｖｇａの供給を開始した時刻ａでの状態（初期状態）について説明する。
＜発光装置６５＞
図９に示したタイミングチャートの時刻ａにおいて、基準電位供給部１６０は電源ライン２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４を「Ｈ」（０Ｖ）の基準電位Ｖｓｕｂに設定する（図５、図６参照）。これにより、すべての発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のＶｓｕｂ端子は「Ｈ」に設定される（図８参照）。
電源電位供給部１７０は電源ライン２０６を「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定する（図５参照）。これにより、すべての発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のＶｇａ端子は「Ｌ」に設定される（図８参照）。
また、点灯電位供給部１８０ａは電源ライン２０７ａ１〜２０７ａ４を「Ｌ」（−３．３Ｖ）の点灯電位ＶＩａに設定する。すると、発光チップブロックＢａ１〜Ｂａ４のスイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子が「Ｌ」（−３．３Ｖ）に設定される（図５、図６参照）。同様に、点灯電位供給部１８０ｂは電源ライン２０７ｂ１〜２０７ｂ４を「Ｌ」（−３．３Ｖ）の点灯電位ＶＩｂに設定する。発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子が「Ｌ」（−３．３Ｖ）に設定される（図５、図６参照）。
【００８８】
そして、信号発生回路１１０の転送信号発生部１２０ａは第１転送信号φ１ａ、第２転送信号φ２ａをそれぞれ「Ｈ」に、転送信号発生部１２０ｂは第１転送信号φ１ｂ、第２転送信号φ２ｂをそれぞれ「Ｈ」に設定する。すると、第１転送信号ライン２０１ａ、２０１ｂおよび第２転送信号ライン２０２ａ、２０２ｂが「Ｈ」になる（図５参照）。これにより、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）のそれぞれのφ１端子およびφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図８参照）。
【００８９】
さらに、信号発生回路１１０の許可信号発生部１３０ａは許可信号φＥａを「Ｈ」に、許可信号発生部１３０ｂは許可信号φＥｂを「Ｈ」に設定する。すると、許可信号ライン２０３ａ、２０３ｂが「Ｈ」になる（図５参照）。これにより、発光チップＣのφＥ端子が「Ｈ」になる（図８参照）。
さらにまた、信号発生回路１１０の点灯信号発生部１４０ａは点灯信号φＩａを「Ｌ」（−３．３Ｖ）に、点灯信号発生部１４０ｂは点灯信号φＩｂを「Ｌ」に設定する。すると、点灯信号ライン２０４ａ、２０４ｂが「Ｌ」になる（図５、図６参照）。これにより、各発光チップブロックＢａ１〜Ｂａ４のスイッチトランジスタＱａ１〜Ｑａ４および各発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱｂ１〜Ｑｂ４のゲート端子の電位が「Ｌ」になる（図５、図６参照）。
スイッチトランジスタＱａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４は、エミッタ端子が「Ｌ」（−３．３Ｖ）で、ベース端子も「Ｌ」（−３．３Ｖ）となるので、すべてオフ状態である。
【００９０】
一方、各スイッチトランジスタＱのコレクタ端子は、発光チップブロックＢ毎に設けられた電源線抵抗Ｒｃを介して、「Ｈ」（０Ｖ）のＶｓｕｂ電位が供給された電源ライン２００に接続されている。よって、発光チップブロックＢ毎に設けられたスイッチトランジスタＱのコレクタ端子は「Ｈ」（０Ｖ）になっている。スイッチトランジスタＱのコレクタ端子は、電流制限抵抗Ｒｉを介して発光チップＣのφＩ端子に接続されている。よって、発光チップＣのφＩ端子は「Ｈ」（０Ｖ）になっている。
【００９１】
信号発生回路１１０の書込信号発生部１５０は書込信号φＷ１〜φＷ３２を「Ｈ」に設定する。すると、書込信号ライン２０５−１〜２０５−３２が「Ｈ」になる（図５参照）。これにより、発光チップＣのφＷ端子が「Ｈ」になる（図８参照）。
発光チップＣのφＷ端子は、書込抵抗ＲＷを介して、書込信号線７４に接続されている。発光チップＣのφＥ端子は、許可抵抗ＲＥを介して、許可信号線７６に接続され、書込信号線７４に接続されている。上述したように、発光チップＣのφＷ端子およびφＥ端子はともに「Ｈ」に設定されているので、書込信号線７４も「Ｈ」になる（図８参照）。
【００９２】
次に、図８を参照しつつ、図９に示したタイミングチャートにしたがって、発光チップＣ（発光チップＣａ１〜Ｃａ３２および発光チップＣｂ１〜Ｃｂ３２）の動作を、発光チップ組＃１に属する発光チップＣａ１とＣｂ１とを中心に説明する。
なお、図９および以下における説明では、各端子の電位がステップ状に変化するとしているが、各端子の電位は徐々に変化している。よって、電位変化の間であっても、下記に示す条件が満たされれば、サイリスタは、ターンオンおよびターンオフなどの状態の変化を生じる。
【００９３】
＜発光チップＣａ１＞
転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのアノード端子はＶｓｕｂ端子に接続されているので、「Ｈ」（０Ｖ）に設定される。
一方、奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード端子は、第１転送信号線７２に接続され、「Ｈ」に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード端子は、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴのアノード端子およびカソード端子はともに「Ｈ」となり、転送サイリスタＴはオフ状態にある。
【００９４】
同様に、書込サイリスタＭのカソード端子は、書込信号線７４に接続され、前述したように、「Ｈ」に設定されている。よって、書込サイリスタＭのアノード端子およびカソード端子はともに「Ｈ」となり、書込サイリスタＭはオフ状態にある。
さらに、発光サイリスタＬのカソード端子は、点灯信号線７５に接続され、「Ｈ」に設定されている。よって、発光サイリスタＬのアノード端子およびカソード端子はともに「Ｈ」となり、発光サイリスタＬはオフ状態にある。
【００９５】
転送サイリスタＴのゲート端子Ｇｔは、電源線抵抗Ｒｇｘを介して電源線７１に接続されている。電源線７１は「Ｌ」（−３．３Ｖ）の電源電位Ｖｇａに設定されている。よって、後述するゲート端子Ｇｔ１およびＧｔ２を除いて、ゲート端子Ｇｔの電位は「Ｌ」になっている。
そして、書込サイリスタＭのゲート端子Ｇｍは、電源線抵抗Ｒｇｙを介して電源線７１に接続されている。よって、後述するゲート端子Ｇｍ１を除いて、ゲート端子Ｇｍの電位は「Ｌ」になっている。
さらに、発光サイリスタＬのゲート端子Ｇｌは、電源線抵抗Ｒｇｚを介して電源線７１に接続されている。よって、ゲート端子Ｇｌの電位は「Ｌ」になっている。
以上のことから、後述する転送サイリスタＴ１、Ｔ２、書込サイリスタＭ１を除いて、転送サイリスタＴ、書込サイリスタＭおよび発光サイリスタＬのしきい電圧はそれぞれのゲート端子Ｇｔ、Ｇｍ、Ｇｌの電位（−３．３Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−４．８Ｖ）となっている。
【００９６】
図８中の転送サイリスタ列の一端のゲート端子Ｇｔ１は、前述したように、スタートダイオードＤｘ０のカソード端子に接続されている。そして、スタートダイオードＤｘ０のアノード端子は、第２転送信号線７３に接続されている。第２転送信号線７３は「Ｈ」に設定されている。すると、スタートダイオードＤｘ０は、そのカソード端子が「Ｌ」でそのアノード端子が「Ｈ」となって、順方向に電圧が印加（順バイアス）されている。これにより、スタートダイオードＤｘ０のカソード端子（ゲート端子Ｇｔ１）は、スタートダイオードＤｘ０のアノード端子の「Ｈ」（０Ｖ）からスタートダイオードＤｘ０の拡散電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。よって、転送サイリスタＴ１のしきい電圧は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖとなる。
【００９７】
そして、転送サイリスタＴ１に隣接する転送サイリスタＴ２のゲート端子Ｇｔ２は、ゲート端子Ｇｔ１に結合ダイオードＤｘ１を介して接続されている。転送サイリスタＴ２のゲート端子Ｇｔ２の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から結合ダイオードＤｘ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、転送サイリスタＴ２のしきい電圧は−４．５Ｖになる。
なお、番号が３以上の転送サイリスタＴには、ゲート端子Ｇｔ１の電位が−１．５Ｖになった影響は及ばず、番号が３以上の転送サイリスタＴのしきい電圧は−４．８Ｖである。
【００９８】
一方、書込サイリスタＭ１のゲート端子Ｇｍ１はゲート端子Ｇｔ１に接続ダイオードＤｙ１を介して接続されているため、書込サイリスタＭ１のゲート端子Ｇｍ１の電位は、ゲート端子Ｇｔ１の電位（−１．５Ｖ）から接続ダイオードＤｙ１の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。よって、書込サイリスタＭ１のしきい電圧は−４．５Ｖになる。
なお、番号が２以上の書込サイリスタＭおよびすべての発光サイリスタＬには、ゲート端子Ｇｔ１の電位が−１．５Ｖになった影響は及ばず、番号が２以上の書込サイリスタＭおよびすべての発光サイリスタＬのしきい電圧は−４．８Ｖである。
【００９９】
＜発光チップＣｂ１＞
発光チップＣｂ１においても、初期状態は発光チップＣａ１と同じであるので、説明を省略する。
【０１００】
（２）時刻ｂ
図９に示す時刻ｂにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。これにより発光装置６５は動作状態に入る。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ１がターンオンする。しかし、転送サイリスタＴ３以降の番号の大きい奇数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、オン状態に移行できない。一方、しきい電圧が−４．５Ｖである転送サイリスタＴ２は、第２転送信号φ２ａが「Ｈ」（０Ｖ）であるので、ターンオンできない。
【０１０１】
転送サイリスタＴ１がターンオンすると、ゲート端子Ｇｔ１の電位は、アノード端子の「Ｈ」（０Ｖ）になる。そして、転送サイリスタＴ１のカソード端子（図８の第１転送信号線７２）の電位は、転送サイリスタＴ１のアノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
そして、結合ダイオードＤｘ１のカソード端子（ゲート端子Ｇｔ２）の電位は、そのアノード端子（ゲート端子Ｇｔ１）の「Ｈ」（０Ｖ）から拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧は−３Ｖになる。
転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−３Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−４．５Ｖになる。番号が４以上の転送サイリスタＴは、ゲート端子Ｇｔの電位が「Ｌ」の電源電位Ｖｇａで、しきい電圧は−４．８Ｖが維持される。
【０１０２】
一方、転送サイリスタＴ１がターンオンして、接続ダイオードＤｙ１のアノード端子（ゲート端子Ｇｔ１）の電位が「Ｈ」（０Ｖ）となる。すると、順バイアスの接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）の電位は、アノード端子（ゲート端子Ｇｔ１）の電位（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。これにより、書込サイリスタＭ１のしきい電圧は−３Ｖになる。
なお、書込サイリスタＭ２のゲート端子Ｇｍ２の電位は−３Ｖになり、書込サイリスタＭ２のしきい電圧は−４．５Ｖになる。番号が３以上の書込サイリスタＭは、−４．８Ｖのしきい電圧が維持される。
しかし、書込信号線７４は「Ｈ」であるので、いずれの書込サイリスタＭもオン状態に移行しない。
【０１０３】
接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）は接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）である。よって、接続ダイオードＤｚ１のアノード端子（ゲート端子Ｇｍ１）の電位が−１．５Ｖになる。順バイアスの接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ１）の電位は、そのアノード端子（ゲート端子Ｇｍ１）の電位（−１．５Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。これにより、発光サイリスタＬ１のしきい電圧は−４．５Ｖになる。
一方、ゲート端子Ｇｍ２の電位が−３Ｖになっても、発光サイリスタＬ２はしきい電圧−４．８Ｖが維持される。番号が３以上の発光サイリスタＬも、しきい電圧−４．８Ｖが維持される。
そして、点灯信号線７５が「Ｈ」であるので、いずれの発光サイリスタＬもオン状態に移行しない。
【０１０４】
すなわち、時刻ｂにおいて、ターンオンするのは転送サイリスタＴ１である。そして、時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときをいう。他の時刻においても同様とする。）において、転送サイリスタＴ１がオン状態にある。他の転送サイリスタＴ、すべての書込サイリスタＭおよび発光サイリスタＬはオフ状態にある。
なお、以下では、オン状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）を説明し、オフ状態にあるサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）の説明を省略する。
【０１０５】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１０６】
以上説明したように、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のゲート端子（ゲート端子Ｇｔ、Ｇｍ、Ｇｌ）はダイオード（結合ダイオードＤｘ、接続ダイオードＤｙ、Ｄｚ）によって相互に接続されている。よって、ゲート端子の電位が変化すると、電位が変化したゲート端子に、順バイアスのダイオードを介して接続されたゲート端子の電位が変化する。そして、変化したゲート端子を有するサイリスタのしきい電圧が変化する。そして、しきい電圧が「Ｌ」（−３．３Ｖ）より高く（絶対値が小さい負の値）なると、サイリスタがターンオンする。
【０１０７】
さらに具体的に説明する。電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード１個で接続されたゲート端子の電位は−１．５Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−３Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より高い（絶対値が小さい負の値）ので、サイリスタがターンオンする。
一方、電位が「Ｈ」（０Ｖ）になったゲート端子と、順バイアスのダイオード２個で接続されたゲート端子の電位は−３Ｖになり、そのゲート端子を有するサイリスタのしきい電圧は−４．５Ｖになる。このしきい電圧は「Ｌ」（−３．３Ｖ）より低いため、サイリスタはターンオンできず、オフ状態を維持する。
以下では、ターンオンするようにしきい電圧が変化するサイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）を中心に説明し、他の変化については説明を省略する。
【０１０８】
（３）時刻ｃ
時刻ｃにおいて、発光チップ群＃ａに属する発光チップブロックＢａ１〜Ｂａ４のスイッチトランジスタＱａ１〜Ｑａ４のベース端子に送信される点灯信号φＩａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
発光チップ群＃ａの発光チップブロックＢａ１〜Ｂａ４のｎｐｎ型のスイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子は「Ｌ」（−３．３Ｖ）であるので、ベース端子の電位が「Ｈ」（０Ｖ）になると、エミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタＱａ１〜Ｑａ４がオンになる。そして、スイッチトランジスタＱａ１〜Ｑａ４のコレクタ端子の電位が、「Ｈ」（０Ｖ）からエミッタ端子の電位である「Ｌ」（−３．３Ｖ）に移行する（図５、図６参照）。なお、後述するように、スイッチトランジスタＱａ１〜Ｑａ４は電位降下を生じるが、ここでは電位降下の影響を無視する。これにより、ブロック電源ライン２４０ａ１〜２４０ａ４の電位が、「Ｌ」（−３．３Ｖ）になり、発光チップ群＃ａの発光チップＣａ１〜Ｃａ３２のφＩ端子が「Ｌ」（−３．３Ｖ）になって、点灯信号線７５の電位が「Ｌ」（−３．３Ｖ）になる。
＜発光チップＣａ１＞
点灯信号線７５が「Ｌ」（−３．３Ｖ）になっても、発光サイリスタＬ１のしきい電圧は−４．５Ｖ、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖであるので、いずれの発光サイリスタＬもターンオンしない。
よって、時刻ｃの直後においては、転送サイリスタＴ１がオン状態にある。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１０９】
（４）時刻ｄ
時刻ｄにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１は「Ｈ」である。よって、書込信号線７４は、φＥ端子とφＷ端子と間の電位差が、許可抵抗ＲＥと書込抵抗ＲＷとで分圧された電位となる。例えば、許可抵抗ＲＥの抵抗値ＲＥと書込抵抗ＲＷの抵抗値ＲＷとがＲＥ＝ＲＷであるとすると、書込信号線７４の電位は−１．６５Ｖとなる。以下、ＲＥ＝ＲＷとして説明する。
このとき、書込サイリスタＭ１はしきい電圧が−３Ｖであるため、ターンオンできない。書込サイリスタＭ２はしきい電圧が−４．５Ｖで、番号が３以上の書込サイリスタＭはしきい電圧が−４．８Ｖであるので、ターンオンできない。
よって、時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１１０】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号は変化しないので、発光チップＣｂ１は初期状態が維持されている。
【０１１１】
（５）時刻ｅ
時刻ｅにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが構成する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
前述したように、発光チップＣａ１の許可信号φＥａは、時刻ｄにおいて、「Ｌ」に移行している。よって、許可信号φＥａおよび書込信号φＷ１がともに「Ｌ」になるので、書込信号線７４の電位は、−１．６５Ｖから「Ｌ」（−３．３Ｖ）に移行する。
すると、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。一方、書込サイリスタＭ２は、しきい電圧が−４．５Ｖ、番号が３以上の書込サイリスタＭは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１１２】
書込サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になる。そして、カソード端子（図８の書込信号線７４）は、−３．３Ｖから−１．５Ｖになる。
【０１１３】
そして、書込サイリスタＭ１のゲート端子Ｇｍ１が「Ｈ」（０Ｖ）になって、接続ダイオードＤｚ１は、そのアノード端子（ゲート端子Ｇｍ１）が「Ｈ」（０Ｖ）となる。すると、順バイアスの接続ダイオードＤｚ１のカソード端子（ゲート端子Ｇｌ２）は、−１．５Ｖになり、発光サイリスタＬ１のしきい電圧は−３Ｖになる。
なお、番号が２以上の発光サイリスタＬのしきい電圧は−４．８Ｖが維持されている。
【０１１４】
点灯信号線７５は、時刻ｃにおいて「Ｌ」（−３．３Ｖ）に移行している。すると、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行するタイミングにおいて、発光サイリスタＬ１がターンオンして、点灯（発光）する。なお、番号が２以上の発光サイリスタＬはしきい電圧が−４．８Ｖであるので、ターンオンできない。
よって、時刻ｅの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１１５】
＜発光チップＣｂ１＞
書込信号φＷ１が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。しかし、許可信号φＥｂは、初期状態の「Ｈ」を維持している。よって、ＲＥ＝ＲＷにおいて、発光チップＣｂ１の書込信号線７４の電位は、−１．６５Ｖになる。
このとき、書込サイリスタＭ１はしきい電圧が−４．５Ｖ、番号が２以上の書込サイリスタＭはしきい電圧が−４．８Ｖである。よって、いずれの書込サイリスタＭもターンオンできない。
【０１１６】
（６）時刻ｆ
時刻ｆにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
前述したように、許可信号φＥａは、時刻ｄから、「Ｌ」を維持している。このため、書込信号線７４の電位は−１．６５Ｖに移行しようとする。一方、書込信号線７４に接続された書込サイリスタＭ１はオン状態になっている。書込サイリスタＭ１のオン状態を維持するための書込信号線７４の電位は、−１．５Ｖより低ければよい。−１．６５Ｖは−１．５Ｖより低い電位であるので、書込サイリスタＭ１は引き続きオン状態を維持する。そして、書込信号線７４の電位は、オン状態の書込サイリスタＭ１により−１．５Ｖを維持する。
よって、時刻ｆの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１１７】
＜発光チップＣｂ１＞
書込信号φＷ１が「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、−１．６５Ｖであった発光チップＣｂ１の書込信号線７４の電位が「Ｈ」（０Ｖ）に戻る。
【０１１８】
（７）時刻ｇ
時刻ｇにおいて、発光チップ群＃ｂに送信される第１転送信号φ１ｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号には変化がないので、時刻ｆの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｂにおける発光チップＣａ１の動作と同様である。すなわち、転送サイリスタＴ１がターンオンする。これにより、第１転送信号線７２の電位が−１．５Ｖになる。さらに、転送サイリスタＴ２のしきい電圧が−３Ｖ、書込サイリスタＭ１のしきい電圧が−３Ｖになる。
つまり、発光チップＣｂ１は、発光チップＣａ１の動作を期間Ｔの１／２にあたる期間、時間軸上で遅れたタイミングで動作する。
【０１１９】
（８）時刻ｈ
時刻ｈにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
書込信号φＷ１は、時刻ｆにおいて「Ｌ」から「Ｈ」に移行しているので、書込信号線７４の電位が「Ｈ」に移行する。
すると、オン状態にあった書込サイリスタＭ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｍ１の電位が−１．５Ｖに戻り、しきい電圧が−３Ｖになる。
そして、時刻ｈの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｇの直後の状態が維持される。
【０１２０】
（９）時刻ｉ
時刻ｉにおいて、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｃにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｉの直後においては、転送サイリスタＴ１がオン状態にある。
【０１２１】
（１０）時刻ｊ
時刻ｊにおいて、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１が属する発光チップ群＃ａに送信される信号に変化がないので、時刻ｈの直後の状態が維持される。
＜発光チップＣｂ１＞
発光チップＣｂ１の動作は、時刻ｄにおける発光チップＣａ１の動作と同様であるので、詳細な説明を省略する。
時刻ｊでは、ＲＥ＝ＲＷにおいて、書込信号線７４の電位は−１．６５Ｖとなる。
時刻ｊの直後においては、転送サイリスタＴ１がオン状態にある。
【０１２２】
（１１）時刻ｋ
時刻ｋにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
発光チップＣａ１の書込信号線７４の電位は、時刻ｈにおいて、「Ｈ」に移行していた。
よって、書込信号φＷ１が「Ｌ」に移行すると、時刻ｄの場合と同様に、書込信号線７４の電位が−１．６５Ｖになる。
しかし、書込サイリスタＭ１はしきい電圧が−３Ｖ、番号が２以上書込サイリスタＭはしきい電圧が−４．８Ｖであるので、いずれの書込サイリスタＭもターンオンしない。
時刻ｋの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１２３】
＜発光チップＣｂ１＞
発光チップＣｂ１の許可信号φＥｂは、時刻ｊにおいて、「Ｌ」に移行している。よって、許可信号φＥｂおよび書込信号φＷ１がともに「Ｌ」になることで、書込信号線７４の電位は−１．６５Ｖから「Ｌ」（−３．３Ｖ）に移行する。すると、時刻ｅにおける発光チップＣａ１と同様に、しきい電圧が−３Ｖである書込サイリスタＭ１がターンオンする。
書込サイリスタＭ１がターンオンすると、ゲート端子Ｇｍ１は「Ｈ」（０Ｖ）になる。そして、発光サイリスタＬ１のしきい電圧は−３Ｖになる。
点灯信号線７５は、時刻ｉにおいて、「Ｌ」（−３．３Ｖ）に移行しているので、書込信号φＷ１の「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）への移行のタイミングで、発光サイリスタＬ１がターンオンして、点灯（発光）する。
時刻ｋの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
すなわち、この状態では、発光チップ組＃１の発光チップＣａ１およびＣｂ１のそれぞれの発光サイリスタＬ１が点灯（発光）している。
【０１２４】
（１２）時刻ｌ
時刻ｌにおいて、発光チップ群＃ａの発光チップＣａ１と発光チップ群＃ｂの発光チップＣｂ１とが属する発光チップ組＃１に送信される書込信号φＷ１が、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｋにおいて、−１．６５Ｖになった書込信号線７４の電位が「Ｈ」に戻る。
時刻ｌの直後においては、転送サイリスタＴ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｆにおける発光チップＣａ１の動作と同様に、書込信号線７４の電位は−１．６５Ｖに移行しようとする。しかし、−１．６５Ｖは、オン状態の書込サイリスタＭ１のカソード端子の電位（−１．５Ｖ）より低いので、書込サイリスタＭ１は引き続きオン状態を維持する。そして、書込信号線７４の電位は、オン状態の書込サイリスタＭ１により−１．５Ｖを維持する。
時刻ｆの直後においては、転送サイリスタＴ１、書込サイリスタＭ１がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１２５】
（１３）時刻ｍ
時刻ｍにおいて、発光チップ群＃ａに送信される第２転送信号φ２ａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖである転送サイリスタＴ２がターンオンする。しかし、転送サイリスタＴ４以降の番号の大きい偶数番目の転送サイリスタＴは、しきい電圧が−４．８Ｖであるので、ターンオンできない。
【０１２６】
転送サイリスタＴ２がターンオンすると、ゲート端子Ｇｔ２は「Ｈ」（０Ｖ）になる。すると、転送サイリスタＴ２のゲート端子Ｇｔ２に結合ダイオードＤｘ２を介して接続されたゲート端子Ｇｔ３の電位は−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧は−３Ｖになる。
そして、カソード端子（図８の第２転送信号線７３）は、アノード端子の「Ｈ」（０Ｖ）からｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖになる。
【０１２７】
一方、転送サイリスタＴ２がターンオンしてゲート端子Ｇｔ２が「Ｈ」になると、接続ダイオードＤｙ２を介して、ゲート端子Ｇｍ１の電位が−１．５Ｖになる。これにより、書込サイリスタＭ２のしきい電圧が−３Ｖになる。しかし、書込信号線７４の電位は「Ｈ」であるので、書込サイリスタＭ２はターンオンしない。
【０１２８】
さらに、接続ダイオードＤｚ２を介して、ゲート端子Ｇｌ２の電位が−３Ｖになる。これにより、発光サイリスタＬ２のしきい電圧が−４．５Ｖになる。このとき、点灯信号線７５の電位は、オン状態の発光サイリスタＬ１により−１．５Ｖとなっているので、発光サイリスタＬ２はターンオンしない。
【０１２９】
すなわち、時刻ｍにおいて、ターンオンできるのは転送サイリスタＴ２である。
そして、時刻ｍの直後においては、転送サイリスタＴ１、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
【０１３０】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの直後の状態が維持される。
【０１３１】
（１４）時刻ｎ
時刻ｎにおいて、発光チップ群＃ａに送信される第１転送信号φ１ａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ１は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。これにより、ゲート端子Ｇｔ１が「Ｈ」から「Ｌ」（−３．３Ｖ）に移行し、転送サイリスタＴ１のしきい電圧が−４．８Ｖになる。また、結合ダイオードＤｘ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」（−３．３Ｖ）となると、カソード端子（ゲート端子Ｇｔ２）が「Ｈ」（０Ｖ）であるので、逆バイアスになる。
同様に、接続ダイオードＤｙ１は、アノード端子（ゲート端子Ｇｔ１）が「Ｌ」（−３．３Ｖ）となると、カソード端子（ゲート端子Ｇｍ１）が−１．５Ｖであるので、逆バイアスになる。これにより、接続ダイオードＤｙ１のカソード端子（ゲート端子Ｇｍ１）は、電源線抵抗Ｒｇｙ１を介して「Ｌ」（−３．３Ｖ）に移行し始める。そして、接続ダイオードＤｚ１は、カソード端子（ゲート端子Ｇｍ１）が「Ｌ」に移行すると、オン状態にある発光サイリスタＬ１によりカソード端子（ゲート端子Ｇｌ１）が「Ｈ」であるので、逆バイアスになる。よって、書込サイリスタＭ１は、ゲート端子Ｇｍ１が「Ｌ」になって、しきい電圧が−４．８Ｖになる。
時刻ｎの直後においては、転送サイリスタＴ２がオン状態にあって、発光サイリスタＬ１がオン状態で点灯（発光）している。
なお、「Ｈ」（０Ｖ）になったゲート端子に逆バイアスのダイオードで接続されたゲート端子には、「Ｈ」（０Ｖ）になった影響が及ばず、「Ｌ」（−３．３Ｖ）となるので、サイリスタのしきい電圧は−４．８Ｖとなる。
【０１３２】
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｌの状態が維持される。
【０１３３】
（１５）時刻ｏ
時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。また、発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
点灯信号φＩａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、オン状態にあったスイッチトランジスタＱａ１〜Ｑａ４のベース端子の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、各スイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子とベース端子との間がともに「Ｌ」（−３．３Ｖ）となるので、スイッチトランジスタＱａ１〜Ｑａ４がオフ状態になる。これにより、基準電位Ｖｓｕｂに接続された電源線抵抗Ｒｃを介して、ブロック電源ライン２４０ａ１〜２４０ａ４（スイッチトランジスタＱａ１〜Ｑａ４のコレクタ端子）が、基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になる。
【０１３４】
＜発光チップＣａ１＞
φＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ａ１〜２４０ａ４に接続されている。よって、φＩ端子が「Ｈ」（０Ｖ）になって、点灯信号線７５（図８参照）の電位が「Ｈ」になる。すると、発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｏの点灯信号φＩａが「Ｈ」から「Ｌ」に移行するタイミングで消灯（ターンオフ）する。時刻ｅから時刻ｏまでの期間が、発光チップＣａ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｏの直後においては、転送サイリスタＴ２がオン状態にある。
【０１３５】
＜発光チップＣｂ１＞
発光チップ群＃ｂに送信される許可信号φＥｂが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行すると、発光チップＣａ１の時刻ｈと同様に、書込信号線７４の電位が「Ｈ」に移行する。
時刻ｏの直後においては、転送サイリスタＴ１、発光サイリスタＬ１がオン状態にあって、発光サイリスタＬ１が点灯（発光）している。
なお、本実施の形態では、時刻ｏにおいて、発光チップ群＃ａに送信される点灯信号φＩａを「Ｌ」から「Ｈ」に移行し、発光チップ群＃ｂに送信される許可信号φＥｂを「Ｌ」から「Ｈ」に移行したが、これらの移行を同時にする必要はなく、いずれが先でもかまわない。
【０１３６】
（１６）時刻ｐ
時刻ｐにおいて、発光チップ群＃ａに送信される点灯信号φＩａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
時刻ｐからは、発光サイリスタＬ２の点灯制御の期間Ｔａ（２）に入る。
第１転送信号φ１ａおよび第２転送信号φ２ａは、期間Ｔの２倍の期間（２Ｔ）（期間Ｔａ（１）およびＴａ（２））を周期として変化するため、これらの信号の波形は期間Ｔ（ａ）とＴ（ｂ）とで異なる。しかし、発光チップＣａ１の動作は、時刻ｃから時刻ｐまでの期間Ｔａ（１）における転送サイリスタＴ１、書込サイリスタＭ１、発光サイリスタＬ１に代わって、それぞれ転送サイリスタＴ２、書込サイリスタＭ２、発光サイリスタＬ２になるが、同様の動作となる。よって、期間Ｔａ（２）では、第１転送信号φ１ａ、第２転送信号φ２ａおよびこれらに関連する転送サイリスタＴの説明を除き、発光チップＣａ１の動作の説明を省略する。
時刻ｐにおいては、転送サイリスタＴ２がオン状態になっている。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、時刻ｏの直後の状態が維持される。
【０１３７】
（１７）時刻ｑ
時刻ｑにおいて、発光チップ群＃ａに送信される許可信号φＥａが、「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。また、発光チップ群＃ｂに送信される点灯信号φＩｂが、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
点灯信号φＩｂが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行すると、時刻ｏでと同様に、オン状態にあったスイッチトランジスタＱｂ１〜Ｑｂ４のベース端子の電位が「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、各スイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子とベース端子との間がともに「Ｌ」（−３．３Ｖ）となるので、スイッチトランジスタＱｂ１〜Ｑｂ４がオフ状態になる。これにより、基準電位Ｖｓｕｂに接続された電源線抵抗Ｒｃを介して、ブロック電源ライン２４０ｂ１〜２４０ｂ４（スイッチトランジスタＱｂ１〜Ｑｂ４のコレクタ端子）が、基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になる。
【０１３８】
＜発光チップＣａ１＞
時刻ｈと同様であるので説明を省略する。
時刻ｑの直後においては、転送サイリスタＴ２、発光サイリスタＬ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
時刻ｏにおける発光チップＣａ１の動作と同様に、φＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ｂ１〜２４０ｂ４に接続されている。よって、φＩ端子が「Ｈ」（０Ｖ）になって、点灯信号線７５（図８参照）の電位が「Ｈ」になる。すると、発光サイリスタＬ１は、カソード端子およびアノード端子がともに「Ｈ」となってターンオフし、消灯する（非点灯になる）。これにより、ゲート端子Ｇｌ１が「Ｌ」に向かって移行する。そして、発光サイリスタＬ１のしきい電圧は−４．８Ｖになる。
すなわち、発光チップＣｂ１の発光サイリスタＬ１は、時刻ｋの書込信号φＷ１が「Ｈ」から「Ｌ」に移行するタイミングで点灯（発光）（ターンオン）し、時刻ｑの点灯信号φＩｂが「Ｌ」から「Ｈ」に移行するタイミングで消灯（ターンオフ）する。時刻ｋから時刻ｑまでの期間が、発光チップＣｂ１の発光サイリスタＬ１の点灯（発光）期間に対応する。
時刻ｑの直後においては、転送サイリスタＴ２がオン状態にある。
【０１３９】
（１８）時刻ｒ
時刻ｒにおいて、発光チップ群＃ｂの発光サイリスタＬ１を制御する期間Ｔｂ（１）が終了する。
【０１４０】
（１９）時刻ｓ
時刻ｓにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第１転送信号φ１ａが「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。
＜発光チップＣａ１＞
しきい電圧が−３Ｖであった転送サイリスタＴ３がターンオンする。これにより、ゲート端子Ｇｔ３は「Ｈ」（０Ｖ）になる。そして、ゲート端子Ｇｔ４の電位は−１．５Ｖになる。これにより、転送サイリスタＴ４のしきい電圧は−３Ｖになる。これにより、書込サイリスタＭ４のしきい電圧が−３Ｖに、発光サイリスタＬ４のしきい電圧が−４．５Ｖになる。
なお、時刻ｓの直後においては、転送サイリスタＴ２、Ｔ３がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｓの直後においては、転送サイリスタＴ２、書込サイリスタＭ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１４１】
（２０）時刻ｔ
時刻ｔにおいて、発光チップＣａ１が属する発光チップ群＃ａへ送信される第２転送信号φ２ａが「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
＜発光チップＣａ１＞
オン状態にあった転送サイリスタＴ２は、カソード端子およびアノード端子がともに「Ｈ」となるので、ターンオフする。すると、転送サイリスタＴ２のゲート端子Ｇｔ２が「Ｌ」に移行する。そして、書込サイリスタＭ２のゲート端子Ｇｍ２および発光サイリスタＬ２のゲート端子Ｇｌ２も「Ｈ」に移行する。そして、転送サイリスタＴ２、書込サイリスタＭ２のしきい電圧が−４．８Ｖになる。
時刻ｔの直後においては、転送サイリスタＴ３がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
＜発光チップＣｂ１＞
発光チップＣｂ１が属する発光チップ群＃ｂに送信される信号に変化がないので、状態の変化はない。
なお、時刻ｔの直後においては、転送サイリスタＴ２、書込サイリスタＭ２がオン状態にあって、発光サイリスタＬ２がオン状態で点灯（発光）している。
【０１４２】
（２１）その他
時刻ｕにおいて、発光チップ群＃ａの発光サイリスタＬ２を制御する期間Ｔａ（２）が終了する。時刻ｖにおいて、発光チップ群＃ｂの発光サイリスタＬ２を制御する期間Ｔｂ（２）が終了する。時刻ｗにおいて、発光チップ群＃ａの発光サイリスタＬ３を制御する期間Ｔａ（３）が終了する。時刻ｘにおいて、発光チップ群＃ｂの発光サイリスタＬ３を制御する期間Ｔｂ（３）が終了する。そして、時刻ｙにおいて、発光チップ群＃ａの発光サイリスタＬ４を制御する期間Ｔａ（４）が終了する。以下同様に、発光チップＣのすべての発光サイリスタＬの点灯制御が行われる。
【０１４３】
以上説明した発光チップＣの動作を、図８を参照しつつ、まとめて説明する。
はじめに転送サイリスタＴの動作を説明する。
第１の実施の形態における発光チップＣでは、２相の転送信号（第１転送信号φ１および第２転送信号φ２）により、転送サイリスタＴのオン状態を順に移している。
すなわち、２相の転送信号の内の一方の転送信号が「Ｌ」（−３．３Ｖ）になることにより、一方の転送信号がカソード端子に送信された転送サイリスタＴがオン状態になり、そのゲート端子Ｇｔが「Ｈ」（０Ｖ）になる。「Ｈ」（０Ｖ）になったゲート端子Ｇｔと順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴのゲート端子Ｇｔの電位が−１．５Ｖになる。これにより、順バイアスの結合ダイオードＤｘで接続された隣接する転送サイリスタＴは、しきい電圧が上昇（本実施の形態では、−４．５Ｖから−３Ｖ）し、他方の転送信号が「Ｌ」（−３．３Ｖ）となるタイミングでオン状態になる。
つまり、２相の転送信号（第１転送信号φ１および第２転送信号φ２）を、「Ｌ」（−３．３Ｖ）の期間が重なる（図９における時刻ｍから時刻ｎまでの期間）ように、時間軸上でずらして送信することにより、転送サイリスタＴを順次オン状態に設定する。
【０１４４】
そして、転送サイリスタＴがオン状態になって、ゲート端子Ｇｔが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｔに接続ダイオードＤｙを介して接続された書込サイリスタＭのゲート端子Ｇｍの電位が−１．５Ｖになり、書込サイリスタＭのしきい電圧が−３Ｖとなる。
【０１４５】
そして、許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ３２）とが共に「Ｌ」であるとき、書込信号線７４の電位が「Ｌ」（−３．３Ｖ）になって、書込サイリスタＭがターンオンする。
【０１４６】
書込サイリスタＭがオン状態になって、書込サイリスタＭのゲート端子Ｇｍが「Ｈ」（０Ｖ）になると、ゲート端子Ｇｍに接続ダイオードＤｚを介して接続されたゲート端子Ｇｌの電位が−１．５Ｖになり、発光サイリスタＬのしきい電圧が−３Ｖになる。
許可信号φＥ（φＥａまたはφＥｂ）と書込信号φＷ（φＷ１〜φＷ３２）とが共に「Ｌ」になる時刻の前に、点灯信号φＩ（φＩａまたはφＩｂ）を「Ｌ」（−３．３Ｖ）から「Ｈ」（０Ｖ）に設定する。
スイッチトランジスタＱのエミッタ端子は、「Ｌ」（−３．３Ｖ）の点灯電位ＶＩに接続されている。よって、点灯信号φＩが「Ｈ」（０Ｖ）になると、ｎｐｎ型のスイッチトランジスタＱのエミッタ端子とベース端子との間が順バイアスになって、スイッチトランジスタＱがオン状態になる。すると、電源線抵抗Ｒｃを介して基準電位Ｖｓｕｂになっていたブロック電源ライン２４０（スイッチトランジスタＱのコレクタ端子）は、エミッタ端子の電位（「Ｌ」（−３．３Ｖ））になる。そして、電流制限抵抗Ｒｉを介してブロック電源ライン２４０に接続された、発光チップＣのφＩ端子は、「Ｌ」（−３．３Ｖ）になる。
よって、許可信号φＥと書込信号φＷとが共に「Ｌ」になるタイミング（時刻）において、発光サイリスタＬがターンオンして、点灯（発光）する。
【０１４７】
このように、発光サイリスタＬが点灯（発光）している点灯期間は、許可信号φＥと書込信号φＷとが共に「Ｌ」になるタイミング（時刻）から、点灯信号φＩが「Ｌ」から「Ｈ」になるタイミング（時刻）（例えば、図９における発光チップＣａ１の時刻ｅから時刻ｏ）までとなる。
一方、許可信号φＥまたは書込信号φＷのいずれか一方が「Ｌ」になる状態は、いわゆる半選択の状態であって、書込サイリスタＭはターンオンせず、発光サイリスタＬもターンオンしない。
【０１４８】
すなわち、許可信号φＥが「Ｌ」である発光チップＣでは、書込信号φＷの「Ｈ」から「Ｌ」へ移行により、発光サイリスタＬが点灯（発光）する。
一方、許可信号φＥが「Ｈ」であると、書込信号φＷが「Ｈ」から「Ｌ」へ移行しても、発光サイリスタＬの点灯（発光）が阻止される。
【０１４９】
本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとに属する発光チップＣから構成される発光チップ組に対して、それぞれの発光チップＣの発光サイリスタＬを共に点灯（発光）するときは、共通に送信する書込信号φＷ（φＷ１〜φＷ３２）に期間Ｔの間に「Ｌ」になる期間を２つ設けている（図９の時刻ｅから時刻ｆまでの期間および時刻ｋから時刻ｌまでの期間）。すなわち、前の「Ｌ」の期間は発光チップ群＃ａの発光チップＣに対して、後の「Ｌ」の期間は発光チップ群＃ｂの発光チップＣに対して、点灯の開始を設定する。
【０１５０】
そして、本実施の形態では、発光チップ群＃ａと発光チップ群＃ｂとで、それぞれに送信する転送信号（第１転送信号φ１ａ、φ１ｂおよび第２転送信号φ２ａ、φ２ｂ）、許可信号φＥ（φＥａおよびφＥｂ）および点灯信号φＩ（φＩａおよびφＩｂ）を期間Ｔの１／２の期間（位相でいう１８０°）ずらしている。これにより、書込信号φＷ（φＷ１〜φＷ３２）に設けた２つの「Ｌ」の期間を設定するための期間の幅（マージン）が最大になるようにしている。
すなわち、位相を１８０°ずらしているので、書込信号φＷに設ける２つの「Ｌ」の時刻は、それぞれ期間Ｔの前半の１／２の期間と後半の１／２の期間に設ければよい。
【０１５１】
なお、許可信号φＥおよび書込信号φＷは、それぞれ「Ｌ」となることにより、発光サイリスタＬを点灯対象として選択するものであって、許可信号φＥおよび書込信号φＷがともに点灯対象として選択した発光サイリスタＬが点灯する。
よって、発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｌ」の期間と、その発光チップＣに送信する書込信号φＷ（φＷ１〜φＷ３２）の「Ｌ」の期間が重なるようにすればよい。許可信号φＥｂについても同様である。
一方、許可信号φＥ（φＥａおよびφＥｂ）は、同じ発光チップ組に属する発光チップ群＃ａの発光チップＣに送信する許可信号φＥａの「Ｌ」の期間と、同じ発光チップ組に属する発光チップ群＃ｂの発光チップＣに送信する書込信号φＷ（φＷ１〜φＷ３２）の「Ｌ」の期間とが重ならないようにすればよい。逆の場合も同様である。点灯を意図しない発光サイリスタＬが点灯（発光）してしまうことを抑制するためである。
【０１５２】
次に、図９により、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２の動作および発光チップ組＃３に属する発光チップＣａ３およびＣｂ３の動作について説明する。前述したように、発光チップＣａ２、Ｃａ３は、発光チップＣａ１と並行に動作し、発光チップＣａ１、Ｃｂ１と同様に動作する。発光チップＣｂ２、Ｃｂ３は、発光チップＣｂ１と並行して動作し、発光チップＣｂ１と同様に動作する。
そこで、発光チップ組＃２に属する発光チップＣａ２およびＣｂ２においては、発光サイリスタＬのいくつかを点灯させない場合について説明する。また、発光チップ組＃３に属する発光チップＣａ３およびＣｂ３については、発光サイリスタＬの光量補正のために、書込信号φＷ３の「Ｌ」の時刻を変更する方法について説明する。
【０１５３】
前述したように、発光チップ組＃２では、発光チップＣａ２の発光サイリスタＬ２、Ｌ３、Ｌ４を点灯させるとし、発光チップＣｂ２の発光サイリスタＬ１、Ｌ３、Ｌ４を点灯させるとした。発光チップＣａ２の発光サイリスタＬ１および発光チップＣｂ２の発光サイリスタＬ２は非点灯のままとした。
発光チップＣａ２の発光サイリスタＬ１を非点灯のままとする（点灯させない）ときは、発光チップＣａ１の発光サイリスタＬ１を点灯させるために書込信号φＷ１を「Ｌ」にする時刻ｅから時刻ｆまでの期間において、書込信号φＷ２を「Ｈ」のままに維持すればよい。これにより、時刻ｅにおいて、発光チップＣａ２の書込信号線７４が−１．６５Ｖのまま維持され、書込サイリスタＭ１がターンオンできない。よって、発光サイリスタＬ１のしきい電圧も−４．５Ｖに維持されるので、ターンオンできず、点灯（発光）しない。
発光チップＣｂ２の発光サイリスタＬ２においても同様である。
【０１５４】
一方、発光サイリスタＬの光量は、製造条件のばらつきなどにより、発光チップＣ間、発光サイリスタＬ間で異なることがある。このため、発光サイリスタＬの光量を補正（光量補正）する。光量補正の方法には、発光サイリスタＬに流す電流を調整して行う方法と、発光サイリスタＬの点灯期間を調整して行う方法とがある。
前述したように、発光サイリスタＬの点灯期間は、書込信号φＷが「Ｌ」に移行して発光サイリスタＬをターンオンする時刻から、点灯信号φＩが「Ｌ」から「Ｈ」に移行して発光サイリスタＬをターンオフ（消灯）する時刻までである。本実施の形態では、点灯開始時刻を調整して光量補正する方法を用いている。
【０１５５】
図９に示すように、発光チップＣａ１の発光サイリスタＬ１は、時刻ｅにおいて、書込信号φＷ１を「Ｌ」にすることにより、ターンオンし、点灯（発光）する。これに対し、発光チップＣａ３の発光サイリスタＬ１は、時刻ｅとｆとの間において、書込信号φＷ１を「Ｌ」にすることにより、ターンオンし、点灯（発光）している。
すなわち、発光チップＣａ３の発光サイリスタＬ１の点灯期間は、発光チップＣａ１の発光サイリスタＬ１の点灯期間より短くなっている。
このように、書込信号φＷを「Ｌ」に移行する時刻を調整することで、点灯期間を長くまたは短くできる。
【０１５６】
以上説明したように、許可信号φＥは、点灯させる発光サイリスタＬを備える発光チップＣを選択するチップイネーブル信号として働き、書込信号φＷは、選択された発光チップＣの発光サイリスタＬを点灯（発光）または非点灯（点灯させない）を設定する信号として働く。
【０１５７】
（電位制御部１９０）
次に、電位制御部１９０について説明する。
図６に示したように、発光装置６５は、各発光チップブロックＢ（Ｂａ１〜Ｂａ４、Ｂｂ１〜Ｂｂ４）において、ブロック電源ライン２４０（２４０ａ１〜２４０ａ４、２４０ｂ１〜２４０ｂ４）（スイッチトランジスタＱ（Ｑａ１〜Ｑａ４、Ｑｂ１〜Ｑｂ４）のコレクタ端子）と、基準電位Ｖｓｕｂを供給する電源ライン２００（２００ａ１〜２００ａ４、２００ｂ１〜２００ｂ４）との間に、スイッチトランジスタＱの電流の変動を抑制することで、発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動を抑制する電位制御部１９０を備えている。
前述したように、発光チップブロックＢ（Ｂａ１〜Ｂａ４、Ｂｂ１〜Ｂｂ４）の構成は同じである。そこで、発光チップブロックＢｂ１を例として、電位制御部１９０を説明する。よって、発光チップブロックＢｂ１を発光チップブロックＢｂ１（Ｂ）と表記する。
【０１５８】
図１０は、発光チップブロックＢｂ１（Ｂ）の構成を示す図である。図１０（ａ）は、図６から発光チップブロックＢｂ１を取り出した図である。図１０（ｂ）は、電位制御部１９０をｐｎｐ型の電流制御トランジスタＱｃを備える回路で構成した図である。
【０１５９】
図１０（ａ）は、図６と同様に、発光チップブロックＢｂ１に属する発光チップＣｂ１〜Ｃｂ８、スイッチトランジスタＱｂ１、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１、点灯電位ＶＩｂを供給する２０７ｂ１を取り出して示している。
【０１６０】
発光チップブロックＢｂ１は、発光チップＣｂ１〜Ｃｂ８を備えている。そして、各発光チップＣｂ１〜Ｃｂ８のφＩ端子は、電流制限抵抗Ｒｉを介して、ブロック電源ライン２４０ｂ１（スイッチトランジスタＱｂ１のコレクタ端子）に接続されている。一方、各発光チップＣｂ１〜Ｃｂ８の基板８０の裏面に設けられたＶｓｕｂ端子は、基準電位供給部１６０から基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））が供給される電源ライン２００ｂ１に接続されている。抵抗Ｒａは、前述したように、電源ライン２００ｂ１の寄生抵抗である。
【０１６１】
スイッチトランジスタＱｂ１のエミッタ端子は、点灯電位ＶＩｂ（「Ｌ」（−３．３Ｖ））を供給する電源ライン２０７ｂ１に接続されている。抵抗Ｒｋｋは、電源ライン２０７ｂ１の寄生抵抗である。
スイッチトランジスタＱｂ１のベース端子は、抵抗Ｒｂを介して、点灯信号ライン２０４ｂに接続され、点灯信号発生部１４０ｂから点灯信号φＩｂが送信される。
【０１６２】
そして、発光チップブロックＢｂ１は、「Ｈ」（０Ｖ）のＶｓｕｂ電位が供給される電源ライン２００ｂ１と、ブロック電源ライン２４０ｂ１との間に、電源線抵抗Ｒｃおよび電位制御部１９０を備えている。
なお、スイッチトランジスタＱｂ１をスイッチトランジスタＱｂ１（Ｑ）と表記する。
【０１６３】
図１０（ｂ）に示すように、電位制御部１９０は、ｐｎｐ型バイポーラトランジスタの電流制御トランジスタＱｃと、抵抗Ｒｃ１、Ｒｃ２および抵抗Ｒｌとを備えている。
電流制御トランジスタＱｃのエミッタ端子は、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））を供給する電源ライン２００ｂ１に接続されている。電流制御トランジスタＱｃのコレクタ端子は、抵抗Ｒｌを介して、ブロック電源ライン２４０ｂ１に接続されている。
抵抗Ｒｃ１は、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））を供給する電源ライン２００ｂ１と電流制御トランジスタＱｃのベース端子との間に設けられ、抵抗Ｒｃ２は、電流制御トランジスタＱｃのベース端子とブロック電源ライン２４０ｂ１との間に設けられている。
なお、電流制御トランジスタＱｃは、Ｓｉ半導体によるバイポーラトランジスタの他、電界効果トランジスタ（ＦＥＴ）であってもよい。
【０１６４】
ここで、電位制御部１９０を設けない場合を考える。なお、点灯電位ＶＩｂと基準電位Ｖｓｕｂとは変動しないとする。
発光チップの８個の発光チップＣ（Ｃｂ１〜Ｃｂ８）を備える発光チップブロックＢｂ１は、並行して最大８個の発光チップＣが点灯（発光）する。このとき、各発光チップＣは、それぞれ１個の発光サイリスタＬが点灯（発光）する。
図１１は、スイッチトランジスタＱの特性を示す図である。図１１では、スイッチトランジスタＱのコレクタ端子とエミッタ端子との間のコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）に対するコレクタ端子を流れるコレクタ電流Ｉｃ（Ｑ）との関係を示している。
ｎｐｎ型のスイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）は、ベース電流Ｉｂ（Ｑ）が一定の場合、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が大きくなると流れ始め、のち飽和する。そして、コレクタ電流Ｉｃ（Ｑ）は、ベース電流Ｉｂ（Ｑ）の増加とともに、飽和したときの電流が大きくなる。
【０１６５】
そして、図１１に示すように、１個の発光チップＣが点灯するときにスイッチトランジスタＱｂ１（Ｑ）に流れる電流は、複数の発光チップＣが点灯するとき、例えば８個の発光チップＣが点灯するときに比べて少ない。このため、点灯する発光チップＣの数によって、スイッチトランジスタＱｂ１（Ｑ）のコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が変動することになる。すなわち、１個の発光チップＣが点灯するときと、８個の発光チップＣが点灯するときとでは、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）にコレクタ−エミッタ間電圧差ΔＶｃｅ（Ｑ）が生じてしまう。
前述したように、基準電位Ｖｓｕｂと点灯電位ＶＩｂとは変化しないので、点灯する発光チップＣの数によって、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動により、電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位、すなわち点灯する発光チップＣの発光サイリスタＬのアノード端子とカソード端子との間の電位が変動し、発光サイリスタＬの発光光量が変動してしまう。
上述したように、発光サイリスタＬの発光光量の変動は、スイッチトランジスタＱｂ１（Ｑ）のコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動から検出しうる。そして、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動を抑制するように制御すれば、発光サイリスタＬのアノード端子とカソード端子との間の電位の変動が抑制され、発光サイリスタＬの発光光量の変動が抑制できる。また、検出されたコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動から、発光サイリスタＬのアノード端子とカソード端子との間の電位の変動を抑制するように、点灯電位ＶＩを制御すれば、発光サイリスタＬの発光光量の変動が抑制できる。
【０１６６】
次に、電位制御部１９０の動作を説明する。
図１２は電流制御トランジスタＱｃの特性を示す図である。図１２では、電流制御トランジスタＱｃのベース端子とエミッタ端子との間のベース−エミッタ間電位Ｖｂｅ（Ｑｃ）に対するコレクタ電流Ｉｃ（Ｑｃ）を示している。ベース−エミッタ間電位Ｖｂｅ（Ｑｃ）が順バイアス（Ｓｉの場合、０．７Ｖ以上）になると、コレクタ電流Ｉｃ（Ｑｃ）が流れ始め、ベース−エミッタ間電位Ｖｂｅ（Ｑｃ）（絶対値）の増加とともにコレクタ電流Ｉｃ（Ｑｃ）が増加する。
【０１６７】
電位制御部１９０を設けた場合には、電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位差が、抵抗Ｒｃ１とＲｃ２とで分圧される。すなわち、１個の発光チップＣが点灯するときのコレクタ電流Ｉｃ（Ｑ）＝１ｃｈｉｐは、８個の発光チップＣが点灯するときのコレクタ電流Ｉｃ（Ｑ）＝８ｃｈｉｐｓに比べ、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）（絶対値）が小さく（図１１参照）なるので、電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位差（絶対値）が大きくなる。すると、図１２に示すように、電流制御トランジスタＱｃのベース−エミッタ間電位Ｖｂｅ（Ｑｃ））（絶対値）が大きくなって、電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）が増加する（図１２中、Ｉｃ（Ｑｃ）＝１ｃｈｉｐ）。これにより、スイッチトランジスタＱｂ１（Ｑ）に流れる電流は、１個の発光チップＣに流れる電流と増加した電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）との和になる。
【０１６８】
一方、８個の発光チップＣが点灯するときは、図１１に示したように、スイッチトランジスタＱｂ１（Ｑ）に流れる電流が増加するとともに、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が増加する。そして、電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位（絶対値）が、１個の発光チップＣが点灯するときに比べ、小さくなる。すると、図１２に示すように、抵抗Ｒｃ１とＲｃ２とで分圧された、電流制御トランジスタＱｃのベース−エミッタ間電位Ｖｂｅ（Ｑｃ）が小さくなって、電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）が減少する。このとき、スイッチトランジスタＱｂ１（Ｑ）に流れる電流は、８個の発光チップＣに流れる電流と減少した電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）との和になる。
【０１６９】
電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）は、電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位の変動に伴い、ベース−エミッタ間電位Ｖｂｅ（Ｑｃ）の変動幅ΔＶｂｅに対応して、幅ΔＩｃ（Ｑｃ）の範囲で変化する。
電流制御トランジスタＱｃは、点灯する発光チップＣの数が少ないときは、コレクタ電流Ｉｃ（Ｑｃ）が増加し、点灯する発光チップＣの数が多いときは、コレクタ電流Ｉｃ（Ｑｃ）が減少して、スイッチトランジスタＱｂ１（Ｑ）のコレクタ電流Ｉｃ（Ｑ）の変動を抑制する。
本実施の形態では、並列して点灯される発光チップＣの数によるスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動、すなわち電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位の変動を、電流制御トランジスタＱｃのベース−エミッタ間電位Ｖｂｅ（Ｑｃ）の変動として検出する。そして、検出した電位の変動に基づいて、電流制御トランジスタＱｃを流れる電流を変化させることで、スイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）が、並行して点灯される発光チップＣの数によって変動することを抑制する。スイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）の変動が抑制されれば、コレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動が抑制されるので、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制され、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
なお、電流制御トランジスタＱｃは、ベース−エミッタ間電位Ｖｂｅ（Ｑｃ）の変動を検出すると、電流制御トランジスタＱｃの特性に基づいて、自ら流れる電流を変化させ、スイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）の変動を抑制している。
【０１７０】
本実施の形態では、点灯させる発光チップＣの数によらず、スイッチトランジスタＱｂ１（Ｑ）のエミッタ端子とコレクタ端子の間の電位の変動を抑制するために、スイッチトランジスタＱｂ１に流れる電流を、８個の発光チップＣを点灯させるときに相当する値とし、点灯しない発光チップＣの数に相当する電流を、電流制御トランジスタＱｃに流していると考えることができる。すなわち、点灯させない発光チップＣの数に相当する電流が、電流制御トランジスタＱｃに流れることになる。
【０１７１】
なお、電流制御トランジスタＱｃの特性および抵抗Ｒｃ１、Ｒｃ２、Ｒｌの抵抗値は、発光サイリスタＬの発光光量の変動が抑制されるように設定すればよい。
【０１７２】
［第２の実施の形態］
第２の実施の形態が適用される発光装置６５は、第１の実施の形態が適用される発光装置６５において、電位制御部１９０が電位制御オペアンプ（演算増幅器）Ｏｐを加えて構成されている。
図１３は、第２の実施の形態が適用される発光装置６５における電位制御オペアンプＯｐを加えて構成した電位制御部１９０を示す図である。
図１０（ｂ）では、電位制御部１９０をｐｎｐ型バイポーラトランジスタの電流制御トランジスタＱｃで構成した。この場合、図１２に示したように、電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）は、ベース−エミッタ間電位Ｖｂｅ（Ｑｃ）に対して非線形で変化する。すなわち、電流制御トランジスタＱｃのコレクタ電流Ｉｃ（Ｑｃ）は、ベース−エミッタ間電位Ｖｂｅ（Ｑｃ）が大きいほど、変化率が大きくなる。例えば１個の発光チップＣが点灯する場合（Ｉｃ（Ｑｃ）＝１ｃｈｉｐ）のコレクタ電流Ｉｃ（Ｑｃ）の変化は、７個の発光チップＣが点灯する場合（Ｉｃ（Ｑｃ）＝７ｃｈｉｐｓ）のコレクタ電流Ｉｃ（Ｑｃ）の変化より大きい。すなわち、スイッチトランジスタＱｂ１（Ｑ）のエミッタ端子とコレクタ端子との間の電位が、点灯させる発光チップＣの数によって変動することになる。
【０１７３】
これに対し、図１３に示すように、発光チップブロックＢｂ１（Ｂ）の電位制御部１９０に電位制御オペアンプＯｐを加えると、電流制御トランジスタＱｃに流れる電流を、点灯させない発光チップＣの数に比例させうる。
電位制御オペアンプＯｐを加えて構成した電位制御部１９０を説明する。
電位制御部１９０は、図１０（ｂ）と同様に、抵抗Ｒｃ１とＲｃ２とは直列に接続され、抵抗Ｒｃ１側が電源ライン２００ｂ１に、抵抗Ｒｃ２側がブロック電源ライン２４０ｂ１に接続されている。
抵抗Ｒｃ１とＲｃ２との接続点は、電位制御オペアンプＯｐの＋入力端子に接続されている。そして、電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位が抵抗Ｒｃ１とＲｃ２とで分圧され、電位制御オペアンプＯｐの＋入力端子に入力される。
一方、電流制御トランジスタＱｃのベース端子は、抵抗Ｒｏを介して、電位制御オペアンプＯｐの出力端子に接続されている。そして、電流制御トランジスタＱｃのエミッタ端子は抵抗Ｒｓを介して、Ｖｓｕｂ電位が供給される電源ライン２００ｂ１に接続されている。なお、電流制御トランジスタＱｃのコレクタ端子はブロック電源ライン２４０ｂ１に接続されている。
そして、電流制御トランジスタＱｃのエミッタ端子は電位制御オペアンプＯｐの−入力端子に接続されている。
【０１７４】
電流制御トランジスタＱｃに流れる電流は、抵抗Ｒｓで検出され、電位制御オペアンプＯｐの−入力端子にフィードバックされる。これにより、電位制御オペアンプＯｐの＋入力端子の電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位と、抵抗Ｒｃで検出される電流制御トランジスタＱｃに流れる電流との差分により、電流制御トランジスタＱｃが制御され、図１０（ｂ）に示した、電位制御オペアンプＯｐを用いない場合に比べ、点灯させない発光チップＣの数により比例した電流を電流制御トランジスタＱｃに流しうる。
本実施の形態では、並列して点灯される発光チップＣの数によるスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動、すなわち電源ライン２００ｂ１とブロック電源ライン２４０ｂ１との間の電位を、抵抗Ｒｃ１とＲｃ２とで分圧し、電位制御オペアンプＯｐの＋入力端子の電位の変動として検出する。そして、電位制御オペアンプＯｐにより、検出した電位の変動と、−入力端子にフィードバックさせた電流制御トランジスタＱｃとに流れる電流とから、電流制御トランジスタＱｃを流れる電流を変化させている。このようにして、スイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）が、並行して点灯される発光チップＣの数によって変動することを抑制している。スイッチトランジスタＱのコレクタ電流Ｉｃ（Ｑ）の変動が抑制されれば、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動が抑制されるので、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制され、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
【０１７５】
［第３の実施の形態］
第１の実施の形態が適用される発光装置６５では、電位制御部１９０を発光チップブロックＢ毎に設け、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動を抑制することで、ブロック電源ライン２４０の電位の変動を抑制した。これにより、発光サイリスタＬの発光光量の変動を抑制した。
第３の実施の形態が適用される発光装置６５では、発光チップ群を単位として、発光チップブロックＢのブロック電源ライン２４０の電位の変動を抑制して、発光サイリスタＬの発光光量の変動を抑制する。
【０１７６】
図１４は、第３の実施の形態が適用される発光装置６５の発光チップ群＃ｂの部分の等価回路図である。図１４では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１〜２００ｂ４、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４の部分を示している。
発光チップ群＃ｂは、発光チップブロックＢｂ１（発光チップＣｂ１〜Ｃｂ８）、発光チップブロックＢｂ２（発光チップＣｂ９〜Ｃｂ１６）、発光チップブロックＢｂ３（発光チップＣｂ１７〜Ｃｂ２４）、発光チップブロックＢｂ４（発光チップＣｂ２５〜Ｃｂ３２）を備えている。
各発光チップブロックＢの構成は、図１０（ａ）に示した発光チップブロックＢｂ１から電位制御部１９０を除いた構成である。よって、同様なものには同じ符号を付して、詳細な説明を省略する。
【０１７７】
各スイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子は、帰還（フィードバック）ライン２５０ｂ１〜２５０ｂ４に接続され、それぞれ抵抗Ｒｅを介して集線され、抵抗Ｒｄの一方の端子および電位制御オペアンプＯｐｂの−入力端子に接続されている。
電位制御オペアンプＯｐｂの＋入力端子には、参照電位Ｖｒｅｆが入力されている。電位制御オペアンプＯｐｂの出力端子は、抵抗Ｒｄの他方の端子と接続されるとともに、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂに接続されている。
すなわち、本実施の形態のおける電位制御手段の一例としての電位制御部１９０ｂは、帰還ライン２５０ｂ１〜２５０ｂ４、抵抗Ｒｅ、Ｒｄ、電位制御オペアンプＯｐｂを備えている。
なお、図１４に示していない他のライン（第１転送信号ライン２０１ｂ、第２転送信号ライン２０２ｂなど）および発光チップＣの構成は、図５、６および図８に示したと同様である。よって、これらについての説明を省略する。
【０１７８】
次に、図１４により、第３の実施の形態が適用される発光装置６５の動作を説明する。
第１の実施の形態が適用される発光装置６５について説明したように、点灯させる発光チップＣの数により、発光チップブロックＢのスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が変動する。よって、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動は、スイッチトランジスタＱのエミッタ端子の電位により検出しうる。
よって、第３の実施の形態では、スイッチトランジスタＱのエミッタ端子は、エミッタ端子の電位が抵抗Ｒｅを介して検出されるように、電位制御オペアンプＯｐｂの−入力端子に接続されている。そして、検出されたエミッタ端子の電位が参照電位Ｖｒｅｆと比較される。そして、エミッタ端子の電位の変動に対応して、点灯電位供給部１８０ｂが供給する点灯電位ＶＩｂを変化させる。これにより、ブロック電源ライン２４０ｂの電位の変動が抑制され、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
【０１７９】
なお、図１４では、点灯電位供給部１８０ｂは、発光チップ群＃ｂに対して設けているので、各発光チップブロックＢｂ１、Ｂｂ２、Ｂｂ３、Ｂｂ４のスイッチトランジスタＱのエミッタ端子が、帰還ライン２５０ｂ１〜２５０ｂ４に接続され、それぞれ抵抗Ｒｅを介して集線されて、電位制御オペアンプＯｐｂの−入力端子に入力されている。
よって、本実施の形態では、４つの発光チップブロックＢのスイッチトランジスタＱの電流の変動が発光チップ群で平均化されて検出されている。
【０１８０】
図示しないが、発光チップブロックＢａ１（発光チップＣａ１〜Ｃａ８）、発光チップブロックＢａ２（発光チップＣａ９〜Ｃａ１６）、発光チップブロックＢａ３（発光チップＣａ１７〜Ｃａ２４）、発光チップブロックＢａ４（発光チップＣａ２５〜Ｃａ３２）を備える発光装置６５の発光チップ群＃ａの部分は、図１４に示した発光チップ群＃ｂの部分と同様に構成されている。帰還ライン２５０ｂ１〜２５０ｂ４の代わりに、各スイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子に接続される帰還ライン２５０ａ１〜２５０ａ４（図示せず）を用いている。電位制御オペアンプＯｐｂの代わりに電位制御オペアンプＯｐａを、点灯信号φＩｂを送信する点灯信号発生部１４０ｂの代わりに点灯信号φＩａを送信する点灯信号発生部１４０ａを、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの代わりに点灯電位ＶＩａを供給する点灯電位供給部１８０ａを用いている（図示せず）。そして、帰還（フィードバック）ライン２５０ａ１〜２５０ａ４は、それぞれ抵抗Ｒｅを介して集線され、抵抗Ｒｄの一方の端子および電位制御オペアンプＯｐａの−入力端子に接続されている。そして、電位制御部１９０ｂの代わりの電位制御手段の一例としての電位制御部１９０ａ（図示せず）は、帰還ライン２５０ａ１〜２５０ａ４、抵抗Ｒｅ、Ｒｄ、電位制御オペアンプＯｐａを備えている。
また、電位制御部１９０ａと１９０ｂとを区別したが、電位制御部１９０としもよい。
【０１８１】
［第４の実施の形態］
第４の実施の形態は、第３の実施の形態と、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動を検出する方法が異なる。
第３の実施の形態では、ブロック電源ライン２４０の電位の変動を、スイッチトランジスタＱのエミッタ端子から帰還ライン２５０ｂ１〜２５０ｂ４を設け、それぞれに対して設けられた抵抗Ｒｅを介して検出した。これに対し、第４の実施の形態では、ブロック電源ライン２４０の電位の変動を、抵抗Ｒｅを設けず、電源ライン２０７ｂ１〜２０７ｂ４のそれぞれの寄生抵抗である抵抗Ｒｋｋを介して検出する。
図１５は、第４の実施の形態が適用される発光装置６５の発光チップ群＃ｂの部分の等価回路である。図１５では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１〜２００ｂ４、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４の部分を示している。
【０１８２】
第４の実施の形態が適用される発光装置６５は、図１４に示した第３の実施の形態における抵抗Ｒｅの代わりに、抵抗ＲｋｃおよびＲｆを備えている。よって、図１４に示した、第３の実施の形態が適用される発光装置６５と異なる部分を説明する。
電源ライン２０７ｂ１〜２０７ｂ４は、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの供給端側（寄生抵抗である抵抗Ｒｋｋが表れない側）で集線され、抵抗Ｒｋｃの一方の端子に接続されている。抵抗Ｒｋｃの他方の端子は、点灯電位供給部１８０ｂに接続されている。よって、点灯電位ＶＩｂは、抵抗Ｒｋｃを介して、電源ライン２０７ｂ１〜２０７ｂ４に供給される。
一方、抵抗Ｒｋｃの一方の端子は、抵抗Ｒｆを介して、電位制御オペアンプＯｐｂの−入力端子に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部１９０ｂは、抵抗Ｒｆ、Ｒｄ、Ｒｋｃ、電位制御オペアンプＯｐｂを備えている。
【０１８３】
第４の実施の形態が適用される発光装置６５では、発光チップブロックＢのスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動が、電源ライン２０７ｂ１〜２０７ｂ４の寄生抵抗である抵抗Ｒｋｋを介して検出される。そして、電源ライン２０７ｂ１〜２０７ｂ４が点灯電位供給部１８０ｂの供給端側で集線されることで、各発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動が平均化され、抵抗Ｒｆを介して電位の変化として検出される。
そして、電位制御オペアンプＯｐｂにより、抵抗Ｒｆを介して検出されたスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動と参照電位Ｖｒｅｆとが比較され、点灯電位供給部１８０ｂが供給する点灯電位ＶＩｂを変化させる。これにより、ブロック電源ライン２４０ｂの電位の変動が抑制され、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
点灯電位供給部１８０ｂと電源ライン２０７ｂ１〜２０７ｂ４の集線された部分との間に設けられた抵抗Ｒｋｃは、電源ライン２０７ｂ１〜２０７ｂ４の集線された部分の電位が点灯電位ＶＩｂになることを抑制するために設けられている。
【０１８４】
なお、図示しないが、発光装置６５の発光チップ群＃ａの部分は、図１５に示した発光チップ群＃ｂの部分と同様に構成されている。電位制御オペアンプＯｐｂの代わりに電位制御オペアンプＯｐａを、点灯信号φＩｂを送信する点灯信号発生部１４０ｂの代わりに点灯信号φＩａを送信する点灯信号発生部１４０ａを、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの代わりに点灯電位ＶＩａを供給する点灯電位供給部１８０ａを用いている。電位制御部１９０ｂの代わりの電位制御手段の一例としての電位制御部１９０ａは、抵抗Ｒｆ、Ｒｄ、Ｒｋｃ、電位制御オペアンプＯｐａを備えている。
また、電位制御部１９０ａと１９０ｂとを区別したが、電位制御部１９０としもよい。
【０１８５】
［第５の実施の形態］
第５の実施の形態は、第３の実施の形態と、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動を検出する方法が異なる。
第３の実施の形態では、スイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）の変動を、エミッタ端子の電位の変動として検出した。これに対し、第５の実施の形態では、スイッチトランジスタＱのコレクタ端子の電位の変動を検出する。
図１６は、第５の実施の形態が適用される発光装置６５の発光チップ群＃ｂの部分の等価回路である。図１６では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１〜２００ｂ４、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４の部分を示している。
【０１８６】
第５の実施の形態が適用される発光装置６５は、図１４に示した、第３の実施の形態における抵抗Ｒｅの代わりに、抵抗Ｒｇを備えている。よって、図１４に示した、第３の実施の形態が適用される発光装置６５と異なる部分を説明する。
各スイッチトランジスタＱｂ１〜Ｑｂ４のコレクタ端子は、帰還（フィードバック）ライン２６０ｂ１〜２６０ｂ４に接続され、それぞれ抵抗Ｒｇを介して集線され、電位制御オペアンプＯｐｂの−入力端子および抵抗Ｒｄの一方の端子に並列に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部１９０ｂは、帰還ライン２６０ｂ１〜２６０ｂ４、抵抗Ｒｄ、Ｒｇ、電位制御オペアンプＯｐｂを備えている。
【０１８７】
点灯させる発光チップＣの数により変動したスイッチトランジスタＱのコレクタ−エミッタ間電位Ｖｃｅ（Ｑ）が変動する。第５の実施の形態では、第３の実施の形態におけるスイッチトランジスタＱのエミッタ端子の電位の代わりに、コレクタ端子の電位の変動が検出される。そして、電位制御オペアンプＯｐｂにより、検出されたコレクタ端子の電位が参照電位Ｖｒｅｆと比較される。そして、コレクタ端子の電位の変動に対応して、点灯電位供給部１８０ｂが供給する点灯電位ＶＩｂを変化させる。これにより、ブロック電源ライン２４０ｂの電位の変動が抑制され、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
【０１８８】
なお、図示しないが、発光装置６５の発光チップ群＃ａの部分は、図１６に示した発光チップ群＃ｂの部分と同様に構成されている。帰還ライン２５０ｂ１〜２５０ｂ４の代わりに、各スイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子に接続される帰還ライン２５０ａ１〜２５０ａ４を、電位制御オペアンプＯｐｂの代わりに電位制御オペアンプＯｐａを、点灯信号φＩｂを送信する点灯信号発生部１４０ｂの代わりに点灯信号φＩａを送信する点灯信号発生部１４０ａを、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの代わりに点灯電位ＶＩａを供給する点灯電位供給部１８０ａを用いている。電位制御部１９０ｂの代わりの電位制御手段の一例としての電位制御部１９０ａは、帰還ライン２６０ａ１〜２６０ａ４、抵抗Ｒｄ、Ｒｇ、電位制御オペアンプＯｐａを備えている。
また、電位制御部１９０ａと１９０ｂとを区別したが、電位制御部１９０としもよい。
【０１８９】
［第６の実施の形態］
第６の実施の形態が適用される発光装置６５は、第３の実施の形態における電位制御オペアンプＯｐａ、Ｏｐｂ（図１５参照。なお、電位制御オペアンプＯｐａは図示せず。）の代わりに、発光チップブロックＢ毎に設けられた比較器（コンパレータ）Ｃｏａ１〜Ｃｏａ４、Ｃｏｂ１〜Ｃｏｂ４を用いている。なお、比較器Ｃｏａ１〜Ｃｏａ４、Ｃｏｂ１〜Ｃｏｂ４をそれぞれ区別しないときは比較器Ｃｏと表記する。
比較器Ｃｏは、−入力端子に入力される信号と＋入力端子に入力される信号とを比較し、どちらが高いか、低いかを判別し、判別した結果（“１”または“０”）を出力する。
図１７は、第６の実施の形態が適用される発光装置６５の発光チップ群＃ｂの部分の等価回路である。図１７では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１〜２００ｂ４、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４の部分を示している。なお、発光チップ群＃ｂの部分では、比較器Ｃｏｂ１〜Ｃｏｂ４を用いるため、図１７では比較器Ｃｏｂ１〜Ｃｏｂ４を示している。
【０１９０】
図１４に示した第３の実施の形態が適用される発光装置６５と異なる部分を説明し、他の部分の説明を省略する。
各発光チップブロックＢｂ１〜Ｂｂ４は、それぞれに対応して設けられた比較器Ｃｏｂ１〜Ｃｏｂ４を備えている。
各比較器Ｃｏｂ１〜Ｃｏｂ４の−入力端子は、各発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱｂ１〜Ｑｂ４のエミッタ端子と帰還ライン２５０ｂ１〜２５０ｂ４とに接続されている。各比較器Ｃｏｂ１〜Ｃｏｂ４の＋入力端子には、参照電位Ｖｒｅｆが供給されている。各比較器Ｃｏｂ１〜Ｃｏｂ４の出力端子は、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂに接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部１９０ｂは、帰還ライン２５０ｂ１〜２５０ｂ４、比較器Ｃｏｂ１〜Ｃｏｂ４を備えている。
【０１９１】
第６の実施の形態が適用される発光装置６５の動作を説明する。
図１７に示すように、発光チップブロックＢのスイッチトランジスタＱのエミッタ端子の電位は、比較器Ｃｏに入力され、参照電位Ｖｒｅｆと比較される。そして、比較された結果が、比較器Ｃｏの出力端子から点灯電位供給部１８０ｂに送信される。そして、比較結果により、点灯電位供給部１８０ｂが供給する点灯電位ＶＩｂを変化させることで、ブロック電源ライン２４０ｂの電位の変動を抑制して、発光サイリスタＬの発光光量の変動を抑制している。
【０１９２】
なお、本実施の形態では、図１７に示すように、各発光チップブロックＢｂ１〜Ｂｂ４に設けられた比較器Ｃｏｂ１〜Ｃｏｂ４の出力端子が、点灯電位供給部１８０ｂに接続されている。
例えば、各比較器Ｃｏｂ１〜Ｃｏｂ４のうち、参照電位Ｖｒｅｆより高いと判別された発光チップブロックＢが多い場合は、点灯電位ＶＩｂを低く（絶対値がより大きい負の値）し、各比較器Ｃｏｂ１〜Ｃｏｂ４のうち、参照電位Ｖｒｅｆより低いと判別された発光チップブロックＢが多い場合は、点灯電位ＶＩｂを高く（絶対値がより小さい負の値）する。各比較器Ｃｏｂ１〜Ｃｏｂ４のうち、参照電位Ｖｒｅｆより高いと判別された発光チップブロックＢの数と、低いと判別された発光チップブロックＢの数が同数の場合は、点灯電位ＶＩｂをそのまま維持する。
このように、本実施の形態では、発光チップ群毎に、参照電位Ｖｒｅｆより高いと判別された発光チップブロックＢの数と、低いと判別された発光チップブロックＢの数との差により、発光チップ群毎に平均化したうえで、点灯電位ＶＩを変化させている。
このように制御することで、ブロック電源ライン２４０ｂの電位の変動が抑制され、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
なお、点灯電位ＶＩを変化させる方向は、発光チップＣの発光光量の変動が抑制される方向とすればよい。
【０１９３】
なお、図示しないが、発光装置６５の発光チップ群＃ａの部分は、図１７に示した発光チップ群＃ｂの部分と同様に構成されている。帰還ライン２５０ｂ１〜２５０ｂ４の代わりに、各スイッチトランジスタＱａ１〜Ｑａ４のエミッタ端子に接続される帰還ライン２５０ａ１〜２５０ａ４を、比較器Ｃｏｂ１〜Ｃｏｂ４の代わりに比較器Ｃｏａ１〜Ｃｏａ４を、点灯信号φＩｂを送信する点灯信号発生部１４０ｂの代わりに点灯信号φＩａを送信する点灯信号発生部１４０ａを、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの代わりに点灯電位ＶＩａを供給する点灯電位供給部１８０ａを用いている。電位制御部１９０ｂの代わりの電位制御手段の一例としての電位制御部１９０ａは、帰還ライン２５０ａ１〜２５０ａ４、比較器Ｃｏａ１〜Ｃｏａ４を備えている。
また、電位制御部１９０ａと１９０ｂとを区別したが、電位制御部１９０としもよい。
【０１９４】
［第７の実施の形態］
第７の実施の形態が適用される発光装置６５は、第４の実施の形態における電位制御オペアンプＯｐａ、Ｏｐｂの代わりに、比較器（コンパレータ）Ｃｏａ、Ｃｏｂを用いている。
図１８は、第７の実施の形態が適用される発光装置６５の発光チップ群＃ｂの部分の等価回路である。図１８では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１〜２００ｂ４、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４の部分を示している。
【０１９５】
以下では、図１５に示した第４の実施の形態が適用される発光装置６５と異なる部分を説明し、他の部分の説明を省略する。
第７の実施の形態が適用される発光装置６５は、図１５に示した第４の実施の形態における電位制御オペアンプＯｐｂの代わりに、比較器Ｃｏｂを備えている。そして、発光装置６５は、図１５に示した第４の実施の形態における抵抗ＲｄおよびＲｆを備えない。
【０１９６】
電源ライン２０７ｂ１〜２０７ｂ４は、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの供給端側（寄生抵抗である抵抗Ｒｋｋが表れない側）で集線され、抵抗Ｒｋｃの一方の端子に接続されている。抵抗Ｒｋｃの他方の端子は、点灯電位供給部１８０ｂに接続されている。よって、点灯電位ＶＩｂは、抵抗Ｒｋｃを介して、電源ライン２０７ｂ１〜２０７ｂ４に供給される。
一方、集線された電源ライン２０７ｂ１〜２０７ｂ４（抵抗Ｒｋｃの一方の端子）は、比較器Ｃｏｂの−入力端子に接続されている。
本実施の形態のおける電位制御手段の一例としての電位制御部１９０ｂは、抵抗Ｒｋｃ、比較器Ｃｏｂを備えている。
【０１９７】
発光チップブロックＢにおいて、点灯する発光チップＣの数が多くなって、スイッチトランジスタＱに流れる電流が多くなると、スイッチトランジスタＱのエミッタ端子の電位が高く（絶対値が小さい負の値）なる。
比較器Ｃｏｂの−入力端子には、各発光チップブロックＢｂ１〜Ｂｂ４のスイッチトランジスタＱのエミッタ端子の電位の変化が平均化（平均値）されて入力される。そして、比較器Ｃｏｂは、エミッタ端子の電位の変化の平均値と参照電位Ｖｒｅｆとの大小を判定する。そして、エミッタ端子の電位の変化の平均値が、参照電位Ｖｒｅｆより大きいと判定された場合に、点灯電位ＶＩを低く（絶対値が大きい負の値）し、点灯する発光チップＣに対して点灯のための電流を増加させる。エミッタ端子の電位の変化の平均値が、参照電位Ｖｒｅｆより小さいと判定された場合は、点灯電位ＶＩをそのままとする。
このようにすることで、点灯する発光チップＣの数に応じて、点灯電位供給部１８０ｂが供給する点灯電位ＶＩｂを変化させて、ブロック電源ライン２４０ｂの電位の変動が抑制され、点灯させる発光チップＣの発光サイリスタＬのアノード端子とカソード端子とに印加される電位の変動が抑制されることになる。よって、発光サイリスタＬに流れる電流（後述する図２０の点灯電流Ｉｄ）および発光光量の変動が抑制される。
【０１９８】
なお、図示しないが、発光装置６５の発光チップ群＃ａの部分は、図１８に示した発光チップ群＃ｂの部分と同様に構成されている。比較器Ｃｏｂの代わりに比較器Ｃｏａを、点灯信号φＩｂを送信する点灯信号発生部１４０ｂの代わりに点灯信号φＩａを送信する点灯信号発生部１４０ａを、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの代わりに点灯電位ＶＩａを供給する点灯電位供給部１８０ａを用いている。電位制御部１９０ｂの代わりの電位制御手段の一例としての電位制御部１９０ａは、抵抗Ｒｋｃ、比較器Ｃｏａを備えている。
また、電位制御部１９０ａと１９０ｂとを区別したが、電位制御部１９０としもよい。
【０１９９】
［第８の実施の形態］
第８の実施の形態が適用される発光装置６５は、第４の実施の形態における電位制御オペアンプＯｐａ、Ｏｐｂ（図１６参照。なお、電位制御オペアンプＯｐａは図示せず。）の代わりに、発光チップブロックＢ毎に設けられた比較器（コンパレータ）Ｃｏａ１〜Ｃｏａ４、Ｃｏｂ１〜Ｃｏｂ４を用いている。
図１９は、第８の実施の形態が適用される発光装置６５の発光チップ群＃ｂの部分の等価回路である。図１９では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ１〜２００ｂ４、点灯電位ＶＩｂを供給する電源ライン２０７ｂ１〜２０７ｂ４の部分を示している。なお、発光チップ群＃ｂの部分では、比較器Ｃｏｂ１〜Ｃｏｂ４を用いるため、図１９では比較器Ｃｏｂ１〜Ｃｏｂ４を示している。
【０２００】
なお、第８の実施の形態が適用される発光装置６５は、第３の実施の形態と第５の実施の形態との関係と同様に、第６の実施の形態が適用される発光装置６５がエミッタ端子の電位の検出することに代えて、コレクタ端子の電位を検出するものである。
よって、第８の実施の形態が適用される発光装置６５は、第５の実施の形態が適用される発光装置６５および第６の実施の形態が適用される発光装置６５の説明から理解できるので、詳細な説明を省略する。
本実施の形態のおける電位制御手段の一例としての電位制御部１９０ｂは、帰還ライン２６０ｂ１〜２６０ｂ４、比較器Ｃｏｂ１〜Ｃｏｂ４を備えている。
なお、図示しないが、発光装置６５の発光チップ群＃ａの部分は、図１９に示した発光チップ群＃ｂの部分と同様に構成されている。比較器Ｃｏｂ１〜Ｃｏｂ４の代わりに、比較器Ｃｏａ１〜Ｃｏａ４を、点灯電位ＶＩｂを供給する点灯電位供給部１８０ｂの代わりに点灯電位ＶＩａを供給する点灯電位供給部１８０ａを用いている。電位制御部１９０ｂの代わりの電位制御手段の一例としての電位制御部１９０ａは、帰還ライン２６０ａ１〜２６０ａ４、比較器Ｃｏａ１〜Ｃｏａ４を備えている。
【０２０１】
以上説明した第３の実施の形態から第８の実施の形態では、点灯電位ＶＩａおよびＶＩｂは、それぞれ点灯電位供給部１８０ａおよび１８０ｂから供給されるとした。しかし、点灯電位供給部（１８０ａおよび１８０ｂに相当するもの）は、各発光チップ群（＃ａおよび＃ｂ）の複数の発光チップブロックＢ毎に設けてもよく、複数の発光チップ群に対して設けてもよい。
複数の点灯電位供給部（１８０ａおよび１８０ｂに相当するもの）を設けると、発光チップＣの発光光量の変化をよりよく抑制しうる。
【実施例】
【０２０２】
（実施例）
第１の実施の形態が適用される発光装置６５の発光チップＣの点灯電流Ｉｄおよび発光光量Ｐについて説明する。
図２０は、第１の実施の形態が適用される発光装置６５の発光チップ群＃ｂの発光チップＣｂの点灯電流Ｉｄおよび発光光量Ｐを示す図である。図２０（ａ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と点灯電流Ｉｄとの関係を示す図であり、図２０（ｂ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と発光光量Ｐとの関係を示す図である。発光チップ番号Ｃｂは、発光チップＣｂ１〜Ｃｂ３２の番号である。点灯電流Ｉｄは、点灯させる発光チップＣｂのφＩ端子に流れる電流であって、ｍＡで示している。また、発光光量Ｐは、点灯させる発光チップＣｂの発光光量であって、μＷで示している。
なお、前述したように、各発光チップＣは多くとも１個の発光サイリスタＬが点灯（発光）する。
【０２０３】
図２０中、「＊ Ｂｂ１−１Ｃｂ」は、発光チップブロックＢｂ１の１個の発光チップＣｂ（Ｃｂ１）を点灯させた場合、「△ Ｂｂ１−２Ｃｂ」は、発光チップブロックＢｂ１の２個の発光チップＣｂ（Ｃｂ１とＣｂ２）を点灯させた場合、「□ Ｂｂ１−４Ｃｂ」は、発光チップブロックＢｂ１の４個の発光チップＣｂ（Ｃｂ１〜Ｃｂ４）を点灯させた場合、「◇ Ｂｂ１−６Ｃｂ」は、発光チップブロックＢｂ１の６個の発光チップＣｂ（Ｃｂ１〜Ｃｂ６）を点灯させた場合、「○ Ｂｂ１−８Ｃｂ」は、発光チップブロックＢｂ１の８個の発光チップＣｂ（Ｃｂ１〜Ｃｂ８）を点灯させた場合、「◆ Ｂｂ１〜Ｂｂ４−３２Ｃｂ」は、発光チップブロックＢｂ１〜Ｂｂ４の３２個の発光チップＣｂ（Ｃｂ１〜Ｃｂ３２）を点灯させた場合を示している。
【０２０４】
図２０（ａ）に示すように、点灯電流Ｉｄは、点灯させる発光チップＣ（Ｃｂ）の数が多いほど小さくなるが、１７．６〜１８．１ｍＡの範囲にあって、後述する比較例１〜３に比べ、変動の幅が少ない。
これにより、図２０（ｂ）に示すように、発光光量Ｐは２９２〜３０１μＷの範囲にあって、点灯させる発光チップＣ（Ｃｂ）の数による変動が、後述する比較例１〜３に比べ少ない。
【０２０５】
（比較例１）
図２１は、比較例１の発光装置６５の発光チップ群＃ｂの部分の等価回路である。図２１では、発光チップ群＃ｂ（発光チップＣｂ１〜Ｃｂ３２）、基準電位Ｖｓｕｂを供給する電源ライン２００ｂ、点灯電位ＶＩｂを供給する電源ライン２０７ｂの部分を示している。
他の部分は、図５、６に示した第１の実施の形態が適用される発光装置６５と同様である。また、発光チップＣｂの構成は、図８に示した第１の実施の形態が適用される発光装置６５の発光チップＣの構成と同じである。
【０２０６】
以下では、比較例１の発光装置６５について、図５、６に示す第１の実施の形態が適用される発光装置６５と異なる部分を説明し、同様な部分は同じ符号を付して説明を省略する。
比較例１の発光装置６５では、第１の実施の形態が適用される発光装置６５が備えていた電位制御部１９０を備えていない。また、基準電位Ｖｓｕｂが、基準電位供給部１６０から１本の電源ライン２００ｂにより、各発光チップＣｂ（Ｃｂ１〜Ｃｂ３２）に並列に供給されている。よって、基準電位供給部１６０の基準電位Ｖｓｕｂの供給端から距離が遠くに離れた発光チップブロックＢｂ（図２１では発光チップブロックＢｂ４）ほど電源ライン２００ｂの発光チップブロックＢｂ毎に生じる寄生抵抗（抵抗Ｒａａ）が累積することになる。
同様に、点灯電位ＶＩｂが、点灯電位供給部１８０ｂから１本の電源ライン２０７ｂにより、各発光チップＣｂ（Ｃｂ１〜Ｃｂ３２）に供給されている。よって、点灯電位供給部１８０ｂの点灯電位ＶＩｂの供給端から距離が遠くに離れた発光チップブロックＢｂ（図２１では発光チップブロックＢｂ４）ほど電源ライン２０７ｂの発光チップブロックＢｂ毎に生じる寄生抵抗（抵抗Ｒｋａ）が累積することになる。
【０２０７】
図２２は、比較例１の発光装置６５の発光チップ群＃ｂの発光チップＣｂの点灯電流Ｉｄおよび発光光量Ｐを示す図である。図２２（ａ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と点灯電流Ｉｄとの関係を示す図であり、図２２（ｂ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と発光光量Ｐとの関係を示す図である。発光チップ番号Ｃｂ、点灯電流Ｉｄ、発光光量Ｐおよび図２２中に示した符号は、図２０に示した第１の実施の形態が適用される発光装置６５の場合と同様である。
【０２０８】
図２２（ａ）に示すように、点灯電流Ｉｄは、点灯させる発光チップＣｂの数が多いほど小さくなるとともに、発光チップＣｂの番号が大きいほど小さくなる。そして、点灯電流Ｉｄは、１６．３〜１８．９ｍＡの範囲にあって、前述した実施例に比べ、変動の幅が大きい。そして、点灯電流Ｉｄが点灯させる発光チップＣｂの数によって変動するのは、スイッチトランジスタＱｂに流れる電流が変動し、ブロック電源ライン２４０ｂの電位が変動するためである。また、点灯電流Ｉｄが発光チップＣｂ番号が大きいほど小さくなるのは、電源ライン２００ｂ、２０７ｂの寄生抵抗の影響による。
これにともない、図２２（ｂ）に示すように、発光光量Ｐも、点灯させる発光チップＣ（Ｃｂ）の数が多いほど小さくなるとともに、発光チップＣｂ番号が大きいほど小さくなる。発光光量Ｐは２６９〜３１５μＷの範囲にあって、前述した実施例に比べ、変動の幅が大きい。また、点灯させる発光チップＣ（Ｃｂ）の数による変動も、実施例に比べ、大きい。
【０２０９】
（比較例２）
前述したように、比較例１では、基準電位供給部１６０および点灯電位供給部１８０ｂから発光チップＣまでをそれぞれ１本の電源ライン２００ｂおよび２０７ｂで供給していた。このため、基準電位供給部１６０から発光チップＣまでの電源ライン２００ｂの寄生抵抗および点灯電位供給部１８０ｂから発光チップＣまでの電源ライン２００ｂの寄生抵抗が、発光チップ番号Ｃｂで異なることにより、点灯電流Ｉｄおよび発光光量Ｐが異なった。
そこで、比較例２では、基準電位供給部１６０から発光チップブロックＢｂ１〜Ｂｂ４まで、それぞれ電源ライン２００ｂ１〜２００ｂ４を設け、第１の実施の形態が適用される発光装置６５（図６参照）と同様に、電源ライン２００ｂ１〜２００ｂ４の寄生抵抗である抵抗Ｒａを同じとした。
【０２１０】
（比較例３）
比較例３では、比較例２に加え、点灯電位供給部１８０ｂから発光チップブロックＢｂ１〜Ｂｂ４まで、それぞれ電源ライン２０７ｂ１〜２０７ｂ４を設け、第１の実施の形態が適用される発光装置６５（図６参照）と同様に、電源ライン２０７ｂ１〜２０７ｂ４の寄生抵抗である抵抗Ｒｋｋを同じ値とした。
【０２１１】
図２３は、比較例１〜３の発光装置６５の発光チップ群＃ｂの発光チップの点灯電流Ｉｄおよび発光光量Ｐを示す図である。図２３（ａ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と点灯電流Ｉｄとの関係を示す図であり、図２３（ｂ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と発光光量Ｐとの関係を示す図である。
図２３中、「○ 比較例１」は比較例１の発光チップＣｂを発光チップブロックＢ毎に８個毎点灯させた場合を示している。「◇ 比較例２」は比較例２の発光チップＣｂを発光チップブロックＢ毎に８個毎点灯させた場合を示している。「△ 比較例３」は比較例３の発光チップＣｂを発光チップブロックＢ毎に８個毎点灯させた場合を示している。
例えば、図２３中の「○ 比較例１」では、発光チップＣｂ１〜Ｃｂ８、発光チップＣｂ９〜Ｃｂ１６、発光チップＣｂ１７〜Ｃｂ２４、発光チップＣｂ２５〜Ｃｂ３２がそれぞれ並行して点灯されている。比較例２および比較例３も同様である。
【０２１２】
図２３（ａ）に示すように、比較例１では、点灯電流Ｉｄは、発光チップＣｂの番号が大きくなるにしたがい小さくなっている。これは、前述したように、電源ライン２００ｂおよび２０７ｂの寄生抵抗が、発光チップＣｂ番号が大きくなるにしたがい、大きくなるためである。
一方、比較例２では、点灯電流Ｉｄは、発光チップＣｂ番号が大きくなるにしたがい小さくなるが、小さくなる程度は、比較例１に比べ小さい。これは、基準電位Ｖｓｕｂを供給する電源ライン２００ｂを、電源ライン２００ｂ１〜２００ｂ４とし、それぞれの寄生抵抗である抵抗Ｒａを同じ値としたことによる。
これに対し、比較例３では、点灯電流Ｉｄは、発光チップＣｂの番号によらずほぼ同じ値となっている。これは、比較例１の電源ライン２００を発光チップブロックＢ毎に分けて、電源ライン２０７ｂ１〜２０７ｂ４を設けるとともに、電源ライン２００を発光チップブロックＢ毎に分けて、電源ライン２０７ｂ１〜２０７ｂ４を設け、それぞれの寄生抵抗である抵抗Ｒｋｋを同じ値にしたことによる。
【０２１３】
図２３（ｂ）に示すように、発光光量Ｐも、点灯電流Ｉｄと同様に、比較例１では、発光チップＣｂの番号が大きくなるにしたがい小さくなる。比較例２でも、発光光量Ｐは、発光チップＣｂの番号が大きくなるにしたがい小さくなるが、小さくなる程度は、比較例１に比べ小さい。そして、比較例３では、点灯電流Ｉｄは、発光チップＣｂ番号による変化が小さい。
【０２１４】
図２４は、比較例３の発光装置６５の発光チップ群＃ｂの発光チップＣｂについての点灯電流Ｉｄおよび発光光量Ｐを示す図である。図２４（ａ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と点灯電流Ｉｄとの関係を示す図であり、図２４（ｂ）は、発光装置６５の発光チップＣｂの番号（発光チップ番号Ｃｂ）と発光光量Ｐとの関係を示す図である。発光チップ番号Ｃｂ、点灯電流Ｉｄ、発光光量Ｐおよび図２２中に示した符号は、図２０に示した第１の実施の形態と同様である。
【０２１５】
図２３（ａ）に示したように、電源ライン２００ｂ１〜２００ｂ４の寄生抵抗である抵抗Ｒａおよび電源ライン２０７ｂ１〜２０７ｂ４の寄生抵抗である抵抗Ｒｋｋをそれぞれ同じ値にすると、発光チップＣｂ番号に対する点灯電流Ｉｄの変動は抑制される。
しかし、図２４（ａ）に示すように、点灯させる発光チップＣｂの数によって、点灯電流Ｉｄが変動している。図２４（ａ）では、点灯電流Ｉｄは１７．１〜１８．８ｍＡの範囲にあり、点灯電流Ｉｄの変動の幅は、図２０（ａ）に示した実施例に比べ大きい。
同様に、図２４（ｂ）に示すように、発光チップＣｂ番号による発光光量Ｐの変動は抑制されるが、点灯させる発光チップＣの数によって、発光光量Ｐが変動している。図２４（ｂ）では、発光光量Ｐは２８３〜３１６μＷの範囲にあり、発光光量Ｐの変動の幅は、図２０（ｂ）に示した実施例に比べ大きい。
【０２１６】
すなわち、第１の実施の形態が適用される発光装置６５では、各発光チップブロックＢに対して抵抗ＲａおよびＲｋｋを等しい値にするとともに、各発光チップブロックＢに電位制御部１９０を設け、スイッチトランジスタＱに流れる電流の変動を抑制している。これにより、点灯させる発光チップＣの数によるブロック電源ライン２４０の電位の変動を抑制することにより、発光サイリスタＬの点灯電流Ｉｄおよび発光光量Ｐの変動が抑制されている。
【０２１７】
他の第２ないし第８の実施の形態が適用される発光装置６５については、実施例を示さないが、第１の実施の形態が適用される発光装置６５と同様に、ブロック電源ライン２４０の電位の変動が抑制されて、発光サイリスタＬの点灯電流Ｉｄおよび発光光量Ｐの変動が抑制されている。
【０２１８】
なお、第１から第８の実施の形態において、ブロック電源ライン２４０の電位を制御するするとともに、電源ライン２００および電源ライン２０７を発光チップブロックＢ毎に並行に設けて、それぞれの寄生抵抗である抵抗ＲａおよびＲｋｋを等しい値としたが、抵抗ＲａおよびＲｋｋのいずれか一方または両方を等しい値としなくてもよい。また、抵抗ＲａおよびＲｋｋの抵抗値は、すべての発光チップブロックＢに対して等しいとしたが、抵抗値の差が、図２１に示した比較例１に比べ、小さくなるように設定してもよい。
【０２１９】
第１から第８の実施の形態が適用される発光装置６５において、発光チップブロックＢの発光チップＣの数を８個としたが、８個に限られず、８個より少なくてもよく、多くてもよい。
第１の実施の形態から第８の実施の形態が適用される発光装置６５の発光チップＣにおいて、転送サイリスタＴは、第１転送信号φ１と第２転送信号φ２の２相で駆動したが、転送サイリスタＴを３個毎に３相の転送信号を送信して駆動してもよい。同様にして、４相以上の転送信号を送信しても駆動してもよい。
また、第１の実施の形態から第８の実施の形態が適用される発光装置６５の発光チップＣにおいて、結合ダイオードＤｘを用いたが、一方の端子の電位の変化が他方の端子の電位の変化を生じるものであればよく、結合ダイオードＤｘの代わりに抵抗などを用いてもよい。
さらに、接続ダイオードＤｙ、Ｄｚを用いたが、電位降下を生じさせて電位をシフトさせるものであればよく、接続ダイオードＤｙ、Ｄｚの代わりに抵抗などであってもよい。
【０２２０】
なお、第１の実施の形態から第８の実施の形態が適用される発光装置６５において、発光チップＣには、自己走査型発光素子アレイ（ＳＬＥＤ）が１個搭載されているとしたが、２個以上であってもよい。２個以上搭載されている場合には、それぞれの自己走査型発光素子アレイ（ＳＬＥＤ）を発光チップＣと置き換えればよい。
また、発光素子列１０２の発光点（発光サイリスタＬ）の数を１２８であるとして説明したが、この個数は予め定められた数により設定しうる。
【０２２１】
そして、第１の実施の形態から第８の実施の形態が適用される発光装置６５において、発光チップ群を２個（＃ａ、＃ｂ）としたが、３以上の個数としてもよい。
そして、第１から第８の実施の形態が適用される発光装置６５において、発光チップ群を構成する発光チップＣの数および発光チップ組を構成する発光チップＣの数を同じとしたが、異なっていてもよい。また、発光チップ組を構成する発光チップＣは、それぞれが異なる発光チップ群に属しているとしたが、同じ発光チップ群に属する発光チップＣを含んでいてもよい。
【０２２２】
さらに、第１の実施の形態から第８の実施の形態が適用される発光装置６５の発光チップＣは、サイリスタ（転送サイリスタＴ、書込サイリスタＭ、発光サイリスタＬ）のアノード端子を基板８０にとって共通にしたアノードコモンとして説明した。カソード端子を基板８０としたカソードコモンも、回路の極性を変更することによって用いうる。
【符号の説明】
【０２２３】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１１０…信号発生回路、１２０…転送信号発生部、１３０…許可信号発生部、１４０…点灯信号発生部、１５０…書込信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、１８０…点灯電位供給部、１９０…電位制御部、φ１（φ１ａ、φ１ｂ）…第１転送信号、φ２（φ２ａ、φ２ｂ）…第２転送信号、φＥ（φＥａ、φＥｂ）…許可信号、φＷ（φＷ１〜φＷ３２）…書込信号、φｅ…消去信号、φＩ（φＩａ、φＩｂ）…点灯信号、Ｂ（Ｂａ１〜Ｂａ４、Ｂｂ１〜Ｂｂ４）…発光チップブロック、Ｃ（Ｃａ１〜Ｃａ３２、Ｃｂ１〜Ｃｂ３２）…発光チップ、Ｌ…発光サイリスタ、Ｔ…転送サイリスタ、Ｍ…書込サイリスタ、Ｄｘ…結合ダイオード、Ｄｙ、Ｄｚ…接続ダイオード、Ｑ（Ｑａ１〜Ａａ４、Ｑｂ１〜Ｑｂ４）…スイッチトランジスタ、Ｑｃ…電流制御トランジスタ、Ｏｐ、Ｏｐａ、Ｏｐｂ…電位制御オペアンプ、Ｃｏａ、Ｃｏｂ、Ｃｏａ１〜Ｃｏａ４、Ｃｏｂ１〜Ｃｏｂ４…比較器、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位、ＶＩ（ＶＩａ、ＶＩｂ）…点灯電位

【特許請求の範囲】
【請求項１】
それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、
それぞれが、前記複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、
前記複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって前記切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段と
を備えた発光装置。
【請求項２】
前記発光装置は、基準電位を供給する基準電位供給手段をさらに備え、前記複数の発光チップに基準電位を供給する電源ラインは、当該基準電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記発光装置は、点灯のための電位を供給する点灯電位供給手段をさらに備え、前記複数の切替手段に点灯のための電位を供給する電源ラインは、当該点灯電位供給手段から、前記ブロック毎に枝分かれして設けられていることを特徴とする請求項１または２に記載の発光装置。
【請求項４】
前記発光装置は、
前記複数の発光チップは、Ｎ群（Ｎは２以上の整数）に分けられ、それぞれの群に属する発光チップに対して、当該複数の発光チップを構成するそれぞれの発光チップの複数の発光素子を１つずつ点灯または非点灯の制御の対象として順に指定する転送信号を共通に送信する転送信号供給手段と、
前記Ｎ群のそれぞれの群に属する発光チップに対して、前記転送信号により前記制御の対象に指定された発光素子を点灯の対象として選択する許可信号を共通に送信する許可信号供給手段と、
前記Ｎ群のそれぞれに属する発光チップをＳ組（Ｓは２以上の整数）に分け、それぞれの組に属する発光チップに対して、前記制御の対象に指定された発光素子を点灯の対象として選択する書込信号を共通に送信する書込信号供給手段と、
前記Ｎ群のそれぞれの群に属する発光チップに対して、前記許可信号により選択され、かつ前記書込信号により選択される発光素子に点灯のための電力を供給する前記切替手段をオンにするための点灯信号を共通に送信する点灯信号供給手段と
をさらに備えることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項５】
前記切替手段は、第１の端子と第２の端子と制御端子とを備え、制御端子により第１の端子と第２の端子との間の電流がオンまたはオフのいずれか一方に設定されるとともに、第１の端子と第２の端子との間に流れる電流により、第１の端子と第２の端子の間の電位が変化する、３端子能動素子であることを特徴とする請求項１ないし４のいずれか１項に記載の発光装置。
【請求項６】
前記電位制御手段は、前記複数のブロックのブロック毎に設けられ、当該ブロックにおける点灯される発光チップの数の増加により流れる電流を低下させ、点灯される発光チップの数の低減により流れる電流を増加させることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。
【請求項７】
前記電位制御手段は、前記切替手段に生じる電位の変化を検出して、前記切替手段に供給される点灯のための電位を変化させることを特徴とする請求項１ないし５のいずれか１項に記載の発光装置。
【請求項８】
前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を演算増幅器で検出することにより行うことを特徴とする請求項７に記載の発光装置。
【請求項９】
前記電位制御手段の前記切替手段に生じる電位の変化の検出は、前記切替手段に生じる電位と予め定められた参照電位との差を比較器により比較することにより行うことを特徴とする請求項７に記載の発光装置。
【請求項１０】
それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えるプリントヘッド。
【請求項１１】
像保持体を帯電する帯電手段と、
それぞれが複数の発光素子を有し、当該複数の発光素子が順に点灯または非点灯の制御の対象とされる複数の発光チップと、それぞれが、当該複数の発光チップが分けられて構成された複数のブロックのそれぞれのブロックに対応して設けられ、当該ブロックに含まれる発光チップに点灯のための電流が供給されるように接続され、点灯のための電流がオンまたはオフのいずれか一方に設定される、複数の切替手段と、当該複数のブロックのそれぞれのブロックに含まれる発光チップにおいて、並行して点灯される発光チップの数によって当該切替手段に生じる電位の変化を検出して、当該点灯される発光チップの発光素子に印加される点灯のための電位を制御する電位制御手段とを備え、前記像保持体を露光して静電潜像を形成する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された前記静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と
を備える画像形成装置。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【公開番号】特開２０１２−３０４０６（Ｐ２０１２−３０４０６Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１０−１６９８６９（Ｐ２０１０−１６９８６９）
【出願日】平成２２年７月２８日（２０１０．７．２８）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】