発電デバイスおよびそれを用いた発電モジュール
【課題】小型化を図りながらも高出力化を図ることが可能な発電デバイスおよびそれを用いた発電モジュールを提供する。
【解決手段】発電デバイス１は、支持部１１、支持部１１に揺動自在に支持されたカンチレバー部１２、およびカンチレバー部１２における支持部１１側とは反対の先端部に設けられた錘部１３を有するデバイス基板１０と、カンチレバー部１２に設けられカンチレバー部１２の振動に応じて交流電圧を発生する発電部２０とを備えている。発電部２０は、カンチレバー部１２の厚み方向の一面側に形成された圧電体２１と、圧電体２１における錘部１３側の側面に形成された電極２３と、圧電体２１における支持部１１側の側面に形成された電極２２とを備えている。要するに、発電部２０は、互いに対向する２つ１組の電極２２，２３を有している。また、発電部２０は、圧電体２１の分極の向きが上記両側面のうちの一方から他方へ向う向きである。
【解決手段】発電デバイス１は、支持部１１、支持部１１に揺動自在に支持されたカンチレバー部１２、およびカンチレバー部１２における支持部１１側とは反対の先端部に設けられた錘部１３を有するデバイス基板１０と、カンチレバー部１２に設けられカンチレバー部１２の振動に応じて交流電圧を発生する発電部２０とを備えている。発電部２０は、カンチレバー部１２の厚み方向の一面側に形成された圧電体２１と、圧電体２１における錘部１３側の側面に形成された電極２３と、圧電体２１における支持部１１側の側面に形成された電極２２とを備えている。要するに、発電部２０は、互いに対向する２つ１組の電極２２，２３を有している。また、発電部２０は、圧電体２１の分極の向きが上記両側面のうちの一方から他方へ向う向きである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電デバイスおよびそれを用いた発電モジュールに関するものである。
【背景技術】
【０００２】
圧電体を利用して振動エネルギを電気エネルギに変換する発電デバイス（圧電型振動発電デバイス）は、エネルギーハーベスティング（Energy Harvesting）などの分野で注目され、各所で研究開発されている（例えば、非特許文献１，２）。ここで、非特許文献１には、圧電体の材料として、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）が記載され、非特許文献２には、圧電体の材料として、ＰＺＴおよび窒化アルミニウム（ＡｌＮ）が記載されている。
【０００３】
ところで、発電デバイスは、圧電体の形態（薄膜型、バルク型）により分類することができる。ここで、非特許文献１には、マイクロマシニング技術を利用して製造された薄膜型の発電デバイスについて記載されている。また、非特許文献２には、バルク型の発電デバイスについて記載されている。
【０００４】
非特許文献１に開示された発電デバイスは、図１４に示すように、シリコン基板３００を用いて形成されたデバイス基板３０１を備えている。このデバイス基板３０１は、矩形枠状の支持部３１１と、支持部３１１の内側に配置され支持部３１１に揺動自在に支持されたカンチレバー部（ビーム）３１２と、カンチレバー部３１２の先端部に設けられた錘部３１３とを備えている。また、発電デバイスは、デバイス基板３０１におけるカンチレバー部３１２に設けられカンチレバー部３１２の振動に応じて交流電圧を発生する発電部３２０を備えている。
【０００５】
発電部３２０は、下部電極３２２と、下部電極３２２におけるカンチレバー部３１２側とは反対側に形成された圧電膜３２１と、圧電膜３２１における下部電極３２２側とは反対側に形成された上部電極３２３とで構成されている。ここにおいて、発電部３２０は、下部電極３２２がＰｔ膜により構成され、圧電膜３２１がＡｌＮ薄膜もしくはＰＺＴ薄膜により構成され、上部電極３２３がＡｌ膜により構成されている。
【０００６】
また、発電デバイスは、第１のガラス基板４００を用いて形成されデバイス基板３０１の一表面側（図１４の上面側）において支持部３１１が固着された第１のカバー基板４０１と、第２のガラス基板５００を用いて形成されデバイス基板３０１の他表面側（図１４の下面側）において支持部３１１が固着された第２のカバー基板５０１とを備えている。
【０００７】
なお、各カバー基板４０１，５０１と、デバイス基板３０１のカンチレバー部３１２と錘部３１３とからなる可動部との間には、当該可動部の変位空間４２６，５２６が形成されている。
【０００８】
また、非特許文献２に記載された発電デバイスは、支持部と、支持部に揺動自在に支持されたカンチレバー部と、カンチレバー部における支持部側とは反対の先端部に設けられた錘部とを備えており、カンチレバー部が、２層の圧電体を張り合わせたバイモルフ圧電素子により構成されている。
【０００９】
また、非特許文献２には、発電デバイスを用いたシステムの等価回路モデルとして図１５が記載されている。
【００１０】
ここで、この等価回路モデルにおいて、発電デバイスの等価回路は、錘部の質量または慣性に相当する等価インダクタンスＬmと、機械的なダンピングに相当する等価抵抗Ｒbと、機械的なスティフネスに相当する等価コンデンサＣkと、外部振動を与えた場合に発生する等価応力σinと、トランスの等価巻数比ｎと、発電部により構成されるコンデンサＣbとを用いて表されている。また、この等価回路モデルには、４個のダイオードＤ1，Ｄ2，Ｄ3，Ｄ4がブリッジ接続されてなり発電デバイスの出力電圧ｖを全波整流する全波整流回路と、全波整流回路の出力端間に接続された蓄電用のコンデンサＣstとが記載されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】R. van Schaijk,et al,「Piezoelectric AlN energy harvesters for wireless autonomoustransducer solutions」，IEEE SENSORS 2008 Conference,2008，p.45-48
【非特許文献２】S Roundy and P K Wright,「A piezoelectric vibration based generator for wireless electronics」，Smart Materials and Structures 13,2004,p1131-1142
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、非特許文献１に記載された発電デバイスのような薄膜型の発電デバイスでは、非特許文献２に記載されたバルク型の発電デバイスに比べて、小型化を図ることができる一方で出力電圧が低下するので、出力電圧の高出力化が望まれる。また、非特許文献１に記載された発電デバイスを用いて直流電圧を出力する発電モジュールを構築する場合、非特許文献２のように全波整流回路を発電デバイスの出力端間に接続した構成とすることも考えられるが、この場合も、出力電圧の高出力化が望まれる。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りながらも高出力化を図ることが可能な発電デバイスおよびそれを用いた発電モジュールを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の発電デバイスは、支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、前記カンチレバー部の厚み方向の一面側に形成された圧電体と、前記圧電体における前記錘部側の側面と前記圧電体における前記支持部側の側面とに形成され互いに対向する２つ１組の電極とを有し、前記圧電体の分極の向きが前記両側面のうちの一方から他方へ向う向きであることを特徴とする。
【００１５】
この発電デバイスにおいて、前記圧電体における前記カンチレバー部側とは反対側に、一対の分極処理用電極が設けられてなることが好ましい。
【００１６】
この発電デバイスにおいて、前記各分極処理用電極は、櫛形状に形成され、それぞれの櫛骨部が互いに対向し、一方の前記分極処理用電極の櫛歯部と他方の前記分極処理用電極の櫛歯部とが、前記両側面を結ぶ方向に沿った方向において離間して交互に並んでいることが好ましい。
【００１７】
本発明の発電モジュールは、前記発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする。
【発明の効果】
【００１８】
本発明の発電デバイスにおいては、小型化を図りながらも高出力化を図ることが可能となる。
【００１９】
本発明の発電モジュールにおいては、小型化を図りながらも高出力化を図ることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図２】実施形態１の発電デバイスの製造方法の説明図である。
【図３】実施形態１の発電デバイスの製造方法の説明図である。
【図４】参考形態１の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図５】参考形態１の発電デバイスの出力電圧の波形図である。
【図６】実施形態１の発電モジュールの概略平面図である。
【図７】実施形態１の発電モジュールの概略回路図である。
【図８】参考形態１の発電モジュールの回路図である。
【図９】参考形態１の発電モジュールに負荷を接続した状態の回路図である。
【図１０】実施形態２の発電デバイスの概略分解斜視図である。
【図１１】実施形態２の発電デバイスにおける第１のカバー基板の要部概略断面図である。
【図１２】実施形態３の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図１３】実施形態３の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図１４】従来例の発電デバイスの概略断面図である。
【図１５】他の従来例の発電デバイスの等価回路モデル図である。
【発明を実施するための形態】
【００２１】
（実施形態１）
以下、本実施形態の発電デバイスについて図１に基づいて説明する。
【００２２】
発電デバイス１は、支持部１１、支持部１１に揺動自在に支持されたカンチレバー部１２、およびカンチレバー部１２における支持部１１側とは反対の先端部に設けられた錘部１３を有するデバイス基板１０と、カンチレバー部１２に設けられカンチレバー部１２の振動に応じて交流電圧を発生する発電部２０とを備えている。
【００２３】
デバイス基板１０は、基板１０ａを用いて形成されている。基板１０ａとしては、一表面が（１００）面である単結晶のシリコン基板を用いているが、これに限らず、多結晶のシリコン基板でもよい。デバイス基板１０において、基板１０ａと発電部２０とは、基板１０ａの上記一表面側に形成されたシリコン酸化膜からなる第１の絶縁膜１０ｂによって、電気的に絶縁されている。また、デバイス基板１０は、基板１０ａの他表面側に、シリコン酸化膜からなる第２の絶縁膜１０ｃが形成されている。ただし、第２の絶縁膜１０ｃは、必ずしも設ける必要はない。基板１０ａとしては、シリコン基板に限らず、例えば、ＳＯＩ（Silicon on Insulator）基板、酸化マグネシウム（ＭｇＯ）基板、金属基板、ガラス基板、ポリマー基板などを用いてもよい。基板１０ａとして、ＭｇＯ基板やガラス基板やポリマー基板などの絶縁性基板を用いる場合、第１の絶縁膜１０ｂも設ける必要はない。
【００２４】
デバイス基板１０は、支持部１１が、枠状（ここでは、矩形枠状）に形成され、カンチレバー部１２および錘部１３が、支持部１１の内側に配置されている。ここにおいて、デバイス基板１０は、カンチレバー部１２と錘部１３とで構成される可動部を囲む平面視Ｕ字状のスリット１０ｄが設けられることによって、カンチレバー部１２における支持部１１との連結部位以外の部分が、支持部１１と空間的に分離されている。なお、支持部１１は、カンチレバー部１２を揺動自在に支持できる形状であればよく、必ずしも枠状である必要はない。
【００２５】
発電部２０は、デバイス基板１０の上記一表面側に形成されている。ここで、発電部２０は、カンチレバー部１２の厚み方向の一面側に形成された圧電体２１と、圧電体２１における錘部１３側の側面に形成された電極２３と、圧電体２１における支持部１１側の側面に形成された電極２２とを備えている。要するに、発電部２０は、互いに対向する２つ１組の電極２２，２３を有している。また、発電部２０は、圧電体２１の分極の向きが上記両側面のうちの一方から他方へ向う向き（図１（ｂ）中の矢印は分極の向きを表している）である。したがって、発電部２０により構成されるコンデンサの極性は、図１（ｂ）における右側の電極２３がプラス、左側の電極２２がマイナスとなる。なお、このコンデンサの極性は逆でもよい。
【００２６】
発電デバイス１は、発電部２０が、電極２２と圧電体２１と電極２３とを有する圧電変換部により構成されているから、カンチレバー部１２の振動によって発電部２０の圧電体２１が応力を受け電極２２と電極２３とに電荷の偏りが発生し、発電部２０において交流電圧が発生する。要するに、本実施形態の発電デバイス１は、発電部２０が圧電材料の圧電効果を利用して発電する圧電型振動発電デバイスである。
【００２７】
圧電体２１の圧電材料としては、ＰＺＴを採用しているが、これに限らず、例えば、ＰＺＴ−ＰＭＮ（Ｐｂ（Ｍｎ，Ｎｂ）Ｏ3）やその他の不純物を添加したＰＺＴでもよい。また、圧電材料は、ＡｌＮ、ＺｎＯ、ＫＮＮ（Ｋ0.5Ｎａ0.5ＮｂＯ3）や、ＫＮ（ＫＮｂＯ3）、ＮＮ（ＮａＮｂＯ3）、ＫＮＮに不純物（例えば、Ｌｉ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｕなど）を添加したものなどでもよい。
【００２８】
各電極２２，２３の材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。各電極２２，２３は、例えば、圧電体２１の各側面に積層された第１導電膜と、この第１導電膜に積層された第２導電膜とで構成してもよい。この場合には、例えば、第２導電膜の材料として、Ａｕ、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどを採用し、第１導電膜の材料として、Ｔｉなどを採用することで、各電極２２，２３と圧電体２１との密着性を向上させることが可能となる。なお、第１導電膜の材料は、圧電体２１および第２導電膜の材料に応じて適宜変更してもよく、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮなどを採用することもできる。
【００２９】
本実施形態の発電デバイス１では、カンチレバー部１２の厚み方向における厚みに関して、圧電体２１の厚みと各電極２２，２３の厚みを同じ値に設定してあるが、必ずしも同じ値である必要はない。一例としては、圧電体２１の厚みを６００ｎｍとし、両電極２２，２３の厚みを６００ｎｍに設定すればよいが、これらの数値は特に限定するものではない。
【００３０】
発電デバイス１は、デバイス基板１０と圧電体２１との間に緩衝層を設けた構造でもよく、緩衝層を設けることにより、圧電体２１の結晶性を向上させることが可能となり、圧電体２１の圧電性能の向上を図ることが可能となる。緩衝層の材料は、圧電体２１の圧電材料に応じて適宜選択すればよく、圧電体２１の圧電材料がＰＺＴの場合には、例えば、（Ｐｂ，Ｌａ）ＴｉＯ3、ＰｂＴｉＯ3、ＭｇＯなどを採用することが好ましい。また、緩衝層は、例えば、Ｐｔ膜とＳｒＲｕＯ3膜との積層膜により構成してもよい。
【００３１】
デバイス基板１０の上記一表面側には、発電部２０の一方の電極２２（図１（ａ）の左側の電極２２）に第１の配線２６ａを介して電気的に接続された第１のパッド２７ａと、他方の電極２３（図１（ａ）の右側の電極２３）に第２の配線２６ｂを介して電気的に接続された第２のパッド２７ｂとが、形成されている。ここで、各パッド２７ａ，２７ｂは、デバイス基板１０において、支持部１１に対応する部位に形成されている。本実施形態の発電デバイス１は、第１のパッド２７ａおよび第２のパッド２７ｂそれぞれが出力端子Ｔ１，Ｔ１を構成している。
【００３２】
各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。また、各配線２６ａ，２６ｂは、例えば、基板１０ａの上記一表面側の第１の絶縁膜１０ｂに積層された第１導電膜と、この第１導電膜に積層された第２導電膜とで構成してもよい。この場合には、例えば、第２導電膜の材料として、Ａｕ、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどを採用し、第１導電膜の材料として、Ｔｉなどを採用することで、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂと第１の絶縁膜１０ｂとの密着性を向上させることが可能となる。なお、第１導電膜の材料は、下地（第１の絶縁膜１０ｂ、あるいは、上述の絶縁性基板からなる基板１０ａ）および第２の導電膜の材料に応じて適宜変更してもよく、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮなどを採用することもできる。
【００３３】
なお、本実施形態の発電デバイスでは、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの材料と、各電極２２，２３の材料とを同じとしてあり、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂと、各電極２２，２３とを同時に形成してある。したがって、各配線２６ａ，２６ｂと各パッド２７ａ，２７ｂと、各電極２２，２３とで材料が異なる場合に比べて、製造プロセスの簡略化による低コスト化が可能となる。
【００３４】
以下、本実施形態の発電デバイス１の製造方法について図２、図３に基づいて説明する。なお、図２、図３それぞれにおいて、上段は概略平面図、下段は概略断面図である。
【００３５】
まず、シリコン基板からなる基板１０ａの上記一表面側および上記他表面側それぞれにシリコン酸化膜からなる絶縁膜１０ｂ，１０ｃを形成する絶縁膜形成工程を行う。その後、基板１０ａの上記一表面側の全面に圧電体２１の基礎となる圧電膜（例えば、ＰＺＴ薄膜など）２１ａを形成する圧電膜形成工程を行うことによって、図２（ａ）に示す構造を得る。絶縁膜形成工程において絶縁膜１０ｂ，１０ｃを形成する方法としては、例えば、熱酸化法を採用すればよいが、これに限らず、ＣＶＤ法などを採用してもよい。上述の圧電膜形成工程において圧電膜２１ａを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法やゾルゲル法などを採用してもよい。なお、圧電膜形成工程の前に上述の緩衝層を形成する緩衝層形成工程を設けてもよい。また、基板１０ａとして上述の絶縁性基板を用いている場合には、絶縁膜形成工程は不要である。
【００３６】
上述の圧電膜形成工程の後、圧電膜２１ａをパターニングすることで圧電膜２１ａの一部からなる圧電体２１を形成する圧電膜パターニング工程を行うことによって、図２（ｂ）に示す構造を得る。圧電膜パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して圧電膜２１ａをパターニングする。
【００３７】
上述の圧電膜パターニング工程の後、基板１０ａの上記一表面側の全面に各電極２２，２３、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの基礎となる導体層２９を形成する導体層形成工程を行うことによって、図２（ｃ）に示す構造を得る。導体層形成工程では、導体層２９を、例えば、スパッタ法、ＣＶＤ法、蒸着法などによって形成すればよい。なお、導体層２９の材料としては、Ａｕを採用しているが、これに限らず、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。また、導体層形成工程では、導体層２９として、上述の第１導電膜と第２導電膜との積層膜を形成するようにしてもよい。
【００３８】
上述の導体層形成工程の後、導体層２９をパターニングすることで各電極２２，２３、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂを形成する導体層パターニング工程を行うことによって、図３（ａ）に示す構造を得る。導体層パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して導体層２９をパターニングする。
【００３９】
導体層パターニング工程の後、両パッド２７ａ，２７ｂ間に通電することで圧電体２１において電極２２，２３に挟まれている部分を分極処理（ポーリング処理）する分極処理工程を行う。その後、基板１０ａの上記一表面側からカンチレバー部１２、錘部１３および支持部１１以外の部位（スリット１０ｄの形成予定領域）をカンチレバー部１２の厚みに対応する分だけエッチングすることで溝を形成する溝形成工程を行う。溝形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して溝を形成する。上述の溝形成工程の後、基板１０ａの上記他表面側から錘部１３および支持部１１以外の部位（スリット１０ｄの形成予定領域）をエッチングすることで錘部１３および支持部１１と併せてカンチレバー部１２を形成するカンチレバー部形成工程を行うことによって、図３（ｂ）に示す構造の発電デバイス１を得る。カンチレバー部形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して、錘部１３および支持部１１と併せてカンチレバー部１２を形成する。
【００４０】
ここにおいて、デバイス基板１０と発電部２０とを備えた発電デバイス１は、カンチレバー部形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイス１に分割するようにしている。
【００４１】
ところで、本願発明者らは、本実施形態の発電デバイス１の製作の前に、図４に示す参考形態１の発電デバイス１’を試作した。なお、参考形態の発電デバイス１’において、本実施形態の発電デバイス１と同様の構成要素には同一の符号を付してある。
【００４２】
参考形態１の発電デバイス１’は、実施形態１と略同じ基本構成を有しており、発電部２０を構成する電極２２と圧電体２１と電極２３とが、カンチレバー部１２の厚み方向において積層されている点などが相違する。また、参考形態１の発電デバイス１’では、基板１０ａの上記一表面側に、電極２３における圧電体２１との接触部位の面積を規定する開口部１２５ａを有する絶縁層１２５が形成されている。
【００４３】
しかしながら、参考形態１の発電デバイス１’では、当該発電デバイス１’の共振周波数を７５０Ｈｚに設定した場合、開放電圧として、図５に示すように、最大値が０．０７Ｖ程度の交流電圧しか得られなかった。なお、発電デバイス１’の開放電圧は、圧電体２１の振動に合わせて正弦波状の交流電圧となる。
【００４４】
また、本願発明者らは、鋭意研究の結果、参考形態１の発電デバイス１’について、両パッド２７ａ，２７ｂが開放された状態における等価回路モデルを、交流電流源と、発電部２０の容量成分により構成されるコンデンサと、発電部２０の抵抗成分により構成される抵抗Ｒ0との並列回路で表すことにより、等価回路モデルの出力特性（開放電圧）が実験結果の出力特性（開放電圧）と整合するという知見を得た。ここで、交流電流源の周波数は、外部振動の周波数が発電デバイス１’の共振周波数と一致するときには、発電デバイス１’の共振周波数と同じになる。なお、外部振動としては、例えば、稼動中のＦＡ機器で発生する振動、車両の走行によって発生する振動、人の歩行によって発生する振動など、種々の環境振動がある。
【００４５】
本実施形態の発電デバイス１は、発電部２０が、カンチレバー部１２の厚み方向の一面側に形成された圧電体２１と、圧電体２１における支持部１１側の側面と圧電体２１における錘部１３側の側面とに形成され互いに対向する２つ１組の電極２２，２３とを有し、圧電体２１の分極の向きが上記両側面のうちの一方から他方へ向う向きとなっている。以上説明した本実施形態の発電デバイス１では、参考形態１の発電デバイス１’に比べて、チップサイズを変更することなく発電部２０の開放電圧を増加させることが可能となり、小型化を図りながらも高出力化を図ることが可能となる。
【００４６】
次に、上述の発電デバイス１を用いた発電モジュール２について、図６および図７に基づいて説明する。
【００４７】
発電モジュール２は、発電デバイス１と、発電デバイス１が実装された回路基板３とを備えている。この回路基板３には、発電デバイス１の出力電圧を倍電圧整流する両波倍電圧整流回路４（図７参照）が設けられている。回路基板３としては、プリント基板を用いている。また、回路基板３には、発電デバイス１のカンチレバー部１２と錘部１３とからなる可動部の変位空間を確保するための開口部（図示せず）が当該回路基板３の厚み方向に貫設されている。なお、回路基板３は、上記開口部の代わりに、上記変位空間を確保するための凹部を形成してもよい。
【００４８】
両波倍電圧整流回路４は、２個のダイオードＤ1，Ｄ3の直列回路と２個のコンデンサＣ2，Ｃ4の直列回路とが並列接続されている。要するに、両波倍電圧整流回路は、２個ダイオードＤ1，Ｄ3と２個のコンデンサＣ2，Ｃ4とがブリッジ接続されている。ここで、発電モジュール２は、発電デバイス１の第１のパッド２７ａが、２個のダイオードＤ1，Ｄ3の直列回路における両ダイオードＤ1，Ｄ3の接続点に接続され、発電デバイス１の第２のパッド２７ｂが、２個のコンデンサの直列回路Ｃ2，Ｃ4における両コンデンサＣ2，Ｃ4の接続点に接続されている。各ダイオードＤ1，Ｄ3としては、それぞれ表面実装型のダイオードを用いている。また、各コンデンサＣ2，Ｃ4としては、それぞれ表面実装型のコンデンサを用いている。したがって、発電モジュール２は、各ダイオードＤ1，Ｄ3および各コンデンサＣ2，Ｃ4として、回路基板３のスルーホールへリードを挿入して実装するリード付きのものを用いる場合に比べて、薄型化を図ることが可能となる。
【００４９】
また、発電モジュール２は、２個のコンデンサＣ2，Ｃ4の直列回路の高電位端に接続された出力端子Ｔ２と低電位端に接続された出力端子Ｔ２との間（つまり、２個のコンデンサＣ2，Ｃ4の直列回路の両端間）に、負荷（図示せず）を接続すれば、負荷の電源として機能することとなる。負荷としては、例えば、ＬＥＤ（Light Emitting Diode）、センサなどを用いることが可能である。なお、ＬＥＤの動作電圧は、発光層の結晶材料のバンドギャップエネルギー程度となるので、このバンドギャップエネルギーが２ｅＶの赤色ＬＥＤでは、２Ｖ程度である。
【００５０】
ダイオードＤ1とダイオードＤ3とは、仕様の同じものを用いており、同じ特性を有している。なお、各ダイオードＤ１，Ｄ3としては、シリコンダイオードを用いており、順方向電圧降下が０．６〜０．７Ｖ程度となる。
【００５１】
また、コンデンサＣ2とコンデンサＣ4とは、仕様の同じものを用いており、同じ特性を有している。なお、各コンデンサＣ2，Ｃ4の容量は、１０μＦに設定してあるが、この数値は一例であり、特に限定するものではない。
【００５２】
以下、発電モジュール２の動作について簡単に説明する。
【００５３】
発電モジュール２は、発電デバイス１の出力電圧に関して第１のパッド２７ａが第２のパッド２７ｂに比べて高電位となる正の半サイクルにおいて、第１のパッド２７ａ→ダイオードＤ1→コンデンサＣ2→第２のパッド２７ｂ、の経路で電流が流れてコンデンサＣ2が充電される。また、発電モジュール２は、発電デバイス１の出力電圧に関して第１のパッド２７ａが第２のパッド２７ｂに比べて低電位となる負の半サイクルにおいて、第２のパッド２７ｂ→コンデンサＣ4→ダイオードＤ3→第１のパッド２７ａ、の経路で電流が流れてコンデンサＣ4が充電される。要するに、発電モジュール２の両波倍電圧整流回路４では、発電デバイス１の出力電圧の電圧波形の半サイクルごとに各コンデンサＣ２，Ｃ４がそれぞれ充電される。したがって、発電モジュール２の出力電圧は、発電デバイス１の出力電圧のピーク値の略２倍になる。
【００５４】
ところで、本願発明者らは、本実施形態の発電モジュール２の製作の前に、図８に示す参考形態１の発電モジュール２’を試作した。
【００５５】
参考形態１の発電モジュール２’は、上述の参考形態１の発電デバイス１’と、発電デバイス１’の第１のパッド２７ａと第２のパッド２７ｂとの間に接続された全波整流回路５と、全波整流回路５の出力端間に接続された蓄電用のコンデンサＣstとを備えている。全波整流回路５は、４個のダイオードＤ1，Ｄ2，Ｄ3，Ｄ4がブリッジ接続されたダイオードブリッジであり、発電デバイス１’の出力電圧Ｖout（図９参照）を全波整流する機能を有している。なお、図９では、蓄電用のコンデンサＣstの両端間に接続する負荷７を図示してある。
【００５６】
しかしながら、参考形態１の発電モジュール２’においては、コンデンサＣstに充電される充電電圧Ｖstが、発電デバイス１’の出力電圧Ｖoutのピーク値よりもかなり低い値で飽和してしまう。この原因としては、発電デバイス１’の出力電圧Ｖoutに関して第１のパッド２７ａが第２のパッド２７ｂに比べて高電位となる正の半サイクルにおいて、２個のダイオードＤ1，Ｄ2で電圧損失（順方向電圧降下）が生じ、発電デバイス１’の出力電圧Ｖoutに関して第１のパッド２７ａが第２のパッド２７ｂに比べて低電位となる負の半サイクルにおいて、２個のダイオードＤ3，Ｄ4で電圧損失（順方向電圧降下）が生じることが挙げられる。このため、上述の負荷７として動作電圧が２ＶのＬＥＤを用いた場合には、負荷７であるＬＥＤを点灯させることができないことがあった。
【００５７】
これに対して、本実施形態の発電モジュール２では、参考形態１の発電モジュール２’における全波整流回路５の代わりに、両波倍電圧整流回路４を備えている。この発電モジュール２では、両コンデンサＣ2，Ｃ4の直列回路に充電される充電電圧Ｖstoを、参考形態１の発電モジュール２’の充電電圧Ｖstに比べて高めることが可能となる。このため、上述の負荷として動作電圧が２ＶのＬＥＤを用いた場合でも、負荷であるＬＥＤを点灯させることが可能となる。
【００５８】
しかして、本実施形態の発電デバイスモジュール２では、小型化を図りながらも高出力化を図ることが可能となる。
【００５９】
（実施形態２）
以下、本実施形態の発電デバイス１について、図１０および図１１に基づいて説明する。
【００６０】
本実施形態の発電デバイス１の基本構成は実施形態１と略同じであり、基板１０ａ（以下、第１の基板１０ａと称する）を用いて形成されたデバイス基板１０と、発電部２０との他に、デバイス基板１０の一表面側（図１０の上面側）において支持部１１に固着された第１のカバー基板３０を備えている点が相違する。また、本実施形態の発電デバイス１は、デバイス基板１０の他表面側（図１０の下面側）において支持部１１に固着された第２のカバー基板４０を備えている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００６１】
第１のカバー基板３０は、第２の基板３０ａを用いて形成されている。ここで、第２の基板３０ａとしては、シリコン基板を用いている。そして、第１のカバー基板３０は、デバイス１０側の一表面に、カンチレバー部１２と錘部１３とからなる可動部の変位空間をデバイス基板１０との間に形成するための凹所３０ｂ（図１１参照）が形成されている。
【００６２】
また、第１のカバー基板３０の他表面側には、発電部２０で発生した交流電圧を出力するための一対の出力用電極３５，３５が形成されている。したがって、本実施形態の発電デバイス１では、一対のパッド２７ａ，２７ｂではなく、一対の出力用電極３５，３５が、一対の出力端子Ｔ１，Ｔ１を構成している。この第１のカバー基板３０は、図１１に示すように、各出力用電極３５，３５と、第１のカバー基板３０の上記一表面側に形成された連絡用電極３４，３４とが、第１のカバー基板３０の厚み方向に貫設された貫通孔配線３３，３３を介して電気的に接続されている。ここで、第１のカバー基板３０は、一方の連絡用電極３４がデバイス基板１０の第１のパッド２７ａと接合されて電気的に接続され、他方の連絡用電極３４がデバイス基板１０の第２のパッド２７ｂと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極３５，３５および各連絡用電極３４，３４をＴｉ膜とＡｕ膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線３３，３３の材料としてはＣｕを採用しているが、これに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
【００６３】
第１のカバー基板３０は、２つの出力用電極３５，３５同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜３２が、当該第１のカバー基板３０の上記一表面側および上記他表面側と、貫通孔配線３３，３３が内側に形成された貫通孔３１，３１の内周面とに跨って形成されている。第１のカバー基板３０は、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いて形成してもよく、この場合には、絶縁膜３２は設ける必要はない。ここにおいて、ガラス基板のガラス材料としては、Ｓｉとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、発電デバイス１は、第１のカバー基板３０に、各連絡用電極３４，３４、各貫通孔配線３３，３３、および各出力用電極３５，３５を設けずに、第１のカバー基板３０を、デバイス基板１０の上記一表面側の各パッド２７ａ，２７ｂが露出する形状としてもよい。この場合は、実施形態１と同様、第１のパッド２７ａおよび第２のパッド２７ｂそれぞれが出力端子Ｔ１，Ｔ１となる。
【００６４】
また、第２のカバー基板４０は、第３の基板４０ａを用いて形成されている。ここで、第３の基板４０ａとしては、シリコン基板を用いている。第２のカバー基板４０におけるデバイス基板１０側の一表面には、上記可動部の変位空間をデバイス基板１０との間に形成するための凹所４０ｂが形成されている。なお、第３の基板４０ａとしては、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いてもよい。ここにおいて、ガラス基板のガラス材料としては、Ｓｉとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。
【００６５】
また、デバイス基板１０は、第１の基板１０ａの上記一表面側に、第１のカバー基板３０と接合するための第１の接合用金属層２８が形成されている。これに対して、第１のカバー基板３０には、第１の接合用金属層２８に接合される第２の接合用金属層（図示せず）が形成されている。ここで、第１の接合用金属層２８の材料としては、各パッド２７ａ，２７ｂと同じ材料を採用しており、第１の接合用金属層２８は、第１の基板１０ａの上記一表面側において各パッド２７ａ，２７ｂと同じ厚さに形成されている。
【００６６】
デバイス基板１０と各カバー基板３０，４０とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、常温よりも高い所定温度（例えば、５０℃〜１００℃程度）で加熱しながら適宜の荷重を印加して接合する直接接合法や、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などにより接合してもよい。樹脂接合法では、常温硬化型の樹脂接着剤（例えば、２液常温硬化型のエポキシ樹脂系接着剤、１液常温硬化型のエポキシ樹脂系接着剤）を用いれば、熱硬化型の樹脂接着剤（例えば、熱硬化型のエポキシ樹脂系接着剤など）を用いる場合に比べて、接合温度の低温化を図れる。
【００６７】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においては、例えば、第１の接合用金属層２８を枠状の支持部１１の外周部の全周に亘って形成するとともに、第１のカバー基板３０の上記第２の接合用金属層を第１のカバー基板３０の外周部の全周に亘って形成してもよい。この場合、第１の接合用金属層２８と上記第２の接合用金属層とを全周に亘って接合し、さらに、デバイス基板１０と第２のカバー基板４０の周部とを全周に亘って接合することにより、支持部１０と各カバー基板３０，４０とで囲まれる空間を気密空間とすることが可能となる。なお、この気密空間は、不活性ガス雰囲気としたり、真空雰囲気とすることが可能である。
【００６８】
また、実施形態１において説明した発電モジュール２（図６および図７参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。また、この場合には、回路基板３（図６参照）に上記開口部や上記凹部を形成する必要はない。
【００６９】
（実施形態３）
本実施形態の発電デバイスについて図１２に基づいて説明する。
【００７０】
本実施形態の発電デバイス１の基本構成は実施形態１と略同じであり、圧電体２１におけるカンチレバー部１２側とは反対側に、一対の分極処理用電極２４，２５が設けられている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７１】
一対の分極処理用電極２４，２５は、一方の分極処理用電極２４が、圧電体２１の電極２２側となる一端部上に形成され、他方の分極処理用電極２５が、圧電体２１の電極２３側となる他端部上に形成されている。ここにおいて、各分極処理用電極２４，２５は、カンチレバー部１２の幅方向を長手方向とする帯状の形状に形成されている。
【００７２】
各分極処理用電極２４，２５の材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。また、各分極処理用電極２４，２５は、例えば、圧電体２１におけるカンチレバー部１２側とは反対側に積層された第１導電膜と、この第１導電膜に積層された第２導電膜とで構成してもよい。この場合には、例えば、第２導電膜の材料として、Ａｕ、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどを採用し、第１導電膜の材料として、Ｔｉなどを採用することで、各分極処理用電極２４，２５と圧電体２１との密着性を向上させることが可能となる。なお、第１導電膜の材料は、圧電体２１の材料に応じて適宜変更してもよく、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮなどを採用することもできる。
【００７３】
本実施形態の発電デバイス１の製造方法は実施形態１において説明した製造方法と略同じであり、導体層パターニング工程の後で、例えば、リフトオフ法などを利用して分極処理用電極２４，２５を形成する電極形成工程を行い、その後、分極処理用電極２４，２５間に電圧を印加することで分極処理を行えばよい。分極処理用電極２４，２５の形成方法としては、リフトオフ法を利用してもよいし、スパッタ法、ＣＶＤ法、蒸着法などの薄膜形成技術と、エッチング技術とを利用してもよい。
【００７４】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においも、実施形態２と同様に第１のカバー基板３０および第２のカバー基板４０を設けてもよい。
【００７５】
また、実施形態１において説明した発電モジュール２（図６および図７参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。また、この場合、回路基板３への発電デバイス１、各コンデンサＣ2，Ｃ4および各ダイオードＤ1，Ｄ3の実装が行われ発電デバイス１と倍電圧整流回路４とが電気的に接続された後でも、倍電圧整流回路４などへ影響を与えることなく、分極処理を行うことが可能となる。
【００７６】
（実施形態４）
本実施形態の発電デバイスについて図１３に基づいて説明する。
【００７７】
本実施形態の発電デバイス１の基本構成は実施形態３と略同じであり、一対の分極処理用電極２４，２５の形状が相違する。なお、実施形態３と同様の構成要素には同一の符号を付して説明を省略する。
【００７８】
各分極処理用電極２４，２５は、櫛形状に形成され、それぞれの櫛骨部２４ａ，２５ａが互いに対向し、一方の分極処理用電極２４の複数の櫛歯部２４ｂと他方の分極処理用電極２５の複数の櫛歯部２５ｂとが、圧電体２１の電極２２，２３が形成された両側面を結ぶ方向に沿った方向において離間して交互に並んでいる。要するに、本実施形態の発電デバイス１では、上記一方の分極処理用電極２４の各櫛歯部２４ｂが上記他方の分極処理用電極２５の櫛溝に入り組んでおり、上記一方の分極処理用電極２４の櫛歯部２４ｂと上記他方の分極処理用電極２５の櫛歯部２５ｂとが、上記両側面を結ぶ方向に沿った方向において離間している。各分極処理用電極２４，２５は、各櫛歯部２４ｂ，２５ｂが、平面視においてデバイス基板１０の支持部１１とカンチレバー部１２と錘部１３とを結ぶ方向に直交している。
【００７９】
本実施形態の発電デバイス１では、実施形態３の発電デバイス１に比べて、分極処理工程において一対の分極処理用電極２４，２５間に印加する電圧を低減する（例えば、１０００Ｖ程度から１００Ｖ程度へ低減する）ことが可能となる。その結果、分極処理工程において一対の分極処理用電極２４，２５間に電圧を与える電圧源として、安価なものを用いることが可能となり、製造コストの低コスト化を図ることが可能となる。
【００８０】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においも、実施形態２と同様に第１のカバー基板３０および第２のカバー基板４０を設けてもよい。
【００８１】
また、実施形態１において説明した発電モジュール２（図６および図７参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。
【符号の説明】
【００８２】
１ 発電デバイス
３ 回路基板
４ 両波倍電圧整流回路
１０ デバイス基板
１１ 支持部
１２ カンチレバー部
１３ 錘部
２０ 発電部
２１ 圧電体
２２ 電極
２３ 電極
２４ 分極処理用電極
２４ａ 櫛骨部
２４ｂ 櫛歯部
２５ 分極処理用電極
２５ａ 櫛骨部
２５ｂ 櫛歯部
【技術分野】
【０００１】
本発明は、発電デバイスおよびそれを用いた発電モジュールに関するものである。
【背景技術】
【０００２】
圧電体を利用して振動エネルギを電気エネルギに変換する発電デバイス（圧電型振動発電デバイス）は、エネルギーハーベスティング（Energy Harvesting）などの分野で注目され、各所で研究開発されている（例えば、非特許文献１，２）。ここで、非特許文献１には、圧電体の材料として、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）が記載され、非特許文献２には、圧電体の材料として、ＰＺＴおよび窒化アルミニウム（ＡｌＮ）が記載されている。
【０００３】
ところで、発電デバイスは、圧電体の形態（薄膜型、バルク型）により分類することができる。ここで、非特許文献１には、マイクロマシニング技術を利用して製造された薄膜型の発電デバイスについて記載されている。また、非特許文献２には、バルク型の発電デバイスについて記載されている。
【０００４】
非特許文献１に開示された発電デバイスは、図１４に示すように、シリコン基板３００を用いて形成されたデバイス基板３０１を備えている。このデバイス基板３０１は、矩形枠状の支持部３１１と、支持部３１１の内側に配置され支持部３１１に揺動自在に支持されたカンチレバー部（ビーム）３１２と、カンチレバー部３１２の先端部に設けられた錘部３１３とを備えている。また、発電デバイスは、デバイス基板３０１におけるカンチレバー部３１２に設けられカンチレバー部３１２の振動に応じて交流電圧を発生する発電部３２０を備えている。
【０００５】
発電部３２０は、下部電極３２２と、下部電極３２２におけるカンチレバー部３１２側とは反対側に形成された圧電膜３２１と、圧電膜３２１における下部電極３２２側とは反対側に形成された上部電極３２３とで構成されている。ここにおいて、発電部３２０は、下部電極３２２がＰｔ膜により構成され、圧電膜３２１がＡｌＮ薄膜もしくはＰＺＴ薄膜により構成され、上部電極３２３がＡｌ膜により構成されている。
【０００６】
また、発電デバイスは、第１のガラス基板４００を用いて形成されデバイス基板３０１の一表面側（図１４の上面側）において支持部３１１が固着された第１のカバー基板４０１と、第２のガラス基板５００を用いて形成されデバイス基板３０１の他表面側（図１４の下面側）において支持部３１１が固着された第２のカバー基板５０１とを備えている。
【０００７】
なお、各カバー基板４０１，５０１と、デバイス基板３０１のカンチレバー部３１２と錘部３１３とからなる可動部との間には、当該可動部の変位空間４２６，５２６が形成されている。
【０００８】
また、非特許文献２に記載された発電デバイスは、支持部と、支持部に揺動自在に支持されたカンチレバー部と、カンチレバー部における支持部側とは反対の先端部に設けられた錘部とを備えており、カンチレバー部が、２層の圧電体を張り合わせたバイモルフ圧電素子により構成されている。
【０００９】
また、非特許文献２には、発電デバイスを用いたシステムの等価回路モデルとして図１５が記載されている。
【００１０】
ここで、この等価回路モデルにおいて、発電デバイスの等価回路は、錘部の質量または慣性に相当する等価インダクタンスＬmと、機械的なダンピングに相当する等価抵抗Ｒbと、機械的なスティフネスに相当する等価コンデンサＣkと、外部振動を与えた場合に発生する等価応力σinと、トランスの等価巻数比ｎと、発電部により構成されるコンデンサＣbとを用いて表されている。また、この等価回路モデルには、４個のダイオードＤ1，Ｄ2，Ｄ3，Ｄ4がブリッジ接続されてなり発電デバイスの出力電圧ｖを全波整流する全波整流回路と、全波整流回路の出力端間に接続された蓄電用のコンデンサＣstとが記載されている。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】R. van Schaijk,et al,「Piezoelectric AlN energy harvesters for wireless autonomoustransducer solutions」，IEEE SENSORS 2008 Conference,2008，p.45-48
【非特許文献２】S Roundy and P K Wright,「A piezoelectric vibration based generator for wireless electronics」，Smart Materials and Structures 13,2004,p1131-1142
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、非特許文献１に記載された発電デバイスのような薄膜型の発電デバイスでは、非特許文献２に記載されたバルク型の発電デバイスに比べて、小型化を図ることができる一方で出力電圧が低下するので、出力電圧の高出力化が望まれる。また、非特許文献１に記載された発電デバイスを用いて直流電圧を出力する発電モジュールを構築する場合、非特許文献２のように全波整流回路を発電デバイスの出力端間に接続した構成とすることも考えられるが、この場合も、出力電圧の高出力化が望まれる。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、小型化を図りながらも高出力化を図ることが可能な発電デバイスおよびそれを用いた発電モジュールを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の発電デバイスは、支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、前記カンチレバー部の厚み方向の一面側に形成された圧電体と、前記圧電体における前記錘部側の側面と前記圧電体における前記支持部側の側面とに形成され互いに対向する２つ１組の電極とを有し、前記圧電体の分極の向きが前記両側面のうちの一方から他方へ向う向きであることを特徴とする。
【００１５】
この発電デバイスにおいて、前記圧電体における前記カンチレバー部側とは反対側に、一対の分極処理用電極が設けられてなることが好ましい。
【００１６】
この発電デバイスにおいて、前記各分極処理用電極は、櫛形状に形成され、それぞれの櫛骨部が互いに対向し、一方の前記分極処理用電極の櫛歯部と他方の前記分極処理用電極の櫛歯部とが、前記両側面を結ぶ方向に沿った方向において離間して交互に並んでいることが好ましい。
【００１７】
本発明の発電モジュールは、前記発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする。
【発明の効果】
【００１８】
本発明の発電デバイスにおいては、小型化を図りながらも高出力化を図ることが可能となる。
【００１９】
本発明の発電モジュールにおいては、小型化を図りながらも高出力化を図ることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図２】実施形態１の発電デバイスの製造方法の説明図である。
【図３】実施形態１の発電デバイスの製造方法の説明図である。
【図４】参考形態１の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図５】参考形態１の発電デバイスの出力電圧の波形図である。
【図６】実施形態１の発電モジュールの概略平面図である。
【図７】実施形態１の発電モジュールの概略回路図である。
【図８】参考形態１の発電モジュールの回路図である。
【図９】参考形態１の発電モジュールに負荷を接続した状態の回路図である。
【図１０】実施形態２の発電デバイスの概略分解斜視図である。
【図１１】実施形態２の発電デバイスにおける第１のカバー基板の要部概略断面図である。
【図１２】実施形態３の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図１３】実施形態３の発電デバイスを示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図１４】従来例の発電デバイスの概略断面図である。
【図１５】他の従来例の発電デバイスの等価回路モデル図である。
【発明を実施するための形態】
【００２１】
（実施形態１）
以下、本実施形態の発電デバイスについて図１に基づいて説明する。
【００２２】
発電デバイス１は、支持部１１、支持部１１に揺動自在に支持されたカンチレバー部１２、およびカンチレバー部１２における支持部１１側とは反対の先端部に設けられた錘部１３を有するデバイス基板１０と、カンチレバー部１２に設けられカンチレバー部１２の振動に応じて交流電圧を発生する発電部２０とを備えている。
【００２３】
デバイス基板１０は、基板１０ａを用いて形成されている。基板１０ａとしては、一表面が（１００）面である単結晶のシリコン基板を用いているが、これに限らず、多結晶のシリコン基板でもよい。デバイス基板１０において、基板１０ａと発電部２０とは、基板１０ａの上記一表面側に形成されたシリコン酸化膜からなる第１の絶縁膜１０ｂによって、電気的に絶縁されている。また、デバイス基板１０は、基板１０ａの他表面側に、シリコン酸化膜からなる第２の絶縁膜１０ｃが形成されている。ただし、第２の絶縁膜１０ｃは、必ずしも設ける必要はない。基板１０ａとしては、シリコン基板に限らず、例えば、ＳＯＩ（Silicon on Insulator）基板、酸化マグネシウム（ＭｇＯ）基板、金属基板、ガラス基板、ポリマー基板などを用いてもよい。基板１０ａとして、ＭｇＯ基板やガラス基板やポリマー基板などの絶縁性基板を用いる場合、第１の絶縁膜１０ｂも設ける必要はない。
【００２４】
デバイス基板１０は、支持部１１が、枠状（ここでは、矩形枠状）に形成され、カンチレバー部１２および錘部１３が、支持部１１の内側に配置されている。ここにおいて、デバイス基板１０は、カンチレバー部１２と錘部１３とで構成される可動部を囲む平面視Ｕ字状のスリット１０ｄが設けられることによって、カンチレバー部１２における支持部１１との連結部位以外の部分が、支持部１１と空間的に分離されている。なお、支持部１１は、カンチレバー部１２を揺動自在に支持できる形状であればよく、必ずしも枠状である必要はない。
【００２５】
発電部２０は、デバイス基板１０の上記一表面側に形成されている。ここで、発電部２０は、カンチレバー部１２の厚み方向の一面側に形成された圧電体２１と、圧電体２１における錘部１３側の側面に形成された電極２３と、圧電体２１における支持部１１側の側面に形成された電極２２とを備えている。要するに、発電部２０は、互いに対向する２つ１組の電極２２，２３を有している。また、発電部２０は、圧電体２１の分極の向きが上記両側面のうちの一方から他方へ向う向き（図１（ｂ）中の矢印は分極の向きを表している）である。したがって、発電部２０により構成されるコンデンサの極性は、図１（ｂ）における右側の電極２３がプラス、左側の電極２２がマイナスとなる。なお、このコンデンサの極性は逆でもよい。
【００２６】
発電デバイス１は、発電部２０が、電極２２と圧電体２１と電極２３とを有する圧電変換部により構成されているから、カンチレバー部１２の振動によって発電部２０の圧電体２１が応力を受け電極２２と電極２３とに電荷の偏りが発生し、発電部２０において交流電圧が発生する。要するに、本実施形態の発電デバイス１は、発電部２０が圧電材料の圧電効果を利用して発電する圧電型振動発電デバイスである。
【００２７】
圧電体２１の圧電材料としては、ＰＺＴを採用しているが、これに限らず、例えば、ＰＺＴ−ＰＭＮ（Ｐｂ（Ｍｎ，Ｎｂ）Ｏ3）やその他の不純物を添加したＰＺＴでもよい。また、圧電材料は、ＡｌＮ、ＺｎＯ、ＫＮＮ（Ｋ0.5Ｎａ0.5ＮｂＯ3）や、ＫＮ（ＫＮｂＯ3）、ＮＮ（ＮａＮｂＯ3）、ＫＮＮに不純物（例えば、Ｌｉ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｕなど）を添加したものなどでもよい。
【００２８】
各電極２２，２３の材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。各電極２２，２３は、例えば、圧電体２１の各側面に積層された第１導電膜と、この第１導電膜に積層された第２導電膜とで構成してもよい。この場合には、例えば、第２導電膜の材料として、Ａｕ、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどを採用し、第１導電膜の材料として、Ｔｉなどを採用することで、各電極２２，２３と圧電体２１との密着性を向上させることが可能となる。なお、第１導電膜の材料は、圧電体２１および第２導電膜の材料に応じて適宜変更してもよく、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮなどを採用することもできる。
【００２９】
本実施形態の発電デバイス１では、カンチレバー部１２の厚み方向における厚みに関して、圧電体２１の厚みと各電極２２，２３の厚みを同じ値に設定してあるが、必ずしも同じ値である必要はない。一例としては、圧電体２１の厚みを６００ｎｍとし、両電極２２，２３の厚みを６００ｎｍに設定すればよいが、これらの数値は特に限定するものではない。
【００３０】
発電デバイス１は、デバイス基板１０と圧電体２１との間に緩衝層を設けた構造でもよく、緩衝層を設けることにより、圧電体２１の結晶性を向上させることが可能となり、圧電体２１の圧電性能の向上を図ることが可能となる。緩衝層の材料は、圧電体２１の圧電材料に応じて適宜選択すればよく、圧電体２１の圧電材料がＰＺＴの場合には、例えば、（Ｐｂ，Ｌａ）ＴｉＯ3、ＰｂＴｉＯ3、ＭｇＯなどを採用することが好ましい。また、緩衝層は、例えば、Ｐｔ膜とＳｒＲｕＯ3膜との積層膜により構成してもよい。
【００３１】
デバイス基板１０の上記一表面側には、発電部２０の一方の電極２２（図１（ａ）の左側の電極２２）に第１の配線２６ａを介して電気的に接続された第１のパッド２７ａと、他方の電極２３（図１（ａ）の右側の電極２３）に第２の配線２６ｂを介して電気的に接続された第２のパッド２７ｂとが、形成されている。ここで、各パッド２７ａ，２７ｂは、デバイス基板１０において、支持部１１に対応する部位に形成されている。本実施形態の発電デバイス１は、第１のパッド２７ａおよび第２のパッド２７ｂそれぞれが出力端子Ｔ１，Ｔ１を構成している。
【００３２】
各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。また、各配線２６ａ，２６ｂは、例えば、基板１０ａの上記一表面側の第１の絶縁膜１０ｂに積層された第１導電膜と、この第１導電膜に積層された第２導電膜とで構成してもよい。この場合には、例えば、第２導電膜の材料として、Ａｕ、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどを採用し、第１導電膜の材料として、Ｔｉなどを採用することで、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂと第１の絶縁膜１０ｂとの密着性を向上させることが可能となる。なお、第１導電膜の材料は、下地（第１の絶縁膜１０ｂ、あるいは、上述の絶縁性基板からなる基板１０ａ）および第２の導電膜の材料に応じて適宜変更してもよく、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮなどを採用することもできる。
【００３３】
なお、本実施形態の発電デバイスでは、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの材料と、各電極２２，２３の材料とを同じとしてあり、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂと、各電極２２，２３とを同時に形成してある。したがって、各配線２６ａ，２６ｂと各パッド２７ａ，２７ｂと、各電極２２，２３とで材料が異なる場合に比べて、製造プロセスの簡略化による低コスト化が可能となる。
【００３４】
以下、本実施形態の発電デバイス１の製造方法について図２、図３に基づいて説明する。なお、図２、図３それぞれにおいて、上段は概略平面図、下段は概略断面図である。
【００３５】
まず、シリコン基板からなる基板１０ａの上記一表面側および上記他表面側それぞれにシリコン酸化膜からなる絶縁膜１０ｂ，１０ｃを形成する絶縁膜形成工程を行う。その後、基板１０ａの上記一表面側の全面に圧電体２１の基礎となる圧電膜（例えば、ＰＺＴ薄膜など）２１ａを形成する圧電膜形成工程を行うことによって、図２（ａ）に示す構造を得る。絶縁膜形成工程において絶縁膜１０ｂ，１０ｃを形成する方法としては、例えば、熱酸化法を採用すればよいが、これに限らず、ＣＶＤ法などを採用してもよい。上述の圧電膜形成工程において圧電膜２１ａを形成する方法としては、スパッタ法を採用しているが、これに限らず、例えば、ＣＶＤ法やゾルゲル法などを採用してもよい。なお、圧電膜形成工程の前に上述の緩衝層を形成する緩衝層形成工程を設けてもよい。また、基板１０ａとして上述の絶縁性基板を用いている場合には、絶縁膜形成工程は不要である。
【００３６】
上述の圧電膜形成工程の後、圧電膜２１ａをパターニングすることで圧電膜２１ａの一部からなる圧電体２１を形成する圧電膜パターニング工程を行うことによって、図２（ｂ）に示す構造を得る。圧電膜パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して圧電膜２１ａをパターニングする。
【００３７】
上述の圧電膜パターニング工程の後、基板１０ａの上記一表面側の全面に各電極２２，２３、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂの基礎となる導体層２９を形成する導体層形成工程を行うことによって、図２（ｃ）に示す構造を得る。導体層形成工程では、導体層２９を、例えば、スパッタ法、ＣＶＤ法、蒸着法などによって形成すればよい。なお、導体層２９の材料としては、Ａｕを採用しているが、これに限らず、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。また、導体層形成工程では、導体層２９として、上述の第１導電膜と第２導電膜との積層膜を形成するようにしてもよい。
【００３８】
上述の導体層形成工程の後、導体層２９をパターニングすることで各電極２２，２３、各配線２６ａ，２６ｂおよび各パッド２７ａ，２７ｂを形成する導体層パターニング工程を行うことによって、図３（ａ）に示す構造を得る。導体層パターニング工程では、フォトリソグラフィ技術およびエッチング技術を利用して導体層２９をパターニングする。
【００３９】
導体層パターニング工程の後、両パッド２７ａ，２７ｂ間に通電することで圧電体２１において電極２２，２３に挟まれている部分を分極処理（ポーリング処理）する分極処理工程を行う。その後、基板１０ａの上記一表面側からカンチレバー部１２、錘部１３および支持部１１以外の部位（スリット１０ｄの形成予定領域）をカンチレバー部１２の厚みに対応する分だけエッチングすることで溝を形成する溝形成工程を行う。溝形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して溝を形成する。上述の溝形成工程の後、基板１０ａの上記他表面側から錘部１３および支持部１１以外の部位（スリット１０ｄの形成予定領域）をエッチングすることで錘部１３および支持部１１と併せてカンチレバー部１２を形成するカンチレバー部形成工程を行うことによって、図３（ｂ）に示す構造の発電デバイス１を得る。カンチレバー部形成工程では、フォトリソグラフィ技術およびエッチング技術などを利用して、錘部１３および支持部１１と併せてカンチレバー部１２を形成する。
【００４０】
ここにおいて、デバイス基板１０と発電部２０とを備えた発電デバイス１は、カンチレバー部形成工程が終了するまでをウェハレベルで行ってから、ダイシング工程を行うことで個々の発電デバイス１に分割するようにしている。
【００４１】
ところで、本願発明者らは、本実施形態の発電デバイス１の製作の前に、図４に示す参考形態１の発電デバイス１’を試作した。なお、参考形態の発電デバイス１’において、本実施形態の発電デバイス１と同様の構成要素には同一の符号を付してある。
【００４２】
参考形態１の発電デバイス１’は、実施形態１と略同じ基本構成を有しており、発電部２０を構成する電極２２と圧電体２１と電極２３とが、カンチレバー部１２の厚み方向において積層されている点などが相違する。また、参考形態１の発電デバイス１’では、基板１０ａの上記一表面側に、電極２３における圧電体２１との接触部位の面積を規定する開口部１２５ａを有する絶縁層１２５が形成されている。
【００４３】
しかしながら、参考形態１の発電デバイス１’では、当該発電デバイス１’の共振周波数を７５０Ｈｚに設定した場合、開放電圧として、図５に示すように、最大値が０．０７Ｖ程度の交流電圧しか得られなかった。なお、発電デバイス１’の開放電圧は、圧電体２１の振動に合わせて正弦波状の交流電圧となる。
【００４４】
また、本願発明者らは、鋭意研究の結果、参考形態１の発電デバイス１’について、両パッド２７ａ，２７ｂが開放された状態における等価回路モデルを、交流電流源と、発電部２０の容量成分により構成されるコンデンサと、発電部２０の抵抗成分により構成される抵抗Ｒ0との並列回路で表すことにより、等価回路モデルの出力特性（開放電圧）が実験結果の出力特性（開放電圧）と整合するという知見を得た。ここで、交流電流源の周波数は、外部振動の周波数が発電デバイス１’の共振周波数と一致するときには、発電デバイス１’の共振周波数と同じになる。なお、外部振動としては、例えば、稼動中のＦＡ機器で発生する振動、車両の走行によって発生する振動、人の歩行によって発生する振動など、種々の環境振動がある。
【００４５】
本実施形態の発電デバイス１は、発電部２０が、カンチレバー部１２の厚み方向の一面側に形成された圧電体２１と、圧電体２１における支持部１１側の側面と圧電体２１における錘部１３側の側面とに形成され互いに対向する２つ１組の電極２２，２３とを有し、圧電体２１の分極の向きが上記両側面のうちの一方から他方へ向う向きとなっている。以上説明した本実施形態の発電デバイス１では、参考形態１の発電デバイス１’に比べて、チップサイズを変更することなく発電部２０の開放電圧を増加させることが可能となり、小型化を図りながらも高出力化を図ることが可能となる。
【００４６】
次に、上述の発電デバイス１を用いた発電モジュール２について、図６および図７に基づいて説明する。
【００４７】
発電モジュール２は、発電デバイス１と、発電デバイス１が実装された回路基板３とを備えている。この回路基板３には、発電デバイス１の出力電圧を倍電圧整流する両波倍電圧整流回路４（図７参照）が設けられている。回路基板３としては、プリント基板を用いている。また、回路基板３には、発電デバイス１のカンチレバー部１２と錘部１３とからなる可動部の変位空間を確保するための開口部（図示せず）が当該回路基板３の厚み方向に貫設されている。なお、回路基板３は、上記開口部の代わりに、上記変位空間を確保するための凹部を形成してもよい。
【００４８】
両波倍電圧整流回路４は、２個のダイオードＤ1，Ｄ3の直列回路と２個のコンデンサＣ2，Ｃ4の直列回路とが並列接続されている。要するに、両波倍電圧整流回路は、２個ダイオードＤ1，Ｄ3と２個のコンデンサＣ2，Ｃ4とがブリッジ接続されている。ここで、発電モジュール２は、発電デバイス１の第１のパッド２７ａが、２個のダイオードＤ1，Ｄ3の直列回路における両ダイオードＤ1，Ｄ3の接続点に接続され、発電デバイス１の第２のパッド２７ｂが、２個のコンデンサの直列回路Ｃ2，Ｃ4における両コンデンサＣ2，Ｃ4の接続点に接続されている。各ダイオードＤ1，Ｄ3としては、それぞれ表面実装型のダイオードを用いている。また、各コンデンサＣ2，Ｃ4としては、それぞれ表面実装型のコンデンサを用いている。したがって、発電モジュール２は、各ダイオードＤ1，Ｄ3および各コンデンサＣ2，Ｃ4として、回路基板３のスルーホールへリードを挿入して実装するリード付きのものを用いる場合に比べて、薄型化を図ることが可能となる。
【００４９】
また、発電モジュール２は、２個のコンデンサＣ2，Ｃ4の直列回路の高電位端に接続された出力端子Ｔ２と低電位端に接続された出力端子Ｔ２との間（つまり、２個のコンデンサＣ2，Ｃ4の直列回路の両端間）に、負荷（図示せず）を接続すれば、負荷の電源として機能することとなる。負荷としては、例えば、ＬＥＤ（Light Emitting Diode）、センサなどを用いることが可能である。なお、ＬＥＤの動作電圧は、発光層の結晶材料のバンドギャップエネルギー程度となるので、このバンドギャップエネルギーが２ｅＶの赤色ＬＥＤでは、２Ｖ程度である。
【００５０】
ダイオードＤ1とダイオードＤ3とは、仕様の同じものを用いており、同じ特性を有している。なお、各ダイオードＤ１，Ｄ3としては、シリコンダイオードを用いており、順方向電圧降下が０．６〜０．７Ｖ程度となる。
【００５１】
また、コンデンサＣ2とコンデンサＣ4とは、仕様の同じものを用いており、同じ特性を有している。なお、各コンデンサＣ2，Ｃ4の容量は、１０μＦに設定してあるが、この数値は一例であり、特に限定するものではない。
【００５２】
以下、発電モジュール２の動作について簡単に説明する。
【００５３】
発電モジュール２は、発電デバイス１の出力電圧に関して第１のパッド２７ａが第２のパッド２７ｂに比べて高電位となる正の半サイクルにおいて、第１のパッド２７ａ→ダイオードＤ1→コンデンサＣ2→第２のパッド２７ｂ、の経路で電流が流れてコンデンサＣ2が充電される。また、発電モジュール２は、発電デバイス１の出力電圧に関して第１のパッド２７ａが第２のパッド２７ｂに比べて低電位となる負の半サイクルにおいて、第２のパッド２７ｂ→コンデンサＣ4→ダイオードＤ3→第１のパッド２７ａ、の経路で電流が流れてコンデンサＣ4が充電される。要するに、発電モジュール２の両波倍電圧整流回路４では、発電デバイス１の出力電圧の電圧波形の半サイクルごとに各コンデンサＣ２，Ｃ４がそれぞれ充電される。したがって、発電モジュール２の出力電圧は、発電デバイス１の出力電圧のピーク値の略２倍になる。
【００５４】
ところで、本願発明者らは、本実施形態の発電モジュール２の製作の前に、図８に示す参考形態１の発電モジュール２’を試作した。
【００５５】
参考形態１の発電モジュール２’は、上述の参考形態１の発電デバイス１’と、発電デバイス１’の第１のパッド２７ａと第２のパッド２７ｂとの間に接続された全波整流回路５と、全波整流回路５の出力端間に接続された蓄電用のコンデンサＣstとを備えている。全波整流回路５は、４個のダイオードＤ1，Ｄ2，Ｄ3，Ｄ4がブリッジ接続されたダイオードブリッジであり、発電デバイス１’の出力電圧Ｖout（図９参照）を全波整流する機能を有している。なお、図９では、蓄電用のコンデンサＣstの両端間に接続する負荷７を図示してある。
【００５６】
しかしながら、参考形態１の発電モジュール２’においては、コンデンサＣstに充電される充電電圧Ｖstが、発電デバイス１’の出力電圧Ｖoutのピーク値よりもかなり低い値で飽和してしまう。この原因としては、発電デバイス１’の出力電圧Ｖoutに関して第１のパッド２７ａが第２のパッド２７ｂに比べて高電位となる正の半サイクルにおいて、２個のダイオードＤ1，Ｄ2で電圧損失（順方向電圧降下）が生じ、発電デバイス１’の出力電圧Ｖoutに関して第１のパッド２７ａが第２のパッド２７ｂに比べて低電位となる負の半サイクルにおいて、２個のダイオードＤ3，Ｄ4で電圧損失（順方向電圧降下）が生じることが挙げられる。このため、上述の負荷７として動作電圧が２ＶのＬＥＤを用いた場合には、負荷７であるＬＥＤを点灯させることができないことがあった。
【００５７】
これに対して、本実施形態の発電モジュール２では、参考形態１の発電モジュール２’における全波整流回路５の代わりに、両波倍電圧整流回路４を備えている。この発電モジュール２では、両コンデンサＣ2，Ｃ4の直列回路に充電される充電電圧Ｖstoを、参考形態１の発電モジュール２’の充電電圧Ｖstに比べて高めることが可能となる。このため、上述の負荷として動作電圧が２ＶのＬＥＤを用いた場合でも、負荷であるＬＥＤを点灯させることが可能となる。
【００５８】
しかして、本実施形態の発電デバイスモジュール２では、小型化を図りながらも高出力化を図ることが可能となる。
【００５９】
（実施形態２）
以下、本実施形態の発電デバイス１について、図１０および図１１に基づいて説明する。
【００６０】
本実施形態の発電デバイス１の基本構成は実施形態１と略同じであり、基板１０ａ（以下、第１の基板１０ａと称する）を用いて形成されたデバイス基板１０と、発電部２０との他に、デバイス基板１０の一表面側（図１０の上面側）において支持部１１に固着された第１のカバー基板３０を備えている点が相違する。また、本実施形態の発電デバイス１は、デバイス基板１０の他表面側（図１０の下面側）において支持部１１に固着された第２のカバー基板４０を備えている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００６１】
第１のカバー基板３０は、第２の基板３０ａを用いて形成されている。ここで、第２の基板３０ａとしては、シリコン基板を用いている。そして、第１のカバー基板３０は、デバイス１０側の一表面に、カンチレバー部１２と錘部１３とからなる可動部の変位空間をデバイス基板１０との間に形成するための凹所３０ｂ（図１１参照）が形成されている。
【００６２】
また、第１のカバー基板３０の他表面側には、発電部２０で発生した交流電圧を出力するための一対の出力用電極３５，３５が形成されている。したがって、本実施形態の発電デバイス１では、一対のパッド２７ａ，２７ｂではなく、一対の出力用電極３５，３５が、一対の出力端子Ｔ１，Ｔ１を構成している。この第１のカバー基板３０は、図１１に示すように、各出力用電極３５，３５と、第１のカバー基板３０の上記一表面側に形成された連絡用電極３４，３４とが、第１のカバー基板３０の厚み方向に貫設された貫通孔配線３３，３３を介して電気的に接続されている。ここで、第１のカバー基板３０は、一方の連絡用電極３４がデバイス基板１０の第１のパッド２７ａと接合されて電気的に接続され、他方の連絡用電極３４がデバイス基板１０の第２のパッド２７ｂと接合されて電気的に接続されている。なお、本実施形態では、各出力用電極３５，３５および各連絡用電極３４，３４をＴｉ膜とＡｕ膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。また、各貫通孔配線３３，３３の材料としてはＣｕを採用しているが、これに限らず、例えば、Ｎｉ、Ａｌなどを採用してもよい。
【００６３】
第１のカバー基板３０は、２つの出力用電極３５，３５同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜３２が、当該第１のカバー基板３０の上記一表面側および上記他表面側と、貫通孔配線３３，３３が内側に形成された貫通孔３１，３１の内周面とに跨って形成されている。第１のカバー基板３０は、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いて形成してもよく、この場合には、絶縁膜３２は設ける必要はない。ここにおいて、ガラス基板のガラス材料としては、Ｓｉとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。また、発電デバイス１は、第１のカバー基板３０に、各連絡用電極３４，３４、各貫通孔配線３３，３３、および各出力用電極３５，３５を設けずに、第１のカバー基板３０を、デバイス基板１０の上記一表面側の各パッド２７ａ，２７ｂが露出する形状としてもよい。この場合は、実施形態１と同様、第１のパッド２７ａおよび第２のパッド２７ｂそれぞれが出力端子Ｔ１，Ｔ１となる。
【００６４】
また、第２のカバー基板４０は、第３の基板４０ａを用いて形成されている。ここで、第３の基板４０ａとしては、シリコン基板を用いている。第２のカバー基板４０におけるデバイス基板１０側の一表面には、上記可動部の変位空間をデバイス基板１０との間に形成するための凹所４０ｂが形成されている。なお、第３の基板４０ａとしては、シリコン基板に限らず、ガラス基板のような絶縁性基板を用いてもよい。ここにおいて、ガラス基板のガラス材料としては、Ｓｉとの線膨張率差が小さなガラス材料、例えば、硼珪酸ガラスなどを用いることが好ましい。
【００６５】
また、デバイス基板１０は、第１の基板１０ａの上記一表面側に、第１のカバー基板３０と接合するための第１の接合用金属層２８が形成されている。これに対して、第１のカバー基板３０には、第１の接合用金属層２８に接合される第２の接合用金属層（図示せず）が形成されている。ここで、第１の接合用金属層２８の材料としては、各パッド２７ａ，２７ｂと同じ材料を採用しており、第１の接合用金属層２８は、第１の基板１０ａの上記一表面側において各パッド２７ａ，２７ｂと同じ厚さに形成されている。
【００６６】
デバイス基板１０と各カバー基板３０，４０とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、常温よりも高い所定温度（例えば、５０℃〜１００℃程度）で加熱しながら適宜の荷重を印加して接合する直接接合法や、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などにより接合してもよい。樹脂接合法では、常温硬化型の樹脂接着剤（例えば、２液常温硬化型のエポキシ樹脂系接着剤、１液常温硬化型のエポキシ樹脂系接着剤）を用いれば、熱硬化型の樹脂接着剤（例えば、熱硬化型のエポキシ樹脂系接着剤など）を用いる場合に比べて、接合温度の低温化を図れる。
【００６７】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においては、例えば、第１の接合用金属層２８を枠状の支持部１１の外周部の全周に亘って形成するとともに、第１のカバー基板３０の上記第２の接合用金属層を第１のカバー基板３０の外周部の全周に亘って形成してもよい。この場合、第１の接合用金属層２８と上記第２の接合用金属層とを全周に亘って接合し、さらに、デバイス基板１０と第２のカバー基板４０の周部とを全周に亘って接合することにより、支持部１０と各カバー基板３０，４０とで囲まれる空間を気密空間とすることが可能となる。なお、この気密空間は、不活性ガス雰囲気としたり、真空雰囲気とすることが可能である。
【００６８】
また、実施形態１において説明した発電モジュール２（図６および図７参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。また、この場合には、回路基板３（図６参照）に上記開口部や上記凹部を形成する必要はない。
【００６９】
（実施形態３）
本実施形態の発電デバイスについて図１２に基づいて説明する。
【００７０】
本実施形態の発電デバイス１の基本構成は実施形態１と略同じであり、圧電体２１におけるカンチレバー部１２側とは反対側に、一対の分極処理用電極２４，２５が設けられている点などが相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７１】
一対の分極処理用電極２４，２５は、一方の分極処理用電極２４が、圧電体２１の電極２２側となる一端部上に形成され、他方の分極処理用電極２５が、圧電体２１の電極２３側となる他端部上に形成されている。ここにおいて、各分極処理用電極２４，２５は、カンチレバー部１２の幅方向を長手方向とする帯状の形状に形成されている。
【００７２】
各分極処理用電極２４，２５の材料としては、Ａｕを採用しているが、これに限らず、例えば、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどでもよい。また、各分極処理用電極２４，２５は、例えば、圧電体２１におけるカンチレバー部１２側とは反対側に積層された第１導電膜と、この第１導電膜に積層された第２導電膜とで構成してもよい。この場合には、例えば、第２導電膜の材料として、Ａｕ、Ｐｔ、Ｉｒ、Ａｌ、Ｍｏなどを採用し、第１導電膜の材料として、Ｔｉなどを採用することで、各分極処理用電極２４，２５と圧電体２１との密着性を向上させることが可能となる。なお、第１導電膜の材料は、圧電体２１の材料に応じて適宜変更してもよく、Ｔｉに限らず、例えば、Ｃｒ、ＴｉＮ、ＴａＮなどを採用することもできる。
【００７３】
本実施形態の発電デバイス１の製造方法は実施形態１において説明した製造方法と略同じであり、導体層パターニング工程の後で、例えば、リフトオフ法などを利用して分極処理用電極２４，２５を形成する電極形成工程を行い、その後、分極処理用電極２４，２５間に電圧を印加することで分極処理を行えばよい。分極処理用電極２４，２５の形成方法としては、リフトオフ法を利用してもよいし、スパッタ法、ＣＶＤ法、蒸着法などの薄膜形成技術と、エッチング技術とを利用してもよい。
【００７４】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においも、実施形態２と同様に第１のカバー基板３０および第２のカバー基板４０を設けてもよい。
【００７５】
また、実施形態１において説明した発電モジュール２（図６および図７参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。また、この場合、回路基板３への発電デバイス１、各コンデンサＣ2，Ｃ4および各ダイオードＤ1，Ｄ3の実装が行われ発電デバイス１と倍電圧整流回路４とが電気的に接続された後でも、倍電圧整流回路４などへ影響を与えることなく、分極処理を行うことが可能となる。
【００７６】
（実施形態４）
本実施形態の発電デバイスについて図１３に基づいて説明する。
【００７７】
本実施形態の発電デバイス１の基本構成は実施形態３と略同じであり、一対の分極処理用電極２４，２５の形状が相違する。なお、実施形態３と同様の構成要素には同一の符号を付して説明を省略する。
【００７８】
各分極処理用電極２４，２５は、櫛形状に形成され、それぞれの櫛骨部２４ａ，２５ａが互いに対向し、一方の分極処理用電極２４の複数の櫛歯部２４ｂと他方の分極処理用電極２５の複数の櫛歯部２５ｂとが、圧電体２１の電極２２，２３が形成された両側面を結ぶ方向に沿った方向において離間して交互に並んでいる。要するに、本実施形態の発電デバイス１では、上記一方の分極処理用電極２４の各櫛歯部２４ｂが上記他方の分極処理用電極２５の櫛溝に入り組んでおり、上記一方の分極処理用電極２４の櫛歯部２４ｂと上記他方の分極処理用電極２５の櫛歯部２５ｂとが、上記両側面を結ぶ方向に沿った方向において離間している。各分極処理用電極２４，２５は、各櫛歯部２４ｂ，２５ｂが、平面視においてデバイス基板１０の支持部１１とカンチレバー部１２と錘部１３とを結ぶ方向に直交している。
【００７９】
本実施形態の発電デバイス１では、実施形態３の発電デバイス１に比べて、分極処理工程において一対の分極処理用電極２４，２５間に印加する電圧を低減する（例えば、１０００Ｖ程度から１００Ｖ程度へ低減する）ことが可能となる。その結果、分極処理工程において一対の分極処理用電極２４，２５間に電圧を与える電圧源として、安価なものを用いることが可能となり、製造コストの低コスト化を図ることが可能となる。
【００８０】
以上説明した本実施形態の発電デバイス１においても、実施形態１と同様、小型化を図りながらも高出力化を図ることが可能となる。また、本実施形態の発電デバイス１においも、実施形態２と同様に第１のカバー基板３０および第２のカバー基板４０を設けてもよい。
【００８１】
また、実施形態１において説明した発電モジュール２（図６および図７参照）における発電デバイス１の代わりに、本実施形態の発電デバイス１を用いてもよく、この場合も、発電モジュール２の小型化を図りながらも高出力化を図ることが可能となる。
【符号の説明】
【００８２】
１ 発電デバイス
３ 回路基板
４ 両波倍電圧整流回路
１０ デバイス基板
１１ 支持部
１２ カンチレバー部
１３ 錘部
２０ 発電部
２１ 圧電体
２２ 電極
２３ 電極
２４ 分極処理用電極
２４ａ 櫛骨部
２４ｂ 櫛歯部
２５ 分極処理用電極
２５ａ 櫛骨部
２５ｂ 櫛歯部
【特許請求の範囲】
【請求項１】
支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、前記カンチレバー部の厚み方向の一面側に形成された圧電体と、前記圧電体における前記錘部側の側面と前記圧電体における前記支持部側の側面とに形成され互いに対向する２つ１組の電極とを有し、前記圧電体の分極の向きが前記両側面のうちの一方から他方へ向う向きであることを特徴とする発電デバイス。
【請求項２】
前記圧電体における前記カンチレバー部側とは反対側に、一対の分極処理用電極が設けられてなることを特徴とする請求項１記載の発電デバイス。
【請求項３】
前記各分極処理用電極は、櫛形状に形成され、それぞれの櫛骨部が互いに対向し、一方の前記分極処理用電極の櫛歯部と他方の前記分極処理用電極の櫛歯部とが、前記両側面を結ぶ方向に沿った方向において離間して交互に並んでいることを特徴とする請求項２記載の発電デバイス。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載の発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする発電モジュール。
【請求項１】
支持部、前記支持部に揺動自在に支持されたカンチレバー部、および前記カンチレバー部における前記支持部側とは反対の先端部に設けられた錘部を有するデバイス基板と、前記カンチレバー部に設けられた前記カンチレバー部の振動に応じて交流電圧を発生する発電部とを備え、前記発電部は、前記カンチレバー部の厚み方向の一面側に形成された圧電体と、前記圧電体における前記錘部側の側面と前記圧電体における前記支持部側の側面とに形成され互いに対向する２つ１組の電極とを有し、前記圧電体の分極の向きが前記両側面のうちの一方から他方へ向う向きであることを特徴とする発電デバイス。
【請求項２】
前記圧電体における前記カンチレバー部側とは反対側に、一対の分極処理用電極が設けられてなることを特徴とする請求項１記載の発電デバイス。
【請求項３】
前記各分極処理用電極は、櫛形状に形成され、それぞれの櫛骨部が互いに対向し、一方の前記分極処理用電極の櫛歯部と他方の前記分極処理用電極の櫛歯部とが、前記両側面を結ぶ方向に沿った方向において離間して交互に並んでいることを特徴とする請求項２記載の発電デバイス。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載の発電デバイスと、前記発電デバイスが実装された回路基板とを備え、前記回路基板に、前記発電デバイスの出力電圧を倍電圧整流する両波倍電圧整流回路が設けられてなることを特徴とする発電モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−１６０６２１（Ｐ２０１２−１６０６２１Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１１−２０１６９（Ｐ２０１１−２０１６９）
【出願日】平成２３年２月１日（２０１１．２．１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２３年２月１日（２０１１．２．１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]