表示装置、アレイ基板、及び表示装置の駆動方法
【課題】映像信号として電流信号を供給する表示装置で、低階調の再現性を高める。
【解決手段】本発明の表示装置は、制御端子と電源端子ＮＤ１に接続された第１端子とそれらの間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子ＤＲと、第１電極と電源端子ＮＤ２に接続された第２電極とそれらの間に介在した活性層とを含んだ表示素子ＯＬＥＤと、第２端子と第１電極との間に接続されたスイッチＳＷａと、第２端子と制御端子と映像信号線ＤＬとが互いに接続された状態とそれらが互いから切断された状態との間で切り替え可能なスイッチ群ＳＷｂ，ＳＷｃと、キャパシタＣ１乃至Ｃ３と、スイッチＳＷｄ１乃至ＳＷｄ３とを具備し、スイッチＳＷｄ１とキャパシタＣ１とスイッＳＷｄ２チとキャパシタＣ２とは制御端子と定電位端子ＮＤ１との間でこの順に直列に接続され、スイッチＳＷｄ３とキャパシタＣ３とは制御端子とキャパシタＣ２のスイッチＳＷｄ２が接続された電極との間で直列に接続されていることを特徴とする。
【解決手段】本発明の表示装置は、制御端子と電源端子ＮＤ１に接続された第１端子とそれらの間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子ＤＲと、第１電極と電源端子ＮＤ２に接続された第２電極とそれらの間に介在した活性層とを含んだ表示素子ＯＬＥＤと、第２端子と第１電極との間に接続されたスイッチＳＷａと、第２端子と制御端子と映像信号線ＤＬとが互いに接続された状態とそれらが互いから切断された状態との間で切り替え可能なスイッチ群ＳＷｂ，ＳＷｃと、キャパシタＣ１乃至Ｃ３と、スイッチＳＷｄ１乃至ＳＷｄ３とを具備し、スイッチＳＷｄ１とキャパシタＣ１とスイッＳＷｄ２チとキャパシタＣ２とは制御端子と定電位端子ＮＤ１との間でこの順に直列に接続され、スイッチＳＷｄ３とキャパシタＣ３とは制御端子とキャパシタＣ２のスイッチＳＷｄ２が接続された電極との間で直列に接続されていることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板、及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、画素間で駆動電流の大きさがばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
特許文献１には、画素回路がカレントミラー回路を含んだ有機ＥＬ表示装置が記載されている。
【０００４】
この画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記の構成を採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
しかしながら、上記の表示装置には、小さな駆動電流Ｉdrvに対応した映像信号Ｉsigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調を高い再現性で表示することが難しい。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高めることにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、表示装置であって、マトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素の各々は、制御端子と、第１電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、第１電極と、第２電源端子に接続された第２電極と、前記第１及び第２電極間に介在した活性層とを含んだ表示素子と、前記第２端子と前記第１電極との間に接続された出力制御スイッチと、前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、第１乃至第３キャパシタと、第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されているものが提供される。
【００１１】
本発明の第２側面によると、アレイ基板であって、マトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路の各々は、制御端子と、電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、第１乃至第３キャパシタと、第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されているものが提供される。
【００１２】
本発明の第３側面によると、第１側面に係る表示装置を駆動する方法であって、前記複数の画素が形成する複数の行を順次選択することと、選択した行が含む複数の画素の各々に対して第１及び第２書込動作を実行することと、非選択の行が含む複数の画素の各々に対して表示動作を実行することとを含んだ方法が提供される。
【発明の効果】
【００１３】
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高めることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１５】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１６】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１７】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１８】
アンダーコート層ＵＣ上では、複数の半導体層ＳＣ，例えばポリシリコン層，が配列している。各半導体層ＳＣには、ソース及びドレインが形成されている。
【００１９】
アンダーコート層ＵＣ及び半導体層ＳＣは、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いて形成され得る。
【００２０】
ゲート絶縁膜ＧＩ上では、ゲートＧが配列している。ゲートＧは、例えばＭｏＷからなる。
【００２１】
半導体層ＳＣとゲート絶縁膜ＧＩとゲートＧとは、トップゲート型の薄膜トランジスタを形成している。本態様では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３の画素ＰＸが含む駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃ及びＳＷｄ１乃至ＳＷｄ５として利用している。
【００２２】
ゲート絶縁膜ＧＩ上では、図１及び図３に示すキャパシタＣ１乃至Ｃ４の下部電極と走査信号線ＳＬ１乃至ＳＬ６とがさらに配列している。これらは、ゲートＧと同一の工程で形成可能である。
【００２３】
走査信号線ＳＬ１乃至ＳＬ６は、図１に示すように、各々が画素ＰＸの行に沿って、すなわちＸ方向に延びており、画素ＰＸの列方向に沿ったＹ方向に配列している。これら走査信号線ＳＬ１乃至ＳＬ６は、走査信号線ドライバＹＤＲに接続されている。
【００２４】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１乃至ＳＬ６、並びにキャパシタＣ１乃至Ｃ４の下部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えば、プラズマＣＶＤ法などにより成膜されたＳｉＯx膜である。この層間絶縁膜ＩＩの一部は、キャパシタＣ１乃至Ｃ４の誘電体層として利用する。
【００２５】
層間絶縁膜ＩＩ上では、図１及び図３に示すキャパシタＣ１乃至Ｃ４の上部電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１と図３とに示す映像信号線ＤＬ及び電源線ＰＳＬが配列している。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２６】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２７】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
電源線ＰＳＬは、本態様では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２８】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣ１乃至Ｃ４の上部電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxからなる。
【００２９】
パッシベーション膜ＰＳ上では、図２に示すように、画素電極である第１電極ＰＥが配列している。本態様では、各第１電極ＰＥは、光透過性の前面電極である。各第１電極は、パッシベーション膜ＰＳに設けた貫通孔を介してドレイン電極ＤＥに接続されており、このドレイン電極ＤＥはスイッチＳＷａのドレインに接続されている。
【００３０】
第１電極ＰＥは、本態様では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００３１】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３２】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３３】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３４】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、全画素ＰＸで共用する共通電極である。本態様では、第２電極ＣＥは、背面電極である光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬが形成されたのと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３５】
各画素ＰＸは、有機ＥＬ素子ＯＬＥＤと画素回路とを含んでいる。本態様では、画素回路は、図１及び図３に示すように、駆動制御素子ＤＲと、出力制御スイッチＳＷａと、選択用スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、スイッチＳＷｄ１乃至ＳＷｄ５と、キャパシタＣ１乃至Ｃ４とを含んでいる。上記の通り、本態様では、駆動制御素子ＤＲ並びにスイッチＳＷａ乃至ＳＷｃ及びＳＷｄ１乃至ＳＷｄ５はｐチャネル薄膜トランジスタである。スイッチＳＷａ乃至ＳＷｃ及びＳＷｄ１乃至ＳＷｄ５はスイッチ群を構成しており、キャパシタＣ１乃至Ｃ４はキャパシタ群を構成している。
【００３６】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。本態様では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。また、本態様では、駆動制御素子ＤＲのソース、ドレイン、ゲートは、第１端子、第２端子、制御端子にそれぞれ対応している。
【００３７】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。選択用スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ３に接続されている。選択用スイッチＳＷｂとダイオード接続スイッチＳＷｃとは、駆動制御素子ＤＲのドレイン及びゲートと映像信号線ＤＬとが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能なスイッチ群を構成している。
【００３８】
スイッチＳＷｄ１とキャパシタＣ１とは、駆動制御素子ＤＲのゲートと第３端子であるノードＮＤ３との間で、この順に直列に接続されている。スイッチＳＷｄ１のゲートは、走査信号線ＳＬ４に接続されている。
【００３９】
スイッチＳＷｄ２とキャパシタＣ２とは、定電位端子である第１電源端子ＮＤ１とノードＮＤ３との間で直列に接続されている。ここでは、一例として、スイッチＳＷｄ２とキャパシタＣ２とは、第１電源端子ＮＤ１とノードＮＤ３との間で、この順に直列に接続している。スイッチＳＷｄ２のゲートは、走査信号線ＳＬ５に接続されている。
【００４０】
スイッチＳＷｄ３とキャパシタＣ３とは、駆動制御素子ＤＲのゲートと第４端子であるノードＮＤ４との間で直列に接続されている。ここでは、一例として、スイッチＳＷｄ３とキャパシタＣ３とは、駆動制御素子ＤＲのゲートとノードＮＤ４との間で、この順に直列に接続している。スイッチＳＷｄ３のゲートは、走査信号線ＳＬ２に接続されている。
【００４１】
スイッチＳＷｄ４とキャパシタＣ４とは、第１電源端子ＮＤ１とノードＮＤ４との間で直列に接続されている。ここでは、一例として、スイッチＳＷｄ４とキャパシタＣ４とは、第１電源端子ＮＤ１とノードＮＤ４との間で、この順に直列に接続している。スイッチＳＷｄ４のゲートは、走査信号線ＳＬ６に接続されている。
【００４２】
スイッチＳＷｄ５は、ノードＮＤ３及びＮＤ４間に接続されている。スイッチＳＷｄ５のゲートは、走査信号線ＳＬ１に接続されている。
【００４３】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００４４】
図４において、横軸は時間を示し、縦軸は電位を示している。また、図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ＋Ｍ）を出力する期間を示している。さらに、図４において、「ＳＬ１電位」乃至「ＳＬ６電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ６の電位をそれぞれ示している。
【００４５】
図４の方法では、図１の表示装置を以下の方法により駆動する。なお、ここでは、簡略化のため、キャパシタＣ１及びＣ３のキャパシタンスは互いに等しく、キャパシタＣ２及びＣ４のキャパシタンスは互いに等しいこととする。
【００４６】
この駆動方法では、画素ＰＸが形成する行を順次選択する。選択した行が含む画素ＰＸでは第１及び第２書込動作を実施する。非選択の行が含む画素ＰＸでは表示動作を実施する。
【００４７】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、出力制御スイッチＳＷａを開く（非導通状態）。出力制御スイッチＳＷａを開いている第１及び第２書込期間内に、以下の書込動作を実施する。
【００４８】
第１書込期間では、第１書込動作を行う。すなわち、スイッチＳＷｃ及びＳＷｄ２を閉じ（導通状態）、スイッチＳＷｄ４を開く（非導通状態）。このとき、ＳＷｄ１は閉じたままにしておき、スイッチＳＷａ、ＳＷｂ、ＳＷｄ３及びＳＷｄ５は開いたままにしておく。一定時間経過後、スイッチＳＷｄ１及びＳＷｄ２を開く。これにより、第１書込期間を終了する。
【００４９】
第１書込動作を行うと、駆動制御素子ＤＲのゲート−ソース間電圧は、その閾値電圧Ｖthと等しくなる。したがって、第１電源端子ＮＤ１の電位をＶdd、キャパシタＣ１及びＣ３のキャパシタンスをＣa、キャパシタＣ２及びＣ４のキャパシタンスをＣbとすると、ノードＮＤ３の電位Ｖ3及びノードＮＤ５の電位Ｖ5は、それぞれ、以下の等式（１）及び（２）で表すことができる。よって、ノードＮＤ３とノードＮＤ５との間の電圧，すなわち、キャパシタＣ１の電極間電圧，ＶC1は、以下の等式（３）で表すことができる。
【数１】
【００５０】
第２書込期間では、第２書込動作を行う。すなわち、スイッチＳＷｂ、ＳＷｄ３及びＳＷｄ４を閉じる。このとき、スイッチＳＷｃは閉じたままとしておき、スイッチＳＷａ、ＳＷｄ１、ＳＷｄ２及びＳＷｄ５は開いたままとしておく。この状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、映像信号線ドライバＸＤＲにより、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ、ＳＷｃ及びＳＷｄ３を開く。これにより、第２書込期間を終了する。
【００５１】
第２書込動作を行うと、ノードＮＤ５の電位Ｖ5と第１電源端子ＮＤ１の電位Ｖddとの差は、駆動制御素子ＤＲが書込電流Ｉsig（ｍ）を流すときのゲート−ソース間電圧と等しくなる。したがって、このときのノードＮＤ５の電位Ｖ5をＶg（ｍ）とすると、ノードＮＤ４の電位Ｖ4は、以下の等式（４）で表すことができる。
【数２】
【００５２】
また、駆動制御素子ＤＲのチャネル幅をＷ、チャネル長をＬ、キャリア移動度をμ、ゲート酸化膜容量をＣoxとすると、飽和領域における駆動制御素子ＤＲのドレイン電流Ｉdは、以下の等式（５）で表すことができる。書込電流Ｉsig（ｍ）は、以下の等式（６）で表すことができる。
【数３】
【００５３】
第２書込期間に続く有効表示期間では、スイッチＳＷａ及びＳＷｄ５を閉じる。また、スイッチＳＷｂ、ＳＷｃ、ＳＷｄ２及びＳＷｄ３は開いたままとし、スイッチＳＷｄ１及びＳＷｄ４は閉じたままにしておく。
【００５４】
スイッチＳＷｄ５を閉じると、ノードＮＤ３の電位Ｖ3は、等式（４）で表すノードＮＤ４の電位Ｖ4と等しくなる。キャパシタＣ１は等式（３）で表される電極間電圧ＶC1を保持しているので、ノードＮＤ５の電位Ｖ5は、等式（４）で表される電位Ｖ4と等式（３）で表される電極間電圧ＶC1との和と等しくなる。すなわち、ノードＮＤ５の電位Ｖ5は、以下の等式（７）で表すことができる。したがって、有効表示期間において、有機ＥＬ素子ＯＬＥＤには、以下の等式（８）で表される駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【数４】
【００５５】
ところで、低階調域内の階調は、有機ＥＬ素子ＯＬＥＤに小さな駆動電流Ｉdrvを流すことにより表示する。したがって、書込電流Ｉsigの大きさが駆動電流Ｉdrvの大きさとほぼ等しい場合、低階調域内の階調を表示するためには、書込電流Ｉsigを著しく小さくしなければならない。書込電流Ｉsigが小さいと、映像信号線ＤＬの配線容量などの影響で、駆動制御素子ＤＲのゲート−ソース間電圧を短い時間で書込電流Ｉsigに対応した値に設定することが難しい。
【００５６】
これに対し、図４を参照しながら説明した駆動方法によると、等式（６）と等式（８）との比較から明らかなように、駆動電流Ｉdrvの大きさは、書込電流Ｉsigの大きさの［Ｃb／（Ｃa＋Ｃb）］2倍である。それゆえ、キャパシタンスＣa及びＣbを適宜設定すれば、書込電流Ｉsigを著しく小さくすることなく、低階調域内の階調を表示することができる。したがって、本態様によると、低階調域内の各階調を高い再現性で表示することが可能となる。
【００５７】
キャパシタＣ１及びＣ３のキャパシタンスは互いに異なっていてもよい。また、キャパシタＣ２及びＣ４のキャパシタンスは互いに異なっていてもよい。この場合、駆動電流Ｉdrvの大きさと書込電流Ｉsigの大きさとは比例関係から逸脱するが、上述したのとほぼ同様の効果を得ることができる。
【００５８】
また、書込期間の前にリセット期間を設けてもよい。例えば、第１書込動作に先立ち、以下の第１及び／又は第２リセット動作を行ってもよい。
【００５９】
第１リセット動作では、スイッチＳＷｃ及びＳＷｄ２を閉じ、スイッチＳＷｄ４及びＳＷｄ５を開く。このとき、スイッチＳＷａ及びＳＷｄ１は閉じたままとし、スイッチＳＷｂ及びＳＷｄ３は開いたままとする。この第１リセット動作により設定されるノードＮ５の電位Ｖ5は、駆動制御素子ＤＲ及び有機ＥＬ素子ＯＬＥＤの特性を反映している。
【００６０】
第２リセット動作では、スイッチＳＷｄ１及びＳＷｄ２を開き、スイッチＳＷｄ３及びＳＷｄ４を閉じる。このとき、スイッチＳＷａ及びＳＷｃは閉じたままとし、スイッチＳＷｂ及びＳＷｄ５は開いたままとする。この第２リセット動作により設定されるノードＮ５の電位Ｖ5は、駆動制御素子ＤＲ及び有機ＥＬ素子ＯＬＥＤの特性を反映している。
【００６１】
なお、ここで説明した第１リセット動作においては、スイッチＳＷａのスイッチング動作とスイッチＳＷｄ５のスイッチング動作とを個別に制御している。また、第２リセット動作では、スイッチＳＷａのスイッチング動作とスイッチＳＷｄ５のスイッチング動作とを個別に制御するのに加え、スイッチＳＷｂのスイッチング動作とスイッチＳＷｄ３のスイッチング動作とを個別に制御している。このような制御を行う場合は、より多くの走査信号線を敷設する。
【００６２】
次に、本発明の第２態様について説明する。
図５は、本発明の第２態様に係る表示装置を概略的に示す平面図である。図６は、図５の表示装置が含む画素の等価回路図である。
【００６３】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、以下の点を除き、第１態様に係る有機ＥＬ表示装置と同様の構造を有している。
【００６４】
すなわち、この有機ＥＬ表示装置では、走査信号線ＳＬ５及びＳＬ６を省略している。また、各画素ＰＸは、有機ＥＬ素子ＯＬＥＤと、駆動制御素子ＤＲと、出力制御スイッチＳＷａと、選択用スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、スイッチＳＷｄ１乃至ＳＷｄ３と、キャパシタＣ１乃至Ｃ３とを含んでいる。
【００６５】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。
【００６６】
選択用スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００６７】
スイッチＳＷｄ１とキャパシタＣ１とスイッチＳＷｄ２とは、駆動制御素子ＤＲのゲートと第３端子であるノードＮＤ３との間で、この順に直列に接続されている。スイッチＳＷｄ１及びＳＷｄ２のゲートは、走査信号線ＳＬ３に接続されている。
【００６８】
キャパシタＣ２は、定電位端子である第１電源端子ＮＤ１とノードＮＤ３との間に接続されている。
【００６９】
キャパシタＣ３とスイッチＳＷｄ３とは、駆動制御素子ＤＲのゲートとノードＮＤ３との間で直列に接続されている。ここでは、一例として、キャパシタＣ３とスイッチＳＷｄ３とは、駆動制御素子ＤＲのゲートとノードＮＤ３との間で、この順に直列に接続している。スイッチＳＷｄ３のゲートは、走査信号線ＳＬ４に接続されている。
【００７０】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図７は、図５に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００７１】
図７において、横軸は時間を示し、縦軸は電位を示している。また、図７において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ＋Ｍ）を出力する期間を示している。さらに、図７において、「ＳＬ１電位」乃至「ＳＬ４電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ４の電位をそれぞれ示している。
【００７２】
図７の方法では、図５の表示装置を以下の方法により駆動する。なお、ここでは、簡略化のため、キャパシタＣ１及びＣ３のキャパシタンスは互いに等しいこととする。
【００７３】
この駆動方法では、画素ＰＸが形成する行を順次選択する。選択した行が含む画素ＰＸでは第１及び第２書込動作を実施する。非選択の行が含む画素ＰＸでは表示動作を実施する。
【００７４】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、出力制御スイッチＳＷａを開く。出力制御スイッチＳＷａを開いている第１及び第２書込期間内に、以下の書込動作を実施する。
【００７５】
第１書込期間では、第１書込動作を行う。すなわち、スイッチＳＷｃを閉じる。このとき、スイッチＳＷｄ１及びＳＷｄ２は閉じたままにしておき、スイッチＳＷｂ及びＳＷｄ３は開いたままにしておく。一定時間経過後、スイッチＳＷｄ１及びＳＷｄ２を開く。これにより、第１書込期間を終了する。
【００７６】
第１書込動作を行うと、駆動制御素子ＤＲのゲート−ソース間電圧は、その閾値電圧Ｖthと等しくなる。したがって、第１電源端子ＮＤ１の電位をＶdd、キャパシタＣ１及びＣ３のキャパシタンスをＣa、キャパシタＣ２のキャパシタンスをＣbとすると、ノードＮＤ３の電位Ｖ3及びノードＮＤ５の電位Ｖ5は、それぞれ、上記の等式（１）及び（２）で表すことができる。よって、ノードＮＤ３とノードＮＤ５との間の電圧，すなわち、キャパシタＣ１の電極間電圧，ＶC1は、上記の等式（３）で表すことができる。
【００７７】
第２書込期間では、第２書込動作を行う。すなわち、スイッチＳＷｂ及びＳＷｄ３を閉じる。このとき、スイッチＳＷｃは閉じたままとしておき、スイッチＳＷａ、ＳＷｄ１及びＳＷｄ２は開いたままとしておく。この状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、映像信号線ドライバＸＤＲにより、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ、ＳＷｃ及びＳＷｄ３を開く。これにより、第２書込期間を終了する。
【００７８】
第２書込動作を行うと、ノードＮＤ５の電位Ｖ5と第１電源端子ＮＤ１の電位Ｖddとの差は、駆動制御素子ＤＲが書込電流Ｉsig（ｍ）を流すときのゲート−ソース間電圧と等しくなる。したがって、このときのノードＮＤ５の電位Ｖ5をＶg（ｍ）とすると、ノードＮＤ３の電位Ｖ3は、上記の等式（４）で表される電位Ｖ4と等しい。
【００７９】
第２書込期間に続く有効表示期間では、スイッチＳＷａ、ＳＷｄ１及びＳＷｄ２を閉じる。また、スイッチＳＷｂ、ＳＷｃ及びＳＷｄ３は開いたままにしておく。
【００８０】
スイッチＳＷｄ１及びＳＷｄ２を閉じると、ノードＮＤ５の電位Ｖ5は、ノードＮＤ３の電位Ｖ3と等式（３）で表される電極間電圧ＶC1との和と等しくなる。先に説明した通り、電位Ｖ3は等式（４）で表される電位Ｖ4と等しいので、ノードＮＤ５の電位Ｖ5は、上記の等式（７）で表すことができる。したがって、有効表示期間において、有機ＥＬ素子ＯＬＥＤには、等式（８）で表される駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【００８１】
この説明から明らかなように、本態様でも、第１態様と同様、駆動電流Ｉdrvの大きさを、書込電流Ｉsigの大きさの［Ｃb／（Ｃa＋Ｃb）］2倍とすることができる。それゆえ、キャパシタンスＣa及びＣbを適宜設定すれば、書込電流Ｉsigを著しく小さくすることなく、低階調域内の階調を表示することができる。したがって、本態様によると、低階調域内の各階調を高い再現性で表示することが可能となる。
【００８２】
キャパシタＣ１及びＣ３のキャパシタンスは互いに異なっていてもよい。この場合、駆動電流Ｉdrvの大きさと書込電流Ｉsigの大きさとは比例関係から逸脱するが、上述したのとほぼ同様の効果を得ることができる。
【００８３】
また、書込期間の前にリセット期間を設けてもよい。例えば、第１書込動作に先立ち、以下のリセット動作を行ってもよい。
【００８４】
リセット動作では、スイッチＳＷｃを閉じる。このとき、スイッチＳＷａ、ＳＷｄ１及びＳＷｄ２は閉じたままとし、スイッチＳＷｂ及びＳＷｄ３は開いたままとする。このリセット動作により設定されるノードＮ５の電位Ｖ5は、駆動制御素子ＤＲ及び有機ＥＬ素子ＯＬＥＤの特性を反映している。
【００８５】
なお、ここで説明したリセット動作では、スイッチＳＷｂのスイッチング動作とスイッチＳＷｄ３のスイッチング動作とを個別に制御している。このような制御を行う場合は、より多くの走査信号線を敷設する。
【００８６】
さらなる利益及び変形は、当業者には容易である。それゆえ、本発明は、そのより広い側面において、ここに記載された特定の記載や代表的な態様に限定されるべきではない。したがって、添付の請求の範囲及びその等価物によって規定される本発明の包括的概念の真意又は範囲から逸脱しない範囲内で、様々な変形が可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図５】本発明の第２態様に係る表示装置を概略的に示す平面図。
【図６】図５の表示装置が含む画素の等価回路図。
【図７】図５に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【符号の説明】
【００８８】
Ｃ１…キャパシタ、Ｃ２…キャパシタ、Ｃ３…キャパシタ、Ｃ４…キャパシタ、ＣＥ…第２電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＮＤ３…ノード、ＮＤ４…ノード、ＮＤ５…ノード、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＬ３…走査信号線、ＳＬ４…走査信号線、ＳＬ５…走査信号線、ＳＬ６…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＳＷｄ１…スイッチ、ＳＷｄ２…スイッチ、ＳＷｄ３…スイッチ、ＳＷｄ４…スイッチ、ＳＷｄ５…スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板、及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、画素間で駆動電流の大きさがばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
特許文献１には、画素回路がカレントミラー回路を含んだ有機ＥＬ表示装置が記載されている。
【０００４】
この画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネル電界効果トランジスタのソースは低電位の電源線に接続されており、キャパシタはｎチャネル電界効果トランジスタのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。
まず、ｎチャネル電界効果トランジスタのドレインとゲートとを接続し、この状態でｎチャネル電界効果トランジスタのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネル電界効果トランジスタのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネル電界効果トランジスタのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネル電界効果トランジスタのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvが流れる。有機ＥＬ素子は、この駆動電流Ｉdrvの大きさに対応した輝度で発光する。
【０００７】
このように、上記の構成を採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流Ｉdrvを、書込期間に続く保持期間においてもｎチャネル電界効果トランジスタのドレインとソースとの間に流すことができる。それゆえ、ｎチャネル電界効果トランジスタの閾値Ｖthだけでなく移動度や寸法などが駆動電流Ｉdrvに与える影響も排除することができる。
【０００８】
しかしながら、上記の表示装置には、小さな駆動電流Ｉdrvに対応した映像信号Ｉsigの書き込みが難しいという問題がある。そのため、この表示装置では、低階調域内の各階調を高い再現性で表示することが難しい。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高めることにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、表示装置であって、マトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素の各々は、制御端子と、第１電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、第１電極と、第２電源端子に接続された第２電極と、前記第１及び第２電極間に介在した活性層とを含んだ表示素子と、前記第２端子と前記第１電極との間に接続された出力制御スイッチと、前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、第１乃至第３キャパシタと、第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されているものが提供される。
【００１１】
本発明の第２側面によると、アレイ基板であって、マトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路の各々は、制御端子と、電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、画素電極と、前記第２端子と前記画素電極との間に接続された出力制御スイッチと、前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、第１乃至第３キャパシタと、第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されているものが提供される。
【００１２】
本発明の第３側面によると、第１側面に係る表示装置を駆動する方法であって、前記複数の画素が形成する複数の行を順次選択することと、選択した行が含む複数の画素の各々に対して第１及び第２書込動作を実行することと、非選択の行が含む複数の画素の各々に対して表示動作を実行することとを含んだ方法が提供される。
【発明の効果】
【００１３】
本発明によると、画素に映像信号として電流信号を供給する表示装置において、低階調の再現性を高めることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１５】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１６】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１７】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１８】
アンダーコート層ＵＣ上では、複数の半導体層ＳＣ，例えばポリシリコン層，が配列している。各半導体層ＳＣには、ソース及びドレインが形成されている。
【００１９】
アンダーコート層ＵＣ及び半導体層ＳＣは、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いて形成され得る。
【００２０】
ゲート絶縁膜ＧＩ上では、ゲートＧが配列している。ゲートＧは、例えばＭｏＷからなる。
【００２１】
半導体層ＳＣとゲート絶縁膜ＧＩとゲートＧとは、トップゲート型の薄膜トランジスタを形成している。本態様では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１及び図３の画素ＰＸが含む駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃ及びＳＷｄ１乃至ＳＷｄ５として利用している。
【００２２】
ゲート絶縁膜ＧＩ上では、図１及び図３に示すキャパシタＣ１乃至Ｃ４の下部電極と走査信号線ＳＬ１乃至ＳＬ６とがさらに配列している。これらは、ゲートＧと同一の工程で形成可能である。
【００２３】
走査信号線ＳＬ１乃至ＳＬ６は、図１に示すように、各々が画素ＰＸの行に沿って、すなわちＸ方向に延びており、画素ＰＸの列方向に沿ったＹ方向に配列している。これら走査信号線ＳＬ１乃至ＳＬ６は、走査信号線ドライバＹＤＲに接続されている。
【００２４】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１乃至ＳＬ６、並びにキャパシタＣ１乃至Ｃ４の下部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えば、プラズマＣＶＤ法などにより成膜されたＳｉＯx膜である。この層間絶縁膜ＩＩの一部は、キャパシタＣ１乃至Ｃ４の誘電体層として利用する。
【００２５】
層間絶縁膜ＩＩ上では、図１及び図３に示すキャパシタＣ１乃至Ｃ４の上部電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１と図３とに示す映像信号線ＤＬ及び電源線ＰＳＬが配列している。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２６】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２７】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
電源線ＰＳＬは、本態様では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２８】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣ１乃至Ｃ４の上部電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxからなる。
【００２９】
パッシベーション膜ＰＳ上では、図２に示すように、画素電極である第１電極ＰＥが配列している。本態様では、各第１電極ＰＥは、光透過性の前面電極である。各第１電極は、パッシベーション膜ＰＳに設けた貫通孔を介してドレイン電極ＤＥに接続されており、このドレイン電極ＤＥはスイッチＳＷａのドレインに接続されている。
【００３０】
第１電極ＰＥは、本態様では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００３１】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３２】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３３】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３４】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、全画素ＰＸで共用する共通電極である。本態様では、第２電極ＣＥは、背面電極である光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬが形成されたのと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３５】
各画素ＰＸは、有機ＥＬ素子ＯＬＥＤと画素回路とを含んでいる。本態様では、画素回路は、図１及び図３に示すように、駆動制御素子ＤＲと、出力制御スイッチＳＷａと、選択用スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、スイッチＳＷｄ１乃至ＳＷｄ５と、キャパシタＣ１乃至Ｃ４とを含んでいる。上記の通り、本態様では、駆動制御素子ＤＲ並びにスイッチＳＷａ乃至ＳＷｃ及びＳＷｄ１乃至ＳＷｄ５はｐチャネル薄膜トランジスタである。スイッチＳＷａ乃至ＳＷｃ及びＳＷｄ１乃至ＳＷｄ５はスイッチ群を構成しており、キャパシタＣ１乃至Ｃ４はキャパシタ群を構成している。
【００３６】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。本態様では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。また、本態様では、駆動制御素子ＤＲのソース、ドレイン、ゲートは、第１端子、第２端子、制御端子にそれぞれ対応している。
【００３７】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。選択用スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ３に接続されている。選択用スイッチＳＷｂとダイオード接続スイッチＳＷｃとは、駆動制御素子ＤＲのドレイン及びゲートと映像信号線ＤＬとが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替え可能なスイッチ群を構成している。
【００３８】
スイッチＳＷｄ１とキャパシタＣ１とは、駆動制御素子ＤＲのゲートと第３端子であるノードＮＤ３との間で、この順に直列に接続されている。スイッチＳＷｄ１のゲートは、走査信号線ＳＬ４に接続されている。
【００３９】
スイッチＳＷｄ２とキャパシタＣ２とは、定電位端子である第１電源端子ＮＤ１とノードＮＤ３との間で直列に接続されている。ここでは、一例として、スイッチＳＷｄ２とキャパシタＣ２とは、第１電源端子ＮＤ１とノードＮＤ３との間で、この順に直列に接続している。スイッチＳＷｄ２のゲートは、走査信号線ＳＬ５に接続されている。
【００４０】
スイッチＳＷｄ３とキャパシタＣ３とは、駆動制御素子ＤＲのゲートと第４端子であるノードＮＤ４との間で直列に接続されている。ここでは、一例として、スイッチＳＷｄ３とキャパシタＣ３とは、駆動制御素子ＤＲのゲートとノードＮＤ４との間で、この順に直列に接続している。スイッチＳＷｄ３のゲートは、走査信号線ＳＬ２に接続されている。
【００４１】
スイッチＳＷｄ４とキャパシタＣ４とは、第１電源端子ＮＤ１とノードＮＤ４との間で直列に接続されている。ここでは、一例として、スイッチＳＷｄ４とキャパシタＣ４とは、第１電源端子ＮＤ１とノードＮＤ４との間で、この順に直列に接続している。スイッチＳＷｄ４のゲートは、走査信号線ＳＬ６に接続されている。
【００４２】
スイッチＳＷｄ５は、ノードＮＤ３及びＮＤ４間に接続されている。スイッチＳＷｄ５のゲートは、走査信号線ＳＬ１に接続されている。
【００４３】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図４は、図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００４４】
図４において、横軸は時間を示し、縦軸は電位を示している。また、図４において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ＋Ｍ）を出力する期間を示している。さらに、図４において、「ＳＬ１電位」乃至「ＳＬ６電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ６の電位をそれぞれ示している。
【００４５】
図４の方法では、図１の表示装置を以下の方法により駆動する。なお、ここでは、簡略化のため、キャパシタＣ１及びＣ３のキャパシタンスは互いに等しく、キャパシタＣ２及びＣ４のキャパシタンスは互いに等しいこととする。
【００４６】
この駆動方法では、画素ＰＸが形成する行を順次選択する。選択した行が含む画素ＰＸでは第１及び第２書込動作を実施する。非選択の行が含む画素ＰＸでは表示動作を実施する。
【００４７】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、出力制御スイッチＳＷａを開く（非導通状態）。出力制御スイッチＳＷａを開いている第１及び第２書込期間内に、以下の書込動作を実施する。
【００４８】
第１書込期間では、第１書込動作を行う。すなわち、スイッチＳＷｃ及びＳＷｄ２を閉じ（導通状態）、スイッチＳＷｄ４を開く（非導通状態）。このとき、ＳＷｄ１は閉じたままにしておき、スイッチＳＷａ、ＳＷｂ、ＳＷｄ３及びＳＷｄ５は開いたままにしておく。一定時間経過後、スイッチＳＷｄ１及びＳＷｄ２を開く。これにより、第１書込期間を終了する。
【００４９】
第１書込動作を行うと、駆動制御素子ＤＲのゲート−ソース間電圧は、その閾値電圧Ｖthと等しくなる。したがって、第１電源端子ＮＤ１の電位をＶdd、キャパシタＣ１及びＣ３のキャパシタンスをＣa、キャパシタＣ２及びＣ４のキャパシタンスをＣbとすると、ノードＮＤ３の電位Ｖ3及びノードＮＤ５の電位Ｖ5は、それぞれ、以下の等式（１）及び（２）で表すことができる。よって、ノードＮＤ３とノードＮＤ５との間の電圧，すなわち、キャパシタＣ１の電極間電圧，ＶC1は、以下の等式（３）で表すことができる。
【数１】
【００５０】
第２書込期間では、第２書込動作を行う。すなわち、スイッチＳＷｂ、ＳＷｄ３及びＳＷｄ４を閉じる。このとき、スイッチＳＷｃは閉じたままとしておき、スイッチＳＷａ、ＳＷｄ１、ＳＷｄ２及びＳＷｄ５は開いたままとしておく。この状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、映像信号線ドライバＸＤＲにより、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ、ＳＷｃ及びＳＷｄ３を開く。これにより、第２書込期間を終了する。
【００５１】
第２書込動作を行うと、ノードＮＤ５の電位Ｖ5と第１電源端子ＮＤ１の電位Ｖddとの差は、駆動制御素子ＤＲが書込電流Ｉsig（ｍ）を流すときのゲート−ソース間電圧と等しくなる。したがって、このときのノードＮＤ５の電位Ｖ5をＶg（ｍ）とすると、ノードＮＤ４の電位Ｖ4は、以下の等式（４）で表すことができる。
【数２】
【００５２】
また、駆動制御素子ＤＲのチャネル幅をＷ、チャネル長をＬ、キャリア移動度をμ、ゲート酸化膜容量をＣoxとすると、飽和領域における駆動制御素子ＤＲのドレイン電流Ｉdは、以下の等式（５）で表すことができる。書込電流Ｉsig（ｍ）は、以下の等式（６）で表すことができる。
【数３】
【００５３】
第２書込期間に続く有効表示期間では、スイッチＳＷａ及びＳＷｄ５を閉じる。また、スイッチＳＷｂ、ＳＷｃ、ＳＷｄ２及びＳＷｄ３は開いたままとし、スイッチＳＷｄ１及びＳＷｄ４は閉じたままにしておく。
【００５４】
スイッチＳＷｄ５を閉じると、ノードＮＤ３の電位Ｖ3は、等式（４）で表すノードＮＤ４の電位Ｖ4と等しくなる。キャパシタＣ１は等式（３）で表される電極間電圧ＶC1を保持しているので、ノードＮＤ５の電位Ｖ5は、等式（４）で表される電位Ｖ4と等式（３）で表される電極間電圧ＶC1との和と等しくなる。すなわち、ノードＮＤ５の電位Ｖ5は、以下の等式（７）で表すことができる。したがって、有効表示期間において、有機ＥＬ素子ＯＬＥＤには、以下の等式（８）で表される駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【数４】
【００５５】
ところで、低階調域内の階調は、有機ＥＬ素子ＯＬＥＤに小さな駆動電流Ｉdrvを流すことにより表示する。したがって、書込電流Ｉsigの大きさが駆動電流Ｉdrvの大きさとほぼ等しい場合、低階調域内の階調を表示するためには、書込電流Ｉsigを著しく小さくしなければならない。書込電流Ｉsigが小さいと、映像信号線ＤＬの配線容量などの影響で、駆動制御素子ＤＲのゲート−ソース間電圧を短い時間で書込電流Ｉsigに対応した値に設定することが難しい。
【００５６】
これに対し、図４を参照しながら説明した駆動方法によると、等式（６）と等式（８）との比較から明らかなように、駆動電流Ｉdrvの大きさは、書込電流Ｉsigの大きさの［Ｃb／（Ｃa＋Ｃb）］2倍である。それゆえ、キャパシタンスＣa及びＣbを適宜設定すれば、書込電流Ｉsigを著しく小さくすることなく、低階調域内の階調を表示することができる。したがって、本態様によると、低階調域内の各階調を高い再現性で表示することが可能となる。
【００５７】
キャパシタＣ１及びＣ３のキャパシタンスは互いに異なっていてもよい。また、キャパシタＣ２及びＣ４のキャパシタンスは互いに異なっていてもよい。この場合、駆動電流Ｉdrvの大きさと書込電流Ｉsigの大きさとは比例関係から逸脱するが、上述したのとほぼ同様の効果を得ることができる。
【００５８】
また、書込期間の前にリセット期間を設けてもよい。例えば、第１書込動作に先立ち、以下の第１及び／又は第２リセット動作を行ってもよい。
【００５９】
第１リセット動作では、スイッチＳＷｃ及びＳＷｄ２を閉じ、スイッチＳＷｄ４及びＳＷｄ５を開く。このとき、スイッチＳＷａ及びＳＷｄ１は閉じたままとし、スイッチＳＷｂ及びＳＷｄ３は開いたままとする。この第１リセット動作により設定されるノードＮ５の電位Ｖ5は、駆動制御素子ＤＲ及び有機ＥＬ素子ＯＬＥＤの特性を反映している。
【００６０】
第２リセット動作では、スイッチＳＷｄ１及びＳＷｄ２を開き、スイッチＳＷｄ３及びＳＷｄ４を閉じる。このとき、スイッチＳＷａ及びＳＷｃは閉じたままとし、スイッチＳＷｂ及びＳＷｄ５は開いたままとする。この第２リセット動作により設定されるノードＮ５の電位Ｖ5は、駆動制御素子ＤＲ及び有機ＥＬ素子ＯＬＥＤの特性を反映している。
【００６１】
なお、ここで説明した第１リセット動作においては、スイッチＳＷａのスイッチング動作とスイッチＳＷｄ５のスイッチング動作とを個別に制御している。また、第２リセット動作では、スイッチＳＷａのスイッチング動作とスイッチＳＷｄ５のスイッチング動作とを個別に制御するのに加え、スイッチＳＷｂのスイッチング動作とスイッチＳＷｄ３のスイッチング動作とを個別に制御している。このような制御を行う場合は、より多くの走査信号線を敷設する。
【００６２】
次に、本発明の第２態様について説明する。
図５は、本発明の第２態様に係る表示装置を概略的に示す平面図である。図６は、図５の表示装置が含む画素の等価回路図である。
【００６３】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、以下の点を除き、第１態様に係る有機ＥＬ表示装置と同様の構造を有している。
【００６４】
すなわち、この有機ＥＬ表示装置では、走査信号線ＳＬ５及びＳＬ６を省略している。また、各画素ＰＸは、有機ＥＬ素子ＯＬＥＤと、駆動制御素子ＤＲと、出力制御スイッチＳＷａと、選択用スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、スイッチＳＷｄ１乃至ＳＷｄ３と、キャパシタＣ１乃至Ｃ３とを含んでいる。
【００６５】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。
【００６６】
選択用スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００６７】
スイッチＳＷｄ１とキャパシタＣ１とスイッチＳＷｄ２とは、駆動制御素子ＤＲのゲートと第３端子であるノードＮＤ３との間で、この順に直列に接続されている。スイッチＳＷｄ１及びＳＷｄ２のゲートは、走査信号線ＳＬ３に接続されている。
【００６８】
キャパシタＣ２は、定電位端子である第１電源端子ＮＤ１とノードＮＤ３との間に接続されている。
【００６９】
キャパシタＣ３とスイッチＳＷｄ３とは、駆動制御素子ＤＲのゲートとノードＮＤ３との間で直列に接続されている。ここでは、一例として、キャパシタＣ３とスイッチＳＷｄ３とは、駆動制御素子ＤＲのゲートとノードＮＤ３との間で、この順に直列に接続している。スイッチＳＷｄ３のゲートは、走査信号線ＳＬ４に接続されている。
【００７０】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。
図７は、図５に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００７１】
図７において、横軸は時間を示し、縦軸は電位を示している。また、図７において、「ＸＤＲ出力」のうち、「Ｉsig（ｍ＋Ｍ）」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsig（ｍ＋Ｍ）を出力する期間を示している。さらに、図７において、「ＳＬ１電位」乃至「ＳＬ４電位」で示す波形は、走査信号線ＳＬ１乃至ＳＬ４の電位をそれぞれ示している。
【００７２】
図７の方法では、図５の表示装置を以下の方法により駆動する。なお、ここでは、簡略化のため、キャパシタＣ１及びＣ３のキャパシタンスは互いに等しいこととする。
【００７３】
この駆動方法では、画素ＰＸが形成する行を順次選択する。選択した行が含む画素ＰＸでは第１及び第２書込動作を実施する。非選択の行が含む画素ＰＸでは表示動作を実施する。
【００７４】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、出力制御スイッチＳＷａを開く。出力制御スイッチＳＷａを開いている第１及び第２書込期間内に、以下の書込動作を実施する。
【００７５】
第１書込期間では、第１書込動作を行う。すなわち、スイッチＳＷｃを閉じる。このとき、スイッチＳＷｄ１及びＳＷｄ２は閉じたままにしておき、スイッチＳＷｂ及びＳＷｄ３は開いたままにしておく。一定時間経過後、スイッチＳＷｄ１及びＳＷｄ２を開く。これにより、第１書込期間を終了する。
【００７６】
第１書込動作を行うと、駆動制御素子ＤＲのゲート−ソース間電圧は、その閾値電圧Ｖthと等しくなる。したがって、第１電源端子ＮＤ１の電位をＶdd、キャパシタＣ１及びＣ３のキャパシタンスをＣa、キャパシタＣ２のキャパシタンスをＣbとすると、ノードＮＤ３の電位Ｖ3及びノードＮＤ５の電位Ｖ5は、それぞれ、上記の等式（１）及び（２）で表すことができる。よって、ノードＮＤ３とノードＮＤ５との間の電圧，すなわち、キャパシタＣ１の電極間電圧，ＶC1は、上記の等式（３）で表すことができる。
【００７７】
第２書込期間では、第２書込動作を行う。すなわち、スイッチＳＷｂ及びＳＷｄ３を閉じる。このとき、スイッチＳＷｃは閉じたままとしておき、スイッチＳＷａ、ＳＷｄ１及びＳＷｄ２は開いたままとしておく。この状態で、映像信号線ドライバＸＤＲから映像信号線ＤＬに映像信号を出力する。すなわち、映像信号線ドライバＸＤＲにより、第１電源端子ＮＤ１から映像信号線ＤＬへと書込電流Ｉsig（ｍ）を流す。一定時間経過後、スイッチＳＷｂ、ＳＷｃ及びＳＷｄ３を開く。これにより、第２書込期間を終了する。
【００７８】
第２書込動作を行うと、ノードＮＤ５の電位Ｖ5と第１電源端子ＮＤ１の電位Ｖddとの差は、駆動制御素子ＤＲが書込電流Ｉsig（ｍ）を流すときのゲート−ソース間電圧と等しくなる。したがって、このときのノードＮＤ５の電位Ｖ5をＶg（ｍ）とすると、ノードＮＤ３の電位Ｖ3は、上記の等式（４）で表される電位Ｖ4と等しい。
【００７９】
第２書込期間に続く有効表示期間では、スイッチＳＷａ、ＳＷｄ１及びＳＷｄ２を閉じる。また、スイッチＳＷｂ、ＳＷｃ及びＳＷｄ３は開いたままにしておく。
【００８０】
スイッチＳＷｄ１及びＳＷｄ２を閉じると、ノードＮＤ５の電位Ｖ5は、ノードＮＤ３の電位Ｖ3と等式（３）で表される電極間電圧ＶC1との和と等しくなる。先に説明した通り、電位Ｖ3は等式（４）で表される電位Ｖ4と等しいので、ノードＮＤ５の電位Ｖ5は、上記の等式（７）で表すことができる。したがって、有効表示期間において、有機ＥＬ素子ＯＬＥＤには、等式（８）で表される駆動電流Ｉdrv（ｍ）が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流Ｉdrv（ｍ）の大きさに対応した輝度で発光する。
【００８１】
この説明から明らかなように、本態様でも、第１態様と同様、駆動電流Ｉdrvの大きさを、書込電流Ｉsigの大きさの［Ｃb／（Ｃa＋Ｃb）］2倍とすることができる。それゆえ、キャパシタンスＣa及びＣbを適宜設定すれば、書込電流Ｉsigを著しく小さくすることなく、低階調域内の階調を表示することができる。したがって、本態様によると、低階調域内の各階調を高い再現性で表示することが可能となる。
【００８２】
キャパシタＣ１及びＣ３のキャパシタンスは互いに異なっていてもよい。この場合、駆動電流Ｉdrvの大きさと書込電流Ｉsigの大きさとは比例関係から逸脱するが、上述したのとほぼ同様の効果を得ることができる。
【００８３】
また、書込期間の前にリセット期間を設けてもよい。例えば、第１書込動作に先立ち、以下のリセット動作を行ってもよい。
【００８４】
リセット動作では、スイッチＳＷｃを閉じる。このとき、スイッチＳＷａ、ＳＷｄ１及びＳＷｄ２は閉じたままとし、スイッチＳＷｂ及びＳＷｄ３は開いたままとする。このリセット動作により設定されるノードＮ５の電位Ｖ5は、駆動制御素子ＤＲ及び有機ＥＬ素子ＯＬＥＤの特性を反映している。
【００８５】
なお、ここで説明したリセット動作では、スイッチＳＷｂのスイッチング動作とスイッチＳＷｄ３のスイッチング動作とを個別に制御している。このような制御を行う場合は、より多くの走査信号線を敷設する。
【００８６】
さらなる利益及び変形は、当業者には容易である。それゆえ、本発明は、そのより広い側面において、ここに記載された特定の記載や代表的な態様に限定されるべきではない。したがって、添付の請求の範囲及びその等価物によって規定される本発明の包括的概念の真意又は範囲から逸脱しない範囲内で、様々な変形が可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図５】本発明の第２態様に係る表示装置を概略的に示す平面図。
【図６】図５の表示装置が含む画素の等価回路図。
【図７】図５に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【符号の説明】
【００８８】
Ｃ１…キャパシタ、Ｃ２…キャパシタ、Ｃ３…キャパシタ、Ｃ４…キャパシタ、ＣＥ…第２電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ２…第２電源端子、ＮＤ３…ノード、ＮＤ４…ノード、ＮＤ５…ノード、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＬ３…走査信号線、ＳＬ４…走査信号線、ＳＬ５…走査信号線、ＳＬ６…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＳＷｄ１…スイッチ、ＳＷｄ２…スイッチ、ＳＷｄ３…スイッチ、ＳＷｄ４…スイッチ、ＳＷｄ５…スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【特許請求の範囲】
【請求項１】
マトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素の各々は、
制御端子と、第１電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
第１電極と、第２電源端子に接続された第２電極と、前記第１及び第２電極間に介在した活性層とを含んだ表示素子と、
前記第２端子と前記第１電極との間に接続された出力制御スイッチと、
前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、
第１乃至第３キャパシタと、
第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されていることを特徴とする表示装置。
【請求項２】
前記第１及び第３キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画素が形成する複数の行に対応して配列した複数の第１乃至第４走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数の画素の各々は、
第４キャパシタと、
第４及び第５スイッチとをさらに具備し、前記第４キャパシタと前記第４スイッチとは前記定電位端子と前記第１キャパシタの前記第２スイッチが接続された電極との間で直列に接続され、前記第２キャパシタは前記定電位端子と前記第５スイッチを介して接続されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１及び第３キャパシタのキャパシタンスは互いに等しく、前記第２及び第４キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記複数の画素が形成する複数の行に対応して配列した複数の第１乃至第６走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第３走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第２走査信号線に接続された電界効果トランジスタを含み、
前記第４スイッチは、ゲートが前記第５走査信号線に接続された電界効果トランジスタを含み、
前記第５スイッチは、ゲートが前記第６走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項４に記載の表示装置。
【請求項７】
前記定電位端子は前記第１電源端子に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項９】
マトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路の各々は、
制御端子と、電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と、
前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、
第１乃至第３キャパシタと、
第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されていることを特徴とするアレイ基板。
【請求項１０】
前記第１及び第３キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項９に記載のアレイ基板。
【請求項１１】
前記複数の画素が形成する複数の行に対応して配列した複数の第１乃至第４走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項９に記載のアレイ基板。
【請求項１２】
前記複数の画素回路の各々は、
第４キャパシタと、
第４及び第５スイッチとをさらに具備し、前記第４キャパシタと前記第４スイッチとは前記定電位端子と前記第１キャパシタの前記第２スイッチが接続された電極との間で直列に接続され、前記第２キャパシタは前記定電位端子と前記第５スイッチを介して接続されていることを特徴とする請求項９に記載のアレイ基板。
【請求項１３】
前記第１及び第３キャパシタのキャパシタンスは互いに等しく、前記第２及び第４キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項１２に記載のアレイ基板。
【請求項１４】
前記複数の画素回路が形成する複数の行に対応して配列した複数の第１乃至第６走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第３走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第２走査信号線に接続された電界効果トランジスタを含み、
前記第４スイッチは、ゲートが前記第５走査信号線に接続された電界効果トランジスタを含み、
前記第５スイッチは、ゲートが前記第６走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項１２に記載のアレイ基板。
【請求項１５】
前記定電位端子は前記第１電源端子に接続されていることを特徴とする請求項９に記載のアレイ基板。
【請求項１６】
請求項１に表示装置を駆動する方法であって、
前記複数の画素が形成する複数の行を順次選択することと、
選択した行が含む複数の画素の各々に対して第１及び第２書込動作を実行することと、
非選択の行が含む複数の画素の各々に対して表示動作を実行することとを含んだことを特徴とする方法。
【請求項１７】
前記第１書込動作は、前記出力制御スイッチと前記第３スイッチとを開くと共に前記第１及び第２スイッチを閉じた状態で、前記第２端子を前記制御端子に接続することを含み、
前記第２書込動作は、前記出力制御スイッチと前記第１及び第２スイッチを開き、前記第２端子と前記制御端子と前記映像信号線とを互いに接続し、前記第３スイッチを閉じた状態で、前記映像信号線に映像信号としての電流信号を供給することを含み、
前記表示動作は、前記第２端子と前記制御端子と前記映像信号線とを互いから切断し、前記第１及び第２スイッチを閉じ、前記第３スイッチを開いた状態で、前記第２端子を前記第１電極に接続することを含んだことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１及び第２書込動作を実行する前に、選択した行が含む複数の画素の各々に対してリセット動作を実行することをさらに含み、
前記リセット動作は、前記出力制御スイッチと前記第１及び第２スイッチとを閉じると共に前記第３スイッチを開いた状態で前記第２端子を前記制御端子に接続することを含んだことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記複数の画素の各々は、第４キャパシタと、第４及び第５スイッチとをさらに具備し、前記第４キャパシタと前記第４スイッチとは前記定電位端子と前記第１キャパシタの前記第２スイッチが接続された電極との間で直列に接続され、前記第２キャパシタは前記定電位端子と前記第５スイッチを介して接続されており、
前記第１書込動作は、前記出力制御スイッチと前記第２、第３及び第５スイッチとを開くと共に前記第１及び第４スイッチを閉じた状態で、前記第２端子を前記制御端子に接続することを含み、
前記第２書込動作は、前記出力制御スイッチと前記第１、第４及び第５スイッチを開き、前記第２端子と前記制御端子と前記映像信号線とを互いに接続し、前記第３及び第５スイッチを閉じた状態で、前記映像信号線に映像信号としての電流信号を供給することを含み、
前記表示動作は、前記第２端子と前記制御端子と前記映像信号線とを互いから切断し、前記第１、第２及び第５スイッチを閉じ、前記第３及び第４スイッチを開いた状態で、前記第２端子を前記第１電極に接続することを含んだことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記第１及び第２書込動作を実行する前に、選択した行が含む複数の画素の各々に対して第１リセット動作及び／又は第２リセットを実行することをさらに含み、
前記第１リセット動作は、前記出力制御スイッチと前記第１及び第４スイッチとを閉じると共に前記第２、第３及び第５スイッチを開いた状態で前記第２端子を前記制御端子に接続することを含み、
前記第２リセット動作は、前記出力制御スイッチと前記第２及び第３スイッチとを閉じると共に前記第１、第４及び第５スイッチを開いた状態で前記第２端子を前記制御端子に接続することを含んだことを特徴とする請求項１９に記載の方法。
【請求項１】
マトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素の各々は、
制御端子と、第１電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
第１電極と、第２電源端子に接続された第２電極と、前記第１及び第２電極間に介在した活性層とを含んだ表示素子と、
前記第２端子と前記第１電極との間に接続された出力制御スイッチと、
前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、
第１乃至第３キャパシタと、
第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されていることを特徴とする表示装置。
【請求項２】
前記第１及び第３キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画素が形成する複数の行に対応して配列した複数の第１乃至第４走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記複数の画素の各々は、
第４キャパシタと、
第４及び第５スイッチとをさらに具備し、前記第４キャパシタと前記第４スイッチとは前記定電位端子と前記第１キャパシタの前記第２スイッチが接続された電極との間で直列に接続され、前記第２キャパシタは前記定電位端子と前記第５スイッチを介して接続されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１及び第３キャパシタのキャパシタンスは互いに等しく、前記第２及び第４キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記複数の画素が形成する複数の行に対応して配列した複数の第１乃至第６走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第３走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第２走査信号線に接続された電界効果トランジスタを含み、
前記第４スイッチは、ゲートが前記第５走査信号線に接続された電界効果トランジスタを含み、
前記第５スイッチは、ゲートが前記第６走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項４に記載の表示装置。
【請求項７】
前記定電位端子は前記第１電源端子に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項９】
マトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路の各々は、
制御端子と、電源端子に接続された第１端子と、前記制御端子と前記第１端子との間の電圧に対応した大きさの電流を出力する第２端子とを含んだ駆動制御素子と、
画素電極と、
前記第２端子と前記画素電極との間に接続された出力制御スイッチと、
前記第２端子と前記制御端子と前記映像信号線とが互いに接続された第１状態と、前記第２端子と前記制御端子と前記映像信号線とが互いから切断された第２状態との間で切り替え可能なスイッチ群と、
第１乃至第３キャパシタと、
第１乃至第３スイッチとを具備し、前記第１スイッチと前記第１キャパシタと前記第２スイッチと前記第２キャパシタとは前記制御端子と定電位端子との間でこの順に直列に接続され、前記第３スイッチと前記第３キャパシタとは前記制御端子と前記第２キャパシタの前記第２スイッチが接続された電極との間で直列に接続されていることを特徴とするアレイ基板。
【請求項１０】
前記第１及び第３キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項９に記載のアレイ基板。
【請求項１１】
前記複数の画素が形成する複数の行に対応して配列した複数の第１乃至第４走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第３走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項９に記載のアレイ基板。
【請求項１２】
前記複数の画素回路の各々は、
第４キャパシタと、
第４及び第５スイッチとをさらに具備し、前記第４キャパシタと前記第４スイッチとは前記定電位端子と前記第１キャパシタの前記第２スイッチが接続された電極との間で直列に接続され、前記第２キャパシタは前記定電位端子と前記第５スイッチを介して接続されていることを特徴とする請求項９に記載のアレイ基板。
【請求項１３】
前記第１及び第３キャパシタのキャパシタンスは互いに等しく、前記第２及び第４キャパシタのキャパシタンスは互いに等しいことを特徴とする請求項１２に記載のアレイ基板。
【請求項１４】
前記複数の画素回路が形成する複数の行に対応して配列した複数の第１乃至第６走査信号線をさらに具備し、
前記出力制御スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記スイッチ群は、前記第２端子と前記映像信号線との間に接続されると共にゲートが前記第２走査信号線に接続された電界効果トランジスタを含んだ選択用スイッチと、前記第２端子と前記制御端子との間に接続されると共にゲートが前記第３走査信号線に接続された電界効果トランジスタを含んだダイオード接続スイッチとを備え、
前記第１スイッチは、ゲートが前記第４走査信号線に接続された電界効果トランジスタを含み、
前記第２スイッチは、ゲートが前記第１走査信号線に接続された電界効果トランジスタを含み、
前記第３スイッチは、ゲートが前記第２走査信号線に接続された電界効果トランジスタを含み、
前記第４スイッチは、ゲートが前記第５走査信号線に接続された電界効果トランジスタを含み、
前記第５スイッチは、ゲートが前記第６走査信号線に接続された電界効果トランジスタを含んだことを特徴とする請求項１２に記載のアレイ基板。
【請求項１５】
前記定電位端子は前記第１電源端子に接続されていることを特徴とする請求項９に記載のアレイ基板。
【請求項１６】
請求項１に表示装置を駆動する方法であって、
前記複数の画素が形成する複数の行を順次選択することと、
選択した行が含む複数の画素の各々に対して第１及び第２書込動作を実行することと、
非選択の行が含む複数の画素の各々に対して表示動作を実行することとを含んだことを特徴とする方法。
【請求項１７】
前記第１書込動作は、前記出力制御スイッチと前記第３スイッチとを開くと共に前記第１及び第２スイッチを閉じた状態で、前記第２端子を前記制御端子に接続することを含み、
前記第２書込動作は、前記出力制御スイッチと前記第１及び第２スイッチを開き、前記第２端子と前記制御端子と前記映像信号線とを互いに接続し、前記第３スイッチを閉じた状態で、前記映像信号線に映像信号としての電流信号を供給することを含み、
前記表示動作は、前記第２端子と前記制御端子と前記映像信号線とを互いから切断し、前記第１及び第２スイッチを閉じ、前記第３スイッチを開いた状態で、前記第２端子を前記第１電極に接続することを含んだことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１及び第２書込動作を実行する前に、選択した行が含む複数の画素の各々に対してリセット動作を実行することをさらに含み、
前記リセット動作は、前記出力制御スイッチと前記第１及び第２スイッチとを閉じると共に前記第３スイッチを開いた状態で前記第２端子を前記制御端子に接続することを含んだことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記複数の画素の各々は、第４キャパシタと、第４及び第５スイッチとをさらに具備し、前記第４キャパシタと前記第４スイッチとは前記定電位端子と前記第１キャパシタの前記第２スイッチが接続された電極との間で直列に接続され、前記第２キャパシタは前記定電位端子と前記第５スイッチを介して接続されており、
前記第１書込動作は、前記出力制御スイッチと前記第２、第３及び第５スイッチとを開くと共に前記第１及び第４スイッチを閉じた状態で、前記第２端子を前記制御端子に接続することを含み、
前記第２書込動作は、前記出力制御スイッチと前記第１、第４及び第５スイッチを開き、前記第２端子と前記制御端子と前記映像信号線とを互いに接続し、前記第３及び第５スイッチを閉じた状態で、前記映像信号線に映像信号としての電流信号を供給することを含み、
前記表示動作は、前記第２端子と前記制御端子と前記映像信号線とを互いから切断し、前記第１、第２及び第５スイッチを閉じ、前記第３及び第４スイッチを開いた状態で、前記第２端子を前記第１電極に接続することを含んだことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記第１及び第２書込動作を実行する前に、選択した行が含む複数の画素の各々に対して第１リセット動作及び／又は第２リセットを実行することをさらに含み、
前記第１リセット動作は、前記出力制御スイッチと前記第１及び第４スイッチとを閉じると共に前記第２、第３及び第５スイッチを開いた状態で前記第２端子を前記制御端子に接続することを含み、
前記第２リセット動作は、前記出力制御スイッチと前記第２及び第３スイッチとを閉じると共に前記第１、第４及び第５スイッチを開いた状態で前記第２端子を前記制御端子に接続することを含んだことを特徴とする請求項１９に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−３０９１７９（Ｐ２００６−３０９１７９Ａ）
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願番号】特願２００６−７９１７２（Ｐ２００６−７９１７２）
【出願日】平成１８年３月２２日（２００６．３．２２）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１８年１１月９日（２００６．１１．９）
【国際特許分類】
【出願日】平成１８年３月２２日（２００６．３．２２）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]