表示装置およびコントローラドライバ
【課題】フリッカを低減すること。
【解決手段】入力画像２０に基づいて複数の出力画像を生成するコントローラドライバ３と、複数の出力画像を次々に表示する表示部２とを備えている。コントローラドライバ３は、入力画像２０のビットプレーン数を減少させて処理後画像を生成する画像処理部前段６と、処理後画像を構成する複数画素のうちのいくつかの画素の階調をずらして補正して複数の出力画像を生成する画像処理部後段８とを備えている。複数の出力画像は、処理後画像に対して階調が異なる補正された画素の個数が互いに概ね等しい。このとき、表示装置１は、複数の出力画像ごとの平均輝度のばらつきが軽減されて、フリッカを低減することができる。
【解決手段】入力画像２０に基づいて複数の出力画像を生成するコントローラドライバ３と、複数の出力画像を次々に表示する表示部２とを備えている。コントローラドライバ３は、入力画像２０のビットプレーン数を減少させて処理後画像を生成する画像処理部前段６と、処理後画像を構成する複数画素のうちのいくつかの画素の階調をずらして補正して複数の出力画像を生成する画像処理部後段８とを備えている。複数の出力画像は、処理後画像に対して階調が異なる補正された画素の個数が互いに概ね等しい。このとき、表示装置１は、複数の出力画像ごとの平均輝度のばらつきが軽減されて、フリッカを低減することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびコントローラドライバに関し、特に、ＦＲＣ（フレームレートコントロール）を用いて画像を表示するときに利用される表示装置およびコントローラドライバに関する。
【背景技術】
【０００２】
近年、携帯電話などの表示装置におけるディスプレイは、高精細化、多色化が進み、ＬＣＤコントローラドライバに内蔵されるメモリ及び、ＤＡコンバータ回路の回路規模が増大している。携帯電話などに使用されるコントローラドライバＩＣは、消費電力、面積が小さいことが望まれている。しかし、メモリや、ＤＡコンバータが増大することは、コントローラドライバの消費電力の増加、面積の増加に繋がる。また、近年の表示装置のディスプレイは、画質が向上しており、特に、液晶を用いた表示装置において、フリッカの少ない画像を表示することが望まれている。
【０００３】
特開２００３−１６２２７２号公報には、メモリ容量を減らしても通常のラスタ画像と遜色のない画像処理を行うとともに、メモリ容量のみならず、ラスタ画像のデータ伝送においても画質劣化を抑えながら伝送容量を減らすことのできる画像処理装置が開示されている。その画像処理装置は、原画像であるラスタ画像のビットプレーン数を減少させた後、該ビットプレーン数が減少したラスタ画像のビットプレーン数を前記原画像のビットプレーン数以下に増加する。特開２００３−１６２２７２号公報には、さらに、ＦＲＣを用いてメモリ及び、ＤＡコンバータを小さくする技術が開示されている。
【０００４】
【特許文献１】特開２００３−１６２２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図９は、特開２００３−１６２２７２号公報に第６の実施形態として記載される画像処理装置を示している。その画像処理装置１００は、画像処理部前段１０４とメモリ１０２とＦＲＣ画像処理部後段１０９と画像表示部１０３Ａとを備えている。ＦＲＣ画像処理部後段１０９は、しきい値生成部１１１Ｂと２ビットカウンタ１１９とキャリー生成部１２０とセレクタ１１３とから構成されている。画像処理部前段１０４は、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１０１を減色処理してＲＧＢ各色４ビットのラスタ画像を生成する。メモリ１０２は、そのＲＧＢ各色４ビットのラスタ画像を蓄積する。しきい値生成部１１１Ｂは、画素のＸＹ座標をもとにしきい値を生成する。２ビットカウンタ１１９は、ＶＳｙｎｃが入力される度に、００→１１→０１→１０→００→…と変化するカウンタ出力値を出力する。キャリー生成部１２０は、（しきい値）＞（カウンタ出力値）のときには「１」を示し、それ以外のときは「０」を示すキャリーを出力する。このように、４フレームを１周期とし、その中でしきい値分のキャリーを発生させるようにしている。セレクタ１１３は、そのキャリーに応じて、メモリ１０２からの出力に１を加算した値を画像表示部１０３に出力するか、または、メモリ１０２からの出力そのままの値を画像表示部３に出力する。画像表示部１０３Ａは、セレクタ１１３からの出力に基づいて各色４ビットでラスタ画像１０１が示す画像を表示する。
【０００６】
しきい値生成部１１１Ｂが図１０に示されるようなしきい値を出力するときに、キャリー生成部１２０は、図５に示されるようなキャリーを出力する。ＦＲＣ画像処理部後段１０９は、キャリー生成部１２０の出力が１であるときに、メモリ１０２のデータは＋１階調の出力が選択される。０階調が暗い階調を表示する装置の場合、このデータが１である個数が多いほど、輝度は高くなる。したがって、上記の表のＶｓｙｎｃカウンタ値が０のときに、１の個数は０／１６であるのに対し、Ｖｓｙｎｃカウンタ値が３のときは、１の個数が１２／１６であるため、Ｖｓｙｎｃカウンタ値が３であるときのほうがＶｓｙｎｃカウンタ値０の場合より輝度が高い。このパターンが繰り返されるため、フリッカが生じる。また、メールなどに例示されるアプリケーションでは、白黒のみの表示を使うことが多い。このような画像処理装置は、さらに、全てのデータが０または全てのデータが１であるときにでもＦＲＣを行うため、白黒表示の時にもフリッカが生じ、白沈み、黒浮きが生じる。
【０００７】
本発明の課題は、フリッカを低減する表示装置およびコントローラドライバを提供することにある。
【課題を解決するための手段】
【０００８】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明による表示装置（１）は、画素が並列に並べられた表示部（２）と、表示部（２）に接続されたコントローラドライバ（３）とを備えている。コントローラドライバ（３）は、入力画像（２０）を２次元多値ディザマトリクスを用いてビットプレーン数を減少させて処理後画像を生成する画像処理部前段（６）と、その処理後画像を格納するメモリ（７）と、メモリ（７）に格納されたその処理後画像に補正処理を行い、出力画像を生成する画像処理部後段（８）（６０）とを備えている。画像処理部後段（８）（６０）は、フレーム毎にカウンタ値を生成するカウンタ（４１）と、その処理後画像の表示される位置とそのカウント値とによって参照される２次元２値ディザマトリクス（４２）と、２次元２値ディザマトリクス（４２）の出力に基づいて、その出力画像を出力するセレクタ（４５）とを備えている。このとき、その出力画像のビット数は、その処理後画像のビット数と同じであり、その出力画像は、その２次元２値ディザマトリクス（４２）の出力が第１値を示すときに、その処理後画像を示し、その２次元２値ディザマトリクス（４２）の出力が第２値を示すときに、その処理後画像から補正されたデータを示している。このとき、或るフレーム期間において、２次元２値ディザマトリクス（４２）から参照される第１値の個数が、そのフレーム期間と異なる他のフレーム期間において、２次元２値ディザマトリクス（４２）から参照される第１値の個数に等しくなるように、２次元２値ディザマトリクス（４２）は、その第１値と第２値とを出力する。このとき、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきが軽減されて、フリッカを低減することができる。
【００１０】
より具体的には、コントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちのその座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（８）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（４１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（４７）（６７）を対応付けるテーブル（５２）を参照して、複数ＬＵＴ出力値（４７）（６７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（４７）を出力する２次元２値ディザマトリクス（４２）と、出力画像データを出力するセレクタ（４５）とを備えている。出力画像データは、ＬＵＴ出力値（４７）（６７）が第１値を示しているときに処理後画像データ（２８）を示し、ＬＵＴ出力値（４７）（６７）が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（４７）（６７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値が、第１値を示しているＬＵＴ出力値の個数が互いに等しくなるように、２次元２値ディザマトリクス（４２）（６２）が設計されている。このとき、複数の出力画像は、処理後画像に対して補正された画素の個数が互いに等しくなるように生成され、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきを軽減して、フリッカを低減することができる。
【００１１】
コントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちのその座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（６０）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（６１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（６７）を対応付けるテーブル（７２）を参照して、複数ＬＵＴ出力値（６７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（６７）を出力する２次元２値ディザマトリクス（６２）と、画像データとＬＵＴ出力値（６７）とに基づいて出力値を出力する最大値最小値制御（６３）と、出力画像データを出力するセレクタ（６５）とを備えている。出力値は、画像データがすべて１かすべて０の場合は、第２値を出力し、それ以外の場合はＬＵＴ出力値（６７）を示している。出力画像データは、出力値が第１値を示しているときに処理後画像データ（２８）を示し、出力値が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（６７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値（６７）は、第１値を示しているＬＵＴ出力値（６７）の個数が互いに等しい。このようなコントローラドライバ（３）は、処理後画像データ（２８）が真っ黒または真っ白を示す画素がフレーム期間ごとに異なる階調を表示することを防止して、白沈み、黒浮きを防止することができる。
【００１２】
コントローラドライバ（３）は、出力画像データに対応する階調電圧を座標により識別される画素に印加して表示部（２）にフレームを表示しているデータ線駆動回路をさらに備えている。階調電圧は、フレーム毎に極性が反転する。カウンタ（４１）（６１）は、複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに階調電圧の極性が反転するように、カウンタ値を出力する。このとき、表示部（２）の画素に印加される極性の偏りを平均化することができる。
【００１３】
本発明によるコントローラドライバ（３）は、入力画像（２０）のビットプレーン数を減少させて処理後画像を生成する画像処理部前段（６）と、処理後画像を格納するメモリ（７）と、処理後画像を構成する複数画素のうちのいくつかの画素の階調を補正して複数の出力画像を生成する画像処理部後段（８）（６０）とを備えている。出力画像のビット数は、処理後画像のビット数と同じである。このとき、処理後画像は、入力画像（２０）より情報量が小さいために、その処理後画像を格納するメモリ（７）は、縮小することができ、コントローラドライバ（３）の回路規模を縮小することができる。さらに、複数の出力画像は、処理後画像に対して補正された画素の個数が互いに概ね等し苦なるように生成される。このとき、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきが軽減されて、フリッカを低減することができる。
【００１４】
より具体的には、本発明によるコントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちの座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（８）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（４１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（４７）を対応付けるテーブル（５２）を参照して、複数ＬＵＴ出力値（４７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（４７）を出力する２次元２値ディザマトリクス（４２）と、出力画像データを出力するセレクタ（４５）とを備えている。出力画像データは、ＬＵＴ出力値（４７）が第１値を示しているときに処理後画像データ（２８）を示し、ＬＵＴ出力値（４７）が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（４７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値（４７）は、第１値を示しているＬＵＴ出力値（４７）の個数が互いに等しくなるように、２次元２値ディザマトリクス（４２）（６２）が設計されている。このとき、複数の出力画像は、処理後画像に対して補正された画素の個数が互いに等しくなるように生成され、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきを軽減して、フリッカを低減することができる。
【００１５】
コントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちの座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（６０）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（６１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（６７）を対応付けるテーブル（７２）を参照して、複数ＬＵＴ出力値（６７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（６７）を出力する２次元２値ディザマトリクス（６２）と、画像データとＬＵＴ出力値（６７）とに基づいて出力値を出力する最大値最小値制御（６３）と、出力画像データを出力するセレクタ（６５）とを備えている。出力値は、画像データがすべて１かすべて０の場合は、第２値を出力し、それ以外の場合はＬＵＴ出力値（６７）を示している。出力画像データは、出力値が第１値を示しているときに処理後画像データ（２８）を示し、出力値が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（６７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値（６７）は、第１値を示しているＬＵＴ出力値（６７）の個数が互いに等しい。このようなコントローラドライバ（３）は、処理後画像データ（２８）が真っ黒または真っ白を示す画素がフレーム期間ごとに異なる階調を表示することを防止して、白沈み、黒浮きを防止することができる。
【００１６】
本発明によるコントローラドライバ（３）は、出力画像データに対応する階調電圧を座標により識別される画素に印加して表示部（２）にフレームを表示しているデータ線駆動回路をさらに備えている。階調電圧は、フレーム毎に極性が反転する。カウンタ（４１）（６１）は、複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに階調電圧の極性が反転するように、カウンタ値を出力する。このとき、表示部（２）の画素に印加される極性の偏りを平均化することができる。
【００１７】
本発明による表示装置（１）は、ディザマトリックス（４２）とセレクタ（４５）とを有している。ディザマトリックス（４２）は、カウント値および画像データの座標データに基づいて複数のマトリクスの中から対応するマトリックスを出力する。その画像データは、複数の画像のうちの１つを示し、その画像を構成する複数の画素に対応する階調を示している。その複数の画像は、それぞれ、複数の入力画像（２０）が減色処理されて生成される。その複数の画素のうちの任意の要素は、その座標データの集合のうちの１つの要素に対応している。そのカウント値は、その複数の画像のうちの１つの画像に対して複数が生成される。そのマトリクスは、そのカウント値ごとに出力され、複数の値から形成されている。その複数の値のうちの任意の要素は、座標データのうちの１つの要素に対応している。セレクタ（４５）は、ディザマトリックス（４２）から出力されるマトリクスに基づいて、その画像データに対して加算処理を実施したデータを出力する。すなわち、そのデータのうちのある座標に対応する階調は、その画像データのうちのその座標に対応する階調が加算処理されて出力される。その加算処理は、そのマトリクスのうちのその座標に対応する値に対応している。たとえば、そのデータの階調は、そのマトリクスの値が０であるときにその画像データの階調をそのまま示し、そのマトリクスの値が１であるときにその画像データの階調に１が加算された階調を示す。その各カウント値に応答して出力されるデータから形成される複数の画像は、次々に表示され、各カウント値に対応する複数のマトリクスの各値の個数が互いに概ね等しいときに、フリッカが低減される。
【発明の効果】
【００１８】
本発明による表示装置およびコントローラドライバは、フリッカを低減することができる。
【発明を実施するための最良の形態】
【００１９】
図面を参照して、本発明による表示装置の実施の形態を記載する。その表示装置１は、図１に示されているように、表示部２とコントローラドライバ３とを備えている。表示部２は、液晶パネルであり、複数の画素と複数のゲート線と複数のデータ線とを備えている。その複数の画素は、マトリクス状に配置され、座標（Ｘ座標とＹ座標との組）により互いに識別される。その複数の画素の各々は、その複数のゲート線のうちの１つのゲート線に接続され、複数のデータ線のうちの１つのデータ線に接続されている。コントローラドライバ３は、入力される画像に基づいて複数の出力画像を生成する。
【００２０】
コントローラドライバ３は、命令処理回路５と画像処理部前段６とメモリ７と画像処理部後段８と階調電源１１とデータ線駆動回路１２とゲート線駆動回路１４とを備えている。
【００２１】
命令処理回路５は、外部からコントローラドライバ３に入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像データ２０は、表示部２に表示させる画像を示し、表示部２が備える複数の画素に複数の色を対応付けている。その色は、対応する画素に表示される色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、２進数の８ビットの数値で表現されている。制御信号２１は、階調電源１１の設定に用いられ、データ線駆動回路１２とゲート線駆動回路１４とのタイミング制御に用いられる信号であり、複数の階調に対応する複数の階調電圧を示し、データ線駆動回路１２とゲート線駆動回路１４との動作のタイミングを示している。座標データ２３は、表示部２が備える複数の画素のうちの１つの画素を識別し、その１つの画素の座標（Ｘ座標とＹ座標との組）を示している。座標データ２３は、複数の画素をそれぞれ示す複数の座標が所定の順で繰り返すように変化する。画像データ２２は、画像データ２０が示す画像のうちの座標データ２３により識別される画素に表示させる色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、８ビットの数値で表現されている。タイミング制御信号２４は、表示部２に表示させる各フレームを生成するタイミングを示している。階調設定２５は、制御信号２１が示す複数の階調電圧を示し、複数の階調に対応付けて複数の階調電圧を示している。タイミング制御２７は、表示パネル２のゲート線のうちの座標データ２３により識別される画素に接続される１つのゲート線を識別し、ゲート線駆動回路１４がその１つのゲート線に”Ｈ”を示す制御信号を供給するタイミングを示している。タイミング制御２６は、表示パネル２のデータ線のうちの座標データ２３により識別される画素に接続される１つのデータ線を識別し、データ線駆動回路１２がその１つのデータ線に階調電圧を印加するタイミングを示している。
【００２２】
画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。処理後画像データ２８は、画像データ２２が示す色に概ね等しい色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、６ビットの数値で表現されている。すなわち、画像処理部前段６は、画像データ２２が示す階調の下位２ビットを切り捨てて処理後画像データ２８を算出する。
【００２３】
メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００２４】
画像処理部後段８は、処理後画像データ２８と座標データ２３とタイミング制御信号２４とに基づいて、出力画像データ２９を生成する。出力画像データ２９は、座標データ２３により識別される画素に表示される色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、６ビットの数値で表現されている。出力画像データ２９は、処理後画像データ２８により示される階調を示し、または、処理後画像データ２８により示される階調に１を加算した値を示している。
【００２５】
ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線に複数の制御信号３３をそれぞれ出力する。制御信号３３のうちのタイミング制御２７により識別されるゲート線に出力される制御信号は、”Ｈ”を示し、制御信号３３のうちの残りの制御信号は、”Ｌ”を示している。
【００２６】
データ線駆動回路１２は、タイミング制御２６と出力画像データ２９とに基づいて、表示パネル２の複数のデータ線に複数の表示データ３２をそれぞれ出力する。
表示データ３２は、それぞれ、複数の階調電圧３１のいずれかにより表現されている。すなわち、データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の階調電圧３１のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。
【００２７】
表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像を表示する。その色は、ゲート線からその画素に”Ｈ”を示す制御信号が与えられている期間に、データ線からその画素に与えられる階調電圧に対応している。
【００２８】
図２は、画像処理部前段６で用いられるビットプレーンデータを示している。そのビットプレーンデータ５１は、複数の座標を複数のしきい値に対応付けている。そのしきい値は、０、１、２、３のうちのいずれかを示している。その座標は、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。
【００２９】
ビットプレーンデータ５１は、０を示すしきい値の個数と１を示すしきい値の個数と２を示すしきい値の個数と３を示すしきい値の個数とが互いに等しく、すなわち、各値を示すしきい値の個数が４個である。ビットプレーンデータ５１は、さらに、Ｘ座標の１つに対応する複数のしきい値が０、１、２、３のうちのいずれかを示すしきい値を１つだけ含むように設計されている。ビットプレーンデータ５１は、さらに、Ｙ座標の１つに対応する複数のしきい値が０、１、２、３のうちのいずれかを示すしきい値を１つだけ含むように設計されている。
【００３０】
図３は、画像処理部後段８を示している。画像処理部後段８は、カウンタ４１と２次元２値ディザマトリクス４２と＋１演算器４４とセレクタ４５とオーバフロー制御５３とを備えている。カウンタ４１は、タイミング制御信号２４に基づいてカウンタ値４６を算出する。カウンタ値４６は、０、１、２、３のうちのいずれかを示している。カウンタ値４６は、タイミング制御信号２４が示すタイミングの度に変化し、０→１→２→３→１→２→３→０の順列が繰り返すように出力される。２次元２値ディザマトリクス４２は、処理後画像に依存することなく、座標データ２３とカウンタ値４６とに基づいてＬＵＴ出力値４７を出力する。ＬＵＴ出力値４７は、０または１のいずれかを示している。＋１演算器４４は、処理後画像データ２８に基づいて＋１画像データ４９を算出する。＋１画像データ４９は、処理後画像データ２８が示す階調に１が加算された階調を示している。セレクタ４５は、処理後画像データ２８と＋１画像データ４９とＬＵＴ出力値４７とに基づいて画像データ５４を算出する。画像データ５４は、ＬＵＴ出力値４７が０を示すときに処理後画像データ２８が示す階調を示し、ＬＵＴ出力値４７が１を示すときに＋１画像データ４９が示す階調を示している。オーバフロー制御５３は、画像データ５４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ５４がオーバーフローしていないときに画像データ５４と等しい値を示し、画像データ５４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００３１】
２次元２値ディザマトリクス４２は、テーブルを備えている。そのテーブル５２は、図４に示されているように、座標とカウンタ値とをＬＵＴ出力値に対応付けている。その座標は、ビットプレーンデータ５１の座標と同様にして、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。そのカウンタ値は、０、１、２、３のうちのいずれかを示している。そのＬＵＴ出力値は、０または１のいずれかを示している。
【００３２】
テーブル５２は、ある座標に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が、ビットプレーンデータ５１によりその座標に対応するしきい値に一致するように、設計されている。テーブル５２は、さらに、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が６になるように設計されている。すなわち、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数は、互いに一致している。
【００３３】
このとき、画像処理部後段８の２次元２値ディザマトリクス４２は、テーブル５２を参照して、座標データ２３が示すＸ座標とＹ座標とカウンタ値４６が示す値とに対応するＬＵＴ出力値を出力する。すなわち、本発明では、画像処理部前段６で、次式：
メモリ保持画像データ＝（入力画像−ビットプレーンデータ＋２）＞＞２
により示される処理を行う。画像処理部後段８では、次式：
出力画像データ＝（メモリ保持画像データ） ＋ ２次元２値ディザマトリクス（Ｖｓｙｎｃカウンタ値０〜３）
により示される処理を行う。ここで、出力画像データをメモリ保持画像データの式で表すと、次式：
出力画像データ＝ ｉｎｔ（（メモリ保持画像データ−ビットプレーンデータ＋２）／４）＋２次元２値ディザマトリクス（Ｖｓｙｎｃカウンタ値）
となる。２次元２値ディザマトリクス４２の４つのフレームの合計は画像処理部前段６のビットプレーン値と等しくなっている。
【００３４】
具体例に示すと、入力データが次表：
【表１】
である場合、メモリに格納されるときのデータは、次表：
【表２】
により表現される。出力後のデータは、Ｖｓｙｎｃカウンタ値が０であるときに、次表：
【表３】
により表現され、Ｖｓｙｎｃカウンタ値が１であるときに、次表：
【表４】
により表現され、Ｖｓｙｎｃカウンタ値が２であるときに、次表：
【表５】
により表現され、Ｖｓｙｎｃカウンタ値が３であるときに、次表：
【表６】
により表現される。この４フレームのデータを合計すると、次表：
【表７】
により表すことができる。このことから明らかなように、本発明の変換処理によれば、全体的に入力信号に近い値をとっていることが分かる。これは本発明において粒状感の減少及び偽色の抑制が図れることを示している。
【００３５】
このようなコントローラドライバ３は、メモリ７と画像処理部後段８と階調電源１１とデータ線駆動回路１２とを６ビットの構成で実現することができ、これらの回路を６ビットで構成することより、コントローラドライバ３が備えるメモリ回路を縮小することができ、ＤＡコンバータの規模を縮小することができる。
【００３６】
以下に、本発明による表示装置１の動作を説明する。
コントローラドライバ３は、外部から画像データ２０と制御信号２１とが入力されると、まず、命令処理回路５が、外部からコントローラドライバ３に入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００３７】
カウンタ４１は、タイミング制御信号２４が示すタイミングの度に０→１→２→３→１→２→３→０の順列が繰り返すように値が変化するカウンタ値４６を出力する。２次元２値ディザマトリクス４２は、テーブル５２を参照して、座標データ２３とカウンタ値４６とに対応するＬＵＴ出力値４７を出力する。＋１演算器４４は、処理後画像データ２８が示す階調に１が加算された階調を示す＋１画像データ４９を出力する。セレクタ４５は、ＬＵＴ出力値４７が０を示すときに処理後画像データ２８が示す階調を示す画像データ５４を出力し、ＬＵＴ出力値４７が１を示すときに＋１画像データ４９が示す階調を示す画像データ５４を出力する。オーバフロー制御５３は、画像データ５４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ５４がオーバーフローしていないときに画像データ５４と等しい値を示し、画像データ５４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００３８】
階調電源１１は、階調設定２５に基づいて複数の階調電圧３１をデータ線駆動回路１２に印加する。ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線のタイミング制御２７により識別されるゲート線に”Ｈ”を示す制御信号を出力し、残りのゲート線に”Ｌ”を示す制御信号を出力する。データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の階調電圧３１のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像データ２０が示す画像を表示する。
【００３９】
複数のカウンタ値は、表示部２に表示される複数のフレームに対応している。すなわち、表示装置１は、カウンタ値が４つの値をとることができるときに、画像データ２０が示す１つの画像に対して互いに異なる４種類のフレームを生成することができる。
【００４０】
このようなコントローラドライバ３の動作により、６ビットの表示装置に８ビットの画像に近い画像を出力することができる。
【００４１】
本発明による表示装置の比較例は、特開２００３−１６２２７２号公報に第６の実施形態として記載される画像処理装置である。その画像処理装置１００は、図９に示されているように、画像処理部前段１０４とメモリ１０２とＦＲＣ画像処理部後段１０９と画像表示部１０３Ａとを備えている。ＦＲＣ画像処理部後段１０９は、しきい値生成部１１１Ｂと２ビットカウンタ１１９とキャリー生成部１２０とセレクタ１１３とから構成されている。画像処理部前段１０４は、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１０１を減色処理してＲＧＢ各色４ビットのラスタ画像を生成する。メモリ１０２は、そのＲＧＢ各色４ビットのラスタ画像を蓄積する。しきい値生成部１１１Ｂは、画素のＸＹ座標をもとにしきい値を生成する。２ビットカウンタ１１９は、ＶＳｙｎｃが入力される度に計数し、その出力値が００→１１→０１→１０→００→…と変化する。キャリー生成部１２０は、（しきい値）＞（カウンタ出力値）のときには「１」を示し、それ以外のときは「０」を示すキャリーを出力する。このように、４フレームを１周期とし、その中でしきい値分のキャリーを発生させるようにしている。セレクタ１１３は、そのキャリーに応じて、メモリ１０２からの出力に１を加算した値を画像表示部３に出力するか、または、メモリ１０２からの出力そのままの値を画像表示部３に出力する。画像表示部１０３Ａは、セレクタ１１３からの出力に基づいて各色４ビットでラスタ画像１０１が示す画像を表示する。
【００４２】
図５は、画像処理装置１００のしきい値生成部１１１Ｂが図９により示されるしきい値を生成するときに、キャリー生成部１２０が出力するキャリーを示している。１を示すキャリーが４×４の画素のブロックに出現する個数は、Ｖｓｙｎｃカウンタ値が０のときに０個であり、Ｖｓｙｎｃカウンタ値が３のときに１２個であり、Ｖｓｙｎｃカウンタ値が１のときに４個であり、Ｖｓｙｎｃカウンタ値が２のときに８個である。画像表示部１０３Ａが０階調を暗く表示する場合、同じ画像から生成されたフレームであっても、１を示すキャリーの個数が多いフレームほどそのフレームの平均輝度が高くなる。このため、画像処理装置１００は、Ｖｓｙｎｃカウンタ値が変化する度に、１を示すキャリーの個数が異なる複数のフレームが繰り返し表示されるため、フリッカが生じる。
【００４３】
表示装置１によれば、“１”を示すＬＵＴ出力値が出現する個数がフレーム毎（カウンタ値毎）に一定になり、メモリの画像データに＋１階調する個数が一定になっている。このため、本発明による表示装置１によれば、比較例の画像処理装置１００に比較して、１つの画像に対して生成される４つのフレームは、画面の平均輝度のフレーム毎のばらつきが軽減されており、その４つのフレームが次々に表示されるときに発生するフリッカを軽減することができる。
【００４４】
また、カウンタ値が０→１→２→３→１→２→３→０→・・・・と繰り返すことにより、ある１つの値を示すカウンタ値に対応するフレームは、表示されるごとに、表示部２を駆動する際の極性が反転している。このため、表示部２の各画素に印加される電圧の極性の偏りを平均化することができる。
【００４５】
なお、カウンタ４１は、タイミング制御信号２４が示すタイミングの度に、０→１→２→３の順列が繰り返すように変化するカウンタ値４６を出力することもできる。このとき、表示装置１は、表示部２を駆動する際の極性反転と同期して、ある１つの値を示すカウンタ値に対応するフレームは、常に片方の極性で表示される。このような表示装置は、極性の偏りを平均化することができできないが、フリッカは軽減することができる。
【００４６】
本発明による表示装置の実施の他の形態は、既述の実施の形態における画像処理部後段８が他の画像処理部後段に置換されている。その画像処理部後段６０は、図６に示されているように、カウンタ６１と２次元２値ディザマトリクス６２と最大値最小値制御６３と＋１演算器６４とセレクタ６５とオーバフロー制御７３とを備えている。カウンタ６１は、タイミング制御信号２４に基づいてカウンタ値６６を算出する。カウンタ値６６は、タイミング制御信号２４が示すタイミングの度に変化し、０→１→２→３→１→２→３→０の順列が繰り返すように出力される。２次元２値ディザマトリクス６２は、テーブル５２を参照して、座標データ２３が示すＸ座標とＹ座標とカウンタ値６６が示す値とに対応するＬＵＴ出力値を出力する。最大値最小値制御６３は、処理後画像データ２８とＬＵＴ出力値６７とに基づいて出力値６８を算出する。最大値最小値制御６３は、処理後画像データ２８が示す色が白であるか、黒であるか、その他の色であるかを判別し、その判別結果とＬＵＴ出力値６７とに基づいて出力値６８を算出する。出力値６８は、処理後画像データ２８がすべて０またはすべて１を示すときに０を示し、処理後画像データ２８が示す色がすべて０を示さないで、かつ、すべて１を示さないときに出力値６８ＬＵＴ出力値６７が示す値を示している。＋１演算器６４は、処理後画像データ２８に基づいて＋１画像データ６９を算出する。＋１画像データ６９は、処理後画像データ２８が示す階調に１が加算された階調を示している。セレクタ６５は、処理後画像データ２８と＋１画像データ６９と出力値６８とに基づいて画像データ７４を算出する。画像データ７４は、出力値６８が０を示すときに処理後画像データ２８が示す階調を示し、出力値６８が１を示すときに＋１画像データ６９が示す階調を示している。オーバフロー制御７３は、画像データ７４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ７４がオーバーフローしていないときに画像データ７４と等しい値を示し、画像データ７４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００４７】
このようなコントローラドライバは、既述の実施の形態におけるコントローラドライバ３と同様にして、回路を６ビットで構成することができ、メモリ回路を縮小することができ、ＤＡコンバータの規模を縮小することができる。
【００４８】
そのコントローラドライバは、外部から画像データ２０と制御信号２１とが入力されると、まず、命令処理回路５が、外部からそのコントローラドライバに入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００４９】
カウンタ６１は、タイミング制御信号２４が示すタイミングの度に０→１→２→３→１→２→３→０の順列が繰り返すように値が変化するカウンタ値６６を出力する。２次元２値ディザマトリクス６２は、テーブル５２を参照して、座標データ２３とカウンタ値６６とに対応するＬＵＴ出力値６７を出力する。最大値最小値制御６３は、処理後画像データ２８が示す色が白であるか、黒であるか、その他の色であるかを判別し、その判別結果とＬＵＴ出力値６７とに基づいて出力値６８を算出する。すなわち、出力値６８は、処理後画像データ２８がすべて０またはすべて１を示すときに０を示す出力値６８を出力し、処理後画像データ２８が示す色がその他の色であるときにＬＵＴ出力値６７を示す出力値６８を出力する。＋１演算器６４は、処理後画像データ２８が示す階調に１が加算された階調を示す＋１画像データ６９を出力する。セレクタ６５は、出力値６８が０を示すときに処理後画像データ２８が示す階調を示す画像データ７４を出力し、出力値６８が１を示すときに＋１画像データ６９が示す階調を示す画像データ７４を出力する。オーバフロー制御７３は、画像データ７４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ７４がオーバーフローしていないときに画像データ７４と等しい値を示し、画像データ７４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００５０】
階調電源１１は、階調設定２５に基づいて複数の階調電圧３１をデータ線駆動回路１２に印加する。ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線のタイミング制御２７により識別されるゲート線に”Ｈ”を示す制御信号を出力し、残りのゲート線に”Ｌ”を示す制御信号を出力する。データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の階調電圧３１のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。データ線駆動回路１２は、さらに、表示部２に表示させるフレーム毎に、データ線に印加する階調電圧の極性を反転させる。表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像データ２０が示す画像を表示する。
【００５１】
このような表示装置によれば、既述の実施の形態における表示装置１と同様にして、フリッカを軽減し、表示部２の各画素に印加される電圧の極性の偏りを平均化することができる。
【００５２】
既述の実施の形態における画像処理部後段８は、真っ白、真っ黒などの階調データがすべて０であったり、すべて１であったりする画像に対しても必ず＋１演算処理する。このため、画像処理部後段８を備える表示装置１により表示される画像には、真っ黒である部分に黒でない画素が出てきたり、真っ白である部分に白でない画素が出てきたりするために、黒浮きや、白沈みなどの問題が生じる。画像処理部後段６０を備える表示装置は、階調データがすべて０の場合に出力値をすべて０にし、階調データがすべて１の場合に出力値をすべて１にすることにより、画像の真っ黒である部分に黒でない画素が出ることを防止し、真っ白である部分に白でない画素が出ることを防止して、黒浮き、白沈みを解消することができる。
【００５３】
なお、出力値６８は、処理後画像データ２８がすべて０を示すときに０を示し、処理後画像データ２８がすべて１を示すときに１を示し、処理後画像データ２８がすべて０を示さないで、かつ、すべて１を示さないときにＬＵＴ出力値６７が示す値を示すように、最大値最小値制御６３を設計することもできる。このときも同様にして、黒浮き、白沈みを解消することができる。
【００５４】
本発明による表示装置の実施のさらに他の形態は、既述の実施の形態における階調電源１１が他の階調電源に置換されている。その階調電源は、階調設定２５に基づいて複数の＋１階調電圧をデータ線駆動回路１２に印加する。その複数の＋１階調電圧の大きさは、それぞれ、階調設定２５が示す複数の階調電圧に等しい。その＋１階調電圧のうちのある階調に対応する電圧は、既述の実施の形態における階調電圧３１のうちのその階調に１を加算した階調に対応する電圧に等しい。
【００５５】
図７は、このような階調電源を備えるコントローラドライバが備える画像処理部後段８で用いられるビットプレーンデータを示している。そのビットプレーンデータ７１は、複数の座標を複数のしきい値に対応付けている。そのしきい値は、１、３のうちのいずれかを示している。その座標は、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。ビットプレーンデータ７１は、０を示すしきい値が０個であり、１を示すしきい値が８個であり、２を示すしきい値が０個であり、３を示すしきい値が８個であり、しきい値の分布が均一でない。
【００５６】
図８は、ビットプレーンデータ７１が用いられるときに、２次元２値ディザマトリクス４２が備えるテーブルを示している。そのテーブル７２は、座標とカウンタ値とをＬＵＴ出力値に対応付けている。その座標は、ビットプレーンデータ７１の座標と同様にして、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。そのカウンタ値は、０、１、２、３のうちのいずれかを示している。そのＬＵＴ出力値は、０または１のいずれかを示している。
【００５７】
テーブル７２は、ある座標に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が、ビットプレーンデータ７１によりその座標に対応するしきい値から１を減算した値に一致するように、設計されている。テーブル７２は、さらに、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が４になるように設計されている。すなわち、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数は、互いに一致している。テーブル７２は、さらに、ある座標と０を示すカウンタ値とに対応するＬＵＴ出力値がその座標と２を示すカウンタ値とに対応するＬＵＴ出力値に一致するように、かつ、ある座標と１を示すカウンタ値とに対応するＬＵＴ出力値がその座標と３を示すカウンタ値とに対応するＬＵＴ出力値に一致するように、設計されている。
【００５８】
このようなコントローラドライバは、既述の実施の形態におけるコントローラドライバ３と同様にして、回路を６ビットで構成することができ、メモリ回路を縮小することができ、ＤＡコンバータの規模を縮小することができる。
【００５９】
このような階調電源を備えるコントローラドライバは、外部から画像データ２０と制御信号２１とが入力されると、まず、命令処理回路５が、外部からそのコントローラドライバに入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００６０】
カウンタ４１は、タイミング制御信号２４が示すタイミングの度に０→１→２→３→１→２→３→０の順列が繰り返すように値が変化するカウンタ値４６を出力する。２次元２値ディザマトリクス４２は、テーブル７２を参照して、座標データ２３とカウンタ値４６とに対応するＬＵＴ出力値４７を出力する。＋１演算器４４は、処理後画像データ２８が示す階調に１が加算された階調を示す＋１画像データ４９を出力する。セレクタ４５は、ＬＵＴ出力値４７が０を示すときに処理後画像データ２８が示す階調を示す出力画像データ２９を出力し、ＬＵＴ出力値４７が１を示すときに＋１画像データ４９が示す階調を示す出力画像データ２９を出力する。
【００６１】
その階調電源は、階調設定２５に基づいて複数の＋１階調電圧をデータ線駆動回路１２に印加する。ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線のタイミング制御２７により識別されるゲート線に”Ｈ”を示す制御信号を出力し、残りのゲート線に”Ｌ”を示す制御信号を出力する。データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の＋１階調電圧のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像データ２０が示す画像を表示する。
【００６２】
このようなコントローラドライバの動作により、既述の実施の形態におけるコントローラドライバ３と同様にして、６ビットの表示装置に８ビットの画像に近い画像を出力することができる。
【００６３】
このようなコントローラドライバの動作によれば、表示データとしては−１画像データとして出力し、階調としては、＋１階調の出力を出するため、表示される画像は元の階調に戻り、ビットプレーンデータ７１で指定した表示データとなる。また、図８のようにＬＵＴ出力値を配置し、階調電圧を設定することで、４フレームによるＦＲＣではなく、２フレームによるＦＲＣになる。これにより表示される＋１演算画像とそのままの画像が変わる周期が速くなり、よりフリッカが軽減される。
【図面の簡単な説明】
【００６４】
【図１】図１は、本発明による表示装置の実施の形態を示すブロック図である。
【図２】図２は、ビットプレーンデータを示す表である。
【図３】図３は、画像処理部後段を示すブロック図である。
【図４】図４は、２次元２値ディザマトリクスが備えるテーブルを示す表である。
【図５】図５は、公知の表示装置で用いられるキャリーを示す表である。
【図６】図６は、他の画像処理部後段を示すブロック図である。
【図７】図７は、他のビットプレーンデータを示す表である。
【図８】図８は、２次元２値ディザマトリクスが備える他のテーブルを示す表である。
【図９】図９は、公知の表示装置の実施の形態を示すブロック図である。
【図１０】図１０は、ビットプレーンデータを示す表である。
【符号の説明】
【００６５】
１ ：表示装置
２ ：表示部
３ ：コントローラドライバ
５ ：命令処理回路
６ ：画像処理部前段
７ ：メモリ
８ ：画像処理部後段
１１：階調電源
１２：データ線駆動回路
１４：ゲート線駆動回路
２０：画像データ
２１：制御信号
２２：画像データ
２３：座標データ
２４：タイミング制御信号
２５：階調設定
２６：タイミング制御
２７：タイミング制御
２８：処理後画像データ
２９：出力画像データ
３１：階調電圧
３２：表示データ
３３：制御信号
４１：カウンタ
４２：２次元２値ディザマトリクス
４４：＋１演算器
４５：セレクタ
５３：オーバフロー制御
４６：カウンタ値
４７：ＬＵＴ出力値
４９：＋１画像データ
５４：画像データ
５１：ビットプレーンデータ
５２：テーブル
６０：画像処理部後段
６１：カウンタ
６２：２次元２値ディザマトリクス
６３：最大値最小値制御
６４：＋１演算器
６５：セレクタ
７３：オーバフロー制御
６６：カウンタ値
６７：ＬＵＴ出力値
６８：出力値
６９：＋１画像データ
７４：画像データ
７１：ビットプレーンデータ
７２：テーブル
【技術分野】
【０００１】
本発明は、表示装置およびコントローラドライバに関し、特に、ＦＲＣ（フレームレートコントロール）を用いて画像を表示するときに利用される表示装置およびコントローラドライバに関する。
【背景技術】
【０００２】
近年、携帯電話などの表示装置におけるディスプレイは、高精細化、多色化が進み、ＬＣＤコントローラドライバに内蔵されるメモリ及び、ＤＡコンバータ回路の回路規模が増大している。携帯電話などに使用されるコントローラドライバＩＣは、消費電力、面積が小さいことが望まれている。しかし、メモリや、ＤＡコンバータが増大することは、コントローラドライバの消費電力の増加、面積の増加に繋がる。また、近年の表示装置のディスプレイは、画質が向上しており、特に、液晶を用いた表示装置において、フリッカの少ない画像を表示することが望まれている。
【０００３】
特開２００３−１６２２７２号公報には、メモリ容量を減らしても通常のラスタ画像と遜色のない画像処理を行うとともに、メモリ容量のみならず、ラスタ画像のデータ伝送においても画質劣化を抑えながら伝送容量を減らすことのできる画像処理装置が開示されている。その画像処理装置は、原画像であるラスタ画像のビットプレーン数を減少させた後、該ビットプレーン数が減少したラスタ画像のビットプレーン数を前記原画像のビットプレーン数以下に増加する。特開２００３−１６２２７２号公報には、さらに、ＦＲＣを用いてメモリ及び、ＤＡコンバータを小さくする技術が開示されている。
【０００４】
【特許文献１】特開２００３−１６２２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図９は、特開２００３−１６２２７２号公報に第６の実施形態として記載される画像処理装置を示している。その画像処理装置１００は、画像処理部前段１０４とメモリ１０２とＦＲＣ画像処理部後段１０９と画像表示部１０３Ａとを備えている。ＦＲＣ画像処理部後段１０９は、しきい値生成部１１１Ｂと２ビットカウンタ１１９とキャリー生成部１２０とセレクタ１１３とから構成されている。画像処理部前段１０４は、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１０１を減色処理してＲＧＢ各色４ビットのラスタ画像を生成する。メモリ１０２は、そのＲＧＢ各色４ビットのラスタ画像を蓄積する。しきい値生成部１１１Ｂは、画素のＸＹ座標をもとにしきい値を生成する。２ビットカウンタ１１９は、ＶＳｙｎｃが入力される度に、００→１１→０１→１０→００→…と変化するカウンタ出力値を出力する。キャリー生成部１２０は、（しきい値）＞（カウンタ出力値）のときには「１」を示し、それ以外のときは「０」を示すキャリーを出力する。このように、４フレームを１周期とし、その中でしきい値分のキャリーを発生させるようにしている。セレクタ１１３は、そのキャリーに応じて、メモリ１０２からの出力に１を加算した値を画像表示部１０３に出力するか、または、メモリ１０２からの出力そのままの値を画像表示部３に出力する。画像表示部１０３Ａは、セレクタ１１３からの出力に基づいて各色４ビットでラスタ画像１０１が示す画像を表示する。
【０００６】
しきい値生成部１１１Ｂが図１０に示されるようなしきい値を出力するときに、キャリー生成部１２０は、図５に示されるようなキャリーを出力する。ＦＲＣ画像処理部後段１０９は、キャリー生成部１２０の出力が１であるときに、メモリ１０２のデータは＋１階調の出力が選択される。０階調が暗い階調を表示する装置の場合、このデータが１である個数が多いほど、輝度は高くなる。したがって、上記の表のＶｓｙｎｃカウンタ値が０のときに、１の個数は０／１６であるのに対し、Ｖｓｙｎｃカウンタ値が３のときは、１の個数が１２／１６であるため、Ｖｓｙｎｃカウンタ値が３であるときのほうがＶｓｙｎｃカウンタ値０の場合より輝度が高い。このパターンが繰り返されるため、フリッカが生じる。また、メールなどに例示されるアプリケーションでは、白黒のみの表示を使うことが多い。このような画像処理装置は、さらに、全てのデータが０または全てのデータが１であるときにでもＦＲＣを行うため、白黒表示の時にもフリッカが生じ、白沈み、黒浮きが生じる。
【０００７】
本発明の課題は、フリッカを低減する表示装置およびコントローラドライバを提供することにある。
【課題を解決するための手段】
【０００８】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明による表示装置（１）は、画素が並列に並べられた表示部（２）と、表示部（２）に接続されたコントローラドライバ（３）とを備えている。コントローラドライバ（３）は、入力画像（２０）を２次元多値ディザマトリクスを用いてビットプレーン数を減少させて処理後画像を生成する画像処理部前段（６）と、その処理後画像を格納するメモリ（７）と、メモリ（７）に格納されたその処理後画像に補正処理を行い、出力画像を生成する画像処理部後段（８）（６０）とを備えている。画像処理部後段（８）（６０）は、フレーム毎にカウンタ値を生成するカウンタ（４１）と、その処理後画像の表示される位置とそのカウント値とによって参照される２次元２値ディザマトリクス（４２）と、２次元２値ディザマトリクス（４２）の出力に基づいて、その出力画像を出力するセレクタ（４５）とを備えている。このとき、その出力画像のビット数は、その処理後画像のビット数と同じであり、その出力画像は、その２次元２値ディザマトリクス（４２）の出力が第１値を示すときに、その処理後画像を示し、その２次元２値ディザマトリクス（４２）の出力が第２値を示すときに、その処理後画像から補正されたデータを示している。このとき、或るフレーム期間において、２次元２値ディザマトリクス（４２）から参照される第１値の個数が、そのフレーム期間と異なる他のフレーム期間において、２次元２値ディザマトリクス（４２）から参照される第１値の個数に等しくなるように、２次元２値ディザマトリクス（４２）は、その第１値と第２値とを出力する。このとき、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきが軽減されて、フリッカを低減することができる。
【００１０】
より具体的には、コントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちのその座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（８）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（４１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（４７）（６７）を対応付けるテーブル（５２）を参照して、複数ＬＵＴ出力値（４７）（６７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（４７）を出力する２次元２値ディザマトリクス（４２）と、出力画像データを出力するセレクタ（４５）とを備えている。出力画像データは、ＬＵＴ出力値（４７）（６７）が第１値を示しているときに処理後画像データ（２８）を示し、ＬＵＴ出力値（４７）（６７）が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（４７）（６７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値が、第１値を示しているＬＵＴ出力値の個数が互いに等しくなるように、２次元２値ディザマトリクス（４２）（６２）が設計されている。このとき、複数の出力画像は、処理後画像に対して補正された画素の個数が互いに等しくなるように生成され、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきを軽減して、フリッカを低減することができる。
【００１１】
コントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちのその座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（６０）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（６１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（６７）を対応付けるテーブル（７２）を参照して、複数ＬＵＴ出力値（６７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（６７）を出力する２次元２値ディザマトリクス（６２）と、画像データとＬＵＴ出力値（６７）とに基づいて出力値を出力する最大値最小値制御（６３）と、出力画像データを出力するセレクタ（６５）とを備えている。出力値は、画像データがすべて１かすべて０の場合は、第２値を出力し、それ以外の場合はＬＵＴ出力値（６７）を示している。出力画像データは、出力値が第１値を示しているときに処理後画像データ（２８）を示し、出力値が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（６７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値（６７）は、第１値を示しているＬＵＴ出力値（６７）の個数が互いに等しい。このようなコントローラドライバ（３）は、処理後画像データ（２８）が真っ黒または真っ白を示す画素がフレーム期間ごとに異なる階調を表示することを防止して、白沈み、黒浮きを防止することができる。
【００１２】
コントローラドライバ（３）は、出力画像データに対応する階調電圧を座標により識別される画素に印加して表示部（２）にフレームを表示しているデータ線駆動回路をさらに備えている。階調電圧は、フレーム毎に極性が反転する。カウンタ（４１）（６１）は、複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに階調電圧の極性が反転するように、カウンタ値を出力する。このとき、表示部（２）の画素に印加される極性の偏りを平均化することができる。
【００１３】
本発明によるコントローラドライバ（３）は、入力画像（２０）のビットプレーン数を減少させて処理後画像を生成する画像処理部前段（６）と、処理後画像を格納するメモリ（７）と、処理後画像を構成する複数画素のうちのいくつかの画素の階調を補正して複数の出力画像を生成する画像処理部後段（８）（６０）とを備えている。出力画像のビット数は、処理後画像のビット数と同じである。このとき、処理後画像は、入力画像（２０）より情報量が小さいために、その処理後画像を格納するメモリ（７）は、縮小することができ、コントローラドライバ（３）の回路規模を縮小することができる。さらに、複数の出力画像は、処理後画像に対して補正された画素の個数が互いに概ね等し苦なるように生成される。このとき、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきが軽減されて、フリッカを低減することができる。
【００１４】
より具体的には、本発明によるコントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちの座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（８）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（４１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（４７）を対応付けるテーブル（５２）を参照して、複数ＬＵＴ出力値（４７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（４７）を出力する２次元２値ディザマトリクス（４２）と、出力画像データを出力するセレクタ（４５）とを備えている。出力画像データは、ＬＵＴ出力値（４７）が第１値を示しているときに処理後画像データ（２８）を示し、ＬＵＴ出力値（４７）が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（４７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値（４７）は、第１値を示しているＬＵＴ出力値（４７）の個数が互いに等しくなるように、２次元２値ディザマトリクス（４２）（６２）が設計されている。このとき、複数の出力画像は、処理後画像に対して補正された画素の個数が互いに等しくなるように生成され、表示装置（１）は、フレーム期間ごとの平均輝度のばらつきを軽減して、フリッカを低減することができる。
【００１５】
コントローラドライバ（３）は、複数画素のうちの１つの画素を識別する座標を出力する命令処理回路（５）をさらに備えている。画像処理部前段（６）は、入力画像（２０）のうちの座標により識別される画素の画像データを減色処理して処理後画像データ（２８）を生成する。画像処理部後段（６０）は、複数の出力画像に対応する複数カウンタ値のうちの１つのカウンタ値を出力するカウンタ（６１）と、複数座標と複数カウンタ値とに複数ＬＵＴ出力値（６７）を対応付けるテーブル（７２）を参照して、複数ＬＵＴ出力値（６７）のうちのカウンタ値と座標に対応するＬＵＴ出力値（６７）を出力する２次元２値ディザマトリクス（６２）と、画像データとＬＵＴ出力値（６７）とに基づいて出力値を出力する最大値最小値制御（６３）と、出力画像データを出力するセレクタ（６５）とを備えている。出力値は、画像データがすべて１かすべて０の場合は、第２値を出力し、それ以外の場合はＬＵＴ出力値（６７）を示している。出力画像データは、出力値が第１値を示しているときに処理後画像データ（２８）を示し、出力値が第２値を示しているときに処理後画像データ（２８）に１が加算された階調を示している。複数の出力画像は、出力画像データから形成されている。複数ＬＵＴ出力値（６７）のうちの複数カウンタ値の各々に対応する各ＬＵＴ出力値（６７）は、第１値を示しているＬＵＴ出力値（６７）の個数が互いに等しい。このようなコントローラドライバ（３）は、処理後画像データ（２８）が真っ黒または真っ白を示す画素がフレーム期間ごとに異なる階調を表示することを防止して、白沈み、黒浮きを防止することができる。
【００１６】
本発明によるコントローラドライバ（３）は、出力画像データに対応する階調電圧を座標により識別される画素に印加して表示部（２）にフレームを表示しているデータ線駆動回路をさらに備えている。階調電圧は、フレーム毎に極性が反転する。カウンタ（４１）（６１）は、複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに階調電圧の極性が反転するように、カウンタ値を出力する。このとき、表示部（２）の画素に印加される極性の偏りを平均化することができる。
【００１７】
本発明による表示装置（１）は、ディザマトリックス（４２）とセレクタ（４５）とを有している。ディザマトリックス（４２）は、カウント値および画像データの座標データに基づいて複数のマトリクスの中から対応するマトリックスを出力する。その画像データは、複数の画像のうちの１つを示し、その画像を構成する複数の画素に対応する階調を示している。その複数の画像は、それぞれ、複数の入力画像（２０）が減色処理されて生成される。その複数の画素のうちの任意の要素は、その座標データの集合のうちの１つの要素に対応している。そのカウント値は、その複数の画像のうちの１つの画像に対して複数が生成される。そのマトリクスは、そのカウント値ごとに出力され、複数の値から形成されている。その複数の値のうちの任意の要素は、座標データのうちの１つの要素に対応している。セレクタ（４５）は、ディザマトリックス（４２）から出力されるマトリクスに基づいて、その画像データに対して加算処理を実施したデータを出力する。すなわち、そのデータのうちのある座標に対応する階調は、その画像データのうちのその座標に対応する階調が加算処理されて出力される。その加算処理は、そのマトリクスのうちのその座標に対応する値に対応している。たとえば、そのデータの階調は、そのマトリクスの値が０であるときにその画像データの階調をそのまま示し、そのマトリクスの値が１であるときにその画像データの階調に１が加算された階調を示す。その各カウント値に応答して出力されるデータから形成される複数の画像は、次々に表示され、各カウント値に対応する複数のマトリクスの各値の個数が互いに概ね等しいときに、フリッカが低減される。
【発明の効果】
【００１８】
本発明による表示装置およびコントローラドライバは、フリッカを低減することができる。
【発明を実施するための最良の形態】
【００１９】
図面を参照して、本発明による表示装置の実施の形態を記載する。その表示装置１は、図１に示されているように、表示部２とコントローラドライバ３とを備えている。表示部２は、液晶パネルであり、複数の画素と複数のゲート線と複数のデータ線とを備えている。その複数の画素は、マトリクス状に配置され、座標（Ｘ座標とＹ座標との組）により互いに識別される。その複数の画素の各々は、その複数のゲート線のうちの１つのゲート線に接続され、複数のデータ線のうちの１つのデータ線に接続されている。コントローラドライバ３は、入力される画像に基づいて複数の出力画像を生成する。
【００２０】
コントローラドライバ３は、命令処理回路５と画像処理部前段６とメモリ７と画像処理部後段８と階調電源１１とデータ線駆動回路１２とゲート線駆動回路１４とを備えている。
【００２１】
命令処理回路５は、外部からコントローラドライバ３に入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像データ２０は、表示部２に表示させる画像を示し、表示部２が備える複数の画素に複数の色を対応付けている。その色は、対応する画素に表示される色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、２進数の８ビットの数値で表現されている。制御信号２１は、階調電源１１の設定に用いられ、データ線駆動回路１２とゲート線駆動回路１４とのタイミング制御に用いられる信号であり、複数の階調に対応する複数の階調電圧を示し、データ線駆動回路１２とゲート線駆動回路１４との動作のタイミングを示している。座標データ２３は、表示部２が備える複数の画素のうちの１つの画素を識別し、その１つの画素の座標（Ｘ座標とＹ座標との組）を示している。座標データ２３は、複数の画素をそれぞれ示す複数の座標が所定の順で繰り返すように変化する。画像データ２２は、画像データ２０が示す画像のうちの座標データ２３により識別される画素に表示させる色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、８ビットの数値で表現されている。タイミング制御信号２４は、表示部２に表示させる各フレームを生成するタイミングを示している。階調設定２５は、制御信号２１が示す複数の階調電圧を示し、複数の階調に対応付けて複数の階調電圧を示している。タイミング制御２７は、表示パネル２のゲート線のうちの座標データ２３により識別される画素に接続される１つのゲート線を識別し、ゲート線駆動回路１４がその１つのゲート線に”Ｈ”を示す制御信号を供給するタイミングを示している。タイミング制御２６は、表示パネル２のデータ線のうちの座標データ２３により識別される画素に接続される１つのデータ線を識別し、データ線駆動回路１２がその１つのデータ線に階調電圧を印加するタイミングを示している。
【００２２】
画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。処理後画像データ２８は、画像データ２２が示す色に概ね等しい色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、６ビットの数値で表現されている。すなわち、画像処理部前段６は、画像データ２２が示す階調の下位２ビットを切り捨てて処理後画像データ２８を算出する。
【００２３】
メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００２４】
画像処理部後段８は、処理後画像データ２８と座標データ２３とタイミング制御信号２４とに基づいて、出力画像データ２９を生成する。出力画像データ２９は、座標データ２３により識別される画素に表示される色を示し、赤色の階調と青色の階調と緑色の階調とにより表現されている。その階調は、それぞれ、６ビットの数値で表現されている。出力画像データ２９は、処理後画像データ２８により示される階調を示し、または、処理後画像データ２８により示される階調に１を加算した値を示している。
【００２５】
ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線に複数の制御信号３３をそれぞれ出力する。制御信号３３のうちのタイミング制御２７により識別されるゲート線に出力される制御信号は、”Ｈ”を示し、制御信号３３のうちの残りの制御信号は、”Ｌ”を示している。
【００２６】
データ線駆動回路１２は、タイミング制御２６と出力画像データ２９とに基づいて、表示パネル２の複数のデータ線に複数の表示データ３２をそれぞれ出力する。
表示データ３２は、それぞれ、複数の階調電圧３１のいずれかにより表現されている。すなわち、データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の階調電圧３１のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。
【００２７】
表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像を表示する。その色は、ゲート線からその画素に”Ｈ”を示す制御信号が与えられている期間に、データ線からその画素に与えられる階調電圧に対応している。
【００２８】
図２は、画像処理部前段６で用いられるビットプレーンデータを示している。そのビットプレーンデータ５１は、複数の座標を複数のしきい値に対応付けている。そのしきい値は、０、１、２、３のうちのいずれかを示している。その座標は、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。
【００２９】
ビットプレーンデータ５１は、０を示すしきい値の個数と１を示すしきい値の個数と２を示すしきい値の個数と３を示すしきい値の個数とが互いに等しく、すなわち、各値を示すしきい値の個数が４個である。ビットプレーンデータ５１は、さらに、Ｘ座標の１つに対応する複数のしきい値が０、１、２、３のうちのいずれかを示すしきい値を１つだけ含むように設計されている。ビットプレーンデータ５１は、さらに、Ｙ座標の１つに対応する複数のしきい値が０、１、２、３のうちのいずれかを示すしきい値を１つだけ含むように設計されている。
【００３０】
図３は、画像処理部後段８を示している。画像処理部後段８は、カウンタ４１と２次元２値ディザマトリクス４２と＋１演算器４４とセレクタ４５とオーバフロー制御５３とを備えている。カウンタ４１は、タイミング制御信号２４に基づいてカウンタ値４６を算出する。カウンタ値４６は、０、１、２、３のうちのいずれかを示している。カウンタ値４６は、タイミング制御信号２４が示すタイミングの度に変化し、０→１→２→３→１→２→３→０の順列が繰り返すように出力される。２次元２値ディザマトリクス４２は、処理後画像に依存することなく、座標データ２３とカウンタ値４６とに基づいてＬＵＴ出力値４７を出力する。ＬＵＴ出力値４７は、０または１のいずれかを示している。＋１演算器４４は、処理後画像データ２８に基づいて＋１画像データ４９を算出する。＋１画像データ４９は、処理後画像データ２８が示す階調に１が加算された階調を示している。セレクタ４５は、処理後画像データ２８と＋１画像データ４９とＬＵＴ出力値４７とに基づいて画像データ５４を算出する。画像データ５４は、ＬＵＴ出力値４７が０を示すときに処理後画像データ２８が示す階調を示し、ＬＵＴ出力値４７が１を示すときに＋１画像データ４９が示す階調を示している。オーバフロー制御５３は、画像データ５４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ５４がオーバーフローしていないときに画像データ５４と等しい値を示し、画像データ５４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００３１】
２次元２値ディザマトリクス４２は、テーブルを備えている。そのテーブル５２は、図４に示されているように、座標とカウンタ値とをＬＵＴ出力値に対応付けている。その座標は、ビットプレーンデータ５１の座標と同様にして、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。そのカウンタ値は、０、１、２、３のうちのいずれかを示している。そのＬＵＴ出力値は、０または１のいずれかを示している。
【００３２】
テーブル５２は、ある座標に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が、ビットプレーンデータ５１によりその座標に対応するしきい値に一致するように、設計されている。テーブル５２は、さらに、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が６になるように設計されている。すなわち、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数は、互いに一致している。
【００３３】
このとき、画像処理部後段８の２次元２値ディザマトリクス４２は、テーブル５２を参照して、座標データ２３が示すＸ座標とＹ座標とカウンタ値４６が示す値とに対応するＬＵＴ出力値を出力する。すなわち、本発明では、画像処理部前段６で、次式：
メモリ保持画像データ＝（入力画像−ビットプレーンデータ＋２）＞＞２
により示される処理を行う。画像処理部後段８では、次式：
出力画像データ＝（メモリ保持画像データ） ＋ ２次元２値ディザマトリクス（Ｖｓｙｎｃカウンタ値０〜３）
により示される処理を行う。ここで、出力画像データをメモリ保持画像データの式で表すと、次式：
出力画像データ＝ ｉｎｔ（（メモリ保持画像データ−ビットプレーンデータ＋２）／４）＋２次元２値ディザマトリクス（Ｖｓｙｎｃカウンタ値）
となる。２次元２値ディザマトリクス４２の４つのフレームの合計は画像処理部前段６のビットプレーン値と等しくなっている。
【００３４】
具体例に示すと、入力データが次表：
【表１】
である場合、メモリに格納されるときのデータは、次表：
【表２】
により表現される。出力後のデータは、Ｖｓｙｎｃカウンタ値が０であるときに、次表：
【表３】
により表現され、Ｖｓｙｎｃカウンタ値が１であるときに、次表：
【表４】
により表現され、Ｖｓｙｎｃカウンタ値が２であるときに、次表：
【表５】
により表現され、Ｖｓｙｎｃカウンタ値が３であるときに、次表：
【表６】
により表現される。この４フレームのデータを合計すると、次表：
【表７】
により表すことができる。このことから明らかなように、本発明の変換処理によれば、全体的に入力信号に近い値をとっていることが分かる。これは本発明において粒状感の減少及び偽色の抑制が図れることを示している。
【００３５】
このようなコントローラドライバ３は、メモリ７と画像処理部後段８と階調電源１１とデータ線駆動回路１２とを６ビットの構成で実現することができ、これらの回路を６ビットで構成することより、コントローラドライバ３が備えるメモリ回路を縮小することができ、ＤＡコンバータの規模を縮小することができる。
【００３６】
以下に、本発明による表示装置１の動作を説明する。
コントローラドライバ３は、外部から画像データ２０と制御信号２１とが入力されると、まず、命令処理回路５が、外部からコントローラドライバ３に入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００３７】
カウンタ４１は、タイミング制御信号２４が示すタイミングの度に０→１→２→３→１→２→３→０の順列が繰り返すように値が変化するカウンタ値４６を出力する。２次元２値ディザマトリクス４２は、テーブル５２を参照して、座標データ２３とカウンタ値４６とに対応するＬＵＴ出力値４７を出力する。＋１演算器４４は、処理後画像データ２８が示す階調に１が加算された階調を示す＋１画像データ４９を出力する。セレクタ４５は、ＬＵＴ出力値４７が０を示すときに処理後画像データ２８が示す階調を示す画像データ５４を出力し、ＬＵＴ出力値４７が１を示すときに＋１画像データ４９が示す階調を示す画像データ５４を出力する。オーバフロー制御５３は、画像データ５４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ５４がオーバーフローしていないときに画像データ５４と等しい値を示し、画像データ５４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００３８】
階調電源１１は、階調設定２５に基づいて複数の階調電圧３１をデータ線駆動回路１２に印加する。ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線のタイミング制御２７により識別されるゲート線に”Ｈ”を示す制御信号を出力し、残りのゲート線に”Ｌ”を示す制御信号を出力する。データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の階調電圧３１のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像データ２０が示す画像を表示する。
【００３９】
複数のカウンタ値は、表示部２に表示される複数のフレームに対応している。すなわち、表示装置１は、カウンタ値が４つの値をとることができるときに、画像データ２０が示す１つの画像に対して互いに異なる４種類のフレームを生成することができる。
【００４０】
このようなコントローラドライバ３の動作により、６ビットの表示装置に８ビットの画像に近い画像を出力することができる。
【００４１】
本発明による表示装置の比較例は、特開２００３−１６２２７２号公報に第６の実施形態として記載される画像処理装置である。その画像処理装置１００は、図９に示されているように、画像処理部前段１０４とメモリ１０２とＦＲＣ画像処理部後段１０９と画像表示部１０３Ａとを備えている。ＦＲＣ画像処理部後段１０９は、しきい値生成部１１１Ｂと２ビットカウンタ１１９とキャリー生成部１２０とセレクタ１１３とから構成されている。画像処理部前段１０４は、コンピュータから送出されたＲＧＢ各色６ビットのラスタ画像１０１を減色処理してＲＧＢ各色４ビットのラスタ画像を生成する。メモリ１０２は、そのＲＧＢ各色４ビットのラスタ画像を蓄積する。しきい値生成部１１１Ｂは、画素のＸＹ座標をもとにしきい値を生成する。２ビットカウンタ１１９は、ＶＳｙｎｃが入力される度に計数し、その出力値が００→１１→０１→１０→００→…と変化する。キャリー生成部１２０は、（しきい値）＞（カウンタ出力値）のときには「１」を示し、それ以外のときは「０」を示すキャリーを出力する。このように、４フレームを１周期とし、その中でしきい値分のキャリーを発生させるようにしている。セレクタ１１３は、そのキャリーに応じて、メモリ１０２からの出力に１を加算した値を画像表示部３に出力するか、または、メモリ１０２からの出力そのままの値を画像表示部３に出力する。画像表示部１０３Ａは、セレクタ１１３からの出力に基づいて各色４ビットでラスタ画像１０１が示す画像を表示する。
【００４２】
図５は、画像処理装置１００のしきい値生成部１１１Ｂが図９により示されるしきい値を生成するときに、キャリー生成部１２０が出力するキャリーを示している。１を示すキャリーが４×４の画素のブロックに出現する個数は、Ｖｓｙｎｃカウンタ値が０のときに０個であり、Ｖｓｙｎｃカウンタ値が３のときに１２個であり、Ｖｓｙｎｃカウンタ値が１のときに４個であり、Ｖｓｙｎｃカウンタ値が２のときに８個である。画像表示部１０３Ａが０階調を暗く表示する場合、同じ画像から生成されたフレームであっても、１を示すキャリーの個数が多いフレームほどそのフレームの平均輝度が高くなる。このため、画像処理装置１００は、Ｖｓｙｎｃカウンタ値が変化する度に、１を示すキャリーの個数が異なる複数のフレームが繰り返し表示されるため、フリッカが生じる。
【００４３】
表示装置１によれば、“１”を示すＬＵＴ出力値が出現する個数がフレーム毎（カウンタ値毎）に一定になり、メモリの画像データに＋１階調する個数が一定になっている。このため、本発明による表示装置１によれば、比較例の画像処理装置１００に比較して、１つの画像に対して生成される４つのフレームは、画面の平均輝度のフレーム毎のばらつきが軽減されており、その４つのフレームが次々に表示されるときに発生するフリッカを軽減することができる。
【００４４】
また、カウンタ値が０→１→２→３→１→２→３→０→・・・・と繰り返すことにより、ある１つの値を示すカウンタ値に対応するフレームは、表示されるごとに、表示部２を駆動する際の極性が反転している。このため、表示部２の各画素に印加される電圧の極性の偏りを平均化することができる。
【００４５】
なお、カウンタ４１は、タイミング制御信号２４が示すタイミングの度に、０→１→２→３の順列が繰り返すように変化するカウンタ値４６を出力することもできる。このとき、表示装置１は、表示部２を駆動する際の極性反転と同期して、ある１つの値を示すカウンタ値に対応するフレームは、常に片方の極性で表示される。このような表示装置は、極性の偏りを平均化することができできないが、フリッカは軽減することができる。
【００４６】
本発明による表示装置の実施の他の形態は、既述の実施の形態における画像処理部後段８が他の画像処理部後段に置換されている。その画像処理部後段６０は、図６に示されているように、カウンタ６１と２次元２値ディザマトリクス６２と最大値最小値制御６３と＋１演算器６４とセレクタ６５とオーバフロー制御７３とを備えている。カウンタ６１は、タイミング制御信号２４に基づいてカウンタ値６６を算出する。カウンタ値６６は、タイミング制御信号２４が示すタイミングの度に変化し、０→１→２→３→１→２→３→０の順列が繰り返すように出力される。２次元２値ディザマトリクス６２は、テーブル５２を参照して、座標データ２３が示すＸ座標とＹ座標とカウンタ値６６が示す値とに対応するＬＵＴ出力値を出力する。最大値最小値制御６３は、処理後画像データ２８とＬＵＴ出力値６７とに基づいて出力値６８を算出する。最大値最小値制御６３は、処理後画像データ２８が示す色が白であるか、黒であるか、その他の色であるかを判別し、その判別結果とＬＵＴ出力値６７とに基づいて出力値６８を算出する。出力値６８は、処理後画像データ２８がすべて０またはすべて１を示すときに０を示し、処理後画像データ２８が示す色がすべて０を示さないで、かつ、すべて１を示さないときに出力値６８ＬＵＴ出力値６７が示す値を示している。＋１演算器６４は、処理後画像データ２８に基づいて＋１画像データ６９を算出する。＋１画像データ６９は、処理後画像データ２８が示す階調に１が加算された階調を示している。セレクタ６５は、処理後画像データ２８と＋１画像データ６９と出力値６８とに基づいて画像データ７４を算出する。画像データ７４は、出力値６８が０を示すときに処理後画像データ２８が示す階調を示し、出力値６８が１を示すときに＋１画像データ６９が示す階調を示している。オーバフロー制御７３は、画像データ７４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ７４がオーバーフローしていないときに画像データ７４と等しい値を示し、画像データ７４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００４７】
このようなコントローラドライバは、既述の実施の形態におけるコントローラドライバ３と同様にして、回路を６ビットで構成することができ、メモリ回路を縮小することができ、ＤＡコンバータの規模を縮小することができる。
【００４８】
そのコントローラドライバは、外部から画像データ２０と制御信号２１とが入力されると、まず、命令処理回路５が、外部からそのコントローラドライバに入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００４９】
カウンタ６１は、タイミング制御信号２４が示すタイミングの度に０→１→２→３→１→２→３→０の順列が繰り返すように値が変化するカウンタ値６６を出力する。２次元２値ディザマトリクス６２は、テーブル５２を参照して、座標データ２３とカウンタ値６６とに対応するＬＵＴ出力値６７を出力する。最大値最小値制御６３は、処理後画像データ２８が示す色が白であるか、黒であるか、その他の色であるかを判別し、その判別結果とＬＵＴ出力値６７とに基づいて出力値６８を算出する。すなわち、出力値６８は、処理後画像データ２８がすべて０またはすべて１を示すときに０を示す出力値６８を出力し、処理後画像データ２８が示す色がその他の色であるときにＬＵＴ出力値６７を示す出力値６８を出力する。＋１演算器６４は、処理後画像データ２８が示す階調に１が加算された階調を示す＋１画像データ６９を出力する。セレクタ６５は、出力値６８が０を示すときに処理後画像データ２８が示す階調を示す画像データ７４を出力し、出力値６８が１を示すときに＋１画像データ６９が示す階調を示す画像データ７４を出力する。オーバフロー制御７３は、画像データ７４に基づいて出力画像データ２９を算出する。出力画像データ２９は、画像データ７４がオーバーフローしていないときに画像データ７４と等しい値を示し、画像データ７４がオーバーフローしているときに処理後画像データ２８と等しい値を示している。
【００５０】
階調電源１１は、階調設定２５に基づいて複数の階調電圧３１をデータ線駆動回路１２に印加する。ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線のタイミング制御２７により識別されるゲート線に”Ｈ”を示す制御信号を出力し、残りのゲート線に”Ｌ”を示す制御信号を出力する。データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の階調電圧３１のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。データ線駆動回路１２は、さらに、表示部２に表示させるフレーム毎に、データ線に印加する階調電圧の極性を反転させる。表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像データ２０が示す画像を表示する。
【００５１】
このような表示装置によれば、既述の実施の形態における表示装置１と同様にして、フリッカを軽減し、表示部２の各画素に印加される電圧の極性の偏りを平均化することができる。
【００５２】
既述の実施の形態における画像処理部後段８は、真っ白、真っ黒などの階調データがすべて０であったり、すべて１であったりする画像に対しても必ず＋１演算処理する。このため、画像処理部後段８を備える表示装置１により表示される画像には、真っ黒である部分に黒でない画素が出てきたり、真っ白である部分に白でない画素が出てきたりするために、黒浮きや、白沈みなどの問題が生じる。画像処理部後段６０を備える表示装置は、階調データがすべて０の場合に出力値をすべて０にし、階調データがすべて１の場合に出力値をすべて１にすることにより、画像の真っ黒である部分に黒でない画素が出ることを防止し、真っ白である部分に白でない画素が出ることを防止して、黒浮き、白沈みを解消することができる。
【００５３】
なお、出力値６８は、処理後画像データ２８がすべて０を示すときに０を示し、処理後画像データ２８がすべて１を示すときに１を示し、処理後画像データ２８がすべて０を示さないで、かつ、すべて１を示さないときにＬＵＴ出力値６７が示す値を示すように、最大値最小値制御６３を設計することもできる。このときも同様にして、黒浮き、白沈みを解消することができる。
【００５４】
本発明による表示装置の実施のさらに他の形態は、既述の実施の形態における階調電源１１が他の階調電源に置換されている。その階調電源は、階調設定２５に基づいて複数の＋１階調電圧をデータ線駆動回路１２に印加する。その複数の＋１階調電圧の大きさは、それぞれ、階調設定２５が示す複数の階調電圧に等しい。その＋１階調電圧のうちのある階調に対応する電圧は、既述の実施の形態における階調電圧３１のうちのその階調に１を加算した階調に対応する電圧に等しい。
【００５５】
図７は、このような階調電源を備えるコントローラドライバが備える画像処理部後段８で用いられるビットプレーンデータを示している。そのビットプレーンデータ７１は、複数の座標を複数のしきい値に対応付けている。そのしきい値は、１、３のうちのいずれかを示している。その座標は、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。ビットプレーンデータ７１は、０を示すしきい値が０個であり、１を示すしきい値が８個であり、２を示すしきい値が０個であり、３を示すしきい値が８個であり、しきい値の分布が均一でない。
【００５６】
図８は、ビットプレーンデータ７１が用いられるときに、２次元２値ディザマトリクス４２が備えるテーブルを示している。そのテーブル７２は、座標とカウンタ値とをＬＵＴ出力値に対応付けている。その座標は、ビットプレーンデータ７１の座標と同様にして、Ｘ座標とＹ座標とから形成されている。Ｘ座標は、Ｘ０、Ｘ１、Ｘ２、Ｘ３のいずれかを示している。Ｘ０は、画素のＸ座標を４で割ったときの余りが０である座標を示している。Ｘ１は、画素のＸ座標を４で割ったときの余りが１である座標を示している。Ｘ２は、画素のＸ座標を４で割ったときの余りが２である座標を示している。Ｘ３は、画素のＸ座標を４で割ったときの余りが３である座標を示している。Ｙ座標は、Ｙ０、Ｙ１、Ｙ２、Ｙ３のいずれかを示している。Ｙ０は、画素のＹ座標を４で割ったときの余りが０である座標を示している。Ｙ１は、画素のＹ座標を４で割ったときの余りが１である座標を示している。Ｙ２は、画素のＹ座標を４で割ったときの余りが２である座標を示している。Ｙ３は、画素のＹ座標を４で割ったときの余りが３である座標を示している。そのカウンタ値は、０、１、２、３のうちのいずれかを示している。そのＬＵＴ出力値は、０または１のいずれかを示している。
【００５７】
テーブル７２は、ある座標に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が、ビットプレーンデータ７１によりその座標に対応するしきい値から１を減算した値に一致するように、設計されている。テーブル７２は、さらに、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数が４になるように設計されている。すなわち、各カウンタ値に対応する複数のＬＵＴ出力値のうちの１を示すＬＵＴ出力値の個数は、互いに一致している。テーブル７２は、さらに、ある座標と０を示すカウンタ値とに対応するＬＵＴ出力値がその座標と２を示すカウンタ値とに対応するＬＵＴ出力値に一致するように、かつ、ある座標と１を示すカウンタ値とに対応するＬＵＴ出力値がその座標と３を示すカウンタ値とに対応するＬＵＴ出力値に一致するように、設計されている。
【００５８】
このようなコントローラドライバは、既述の実施の形態におけるコントローラドライバ３と同様にして、回路を６ビットで構成することができ、メモリ回路を縮小することができ、ＤＡコンバータの規模を縮小することができる。
【００５９】
このような階調電源を備えるコントローラドライバは、外部から画像データ２０と制御信号２１とが入力されると、まず、命令処理回路５が、外部からそのコントローラドライバに入力される画像データ２０と制御信号２１とに基づいて画像データ２２と座標データ２３とタイミング制御信号２４と階調設定２５とタイミング制御２６とタイミング制御２７とを生成する。画像処理部前段６は、画像データ２２を減色処理して処理後画像データ２８を算出する。メモリ７は、処理後画像データ２８を一時的に記録し、処理後画像データ２８の表示を行うタイミングで画像処理部後段８に出力する。
【００６０】
カウンタ４１は、タイミング制御信号２４が示すタイミングの度に０→１→２→３→１→２→３→０の順列が繰り返すように値が変化するカウンタ値４６を出力する。２次元２値ディザマトリクス４２は、テーブル７２を参照して、座標データ２３とカウンタ値４６とに対応するＬＵＴ出力値４７を出力する。＋１演算器４４は、処理後画像データ２８が示す階調に１が加算された階調を示す＋１画像データ４９を出力する。セレクタ４５は、ＬＵＴ出力値４７が０を示すときに処理後画像データ２８が示す階調を示す出力画像データ２９を出力し、ＬＵＴ出力値４７が１を示すときに＋１画像データ４９が示す階調を示す出力画像データ２９を出力する。
【００６１】
その階調電源は、階調設定２５に基づいて複数の＋１階調電圧をデータ線駆動回路１２に印加する。ゲート線駆動回路１４は、タイミング制御２７が示すタイミングで、表示パネル２の複数のゲート線のタイミング制御２７により識別されるゲート線に”Ｈ”を示す制御信号を出力し、残りのゲート線に”Ｌ”を示す制御信号を出力する。データ線駆動回路１２は、タイミング制御２６が示すタイミングで、表示パネル２の複数のデータ線のうちのタイミング制御２６により識別されるデータ線に、複数の＋１階調電圧のうちの出力画像データ２９が示す階調に対応する階調電圧を印加する。表示部２は、複数の画素の各々がゲート線から与えられる信号とデータ線から与えられる信号とに基づいて発色して、画像データ２０が示す画像を表示する。
【００６２】
このようなコントローラドライバの動作により、既述の実施の形態におけるコントローラドライバ３と同様にして、６ビットの表示装置に８ビットの画像に近い画像を出力することができる。
【００６３】
このようなコントローラドライバの動作によれば、表示データとしては−１画像データとして出力し、階調としては、＋１階調の出力を出するため、表示される画像は元の階調に戻り、ビットプレーンデータ７１で指定した表示データとなる。また、図８のようにＬＵＴ出力値を配置し、階調電圧を設定することで、４フレームによるＦＲＣではなく、２フレームによるＦＲＣになる。これにより表示される＋１演算画像とそのままの画像が変わる周期が速くなり、よりフリッカが軽減される。
【図面の簡単な説明】
【００６４】
【図１】図１は、本発明による表示装置の実施の形態を示すブロック図である。
【図２】図２は、ビットプレーンデータを示す表である。
【図３】図３は、画像処理部後段を示すブロック図である。
【図４】図４は、２次元２値ディザマトリクスが備えるテーブルを示す表である。
【図５】図５は、公知の表示装置で用いられるキャリーを示す表である。
【図６】図６は、他の画像処理部後段を示すブロック図である。
【図７】図７は、他のビットプレーンデータを示す表である。
【図８】図８は、２次元２値ディザマトリクスが備える他のテーブルを示す表である。
【図９】図９は、公知の表示装置の実施の形態を示すブロック図である。
【図１０】図１０は、ビットプレーンデータを示す表である。
【符号の説明】
【００６５】
１ ：表示装置
２ ：表示部
３ ：コントローラドライバ
５ ：命令処理回路
６ ：画像処理部前段
７ ：メモリ
８ ：画像処理部後段
１１：階調電源
１２：データ線駆動回路
１４：ゲート線駆動回路
２０：画像データ
２１：制御信号
２２：画像データ
２３：座標データ
２４：タイミング制御信号
２５：階調設定
２６：タイミング制御
２７：タイミング制御
２８：処理後画像データ
２９：出力画像データ
３１：階調電圧
３２：表示データ
３３：制御信号
４１：カウンタ
４２：２次元２値ディザマトリクス
４４：＋１演算器
４５：セレクタ
５３：オーバフロー制御
４６：カウンタ値
４７：ＬＵＴ出力値
４９：＋１画像データ
５４：画像データ
５１：ビットプレーンデータ
５２：テーブル
６０：画像処理部後段
６１：カウンタ
６２：２次元２値ディザマトリクス
６３：最大値最小値制御
６４：＋１演算器
６５：セレクタ
７３：オーバフロー制御
６６：カウンタ値
６７：ＬＵＴ出力値
６８：出力値
６９：＋１画像データ
７４：画像データ
７１：ビットプレーンデータ
７２：テーブル
【特許請求の範囲】
【請求項１】
画素が並列に並べられた表示部と、
前記表示部に接続されたコントローラドライバとを具備し、
前記コントローラドライバは、
入力画像を２次元多値ディザマトリクスを用いてビットプレーン数を減少させて処理後画像を生成する画像処理部前段と、
前記処理後画像を格納するメモリと、
前記メモリに格納された前記処理後画像に補正処理を行い、出力画像を生成する画像処理部後段とを備え、
前記画像処理部後段は、
フレーム毎にカウンタ値を生成するカウンタと、
前記処理後画像の表示される位置と前記カウント値とによって参照される２次元２値ディザマトリクスと、
前記２次元２値ディザマトリクスの出力に基づいて、前記出力画像を出力するセレクタとを備え、
前記出力画像のビット数は、前記処理後画像のビット数と同じであり、
前記出力画像は、前記２次元２値ディザマトリクスの出力が第１値を示すときに、前記処理後画像を示し、前記２次元２値ディザマトリクスの出力が第２値を示すときに、前記処理後画像から補正されたデータを示す
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記出力画像は、或るフレーム期間において、前記２次元２値ディザマトリクスから参照される前記第１値の個数が、前記或るフレーム期間と異なる他のフレーム期間において、前記２次元２値ディザマトリクスから参照される前記第１値の個数に等しい
表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記メモリ部の容量は、処理後画像を構成するビットプレーン数を前記表示部の画素数分であることを特徴とする
表示装置。
【請求項４】
請求項２に記載の表示装置であって、
前記画像処理部後段は、さらに、
前記処理後画像に基づいて前記２次元２値ディザマトリクスの出力か、前記第２値かを選択して出力する最大値最小値制御を備え、
前記セレクタは、前記最大値最小値制御の出力に基づいて前記出力画像を出力し、
前記最大値最小値制御は、前記処理後画像がすべて１または、すべて０の画素の場合は前記第２値を選択して出力し、前記処理後画像がすべて１でなく、かつ、すべて０ではない場合は前記２次元２値ディザマトリクスの出力を選択して出力する
表示装置。
【請求項５】
請求項２、または請求項３のいずれかに記載の表示装置であって、
前記コントローラドライバは、
前記出力画像に対応する階調電圧を前記座標により識別される画素に印加して表示部にフレームを表示するデータ線駆動回路を更に備え、
前記階調電圧は、前記フレーム毎に極性が反転し、
前記カウンタは、前記複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに前記階調電圧の極性が反転するように、前記カウンタ値を出力する
表示装置。
【請求項６】
請求項１から請求項５のいずれかに記載の表示装置であって、
前記コントローラドライバは、
前記入力画像データのビット数が、前記メモリの容量よりも大きい場合、前記画像処理部前段および、前記画像処理部後段の処理を行い、
前記入力画像データのビット数が、前記メモリの容量より同じかまたは、小さい場合、前記画像処理部前段および、前記画像処理部後段の処理を行わず、前記入力画像データをそのまま前記メモリに保持し、前記メモリのデータを出力する
表示装置。
【請求項７】
画素が並列に並べられた表示部に接続されたコントローラドライバであり、
入力画像を２次元多値ディザマトリクスを用いてビットプレーン数を減少させて処理後画像を生成する画像処理部前段と、
前記処理後画像を格納するメモリと、
前記メモリに格納された前記処理後画像に補正処理を行い、出力画像を生成する画像処理部後段とを具備し、
前記画像処理部後段は、
フレーム毎にカウンタ値を生成するカウンタと、
前記処理後画像の表示される位置と前記カウント値とによって参照される２次元２値ディザマトリクスと、
前記２次元２値ディザマトリクスの出力に基づいて、前記出力画像を出力するセレクタとを備え、
前記出力画像のビット数は、前記処理後画像のビット数と同じであり、
前記出力画像は、前記２次元２値ディザマトリクスの出力が第１値を示すときに前記処理後画像を示し、前記２次元２値ディザマトリクスの出力が第２値を示すときに、前記処理後画像から補正された画像を示す
コントローラドライバ。
【請求項８】
請求項７に記載のコントローラドライバであって、
前記出力画像は、或るフレーム期間において前記２次元２値ディザマトリクスから参照される前記第１値の個数が、前記或るフレーム期間と異なる他のフレーム期間において前記２次元２値ディザマトリクスから参照される前記第１値の個数に等しい
コントローラドライバ。
【請求項９】
請求項８に記載のコントローラドライバであって、
前記処理後画像に基づいて前記２次元２値ディザマトリクスの出力か、前記第２値かを選択して出力する最大値最小値制御を更に具備し、
前記セレクタは、前記最大値最小値制御の出力に基づいて前記出力画像を出力し、
前記最大値最小値制御は、前記処理後画像がすべて１またはすべて０の画素の場合は前記第２値を選択して出力し、前記処理後画像がすべて１でなく、かつ、すべて０ではない場合は前記２次元２値ディザマトリクスの出力を選択して出力する
コントローラドライバ。
【請求項１０】
請求項８または請求項９のいずれかに記載のコントローラドライバであって、
前記出力画像に対応する階調電圧を前記座標により識別される画素に印加して表示部にフレームを表示するデータ線駆動回路を更に具備し、
前記階調電圧は、前記フレーム毎に極性が反転し、
前記カウンタは、前記複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに前記階調電圧の極性が反転するように、前記カウンタ値を出力する
コントローラドライバ。
【請求項１１】
請求項７から請求項１０のいずれかに記載の表示装置であって、
前記入力画像データのビット数が、前記メモリの容量よりも大きい場合、前記画像処理部前段および、前記画像処理部後段の処理を行い、
前記入力画像データのビット数が、前記メモリの容量より同じかまたは、小さい場合、前記画像処理部前段および、前記画像処理部後段の処理を行わず、前記入力画像データをそのまま前記メモリに保持し、前記メモリのデータを出力する
コントローラドライバ。
【請求項１２】
カウント値および画像データの座標データに基づいて複数のマトリクスの中から対応するマトリックスを出力するディザマトリックスと、
前記ディザマトリックスの出力に応答して前記画像データに対して加算処理を実施したデータを出力するセレクタとを有することを特徴とする
表示装置。
【請求項１】
画素が並列に並べられた表示部と、
前記表示部に接続されたコントローラドライバとを具備し、
前記コントローラドライバは、
入力画像を２次元多値ディザマトリクスを用いてビットプレーン数を減少させて処理後画像を生成する画像処理部前段と、
前記処理後画像を格納するメモリと、
前記メモリに格納された前記処理後画像に補正処理を行い、出力画像を生成する画像処理部後段とを備え、
前記画像処理部後段は、
フレーム毎にカウンタ値を生成するカウンタと、
前記処理後画像の表示される位置と前記カウント値とによって参照される２次元２値ディザマトリクスと、
前記２次元２値ディザマトリクスの出力に基づいて、前記出力画像を出力するセレクタとを備え、
前記出力画像のビット数は、前記処理後画像のビット数と同じであり、
前記出力画像は、前記２次元２値ディザマトリクスの出力が第１値を示すときに、前記処理後画像を示し、前記２次元２値ディザマトリクスの出力が第２値を示すときに、前記処理後画像から補正されたデータを示す
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記出力画像は、或るフレーム期間において、前記２次元２値ディザマトリクスから参照される前記第１値の個数が、前記或るフレーム期間と異なる他のフレーム期間において、前記２次元２値ディザマトリクスから参照される前記第１値の個数に等しい
表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記メモリ部の容量は、処理後画像を構成するビットプレーン数を前記表示部の画素数分であることを特徴とする
表示装置。
【請求項４】
請求項２に記載の表示装置であって、
前記画像処理部後段は、さらに、
前記処理後画像に基づいて前記２次元２値ディザマトリクスの出力か、前記第２値かを選択して出力する最大値最小値制御を備え、
前記セレクタは、前記最大値最小値制御の出力に基づいて前記出力画像を出力し、
前記最大値最小値制御は、前記処理後画像がすべて１または、すべて０の画素の場合は前記第２値を選択して出力し、前記処理後画像がすべて１でなく、かつ、すべて０ではない場合は前記２次元２値ディザマトリクスの出力を選択して出力する
表示装置。
【請求項５】
請求項２、または請求項３のいずれかに記載の表示装置であって、
前記コントローラドライバは、
前記出力画像に対応する階調電圧を前記座標により識別される画素に印加して表示部にフレームを表示するデータ線駆動回路を更に備え、
前記階調電圧は、前記フレーム毎に極性が反転し、
前記カウンタは、前記複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに前記階調電圧の極性が反転するように、前記カウンタ値を出力する
表示装置。
【請求項６】
請求項１から請求項５のいずれかに記載の表示装置であって、
前記コントローラドライバは、
前記入力画像データのビット数が、前記メモリの容量よりも大きい場合、前記画像処理部前段および、前記画像処理部後段の処理を行い、
前記入力画像データのビット数が、前記メモリの容量より同じかまたは、小さい場合、前記画像処理部前段および、前記画像処理部後段の処理を行わず、前記入力画像データをそのまま前記メモリに保持し、前記メモリのデータを出力する
表示装置。
【請求項７】
画素が並列に並べられた表示部に接続されたコントローラドライバであり、
入力画像を２次元多値ディザマトリクスを用いてビットプレーン数を減少させて処理後画像を生成する画像処理部前段と、
前記処理後画像を格納するメモリと、
前記メモリに格納された前記処理後画像に補正処理を行い、出力画像を生成する画像処理部後段とを具備し、
前記画像処理部後段は、
フレーム毎にカウンタ値を生成するカウンタと、
前記処理後画像の表示される位置と前記カウント値とによって参照される２次元２値ディザマトリクスと、
前記２次元２値ディザマトリクスの出力に基づいて、前記出力画像を出力するセレクタとを備え、
前記出力画像のビット数は、前記処理後画像のビット数と同じであり、
前記出力画像は、前記２次元２値ディザマトリクスの出力が第１値を示すときに前記処理後画像を示し、前記２次元２値ディザマトリクスの出力が第２値を示すときに、前記処理後画像から補正された画像を示す
コントローラドライバ。
【請求項８】
請求項７に記載のコントローラドライバであって、
前記出力画像は、或るフレーム期間において前記２次元２値ディザマトリクスから参照される前記第１値の個数が、前記或るフレーム期間と異なる他のフレーム期間において前記２次元２値ディザマトリクスから参照される前記第１値の個数に等しい
コントローラドライバ。
【請求項９】
請求項８に記載のコントローラドライバであって、
前記処理後画像に基づいて前記２次元２値ディザマトリクスの出力か、前記第２値かを選択して出力する最大値最小値制御を更に具備し、
前記セレクタは、前記最大値最小値制御の出力に基づいて前記出力画像を出力し、
前記最大値最小値制御は、前記処理後画像がすべて１またはすべて０の画素の場合は前記第２値を選択して出力し、前記処理後画像がすべて１でなく、かつ、すべて０ではない場合は前記２次元２値ディザマトリクスの出力を選択して出力する
コントローラドライバ。
【請求項１０】
請求項８または請求項９のいずれかに記載のコントローラドライバであって、
前記出力画像に対応する階調電圧を前記座標により識別される画素に印加して表示部にフレームを表示するデータ線駆動回路を更に具備し、
前記階調電圧は、前記フレーム毎に極性が反転し、
前記カウンタは、前記複数カウンタ値のうちの１つのカウンタ値に対応する出力画像が表示されるたびに前記階調電圧の極性が反転するように、前記カウンタ値を出力する
コントローラドライバ。
【請求項１１】
請求項７から請求項１０のいずれかに記載の表示装置であって、
前記入力画像データのビット数が、前記メモリの容量よりも大きい場合、前記画像処理部前段および、前記画像処理部後段の処理を行い、
前記入力画像データのビット数が、前記メモリの容量より同じかまたは、小さい場合、前記画像処理部前段および、前記画像処理部後段の処理を行わず、前記入力画像データをそのまま前記メモリに保持し、前記メモリのデータを出力する
コントローラドライバ。
【請求項１２】
カウント値および画像データの座標データに基づいて複数のマトリクスの中から対応するマトリックスを出力するディザマトリックスと、
前記ディザマトリックスの出力に応答して前記画像データに対して加算処理を実施したデータを出力するセレクタとを有することを特徴とする
表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−１２９４２０（Ｐ２００８−１２９４２０Ａ）
【公開日】平成２０年６月５日（２００８．６．５）
【国際特許分類】
【出願番号】特願２００６−３１５７４０（Ｐ２００６−３１５７４０）
【出願日】平成１８年１１月２２日（２００６．１１．２２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２０年６月５日（２００８．６．５）
【国際特許分類】
【出願日】平成１８年１１月２２日（２００６．１１．２２）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]