表示装置
【課題】大型でも均一な画像が得られる表示装置を提供する。
【解決手段】表示装置は、画素回路がマトリクス状に配置された画素アレイ部とこれを駆動する駆動部を有し、駆動部は、各画素回路において、第一の補正動作および発光動作を少なくとも行うように構成されており、第一の補正動作の期間は、書込制御線駆動部が、サンプリングトランジスタを導通状態に制御するタイミングに応じて規定され、書込制御線駆動部と電源駆動部とは、画素アレイ部の両側から所定の信号と所定の電源電圧とを供給して各画素回路を駆動し、各画素回路における補正動作期間のばらつきを抑制する。
【解決手段】表示装置は、画素回路がマトリクス状に配置された画素アレイ部とこれを駆動する駆動部を有し、駆動部は、各画素回路において、第一の補正動作および発光動作を少なくとも行うように構成されており、第一の補正動作の期間は、書込制御線駆動部が、サンプリングトランジスタを導通状態に制御するタイミングに応じて規定され、書込制御線駆動部と電源駆動部とは、画素アレイ部の両側から所定の信号と所定の電源電圧とを供給して各画素回路を駆動し、各画素回路における補正動作期間のばらつきを抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルのパネル構造に関する。なお、この明細書で提案する発明は、当該ＥＬ表示パネルを搭載する電子機器としての側面も有する。
【背景技術】
【０００２】
図１に、アクティブマトリクス駆動型の有機ＥＬパネルに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネル１は、画素アレイ部３と、その駆動回路である書込制御線駆動部５及び水平セレクタ７で構成される。なお、画素アレイ部３には、信号線ＤＴＬと書込制御線ＷＳＬとの各交点に画素回路９が配置される。
【０００３】
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルでは、各画素に対応する有機ＥＬ素子に流れる電流量の制御により階調を制御する駆動方式が採用される。図２に、この種の画素回路９のうち最も単純な回路構成の一つを示す。この画素回路９は、サンプリングトランジスタＴ１、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。
【０００４】
なお、サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電圧Ｖsig
の保持容量Ｃｓへの書き込みを制御する薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電圧Ｖsig に応じて定まるゲート・ソース間電圧Ｖｇｓに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給する薄膜トランジスタである。図２の場合、サンプリングトランジスタＴ１は、Ｎチャネル型薄膜トランジスタで構成され、駆動トランジスタＴ２は、Ｐチャネル型薄膜トランジスタで構成される。
【０００５】
図２の場合、駆動トランジスタＴ２のソース電極は、固定電位（電源電位Ｖcc）が印加される電源線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタＴ２は、信号電圧Ｖsig に応じた大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉｄｓは次式で与えられる。
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）2／２
【０００６】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖｔｈは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０００７】
なお、この構成の画素回路の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って、駆動トランジスタＴ２のドレイン電圧が変化する特性があることが知られている。しかし、ゲート・ソース間電圧Ｖｇｓは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
【０００８】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、薄膜プロセスの種類によっては図２に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Ｐチャネル型の薄膜トランジスタを採用できない場合がある。このような場合、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタに置き換えることになる。
【００１１】
図４に、この種の画素回路の構成を示す。この場合、駆動トランジスタＴ２のソース電極は、有機ＥＬ素子ＯＬＥＤの陽極（アノード）端子に接続されることになる。ただし、この画素回路の場合には、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴ってゲート・ソース間電圧Ｖgsが変動する問題がある。このゲート・ソース間電圧Ｖgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
【００１２】
この他、各画素回路を構成する駆動トランジスタＴ２の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタＴ２の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する。
【００１３】
従って、図４に示す画素回路を採用する場合には、経時変化によらず安定した発光特性の得られる駆動方法の確立が求められている。同時に、製造コストが安価なＥＬ表示パネルの実現が求められる。
【課題を解決するための手段】
【００１４】
そこで、発明者らは、アクティブマトリクス駆動方式により発光状態が制御されるＥＬ表示素子をマトリクス状に配置した画素アレイ部と、各書込制御線を画素アレイ部の両側から駆動する第１及び第２の書込制御線駆動部と、水平ラインの方向に沿って配線された電源線を画素アレイ部の両側から駆動する第１及び第２の電源線駆動部とを有するＥＬ表示パネルを提案する。
【００１５】
もっとも、第１及び第２の電源線駆動部のそれぞれは、第１及び第２の書込制御線駆動部と画素アレイ部との間に配置されることが望ましい。
なお、第１及び第２の電源線駆動部を構成する最終出力段に位置する出力バッファ回路は、薄膜トランジスタのチャネル長の方向が信号線と並行になるように形成されることが望ましい。
また、第１及び第２の電源線駆動部を構成する最終出力段に位置する出力バッファ回路は、薄膜トランジスタのチャネル幅が一画素の信号線方向の長さよりも大きく形成されることが望ましい。
【００１６】
これらの配置構造の採用により画素ピッチに対してバッファ回路を構成するトランジスタサイズを拡大することができる。また、電源線とトランジスタの主電極との配線距離を短くすることもできる。このため、バッファ回路の抵抗値は小さくなり、電源線電位の波形のなまりや抵抗を小さくできる。
【００１７】
なお、画素アレイ部内の書込制御線と電源線は低抵抗配線であることが望ましい。例えばアルミニウム、銅、金、これら金属の合金であることが望ましい。低抵抗配線の採用により、電源線電位の波形のなまりや抵抗を小さくできる。
また、発明者らは、前述した構成のＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、前述した構成のＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００１８】
発明者らの提案する発明では、各画素領域のＥＬ発光素子に電流を供給する電源線を、画素アレイ部の両側に配置された電源線駆動部により同時に駆動することができる。これにより、画素アレイ部のサイズが大型化して電源線の駆動時間が短縮される場合にも、書込制御線の波形の鈍りを小さくでき、シェーディングの発生を効果的に抑制できる。
【００１９】
更に、これら一対の電源線駆動部を書込制御線駆動部よりも画素アレイ部側に配置することにより、電源線駆動部の出力端から延びる電源線の配線長を、電源線駆動部を書込制御線駆動部の外側に配置する場合に比して短くできる。
【００２０】
また、電源線駆動部を書込制御線駆動部の内側に配置することで、電源線が他の駆動部の配線と立体的に交差する回数を低減できる。通常、交差部分の配線には、プロセスの関係から相対的に抵抗値の高い配線が用いられる。このため、立体交差部分の減少は、電源線駆動部の負荷の低減に有効である。
【００２１】
これにより、白表示時での電源線における電圧降下を小さくすることができる。このことは、白表示時と黒表示時との電圧降下差が縮小することを意味する。よって、クロストークのみならずシェーディングのない均一な画質を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】有機ＥＬパネルのブロック構成を説明する図である。
【図２】画素回路と駆動回路との接続関係を説明する図である。
【図３】有機ＥＬ素子のＩ−Ｖ特性の経時変化を説明する図である。
【図４】他の画素回路例を示す図である。
【図５】有機ＥＬパネルの外観構成例を示す図である。
【図６】有機ＥＬパネルのシステム構成例を示す図である。
【図７】画素回路と駆動回路との接続関係を説明する図である。
【図８】形態例に係る画素回路の構成例を示す図である。
【図９】書込線の位置関係に応じて発生する電位変化の違いを説明する図である。
【図１０】書込制御線駆動部と電源線駆動部の内部構成を示す図である。
【図１１】図１０の破線領域の断面構造を説明する図である。
【図１２】形態例に係る駆動動作例を示す図である。
【図１３】画素回路の動作状態を説明する図である。
【図１４】画素回路の動作状態を説明する図である。
【図１５】画素回路の動作状態を説明する図である。
【図１６】画素回路の動作状態を説明する図である。
【図１７】ソース電位の経時変化を示す図である。
【図１８】画素回路の動作状態を説明する図である。
【図１９】移動度の違いによる経時変化の違いを示す図である。
【図２０】画素回路の動作状態を説明する図である。
【図２１】形態例に係る有機ＥＬパネルの他の構成例を示す図である。
【図２２】画素回路と駆動回路との接続関係を説明する図である。
【図２３】形態例に係る画素回路の構成例を示す図である。
【図２４】書込制御線駆動部と電源線駆動部の内部構成を示す図である。
【図２５】表示画像例を示す図である。
【図２６】表示画像例を示す図である。
【図２７】出力バッファ回路の回路構成例を示す図である。
【図２８】出力バッファ回路の最終段を構成するインバータ回路で採用する横置き型のレイアウトパターン例を示す図である。
【図２９】出力バッファ回路の最終段を構成するインバータ回路に採用する縦置き型のレイアウトパターン例を示す図である。
【図３０】画素回路と駆動回路との他の接続関係を示す図である。
【図３１】画素回路の駆動動作例を示す図である。
【図３２】画素回路の動作状態を説明する図である。
【図３３】画素回路の動作状態を説明する図である。
【図３４】画素回路の動作状態を説明する図である。
【図３５】画素回路の動作状態を説明する図である。
【図３６】画素回路の動作状態を説明する図である。
【図３７】画素回路の動作状態を説明する図である。
【図３８】画素回路の動作状態を説明する図である。
【図３９】電子機器の概念構成例を示す図である。
【図４０】電子機器の商品例を示す図である。
【図４１】電子機器の商品例を示す図である。
【図４２】電子機器の商品例を示す図である。
【図４３】電子機器の商品例を示す図である。
【図４４】電子機器の商品例を示す図である。
【発明を実施するための形態】
【００２３】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２４】
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
【００２５】
図５に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル１１は、支持基板１３のうち画素アレイ部の形成領域に対向部１５を貼り合わせた構造を有している。
対向部１５は、ガラス、プラスチックフィルムその他の透明部材を基材とし、その表面に有機ＥＬ層や保護膜等を積層した構造を有している。
なお、有機ＥＬパネル１１には、外部から支持基板１３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）１７が配置される。
【００２６】
（Ｂ）形態例１
（Ｂ−１）システム構成
以下では、駆動トランジスタＴ２の特性バラツキを防ぎ、かつ画素回路を構成する素子数が少なく済む有機ＥＬパネル１１のシステム構成例を示す。なお、この形態例では、画面サイズの大きい有機ＥＬパネルを想定する。
【００２７】
図６に、有機ＥＬパネル１１のシステム構成例を示す。図６に示す有機ＥＬパネル１１は、画素アレイ部２１と、その駆動回路である書込制御線駆動部２３、電源線駆動部２５、水平セレクタ２７、タイミングジェネレータ２９で構成される。
【００２８】
画素アレイ部２１には、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
【００２９】
図７に、サブ画素に対応する画素回路３１と各駆動回路との接続関係を示す。また図８に、形態例１で提案する画素回路３１の内部構成を示す。図８に示す画素回路は、２つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２と１つの保持容量Ｃｓとで構成される。
【００３０】
この回路構成の場合も、書込制御線駆動部２３は、書込制御線ＷＳＬを通じてサンプリングトランジスタＴ１を開閉制御し、信号線電位の保持容量Ｃｓへの書き込みを制御するのに用いられる。因みに、書込制御線駆動部２３は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
【００３１】
なお、この形態例の場合、同一パルスで動作する２つの書込制御線駆動部２３を画素アレイ部２１の両側に配置し、１本の書込制御線ＷＳＬを画素アレイ部２１の両側から同時に駆動する方式を採用する。
【００３２】
有機ＥＬパネル１１の画面サイズが大きい場合、図９に示すように、書込制御線駆動部２３から遠い位置での書込制御線ＷＳＬの電位変化（図９（Ｂ））は、書込制御線駆動部２３に近い位置での書込制御線ＷＳＬの電位変化（図９（Ａ））より鈍り易い。また、この波形の鈍りに起因する書込時間差は、正常な信号電位の書き込み動作を困難にし、シェーディングを発生する原因となる。
【００３３】
一方、画素アレイ部２１の両側に書込制御線駆動部２３を２つ配置する場合には、個々の書込制御線駆動部２３が駆動する範囲が半減し、書込制御線ＷＳＬの電位変化の遅延や鈍りを最小化することができる。
なお、この形態例１の場合には、書込制御線駆動部２３は、電源線駆動部２５よりも画素アレイ部２１の近くに配置する。
【００３４】
電源線駆動部２５は、電源線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に接続される電源線ＤＳＬを２値的に制御し、他の駆動回路との連動動作により画素回路内の動作内容を制御するのに用いられる。ここでの動作には、有機ＥＬ素子の発光・非発光だけでなく、特性バラツキの補正動作も含まれる。この形態例の場合、特性バラツキの補正は、駆動トランジスタＴ２の閾値のバラツキや移動度のバラツキに基づくユニフォーマティの劣化の補正を意味する。
【００３５】
この形態例の場合、電源線駆動部２５についても２つ用意する。そして、２つの電源線駆動部２５を画素アレイ部２１の両側に配置し、１本の電源線ＤＳＬを画素アレイ部２１の両側から同時に駆動する。有機ＥＬパネル１１の画面サイズが大きい場合、電源線駆動部２５から遠い位置の電源線ＤＳＬの電位変化が鈍りやすく、正常なタイミング制御が難しくなるためである。
【００３６】
一方、画素アレイ部２１の両側に電源線駆動部２５を２つ配置する場合には、個々の電源線駆動部２５が駆動する範囲が半減し、電源線ＤＳＬの電位変化の遅延や鈍りを最小化することができる。
なお、この形態例１の場合には、電源線駆動部２５は、書込制御線駆動部２３の外側に配置する。
【００３７】
参考までに、書込制御線駆動部２３と電源線駆動部２５の回路構成の一例を図１０に示す。図１０に示すように、書込制御線駆動部２３と電源線駆動部２５の基本構成は同じである。
すなわち、書込制御線駆動部２３は、シフトレジスタ部２３１、波形調整回路２３３、出力バッファ回路２３５で構成される。一方、電源線駆動部２５は、シフトレジスタ部２５１、波形調整回路２５３、出力バッファ回路２５５で構成される。
【００３８】
図中、網掛けで示すパターンは、各部を駆動するための電源配線である。因みに、「Ｖｈ」で示す電源配線は、シフトレジスタ部２３１、２５１と波形調整回路２３３、２５３に「Ｈレベル」の電源電位を供給する配線である。一方、「Ｖｌ」で示す電源配線は、シフトレジスタ部２３１、２５１と波形調整回路２３３、２５３に「Ｌレベル」の電源電位を供給する配線である。
【００３９】
また、「Ｖcc_*（ただし、＊は、ｗｓ又はｄｓ）」で示す電源配線は、波形調整回路２３３、２５３と出力バッファ回路２３５、２５５に「Ｈレベル」の電源電位を供給する配線である。一方、「Ｖss_*（ただし、＊は、ｗｓ又はｄｓ）」で示す電源配線は、波形調整回路２３３、２５３と出力バッファ回路２３５、２５５に「Ｌレベル」の電源電位を供給する配線である。
【００４０】
ここで、シフトレジスタ部２３１及び２５１は、クロックパルスＣＫに基づいてサンプリングパルスＳＰを順次次段に転送する動作を実行するフリップフロップ段で構成され、フリップフロップ段の１段が水平ラインの一段に対応する。
また、波形調整回路２３３及び２５３は、時間軸方向のパルス幅及びパルス高さを調整する回路である。
【００４１】
出力バッファ回路２３５及び２５５は、それぞれ書込制御線ＷＳＬと電源線ＤＳＬをそれぞれ対応する２値の電源電位で駆動する回路デバイスである。具体的には、インバータ回路を１段以上直列に接続した回路で構成される。
なお、電源配線は、いずれも水平ラインに対して垂直に配線される。一方、電源線駆動部２５が駆動する電源線ＤＳＬは、いずれも水平ラインに対して並行に配線される。
【００４２】
このため、図１１に示すように、電源線ＤＳＬは、書込制御線駆動部２３内の電源配線と立体的に交差する配線構造を有している。
電源用の配線は、基本的にアルミニウムで配線される。しかし、アルミニウムは膜厚が厚くなる。このため、立体的な交差部分では、一般に膜厚が薄く済むモリブデン等の金属材料が使用される。
【００４３】
結果的に、図６に示す有機ＥＬパネル１１の場合には、電源線ＤＳＬがアルミニウムとモリブデンの混合配線として形成される。
なお、図６に示す構造の有機ＥＬパネル１１の場合、１本の電源線ＤＳＬについて画素アレイ部２１の左右に２つずつ計４カ所に立体交差が形成される。
【００４４】
水平セレクタ２７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加するのに用いられる。水平セレクタ２７は、水平解像度数分の出力段数を有するシフトレジスタと、各出力段に対応するラッチ回路と、Ｄ／Ａ変換回路とで構成される。
タイミングジェネレータ２９は、書込制御線ＷＳＬ、電源線ＤＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
【００４５】
（Ｂ−２）駆動動作例
図１２に、図８に示す画素回路の駆動動作例を示す。因みに図１２では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
【００４６】
まず、発光状態における画素回路内の動作状態を図１３に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる（図１２（ｔ１））。
【００４７】
次に、非発光状態の動作状態を説明する。このとき、電源線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図１２（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子は消灯する。
【００４８】
なお、駆動トランジスタＴ２のソース電位Ｖｓは電源線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図１４に、画素回路内の動作状態を示す。図１４に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電源線ＤＳＬへ引き出される。
【００４９】
この後、信号線ＤＴＬの電位が閾値補正用のオフセット電位Ｖofs に遷移した状態で、書込制御線ＷＳＬが高電位に変化すると、オン動作したサンプリングトランジスタＴ１を通じて駆動トランジスタＴ２のゲート電位がオフセット電位Ｖofs に変化する（図１２（ｔ３））。
【００５０】
図１５に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
【００５１】
次に、電源線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図１２（ｔ４））。電源線ＤＳＬの電源電位が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelが駆動トランジスタＴ２のソース電位Ｖｓとなる。
【００５２】
図１６では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００５３】
結果的に、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、図１７に示すように、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。この動作が閾値補正動作である。
【００５４】
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、サンプリングトランジスタＴ１が再びオフ制御される（図１２（ｔ５））。
【００５５】
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、サンプリングトランジスタＴ１は再びオン状態に制御される（図１２（ｔ６））。図１８に、この場合における画素回路内の動作状態を示す。信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
【００５６】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００５７】
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる（図１９）。
【００５８】
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧へと変化する。
【００５９】
最後に、サンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが終了す
ると、有機ＥＬ素子ＯＬＥＤの発光期間が開始する（図１２（ｔ７））。図２０に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
【００６０】
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
【００６１】
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【００６２】
（Ｂ−３）まとめ
以上の通り、この形態例で説明した画素回路と駆動方式の採用により、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ＥＬパネルを実現することができる。
【００６３】
また、この形態例の場合、画素アレイ部２１の両側に書込制御線駆動部２３及び電源線駆動部２５をそれぞれ配置し、各書込制御線ＷＳＬ及び電源線ＤＳＬを両側から同時に駆動制御することができる。
このため、画素アレイ部２１のサイズが大型化して電源線ＤＳＬの駆動時間が短縮される場合にも、書込制御線ＷＳＬの波形の鈍りを小さくでき、シェーディングの発生を効果的に抑制できる。
【００６４】
また、電源線ＤＳＬを画面の片方から駆動する場合には画面の両端での電圧差が大きくならざるを得ないが、画面の両側から駆動することで電源線ＤＳＬ上での電圧差を小さくすることができる。特に、有機ＥＬ素子は電流駆動素子であるため、電源線ＤＳＬの電圧差は駆動電流（発光輝度）の違いに直結する。このため、電圧差を小さくできることで、白表示時における電圧降下の影響（すなわち、クロストーク）を小さくすることができる。
【００６５】
以上のように、この形態例の採用により、Ｎチャネル型薄膜トランジスタだけを用いながらも、経時変化によらず安定した発光特性を得ることができ、かつ、同時に画面内の表示品質の低下が知覚され難い有機ＥＬパネルを実現できる。
【００６６】
（Ｃ）形態例２
（Ｃ−１）システム構成
以下では、画面サイズの大きい有機ＥＬパネルの表示品質をより高めることが可能なパネル構造について説明する。
【００６７】
図２１に、有機ＥＬパネル１１のシステム構成例を示す。なお、図２１には、図６との対応部分に同一符号を付して示している。図２１に示すように、基本的なシステム構成は同じである。すなわち、図２１に示す有機ＥＬパネル１１も、画素アレイ部２１と、その駆動回路である書込制御線駆動部２３、電源線駆動部４１、水平セレクタ２７、タイミングジェネレータ２９で構成される。
【００６８】
違いは、書込制御線駆動部２３と電源線駆動部４１のパネル内の位置関係である。
まず、この形態例では、電源線駆動部４１と書込制御線駆動部２３の位置関係を入れ替えている。すなわち、電源線駆動部４１を書込制御線駆動部２３よりも画素アレイ部側に配置する。
【００６９】
また、この形態例では、電源線駆動部４１を構成する出力バッファ回路を大型化し、バッファ部分の抵抗値を低減する。
図２２に、サブ画素に対応する画素回路３１と各駆動回路との接続関係を示す。また図２３に画素回路３１の内部構成を示す。
【００７０】
更に、図２４に、書込制御線駆動部２３と電源線駆動部４１の配線関係を示す。図２４に示すように、今度は、書込制御線駆動部２３が駆動制御する書込制御線ＷＳＬが混合配線となり、電源線駆動部４１に駆動電源を供給する電源配線の部分で立体交差する。
一方、電源線ＤＳＬは、形態例１よりも駆動電源との立体交差の回数が少なくなるので低抵抗金属だけで構成することができる。この形態例の場合、電源線ＤＳＬはアルミニウムで構成する。
【００７１】
しかも、駆動部の位置関係を入れ替えたことにより、電源線ＤＳＬの配線長は、形態例１よりも短くなっている。このため、電源線ＤＳＬの配線抵抗は形態例１よりも小さくなる。従って、この形態例で提案するパネル構造の場合、形態例１よりもクロストークやシェーディングが視認される可能性を低下させることができる。
【００７２】
一方、形態例２の場合には、書込制御線ＷＳＬの抵抗値が形態例１の場合よりも高くなる。結果的に、水平ライン上での書込時間差の最大値は形態例１より拡大する。
しかし、書込時間差の違いを原因とするシェーディングは、輝度差が２０％程度にならないと視認されることはない。従って、書込制御線駆動部２３を電源線駆動部４１の外側に配置しても、書込時間差の問題は両側駆動により抑制することができる。
【００７３】
これに対して、電源線ＤＳＬの電圧降下を原因とするクロストークは、輝度差が１％程度でも視認されてしまう。このため、形態例２のように電源線ＤＳＬの配線抵抗を小さくできることの技術的な効果は大きい。
【００７４】
ところで、各画素回路内の駆動トランジスタＴ２は飽和領域で動作する。このため、配線抵抗は小さくも、アーリ効果の影響は依然として存在する。
このため、図２５に示す類の画像が有機ＥＬパネル１１に入力される場合、白表示ラインの電源ラインの電圧降下と黒ウィンドウ表示ラインの電源ラインの電圧降下との間に電位差が発生してしまう。
【００７５】
この電位差が輝度差の１％以上になると、クロストークが視認されてしまう。
ところで、クロストークの発生は、表示ライン（水平ライン）の電源電圧降下量の差分に依存する。すなわち、クロストークの発生は、電源線ＤＳＬの部分だけでなく、出力バッファ回路２５７の出力抵抗値も大きく影響する。
【００７６】
例えば電源線ＤＳＬの配線抵抗が小さくても出力バッファ回路２５７の出力抵抗値が大きければ黒ウィンドウの表示時に、図２６に示すように白表示ラインの輝度がその電圧降下によって暗くなり、クロストークとして視認されてしまう。
そこで、この形態例では、出力バッファ回路２５７の出力抵抗値を低減した電源線駆動部４１を提案する。
【００７７】
一例として図２７に、電源線駆動部４１を構成する出力バッファ回路２５７の等価回路を示す。図２７に示すように、出力バッファ回路２５７は、ＣＭＯＳインバータ回路の２段接続で構成されているものとする。
図２８に、出力バッファ回路２５７の最終段を構成するＣＭＯＳインバータ回路の平面構造を示す。
【００７８】
図中、破線で囲まれた領域がＰチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタにそれぞれ対応する。図に示すように、Ｐチャネル型薄膜トランジスタのサイズは、Ｎチャネル型薄膜トランジスタのサイズより大きくなるように形成する。具体的には、１．５倍以上、望ましくは１０倍程度に形成する。これは、電源配線Ｖccからの配線抵抗を小さくするためである。
【００７９】
ただし、Ｐチャネル型薄膜トランジスタのサイズの拡大は、事実上、画素ピッチの制限を受ける。しかも、解像度が高くなるほど画素ピッチは小さくなる。従って、限られたレイアウトの中で、Ｐチャネル型薄膜トランジスタのサイズを拡大する工夫が必要となる。
一般に、出力バッファ回路２５７の出力抵抗を小さくするには、Ｐチャネル型薄膜トランジスタのチャネル幅を大きくする必要がある。
【００８０】
そこで、最後段のＣＭＯＳインバータ回路を図２８に示すように横置き型に形成する。すなわち、Ｐチャネル型薄膜トランジスタのチャネル長の方向が信号線と並行になるように（水平ライン方向と直交するように）形成する。この際、望ましくは、チャネル幅が１画素の信号線方向の長さよりも大きくなるように形成する。この構造の採用により、多くの電流を流すことが可能になり、その分、出力抵抗を小さくすることができる。
【００８１】
また、この横置き型のレイアウトは、図２９に示す縦置き型のレイアウトに比してチャネルと電源配線Ｖccとの距離を短くできる利点もある。ここでの距離は、電源配線Ｖccと図２８及び図２９に示すＡ点までの長さで与えられる。
明らかに、横置き型のレイアウトの方が、電源配線Ｖccとチャネルの長さを短くすることができる。
【００８２】
（Ｃ−２）まとめ
以上説明したように、この形態例では、電源線駆動部４１を書込制御線駆動部２３よりも画素アレイ部２１寄りに形成することで、電源線ＤＳＬの配線長の短縮化と配線構造の簡略化（立体交差の削減）とを実現し、配線抵抗を小さくすることができる。
【００８３】
加えて、電源線駆動部４１の出力バッファ回路２５７の最終段を構成するインバータ回路のＰチャネル型薄膜トランジスタのチャネル方向が信号線ＤＴＬと平行になるように形成する（横置きのレイアウトを採用する）ことで、出力バッファ回路２５７内の配線抵抗を小さくすることができる。
【００８４】
結果的に、電源線ＤＳＬの配線抵抗を、出力バッファ回路２５７の出力段を含めて全体的に小さくできる。従って、アーリ効果の影響を考慮しても、電源線ＤＳＬ上における電源電圧降下の差を形態例１より小さくすることができ、クロストークが一段と視認され難い有機ＥＬパネル１１を実現することができる。
【００８５】
すなわち、原理的に高画質が期待できる有機ＥＬパネル１１を実現することができる。 しかも、出力バッファ回路２５７のチャネル方向を信号線の方向と平行に形成している。従って、有機ＥＬパネル１１の狭額縁化も実現できる。
【００８６】
（Ｄ）他の形態例
（Ｄ−１）電源線ＤＳＬの配線材料
前述した形態例２の場合には、電源線ＤＳＬがアルミニウムで形成される場合について説明した。
しかし、形態例２の電源線ＤＳＬには、アルミニウム、銅、金これらの合金を用いても良い。これらの配線材料の配線抵抗値は、いずれもモリブデンより低くできる。従って、電源線ＤＳＬの低抵抗化に有利である。
【００８７】
（Ｄ−２）他の画素回路例
前述した形態例の場合には、画素回路３１が２つの薄膜トランジスタで構成される場合について説明した。このため、閾値補正用の基準電圧（以下、「オフセット電圧」という。）Ｖofs は、信号線ＤＴＬを通じて印加する駆動方式を採用した。
【００８８】
しかし、オフセット電圧Ｖofs の印加タイミングの制御専用にトランジスタを配置しても良い。
図３０に、変形例に対応する画素回路５１の構成例を示す。画素回路５１の場合、第２のサンプリングトランジスタＴ３を配置する。第２のサンプリングトランジスタＴ３の一方の主電極は駆動トランジスタＴ２のゲート電極と接続され、他方の主電極はオフセット電圧Ｖofs が固定的に供給されるオフセット線ＯＦＳＬに接続される。
【００８９】
なお、第２のサンプリングトランジスタＴ３のオンオフ制御は、オフセット線駆動部５３により制御される。
また、この例の場合、信号線ＤＴＬには、各画素に対応する信号電位Ｖsig のみが印加される。因みに、図３０に示すオフセット線駆動部５３と書込制御線駆動部２３との位置関係は入れ替わっても良い。
【００９０】
図３１に、図３０で説明した画素回路の駆動動作例を示す。因みに図３１では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表している。
【００９１】
まず、発光状態における画素回路内の動作状態を図３２に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる（図３１（ｔ１））。
【００９２】
次に、非発光状態の動作状態を説明する。このとき、電源線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図３１（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子ＯＬＥＤは消灯する。
【００９３】
なお、駆動トランジスタＴ２のソース電位Ｖｓは電源線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図３３に、画素回路内の動作状態を示す。図３３に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電源線ＤＳＬへ引き出される。
【００９４】
この後、オフセット線駆動部５３により、第２のサンプリングトランジスタＴ３がオン制御される。これにより、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に変化する（図３１（ｔ３））。
【００９５】
図３４に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
【００９６】
次に、電源線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図３１（ｔ４））。電源線ＤＳＬの電源電位が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位が駆動トランジスタＴ２のソース電位Ｖｓで与えられる。
【００９７】
図３５では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００９８】
結果的に、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖelは、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。
【００９９】
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、第２のサンプリングトランジスタＴ３が再びオフ制御される（図３１（ｔ５））。図３６に、この場合における画素回路内の動作状態を示す。
【０１００】
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、第１のサンプリングトランジスタＴ１がオン状態に制御される（図３１（ｔ６））。図３７に、この場合における画素回路内の動作状態を示す。信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
【０１０１】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【０１０２】
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる。
【０１０３】
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧へと変化する。
【０１０４】
最後に、第１のサンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが
終了すると、有機ＥＬ素子ＯＬＥＤの発光期間が開始する（図３１（ｔ７））。図３８に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
【０１０５】
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
【０１０６】
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【０１０７】
（Ｄ−３）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１０８】
図３９に、電子機器６１の概念構成例を示す。電子機器６１は、前述した有機ＥＬパネル６３、システム制御部６５及び操作入力部６７で構成される。システム制御部６５で実行される処理内容は、電子機器６１の商品形態により異なる。また、操作入力部６７は、システム制御部６５に対する操作入力を受け付けるデバイスである。操作入力部６７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１０９】
なお、電子機器６１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図４０に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機７１の筐体正面には、フロントパネル７３及びフィルターガラス７５等で構成される表示画面７７が配置される。表示画面７７の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１０】
また、この種の電子機器６１には、例えばデジタルカメラが想定される。図４１に、デジタルカメラ８１の外観例を示す。図４１（Ａ）が正面側（被写体側）の外観例であり、図４１（Ｂ）が背面側（撮影者側）の外観例である。
【０１１１】
デジタルカメラ８１は、保護カバー８３、撮像レンズ部８５、表示画面８７、コントロールスイッチ８９及びシャッターボタン９１で構成される。このうち、表示画面８７の部分が、形態例で説明した有機ＥＬパネルに対応する
【０１１２】
また、この種の電子機器６１には、例えばビデオカメラが想定される。図４２に、ビデオカメラ１０１の外観例を示す。
ビデオカメラ１０１は、本体１０３の前方に被写体を撮像する撮像レンズ１０５、撮影のスタート／ストップスイッチ１０７及び表示画面１０９で構成される。このうち、表示画面１０９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１３】
また、この種の電子機器６１には、例えば携帯端末装置が想定される。図４３に、携帯端末装置としての携帯電話機１１１の外観例を示す。図４３に示す携帯電話機１１１は折りたたみ式であり、図４３（Ａ）が筐体を開いた状態の外観例であり、図４３（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１１４】
携帯電話機１１１は、上側筐体１１３、下側筐体１１５、連結部（この例ではヒンジ部）１１７、表示画面１１９、補助表示画面１２１、ピクチャーライト１２３及び撮像レンズ１２５で構成される。このうち、表示画面１１９及び補助表示画面１２１の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１５】
また、この種の電子機器６１には、例えばコンピュータが想定される。図４４に、ノート型コンピュータ１３１の外観例を示す。
ノート型コンピュータ１３１は、下型筐体１３３、上側筐体１３５、キーボード１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１６】
これらの他、電子機器６１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１１７】
（Ｄ−４）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
【０１１８】
（Ｄ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【符号の説明】
【０１１９】
１１ 有機ＥＬパネル
２１ 画素アレイ部
２３ 書込制御線駆動部
２５ 電源線駆動部
２７ 水平セレクタ
２９ タイミングジェネレータ
２５５ 出力バッファ回路
４１ 電源線駆動部
２５７ 出力バッファ回路
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネルのパネル構造に関する。なお、この明細書で提案する発明は、当該ＥＬ表示パネルを搭載する電子機器としての側面も有する。
【背景技術】
【０００２】
図１に、アクティブマトリクス駆動型の有機ＥＬパネルに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネル１は、画素アレイ部３と、その駆動回路である書込制御線駆動部５及び水平セレクタ７で構成される。なお、画素アレイ部３には、信号線ＤＴＬと書込制御線ＷＳＬとの各交点に画素回路９が配置される。
【０００３】
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルでは、各画素に対応する有機ＥＬ素子に流れる電流量の制御により階調を制御する駆動方式が採用される。図２に、この種の画素回路９のうち最も単純な回路構成の一つを示す。この画素回路９は、サンプリングトランジスタＴ１、駆動トランジスタＴ２及び保持容量Ｃｓで構成される。
【０００４】
なお、サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電圧Ｖsig
の保持容量Ｃｓへの書き込みを制御する薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電圧Ｖsig に応じて定まるゲート・ソース間電圧Ｖｇｓに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給する薄膜トランジスタである。図２の場合、サンプリングトランジスタＴ１は、Ｎチャネル型薄膜トランジスタで構成され、駆動トランジスタＴ２は、Ｐチャネル型薄膜トランジスタで構成される。
【０００５】
図２の場合、駆動トランジスタＴ２のソース電極は、固定電位（電源電位Ｖcc）が印加される電源線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタＴ２は、信号電圧Ｖsig に応じた大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉｄｓは次式で与えられる。
Ｉｄｓ＝ｋ・μ・（Ｖｇｓ−Ｖｔｈ）2／２
【０００６】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖｔｈは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０００７】
なお、この構成の画素回路の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って、駆動トランジスタＴ２のドレイン電圧が変化する特性があることが知られている。しかし、ゲート・ソース間電圧Ｖｇｓは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
【０００８】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、薄膜プロセスの種類によっては図２に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Ｐチャネル型の薄膜トランジスタを採用できない場合がある。このような場合、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタに置き換えることになる。
【００１１】
図４に、この種の画素回路の構成を示す。この場合、駆動トランジスタＴ２のソース電極は、有機ＥＬ素子ＯＬＥＤの陽極（アノード）端子に接続されることになる。ただし、この画素回路の場合には、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴ってゲート・ソース間電圧Ｖgsが変動する問題がある。このゲート・ソース間電圧Ｖgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
【００１２】
この他、各画素回路を構成する駆動トランジスタＴ２の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタＴ２の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する。
【００１３】
従って、図４に示す画素回路を採用する場合には、経時変化によらず安定した発光特性の得られる駆動方法の確立が求められている。同時に、製造コストが安価なＥＬ表示パネルの実現が求められる。
【課題を解決するための手段】
【００１４】
そこで、発明者らは、アクティブマトリクス駆動方式により発光状態が制御されるＥＬ表示素子をマトリクス状に配置した画素アレイ部と、各書込制御線を画素アレイ部の両側から駆動する第１及び第２の書込制御線駆動部と、水平ラインの方向に沿って配線された電源線を画素アレイ部の両側から駆動する第１及び第２の電源線駆動部とを有するＥＬ表示パネルを提案する。
【００１５】
もっとも、第１及び第２の電源線駆動部のそれぞれは、第１及び第２の書込制御線駆動部と画素アレイ部との間に配置されることが望ましい。
なお、第１及び第２の電源線駆動部を構成する最終出力段に位置する出力バッファ回路は、薄膜トランジスタのチャネル長の方向が信号線と並行になるように形成されることが望ましい。
また、第１及び第２の電源線駆動部を構成する最終出力段に位置する出力バッファ回路は、薄膜トランジスタのチャネル幅が一画素の信号線方向の長さよりも大きく形成されることが望ましい。
【００１６】
これらの配置構造の採用により画素ピッチに対してバッファ回路を構成するトランジスタサイズを拡大することができる。また、電源線とトランジスタの主電極との配線距離を短くすることもできる。このため、バッファ回路の抵抗値は小さくなり、電源線電位の波形のなまりや抵抗を小さくできる。
【００１７】
なお、画素アレイ部内の書込制御線と電源線は低抵抗配線であることが望ましい。例えばアルミニウム、銅、金、これら金属の合金であることが望ましい。低抵抗配線の採用により、電源線電位の波形のなまりや抵抗を小さくできる。
また、発明者らは、前述した構成のＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、前述した構成のＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００１８】
発明者らの提案する発明では、各画素領域のＥＬ発光素子に電流を供給する電源線を、画素アレイ部の両側に配置された電源線駆動部により同時に駆動することができる。これにより、画素アレイ部のサイズが大型化して電源線の駆動時間が短縮される場合にも、書込制御線の波形の鈍りを小さくでき、シェーディングの発生を効果的に抑制できる。
【００１９】
更に、これら一対の電源線駆動部を書込制御線駆動部よりも画素アレイ部側に配置することにより、電源線駆動部の出力端から延びる電源線の配線長を、電源線駆動部を書込制御線駆動部の外側に配置する場合に比して短くできる。
【００２０】
また、電源線駆動部を書込制御線駆動部の内側に配置することで、電源線が他の駆動部の配線と立体的に交差する回数を低減できる。通常、交差部分の配線には、プロセスの関係から相対的に抵抗値の高い配線が用いられる。このため、立体交差部分の減少は、電源線駆動部の負荷の低減に有効である。
【００２１】
これにより、白表示時での電源線における電圧降下を小さくすることができる。このことは、白表示時と黒表示時との電圧降下差が縮小することを意味する。よって、クロストークのみならずシェーディングのない均一な画質を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】有機ＥＬパネルのブロック構成を説明する図である。
【図２】画素回路と駆動回路との接続関係を説明する図である。
【図３】有機ＥＬ素子のＩ−Ｖ特性の経時変化を説明する図である。
【図４】他の画素回路例を示す図である。
【図５】有機ＥＬパネルの外観構成例を示す図である。
【図６】有機ＥＬパネルのシステム構成例を示す図である。
【図７】画素回路と駆動回路との接続関係を説明する図である。
【図８】形態例に係る画素回路の構成例を示す図である。
【図９】書込線の位置関係に応じて発生する電位変化の違いを説明する図である。
【図１０】書込制御線駆動部と電源線駆動部の内部構成を示す図である。
【図１１】図１０の破線領域の断面構造を説明する図である。
【図１２】形態例に係る駆動動作例を示す図である。
【図１３】画素回路の動作状態を説明する図である。
【図１４】画素回路の動作状態を説明する図である。
【図１５】画素回路の動作状態を説明する図である。
【図１６】画素回路の動作状態を説明する図である。
【図１７】ソース電位の経時変化を示す図である。
【図１８】画素回路の動作状態を説明する図である。
【図１９】移動度の違いによる経時変化の違いを示す図である。
【図２０】画素回路の動作状態を説明する図である。
【図２１】形態例に係る有機ＥＬパネルの他の構成例を示す図である。
【図２２】画素回路と駆動回路との接続関係を説明する図である。
【図２３】形態例に係る画素回路の構成例を示す図である。
【図２４】書込制御線駆動部と電源線駆動部の内部構成を示す図である。
【図２５】表示画像例を示す図である。
【図２６】表示画像例を示す図である。
【図２７】出力バッファ回路の回路構成例を示す図である。
【図２８】出力バッファ回路の最終段を構成するインバータ回路で採用する横置き型のレイアウトパターン例を示す図である。
【図２９】出力バッファ回路の最終段を構成するインバータ回路に採用する縦置き型のレイアウトパターン例を示す図である。
【図３０】画素回路と駆動回路との他の接続関係を示す図である。
【図３１】画素回路の駆動動作例を示す図である。
【図３２】画素回路の動作状態を説明する図である。
【図３３】画素回路の動作状態を説明する図である。
【図３４】画素回路の動作状態を説明する図である。
【図３５】画素回路の動作状態を説明する図である。
【図３６】画素回路の動作状態を説明する図である。
【図３７】画素回路の動作状態を説明する図である。
【図３８】画素回路の動作状態を説明する図である。
【図３９】電子機器の概念構成例を示す図である。
【図４０】電子機器の商品例を示す図である。
【図４１】電子機器の商品例を示す図である。
【図４２】電子機器の商品例を示す図である。
【図４３】電子機器の商品例を示す図である。
【図４４】電子機器の商品例を示す図である。
【発明を実施するための形態】
【００２３】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００２４】
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
【００２５】
図５に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル１１は、支持基板１３のうち画素アレイ部の形成領域に対向部１５を貼り合わせた構造を有している。
対向部１５は、ガラス、プラスチックフィルムその他の透明部材を基材とし、その表面に有機ＥＬ層や保護膜等を積層した構造を有している。
なお、有機ＥＬパネル１１には、外部から支持基板１３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）１７が配置される。
【００２６】
（Ｂ）形態例１
（Ｂ−１）システム構成
以下では、駆動トランジスタＴ２の特性バラツキを防ぎ、かつ画素回路を構成する素子数が少なく済む有機ＥＬパネル１１のシステム構成例を示す。なお、この形態例では、画面サイズの大きい有機ＥＬパネルを想定する。
【００２７】
図６に、有機ＥＬパネル１１のシステム構成例を示す。図６に示す有機ＥＬパネル１１は、画素アレイ部２１と、その駆動回路である書込制御線駆動部２３、電源線駆動部２５、水平セレクタ２７、タイミングジェネレータ２９で構成される。
【００２８】
画素アレイ部２１には、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての１画素は有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
【００２９】
図７に、サブ画素に対応する画素回路３１と各駆動回路との接続関係を示す。また図８に、形態例１で提案する画素回路３１の内部構成を示す。図８に示す画素回路は、２つのＮチャネル型の薄膜トランジスタＴ１、Ｔ２と１つの保持容量Ｃｓとで構成される。
【００３０】
この回路構成の場合も、書込制御線駆動部２３は、書込制御線ＷＳＬを通じてサンプリングトランジスタＴ１を開閉制御し、信号線電位の保持容量Ｃｓへの書き込みを制御するのに用いられる。因みに、書込制御線駆動部２３は、垂直解像度数分の出力段数を有するシフトレジスタで構成される。
【００３１】
なお、この形態例の場合、同一パルスで動作する２つの書込制御線駆動部２３を画素アレイ部２１の両側に配置し、１本の書込制御線ＷＳＬを画素アレイ部２１の両側から同時に駆動する方式を採用する。
【００３２】
有機ＥＬパネル１１の画面サイズが大きい場合、図９に示すように、書込制御線駆動部２３から遠い位置での書込制御線ＷＳＬの電位変化（図９（Ｂ））は、書込制御線駆動部２３に近い位置での書込制御線ＷＳＬの電位変化（図９（Ａ））より鈍り易い。また、この波形の鈍りに起因する書込時間差は、正常な信号電位の書き込み動作を困難にし、シェーディングを発生する原因となる。
【００３３】
一方、画素アレイ部２１の両側に書込制御線駆動部２３を２つ配置する場合には、個々の書込制御線駆動部２３が駆動する範囲が半減し、書込制御線ＷＳＬの電位変化の遅延や鈍りを最小化することができる。
なお、この形態例１の場合には、書込制御線駆動部２３は、電源線駆動部２５よりも画素アレイ部２１の近くに配置する。
【００３４】
電源線駆動部２５は、電源線ＤＳＬを通じて駆動トランジスタＴ２の一方の主電極に接続される電源線ＤＳＬを２値的に制御し、他の駆動回路との連動動作により画素回路内の動作内容を制御するのに用いられる。ここでの動作には、有機ＥＬ素子の発光・非発光だけでなく、特性バラツキの補正動作も含まれる。この形態例の場合、特性バラツキの補正は、駆動トランジスタＴ２の閾値のバラツキや移動度のバラツキに基づくユニフォーマティの劣化の補正を意味する。
【００３５】
この形態例の場合、電源線駆動部２５についても２つ用意する。そして、２つの電源線駆動部２５を画素アレイ部２１の両側に配置し、１本の電源線ＤＳＬを画素アレイ部２１の両側から同時に駆動する。有機ＥＬパネル１１の画面サイズが大きい場合、電源線駆動部２５から遠い位置の電源線ＤＳＬの電位変化が鈍りやすく、正常なタイミング制御が難しくなるためである。
【００３６】
一方、画素アレイ部２１の両側に電源線駆動部２５を２つ配置する場合には、個々の電源線駆動部２５が駆動する範囲が半減し、電源線ＤＳＬの電位変化の遅延や鈍りを最小化することができる。
なお、この形態例１の場合には、電源線駆動部２５は、書込制御線駆動部２３の外側に配置する。
【００３７】
参考までに、書込制御線駆動部２３と電源線駆動部２５の回路構成の一例を図１０に示す。図１０に示すように、書込制御線駆動部２３と電源線駆動部２５の基本構成は同じである。
すなわち、書込制御線駆動部２３は、シフトレジスタ部２３１、波形調整回路２３３、出力バッファ回路２３５で構成される。一方、電源線駆動部２５は、シフトレジスタ部２５１、波形調整回路２５３、出力バッファ回路２５５で構成される。
【００３８】
図中、網掛けで示すパターンは、各部を駆動するための電源配線である。因みに、「Ｖｈ」で示す電源配線は、シフトレジスタ部２３１、２５１と波形調整回路２３３、２５３に「Ｈレベル」の電源電位を供給する配線である。一方、「Ｖｌ」で示す電源配線は、シフトレジスタ部２３１、２５１と波形調整回路２３３、２５３に「Ｌレベル」の電源電位を供給する配線である。
【００３９】
また、「Ｖcc_*（ただし、＊は、ｗｓ又はｄｓ）」で示す電源配線は、波形調整回路２３３、２５３と出力バッファ回路２３５、２５５に「Ｈレベル」の電源電位を供給する配線である。一方、「Ｖss_*（ただし、＊は、ｗｓ又はｄｓ）」で示す電源配線は、波形調整回路２３３、２５３と出力バッファ回路２３５、２５５に「Ｌレベル」の電源電位を供給する配線である。
【００４０】
ここで、シフトレジスタ部２３１及び２５１は、クロックパルスＣＫに基づいてサンプリングパルスＳＰを順次次段に転送する動作を実行するフリップフロップ段で構成され、フリップフロップ段の１段が水平ラインの一段に対応する。
また、波形調整回路２３３及び２５３は、時間軸方向のパルス幅及びパルス高さを調整する回路である。
【００４１】
出力バッファ回路２３５及び２５５は、それぞれ書込制御線ＷＳＬと電源線ＤＳＬをそれぞれ対応する２値の電源電位で駆動する回路デバイスである。具体的には、インバータ回路を１段以上直列に接続した回路で構成される。
なお、電源配線は、いずれも水平ラインに対して垂直に配線される。一方、電源線駆動部２５が駆動する電源線ＤＳＬは、いずれも水平ラインに対して並行に配線される。
【００４２】
このため、図１１に示すように、電源線ＤＳＬは、書込制御線駆動部２３内の電源配線と立体的に交差する配線構造を有している。
電源用の配線は、基本的にアルミニウムで配線される。しかし、アルミニウムは膜厚が厚くなる。このため、立体的な交差部分では、一般に膜厚が薄く済むモリブデン等の金属材料が使用される。
【００４３】
結果的に、図６に示す有機ＥＬパネル１１の場合には、電源線ＤＳＬがアルミニウムとモリブデンの混合配線として形成される。
なお、図６に示す構造の有機ＥＬパネル１１の場合、１本の電源線ＤＳＬについて画素アレイ部２１の左右に２つずつ計４カ所に立体交差が形成される。
【００４４】
水平セレクタ２７は、信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig 又は閾値補正用のオフセット電圧Ｖofs を印加するのに用いられる。水平セレクタ２７は、水平解像度数分の出力段数を有するシフトレジスタと、各出力段に対応するラッチ回路と、Ｄ／Ａ変換回路とで構成される。
タイミングジェネレータ２９は、書込制御線ＷＳＬ、電源線ＤＳＬ、信号線ＤＴＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
【００４５】
（Ｂ−２）駆動動作例
図１２に、図８に示す画素回路の駆動動作例を示す。因みに図１２では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表す。
【００４６】
まず、発光状態における画素回路内の動作状態を図１３に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる（図１２（ｔ１））。
【００４７】
次に、非発光状態の動作状態を説明する。このとき、電源線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図１２（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子は消灯する。
【００４８】
なお、駆動トランジスタＴ２のソース電位Ｖｓは電源線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図１４に、画素回路内の動作状態を示す。図１４に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電源線ＤＳＬへ引き出される。
【００４９】
この後、信号線ＤＴＬの電位が閾値補正用のオフセット電位Ｖofs に遷移した状態で、書込制御線ＷＳＬが高電位に変化すると、オン動作したサンプリングトランジスタＴ１を通じて駆動トランジスタＴ２のゲート電位がオフセット電位Ｖofs に変化する（図１２（ｔ３））。
【００５０】
図１５に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
【００５１】
次に、電源線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図１２（ｔ４））。電源線ＤＳＬの電源電位が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelが駆動トランジスタＴ２のソース電位Ｖｓとなる。
【００５２】
図１６では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００５３】
結果的に、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、図１７に示すように、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。この動作が閾値補正動作である。
【００５４】
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、サンプリングトランジスタＴ１が再びオフ制御される（図１２（ｔ５））。
【００５５】
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、サンプリングトランジスタＴ１は再びオン状態に制御される（図１２（ｔ６））。図１８に、この場合における画素回路内の動作状態を示す。信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
【００５６】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００５７】
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる（図１９）。
【００５８】
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧へと変化する。
【００５９】
最後に、サンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが終了す
ると、有機ＥＬ素子ＯＬＥＤの発光期間が開始する（図１２（ｔ７））。図２０に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
【００６０】
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
【００６１】
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【００６２】
（Ｂ−３）まとめ
以上の通り、この形態例で説明した画素回路と駆動方式の採用により、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ＥＬパネルを実現することができる。
【００６３】
また、この形態例の場合、画素アレイ部２１の両側に書込制御線駆動部２３及び電源線駆動部２５をそれぞれ配置し、各書込制御線ＷＳＬ及び電源線ＤＳＬを両側から同時に駆動制御することができる。
このため、画素アレイ部２１のサイズが大型化して電源線ＤＳＬの駆動時間が短縮される場合にも、書込制御線ＷＳＬの波形の鈍りを小さくでき、シェーディングの発生を効果的に抑制できる。
【００６４】
また、電源線ＤＳＬを画面の片方から駆動する場合には画面の両端での電圧差が大きくならざるを得ないが、画面の両側から駆動することで電源線ＤＳＬ上での電圧差を小さくすることができる。特に、有機ＥＬ素子は電流駆動素子であるため、電源線ＤＳＬの電圧差は駆動電流（発光輝度）の違いに直結する。このため、電圧差を小さくできることで、白表示時における電圧降下の影響（すなわち、クロストーク）を小さくすることができる。
【００６５】
以上のように、この形態例の採用により、Ｎチャネル型薄膜トランジスタだけを用いながらも、経時変化によらず安定した発光特性を得ることができ、かつ、同時に画面内の表示品質の低下が知覚され難い有機ＥＬパネルを実現できる。
【００６６】
（Ｃ）形態例２
（Ｃ−１）システム構成
以下では、画面サイズの大きい有機ＥＬパネルの表示品質をより高めることが可能なパネル構造について説明する。
【００６７】
図２１に、有機ＥＬパネル１１のシステム構成例を示す。なお、図２１には、図６との対応部分に同一符号を付して示している。図２１に示すように、基本的なシステム構成は同じである。すなわち、図２１に示す有機ＥＬパネル１１も、画素アレイ部２１と、その駆動回路である書込制御線駆動部２３、電源線駆動部４１、水平セレクタ２７、タイミングジェネレータ２９で構成される。
【００６８】
違いは、書込制御線駆動部２３と電源線駆動部４１のパネル内の位置関係である。
まず、この形態例では、電源線駆動部４１と書込制御線駆動部２３の位置関係を入れ替えている。すなわち、電源線駆動部４１を書込制御線駆動部２３よりも画素アレイ部側に配置する。
【００６９】
また、この形態例では、電源線駆動部４１を構成する出力バッファ回路を大型化し、バッファ部分の抵抗値を低減する。
図２２に、サブ画素に対応する画素回路３１と各駆動回路との接続関係を示す。また図２３に画素回路３１の内部構成を示す。
【００７０】
更に、図２４に、書込制御線駆動部２３と電源線駆動部４１の配線関係を示す。図２４に示すように、今度は、書込制御線駆動部２３が駆動制御する書込制御線ＷＳＬが混合配線となり、電源線駆動部４１に駆動電源を供給する電源配線の部分で立体交差する。
一方、電源線ＤＳＬは、形態例１よりも駆動電源との立体交差の回数が少なくなるので低抵抗金属だけで構成することができる。この形態例の場合、電源線ＤＳＬはアルミニウムで構成する。
【００７１】
しかも、駆動部の位置関係を入れ替えたことにより、電源線ＤＳＬの配線長は、形態例１よりも短くなっている。このため、電源線ＤＳＬの配線抵抗は形態例１よりも小さくなる。従って、この形態例で提案するパネル構造の場合、形態例１よりもクロストークやシェーディングが視認される可能性を低下させることができる。
【００７２】
一方、形態例２の場合には、書込制御線ＷＳＬの抵抗値が形態例１の場合よりも高くなる。結果的に、水平ライン上での書込時間差の最大値は形態例１より拡大する。
しかし、書込時間差の違いを原因とするシェーディングは、輝度差が２０％程度にならないと視認されることはない。従って、書込制御線駆動部２３を電源線駆動部４１の外側に配置しても、書込時間差の問題は両側駆動により抑制することができる。
【００７３】
これに対して、電源線ＤＳＬの電圧降下を原因とするクロストークは、輝度差が１％程度でも視認されてしまう。このため、形態例２のように電源線ＤＳＬの配線抵抗を小さくできることの技術的な効果は大きい。
【００７４】
ところで、各画素回路内の駆動トランジスタＴ２は飽和領域で動作する。このため、配線抵抗は小さくも、アーリ効果の影響は依然として存在する。
このため、図２５に示す類の画像が有機ＥＬパネル１１に入力される場合、白表示ラインの電源ラインの電圧降下と黒ウィンドウ表示ラインの電源ラインの電圧降下との間に電位差が発生してしまう。
【００７５】
この電位差が輝度差の１％以上になると、クロストークが視認されてしまう。
ところで、クロストークの発生は、表示ライン（水平ライン）の電源電圧降下量の差分に依存する。すなわち、クロストークの発生は、電源線ＤＳＬの部分だけでなく、出力バッファ回路２５７の出力抵抗値も大きく影響する。
【００７６】
例えば電源線ＤＳＬの配線抵抗が小さくても出力バッファ回路２５７の出力抵抗値が大きければ黒ウィンドウの表示時に、図２６に示すように白表示ラインの輝度がその電圧降下によって暗くなり、クロストークとして視認されてしまう。
そこで、この形態例では、出力バッファ回路２５７の出力抵抗値を低減した電源線駆動部４１を提案する。
【００７７】
一例として図２７に、電源線駆動部４１を構成する出力バッファ回路２５７の等価回路を示す。図２７に示すように、出力バッファ回路２５７は、ＣＭＯＳインバータ回路の２段接続で構成されているものとする。
図２８に、出力バッファ回路２５７の最終段を構成するＣＭＯＳインバータ回路の平面構造を示す。
【００７８】
図中、破線で囲まれた領域がＰチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタにそれぞれ対応する。図に示すように、Ｐチャネル型薄膜トランジスタのサイズは、Ｎチャネル型薄膜トランジスタのサイズより大きくなるように形成する。具体的には、１．５倍以上、望ましくは１０倍程度に形成する。これは、電源配線Ｖccからの配線抵抗を小さくするためである。
【００７９】
ただし、Ｐチャネル型薄膜トランジスタのサイズの拡大は、事実上、画素ピッチの制限を受ける。しかも、解像度が高くなるほど画素ピッチは小さくなる。従って、限られたレイアウトの中で、Ｐチャネル型薄膜トランジスタのサイズを拡大する工夫が必要となる。
一般に、出力バッファ回路２５７の出力抵抗を小さくするには、Ｐチャネル型薄膜トランジスタのチャネル幅を大きくする必要がある。
【００８０】
そこで、最後段のＣＭＯＳインバータ回路を図２８に示すように横置き型に形成する。すなわち、Ｐチャネル型薄膜トランジスタのチャネル長の方向が信号線と並行になるように（水平ライン方向と直交するように）形成する。この際、望ましくは、チャネル幅が１画素の信号線方向の長さよりも大きくなるように形成する。この構造の採用により、多くの電流を流すことが可能になり、その分、出力抵抗を小さくすることができる。
【００８１】
また、この横置き型のレイアウトは、図２９に示す縦置き型のレイアウトに比してチャネルと電源配線Ｖccとの距離を短くできる利点もある。ここでの距離は、電源配線Ｖccと図２８及び図２９に示すＡ点までの長さで与えられる。
明らかに、横置き型のレイアウトの方が、電源配線Ｖccとチャネルの長さを短くすることができる。
【００８２】
（Ｃ−２）まとめ
以上説明したように、この形態例では、電源線駆動部４１を書込制御線駆動部２３よりも画素アレイ部２１寄りに形成することで、電源線ＤＳＬの配線長の短縮化と配線構造の簡略化（立体交差の削減）とを実現し、配線抵抗を小さくすることができる。
【００８３】
加えて、電源線駆動部４１の出力バッファ回路２５７の最終段を構成するインバータ回路のＰチャネル型薄膜トランジスタのチャネル方向が信号線ＤＴＬと平行になるように形成する（横置きのレイアウトを採用する）ことで、出力バッファ回路２５７内の配線抵抗を小さくすることができる。
【００８４】
結果的に、電源線ＤＳＬの配線抵抗を、出力バッファ回路２５７の出力段を含めて全体的に小さくできる。従って、アーリ効果の影響を考慮しても、電源線ＤＳＬ上における電源電圧降下の差を形態例１より小さくすることができ、クロストークが一段と視認され難い有機ＥＬパネル１１を実現することができる。
【００８５】
すなわち、原理的に高画質が期待できる有機ＥＬパネル１１を実現することができる。 しかも、出力バッファ回路２５７のチャネル方向を信号線の方向と平行に形成している。従って、有機ＥＬパネル１１の狭額縁化も実現できる。
【００８６】
（Ｄ）他の形態例
（Ｄ−１）電源線ＤＳＬの配線材料
前述した形態例２の場合には、電源線ＤＳＬがアルミニウムで形成される場合について説明した。
しかし、形態例２の電源線ＤＳＬには、アルミニウム、銅、金これらの合金を用いても良い。これらの配線材料の配線抵抗値は、いずれもモリブデンより低くできる。従って、電源線ＤＳＬの低抵抗化に有利である。
【００８７】
（Ｄ−２）他の画素回路例
前述した形態例の場合には、画素回路３１が２つの薄膜トランジスタで構成される場合について説明した。このため、閾値補正用の基準電圧（以下、「オフセット電圧」という。）Ｖofs は、信号線ＤＴＬを通じて印加する駆動方式を採用した。
【００８８】
しかし、オフセット電圧Ｖofs の印加タイミングの制御専用にトランジスタを配置しても良い。
図３０に、変形例に対応する画素回路５１の構成例を示す。画素回路５１の場合、第２のサンプリングトランジスタＴ３を配置する。第２のサンプリングトランジスタＴ３の一方の主電極は駆動トランジスタＴ２のゲート電極と接続され、他方の主電極はオフセット電圧Ｖofs が固定的に供給されるオフセット線ＯＦＳＬに接続される。
【００８９】
なお、第２のサンプリングトランジスタＴ３のオンオフ制御は、オフセット線駆動部５３により制御される。
また、この例の場合、信号線ＤＴＬには、各画素に対応する信号電位Ｖsig のみが印加される。因みに、図３０に示すオフセット線駆動部５３と書込制御線駆動部２３との位置関係は入れ替わっても良い。
【００９０】
図３１に、図３０で説明した画素回路の駆動動作例を示す。因みに図３１では、電源線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表している。
【００９１】
まず、発光状態における画素回路内の動作状態を図３２に示す。このとき、サンプリングトランジスタＴ１はオフ状態である。一方、駆動トランジスタＴ２は飽和領域で動作し、ゲート・ソース間電圧Ｖｇｓに応じて定まる電流Ｉｄｓが流れる（図３１（ｔ１））。
【００９２】
次に、非発光状態の動作状態を説明する。このとき、電源線ＤＳＬの電位が高電位Ｖccから低電位Ｖssに切り換わる（図３１（ｔ２））。この際、低電位Ｖssが有機ＥＬ素子の閾値Ｖthelとカソード電位Ｖcathとの和より小さいとき、つまりＶss＜Ｖthel＋Ｖcathであれば有機ＥＬ素子ＯＬＥＤは消灯する。
【００９３】
なお、駆動トランジスタＴ２のソース電位Ｖｓは電源線ＤＳＬの電位と同じになる。すなわち、有機ＥＬ素子のアノード電極は低電位Ｖssに充電される。図３３に、画素回路内の動作状態を示す。図３３に破線で示すように、この際、保持容量Ｃｓに保持されていた電荷は電源線ＤＳＬへ引き出される。
【００９４】
この後、オフセット線駆動部５３により、第２のサンプリングトランジスタＴ３がオン制御される。これにより、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に変化する（図３１（ｔ３））。
【００９５】
図３４に、この場合における画素回路内の動作状態を示す。この際、駆動トランジスタＴ２のゲート・ソース間電圧ＶｇｓはＶofs −Ｖssで与えられる。この電圧は、駆動トランジスタＴ２の閾値電圧Ｖthよりも大きくなるように設定される。Ｖofs −Ｖss＞Ｖthを満たさなければ閾値補正動作を実行できないためである。
【００９６】
次に、電源線ＤＳＬの電源電位が再び高電位Ｖccに切り換えられる（図３１（ｔ４））。電源線ＤＳＬの電源電位が高電位Ｖccに変化することで、有機ＥＬ素子ＯＬＥＤのアノード電位が駆動トランジスタＴ２のソース電位Ｖｓで与えられる。
【００９７】
図３５では、有機ＥＬ素子ＯＬＥＤを等価回路で示す。すなわち、ダイオードと寄生容量Ｃelで示す。このとき、Ｖel≦Ｖcat ＋Ｖthelの関係を満たす限り（ただし、有機ＥＬ素子のリーク電流は駆動トランジスタＴ２に流れる駆動電流Ｉｄｓよりかなり小さいと考える。）、駆動トランジスタＴ２に流れる駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【００９８】
結果的に、有機ＥＬ素子ＯＬＥＤのアノード電圧Ｖelは、時間の経過と共に上昇する。すなわち、駆動トランジスタＴ２のゲート電位はオフセット電位Ｖofs に固定した状態のまま、駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。
【００９９】
やがて、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは閾値電圧Ｖthに収束する。このとき、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。
閾値補正期間が終了すると、第２のサンプリングトランジスタＴ３が再びオフ制御される（図３１（ｔ５））。図３６に、この場合における画素回路内の動作状態を示す。
【０１００】
この後、信号線ＤＴＬの電位が信号電位Ｖsig に遷移するのに必要なタイミング以降に、第１のサンプリングトランジスタＴ１がオン状態に制御される（図３１（ｔ６））。図３７に、この場合における画素回路内の動作状態を示す。信号電位Ｖsig は、対応画素の階調値に応じて与えられる電位である。
この際、駆動トランジスタＴ２のゲート電位Ｖｇは、信号電位Ｖsig に遷移する。一方、駆動トランジスタＴ２のソース電位Ｖｓは、電源線ＤＳＬから保持容量Ｃｓへと流れ込む電流により時間と共に上昇する。
【０１０１】
この時、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子の閾値電圧Ｖthelとカソード電圧Ｖcat の和を越えなければ（有機ＥＬ素子のリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さければ）、駆動トランジスタＴ２により供給される駆動電流Ｉｄｓは、保持容量Ｃｓと寄生容量Ｃelを充電するのに使用される。
【０１０２】
なお、駆動トランジスタＴ２の閾値補正動作は既に完了しているので、駆動トランジスタＴ２が流す駆動電流Ｉｄｓは、駆動トランジスタＴ２の移動度μを反映した値になる。具体的には、移動度μが大きい駆動トランジスタほど大きな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇も早くなる。逆に移動度μが小さい駆動トランジスタほど小さな駆動電流Ｉｄｓが流れ、ソース電位Ｖｓの上昇は遅くなる。
【０１０３】
結果的に、保持容量Ｃｓの保持電圧は、駆動トランジスタＴ２の移動度μに応じて補正される。すなわち、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、移動度μを補正した電圧へと変化する。
【０１０４】
最後に、第１のサンプリングトランジスタＴ1がオフ制御されて信号電位の書き込みが
終了すると、有機ＥＬ素子ＯＬＥＤの発光期間が開始する（図３１（ｔ７））。図３８に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは一定である。従って、駆動トランジスタＴ２は一定の電流Ｉｄｓ’を有機ＥＬ素子に供給する。
【０１０５】
これに伴い、有機ＥＬ素子のアノード電位Ｖelは、有機ＥＬ素子に電流Ｉｄｓ’を流す電位Ｖx まで上昇する。これにより、有機ＥＬ素子による発光が開始される。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化する。
【０１０６】
すなわち、駆動トランジスタＴ２のソース電位Ｖｓも変化する。しかし、駆動トランジスタＴ２のゲート・ソース間電圧Ｖｇｓは、保持容量Ｃｓにより一定に保たれるので有機ＥＬ素子ＯＬＥＤに流れる電流量は変化せずに済む。このように、この形態例で提案する画素回路と駆動方式を採用すれば、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性の変化にかかわらず、信号電位Ｖsig に応じた駆動電流Ｉｄｓを常に流し続けることができる。これにより、有機ＥＬ素子ＯＬＥＤの発光輝度を信号電位Ｖsig に応じた輝度に保ち続けることができる。
【０１０７】
（Ｄ−３）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１０８】
図３９に、電子機器６１の概念構成例を示す。電子機器６１は、前述した有機ＥＬパネル６３、システム制御部６５及び操作入力部６７で構成される。システム制御部６５で実行される処理内容は、電子機器６１の商品形態により異なる。また、操作入力部６７は、システム制御部６５に対する操作入力を受け付けるデバイスである。操作入力部６７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１０９】
なお、電子機器６１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図４０に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機７１の筐体正面には、フロントパネル７３及びフィルターガラス７５等で構成される表示画面７７が配置される。表示画面７７の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１０】
また、この種の電子機器６１には、例えばデジタルカメラが想定される。図４１に、デジタルカメラ８１の外観例を示す。図４１（Ａ）が正面側（被写体側）の外観例であり、図４１（Ｂ）が背面側（撮影者側）の外観例である。
【０１１１】
デジタルカメラ８１は、保護カバー８３、撮像レンズ部８５、表示画面８７、コントロールスイッチ８９及びシャッターボタン９１で構成される。このうち、表示画面８７の部分が、形態例で説明した有機ＥＬパネルに対応する
【０１１２】
また、この種の電子機器６１には、例えばビデオカメラが想定される。図４２に、ビデオカメラ１０１の外観例を示す。
ビデオカメラ１０１は、本体１０３の前方に被写体を撮像する撮像レンズ１０５、撮影のスタート／ストップスイッチ１０７及び表示画面１０９で構成される。このうち、表示画面１０９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１３】
また、この種の電子機器６１には、例えば携帯端末装置が想定される。図４３に、携帯端末装置としての携帯電話機１１１の外観例を示す。図４３に示す携帯電話機１１１は折りたたみ式であり、図４３（Ａ）が筐体を開いた状態の外観例であり、図４３（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０１１４】
携帯電話機１１１は、上側筐体１１３、下側筐体１１５、連結部（この例ではヒンジ部）１１７、表示画面１１９、補助表示画面１２１、ピクチャーライト１２３及び撮像レンズ１２５で構成される。このうち、表示画面１１９及び補助表示画面１２１の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１５】
また、この種の電子機器６１には、例えばコンピュータが想定される。図４４に、ノート型コンピュータ１３１の外観例を示す。
ノート型コンピュータ１３１は、下型筐体１３３、上側筐体１３５、キーボード１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０１１６】
これらの他、電子機器６１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１１７】
（Ｄ−４）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
【０１１８】
（Ｄ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【符号の説明】
【０１１９】
１１ 有機ＥＬパネル
２１ 画素アレイ部
２３ 書込制御線駆動部
２５ 電源線駆動部
２７ 水平セレクタ
２９ タイミングジェネレータ
２５５ 出力バッファ回路
４１ 電源線駆動部
２５７ 出力バッファ回路
【特許請求の範囲】
【請求項１】
画素を構成する画素回路がマトリクス状に配置されてなる画素アレイ部と、前記画素アレイ部を駆動する駆動部とを有し、
前記各画素回路は、サンプリングトランジスタ、駆動トランジスタ、保持容量、及び発光素子を少なくとも含み、
前記駆動部は、水平ラインの方向に沿って配線された書込制御線に所定の信号を供給することによって前記各画素回路における前記サンプリングトランジスタの導通または非導通を制御する書込制御線駆動部と、水平ラインの方向に沿って並ぶ前記画素の前記駆動トランジスタに対する所定の電源電圧の給電を制御する電源駆動部とを有し、
前記駆動部は、前記各画素回路において、
導通状態とされた前記サンプリングトランジスタを介して映像信号が前記画素回路内に供給されている状態で、前記駆動トランジスタを介した電流を前記保持容量に流し込む第一の補正動作、及び、
前記第一の補正動作の後、前記駆動トランジスタを介して、前記保持容量の保持電圧に応じた駆動電流を前記発光素子へ流す発光動作、
を少なくとも行うように構成されており、
前記第一の補正動作の期間は、前記書込制御線駆動部が、前記サンプリングトランジスタを導通状態に制御するタイミングに応じて規定され、
前記書込制御線駆動部と前記電源駆動部とは、前記画素アレイ部の両側から前記所定の信号と前記所定の電源電圧とを供給して前記各画素回路を駆動することで、前記各画素回路における補正動作期間のばらつきを抑制するように構成されている、
表示装置。
【請求項２】
前記第一の補正動作は、
導通状態とされた前記サンプリングトランジスタを介して前記信号線から前記映像信号が前記駆動トランジスタのゲートに供給されている状態で、前記駆動トランジスタを介した電流を前記保持容量に流し込むことによって、前記保持容量に、前記映像信号に基づく電圧を前記駆動トランジスタの駆動能力を反映させた状態で保持させる動作である、
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記各画素回路において、
前記第一の補正動作に先立って、前記保持容量が前記駆動トランジスタの閾値電圧を超える電圧を保持するように、オフセット電圧を前記保持容量に設定する、
請求項１または請求項２に記載の表示装置。
【請求項４】
前記駆動部は、前記各画素回路において、
前記オフセット電圧を前記保持容量に設定した後、前記発光素子の発光期間に先立って、前記駆動トランジスタを介した電流を前記保持容量に流し込み、前記駆動トランジスタのゲートとソース間の電位差を減少させる第二の補正動作を行うように構成され、
前記第二の補正動作の開始は、前記電源駆動部が、前記駆動トランジスタへの電流供給を開始するタイミングで規定される、
請求項３に記載の表示装置。
【請求項５】
前記第二の補正動作は、
前記駆動トランジスタを介した電流を前記保持容量に流し込むことで、前記駆動トランジスタのゲートとソース間の電位差を減少させ、前記保持容量に、前記駆動トランジスタの閾値電圧に対応する電圧を保持させる動作である、
請求項４に記載の表示装置。
【請求項６】
前記各画素回路は、前記オフセット電圧を前記保持容量に設定するためのリセットトランジスタを更に含み、
前記駆動部は、水平ラインの方向に沿って配線されたオフセット線に所定の信号を供給することによって、前記画素回路の前記リセットトランジスタの導通または非導通を制御するためのオフセット線駆動部を更に有し、
前記オフセット線駆動部も、前記画素アレイ部の両側から前記オフセット線に所定の信号を供給して前記各画素回路を駆動するよう構成されている、
請求項３ないし請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記画素アレイ部の両側において、前記電源駆動部は、前記書込制御線駆動部に対してより前記画素アレイ部側に配置されている、
請求項１ないし請求項６のいずれか１項に記載の表示装置。
【請求項８】
前記画素アレイ部の両側において、前記書込制御線駆動部は、前記オフセット線駆動部に対してより前記画素アレイ部側に配置され、前記電源駆動部は、前記書込制御線駆動部に対してより前記画素アレイ部側に配置されている、
請求項６に記載の表示装置。
【請求項９】
前記第１の補正動作期間の終了と前記発光動作の開始とは、前記書込制御線駆動部が前記サンプリングトランジスタを導通状態から非導通状態に切り替えるタイミングで規定される、
請求項１ないし請求項８のいずれか１項に記載の表示装置。
【請求項１０】
表示装置はテレビジョン受像機である、
請求項１ないし請求項９のいずれか１項に記載の表示装置。
【請求項１】
画素を構成する画素回路がマトリクス状に配置されてなる画素アレイ部と、前記画素アレイ部を駆動する駆動部とを有し、
前記各画素回路は、サンプリングトランジスタ、駆動トランジスタ、保持容量、及び発光素子を少なくとも含み、
前記駆動部は、水平ラインの方向に沿って配線された書込制御線に所定の信号を供給することによって前記各画素回路における前記サンプリングトランジスタの導通または非導通を制御する書込制御線駆動部と、水平ラインの方向に沿って並ぶ前記画素の前記駆動トランジスタに対する所定の電源電圧の給電を制御する電源駆動部とを有し、
前記駆動部は、前記各画素回路において、
導通状態とされた前記サンプリングトランジスタを介して映像信号が前記画素回路内に供給されている状態で、前記駆動トランジスタを介した電流を前記保持容量に流し込む第一の補正動作、及び、
前記第一の補正動作の後、前記駆動トランジスタを介して、前記保持容量の保持電圧に応じた駆動電流を前記発光素子へ流す発光動作、
を少なくとも行うように構成されており、
前記第一の補正動作の期間は、前記書込制御線駆動部が、前記サンプリングトランジスタを導通状態に制御するタイミングに応じて規定され、
前記書込制御線駆動部と前記電源駆動部とは、前記画素アレイ部の両側から前記所定の信号と前記所定の電源電圧とを供給して前記各画素回路を駆動することで、前記各画素回路における補正動作期間のばらつきを抑制するように構成されている、
表示装置。
【請求項２】
前記第一の補正動作は、
導通状態とされた前記サンプリングトランジスタを介して前記信号線から前記映像信号が前記駆動トランジスタのゲートに供給されている状態で、前記駆動トランジスタを介した電流を前記保持容量に流し込むことによって、前記保持容量に、前記映像信号に基づく電圧を前記駆動トランジスタの駆動能力を反映させた状態で保持させる動作である、
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記各画素回路において、
前記第一の補正動作に先立って、前記保持容量が前記駆動トランジスタの閾値電圧を超える電圧を保持するように、オフセット電圧を前記保持容量に設定する、
請求項１または請求項２に記載の表示装置。
【請求項４】
前記駆動部は、前記各画素回路において、
前記オフセット電圧を前記保持容量に設定した後、前記発光素子の発光期間に先立って、前記駆動トランジスタを介した電流を前記保持容量に流し込み、前記駆動トランジスタのゲートとソース間の電位差を減少させる第二の補正動作を行うように構成され、
前記第二の補正動作の開始は、前記電源駆動部が、前記駆動トランジスタへの電流供給を開始するタイミングで規定される、
請求項３に記載の表示装置。
【請求項５】
前記第二の補正動作は、
前記駆動トランジスタを介した電流を前記保持容量に流し込むことで、前記駆動トランジスタのゲートとソース間の電位差を減少させ、前記保持容量に、前記駆動トランジスタの閾値電圧に対応する電圧を保持させる動作である、
請求項４に記載の表示装置。
【請求項６】
前記各画素回路は、前記オフセット電圧を前記保持容量に設定するためのリセットトランジスタを更に含み、
前記駆動部は、水平ラインの方向に沿って配線されたオフセット線に所定の信号を供給することによって、前記画素回路の前記リセットトランジスタの導通または非導通を制御するためのオフセット線駆動部を更に有し、
前記オフセット線駆動部も、前記画素アレイ部の両側から前記オフセット線に所定の信号を供給して前記各画素回路を駆動するよう構成されている、
請求項３ないし請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記画素アレイ部の両側において、前記電源駆動部は、前記書込制御線駆動部に対してより前記画素アレイ部側に配置されている、
請求項１ないし請求項６のいずれか１項に記載の表示装置。
【請求項８】
前記画素アレイ部の両側において、前記書込制御線駆動部は、前記オフセット線駆動部に対してより前記画素アレイ部側に配置され、前記電源駆動部は、前記書込制御線駆動部に対してより前記画素アレイ部側に配置されている、
請求項６に記載の表示装置。
【請求項９】
前記第１の補正動作期間の終了と前記発光動作の開始とは、前記書込制御線駆動部が前記サンプリングトランジスタを導通状態から非導通状態に切り替えるタイミングで規定される、
請求項１ないし請求項８のいずれか１項に記載の表示装置。
【請求項１０】
表示装置はテレビジョン受像機である、
請求項１ないし請求項９のいずれか１項に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２７】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２５】
【図２６】
【図２８】
【図２９】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２７】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２５】
【図２６】
【図２８】
【図２９】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【公開番号】特開２０１３−８０２３７（Ｐ２０１３−８０２３７Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１２−２５９３９４（Ｐ２０１２−２５９３９４）
【出願日】平成２４年１１月２８日（２０１２．１１．２８）
【分割の表示】特願２００７−２９１４７１（Ｐ２００７−２９１４７１）の分割
【原出願日】平成１９年１１月９日（２００７．１１．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２４年１１月２８日（２０１２．１１．２８）
【分割の表示】特願２００７−２９１４７１（Ｐ２００７−２９１４７１）の分割
【原出願日】平成１９年１１月９日（２００７．１１．９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]