複層のゲート絶縁層を備えたグラフェン電子素子
【課題】複層のゲート絶縁層を備えたグラフェン電子素子を提供する。
【解決手段】グラフェンチャネル層とゲート電極との間に、有機物絶縁層と無機物絶縁層とからなる複層のゲート絶縁層を備えるグラフェン電子素子である。有機物絶縁層は、グラフェンチャネル層に不純物が吸着することを抑制して、グラフェンチャネル層の本来の特性を維持する。前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置される。前記有機物絶縁層は、フッ素系高分子を含む。
【解決手段】グラフェンチャネル層とゲート電極との間に、有機物絶縁層と無機物絶縁層とからなる複層のゲート絶縁層を備えるグラフェン電子素子である。有機物絶縁層は、グラフェンチャネル層に不純物が吸着することを抑制して、グラフェンチャネル層の本来の特性を維持する。前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置される。前記有機物絶縁層は、フッ素系高分子を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェンチャネル層とゲート電極との間に複層のゲート絶縁層が形成されて、グラフェンの電気的特性が向上した複層のゲート絶縁層を備えたグラフェン電子素子に関する。
【背景技術】
【０００２】
２次元の６角形炭素構造（２−ｄｉｍｅｎｓｉｏｎａｌ ｈｅｘａｇｏｎａｌ ｃａｒｂｏｎ ｓｔｒｕｃｔｕｒｅ）を有するグラフェンは、半導体を代替可能な新たな物質である。グラフェンは、ゼロギャップ半導体である。また、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高く、高速動作素子、例えば、ＲＦ素子（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｄｅｖｉｃｅ）に適用される。
【０００３】
グラフェンは、チャネル幅を１０ｎｍ以下に狭くして、グラフェンナノリボン（ｇｒａｐｈｅｎｅ ｎａｎｏ−ｒｉｂｂｏｎ：ＧＮＲ）を形成する場合、サイズ効果によってバンドギャップが形成される。かかるＧＮＲを利用して、常温で作動が可能な電界効果トランジスタを製作できる。
【０００４】
グラフェン電子素子は、グラフェンを利用した電子素子であって、電界効果トランジスタ、ＲＦトランジスタなどをいう。
【０００５】
グラフェンは、他の物質と接触しないフローティング状態では高い移動度を示すが、酸化シリコンのような無機物絶縁層と接触するか、または水分を吸収すると移動度が低下しうる。したがって、かかるグラフェンを備えた電子素子は、所望の特性を得がたい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、グラフェンチャネル層とゲート絶縁層との間に疎水性の有機物絶縁層を形成したグラフェン電子素子を提供するところにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によるグラフェン電子素子は、ゲート電極として作用する導電性基板と、前記基板上に配置されたゲート絶縁層と、前記ゲート絶縁層上のグラフェンチャネル層と、前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備え、前記ゲート絶縁層は、無機物絶縁層と、前記無機物絶縁層上の有機物絶縁層とを備える。
【０００８】
前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置されてもよい。
【０００９】
前記有機物絶縁層は、フッ素系高分子を含んでもよい。
【００１０】
前記有機物絶縁層は、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン、及び非晶質フッ素高分子からなるグループから選択された一つからなってもよい。
【００１１】
前記有機物絶縁層は、前記無機物絶縁層より薄くてもよい。
【００１２】
前記有機物絶縁層は、１ｎｍないし２０ｎｍの厚さを有してもよい。
【００１３】
前記無機物絶縁層は、酸化シリコン、酸化アルミニウム、及び酸化ハフニウムからなるグループから選択された一つを含んでもよい。
【００１４】
前記グラフェンチャネル層は、単層または二層のグラフェンからなってもよい。
【００１５】
前記グラフェンチャネル層は、ナノリボングラフェンであり、前記グラフェン電子素子は、電界効果トランジスタであってもよい。
【００１６】
前記グラフェンチャネル層を覆うパッシベーション層をさらに備えてもよい。
【００１７】
本発明の他の実施形態によるグラフェン電子素子は、基板と、前記基板上のグラフェンチャネル層と、前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極に露出された前記グラフェンチャネル層を覆うゲート絶縁層と、前記ソース電極と前記ドレイン電極との間で、前記ゲート絶縁層上に形成されたゲート電極と、を備え、前記絶縁層は、有機物絶縁層と、前記有機物絶縁層上の無機物絶縁層とを備える。
【発明の効果】
【００１８】
本発明による複層のゲート絶縁層を備えたグラフェン電子素子は、有機物絶縁層をグラフェンチャネル層と無機物絶縁層との間に配置することで、グラフェンチャネル層が空気中の酸素及び水分により吸着されて、キャリア移動度が低くなることを防止する。また、ディラック電圧に経時的な変化が少ない。
【図面の簡単な説明】
【００１９】
【図１】一実施形態によるグラフェン電子素子の構造を概略的に示す断面図である。
【図２】図１の構造において、ゲート絶縁層が無機物絶縁層のみで形成された電界効果トランジスタのゲート電圧によるドレイン電流特性を示すグラフである。
【図３】図１の構造を有した電界効果トランジスタのゲート電圧によるドレイン電流特性を示すグラフである。
【図４】従来のグラフェンＦＥＴと、本発明のグラフェンＦＥＴとの空気中に露出された時間の増加によるホール移動度の変化を示すグラフである。
【図５】他の実施形態によるグラフェン電子素子の構造を概略的に示す断面図である。
【図６】さらに他の実施形態によるグラフェン電子素子の構造を概略的に示す断面図である。
【発明を実施するための形態】
【００２０】
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示したものである。明細書を通じて、実質的に同じ構成要素には同じ参照番号を使用し、詳細な説明は省略する。
【００２１】
図１は、一実施形態によるグラフェン電子素子１００の構造を概略的に示す断面図である。
【００２２】
図１を参照すれば、基板１１０上に複層のゲート絶縁層１２０が形成されている。ゲート絶縁層１２０上には、グラフェンチャネル層１３０が形成される。グラフェンチャネル層１３０の両端には、それぞれソース電極１４１及びドレイン電極１４２が形成される。
【００２３】
基板１１０は、ボトムゲート電極として作用する。基板１１０は、高濃度にドーピングされたシリコン、窒化タンタル、金、アルミニウム、インジウムスズオキサイド（ＩＴＯ）などで形成される。
【００２４】
ゲート絶縁層１２０は、基板１１０上の無機物絶縁層１２１と、無機物絶縁層１２１上の有機物絶縁層１２２とを備える。無機物絶縁層１２１は、約１００ｎｍないし３００ｎｍの厚さに形成される。無機物絶縁層１２１は、酸化シリコン、酸化アルミニウム、酸化ハフニウムなどで形成される。
【００２５】
有機物絶縁層１２２は、無機物絶縁層１２１とグラフェンチャネル層１３０との界面に不純物が存在することを抑制し、グラフェンチャネル層１３０にホールドーピングを形成させる水分子の吸収を防止するために、強い疎水性を有した高分子絶縁層で形成される。有機物絶縁層１２２は、無機物絶縁層１２１より薄く形成される。有機物絶縁層１２２は、約１ｎｍないし２０ｎｍの厚さに形成される。有機物絶縁層１２２は、スピンコーティングまたは蒸着されて形成される。有機物絶縁層１２２が１ｎｍより薄く形成されれば、グラフェンチャネル層１３０の全面をカバーするのが困難であり、有機物絶縁層１２２が２０ｎｍより厚ければ、ゲート電圧が上昇する。
【００２６】
有機物絶縁層１２２は、フッ素系高分子または自己組立単分子膜で形成される。
【００２７】
フッ素系高分子としては、ポリフッ化ビニル（ＰＶＦ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン（ＰＴＦＥ）、デュポン社製のナフィオン（登録商標）、旭硝子社製のＣＹＴＯＰ（登録商標）のような非晶質フッ素高分子などが使われる。
【００２８】
グラフェンチャネル層１３０は、黒鉛から剥離されたグラフェン、またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で製造されたグラフェンを有機物絶縁層１２２上に転写した後、パターニングして形成される。グラフェンチャネル層１３０は、単層または二層のグラフェンで形成される。
【００２９】
ソース電極１４１及びドレイン電極１４２は、グラフェンチャネル層１３０とのオーミック接触が可能な金属で形成される。ソース電極１４１及びドレイン電極１４２は、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、Ｐｄ／Ａｕのような複層の金属層で形成される。
【００３０】
図１のグラフェン電子素子は、ボトムゲートタイプのトランジスタである。
【００３１】
グラフェンチャネル層１３０の幅を約１ｎｍないし２０ｎｍに形成する場合、グラフェンチャネル層１３０は、サイズ効果によってバンドギャップが形成された半導体としての性質を有する。したがって、図１のグラフェン電子素子は、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）となる。グラフェンをチャネルとして使用するＦＥＴは、常温で作動が可能である。
【００３２】
一方、グラフェンチャネル層１３０の幅Ｗを約１００ｎｍ以上に形成する場合、グラフェンチャネル層１３０は導電体であり、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高い。かかるグラフェンチャネル層１３０を有したグラフェン電子素子は、ＲＦトランジスタとなる。
【００３３】
図２は、図１の構造において、ゲート絶縁層１２０が無機物絶縁層１２１のみで形成されたＦＥＴ（以下、従来のグラフェンＦＥＴと称する）のゲート電圧によるドレイン電流特性を示すグラフであり、図３は、図１の構造を有したＦＥＴ（以下、本発明のグラフェンＦＥＴと称する）のゲート電圧によるドレイン電流特性を示すグラフである。
【００３４】
図２及び図３のグラフェンＦＥＴは、Ｓｉ基板上に形成された１００ｎｍ厚のＳｉＯ２無機物絶縁層１２１を使用し、図３の有機物絶縁層１２２は、７ｎｍ厚のフッ素系高分子であるポリパーフルオロブテニルビニルエーテルを形成した。グラフェンチャネル層は、黒鉛から剥離されたグラフェンを利用し、ソース電極及びドレイン電極は、Ｃｒ／Ａｕをそれぞれ５ｎｍ厚及び１００ｎｍ厚に蒸着した。製作されたグラフェンＦＥＴ素子を空気中に露出させて、空気に存在する水分子がグラフェンに吸着して形成するホールドーピングによるグラフェンＦＥＴの電気的特性変化を把握した。空気は、相対湿度４５％に維持した。
【００３５】
図２を参照すれば、従来のグラフェンＦＥＴは、製造された直後にディラック（Ｄｉｒａｃ）電圧ＶＤｉｒａｃが約２６．７Ｖであり、経時的に水分子のホールドーピングによりディラック電圧が大きく変わるということが分かる。ディラック電圧とは、グラフェンの伝導度が最小となる点であって、グラフェンが電荷中立性を有する点を意味し、ドーピングされていないグラフェンの場合、ディラック電圧が０Ｖに位置する。
【００３６】
図３を参照すれば、本発明のグラフェンＦＥＴは、製造された直後に０Ｖ近辺でディラック電圧を有することを確認できる。したがって、本発明のグラフェンＦＥＴ素子は、フッ素系高分子により、グラフェンにホールドーピングをもたらす化学的な不純物が非常に抑制されて、グラフェンの電荷中立性が安定的に維持されることを確認できる。
【００３７】
本発明のＦＥＴは、空気中に露出された時間が増加しても、ディラック電圧の変化が非常に小さいことを確認できる。これは、グラフェンを強い疎水性及び低い水分透過性を有するフッ素系高分子上に形成させれば、グラフェンにホールドーピングをもたらすＨ２Ｏ分子の吸収を非常に抑制できるということを意味する。
【００３８】
図４は、従来のグラフェンＦＥＴと、本発明のグラフェンＦＥＴとの空気中に露出された時間の増加によるホール移動度の変化を示すグラフである。従来のグラフェンＦＥＴ（Ｇ１で示されたグラフ）は、経時的に持続的にホールドーピングの濃度が増加するのに対し、本発明のグラフェンＦＥＴ（Ｇ２で示されたグラフ）のホール移動度は、３週間空気に露出されたにもかかわらず、４％未満の微小な減少を示す。これは、フッ素系高分子をグラフェンと接触させた構造の本発明のグラフェンＦＥＴが、水分によるホールドーピングを抑制して、グラフェンの電荷中立性を維持させると共に、ホール移動度も安定して維持させることを意味する。
【００３９】
図５は、他の実施形態によるグラフェン電子素子２００の構造を概略的に示す断面図である。図１のグラフェン電子素子１００と実質的に同じ構成には、同じ参照番号を使用し、詳細な説明は省略する。
【００４０】
図５を参照すれば、グラフェンチャネル層１３０上には、パッシベーション層１５０が形成される。パッシベーション層１５０は、空気中の酸素、水分子がグラフェンチャネル層と接触することを防止する。パッシベーション層１５０は、酸化シリコンで形成される。パッシベーション層１５０は、約５ｎｍないし３０ｎｍ厚に形成される。
【００４１】
図６は、さらに他の実施形態によるグラフェン電子素子３００の構造を概略的に示す断面図である。
【００４２】
図６を参照すれば、基板３１０上に絶縁層３１２が形成されている。基板３１０が絶縁性基板である場合、絶縁層３１２は省略してもよい。絶縁層３１２上には、グラフェンチャネル層３３０が形成され、グラフェンチャネル層３３０の両端には、それぞれソース電極３４１及びドレイン電極３４２が形成される。グラフェンチャネル層３３０上には、複層のゲート絶縁層３６０が形成されている。ゲート絶縁層３６０上には、ゲート電極３７０が形成される。
【００４３】
ゲート絶縁層３６０は、グラフェンチャネル層３３０上の有機物絶縁層３６２と、有機物絶縁層３６２上の無機物絶縁層３６１とを備える。無機物絶縁層３６１は、約１００ｎｍないし３００ｎｍの厚さに形成される。無機物絶縁層３６１は、酸化シリコン、酸化アルミニウム、酸化ハフニウムなどで形成される。
【００４４】
有機物絶縁層３６２は、無機物絶縁層３６１とグラフェンチャネル層３３０との界面に不純物が存在することを抑制し、グラフェンチャネル層３３０にホールドーピングを形成させる水分子の吸収を防止するために、強い疎水性を有した高分子絶縁層で形成される。有機物絶縁層３６２は、無機物絶縁層３６１より薄く形成される。有機物絶縁層３６２は、約１ｎｍないし２０ｎｍ厚に形成される。有機物絶縁層３６２は、スピンコーティングまたは蒸着されて形成される。有機物絶縁層３６２が１ｎｍより薄く形成されれば、グラフェンチャネル層３３０の全面をカバーするのが困難であり、有機物絶縁層３６２が２０ｎｍより厚ければ、ゲート電圧が上昇する。
【００４５】
有機物絶縁層３６２は、フッ素系高分子や自己組立単分子膜で形成される。
【００４６】
フッ素系高分子としては、ポリフッ化ビニル（ＰＶＦ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン（ＰＴＦＥ）、デュポン社製のナフィオン（登録商標）、旭硝子社製のＣＹＴＯＰ（登録商標）のような非晶質フッ素高分子などが使われる。
【００４７】
グラフェンチャネル層３３０は、黒鉛から剥離されたグラフェン、またはＣＶＤ法で製造されたグラフェンを絶縁層３１２上に転写した後、パターニングして形成される。グラフェンチャネル層３３０は、単層または二層のグラフェンで形成される。
【００４８】
ソース電極３４１及びドレイン電極３４２は、グラフェンチャネル層３３０とのオーミック接触が可能な金属で形成される。ソース電極３４１及びドレイン電極３４２は、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、Ｐｄ／Ａｕのような複層の金属層で形成される。
【００４９】
ゲート電極３７０は、ポリシリコンまたはアルミニウムのような一般の金属で形成される。
【００５０】
図６のトランジスタは、トップゲートタイプのトランジスタである。
【００５１】
グラフェンチャネル層３３０の幅を約１ｎｍないし２０ｎｍに形成する場合、グラフェンチャネル層３３０は、サイズ効果によってバンドギャップが形成された半導体としての性質を有する。したがって、図６のグラフェン電子素子は、ＦＥＴとなる。グラフェンをチャネルとして使用するＦＥＴは、常温で作動が可能である。
【００５２】
一方、グラフェンチャネル層３３０の幅を約１００ｎｍ以上に形成する場合、グラフェンチャネル層３３０は導電体であり、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高い。かかるグラフェンチャネル層３３０を有するグラフェン電子素子は、ＲＦトランジスタとなる。図６のグラフェン電子素子３００の作用は、図１ないし図５のグラフェン電子素子と実質的に同一であるので、詳細な説明は省略する。
【００５３】
以上、添付された図面を参照して説明された本発明の実施形態は、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということを理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲により決まらねばならない。
【産業上の利用可能性】
【００５４】
本発明は、電子素子関連の技術分野に適用可能である。
【符号の説明】
【００５５】
１００ グラフェン電子素子
１１０ 基板
１２０ ゲート絶縁層
１２１ 無機物絶縁層
１２２ 有機物絶縁層
１３０ グラフェンチャネル層
１４１ ソース電極
１４２ ドレイン電極
【技術分野】
【０００１】
本発明は、グラフェンチャネル層とゲート電極との間に複層のゲート絶縁層が形成されて、グラフェンの電気的特性が向上した複層のゲート絶縁層を備えたグラフェン電子素子に関する。
【背景技術】
【０００２】
２次元の６角形炭素構造（２−ｄｉｍｅｎｓｉｏｎａｌ ｈｅｘａｇｏｎａｌ ｃａｒｂｏｎ ｓｔｒｕｃｔｕｒｅ）を有するグラフェンは、半導体を代替可能な新たな物質である。グラフェンは、ゼロギャップ半導体である。また、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高く、高速動作素子、例えば、ＲＦ素子（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｄｅｖｉｃｅ）に適用される。
【０００３】
グラフェンは、チャネル幅を１０ｎｍ以下に狭くして、グラフェンナノリボン（ｇｒａｐｈｅｎｅ ｎａｎｏ−ｒｉｂｂｏｎ：ＧＮＲ）を形成する場合、サイズ効果によってバンドギャップが形成される。かかるＧＮＲを利用して、常温で作動が可能な電界効果トランジスタを製作できる。
【０００４】
グラフェン電子素子は、グラフェンを利用した電子素子であって、電界効果トランジスタ、ＲＦトランジスタなどをいう。
【０００５】
グラフェンは、他の物質と接触しないフローティング状態では高い移動度を示すが、酸化シリコンのような無機物絶縁層と接触するか、または水分を吸収すると移動度が低下しうる。したがって、かかるグラフェンを備えた電子素子は、所望の特性を得がたい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、グラフェンチャネル層とゲート絶縁層との間に疎水性の有機物絶縁層を形成したグラフェン電子素子を提供するところにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によるグラフェン電子素子は、ゲート電極として作用する導電性基板と、前記基板上に配置されたゲート絶縁層と、前記ゲート絶縁層上のグラフェンチャネル層と、前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備え、前記ゲート絶縁層は、無機物絶縁層と、前記無機物絶縁層上の有機物絶縁層とを備える。
【０００８】
前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置されてもよい。
【０００９】
前記有機物絶縁層は、フッ素系高分子を含んでもよい。
【００１０】
前記有機物絶縁層は、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン、及び非晶質フッ素高分子からなるグループから選択された一つからなってもよい。
【００１１】
前記有機物絶縁層は、前記無機物絶縁層より薄くてもよい。
【００１２】
前記有機物絶縁層は、１ｎｍないし２０ｎｍの厚さを有してもよい。
【００１３】
前記無機物絶縁層は、酸化シリコン、酸化アルミニウム、及び酸化ハフニウムからなるグループから選択された一つを含んでもよい。
【００１４】
前記グラフェンチャネル層は、単層または二層のグラフェンからなってもよい。
【００１５】
前記グラフェンチャネル層は、ナノリボングラフェンであり、前記グラフェン電子素子は、電界効果トランジスタであってもよい。
【００１６】
前記グラフェンチャネル層を覆うパッシベーション層をさらに備えてもよい。
【００１７】
本発明の他の実施形態によるグラフェン電子素子は、基板と、前記基板上のグラフェンチャネル層と、前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極に露出された前記グラフェンチャネル層を覆うゲート絶縁層と、前記ソース電極と前記ドレイン電極との間で、前記ゲート絶縁層上に形成されたゲート電極と、を備え、前記絶縁層は、有機物絶縁層と、前記有機物絶縁層上の無機物絶縁層とを備える。
【発明の効果】
【００１８】
本発明による複層のゲート絶縁層を備えたグラフェン電子素子は、有機物絶縁層をグラフェンチャネル層と無機物絶縁層との間に配置することで、グラフェンチャネル層が空気中の酸素及び水分により吸着されて、キャリア移動度が低くなることを防止する。また、ディラック電圧に経時的な変化が少ない。
【図面の簡単な説明】
【００１９】
【図１】一実施形態によるグラフェン電子素子の構造を概略的に示す断面図である。
【図２】図１の構造において、ゲート絶縁層が無機物絶縁層のみで形成された電界効果トランジスタのゲート電圧によるドレイン電流特性を示すグラフである。
【図３】図１の構造を有した電界効果トランジスタのゲート電圧によるドレイン電流特性を示すグラフである。
【図４】従来のグラフェンＦＥＴと、本発明のグラフェンＦＥＴとの空気中に露出された時間の増加によるホール移動度の変化を示すグラフである。
【図５】他の実施形態によるグラフェン電子素子の構造を概略的に示す断面図である。
【図６】さらに他の実施形態によるグラフェン電子素子の構造を概略的に示す断面図である。
【発明を実施するための形態】
【００２０】
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示したものである。明細書を通じて、実質的に同じ構成要素には同じ参照番号を使用し、詳細な説明は省略する。
【００２１】
図１は、一実施形態によるグラフェン電子素子１００の構造を概略的に示す断面図である。
【００２２】
図１を参照すれば、基板１１０上に複層のゲート絶縁層１２０が形成されている。ゲート絶縁層１２０上には、グラフェンチャネル層１３０が形成される。グラフェンチャネル層１３０の両端には、それぞれソース電極１４１及びドレイン電極１４２が形成される。
【００２３】
基板１１０は、ボトムゲート電極として作用する。基板１１０は、高濃度にドーピングされたシリコン、窒化タンタル、金、アルミニウム、インジウムスズオキサイド（ＩＴＯ）などで形成される。
【００２４】
ゲート絶縁層１２０は、基板１１０上の無機物絶縁層１２１と、無機物絶縁層１２１上の有機物絶縁層１２２とを備える。無機物絶縁層１２１は、約１００ｎｍないし３００ｎｍの厚さに形成される。無機物絶縁層１２１は、酸化シリコン、酸化アルミニウム、酸化ハフニウムなどで形成される。
【００２５】
有機物絶縁層１２２は、無機物絶縁層１２１とグラフェンチャネル層１３０との界面に不純物が存在することを抑制し、グラフェンチャネル層１３０にホールドーピングを形成させる水分子の吸収を防止するために、強い疎水性を有した高分子絶縁層で形成される。有機物絶縁層１２２は、無機物絶縁層１２１より薄く形成される。有機物絶縁層１２２は、約１ｎｍないし２０ｎｍの厚さに形成される。有機物絶縁層１２２は、スピンコーティングまたは蒸着されて形成される。有機物絶縁層１２２が１ｎｍより薄く形成されれば、グラフェンチャネル層１３０の全面をカバーするのが困難であり、有機物絶縁層１２２が２０ｎｍより厚ければ、ゲート電圧が上昇する。
【００２６】
有機物絶縁層１２２は、フッ素系高分子または自己組立単分子膜で形成される。
【００２７】
フッ素系高分子としては、ポリフッ化ビニル（ＰＶＦ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン（ＰＴＦＥ）、デュポン社製のナフィオン（登録商標）、旭硝子社製のＣＹＴＯＰ（登録商標）のような非晶質フッ素高分子などが使われる。
【００２８】
グラフェンチャネル層１３０は、黒鉛から剥離されたグラフェン、またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で製造されたグラフェンを有機物絶縁層１２２上に転写した後、パターニングして形成される。グラフェンチャネル層１３０は、単層または二層のグラフェンで形成される。
【００２９】
ソース電極１４１及びドレイン電極１４２は、グラフェンチャネル層１３０とのオーミック接触が可能な金属で形成される。ソース電極１４１及びドレイン電極１４２は、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、Ｐｄ／Ａｕのような複層の金属層で形成される。
【００３０】
図１のグラフェン電子素子は、ボトムゲートタイプのトランジスタである。
【００３１】
グラフェンチャネル層１３０の幅を約１ｎｍないし２０ｎｍに形成する場合、グラフェンチャネル層１３０は、サイズ効果によってバンドギャップが形成された半導体としての性質を有する。したがって、図１のグラフェン電子素子は、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）となる。グラフェンをチャネルとして使用するＦＥＴは、常温で作動が可能である。
【００３２】
一方、グラフェンチャネル層１３０の幅Ｗを約１００ｎｍ以上に形成する場合、グラフェンチャネル層１３０は導電体であり、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高い。かかるグラフェンチャネル層１３０を有したグラフェン電子素子は、ＲＦトランジスタとなる。
【００３３】
図２は、図１の構造において、ゲート絶縁層１２０が無機物絶縁層１２１のみで形成されたＦＥＴ（以下、従来のグラフェンＦＥＴと称する）のゲート電圧によるドレイン電流特性を示すグラフであり、図３は、図１の構造を有したＦＥＴ（以下、本発明のグラフェンＦＥＴと称する）のゲート電圧によるドレイン電流特性を示すグラフである。
【００３４】
図２及び図３のグラフェンＦＥＴは、Ｓｉ基板上に形成された１００ｎｍ厚のＳｉＯ２無機物絶縁層１２１を使用し、図３の有機物絶縁層１２２は、７ｎｍ厚のフッ素系高分子であるポリパーフルオロブテニルビニルエーテルを形成した。グラフェンチャネル層は、黒鉛から剥離されたグラフェンを利用し、ソース電極及びドレイン電極は、Ｃｒ／Ａｕをそれぞれ５ｎｍ厚及び１００ｎｍ厚に蒸着した。製作されたグラフェンＦＥＴ素子を空気中に露出させて、空気に存在する水分子がグラフェンに吸着して形成するホールドーピングによるグラフェンＦＥＴの電気的特性変化を把握した。空気は、相対湿度４５％に維持した。
【００３５】
図２を参照すれば、従来のグラフェンＦＥＴは、製造された直後にディラック（Ｄｉｒａｃ）電圧ＶＤｉｒａｃが約２６．７Ｖであり、経時的に水分子のホールドーピングによりディラック電圧が大きく変わるということが分かる。ディラック電圧とは、グラフェンの伝導度が最小となる点であって、グラフェンが電荷中立性を有する点を意味し、ドーピングされていないグラフェンの場合、ディラック電圧が０Ｖに位置する。
【００３６】
図３を参照すれば、本発明のグラフェンＦＥＴは、製造された直後に０Ｖ近辺でディラック電圧を有することを確認できる。したがって、本発明のグラフェンＦＥＴ素子は、フッ素系高分子により、グラフェンにホールドーピングをもたらす化学的な不純物が非常に抑制されて、グラフェンの電荷中立性が安定的に維持されることを確認できる。
【００３７】
本発明のＦＥＴは、空気中に露出された時間が増加しても、ディラック電圧の変化が非常に小さいことを確認できる。これは、グラフェンを強い疎水性及び低い水分透過性を有するフッ素系高分子上に形成させれば、グラフェンにホールドーピングをもたらすＨ２Ｏ分子の吸収を非常に抑制できるということを意味する。
【００３８】
図４は、従来のグラフェンＦＥＴと、本発明のグラフェンＦＥＴとの空気中に露出された時間の増加によるホール移動度の変化を示すグラフである。従来のグラフェンＦＥＴ（Ｇ１で示されたグラフ）は、経時的に持続的にホールドーピングの濃度が増加するのに対し、本発明のグラフェンＦＥＴ（Ｇ２で示されたグラフ）のホール移動度は、３週間空気に露出されたにもかかわらず、４％未満の微小な減少を示す。これは、フッ素系高分子をグラフェンと接触させた構造の本発明のグラフェンＦＥＴが、水分によるホールドーピングを抑制して、グラフェンの電荷中立性を維持させると共に、ホール移動度も安定して維持させることを意味する。
【００３９】
図５は、他の実施形態によるグラフェン電子素子２００の構造を概略的に示す断面図である。図１のグラフェン電子素子１００と実質的に同じ構成には、同じ参照番号を使用し、詳細な説明は省略する。
【００４０】
図５を参照すれば、グラフェンチャネル層１３０上には、パッシベーション層１５０が形成される。パッシベーション層１５０は、空気中の酸素、水分子がグラフェンチャネル層と接触することを防止する。パッシベーション層１５０は、酸化シリコンで形成される。パッシベーション層１５０は、約５ｎｍないし３０ｎｍ厚に形成される。
【００４１】
図６は、さらに他の実施形態によるグラフェン電子素子３００の構造を概略的に示す断面図である。
【００４２】
図６を参照すれば、基板３１０上に絶縁層３１２が形成されている。基板３１０が絶縁性基板である場合、絶縁層３１２は省略してもよい。絶縁層３１２上には、グラフェンチャネル層３３０が形成され、グラフェンチャネル層３３０の両端には、それぞれソース電極３４１及びドレイン電極３４２が形成される。グラフェンチャネル層３３０上には、複層のゲート絶縁層３６０が形成されている。ゲート絶縁層３６０上には、ゲート電極３７０が形成される。
【００４３】
ゲート絶縁層３６０は、グラフェンチャネル層３３０上の有機物絶縁層３６２と、有機物絶縁層３６２上の無機物絶縁層３６１とを備える。無機物絶縁層３６１は、約１００ｎｍないし３００ｎｍの厚さに形成される。無機物絶縁層３６１は、酸化シリコン、酸化アルミニウム、酸化ハフニウムなどで形成される。
【００４４】
有機物絶縁層３６２は、無機物絶縁層３６１とグラフェンチャネル層３３０との界面に不純物が存在することを抑制し、グラフェンチャネル層３３０にホールドーピングを形成させる水分子の吸収を防止するために、強い疎水性を有した高分子絶縁層で形成される。有機物絶縁層３６２は、無機物絶縁層３６１より薄く形成される。有機物絶縁層３６２は、約１ｎｍないし２０ｎｍ厚に形成される。有機物絶縁層３６２は、スピンコーティングまたは蒸着されて形成される。有機物絶縁層３６２が１ｎｍより薄く形成されれば、グラフェンチャネル層３３０の全面をカバーするのが困難であり、有機物絶縁層３６２が２０ｎｍより厚ければ、ゲート電圧が上昇する。
【００４５】
有機物絶縁層３６２は、フッ素系高分子や自己組立単分子膜で形成される。
【００４６】
フッ素系高分子としては、ポリフッ化ビニル（ＰＶＦ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン（ＰＴＦＥ）、デュポン社製のナフィオン（登録商標）、旭硝子社製のＣＹＴＯＰ（登録商標）のような非晶質フッ素高分子などが使われる。
【００４７】
グラフェンチャネル層３３０は、黒鉛から剥離されたグラフェン、またはＣＶＤ法で製造されたグラフェンを絶縁層３１２上に転写した後、パターニングして形成される。グラフェンチャネル層３３０は、単層または二層のグラフェンで形成される。
【００４８】
ソース電極３４１及びドレイン電極３４２は、グラフェンチャネル層３３０とのオーミック接触が可能な金属で形成される。ソース電極３４１及びドレイン電極３４２は、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、Ｐｄ／Ａｕのような複層の金属層で形成される。
【００４９】
ゲート電極３７０は、ポリシリコンまたはアルミニウムのような一般の金属で形成される。
【００５０】
図６のトランジスタは、トップゲートタイプのトランジスタである。
【００５１】
グラフェンチャネル層３３０の幅を約１ｎｍないし２０ｎｍに形成する場合、グラフェンチャネル層３３０は、サイズ効果によってバンドギャップが形成された半導体としての性質を有する。したがって、図６のグラフェン電子素子は、ＦＥＴとなる。グラフェンをチャネルとして使用するＦＥＴは、常温で作動が可能である。
【００５２】
一方、グラフェンチャネル層３３０の幅を約１００ｎｍ以上に形成する場合、グラフェンチャネル層３３０は導電体であり、キャリア移動度が常温で１００，０００ｃｍ２Ｖ−１ｓ−１であって、既存のシリコンに比べて約１００倍高い。かかるグラフェンチャネル層３３０を有するグラフェン電子素子は、ＲＦトランジスタとなる。図６のグラフェン電子素子３００の作用は、図１ないし図５のグラフェン電子素子と実質的に同一であるので、詳細な説明は省略する。
【００５３】
以上、添付された図面を参照して説明された本発明の実施形態は、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということを理解できるであろう。したがって、本発明の真の保護範囲は、特許請求の範囲により決まらねばならない。
【産業上の利用可能性】
【００５４】
本発明は、電子素子関連の技術分野に適用可能である。
【符号の説明】
【００５５】
１００ グラフェン電子素子
１１０ 基板
１２０ ゲート絶縁層
１２１ 無機物絶縁層
１２２ 有機物絶縁層
１３０ グラフェンチャネル層
１４１ ソース電極
１４２ ドレイン電極
【特許請求の範囲】
【請求項１】
ゲート電極として作用する導電性基板と、
前記基板上に配置されたゲート絶縁層と、
前記ゲート絶縁層上のグラフェンチャネル層と、
前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備え、
前記ゲート絶縁層は、無機物絶縁層と、前記無機物絶縁層上の有機物絶縁層とを備えることを特徴とするグラフェン電子素子。
【請求項２】
前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置されたことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項３】
前記有機物絶縁層は、フッ素系高分子を含むことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項４】
前記有機物絶縁層は、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン、及び非晶質フッ素高分子からなるグループから選択された少なくとも一つからなることを特徴とする請求項３に記載のグラフェン電子素子。
【請求項５】
前記有機物絶縁層は、前記無機物絶縁層より薄いことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項６】
前記有機物絶縁層は、１ｎｍないし２０ｎｍの厚さを有することを特徴とする請求項１に記載のグラフェン電子素子。
【請求項７】
前記無機物絶縁層は、酸化シリコン、酸化アルミニウム、及び酸化ハフニウムからなるグループから選択された一つを含むことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項８】
前記グラフェンチャネル層は、単層または二層のグラフェンからなることを特徴とする請求項１に記載のグラフェン電子素子。
【請求項９】
前記グラフェンチャネル層は、ナノリボングラフェンであり、前記グラフェン電子素子は、電界効果トランジスタであることを特徴とする請求項１に記載のグラフェン電子素子。
【請求項１０】
前記グラフェンチャネル層を覆うパッシベーション層をさらに備えることを特徴とする請求項１に記載のグラフェン電子素子。
【請求項１１】
基板と、
前記基板上のグラフェンチャネル層と、
前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に露出された前記グラフェンチャネル層を覆うゲート絶縁層と、
前記ソース電極と前記ドレイン電極との間で、前記ゲート絶縁層上に形成されたゲート電極と、を備え、
前記ゲート絶縁層は、有機物絶縁層と、前記有機物絶縁層上の無機物絶縁層とを備えることを特徴とするグラフェン電子素子。
【請求項１２】
前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置されたことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１３】
前記有機物絶縁層は、フッ素系高分子を含むことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１４】
前記有機物絶縁層は、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン、及び非晶質フッ素高分子からなるグループから選択された少なくとも一つからなることを特徴とする請求項１３に記載のグラフェン電子素子。
【請求項１５】
前記有機物絶縁層は、前記無機物絶縁層より薄いことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１６】
前記有機物絶縁層は、１ｎｍないし２０ｎｍの厚さを有することを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１７】
前記無機物絶縁層は、酸化シリコン、酸化アルミニウム、及び酸化ハフニウムからなるグループから選択された一つを含むことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１８】
前記グラフェンチャネル層は、単層または二層のグラフェンからなることを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１９】
前記グラフェンチャネル層は、ナノリボングラフェンであり、前記グラフェン電子素子は、電界効果トランジスタであることを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１】
ゲート電極として作用する導電性基板と、
前記基板上に配置されたゲート絶縁層と、
前記ゲート絶縁層上のグラフェンチャネル層と、
前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、を備え、
前記ゲート絶縁層は、無機物絶縁層と、前記無機物絶縁層上の有機物絶縁層とを備えることを特徴とするグラフェン電子素子。
【請求項２】
前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置されたことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項３】
前記有機物絶縁層は、フッ素系高分子を含むことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項４】
前記有機物絶縁層は、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン、及び非晶質フッ素高分子からなるグループから選択された少なくとも一つからなることを特徴とする請求項３に記載のグラフェン電子素子。
【請求項５】
前記有機物絶縁層は、前記無機物絶縁層より薄いことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項６】
前記有機物絶縁層は、１ｎｍないし２０ｎｍの厚さを有することを特徴とする請求項１に記載のグラフェン電子素子。
【請求項７】
前記無機物絶縁層は、酸化シリコン、酸化アルミニウム、及び酸化ハフニウムからなるグループから選択された一つを含むことを特徴とする請求項１に記載のグラフェン電子素子。
【請求項８】
前記グラフェンチャネル層は、単層または二層のグラフェンからなることを特徴とする請求項１に記載のグラフェン電子素子。
【請求項９】
前記グラフェンチャネル層は、ナノリボングラフェンであり、前記グラフェン電子素子は、電界効果トランジスタであることを特徴とする請求項１に記載のグラフェン電子素子。
【請求項１０】
前記グラフェンチャネル層を覆うパッシベーション層をさらに備えることを特徴とする請求項１に記載のグラフェン電子素子。
【請求項１１】
基板と、
前記基板上のグラフェンチャネル層と、
前記グラフェンチャネル層の両端にそれぞれ配置されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極に露出された前記グラフェンチャネル層を覆うゲート絶縁層と、
前記ソース電極と前記ドレイン電極との間で、前記ゲート絶縁層上に形成されたゲート電極と、を備え、
前記ゲート絶縁層は、有機物絶縁層と、前記有機物絶縁層上の無機物絶縁層とを備えることを特徴とするグラフェン電子素子。
【請求項１２】
前記有機物絶縁層は、前記無機物絶縁層と前記グラフェンチャネル層との間に配置されたことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１３】
前記有機物絶縁層は、フッ素系高分子を含むことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１４】
前記有機物絶縁層は、ポリフッ化ビニル、ポリフッ化ビニリデン、ポリパーフルオロブテニルビニルエーテル、ポリテトラフルオロエチレン、及び非晶質フッ素高分子からなるグループから選択された少なくとも一つからなることを特徴とする請求項１３に記載のグラフェン電子素子。
【請求項１５】
前記有機物絶縁層は、前記無機物絶縁層より薄いことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１６】
前記有機物絶縁層は、１ｎｍないし２０ｎｍの厚さを有することを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１７】
前記無機物絶縁層は、酸化シリコン、酸化アルミニウム、及び酸化ハフニウムからなるグループから選択された一つを含むことを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１８】
前記グラフェンチャネル層は、単層または二層のグラフェンからなることを特徴とする請求項１１に記載のグラフェン電子素子。
【請求項１９】
前記グラフェンチャネル層は、ナノリボングラフェンであり、前記グラフェン電子素子は、電界効果トランジスタであることを特徴とする請求項１１に記載のグラフェン電子素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−４９７２（Ｐ２０１３−４９７２Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１２−１３０５４０（Ｐ２０１２−１３０５４０）
【出願日】平成２４年６月８日（２０１２．６．８）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【出願人】（５９２１２７１４９）韓国科学技術院 (129)
【氏名又は名称原語表記】ＫＯＲＥＡ ＡＤＶＡＮＣＥＤ ＩＮＳＴＩＴＵＴＥ ＯＦ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ
【住所又は居所原語表記】３７３−１，Ｇｕｓｕｎｇ−ｄｏｎｇ，Ｙｕｓｅｏｎｇ−ｋｕ，Ｄａｅｊｅｏｎ ３０５−７０１ ＫＲ
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２４年６月８日（２０１２．６．８）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【出願人】（５９２１２７１４９）韓国科学技術院 (129)
【氏名又は名称原語表記】ＫＯＲＥＡ ＡＤＶＡＮＣＥＤ ＩＮＳＴＩＴＵＴＥ ＯＦ ＳＣＩＥＮＣＥ ＡＮＤ ＴＥＣＨＮＯＬＯＧＹ
【住所又は居所原語表記】３７３−１，Ｇｕｓｕｎｇ−ｄｏｎｇ，Ｙｕｓｅｏｎｇ−ｋｕ，Ｄａｅｊｅｏｎ ３０５−７０１ ＫＲ
【Ｆターム（参考）】
[ Back to top ]