計算機回路及び障害検査方法
【課題】計算機回路で過電流等が発生した場合等において、障害信号を発生させた異常検出回路がどれであるかを切り分ける。
【解決手段】計算機回路は、複数のレギュレータA1(124)〜An(126)と、これらの複数のレギュレータA1(124)〜An(126)からの12V出力信号が入力されて、電子回路133〜135に電力を供給する複数のレギュレータB1(130)〜Bn(132)と、計算機回路全体の監視制御行うサービスプロセッサ170とにより構成される。前述のレギュレータのそれぞれは、異常検出回路を有しており、その出力ピンa1〜anの出力信号が低抵抗139〜141を介してワイヤードオアされ、そのワイヤードオアされ信号が電源装置110を停止させる電源停止回路111の制御信号として使用される。出力ピンa1〜anの出力信号をシステムボードの一箇所に引き出して、測定端子とする。
【解決手段】計算機回路は、複数のレギュレータA1(124)〜An(126)と、これらの複数のレギュレータA1(124)〜An(126)からの12V出力信号が入力されて、電子回路133〜135に電力を供給する複数のレギュレータB1(130)〜Bn(132)と、計算機回路全体の監視制御行うサービスプロセッサ170とにより構成される。前述のレギュレータのそれぞれは、異常検出回路を有しており、その出力ピンa1〜anの出力信号が低抵抗139〜141を介してワイヤードオアされ、そのワイヤードオアされ信号が電源装置110を停止させる電源停止回路111の制御信号として使用される。出力ピンa1〜anの出力信号をシステムボードの一箇所に引き出して、測定端子とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、計算機回路及び障害検査方法に係り、特に、システムボード上に過電流等の異常検出回路を有するレギュレータを複数備える計算機回路及び異常が検出された場合に、どのレギュレータ持つ異常検出回路が異常検出信号を発したか切り分けることのできる障害検査方法に関する。
【背景技術】
【０００２】
計算機回路で過電流等が発生したような異常の検出は、異常検出回路で過電流等を検出し、その情報をサービスプロセッサに伝えることにより計算機回路内に過電流等の発生等の異常が発生したことを知らせるという方法により行われている。また、異常に対処する方法としては、電源装置内に電源停止回路を組み込み、異常検出回路が過電流等の発生を検出した際に、電源停止回路を作動させて電源装置を停止させることにより、過電流等による影響を計算機回路に与えることを防止する方法が用いられている。
【０００３】
計算機回路で過電流等が発生した場合等に、その異常を保守者等のユーザに知らせ、また、その異常に対処することを可能とした従来技術として、例えば、特許文献１等に記載された技術が知られている。この従来技術は、計算機回路において、過電圧、過電流等の異常が発生して警報を発するときに、その警報の種類と計算機回路の稼動状態とに応じて適切な警報処理を自動的に実行し、また、警報が生じた場合に、電源オフ等の処理を行うというものである。
【０００４】
なお、一般に、異常検出回路は、異常検出回路自体が障害となったような場合に、異常検出回路が過電流等の異常を検出したとして異常検出信号を出力することがある。
【０００５】
前述した従来技術は、システムボード上に過電流等の異常を検出する異常検出回路を複数備えて計算機回路を構成した場合、複数の異常検出回路のそれぞれからの異常検出信号であるFault_N 信号をワイヤードオアしてサービスプロセッサへの報告や電源停止回路の制御を実施するというものである。このため、前述の従来技術は、１つの異常検出回路自体が障害となって異常検出信号を出力し、あるいは、過電流等の異常を検出して異常検出信号を出力した場合、サービスプロセッサが、複数の異常検出回路の内のいずれの異常検出回路から異常が出力されたのかを特定することができないことになる。
【０００６】
複数の異常検出回路の内のいずれの異常検出回路が異常を出力したのかを切り分けるためには、複数の異常検出回路のそれぞれからの出力信号をサービスプロセッサに入力情報として与えなければならず、サービスプロセッサへの入力信号線が異常検出回路の個数分だけ必要となり、サービスプロセッサの入出力ピンネックとなる問題を生じさせる。
【０００７】
また、異常検出回路自体の障害発生時の切り分け方法としては、複数の異常検出回路のそれぞれに直接プローブを当てて測定する方法があるが、システムボード上の異常検出回路、電子回路等の配置は、電子回路相互間の信号線のディレイや電源供給パターン等を考慮して実装される配置となっているため、搭載される回路部品は必然的にその場所が決まってしまい、異常検出回路を測定し易い場所に配置できないことが多い。
【０００８】
一方、計算機回路全体の動作を検査するタイミングは、計算機システムの製造後の出荷前検査が一般的であり、その際の検査は、出荷する形態で実施する必要があるため、システムボードをシステム筐体に搭載した状態で検査をしなければならない。しかし、異常検出回路を搭載しているシステムボードは、筐体に囲まれている場合があり、異常検出回路で障害が発生し、あるいは、異常検出回路が過電流等の異常を検出して異常検出信号を出力した場合、異常検出回路自体にプローブを当てることが難しく、異常検出信号を出力した異常検出回路の切り分けの際には、筐体からシステムボードを取り外して測定しなければならない場合があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６１−５５７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述した従来技術による方法は、電子回路の障害時等に過電流等の異常が発生した際に、計算機回路に影響を与えないように、異常検出回路が電源停止回路に電源装置を停止させたり、サービスプロセッサに障害が発生したことを報告することのできるものである。
【００１１】
しかし、前述の従来技術は、異常検出回路自体が障害となって異常検出信号を出力し、あるいは、過電流等の異常を検出して異常検出信号を出力した場合、複数の異常検出回路のそれぞれの出力信号であるFault_N 信号をワイヤードオアしているため、異常検出信号を出力した異常検出回路がどの異常検出回路であるかを特定することができず、速やかに障害箇所を特定することができないという問題点を生じさせている。そのため、前述の従来技術は、異常検出回路の障害箇所、過電流等の異常を生じさせている電子回路を良品に交換するための作業効率を低下させるというという問題点を生じさせ、また、計算機回路の出荷検査において、筐体からシステムボードを取り外す必要があり、作業効率が悪く、出荷を遅らせしまうという問題点を生じさせている。
【００１２】
本発明の目的は、前述した従来技術の問題点を解決し、システムボード上に過電流等の異常検出回路を複数備える計算機回路において、異常検出回路が、電子回路が障害となったとき、異常検出回路自体が障害となったとき、あるいは、レギュレータが障害になったとき、それを検出して異常検出信号を出力した場合に、どの異常検出回路が異常検出信号を出力しているかを容易に、かつ、速やかに特定することを可能にした計算機回路及び障害検査方法を提供することにある。
【課題を解決するための手段】
【００１３】
発明によれば前記目的は、システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路において、前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることにより達成される。
【発明の効果】
【００１４】
本発明によれば、計算機回路が備えている複数の異常検出回路が、電子回路が障害となったとき、異常検出回路自体が障害となったとき、あるいは、レギュレータが障害になったとき、それらを検出して異常検出信号を出力した場合に、どの異常検出回路が異常検出信号を出力しているかを容易に、かつ、速やかに特定することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態による計算機回路の構成例を示すブロック図である。
【図２】本発明を適用する従来技術による計算機回路の構成例を示すブロック図である。
【図３】本発明の第２の実施形態による計算機回路の構成例を示すブロック図である。
【図４】本発明の実施形態による計算機回路のレイアウトの例を示す図である。
【図５】図１、図２に示す計算機回路における出力ピンａ１〜ａｎと出力ピンａ０との電圧値の関係を示す図でる。
【発明を実施するための形態】
【００１６】
以下、本発明による計算機回路及び障害検査方法の実施形態を図面により詳細に説明する。
【００１７】
図２は本発明を適用する従来技術による計算機回路の構成例を示すブロック図であり、本発明による計算機回路を説明する前に、まず、これについて説明する。
【００１８】
本発明を適用する従来技術による計算機回路は、システムボード１２０上に構成されており、電源装置１１０と接続されて電力の供給を受けている。電源装置１１０は、計算機回路へ１２Ｖ電源を供給すると共に、計算機回路からの異常検出信号を出力ピンａ０から受け取ったとき、あるいは、計算機回路内に有するサービスプロセッサ１７０からの出力信号を受け取ったときに、電源装置１１０を停止させて計算機回路への電源の供給を停止する電源停止回路１１１を備えて構成されている。
【００１９】
システムボード１２０上に設けられる計算機回路は、電源装置１１０からの１２Ｖ電源が分配されて供給され、１２Ｖ出力電源１２７〜１２９として出力する複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）と、これらの複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）からの１２Ｖ出力電源１２７〜１２９が入力されて、電子回路に電力を供給する複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）と、これらの複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）から電力の供給を受けて計算機回路の一部としての動作を行う各電源チャネル毎の電子回路１３３〜１３５と、計算機回路全体の監視制御行うサービスプロセッサ１７０とにより構成される。
【００２０】
前述において、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれには、その出力側に複数のレギュレータＢが接続されていてよく、また、複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）のそれぞれには、その出力側に複数の電子回路が接続されていてよい。また、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）及びレギュレータＢ１（１３０）〜Ｂｎ（１３２）のそれぞれは、その詳細を図示しないが、過電流等の異常を検出する異常検出回路を備えている。この異常検出回路は、過電流等の異常を検出したときに、レギュレータＡ１（１２４）〜Ａｎ（１２６）に設けられている出力ピンａ１（１２１）〜ａｎ（１２３）の電位を０ＶとしたFault_N 信号１４２を出力するように動作する。これらの出力ピンａ１（１２１）〜ａｎ（１２３）からのFault_N 信号１４２は、ワイヤードオアされ電源停止回路１１１の制御信号として使用される。
【００２１】
また、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１は、個々にサービスプロセッサ１７０に接続されており、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力した場合、サービスプロセッサ１７０は、検出信号であるP_good信号１４９〜１５１により、どのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができ、また、信号１７１を発して、電源停止回路１１１を動作させて、電源装置１１０を停止させることができる。
【００２２】
レギュレータＡ１（１２４）〜Ａｎ（１２６）の出力ピンａ１（１２１）〜ａｎ（１２３）から出力されワイヤードオアされたFault_N 信号１４２は、電源停止回路１１１の制御端子に印加されるが、この制御端子には、正常時、３．３Ｖの電位が２ｋΩの抵抗を介して印加されており、０ＶのFault_N 信号１４２が制御端子に印加されると、制御端子の電位が３．３Ｖから０Ｖに変化する。これにより、電源停止回路１１１は、電源装置１１０を停止させることができる（閾値０．７Ｖ以下）。例えば、いま、レギュレータＡ１（１２４）〜Ａｎ（１２６）の障害等で過電流を発生させたとすると（ここでは、レギュレータＡ１（１２４）が過電流を発生させたものとする）、レギュレータＡ１（１２４）内の異常検出回路は、レギュレータＡ１（１２４）の異常検出回路の出力ピンａ１（１２１）の出力信号であるFault_N 信号（１４２）を０Ｖとする。これにより、電源停止回路１１１が動作して、電源装置１１０を停止させる。
【００２３】
前述では、異常検出回路を搭載しているレギュレータ回路に障害が発生させたものとしたが、レギュレータ内に設けられる異常検出回路が何等かの異常を検出してFault_N 信号またはP_good信号を出力するのは、異常検出回路を搭載しているレギュレータ回路に障害が発生させたときに限らず、電子回路に障害が発生したとき、異常検出回路自身に障害が発生したときである。
【００２４】
前述で説明した従来技術による計算機回路は、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が出力ピンａ１（１２１）〜ａｎ（１２３）から出力するFalut_N 信号１４２をワイヤードオアしているため、レギュレータＡ１（１２４）〜Ａｎ（１２６）に搭載されている異常検出回路の何れかがFault_N 信号を出力した場合、レギュレータＡ１（１２４）〜Ａｎ（１２６）のどのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したか判断することができない。
【００２５】
この場合、どのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したかを切り分けるためには、レギュレータＡ１（１２４）〜Ａｎ（１２６）における異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）でのワイヤードオアの配線を切断して、これらの出力ピンａ１（１２１）〜ａｎ（１２３）を個々にプローブで測定するか、レギュレータＡ１（１２４）〜Ａｎ（１２６）の内部を個々にプローブで測定しなければならないことになり、切り分けの効率が悪い。
【００２６】
図１は本発明の第１の実施形態による計算機回路の構成例を示すブロック図である。ここに示す本発明の第１の実施形態による計算機回路は、レギュレータＡ１（１２４）〜Ａｎ（１２６）のどのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したかを容易に効率よく切り分けることができるようにしたものである。
【００２７】
図１に示す本発明の第１の実施形態による計算機回路が図２により説明した従来技術による計算機回路と相違する点は、図２に示して説明した計算機回路が、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）からの出力信号を直接ワイヤードオアし、そのワイヤードオアした出力信号を電源停止回路１１１の制御信号として使用するようにしているのに対して、図１に示す本発明の第１の実施形態による計算機回路が、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）の出力信号を低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアし、そのワイヤードオアした出力信号を電源停止回路１１１の制御信号として使用するようにしている点である。
【００２８】
そして、図１に示す本発明の第１の実施形態による計算機回路は、前述した点以外、図２により説明した従来技術による計算機回路と同一に構成されている。このような本発明の第１の実施形態による計算機回路における複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路は、従来技術の場合と同様に、過電流等の異常を検出したときに、出力ピンａ１（１２１）〜ａｎ（１２３）の電位を０ＶとしたFault_N_A1 信号１３６〜Fault_N_An 信号１３８を出力する。これらの０ＶのFault_N_A1 信号１３６〜Fault_N_An 信号１３８は、前述したように、低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアされてFault_N 信号１４２として出力され、そのワイヤードオアされた出力信号であるFault_N 信号１４２が電源停止回路１１１の制御端子に制御信号として印加されて使用される。電源停止回路１１１の制御端子には、正常時、３．３Ｖの電位が２ｋΩの抵抗を介して印加されており、低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアされた前述のFault_N 信号１４２が制御端子に印加されると、制御端子の電位が３．３Ｖから０．０３Ｖに変化する。これにより、電源停止回路１１１は、電源装置１１０を停止させることができる。
【００２９】
前述したように構成される本発明の第１の実施形態による計算機回路は、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の何れかが過電流等の異常を検出したときに、出力ピンａ１（１２１）〜ａｎ（１２３）から出力されるFault_N_A1 信号１３６〜Fault_N_An 信号１３８を低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアしてFault_N 信号１４２として出力しているため、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）及びFault_N 信号１４２を電源停止回路に接続するためのシステムボード上の出力ピンａ０１６３を測定し、電位差を調べれば、異常を検出して障害検出信号を発生している異常検出回路を持つレギュレータがどれであるかを特定することができる。
【００３０】
図１に示す本発明の第１の実施形態では、前述したような測定を容易に行うことができるようにするため、Fault_N_A1 信号１３６〜Fault_N_An 信号１３８からの引き出し信号線１４６〜１４８を追加して測定用ポイント１４３〜１４５を設けると共に、Fault_N 信号１４２及び接地信号も測定用ポイント１６１、１６２を設けてシステムボードの１２０測定を行いやすい端部に引き出すことにより、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分け作業の効率化を図ることができる。
【００３１】
図５は図１、図２に示して説明した計算機回路における出力ピンａ１（１２１）〜ａｎ（１２３）と出力ピンａ０（１６３）との電圧値の関係を示す図であり、次に、この図を参照して、本発明の第１の実施形態による計算機回路が、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分けを、従来技術の場合に比較して容易に行うことができるものであることを説明する。
【００３２】
図５におけるケース１は、図２に示す従来技術（背景技術）のレギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が障害検出信号を出力していない場合、すなわち、電子回路、異常検出回路、異常検出回路を有するレギュレータそのものの全てが正常な場合を示すケースで、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差がそれぞれ０Ｖとなっている。
【００３３】
ケース２は、図２に示す従来技術（背景技術）のレギュレータＡ１（１２４）が異常検出信号を出力しているケースであるが、この場合も、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差はそれぞれ０Ｖとなり、図２に示して説明した従来技術による計算機回路は、どのレギュレータＡの異常検出回路が障害出力を発生しているかが判らないことになる。
【００３４】
ケース３は、図１に示して説明した本発明の第１の実施形態で、低抵抗１３９〜１４１を出力ピンａ１（１２１）〜ａｎ（１２３）に接続した後にワイヤードオアを行っている場合で、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が障害検出信号を出力していない場合、すなわち、電子回路、異常検出回路、異常検出回路を有するレギュレータそのものの全てが正常な場合を示すケースで、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差がそれぞれ０Ｖとなっている。
【００３５】
ケース４からケース６は、図１に示して説明した本発明の第１の実施形態で、低抵抗１３９〜１４１を出力ピンａ１（１２１）〜ａｎ（１２３）に接続した後にワイヤードオアを行っている場合で、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路のいずれかが障害検出信号を出力している場合の例であり、障害検出信号を出力しているレギュレータだけが、その出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）との電位差が０．０３Ｖとなっている。
【００３６】
前述したように、本発明の第１の実施形態による計算機回路は、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分けを、レギュレータＡ１〜Ａｎ（１２４）〜（１２６）の出力ピンａ１（１２１）〜ａｎ（１２３）と出力ピンａ０（１６３）との電位差を測定することにより容易に行うことができる。
【００３７】
前述した本発明の第１の実施形態は、電源装置１１０内に電源停止回路１１１を備え、Fault_N 信号１４２を電源停止回路１１１の制御端子に入力して、電源装置１１０を停止させているが、電源装置１１０の停止方法としては、Fault_N 信号１４２の代わりにサービスプロセッサ１７０からのサービスプロセッサ出力信号１７１を電源停止回路１１１に印加して、電源装置１１０を停止させることもできる。この場合、Fault_N 信号１４２をサービスプロセッサに接続して、障害検出信号が発生したことを知らせるようにしておけばよい。
【００３８】
図３は本発明の第２の実施形態による計算機回路の構成例を示すブロック図であり、次に、これについて説明する。
【００３９】
図３に示す本発明の第２の実施形態による計算機回路が図１により説明した第１の実施形態による計算機回路と相違する点は、図１に示して説明した計算機回路が、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１を、個々にサービスプロセッサ１７０に接続していたのに対して、図３に示す本発明の第２の実施形態による計算機回路が、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１を低抵抗１５２〜１５４を介してワイヤードオアし、その出力信号１６４をサービスプロセッサ１７０に接続している点である。
【００４０】
なお、サービスプロセッサ１７０への出力信号１６４の入力方法は、電源停止回路に対する場合と同様でよく、また、低抵抗１５２〜１５４の値、サービスプロセッサ１７０の入力端子に設けられる抵抗の値は、それぞれ、２２Ω、２ｋΩであってよい。
【００４１】
そして、図３に示す本発明の第３の実施形態による計算機回路は、前述した点以外、図１により説明した従来技術による計算機回路と同一に構成されている。このような本発明の第２の実施形態による計算機回路は、サービスプロセッサがどのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができないが、信号１７１を発して、電源停止回路１１１を動作させて、電源装置１１０を停止させることができる。
【００４２】
また、図３に示す本発明の第３の実施形態による計算機回路は、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１に、引き出し信号線１５５〜１５７を追加して測定用ポイント１５８〜１６０を設け、前述のP_good信号１４９〜１５１とサービスプロセッサ１７０との間に挿入した低抵抗１５２〜１５４のサービスプロセッサ側をワイヤードオアして出力された信号１６４をサービスプロセッサに接続すると共に、測定用ポイント１６５として引き出すことにより、サービスプロセッサ１７０の入力信号の数を減らすことができる。引き出された前述の測定用端子の電位を測定することにより、どのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができる。
【００４３】
図４は本発明の実施形態による計算機回路のレイアウトの例を示す図である。ここに示すレイアウトの例は、前述した本発明の実施形態におけるシステムボード１２０に対応するシステムボード４００上に、複数の電子回路ブロックと複数のレギュレータ４２０から４２２とを有する複数の電子回路４１０〜４１３を搭載し、全体を点線で示すシステム筐体４０１のカバー４０２で覆った例である。
【００４４】
図４に示す電子計算機回路のレイアウトは、システムボード４００上に、電子回路４１０〜４１３と、電子回路４１３内に備えたレギュレータＡ１（４２０）〜Ａｎ（４２２）とを実装したものとしてのレイアウトである。通常、システムボード４００上の配置は、各電子回路間の信号線のディレイや電源供給パターン等を考慮し実装するため、電子回路４１０〜４１３及びレギュレータＡ１（４２０）〜Ａｎ（４２２）は必然的に部品の位置が決められる。そして、電子回路４１０〜４１３は、電源供給パターンの違いにより分けられている。なお、図４には、レギュレータＢ１〜レギュレータＢｎを記載していないが、レギュレータＢ１〜レギュレータＢｎが含まれてよいことはいうまでもない。
【００４５】
また、出荷前の検査は、出荷形態の状態で検査をしなければならないため、システムボード４００をシステム筐体４０１に組み込んだ状態で検査をする必要がある。システム筐体４０１内の電子回路４１０〜４１３の上部には、カバー４０２が装着されていることと、実装密度の高い場所にあるレギュレータＡ１（４２０）〜Ａｎ（４２２）にプローブ４４０を当てて直接測定することが難しいためとにより、本発明の実施形態では、レギュレータＡ１（４２０）〜Ａｎ（４２２）の異常検出回路からの出力信号をシステムボード４００上の実装密度の低い場所の一箇所に引き出し信号線４３３〜４３５を介して引き出して、測定用ポイント４３０〜４３２を設けている。これにより、本発明の実施形態は、プローブ４４０によりレギュレータＡ１（４２０）〜Ａｎ（４２２）の異常検出回路からの出力信号の測定を容易に実施することができ、測定効率の向上を図ることができる。
【００４６】
前述したように、本発明の実施形態によれば、レギュレータが有する異常検出回路が障害信号を発生したときに、引き出した測定用ポイントにプローブを当てるだけで、筐体からシステムボードを取り外すことなく、どの異常検出回路が障害信号を発生したかを効率よく特定することが可能となり、障害信号を発生させた異常検出回路の切り分け効率よく行うことができる。
【００４７】
また、本発明の実施形態によれば、計算機回路の出荷検査において、筐体からシステムボードを取り外す必要がないため、効率的な作業を実施することができ、不具合があった場合でも出荷を遅らせることなく対応することができる。
【符号の説明】
【００４８】
１１０ 電源装置
１１１ 電源停止回路
１２０ システムボード
１２１〜１２３ 出力ピンａ１〜ａｎ
１２４〜１２６ レギュレータＡ１〜Ａｎ
１２７〜１２９ １２Ｖ出力電源
１３０〜１３２ レギュレータＢ１〜Ｂｎ
１３３〜１３５、４１０〜４１３ 電子回路
１３９〜１４１、１５２〜１５４ 低抵抗
１４３〜１４５、１５８〜１６２ 測定用ポイント
１５８、１５９、１６０、１６１、１６２ 測定用ポイント
１６３ 出力ピンａ０
１７０ サービスプロセッサ
４００ システムボード
４０１ システム筐体
４０２ カバー
４１０、４１１、４１２、４１３ 電子回路
４２０、４２１、４２２ レギュレータＡ１〜Ａｎ
４３０、４３１、４３２ 測定用ポイント
４４０ プローブ
【技術分野】
【０００１】
本発明は、計算機回路及び障害検査方法に係り、特に、システムボード上に過電流等の異常検出回路を有するレギュレータを複数備える計算機回路及び異常が検出された場合に、どのレギュレータ持つ異常検出回路が異常検出信号を発したか切り分けることのできる障害検査方法に関する。
【背景技術】
【０００２】
計算機回路で過電流等が発生したような異常の検出は、異常検出回路で過電流等を検出し、その情報をサービスプロセッサに伝えることにより計算機回路内に過電流等の発生等の異常が発生したことを知らせるという方法により行われている。また、異常に対処する方法としては、電源装置内に電源停止回路を組み込み、異常検出回路が過電流等の発生を検出した際に、電源停止回路を作動させて電源装置を停止させることにより、過電流等による影響を計算機回路に与えることを防止する方法が用いられている。
【０００３】
計算機回路で過電流等が発生した場合等に、その異常を保守者等のユーザに知らせ、また、その異常に対処することを可能とした従来技術として、例えば、特許文献１等に記載された技術が知られている。この従来技術は、計算機回路において、過電圧、過電流等の異常が発生して警報を発するときに、その警報の種類と計算機回路の稼動状態とに応じて適切な警報処理を自動的に実行し、また、警報が生じた場合に、電源オフ等の処理を行うというものである。
【０００４】
なお、一般に、異常検出回路は、異常検出回路自体が障害となったような場合に、異常検出回路が過電流等の異常を検出したとして異常検出信号を出力することがある。
【０００５】
前述した従来技術は、システムボード上に過電流等の異常を検出する異常検出回路を複数備えて計算機回路を構成した場合、複数の異常検出回路のそれぞれからの異常検出信号であるFault_N 信号をワイヤードオアしてサービスプロセッサへの報告や電源停止回路の制御を実施するというものである。このため、前述の従来技術は、１つの異常検出回路自体が障害となって異常検出信号を出力し、あるいは、過電流等の異常を検出して異常検出信号を出力した場合、サービスプロセッサが、複数の異常検出回路の内のいずれの異常検出回路から異常が出力されたのかを特定することができないことになる。
【０００６】
複数の異常検出回路の内のいずれの異常検出回路が異常を出力したのかを切り分けるためには、複数の異常検出回路のそれぞれからの出力信号をサービスプロセッサに入力情報として与えなければならず、サービスプロセッサへの入力信号線が異常検出回路の個数分だけ必要となり、サービスプロセッサの入出力ピンネックとなる問題を生じさせる。
【０００７】
また、異常検出回路自体の障害発生時の切り分け方法としては、複数の異常検出回路のそれぞれに直接プローブを当てて測定する方法があるが、システムボード上の異常検出回路、電子回路等の配置は、電子回路相互間の信号線のディレイや電源供給パターン等を考慮して実装される配置となっているため、搭載される回路部品は必然的にその場所が決まってしまい、異常検出回路を測定し易い場所に配置できないことが多い。
【０００８】
一方、計算機回路全体の動作を検査するタイミングは、計算機システムの製造後の出荷前検査が一般的であり、その際の検査は、出荷する形態で実施する必要があるため、システムボードをシステム筐体に搭載した状態で検査をしなければならない。しかし、異常検出回路を搭載しているシステムボードは、筐体に囲まれている場合があり、異常検出回路で障害が発生し、あるいは、異常検出回路が過電流等の異常を検出して異常検出信号を出力した場合、異常検出回路自体にプローブを当てることが難しく、異常検出信号を出力した異常検出回路の切り分けの際には、筐体からシステムボードを取り外して測定しなければならない場合があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６１−５５７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述した従来技術による方法は、電子回路の障害時等に過電流等の異常が発生した際に、計算機回路に影響を与えないように、異常検出回路が電源停止回路に電源装置を停止させたり、サービスプロセッサに障害が発生したことを報告することのできるものである。
【００１１】
しかし、前述の従来技術は、異常検出回路自体が障害となって異常検出信号を出力し、あるいは、過電流等の異常を検出して異常検出信号を出力した場合、複数の異常検出回路のそれぞれの出力信号であるFault_N 信号をワイヤードオアしているため、異常検出信号を出力した異常検出回路がどの異常検出回路であるかを特定することができず、速やかに障害箇所を特定することができないという問題点を生じさせている。そのため、前述の従来技術は、異常検出回路の障害箇所、過電流等の異常を生じさせている電子回路を良品に交換するための作業効率を低下させるというという問題点を生じさせ、また、計算機回路の出荷検査において、筐体からシステムボードを取り外す必要があり、作業効率が悪く、出荷を遅らせしまうという問題点を生じさせている。
【００１２】
本発明の目的は、前述した従来技術の問題点を解決し、システムボード上に過電流等の異常検出回路を複数備える計算機回路において、異常検出回路が、電子回路が障害となったとき、異常検出回路自体が障害となったとき、あるいは、レギュレータが障害になったとき、それを検出して異常検出信号を出力した場合に、どの異常検出回路が異常検出信号を出力しているかを容易に、かつ、速やかに特定することを可能にした計算機回路及び障害検査方法を提供することにある。
【課題を解決するための手段】
【００１３】
発明によれば前記目的は、システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路において、前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることにより達成される。
【発明の効果】
【００１４】
本発明によれば、計算機回路が備えている複数の異常検出回路が、電子回路が障害となったとき、異常検出回路自体が障害となったとき、あるいは、レギュレータが障害になったとき、それらを検出して異常検出信号を出力した場合に、どの異常検出回路が異常検出信号を出力しているかを容易に、かつ、速やかに特定することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態による計算機回路の構成例を示すブロック図である。
【図２】本発明を適用する従来技術による計算機回路の構成例を示すブロック図である。
【図３】本発明の第２の実施形態による計算機回路の構成例を示すブロック図である。
【図４】本発明の実施形態による計算機回路のレイアウトの例を示す図である。
【図５】図１、図２に示す計算機回路における出力ピンａ１〜ａｎと出力ピンａ０との電圧値の関係を示す図でる。
【発明を実施するための形態】
【００１６】
以下、本発明による計算機回路及び障害検査方法の実施形態を図面により詳細に説明する。
【００１７】
図２は本発明を適用する従来技術による計算機回路の構成例を示すブロック図であり、本発明による計算機回路を説明する前に、まず、これについて説明する。
【００１８】
本発明を適用する従来技術による計算機回路は、システムボード１２０上に構成されており、電源装置１１０と接続されて電力の供給を受けている。電源装置１１０は、計算機回路へ１２Ｖ電源を供給すると共に、計算機回路からの異常検出信号を出力ピンａ０から受け取ったとき、あるいは、計算機回路内に有するサービスプロセッサ１７０からの出力信号を受け取ったときに、電源装置１１０を停止させて計算機回路への電源の供給を停止する電源停止回路１１１を備えて構成されている。
【００１９】
システムボード１２０上に設けられる計算機回路は、電源装置１１０からの１２Ｖ電源が分配されて供給され、１２Ｖ出力電源１２７〜１２９として出力する複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）と、これらの複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）からの１２Ｖ出力電源１２７〜１２９が入力されて、電子回路に電力を供給する複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）と、これらの複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）から電力の供給を受けて計算機回路の一部としての動作を行う各電源チャネル毎の電子回路１３３〜１３５と、計算機回路全体の監視制御行うサービスプロセッサ１７０とにより構成される。
【００２０】
前述において、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれには、その出力側に複数のレギュレータＢが接続されていてよく、また、複数のレギュレータＢ１（１３０）〜Ｂｎ（１３２）のそれぞれには、その出力側に複数の電子回路が接続されていてよい。また、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）及びレギュレータＢ１（１３０）〜Ｂｎ（１３２）のそれぞれは、その詳細を図示しないが、過電流等の異常を検出する異常検出回路を備えている。この異常検出回路は、過電流等の異常を検出したときに、レギュレータＡ１（１２４）〜Ａｎ（１２６）に設けられている出力ピンａ１（１２１）〜ａｎ（１２３）の電位を０ＶとしたFault_N 信号１４２を出力するように動作する。これらの出力ピンａ１（１２１）〜ａｎ（１２３）からのFault_N 信号１４２は、ワイヤードオアされ電源停止回路１１１の制御信号として使用される。
【００２１】
また、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１は、個々にサービスプロセッサ１７０に接続されており、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力した場合、サービスプロセッサ１７０は、検出信号であるP_good信号１４９〜１５１により、どのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができ、また、信号１７１を発して、電源停止回路１１１を動作させて、電源装置１１０を停止させることができる。
【００２２】
レギュレータＡ１（１２４）〜Ａｎ（１２６）の出力ピンａ１（１２１）〜ａｎ（１２３）から出力されワイヤードオアされたFault_N 信号１４２は、電源停止回路１１１の制御端子に印加されるが、この制御端子には、正常時、３．３Ｖの電位が２ｋΩの抵抗を介して印加されており、０ＶのFault_N 信号１４２が制御端子に印加されると、制御端子の電位が３．３Ｖから０Ｖに変化する。これにより、電源停止回路１１１は、電源装置１１０を停止させることができる（閾値０．７Ｖ以下）。例えば、いま、レギュレータＡ１（１２４）〜Ａｎ（１２６）の障害等で過電流を発生させたとすると（ここでは、レギュレータＡ１（１２４）が過電流を発生させたものとする）、レギュレータＡ１（１２４）内の異常検出回路は、レギュレータＡ１（１２４）の異常検出回路の出力ピンａ１（１２１）の出力信号であるFault_N 信号（１４２）を０Ｖとする。これにより、電源停止回路１１１が動作して、電源装置１１０を停止させる。
【００２３】
前述では、異常検出回路を搭載しているレギュレータ回路に障害が発生させたものとしたが、レギュレータ内に設けられる異常検出回路が何等かの異常を検出してFault_N 信号またはP_good信号を出力するのは、異常検出回路を搭載しているレギュレータ回路に障害が発生させたときに限らず、電子回路に障害が発生したとき、異常検出回路自身に障害が発生したときである。
【００２４】
前述で説明した従来技術による計算機回路は、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が出力ピンａ１（１２１）〜ａｎ（１２３）から出力するFalut_N 信号１４２をワイヤードオアしているため、レギュレータＡ１（１２４）〜Ａｎ（１２６）に搭載されている異常検出回路の何れかがFault_N 信号を出力した場合、レギュレータＡ１（１２４）〜Ａｎ（１２６）のどのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したか判断することができない。
【００２５】
この場合、どのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したかを切り分けるためには、レギュレータＡ１（１２４）〜Ａｎ（１２６）における異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）でのワイヤードオアの配線を切断して、これらの出力ピンａ１（１２１）〜ａｎ（１２３）を個々にプローブで測定するか、レギュレータＡ１（１２４）〜Ａｎ（１２６）の内部を個々にプローブで測定しなければならないことになり、切り分けの効率が悪い。
【００２６】
図１は本発明の第１の実施形態による計算機回路の構成例を示すブロック図である。ここに示す本発明の第１の実施形態による計算機回路は、レギュレータＡ１（１２４）〜Ａｎ（１２６）のどのレギュレータに搭載された異常検出回路が障害信号としてのFault_N 信号を出力したかを容易に効率よく切り分けることができるようにしたものである。
【００２７】
図１に示す本発明の第１の実施形態による計算機回路が図２により説明した従来技術による計算機回路と相違する点は、図２に示して説明した計算機回路が、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）からの出力信号を直接ワイヤードオアし、そのワイヤードオアした出力信号を電源停止回路１１１の制御信号として使用するようにしているのに対して、図１に示す本発明の第１の実施形態による計算機回路が、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）の出力信号を低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアし、そのワイヤードオアした出力信号を電源停止回路１１１の制御信号として使用するようにしている点である。
【００２８】
そして、図１に示す本発明の第１の実施形態による計算機回路は、前述した点以外、図２により説明した従来技術による計算機回路と同一に構成されている。このような本発明の第１の実施形態による計算機回路における複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路は、従来技術の場合と同様に、過電流等の異常を検出したときに、出力ピンａ１（１２１）〜ａｎ（１２３）の電位を０ＶとしたFault_N_A1 信号１３６〜Fault_N_An 信号１３８を出力する。これらの０ＶのFault_N_A1 信号１３６〜Fault_N_An 信号１３８は、前述したように、低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアされてFault_N 信号１４２として出力され、そのワイヤードオアされた出力信号であるFault_N 信号１４２が電源停止回路１１１の制御端子に制御信号として印加されて使用される。電源停止回路１１１の制御端子には、正常時、３．３Ｖの電位が２ｋΩの抵抗を介して印加されており、低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアされた前述のFault_N 信号１４２が制御端子に印加されると、制御端子の電位が３．３Ｖから０．０３Ｖに変化する。これにより、電源停止回路１１１は、電源装置１１０を停止させることができる。
【００２９】
前述したように構成される本発明の第１の実施形態による計算機回路は、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の何れかが過電流等の異常を検出したときに、出力ピンａ１（１２１）〜ａｎ（１２３）から出力されるFault_N_A1 信号１３６〜Fault_N_An 信号１３８を低抵抗（２２Ω）１３９〜１４１を介してワイヤードオアしてFault_N 信号１４２として出力しているため、複数のレギュレータＡ１（１２４）〜Ａｎ（１２６）のそれぞれの有する異常検出回路の出力ピンａ１（１２１）〜ａｎ（１２３）及びFault_N 信号１４２を電源停止回路に接続するためのシステムボード上の出力ピンａ０１６３を測定し、電位差を調べれば、異常を検出して障害検出信号を発生している異常検出回路を持つレギュレータがどれであるかを特定することができる。
【００３０】
図１に示す本発明の第１の実施形態では、前述したような測定を容易に行うことができるようにするため、Fault_N_A1 信号１３６〜Fault_N_An 信号１３８からの引き出し信号線１４６〜１４８を追加して測定用ポイント１４３〜１４５を設けると共に、Fault_N 信号１４２及び接地信号も測定用ポイント１６１、１６２を設けてシステムボードの１２０測定を行いやすい端部に引き出すことにより、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分け作業の効率化を図ることができる。
【００３１】
図５は図１、図２に示して説明した計算機回路における出力ピンａ１（１２１）〜ａｎ（１２３）と出力ピンａ０（１６３）との電圧値の関係を示す図であり、次に、この図を参照して、本発明の第１の実施形態による計算機回路が、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分けを、従来技術の場合に比較して容易に行うことができるものであることを説明する。
【００３２】
図５におけるケース１は、図２に示す従来技術（背景技術）のレギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が障害検出信号を出力していない場合、すなわち、電子回路、異常検出回路、異常検出回路を有するレギュレータそのものの全てが正常な場合を示すケースで、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差がそれぞれ０Ｖとなっている。
【００３３】
ケース２は、図２に示す従来技術（背景技術）のレギュレータＡ１（１２４）が異常検出信号を出力しているケースであるが、この場合も、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差はそれぞれ０Ｖとなり、図２に示して説明した従来技術による計算機回路は、どのレギュレータＡの異常検出回路が障害出力を発生しているかが判らないことになる。
【００３４】
ケース３は、図１に示して説明した本発明の第１の実施形態で、低抵抗１３９〜１４１を出力ピンａ１（１２１）〜ａｎ（１２３）に接続した後にワイヤードオアを行っている場合で、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路が障害検出信号を出力していない場合、すなわち、電子回路、異常検出回路、異常検出回路を有するレギュレータそのものの全てが正常な場合を示すケースで、出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）の電位差がそれぞれ０Ｖとなっている。
【００３５】
ケース４からケース６は、図１に示して説明した本発明の第１の実施形態で、低抵抗１３９〜１４１を出力ピンａ１（１２１）〜ａｎ（１２３）に接続した後にワイヤードオアを行っている場合で、レギュレータＡ１（１２４）〜Ａｎ（１２６）の異常検出回路のいずれかが障害検出信号を出力している場合の例であり、障害検出信号を出力しているレギュレータだけが、その出力ピンａ０（１６３）とレギュレータの出力ピンａ１（１２１）〜ａｎ（１２３）との電位差が０．０３Ｖとなっている。
【００３６】
前述したように、本発明の第１の実施形態による計算機回路は、障害信号を発生しているレギュレータＡ１（１２４）〜Ａｎ（１２６）の切り分けを、レギュレータＡ１〜Ａｎ（１２４）〜（１２６）の出力ピンａ１（１２１）〜ａｎ（１２３）と出力ピンａ０（１６３）との電位差を測定することにより容易に行うことができる。
【００３７】
前述した本発明の第１の実施形態は、電源装置１１０内に電源停止回路１１１を備え、Fault_N 信号１４２を電源停止回路１１１の制御端子に入力して、電源装置１１０を停止させているが、電源装置１１０の停止方法としては、Fault_N 信号１４２の代わりにサービスプロセッサ１７０からのサービスプロセッサ出力信号１７１を電源停止回路１１１に印加して、電源装置１１０を停止させることもできる。この場合、Fault_N 信号１４２をサービスプロセッサに接続して、障害検出信号が発生したことを知らせるようにしておけばよい。
【００３８】
図３は本発明の第２の実施形態による計算機回路の構成例を示すブロック図であり、次に、これについて説明する。
【００３９】
図３に示す本発明の第２の実施形態による計算機回路が図１により説明した第１の実施形態による計算機回路と相違する点は、図１に示して説明した計算機回路が、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１を、個々にサービスプロセッサ１７０に接続していたのに対して、図３に示す本発明の第２の実施形態による計算機回路が、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１を低抵抗１５２〜１５４を介してワイヤードオアし、その出力信号１６４をサービスプロセッサ１７０に接続している点である。
【００４０】
なお、サービスプロセッサ１７０への出力信号１６４の入力方法は、電源停止回路に対する場合と同様でよく、また、低抵抗１５２〜１５４の値、サービスプロセッサ１７０の入力端子に設けられる抵抗の値は、それぞれ、２２Ω、２ｋΩであってよい。
【００４１】
そして、図３に示す本発明の第３の実施形態による計算機回路は、前述した点以外、図１により説明した従来技術による計算機回路と同一に構成されている。このような本発明の第２の実施形態による計算機回路は、サービスプロセッサがどのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができないが、信号１７１を発して、電源停止回路１１１を動作させて、電源装置１１０を停止させることができる。
【００４２】
また、図３に示す本発明の第３の実施形態による計算機回路は、レギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路からの検出信号であるP_good信号１４９〜１５１に、引き出し信号線１５５〜１５７を追加して測定用ポイント１５８〜１６０を設け、前述のP_good信号１４９〜１５１とサービスプロセッサ１７０との間に挿入した低抵抗１５２〜１５４のサービスプロセッサ側をワイヤードオアして出力された信号１６４をサービスプロセッサに接続すると共に、測定用ポイント１６５として引き出すことにより、サービスプロセッサ１７０の入力信号の数を減らすことができる。引き出された前述の測定用端子の電位を測定することにより、どのレギュレータＢ１（１３０）〜Ｂｎ（１３２）が備える異常検出回路が障害信号を出力したかを切り分けることができる。
【００４３】
図４は本発明の実施形態による計算機回路のレイアウトの例を示す図である。ここに示すレイアウトの例は、前述した本発明の実施形態におけるシステムボード１２０に対応するシステムボード４００上に、複数の電子回路ブロックと複数のレギュレータ４２０から４２２とを有する複数の電子回路４１０〜４１３を搭載し、全体を点線で示すシステム筐体４０１のカバー４０２で覆った例である。
【００４４】
図４に示す電子計算機回路のレイアウトは、システムボード４００上に、電子回路４１０〜４１３と、電子回路４１３内に備えたレギュレータＡ１（４２０）〜Ａｎ（４２２）とを実装したものとしてのレイアウトである。通常、システムボード４００上の配置は、各電子回路間の信号線のディレイや電源供給パターン等を考慮し実装するため、電子回路４１０〜４１３及びレギュレータＡ１（４２０）〜Ａｎ（４２２）は必然的に部品の位置が決められる。そして、電子回路４１０〜４１３は、電源供給パターンの違いにより分けられている。なお、図４には、レギュレータＢ１〜レギュレータＢｎを記載していないが、レギュレータＢ１〜レギュレータＢｎが含まれてよいことはいうまでもない。
【００４５】
また、出荷前の検査は、出荷形態の状態で検査をしなければならないため、システムボード４００をシステム筐体４０１に組み込んだ状態で検査をする必要がある。システム筐体４０１内の電子回路４１０〜４１３の上部には、カバー４０２が装着されていることと、実装密度の高い場所にあるレギュレータＡ１（４２０）〜Ａｎ（４２２）にプローブ４４０を当てて直接測定することが難しいためとにより、本発明の実施形態では、レギュレータＡ１（４２０）〜Ａｎ（４２２）の異常検出回路からの出力信号をシステムボード４００上の実装密度の低い場所の一箇所に引き出し信号線４３３〜４３５を介して引き出して、測定用ポイント４３０〜４３２を設けている。これにより、本発明の実施形態は、プローブ４４０によりレギュレータＡ１（４２０）〜Ａｎ（４２２）の異常検出回路からの出力信号の測定を容易に実施することができ、測定効率の向上を図ることができる。
【００４６】
前述したように、本発明の実施形態によれば、レギュレータが有する異常検出回路が障害信号を発生したときに、引き出した測定用ポイントにプローブを当てるだけで、筐体からシステムボードを取り外すことなく、どの異常検出回路が障害信号を発生したかを効率よく特定することが可能となり、障害信号を発生させた異常検出回路の切り分け効率よく行うことができる。
【００４７】
また、本発明の実施形態によれば、計算機回路の出荷検査において、筐体からシステムボードを取り外す必要がないため、効率的な作業を実施することができ、不具合があった場合でも出荷を遅らせることなく対応することができる。
【符号の説明】
【００４８】
１１０ 電源装置
１１１ 電源停止回路
１２０ システムボード
１２１〜１２３ 出力ピンａ１〜ａｎ
１２４〜１２６ レギュレータＡ１〜Ａｎ
１２７〜１２９ １２Ｖ出力電源
１３０〜１３２ レギュレータＢ１〜Ｂｎ
１３３〜１３５、４１０〜４１３ 電子回路
１３９〜１４１、１５２〜１５４ 低抵抗
１４３〜１４５、１５８〜１６２ 測定用ポイント
１５８、１５９、１６０、１６１、１６２ 測定用ポイント
１６３ 出力ピンａ０
１７０ サービスプロセッサ
４００ システムボード
４０１ システム筐体
４０２ カバー
４１０、４１１、４１２、４１３ 電子回路
４２０、４２１、４２２ レギュレータＡ１〜Ａｎ
４３０、４３１、４３２ 測定用ポイント
４４０ プローブ
【特許請求の範囲】
【請求項１】
システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路において、
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、
前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることを特徴とする計算機回路。
【請求項２】
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、前記システムボード上の１箇所に引き出し、測定用ポイントとすることを特徴とする請求項１記載の計算機回路。
【請求項３】
前記異常検出回路が異常を示す信号を出力するのは、自異常検出回路が設けられているレギュレータが電源を供給している電子回路が異常となって過電流が流れた場合、自異常検出回路が障害となった場合、自異常検出回路が設けられているレギュレータが障害となった場合の少なくとも１つの場合であることを特徴とする請求項１記載の計算機回路。
【請求項４】
システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路の障害検査方法において、
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、
前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることを特徴とする計算機回路の障害検査方法。
【請求項５】
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、前記システムボード上の１箇所に引き出し、測定用ポイントとすることを特徴とする請求項４記載の計算機回路の障害検査方法。
【請求項６】
前記異常検出回路が異常を示す信号を出力するのは、自異常検出回路が設けられているレギュレータが電源を供給している電子回路が異常となって過電流が流れた場合、自異常検出回路が障害となった場合、自異常検出回路が設けられているレギュレータが障害となった場合の少なくとも１つの場合であることを特徴とする請求項４記載の計算機回路の障害検査方法。
【請求項１】
システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路において、
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、
前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることを特徴とする計算機回路。
【請求項２】
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、前記システムボード上の１箇所に引き出し、測定用ポイントとすることを特徴とする請求項１記載の計算機回路。
【請求項３】
前記異常検出回路が異常を示す信号を出力するのは、自異常検出回路が設けられているレギュレータが電源を供給している電子回路が異常となって過電流が流れた場合、自異常検出回路が障害となった場合、自異常検出回路が設けられているレギュレータが障害となった場合の少なくとも１つの場合であることを特徴とする請求項１記載の計算機回路。
【請求項４】
システムボード上に、複数の電子回路と、これらの電子回路に電力を供給する異常検出回路を有する複数のレギュレータとを備えて構成される計算機回路の障害検査方法において、
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、抵抗を介してワイヤードオアし、該ワイヤードオアにより得られた信号を前記複数のレギュレータに電力を供給する電源装置の電源停止回路に印加し、
前記異常検出回路の何れかが異常を示す信号を出力したときに、前記電源停止回路が前記電源装置を停止させることを特徴とする計算機回路の障害検査方法。
【請求項５】
前記複数のレギュレータのそれぞれが有する異常検出回路の出力であるFault_N 信号のそれぞれを、前記システムボード上の１箇所に引き出し、測定用ポイントとすることを特徴とする請求項４記載の計算機回路の障害検査方法。
【請求項６】
前記異常検出回路が異常を示す信号を出力するのは、自異常検出回路が設けられているレギュレータが電源を供給している電子回路が異常となって過電流が流れた場合、自異常検出回路が障害となった場合、自異常検出回路が設けられているレギュレータが障害となった場合の少なくとも１つの場合であることを特徴とする請求項４記載の計算機回路の障害検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１２３７２５（Ｐ２０１１−１２３７２５Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２８１６０９（Ｐ２００９−２８１６０９）
【出願日】平成２１年１２月１１日（２００９．１２．１１）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月１１日（２００９．１２．１１）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]