記憶システム
【課題】 ２以上の記憶装置をデータ処理装置に接続する際のケーブル数を削減してシステム構成を簡単化し、コストを大幅に削減する。
【解決手段】 ホストコントローラであるデータ処理装置２には、通信路６を介して記憶装置４がシリアルＡＴＡ規格によって直列接続されている。記憶装置４には、同じくシリアルＡＴＡ規格による通信路６ａを介して記憶装置５が接続されている。データ処理装置２、および記憶装置４には、データ処理装置２が記憶装置５にアクセスする際に該記憶装置５への仲介機能を有するＬＢＡ解析部９，１４がそれぞれ設けられている。ＬＢＡ解析部９，１４は、データ処理装置２から出力されたＬＢＡを解析し、該当する記憶装置にＬＢＡを出力してアクセスを可能とする。
【解決手段】 ホストコントローラであるデータ処理装置２には、通信路６を介して記憶装置４がシリアルＡＴＡ規格によって直列接続されている。記憶装置４には、同じくシリアルＡＴＡ規格による通信路６ａを介して記憶装置５が接続されている。データ処理装置２、および記憶装置４には、データ処理装置２が記憶装置５にアクセスする際に該記憶装置５への仲介機能を有するＬＢＡ解析部９，１４がそれぞれ設けられている。ＬＢＡ解析部９，１４は、データ処理装置２から出力されたＬＢＡを解析し、該当する記憶装置にＬＢＡを出力してアクセスを可能とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２以上の記憶装置の接続技術に関し、特に、シリアルＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）インタフェースによる２以上の記憶装置の接続に適用して有効な技術に関するものである。
【背景技術】
【０００２】
パーソナルコンピュータなどに内蔵されたハードディスクドライブ（ＨＤＤ）などには、ＡＴＡインタフェースが広く用いられている。このＡＴＡインタフェースにおいては、近年のハードディスクドライブの大容量化に伴い、伝送速度を向上させるためにシリアルＡＴＡが主流になりつつある。
【０００３】
このシリアルＡＴＡは、ハードディスクドライブやＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ドライブなどの各記憶装置をパーソナルコンピュータなどのホストコントローラに対して１対１で接続し、情報を１本の伝送路を用いて１ビットずつ伝送する。
【０００４】
シリアルＡＴＡでは、１つのホストコントローラに接続可能な台数の上限は特に定められていない。これはホストコントローラとソフトウェアの仕様によって決定されるものとなっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のようなシリアルＡＴＡインタフェースによる複数の記憶装置の接続技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
パーソナルコンピュータやサーバなどにおけるハードディスクの役割は高速アクセスであるので、伝送速度を向上させる技術開発や標準化か進んできた。一方、デジタルオーディオ機器などの民生機器にハードディスクドライブを採用する場合、伝送速度が高すぎるうえ、ハードディスクドライブの記憶容量が過剰であることも発展方向が異なる点といえる。
【０００７】
特に、シリアルＡＴＡでは、前述したように１対１での接続が必須となっているので、ハードディスクドライブや、光学ドライブなどの複数の記憶装置を接続する場合、ホストコントローラには、複数のシリアルＡＴＡケーブルが接続される構成となる。
【０００８】
よって、ホストコントローラには、各々の記憶装置に対応する複数のコネクタ、およびそれらコネクタに接続される複数のケーブルなどが必要となってしまい、ホストコントローラのサイズが大きくなってしまうとともに、システムのコストが大きくなってしまうという問題がある。
【０００９】
本発明の目的は、２以上の記憶装置をデータ処理装置に接続する際のケーブル数を削減してシステム構成を簡単化し、コストを大幅に削減することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による記憶システムは、直列接続された２以上の記憶装置と、該２以上の記憶装置のうち、任意の１つの記憶装置に第１のアクセス情報を出力する記憶アクセス部を有し、それら２以上の記憶装置のうち、初段の記憶装置に接続され、２以上の記憶装置の動作要求を行うデータ処理装置と、該データ処理装置の動作要求が、２以上の記憶装置のいずれであるかを解析し、動作要求のある記憶装置にアクセス情報を出力するアクセス解析手段とを備えたものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
【００１４】
本発明の記憶システムは、前記アクセス解析手段が、データ処理装置に設けられ、記憶アクセス部から出力された第１のアクセス情報を第２のアクセス情報に変換、または第２のアクセス情報を第１のアクセス情報に変換する第１のアドレス解析部と、初段の記憶装置に設けられ、第２のアクセス情報を第１のアクセス情報に変換、または第１のアクセス情報を第２のアクセス情報に変換する第２のアドレス解析部とよりなるものである。
【００１５】
また、本発明の記憶システムは、前記第１のアドレス解析部が変換する第２のアドレス情報が４８ビットのＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋｉｎｇ Ａｄｄｒｅｓｓｉｎｇ）空間からなり、２以上の記憶装置毎にそれぞれ専用のビット空間が割り当てられた構成からなるものである。
【００１６】
さらに、本発明の記憶システムは、前記第１のアドレス解析部が、記憶アクセス部が出力した第１のアドレス情報を第２のアクセス情報に変換して出力する第１のアドレス変換部と、初段の記憶装置から出力された第２のアドレス情報が、２以上の記憶装置のいずれから出力されたかを解析し、第１のアドレス情報に変換して記憶アクセス部に出力する第１の解析分離部とよりなり、第２のアドレス解析部が、第２のアドレス情報を第１のアドレス情報に変換し、２以上の記憶装置のうち、該当する記憶装置に対して第１のアドレス情報を出力する第２の解析分離部と、２以上の記憶装置のうち、いずれか１つの記憶装置から出力された第１のアドレス情報を第２のアドレス情報に変換し、第１の解析分離部に出力する第２のアドレス変換部とよりなるものである。
【００１７】
また、本発明の記憶システムは、２以上の記憶装置、およびデータ処理装置は、シリアルＡＴＡインタフェースを介してそれぞれ接続されているものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
（１）２以上の記憶装置が接続される場合に、接続ケーブル数を削減することができるので、システムの接続構成を簡単化し、コストを大幅に低減することができる。
【００２０】
（２）データ処理装置が、２以上の記憶装置を区別することなくアクセスすることが可能となり、記憶装置毎の管理を不要とすることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による記憶システムの全体構成を示すブロック図、図２は、図１の記憶システムにおける各部の構成を示すブロック図、図３は、図２の記憶システムにおけるデータ処理装置と記憶装置との通信に用いられるＬＢＡ空間の一例を示す構成図である。
【００２３】
本実施の形態において、記憶システム１は、たとえば、音楽用サーバ、家庭用ＮＡＳ（Ｎｅｔｗｏｒｋ Ｓｔｏｒａｇｅ Ｓｙｓｔｅｍ）、ＨＤＤレコーダ、および自動車用音楽ビジュアル再生機などの民生機器の情報記録再生装置として広く用いられる。
【００２４】
記憶システム１は、図１に示すように、データ処理装置２、および記憶部３から構成されている。この記憶システム１は、インタフェースとしてシリアルＡＴＡ規格が用いられている。
【００２５】
データ処理装置２は、記憶部３におけるすべての制御を司るホストコントローラである。記憶部３は、記憶装置４，５から構成されている。記憶装置４は、たとえば、ハードディスクドライブからなり、記憶装置５は、たとえば、ＤＶＤ−ＲＷ（ＲｅＷｒｉｔａｂｌｅ）、ＤＶＤ−ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの光ドライブからなる。
【００２６】
データ処理装置２には、たとえば、双方向に信号伝送可能なシリアルケーブルなどの通信路６を介して記憶装置４が接続されている。記憶装置４には、双方向に信号伝送可能なシリアルケーブルなどの通信路６ａを介して記憶装置５が接続されている。
【００２７】
記憶装置４は、データ処理装置２が記憶装置５にアクセスする際に該記憶装置５への仲介機能を有し、記憶装置５は、通信路６ａを介して受け取ったアクセス要求にしたがって動作を行う。これによって、データ処理装置２からは、記憶装置４，５のいずれにも通信路６のみでアクセスすることが可能となる。
【００２８】
データ処理装置２は、図２に示すように、ＨＤＤアクセス装置７、ＤＶＤアクセス装置８、ＬＢＡ解析部（アクセス解析手段、第１のアドレス解析部）９などから構成されている。ＬＢＡ解析部９は、ＬＢＡ多重化装置（第１のアドレス変換部）１０、ならびにＬＢＡ解析分離装置（第１の解析分離部）１１からなる。ＨＤＤアクセス装置７、ならびにＤＶＤアクセス装置８は、ＬＢＡ解析部９にそれぞれ接続されている。
【００２９】
ＨＤＤアクセス装置７は、記憶装置４に読み出し／書き込み要求をする制御を行う。ＤＶＤアクセス装置８は、記憶装置５に読み出し／書き込み要求をする制御を行う。
【００３０】
ＬＢＡ多重化装置１０は、ＨＤＤアクセス装置７、またはＤＶＤアクセス装置８から個別に出力されるＬＢＡ空間（第１のアクセス情報）を１つのＬＢＡ空間（第２のアクセス情報）に変換する。
【００３１】
ＬＢＡ解析分離装置１１は、記憶部３から出力された変換されたＬＢＡ空間（第２のアクセス情報）を記憶装置４，５毎に個別のＬＢＡ空間に分離する。
【００３２】
ＬＢＡ多重化装置１０、または後述するＬＢＡ多重化装置１８から出力されるＬＢＡ空間は、図３に示すように、シリアルＡＴＡにおける規格に定められた、４８ビットのアドレス空間からなる。この４８ビットのＬＢＡ空間のうち、任意のアドレス空間が記憶装置４のＬＢＡ空間として割り当てられ、残りのアドレス空間が記憶装置５のＬＢＡ空間として割り当てられている。
【００３３】
記憶装置４は、ハードディスク本体１２、ハードディスク制御部１３、およびＬＢＡ解析部（アクセス解析手段、第２のアドレス解析部）１４などから構成されている。ハードディスク本体１２は、磁気ディスクからなる記録ディスク、および高速回転する該記録ディスクからデータの読み書きを行うヘッドなどからなる。
【００３４】
ハードディスク制御部１３は、ハードディスク本体１２の制御を司り、該ハードディスク制御部１３は、ＨＤＤリードチャネル１５、ならびにＨＤＤサーボ１６などから構成されている。ＨＤＤリードチャネル１５は、ハードディスク本体１２における記録ディスク上に符号化された情報をデジタルの’ビット’情報に変換する。ＨＤＤサーボ１６は、データ読み出し／書き込み時において、ヘッドの位置決めなどを制御する。
【００３５】
ＬＢＡ解析部１４は、ＬＢＡ解析分離装置（第２の解析分離部）１７、およびＬＢＡ多重化装置（第２のアドレス変換部）１８からなる。ＬＢＡ解析分離装置１７は、ＬＢＡ多重化装置１０から出力されたＬＢＡ空間（第２のアクセス情報）を解析し、記憶装置４，５のいずれに対するＬＢＡであるかを判断して、該当する記憶装置に出力する。
【００３６】
ＬＢＡ多重化装置１８は、ハードディスク制御部１３、または後述するＤＶＤ制御部２０から出力される個別のＬＢＡ空間を１つのＬＢＡ空間に変換し、ＬＢＡ解析分離装置１１に出力する。
【００３７】
記憶装置５は、ＤＶＤ本体１９、およびＤＶＤ制御部２０から構成されている。ＤＶＤ本体１９は、ピックアップ、モータ、ならびにプリアンプなどからなる。ピックアップは、回転駆動されるＤＶＤディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該ＤＶＤディスクに記憶されている情報を読み出す。モータは、ＤＶＤディスクを回転駆動する。プリアンプは、ピックアップから読み出された信号を増幅する。
【００３８】
ＤＶＤ制御部２０は、ＤＶＤ本体１９における制御を司る。このＤＶＤ制御部２０は、通信路６ａを介してＬＢＡ解析部１４に接続されている。ＤＶＤ制御部２０は、ＤＶＤ信号処理部２１、ディスクサーボ回路２２、およびピックアップサーボ回路２３などから構成されている。
【００３９】
ここで、記憶装置４と記憶装置５とを通信路６ａによって接続することによって、これら記憶装置４，５を物理的に接近させて配置することが可能になるので、電源回路の共有化や筐体の共有化などが簡単となり、記憶システム１のコストを、より低減させることができる。
【００４０】
ＤＶＤ信号処理部２１は、いわゆるＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）からなる。ディスクサーボ回路２２は、ＤＶＤ本体１９におけるＤＶＤディスクを回転駆動するモータの回転制御を行う。ピックアップサーボ回路２３は、ＤＶＤ本体１９のピックアップに備えられたスレッドモータを制御して該ピックアップの位置を制御する。
【００４１】
次に、本実施の形態における記憶システム１の動作について説明する。
【００４２】
まず、データ処理装置２が記憶装置４にアクセスする場合について説明する。
【００４３】
たとえば、記憶装置４にアクセスする場合、データ処理装置２のＨＤＤアクセス装置７が、ＬＢＡを決め、そのＬＢＡを含めたコマンド（ＡＴＡコマンド）を作成する。ＨＤＤアクセス装置７は、作成したコマンドをＬＢＡ多重化装置１０に出力する。
【００４４】
ＬＢＡ多重化装置１０は、受け取ったコマンド内のＬＢＡを、通信路６の空間に見合うようＬＢＡ空間（４８ビット程度）に割り当てて、コマンドと共に通信路６を介してＬＢＡ解析部１４に出力する。
【００４５】
記憶装置４において、ＬＢＡ解析部１４がコマンド、およびＬＢＡを受け取ると、ＬＢＡ解析分離装置１７は、受信したＬＢＡが記憶装置４に割り当てられた空間か、記憶装置５に割り当てられた空間かを解析する。
【００４６】
そして、ＬＢＡ解析分離装置１７が受信したＬＢＡが記憶装置４に割り当てられたＬＢＡ空間であると解析すると、該ＬＢＡを含めたコマンドをハードディスク制御部１３に出力する。
【００４７】
その後、ハードディスク制御部１３は、受信したコマンドに基づいて、ハードディスク本体１２にアクセスし、必要なデータを取り出して、ＬＢＡ多重化装置１８に出力する。ＬＢＡ多重化装置１８は、ＬＢＡ解析分離装置１７が解析したＬＢＡ空間を再び通信路６の空間に見合うＬＢＡ空間（４８ビット程度）に割り当てて、取り出されたデータとともに通信路６を介してデータ処理装置２に出力する。
【００４８】
データ処理装置２において、ＬＢＡ解析分離装置１１は、受け取ったＬＢＡを解析する。この場合、ＨＤＤアクセス装置７の要求であるので、ＬＢＡ解析分離装置１１は、ハードディスク本体１２から取り出されたデータをＨＤＤアクセス装置７に出力する。
【００４９】
次に、データ処理装置２が記憶装置５にアクセスする場合について説明する。
【００５０】
記憶装置５にアクセスする場合、データ処理装置２のＨＤＤアクセス装置７が、ＬＢＡを決め、そのＬＢＡを含めたコマンドを作成する。ＤＶＤアクセス装置８は、作成したコマンドをＬＢＡ多重化装置１０に出力する。
【００５１】
ＬＢＡ多重化装置１０は、受け取ったコマンド内のＬＢＡを、通信路６の空間に見合うようＬＢＡ空間（４８ビット程度）に割り当てて、コマンドと共に通信路６を介してＬＢＡ解析部１４に出力する。
【００５２】
記憶装置４において、ＬＢＡ解析部１４がコマンド、およびＬＢＡを受け取ると、ＬＢＡ解析分離装置１７は、受信したＬＢＡが記憶装置４に割り当てられた空間か、記憶装置５に割り当てられた空間かを解析する。
【００５３】
ＬＢＡ解析分離装置１７が記憶装置５に割り当てられたＬＢＡ空間であると解析した際には、通信路６ａを介して該ＬＢＡを含めたコマンドをＤＶＤ制御部２０に出力する。ＤＶＤ制御部２０は、受信したコマンドに基づいて、ＤＶＤ本体１９にアクセスし、必要なデータを取り出して、ＬＢＡ多重化装置１８に出力する。
【００５４】
ＬＢＡ多重化装置１８は、ＬＢＡ解析分離装置１７が解析したＬＢＡ空間を再び通信路６の空間に見合うＬＢＡ空間（４８ビット程度）に割り当てて、取り出されたデータとともに通信路６を介してデータ処理装置２に出力する。
【００５５】
データ処理装置２におけるＬＢＡ解析分離装置１１は、受け取ったＬＢＡを解析し、ＤＶＤ本体１９から取り出されたデータをＤＶＤアクセス装置８に出力する。
【００５６】
このように、シリアルＡＴＡインタフェースを活かしながら、１系統の通信路６によって記憶装置４，５へのアクセスを実現することができるので、データ処理装置２に独立した複数の通信路を不要にすることができる。また、記憶装置４の論理空間に記憶装置５の記憶領域を論理的に統合することができる。
【００５７】
それにより、本実施の形態によれば、記憶システム１のコストを大幅に削減することができる。
【００５８】
また、データ処装置２が、記憶装置４，５を区別することなくアクセスすることが可能となるので記憶装置毎の管理を不要とすることができ、データシステムの管理コストを大幅に低減することができる。
【００５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
また、前記実施の形態において、記憶装置４（図２）に誤り訂正回路を設け、その誤り訂正回路を、記憶装置４と記憶装置５（図２）とによって共用する構成としてもよい。これによって、誤り訂正回路が１つで済むので、コストを低減することができる。
【００６１】
さらに、前記実施の形態では、記憶装置４，５がシリアル接続であったが、パラレル接続、あるいは有線／無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などの一般的なネットワーク手段などであってもよい。
【００６２】
また、前記実施の形態によれば、記憶装置４，５の区分をＬＢＡ空間で行っていたが、たとえば、パーティションなどによって分割するようにしてもよい。コマンド体系を変えることを前提にすれば、記憶装置番号を含むコマンド体系とすれば、ＬＢＡ空間を用いて区分する必要はない。
【産業上の利用可能性】
【００６３】
本発明のシリアルＡＴＡによって２以上の記憶装置をデータ処理装置に低コストで接続する技術に適している。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施の形態による記憶システムの全体構成を示すブロック図である。
【図２】図１の記憶システムにおける各部の構成を示すブロック図である。
【図３】図２の記憶システムにおけるデータ処理装置と記憶装置との通信に用いられるＬＢＡ空間の一例を示す構成図である。
【符号の説明】
【００６５】
１ 記憶システム
２ データ処理装置
３ 記憶部
４，５ 記憶装置
６，６ａ 通信路
７ ＨＤＤアクセス装置
８ ＤＶＤアクセス装置
９ ＬＢＡ解析部（アクセス解析手段、第１のアドレス解析部）
１０ ＬＢＡ多重化装置（第１のアドレス変換部）
１１ ＬＢＡ解析分離装置（第１の解析分離部）
１２ ハードディスク本体
１３ ハードディスク制御部
１４ ＬＢＡ解析部（アクセス解析手段、第２のアドレス解析部）
１５ ＨＤＤリードチャネル
１６ ＨＤＤサーボ
１７ ＬＢＡ解析分離装置（第２の解析分離部）
１８ ＬＢＡ多重化装置（第２のアドレス変換部）
１９ ＤＶＤ本体
２０ ＤＶＤ制御部
２１ ＤＶＤ信号処理部
２２ ディスクサーボ回路
２３ ピックアップサーボ回路
【技術分野】
【０００１】
本発明は、２以上の記憶装置の接続技術に関し、特に、シリアルＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）インタフェースによる２以上の記憶装置の接続に適用して有効な技術に関するものである。
【背景技術】
【０００２】
パーソナルコンピュータなどに内蔵されたハードディスクドライブ（ＨＤＤ）などには、ＡＴＡインタフェースが広く用いられている。このＡＴＡインタフェースにおいては、近年のハードディスクドライブの大容量化に伴い、伝送速度を向上させるためにシリアルＡＴＡが主流になりつつある。
【０００３】
このシリアルＡＴＡは、ハードディスクドライブやＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ドライブなどの各記憶装置をパーソナルコンピュータなどのホストコントローラに対して１対１で接続し、情報を１本の伝送路を用いて１ビットずつ伝送する。
【０００４】
シリアルＡＴＡでは、１つのホストコントローラに接続可能な台数の上限は特に定められていない。これはホストコントローラとソフトウェアの仕様によって決定されるものとなっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のようなシリアルＡＴＡインタフェースによる複数の記憶装置の接続技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
パーソナルコンピュータやサーバなどにおけるハードディスクの役割は高速アクセスであるので、伝送速度を向上させる技術開発や標準化か進んできた。一方、デジタルオーディオ機器などの民生機器にハードディスクドライブを採用する場合、伝送速度が高すぎるうえ、ハードディスクドライブの記憶容量が過剰であることも発展方向が異なる点といえる。
【０００７】
特に、シリアルＡＴＡでは、前述したように１対１での接続が必須となっているので、ハードディスクドライブや、光学ドライブなどの複数の記憶装置を接続する場合、ホストコントローラには、複数のシリアルＡＴＡケーブルが接続される構成となる。
【０００８】
よって、ホストコントローラには、各々の記憶装置に対応する複数のコネクタ、およびそれらコネクタに接続される複数のケーブルなどが必要となってしまい、ホストコントローラのサイズが大きくなってしまうとともに、システムのコストが大きくなってしまうという問題がある。
【０００９】
本発明の目的は、２以上の記憶装置をデータ処理装置に接続する際のケーブル数を削減してシステム構成を簡単化し、コストを大幅に削減することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による記憶システムは、直列接続された２以上の記憶装置と、該２以上の記憶装置のうち、任意の１つの記憶装置に第１のアクセス情報を出力する記憶アクセス部を有し、それら２以上の記憶装置のうち、初段の記憶装置に接続され、２以上の記憶装置の動作要求を行うデータ処理装置と、該データ処理装置の動作要求が、２以上の記憶装置のいずれであるかを解析し、動作要求のある記憶装置にアクセス情報を出力するアクセス解析手段とを備えたものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
【００１４】
本発明の記憶システムは、前記アクセス解析手段が、データ処理装置に設けられ、記憶アクセス部から出力された第１のアクセス情報を第２のアクセス情報に変換、または第２のアクセス情報を第１のアクセス情報に変換する第１のアドレス解析部と、初段の記憶装置に設けられ、第２のアクセス情報を第１のアクセス情報に変換、または第１のアクセス情報を第２のアクセス情報に変換する第２のアドレス解析部とよりなるものである。
【００１５】
また、本発明の記憶システムは、前記第１のアドレス解析部が変換する第２のアドレス情報が４８ビットのＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋｉｎｇ Ａｄｄｒｅｓｓｉｎｇ）空間からなり、２以上の記憶装置毎にそれぞれ専用のビット空間が割り当てられた構成からなるものである。
【００１６】
さらに、本発明の記憶システムは、前記第１のアドレス解析部が、記憶アクセス部が出力した第１のアドレス情報を第２のアクセス情報に変換して出力する第１のアドレス変換部と、初段の記憶装置から出力された第２のアドレス情報が、２以上の記憶装置のいずれから出力されたかを解析し、第１のアドレス情報に変換して記憶アクセス部に出力する第１の解析分離部とよりなり、第２のアドレス解析部が、第２のアドレス情報を第１のアドレス情報に変換し、２以上の記憶装置のうち、該当する記憶装置に対して第１のアドレス情報を出力する第２の解析分離部と、２以上の記憶装置のうち、いずれか１つの記憶装置から出力された第１のアドレス情報を第２のアドレス情報に変換し、第１の解析分離部に出力する第２のアドレス変換部とよりなるものである。
【００１７】
また、本発明の記憶システムは、２以上の記憶装置、およびデータ処理装置は、シリアルＡＴＡインタフェースを介してそれぞれ接続されているものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
（１）２以上の記憶装置が接続される場合に、接続ケーブル数を削減することができるので、システムの接続構成を簡単化し、コストを大幅に低減することができる。
【００２０】
（２）データ処理装置が、２以上の記憶装置を区別することなくアクセスすることが可能となり、記憶装置毎の管理を不要とすることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による記憶システムの全体構成を示すブロック図、図２は、図１の記憶システムにおける各部の構成を示すブロック図、図３は、図２の記憶システムにおけるデータ処理装置と記憶装置との通信に用いられるＬＢＡ空間の一例を示す構成図である。
【００２３】
本実施の形態において、記憶システム１は、たとえば、音楽用サーバ、家庭用ＮＡＳ（Ｎｅｔｗｏｒｋ Ｓｔｏｒａｇｅ Ｓｙｓｔｅｍ）、ＨＤＤレコーダ、および自動車用音楽ビジュアル再生機などの民生機器の情報記録再生装置として広く用いられる。
【００２４】
記憶システム１は、図１に示すように、データ処理装置２、および記憶部３から構成されている。この記憶システム１は、インタフェースとしてシリアルＡＴＡ規格が用いられている。
【００２５】
データ処理装置２は、記憶部３におけるすべての制御を司るホストコントローラである。記憶部３は、記憶装置４，５から構成されている。記憶装置４は、たとえば、ハードディスクドライブからなり、記憶装置５は、たとえば、ＤＶＤ−ＲＷ（ＲｅＷｒｉｔａｂｌｅ）、ＤＶＤ−ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの光ドライブからなる。
【００２６】
データ処理装置２には、たとえば、双方向に信号伝送可能なシリアルケーブルなどの通信路６を介して記憶装置４が接続されている。記憶装置４には、双方向に信号伝送可能なシリアルケーブルなどの通信路６ａを介して記憶装置５が接続されている。
【００２７】
記憶装置４は、データ処理装置２が記憶装置５にアクセスする際に該記憶装置５への仲介機能を有し、記憶装置５は、通信路６ａを介して受け取ったアクセス要求にしたがって動作を行う。これによって、データ処理装置２からは、記憶装置４，５のいずれにも通信路６のみでアクセスすることが可能となる。
【００２８】
データ処理装置２は、図２に示すように、ＨＤＤアクセス装置７、ＤＶＤアクセス装置８、ＬＢＡ解析部（アクセス解析手段、第１のアドレス解析部）９などから構成されている。ＬＢＡ解析部９は、ＬＢＡ多重化装置（第１のアドレス変換部）１０、ならびにＬＢＡ解析分離装置（第１の解析分離部）１１からなる。ＨＤＤアクセス装置７、ならびにＤＶＤアクセス装置８は、ＬＢＡ解析部９にそれぞれ接続されている。
【００２９】
ＨＤＤアクセス装置７は、記憶装置４に読み出し／書き込み要求をする制御を行う。ＤＶＤアクセス装置８は、記憶装置５に読み出し／書き込み要求をする制御を行う。
【００３０】
ＬＢＡ多重化装置１０は、ＨＤＤアクセス装置７、またはＤＶＤアクセス装置８から個別に出力されるＬＢＡ空間（第１のアクセス情報）を１つのＬＢＡ空間（第２のアクセス情報）に変換する。
【００３１】
ＬＢＡ解析分離装置１１は、記憶部３から出力された変換されたＬＢＡ空間（第２のアクセス情報）を記憶装置４，５毎に個別のＬＢＡ空間に分離する。
【００３２】
ＬＢＡ多重化装置１０、または後述するＬＢＡ多重化装置１８から出力されるＬＢＡ空間は、図３に示すように、シリアルＡＴＡにおける規格に定められた、４８ビットのアドレス空間からなる。この４８ビットのＬＢＡ空間のうち、任意のアドレス空間が記憶装置４のＬＢＡ空間として割り当てられ、残りのアドレス空間が記憶装置５のＬＢＡ空間として割り当てられている。
【００３３】
記憶装置４は、ハードディスク本体１２、ハードディスク制御部１３、およびＬＢＡ解析部（アクセス解析手段、第２のアドレス解析部）１４などから構成されている。ハードディスク本体１２は、磁気ディスクからなる記録ディスク、および高速回転する該記録ディスクからデータの読み書きを行うヘッドなどからなる。
【００３４】
ハードディスク制御部１３は、ハードディスク本体１２の制御を司り、該ハードディスク制御部１３は、ＨＤＤリードチャネル１５、ならびにＨＤＤサーボ１６などから構成されている。ＨＤＤリードチャネル１５は、ハードディスク本体１２における記録ディスク上に符号化された情報をデジタルの’ビット’情報に変換する。ＨＤＤサーボ１６は、データ読み出し／書き込み時において、ヘッドの位置決めなどを制御する。
【００３５】
ＬＢＡ解析部１４は、ＬＢＡ解析分離装置（第２の解析分離部）１７、およびＬＢＡ多重化装置（第２のアドレス変換部）１８からなる。ＬＢＡ解析分離装置１７は、ＬＢＡ多重化装置１０から出力されたＬＢＡ空間（第２のアクセス情報）を解析し、記憶装置４，５のいずれに対するＬＢＡであるかを判断して、該当する記憶装置に出力する。
【００３６】
ＬＢＡ多重化装置１８は、ハードディスク制御部１３、または後述するＤＶＤ制御部２０から出力される個別のＬＢＡ空間を１つのＬＢＡ空間に変換し、ＬＢＡ解析分離装置１１に出力する。
【００３７】
記憶装置５は、ＤＶＤ本体１９、およびＤＶＤ制御部２０から構成されている。ＤＶＤ本体１９は、ピックアップ、モータ、ならびにプリアンプなどからなる。ピックアップは、回転駆動されるＤＶＤディスクにレーザ光を照射し、その反射光をフォトダイオードからなる受光部で受光して光学変換して該ＤＶＤディスクに記憶されている情報を読み出す。モータは、ＤＶＤディスクを回転駆動する。プリアンプは、ピックアップから読み出された信号を増幅する。
【００３８】
ＤＶＤ制御部２０は、ＤＶＤ本体１９における制御を司る。このＤＶＤ制御部２０は、通信路６ａを介してＬＢＡ解析部１４に接続されている。ＤＶＤ制御部２０は、ＤＶＤ信号処理部２１、ディスクサーボ回路２２、およびピックアップサーボ回路２３などから構成されている。
【００３９】
ここで、記憶装置４と記憶装置５とを通信路６ａによって接続することによって、これら記憶装置４，５を物理的に接近させて配置することが可能になるので、電源回路の共有化や筐体の共有化などが簡単となり、記憶システム１のコストを、より低減させることができる。
【００４０】
ＤＶＤ信号処理部２１は、いわゆるＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）からなる。ディスクサーボ回路２２は、ＤＶＤ本体１９におけるＤＶＤディスクを回転駆動するモータの回転制御を行う。ピックアップサーボ回路２３は、ＤＶＤ本体１９のピックアップに備えられたスレッドモータを制御して該ピックアップの位置を制御する。
【００４１】
次に、本実施の形態における記憶システム１の動作について説明する。
【００４２】
まず、データ処理装置２が記憶装置４にアクセスする場合について説明する。
【００４３】
たとえば、記憶装置４にアクセスする場合、データ処理装置２のＨＤＤアクセス装置７が、ＬＢＡを決め、そのＬＢＡを含めたコマンド（ＡＴＡコマンド）を作成する。ＨＤＤアクセス装置７は、作成したコマンドをＬＢＡ多重化装置１０に出力する。
【００４４】
ＬＢＡ多重化装置１０は、受け取ったコマンド内のＬＢＡを、通信路６の空間に見合うようＬＢＡ空間（４８ビット程度）に割り当てて、コマンドと共に通信路６を介してＬＢＡ解析部１４に出力する。
【００４５】
記憶装置４において、ＬＢＡ解析部１４がコマンド、およびＬＢＡを受け取ると、ＬＢＡ解析分離装置１７は、受信したＬＢＡが記憶装置４に割り当てられた空間か、記憶装置５に割り当てられた空間かを解析する。
【００４６】
そして、ＬＢＡ解析分離装置１７が受信したＬＢＡが記憶装置４に割り当てられたＬＢＡ空間であると解析すると、該ＬＢＡを含めたコマンドをハードディスク制御部１３に出力する。
【００４７】
その後、ハードディスク制御部１３は、受信したコマンドに基づいて、ハードディスク本体１２にアクセスし、必要なデータを取り出して、ＬＢＡ多重化装置１８に出力する。ＬＢＡ多重化装置１８は、ＬＢＡ解析分離装置１７が解析したＬＢＡ空間を再び通信路６の空間に見合うＬＢＡ空間（４８ビット程度）に割り当てて、取り出されたデータとともに通信路６を介してデータ処理装置２に出力する。
【００４８】
データ処理装置２において、ＬＢＡ解析分離装置１１は、受け取ったＬＢＡを解析する。この場合、ＨＤＤアクセス装置７の要求であるので、ＬＢＡ解析分離装置１１は、ハードディスク本体１２から取り出されたデータをＨＤＤアクセス装置７に出力する。
【００４９】
次に、データ処理装置２が記憶装置５にアクセスする場合について説明する。
【００５０】
記憶装置５にアクセスする場合、データ処理装置２のＨＤＤアクセス装置７が、ＬＢＡを決め、そのＬＢＡを含めたコマンドを作成する。ＤＶＤアクセス装置８は、作成したコマンドをＬＢＡ多重化装置１０に出力する。
【００５１】
ＬＢＡ多重化装置１０は、受け取ったコマンド内のＬＢＡを、通信路６の空間に見合うようＬＢＡ空間（４８ビット程度）に割り当てて、コマンドと共に通信路６を介してＬＢＡ解析部１４に出力する。
【００５２】
記憶装置４において、ＬＢＡ解析部１４がコマンド、およびＬＢＡを受け取ると、ＬＢＡ解析分離装置１７は、受信したＬＢＡが記憶装置４に割り当てられた空間か、記憶装置５に割り当てられた空間かを解析する。
【００５３】
ＬＢＡ解析分離装置１７が記憶装置５に割り当てられたＬＢＡ空間であると解析した際には、通信路６ａを介して該ＬＢＡを含めたコマンドをＤＶＤ制御部２０に出力する。ＤＶＤ制御部２０は、受信したコマンドに基づいて、ＤＶＤ本体１９にアクセスし、必要なデータを取り出して、ＬＢＡ多重化装置１８に出力する。
【００５４】
ＬＢＡ多重化装置１８は、ＬＢＡ解析分離装置１７が解析したＬＢＡ空間を再び通信路６の空間に見合うＬＢＡ空間（４８ビット程度）に割り当てて、取り出されたデータとともに通信路６を介してデータ処理装置２に出力する。
【００５５】
データ処理装置２におけるＬＢＡ解析分離装置１１は、受け取ったＬＢＡを解析し、ＤＶＤ本体１９から取り出されたデータをＤＶＤアクセス装置８に出力する。
【００５６】
このように、シリアルＡＴＡインタフェースを活かしながら、１系統の通信路６によって記憶装置４，５へのアクセスを実現することができるので、データ処理装置２に独立した複数の通信路を不要にすることができる。また、記憶装置４の論理空間に記憶装置５の記憶領域を論理的に統合することができる。
【００５７】
それにより、本実施の形態によれば、記憶システム１のコストを大幅に削減することができる。
【００５８】
また、データ処装置２が、記憶装置４，５を区別することなくアクセスすることが可能となるので記憶装置毎の管理を不要とすることができ、データシステムの管理コストを大幅に低減することができる。
【００５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
また、前記実施の形態において、記憶装置４（図２）に誤り訂正回路を設け、その誤り訂正回路を、記憶装置４と記憶装置５（図２）とによって共用する構成としてもよい。これによって、誤り訂正回路が１つで済むので、コストを低減することができる。
【００６１】
さらに、前記実施の形態では、記憶装置４，５がシリアル接続であったが、パラレル接続、あるいは有線／無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などの一般的なネットワーク手段などであってもよい。
【００６２】
また、前記実施の形態によれば、記憶装置４，５の区分をＬＢＡ空間で行っていたが、たとえば、パーティションなどによって分割するようにしてもよい。コマンド体系を変えることを前提にすれば、記憶装置番号を含むコマンド体系とすれば、ＬＢＡ空間を用いて区分する必要はない。
【産業上の利用可能性】
【００６３】
本発明のシリアルＡＴＡによって２以上の記憶装置をデータ処理装置に低コストで接続する技術に適している。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施の形態による記憶システムの全体構成を示すブロック図である。
【図２】図１の記憶システムにおける各部の構成を示すブロック図である。
【図３】図２の記憶システムにおけるデータ処理装置と記憶装置との通信に用いられるＬＢＡ空間の一例を示す構成図である。
【符号の説明】
【００６５】
１ 記憶システム
２ データ処理装置
３ 記憶部
４，５ 記憶装置
６，６ａ 通信路
７ ＨＤＤアクセス装置
８ ＤＶＤアクセス装置
９ ＬＢＡ解析部（アクセス解析手段、第１のアドレス解析部）
１０ ＬＢＡ多重化装置（第１のアドレス変換部）
１１ ＬＢＡ解析分離装置（第１の解析分離部）
１２ ハードディスク本体
１３ ハードディスク制御部
１４ ＬＢＡ解析部（アクセス解析手段、第２のアドレス解析部）
１５ ＨＤＤリードチャネル
１６ ＨＤＤサーボ
１７ ＬＢＡ解析分離装置（第２の解析分離部）
１８ ＬＢＡ多重化装置（第２のアドレス変換部）
１９ ＤＶＤ本体
２０ ＤＶＤ制御部
２１ ＤＶＤ信号処理部
２２ ディスクサーボ回路
２３ ピックアップサーボ回路
【特許請求の範囲】
【請求項１】
直列接続された２以上の記憶装置と、
前記２以上の記憶装置のうち、任意の１つの記憶装置に第１のアクセス情報を出力する記憶アクセス部を有し、前記２以上の記憶装置のうち、初段の記憶装置に接続され、前記２以上の記憶装置の動作要求を行うデータ処理装置と、
前記データ処理装置の動作要求が、前記２以上の記憶装置のいずれであるかを解析し、動作要求のある記憶装置にアクセス情報を出力するアクセス解析手段とを備えたことを特徴とする記憶システム。
【請求項２】
請求項１記載の記憶システムにおいて、
前記アクセス解析手段は、
前記データ処理装置に設けられ、前記記憶アクセス部から出力された第１のアクセス情報を第２のアクセス情報に変換、または前記第２のアクセス情報を前記第１のアクセス情報に変換する第１のアドレス解析部と、
前記初段の記憶装置に設けられ、前記第２のアクセス情報を前記第１のアクセス情報に変換、または前記第１のアクセス情報を前記第２のアクセス情報に変換する第２のアドレス解析部とよりなることを特徴とする記憶システム。
【請求項３】
請求項２記載の記憶システムにおいて、
前記第１のアドレス解析部が変換する第２のアドレス情報は、４８ビットのＬＢＡ空間からなり、前記２以上の記憶装置毎にそれぞれ専用のビット空間が割り当てられた構成からなることを特徴とする記憶システム。
【請求項４】
請求項２または３記載の記憶システムにおいて、
前記第１のアドレス解析部は、
前記記憶アクセス部が出力した第１のアドレス情報を前記第２のアクセス情報に変換して出力する第１のアドレス変換部と、
前記初段の記憶装置から出力された第２のアドレス情報が、前記２以上の記憶装置のいずれから出力されたかを解析し、第１のアドレス情報に変換して前記記憶アクセス部に出力する第１の解析分離部とよりなり、
前記第２のアドレス解析部は、
前記第２のアドレス情報を前記第１のアドレス情報に変換し、前記２以上の記憶装置のうち、該当する記憶装置に対して前記第１のアドレス情報を出力する第２の解析分離部と、
前記２以上の記憶装置のうち、いずれか１つの記憶装置から出力された第１のアドレス情報を第２のアドレス情報に変換し、前記第１の解析分離部に出力する第２のアドレス変換部とよりなることを特徴とする記憶システム。
【請求項５】
請求項１〜４のいずれか１項に記載の記憶システムにおいて、
前記２以上の記憶装置、および前記データ処理装置は、シリアルＡＴＡインタフェースを介してそれぞれ接続されていることを特徴とする記憶システム。
【請求項１】
直列接続された２以上の記憶装置と、
前記２以上の記憶装置のうち、任意の１つの記憶装置に第１のアクセス情報を出力する記憶アクセス部を有し、前記２以上の記憶装置のうち、初段の記憶装置に接続され、前記２以上の記憶装置の動作要求を行うデータ処理装置と、
前記データ処理装置の動作要求が、前記２以上の記憶装置のいずれであるかを解析し、動作要求のある記憶装置にアクセス情報を出力するアクセス解析手段とを備えたことを特徴とする記憶システム。
【請求項２】
請求項１記載の記憶システムにおいて、
前記アクセス解析手段は、
前記データ処理装置に設けられ、前記記憶アクセス部から出力された第１のアクセス情報を第２のアクセス情報に変換、または前記第２のアクセス情報を前記第１のアクセス情報に変換する第１のアドレス解析部と、
前記初段の記憶装置に設けられ、前記第２のアクセス情報を前記第１のアクセス情報に変換、または前記第１のアクセス情報を前記第２のアクセス情報に変換する第２のアドレス解析部とよりなることを特徴とする記憶システム。
【請求項３】
請求項２記載の記憶システムにおいて、
前記第１のアドレス解析部が変換する第２のアドレス情報は、４８ビットのＬＢＡ空間からなり、前記２以上の記憶装置毎にそれぞれ専用のビット空間が割り当てられた構成からなることを特徴とする記憶システム。
【請求項４】
請求項２または３記載の記憶システムにおいて、
前記第１のアドレス解析部は、
前記記憶アクセス部が出力した第１のアドレス情報を前記第２のアクセス情報に変換して出力する第１のアドレス変換部と、
前記初段の記憶装置から出力された第２のアドレス情報が、前記２以上の記憶装置のいずれから出力されたかを解析し、第１のアドレス情報に変換して前記記憶アクセス部に出力する第１の解析分離部とよりなり、
前記第２のアドレス解析部は、
前記第２のアドレス情報を前記第１のアドレス情報に変換し、前記２以上の記憶装置のうち、該当する記憶装置に対して前記第１のアドレス情報を出力する第２の解析分離部と、
前記２以上の記憶装置のうち、いずれか１つの記憶装置から出力された第１のアドレス情報を第２のアドレス情報に変換し、前記第１の解析分離部に出力する第２のアドレス変換部とよりなることを特徴とする記憶システム。
【請求項５】
請求項１〜４のいずれか１項に記載の記憶システムにおいて、
前記２以上の記憶装置、および前記データ処理装置は、シリアルＡＴＡインタフェースを介してそれぞれ接続されていることを特徴とする記憶システム。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００６−１６４０６５（Ｐ２００６−１６４０６５Ａ）
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願番号】特願２００４−３５７１２６（Ｐ２００４−３５７１２６）
【出願日】平成１６年１２月９日（２００４．１２．９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願日】平成１６年１２月９日（２００４．１２．９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]