電子回路
【課題】容量を可変させることで発振回路の周波数を調整できる周波数調整機能を有する電子回路を提供する。
【解決手段】電子回路は、複数のスイッチ回路１４０，１４１，１４２，１４３それぞれに副スイッチ回路１５０，１５１，１５２，１５３を備えている。この副スイッチ回路は、スイッチ回路と相反する動作を行う。このため、スイッチ回路がオン又はオフする数にかかわらず、発振回路の増幅用アンプ１８１の入力線１８４又は出力線１８５に接続される寄生容量が一定となるため、発振回路の発振周波数を正しく調整できる。
【解決手段】電子回路は、複数のスイッチ回路１４０，１４１，１４２，１４３それぞれに副スイッチ回路１５０，１５１，１５２，１５３を備えている。この副スイッチ回路は、スイッチ回路と相反する動作を行う。このため、スイッチ回路がオン又はオフする数にかかわらず、発振回路の増幅用アンプ１８１の入力線１８４又は出力線１８５に接続される寄生容量が一定となるため、発振回路の発振周波数を正しく調整できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量を可変させることで発振回路の周波数を調整できる周波数調整機能を有する電子回路に関する。
【背景技術】
【０００２】
水晶を用いた発振回路や、容量と抵抗とを用いたＣＲ発振回路を用い、これらの回路から出力される信号をシステムのクロック信号として用いる方法は広く一般的である。
近年、システムの高機能化や高精度化に伴い、発振回路やＣＲ発振回路の周波数の高精度化が求められている。このような要求に対応するため、発振回路やＣＲ発振回路に用いる容量や抵抗の製造ばらつきによる周波数のズレを調整する技術が提案されている（例えば、特許文献１参照。）。
【０００３】
特許文献１に示した従来技術は、温度センサからの情報を基にして発振回路の周波数を調整する技術である。
この技術の重要な部分は、複数の容量素子とスイッチとを備えており、このスイッチのオン又はオフにより、容量素子を発振回路に接続又は切断することで発振周波数を調整できるという点にある。容量素子を付加することによって、発振回路の負荷容量を変化させ、発振周波数を調整するのである。
【０００４】
特許文献１に示した従来技術で開示されている例は、３つの容量素子それぞれにスイッチを設けているものである。つまり、３ビットでの調整である。
３つの容量素子をＣ１、Ｃ２、Ｃ３とし、これら容量素子に対応する３つのスイッチをＳＷ１、ＳＷ２、ＳＷ３とし、スイッチのオン状態を「１」、オフ状態を「０」とそれぞれ表現すると、例えば、ＳＷ１をオフ、ＳＷ２をオフ、ＳＷ３をオフとすると「０００」と表現され、３つの容量素子は発振回路に接続されない状態となる。また、ＳＷ１をオフ、ＳＷ２をオフ、ＳＷ３をオンとすると、「００１」と表現され、容量素子Ｃ３のみ発振回路に接続されることになる。
【０００５】
このように、３つの容量素子を発振回路に接続又は切断させようとするときの組み合わせは、「０００」、「００１」、「０１０」．．．「１１１」というように、３ビットの制御となるから２の３乗で８通りとなる。
【０００６】
周波数の調整範囲は、その発振回路の発振周波数を用いるシステムの都合で変えることができるが、３つの容量素子の静電容量の値をそれぞれ異ならせておく。例えば、容量素子Ｃ１を０．８ｐｆ、Ｃ２を０．４ｐｆ、Ｃ３を０．２ｐｆなどとすることができる。その様子を示したものが図６である。
【０００７】
図６は、ＳＷ１、ＳＷ２、ＳＷ３のオン又はオフの８通りの組み合わせごとのＣ１とＣ２とＣ３とを合計した静電容量を示すものである。
【０００８】
ところで、このような容量素子の組み合わせを調整ランクと呼ぶ。
例えば、ＳＷ１からＳＷ３が全部オフのとき、つまり「０００」のときは、容量素子Ｃ１からＣ３はすべて接続されない状態であり、このときの調整ランクをランク０と呼ぶ。このときは３つの容量素子はどれも接続されない。
また、ＳＷ１とＳＷ２がオフでＳＷ３がオンのとき、つまり、「００１」のときは、容量素子Ｃ１とＣ２とが接続されずＣ３のみ接続された状態であり、このときの調整ランクをランク１と呼ぶ。このときの静電容量は、０．２ｐｆである。
そして、ＳＷ１からＳＷ３が全オンのとき、つまり、「１１１」のときは、容量素子Ｃ１からＣ３はすべて接続された状態であり、このときの調整ランクはランク７となる。このときの静電容量は１．４Ｐｆである。
【０００９】
上述の通り、図６に示した容量素子の値は一例である。このようにＳＷ１からＳＷ３をオン又はオフすることで発振回路に付加する静電容量を変えて、この発振回路の周波数を所定の値に調整する。
【００１０】
もちろん、容量素子とスイッチとをもう１つ増やして（Ｃ４とＳＷ４とを増やす）、計４つとすれば、「００００」、「０００１」、「００１０」．．．「１１１１」というように、４ビットの制御となるから２の４乗で１６通りの組み合わせができる。
このように、容量素子とスイッチとを増やすことで、各容量素子間の値のい差を小さくすることができるから、調整ランク間の差も小さくなるので、より精細な周波数調整ができるようになるので好ましい。
【００１１】
また、例えば、容量素子Ｃ１を１．６ｐｆ、Ｃ２を０．８ｐｆ、Ｃ３を０．４ｐｆ、Ｃ４を０．２Ｐｆなどとすることができる。こうすると、調整ランク０から１５までで、０ｐｆから３．０まで０．２ｐｆ刻みで増加するようにできる。
【００１２】
なお、この例では、容量素子の静電容量を０．２ｐｆ刻みで増加するようにしたが、静電容量の値を直線的に増加しないようにすることもできる。
例えば、容量素子Ｃ１を１．６ｐｆ、Ｃ２を１．４ｐｆ、Ｃ３を０．４ｐｆ、Ｃ４を０．２Ｐｆなどとすることができる。こうすると、調整ランク０から７までが０から２．０ｐｆまで０．２ｐｆ刻みで増加するようにでき、調整ランク８から１１までが１．６ｐｆから２．２ｐｆまで０．２ｐｆ刻みで増加するようにでき、調整ランク１２から１５までが３．０ｐｆから３．６ｐｆまで０．２Ｐｆ刻みで増加するようにできる。
【００１３】
この例では、調整ランク５、６、７と８、９、１０が同じ静電容量値となってしまうが、０ｐｆから３．６ｐｆの範囲で調整できる。
このように、調整の細かさや調整範囲の大きさなどは、発振回路の発振周波数を用いるシステムの都合で決まるため、容量素子の静電容量は適宜選択する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１７１１３２号公報（第３頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
近年、システムの高機能化や高精度化と共に、システムの低消電化や小型化もまた求められている。このような要求を満たすには、発振回路をできるだけＩＣ（ＬＳＩ）化するとよい。電子回路をＩＣ化するとき、スイッチもまた半導体スイッチとすると、低消電化できると共に小型化が可能である。
特許文献１に示した従来技術に開示されている例でも、スイッチ及び容量素子もＩＣチップ内に構成している。
【００１６】
この場合、スイッチはＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構成することが知られている。スイッチをこのような半導体素子で構成すると、比較的低電圧でオン又はオフさせることができ、また、オン状態のときに低いオン抵抗とすることができるという利点がある。
【００１７】
しかしながら、スイッチをＭＯＳＦＥＴで構成すると、構造上どうしても寄生容量が付加してしまう。そしてその寄生容量は、スイッチがオンしたときの方が、オフしたときに比べてはるかに大きいのである。
【００１８】
ＭＯＳＦＥＴのような半導体素子は、動作を制御する制御電圧を入力することで、オン又はオフの動作を行う。ＭＯＳＦＥＴの場合、その制御電圧の入力端子であるゲート電極と半導体基板との間にはゲート容量が寄生容量として存在する。
ＭＯＳＦＥＴの場合、ゲート電極と半導体基板との間にはゲート絶縁膜があり、このゲート絶縁膜がコンデンサの誘電体、これを挟むゲート電極と半導体基板とがコンデンサの両電極の役割になるからである。
つまり、このＭＯＳＦＥＴがオンしたときには、必ずゲート容量が付加してしまうのである。
【００１９】
特許文献１に示した従来技術は、この寄生容量の影響によって周波数調整の際に、所定の周波数に調整できないという問題がある。
その問題は、図４及び図５を用いて説明する。図４及び図５は、縦軸に周波数を、横軸に調整ランクを取り、調整ランクごとに変化する周波数を模式的に示したものである。
【００２０】
特許文献１に示した従来技術を、Ｃ１からＣ４の４つの容量素子と、それに対応するＳＷ１からＳＷ４の４つのスイッチを用いる例で説明する。
各容量素子の静電容量の値は、適宜設定されているものとするが、例えば、容量素子Ｃ１を１．６ｐｆ、Ｃ２を０．８ｐｆ、Ｃ３を０．４ｐｆ、Ｃ４を０．２Ｐｆと、２のべき乗で静電容量の値が増加するようにする。こうすると、０．２ｐｆずつ３．０ｐｆまでの静電容量の値を得ることができる。
【００２１】
図４に示した例は、用いるスイッチの寄生容量が極めて小さい場合である。
この場合は、調整ランクごとの静電容量がＣ１からＣ４までの各容量素子の合計値そのものとなるので、発振回路の周波数は一定の増加をする特性となる。
このため、調整したい所定の周波数の調整ランクを決めることが容易にできる。図４に示した例では、調整したい発振周波数をｆｃとすると、調整ランクは８である。
【００２２】
図５に示した例は、用いるスイッチの寄生容量が無視できない大きさの場合である。
発振回路に付加する静電容量の値は、選択された容量素子Ｃ１からＣ４のうちの静電容量の値と、選択されたときにオンしているスイッチの寄生容量の値との合計であるから、この場合は、ＳＷ１からＳＷ４までのスイッチのオンの数に関係して調整ランクごとの発振回路の周波数の変化（増減）が一定ではなくなってしまう。
【００２３】
図５に示した例の場合は、調整ランク間で発振周波数が逆転してしまうことが起こる。このため、図４に示した例の場合と調整したい発振周波数ｆｃの値が同じであったとすると、図５に示したように、その周波数が、調整ランク８と９との間になってしまい、正しい周波数に調整することができなくなってしまう。
【００２４】
この現象を詳述する。
調整ランク７は、ＳＷ１がオフ、ＳＷ２からＳＷ４がオンして、「０１１１」となり、容量素子Ｃ２、Ｃ３、Ｃ４が付加している。この場合では、スイッチ３つがオンしているから、３つ分の寄生容量も付加されていることになる。１つのスイッチあたりの寄生容量を０．１５ｐｆとすると、計０．４５ｐｆの寄生容量が付加されることになる。そうすると、発振回路に付加する静電容量の値は、次のようになる。
０．８ｐｆ＋０．４ｐｆ＋０．２ｐｆ+０．４５ｐｆ＝１．８５ｐｆ
【００２５】
調整ランク８は、ＳＷ１がオン、ＳＷ２からＳＷ４がオフして、「１０００」となり、容量素子Ｃ１のみが付加している。この場合は、スイッチ１つがオンしているのみであるから、１つ分の寄生容量は０．１５ｐｆしか付加されない。そうすると、発振回路に付加する静電容量の値は、次のようになる。
１．６ｐｆ＋０．１５ｐｆ＝１．７５ｐｆ
【００２６】
このように、調整ランク８の方が静電容量の値が小さくなってしまうから、調整される発振周波数も低くなってしまい、調整したい発振周波数ｆｃにはならなくなってしまうのである。図４に示したように、スイッチの寄生容量が極めて小さいときは、調整ランクを変えても周波数の逆転は起こらない。
【００２７】
以上の例は一例である。すでに説明したように、Ｃ１からＣ４の静電容量の値は適宜選択するものである。また、スイッチを構成するＭＯＳＦＥＴの寄生容量もまた変わる。例えば、その寄生容量の値が０．１ｐｆとしたときは、上述の調整ランク７と８との静電容量の値は、１．７ｐｆと同一となる場合もあるが、調整したい発振周波数ｆｃに調整できないことには変わりがない。
【００２８】
すでに説明したように、システムの高機能化や高精度化と共に低消電化や小型化もまた求められているため、発振回路のような電子回路をＩＣ化する流れがある。しかし、スイッチをＭＯＳＦＥＴで構成すると、寄生容量の付加は避けられない。もちろん、ＭＯＳＦＥＴの寄生容量を小さくする技術も知られているが、そのような技術は、総じて駆動電圧が高くなる傾向があり、低消電化の流れに逆行してしまう。また、特殊なＭＯＳＦＥＴを採用することは、製造コストの上昇も招いてしまう。
【００２９】
本発明はそのような問題を解決するためになされたものである。スイッチのオン又はオフにより容量素子を発振回路に付加しても、発振回路の経路に付加される寄生容量の変動がない技術を提供し、システムの高機能化や高精度化と、低消電化や小型化とを両立することを目的とする。
【課題を解決するための手段】
【００３０】
上記目的を達成するため、本発明は、以下のような構成を採用する。
【００３１】
発振回路の発振周波数を調整するために、発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路であって、各スイッチ回路のオン又はオフの動作と反対の動作をするように接続された複数の副スイッチ回路を、スイッチ回路が接続された入力線又は出力線に接続して設けることより、スイッチ回路のオン又はオフの動作に係らず、スイッチ回路が接続された入力線又は出力線の寄生容量の値を一定にすることを特徴とする。
【００３２】
このような構成にすれば、スイッチ回路のオン又はオフの動作に係らず、スイッチ回路が接続された発振回路の増幅用アンプ回路に付加される寄生容量が一定になるので、正しい周波数調整ができる。
【００３３】
スイッチ回路と副スイッチ回路とは、同一構造であってもよい。
【００３４】
このような構成にすれば、スイッチ回路と副スイッチ回路との寄生容量が同じになるので、増幅用アンプ回路に付加される寄生容量の見積もりがし易くなり、正しい周波数調整ができる。
【発明の効果】
【００３５】
本発明の電子回路は、スイッチ回路が接続された発振回路の増幅用アンプ回路の寄生容量を一定にすることができるので、正しい周波数調整ができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の電子回路の第１の実施形態を説明する回路図である。
【図２】本発明の電子回路の調整ランクごとの静電容量の値を説明する図表である。
【図３】本発明の電子回路の第２の実施形態を説明する回路図である。
【図４】調整ランクごとの発振周波数の変化を説明する図であって、寄生容量が極めて小さい場合を説明するものである。
【図５】調整ランクごとの発振周波数の変化を説明する図であって、寄生容量が大きい場合を説明するものである。
【図６】特許文献１に示した従来技術を説明するための図表である。
【発明を実施するための形態】
【００３７】
本発明の電子回路は、周波数調整用の容量素子の接続又は切断にスイッチ回路を用いるが、このスイッチ回路の動作と反対の動作をするように接続された副スイッチ回路を有している。
例えば、４つの容量素子と、これらに対応する４つのスイッチ回路があったとき、このスイッチ回路と反対の動作をするように接続した４つの副スイッチ回路を備えている。
この副スイッチ回路は、例えば、３つのスイッチ回路がオンし１つのスイッチ回路がオフするときに、３つの副スイッチ回路がオフし１つの副スイッチ回路がオンするように動作する。
【００３８】
この副スイッチ回路もスイッチ回路と同様に、寄生容量がある。この寄生容量は、副スイッチ回路がオンするときの方が、オフしたときに比べてはるかに大きく、これもスイッチ回路と同様である。
【００３９】
スイッチ回路や副スイッチ回路がオンするときに、これらの回路の寄生容量が付加されてしまうが、このようにすれば、スイッチ回路のオン又はオフの動作に係らず、発振回路の増幅用アンプ回路の入力線又は出力線に付加する寄生容量は常に一定にすることができる。つまり、スイッチ回路（換言すると容量素子）の数の分だけ常に寄生容量が付加していることになる。
【００４０】
このため、それを踏まえてシステムの要求などに応じて複数の容量素子のそれぞれの静電容量を適する値に設計すれば、周波数調整のためにスイッチ回路をオン又はオフしても、付加される静電容量の逆転は発生せず、正しく発振回路の周波数調整ができる。
【００４１】
また、スイッチ回路と副スイッチ回路とを同一の構造にすれば、寄生容量も同一にできるので、オンしたスイッチ回路とオンした副スイッチ回路とで寄生容量の値がまったく同じになるから、複数の容量素子それぞれの静電容量を見積もるときに楽である。
【００４２】
次に、本発明の電子回路の実施形態を、図面を用いて説明する。第１の実施形態は、スイッチ回路をトランスミッションゲートで構成した例、第２の実施形態は、スイッチ回路をＭＯＳＦＥＴで構成した例である。共に４ビットで調整する例で説明する。
なお、その図面は、発明に関係の無い電源配線などは省略している模式図とする。そして、同一の構成には同一の番号を付与するものとする。
【実施例１】
【００４３】
［第１の実施形態の構成の説明：図１］
まず、図１を用いて本発明の電子回路の第１の実施形態の構成を詳述する。
図１において、１８０は広く一般的に使用される発振回路であり、増幅用アンプ１８１と、帰還抵抗１８２と、水晶振動子１８３と、発振用の容量素子１８６及び１８７と、で構成されている。そして、１８４は増幅用アンプ１８１の入力線、１８５は増幅用アンプ１８１の出力線である。
【００４４】
図１において、１９０は制御回路である。１９１は制御回路内に設けた記憶手段である。この記憶手段１９１に記憶されている情報にしたがって、制御回路１９０から制御信号を出力する。
この制御信号は、後述する容量調整部１１０、１１１、１１２、１１３の制御信号入力端子１００、１０１、１０２、１０３のそれぞれに入力している。
【００４５】
図１において、１１０、１１１、１１２、１１３は容量調整部である。この容量調整部は、発振回路１８０の入力線１８４に接続している。
１００、１０１、１０２、１０３は制御信号入力端子、１２０は接地線、１３０、１３１、１３２、１３３は容量素子、１４０、１４１、１４２、１４３はスイッチ回路であるトランスミッションゲート（以下、ＴＧと称する）、１５０、１５１、１５２、１５３は、副スイッチ回路であるダミーＴＧ、１６０はインバータである。
インバータ１６０は、各制御信号入力端子から入力される制御信号を反転させるために設けている。
【００４６】
発振回路１８０の入力線１８４に接続する容量調整部１１０から容量調整部１１３によって、４つの容量素子１３０、１３１、１３２、１３３を発振回路１８０に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。
容量調整部が４つあるから、４ビットの制御を行う回路構成となっている。
【００４７】
容量素子１３０、１３１、１３２、１３３の静電容量の値は、この電子回路が組み込まれるシステムの仕様や使用状態に応じて決められるものであるが、一例をあげると、容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を０．８ｐｆ、容量素子１３３を１．６ｐｆなどのようにする。
【００４８】
次に、容量調整部１１０を例にして、各構成要素の接続を説明する。
容量調整部１１０は、接地線１２０に容量素子１３０の一方の端子が接続されており、他方の端子がＴＧ１４０の一方の端子に接続されている。ＴＧ１４０の他方の端子とダミーＴＧ１５０の一方の端子とが接続されており、発振回路１８０の入力線１８４に接続している。ダミーＴＧ１５０の他方の端子は、開放端となっている。
【００４９】
制御信号入力端子１００は、インバータ１６０の入力端子と、ＴＧ１４０及びダミーＴＧ１５０の正入力端子と、に接続している。インバータ１６０の出力端子は、ＴＧ１４０及びダミーＴＧ１５０の負入力端子に接続している。
ＴＧの正入力端子は、正論理の信号を入力するための端子であり、負入力端子は、負論理の信号を入力するための端子である。
【００５０】
このようにすることで、制御信号入力端子１００から入力される制御信号によって、ＴＧ１４０とダミーＴＧ１５０とは、互いにオン又はオフの動作と反対の動作をするようになっている。
【００５１】
ＴＧ１４０及びダミーＴＧ１５０は、ＭＯＳＦＥＴを２つ用いる、知られている構成である。２つのＭＯＳＦＥＴのソース端子同士とドレイン端子同士とをそれぞれ接続し、一方のＭＯＳＦＥＴはそのゲート端子に正論理の信号を入力することでオンするようにし、
他方のＭＯＳＦＥＴはそのゲート端子に負論理の信号を入力することでオンする構成が一般的であり、本発明のＴＧもそれを用いることができる。
【００５２】
以上、容量調整部１１０を例にして説明したが、上述の通り、他の容量調整部である容量調整部１１１、容量調整部１１２、容量調整部１１３も同じ構成であるので、その説明は省略する。
【００５３】
［第１実施形態の動作の説明：図１、図２］
次に、図１及び図２を用いて電子回路の第１の実施の形態の動作を詳述する。
図１に示す制御信号入力端子１００、１０１、１０２、１０３には、制御回路１９０から制御信号が入力される。制御回路１９０の記憶手段１９１には、発振回路１８０の発振周波数を調整して、調整したい発振周波数ｆｃとするために、どの容量調整部を動作させるかの情報が保持されている。記憶手段１９１は、例えば、不揮発性記憶装置などで構成することができる。制御回路１９０は、その情報を読み出して制御信号を出力する。
【００５４】
制御回路１９０に設ける記憶手段１９１に記憶する情報は、例えば、情報ファイル（電気的なデータファイル）として記憶しておくことができる。電子回路を設計するときに、その情報ファイルを構築しておくなどすることができる。その情報ファイルには、発振回路１８０の発振周波数、調整したい発振周波数ｆｃなどのほか、例えば、図２に示すようなものも含まれている。
【００５５】
すなわち、各容量調整部の容量素子１３０、１３１、１３２、１３３の静電容量の値と、どの容量調整部を動作させるかという内容（つまり、調整ランク）である。
図２に示す例では、各容量素子ごとの静電容量の値を再び例示している。例１として容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を０．８ｐｆ、容量素子１３３を１．６ｐｆとしている。
そして、各容量調整部の動作させたときに付加する各容量素子の静電容量の合計値も、調整ランクに対応させて有している。
【００５６】
ところで、各容量素子ごとの静電容量の値を上述の例とせず、次のようにする場合も、この電子回路を用いるシステムの都合などによりあるだろう。
その例は、例２として容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を１．４ｐｆ、容量素子１３３を１．６ｐｆとしている。
【００５７】
例１の場合は、０ｐｆから３．０ｐｆまで０．２ｐｆ刻みで静電容量が増加するが、例２の場合のようにすると、調整ランク５及び８が、同一の合計値１．６ｐｆとなり、調整ランク６及び９が、同一の合計値１．８ｐｆとなり、調整ランク７及び１０が、同一の合計値２．０ｐｆとなる。このように、各容量素子の設定の仕方により調整ランク間で同一の静電容量値の合計値となることがある。
【００５８】
このような場合は、例えば、発振回路１８０に大まかな発振周波数を切り換えて出力する、いわゆるマルチ出力機能があるとき、調整ランクをブロックに分けて、マルチ出力に対応してその発振周波数ごとにどの調整ランクのブロックを使うか、又は使わないか、などとするときに便利である。
そして、そのような場合は、発振周波数に応じてどの調整ランクを用いるか用いないかといった内容も、記憶手段１９１に保持されている情報ファイルに記載しておく。
【００５９】
また、調整したい発振周波数ｆｃに発振回路１８０の発振周波数を調整するために、どれくらいの静電容量値を付加すればよいか知りえているときは、その内容と共に、調整ランクも情報ファイルに記載しておいてもよい。
【００６０】
制御回路は、記憶手段１９１に記憶している情報である情報ファイルの内容を参照して、制御信号を出力する。
例えば、図４を例にすると、発振回路１８０の発振周波数を、調整したい発振周波数ｆｃにしたいとき、記憶手段１９１に記憶している情報ファイルを参照して、例えば、調整ランク８を選択する。
調整ランク８は、容量調整部１１３の容量素子１３３を接続、容量調整部１１２の容量素子１３２を切断、容量調整部１１１の容量素子１３１を切断、容量調整部１１０の容量素子１３０を切断するような制御信号を、制御信号入力端子１００、１０１、１０２、１０３に出力する。
【００６１】
例えば、容量調整部の制御信号入力端子に「Ｈレベル」の信号が入力されたときにＴＧがオン、ダミーＴＧがオフし、「Ｌレベル」の信号が入力されたときに、ＴＧがオフ、ダミーＴＧがオンするような回路構成であったとすると、上記の例では、制御信号入力端子１００、１０１、１０２に入力する制御信号が「Ｌレベル」、制御信号入力端子１０３に入力する制御信号が「Ｈレベル」となる。
【００６２】
上記の例では、オンしているＴＧはＴＧ１４３のみであるが、オンしているダミーＴＧがＴＧ１５０、１５１、１５２となっている。この場合にあっても、発振回路１８０の入力線１８４に付加される寄生容量は、ＴＧ４つ分である。
【００６３】
上記の例ではない場合であって、つまり、どの容量調整部を動作させたとしても、ＴＧとダミーＴＧとは相反してオン又はオフするから、付加される寄生容量は変わらないのである。
【実施例２】
【００６４】
［第２の実施形態の構成の説明：図３］
次に、図３を用いて本発明の電子回路の第２の実施形態の構成を詳述する。
第２の実施形態の特徴は、スイッチ回路をＭＯＳＦＥＴとした点である。また、図３に示す例では、発振回路１８０に接続する各容量調整部は、発振回路１８０の増幅用アンプ１８１の出力線１８５に接続する例である。このように各容量調整部は、増幅用アンプ１８１の入力線１８４と出力線１８５のどちらに接続してもよい。
【００６５】
図３において、４１０、４１１、４１２、４１３は容量調整部である。この容量調整部は、発振回路１８０の出力線１８５に接続している。
４００、４０１、４０２、４０３は制御信号入力端子、４３０、４３１、４３２、４３３は容量素子、４４０、４４１、４４２、４４３はスイッチ回路であるＮチャネルＭＯＳＦＥＴ（以下、ＮＭＯＳＦＥＴと称する）、４５０、４５１、４５２、４５３は、副スイッチ回路であるダミーＮＭＯＳＦＥＴ、４６０はインバータである。
インバータ４６０は、各制御信号入力端子から入力される制御信号を反転させるために設けている。
【００６６】
発振回路１８０の出力線１８５に接続する容量調整部４１０から容量調整部４１３によって、４つの容量素子４３０、４３１、４３２、４３３を発振回路１８０に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。
容量調整部が４つあるから、４ビットの制御を行う回路構成となっている点も第１の実施形態と同様である。
【００６７】
次に、容量調整部４１０を例にして、各構成要素の接続を説明する。
容量調整部４１０は、接地線１２０に容量素子４３０の一方の端子が接続されており、他方の端子がＮＭＯＳＦＥＴ４４０の一方の端子に接続されている。ＮＭＯＳＦＥＴ４４０の他方の端子とダミーＮＭＯＳＦＥＴ４５０の一方の端子とが接続されており、発振回路１８０の出力線１８５に接続している。ダミーＮＭＯＳＦＥＴ４５０の他方の端子は、開放端となっている。
【００６８】
制御信号入力端子４００は、インバータ４６０の入力端子と、ＮＭＯＳＦＥＴ４４０のゲート端子とに接続している。インバータ４６０の出力端子は、ダミーＮＭＯＳＦＥＴ４５０のゲート端子に接続している。
【００６９】
スイッチ回路であるＮＯＭＯＳＦＥＴ４４０と副スイッチ回路であるダミーＮＭＯＳＦＥＴ４５０とは、同じ構造のＮＭＯＳＦＥＴであるから、このようにすることで、制御信号入力端子４００から入力される制御信号によって、ＮＭＯＳＦＥＴ４４０とダミーＮＭＯＳＦＥＴ４５０とは、互いにオン又はオフの動作と反対の動作をするようになる。
【００７０】
以上、容量調整部４１０を例にして説明したが、上述の通り、他の容量調整部である容量調整部４１１、容量調整部４１２、容量調整部４１３も同じ構成であるので、その説明は省略する。また、第２の実施形態の動作についても、第１の実施形態の動作と同様であるから、その説明は省略する。
【００７１】
以上の説明では、発振回路に接続する各容量調整部は、発振回路の増幅用アンプの入力線又は出力線のどちらかに接続する例で説明した。発振回路の周波数を調整するために負荷する容量素子は、入力線と出力線との両方に接続してもかまわず、その場合でも発振回路の発振周波数を変更することができる。
例えば、４つの容量調整部があるとき、２つずつ入力線と出力線とに分けて接続するようにしてもよいのである。
【産業上の利用可能性】
【００７２】
本発明の電子回路は、発振回路の周波数を正しく調整できるから、高精度な発振周波数を用いるシステム用に用いることができる。特に、精度と低消電化とを要求される、小型電子機器用として好適である。
【符号の説明】
【００７３】
１００、１０１、１０２、１０３、４００、４０１、４０２、４０３ 制御信号入力端子
１１０、１１１、１１２、１１３、４１０、４１１、４１２、４１３ 容量調整部
１２０ 接地線
１３０、１３１、１３２、１３３、４３０、４３１、４３２、４３３ 容量素子
１４０、１４１、１４２、１４３ トランスミッションゲート
１５０、１５１、１５２、１５３ ダミートランスミッションゲート
４４０、４４１、４４２、４４３ ＮチャネルＭＯＳＦＥＴ
４５０、４５１、４５２、４５３ ダミーＮチャネルＭＯＳＦＥＴ
１６０、４６０ インバータ
１８０ 発振回路
１８１ 増幅用アンプ
１８２ 帰還抵抗
１８３ 水晶振動子
１８４ 入力線
１８５ 出力線
１９０ 制御回路
１９１ 記憶手段
【技術分野】
【０００１】
本発明は、容量を可変させることで発振回路の周波数を調整できる周波数調整機能を有する電子回路に関する。
【背景技術】
【０００２】
水晶を用いた発振回路や、容量と抵抗とを用いたＣＲ発振回路を用い、これらの回路から出力される信号をシステムのクロック信号として用いる方法は広く一般的である。
近年、システムの高機能化や高精度化に伴い、発振回路やＣＲ発振回路の周波数の高精度化が求められている。このような要求に対応するため、発振回路やＣＲ発振回路に用いる容量や抵抗の製造ばらつきによる周波数のズレを調整する技術が提案されている（例えば、特許文献１参照。）。
【０００３】
特許文献１に示した従来技術は、温度センサからの情報を基にして発振回路の周波数を調整する技術である。
この技術の重要な部分は、複数の容量素子とスイッチとを備えており、このスイッチのオン又はオフにより、容量素子を発振回路に接続又は切断することで発振周波数を調整できるという点にある。容量素子を付加することによって、発振回路の負荷容量を変化させ、発振周波数を調整するのである。
【０００４】
特許文献１に示した従来技術で開示されている例は、３つの容量素子それぞれにスイッチを設けているものである。つまり、３ビットでの調整である。
３つの容量素子をＣ１、Ｃ２、Ｃ３とし、これら容量素子に対応する３つのスイッチをＳＷ１、ＳＷ２、ＳＷ３とし、スイッチのオン状態を「１」、オフ状態を「０」とそれぞれ表現すると、例えば、ＳＷ１をオフ、ＳＷ２をオフ、ＳＷ３をオフとすると「０００」と表現され、３つの容量素子は発振回路に接続されない状態となる。また、ＳＷ１をオフ、ＳＷ２をオフ、ＳＷ３をオンとすると、「００１」と表現され、容量素子Ｃ３のみ発振回路に接続されることになる。
【０００５】
このように、３つの容量素子を発振回路に接続又は切断させようとするときの組み合わせは、「０００」、「００１」、「０１０」．．．「１１１」というように、３ビットの制御となるから２の３乗で８通りとなる。
【０００６】
周波数の調整範囲は、その発振回路の発振周波数を用いるシステムの都合で変えることができるが、３つの容量素子の静電容量の値をそれぞれ異ならせておく。例えば、容量素子Ｃ１を０．８ｐｆ、Ｃ２を０．４ｐｆ、Ｃ３を０．２ｐｆなどとすることができる。その様子を示したものが図６である。
【０００７】
図６は、ＳＷ１、ＳＷ２、ＳＷ３のオン又はオフの８通りの組み合わせごとのＣ１とＣ２とＣ３とを合計した静電容量を示すものである。
【０００８】
ところで、このような容量素子の組み合わせを調整ランクと呼ぶ。
例えば、ＳＷ１からＳＷ３が全部オフのとき、つまり「０００」のときは、容量素子Ｃ１からＣ３はすべて接続されない状態であり、このときの調整ランクをランク０と呼ぶ。このときは３つの容量素子はどれも接続されない。
また、ＳＷ１とＳＷ２がオフでＳＷ３がオンのとき、つまり、「００１」のときは、容量素子Ｃ１とＣ２とが接続されずＣ３のみ接続された状態であり、このときの調整ランクをランク１と呼ぶ。このときの静電容量は、０．２ｐｆである。
そして、ＳＷ１からＳＷ３が全オンのとき、つまり、「１１１」のときは、容量素子Ｃ１からＣ３はすべて接続された状態であり、このときの調整ランクはランク７となる。このときの静電容量は１．４Ｐｆである。
【０００９】
上述の通り、図６に示した容量素子の値は一例である。このようにＳＷ１からＳＷ３をオン又はオフすることで発振回路に付加する静電容量を変えて、この発振回路の周波数を所定の値に調整する。
【００１０】
もちろん、容量素子とスイッチとをもう１つ増やして（Ｃ４とＳＷ４とを増やす）、計４つとすれば、「００００」、「０００１」、「００１０」．．．「１１１１」というように、４ビットの制御となるから２の４乗で１６通りの組み合わせができる。
このように、容量素子とスイッチとを増やすことで、各容量素子間の値のい差を小さくすることができるから、調整ランク間の差も小さくなるので、より精細な周波数調整ができるようになるので好ましい。
【００１１】
また、例えば、容量素子Ｃ１を１．６ｐｆ、Ｃ２を０．８ｐｆ、Ｃ３を０．４ｐｆ、Ｃ４を０．２Ｐｆなどとすることができる。こうすると、調整ランク０から１５までで、０ｐｆから３．０まで０．２ｐｆ刻みで増加するようにできる。
【００１２】
なお、この例では、容量素子の静電容量を０．２ｐｆ刻みで増加するようにしたが、静電容量の値を直線的に増加しないようにすることもできる。
例えば、容量素子Ｃ１を１．６ｐｆ、Ｃ２を１．４ｐｆ、Ｃ３を０．４ｐｆ、Ｃ４を０．２Ｐｆなどとすることができる。こうすると、調整ランク０から７までが０から２．０ｐｆまで０．２ｐｆ刻みで増加するようにでき、調整ランク８から１１までが１．６ｐｆから２．２ｐｆまで０．２ｐｆ刻みで増加するようにでき、調整ランク１２から１５までが３．０ｐｆから３．６ｐｆまで０．２Ｐｆ刻みで増加するようにできる。
【００１３】
この例では、調整ランク５、６、７と８、９、１０が同じ静電容量値となってしまうが、０ｐｆから３．６ｐｆの範囲で調整できる。
このように、調整の細かさや調整範囲の大きさなどは、発振回路の発振周波数を用いるシステムの都合で決まるため、容量素子の静電容量は適宜選択する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１７１１３２号公報（第３頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
近年、システムの高機能化や高精度化と共に、システムの低消電化や小型化もまた求められている。このような要求を満たすには、発振回路をできるだけＩＣ（ＬＳＩ）化するとよい。電子回路をＩＣ化するとき、スイッチもまた半導体スイッチとすると、低消電化できると共に小型化が可能である。
特許文献１に示した従来技術に開示されている例でも、スイッチ及び容量素子もＩＣチップ内に構成している。
【００１６】
この場合、スイッチはＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構成することが知られている。スイッチをこのような半導体素子で構成すると、比較的低電圧でオン又はオフさせることができ、また、オン状態のときに低いオン抵抗とすることができるという利点がある。
【００１７】
しかしながら、スイッチをＭＯＳＦＥＴで構成すると、構造上どうしても寄生容量が付加してしまう。そしてその寄生容量は、スイッチがオンしたときの方が、オフしたときに比べてはるかに大きいのである。
【００１８】
ＭＯＳＦＥＴのような半導体素子は、動作を制御する制御電圧を入力することで、オン又はオフの動作を行う。ＭＯＳＦＥＴの場合、その制御電圧の入力端子であるゲート電極と半導体基板との間にはゲート容量が寄生容量として存在する。
ＭＯＳＦＥＴの場合、ゲート電極と半導体基板との間にはゲート絶縁膜があり、このゲート絶縁膜がコンデンサの誘電体、これを挟むゲート電極と半導体基板とがコンデンサの両電極の役割になるからである。
つまり、このＭＯＳＦＥＴがオンしたときには、必ずゲート容量が付加してしまうのである。
【００１９】
特許文献１に示した従来技術は、この寄生容量の影響によって周波数調整の際に、所定の周波数に調整できないという問題がある。
その問題は、図４及び図５を用いて説明する。図４及び図５は、縦軸に周波数を、横軸に調整ランクを取り、調整ランクごとに変化する周波数を模式的に示したものである。
【００２０】
特許文献１に示した従来技術を、Ｃ１からＣ４の４つの容量素子と、それに対応するＳＷ１からＳＷ４の４つのスイッチを用いる例で説明する。
各容量素子の静電容量の値は、適宜設定されているものとするが、例えば、容量素子Ｃ１を１．６ｐｆ、Ｃ２を０．８ｐｆ、Ｃ３を０．４ｐｆ、Ｃ４を０．２Ｐｆと、２のべき乗で静電容量の値が増加するようにする。こうすると、０．２ｐｆずつ３．０ｐｆまでの静電容量の値を得ることができる。
【００２１】
図４に示した例は、用いるスイッチの寄生容量が極めて小さい場合である。
この場合は、調整ランクごとの静電容量がＣ１からＣ４までの各容量素子の合計値そのものとなるので、発振回路の周波数は一定の増加をする特性となる。
このため、調整したい所定の周波数の調整ランクを決めることが容易にできる。図４に示した例では、調整したい発振周波数をｆｃとすると、調整ランクは８である。
【００２２】
図５に示した例は、用いるスイッチの寄生容量が無視できない大きさの場合である。
発振回路に付加する静電容量の値は、選択された容量素子Ｃ１からＣ４のうちの静電容量の値と、選択されたときにオンしているスイッチの寄生容量の値との合計であるから、この場合は、ＳＷ１からＳＷ４までのスイッチのオンの数に関係して調整ランクごとの発振回路の周波数の変化（増減）が一定ではなくなってしまう。
【００２３】
図５に示した例の場合は、調整ランク間で発振周波数が逆転してしまうことが起こる。このため、図４に示した例の場合と調整したい発振周波数ｆｃの値が同じであったとすると、図５に示したように、その周波数が、調整ランク８と９との間になってしまい、正しい周波数に調整することができなくなってしまう。
【００２４】
この現象を詳述する。
調整ランク７は、ＳＷ１がオフ、ＳＷ２からＳＷ４がオンして、「０１１１」となり、容量素子Ｃ２、Ｃ３、Ｃ４が付加している。この場合では、スイッチ３つがオンしているから、３つ分の寄生容量も付加されていることになる。１つのスイッチあたりの寄生容量を０．１５ｐｆとすると、計０．４５ｐｆの寄生容量が付加されることになる。そうすると、発振回路に付加する静電容量の値は、次のようになる。
０．８ｐｆ＋０．４ｐｆ＋０．２ｐｆ+０．４５ｐｆ＝１．８５ｐｆ
【００２５】
調整ランク８は、ＳＷ１がオン、ＳＷ２からＳＷ４がオフして、「１０００」となり、容量素子Ｃ１のみが付加している。この場合は、スイッチ１つがオンしているのみであるから、１つ分の寄生容量は０．１５ｐｆしか付加されない。そうすると、発振回路に付加する静電容量の値は、次のようになる。
１．６ｐｆ＋０．１５ｐｆ＝１．７５ｐｆ
【００２６】
このように、調整ランク８の方が静電容量の値が小さくなってしまうから、調整される発振周波数も低くなってしまい、調整したい発振周波数ｆｃにはならなくなってしまうのである。図４に示したように、スイッチの寄生容量が極めて小さいときは、調整ランクを変えても周波数の逆転は起こらない。
【００２７】
以上の例は一例である。すでに説明したように、Ｃ１からＣ４の静電容量の値は適宜選択するものである。また、スイッチを構成するＭＯＳＦＥＴの寄生容量もまた変わる。例えば、その寄生容量の値が０．１ｐｆとしたときは、上述の調整ランク７と８との静電容量の値は、１．７ｐｆと同一となる場合もあるが、調整したい発振周波数ｆｃに調整できないことには変わりがない。
【００２８】
すでに説明したように、システムの高機能化や高精度化と共に低消電化や小型化もまた求められているため、発振回路のような電子回路をＩＣ化する流れがある。しかし、スイッチをＭＯＳＦＥＴで構成すると、寄生容量の付加は避けられない。もちろん、ＭＯＳＦＥＴの寄生容量を小さくする技術も知られているが、そのような技術は、総じて駆動電圧が高くなる傾向があり、低消電化の流れに逆行してしまう。また、特殊なＭＯＳＦＥＴを採用することは、製造コストの上昇も招いてしまう。
【００２９】
本発明はそのような問題を解決するためになされたものである。スイッチのオン又はオフにより容量素子を発振回路に付加しても、発振回路の経路に付加される寄生容量の変動がない技術を提供し、システムの高機能化や高精度化と、低消電化や小型化とを両立することを目的とする。
【課題を解決するための手段】
【００３０】
上記目的を達成するため、本発明は、以下のような構成を採用する。
【００３１】
発振回路の発振周波数を調整するために、発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路であって、各スイッチ回路のオン又はオフの動作と反対の動作をするように接続された複数の副スイッチ回路を、スイッチ回路が接続された入力線又は出力線に接続して設けることより、スイッチ回路のオン又はオフの動作に係らず、スイッチ回路が接続された入力線又は出力線の寄生容量の値を一定にすることを特徴とする。
【００３２】
このような構成にすれば、スイッチ回路のオン又はオフの動作に係らず、スイッチ回路が接続された発振回路の増幅用アンプ回路に付加される寄生容量が一定になるので、正しい周波数調整ができる。
【００３３】
スイッチ回路と副スイッチ回路とは、同一構造であってもよい。
【００３４】
このような構成にすれば、スイッチ回路と副スイッチ回路との寄生容量が同じになるので、増幅用アンプ回路に付加される寄生容量の見積もりがし易くなり、正しい周波数調整ができる。
【発明の効果】
【００３５】
本発明の電子回路は、スイッチ回路が接続された発振回路の増幅用アンプ回路の寄生容量を一定にすることができるので、正しい周波数調整ができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の電子回路の第１の実施形態を説明する回路図である。
【図２】本発明の電子回路の調整ランクごとの静電容量の値を説明する図表である。
【図３】本発明の電子回路の第２の実施形態を説明する回路図である。
【図４】調整ランクごとの発振周波数の変化を説明する図であって、寄生容量が極めて小さい場合を説明するものである。
【図５】調整ランクごとの発振周波数の変化を説明する図であって、寄生容量が大きい場合を説明するものである。
【図６】特許文献１に示した従来技術を説明するための図表である。
【発明を実施するための形態】
【００３７】
本発明の電子回路は、周波数調整用の容量素子の接続又は切断にスイッチ回路を用いるが、このスイッチ回路の動作と反対の動作をするように接続された副スイッチ回路を有している。
例えば、４つの容量素子と、これらに対応する４つのスイッチ回路があったとき、このスイッチ回路と反対の動作をするように接続した４つの副スイッチ回路を備えている。
この副スイッチ回路は、例えば、３つのスイッチ回路がオンし１つのスイッチ回路がオフするときに、３つの副スイッチ回路がオフし１つの副スイッチ回路がオンするように動作する。
【００３８】
この副スイッチ回路もスイッチ回路と同様に、寄生容量がある。この寄生容量は、副スイッチ回路がオンするときの方が、オフしたときに比べてはるかに大きく、これもスイッチ回路と同様である。
【００３９】
スイッチ回路や副スイッチ回路がオンするときに、これらの回路の寄生容量が付加されてしまうが、このようにすれば、スイッチ回路のオン又はオフの動作に係らず、発振回路の増幅用アンプ回路の入力線又は出力線に付加する寄生容量は常に一定にすることができる。つまり、スイッチ回路（換言すると容量素子）の数の分だけ常に寄生容量が付加していることになる。
【００４０】
このため、それを踏まえてシステムの要求などに応じて複数の容量素子のそれぞれの静電容量を適する値に設計すれば、周波数調整のためにスイッチ回路をオン又はオフしても、付加される静電容量の逆転は発生せず、正しく発振回路の周波数調整ができる。
【００４１】
また、スイッチ回路と副スイッチ回路とを同一の構造にすれば、寄生容量も同一にできるので、オンしたスイッチ回路とオンした副スイッチ回路とで寄生容量の値がまったく同じになるから、複数の容量素子それぞれの静電容量を見積もるときに楽である。
【００４２】
次に、本発明の電子回路の実施形態を、図面を用いて説明する。第１の実施形態は、スイッチ回路をトランスミッションゲートで構成した例、第２の実施形態は、スイッチ回路をＭＯＳＦＥＴで構成した例である。共に４ビットで調整する例で説明する。
なお、その図面は、発明に関係の無い電源配線などは省略している模式図とする。そして、同一の構成には同一の番号を付与するものとする。
【実施例１】
【００４３】
［第１の実施形態の構成の説明：図１］
まず、図１を用いて本発明の電子回路の第１の実施形態の構成を詳述する。
図１において、１８０は広く一般的に使用される発振回路であり、増幅用アンプ１８１と、帰還抵抗１８２と、水晶振動子１８３と、発振用の容量素子１８６及び１８７と、で構成されている。そして、１８４は増幅用アンプ１８１の入力線、１８５は増幅用アンプ１８１の出力線である。
【００４４】
図１において、１９０は制御回路である。１９１は制御回路内に設けた記憶手段である。この記憶手段１９１に記憶されている情報にしたがって、制御回路１９０から制御信号を出力する。
この制御信号は、後述する容量調整部１１０、１１１、１１２、１１３の制御信号入力端子１００、１０１、１０２、１０３のそれぞれに入力している。
【００４５】
図１において、１１０、１１１、１１２、１１３は容量調整部である。この容量調整部は、発振回路１８０の入力線１８４に接続している。
１００、１０１、１０２、１０３は制御信号入力端子、１２０は接地線、１３０、１３１、１３２、１３３は容量素子、１４０、１４１、１４２、１４３はスイッチ回路であるトランスミッションゲート（以下、ＴＧと称する）、１５０、１５１、１５２、１５３は、副スイッチ回路であるダミーＴＧ、１６０はインバータである。
インバータ１６０は、各制御信号入力端子から入力される制御信号を反転させるために設けている。
【００４６】
発振回路１８０の入力線１８４に接続する容量調整部１１０から容量調整部１１３によって、４つの容量素子１３０、１３１、１３２、１３３を発振回路１８０に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。
容量調整部が４つあるから、４ビットの制御を行う回路構成となっている。
【００４７】
容量素子１３０、１３１、１３２、１３３の静電容量の値は、この電子回路が組み込まれるシステムの仕様や使用状態に応じて決められるものであるが、一例をあげると、容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を０．８ｐｆ、容量素子１３３を１．６ｐｆなどのようにする。
【００４８】
次に、容量調整部１１０を例にして、各構成要素の接続を説明する。
容量調整部１１０は、接地線１２０に容量素子１３０の一方の端子が接続されており、他方の端子がＴＧ１４０の一方の端子に接続されている。ＴＧ１４０の他方の端子とダミーＴＧ１５０の一方の端子とが接続されており、発振回路１８０の入力線１８４に接続している。ダミーＴＧ１５０の他方の端子は、開放端となっている。
【００４９】
制御信号入力端子１００は、インバータ１６０の入力端子と、ＴＧ１４０及びダミーＴＧ１５０の正入力端子と、に接続している。インバータ１６０の出力端子は、ＴＧ１４０及びダミーＴＧ１５０の負入力端子に接続している。
ＴＧの正入力端子は、正論理の信号を入力するための端子であり、負入力端子は、負論理の信号を入力するための端子である。
【００５０】
このようにすることで、制御信号入力端子１００から入力される制御信号によって、ＴＧ１４０とダミーＴＧ１５０とは、互いにオン又はオフの動作と反対の動作をするようになっている。
【００５１】
ＴＧ１４０及びダミーＴＧ１５０は、ＭＯＳＦＥＴを２つ用いる、知られている構成である。２つのＭＯＳＦＥＴのソース端子同士とドレイン端子同士とをそれぞれ接続し、一方のＭＯＳＦＥＴはそのゲート端子に正論理の信号を入力することでオンするようにし、
他方のＭＯＳＦＥＴはそのゲート端子に負論理の信号を入力することでオンする構成が一般的であり、本発明のＴＧもそれを用いることができる。
【００５２】
以上、容量調整部１１０を例にして説明したが、上述の通り、他の容量調整部である容量調整部１１１、容量調整部１１２、容量調整部１１３も同じ構成であるので、その説明は省略する。
【００５３】
［第１実施形態の動作の説明：図１、図２］
次に、図１及び図２を用いて電子回路の第１の実施の形態の動作を詳述する。
図１に示す制御信号入力端子１００、１０１、１０２、１０３には、制御回路１９０から制御信号が入力される。制御回路１９０の記憶手段１９１には、発振回路１８０の発振周波数を調整して、調整したい発振周波数ｆｃとするために、どの容量調整部を動作させるかの情報が保持されている。記憶手段１９１は、例えば、不揮発性記憶装置などで構成することができる。制御回路１９０は、その情報を読み出して制御信号を出力する。
【００５４】
制御回路１９０に設ける記憶手段１９１に記憶する情報は、例えば、情報ファイル（電気的なデータファイル）として記憶しておくことができる。電子回路を設計するときに、その情報ファイルを構築しておくなどすることができる。その情報ファイルには、発振回路１８０の発振周波数、調整したい発振周波数ｆｃなどのほか、例えば、図２に示すようなものも含まれている。
【００５５】
すなわち、各容量調整部の容量素子１３０、１３１、１３２、１３３の静電容量の値と、どの容量調整部を動作させるかという内容（つまり、調整ランク）である。
図２に示す例では、各容量素子ごとの静電容量の値を再び例示している。例１として容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を０．８ｐｆ、容量素子１３３を１．６ｐｆとしている。
そして、各容量調整部の動作させたときに付加する各容量素子の静電容量の合計値も、調整ランクに対応させて有している。
【００５６】
ところで、各容量素子ごとの静電容量の値を上述の例とせず、次のようにする場合も、この電子回路を用いるシステムの都合などによりあるだろう。
その例は、例２として容量素子１３０の静電容量を０．２ｐｆ、容量素子１３１を０．４ｐｆ、容量素子１３２を１．４ｐｆ、容量素子１３３を１．６ｐｆとしている。
【００５７】
例１の場合は、０ｐｆから３．０ｐｆまで０．２ｐｆ刻みで静電容量が増加するが、例２の場合のようにすると、調整ランク５及び８が、同一の合計値１．６ｐｆとなり、調整ランク６及び９が、同一の合計値１．８ｐｆとなり、調整ランク７及び１０が、同一の合計値２．０ｐｆとなる。このように、各容量素子の設定の仕方により調整ランク間で同一の静電容量値の合計値となることがある。
【００５８】
このような場合は、例えば、発振回路１８０に大まかな発振周波数を切り換えて出力する、いわゆるマルチ出力機能があるとき、調整ランクをブロックに分けて、マルチ出力に対応してその発振周波数ごとにどの調整ランクのブロックを使うか、又は使わないか、などとするときに便利である。
そして、そのような場合は、発振周波数に応じてどの調整ランクを用いるか用いないかといった内容も、記憶手段１９１に保持されている情報ファイルに記載しておく。
【００５９】
また、調整したい発振周波数ｆｃに発振回路１８０の発振周波数を調整するために、どれくらいの静電容量値を付加すればよいか知りえているときは、その内容と共に、調整ランクも情報ファイルに記載しておいてもよい。
【００６０】
制御回路は、記憶手段１９１に記憶している情報である情報ファイルの内容を参照して、制御信号を出力する。
例えば、図４を例にすると、発振回路１８０の発振周波数を、調整したい発振周波数ｆｃにしたいとき、記憶手段１９１に記憶している情報ファイルを参照して、例えば、調整ランク８を選択する。
調整ランク８は、容量調整部１１３の容量素子１３３を接続、容量調整部１１２の容量素子１３２を切断、容量調整部１１１の容量素子１３１を切断、容量調整部１１０の容量素子１３０を切断するような制御信号を、制御信号入力端子１００、１０１、１０２、１０３に出力する。
【００６１】
例えば、容量調整部の制御信号入力端子に「Ｈレベル」の信号が入力されたときにＴＧがオン、ダミーＴＧがオフし、「Ｌレベル」の信号が入力されたときに、ＴＧがオフ、ダミーＴＧがオンするような回路構成であったとすると、上記の例では、制御信号入力端子１００、１０１、１０２に入力する制御信号が「Ｌレベル」、制御信号入力端子１０３に入力する制御信号が「Ｈレベル」となる。
【００６２】
上記の例では、オンしているＴＧはＴＧ１４３のみであるが、オンしているダミーＴＧがＴＧ１５０、１５１、１５２となっている。この場合にあっても、発振回路１８０の入力線１８４に付加される寄生容量は、ＴＧ４つ分である。
【００６３】
上記の例ではない場合であって、つまり、どの容量調整部を動作させたとしても、ＴＧとダミーＴＧとは相反してオン又はオフするから、付加される寄生容量は変わらないのである。
【実施例２】
【００６４】
［第２の実施形態の構成の説明：図３］
次に、図３を用いて本発明の電子回路の第２の実施形態の構成を詳述する。
第２の実施形態の特徴は、スイッチ回路をＭＯＳＦＥＴとした点である。また、図３に示す例では、発振回路１８０に接続する各容量調整部は、発振回路１８０の増幅用アンプ１８１の出力線１８５に接続する例である。このように各容量調整部は、増幅用アンプ１８１の入力線１８４と出力線１８５のどちらに接続してもよい。
【００６５】
図３において、４１０、４１１、４１２、４１３は容量調整部である。この容量調整部は、発振回路１８０の出力線１８５に接続している。
４００、４０１、４０２、４０３は制御信号入力端子、４３０、４３１、４３２、４３３は容量素子、４４０、４４１、４４２、４４３はスイッチ回路であるＮチャネルＭＯＳＦＥＴ（以下、ＮＭＯＳＦＥＴと称する）、４５０、４５１、４５２、４５３は、副スイッチ回路であるダミーＮＭＯＳＦＥＴ、４６０はインバータである。
インバータ４６０は、各制御信号入力端子から入力される制御信号を反転させるために設けている。
【００６６】
発振回路１８０の出力線１８５に接続する容量調整部４１０から容量調整部４１３によって、４つの容量素子４３０、４３１、４３２、４３３を発振回路１８０に接続又は切断させるのである。各容量調整部は同一の構成であり、異なる点は容量素子の静電容量の値である。
容量調整部が４つあるから、４ビットの制御を行う回路構成となっている点も第１の実施形態と同様である。
【００６７】
次に、容量調整部４１０を例にして、各構成要素の接続を説明する。
容量調整部４１０は、接地線１２０に容量素子４３０の一方の端子が接続されており、他方の端子がＮＭＯＳＦＥＴ４４０の一方の端子に接続されている。ＮＭＯＳＦＥＴ４４０の他方の端子とダミーＮＭＯＳＦＥＴ４５０の一方の端子とが接続されており、発振回路１８０の出力線１８５に接続している。ダミーＮＭＯＳＦＥＴ４５０の他方の端子は、開放端となっている。
【００６８】
制御信号入力端子４００は、インバータ４６０の入力端子と、ＮＭＯＳＦＥＴ４４０のゲート端子とに接続している。インバータ４６０の出力端子は、ダミーＮＭＯＳＦＥＴ４５０のゲート端子に接続している。
【００６９】
スイッチ回路であるＮＯＭＯＳＦＥＴ４４０と副スイッチ回路であるダミーＮＭＯＳＦＥＴ４５０とは、同じ構造のＮＭＯＳＦＥＴであるから、このようにすることで、制御信号入力端子４００から入力される制御信号によって、ＮＭＯＳＦＥＴ４４０とダミーＮＭＯＳＦＥＴ４５０とは、互いにオン又はオフの動作と反対の動作をするようになる。
【００７０】
以上、容量調整部４１０を例にして説明したが、上述の通り、他の容量調整部である容量調整部４１１、容量調整部４１２、容量調整部４１３も同じ構成であるので、その説明は省略する。また、第２の実施形態の動作についても、第１の実施形態の動作と同様であるから、その説明は省略する。
【００７１】
以上の説明では、発振回路に接続する各容量調整部は、発振回路の増幅用アンプの入力線又は出力線のどちらかに接続する例で説明した。発振回路の周波数を調整するために負荷する容量素子は、入力線と出力線との両方に接続してもかまわず、その場合でも発振回路の発振周波数を変更することができる。
例えば、４つの容量調整部があるとき、２つずつ入力線と出力線とに分けて接続するようにしてもよいのである。
【産業上の利用可能性】
【００７２】
本発明の電子回路は、発振回路の周波数を正しく調整できるから、高精度な発振周波数を用いるシステム用に用いることができる。特に、精度と低消電化とを要求される、小型電子機器用として好適である。
【符号の説明】
【００７３】
１００、１０１、１０２、１０３、４００、４０１、４０２、４０３ 制御信号入力端子
１１０、１１１、１１２、１１３、４１０、４１１、４１２、４１３ 容量調整部
１２０ 接地線
１３０、１３１、１３２、１３３、４３０、４３１、４３２、４３３ 容量素子
１４０、１４１、１４２、１４３ トランスミッションゲート
１５０、１５１、１５２、１５３ ダミートランスミッションゲート
４４０、４４１、４４２、４４３ ＮチャネルＭＯＳＦＥＴ
４５０、４５１、４５２、４５３ ダミーＮチャネルＭＯＳＦＥＴ
１６０、４６０ インバータ
１８０ 発振回路
１８１ 増幅用アンプ
１８２ 帰還抵抗
１８３ 水晶振動子
１８４ 入力線
１８５ 出力線
１９０ 制御回路
１９１ 記憶手段
【特許請求の範囲】
【請求項１】
発振回路の発振周波数を調整するために、前記発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路であって、
前記各スイッチ回路のオン又はオフの動作と反対の動作をするように接続された複数の副スイッチ回路を、前記スイッチ回路が接続された前記入力線又は前記出力線に接続して設けることより、前記スイッチ回路のオン又はオフの動作に係らず、前記スイッチ回路が接続された前記入力線又は前記出力線の寄生容量の値を一定にすることを特徴とする電子回路。
【請求項２】
前記スイッチ回路と前記副スイッチ回路とは、同一構造であることを特徴とする請求項１に記載の電子回路。
【請求項１】
発振回路の発振周波数を調整するために、前記発振回路の増幅用アンプ回路の入力線又は出力線に複数のスイッチ回路それぞれを介して接続する複数の容量素子を備える電子回路であって、
前記各スイッチ回路のオン又はオフの動作と反対の動作をするように接続された複数の副スイッチ回路を、前記スイッチ回路が接続された前記入力線又は前記出力線に接続して設けることより、前記スイッチ回路のオン又はオフの動作に係らず、前記スイッチ回路が接続された前記入力線又は前記出力線の寄生容量の値を一定にすることを特徴とする電子回路。
【請求項２】
前記スイッチ回路と前記副スイッチ回路とは、同一構造であることを特徴とする請求項１に記載の電子回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−２０９６６８（Ｐ２０１２−２０９６６８Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７２２８８（Ｐ２０１１−７２２８８）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
[ Back to top ]