電子線装置およびそれを用いた画像表示装置
【課題】絶縁部材9に形成された凹部7を挟んでゲート5とカソード6aが設けられ、電子がゲート5に衝突、散乱した後に取り出される電子放出素子を用いた電子線装置において、安定した電子放出特性が得やすく、しかも過剰な発熱を生じた場合にも、過熱による素子劣化や素子破壊を防止できるようにする。
【解決手段】絶縁部材9の外表面と、絶縁部材9に形成された凹部7の内表面とに跨って位置する突起30を有するカソード6aとすると共に、ゲート5を、少なくとも2つの導電層5a,5bの積層体で構成し、突起30と対向する部分に位置する導電層5bの熱膨張率を他の導電層5aの熱膨張率よりも大きくする。
【解決手段】絶縁部材9の外表面と、絶縁部材9に形成された凹部7の内表面とに跨って位置する突起30を有するカソード6aとすると共に、ゲート5を、少なくとも2つの導電層5a,5bの積層体で構成し、突起30と対向する部分に位置する導電層5bの熱膨張率を他の導電層5aの熱膨張率よりも大きくする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子を放出するための電子線装置およびそれを用いた画像表示装置に関する。
【背景技術】
【0002】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が知られている。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られている。特許文献1には積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部(凹部)を設けた構成が開示されている。
【0003】
一方、特許文献2には、上記のように電子がゲートに衝突、散乱した後に取り出される電子放出素子とは、構造および電子の取り出し形態が全く異なるスピント形の電子放出素子について、ゲートを導電層の積層体とすることが開示されている。具体的には、ゲートを第一導電体層およびこの第1導電体層上に積層された第2導電体層で構成し、第2導電体層の線膨張率を第1導電体層の線膨張率より小さくすることが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−167693号公報
【特許文献2】特開2001−43789号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、電子がゲートに衝突、散乱した後に取り出される電子放出素子を用いた電子線装置において、安定した電子放出特性が得やすく、しかも過剰な発熱を生じた場合にも、過熱による素子劣化や素子破壊を防止できるようにすることを目的とする。
【課題を解決するための手段】
【0006】
本発明は、上記目的のために、表面に凹部を有する絶縁部材と、
前記絶縁部材の外表面と前記凹部の内表面とに跨って位置する突起を有するカソードと、
前記絶縁部材の外表面に、前記突起と対向して位置するゲートと、
前記ゲートを介して前記突起と対向して位置するアノードと
を有し、前記ゲートは、少なくとも2つの導電層の積層体からなり、前記突起と対向する部分に位置する導電層の熱膨張率は、他の導電層の熱膨張率よりも大きいことを特徴とする電子線装置を提供するものである。
【発明の効果】
【0007】
本発明においては、長期間に渡り、電子放出特性の安定した電子放出素子を提供することができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第1の例に係る電子放出素子の模式図である。
【図2】本発明の電子線装置の電源配置の一例を示す模式図である。
【図3】本発明の電子放出素子における電子放出の様子を説明するための俯瞰図である。
【図4】本発明の電子放出素子の駆動時における動作を説明するための図である。
【図5】本発明の第1の例に係る電子放出素子の製造方法を説明するための図である。
【図6】本発明の電子源を用いた画像形成装置の構成を説明するための図である。
【図7】本発明の電子放出素子の凹部近傍を説明するための図である。
【図8】本発明の第2の例に係る電子放出素子の模式図である。
【図9】本発明の第3の例に係る電子放出素子の模式図である。
【図10】本発明の第3の例に係る電子放出素子を俯瞰した図である。
【図11】本発明の第3の例に係る電子放出素子の製造方法を説明するための図である。
【図12】本発明の第4の例に係る電子放出素子の模式図である。
【発明を実施するための形態】
【0009】
まず、以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【0010】
本発明は、電子放出部における各電子放出点、ひいては素子全体が、単純な構成で安定に動作するよう鋭意検討したものである。最初に、本発明の第1の例に係る電子放出素子の構成等について述べる。
【0011】
図1は本発明の第1の例に係る電子放出素子の模式図である。ここで、図1(a)は素子を上から見た上面図、図1(b)は図1(a)におけるA−A’線での断面図、図1(c)は図1(a)において素子をA’からAに向かう方向から眺めたときの側面図である。
【0012】
図1中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一の絶縁層および第二の絶縁層である。5はゲートであり、2層の導電層5a,5bで構成されている。また、6aはカソードであり、絶縁部材9の外表面(本例では第一の絶縁層3の側壁面)上に設けられている。カソード6aは導電性材料からなり、素子電極2に電気的に接続されている。
【0013】
7は凹部(リセス部)であり、絶縁部材9の外表面において、第二の絶縁層4の側壁面をゲート5の先端面および第一の絶縁層3の側壁面に比べて内方に凹むように後退させた領域である。また、8は電子放出に必要な電界が形成される間隙(カソード6aとゲート5間の最短距離)である。間隙8は極めて狭く、かつ素子横方向、すなわち図1(c)の左右にかけて略均一となるよう形成されている。
【0014】
後で詳述するように、カソード6aは、絶縁部材9の外表面と、該外表面と隣接して連続する前記凹部7の内表面とに跨って位置する突起30を有している。電子放出部となるカソードの突起部分が、絶縁層の外表面と凹部の内表面都に跨って位置しているので、絶縁部材との十分な接触面積を得られるため、密着強度が高く、熱的安定性に優れたカソードが得られる。
【0015】
図2は、本発明の電子線装置の電源配置の一例である。Vfはゲート5とカソード6aとの間に印加する電圧、Ifは両電極間に流れる素子電流である。アノード(陽極)20はゲート5を介してカソード6aの突起30と対向して位置している。また、Vaは低電位側カソード電極とアノード20との間に印加する電圧、Ieは両電極間に流れる電子放出電流である。ここで効率ηは、単位時間あたりにカソード6aから放出される電子数と、同じくアノード20に到達する電子数との比であり、素子電流Ifと電子放出電流Ieとからη=Ie/(If+Ie)として与えられる。
【0016】
ついで、素子から放出される電子の軌道について図3で説明する。放出された電子は、まずゲート5の先端部に衝突する。衝突した電子の一部はゲート5に取り込まれ、残りはゲート5表面で様々な方向に散乱される。散乱された電子は、周囲の電界によって向きや速度を変えられながら飛行し、一部は衝突することなく外部に引き出される。その軌道の例を図3に符号10で示した。残りはゲート5に引き付けられ、ゲートの上面51や側面52、裏面53に衝突する。以後、衝突した電子の一部が取り込まれ、残りが散乱し、といった過程が繰り返される。その軌道の例を図3に符号11で示した。
【0017】
図2において、上記のような多重散乱の末に、最終的に素子外部へと引き出された電子の(単位時間あたりの)総数が電子放出電流Ie、ゲート5に吸収されてしまった電子の総数が素子電流Ifである。カソードから放出された電子がゲート5に衝突すること、また上述のIfがゲートに流れることによって、ゲート5が発熱する。このゲート5の発熱について説明する。
【0018】
図4(a)は、図1(b)における凹部7の近傍を拡大したもので、本発明の素子を駆動して間もない状態を示している。図4(a)において、3および4は絶縁部材9を構成する第一および第二絶縁層である。5はゲートで、上層の導電層5aと下層の導電層5bとの2層構成となっている。下層の導電層5bは突起30と対向する部分に位置しており、上層の導電層5aはこの下層の導電層5b上に位置している。6aはカソードで、30はその頂部の突起、Cは突起30の先端である。また、40はC点から放出された電子の軌道である。31は下層の導電層5bの先端部であり、Hは放出された電子が下層の導電層5bに衝突する箇所を示している。ギャップ間距離dは、C点とH点間の距離である。
【0019】
素子駆動時、凹部7近傍において顕著に発熱している部分は、カソード6a頂部の突起30と、下層の導電層5bの先端部31である。突起30は、C点からの電子放出にともなうノッティンガム(Nottingham)効果と、ジュール熱とによって発熱する。一方、ゲート先端部31は、H点からゲート5に吸収された電子のエネルギーによって加熱される。また、ゲート5は、多重散乱の末に下層の導電層5bや上層の導電層5aに吸収される電子によっても加熱される。
【0020】
適切に構成された素子であれば、駆動時に上記のような原因で熱が生じても動作に支障をきたすことはない。しかし、製造時のばらつきによりギャップ間隔dが所定の長さより短かいとか、動作中に残留ガスの分子が吸着するなどして、想定より多い電子がC点から放出されることがあり得る。凹部7近傍に発生した過剰な熱は、ゲート5の変形や溶解の原因となり、極端な場合、素子特性の劣化や破壊を引き起こす。また、図4(a)に示すように、カソード6aの突起30部分が凹部7の内表面に回りこんでいる場合、ゲート5をカソード6aに引き付ける力(クーロン力)が大きくなり、ゲート5がカソード6aに向けて変形することがある。ゲート5がカソード6aに向けて変形すると、ゲート5への電子衝突および素子電流If(図2参照)が増加し、ゲート5での発熱が増加するため、上述のゲート5の変形、溶解が生じやすく、問題である。こうした事態を防ぐため、本発明ではゲート5を多層構成とし、下層の導電層5bを、上層の導電層5aより熱膨張率の大きな材料で形成している。
【0021】
図4(b)に、本発明の素子が過剰な熱の発生を抑制しつつ動作している様子を示す。図4(b)において、41はC点から放出された電子の軌道、H’は放出された電子が下層の導電層5bに衝突する箇所を示している。また、ギャップ間距離d’は、C点とH’点間の距離である。凹部7近傍に熱が発生すると、ゲート5の温度も上昇する。すると、下層の導電層5bと上層の導電層5aの熱膨張率の差から、ゲート5はゲート先端部31が突起30から離れるように反り、ギャップ間距離d’が増す。その結果、C点における電界強度が減少し放出電流が減るので、凹部7近傍で発生する熱も減少する。このようなギャップ間距離d’の調整が、発生する熱の程度に応じて自動的に行われるため、素子は長期的に見て安定に動作する。このように、本発明の構成においては、以下の効果を奏する。
【0022】
まず、本発明におけるカソードは、絶縁部材の外表面と凹部の内表面とに跨って位置し、アノードと対向して電子を放出する部分となる突起を有する。突起は、絶縁部材の外表面と凹部の内表面の2面に跨って設けられているので、絶縁部材との密着面が広く、機械的安定性に優れると共に、熱の放出面を広くとれる。このため、安定した電子の放出特性が得やすいと共に、放熱特性に優れる。
【0023】
また、本発明のゲートは、熱膨張率の異なる少なくとも2つの導電層の積層体で構成されているので、ゲートが過剰に過熱されると、バイメタル効果により反りを生じる。そして、突起と対向する部分に位置する導電層の熱膨張率が他の導電層の熱膨張率よりも大きいことから、この反りは上記突起から離れる方向に生じる。その結果、カソードとアノード間の電界強度が弱まり、電子の放出量が抑制されて発熱量が低減され、過熱による素子劣化や素子破壊を防止することができる。なお、ゲートの温度が下がると、ゲートの反りは回復し、再びゲートの温度が上がると反って温度を引き下げることが自動的に繰り返されることになる。よって、本願発明は、長時間の駆動を行っても素子特性の安定した、良好な電子放出素子を提供することができる。
【0024】
以上、本発明の第1の例に係る電子放出素子の代表的な構成とその動作について説明した。次に、その製造方法について図5を用いて説明する。図5(a)から図5(g)は、本発明の第1の例に係る電子放出素子の製造工程を順に示した模式図である。
【0025】
基板1は素子を機械的に支えるための基板であり、Na等の不純物含有量を減少させたガラス、石英ガラス、青板ガラスまたはシリコン基板である。基板1に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが好ましい。ディスプレイパネルのような一体ものとして用いる場合は、成膜材料や他の積層部材と比較して熱膨張率の差が小さいものが望ましい。また、熱処理に伴うガラス内部からのアルカリ元素等の拡散が少ない材料であることが望ましい。
【0026】
まず、図5(a)に示すように、まず基板1上に、絶縁部材9を構成する第一および第二の絶縁層3,4と、ゲート5を積層する。
【0027】
第一の絶縁層3は、加工性に優れる材料からなる絶縁性の膜である。たとえばSiN(SixNy)やSiO2であって、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成される。その厚さは数nmから数十μmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。同様に、第二の絶縁層4も加工性に優れる材料からなる絶縁性の膜であり、SiN(SixNy)やSiO2等を、一般的な真空成膜法で形成したものである。その厚さは数nmから数百nmの範囲で設定される。好ましくは数nmから数十nmの範囲で選択される。
【0028】
第一および第二の絶縁層3,4を積層した後に、凹部7(図5(c)参照)を形成する必要があるため、第一および第二の絶縁層3,4はエッチングに対して異なるエッチング量を持つように設定される。第一の絶縁層3と第二の絶縁層4との間の選択比を10以上とれることが望ましく、50以上とれることがより望ましい。例えば、第一の絶縁層3はSiN(SixNy)を用い、第二の絶縁層4はSiO2等、あるいはリン濃度の高いPSG、ホウ素濃度の高いBSG膜等で構成することができる。
【0029】
ゲート5は、上層の導電層5aと下層の導電層5bの2層からなり、蒸着法、スパッタ法等の一般的な真空成膜技術により形成される。上層の導電層5aと下層の導電層5bを構成する材料は、前者より後者の熱膨張率が大きいものが選択される。加えて、双方とも熱伝導率と融点が高い材料であることが望ましい。なお、本例のゲート5は、上層の導電層5aと下層の導電層5bの2層の積層体で構成されるが、少なくとも2層以上であればよく、上層の導電層5aを複数層として、全体を3層以上とすることもできる。最も突起30側に位置する導電層5bを構成する材料の熱膨張率は単層または複数層の導電層5aを構成する材料の熱膨張率よりも大きいものが選択される。導電層5bを構成する材料の熱膨張率は、単層または複数層の導電層5aを構成する材料の熱膨張率の2倍以上であることが好ましい。
【0030】
導電層5a,5bを構成する導電性の材料としては、例えばBe,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料を用いることができる。また、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物を用いることができる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物、Si,Ge等の半導体を用いることができる。さらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も用いることができる。
【0031】
ゲート5全体の厚さとしては、数nmから数百nmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。上層の導電層5aと下層の導電層5bの厚さは、素子動作時のゲート5の反り量を考慮して適宜決定される。
【0032】
ついで、図5(b)に示すように、フォトリソグラフィー技術を用いてゲート5上にレジストパターンを形成した後、エッチング手法を用いてゲート5、第二の絶縁層4、第一の絶縁層3を順に加工する。このようなエッチング加工には、一般的にRIE(Reactive Ion Etching)が用いられる。エッチングガスをプラズマ化して材料に照射することで、材料の精密なエッチング加工が可能である。加工対象の部材がフッ化物を作る場合はCF4、CHF3、SF6などのフッ素系ガスがエッチングガスとして選ばれる。部材がSiやAlのように塩化物を形成する場合はCl2、BCl3などの塩素系ガスが選ばれる。また、エッチングの速度を上げるために、水素や酸素、アルゴンなどのガスが随時添加される。レジストとの選択比を取るためには、エッチング面の平滑性を確保することが望ましい。
【0033】
さらに、図5(c)に示すように、エッチング手法を用いて第二の絶縁層4を窪ませ、凹部7を形成する。例えば、第二の絶縁層4がSiO2であれば通称バッファードフッ酸(BHF)と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用い、第二の絶縁層4がSixNyであれば熱リン酸系エッチング液を用いることで、それぞれエッチングが可能である。凹部7深さは、素子形成後のリーク電流の大きさに関係する。一般に、深く形成するほどリーク電流は小さくなるが、あまり深すぎるとゲート5が変形する等の課題が発生するため、およそ30nm〜200nm程度で形成される。
【0034】
ついで、図5(d)に示すように、ゲート5の外表面に剥離層15を形成する。剥離層15の形成は、次の工程で堆積するカソード材料6をゲート5から剥離することが目的である。例えばゲート5を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって、剥離層15が形成される。
【0035】
その後、図5(e)に示すように、カソード材料6をゲート5上と絶縁部材9(第一の絶縁層3)の外表面(側壁面)、凹部の内表面(第一の絶縁層3の上面)および基板1の表面に付着させる。カソード材料6のうち、第一の絶縁層3の側壁面と上面および基板1の表面に付着したカソード材料6a’がカソード6aを構成する。ゲート5上に付着したカソード材料6b’はその後除去される。カソード材料6の付着は、蒸着法、スパッタ法等の一般的な真空成膜技術により行なわれる。前述したように、本発明においてはカソード6aのゲート5側の形状が電子を効率良く取り出すのに最適な形状となるように、蒸着の角度と成膜時間、形成時の温度および形成時の真空度を制御して作成することが好ましい。カソード材料6は導電性があり、電界放出する材料であればよく、一般的には2000℃以上の高融点、5eV以下の仕事関数材料であり、酸化物等の化学反応層を形成しにくいか容易に反応層を除去可能な材料が好ましい。このような材料としては、例えば、Hf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物が挙げられる。さらに、TiN,ZrN,HfN、TaN等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も挙げられる。
【0036】
そして、図5(f)に示すように、剥離層15をエッチングで取り除くことで、ゲート5上のカソード材料6b’を取り除く。
【0037】
最後に、図5(g)に示すように、連続膜として付着したカソード材料6a’を必要に応じて短冊状に分割して形成されたカソード6aと電気的に接続された素子電極2を形成する。素子電極2は導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術と、フォトリソグラフィー技術により形成される。その材料としては、例えばBe,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物を用いることができる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体を用いることができる。さらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も用いることができる。また、その厚さは数十nmから数mmの範囲で設定され、好ましくは数十nmから数μmの範囲で選択される。
【0038】
以上、本発明の第1の例に係る電子放出素子の構成とその代表的な製造方法について説明した。次いで、その適用可能な応用例を図6を用いて説明する。
【0039】
本発明の電子放出素子は、基板61上に複数個配列することで、電子源ないし画像形成装置を形成することができる。配列の例としては、いわゆる単純マトリクス配置があげられる。すなわち、電子放出素子をX方向およびY方向に行列状に複数個配し、同行に属する素子の電極の一方をX方向の共通の配線へ、同列に属する素子のもう一方の電極をY方向の共通の配線へと、それぞれ接続した配置である。その様子を図6に示した。図6において、61は電子源基板、62はX方向配線、63はY方向配線であり、また、64は本発明の実施の形態に係る電子放出素子である。
【0040】
X方向配線62は、Dx1,Dx2,…Dxmのm本の配線からなり、真空蒸着法,印刷法,スパッタ法等を用いて形成された導電性金属等で構成する。配線の材料、膜厚、幅は適宜設計される。Y方向配線63は、Dy1,Dy2,…Dynのn本の配線からなり、X方向配線62と同様に形成される。ここで、mとnは共に正の整数である。なお、外部からの駆動にそなえて、各配線には引き出し用の外部端子が設けられている。
【0041】
これらm本のX方向配線62とn本のY方向配線63との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している。不図示の層間絶縁層は、真空蒸着法,印刷法,スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線62を形成した電子源基体61の全面あるいは一部に所望の形状で形成され、特に、X方向配線62とY方向配線63の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。
【0042】
電子放出素子64を構成する電極(図1で説明した素子電極2とゲート5)は、X方向配線62およびY方向配線63と各々電気的に接続されている。X方向配線62とY方向配線63を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これらの材料は、例えば図5(g)の説明で挙げた素子電極2の材料より適宜選択することができる。
【0043】
X方向配線62には、不図示の走査信号印加手段が接続される。走査信号により、X方向に配列した電子放出素子64の行を選択する。一方、Y方向配線63には、不図示の変調信号発生手段が接続される。変調信号により、Y方向に配列した電子放出素子64の各列を入力信号に応じて変調する。
【0044】
各電子放出素子に印加する駆動電圧は、当該素子に印加する走査信号と変調信号との差電圧として供給する。つまり、X方向とY方向を同時に選択することで、それぞれの素子を駆動する。なお、71は電子源基板61を固定したリアプレート、76は透明なガラス基板73の内面に発光部材としての蛍光体である蛍光膜74とメタルバック75等が形成されたフェースプレートである。
【0045】
また、72は支持枠であり、この支持枠72には、リアプレート71、フェースプレート76がフリットガラス等を用いて接続されている。77は外囲器(表示パネル)であり、例えば大気中あるいは窒素中で、400〜500度の温度範囲で10分以上焼成することで、封着して構成される。リアプレート71は主に基体61の強度を補強する目的で設けられるため、基体61自体で十分な強度を持つ場合には、不要とすることができる。一方で、フェースプレート76とリアプレート71との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器(表示パネル)77を構成することも行なわれる。
【0046】
フェースプレート76の蛍光膜74には、リアプレート71上の素子配列と、放出される電子の軌道を考慮して、対応する蛍光体(不図示)を適切な位置に配置する。当然ながら、フェースプレート76自体も、適切にアライメントした上でリアプレート71と固定されている。
【0047】
表示パネル77でテレビジョン画像などの画像を表示する際には、外部から電子源を駆動する不図示の駆動回路を端子群Dx1〜Dxm、端子群Dy1〜Dyn、および高圧端子Hvに接続する。駆動回路は、NTSC方式等、所望の表示方式にもとづいた画像信号を発生する。画像信号のうち、走査信号は端子群Dx1〜Dxmに、変調信号は端子群Dy1〜Dynにそれぞれ印加する。また、高圧端子Hvには加速電圧を印加する。これは、各素子から放出される電子に、蛍光体を励起するのに十分なエネルギーを付与するためである。
【0048】
ここで述べた画像形成装置の構成は一例であって、本発明の技術思想に基づいて種々の変形が可能である。例えば、画像の表示方式は、PAL、SECAM方式の他に、MUSE方式をはじめとする高品位TVに対応した方式を採用してもよい。さらに、本発明の実施の形態に係る画像形成装置は、テレビジョン放送の表示装置,テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【0049】
なお、ゲート5とは、広い意味では、ゲート5と電気的に接続された全ての高電位側電極を意味するものである。したがって、後述する実施例3〜5におけるゲート補助層6bもゲート5の一部を構成する。同様にカソード6aとは、広い意味では、カソード6aと素子電極2とを含む、電気的に接続された全ての低電位側電極を意味するものである。
【実施例】
【0050】
以下、具体的な実施例を挙げて本発明を詳しく説明する。
【0051】
(実施例1)
本実施例に係る電子放出素子は、図1で説明したもので、本実施例に係る電子放出素子の製造方法を図5で説明する。基板1は素子を機械的に支えるためのもので、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるPD200を用いている。
【0052】
まず、図5(a)に示すように基板1上に、絶縁部材9を構成する第一および第二の絶縁層3,4と、ゲート5を積層する。
【0053】
第一の絶縁層3は、加工性に優れた絶縁性の材料からなる膜である。SiN(SixNy)をスパッタ法にて形成し、その厚さは約500nmであった。第二の絶縁層4は、同様に加工性に優れた絶縁性の材料からなる膜である。SiO2をスパッタ法にて形成し、その厚さは約30nmであった。
【0054】
ついでゲート5を形成する。下層の導電層5bには、厚さ30nmのPt(熱膨張率8.8E-6/K)、上層の導電層5aには厚さ30nmのTaN(熱膨張率3.6E-6/K)を、それぞれスパッタ法にて形成した。
【0055】
ついで、図5(b)に示すように、フォトリソグラフィー技術を用いてゲート5上にレジストパターンを形成したのち、ドライエッチング手法を用いてゲート5、第二の絶縁層4、第一の絶縁層3を順に加工する。本実施例では、第一および第二の絶縁層3,4およびゲート5にフッ化物を作る材料を選択したことから、CF4系の加工ガスを用いた。このガスを用いてRIEを行った結果、第一の絶縁層3、第二の絶縁層4およびゲート5のエッチング後の側壁面の角度は、基板1の表面に対しておよそ80°であった。
【0056】
レジストを剥離した後、図5(c)に示すように、BHFを用いたエッチング手法により、第二の絶縁層4の側端面を窪ませ(後退させ)、深さ約70nmの凹部7を形成した。
【0057】
ついで、図5(d)に示すように、ゲート5に剥離層15を形成する。剥離層15の形成は、TaNのゲート5に電解メッキによりNiを電解析出させることで行った。
【0058】
その後、図5(e)に示すように、カソード材料6であるモリブデン(Mo)を素子上に形成した。符号6b’で示すのがゲート5上に付着したカソード材料6、符号6a’で示すのが絶縁層3の外面から凹部の内表面及び絶縁層3の外表面から基板1の表面に付着したカソード材料6である。本実施例では成膜方法としてEB蒸着法を用いた。また、本形成方法では基板1の角度を水平面に対し60°にセットした。これにより、ゲート5の上部にはMoが約60°で入射し、第一の絶縁層3のRIE加工後の傾斜した側壁面には約40°で入射する。蒸着速度を約12nm/minに定め、約2.5分間の蒸着を行った。蒸着時間を精密に制御して、第一の絶縁層3の外表面のMoの厚さが30nmになるように形成した。
【0059】
Mo膜を形成後、図5(f)に示すように、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート5上に析出させたNiの剥離層15を除去することにより、カソード材料6b’をゲート5上から剥離した。この剥離後、カソード材料6a’の上に、フォトリソグラフィー技術を用いて、幅100μmのレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料6a’を加工し、不用なレジストを取り除いてカソード6aを形成した。この時の加工ガスには、カソード材料6であるモリブデンに合わせてCF4系のガスを用いた。
【0060】
最後に、図5(g)に示すように素子電極2を形成した。材料は銅(Cu)であり、スパッタ法を用いて形成した。その厚さは約500nmであった。
【0061】
以上の方法で素子を形成した後、図2に示される電源配置で本構成の特性を評価した。図2においてVfは高電位側となるゲート5と低電位側となるカソード6aの間に印加される駆動電圧、Ifはこの時流れる素子電流、Vaは低電位側であるカソード6aおよび素子電極2とアノード20の間に印加される電圧、Ieは電子放出電流である。
【0062】
本構成の特性を評価した結果、駆動電圧Vfが26Vで、電子放出電流Ieの平均が1.5μA、効率ηの平均が17%の素子が得られた。本発明においては、従来の素子と比較すると、ギャップ間距離d(図4参照)の調整が、発生する熱の程度に応じて自動的に行われるため、長期にわたり安定に動作した。また、凹部(リセス)内に電子放出部となるカソードの突起部を入り込ませ、突起部と凹部の内表面とを接触させることによって、熱的、機械的安定性が向上した。その結果、連続的に素子を駆動しても、Ieの変動量(減少量)が小さく、動作の安定した良好な電子放出素子が得られた。
【0063】
なお、素子のカソード部を断面TEMにて観察した結果、図7のようなカソード形状となっていた。断面TEM像から各パラメータの値を抽出した結果、θa=75°、θb=80°、X=35nm、h=29nm、δ=11nm、d=9nmであった。
【0064】
(実施例2)
図8は本発明の第2の例に係る電子放出素子の模式図である。図8(a)は上面図、図8(b)は図8(a)におけるA−A’線での断面図、図8(c)は図8(a)において素子をA’からAに向かう方向から眺めたときの側面図である。この図8に基づいて本実施例に係る電子放出素子を説明する。
【0065】
図8中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一および第二の絶縁層である。5はゲートであり、上層の導電層5aおよび下層の導電層5bの2層で構成されている。また、6a,はカソードであり、第一の絶縁層3の絶縁部材9の外面(側壁面)上に短冊状に複数形成されている。カソード6aは導電性材料から構成され、素子電極2に電気的に接続されている。7は凹部であり、絶縁部材9において、第二の絶縁層4の側壁面を、ゲート5の先端面および第一の絶縁層3の側壁面に比べて内部に凹むように後退させた領域である。また、8は電子放出に必要な電界が形成される間隙である。間隙8は極めて狭く、かつ素子横方向、すなわち図8(c)の左右方向に略均一となるよう形成されている。
【0066】
基本的な作製方法は実施例1と同様であるので、ここでは図5を参照してその違いだけを述べる。
【0067】
本例では、図5(e)のカソード材料6として、EB蒸着法を用いて、モリブデン(Mo)を付着させた。成膜時の基板1の傾斜角度は80°とした。これにより、ゲート5の上部にはMoが80°で入射し、第一の絶縁層3のRIE加工後の傾斜した側壁面にはMoが20°で入射する。蒸着速度を約10nm/minに定め、約2分間蒸着を行った。蒸着時間を精密に制御して、第一の絶縁層3の傾斜した側壁面(絶縁部材9の外表面)のMoの厚さが20nmとなるように形成した。
【0068】
Mo膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いて、ゲート5上に析出させたNiの剥離層15を除去することにより、ゲート5上のカソード材料6b’をゲート5から剥離した。この剥離後、第一の絶縁層3の側壁面に付着したカソード材料6a’の上に、フォトリソグラフィー技術を用いて、幅3μmのライン&スペースであるレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料6a’を分割加工し、不用なレジストを取り除いて、図5(f)の複数のカソード6aを形成した。この時の加工ガスには、カソード材料6のモリブデンに合わせ、CF4系のガスを用いた。
【0069】
断面TEMによる解析の結果、図8(b)における間隙(カソード6aとゲート5間の最短距離)8は、平均8.5nmとなっていた。
【0070】
以上の方法でカソード6aを複数有する素子を形成した後、図2に示した電源配置で電子源の特性を評価した。本構成の特性を評価した結果、駆動電圧Vfが26Vで、電子放出電流Ieの平均が6.2μA、効率ηの平均が17%の素子が得られた。この特性から考察すると、カソード6aを複数の短冊形状にすることで、電子放出電流が短冊の本数だけ増加したものと推測される。
【0071】
同様な製法で短冊のライン&スペースを0.5μmとし、短冊の本数を100倍に増やした場合は、約100倍の電子放出量が得られた。このように、短冊状カソード6aを複数有する電子放出素子においては、実施例1と同様の効果を得るとともに、電子放出素子毎の電子放出特性のばらつきを低減することが可能となる。
【0072】
(実施例3)
図9は本発明の第3の例に係る電子放出素子の模式図である。図9(a)は上面図、図9(b)は図9(a)におけるA−A’線での断面図、図9(c)は図9(a)において素子をA’からAに向かう方向から眺めたときの側面図である。この図9に基づいて本実施例に係る電子放出素子を説明する。
【0073】
図9中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一および第二の絶縁層である。5はゲートであり、上層の導電層5aおよび下層の導電層5bの2層で構成されている。また、6aはカソードであり、第一の絶縁層3の外表面(側壁面)及び凹部の内表面(第一の絶縁層3の上面)上に形成されている。カソード6aは導電性材料から構成され、素子電極2に電気的に接続されている。
【0074】
一方、6bはゲート5の一部をなすゲート補助層であり、ゲート5の上面からゲート5の先端面(側壁面)上に形成されている。ゲート補助層6bは、低電位側のカソード6aと同一の導電性材料からなり、ゲート5に電気的に接続されている。
【0075】
7は凹部であり、絶縁部材9の外面(側壁面)において、第二の絶縁層4の側壁面を、ゲート5の先端面および第一の絶縁層4の側壁面に比べて内部に凹むように後退させた領域である。また、8は電子放出に必要な電界が形成される間隙である。間隙8は極めて狭く、かつ素子横方向、すなわち図9(c)の左右方向に略均一となるよう形成されている。素子全体を俯瞰した様子を図10に示した。
【0076】
次いで、本実施例に係る電子放出素子の製造方法の一例を説明する。図11は、本発明の第3の例に係る電子放出素子の製造工程を順に示した模式図である。基板1は素子を機械的に支えるためのものであり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるPD200を用いている。
【0077】
まず、図11(a)に示すように基板1上に絶縁部材9を構成する第一および第二の絶縁層3,4と、ゲート5を積層する。第一の絶縁層3は、加工性に優れた絶縁性の材料からなる膜である。SiN(SixNy)をスパッタ法にて形成し、その厚さとしては約500nmであった。第二の絶縁層4は、同様に加工性に優れた絶縁性の材料からなる膜である。SiO2をスパッタ法に形成し、その厚さは約40nmであった。ゲート5は2層構成であり、下層の導電層5bには厚さ30nmのPtを、上層の導電層5aには厚さ30nmのTaNを、それぞれスパッタ法にて形成した。
【0078】
積層の後、図11(b)に示すように、フォトリソグラフィー技術によりゲート5上にレジストパターンを形成した。その後、ドライエッチング手法を用いてゲート5、第二の絶縁層4、第一の絶縁層3を順に加工した。本実施例では、第一および第二の絶縁層3,4およびゲート5にフッ化物を作る材料を選択したことから、CF4系の加工ガスを用いた。このガスを用いてRIEを行った結果、第一の絶縁層3、第二の絶縁層4およびゲート5のエッチング後の側壁面の角度は、基板1の表面に対しておよそ80°であった。
【0079】
レジストを剥離した後、図11(c)に示すように、BHFを用いたエッチング手法により、第二の絶縁層4の側端面を窪ませ(後退させ)、深さ約100nmの凹部7を形成した。
【0080】
本例では、図11(d)に6b’として示すように、ゲート5上にもカソード材料6であるモリブデン(Mo)を付着させる。成膜方法にはEB蒸着法を用いた。また、本形成方法では基板1の角度を60°にセットした。これによりゲート5上部にはMoが60°で入射し、第一の絶縁層3のRIE加工後の傾斜した側壁面には40°で入射する。蒸着速度を約10nm/minに定め、約4分間蒸着を行った。この時、蒸着時間を精密に制御することにより、第一の絶縁層3の側壁面(絶縁部材9の外表面)のMoの厚さが40nmになるように形成した。なお、モリブデンの熱膨張率は5.1E-6/Kである。
【0081】
次に、第一の絶縁層3の側壁面から上面(凹部の内表面)及び絶縁層3の側面から基板1上に跨るカソード材料6a’と、ゲート5上のカソード材料6b’との上に、フォトリソグラフィー技術を用いて、幅600μmのレジストパターンを形成した。ついで、ドライエッチング手法を用いて両カソード材料6a’,6b’の膜を加工し、不用なレジストを取り除いて、図11(e)に示す低電位側のカソード6aと、高電位側のゲート5の一部をなすゲート補助層6bとを形成した。この時の加工ガスには、カソード材料6のモリブデンに合わせ、CF4系のガスを用いた。断面TEMによる解析の結果、図9(b)における間隙8は15nmであった。
【0082】
次に、図11(e)に示すように素子電極2を形成した。材料は銅(Cu)であり、成膜にはスパッタ法を用いた。その厚さは、約500nmであった。
【0083】
以上の方法でゲート補助層6bを有する電子放出素子を形成した後、図2に示した電源配置で本電子源の特性を評価した。本構成の特性を評価した結果、駆動電圧Vfが35Vで、電子放出電流Ieの平均が1.5μA、効率ηの平均が14%の素子が得られた。このように、カソード6aと同等の幅(後述の図12のT2と同じ方向の長さ)を有するゲート補助層6bを有することによって、効率の高い電子放出素子を得られた。
【0084】
(実施例4)
図12は本発明の第4の例に係る電子放出素子の模式図である。図12(a)は上面図、図12(b)は図12(a)におけるA−A’線での断面図、図12(c)は図12(a)において、素子をA’からAに向かう方向から眺めた時の側面図である。この図12に基づいて本実施例に係る電子放出素子を説明する。
【0085】
図12中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一および第二絶縁層である。5はゲートであり、上層の導電層5aおよび下層の導電層5bの2層で構成されている。また、6aはカソードであり、第一の絶縁層3の側壁面上に短冊状に複数形成されている。カソード6aは導電性材料からなり、素子電極2に電気的に接続されている。一方、6bは高ゲート5の一部を構成するゲート補助層であり、ゲート5の上面から先端面(側壁面)上に、カソード6aと一列に複数形成されている。ゲート補助層6bはカソード6aと同一の導電性材料からなり、ゲート5に電気的に接続されている。
【0086】
7は、絶縁部材9の側壁面において、第二の絶縁層4の側壁面を、ゲート5の先端面および第一の絶縁層4の側壁面に比べて内部に凹むように後退させた凹部である。また、8は電子放出に必要な電界が形成される間隙である。間隙8は極めて狭く、かつ素子横方向、すなわち図12(c)の左右方向に略均一となるよう形成されている。
【0087】
基本的な作製方法は実施例3と同様であるので、ここでは図11を参照してその違いだけを述べる。
【0088】
本例では、スパッタ蒸着法を用いて、ゲート5上にカソード材料6であるモリブデン(Mo)を付着させた。成膜時の基板1の角度はスパッタタ−ゲットに対して水平とした。加えて、スパッタ粒子が限られた角度で基板1の表面に入射するよう、アルゴンプラズマを真空度0.1Paで生成し、基板1とMoターゲットの間の距離を60mm以下(Arイオンの0.1Paでの平均自由工程)となるように基板1を設置した。蒸着速度を10nm/minに定めて約2分間の蒸着を行い、第一の絶縁層3の側壁面(絶縁部材9の外表面)のMoの厚さが20nmになるように形成した。そしてこのとき、凹部7内へのカソード材料6の回り込み量が40nmとなるように形成した。
【0089】
モリブデン膜を形成後、カソード材料6a’,6b’の膜上に、フォトリソグラフィー技術を用いて、幅3μmのライン&スペースであるレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料6a’,6b’の膜を加工し、不要なレジストを取り除いて、カソード6aと、ゲート5の一部をなすゲート補助層6bを形成した。この時の加工ガスには、カソード材料6のモリブデンに合わせ、CF4系のガスを用いた。
【0090】
得られたカソード6aとゲート補助層6bについて、図12(a),(c)に示される電極幅T1,T2を計測した。その結果、ゲート補助層6bの電極幅T2が、低電位側であるカソード6aの電極幅T1よりも、10nm〜30nm程度狭くなっていた。断面TEMによる解析の結果、図12(b)におけるカソード6aとゲート5(ゲート補助層6b)間の間隙8は、平均8.5nmとなっていた。
【0091】
本実施例においても、実施例2同様の効果を得た。さらには、ゲート5上に複数のゲート補助層6bを設け、その幅(T2)をやはり複数設けたカソード6aの幅(T1)よりも小さくすることで、より効率の高い電子ビーム源を形成することができた。なお、上述の実施例2、および実施例4の電子放出素子を用いて、前述の画像表示装置を作成したところ、電子ビームの成形性に優れた表示装置を提供でき、結果、表示画像の良好な表示装置を実現できた。
【符号の説明】
【0092】
1:基板、2:電極(素子電極)、3:第一の絶縁層、4:第二の絶縁層、5:ゲート、5a:上層の導電層、5b:下層の導電層、6,6a’,6b’:カソード材料、6a:カソード、6b:ゲート補助層、7:凹部、8:間隙、9:絶縁部材、20:アノード
【技術分野】
【0001】
本発明は、電子を放出するための電子線装置およびそれを用いた画像表示装置に関する。
【背景技術】
【0002】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が知られている。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られている。特許文献1には積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部(凹部)を設けた構成が開示されている。
【0003】
一方、特許文献2には、上記のように電子がゲートに衝突、散乱した後に取り出される電子放出素子とは、構造および電子の取り出し形態が全く異なるスピント形の電子放出素子について、ゲートを導電層の積層体とすることが開示されている。具体的には、ゲートを第一導電体層およびこの第1導電体層上に積層された第2導電体層で構成し、第2導電体層の線膨張率を第1導電体層の線膨張率より小さくすることが開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2001−167693号公報
【特許文献2】特開2001−43789号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、電子がゲートに衝突、散乱した後に取り出される電子放出素子を用いた電子線装置において、安定した電子放出特性が得やすく、しかも過剰な発熱を生じた場合にも、過熱による素子劣化や素子破壊を防止できるようにすることを目的とする。
【課題を解決するための手段】
【0006】
本発明は、上記目的のために、表面に凹部を有する絶縁部材と、
前記絶縁部材の外表面と前記凹部の内表面とに跨って位置する突起を有するカソードと、
前記絶縁部材の外表面に、前記突起と対向して位置するゲートと、
前記ゲートを介して前記突起と対向して位置するアノードと
を有し、前記ゲートは、少なくとも2つの導電層の積層体からなり、前記突起と対向する部分に位置する導電層の熱膨張率は、他の導電層の熱膨張率よりも大きいことを特徴とする電子線装置を提供するものである。
【発明の効果】
【0007】
本発明においては、長期間に渡り、電子放出特性の安定した電子放出素子を提供することができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第1の例に係る電子放出素子の模式図である。
【図2】本発明の電子線装置の電源配置の一例を示す模式図である。
【図3】本発明の電子放出素子における電子放出の様子を説明するための俯瞰図である。
【図4】本発明の電子放出素子の駆動時における動作を説明するための図である。
【図5】本発明の第1の例に係る電子放出素子の製造方法を説明するための図である。
【図6】本発明の電子源を用いた画像形成装置の構成を説明するための図である。
【図7】本発明の電子放出素子の凹部近傍を説明するための図である。
【図8】本発明の第2の例に係る電子放出素子の模式図である。
【図9】本発明の第3の例に係る電子放出素子の模式図である。
【図10】本発明の第3の例に係る電子放出素子を俯瞰した図である。
【図11】本発明の第3の例に係る電子放出素子の製造方法を説明するための図である。
【図12】本発明の第4の例に係る電子放出素子の模式図である。
【発明を実施するための形態】
【0009】
まず、以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【0010】
本発明は、電子放出部における各電子放出点、ひいては素子全体が、単純な構成で安定に動作するよう鋭意検討したものである。最初に、本発明の第1の例に係る電子放出素子の構成等について述べる。
【0011】
図1は本発明の第1の例に係る電子放出素子の模式図である。ここで、図1(a)は素子を上から見た上面図、図1(b)は図1(a)におけるA−A’線での断面図、図1(c)は図1(a)において素子をA’からAに向かう方向から眺めたときの側面図である。
【0012】
図1中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一の絶縁層および第二の絶縁層である。5はゲートであり、2層の導電層5a,5bで構成されている。また、6aはカソードであり、絶縁部材9の外表面(本例では第一の絶縁層3の側壁面)上に設けられている。カソード6aは導電性材料からなり、素子電極2に電気的に接続されている。
【0013】
7は凹部(リセス部)であり、絶縁部材9の外表面において、第二の絶縁層4の側壁面をゲート5の先端面および第一の絶縁層3の側壁面に比べて内方に凹むように後退させた領域である。また、8は電子放出に必要な電界が形成される間隙(カソード6aとゲート5間の最短距離)である。間隙8は極めて狭く、かつ素子横方向、すなわち図1(c)の左右にかけて略均一となるよう形成されている。
【0014】
後で詳述するように、カソード6aは、絶縁部材9の外表面と、該外表面と隣接して連続する前記凹部7の内表面とに跨って位置する突起30を有している。電子放出部となるカソードの突起部分が、絶縁層の外表面と凹部の内表面都に跨って位置しているので、絶縁部材との十分な接触面積を得られるため、密着強度が高く、熱的安定性に優れたカソードが得られる。
【0015】
図2は、本発明の電子線装置の電源配置の一例である。Vfはゲート5とカソード6aとの間に印加する電圧、Ifは両電極間に流れる素子電流である。アノード(陽極)20はゲート5を介してカソード6aの突起30と対向して位置している。また、Vaは低電位側カソード電極とアノード20との間に印加する電圧、Ieは両電極間に流れる電子放出電流である。ここで効率ηは、単位時間あたりにカソード6aから放出される電子数と、同じくアノード20に到達する電子数との比であり、素子電流Ifと電子放出電流Ieとからη=Ie/(If+Ie)として与えられる。
【0016】
ついで、素子から放出される電子の軌道について図3で説明する。放出された電子は、まずゲート5の先端部に衝突する。衝突した電子の一部はゲート5に取り込まれ、残りはゲート5表面で様々な方向に散乱される。散乱された電子は、周囲の電界によって向きや速度を変えられながら飛行し、一部は衝突することなく外部に引き出される。その軌道の例を図3に符号10で示した。残りはゲート5に引き付けられ、ゲートの上面51や側面52、裏面53に衝突する。以後、衝突した電子の一部が取り込まれ、残りが散乱し、といった過程が繰り返される。その軌道の例を図3に符号11で示した。
【0017】
図2において、上記のような多重散乱の末に、最終的に素子外部へと引き出された電子の(単位時間あたりの)総数が電子放出電流Ie、ゲート5に吸収されてしまった電子の総数が素子電流Ifである。カソードから放出された電子がゲート5に衝突すること、また上述のIfがゲートに流れることによって、ゲート5が発熱する。このゲート5の発熱について説明する。
【0018】
図4(a)は、図1(b)における凹部7の近傍を拡大したもので、本発明の素子を駆動して間もない状態を示している。図4(a)において、3および4は絶縁部材9を構成する第一および第二絶縁層である。5はゲートで、上層の導電層5aと下層の導電層5bとの2層構成となっている。下層の導電層5bは突起30と対向する部分に位置しており、上層の導電層5aはこの下層の導電層5b上に位置している。6aはカソードで、30はその頂部の突起、Cは突起30の先端である。また、40はC点から放出された電子の軌道である。31は下層の導電層5bの先端部であり、Hは放出された電子が下層の導電層5bに衝突する箇所を示している。ギャップ間距離dは、C点とH点間の距離である。
【0019】
素子駆動時、凹部7近傍において顕著に発熱している部分は、カソード6a頂部の突起30と、下層の導電層5bの先端部31である。突起30は、C点からの電子放出にともなうノッティンガム(Nottingham)効果と、ジュール熱とによって発熱する。一方、ゲート先端部31は、H点からゲート5に吸収された電子のエネルギーによって加熱される。また、ゲート5は、多重散乱の末に下層の導電層5bや上層の導電層5aに吸収される電子によっても加熱される。
【0020】
適切に構成された素子であれば、駆動時に上記のような原因で熱が生じても動作に支障をきたすことはない。しかし、製造時のばらつきによりギャップ間隔dが所定の長さより短かいとか、動作中に残留ガスの分子が吸着するなどして、想定より多い電子がC点から放出されることがあり得る。凹部7近傍に発生した過剰な熱は、ゲート5の変形や溶解の原因となり、極端な場合、素子特性の劣化や破壊を引き起こす。また、図4(a)に示すように、カソード6aの突起30部分が凹部7の内表面に回りこんでいる場合、ゲート5をカソード6aに引き付ける力(クーロン力)が大きくなり、ゲート5がカソード6aに向けて変形することがある。ゲート5がカソード6aに向けて変形すると、ゲート5への電子衝突および素子電流If(図2参照)が増加し、ゲート5での発熱が増加するため、上述のゲート5の変形、溶解が生じやすく、問題である。こうした事態を防ぐため、本発明ではゲート5を多層構成とし、下層の導電層5bを、上層の導電層5aより熱膨張率の大きな材料で形成している。
【0021】
図4(b)に、本発明の素子が過剰な熱の発生を抑制しつつ動作している様子を示す。図4(b)において、41はC点から放出された電子の軌道、H’は放出された電子が下層の導電層5bに衝突する箇所を示している。また、ギャップ間距離d’は、C点とH’点間の距離である。凹部7近傍に熱が発生すると、ゲート5の温度も上昇する。すると、下層の導電層5bと上層の導電層5aの熱膨張率の差から、ゲート5はゲート先端部31が突起30から離れるように反り、ギャップ間距離d’が増す。その結果、C点における電界強度が減少し放出電流が減るので、凹部7近傍で発生する熱も減少する。このようなギャップ間距離d’の調整が、発生する熱の程度に応じて自動的に行われるため、素子は長期的に見て安定に動作する。このように、本発明の構成においては、以下の効果を奏する。
【0022】
まず、本発明におけるカソードは、絶縁部材の外表面と凹部の内表面とに跨って位置し、アノードと対向して電子を放出する部分となる突起を有する。突起は、絶縁部材の外表面と凹部の内表面の2面に跨って設けられているので、絶縁部材との密着面が広く、機械的安定性に優れると共に、熱の放出面を広くとれる。このため、安定した電子の放出特性が得やすいと共に、放熱特性に優れる。
【0023】
また、本発明のゲートは、熱膨張率の異なる少なくとも2つの導電層の積層体で構成されているので、ゲートが過剰に過熱されると、バイメタル効果により反りを生じる。そして、突起と対向する部分に位置する導電層の熱膨張率が他の導電層の熱膨張率よりも大きいことから、この反りは上記突起から離れる方向に生じる。その結果、カソードとアノード間の電界強度が弱まり、電子の放出量が抑制されて発熱量が低減され、過熱による素子劣化や素子破壊を防止することができる。なお、ゲートの温度が下がると、ゲートの反りは回復し、再びゲートの温度が上がると反って温度を引き下げることが自動的に繰り返されることになる。よって、本願発明は、長時間の駆動を行っても素子特性の安定した、良好な電子放出素子を提供することができる。
【0024】
以上、本発明の第1の例に係る電子放出素子の代表的な構成とその動作について説明した。次に、その製造方法について図5を用いて説明する。図5(a)から図5(g)は、本発明の第1の例に係る電子放出素子の製造工程を順に示した模式図である。
【0025】
基板1は素子を機械的に支えるための基板であり、Na等の不純物含有量を減少させたガラス、石英ガラス、青板ガラスまたはシリコン基板である。基板1に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが好ましい。ディスプレイパネルのような一体ものとして用いる場合は、成膜材料や他の積層部材と比較して熱膨張率の差が小さいものが望ましい。また、熱処理に伴うガラス内部からのアルカリ元素等の拡散が少ない材料であることが望ましい。
【0026】
まず、図5(a)に示すように、まず基板1上に、絶縁部材9を構成する第一および第二の絶縁層3,4と、ゲート5を積層する。
【0027】
第一の絶縁層3は、加工性に優れる材料からなる絶縁性の膜である。たとえばSiN(SixNy)やSiO2であって、スパッタ法等の一般的な真空成膜法、CVD法、真空蒸着法で形成される。その厚さは数nmから数十μmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。同様に、第二の絶縁層4も加工性に優れる材料からなる絶縁性の膜であり、SiN(SixNy)やSiO2等を、一般的な真空成膜法で形成したものである。その厚さは数nmから数百nmの範囲で設定される。好ましくは数nmから数十nmの範囲で選択される。
【0028】
第一および第二の絶縁層3,4を積層した後に、凹部7(図5(c)参照)を形成する必要があるため、第一および第二の絶縁層3,4はエッチングに対して異なるエッチング量を持つように設定される。第一の絶縁層3と第二の絶縁層4との間の選択比を10以上とれることが望ましく、50以上とれることがより望ましい。例えば、第一の絶縁層3はSiN(SixNy)を用い、第二の絶縁層4はSiO2等、あるいはリン濃度の高いPSG、ホウ素濃度の高いBSG膜等で構成することができる。
【0029】
ゲート5は、上層の導電層5aと下層の導電層5bの2層からなり、蒸着法、スパッタ法等の一般的な真空成膜技術により形成される。上層の導電層5aと下層の導電層5bを構成する材料は、前者より後者の熱膨張率が大きいものが選択される。加えて、双方とも熱伝導率と融点が高い材料であることが望ましい。なお、本例のゲート5は、上層の導電層5aと下層の導電層5bの2層の積層体で構成されるが、少なくとも2層以上であればよく、上層の導電層5aを複数層として、全体を3層以上とすることもできる。最も突起30側に位置する導電層5bを構成する材料の熱膨張率は単層または複数層の導電層5aを構成する材料の熱膨張率よりも大きいものが選択される。導電層5bを構成する材料の熱膨張率は、単層または複数層の導電層5aを構成する材料の熱膨張率の2倍以上であることが好ましい。
【0030】
導電層5a,5bを構成する導電性の材料としては、例えばBe,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料を用いることができる。また、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物を用いることができる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN、TaN等の窒化物、Si,Ge等の半導体を用いることができる。さらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も用いることができる。
【0031】
ゲート5全体の厚さとしては、数nmから数百nmの範囲で設定され、好ましくは数十nmから数百nmの範囲で選択される。上層の導電層5aと下層の導電層5bの厚さは、素子動作時のゲート5の反り量を考慮して適宜決定される。
【0032】
ついで、図5(b)に示すように、フォトリソグラフィー技術を用いてゲート5上にレジストパターンを形成した後、エッチング手法を用いてゲート5、第二の絶縁層4、第一の絶縁層3を順に加工する。このようなエッチング加工には、一般的にRIE(Reactive Ion Etching)が用いられる。エッチングガスをプラズマ化して材料に照射することで、材料の精密なエッチング加工が可能である。加工対象の部材がフッ化物を作る場合はCF4、CHF3、SF6などのフッ素系ガスがエッチングガスとして選ばれる。部材がSiやAlのように塩化物を形成する場合はCl2、BCl3などの塩素系ガスが選ばれる。また、エッチングの速度を上げるために、水素や酸素、アルゴンなどのガスが随時添加される。レジストとの選択比を取るためには、エッチング面の平滑性を確保することが望ましい。
【0033】
さらに、図5(c)に示すように、エッチング手法を用いて第二の絶縁層4を窪ませ、凹部7を形成する。例えば、第二の絶縁層4がSiO2であれば通称バッファードフッ酸(BHF)と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用い、第二の絶縁層4がSixNyであれば熱リン酸系エッチング液を用いることで、それぞれエッチングが可能である。凹部7深さは、素子形成後のリーク電流の大きさに関係する。一般に、深く形成するほどリーク電流は小さくなるが、あまり深すぎるとゲート5が変形する等の課題が発生するため、およそ30nm〜200nm程度で形成される。
【0034】
ついで、図5(d)に示すように、ゲート5の外表面に剥離層15を形成する。剥離層15の形成は、次の工程で堆積するカソード材料6をゲート5から剥離することが目的である。例えばゲート5を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって、剥離層15が形成される。
【0035】
その後、図5(e)に示すように、カソード材料6をゲート5上と絶縁部材9(第一の絶縁層3)の外表面(側壁面)、凹部の内表面(第一の絶縁層3の上面)および基板1の表面に付着させる。カソード材料6のうち、第一の絶縁層3の側壁面と上面および基板1の表面に付着したカソード材料6a’がカソード6aを構成する。ゲート5上に付着したカソード材料6b’はその後除去される。カソード材料6の付着は、蒸着法、スパッタ法等の一般的な真空成膜技術により行なわれる。前述したように、本発明においてはカソード6aのゲート5側の形状が電子を効率良く取り出すのに最適な形状となるように、蒸着の角度と成膜時間、形成時の温度および形成時の真空度を制御して作成することが好ましい。カソード材料6は導電性があり、電界放出する材料であればよく、一般的には2000℃以上の高融点、5eV以下の仕事関数材料であり、酸化物等の化学反応層を形成しにくいか容易に反応層を除去可能な材料が好ましい。このような材料としては、例えば、Hf,V,Nb,Ta,Mo,W,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物が挙げられる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物が挙げられる。さらに、TiN,ZrN,HfN、TaN等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も挙げられる。
【0036】
そして、図5(f)に示すように、剥離層15をエッチングで取り除くことで、ゲート5上のカソード材料6b’を取り除く。
【0037】
最後に、図5(g)に示すように、連続膜として付着したカソード材料6a’を必要に応じて短冊状に分割して形成されたカソード6aと電気的に接続された素子電極2を形成する。素子電極2は導電性を有しており、蒸着法、スパッタ法等の一般的な真空成膜技術と、フォトリソグラフィー技術により形成される。その材料としては、例えばBe,Mg,Ti,Zr,Hf,V,Nb,Ta,Mo,W,Al,Cu,Ni,Cr,Au,Pt,Pd等の金属または合金材料、TiC,ZrC,HfC,TaC,SiC,WC等の炭化物を用いることができる。また、HfB2,ZrB2,CeB6,YB4,GdB4等の硼化物、TiN,ZrN,HfN等の窒化物、Si,Ge等の半導体を用いることができる。さらには、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素および炭素化合物等も用いることができる。また、その厚さは数十nmから数mmの範囲で設定され、好ましくは数十nmから数μmの範囲で選択される。
【0038】
以上、本発明の第1の例に係る電子放出素子の構成とその代表的な製造方法について説明した。次いで、その適用可能な応用例を図6を用いて説明する。
【0039】
本発明の電子放出素子は、基板61上に複数個配列することで、電子源ないし画像形成装置を形成することができる。配列の例としては、いわゆる単純マトリクス配置があげられる。すなわち、電子放出素子をX方向およびY方向に行列状に複数個配し、同行に属する素子の電極の一方をX方向の共通の配線へ、同列に属する素子のもう一方の電極をY方向の共通の配線へと、それぞれ接続した配置である。その様子を図6に示した。図6において、61は電子源基板、62はX方向配線、63はY方向配線であり、また、64は本発明の実施の形態に係る電子放出素子である。
【0040】
X方向配線62は、Dx1,Dx2,…Dxmのm本の配線からなり、真空蒸着法,印刷法,スパッタ法等を用いて形成された導電性金属等で構成する。配線の材料、膜厚、幅は適宜設計される。Y方向配線63は、Dy1,Dy2,…Dynのn本の配線からなり、X方向配線62と同様に形成される。ここで、mとnは共に正の整数である。なお、外部からの駆動にそなえて、各配線には引き出し用の外部端子が設けられている。
【0041】
これらm本のX方向配線62とn本のY方向配線63との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している。不図示の層間絶縁層は、真空蒸着法,印刷法,スパッタ法等を用いて形成されたSiO2等で構成される。例えば、X方向配線62を形成した電子源基体61の全面あるいは一部に所望の形状で形成され、特に、X方向配線62とY方向配線63の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。
【0042】
電子放出素子64を構成する電極(図1で説明した素子電極2とゲート5)は、X方向配線62およびY方向配線63と各々電気的に接続されている。X方向配線62とY方向配線63を構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。これらの材料は、例えば図5(g)の説明で挙げた素子電極2の材料より適宜選択することができる。
【0043】
X方向配線62には、不図示の走査信号印加手段が接続される。走査信号により、X方向に配列した電子放出素子64の行を選択する。一方、Y方向配線63には、不図示の変調信号発生手段が接続される。変調信号により、Y方向に配列した電子放出素子64の各列を入力信号に応じて変調する。
【0044】
各電子放出素子に印加する駆動電圧は、当該素子に印加する走査信号と変調信号との差電圧として供給する。つまり、X方向とY方向を同時に選択することで、それぞれの素子を駆動する。なお、71は電子源基板61を固定したリアプレート、76は透明なガラス基板73の内面に発光部材としての蛍光体である蛍光膜74とメタルバック75等が形成されたフェースプレートである。
【0045】
また、72は支持枠であり、この支持枠72には、リアプレート71、フェースプレート76がフリットガラス等を用いて接続されている。77は外囲器(表示パネル)であり、例えば大気中あるいは窒素中で、400〜500度の温度範囲で10分以上焼成することで、封着して構成される。リアプレート71は主に基体61の強度を補強する目的で設けられるため、基体61自体で十分な強度を持つ場合には、不要とすることができる。一方で、フェースプレート76とリアプレート71との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器(表示パネル)77を構成することも行なわれる。
【0046】
フェースプレート76の蛍光膜74には、リアプレート71上の素子配列と、放出される電子の軌道を考慮して、対応する蛍光体(不図示)を適切な位置に配置する。当然ながら、フェースプレート76自体も、適切にアライメントした上でリアプレート71と固定されている。
【0047】
表示パネル77でテレビジョン画像などの画像を表示する際には、外部から電子源を駆動する不図示の駆動回路を端子群Dx1〜Dxm、端子群Dy1〜Dyn、および高圧端子Hvに接続する。駆動回路は、NTSC方式等、所望の表示方式にもとづいた画像信号を発生する。画像信号のうち、走査信号は端子群Dx1〜Dxmに、変調信号は端子群Dy1〜Dynにそれぞれ印加する。また、高圧端子Hvには加速電圧を印加する。これは、各素子から放出される電子に、蛍光体を励起するのに十分なエネルギーを付与するためである。
【0048】
ここで述べた画像形成装置の構成は一例であって、本発明の技術思想に基づいて種々の変形が可能である。例えば、画像の表示方式は、PAL、SECAM方式の他に、MUSE方式をはじめとする高品位TVに対応した方式を採用してもよい。さらに、本発明の実施の形態に係る画像形成装置は、テレビジョン放送の表示装置,テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【0049】
なお、ゲート5とは、広い意味では、ゲート5と電気的に接続された全ての高電位側電極を意味するものである。したがって、後述する実施例3〜5におけるゲート補助層6bもゲート5の一部を構成する。同様にカソード6aとは、広い意味では、カソード6aと素子電極2とを含む、電気的に接続された全ての低電位側電極を意味するものである。
【実施例】
【0050】
以下、具体的な実施例を挙げて本発明を詳しく説明する。
【0051】
(実施例1)
本実施例に係る電子放出素子は、図1で説明したもので、本実施例に係る電子放出素子の製造方法を図5で説明する。基板1は素子を機械的に支えるためのもので、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるPD200を用いている。
【0052】
まず、図5(a)に示すように基板1上に、絶縁部材9を構成する第一および第二の絶縁層3,4と、ゲート5を積層する。
【0053】
第一の絶縁層3は、加工性に優れた絶縁性の材料からなる膜である。SiN(SixNy)をスパッタ法にて形成し、その厚さは約500nmであった。第二の絶縁層4は、同様に加工性に優れた絶縁性の材料からなる膜である。SiO2をスパッタ法にて形成し、その厚さは約30nmであった。
【0054】
ついでゲート5を形成する。下層の導電層5bには、厚さ30nmのPt(熱膨張率8.8E-6/K)、上層の導電層5aには厚さ30nmのTaN(熱膨張率3.6E-6/K)を、それぞれスパッタ法にて形成した。
【0055】
ついで、図5(b)に示すように、フォトリソグラフィー技術を用いてゲート5上にレジストパターンを形成したのち、ドライエッチング手法を用いてゲート5、第二の絶縁層4、第一の絶縁層3を順に加工する。本実施例では、第一および第二の絶縁層3,4およびゲート5にフッ化物を作る材料を選択したことから、CF4系の加工ガスを用いた。このガスを用いてRIEを行った結果、第一の絶縁層3、第二の絶縁層4およびゲート5のエッチング後の側壁面の角度は、基板1の表面に対しておよそ80°であった。
【0056】
レジストを剥離した後、図5(c)に示すように、BHFを用いたエッチング手法により、第二の絶縁層4の側端面を窪ませ(後退させ)、深さ約70nmの凹部7を形成した。
【0057】
ついで、図5(d)に示すように、ゲート5に剥離層15を形成する。剥離層15の形成は、TaNのゲート5に電解メッキによりNiを電解析出させることで行った。
【0058】
その後、図5(e)に示すように、カソード材料6であるモリブデン(Mo)を素子上に形成した。符号6b’で示すのがゲート5上に付着したカソード材料6、符号6a’で示すのが絶縁層3の外面から凹部の内表面及び絶縁層3の外表面から基板1の表面に付着したカソード材料6である。本実施例では成膜方法としてEB蒸着法を用いた。また、本形成方法では基板1の角度を水平面に対し60°にセットした。これにより、ゲート5の上部にはMoが約60°で入射し、第一の絶縁層3のRIE加工後の傾斜した側壁面には約40°で入射する。蒸着速度を約12nm/minに定め、約2.5分間の蒸着を行った。蒸着時間を精密に制御して、第一の絶縁層3の外表面のMoの厚さが30nmになるように形成した。
【0059】
Mo膜を形成後、図5(f)に示すように、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート5上に析出させたNiの剥離層15を除去することにより、カソード材料6b’をゲート5上から剥離した。この剥離後、カソード材料6a’の上に、フォトリソグラフィー技術を用いて、幅100μmのレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料6a’を加工し、不用なレジストを取り除いてカソード6aを形成した。この時の加工ガスには、カソード材料6であるモリブデンに合わせてCF4系のガスを用いた。
【0060】
最後に、図5(g)に示すように素子電極2を形成した。材料は銅(Cu)であり、スパッタ法を用いて形成した。その厚さは約500nmであった。
【0061】
以上の方法で素子を形成した後、図2に示される電源配置で本構成の特性を評価した。図2においてVfは高電位側となるゲート5と低電位側となるカソード6aの間に印加される駆動電圧、Ifはこの時流れる素子電流、Vaは低電位側であるカソード6aおよび素子電極2とアノード20の間に印加される電圧、Ieは電子放出電流である。
【0062】
本構成の特性を評価した結果、駆動電圧Vfが26Vで、電子放出電流Ieの平均が1.5μA、効率ηの平均が17%の素子が得られた。本発明においては、従来の素子と比較すると、ギャップ間距離d(図4参照)の調整が、発生する熱の程度に応じて自動的に行われるため、長期にわたり安定に動作した。また、凹部(リセス)内に電子放出部となるカソードの突起部を入り込ませ、突起部と凹部の内表面とを接触させることによって、熱的、機械的安定性が向上した。その結果、連続的に素子を駆動しても、Ieの変動量(減少量)が小さく、動作の安定した良好な電子放出素子が得られた。
【0063】
なお、素子のカソード部を断面TEMにて観察した結果、図7のようなカソード形状となっていた。断面TEM像から各パラメータの値を抽出した結果、θa=75°、θb=80°、X=35nm、h=29nm、δ=11nm、d=9nmであった。
【0064】
(実施例2)
図8は本発明の第2の例に係る電子放出素子の模式図である。図8(a)は上面図、図8(b)は図8(a)におけるA−A’線での断面図、図8(c)は図8(a)において素子をA’からAに向かう方向から眺めたときの側面図である。この図8に基づいて本実施例に係る電子放出素子を説明する。
【0065】
図8中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一および第二の絶縁層である。5はゲートであり、上層の導電層5aおよび下層の導電層5bの2層で構成されている。また、6a,はカソードであり、第一の絶縁層3の絶縁部材9の外面(側壁面)上に短冊状に複数形成されている。カソード6aは導電性材料から構成され、素子電極2に電気的に接続されている。7は凹部であり、絶縁部材9において、第二の絶縁層4の側壁面を、ゲート5の先端面および第一の絶縁層3の側壁面に比べて内部に凹むように後退させた領域である。また、8は電子放出に必要な電界が形成される間隙である。間隙8は極めて狭く、かつ素子横方向、すなわち図8(c)の左右方向に略均一となるよう形成されている。
【0066】
基本的な作製方法は実施例1と同様であるので、ここでは図5を参照してその違いだけを述べる。
【0067】
本例では、図5(e)のカソード材料6として、EB蒸着法を用いて、モリブデン(Mo)を付着させた。成膜時の基板1の傾斜角度は80°とした。これにより、ゲート5の上部にはMoが80°で入射し、第一の絶縁層3のRIE加工後の傾斜した側壁面にはMoが20°で入射する。蒸着速度を約10nm/minに定め、約2分間蒸着を行った。蒸着時間を精密に制御して、第一の絶縁層3の傾斜した側壁面(絶縁部材9の外表面)のMoの厚さが20nmとなるように形成した。
【0068】
Mo膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いて、ゲート5上に析出させたNiの剥離層15を除去することにより、ゲート5上のカソード材料6b’をゲート5から剥離した。この剥離後、第一の絶縁層3の側壁面に付着したカソード材料6a’の上に、フォトリソグラフィー技術を用いて、幅3μmのライン&スペースであるレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料6a’を分割加工し、不用なレジストを取り除いて、図5(f)の複数のカソード6aを形成した。この時の加工ガスには、カソード材料6のモリブデンに合わせ、CF4系のガスを用いた。
【0069】
断面TEMによる解析の結果、図8(b)における間隙(カソード6aとゲート5間の最短距離)8は、平均8.5nmとなっていた。
【0070】
以上の方法でカソード6aを複数有する素子を形成した後、図2に示した電源配置で電子源の特性を評価した。本構成の特性を評価した結果、駆動電圧Vfが26Vで、電子放出電流Ieの平均が6.2μA、効率ηの平均が17%の素子が得られた。この特性から考察すると、カソード6aを複数の短冊形状にすることで、電子放出電流が短冊の本数だけ増加したものと推測される。
【0071】
同様な製法で短冊のライン&スペースを0.5μmとし、短冊の本数を100倍に増やした場合は、約100倍の電子放出量が得られた。このように、短冊状カソード6aを複数有する電子放出素子においては、実施例1と同様の効果を得るとともに、電子放出素子毎の電子放出特性のばらつきを低減することが可能となる。
【0072】
(実施例3)
図9は本発明の第3の例に係る電子放出素子の模式図である。図9(a)は上面図、図9(b)は図9(a)におけるA−A’線での断面図、図9(c)は図9(a)において素子をA’からAに向かう方向から眺めたときの側面図である。この図9に基づいて本実施例に係る電子放出素子を説明する。
【0073】
図9中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一および第二の絶縁層である。5はゲートであり、上層の導電層5aおよび下層の導電層5bの2層で構成されている。また、6aはカソードであり、第一の絶縁層3の外表面(側壁面)及び凹部の内表面(第一の絶縁層3の上面)上に形成されている。カソード6aは導電性材料から構成され、素子電極2に電気的に接続されている。
【0074】
一方、6bはゲート5の一部をなすゲート補助層であり、ゲート5の上面からゲート5の先端面(側壁面)上に形成されている。ゲート補助層6bは、低電位側のカソード6aと同一の導電性材料からなり、ゲート5に電気的に接続されている。
【0075】
7は凹部であり、絶縁部材9の外面(側壁面)において、第二の絶縁層4の側壁面を、ゲート5の先端面および第一の絶縁層4の側壁面に比べて内部に凹むように後退させた領域である。また、8は電子放出に必要な電界が形成される間隙である。間隙8は極めて狭く、かつ素子横方向、すなわち図9(c)の左右方向に略均一となるよう形成されている。素子全体を俯瞰した様子を図10に示した。
【0076】
次いで、本実施例に係る電子放出素子の製造方法の一例を説明する。図11は、本発明の第3の例に係る電子放出素子の製造工程を順に示した模式図である。基板1は素子を機械的に支えるためのものであり、本実施例ではプラズマディスプレイ用に開発された低ナトリウムガラスであるPD200を用いている。
【0077】
まず、図11(a)に示すように基板1上に絶縁部材9を構成する第一および第二の絶縁層3,4と、ゲート5を積層する。第一の絶縁層3は、加工性に優れた絶縁性の材料からなる膜である。SiN(SixNy)をスパッタ法にて形成し、その厚さとしては約500nmであった。第二の絶縁層4は、同様に加工性に優れた絶縁性の材料からなる膜である。SiO2をスパッタ法に形成し、その厚さは約40nmであった。ゲート5は2層構成であり、下層の導電層5bには厚さ30nmのPtを、上層の導電層5aには厚さ30nmのTaNを、それぞれスパッタ法にて形成した。
【0078】
積層の後、図11(b)に示すように、フォトリソグラフィー技術によりゲート5上にレジストパターンを形成した。その後、ドライエッチング手法を用いてゲート5、第二の絶縁層4、第一の絶縁層3を順に加工した。本実施例では、第一および第二の絶縁層3,4およびゲート5にフッ化物を作る材料を選択したことから、CF4系の加工ガスを用いた。このガスを用いてRIEを行った結果、第一の絶縁層3、第二の絶縁層4およびゲート5のエッチング後の側壁面の角度は、基板1の表面に対しておよそ80°であった。
【0079】
レジストを剥離した後、図11(c)に示すように、BHFを用いたエッチング手法により、第二の絶縁層4の側端面を窪ませ(後退させ)、深さ約100nmの凹部7を形成した。
【0080】
本例では、図11(d)に6b’として示すように、ゲート5上にもカソード材料6であるモリブデン(Mo)を付着させる。成膜方法にはEB蒸着法を用いた。また、本形成方法では基板1の角度を60°にセットした。これによりゲート5上部にはMoが60°で入射し、第一の絶縁層3のRIE加工後の傾斜した側壁面には40°で入射する。蒸着速度を約10nm/minに定め、約4分間蒸着を行った。この時、蒸着時間を精密に制御することにより、第一の絶縁層3の側壁面(絶縁部材9の外表面)のMoの厚さが40nmになるように形成した。なお、モリブデンの熱膨張率は5.1E-6/Kである。
【0081】
次に、第一の絶縁層3の側壁面から上面(凹部の内表面)及び絶縁層3の側面から基板1上に跨るカソード材料6a’と、ゲート5上のカソード材料6b’との上に、フォトリソグラフィー技術を用いて、幅600μmのレジストパターンを形成した。ついで、ドライエッチング手法を用いて両カソード材料6a’,6b’の膜を加工し、不用なレジストを取り除いて、図11(e)に示す低電位側のカソード6aと、高電位側のゲート5の一部をなすゲート補助層6bとを形成した。この時の加工ガスには、カソード材料6のモリブデンに合わせ、CF4系のガスを用いた。断面TEMによる解析の結果、図9(b)における間隙8は15nmであった。
【0082】
次に、図11(e)に示すように素子電極2を形成した。材料は銅(Cu)であり、成膜にはスパッタ法を用いた。その厚さは、約500nmであった。
【0083】
以上の方法でゲート補助層6bを有する電子放出素子を形成した後、図2に示した電源配置で本電子源の特性を評価した。本構成の特性を評価した結果、駆動電圧Vfが35Vで、電子放出電流Ieの平均が1.5μA、効率ηの平均が14%の素子が得られた。このように、カソード6aと同等の幅(後述の図12のT2と同じ方向の長さ)を有するゲート補助層6bを有することによって、効率の高い電子放出素子を得られた。
【0084】
(実施例4)
図12は本発明の第4の例に係る電子放出素子の模式図である。図12(a)は上面図、図12(b)は図12(a)におけるA−A’線での断面図、図12(c)は図12(a)において、素子をA’からAに向かう方向から眺めた時の側面図である。この図12に基づいて本実施例に係る電子放出素子を説明する。
【0085】
図12中、1は基板、2は電極(素子電極)、3,4は絶縁部材9を構成する第一および第二絶縁層である。5はゲートであり、上層の導電層5aおよび下層の導電層5bの2層で構成されている。また、6aはカソードであり、第一の絶縁層3の側壁面上に短冊状に複数形成されている。カソード6aは導電性材料からなり、素子電極2に電気的に接続されている。一方、6bは高ゲート5の一部を構成するゲート補助層であり、ゲート5の上面から先端面(側壁面)上に、カソード6aと一列に複数形成されている。ゲート補助層6bはカソード6aと同一の導電性材料からなり、ゲート5に電気的に接続されている。
【0086】
7は、絶縁部材9の側壁面において、第二の絶縁層4の側壁面を、ゲート5の先端面および第一の絶縁層4の側壁面に比べて内部に凹むように後退させた凹部である。また、8は電子放出に必要な電界が形成される間隙である。間隙8は極めて狭く、かつ素子横方向、すなわち図12(c)の左右方向に略均一となるよう形成されている。
【0087】
基本的な作製方法は実施例3と同様であるので、ここでは図11を参照してその違いだけを述べる。
【0088】
本例では、スパッタ蒸着法を用いて、ゲート5上にカソード材料6であるモリブデン(Mo)を付着させた。成膜時の基板1の角度はスパッタタ−ゲットに対して水平とした。加えて、スパッタ粒子が限られた角度で基板1の表面に入射するよう、アルゴンプラズマを真空度0.1Paで生成し、基板1とMoターゲットの間の距離を60mm以下(Arイオンの0.1Paでの平均自由工程)となるように基板1を設置した。蒸着速度を10nm/minに定めて約2分間の蒸着を行い、第一の絶縁層3の側壁面(絶縁部材9の外表面)のMoの厚さが20nmになるように形成した。そしてこのとき、凹部7内へのカソード材料6の回り込み量が40nmとなるように形成した。
【0089】
モリブデン膜を形成後、カソード材料6a’,6b’の膜上に、フォトリソグラフィー技術を用いて、幅3μmのライン&スペースであるレジストパターンを形成した。ついで、ドライエッチング手法を用いてカソード材料6a’,6b’の膜を加工し、不要なレジストを取り除いて、カソード6aと、ゲート5の一部をなすゲート補助層6bを形成した。この時の加工ガスには、カソード材料6のモリブデンに合わせ、CF4系のガスを用いた。
【0090】
得られたカソード6aとゲート補助層6bについて、図12(a),(c)に示される電極幅T1,T2を計測した。その結果、ゲート補助層6bの電極幅T2が、低電位側であるカソード6aの電極幅T1よりも、10nm〜30nm程度狭くなっていた。断面TEMによる解析の結果、図12(b)におけるカソード6aとゲート5(ゲート補助層6b)間の間隙8は、平均8.5nmとなっていた。
【0091】
本実施例においても、実施例2同様の効果を得た。さらには、ゲート5上に複数のゲート補助層6bを設け、その幅(T2)をやはり複数設けたカソード6aの幅(T1)よりも小さくすることで、より効率の高い電子ビーム源を形成することができた。なお、上述の実施例2、および実施例4の電子放出素子を用いて、前述の画像表示装置を作成したところ、電子ビームの成形性に優れた表示装置を提供でき、結果、表示画像の良好な表示装置を実現できた。
【符号の説明】
【0092】
1:基板、2:電極(素子電極)、3:第一の絶縁層、4:第二の絶縁層、5:ゲート、5a:上層の導電層、5b:下層の導電層、6,6a’,6b’:カソード材料、6a:カソード、6b:ゲート補助層、7:凹部、8:間隙、9:絶縁部材、20:アノード
【特許請求の範囲】
【請求項1】
表面に凹部を有する絶縁部材と、
前記絶縁部材の外表面と前記凹部の内表面とに跨って位置する突起を有するカソードと、
前記絶縁部材の外表面に、前記突起と対向して位置するゲートと、
前記ゲートを介して前記突起と対向して位置するアノードと
を有し、前記ゲートは、少なくとも2層の導電層の積層体からなり、前記突起と対向する部分に位置する導電層の熱膨張率は、他の導電層の熱膨張率よりも大きいことを特徴とする電子線装置。
【請求項2】
前記他の導電層の材料が、前記カソードの材料と同じであることを特徴とする請求項1に記載の電子線装置。
【請求項3】
前記カソードを複数有することを特徴とする請求項1に記載の電子線装置。
【請求項4】
請求項1に記載の電子線装置と、前記アノードの上に位置する発光部材とを有する画像表示装置。
【請求項1】
表面に凹部を有する絶縁部材と、
前記絶縁部材の外表面と前記凹部の内表面とに跨って位置する突起を有するカソードと、
前記絶縁部材の外表面に、前記突起と対向して位置するゲートと、
前記ゲートを介して前記突起と対向して位置するアノードと
を有し、前記ゲートは、少なくとも2層の導電層の積層体からなり、前記突起と対向する部分に位置する導電層の熱膨張率は、他の導電層の熱膨張率よりも大きいことを特徴とする電子線装置。
【請求項2】
前記他の導電層の材料が、前記カソードの材料と同じであることを特徴とする請求項1に記載の電子線装置。
【請求項3】
前記カソードを複数有することを特徴とする請求項1に記載の電子線装置。
【請求項4】
請求項1に記載の電子線装置と、前記アノードの上に位置する発光部材とを有する画像表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−92843(P2010−92843A)
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願番号】特願2009−189900(P2009−189900)
【出願日】平成21年8月19日(2009.8.19)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成22年4月22日(2010.4.22)
【国際特許分類】
【出願日】平成21年8月19日(2009.8.19)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]