電気光学装置及び電子機器
【課題】使用するトランジスタの数を削減することで歩留まりや開口率を向上させることができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。
【解決手段】駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏで画素回路２０を構成した。そして、駆動トランジスタＱ１を駆動させるための駆動電圧Ｖｄｄを供給する第１の電源線ＶＬ１と、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延設された電圧供給線Ｌｏとの間に駆動電圧供給用トランジスタＱｖを接続した。
【解決手段】駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏで画素回路２０を構成した。そして、駆動トランジスタＱ１を駆動させるための駆動電圧Ｖｄｄを供給する第１の電源線ＶＬ１と、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延設された電圧供給線Ｌｏとの間に駆動電圧供給用トランジスタＱｖを接続した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【背景技術】
【０００２】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、電気光学素子をそれぞれ精密に制御する必要がある。そのためには、画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２７２２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、能動素子の特性バラツキを補償する画素回路は、一般に４つ以上のトランジスタにより構成され、そのため、歩留まりや開口率の低下を招くこととなる。
【０００６】
本発明の一つの目的は、上記問題点を解消することであって、画素回路、あるいは単位回路を構成するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の電子回路は、複数の単位回路を含む電子回路であって、第１の電源線を含み、前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、前記第１の電源線は駆動電圧から電気的に切断され、前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする。
上記の電子回路において、「前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する」とは、前記第１のトランジスタの前記ドレインと前記第１のトランジスタの前記ゲートとを直接電気的に接続する場合ばかりではなく、前記第３のトランジスタなど、他のトランジスタなどの素子、あるいは配線を介して電気的に接続する場合も含む。
【０００８】
本発明の第２の電子回路は、複数の単位回路を含む電子回路であって、第１の電源線と、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする。
【０００９】
上記の電子回路において、「ドレイン」はデータ電流が前記第１のトランジスタを流れる際の前記第１のトランジスタのチャネルを挟む２つの端子の電位の相対的な関係と前記第１のトランジスタの導電型によって決定される。例えば、前記第１のトランジスタがｐ型である場合は、前記第１のトランジスタの前記２つの端子のうち電位が低い端子を「ドレイン」と言い、前記第１のトランジスタがｎ型である場合は、前記第１のトランジスタの前記２つの端子のうち電位が高い端子を「ドレイン」と言う。
上記の電子回路において、「電子素子」とは、例えば、電気光学素子、抵抗素子、ダイオード等である。
【００１０】
本発明における第３の電子回路は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
【００１１】
上記の第１のトランジスタ、第１の端子、第２の端子及び第１の制御用端子は、例えば、後述する実施形態の図３の画素回路においては、駆動トランジスタＱ１、駆動トランジスタＱ１のソース、駆動トランジスタＱ１のドレイン、駆動トランジスタＱ１のゲートに対応している。
【００１２】
また、第２のトランジスタ、第３の端子、第４の端子及び第２の制御用端子は、それぞれ、トランジスタＱ２、トランジスタＱ２のソース、トランジスタＱ２のドレイン、トランジスタＱ２のゲートに対応している。
さらに、第３のトランジスタ、第５の端子、第６の端子、第３の制御用端子は、それぞれ、スイッチングトランジスタＱ３、スイッチングトランジスタＱ３のソース、スイッチングトランジスタＱ３のドレイン、スイッチングトランジスタＱ３のゲートに対応している。
また、容量素子、第７の端子及び第８の端子は、それぞれ、保持用キャパシタＣｏ、保持用キャパシタＣｏの第１の電極Ｌａ及び保持用キャパシタＣｏの第２の電極Ｌｂに対応している。
これによれば、従来のものと比べて使用するトランジスタの数を削減された単位回路を構成することができる。
【００１３】
本発明における第４の電子回路は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第４の端子との電気的接続を制御する第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
これによれば、従来のものと比べて使用するトランジスタの数を削減して単位回路を構成することができることに加えて、容量素子に電圧を安定して保持させることができる。
【００１４】
上記の電子回路において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみである。
これによれば、使用するトランジスタの数を従来のものに比べて１つ削減して単位回路を構成することができる。
上記の電子回路において、前記第２の端子には電子素子が接続されている。
これによれば、従来のものと比べて使用するトランジスタが１つ少ない回路で電子素子を制御することができる。
上記の電子回路において、前記電子素子は電流駆動素子であってもよい。
これによれば、従来のものと比べて使用するトランジスタが１つ少ない回路で電流駆動素子を制御することができる。
上記の電子回路において、前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていてもよい。
これによれば、制御回路を容易に構成することができる。
【００１５】
本発明の第１の電子回路の駆動方法は、複数の単位回路を含む電子回路の駆動方法であって、前記電子回路は、第１の電源線を含み、前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、前記第３のトランジスタをオン状態として前記データ電流を前記第１のトランジスタに供給し、前記第１のトランジスタの導通状態を設定する第１のステップと、前記第３のトランジスタをオフ状態とし、前記第１の電源線と前記電子素子との間に前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップと、を含み、前記第１のステップの前記データ電流を前記第１のトランジスタに供給する期間の少なくとも１部の期間において、前記第１の電源線を駆動電圧から電気的に切り離し、前記第２のステップを行っている期間の少なくとも１部の期間において、前記第１のトランジスタの前記ドレイン及びソースのいずれか一方に前記第１の電源線を介して前記駆動電圧を印加すること、を特徴とする。
【００１６】
本発明の第２の電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されている電子回路の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタをオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続にするステップと、を含む。
【００１７】
本発明の第３電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、前記第８の端子は前記複数の単位回路のうちの一連の単位回路の前記第８の端子と共に第２の電源線に接続されている電子回路の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続するステップとを含む。
上記の電子回路の駆動方法によれば、前記単位回路内のトランジスタ数を可能な限り少なくすることができる。
【００１８】
本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、複数の第１の電源線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、前記対応する第１の電源線は駆動電圧から電気的に切り離されるとともに、前記対応するデータ線から供給されるデータ電流が前記第１のトランジスタに流れることにより前記第１のトランジスタの導通状態が設定され、前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記駆動電圧が印加され、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流が流れること、を特徴とする。
【００１９】
上記の電気光学装置において、「前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する」とは、前記第１のトランジスタの前記ドレインと前記第１のトランジスタの前記ゲートとを直接電気的に接続する場合ばかりではなく、前記第３のトランジスタなど、他のトランジスタなどの素子、あるいは前記対応するデータ線などの配線を介して電気的に接続する場合も含む。
【００２０】
本発明の第２の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第５の端子が前記第１の端子に接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
【００２１】
本発明の第３の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第４の端子との電気的接続を制御する第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
上記の電気光学装置においては、前記単位回路内のトランジスタ数を可能な限り少なくすることができる。
【００２２】
上記の電気光学装置において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることが好ましい。
【００２３】
上記の電気光学装置において、前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていることが好ましい。
【００２４】
これによれば、制御回路を容易に構成することができる。
上記の電気光学装置において、前記電気光学素子は、例えば、ＥＬ素子であってもよい。中でも有機ＥＬ素子などの電流駆動素子が好適である。
【００２５】
本発明の第１の電気光学装置の駆動方法は、電気光学装置の駆動方法であって、前記電気光学装置は、複数の走査線と、複数のデータ線と、複数の第１の電源線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタの前記ドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、前記第３のトランジスタがオン状態及び前記対応する第１の電源線が駆動電圧から電気的に切り離された状態で、前記対応するデータ線から供給されるデータ電流を前記第１のトランジスタに流すことにより、前記第１のトランジスタの導通状態を設定する第１のステップと、前記第３のトランジスタがオフ状態及び前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記対応する第１の電源線を介して前記駆動電圧が印加された状態で、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップを含むこと、を特徴とする。
【００２６】
本発明の第２の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、前記第２の端子に接続された電気光学素子と、含む単位回路を複数備え、前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されている電気光学装置の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を、前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含む。
【００２７】
本発明の第３の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、前記第２の端子に接続された電気光学素子と、を含む単位回路を複数備え、前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に第２の電源線に接続されている電気光学装置の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含む。
【００２８】
上記の電気光学装置の駆動方法によれば、電気光学素子に供給する電流あるいは電圧を決定するトランジスタの特性バラツキを補償するとともに、画素回路を構成するトランジスタを可能な限り削減することができる。
【００２９】
本発明における第１の電子機器は、上記の電子回路を実装したことを特徴とする。
上記の電子回路は、前記電子機器の表示ユニットやメモリ部等のアクティブな機能を有するアクティブ駆動部に用いることができる。
【００３０】
本発明における第２の電子機器は、上記のの電気光学装置を実装したことを特徴とする。
上記の電気光学装置は、高精度に電気光学素子の状態を制御できるとともに高開口率を有しているので、表示品質が優れた表示ユニットを有した電子機器を提供することができる。
又、上記の電気光学装置は、画素回路を構成するトランジスタの数を可能な限り少なくしているので、製造コストを抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】第１実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態の表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態の表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。
【図６】第２実施形態の画素回路の回路図である。
【図７】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図８】第３実施形態を説明するための携帯電話の構成を示す斜視図である。
【図９】別例の画素回路を説明するための回路図である。
【図１０】別例の画素回路を説明するための回路図である。
【発明を実施するための形態】
【００３２】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。図３は画素回路の回路図である。図４は、画素回路の駆動方法を説明するためのタイミングチャートである。
【００３３】
有機ＥＬディスプレイ１０は、信号生成回路１１、アクティブマトリクス部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３４】
信号生成回路１１は、図示しない外部装置からの画像データに基づいてアクティブマトリクス部１２に画像を表示させるための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、前記走査制御信号を走査線駆動回路１３に出力するとともに、前記データ制御信号をデータ線駆動回路１４に出力する。又、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００３５】
アクティブマトリクス部１２は、図２に示すように、列方向に沿って延設されたＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは自然数）と、行方向に沿って延設されたＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは自然数）との交差部に対応する位置に配置された複数の単位回路としての画素回路２０を有している。そして、複数の画素回路２０で１つの電子回路が形成されている。
【００３６】
つまり、各画素回路２０は、その列方向に沿って延設されたデータ線Ｘｍと、行方向に沿って延設された走査線Ｙｎとにそれぞれ接続されることによりマトリクス状に配列されている。又、各画素回路２０は、走査線Ｙｎに平行して延設された第１の電源線ＶＬ１に接続されている。各第１の電源線ＶＬ１は、アクティブマトリクス部１２の右端側に配設された画素回路２０の列方向に沿って延設された駆動電圧としての駆動電圧Ｖｄｄを供給する電圧供給線Ｌｏに駆動電圧供給用トランジスタＱｖを介して接続されている。
【００３７】
画素回路２０は、図２に示すように、発光層が有機材料で構成された電気光学素子又は電子素子として有機ＥＬ素子２１を有する。そして、画素回路２０は、駆動電圧供給用トランジスタＱｖがオン状態になることで、第１の電源線ＶＬ１を介して駆動電圧Ｖｄｄが供給されるようになっている。尚、各画素回路２０内に配置形成される後記するトランジスタは、ＴＦＴ（薄膜トランジスタ）で構成されている。
【００３８】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、アクティブマトリクス部１２に配設されたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号を出力する。
【００３９】
データ線駆動回路１４は、図２に示すように、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、それぞれアクティブマトリクス部１２に配設された対応するデータ線Ｘｍと接続されている。データ線駆動回路１４は、信号生成回路１１から出力された前記データ制御信号に基づいて、データ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをそれぞれ生成する。そして、データ線駆動回路１４は、その生成されたデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをデータ線Ｘｍを介して各画素回路２０に出力する。そして、画素回路２０は、それぞれデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭに応じて同画素回路２０の内部状態が設定されると、このデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭの電流レベルに応じて有機ＥＬ素子２１に供給する駆動電流Ｉｅｌを制御するようになっている。
【００４０】
電源線制御回路１５は、駆動電圧供給用トランジスタＱｖのゲートと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１から出力されるタイミング制御信号に基づいて、駆動電圧供給用トランジスタＱｖのオン・オフ状態を決定する電源線制御信号ＳＦＣを生成し、供給する。
そして、駆動電圧供給用トランジスタＱｖがオン状態となることで、第１の電源線ＶＬ１に駆動電圧Ｖｄｄが供給され、該第１の電源線ＶＬ１と接続された画素回路２０に駆動電圧Ｖｄｄが供給される。
【００４１】
次に、有機ＥＬディスプレイ１０の画素回路２０について以下に説明する。
図３に示すように、画素回路２０は、駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏから構成されている。
【００４２】
駆動トランジスタＱ１の導電型はｐ型（ｐチャネル）である。又、トランジスタＱ２及びスイッチングトランジスタＱ３の導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００４３】
駆動トランジスタＱ１は、そのドレインが有機ＥＬ素子２１の陽極と、トランジスタＱ２のドレインとに接続されている。有機ＥＬ素子２１の陰極は接地されている。トランジスタＱ２は、そのソースが駆動トランジスタＱ１のゲートに接続されている。トランジスタＱ２のゲートはアクティブマトリクス部１２の行方向に沿って配置された他の画素回路２０のトランジスタＱ２のゲートととも第２の副走査線Ｙｎ２に接続されている。
【００４４】
駆動トランジスタＱ１のゲートには、保持用キャパシタＣｏの第１の電極Ｌａが接続されるとともに、保持用キャパシタＣｏの第２の電極Ｌｂが駆動トランジスタＱ１のソースに接続されている。
【００４５】
駆動トランジスタＱ１のソースは、スイッチングトランジスタＱ３のソースに接続されている。スイッチングトランジスタＱ３のドレインはデータ線Ｘｍに接続されている。スイッチングトランジスタＱ３のゲートは第１の副走査線Ｙｎ１に接続されている。尚、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とで走査線Ｙｎを構成している。
【００４６】
また、駆動トランジスタＱ１のソースは、他の画素回路２０の駆動トランジスタＱ１のソースととも第１の電源線ＶＬ１に接続されている。第１の電源線ＶＬ１は、駆動電圧供給用トランジスタＱｖの第１０の端子としてのドレインに接続されている。駆動電圧供給用トランジスタＱｖの第９の端子としてのソースは電圧供給線Ｌｏに接続されている。
【００４７】
駆動電圧供給用トランジスタＱｖの導電型はｐ型（ｐチャネル）である。駆動電圧供給用トランジスタＱｖは、電源線制御回路１５から電源線制御線Ｆを介して供給される電源線制御信号ＳＦＣに応じて、電気的切断の状態（オフ状態）及び電気的接続の状態（オン状態）となる。駆動電圧供給用トランジスタＱｖがオン状態となると、駆動電圧供給用トランジスタＱｖが接続されている第１の電源線ＶＬ１に接続された各画素回路２０の駆動トランジスタＱ１に駆動電圧Ｖｄｄが供給される。
【００４８】
次に、上述のように構成された画素回路２０の駆動方法について図４に従って説明する。図４において、駆動周期Ｔｃは、有機ＥＬ素子２１の輝度が１回ずつ更新される周期を意味しており、通常、フレーム周期に相当する。
【００４９】
まず、図４に示すように、データ線駆動回路１４からデータ電流Ｉｄａｔａが供給される。この状態で、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオン状態とする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオン状態にする第２の走査信号ＳＣ２が供給される。
【００５０】
これにより、スイッチングトランジスタＱ３及びトランジスタＱ２がそれぞれオン状態になる。そして、データ電流Ｉｄａｔａが駆動トランジスタＱ１を経由して流れる。これによりデータ電流Ｉｄａｔａに応じた電荷量が保持用キャパシタＣｏに保持され、当該電荷量に対応するゲート電圧Ｖｏに応じて駆動トランジスタＱ１のソースとドレインとの間の導通状態が設定される。
【００５１】
その後、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオフ状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオフ状態にする第２の走査信号ＳＣ２が供給される。
【００５２】
これにより、スイッチングトランジスタＱ３及びトランジスタＱ２がそれぞれオフ状態となり、データ線Ｘｍと駆動トランジスタＱ１とは電気的に切断される。
尚、少なくともデータ電流Ｉｄａｔａが駆動トランジスタＱ１に供給されている期間は、駆動電圧供給用トランジスタＱｖは、電源線制御回路１５から供給される駆動電圧供給用トランジスタＱｖをオフ状態にする電源線制御信号ＳＦＣが供給されることによって、オフ状態になっている。
【００５３】
続いて、電源線制御回路１５から駆動電圧供給用トランジスタＱｖをオン状態とする電源線制御信号Ｓｖが駆動電圧供給用トランジスタＱｖのゲートに電源線制御線Ｆを介して供給される。すると、駆動電圧供給用トランジスタＱｖがオン状態になり、駆動トランジスタＱ１のソースに駆動電圧Ｖｄｄが供給される。
【００５４】
これにより、データ電流によって設定された導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給され、有機ＥＬ素子２１が発光する。このとき、駆動電流Ｉｅｌは、データ電流Ｉｄａｔａとほぼ等しくするためには、駆動トランジスタＱ１は飽和領域で駆動するように設定されていることが好ましい。
上述のようにデータ信号としてデータ電流Ｉｄａｔａを用いることにより、閾値電圧や利得係数など種々の駆動トランジスタＱ１の電気特性のパラメータのバラツキを駆動トランジスタＱ１毎に補償される。
駆動電圧供給用トランジスタＱｖがオフ状態とされるまで、有機ＥＬ素子２１はデータ電流Ｉｄａｔａに応じた輝度で発光し続ける。
上述のように、画素回路２０は、４個のトランジスタを必要とする従来の画素回路と比べて、使用するトランジスタの数を１つ少なくすることができる。従って、画素回路２０のトランジスタの製造における歩留まりや開口率を向上させることができる。
【００５５】
上述の実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。
【００５６】
（１）本実施形態では、駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏで画素回路２０を構成した。そして、駆動トランジスタＱ１を駆動させるための駆動電圧Ｖｄｄを供給する第１の電源線ＶＬ１と、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延設された電圧供給線Ｌｏとの間に駆動電圧供給用トランジスタＱｖを接続した。
【００５７】
このように構成することによって、画素回路２０は使用するトランジスタの個数を従来のものと比べて少なくすることができる。従って、トランジスタの製造における歩留まりや開口率が向上に適した画素回路を有する有機ＥＬディスプレイ１０を提供することができる。
【００５８】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、上述の第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【００５９】
図５は、本実施形態における有機ＥＬディスプレイ１０のアクティブマトリクス部１２ａ及びデータ線駆動回路１４の回路構成を示すブロック回路図である。図６は、アクティブマトリクス部１２ａに配設される画素回路３０の回路図である。
【００６０】
アクティブマトリクス部１２は、第１の電源線ＶＬ１に平行して第２の電源線ＶＬ２が配設されている。複数の第２の電源線ＶＬ２の各々は、図６に示したように各画素回路３０の保持用キャパシタＣｏと接続するとともに、電圧供給線Ｌｏに接続されている。
【００６１】
画素回路３０は、図６に示すように、駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏから構成されている。
【００６２】
駆動トランジスタＱ１は、そのドレインが有機ＥＬ素子２１の陽極とトランジスタＱ２のドレインとに接続されている。有機ＥＬ素子２１の陰極は接地されている。トランジスタＱ２のソースは駆動トランジスタＱ１のゲートに接続されるとともに、保持用キャパシタＣｏの第１の電極に接続されている。トランジスタＱ２のゲートは、第２の副走査線Ｙｎ２に接続されている。
【００６３】
保持用キャパシタＣｏの第２の電極Ｌｂは、第２の電源線ＶＬ２に接続されている。これによって、保持用キャパシタＣｏには定電圧である駆動電圧Ｖｄｄが駆動電圧供給用トランジスタＱｖのオン・オフ状態に関係なく独立して常時供給される。
このように保持用キャパシタＣｏの第２の電極Ｌｂを第２の電源線ＶＬ２に接続することによって、駆動トランジスタＱ１にデータ電流Ｉｄａｔａを供給するときと、駆動トランジスタＱ１のソースに駆動電圧を印加するときとで、保持用キャパシタＣｏに生じる電圧の変動を抑制することができる。
その結果、画素回路３０は上述の第１実施形態と同様の効果を得ることができることに加えて、上述の第１実施形態と比較して、より有機ＥＬ素子２１の輝度階調を精度良く制御することができる。
【００６４】
駆動トランジスタＱ１のソースは、第１の電源線ＶＬに接続されるとともに、スイッチングトランジスタＱ３のソースに接続されている。スイッチングトランジスタＱ３のドレインは、データ線Ｘｍと接続されている。スイッチングトランジスタＱ３のゲートは、第１の副走査線Ｙｎ１に接続されている。
【００６５】
次に、上述のように構成された画素回路３０の駆動方法について説明する。
まず、データ線駆動回路１４からデータ電流Ｉｄａｔａが供給される。この状態で、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオン状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオン状態にする第２の走査信号ＳＣ２が供給される。
【００６６】
すると、スイッチングトランジスタＱ３及びトランジスタＱ２がそれぞれオン状態になる。そして、データ電流Ｉｄａｔａが駆動トランジスタＱ１及びトランジスタＱ２を経由して、データ電流Ｉｄａｔａに相応した電荷量が保持用キャパシタＣｏに保持される。
【００６７】
これにより、駆動トランジスタＱ１のソースとドレインとの間の導通状態が設定される。
【００６８】
その後、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオフ状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオフ状態にする第２の走査信号ＳＣ２が供給される。その結果、スイッチングトランジスタＱ３及びトランジスタＱがそれぞれオフ状態になり、データ線Ｘｍと駆動トランジスタＱ１とは電気的に切断される。
尚、少なくともデータ電流Ｉｄａｔａが駆動トランジスタＱ１に供給されている期間は、駆動電圧供給用トランジスタＱｖは、電源線制御回路１５から供給される駆動電圧供給用トランジスタＱｖをオフ状態にする電源線制御信号ＳＦＣが供給されることによって、オフ状態になっている。
【００６９】
続いて、電源線制御回路１５から駆動電圧供給用トランジスタＱｖをオン状態にする電源線制御信号Ｓｖが駆動電圧供給用トランジスタＱｖのゲートに電源線制御線Ｆを介して供給される。すると、駆動電圧供給用トランジスタＱｖがオン状態になり、駆動トランジスタＱ１のソースに駆動電圧Ｖｄｄが供給される。このとき、保持用キャパシタＣｏの第２の電極Ｌｂには、駆動電圧Ｖｄｄが駆動電圧供給用トランジスタＱｖのオン・オフ状態に関係なく独立して常時供給されているので、データ電流Ｉｄａｔａに相対した電荷量を保持用キャパシタＣｏに保持するときと、駆動電圧供給用トランジスタＱｖをオン状態にすることによって駆動トランジスタＱ１から有機ＥＬ素子２１に駆動電流Ｉｅｌを供給するときとで保持用キャパシタＣｏに生じる電圧の変動を抑制することができる。従って、保持用キャパシタＣｏに保持された電圧Ｖｏに応じた駆動電流Ｉｅｌが有機ＥＬ素子に供給される。
【００７０】
（第３実施形態）
次に、第１又は第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図７及び図８に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００７１】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ７０を提供することができる。
【００７２】
図８は、携帯電話の構成を示す斜視図を示す。図８において、携帯電話８０は、複数の操作ボタン８１、受話口８２、送話口８３、有機ＥＬディスプレイ１０を用いた表示ユニット８４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット８４は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えた携帯電話８０を提供することができる。
【００７３】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
上述の実施形態では、画素回路２０，３０の駆動トランジスタＱ１の導電型をｐ型（ｐチャネル）、トランジスタＱ２及びスイッチングトランジスタＱ３のそれぞれの導電型をｎ型（ｎチャネル）になるように設定した。そして、駆動トランジスタＱ１のドレインを有機ＥＬ素子２１の陽極に接続した。又、有機ＥＬ素子２１の陰極を接地した。
【００７４】
これを、駆動トランジスタＱ１の導電型をｎ型（ｎチャネル）、スイッチングトランジスタＱ３及びトランジスタＱ２のそれぞれの導電型をｐ型（ｐチャネル）になるように設定してもよい。
上述の実施形態では、陽極を画素電極、陰極を複数の画素電極に対して共通の共通電極としたが、陰極を画素電極、共通電極を陽極としてもよい。
【００７５】
上述の第１実施形態及び第２実施形態では、画素回路に含まれるスイッチングトランジスタＱ３のゲートを第１の副走査線Ｙｎ１に接続した。又、トランジスタＱ２のゲートを第２の副走査線Ｙｎ２に接続した。そして、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とで走査線Ｙｎを構成した。
これに対して、図９や図１０に示すように、トランジスタＱ２及びスイッチングトランジスタＱ３を共通の走査信号ＳＣ１で制御することもできる。
これにより、一つの画素回路に対して設けられる走査線の数は１本となり、一つの画素回路当たりの配線数を減ずることができ、開口率を向上させることができる。
【００７６】
上記の実施形態では、駆動電圧Ｖｄｄの画素回路に対する供給を制御する制御回路として、駆動電圧供給用トランジスタＱｖを使用した。
これを、駆動電圧供給用トランジスタＱｖの変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、前記制御回路として駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、画素回路に対して速やかに駆動電圧Ｖｄｄを供給することができる。
【００７７】
上記の実施形態では、電圧供給線Ｌｏをアクティブマトリクス部１２の右端側に設けたが、これに限定されることはなく、例えば、アクティブマトリクス部１２の左端側に設けてもよい。
電圧供給線Ｌｏをアクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けてもよい。
電源線制御回路１５を、アクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けることもできる。
【００７８】
上記の実施形態では、本発明を有機ＥＬ素子に適用した例について述べたが、もちろん、有機ＥＬ素子以外の例えばＬＥＤ、ＦＥＤ、液晶素子、無機ＥＬ素子、電気泳動素子、電子放出素子等の種々の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶素子に具体化してもよい。
【符号の説明】
【００７９】
Ｃｏ 容量素子としての保持用キャパシタ、 Ｑ１ 第１のトランジスタとしての駆動トランジスタ、 Ｑ２ 第２のトランジスタとしてのトランジスタ、 Ｑ３ 第３のトランジスタとしてのスイッチングトランジスタ、 Ｑｖ 制御回路又は第４のトランジスタとしての駆動電圧供給用トランジスタ、 Ｖｄｄ 駆動電圧、 ＶＬ１ 第１の電源線、 ＶＬ２ 第２の電源線、 Ｘｍ データ線、 Ｙｎ 走査線、 １０ 電気光学装置としての有機ＥＬディスプレイ、 ２０，３０ 単位回路としての画素回路、 ２１ 電子素子、電気光学素子又は電流駆動素子としての有機ＥＬ素子、 ７０ 電子機器としてのパーソナルコンピュータ、 ８０ 電子機器としての携帯電話。
【技術分野】
【０００１】
本発明は、電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【背景技術】
【０００２】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、電気光学素子をそれぞれ精密に制御する必要がある。そのためには、画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２７２２３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、能動素子の特性バラツキを補償する画素回路は、一般に４つ以上のトランジスタにより構成され、そのため、歩留まりや開口率の低下を招くこととなる。
【０００６】
本発明の一つの目的は、上記問題点を解消することであって、画素回路、あるいは単位回路を構成するトランジスタの個数を削減することができる電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の電子回路は、複数の単位回路を含む電子回路であって、第１の電源線を含み、前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、前記第１の電源線は駆動電圧から電気的に切断され、前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする。
上記の電子回路において、「前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する」とは、前記第１のトランジスタの前記ドレインと前記第１のトランジスタの前記ゲートとを直接電気的に接続する場合ばかりではなく、前記第３のトランジスタなど、他のトランジスタなどの素子、あるいは配線を介して電気的に接続する場合も含む。
【０００８】
本発明の第２の電子回路は、複数の単位回路を含む電子回路であって、第１の電源線と、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする。
【０００９】
上記の電子回路において、「ドレイン」はデータ電流が前記第１のトランジスタを流れる際の前記第１のトランジスタのチャネルを挟む２つの端子の電位の相対的な関係と前記第１のトランジスタの導電型によって決定される。例えば、前記第１のトランジスタがｐ型である場合は、前記第１のトランジスタの前記２つの端子のうち電位が低い端子を「ドレイン」と言い、前記第１のトランジスタがｎ型である場合は、前記第１のトランジスタの前記２つの端子のうち電位が高い端子を「ドレイン」と言う。
上記の電子回路において、「電子素子」とは、例えば、電気光学素子、抵抗素子、ダイオード等である。
【００１０】
本発明における第３の電子回路は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
【００１１】
上記の第１のトランジスタ、第１の端子、第２の端子及び第１の制御用端子は、例えば、後述する実施形態の図３の画素回路においては、駆動トランジスタＱ１、駆動トランジスタＱ１のソース、駆動トランジスタＱ１のドレイン、駆動トランジスタＱ１のゲートに対応している。
【００１２】
また、第２のトランジスタ、第３の端子、第４の端子及び第２の制御用端子は、それぞれ、トランジスタＱ２、トランジスタＱ２のソース、トランジスタＱ２のドレイン、トランジスタＱ２のゲートに対応している。
さらに、第３のトランジスタ、第５の端子、第６の端子、第３の制御用端子は、それぞれ、スイッチングトランジスタＱ３、スイッチングトランジスタＱ３のソース、スイッチングトランジスタＱ３のドレイン、スイッチングトランジスタＱ３のゲートに対応している。
また、容量素子、第７の端子及び第８の端子は、それぞれ、保持用キャパシタＣｏ、保持用キャパシタＣｏの第１の電極Ｌａ及び保持用キャパシタＣｏの第２の電極Ｌｂに対応している。
これによれば、従来のものと比べて使用するトランジスタの数を削減された単位回路を構成することができる。
【００１３】
本発明における第４の電子回路は、複数の単位回路を含む電子回路であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第４の端子との電気的接続を制御する第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
これによれば、従来のものと比べて使用するトランジスタの数を削減して単位回路を構成することができることに加えて、容量素子に電圧を安定して保持させることができる。
【００１４】
上記の電子回路において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみである。
これによれば、使用するトランジスタの数を従来のものに比べて１つ削減して単位回路を構成することができる。
上記の電子回路において、前記第２の端子には電子素子が接続されている。
これによれば、従来のものと比べて使用するトランジスタが１つ少ない回路で電子素子を制御することができる。
上記の電子回路において、前記電子素子は電流駆動素子であってもよい。
これによれば、従来のものと比べて使用するトランジスタが１つ少ない回路で電流駆動素子を制御することができる。
上記の電子回路において、前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていてもよい。
これによれば、制御回路を容易に構成することができる。
【００１５】
本発明の第１の電子回路の駆動方法は、複数の単位回路を含む電子回路の駆動方法であって、前記電子回路は、第１の電源線を含み、前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、前記第３のトランジスタをオン状態として前記データ電流を前記第１のトランジスタに供給し、前記第１のトランジスタの導通状態を設定する第１のステップと、前記第３のトランジスタをオフ状態とし、前記第１の電源線と前記電子素子との間に前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップと、を含み、前記第１のステップの前記データ電流を前記第１のトランジスタに供給する期間の少なくとも１部の期間において、前記第１の電源線を駆動電圧から電気的に切り離し、前記第２のステップを行っている期間の少なくとも１部の期間において、前記第１のトランジスタの前記ドレイン及びソースのいずれか一方に前記第１の電源線を介して前記駆動電圧を印加すること、を特徴とする。
【００１６】
本発明の第２の電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されている電子回路の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタをオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続にするステップと、を含む。
【００１７】
本発明の第３電子回路の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、前記第８の端子は前記複数の単位回路のうちの一連の単位回路の前記第８の端子と共に第２の電源線に接続されている電子回路の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続するステップとを含む。
上記の電子回路の駆動方法によれば、前記単位回路内のトランジスタ数を可能な限り少なくすることができる。
【００１８】
本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、複数の第１の電源線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、前記対応する第１の電源線は駆動電圧から電気的に切り離されるとともに、前記対応するデータ線から供給されるデータ電流が前記第１のトランジスタに流れることにより前記第１のトランジスタの導通状態が設定され、前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記駆動電圧が印加され、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流が流れること、を特徴とする。
【００１９】
上記の電気光学装置において、「前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する」とは、前記第１のトランジスタの前記ドレインと前記第１のトランジスタの前記ゲートとを直接電気的に接続する場合ばかりではなく、前記第３のトランジスタなど、他のトランジスタなどの素子、あるいは前記対応するデータ線などの配線を介して電気的に接続する場合も含む。
【００２０】
本発明の第２の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第５の端子が前記第１の端子に接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
【００２１】
本発明の第３の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第４の端子との電気的接続を制御する第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えている。
上記の電気光学装置においては、前記単位回路内のトランジスタ数を可能な限り少なくすることができる。
【００２２】
上記の電気光学装置において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることが好ましい。
【００２３】
上記の電気光学装置において、前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていることが好ましい。
【００２４】
これによれば、制御回路を容易に構成することができる。
上記の電気光学装置において、前記電気光学素子は、例えば、ＥＬ素子であってもよい。中でも有機ＥＬ素子などの電流駆動素子が好適である。
【００２５】
本発明の第１の電気光学装置の駆動方法は、電気光学装置の駆動方法であって、前記電気光学装置は、複数の走査線と、複数のデータ線と、複数の第１の電源線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、前記第１のトランジスタの前記ドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、前記第３のトランジスタがオン状態及び前記対応する第１の電源線が駆動電圧から電気的に切り離された状態で、前記対応するデータ線から供給されるデータ電流を前記第１のトランジスタに流すことにより、前記第１のトランジスタの導通状態を設定する第１のステップと、前記第３のトランジスタがオフ状態及び前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記対応する第１の電源線を介して前記駆動電圧が印加された状態で、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップを含むこと、を特徴とする。
【００２６】
本発明の第２の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、前記第２の端子に接続された電気光学素子と、含む単位回路を複数備え、前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されている電気光学装置の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を、前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含む。
【００２７】
本発明の第３の電気光学装置の駆動方法は、第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、前記第２の端子に接続された電気光学素子と、を含む単位回路を複数備え、前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に第２の電源線に接続されている電気光学装置の駆動方法であって、前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含む。
【００２８】
上記の電気光学装置の駆動方法によれば、電気光学素子に供給する電流あるいは電圧を決定するトランジスタの特性バラツキを補償するとともに、画素回路を構成するトランジスタを可能な限り削減することができる。
【００２９】
本発明における第１の電子機器は、上記の電子回路を実装したことを特徴とする。
上記の電子回路は、前記電子機器の表示ユニットやメモリ部等のアクティブな機能を有するアクティブ駆動部に用いることができる。
【００３０】
本発明における第２の電子機器は、上記のの電気光学装置を実装したことを特徴とする。
上記の電気光学装置は、高精度に電気光学素子の状態を制御できるとともに高開口率を有しているので、表示品質が優れた表示ユニットを有した電子機器を提供することができる。
又、上記の電気光学装置は、画素回路を構成するトランジスタの数を可能な限り少なくしているので、製造コストを抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】第１実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態の表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態の表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。
【図６】第２実施形態の画素回路の回路図である。
【図７】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図８】第３実施形態を説明するための携帯電話の構成を示す斜視図である。
【図９】別例の画素回路を説明するための回路図である。
【図１０】別例の画素回路を説明するための回路図である。
【発明を実施するための形態】
【００３２】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の回路構成を示すブロック回路図である。図３は画素回路の回路図である。図４は、画素回路の駆動方法を説明するためのタイミングチャートである。
【００３３】
有機ＥＬディスプレイ１０は、信号生成回路１１、アクティブマトリクス部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３４】
信号生成回路１１は、図示しない外部装置からの画像データに基づいてアクティブマトリクス部１２に画像を表示させるための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、前記走査制御信号を走査線駆動回路１３に出力するとともに、前記データ制御信号をデータ線駆動回路１４に出力する。又、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００３５】
アクティブマトリクス部１２は、図２に示すように、列方向に沿って延設されたＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは自然数）と、行方向に沿って延設されたＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは自然数）との交差部に対応する位置に配置された複数の単位回路としての画素回路２０を有している。そして、複数の画素回路２０で１つの電子回路が形成されている。
【００３６】
つまり、各画素回路２０は、その列方向に沿って延設されたデータ線Ｘｍと、行方向に沿って延設された走査線Ｙｎとにそれぞれ接続されることによりマトリクス状に配列されている。又、各画素回路２０は、走査線Ｙｎに平行して延設された第１の電源線ＶＬ１に接続されている。各第１の電源線ＶＬ１は、アクティブマトリクス部１２の右端側に配設された画素回路２０の列方向に沿って延設された駆動電圧としての駆動電圧Ｖｄｄを供給する電圧供給線Ｌｏに駆動電圧供給用トランジスタＱｖを介して接続されている。
【００３７】
画素回路２０は、図２に示すように、発光層が有機材料で構成された電気光学素子又は電子素子として有機ＥＬ素子２１を有する。そして、画素回路２０は、駆動電圧供給用トランジスタＱｖがオン状態になることで、第１の電源線ＶＬ１を介して駆動電圧Ｖｄｄが供給されるようになっている。尚、各画素回路２０内に配置形成される後記するトランジスタは、ＴＦＴ（薄膜トランジスタ）で構成されている。
【００３８】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、アクティブマトリクス部１２に配設されたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号を出力する。
【００３９】
データ線駆動回路１４は、図２に示すように、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、それぞれアクティブマトリクス部１２に配設された対応するデータ線Ｘｍと接続されている。データ線駆動回路１４は、信号生成回路１１から出力された前記データ制御信号に基づいて、データ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをそれぞれ生成する。そして、データ線駆動回路１４は、その生成されたデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをデータ線Ｘｍを介して各画素回路２０に出力する。そして、画素回路２０は、それぞれデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭに応じて同画素回路２０の内部状態が設定されると、このデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭの電流レベルに応じて有機ＥＬ素子２１に供給する駆動電流Ｉｅｌを制御するようになっている。
【００４０】
電源線制御回路１５は、駆動電圧供給用トランジスタＱｖのゲートと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１から出力されるタイミング制御信号に基づいて、駆動電圧供給用トランジスタＱｖのオン・オフ状態を決定する電源線制御信号ＳＦＣを生成し、供給する。
そして、駆動電圧供給用トランジスタＱｖがオン状態となることで、第１の電源線ＶＬ１に駆動電圧Ｖｄｄが供給され、該第１の電源線ＶＬ１と接続された画素回路２０に駆動電圧Ｖｄｄが供給される。
【００４１】
次に、有機ＥＬディスプレイ１０の画素回路２０について以下に説明する。
図３に示すように、画素回路２０は、駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏから構成されている。
【００４２】
駆動トランジスタＱ１の導電型はｐ型（ｐチャネル）である。又、トランジスタＱ２及びスイッチングトランジスタＱ３の導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００４３】
駆動トランジスタＱ１は、そのドレインが有機ＥＬ素子２１の陽極と、トランジスタＱ２のドレインとに接続されている。有機ＥＬ素子２１の陰極は接地されている。トランジスタＱ２は、そのソースが駆動トランジスタＱ１のゲートに接続されている。トランジスタＱ２のゲートはアクティブマトリクス部１２の行方向に沿って配置された他の画素回路２０のトランジスタＱ２のゲートととも第２の副走査線Ｙｎ２に接続されている。
【００４４】
駆動トランジスタＱ１のゲートには、保持用キャパシタＣｏの第１の電極Ｌａが接続されるとともに、保持用キャパシタＣｏの第２の電極Ｌｂが駆動トランジスタＱ１のソースに接続されている。
【００４５】
駆動トランジスタＱ１のソースは、スイッチングトランジスタＱ３のソースに接続されている。スイッチングトランジスタＱ３のドレインはデータ線Ｘｍに接続されている。スイッチングトランジスタＱ３のゲートは第１の副走査線Ｙｎ１に接続されている。尚、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とで走査線Ｙｎを構成している。
【００４６】
また、駆動トランジスタＱ１のソースは、他の画素回路２０の駆動トランジスタＱ１のソースととも第１の電源線ＶＬ１に接続されている。第１の電源線ＶＬ１は、駆動電圧供給用トランジスタＱｖの第１０の端子としてのドレインに接続されている。駆動電圧供給用トランジスタＱｖの第９の端子としてのソースは電圧供給線Ｌｏに接続されている。
【００４７】
駆動電圧供給用トランジスタＱｖの導電型はｐ型（ｐチャネル）である。駆動電圧供給用トランジスタＱｖは、電源線制御回路１５から電源線制御線Ｆを介して供給される電源線制御信号ＳＦＣに応じて、電気的切断の状態（オフ状態）及び電気的接続の状態（オン状態）となる。駆動電圧供給用トランジスタＱｖがオン状態となると、駆動電圧供給用トランジスタＱｖが接続されている第１の電源線ＶＬ１に接続された各画素回路２０の駆動トランジスタＱ１に駆動電圧Ｖｄｄが供給される。
【００４８】
次に、上述のように構成された画素回路２０の駆動方法について図４に従って説明する。図４において、駆動周期Ｔｃは、有機ＥＬ素子２１の輝度が１回ずつ更新される周期を意味しており、通常、フレーム周期に相当する。
【００４９】
まず、図４に示すように、データ線駆動回路１４からデータ電流Ｉｄａｔａが供給される。この状態で、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオン状態とする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオン状態にする第２の走査信号ＳＣ２が供給される。
【００５０】
これにより、スイッチングトランジスタＱ３及びトランジスタＱ２がそれぞれオン状態になる。そして、データ電流Ｉｄａｔａが駆動トランジスタＱ１を経由して流れる。これによりデータ電流Ｉｄａｔａに応じた電荷量が保持用キャパシタＣｏに保持され、当該電荷量に対応するゲート電圧Ｖｏに応じて駆動トランジスタＱ１のソースとドレインとの間の導通状態が設定される。
【００５１】
その後、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオフ状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオフ状態にする第２の走査信号ＳＣ２が供給される。
【００５２】
これにより、スイッチングトランジスタＱ３及びトランジスタＱ２がそれぞれオフ状態となり、データ線Ｘｍと駆動トランジスタＱ１とは電気的に切断される。
尚、少なくともデータ電流Ｉｄａｔａが駆動トランジスタＱ１に供給されている期間は、駆動電圧供給用トランジスタＱｖは、電源線制御回路１５から供給される駆動電圧供給用トランジスタＱｖをオフ状態にする電源線制御信号ＳＦＣが供給されることによって、オフ状態になっている。
【００５３】
続いて、電源線制御回路１５から駆動電圧供給用トランジスタＱｖをオン状態とする電源線制御信号Ｓｖが駆動電圧供給用トランジスタＱｖのゲートに電源線制御線Ｆを介して供給される。すると、駆動電圧供給用トランジスタＱｖがオン状態になり、駆動トランジスタＱ１のソースに駆動電圧Ｖｄｄが供給される。
【００５４】
これにより、データ電流によって設定された導通状態に応じた駆動電流Ｉｅｌが有機ＥＬ素子２１に供給され、有機ＥＬ素子２１が発光する。このとき、駆動電流Ｉｅｌは、データ電流Ｉｄａｔａとほぼ等しくするためには、駆動トランジスタＱ１は飽和領域で駆動するように設定されていることが好ましい。
上述のようにデータ信号としてデータ電流Ｉｄａｔａを用いることにより、閾値電圧や利得係数など種々の駆動トランジスタＱ１の電気特性のパラメータのバラツキを駆動トランジスタＱ１毎に補償される。
駆動電圧供給用トランジスタＱｖがオフ状態とされるまで、有機ＥＬ素子２１はデータ電流Ｉｄａｔａに応じた輝度で発光し続ける。
上述のように、画素回路２０は、４個のトランジスタを必要とする従来の画素回路と比べて、使用するトランジスタの数を１つ少なくすることができる。従って、画素回路２０のトランジスタの製造における歩留まりや開口率を向上させることができる。
【００５５】
上述の実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。
【００５６】
（１）本実施形態では、駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏで画素回路２０を構成した。そして、駆動トランジスタＱ１を駆動させるための駆動電圧Ｖｄｄを供給する第１の電源線ＶＬ１と、アクティブマトリクス部１２の右端側に設けられた画素回路２０の列方向に沿って延設された電圧供給線Ｌｏとの間に駆動電圧供給用トランジスタＱｖを接続した。
【００５７】
このように構成することによって、画素回路２０は使用するトランジスタの個数を従来のものと比べて少なくすることができる。従って、トランジスタの製造における歩留まりや開口率が向上に適した画素回路を有する有機ＥＬディスプレイ１０を提供することができる。
【００５８】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、上述の第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【００５９】
図５は、本実施形態における有機ＥＬディスプレイ１０のアクティブマトリクス部１２ａ及びデータ線駆動回路１４の回路構成を示すブロック回路図である。図６は、アクティブマトリクス部１２ａに配設される画素回路３０の回路図である。
【００６０】
アクティブマトリクス部１２は、第１の電源線ＶＬ１に平行して第２の電源線ＶＬ２が配設されている。複数の第２の電源線ＶＬ２の各々は、図６に示したように各画素回路３０の保持用キャパシタＣｏと接続するとともに、電圧供給線Ｌｏに接続されている。
【００６１】
画素回路３０は、図６に示すように、駆動トランジスタＱ１、トランジスタＱ２、スイッチングトランジスタＱ３及び保持用キャパシタＣｏから構成されている。
【００６２】
駆動トランジスタＱ１は、そのドレインが有機ＥＬ素子２１の陽極とトランジスタＱ２のドレインとに接続されている。有機ＥＬ素子２１の陰極は接地されている。トランジスタＱ２のソースは駆動トランジスタＱ１のゲートに接続されるとともに、保持用キャパシタＣｏの第１の電極に接続されている。トランジスタＱ２のゲートは、第２の副走査線Ｙｎ２に接続されている。
【００６３】
保持用キャパシタＣｏの第２の電極Ｌｂは、第２の電源線ＶＬ２に接続されている。これによって、保持用キャパシタＣｏには定電圧である駆動電圧Ｖｄｄが駆動電圧供給用トランジスタＱｖのオン・オフ状態に関係なく独立して常時供給される。
このように保持用キャパシタＣｏの第２の電極Ｌｂを第２の電源線ＶＬ２に接続することによって、駆動トランジスタＱ１にデータ電流Ｉｄａｔａを供給するときと、駆動トランジスタＱ１のソースに駆動電圧を印加するときとで、保持用キャパシタＣｏに生じる電圧の変動を抑制することができる。
その結果、画素回路３０は上述の第１実施形態と同様の効果を得ることができることに加えて、上述の第１実施形態と比較して、より有機ＥＬ素子２１の輝度階調を精度良く制御することができる。
【００６４】
駆動トランジスタＱ１のソースは、第１の電源線ＶＬに接続されるとともに、スイッチングトランジスタＱ３のソースに接続されている。スイッチングトランジスタＱ３のドレインは、データ線Ｘｍと接続されている。スイッチングトランジスタＱ３のゲートは、第１の副走査線Ｙｎ１に接続されている。
【００６５】
次に、上述のように構成された画素回路３０の駆動方法について説明する。
まず、データ線駆動回路１４からデータ電流Ｉｄａｔａが供給される。この状態で、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオン状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオン状態にする第２の走査信号ＳＣ２が供給される。
【００６６】
すると、スイッチングトランジスタＱ３及びトランジスタＱ２がそれぞれオン状態になる。そして、データ電流Ｉｄａｔａが駆動トランジスタＱ１及びトランジスタＱ２を経由して、データ電流Ｉｄａｔａに相応した電荷量が保持用キャパシタＣｏに保持される。
【００６７】
これにより、駆動トランジスタＱ１のソースとドレインとの間の導通状態が設定される。
【００６８】
その後、走査線駆動回路１３から第１の副走査線Ｙｎ１を介してスイッチングトランジスタＱ３のゲートにスイッチングトランジスタＱ３をオフ状態にする第１の走査信号ＳＣ１が供給される。又、このとき、走査線駆動回路１３から第２の副走査線Ｙｎ２を介してトランジスタＱ２のゲートにトランジスタＱ２をオフ状態にする第２の走査信号ＳＣ２が供給される。その結果、スイッチングトランジスタＱ３及びトランジスタＱがそれぞれオフ状態になり、データ線Ｘｍと駆動トランジスタＱ１とは電気的に切断される。
尚、少なくともデータ電流Ｉｄａｔａが駆動トランジスタＱ１に供給されている期間は、駆動電圧供給用トランジスタＱｖは、電源線制御回路１５から供給される駆動電圧供給用トランジスタＱｖをオフ状態にする電源線制御信号ＳＦＣが供給されることによって、オフ状態になっている。
【００６９】
続いて、電源線制御回路１５から駆動電圧供給用トランジスタＱｖをオン状態にする電源線制御信号Ｓｖが駆動電圧供給用トランジスタＱｖのゲートに電源線制御線Ｆを介して供給される。すると、駆動電圧供給用トランジスタＱｖがオン状態になり、駆動トランジスタＱ１のソースに駆動電圧Ｖｄｄが供給される。このとき、保持用キャパシタＣｏの第２の電極Ｌｂには、駆動電圧Ｖｄｄが駆動電圧供給用トランジスタＱｖのオン・オフ状態に関係なく独立して常時供給されているので、データ電流Ｉｄａｔａに相対した電荷量を保持用キャパシタＣｏに保持するときと、駆動電圧供給用トランジスタＱｖをオン状態にすることによって駆動トランジスタＱ１から有機ＥＬ素子２１に駆動電流Ｉｅｌを供給するときとで保持用キャパシタＣｏに生じる電圧の変動を抑制することができる。従って、保持用キャパシタＣｏに保持された電圧Ｖｏに応じた駆動電流Ｉｅｌが有機ＥＬ素子に供給される。
【００７０】
（第３実施形態）
次に、第１又は第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図７及び図８に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００７１】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ７０を提供することができる。
【００７２】
図８は、携帯電話の構成を示す斜視図を示す。図８において、携帯電話８０は、複数の操作ボタン８１、受話口８２、送話口８３、有機ＥＬディスプレイ１０を用いた表示ユニット８４を備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット８４は上述の実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えた携帯電話８０を提供することができる。
【００７３】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
上述の実施形態では、画素回路２０，３０の駆動トランジスタＱ１の導電型をｐ型（ｐチャネル）、トランジスタＱ２及びスイッチングトランジスタＱ３のそれぞれの導電型をｎ型（ｎチャネル）になるように設定した。そして、駆動トランジスタＱ１のドレインを有機ＥＬ素子２１の陽極に接続した。又、有機ＥＬ素子２１の陰極を接地した。
【００７４】
これを、駆動トランジスタＱ１の導電型をｎ型（ｎチャネル）、スイッチングトランジスタＱ３及びトランジスタＱ２のそれぞれの導電型をｐ型（ｐチャネル）になるように設定してもよい。
上述の実施形態では、陽極を画素電極、陰極を複数の画素電極に対して共通の共通電極としたが、陰極を画素電極、共通電極を陽極としてもよい。
【００７５】
上述の第１実施形態及び第２実施形態では、画素回路に含まれるスイッチングトランジスタＱ３のゲートを第１の副走査線Ｙｎ１に接続した。又、トランジスタＱ２のゲートを第２の副走査線Ｙｎ２に接続した。そして、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とで走査線Ｙｎを構成した。
これに対して、図９や図１０に示すように、トランジスタＱ２及びスイッチングトランジスタＱ３を共通の走査信号ＳＣ１で制御することもできる。
これにより、一つの画素回路に対して設けられる走査線の数は１本となり、一つの画素回路当たりの配線数を減ずることができ、開口率を向上させることができる。
【００７６】
上記の実施形態では、駆動電圧Ｖｄｄの画素回路に対する供給を制御する制御回路として、駆動電圧供給用トランジスタＱｖを使用した。
これを、駆動電圧供給用トランジスタＱｖの変わりに低電位と高電位との間で切換え可能なスイッチを設けてもよい。又、前記制御回路として駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、画素回路に対して速やかに駆動電圧Ｖｄｄを供給することができる。
【００７７】
上記の実施形態では、電圧供給線Ｌｏをアクティブマトリクス部１２の右端側に設けたが、これに限定されることはなく、例えば、アクティブマトリクス部１２の左端側に設けてもよい。
電圧供給線Ｌｏをアクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けてもよい。
電源線制御回路１５を、アクティブマトリクス部１２に対して走査線駆動回路１３と同じ側に設けることもできる。
【００７８】
上記の実施形態では、本発明を有機ＥＬ素子に適用した例について述べたが、もちろん、有機ＥＬ素子以外の例えばＬＥＤ、ＦＥＤ、液晶素子、無機ＥＬ素子、電気泳動素子、電子放出素子等の種々の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶素子に具体化してもよい。
【符号の説明】
【００７９】
Ｃｏ 容量素子としての保持用キャパシタ、 Ｑ１ 第１のトランジスタとしての駆動トランジスタ、 Ｑ２ 第２のトランジスタとしてのトランジスタ、 Ｑ３ 第３のトランジスタとしてのスイッチングトランジスタ、 Ｑｖ 制御回路又は第４のトランジスタとしての駆動電圧供給用トランジスタ、 Ｖｄｄ 駆動電圧、 ＶＬ１ 第１の電源線、 ＶＬ２ 第２の電源線、 Ｘｍ データ線、 Ｙｎ 走査線、 １０ 電気光学装置としての有機ＥＬディスプレイ、 ２０，３０ 単位回路としての画素回路、 ２１ 電子素子、電気光学素子又は電流駆動素子としての有機ＥＬ素子、 ７０ 電子機器としてのパーソナルコンピュータ、 ８０ 電子機器としての携帯電話。
【特許請求の範囲】
【請求項１】
複数の単位回路を含む電子回路であって、
第１の電源線を含み、
前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、
前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、前記第１の電源線は駆動電圧から電気的に切断され、
前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする電子回路。
【請求項２】
複数の単位回路を含む電子回路であって、
第１の電源線と、
前記第１の電源線の電位を制御する制御回路と、を含み、
前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、
前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする電子回路。
【請求項３】
複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。
【請求項４】
複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。
【請求項５】
複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。
【請求項６】
請求項１乃至５のいずれかに記載の電子回路において、
前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることを特徴とする電子回路。
【請求項７】
請求項３乃至６のいずれか１つに記載の電子回路において、
前記第２の端子には電子素子が接続されていることを特徴とする電子回路。
【請求項８】
請求項１乃至７のいずれか１つに記載の電子回路において、
前記電子素子が電流駆動素子であることを特徴とする電子回路。
【請求項９】
請求項２乃至５のいずれか１つに記載の電子回路において、
前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、
前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていることを特徴とする電子回路。
【請求項１０】
複数の単位回路を含む電子回路の駆動方法であって、
前記電子回路は、
第１の電源線を含み、
前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、
前記第３のトランジスタをオン状態として前記データ電流を前記第１のトランジスタに供給し、前記第１のトランジスタの導通状態を設定する第１のステップと、
前記第３のトランジスタをオフ状態とし、前記第１の電源線と前記電子素子との間に前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップと、を含み、
前記第１のステップの前記データ電流を前記第１のトランジスタに供給する期間の少なくとも１部の期間において、前記第１の電源線を駆動電圧から電気的に切り離し、
前記第２のステップを行っている期間の少なくとも１部の期間において、前記第１のトランジスタの前記ドレイン及びソースのいずれか一方に前記第１の電源線を介して前記駆動電圧を印加すること、
を特徴とする電子回路の駆動方法。
【請求項１１】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、
前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されている電子回路の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタをオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続にするステップと、を含むことを特徴とする電子回路の駆動方法。
【請求項１２】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、
前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、
前記第８の端子は前記複数の単位回路のうちの一連の単位回路の前記第８の端子と共に第２の電源線に接続されている電子回路の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続するステップとを含むことを特徴とする電子回路の駆動方法。
【請求項１３】
複数の走査線と、
複数のデータ線と、
複数の第１の電源線と、
複数の単位回路と、を含み、
前記複数の単位回路の各々は、
電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタの前記ドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、
前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、
前記対応する第１の電源線は駆動電圧から電気的に切り離されるとともに、前記対応するデータ線から供給されるデータ電流が前記第１のトランジスタに流れることにより前記第１のトランジスタの導通状態が設定され、
前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、
前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記駆動電圧が印加され、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流が流れること、
を特徴とする電気光学装置。
【請求項１４】
複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第５の端子が前記第１の端子に接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、
前記第２の端子に接続された電気光学素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電気光学装置。
【請求項１５】
複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第４の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電気光学装置。
【請求項１６】
請求項１３乃至１５のいずれかに記載の電気光学装置において、
前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることを特徴とする電気光学装置。
【請求項１７】
請求項１４または１５に記載の電気光学装置において、
前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、
前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていることを特徴とする電気光学装置。
【請求項１８】
請求項１３乃至１７のいずれか１つに記載の電気光学装置において、
前記電気光学素子はＥＬ素子であることを特徴とする電気光学装置。
【請求項１９】
電気光学装置の駆動方法であって、
前記電気光学装置は、
複数の走査線と、
複数のデータ線と、
複数の第１の電源線と、
複数の単位回路と、を含み、
前記複数の単位回路の各々は、
電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタの前記ドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、
前記第３のトランジスタがオン状態及び前記対応する第１の電源線が駆動電圧から電気的に切り離された状態で、前記対応するデータ線から供給されるデータ電流を前記第１のトランジスタに流すことにより、前記第１のトランジスタの導通状態を設定する第１のステップと、
前記第３のトランジスタがオフ状態及び前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記対応する第１の電源線を介して前記駆動電圧が印加された状態で、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップを含むこと、
を特徴とする電気光学装置の駆動方法。
【請求項２０】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、
前記第２の端子に接続された電気光学素子と、を含む単位回路を複数備え、
前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、
前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されている電気光学装置の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を、前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含むことを特徴とする電気光学装置の駆動方法。
【請求項２１】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、
前記第２の端子に接続された電気光学素子と、を含む単位回路を複数備え、
前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、
前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、
前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に第２の電源線に接続されている電気光学装置の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含むことを特徴とする電気光学装置の駆動方法。
【請求項２２】
請求項１乃至９のいずれか１つに記載の電子回路を実装したことを特徴とする電子機器。
【請求項２３】
請求項１３乃至１８のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
【請求項１】
複数の単位回路を含む電子回路であって、
第１の電源線を含み、
前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタのドレインと前記第１のトランジスタのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、
前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、前記第１の電源線は駆動電圧から電気的に切断され、
前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする電子回路。
【請求項２】
複数の単位回路を含む電子回路であって、
第１の電源線と、
前記第１の電源線の電位を制御する制御回路と、を含み、
前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、
前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、前記第１の電源線と前記電子素子との間に、前記第１のトランジスタに前記データ電流により設定された前記第１のトランジスタの導通状態に応じた電流が流れることを特徴とする電子回路。
【請求項３】
複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。
【請求項４】
複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。
【請求項５】
複数の単位回路を含む電子回路であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第３の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電子回路。
【請求項６】
請求項１乃至５のいずれかに記載の電子回路において、
前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることを特徴とする電子回路。
【請求項７】
請求項３乃至６のいずれか１つに記載の電子回路において、
前記第２の端子には電子素子が接続されていることを特徴とする電子回路。
【請求項８】
請求項１乃至７のいずれか１つに記載の電子回路において、
前記電子素子が電流駆動素子であることを特徴とする電子回路。
【請求項９】
請求項２乃至５のいずれか１つに記載の電子回路において、
前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、
前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていることを特徴とする電子回路。
【請求項１０】
複数の単位回路を含む電子回路の駆動方法であって、
前記電子回路は、
第１の電源線を含み、
前記複数の単位回路の各々は、電子素子に直列に接続されるともに前記第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタのドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタの導通状態を設定するためのデータ電流を出力する電流源と前記第１のトランジスタとの導通を制御する第３のトランジスタと、を備え、
前記第３のトランジスタをオン状態として前記データ電流を前記第１のトランジスタに供給し、前記第１のトランジスタの導通状態を設定する第１のステップと、
前記第３のトランジスタをオフ状態とし、前記第１の電源線と前記電子素子との間に前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップと、を含み、
前記第１のステップの前記データ電流を前記第１のトランジスタに供給する期間の少なくとも１部の期間において、前記第１の電源線を駆動電圧から電気的に切り離し、
前記第２のステップを行っている期間の少なくとも１部の期間において、前記第１のトランジスタの前記ドレイン及びソースのいずれか一方に前記第１の電源線を介して前記駆動電圧を印加すること、
を特徴とする電子回路の駆動方法。
【請求項１１】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、
前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されている電子回路の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタをオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続にするステップと、を含むことを特徴とする電子回路の駆動方法。
【請求項１２】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子及び第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含む単位回路を複数備え、
前記第１の端子は前記複数の単位回路のうちの一連の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、
前記第８の端子は前記複数の単位回路のうちの一連の単位回路の前記第８の端子と共に第２の電源線に接続されている電子回路の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記駆動電圧に電気的に接続するステップとを含むことを特徴とする電子回路の駆動方法。
【請求項１３】
複数の走査線と、
複数のデータ線と、
複数の第１の電源線と、
複数の単位回路と、を含み、
前記複数の単位回路の各々は、
電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタの前記ドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、
前記第３のトランジスタがオン状態にある期間のうち少なくとも１部の期間において、
前記対応する第１の電源線は駆動電圧から電気的に切り離されるとともに、前記対応するデータ線から供給されるデータ電流が前記第１のトランジスタに流れることにより前記第１のトランジスタの導通状態が設定され、
前記第３のトランジスタがオフ状態にある期間のうち少なくとも１部の期間において、
前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記駆動電圧が印加され、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流が流れること、
を特徴とする電気光学装置。
【請求項１４】
複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続された第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第５の端子が前記第１の端子に接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、
前記第２の端子に接続された電気光学素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電気光学装置。
【請求項１５】
複数の走査線と、複数のデータ線と、複数の単位回路と、を備えた電気光学装置であって、
前記複数の単位回路の各々は、
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記２の端子と前記第４の端子との電気的接続を制御する第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続され、前記第６の端子が前記複数のデータ線のうちの一つのデータ線に接続され、前記第３の制御用端子が複数の走査線のうちの一つの走査線に接続された第３のトランジスタと、
第７の端子と第８の端子とを有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、を含み、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続され、
前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に所定電位に保持された第２の電源線に接続され、
前記第１の電源線の電位を複数の電位に設定する、あるいは、前記第１の電源線への駆動電圧の供給及び遮断を制御する制御回路を備えていることを特徴とする電気光学装置。
【請求項１６】
請求項１３乃至１５のいずれかに記載の電気光学装置において、
前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることを特徴とする電気光学装置。
【請求項１７】
請求項１４または１５に記載の電気光学装置において、
前記制御回路は第９の端子と第１０の端子とを備えた第４のトランジスタであり、
前記第９の端子は前記駆動電圧に接続され、前記第１０の端子は前記第１の電源線に接続されていることを特徴とする電気光学装置。
【請求項１８】
請求項１３乃至１７のいずれか１つに記載の電気光学装置において、
前記電気光学素子はＥＬ素子であることを特徴とする電気光学装置。
【請求項１９】
電気光学装置の駆動方法であって、
前記電気光学装置は、
複数の走査線と、
複数のデータ線と、
複数の第１の電源線と、
複数の単位回路と、を含み、
前記複数の単位回路の各々は、
電気光学素子に直列に接続されるともに前記第１の電源線のうち対応する第１の電源線に接続された第１のトランジスタと、
前記第１のトランジスタの前記ドレインと前記第１のトランジスタとのゲートとの導通を制御する第２のトランジスタと、
前記第１のトランジスタと前記複数のデータ線のうち対応するデータ線との導通を制御し、前記複数の走査線のうち対応する走査線を介して供給される走査信号により制御される第３のトランジスタと、を備え、
前記第３のトランジスタがオン状態及び前記対応する第１の電源線が駆動電圧から電気的に切り離された状態で、前記対応するデータ線から供給されるデータ電流を前記第１のトランジスタに流すことにより、前記第１のトランジスタの導通状態を設定する第１のステップと、
前記第３のトランジスタがオフ状態及び前記第１のトランジスタの前記ドレイン及びソースのうちいずれか一方に前記対応する第１の電源線を介して前記駆動電圧が印加された状態で、前記対応する第１の電源線と前記電気光学素子との間に、前記データ電流により設定された前記第１のトランジスタの前記導通状態に応じた電流を流す第２のステップを含むこと、
を特徴とする電気光学装置の駆動方法。
【請求項２０】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、
前記第２の端子に接続された電気光学素子と、を含む単位回路を複数備え、
前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、
前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されている電気光学装置の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を、前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含むことを特徴とする電気光学装置の駆動方法。
【請求項２１】
第１の端子と第２の端子と第１の制御用端子とを有する第１のトランジスタと、
第３の端子と第４の端子と第２の制御用端子とを有し、前記第１の制御用端子に前記第３の端子が接続され、前記第２の端子に前記第４の端子が接続された第２のトランジスタと、
第５の端子と第６の端子と第３の制御用端子とを有し、前記第１の端子に前記第５の端子が接続された第３のトランジスタと、
第７の端子と第８の端子を有し、前記第７の端子が前記第１の制御用端子及び前記第３の端子に接続された容量素子と、
前記第２の端子に接続された電気光学素子と、を含む単位回路を複数備え、
前記第６の端子が複数のデータ線のうち１つのデータ線と接続され、
前記第３の制御用端子が複数の走査線のうち１つの走査線と接続され、
前記第１の端子は前記複数の単位回路の他の単位回路の前記第１の端子と共に第１の電源線に接続されるとともに、
前記第８の端子は前記複数の単位回路の他の単位回路の前記第８の端子と共に第２の電源線に接続されている電気光学装置の駆動方法であって、
前記第１の電源線を駆動電圧から電気的に切り離すことにより、前記一連の単位回路の前記第１の端子を前記駆動電圧から電気的に切り離し、かつ、前記一連の単位回路の前記第３のトランジスタがオン状態とすることにより、前記第１のトランジスタを経由して流れる電流の電流レベルに応じた電荷量を前記容量素子に保持し、前記電荷量に応じた電圧を前記第１の制御用端子に印加して、前記第１の端子と前記第２の端子との間の導通状態を設定するステップと、
前記第３のトランジスタをオフ状態にするとともに、前記一連の単位回路の前記第１の端子を前記第１の電源線を介して前記駆動電圧に電気的に接続するステップとを含むことを特徴とする電気光学装置の駆動方法。
【請求項２２】
請求項１乃至９のいずれか１つに記載の電子回路を実装したことを特徴とする電子機器。
【請求項２３】
請求項１３乃至１８のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−５５１１６（Ｐ２０１０−５５１１６Ａ）
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願番号】特願２００９−２７８２８８（Ｐ２００９−２７８２８８）
【出願日】平成２１年１２月８日（２００９．１２．８）
【分割の表示】特願２００３−２０７３７４（Ｐ２００３−２０７３７４）の分割
【原出願日】平成１５年８月１２日（２００３．８．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願日】平成２１年１２月８日（２００９．１２．８）
【分割の表示】特願２００３−２０７３７４（Ｐ２００３−２０７３７４）の分割
【原出願日】平成１５年８月１２日（２００３．８．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]