電気回路
【課題】
本発明の目的は、電気回路が構成されるセラミック基板上に、電気回路の耐圧より低い電圧で放電が起こる放電電極を形成可能にし、電気回路の信頼性を高めることにある。
【解決手段】
セラミック基板１００上に抵抗体ペーストを印刷することにより形成された印刷抵抗体を有する電気回路において、第１の導体配線１１と第２の導体配線１２との間に跨って形成された印刷抵抗体にスリット１５を設け、印刷抵抗体を第１の導体側部分１３と第２の導体側部分１４とに電気的に開放（分割）し、第１の導体側部分１３と第２の導体側部分１４とで第１の導体側部分１３と第２の導体側部分１４とが対向する部分に放電ギャップを有する放電電極を構成する。
本発明の目的は、電気回路が構成されるセラミック基板上に、電気回路の耐圧より低い電圧で放電が起こる放電電極を形成可能にし、電気回路の信頼性を高めることにある。
【解決手段】
セラミック基板１００上に抵抗体ペーストを印刷することにより形成された印刷抵抗体を有する電気回路において、第１の導体配線１１と第２の導体配線１２との間に跨って形成された印刷抵抗体にスリット１５を設け、印刷抵抗体を第１の導体側部分１３と第２の導体側部分１４とに電気的に開放（分割）し、第１の導体側部分１３と第２の導体側部分１４とで第１の導体側部分１３と第２の導体側部分１４とが対向する部分に放電ギャップを有する放電電極を構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
静電放電やサージ電圧にさらされる製品で、セラミック基板上に印刷，焼成工程を経て構成される電気回路に関する。
【背景技術】
【０００２】
一般に電気回路を静電放電やサージ電圧から保護するための手段として、ツェナーダイオード，バリスタなどの半導体素子やコンデンサを用いている。
【０００３】
一方で、コスト削減や回路基板上のレイアウト面積を削減するために上記のような保護素子を用いずに、配線レイアウト中に保護素子を作り込む手段も提案されている。例えば、配線パターン形成工程で形成される一対の導体箔により放電ギャップを形成し、回路を保護する手段がある（特許文献１参照）。
【０００４】
【特許文献１】特開平９−５１１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、アルミナなどのセラミック基板上に導体ペーストを印刷，焼成して電気回路を構成する場合に上記と同様の放電電極を導体配線で形成しようとすると、導体ペーストの印刷精度の制限から放電電極間を短くすることが難しい。放電電極間を短くできないと、放電の起こるギャップ間電圧が、保護されるべき電気回路の耐圧よりも高くなってしまい、保護素子としての役目を果たさなくなる。
【０００６】
本発明の目的は、電気回路が構成されるセラミック基板上に、電気回路の耐圧より低い電圧で放電が起こる放電電極を形成可能にし、電気回路の信頼性を高めることにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の電気回路は、セラミック基板上に抵抗体ペーストを印刷することにより形成された印刷抵抗体を有する電気回路において、第１の導体と第２の導体との間に跨って形成された印刷抵抗体にスリットを設け、印刷抵抗体を第１の導体側部分と第２の導体側部分とに電気的に開放（分割）し、第１の導体側部分と第２の導体側部分とで第１の導体側部分と第２の導体側部分とが対向する部分に放電ギャップを有する放電電極を構成する。
【発明の効果】
【０００８】
本発明によれば、電気回路が構成されるセラミック基板上に、印刷抵抗体を用いて小さい放電ギャップを有する放電電極を形成することができ、電気回路の耐圧より低い電圧で確実に放電することが可能となり、電気回路の信頼性を高めることができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例を図を用いて説明する。
【００１０】
まず、本発明に係る電気回路について図８を用いて説明する。図８は、セラミック基板上に構成された電気回路を示す図である。
【００１１】
セラミック基板１００上に、導体ペーストを印刷，焼成して導体配線が形成されている。この導体配線の中には、電源配線１０１やＧＮＤ配線１０２が含まれており、セラミック基板１００上に配置されたＩＣチップ１０３，コンデンサ１０４等の回路部品が導体配線によって電気的に接続されている。電気回路上に設けられる抵抗は印刷抵抗１０５によって構成されている。印刷抵抗１０５は抵抗体ペーストを印刷，焼成して形成される。本実施例では、電源配線１０１とＧＮＤ配線１０２との間に放電ギャップを形成するための静電放電保護素子１０６が設けられている。静電放電保護素子１０６は後述する静電放電保護素子１，３，５，７のいずれかによって構成される。通常、静電放電保護素子１０６は保護したい端子につながる配線とＧＮＤ配線１０２との間に設けられるが、必ずしもＧＮＤ配線１０２である必要は無い。
【００１２】
図１は本発明の静電放電保護素子１の概観図である。セラミック基板１００上に配置され、２本の導体配線１１及び１２との間に放電電極を構成する２つの抵抗体膜１３及び１４が配置されている。抵抗体膜１３及び１４はそれぞれ導体配線１１及び１２の上に一部が重なるように配置されている。
【００１３】
セラミック基板１００は焼成基板が一般的で、材料は例えばアルミナやアルミナとガラスの混合物である。上記導体配線１１及び１２の材料は銀や銀と白金の混合物などで、銅や金など他の金属でも良い。上記抵抗体膜１３及び１４は酸化ルテニウム（ＲｕＯ２）にガラスや金属酸化物を混ぜたものである。
【００１４】
本実施例の静電放電保護素子１は他の抵抗体を形成する工程で同時に形成することができる。図２はセラミック基板１００上に配置された電気回路で一般に用いられている抵抗体２の概観を示す。２本の導体配線２１及び２２との間に抵抗体膜２３が配置されている。上記抵抗体膜２３にはスリット２４が入っている。セラミック基板１００上に抵抗体２を形成する手順は次の（１）〜（２）のとおりである。
（１）セラミック基板１００上に導体ペーストを印刷する。印刷は例えば印刷マスクを用いてセラミック基板１００上に均一な厚さの導体ペーストを塗布する。導体ペーストは導体の粒子を溶剤に混ぜてペースト状にしたものである。
（２）導体ペーストを塗布したセラミック基板１００を高温の焼成炉にて焼成し、導体ペーストに含まれる溶剤を飛ばして抜き取り、導体配線２１及び２２を形成する。
（３）導体配線２１及び２２が形成されたセラミック基板１００上に抵抗体ペーストを印刷する。抵抗体ペーストの印刷は導体配線形成時と同様の手段で行う。抵抗体ペーストは抵抗体材料の粒子を溶剤に混ぜてペースト状にしたものである。
（４）抵抗体ペーストを塗布したセラミック基板１００を高温の焼成炉にて焼成し、抵抗体ペーストに含まれる溶剤を飛ばして抜き取り、さらに抵抗体ペーストに含まれる抵抗体材料の粒子を溶かして互いに結合させて抵抗体膜２３を形成する。
（５）抵抗体２３に抵抗値を調整するためのスリット２４を入れ、抵抗体２が完成する。スリット２４は一般にレーザーや微細な砂を吹き付けて削るサンドブラストを用いて形成される。
【００１５】
本実施例の静電放電保護素子１は抵抗体２の形成と同じ工程で形成できる。抵抗体２ではスリット２４が抵抗体膜２３の途中で止まっているが、静電放電保護素子１では抵抗体膜がスリット１５により分断されて２つの抵抗体膜１３及び１４となっている。抵抗体膜１３及び１４が放電電極となり、スリット１５は放電ギャップとなる。
【００１６】
本実施例の静電放電保護素子１で放電が発生する放電電極部を導体で形成せず、抵抗体膜１３及び１４で構成する理由は次のとおりである。
【００１７】
第一に、導体は金属であるため、焼成後であっても比較的柔らかい。このため放電時や外部からの衝撃により導体の一部が破損する可能性がある。破損した破片が放電電極間を橋渡しすると電気的に短絡してしまい、保護すべき電気回路が動作しなくなってしまう。
【００１８】
これに対し、抵抗体膜は硬く丈夫であるため、放電時や外部からの衝撃による破損の可能性が少ない。
【００１９】
第二に、印刷の精度上、隣接する導体どうしの間隔を狭くできない。上記導体ペーストを印刷する場合に隣接する導体ペーストとの間隔が狭いと、印刷後上記導体ペーストが自重で流動するため印刷のにじみが生じ、隣接する導体と接合してしまう。このため、通常は導体印刷ペーストのにじみを考慮し、例えば３００μｍなど導体間隔を広くする。
【００２０】
例えば、チップ部品の耐圧が２５０Ｖであるとすると、放電電極間での放電は２５０Ｖ以下で起こらなくてはならない。一方、空気が絶縁破壊を起こして火花放電を起こすのに必要な電界は約３５kV／cmである。よって、式（１）より放電電極間距離ｄｇは７１.４μｍ以下である必要がある。
【００２１】
ｄｇ＝２５０／（３５×１０００×１００）
＝７１.４×１０-6 ・・・（１）
実際には気圧や湿度を考慮し、５０μｍ以下であるほうが良い。
【００２２】
抵抗体ペーストの印刷精度も導体ペーストと同程度である。しかし、焼成後の抵抗体膜はレーザーなどによる微細加工が容易である。このため本実施例では、導体１１と導体１２との間に抵抗体膜を形成し、レーザーなどでスリット１５を形成する手段を用いた。本実施例の検討試作品では１０μｍのスリットを作成した。
【００２３】
スリット１５はレーザーでの形成のみならず、サンドブラストでも可能である。例えばスリット１５形成時に専用のマスクを用意し、周りの回路を保護して抵抗体膜のみを削る手段がある。
【００２４】
また、焼成後の導体はレーザーやサンドブラストでの加工も難しく、スリット間に導体の残渣が残り、電気的短絡を起こしやすい。
【００２５】
第三に導体配線によく用いられる銀などの金属は酸化しやすく、保護膜で覆わなければ電極の腐蝕が進んでしまう。保護膜は放電の妨げになるうえ、工程の追加にもなる。
【００２６】
通常、セラミック基板１００上に配置された電気回路は表面にガラスなどの保護膜を形成した後、抵抗体の抵抗値調整のスリット形成を行う。このため、スリット断面は保護膜が無い状態である。
【００２７】
これに対し酸化ルテニウム（ＲｕＯ2）やガラスは腐蝕に強いためスリット断面の保護膜が必要でなくなる。
【００２８】
図１の例は放電電極面が平行な場合であるが、図３は凸状の放電電極面が対向した場合の例を示す。静電放電保護素子３は、導体配線３１に重なるように形成された抵抗体膜３３からなる放電電極と、導体配線３２に重なるように形成された抵抗体膜３４からなる放電電極とを有する。抵抗体膜３３と抵抗体膜３４とはそれぞれ凸状に形成されており、抵抗体膜３３の凸状先端部と抵抗体膜３４の凸状先端部とを放電ギャップ３５を挟んで対向させている。
【００２９】
電極間に電位差が生じたとき、放電電極が平行な場合は電極間に均一な平等電界が生じるが、放電電極が凸状の場合は電極の凸部に電界の集中により不平等電界が生じる。電気的な絶縁の破壊は不平等電界中の方が起こりやすいので、静電放電保護素子として有効な手段である。
【００３０】
また、電界の不均等は大きいほうが良いので上記凸形状の放電電極は角度が９０°以下の鋭角の方が望ましい。
【００３１】
図４で図３の凸形状の放電電極の形成方法の例を示す。
【００３２】
図４（ａ）は２つの導体４１及び４２の間に抵抗体膜４３を配置したものである。この抵抗体膜４３にレーザーなどの加工手段によりスリット４４及び４５を入れて図４（ｂ）の形状にする。図４（ａ）の抵抗体膜４３は４つに分断され、図４（ｂ）の抵抗体膜４３１及び４３２が凸状の放電電極となる。抵抗膜４３３及び４３４は不要であるが基板上に残される。
【００３３】
図５は放電電極面に複数の凸形状を設けた例である。静電放電保護素子５は、導体配線５１に重なるように形成された抵抗体膜５３からなる放電電極と、導体配線５２に重なるように形成された抵抗体膜５４からなる放電電極とを有する。抵抗体膜５３からなる放電電極と抵抗体膜５４からなる放電電極とにはそれぞれ複数の凸形状が形成されており、抵抗体膜５３の凸形状先端部と抵抗体膜５４の凸形状先端部とを放電ギャップとなるスリット５５を挟んで対向させている。
【００３４】
複数の凸形状がある放電電極５のスリットは、例えば図６のように加工レーザーのピッチを調整して行う。図６（ａ）は加工レーザーのパルスのピッチを大きくした場合であり、図６（ｂ）は加工レーザーのパルスのピッチを小さくした場合である。通常加工レーザーはパルス状に発射され１つの抵抗体膜を焼き切って抵抗体膜６１と６２とに分割する。この際、パルス１発毎に抵抗体膜は図６のレーザー跡６３，６４に示すように円形に焼き切れる。加工レーザーのパルスのピッチをレーザーの直径より十分小さくすれば図６（ｂ）に示すレーザー跡６４のように凸形状の小さい加工面となるが、パルスのピッチをレーザーの直径に近づけると図６（ａ）に示すレーザー跡６３のように鋭角をした凸形状を複数作ることができる。
【００３５】
放電電極を構成する抵抗体は平行に配置されていても、放電電極間に不平等電界を作ることができる。図７にその手段の例である静電放電保護素子７を示す。静電放電保護素子７は、導体配線７１に重なるように形成された抵抗体膜７３からなる放電電極と、導体配線７２に重なるように形成された抵抗体膜７４からなる放電電極とを有する。導体配線７１には凸形状７６が形成され、導体配線７２には凸形状７７が形成されている。抵抗体膜７３は導体配線７１の凸形状７６を覆うように形成されており、抵抗体膜７４は導体配線７２の凸形状７７を覆うように形成されている。抵抗体膜７３の先端部と抵抗体膜７４の先端部とは放電ギャップとなるスリット７５を挟んで対向している。
【００３６】
２つの導体配線７１及び７２は抵抗体膜７３及び７４の下で凸形状をしており、互いに凸部が対向している。凸部の最短距離は印刷工程で互いに接触することがない位に距離を確保している。このような構成にすると導体表面が等電位面であり、また導体から放電電極面までの距離が不平等になる。電流が流れなければ電界は均一な平等電界であるが、導体間に電圧が印加され、放電電極間に火花放電が始まる前であってもコロナ放電のように僅かに電流が流れる。この僅かな電流は放電電極から飛び出した電子であるが、印加電圧が低く、電界強度が小さいときは電子が加速されても気体分子を電離させるほどのエネルギーをもたないため、絶縁破壊を起こす火花放電にはいたらないのである。この僅かな電流が存在するため、図７の放電電極面内に電位差が生じ、放電電極間に不平等電界が生じる。上記静電放電保護素子７のような導体配線７１及び７２のような互いに対向した凸部が無い場合は、火花放電前に電流が僅かに流れても不平等電界は生じない。このため。導体配線７１及び７２のような互いに対向した凸部があるほうが火花放電を起こしやすく、回路保護に有利である。
【００３７】
本発明の静電放電保護素子は放電電極部に抵抗体膜を用いている。このため、放電が開始されて放電電流が流れると静電放電保護素子の端子間に電位差が生じる。この電位差が保護すべき電気回路の耐圧より大きいと、保護素子の役目を果たさなくなる。このため、例えば静電放電保護素子１の放電電極間であるスリット１５を電気的に短絡した場合に導体配線１１及び１２間の抵抗値は小さいほうが良い。
【００３８】
具体的には、静電放電耐圧試験ではコンデンサに３０kVまで電荷を蓄え、２ｋΩの抵抗を介して電気回路の端子に放電する場合を考えると、放電直後は式（２）より１５Ａの電流が流れる。
【００３９】
３０×１０００／（２×１０００）・・・（２）
回路の耐圧を２５０Ｖとすると放電中の静電放電保護素子１の抵抗値は１７Ωより小さいことが必要である。回路耐圧のばらつきや、放電中の放電電極間の電位差を考慮すると上記静電保護素子１の放電電極間であるスリット１５を電気的に短絡した場合に導体配線１１及び１２間の抵抗値は１０Ω以下であることが望ましい。
【００４０】
静電放電保護素子は放電電極間距離が５０μｍ以下と小さい。このため、例えば電気回路製造中に生じたハンダの破片などの異物がスリット１５の間に入ると電気回路が正常に動作しないことがある。特にセラミック基板のリフロー時にはハンダボールと呼ばれる小さな球状のハンダがセラミック基板上に残ることがある。このハンダボールがセラミック基板上に残ったままセラミック基板を製品に組み込んだ場合、初期的には正常に動作していても、製品が動作している過程でハンダボールが放電電極間に入り込み、静電放電保護素子が電気的に短絡する可能性がある。このため、放電電極上に保護材を配置し、ハンダ片などの異物が上記放電電極間に入らないようにすることは、製品の信頼性を向上する有効な手段である。保護材には、例えばシリコーンゲルなど放電の妨げにならない材料が良い。
【００４１】
上記実施例によれば、ツェナーダイオードやバリスタ，コンデンサなどの単品素子部品を追加することなくセラミック基板上に配置された電気回路を静電放電やサージ電圧から保護することができる。さらに製造工程の追加も無い。単品素子部品を使用しないことはコスト削減や回路基板面積を削減する上で有利である。
【図面の簡単な説明】
【００４２】
【図１】本発明の静電放電保護素子概観図。
【図２】セラミック基板上に配置された電気回路で一般に用いられている抵抗体の図。
【図３】凸状の放電電極面が対向した構成の静電放電保護素子の実施例を示す図。
【図４】凸状の放電電極面が対向した構成の静電放電保護素子作成の実施例を示す図。
【図５】複数の凸形状を有する放電電極面が対向した構成の静電放電保護素子の実施例を示す図。
【図６】複数の凸形状を有する放電電極面が対向した構成の静電放電保護素子のスリット作成の実施例。
【図７】凸状の導体が対向した構成の静電放電保護素子の実施例。
【図８】セラミック基板上に構成された電気回路。
【符号の説明】
【００４３】
１，３，５，７，１０６ 静電放電保護素子
２ 抵抗体
１１，１２，２１，２２，３１，３２，４１，４２，５１，５２，７１，７２ 導体配線
１３，１４，２３，３３，３４，４３，５３，５４，６１，６２，７３，７４，４３１，４３２，４３３，４３４ 抵抗体膜
１５，４４，４５，５５，７５ スリット
２４ 抵抗値調整用スリット
６３，６４ レーザー跡
７６，７７ 凸形状
１００ セラミック基板
１０１ 電源配線
１０２ ＧＮＤ配線
１０３ ＩＣチップ
１０４ コンデンサ
１０５ 印刷抵抗
【技術分野】
【０００１】
静電放電やサージ電圧にさらされる製品で、セラミック基板上に印刷，焼成工程を経て構成される電気回路に関する。
【背景技術】
【０００２】
一般に電気回路を静電放電やサージ電圧から保護するための手段として、ツェナーダイオード，バリスタなどの半導体素子やコンデンサを用いている。
【０００３】
一方で、コスト削減や回路基板上のレイアウト面積を削減するために上記のような保護素子を用いずに、配線レイアウト中に保護素子を作り込む手段も提案されている。例えば、配線パターン形成工程で形成される一対の導体箔により放電ギャップを形成し、回路を保護する手段がある（特許文献１参照）。
【０００４】
【特許文献１】特開平９−５１１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、アルミナなどのセラミック基板上に導体ペーストを印刷，焼成して電気回路を構成する場合に上記と同様の放電電極を導体配線で形成しようとすると、導体ペーストの印刷精度の制限から放電電極間を短くすることが難しい。放電電極間を短くできないと、放電の起こるギャップ間電圧が、保護されるべき電気回路の耐圧よりも高くなってしまい、保護素子としての役目を果たさなくなる。
【０００６】
本発明の目的は、電気回路が構成されるセラミック基板上に、電気回路の耐圧より低い電圧で放電が起こる放電電極を形成可能にし、電気回路の信頼性を高めることにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の電気回路は、セラミック基板上に抵抗体ペーストを印刷することにより形成された印刷抵抗体を有する電気回路において、第１の導体と第２の導体との間に跨って形成された印刷抵抗体にスリットを設け、印刷抵抗体を第１の導体側部分と第２の導体側部分とに電気的に開放（分割）し、第１の導体側部分と第２の導体側部分とで第１の導体側部分と第２の導体側部分とが対向する部分に放電ギャップを有する放電電極を構成する。
【発明の効果】
【０００８】
本発明によれば、電気回路が構成されるセラミック基板上に、印刷抵抗体を用いて小さい放電ギャップを有する放電電極を形成することができ、電気回路の耐圧より低い電圧で確実に放電することが可能となり、電気回路の信頼性を高めることができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例を図を用いて説明する。
【００１０】
まず、本発明に係る電気回路について図８を用いて説明する。図８は、セラミック基板上に構成された電気回路を示す図である。
【００１１】
セラミック基板１００上に、導体ペーストを印刷，焼成して導体配線が形成されている。この導体配線の中には、電源配線１０１やＧＮＤ配線１０２が含まれており、セラミック基板１００上に配置されたＩＣチップ１０３，コンデンサ１０４等の回路部品が導体配線によって電気的に接続されている。電気回路上に設けられる抵抗は印刷抵抗１０５によって構成されている。印刷抵抗１０５は抵抗体ペーストを印刷，焼成して形成される。本実施例では、電源配線１０１とＧＮＤ配線１０２との間に放電ギャップを形成するための静電放電保護素子１０６が設けられている。静電放電保護素子１０６は後述する静電放電保護素子１，３，５，７のいずれかによって構成される。通常、静電放電保護素子１０６は保護したい端子につながる配線とＧＮＤ配線１０２との間に設けられるが、必ずしもＧＮＤ配線１０２である必要は無い。
【００１２】
図１は本発明の静電放電保護素子１の概観図である。セラミック基板１００上に配置され、２本の導体配線１１及び１２との間に放電電極を構成する２つの抵抗体膜１３及び１４が配置されている。抵抗体膜１３及び１４はそれぞれ導体配線１１及び１２の上に一部が重なるように配置されている。
【００１３】
セラミック基板１００は焼成基板が一般的で、材料は例えばアルミナやアルミナとガラスの混合物である。上記導体配線１１及び１２の材料は銀や銀と白金の混合物などで、銅や金など他の金属でも良い。上記抵抗体膜１３及び１４は酸化ルテニウム（ＲｕＯ２）にガラスや金属酸化物を混ぜたものである。
【００１４】
本実施例の静電放電保護素子１は他の抵抗体を形成する工程で同時に形成することができる。図２はセラミック基板１００上に配置された電気回路で一般に用いられている抵抗体２の概観を示す。２本の導体配線２１及び２２との間に抵抗体膜２３が配置されている。上記抵抗体膜２３にはスリット２４が入っている。セラミック基板１００上に抵抗体２を形成する手順は次の（１）〜（２）のとおりである。
（１）セラミック基板１００上に導体ペーストを印刷する。印刷は例えば印刷マスクを用いてセラミック基板１００上に均一な厚さの導体ペーストを塗布する。導体ペーストは導体の粒子を溶剤に混ぜてペースト状にしたものである。
（２）導体ペーストを塗布したセラミック基板１００を高温の焼成炉にて焼成し、導体ペーストに含まれる溶剤を飛ばして抜き取り、導体配線２１及び２２を形成する。
（３）導体配線２１及び２２が形成されたセラミック基板１００上に抵抗体ペーストを印刷する。抵抗体ペーストの印刷は導体配線形成時と同様の手段で行う。抵抗体ペーストは抵抗体材料の粒子を溶剤に混ぜてペースト状にしたものである。
（４）抵抗体ペーストを塗布したセラミック基板１００を高温の焼成炉にて焼成し、抵抗体ペーストに含まれる溶剤を飛ばして抜き取り、さらに抵抗体ペーストに含まれる抵抗体材料の粒子を溶かして互いに結合させて抵抗体膜２３を形成する。
（５）抵抗体２３に抵抗値を調整するためのスリット２４を入れ、抵抗体２が完成する。スリット２４は一般にレーザーや微細な砂を吹き付けて削るサンドブラストを用いて形成される。
【００１５】
本実施例の静電放電保護素子１は抵抗体２の形成と同じ工程で形成できる。抵抗体２ではスリット２４が抵抗体膜２３の途中で止まっているが、静電放電保護素子１では抵抗体膜がスリット１５により分断されて２つの抵抗体膜１３及び１４となっている。抵抗体膜１３及び１４が放電電極となり、スリット１５は放電ギャップとなる。
【００１６】
本実施例の静電放電保護素子１で放電が発生する放電電極部を導体で形成せず、抵抗体膜１３及び１４で構成する理由は次のとおりである。
【００１７】
第一に、導体は金属であるため、焼成後であっても比較的柔らかい。このため放電時や外部からの衝撃により導体の一部が破損する可能性がある。破損した破片が放電電極間を橋渡しすると電気的に短絡してしまい、保護すべき電気回路が動作しなくなってしまう。
【００１８】
これに対し、抵抗体膜は硬く丈夫であるため、放電時や外部からの衝撃による破損の可能性が少ない。
【００１９】
第二に、印刷の精度上、隣接する導体どうしの間隔を狭くできない。上記導体ペーストを印刷する場合に隣接する導体ペーストとの間隔が狭いと、印刷後上記導体ペーストが自重で流動するため印刷のにじみが生じ、隣接する導体と接合してしまう。このため、通常は導体印刷ペーストのにじみを考慮し、例えば３００μｍなど導体間隔を広くする。
【００２０】
例えば、チップ部品の耐圧が２５０Ｖであるとすると、放電電極間での放電は２５０Ｖ以下で起こらなくてはならない。一方、空気が絶縁破壊を起こして火花放電を起こすのに必要な電界は約３５kV／cmである。よって、式（１）より放電電極間距離ｄｇは７１.４μｍ以下である必要がある。
【００２１】
ｄｇ＝２５０／（３５×１０００×１００）
＝７１.４×１０-6 ・・・（１）
実際には気圧や湿度を考慮し、５０μｍ以下であるほうが良い。
【００２２】
抵抗体ペーストの印刷精度も導体ペーストと同程度である。しかし、焼成後の抵抗体膜はレーザーなどによる微細加工が容易である。このため本実施例では、導体１１と導体１２との間に抵抗体膜を形成し、レーザーなどでスリット１５を形成する手段を用いた。本実施例の検討試作品では１０μｍのスリットを作成した。
【００２３】
スリット１５はレーザーでの形成のみならず、サンドブラストでも可能である。例えばスリット１５形成時に専用のマスクを用意し、周りの回路を保護して抵抗体膜のみを削る手段がある。
【００２４】
また、焼成後の導体はレーザーやサンドブラストでの加工も難しく、スリット間に導体の残渣が残り、電気的短絡を起こしやすい。
【００２５】
第三に導体配線によく用いられる銀などの金属は酸化しやすく、保護膜で覆わなければ電極の腐蝕が進んでしまう。保護膜は放電の妨げになるうえ、工程の追加にもなる。
【００２６】
通常、セラミック基板１００上に配置された電気回路は表面にガラスなどの保護膜を形成した後、抵抗体の抵抗値調整のスリット形成を行う。このため、スリット断面は保護膜が無い状態である。
【００２７】
これに対し酸化ルテニウム（ＲｕＯ2）やガラスは腐蝕に強いためスリット断面の保護膜が必要でなくなる。
【００２８】
図１の例は放電電極面が平行な場合であるが、図３は凸状の放電電極面が対向した場合の例を示す。静電放電保護素子３は、導体配線３１に重なるように形成された抵抗体膜３３からなる放電電極と、導体配線３２に重なるように形成された抵抗体膜３４からなる放電電極とを有する。抵抗体膜３３と抵抗体膜３４とはそれぞれ凸状に形成されており、抵抗体膜３３の凸状先端部と抵抗体膜３４の凸状先端部とを放電ギャップ３５を挟んで対向させている。
【００２９】
電極間に電位差が生じたとき、放電電極が平行な場合は電極間に均一な平等電界が生じるが、放電電極が凸状の場合は電極の凸部に電界の集中により不平等電界が生じる。電気的な絶縁の破壊は不平等電界中の方が起こりやすいので、静電放電保護素子として有効な手段である。
【００３０】
また、電界の不均等は大きいほうが良いので上記凸形状の放電電極は角度が９０°以下の鋭角の方が望ましい。
【００３１】
図４で図３の凸形状の放電電極の形成方法の例を示す。
【００３２】
図４（ａ）は２つの導体４１及び４２の間に抵抗体膜４３を配置したものである。この抵抗体膜４３にレーザーなどの加工手段によりスリット４４及び４５を入れて図４（ｂ）の形状にする。図４（ａ）の抵抗体膜４３は４つに分断され、図４（ｂ）の抵抗体膜４３１及び４３２が凸状の放電電極となる。抵抗膜４３３及び４３４は不要であるが基板上に残される。
【００３３】
図５は放電電極面に複数の凸形状を設けた例である。静電放電保護素子５は、導体配線５１に重なるように形成された抵抗体膜５３からなる放電電極と、導体配線５２に重なるように形成された抵抗体膜５４からなる放電電極とを有する。抵抗体膜５３からなる放電電極と抵抗体膜５４からなる放電電極とにはそれぞれ複数の凸形状が形成されており、抵抗体膜５３の凸形状先端部と抵抗体膜５４の凸形状先端部とを放電ギャップとなるスリット５５を挟んで対向させている。
【００３４】
複数の凸形状がある放電電極５のスリットは、例えば図６のように加工レーザーのピッチを調整して行う。図６（ａ）は加工レーザーのパルスのピッチを大きくした場合であり、図６（ｂ）は加工レーザーのパルスのピッチを小さくした場合である。通常加工レーザーはパルス状に発射され１つの抵抗体膜を焼き切って抵抗体膜６１と６２とに分割する。この際、パルス１発毎に抵抗体膜は図６のレーザー跡６３，６４に示すように円形に焼き切れる。加工レーザーのパルスのピッチをレーザーの直径より十分小さくすれば図６（ｂ）に示すレーザー跡６４のように凸形状の小さい加工面となるが、パルスのピッチをレーザーの直径に近づけると図６（ａ）に示すレーザー跡６３のように鋭角をした凸形状を複数作ることができる。
【００３５】
放電電極を構成する抵抗体は平行に配置されていても、放電電極間に不平等電界を作ることができる。図７にその手段の例である静電放電保護素子７を示す。静電放電保護素子７は、導体配線７１に重なるように形成された抵抗体膜７３からなる放電電極と、導体配線７２に重なるように形成された抵抗体膜７４からなる放電電極とを有する。導体配線７１には凸形状７６が形成され、導体配線７２には凸形状７７が形成されている。抵抗体膜７３は導体配線７１の凸形状７６を覆うように形成されており、抵抗体膜７４は導体配線７２の凸形状７７を覆うように形成されている。抵抗体膜７３の先端部と抵抗体膜７４の先端部とは放電ギャップとなるスリット７５を挟んで対向している。
【００３６】
２つの導体配線７１及び７２は抵抗体膜７３及び７４の下で凸形状をしており、互いに凸部が対向している。凸部の最短距離は印刷工程で互いに接触することがない位に距離を確保している。このような構成にすると導体表面が等電位面であり、また導体から放電電極面までの距離が不平等になる。電流が流れなければ電界は均一な平等電界であるが、導体間に電圧が印加され、放電電極間に火花放電が始まる前であってもコロナ放電のように僅かに電流が流れる。この僅かな電流は放電電極から飛び出した電子であるが、印加電圧が低く、電界強度が小さいときは電子が加速されても気体分子を電離させるほどのエネルギーをもたないため、絶縁破壊を起こす火花放電にはいたらないのである。この僅かな電流が存在するため、図７の放電電極面内に電位差が生じ、放電電極間に不平等電界が生じる。上記静電放電保護素子７のような導体配線７１及び７２のような互いに対向した凸部が無い場合は、火花放電前に電流が僅かに流れても不平等電界は生じない。このため。導体配線７１及び７２のような互いに対向した凸部があるほうが火花放電を起こしやすく、回路保護に有利である。
【００３７】
本発明の静電放電保護素子は放電電極部に抵抗体膜を用いている。このため、放電が開始されて放電電流が流れると静電放電保護素子の端子間に電位差が生じる。この電位差が保護すべき電気回路の耐圧より大きいと、保護素子の役目を果たさなくなる。このため、例えば静電放電保護素子１の放電電極間であるスリット１５を電気的に短絡した場合に導体配線１１及び１２間の抵抗値は小さいほうが良い。
【００３８】
具体的には、静電放電耐圧試験ではコンデンサに３０kVまで電荷を蓄え、２ｋΩの抵抗を介して電気回路の端子に放電する場合を考えると、放電直後は式（２）より１５Ａの電流が流れる。
【００３９】
３０×１０００／（２×１０００）・・・（２）
回路の耐圧を２５０Ｖとすると放電中の静電放電保護素子１の抵抗値は１７Ωより小さいことが必要である。回路耐圧のばらつきや、放電中の放電電極間の電位差を考慮すると上記静電保護素子１の放電電極間であるスリット１５を電気的に短絡した場合に導体配線１１及び１２間の抵抗値は１０Ω以下であることが望ましい。
【００４０】
静電放電保護素子は放電電極間距離が５０μｍ以下と小さい。このため、例えば電気回路製造中に生じたハンダの破片などの異物がスリット１５の間に入ると電気回路が正常に動作しないことがある。特にセラミック基板のリフロー時にはハンダボールと呼ばれる小さな球状のハンダがセラミック基板上に残ることがある。このハンダボールがセラミック基板上に残ったままセラミック基板を製品に組み込んだ場合、初期的には正常に動作していても、製品が動作している過程でハンダボールが放電電極間に入り込み、静電放電保護素子が電気的に短絡する可能性がある。このため、放電電極上に保護材を配置し、ハンダ片などの異物が上記放電電極間に入らないようにすることは、製品の信頼性を向上する有効な手段である。保護材には、例えばシリコーンゲルなど放電の妨げにならない材料が良い。
【００４１】
上記実施例によれば、ツェナーダイオードやバリスタ，コンデンサなどの単品素子部品を追加することなくセラミック基板上に配置された電気回路を静電放電やサージ電圧から保護することができる。さらに製造工程の追加も無い。単品素子部品を使用しないことはコスト削減や回路基板面積を削減する上で有利である。
【図面の簡単な説明】
【００４２】
【図１】本発明の静電放電保護素子概観図。
【図２】セラミック基板上に配置された電気回路で一般に用いられている抵抗体の図。
【図３】凸状の放電電極面が対向した構成の静電放電保護素子の実施例を示す図。
【図４】凸状の放電電極面が対向した構成の静電放電保護素子作成の実施例を示す図。
【図５】複数の凸形状を有する放電電極面が対向した構成の静電放電保護素子の実施例を示す図。
【図６】複数の凸形状を有する放電電極面が対向した構成の静電放電保護素子のスリット作成の実施例。
【図７】凸状の導体が対向した構成の静電放電保護素子の実施例。
【図８】セラミック基板上に構成された電気回路。
【符号の説明】
【００４３】
１，３，５，７，１０６ 静電放電保護素子
２ 抵抗体
１１，１２，２１，２２，３１，３２，４１，４２，５１，５２，７１，７２ 導体配線
１３，１４，２３，３３，３４，４３，５３，５４，６１，６２，７３，７４，４３１，４３２，４３３，４３４ 抵抗体膜
１５，４４，４５，５５，７５ スリット
２４ 抵抗値調整用スリット
６３，６４ レーザー跡
７６，７７ 凸形状
１００ セラミック基板
１０１ 電源配線
１０２ ＧＮＤ配線
１０３ ＩＣチップ
１０４ コンデンサ
１０５ 印刷抵抗
【特許請求の範囲】
【請求項１】
セラミック基板上に抵抗体ペーストを印刷することにより形成された印刷抵抗体を有する電気回路において、
第１の導体と第２の導体との間に跨って形成された印刷抵抗体にスリットを設け、前記印刷抵抗体を第１の導体側部分と第２の導体側部分とに電気的に開放した構成を有することを特徴とする電気回路。
【請求項２】
請求項１に記載の電気回路において、印刷抵抗体が酸化物厚膜抵抗体であることを特徴とする電気回路。
【請求項３】
請求項１に記載の電気回路において、印刷抵抗体を電気的に開放するスリットは、印刷抵抗体形成後にレーザー加工により形成されることを特徴とする電気回路。
【請求項４】
請求項１に記載の電気回路において、印刷抵抗体を電気的に開放するスリットは、他の抵抗素子形成後にサンドブラストにより形成されることを特徴とする電気回路。
【請求項５】
請求項１に記載の電気回路において、印刷抵抗体を電気的に開放するスリットの幅は５０μｍ以下であることを特徴とする電気回路。
【請求項６】
請求項１に記載の電気回路において、前記第１の導体側部分と前記第２の導体側部分とは前記第１の導体側部分と前記第２の導体側部分とが対向する部分に放電ギャップを有する放電電極を構成し、印刷抵抗体を電気的に開放するスリットの幅は一様ではなく、凸形状の放電電極が対向する構成としたことを特徴とする電気回路。
【請求項７】
請求項６に記載の電気回路において、凸形状の放電電極が９０°以下の鋭角をしていることを特徴とする電気回路。
【請求項８】
請求項１に記載の電気回路において、前記第１の導体と前記第２の導体とは前記印刷抵抗体の前記第１の導体側部分と前記第２の導体側部分とがそれぞれ形成される部分に凸形状を有し、前記第１の導体の凸形状と前記第２の導体の凸形状とが互いに対向してレイアウトされることを特徴とする電気回路。
【請求項９】
請求項１に記載の電気回路において、前記スリット間を短絡した場合の前記第１の導体側部分と前記第２の導体側部分の直流抵抗が１０Ω以下であることを特徴とする電気回路。
【請求項１０】
請求項１に記載の電気回路において、前記スリットが保護材で覆われていることを特徴とする電気回路。
【請求項１】
セラミック基板上に抵抗体ペーストを印刷することにより形成された印刷抵抗体を有する電気回路において、
第１の導体と第２の導体との間に跨って形成された印刷抵抗体にスリットを設け、前記印刷抵抗体を第１の導体側部分と第２の導体側部分とに電気的に開放した構成を有することを特徴とする電気回路。
【請求項２】
請求項１に記載の電気回路において、印刷抵抗体が酸化物厚膜抵抗体であることを特徴とする電気回路。
【請求項３】
請求項１に記載の電気回路において、印刷抵抗体を電気的に開放するスリットは、印刷抵抗体形成後にレーザー加工により形成されることを特徴とする電気回路。
【請求項４】
請求項１に記載の電気回路において、印刷抵抗体を電気的に開放するスリットは、他の抵抗素子形成後にサンドブラストにより形成されることを特徴とする電気回路。
【請求項５】
請求項１に記載の電気回路において、印刷抵抗体を電気的に開放するスリットの幅は５０μｍ以下であることを特徴とする電気回路。
【請求項６】
請求項１に記載の電気回路において、前記第１の導体側部分と前記第２の導体側部分とは前記第１の導体側部分と前記第２の導体側部分とが対向する部分に放電ギャップを有する放電電極を構成し、印刷抵抗体を電気的に開放するスリットの幅は一様ではなく、凸形状の放電電極が対向する構成としたことを特徴とする電気回路。
【請求項７】
請求項６に記載の電気回路において、凸形状の放電電極が９０°以下の鋭角をしていることを特徴とする電気回路。
【請求項８】
請求項１に記載の電気回路において、前記第１の導体と前記第２の導体とは前記印刷抵抗体の前記第１の導体側部分と前記第２の導体側部分とがそれぞれ形成される部分に凸形状を有し、前記第１の導体の凸形状と前記第２の導体の凸形状とが互いに対向してレイアウトされることを特徴とする電気回路。
【請求項９】
請求項１に記載の電気回路において、前記スリット間を短絡した場合の前記第１の導体側部分と前記第２の導体側部分の直流抵抗が１０Ω以下であることを特徴とする電気回路。
【請求項１０】
請求項１に記載の電気回路において、前記スリットが保護材で覆われていることを特徴とする電気回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−８７０７１（Ｐ２０１０−８７０７１Ａ）
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願番号】特願２００８−２５２１５７（Ｐ２００８−２５２１５７）
【出願日】平成２０年９月３０日（２００８．９．３０）
【出願人】（５０９１８６５７９）日立オートモティブシステムズ株式会社 (2,205)
【Ｆターム（参考）】
【公開日】平成２２年４月１５日（２０１０．４．１５）
【国際特許分類】
【出願日】平成２０年９月３０日（２００８．９．３０）
【出願人】（５０９１８６５７９）日立オートモティブシステムズ株式会社 (2,205)
【Ｆターム（参考）】
[ Back to top ]