高出力差動増幅器
【課題】小型で利得が高く、高い出力が得られる高出力差動増幅器を得る。
【解決手段】基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなる第１の増幅器１１および第２の増幅器１２を有し、第１の増幅器１１のエミッタ端子および第２の増幅器１２のエミッタ端子を互いに接続して仮想接地点６を設け、第１の増幅器１１のベース端子および第２の増幅器１２のベース端子にそれぞれ逆位相となる信号を入力することにより、第１の増幅器１１のコレクタ端子および第２の増幅器１２のコレクタ端子から増幅された信号を出力する高出力差動増幅器において、第１の増幅器１１および第２の増幅器１２の対応する段の基本トランジスタセルのエミッタ電極同士を接続して１対ごとの仮想接地点６ａ〜６ｆを設け、１対ごとの仮想接地点６ａ〜６ｆを互いに接続したものである。
【解決手段】基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなる第１の増幅器１１および第２の増幅器１２を有し、第１の増幅器１１のエミッタ端子および第２の増幅器１２のエミッタ端子を互いに接続して仮想接地点６を設け、第１の増幅器１１のベース端子および第２の増幅器１２のベース端子にそれぞれ逆位相となる信号を入力することにより、第１の増幅器１１のコレクタ端子および第２の増幅器１２のコレクタ端子から増幅された信号を出力する高出力差動増幅器において、第１の増幅器１１および第２の増幅器１２の対応する段の基本トランジスタセルのエミッタ電極同士を接続して１対ごとの仮想接地点６ａ〜６ｆを設け、１対ごとの仮想接地点６ａ〜６ｆを互いに接続したものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する差動増幅器に関し、特に、高周波信号を増幅する場合に適した高出力差動増幅器に関する。
【背景技術】
【０００２】
従来技術において、一つの基本トランジスタセルで所望の出力が得られない場合には、複数の基本トランジスタセルを並列接続することにより、実効的なトランジスタサイズを大きくして、高出力が得られるようにする増幅器がある（例えば、非特許文献１参照）。
【０００３】
また、複数の基本トランジスタセルを並列接続してなるそれぞれの増幅器を、さらに互いに並列接続し、それぞれに逆位相の信号を入力することにより、差動増幅器を構成することが可能になる。このような差動増幅器を用いる場合にも、一つの基本トランジスタセルで所望の出力が得られない場合に、実効的なトランジスタサイズを大きくして、高い出力を得ることが可能になる。
【０００４】
【非特許文献１】David A.Johns and Ken Martin、“Analog Integrated Circuit Design、”John Wiley & Sons、Inc.、１９９７、Ｐ１０３〜１０８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術には次のような課題がある。従来の高出力差動増幅器は、周波数が高くなるにつれて線路による影響が大きくなってしまうという問題がある。すなわち、基本トランジスタセルのエミッタ電極から仮想接地点までを接続する線路がインダクタンスとして動作してしまうために、基本トランジスタセルのエミッタと高周波的な接地点である仮想接地点との間にインダクタンスが挿入されたように動作することとなり、利得が低下してしまうという問題があった。
【０００６】
また、差動増幅器を構成するそれぞれの増幅器の入力から出力までの経路長（電気的な長さ）が異なる場合には、それぞれの増幅器の出力信号が合成される際の位相が違うために合成効率が低下し、利得および出力電力が低下してしまう問題があった。特に、高周波信号を増幅する場合に、このような問題が顕著となる。
【０００７】
本発明は上述のような課題を解決するためになされたもので、小型で利得が高く、高い出力が得られる高出力差動増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る高出力差動増幅器は、基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなる第１の増幅器および第２の増幅器を有し、Ｎ段の基本トランジスタセルのそれぞれのエミッタ電極を集結した端子である第１の増幅器のエミッタ端子および第２の増幅器のエミッタ端子を互いに接続して仮想接地点を設け、Ｎ段の基本トランジスタセルのそれぞれのベース電極を集結した端子である第１の増幅器のベース端子および第２の増幅器のベース端子にそれぞれ逆位相となる信号を入力することにより、Ｎ段の基本トランジスタセルのそれぞれのコレクタ電極を集結した端子である第１の増幅器のコレクタ端子および第２の増幅器のコレクタ端子から増幅された信号を出力する高出力差動増幅器において、第１の増幅器および第２の増幅器の対応する段の基本トランジスタセルのエミッタ電極同士を接続して１対ごとの仮想接地点を設け、１対ごとの仮想接地点を互いに接続したものである。
【発明の効果】
【０００９】
本発明によれば、複数の基本トランジスタセルを並列接続してなる２つの増幅器を差動動作させる際に、２つの増幅器のそれぞれの基本トランジスタセルのエミッタ電極同士を１対ごとに仮想接地点として接続し、これらの仮想接地点を互いに接続することにより、インダクタンスの影響による利得の低下を抑えることができ、小型で利得が高く、高い出力が得られる高出力差動増幅器を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の高出力差動増幅器の好適な実施の形態につき図面を用いて説明する。
本発明の高出力差動増幅器は、基本トランジスタセルのエミッタ電極同士を１対ごとに仮想接地点として接続することを特徴としており、小型で利得が高く、高い出力が得られる高出力差動増幅器を得ることができ、特に、高周波信号の増幅に対して有効に働く。
【００１１】
実施の形態１．
本願発明の技術的特徴を明確にするために、まず始めに、基本的な高出力差動増幅器の構成について説明する。図４は、基本的な高出力差動増幅器の構成図である。この高出力差動増幅器は、ベース端子１ａ、１ｂ、エミッタ端子２、コレクタ端子３ａ、３ｂ、第１の増幅器１１、および第２の増幅器１２で構成される。
【００１２】
さらに、第１の増幅器１１は、線路５ａ、５ｂ、５ｃ、５ｇを介して並列接続された基本トランジスタセル４ａ〜４ｆで構成される。同様に、第２の増幅器１２は、線路５ｄ、５ｅ、５ｆ、５ｇを介して並列接続された基本トランジスタセル４ｇ〜４ｌで構成される。なお、図４において、それぞれの線路を、長方形を用いて示しているが、これらの長方形は、各々遅延を含んでいることを示している。
【００１３】
図４の構成において、基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を接続する線路を線路５ａと総称する。また、基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極を接続する線路を線路５ｂと総称する。さらに、基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を接続する線路を線路５ｃと総称する。
【００１４】
一方、基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を接続する線路を線路５ｄと総称する。また、基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極を接続する線路を線路５ｅと総称する。さらに、基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を接続する線路を線路５ｆと総称する。
【００１５】
また、ベース端子１ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を、線路５ａを介して集結した端子である。一方、ベース端子１ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を、線路５ｄを介して集結した端子である。
【００１６】
また、コレクタ端子３ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を、線路５ｃを介して集結した端子である。一方、コレクタ端子３ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を、線路５ｆを介して集結した端子である。
【００１７】
また、並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極を接続した線路５ｂと、並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極を接続した線路５ｅとは、線路５ｇを介して仮想接地点６に接続されている。そして、エミッタ端子２は、仮想接地点６とつながれた端子であり、第１の増幅器１１と第２の増幅器１２とに共通の端子となっている。
【００１８】
次に、このように構成された高出力差動増幅器の動作について説明する。ベース端子１ａから第１の増幅器１１に対して入力された信号が、線路５ａを介して基本トランジスタセル４ａ〜４ｆのベース電極にそれぞれ入力される。一方、ベース端子１ｂから第２の増幅器１２に対して、ベース端子１ａに入力された信号と逆位相となるように入力された信号が、線路５ｄを介して基本トランジスタセル４ｇ〜４ｌのベース電極にそれぞれ入力される。
【００１９】
このように、基本トランジスタセル４ａ〜４ｆと基本トランジスタセル４ｇ〜４ｌには、それぞれ逆位相の信号が入力されていることから、基本トランジスタセル４ａ〜４ｆのエミッタ電極と基本トランジスタセル４ｇ〜４ｌのエミッタ電極とを接続した仮想接地点６は、仮想接地点として機能する。すなわち、高周波的には仮想接地点６が接地されているとして動作することとなる。また、仮想接地点６は、エミッタ端子２を介して直流的に接地することにより、基本トランジスタセル４ａ〜４ｆ、４ｇ〜４ｌに直流バイアスを印加することができる。
【００２０】
基本トランジスタセル４ａ〜４ｆにて増幅された高周波信号は、それぞれのコレクタ電極から線路５ｃおよびコレクタ端子３ａを介して出力される。一方、基本トランジスタセル４ｇ〜４ｌにて増幅された高周波信号は、それぞれのコレクタ電極から線路５ｆおよびコレクタ端子３ｂを介して出力される。ここで、コレクタ端子３ａからの出力信号と、コレクタ端子３ｂからの出力信号とは、互いに逆位相となる。
【００２１】
このようにして差動増幅器を動作させることにより、一つの基本トランジスタセルで所望の出力が得られない場合には、ベース端子１ａ、１ｂにベース電極を、エミッタ端子２にエミッタ電極を、コレクタ端子３ａ、３ｂにコレクタ電極を接続した複数の基本トランジスタセル４ａ〜４ｆおよび基本トランジスタセル４ｇ〜４ｌを並列に接続することにより、実効的なトランジスタサイズを大きくして、高い出力を得ることが可能になる。
【００２２】
次に、本願発明における高出力差動増幅器の構成について説明する。図１は、本発明の実施の形態１における高出力差動増幅器の構成図である。この高出力差動増幅器は、ベース端子１ａ、１ｂ、エミッタ端子２、コレクタ端子３ａ、３ｂ、第１の増幅器１１、および第２の増幅器１２で構成される。
【００２３】
さらに、第１の増幅器１１は、線路５ａ、５ｂ、５ｃを介して並列接続された基本トランジスタセル４ａ〜４ｆで構成される。同様に、第２の増幅器１２は、線路５ｄ、５ｅ、５ｆを介して並列接続された基本トランジスタセル４ｇ〜４ｌで構成される。なお、図１において、それぞれの線路を、長方形を用いて示しているが、これらの長方形は、各々遅延を含んでいることを示している。
【００２４】
図１の構成において、基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を接続する線路を線路５ａと総称する。また、基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極に接続されている線路を線路５ｂと総称する。さらに、基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を接続する線路を線路５ｃと総称する。
【００２５】
一方、基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を接続する線路を線路５ｄと総称する。また、基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極に接続されている線路を線路５ｅと総称する。さらに、基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を接続する線路を線路５ｆと総称する。
【００２６】
また、ベース端子１ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を、線路５ａを介して集結した端子である。一方、ベース端子１ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を、線路５ｄを介して集結した端子である。
【００２７】
また、コレクタ端子３ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を、線路５ｃを介して集結した端子である。一方、コレクタ端子３ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を、線路５ｆを介して集結した端子である。
【００２８】
また、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極と、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極とを線路５ｂと線路５ｅを介して互いに接続した中点をそれぞれ仮想接地点６ａ〜６ｆとして示している。
【００２９】
すなわち、図１の構成は、第１の増幅器１１と第２の増幅器１２の一対の基本トランジスタセルである４ａと４ｇ、４ｂと４ｈ、４ｃと４ｉ、４ｄと４ｊ、４ｅと４ｋ、４ｆと４ｌを、それぞれ個別の仮想接地点６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆで接続している点で、図４の構成と異なっている。そして、エミッタ端子２は、これら仮想接地点６ａ〜６ｆを、線路５ｇを介して集結した端子であり、第１の増幅器１１と第２の増幅器１２とに共通の端子となっている。
【００３０】
次に、このように構成された高出力差動増幅器の動作について説明する。ベース端子１ａから第１の増幅器１１に対して入力された信号が、線路５ａを介して基本トランジスタセル４ａ〜４ｆのベース電極にそれぞれ入力される。一方、ベース端子１ｂから第２の増幅器１２に対して、ベース端子１ａに入力された信号と逆位相となるように入力された信号が、線路５ｄを介して基本トランジスタセル４ｇ〜４ｌのベース電極にそれぞれ入力される。
【００３１】
このように、基本トランジスタセル４ａ〜４ｆと基本トランジスタセル４ｇ〜４ｌには、それぞれ逆位相の信号が入力されていることから、基本トランジスタセル４ａ〜４ｆのエミッタ電極と基本トランジスタセル４ｇ〜４ｌのエミッタ電極とのそれぞれの対を接続した仮想接地点６ａ〜６ｆは、それぞれ仮想接地点として機能する。すなわち、高周波的にはそれぞれの仮想接地点６ａ〜６ｆが接地されているとして動作することとなる。
【００３２】
エミッタ端子２は、直流的に接地されるか、または電流源に接続される。トランジスタを動作させるための直流バイアスは、ベース端子１ａ、１ｂとコレクタ端子３ａ、３ｂに印加する。
【００３３】
第１の増幅器１１である基本トランジスタセル４ａ〜４ｆのベース電極にベース端子１ａおよび線路５ａを介して入力された高周波信号は、並列接続されたこれらの基本トランジスタセル４ａ〜４ｆによって増幅され、線路５ｃを介してコレクタ端子３ａから出力される。一方、第２の増幅器１２である基本トランジスタセル４ｇ〜４ｌのベース電極にベース端子１ｂおよび線路５ｄを介して入力された高周波信号は、並列接続されたこれらの基本トランジスタセル４ｇ〜４ｈによって増幅され、線路５ｆを介してコレクタ端子３ｂから、コレクタ端子３ａからの出力と逆の位相として出力される。
【００３４】
ここで、第１の増幅器１１と第２の増幅器１２のそれぞれ１対の差動で動作する基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌのエミッタ電極同士を仮想接地点６ａ〜６ｆで接続している。これにより、それぞれの基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌからそれぞれの仮想接地点６ａ〜６ｆまでの線路を短くすることができ、遅延を少なくすることができる。
【００３５】
さらに、基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌの１対ごとに仮想接地点６ａ〜６ｆを設けることにより、これらの仮想接地点間を接続する線路５ｇの影響が高周波的に無くなり、基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌのエミッタ電極から仮想接地点６ａ〜６ｆまでのインダクタンスを低減することが出来る。これにより、エミッタに接続されたインダクタンスの影響による利得の低下を抑えることができ、利得の高い高出力差動増幅器を得ることができる。
【００３６】
実施の形態１によれば、複数の基本トランジスタセルを並列接続してなる２つの増幅器を差動動作させる際に、２つの増幅器のそれぞれの基本トランジスタセルのエミッタ電極同士を１対ごとに仮想接地点として接続することにより、インダクタンスの影響による利得の低下を抑えることができ、利得の高い高出力差動増幅器を得ることができる。特に、数ＧＨｚ以上の高周波信号に対して有効となる。
【００３７】
実施の形態２．
実施の形態１では、１対の差動で動作する基本トランジスタセルごとにエミッタ電極同士をそれぞれの仮想接地点として接続することにより、利得の低下を抑えた高出力差動増幅器について説明した。本実施の形態２では、ベースおよびコレクタに接続された線路による利得の低下を小さくする場合について説明する。具体的には、本実施の形態２における高出力差動増幅器は、個々の基本トランジスタからの出力位相をそろえることにより、差動増幅器全体としての利得低下を防ぐものである。
【００３８】
図２は、本発明の実施の形態２における高出力差動増幅器の構成図である。実施の形態１の構成図である図１と比較すると、図２の構成は、ベース端子１ａ、１ｂ、およびコレクタ端子３ａ、３ｂの接続位置が異なっている。
【００３９】
次に、異なる構成を中心に、動作を説明する。基本的な増幅動作は、実施の形態１で説明した動作と同様である。ベース端子１ａ、１ｂに入力された互いに逆位相を有する高周波信号は、それぞれ線路５ａ、５ｄを介して、第１の増幅器１１である基本トランジスタセル４ａ〜４ｆ、第２の増幅器１２である基本トランジスタセル４ｇ〜４ｌにそれぞれ入力される。
【００４０】
このようにして基本トランジスタセル４ａ〜４ｆ、基本トランジスタセル４ｇ〜４ｌに入力された高周波信号は、各々の基本トランジスタセルにて増幅され線路５ｃ、５ｆを介して、それぞれコレクタ端子３ａ、３ｂから互いに逆位相の信号として出力される。
【００４１】
ここで、本実施の形態２における高出力差動増幅器は、ベース電極およびコレクタ電極に接続された線路による利得の低下を抑えるために、それぞれの線路の電気長が次のような関係を有するようにするものである。
【００４２】
すなわち、第１の増幅器１１において、基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極間を接続する線路５ａの電気長と、基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極間を接続する線路５ｃの電気長とを等しくする。
【００４３】
これにより、個々の基本トランジスタセル４ａ〜４ｆに入力される高周波信号の位相はそれぞれ異なるが、ベース端子１ａに入力された信号がコレクタ端子３ａに伝達するまでの電気長は、どの基本トランジスタセル４ａ〜４ｆを通過しても等しくなる。これにより、それぞれの基本トランジスタセル４ａ〜４ｆで増幅された高周波信号の位相がそろうこととなり、位相差による利得の低下および出力の低下を抑えることが可能になる。
【００４４】
同様に、第２の増幅器１２において、基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極間を接続する線路５ｄの電気長と、基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極間を接続する線路５ｆの電気長とを等しくする。
【００４５】
これにより、個々の基本トランジスタセル４ｇ〜４ｌに入力される高周波信号の位相はそれぞれ異なるが、ベース端子１ｂに入力された信号がコレクタ端子３ｂに伝達するまでの電気長は、どの基本トランジスタセル４ｇ〜４ｌを通過しても等しくなる。これにより、それぞれの基本トランジスタセル４ｇ〜４ｌで増幅された高周波信号の位相がそろうこととなり、位相差による利得の低下および出力の低下を抑えることが可能になる。
【００４６】
上述したような効果を得るためには、それぞれの基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）で増幅された高周波信号の位相をそろえることが必要である。したがって、個々のベース端子１ａ（１ｂ）から個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）までの電気長を等しくして、さらに個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）からコレクタ端子３ａ（３ｂ）までの電気長を等しくすることによっても同様の効果が得られる。
【００４７】
しかしながら、このような接続を実現するには、線路の長さをそろえるために回路が複雑になってしまう。しかし、本実施の形態２における図２に示した接続によれば、ベース端子１ａ（１ｂ）から個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）までの距離、および個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）からコレクタ端子３ａ（３ｂ）までの距離は、それぞれ異なっていてもよい。
【００４８】
これにより、実際の線路パターンの配置の自由度が高まり、個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）を小型かつシンプルに接続することが可能になり、線路自体による損失を低減することが可能になる。特に、第１の増幅器１１内の基本トランジスタセル４ａ〜４ｆ、および第２の増幅器１２内の基本トランジスタセル４ｇ〜４ｌの配置を一直線とすれば、小型かつシンプルな並列接続が可能となる。
【００４９】
実施の形態２によれば、並列接続されたそれぞれの基本トランジスタセルを介してベース端子からコレクタ端子に至るまでのそれぞれの電気長を等しくすることにより、それぞれの基本トランジスタセルで増幅される高周波信号の位相をそろえることができる。これにより、位相差による利得の低下および出力の低下を抑えた高出力差動増幅器を得ることができ、特に、数ＧＨｚ以上の高周波信号の増幅に対して有効に働く。
【００５０】
実施の形態３．
実施の形態１または２では、第１の増幅器１１と第２の増幅器１２を１対として構成した基本差動増幅器について説明した。本実施の形態３では、このような基本差動増幅器を並列接続する場合について説明する。このような構成においても、同様の効果が得られる。
【００５１】
図３は、本発明の実施の形態３における高出力差動増幅器の構成図である。図３において、一点鎖線で囲まれた部分は、基本差動増幅器１０および基本差動増幅器２０を示している。これら基本差動増幅器１０および基本差動増幅器２０は、差動動作で対になった基本トランジスタセルを一直線に配置したものであり、実施の形態２で示した図２の構成と同一である。ここで、基本差動増幅器１０は、第１の増幅器１１と第２の増幅器１２とで構成される。一方、基本差動増幅器２０は、第１の増幅器２１と第２の増幅器２２とで構成される。
【００５２】
ベース端子１ａは、線路５ａ１を介して基本差動増幅器１０内の第１の増幅器１１のベース端子と接続されるとともに、線路５ａ２を介して基本差動増幅器２０内の第１の増幅器２１のベース端子と接続される。同様に、ベース端子１ｂは、線路５ｄ１を介して基本差動増幅器１０内の第２の増幅器１２のベース端子と接続されるとともに、線路５ｄ２を介して基本差動増幅器２０内の第２の増幅器２２のベース端子と接続される。
【００５３】
エミッタ端子２は、線路５ｇ１を介して基本差動増幅器１０内のエミッタ端子と接続されるとともに、線路５ａ２を介して基本差動増幅器２０内のエミッタ端子と接続される。
【００５４】
さらに、コレクタ端子３ａは、線路５ｃ１を介して基本差動増幅器１０内の第１の増幅器１１のコレクタ端子と接続されるとともに、線路５ｃ２を介して基本差動増幅器２０内の第１の増幅器２１のコレクタ端子と接続される。同様に、コレクタ端子３ｂは、線路５ｆ１を介して基本差動増幅器１０内の第２の増幅器１２のコレクタ端子と接続されるとともに、線路５ｆ２を介して基本差動増幅器２０内の第２の増幅器２２のコレクタ端子と接続される。
【００５５】
このようにして、図３の高出力差動増幅器は、基本差動増幅器１０と基本差動増幅器２０とを並列接続した構成を有している。ここで、ベース端子１ａ、１ｂは、基本差動増幅器１０と基本差動増幅器２０とを並列接続した高出力差動増幅器に対する信号の入力端子に相当する。また、コレクタ端子３ａ、３ｂは、基本差動増幅器１０と基本差動増幅器２０とを並列接続した高出力差動増幅器からの信号の出力端子に相当する。
【００５６】
次に、このような並列接続に伴う構成を中心に、動作を説明する。基本差動増幅器１０および基本差動増幅器２０の基本的な増幅動作は、実施の形態１、２で説明した動作と同様である。
【００５７】
ベース端子１ａに入力された高周波信号は、２分配され、一方が線路５ａ１を介して基本差動増幅器１０の第１の増幅器１１に入力され、他方が線路５ａ２を介して基本差動増幅器２０の第１の増幅器２１に入力される。同様に、ベース端子１ｂに入力された高周波信号は、２分配され、一方が線路５ｄ１を介して基本差動増幅器１０の第２の増幅器１２に入力され、他方が線路５ｄ２を介して基本差動増幅器２０の第２の増幅器２２に入力される。
【００５８】
さらに、基本差動増幅器１０において、第１の増幅器１１で増幅された高周波信号は、線路５ｃ１を介してコレクタ端子３ａに出力され、第２の増幅器１２で増幅された高周波信号は、線路５ｆ１を介してコレクタ端子３ｂに出力される。同様に、基本差動増幅器２０において、第１の増幅器２１で増幅された高周波信号は、線路５ｃ２を介してコレクタ端子３ａに出力され、第２の増幅器２２で増幅された高周波信号は、線路５ｆ２を介してコレクタ端子３ｂに出力される。
【００５９】
この結果、コレクタ端子３ａには、基本差動増幅器１０の第１の増幅器１１の出力と、基本差動増幅器２０の第１の増幅器２１の出力とが合成されて出力されることとなる。同様に、コレクタ端子３ｂには、基本差動増幅器１０の第２の増幅器１２の出力と、基本差動増幅器２０の第２の増幅器２２の出力とが合成されて出力されることとなる。
【００６０】
ここで、線路５ａ１と線路５ｃ１、線路５ａ２と線路５ｃ２、線路５ｄ１と線路５ｆ１、線路５ｄ２と線路５ｆ２のそれぞれ電気長を足し合わせたものが等しければ、ベース端子１ａ、１ｂから個々の基本差動増幅器１０、２０を通過してコレクタ端子３ａ、３ｂに通過する電気的な位相が等しくなる。これにより、個々の基本差動増幅器１０、２０からの高周波信号を合成する際に、位相差による利得の低下および出力の低下を抑えることが可能になる。
【００６１】
実施の形態３によれば、複数の基本差動増幅器を並列接続して高出力差動増幅器を構成する際に、並列接続されたそれぞれの基本差動増幅器を介してベース端子からコレクタ端子に至るまでのそれぞれの電気長を等しくすることにより、それぞれの基本差動増幅器で増幅される高周波信号の位相をそろえることができる。これにより、高出力を得るために複数の基本差動増幅器を並列接続した場合にも、位相をそろえた出力信号を合成することができ、位相差による利得の低下および出力の低下を抑えた高出力差動増幅器を得ることができ、特に、数ＧＨｚ以上の高周波信号の増幅に対して有効に働く。
【００６２】
なお、上述した実施の形態１〜３においては、基本トランジスタセルをエミッタ接地する場合について説明したが、これに限定されるものではない。ベース接地、あるいはコレクタ接地の場合にも、同様の効果を得ることができる。
【００６３】
さらに、上述した実施の形態１〜３においては、基本トランジスタセルとしてバイポーラトランジスタを用いた場合について説明したが、これに限定されるものではない。基本トランジスタセルとして、バイポーラトランジスタの代わりに電界効果トランジスタ（ＦＥＴ）を用いた場合にも、同様の構成により同様の効果を得ることができる。
【００６４】
さらに、上述した実施の形態１〜３においては、基本トランジスタセルを６個並列接続してなる増幅器を示し、また、実施の形態３においては、基本差動増幅器を２つ並列接続してなる高出力差動増幅器を示したが、これに限定されるものではない。所望の出力あるいは回路設計上の制約などに応じて、基本トランジスタセルあるいは基本差動増幅器の並列段数を２以上の任意の数として設定することが可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態１における高出力差動増幅器の構成図である。
【図２】本発明の実施の形態２における高出力差動増幅器の構成図である。
【図３】本発明の実施の形態３における高出力差動増幅器の構成図である。
【図４】基本的な高出力差動増幅器の構成図である。
【符号の説明】
【００６６】
１ａ、１ｂ ベース端子、２ エミッタ端子、３ａ、３ｂ コレクタ端子、４ａ〜４ｌ 基本トランジスタセル、５ａ〜５ｇ、５ａ１、５ａ２、５ｃ１、５ｃ２、５ｄ１、５ｄ２、５ｆ１、５ｆ２ 線路、１０、２０ 基本差動増幅器、１１、２１ 第１の増幅器、１２、２２ 第２の増幅器。
【技術分野】
【０００１】
本発明は、入力信号を増幅する差動増幅器に関し、特に、高周波信号を増幅する場合に適した高出力差動増幅器に関する。
【背景技術】
【０００２】
従来技術において、一つの基本トランジスタセルで所望の出力が得られない場合には、複数の基本トランジスタセルを並列接続することにより、実効的なトランジスタサイズを大きくして、高出力が得られるようにする増幅器がある（例えば、非特許文献１参照）。
【０００３】
また、複数の基本トランジスタセルを並列接続してなるそれぞれの増幅器を、さらに互いに並列接続し、それぞれに逆位相の信号を入力することにより、差動増幅器を構成することが可能になる。このような差動増幅器を用いる場合にも、一つの基本トランジスタセルで所望の出力が得られない場合に、実効的なトランジスタサイズを大きくして、高い出力を得ることが可能になる。
【０００４】
【非特許文献１】David A.Johns and Ken Martin、“Analog Integrated Circuit Design、”John Wiley & Sons、Inc.、１９９７、Ｐ１０３〜１０８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術には次のような課題がある。従来の高出力差動増幅器は、周波数が高くなるにつれて線路による影響が大きくなってしまうという問題がある。すなわち、基本トランジスタセルのエミッタ電極から仮想接地点までを接続する線路がインダクタンスとして動作してしまうために、基本トランジスタセルのエミッタと高周波的な接地点である仮想接地点との間にインダクタンスが挿入されたように動作することとなり、利得が低下してしまうという問題があった。
【０００６】
また、差動増幅器を構成するそれぞれの増幅器の入力から出力までの経路長（電気的な長さ）が異なる場合には、それぞれの増幅器の出力信号が合成される際の位相が違うために合成効率が低下し、利得および出力電力が低下してしまう問題があった。特に、高周波信号を増幅する場合に、このような問題が顕著となる。
【０００７】
本発明は上述のような課題を解決するためになされたもので、小型で利得が高く、高い出力が得られる高出力差動増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る高出力差動増幅器は、基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなる第１の増幅器および第２の増幅器を有し、Ｎ段の基本トランジスタセルのそれぞれのエミッタ電極を集結した端子である第１の増幅器のエミッタ端子および第２の増幅器のエミッタ端子を互いに接続して仮想接地点を設け、Ｎ段の基本トランジスタセルのそれぞれのベース電極を集結した端子である第１の増幅器のベース端子および第２の増幅器のベース端子にそれぞれ逆位相となる信号を入力することにより、Ｎ段の基本トランジスタセルのそれぞれのコレクタ電極を集結した端子である第１の増幅器のコレクタ端子および第２の増幅器のコレクタ端子から増幅された信号を出力する高出力差動増幅器において、第１の増幅器および第２の増幅器の対応する段の基本トランジスタセルのエミッタ電極同士を接続して１対ごとの仮想接地点を設け、１対ごとの仮想接地点を互いに接続したものである。
【発明の効果】
【０００９】
本発明によれば、複数の基本トランジスタセルを並列接続してなる２つの増幅器を差動動作させる際に、２つの増幅器のそれぞれの基本トランジスタセルのエミッタ電極同士を１対ごとに仮想接地点として接続し、これらの仮想接地点を互いに接続することにより、インダクタンスの影響による利得の低下を抑えることができ、小型で利得が高く、高い出力が得られる高出力差動増幅器を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の高出力差動増幅器の好適な実施の形態につき図面を用いて説明する。
本発明の高出力差動増幅器は、基本トランジスタセルのエミッタ電極同士を１対ごとに仮想接地点として接続することを特徴としており、小型で利得が高く、高い出力が得られる高出力差動増幅器を得ることができ、特に、高周波信号の増幅に対して有効に働く。
【００１１】
実施の形態１．
本願発明の技術的特徴を明確にするために、まず始めに、基本的な高出力差動増幅器の構成について説明する。図４は、基本的な高出力差動増幅器の構成図である。この高出力差動増幅器は、ベース端子１ａ、１ｂ、エミッタ端子２、コレクタ端子３ａ、３ｂ、第１の増幅器１１、および第２の増幅器１２で構成される。
【００１２】
さらに、第１の増幅器１１は、線路５ａ、５ｂ、５ｃ、５ｇを介して並列接続された基本トランジスタセル４ａ〜４ｆで構成される。同様に、第２の増幅器１２は、線路５ｄ、５ｅ、５ｆ、５ｇを介して並列接続された基本トランジスタセル４ｇ〜４ｌで構成される。なお、図４において、それぞれの線路を、長方形を用いて示しているが、これらの長方形は、各々遅延を含んでいることを示している。
【００１３】
図４の構成において、基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を接続する線路を線路５ａと総称する。また、基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極を接続する線路を線路５ｂと総称する。さらに、基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を接続する線路を線路５ｃと総称する。
【００１４】
一方、基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を接続する線路を線路５ｄと総称する。また、基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極を接続する線路を線路５ｅと総称する。さらに、基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を接続する線路を線路５ｆと総称する。
【００１５】
また、ベース端子１ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を、線路５ａを介して集結した端子である。一方、ベース端子１ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を、線路５ｄを介して集結した端子である。
【００１６】
また、コレクタ端子３ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を、線路５ｃを介して集結した端子である。一方、コレクタ端子３ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を、線路５ｆを介して集結した端子である。
【００１７】
また、並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極を接続した線路５ｂと、並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極を接続した線路５ｅとは、線路５ｇを介して仮想接地点６に接続されている。そして、エミッタ端子２は、仮想接地点６とつながれた端子であり、第１の増幅器１１と第２の増幅器１２とに共通の端子となっている。
【００１８】
次に、このように構成された高出力差動増幅器の動作について説明する。ベース端子１ａから第１の増幅器１１に対して入力された信号が、線路５ａを介して基本トランジスタセル４ａ〜４ｆのベース電極にそれぞれ入力される。一方、ベース端子１ｂから第２の増幅器１２に対して、ベース端子１ａに入力された信号と逆位相となるように入力された信号が、線路５ｄを介して基本トランジスタセル４ｇ〜４ｌのベース電極にそれぞれ入力される。
【００１９】
このように、基本トランジスタセル４ａ〜４ｆと基本トランジスタセル４ｇ〜４ｌには、それぞれ逆位相の信号が入力されていることから、基本トランジスタセル４ａ〜４ｆのエミッタ電極と基本トランジスタセル４ｇ〜４ｌのエミッタ電極とを接続した仮想接地点６は、仮想接地点として機能する。すなわち、高周波的には仮想接地点６が接地されているとして動作することとなる。また、仮想接地点６は、エミッタ端子２を介して直流的に接地することにより、基本トランジスタセル４ａ〜４ｆ、４ｇ〜４ｌに直流バイアスを印加することができる。
【００２０】
基本トランジスタセル４ａ〜４ｆにて増幅された高周波信号は、それぞれのコレクタ電極から線路５ｃおよびコレクタ端子３ａを介して出力される。一方、基本トランジスタセル４ｇ〜４ｌにて増幅された高周波信号は、それぞれのコレクタ電極から線路５ｆおよびコレクタ端子３ｂを介して出力される。ここで、コレクタ端子３ａからの出力信号と、コレクタ端子３ｂからの出力信号とは、互いに逆位相となる。
【００２１】
このようにして差動増幅器を動作させることにより、一つの基本トランジスタセルで所望の出力が得られない場合には、ベース端子１ａ、１ｂにベース電極を、エミッタ端子２にエミッタ電極を、コレクタ端子３ａ、３ｂにコレクタ電極を接続した複数の基本トランジスタセル４ａ〜４ｆおよび基本トランジスタセル４ｇ〜４ｌを並列に接続することにより、実効的なトランジスタサイズを大きくして、高い出力を得ることが可能になる。
【００２２】
次に、本願発明における高出力差動増幅器の構成について説明する。図１は、本発明の実施の形態１における高出力差動増幅器の構成図である。この高出力差動増幅器は、ベース端子１ａ、１ｂ、エミッタ端子２、コレクタ端子３ａ、３ｂ、第１の増幅器１１、および第２の増幅器１２で構成される。
【００２３】
さらに、第１の増幅器１１は、線路５ａ、５ｂ、５ｃを介して並列接続された基本トランジスタセル４ａ〜４ｆで構成される。同様に、第２の増幅器１２は、線路５ｄ、５ｅ、５ｆを介して並列接続された基本トランジスタセル４ｇ〜４ｌで構成される。なお、図１において、それぞれの線路を、長方形を用いて示しているが、これらの長方形は、各々遅延を含んでいることを示している。
【００２４】
図１の構成において、基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を接続する線路を線路５ａと総称する。また、基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極に接続されている線路を線路５ｂと総称する。さらに、基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を接続する線路を線路５ｃと総称する。
【００２５】
一方、基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を接続する線路を線路５ｄと総称する。また、基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極に接続されている線路を線路５ｅと総称する。さらに、基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を接続する線路を線路５ｆと総称する。
【００２６】
また、ベース端子１ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極を、線路５ａを介して集結した端子である。一方、ベース端子１ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極を、線路５ｄを介して集結した端子である。
【００２７】
また、コレクタ端子３ａは、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極を、線路５ｃを介して集結した端子である。一方、コレクタ端子３ｂは、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極を、線路５ｆを介して集結した端子である。
【００２８】
また、第１の増幅器１１として並列接続された基本トランジスタセル４ａ〜４ｆのそれぞれのエミッタ電極と、第２の増幅器１２として並列接続された基本トランジスタセル４ｇ〜４ｌのそれぞれのエミッタ電極とを線路５ｂと線路５ｅを介して互いに接続した中点をそれぞれ仮想接地点６ａ〜６ｆとして示している。
【００２９】
すなわち、図１の構成は、第１の増幅器１１と第２の増幅器１２の一対の基本トランジスタセルである４ａと４ｇ、４ｂと４ｈ、４ｃと４ｉ、４ｄと４ｊ、４ｅと４ｋ、４ｆと４ｌを、それぞれ個別の仮想接地点６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆで接続している点で、図４の構成と異なっている。そして、エミッタ端子２は、これら仮想接地点６ａ〜６ｆを、線路５ｇを介して集結した端子であり、第１の増幅器１１と第２の増幅器１２とに共通の端子となっている。
【００３０】
次に、このように構成された高出力差動増幅器の動作について説明する。ベース端子１ａから第１の増幅器１１に対して入力された信号が、線路５ａを介して基本トランジスタセル４ａ〜４ｆのベース電極にそれぞれ入力される。一方、ベース端子１ｂから第２の増幅器１２に対して、ベース端子１ａに入力された信号と逆位相となるように入力された信号が、線路５ｄを介して基本トランジスタセル４ｇ〜４ｌのベース電極にそれぞれ入力される。
【００３１】
このように、基本トランジスタセル４ａ〜４ｆと基本トランジスタセル４ｇ〜４ｌには、それぞれ逆位相の信号が入力されていることから、基本トランジスタセル４ａ〜４ｆのエミッタ電極と基本トランジスタセル４ｇ〜４ｌのエミッタ電極とのそれぞれの対を接続した仮想接地点６ａ〜６ｆは、それぞれ仮想接地点として機能する。すなわち、高周波的にはそれぞれの仮想接地点６ａ〜６ｆが接地されているとして動作することとなる。
【００３２】
エミッタ端子２は、直流的に接地されるか、または電流源に接続される。トランジスタを動作させるための直流バイアスは、ベース端子１ａ、１ｂとコレクタ端子３ａ、３ｂに印加する。
【００３３】
第１の増幅器１１である基本トランジスタセル４ａ〜４ｆのベース電極にベース端子１ａおよび線路５ａを介して入力された高周波信号は、並列接続されたこれらの基本トランジスタセル４ａ〜４ｆによって増幅され、線路５ｃを介してコレクタ端子３ａから出力される。一方、第２の増幅器１２である基本トランジスタセル４ｇ〜４ｌのベース電極にベース端子１ｂおよび線路５ｄを介して入力された高周波信号は、並列接続されたこれらの基本トランジスタセル４ｇ〜４ｈによって増幅され、線路５ｆを介してコレクタ端子３ｂから、コレクタ端子３ａからの出力と逆の位相として出力される。
【００３４】
ここで、第１の増幅器１１と第２の増幅器１２のそれぞれ１対の差動で動作する基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌのエミッタ電極同士を仮想接地点６ａ〜６ｆで接続している。これにより、それぞれの基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌからそれぞれの仮想接地点６ａ〜６ｆまでの線路を短くすることができ、遅延を少なくすることができる。
【００３５】
さらに、基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌの１対ごとに仮想接地点６ａ〜６ｆを設けることにより、これらの仮想接地点間を接続する線路５ｇの影響が高周波的に無くなり、基本トランジスタセル４ａ〜４ｆと４ｇ〜４ｌのエミッタ電極から仮想接地点６ａ〜６ｆまでのインダクタンスを低減することが出来る。これにより、エミッタに接続されたインダクタンスの影響による利得の低下を抑えることができ、利得の高い高出力差動増幅器を得ることができる。
【００３６】
実施の形態１によれば、複数の基本トランジスタセルを並列接続してなる２つの増幅器を差動動作させる際に、２つの増幅器のそれぞれの基本トランジスタセルのエミッタ電極同士を１対ごとに仮想接地点として接続することにより、インダクタンスの影響による利得の低下を抑えることができ、利得の高い高出力差動増幅器を得ることができる。特に、数ＧＨｚ以上の高周波信号に対して有効となる。
【００３７】
実施の形態２．
実施の形態１では、１対の差動で動作する基本トランジスタセルごとにエミッタ電極同士をそれぞれの仮想接地点として接続することにより、利得の低下を抑えた高出力差動増幅器について説明した。本実施の形態２では、ベースおよびコレクタに接続された線路による利得の低下を小さくする場合について説明する。具体的には、本実施の形態２における高出力差動増幅器は、個々の基本トランジスタからの出力位相をそろえることにより、差動増幅器全体としての利得低下を防ぐものである。
【００３８】
図２は、本発明の実施の形態２における高出力差動増幅器の構成図である。実施の形態１の構成図である図１と比較すると、図２の構成は、ベース端子１ａ、１ｂ、およびコレクタ端子３ａ、３ｂの接続位置が異なっている。
【００３９】
次に、異なる構成を中心に、動作を説明する。基本的な増幅動作は、実施の形態１で説明した動作と同様である。ベース端子１ａ、１ｂに入力された互いに逆位相を有する高周波信号は、それぞれ線路５ａ、５ｄを介して、第１の増幅器１１である基本トランジスタセル４ａ〜４ｆ、第２の増幅器１２である基本トランジスタセル４ｇ〜４ｌにそれぞれ入力される。
【００４０】
このようにして基本トランジスタセル４ａ〜４ｆ、基本トランジスタセル４ｇ〜４ｌに入力された高周波信号は、各々の基本トランジスタセルにて増幅され線路５ｃ、５ｆを介して、それぞれコレクタ端子３ａ、３ｂから互いに逆位相の信号として出力される。
【００４１】
ここで、本実施の形態２における高出力差動増幅器は、ベース電極およびコレクタ電極に接続された線路による利得の低下を抑えるために、それぞれの線路の電気長が次のような関係を有するようにするものである。
【００４２】
すなわち、第１の増幅器１１において、基本トランジスタセル４ａ〜４ｆのそれぞれのベース電極間を接続する線路５ａの電気長と、基本トランジスタセル４ａ〜４ｆのそれぞれのコレクタ電極間を接続する線路５ｃの電気長とを等しくする。
【００４３】
これにより、個々の基本トランジスタセル４ａ〜４ｆに入力される高周波信号の位相はそれぞれ異なるが、ベース端子１ａに入力された信号がコレクタ端子３ａに伝達するまでの電気長は、どの基本トランジスタセル４ａ〜４ｆを通過しても等しくなる。これにより、それぞれの基本トランジスタセル４ａ〜４ｆで増幅された高周波信号の位相がそろうこととなり、位相差による利得の低下および出力の低下を抑えることが可能になる。
【００４４】
同様に、第２の増幅器１２において、基本トランジスタセル４ｇ〜４ｌのそれぞれのベース電極間を接続する線路５ｄの電気長と、基本トランジスタセル４ｇ〜４ｌのそれぞれのコレクタ電極間を接続する線路５ｆの電気長とを等しくする。
【００４５】
これにより、個々の基本トランジスタセル４ｇ〜４ｌに入力される高周波信号の位相はそれぞれ異なるが、ベース端子１ｂに入力された信号がコレクタ端子３ｂに伝達するまでの電気長は、どの基本トランジスタセル４ｇ〜４ｌを通過しても等しくなる。これにより、それぞれの基本トランジスタセル４ｇ〜４ｌで増幅された高周波信号の位相がそろうこととなり、位相差による利得の低下および出力の低下を抑えることが可能になる。
【００４６】
上述したような効果を得るためには、それぞれの基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）で増幅された高周波信号の位相をそろえることが必要である。したがって、個々のベース端子１ａ（１ｂ）から個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）までの電気長を等しくして、さらに個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）からコレクタ端子３ａ（３ｂ）までの電気長を等しくすることによっても同様の効果が得られる。
【００４７】
しかしながら、このような接続を実現するには、線路の長さをそろえるために回路が複雑になってしまう。しかし、本実施の形態２における図２に示した接続によれば、ベース端子１ａ（１ｂ）から個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）までの距離、および個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）からコレクタ端子３ａ（３ｂ）までの距離は、それぞれ異なっていてもよい。
【００４８】
これにより、実際の線路パターンの配置の自由度が高まり、個々の基本トランジスタセル４ａ〜４ｆ（４ｇ〜４ｌ）を小型かつシンプルに接続することが可能になり、線路自体による損失を低減することが可能になる。特に、第１の増幅器１１内の基本トランジスタセル４ａ〜４ｆ、および第２の増幅器１２内の基本トランジスタセル４ｇ〜４ｌの配置を一直線とすれば、小型かつシンプルな並列接続が可能となる。
【００４９】
実施の形態２によれば、並列接続されたそれぞれの基本トランジスタセルを介してベース端子からコレクタ端子に至るまでのそれぞれの電気長を等しくすることにより、それぞれの基本トランジスタセルで増幅される高周波信号の位相をそろえることができる。これにより、位相差による利得の低下および出力の低下を抑えた高出力差動増幅器を得ることができ、特に、数ＧＨｚ以上の高周波信号の増幅に対して有効に働く。
【００５０】
実施の形態３．
実施の形態１または２では、第１の増幅器１１と第２の増幅器１２を１対として構成した基本差動増幅器について説明した。本実施の形態３では、このような基本差動増幅器を並列接続する場合について説明する。このような構成においても、同様の効果が得られる。
【００５１】
図３は、本発明の実施の形態３における高出力差動増幅器の構成図である。図３において、一点鎖線で囲まれた部分は、基本差動増幅器１０および基本差動増幅器２０を示している。これら基本差動増幅器１０および基本差動増幅器２０は、差動動作で対になった基本トランジスタセルを一直線に配置したものであり、実施の形態２で示した図２の構成と同一である。ここで、基本差動増幅器１０は、第１の増幅器１１と第２の増幅器１２とで構成される。一方、基本差動増幅器２０は、第１の増幅器２１と第２の増幅器２２とで構成される。
【００５２】
ベース端子１ａは、線路５ａ１を介して基本差動増幅器１０内の第１の増幅器１１のベース端子と接続されるとともに、線路５ａ２を介して基本差動増幅器２０内の第１の増幅器２１のベース端子と接続される。同様に、ベース端子１ｂは、線路５ｄ１を介して基本差動増幅器１０内の第２の増幅器１２のベース端子と接続されるとともに、線路５ｄ２を介して基本差動増幅器２０内の第２の増幅器２２のベース端子と接続される。
【００５３】
エミッタ端子２は、線路５ｇ１を介して基本差動増幅器１０内のエミッタ端子と接続されるとともに、線路５ａ２を介して基本差動増幅器２０内のエミッタ端子と接続される。
【００５４】
さらに、コレクタ端子３ａは、線路５ｃ１を介して基本差動増幅器１０内の第１の増幅器１１のコレクタ端子と接続されるとともに、線路５ｃ２を介して基本差動増幅器２０内の第１の増幅器２１のコレクタ端子と接続される。同様に、コレクタ端子３ｂは、線路５ｆ１を介して基本差動増幅器１０内の第２の増幅器１２のコレクタ端子と接続されるとともに、線路５ｆ２を介して基本差動増幅器２０内の第２の増幅器２２のコレクタ端子と接続される。
【００５５】
このようにして、図３の高出力差動増幅器は、基本差動増幅器１０と基本差動増幅器２０とを並列接続した構成を有している。ここで、ベース端子１ａ、１ｂは、基本差動増幅器１０と基本差動増幅器２０とを並列接続した高出力差動増幅器に対する信号の入力端子に相当する。また、コレクタ端子３ａ、３ｂは、基本差動増幅器１０と基本差動増幅器２０とを並列接続した高出力差動増幅器からの信号の出力端子に相当する。
【００５６】
次に、このような並列接続に伴う構成を中心に、動作を説明する。基本差動増幅器１０および基本差動増幅器２０の基本的な増幅動作は、実施の形態１、２で説明した動作と同様である。
【００５７】
ベース端子１ａに入力された高周波信号は、２分配され、一方が線路５ａ１を介して基本差動増幅器１０の第１の増幅器１１に入力され、他方が線路５ａ２を介して基本差動増幅器２０の第１の増幅器２１に入力される。同様に、ベース端子１ｂに入力された高周波信号は、２分配され、一方が線路５ｄ１を介して基本差動増幅器１０の第２の増幅器１２に入力され、他方が線路５ｄ２を介して基本差動増幅器２０の第２の増幅器２２に入力される。
【００５８】
さらに、基本差動増幅器１０において、第１の増幅器１１で増幅された高周波信号は、線路５ｃ１を介してコレクタ端子３ａに出力され、第２の増幅器１２で増幅された高周波信号は、線路５ｆ１を介してコレクタ端子３ｂに出力される。同様に、基本差動増幅器２０において、第１の増幅器２１で増幅された高周波信号は、線路５ｃ２を介してコレクタ端子３ａに出力され、第２の増幅器２２で増幅された高周波信号は、線路５ｆ２を介してコレクタ端子３ｂに出力される。
【００５９】
この結果、コレクタ端子３ａには、基本差動増幅器１０の第１の増幅器１１の出力と、基本差動増幅器２０の第１の増幅器２１の出力とが合成されて出力されることとなる。同様に、コレクタ端子３ｂには、基本差動増幅器１０の第２の増幅器１２の出力と、基本差動増幅器２０の第２の増幅器２２の出力とが合成されて出力されることとなる。
【００６０】
ここで、線路５ａ１と線路５ｃ１、線路５ａ２と線路５ｃ２、線路５ｄ１と線路５ｆ１、線路５ｄ２と線路５ｆ２のそれぞれ電気長を足し合わせたものが等しければ、ベース端子１ａ、１ｂから個々の基本差動増幅器１０、２０を通過してコレクタ端子３ａ、３ｂに通過する電気的な位相が等しくなる。これにより、個々の基本差動増幅器１０、２０からの高周波信号を合成する際に、位相差による利得の低下および出力の低下を抑えることが可能になる。
【００６１】
実施の形態３によれば、複数の基本差動増幅器を並列接続して高出力差動増幅器を構成する際に、並列接続されたそれぞれの基本差動増幅器を介してベース端子からコレクタ端子に至るまでのそれぞれの電気長を等しくすることにより、それぞれの基本差動増幅器で増幅される高周波信号の位相をそろえることができる。これにより、高出力を得るために複数の基本差動増幅器を並列接続した場合にも、位相をそろえた出力信号を合成することができ、位相差による利得の低下および出力の低下を抑えた高出力差動増幅器を得ることができ、特に、数ＧＨｚ以上の高周波信号の増幅に対して有効に働く。
【００６２】
なお、上述した実施の形態１〜３においては、基本トランジスタセルをエミッタ接地する場合について説明したが、これに限定されるものではない。ベース接地、あるいはコレクタ接地の場合にも、同様の効果を得ることができる。
【００６３】
さらに、上述した実施の形態１〜３においては、基本トランジスタセルとしてバイポーラトランジスタを用いた場合について説明したが、これに限定されるものではない。基本トランジスタセルとして、バイポーラトランジスタの代わりに電界効果トランジスタ（ＦＥＴ）を用いた場合にも、同様の構成により同様の効果を得ることができる。
【００６４】
さらに、上述した実施の形態１〜３においては、基本トランジスタセルを６個並列接続してなる増幅器を示し、また、実施の形態３においては、基本差動増幅器を２つ並列接続してなる高出力差動増幅器を示したが、これに限定されるものではない。所望の出力あるいは回路設計上の制約などに応じて、基本トランジスタセルあるいは基本差動増幅器の並列段数を２以上の任意の数として設定することが可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態１における高出力差動増幅器の構成図である。
【図２】本発明の実施の形態２における高出力差動増幅器の構成図である。
【図３】本発明の実施の形態３における高出力差動増幅器の構成図である。
【図４】基本的な高出力差動増幅器の構成図である。
【符号の説明】
【００６６】
１ａ、１ｂ ベース端子、２ エミッタ端子、３ａ、３ｂ コレクタ端子、４ａ〜４ｌ 基本トランジスタセル、５ａ〜５ｇ、５ａ１、５ａ２、５ｃ１、５ｃ２、５ｄ１、５ｄ２、５ｆ１、５ｆ２ 線路、１０、２０ 基本差動増幅器、１１、２１ 第１の増幅器、１２、２２ 第２の増幅器。
【特許請求の範囲】
【請求項１】
基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなる第１の増幅器および第２の増幅器を有し、Ｎ段の基本トランジスタセルのそれぞれのエミッタ電極を集結した端子である前記第１の増幅器のエミッタ端子および前記第２の増幅器のエミッタ端子を互いに接続して仮想接地点を設け、Ｎ段の基本トランジスタセルのそれぞれのベース電極を集結した端子である前記第１の増幅器のベース端子および前記第２の増幅器のベース端子にそれぞれ逆位相となる信号を入力することにより、Ｎ段の基本トランジスタセルのそれぞれのコレクタ電極を集結した端子である前記第１の増幅器のコレクタ端子および前記第２の増幅器のコレクタ端子から増幅された信号を出力する高出力差動増幅器において、
前記第１の増幅器および前記第２の増幅器の対応する段の基本トランジスタセルのエミッタ電極同士を接続して１対ごとの仮想接地点を設け、前記１対ごとの仮想接地点を互いに接続したことを特徴とする高出力差動増幅器。
【請求項２】
請求項１に記載の高出力差動増幅器において、
前記第１の増幅器および前記第２の増幅器は、それぞれのベース端子からそれぞれのコレクタ端子に至るまでの電気長が、Ｎ段のいずれの基本トランジスタセルを介した場合にも同一となるように、Ｎ段からなる基本トランジスタセルを並列接続したことを特徴とする高出力差動増幅器。
【請求項３】
請求項２に記載の高出力差動増幅器において、
前記第１の増幅器および前記第２の増幅器は、基本トランジスタセルをＮ段並列接続する際に、隣り合う基本トランジスタセルのベース電極間を結ぶ線路の電気長と、隣り合う基本トランジスタセルのコレクタ電極間を結ぶ線路の電気長とが等しくなるように、Ｎ段の基本トランジスタセルを直線上に配置し、１段目の基本トランジスタセル側にそれぞれの前記ベース端子を配置し、Ｎ段目の基本トランジスタセル側にそれぞれの前記コレクタ端子を配置したことを特徴とする高出力差動増幅器。
【請求項４】
請求項２または３に記載の高出力差動増幅器を入力端子と出力端子との間でＭ段（Ｍは２以上の整数）並列接続してなる高出力差動増幅器において、
前記入力端子から前記出力端子に至るまでの電気長が、Ｍ段のいずれの高出力差動増幅器を介した場合にも同一となるように、Ｍ段からなる高出力差動増幅器を並列接続したことを特徴とする高出力差動増幅器。
【請求項１】
基本トランジスタセルをＮ段（Ｎは２以上の整数）並列接続してなる第１の増幅器および第２の増幅器を有し、Ｎ段の基本トランジスタセルのそれぞれのエミッタ電極を集結した端子である前記第１の増幅器のエミッタ端子および前記第２の増幅器のエミッタ端子を互いに接続して仮想接地点を設け、Ｎ段の基本トランジスタセルのそれぞれのベース電極を集結した端子である前記第１の増幅器のベース端子および前記第２の増幅器のベース端子にそれぞれ逆位相となる信号を入力することにより、Ｎ段の基本トランジスタセルのそれぞれのコレクタ電極を集結した端子である前記第１の増幅器のコレクタ端子および前記第２の増幅器のコレクタ端子から増幅された信号を出力する高出力差動増幅器において、
前記第１の増幅器および前記第２の増幅器の対応する段の基本トランジスタセルのエミッタ電極同士を接続して１対ごとの仮想接地点を設け、前記１対ごとの仮想接地点を互いに接続したことを特徴とする高出力差動増幅器。
【請求項２】
請求項１に記載の高出力差動増幅器において、
前記第１の増幅器および前記第２の増幅器は、それぞれのベース端子からそれぞれのコレクタ端子に至るまでの電気長が、Ｎ段のいずれの基本トランジスタセルを介した場合にも同一となるように、Ｎ段からなる基本トランジスタセルを並列接続したことを特徴とする高出力差動増幅器。
【請求項３】
請求項２に記載の高出力差動増幅器において、
前記第１の増幅器および前記第２の増幅器は、基本トランジスタセルをＮ段並列接続する際に、隣り合う基本トランジスタセルのベース電極間を結ぶ線路の電気長と、隣り合う基本トランジスタセルのコレクタ電極間を結ぶ線路の電気長とが等しくなるように、Ｎ段の基本トランジスタセルを直線上に配置し、１段目の基本トランジスタセル側にそれぞれの前記ベース端子を配置し、Ｎ段目の基本トランジスタセル側にそれぞれの前記コレクタ端子を配置したことを特徴とする高出力差動増幅器。
【請求項４】
請求項２または３に記載の高出力差動増幅器を入力端子と出力端子との間でＭ段（Ｍは２以上の整数）並列接続してなる高出力差動増幅器において、
前記入力端子から前記出力端子に至るまでの電気長が、Ｍ段のいずれの高出力差動増幅器を介した場合にも同一となるように、Ｍ段からなる高出力差動増幅器を並列接続したことを特徴とする高出力差動増幅器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−１２９１９７（Ｐ２００６−１２９１９７Ａ）
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願番号】特願２００４−３１６１７１（Ｐ２００４−３１６１７１）
【出願日】平成１６年１０月２９日（２００４．１０．２９）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成１８年５月１８日（２００６．５．１８）
【国際特許分類】
【出願日】平成１６年１０月２９日（２００４．１０．２９）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]