高周波スイッチ
【課題】非導通ＭＯＳＦＥＴを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチを提供する。
【解決手段】第１の端子と第２の端子との間に、第１のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第１及び第２のスルーのＭＯＳＦＥＴと、前記第１の端子と第３の端子との間に、第２のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第３及び第４のスルーＭＯＳＦＥＴと、を備え、直列接続されたスルーのＭＯＳＦＥＴのバックゲートは、２つのスルーのＭＯＳＦＥＴの間の点と接続され、前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【解決手段】第１の端子と第２の端子との間に、第１のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第１及び第２のスルーのＭＯＳＦＥＴと、前記第１の端子と第３の端子との間に、第２のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第３及び第４のスルーＭＯＳＦＥＴと、を備え、直列接続されたスルーのＭＯＳＦＥＴのバックゲートは、２つのスルーのＭＯＳＦＥＴの間の点と接続され、前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波スイッチに関する。
【背景技術】
【０００２】
携帯電話など携帯電子機器における送受信切り替えスイッチとして、化合物半導体素子が使用されてきた。しかし、シリコンＭＯＳＦＥＴ（Metal-Oxide-Semiconcductor Field Effect Transistor）の高周波特性の改善が目覚ましく、携帯電子機器の高周波スイッチとして応用が拡大している。
【０００３】
ＭＯＳＦＥＴで構成されたＳＰＤＴ（Single Pole Double Throw）型の高周波スイッチは、第１の端子と第２の端子との間、及び第１の端子と第３の端子と間にｎチャネルＭＯＳＦＥＴがそれぞれ接続される。第１の端子は、例えばアンテナへさらに接続される。ＭＯＳＦＥＴのゲート電圧を制御することにより、いずれかのＭＯＳＦＥＴを導通させ、第２の端子または第３の端子とアンテナとを接続させることができる。
【０００４】
このＭＯＳＦＥＴは、例えばシリコンｐ型基板の上にｐ型ウェル領域を形成し、このｐ型ウェル領域にｎ型ソース及びドレイン領域を選択的に形成したｎチャネル構造とすることができる。ｐ型基板にはＭＯＳＦＥＴのバックゲート電極が形成され接地される。導通状態のＭＯＳＦＥＴは、非導通状態のＭＯＳＦＥＴと比較して通常では伝送損失が小さい。しかし、高周波信号レベルが高くなるに従い、非導通であったＭＯＳＦＥＴへの信号漏れが増加する。この漏れ信号がｐ型基板（すなわち接地）とｎ型ソース及びドレインとの間の寄生ダイオードを導通させるレベルになると、導通していたＭＯＳＦＥＴを通過させたい高周波信号が非導通であったＭＯＳＦＥＴから接地へ逃げるようになる。このため、高周波スイッチの本来は小さい伝送損失が次第に増加する。
バックゲートを、抵抗器を介して接地することにより高周波電流の透過損失を低減せんとする高周波スイッチ回路の技術開示例がある（特許文献１）。
【特許文献１】特開平１０−２４２８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、抵抗器を介してバックゲートを接地しても、高周波電流の漏れを完全に抑制することは困難であり、信号伝送損失の観点からは改善の余地があった。
本発明は、かかる課題の認識に基づいてなされたものであり、非導通ＭＯＳＦＥＴを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチを提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１の端子と第２の端子との間に、第１のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第１及び第２のスルーのＭＯＳＦＥＴと、前記第１の端子と第３の端子との間に、第２のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第３及び第４のスルーＭＯＳＦＥＴと、を備え、直列接続されたスルーのＭＯＳＦＥＴのバックゲートは、２つのスルーのＭＯＳＦＥＴの間の点と接続され、前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【０００７】
また、本発明の他の一態様によれば、第１の端子と第２の端子との間に、第１のゲート電圧の変化により導通または非導通とされ、直列接続された３つのスルーのＭＯＳＦＥＴと、前記第１の端子と前記第３の端子との間は、第２のゲート電圧の変化により非導通または導通とされ、直列接続されたる３つのスルーのＭＯＳＦＥＴと、を備え、直列接続されたスルーのＭＯＳＦＥＴの３つのバックゲートと、隣り合うスルーのＭＯＳＦＥＴの間の２つの接続点とそれぞれに接続された２つの抵抗と、が共通に接続され、前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【発明の効果】
【０００８】
本発明により、非導通ＭＯＳＦＥＴを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチが提供される。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１具体例にかかる高周波スイッチを表し、同図（ａ）はＭＯＳＦＥＴの基本構造の模式断面図、同図（ｂ）は高周波スイッチの回路図、同図（ｃ）は集積化されたチップのレイアウト図である。図１（ａ）において、シリコンからなるｐ型基板１１にｐ型ウェル領域１２が設けられている。ｐ型ウェル領域１２は、ｐ型基板１１以下の抵抗率を有し、例えば２乃至３Ω・ｃｍ程度の抵抗率で約１μｍの厚みとする。
【００１０】
ｐ型ウェル領域１２には、深さ０．３μｍ以下のｎ＋層が拡散またはイオン注入法を用いて選択的に形成され、ソース領域１４及びドレイン領域１６とされる。ソース領域１４、ドレイン領域１６、ｐ型ウェル層１２の表面を選択的に覆うようにゲート絶縁膜１８が、例えば１０ｎｍの厚みで形成される。ゲート絶縁膜としては、ＳｉＯ２及びＳｉＮなどとする。
【００１１】
ゲート絶縁膜１８の上には、タングステンなどからなるゲート電極２４を形成する。また、ソース領域１４の上、ドレイン領域１６，抵抗ｐ型領域１０の上に、タングステン／アルミニウム／窒化チタン（ＴｉＮ）をこの順に積層して、それぞれソース電極２０，ドレイン電極２２，バックゲート電極２６とする。なお、実際のＭＯＳＦＥＴにおいては、ゲート、ソース、ドレイン領域は多分割され、それぞれの電極により接続されている。
【００１２】
ここで、図１（ａ）において、例えば、ゲート電極長Ｌ１を０．３μｍ、ソース電極Ｌ２を０．２μｍ、ドレイン電極Ｌ３を０．２μｍ、ドレイン・ソース間隔Ｓを０．６μｍとする。このような短いチャネル長により動作周波数１ＧＨｚが可能となる。
【００１３】
２つが直列接続され隣り合ったＭＯＳＦＥＴにおいて、隣り合った電極が配線層２７で接続される。図１（ａ）においては、左側のＭＯＳＦＥＴのソース電極２０と、右側のＭＯＳＦＥＴのドレイン電極２２とが配線層２７で接続され、さらにバックゲート電極２６と配線層２７で接続される。
【００１４】
ソース電極２０に対してプラスの電圧をゲート電極２４に印加すると、ゲート絶縁膜１８とｐ型ウェル領域１２との界面にｎチャネルを生じる。ゲート・ソース間電圧がしきい値以上となるとＭＯＳＦＥＴは導通する。このようしてＭＯＳＦＥＴを導通−非導通状態に制御することができる。
【００１５】
次に、図１（ａ）のＭＯＳＦＥＴを組み合わせたＳＰＤＴ型高周波スイッチの作用について、図１（ｂ）を参照しつつ説明する。第１の端子３０と第２の端子３２との間には第１のスルーＭＯＳＦＥＴ４０及び第２のスルーＭＯＳＦＥＴ４１が直列に接続される。同様に、第１の端子３０と第３の端子３４との間には第３のスルーＭＯＳＦＥＴ４２及び第４のスルーＭＯＳＦＥＴ４３とが直列に接続される。
【００１６】
さらに、第２の端子３２と接地との間には第１のシャントＭＯＳＦＥＴ４４及び第２のシャントＭＯＳＦＥＴ４５が直列に接続される。同様に、第３の端子３４と接地との間には第３のシャントＭＯＳＦＥＴ４６及び第４のシャントＭＯＳＦＥＴ４７が直列に接続されている。ここで、ＭＯＳＦＥＴが直列に接続されるとは、半導体スイッチとして作用する複数のＭＯＳＦＥＴのドレイン及びソースが直列に接続されることを表す。制御のためのゲートは信号の経路には直接接続されない。
【００１７】
第１の端子３０は、プルダウン抵抗６２を介して接地されている。８つのＭＯＳＦＥＴのゲートには１０ｋΩ程度の抵抗６０がそれぞれ接続されている。さらに、直列接続される２つのＭＯＳＦＥＴにおいて、共通に接続されたバックゲートがそれぞれのＭＯＳＦＥＴの一つの端子とさらに接続される。すなわち、ドレイン（Ｄ）−ソース（Ｓ），Ｄ−Ｄ，Ｓ−Ｓのような組み合わせと２つのバックゲートが接続される。
【００１８】
また、第１のスルーＭＯＳＦＥＴ４０、第２のスルーＭＯＳＦＥＴ４１，第３のシャントＭＯＳＦＥＴ４６、第４のシャントＭＯＳＦＥＴ４７のゲートは、同一電源Ｖ１へ接続される。第３のスルーＭＯＳＦＥＴ４２、第４のスルーＭＯＳＦＥＴ４３、第３のシャントＭＯＳＦＥＴ４４、第４のシャントＭＯＳＦＥＴ４５のゲートは同一電源Ｖ２とそれぞれ接続される。Ｖ１≧Ｖｔｈ（但しＶｔｈはＭＯＳＦＥＴのゲート電圧のしきい値）とし接続された４つのＭＯＳＦＥＴを導通した場合、Ｖ２＜Ｖｔｈとし接続された４つのＭＯＳＦＥＴを非導通とする。もちろん逆の場合も同様である。シリコンからなるｎチャネルＭＯＳＦＥＴにおけるしきい値Ｖｔｈは，通常０．５乃至２．０Ｖの範囲である。
【００１９】
携帯電話などの電子機器において、第１の端子３０はアンテナへ接続される。第２の端子３２及び第３の端子３４のうち、例えばいずれか一方には受信器が、いずれか他方には送信器が接続される。
【００２０】
ここで、第２の端子３２に受信器、第３の端子に送信器が接続された場合についてスイッチの作用をより詳細に説明する。Ｖ１≧ＶｔｈかつＶ２＜Ｖｔｈとした場合、アンテナからの受信信号は、第１の端子３０、導通している第１及び第２のスルーＭＯＳＦＥＴ４０、４１，第２の端子３２を経由して受信器へ伝送される。この場合、第３及び第４のスルーＭＯＳＦＥＴ４２、４３は非導通なので高いインピーダンスとなり、また第３及び第４のシャントＭＯＳＦＥＴ４６、４７は導通であり接地されているので受信信号が第３の端子３４を経由して送信器へ漏れることを抑制できる。すなわち、第３及び第４のシャントＭＯＳＦＥＴ４６、４７は、漏れてくる信号を接地に逃し、第１の端子３０と第３の端子３４との間のアイソレーションを改善する作用を有している。
【００２１】
Ｖ１＜Ｖｔｈにより、第１及び第２のスルーＭＯＳＦＥＴ４０，４１、第３及び第４のシャントＭＯＳＦＥＴ４６、４７を非導通とする。また、Ｖ２≧Ｖｔｈにより、第３及び第４のスルーＭＯＳＦＥＴ４２，４３、第１及び第２のシャントＭＯＳＦＥＴ４４，４５を導通とする。送信器からの送信信号は、第３の端子３４、導通している第４，第３のスルーＭＯＳＦＥＴ４３，４２，第１の端子３０を経由してアンテナへ伝送される。
【００２２】
この場合、第１及び第２のスルーＭＯＳＦＥＴ４０，４１は非導通なので高いインピーダンスとなり、また第１及び第２のシャントＭＯＳＦＥＴ４４、４５は導通であり接地されているので送信信号が第２の端子３２を経由して受信器へ漏れることを抑制できる。すなわち、第１及び第２のシャントＭＯＳＦＥＴ４４、４５は、漏れてくる信号を接地に逃し、第１の端子３０と第２に端子３２との間のアイソレーションを改善する作用を有している。なお、スルーＭＯＳＦＥＴのみで端子の切り替えが可能であるが、漏れ信号を低減し、アイソレーションを改善するためにシャントＭＯＳＦＥＴを設けるほうがより好ましい。
【００２３】
ｐ型基板１１は、バックゲート電極を介してｎ＋層であるドレイン領域１６またはソース領域１４と接続され、電位が固定されており、寄生ダイオードが生じることはなく非導通である第３及び第４のスルーＭＯＳＦＥＴ４２，４３のバックゲートを介して信号が逃げることを抑制できる。
【００２４】
図１（ｂ）の高周波スイッチは、図１（ａ）の例示された基本構造を有したＭＯＳＦＥＴ、抵抗、配線層などが集積されて１チップ化できる。図１（ｃ）は、集積化されたチップのＭＯＳＦＥＴを部分拡大したレイアウト図である。図１（ｂ）における第１及び第２のスルーＭＯＳＦＥＴ４０，４１が配置される。このＭＯＳＦＥＴの領域内には図１（ａ）の基本構造が多数分散して配置されている。
【００２５】
第１のスルーＭＯＳＦＥＴ４０のドレイン電極が、例えば、第２のスルーＭＯＳＦＥＴ４１のソース電極と配線層２７により接続される。さらに、第１及び第２のスルーＭＯＳＦＥＴ４０、４１のバックゲート電極２６がこの配線層２７に接続されている。
【００２６】
図２は、比較例にかかる高周波スイッチを表す。本比較例においては、それぞれのＭＯＳＦＥＴのバックゲートは接地により電位が固定されている。従って、ドレインとバックゲート（すなわち接地）またはソースとバックゲート（すなわち接地）間には寄生ダイオード２８が生じる。
【００２７】
Ｖ１≧ＶｔｈかつＶ２＜Ｖｔｈである状態において、第１の端子３０への信号レベルが増加し、第３及び第４のスルーＭＯＳＦＥＴ１４２，１４３の寄生ダイオード２８がオンとなるレベルとなると、信号が寄生ダイオード２８から接地へ逃げ、高周波スイッチの伝送損失を増加させる。また、同様に、第１及び第２のシャントＭＯＳＦＥＴ１４４，１４５の寄生ダイオード２８がオンとなるレベルとなると、信号が寄生ダイオード２８から接地に逃げ伝送損失を増加させる。 これに対して第１具体例においては寄生ダイオードを生じないので、漏れてくる信号を接地に逃がす経路を生じることなく高周波スイッチの伝送損失の増加を抑制できる。
【００２８】
また、比較例においては、バックゲート電極２６を接地端子に接続するためにチップ上に配線層のスペースが必要となる。これに対して、本具体例においては、バックゲート電極２６を接地端子まで延在させる必要がないので、チップの小型化が可能となる。
【００２９】
図３は、本発明の第２具体例にかかる高周波スイッチを表し、同図（ａ）はその回路図、同図（ｂ）は集積化されたチップにおけるＭＯＳＦＥＴ近傍のレイアウト図である。端子３０と端子３２との間には３つのスルーＭＯＳＦＥＴ１００、１０２、１０４が接続されている。３つのバックゲートは共通に接続され、隣り合う共通の端子とは抵抗１０６を介してさらに接続されている。この抵抗１０６は、真ん中のＭＯＳＦＥＴ１０２のドレインとソースとが直結されることを防止する。第１の端子３０と第３の端子３４との間に接続される３つのスルーＭＯＳＦＥＴ、第２の端子３２と接地との間に接続される３つのシャントＭＯＳＦＥＴ、第３の端子３４と接地との間に接続される３つのシャントＭＯＳＦＥＴについても同様の構成であるので詳細な説明を省略する。
【００３０】
本具体例の場合、共通に接続されたバックゲートは抵抗１０６を介してドレインまたはソースと接続され、電位が固定されている。この結果、非導通のスルーＭＯＳＦＥＴの寄生ダイオードを介して接地へ信号が逃げることを抑制できる。
【００３１】
さらに、３つ直列接続することにより、非導通状態における最大許容入力電力をより高くできる。すなわち、漏れ信号の振幅が次第に大きくなると、ピーク電圧Ｖｐ付近において高周波電流が流れ始め非導通状態とは言えなくなる。しかし、３つのＭＯＳＦＥＴを直列接続すると、最大許容入力電力をより高くできる。例えば、ＧＳＭ８００システムにおいて、送信器出力は約３５ｄＢｍが要求されており、このＶｐは約１８Ｖに相当する。このような場合、複数のＭＯＳＦＥＴを直列接続することにより、このシステムに適用可能な高周波スイッチが実現できる。
【００３２】
図３（ｂ）は、１チップ化した高周波スイッチにおけるＭＯＳＦＥＴ近傍のレイアウト図である。３つのスルーのＭＯＳＦＥＴ１００、１０２、１０４には、ソース、ドレイン、ゲートがそれぞれに多数分散配置され、それぞれの電極により接続されている。スルーのＭＯＳＦＥＴ１００のソースは、例えば、スルーのＭＯＳＦＥＴ１０２のドレインと配線層２７により接続され、さらに抵抗１０６を介してそれぞれのバックゲート電極２６と接続される。同様に、スルーのＭＯＳＦＥＴ１０２のソースは、例えば、スルーのＭＯＳＦＥＴ１０４のドレインと配線層２７により接続され、さらに抵抗２６を介してそれぞれのバックゲート電極２６と接続される。本具体例においては、バックゲート電極２６を接地端子まで延在させる必要がないので、チップの小型化が可能となる。
【００３３】
以上の具体例においては、ＳＰＤＴについて説明した。しかし、本発明はこれに限定されず、ＳＰｎＴ（ｎ≧２）スイッチや多入力多出力スイッチにも適用できる。図４は、ＳＰＤＴスイッチ回路装置を表す等価回路図である。第１の端子３０は、アンテナへ接続される。第１の端子３０は、第１のスルーＭＯＳＦＥＴペア２１０、第２のスルーＭＯＳＦＥＴペア２１４、第３のスルーＭＯＳＦＥＴペア２１２、第４のスルーＭＯＳＦＥＴペア２１６へそれぞれ接続され、さらに第２の端子３２、第３の端子３４、第４の端子２０４、第５の端子２０８へこの順序でそれぞれ接続される。
【００３４】
ゲートは、Ｖ５，Ｖ４，Ｖ３，Ｖ６の端子から電源へ接続され、ＭＯＳＦＥＴの導通及び非導通を制御し、４ペアのスルーＭＯＳＦＥＴのうちいずれか一つを導通とする。なお、本図にはスルーＭＯＳＦＥＴのペアのみを表示しているが、シャントＭＯＳＦＥＴペアをさらに配置しても良いことは勿論である。本具体例により、非導通ＭＯＳＦＥＴにおいてバックゲートを介して接地へ逃げる信号による伝送損失が低減されつつ、最大許容入力電力が改善されたＳＰＤＴスイッチが実現する。
【００３５】
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されない。例えば、高周波スイッチを構成するＭＯＳＦＥＴ，プルダウン抵抗、ゲートに接続される抵抗などの形状、サイズ、材質などに関して、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１具体例にかかる高周波スイッチを表し、同図（ａ）はＭＯＳＦＥＴの模式断面図、同図（ｂ）は高周波スイッチの回路図、同図（ｃ）はＭＯＳＦＥＴ近傍のレイアウト図である。
【図２】比較例にかかる高周波スイッチの回路図である。
【図３】本発明の第２具体例にかかる高周波スイッチである。
【図４】図１（ｂ）のＭＯＳＦＥＴを用いたＳＰＤＴ高周波スイッチの回路図である。
【符号の説明】
【００３７】
３０ 第１の端子、３２ 第２の端子、３４ 第３の端子、４０ 第１のスルーＭＯＳＦＥＴ、４１ 第２のスルーＭＯＳＦＥＴ，４２ 第３のスルーＭＯＳＦＥＴ，４３ 第４のスルーＭＯＳＦＥＴ，４４ 第１のシャントＭＯＳＦＥＴ，４５ 第２のシャントＭＯＳＦＥＴ，４６ 第３のシャントＭＯＳＦＥＴ，４７ 第４のシャントＭＯＳＦＥＴ
【技術分野】
【０００１】
本発明は、高周波スイッチに関する。
【背景技術】
【０００２】
携帯電話など携帯電子機器における送受信切り替えスイッチとして、化合物半導体素子が使用されてきた。しかし、シリコンＭＯＳＦＥＴ（Metal-Oxide-Semiconcductor Field Effect Transistor）の高周波特性の改善が目覚ましく、携帯電子機器の高周波スイッチとして応用が拡大している。
【０００３】
ＭＯＳＦＥＴで構成されたＳＰＤＴ（Single Pole Double Throw）型の高周波スイッチは、第１の端子と第２の端子との間、及び第１の端子と第３の端子と間にｎチャネルＭＯＳＦＥＴがそれぞれ接続される。第１の端子は、例えばアンテナへさらに接続される。ＭＯＳＦＥＴのゲート電圧を制御することにより、いずれかのＭＯＳＦＥＴを導通させ、第２の端子または第３の端子とアンテナとを接続させることができる。
【０００４】
このＭＯＳＦＥＴは、例えばシリコンｐ型基板の上にｐ型ウェル領域を形成し、このｐ型ウェル領域にｎ型ソース及びドレイン領域を選択的に形成したｎチャネル構造とすることができる。ｐ型基板にはＭＯＳＦＥＴのバックゲート電極が形成され接地される。導通状態のＭＯＳＦＥＴは、非導通状態のＭＯＳＦＥＴと比較して通常では伝送損失が小さい。しかし、高周波信号レベルが高くなるに従い、非導通であったＭＯＳＦＥＴへの信号漏れが増加する。この漏れ信号がｐ型基板（すなわち接地）とｎ型ソース及びドレインとの間の寄生ダイオードを導通させるレベルになると、導通していたＭＯＳＦＥＴを通過させたい高周波信号が非導通であったＭＯＳＦＥＴから接地へ逃げるようになる。このため、高周波スイッチの本来は小さい伝送損失が次第に増加する。
バックゲートを、抵抗器を介して接地することにより高周波電流の透過損失を低減せんとする高周波スイッチ回路の技術開示例がある（特許文献１）。
【特許文献１】特開平１０−２４２８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、抵抗器を介してバックゲートを接地しても、高周波電流の漏れを完全に抑制することは困難であり、信号伝送損失の観点からは改善の余地があった。
本発明は、かかる課題の認識に基づいてなされたものであり、非導通ＭＯＳＦＥＴを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチを提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１の端子と第２の端子との間に、第１のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第１及び第２のスルーのＭＯＳＦＥＴと、前記第１の端子と第３の端子との間に、第２のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第３及び第４のスルーＭＯＳＦＥＴと、を備え、直列接続されたスルーのＭＯＳＦＥＴのバックゲートは、２つのスルーのＭＯＳＦＥＴの間の点と接続され、前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【０００７】
また、本発明の他の一態様によれば、第１の端子と第２の端子との間に、第１のゲート電圧の変化により導通または非導通とされ、直列接続された３つのスルーのＭＯＳＦＥＴと、前記第１の端子と前記第３の端子との間は、第２のゲート電圧の変化により非導通または導通とされ、直列接続されたる３つのスルーのＭＯＳＦＥＴと、を備え、直列接続されたスルーのＭＯＳＦＥＴの３つのバックゲートと、隣り合うスルーのＭＯＳＦＥＴの間の２つの接続点とそれぞれに接続された２つの抵抗と、が共通に接続され、前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチが提供される。
【発明の効果】
【０００８】
本発明により、非導通ＭＯＳＦＥＴを介した高周波信号の接地への漏れを抑制し、信号伝送損失が低減された高周波スイッチが提供される。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しつつ本発明の実施の形態について説明する。
図１は、本発明の第１具体例にかかる高周波スイッチを表し、同図（ａ）はＭＯＳＦＥＴの基本構造の模式断面図、同図（ｂ）は高周波スイッチの回路図、同図（ｃ）は集積化されたチップのレイアウト図である。図１（ａ）において、シリコンからなるｐ型基板１１にｐ型ウェル領域１２が設けられている。ｐ型ウェル領域１２は、ｐ型基板１１以下の抵抗率を有し、例えば２乃至３Ω・ｃｍ程度の抵抗率で約１μｍの厚みとする。
【００１０】
ｐ型ウェル領域１２には、深さ０．３μｍ以下のｎ＋層が拡散またはイオン注入法を用いて選択的に形成され、ソース領域１４及びドレイン領域１６とされる。ソース領域１４、ドレイン領域１６、ｐ型ウェル層１２の表面を選択的に覆うようにゲート絶縁膜１８が、例えば１０ｎｍの厚みで形成される。ゲート絶縁膜としては、ＳｉＯ２及びＳｉＮなどとする。
【００１１】
ゲート絶縁膜１８の上には、タングステンなどからなるゲート電極２４を形成する。また、ソース領域１４の上、ドレイン領域１６，抵抗ｐ型領域１０の上に、タングステン／アルミニウム／窒化チタン（ＴｉＮ）をこの順に積層して、それぞれソース電極２０，ドレイン電極２２，バックゲート電極２６とする。なお、実際のＭＯＳＦＥＴにおいては、ゲート、ソース、ドレイン領域は多分割され、それぞれの電極により接続されている。
【００１２】
ここで、図１（ａ）において、例えば、ゲート電極長Ｌ１を０．３μｍ、ソース電極Ｌ２を０．２μｍ、ドレイン電極Ｌ３を０．２μｍ、ドレイン・ソース間隔Ｓを０．６μｍとする。このような短いチャネル長により動作周波数１ＧＨｚが可能となる。
【００１３】
２つが直列接続され隣り合ったＭＯＳＦＥＴにおいて、隣り合った電極が配線層２７で接続される。図１（ａ）においては、左側のＭＯＳＦＥＴのソース電極２０と、右側のＭＯＳＦＥＴのドレイン電極２２とが配線層２７で接続され、さらにバックゲート電極２６と配線層２７で接続される。
【００１４】
ソース電極２０に対してプラスの電圧をゲート電極２４に印加すると、ゲート絶縁膜１８とｐ型ウェル領域１２との界面にｎチャネルを生じる。ゲート・ソース間電圧がしきい値以上となるとＭＯＳＦＥＴは導通する。このようしてＭＯＳＦＥＴを導通−非導通状態に制御することができる。
【００１５】
次に、図１（ａ）のＭＯＳＦＥＴを組み合わせたＳＰＤＴ型高周波スイッチの作用について、図１（ｂ）を参照しつつ説明する。第１の端子３０と第２の端子３２との間には第１のスルーＭＯＳＦＥＴ４０及び第２のスルーＭＯＳＦＥＴ４１が直列に接続される。同様に、第１の端子３０と第３の端子３４との間には第３のスルーＭＯＳＦＥＴ４２及び第４のスルーＭＯＳＦＥＴ４３とが直列に接続される。
【００１６】
さらに、第２の端子３２と接地との間には第１のシャントＭＯＳＦＥＴ４４及び第２のシャントＭＯＳＦＥＴ４５が直列に接続される。同様に、第３の端子３４と接地との間には第３のシャントＭＯＳＦＥＴ４６及び第４のシャントＭＯＳＦＥＴ４７が直列に接続されている。ここで、ＭＯＳＦＥＴが直列に接続されるとは、半導体スイッチとして作用する複数のＭＯＳＦＥＴのドレイン及びソースが直列に接続されることを表す。制御のためのゲートは信号の経路には直接接続されない。
【００１７】
第１の端子３０は、プルダウン抵抗６２を介して接地されている。８つのＭＯＳＦＥＴのゲートには１０ｋΩ程度の抵抗６０がそれぞれ接続されている。さらに、直列接続される２つのＭＯＳＦＥＴにおいて、共通に接続されたバックゲートがそれぞれのＭＯＳＦＥＴの一つの端子とさらに接続される。すなわち、ドレイン（Ｄ）−ソース（Ｓ），Ｄ−Ｄ，Ｓ−Ｓのような組み合わせと２つのバックゲートが接続される。
【００１８】
また、第１のスルーＭＯＳＦＥＴ４０、第２のスルーＭＯＳＦＥＴ４１，第３のシャントＭＯＳＦＥＴ４６、第４のシャントＭＯＳＦＥＴ４７のゲートは、同一電源Ｖ１へ接続される。第３のスルーＭＯＳＦＥＴ４２、第４のスルーＭＯＳＦＥＴ４３、第３のシャントＭＯＳＦＥＴ４４、第４のシャントＭＯＳＦＥＴ４５のゲートは同一電源Ｖ２とそれぞれ接続される。Ｖ１≧Ｖｔｈ（但しＶｔｈはＭＯＳＦＥＴのゲート電圧のしきい値）とし接続された４つのＭＯＳＦＥＴを導通した場合、Ｖ２＜Ｖｔｈとし接続された４つのＭＯＳＦＥＴを非導通とする。もちろん逆の場合も同様である。シリコンからなるｎチャネルＭＯＳＦＥＴにおけるしきい値Ｖｔｈは，通常０．５乃至２．０Ｖの範囲である。
【００１９】
携帯電話などの電子機器において、第１の端子３０はアンテナへ接続される。第２の端子３２及び第３の端子３４のうち、例えばいずれか一方には受信器が、いずれか他方には送信器が接続される。
【００２０】
ここで、第２の端子３２に受信器、第３の端子に送信器が接続された場合についてスイッチの作用をより詳細に説明する。Ｖ１≧ＶｔｈかつＶ２＜Ｖｔｈとした場合、アンテナからの受信信号は、第１の端子３０、導通している第１及び第２のスルーＭＯＳＦＥＴ４０、４１，第２の端子３２を経由して受信器へ伝送される。この場合、第３及び第４のスルーＭＯＳＦＥＴ４２、４３は非導通なので高いインピーダンスとなり、また第３及び第４のシャントＭＯＳＦＥＴ４６、４７は導通であり接地されているので受信信号が第３の端子３４を経由して送信器へ漏れることを抑制できる。すなわち、第３及び第４のシャントＭＯＳＦＥＴ４６、４７は、漏れてくる信号を接地に逃し、第１の端子３０と第３の端子３４との間のアイソレーションを改善する作用を有している。
【００２１】
Ｖ１＜Ｖｔｈにより、第１及び第２のスルーＭＯＳＦＥＴ４０，４１、第３及び第４のシャントＭＯＳＦＥＴ４６、４７を非導通とする。また、Ｖ２≧Ｖｔｈにより、第３及び第４のスルーＭＯＳＦＥＴ４２，４３、第１及び第２のシャントＭＯＳＦＥＴ４４，４５を導通とする。送信器からの送信信号は、第３の端子３４、導通している第４，第３のスルーＭＯＳＦＥＴ４３，４２，第１の端子３０を経由してアンテナへ伝送される。
【００２２】
この場合、第１及び第２のスルーＭＯＳＦＥＴ４０，４１は非導通なので高いインピーダンスとなり、また第１及び第２のシャントＭＯＳＦＥＴ４４、４５は導通であり接地されているので送信信号が第２の端子３２を経由して受信器へ漏れることを抑制できる。すなわち、第１及び第２のシャントＭＯＳＦＥＴ４４、４５は、漏れてくる信号を接地に逃し、第１の端子３０と第２に端子３２との間のアイソレーションを改善する作用を有している。なお、スルーＭＯＳＦＥＴのみで端子の切り替えが可能であるが、漏れ信号を低減し、アイソレーションを改善するためにシャントＭＯＳＦＥＴを設けるほうがより好ましい。
【００２３】
ｐ型基板１１は、バックゲート電極を介してｎ＋層であるドレイン領域１６またはソース領域１４と接続され、電位が固定されており、寄生ダイオードが生じることはなく非導通である第３及び第４のスルーＭＯＳＦＥＴ４２，４３のバックゲートを介して信号が逃げることを抑制できる。
【００２４】
図１（ｂ）の高周波スイッチは、図１（ａ）の例示された基本構造を有したＭＯＳＦＥＴ、抵抗、配線層などが集積されて１チップ化できる。図１（ｃ）は、集積化されたチップのＭＯＳＦＥＴを部分拡大したレイアウト図である。図１（ｂ）における第１及び第２のスルーＭＯＳＦＥＴ４０，４１が配置される。このＭＯＳＦＥＴの領域内には図１（ａ）の基本構造が多数分散して配置されている。
【００２５】
第１のスルーＭＯＳＦＥＴ４０のドレイン電極が、例えば、第２のスルーＭＯＳＦＥＴ４１のソース電極と配線層２７により接続される。さらに、第１及び第２のスルーＭＯＳＦＥＴ４０、４１のバックゲート電極２６がこの配線層２７に接続されている。
【００２６】
図２は、比較例にかかる高周波スイッチを表す。本比較例においては、それぞれのＭＯＳＦＥＴのバックゲートは接地により電位が固定されている。従って、ドレインとバックゲート（すなわち接地）またはソースとバックゲート（すなわち接地）間には寄生ダイオード２８が生じる。
【００２７】
Ｖ１≧ＶｔｈかつＶ２＜Ｖｔｈである状態において、第１の端子３０への信号レベルが増加し、第３及び第４のスルーＭＯＳＦＥＴ１４２，１４３の寄生ダイオード２８がオンとなるレベルとなると、信号が寄生ダイオード２８から接地へ逃げ、高周波スイッチの伝送損失を増加させる。また、同様に、第１及び第２のシャントＭＯＳＦＥＴ１４４，１４５の寄生ダイオード２８がオンとなるレベルとなると、信号が寄生ダイオード２８から接地に逃げ伝送損失を増加させる。 これに対して第１具体例においては寄生ダイオードを生じないので、漏れてくる信号を接地に逃がす経路を生じることなく高周波スイッチの伝送損失の増加を抑制できる。
【００２８】
また、比較例においては、バックゲート電極２６を接地端子に接続するためにチップ上に配線層のスペースが必要となる。これに対して、本具体例においては、バックゲート電極２６を接地端子まで延在させる必要がないので、チップの小型化が可能となる。
【００２９】
図３は、本発明の第２具体例にかかる高周波スイッチを表し、同図（ａ）はその回路図、同図（ｂ）は集積化されたチップにおけるＭＯＳＦＥＴ近傍のレイアウト図である。端子３０と端子３２との間には３つのスルーＭＯＳＦＥＴ１００、１０２、１０４が接続されている。３つのバックゲートは共通に接続され、隣り合う共通の端子とは抵抗１０６を介してさらに接続されている。この抵抗１０６は、真ん中のＭＯＳＦＥＴ１０２のドレインとソースとが直結されることを防止する。第１の端子３０と第３の端子３４との間に接続される３つのスルーＭＯＳＦＥＴ、第２の端子３２と接地との間に接続される３つのシャントＭＯＳＦＥＴ、第３の端子３４と接地との間に接続される３つのシャントＭＯＳＦＥＴについても同様の構成であるので詳細な説明を省略する。
【００３０】
本具体例の場合、共通に接続されたバックゲートは抵抗１０６を介してドレインまたはソースと接続され、電位が固定されている。この結果、非導通のスルーＭＯＳＦＥＴの寄生ダイオードを介して接地へ信号が逃げることを抑制できる。
【００３１】
さらに、３つ直列接続することにより、非導通状態における最大許容入力電力をより高くできる。すなわち、漏れ信号の振幅が次第に大きくなると、ピーク電圧Ｖｐ付近において高周波電流が流れ始め非導通状態とは言えなくなる。しかし、３つのＭＯＳＦＥＴを直列接続すると、最大許容入力電力をより高くできる。例えば、ＧＳＭ８００システムにおいて、送信器出力は約３５ｄＢｍが要求されており、このＶｐは約１８Ｖに相当する。このような場合、複数のＭＯＳＦＥＴを直列接続することにより、このシステムに適用可能な高周波スイッチが実現できる。
【００３２】
図３（ｂ）は、１チップ化した高周波スイッチにおけるＭＯＳＦＥＴ近傍のレイアウト図である。３つのスルーのＭＯＳＦＥＴ１００、１０２、１０４には、ソース、ドレイン、ゲートがそれぞれに多数分散配置され、それぞれの電極により接続されている。スルーのＭＯＳＦＥＴ１００のソースは、例えば、スルーのＭＯＳＦＥＴ１０２のドレインと配線層２７により接続され、さらに抵抗１０６を介してそれぞれのバックゲート電極２６と接続される。同様に、スルーのＭＯＳＦＥＴ１０２のソースは、例えば、スルーのＭＯＳＦＥＴ１０４のドレインと配線層２７により接続され、さらに抵抗２６を介してそれぞれのバックゲート電極２６と接続される。本具体例においては、バックゲート電極２６を接地端子まで延在させる必要がないので、チップの小型化が可能となる。
【００３３】
以上の具体例においては、ＳＰＤＴについて説明した。しかし、本発明はこれに限定されず、ＳＰｎＴ（ｎ≧２）スイッチや多入力多出力スイッチにも適用できる。図４は、ＳＰＤＴスイッチ回路装置を表す等価回路図である。第１の端子３０は、アンテナへ接続される。第１の端子３０は、第１のスルーＭＯＳＦＥＴペア２１０、第２のスルーＭＯＳＦＥＴペア２１４、第３のスルーＭＯＳＦＥＴペア２１２、第４のスルーＭＯＳＦＥＴペア２１６へそれぞれ接続され、さらに第２の端子３２、第３の端子３４、第４の端子２０４、第５の端子２０８へこの順序でそれぞれ接続される。
【００３４】
ゲートは、Ｖ５，Ｖ４，Ｖ３，Ｖ６の端子から電源へ接続され、ＭＯＳＦＥＴの導通及び非導通を制御し、４ペアのスルーＭＯＳＦＥＴのうちいずれか一つを導通とする。なお、本図にはスルーＭＯＳＦＥＴのペアのみを表示しているが、シャントＭＯＳＦＥＴペアをさらに配置しても良いことは勿論である。本具体例により、非導通ＭＯＳＦＥＴにおいてバックゲートを介して接地へ逃げる信号による伝送損失が低減されつつ、最大許容入力電力が改善されたＳＰＤＴスイッチが実現する。
【００３５】
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されない。例えば、高周波スイッチを構成するＭＯＳＦＥＴ，プルダウン抵抗、ゲートに接続される抵抗などの形状、サイズ、材質などに関して、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１具体例にかかる高周波スイッチを表し、同図（ａ）はＭＯＳＦＥＴの模式断面図、同図（ｂ）は高周波スイッチの回路図、同図（ｃ）はＭＯＳＦＥＴ近傍のレイアウト図である。
【図２】比較例にかかる高周波スイッチの回路図である。
【図３】本発明の第２具体例にかかる高周波スイッチである。
【図４】図１（ｂ）のＭＯＳＦＥＴを用いたＳＰＤＴ高周波スイッチの回路図である。
【符号の説明】
【００３７】
３０ 第１の端子、３２ 第２の端子、３４ 第３の端子、４０ 第１のスルーＭＯＳＦＥＴ、４１ 第２のスルーＭＯＳＦＥＴ，４２ 第３のスルーＭＯＳＦＥＴ，４３ 第４のスルーＭＯＳＦＥＴ，４４ 第１のシャントＭＯＳＦＥＴ，４５ 第２のシャントＭＯＳＦＥＴ，４６ 第３のシャントＭＯＳＦＥＴ，４７ 第４のシャントＭＯＳＦＥＴ
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に、第１のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第１及び第２のスルーのＭＯＳＦＥＴと、
前記第１の端子と第３の端子との間に、第２のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第３及び第４のスルーＭＯＳＦＥＴと、
を備え、
直列接続されたスルーのＭＯＳＦＥＴのバックゲートは、２つのスルーのＭＯＳＦＥＴの間の点と接続され、
前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチ。
【請求項２】
前記第２の端子と接地との間に直列接続された第１及び第２のシャントのＭＯＳＦＥＴと、
前記第３の端子と接地との間に直列接続された第３及び第４のシャントのＭＯＳＦＥＴと、
をさらに備え、
直列接続されたシャントのＭＯＳＦＥＴのバックゲートは、２つのシャントのＭＯＳＦＥＴの間の点と接続されたことを特徴とする請求項１に記載の高周波スイッチ。
【請求項３】
前記第１及び第２のシャントのＭＯＳＦＥＴは、前記第２のゲート電圧の変化により同時に非導通または導通とされ、
前記第３及び第４のシャントのＭＯＳＦＥＴは、前記第１のゲート電圧の変化により同時に導通または非導通とされることを特徴とする請求項２記載の高周波スイッチ。
【請求項４】
第１の端子と第２の端子との間に、第１のゲート電圧の変化により導通または非導通とされ、直列接続された３つのスルーのＭＯＳＦＥＴと、
前記第１の端子と前記第３の端子との間は、第２のゲート電圧の変化により非導通または導通とされ、直列接続されたる３つのスルーのＭＯＳＦＥＴと、
を備え、
直列接続されたスルーのＭＯＳＦＥＴの３つのバックゲートと、隣り合うスルーのＭＯＳＦＥＴの間の２つの接続点とそれぞれに接続された２つの抵抗と、が共通に接続され、
前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチ。
【請求項５】
前記第２の端子と接地との間に直接接続され、前記第２のゲート電圧の変化により非導通または導通とされる３つのシャントのＭＯＳＦＥＴと、
前記第３の端子と接地との間に直接接続され、前記第１のゲート電圧の変化により導通または非導通とされる３つのシャントのＭＯＳＦＥＴと、
をさらに備え、
直列接続されたシャントのＭＯＳＦＥＴの３つのバックゲートと、
隣り合うシャントのＭＯＳＦＥＴの間２つの接続点とそれぞれに接続された２つの抵抗と、が共通に接続されたことを特徴とする請求項４記載の高周波スイッチ。
【請求項１】
第１の端子と第２の端子との間に、第１のゲート電圧の変化により同時に導通または非導通とされ、直列接続された第１及び第２のスルーのＭＯＳＦＥＴと、
前記第１の端子と第３の端子との間に、第２のゲート電圧の変化により同時に非導通または導通とされ、直列接続された第３及び第４のスルーＭＯＳＦＥＴと、
を備え、
直列接続されたスルーのＭＯＳＦＥＴのバックゲートは、２つのスルーのＭＯＳＦＥＴの間の点と接続され、
前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチ。
【請求項２】
前記第２の端子と接地との間に直列接続された第１及び第２のシャントのＭＯＳＦＥＴと、
前記第３の端子と接地との間に直列接続された第３及び第４のシャントのＭＯＳＦＥＴと、
をさらに備え、
直列接続されたシャントのＭＯＳＦＥＴのバックゲートは、２つのシャントのＭＯＳＦＥＴの間の点と接続されたことを特徴とする請求項１に記載の高周波スイッチ。
【請求項３】
前記第１及び第２のシャントのＭＯＳＦＥＴは、前記第２のゲート電圧の変化により同時に非導通または導通とされ、
前記第３及び第４のシャントのＭＯＳＦＥＴは、前記第１のゲート電圧の変化により同時に導通または非導通とされることを特徴とする請求項２記載の高周波スイッチ。
【請求項４】
第１の端子と第２の端子との間に、第１のゲート電圧の変化により導通または非導通とされ、直列接続された３つのスルーのＭＯＳＦＥＴと、
前記第１の端子と前記第３の端子との間は、第２のゲート電圧の変化により非導通または導通とされ、直列接続されたる３つのスルーのＭＯＳＦＥＴと、
を備え、
直列接続されたスルーのＭＯＳＦＥＴの３つのバックゲートと、隣り合うスルーのＭＯＳＦＥＴの間の２つの接続点とそれぞれに接続された２つの抵抗と、が共通に接続され、
前記第１の端子は、前記第２の端子及び前記第３の端子のいずれかに相補的に接続されることを特徴とする高周波スイッチ。
【請求項５】
前記第２の端子と接地との間に直接接続され、前記第２のゲート電圧の変化により非導通または導通とされる３つのシャントのＭＯＳＦＥＴと、
前記第３の端子と接地との間に直接接続され、前記第１のゲート電圧の変化により導通または非導通とされる３つのシャントのＭＯＳＦＥＴと、
をさらに備え、
直列接続されたシャントのＭＯＳＦＥＴの３つのバックゲートと、
隣り合うシャントのＭＯＳＦＥＴの間２つの接続点とそれぞれに接続された２つの抵抗と、が共通に接続されたことを特徴とする請求項４記載の高周波スイッチ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−１５３８８０（Ｐ２００８−１５３８８０Ａ）
【公開日】平成２０年７月３日（２００８．７．３）
【国際特許分類】
【出願番号】特願２００６−３３８９１６（Ｐ２００６−３３８９１６）
【出願日】平成１８年１２月１５日（２００６．１２．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年７月３日（２００８．７．３）
【国際特許分類】
【出願日】平成１８年１２月１５日（２００６．１２．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]