高周波電力増幅装置
【課題】出力電力を高効率で伝達可能な高周波電力増幅装置を提供する。
【解決手段】例えば、差動増幅器ＡＤ１０１，ＡＤ１０２と、その各出力インピーダンスを整合するトランスフォーマＴＲ１０１を備え、ＡＤ１０１の差動出力ノード間にインダクタＬ１０１、スイッチＳ１０１、インダクタＬ１０２を直列に接続する。ＡＤ１０２が動作状態、ＡＤ１０１が非動作状態の場合には、Ｓ１０１がオンに制御される。この場合、ＡＤ１０１に含まれる差動対のトランジスタのオフ容量を踏まえて１次コイルＬＤ１１１／ＬＤ１１２の両端から見たＡＤ１０１側のインピーダンスが高インピーダンス状態（並列共振状態）となり、等価的に、ＡＤ１０２の動作に際してＬＤ１１１／ＬＤ１１２は影響しなくなる。
【解決手段】例えば、差動増幅器ＡＤ１０１，ＡＤ１０２と、その各出力インピーダンスを整合するトランスフォーマＴＲ１０１を備え、ＡＤ１０１の差動出力ノード間にインダクタＬ１０１、スイッチＳ１０１、インダクタＬ１０２を直列に接続する。ＡＤ１０２が動作状態、ＡＤ１０１が非動作状態の場合には、Ｓ１０１がオンに制御される。この場合、ＡＤ１０１に含まれる差動対のトランジスタのオフ容量を踏まえて１次コイルＬＤ１１１／ＬＤ１１２の両端から見たＡＤ１０１側のインピーダンスが高インピーダンス状態（並列共振状態）となり、等価的に、ＡＤ１０２の動作に際してＬＤ１１１／ＬＤ１１２は影響しなくなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅装置に関し、特に、携帯電話機の送信部で用いられる高周波電力増幅装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、高出力モード用、中出力モード用、および低出力モード用の各増幅器と、各増幅器の出力を結合するトランスフォーマとを備えた構成が示されている。例えば、高出力モードで動作する際には、中出力モード用および低出力モード用の各増幅器は高インピーダンス状態または低インピーダンス状態に制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７７２８６６１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、携帯電話機を代表とする無線通信機器は、小型化、低コスト化が加速している。アンテナに向けて所定の送信電力を出力する高周波電力増幅装置では、小型化、低コスト化のため、部品数の低減が求められる。例えば、特許文献１に示されるようなトランスフォーマを出力整合回路とする高周波電力増幅装置を用いると、出力整合回路と電力増幅器を同一半導体チップ内に形成できる場合があり、部品数の低減の観点から有益となる。
【０００５】
図１は、本発明の前提として検討した高周波電力増幅装置において、その構成の一例を示す回路図である。図１に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ１１，ＡＤ１２，ＡＤ１３と、３個のトランスフォーマＴＲ１１，ＴＲ１２，ＴＲ１３を備えている。ＡＤ１１，ＡＤ１２，ＡＤ１３の出力は、それぞれＴＲ１１，ＴＲ１２，ＴＲ１３の１次コイルＬＤ１１／ＬＤ１２，ＬＤ１３／ＬＤ１４，ＬＤ１５／ＬＤ１６に接続され、ＴＲ１１，ＴＲ１２，ＴＲ１３の２次コイルＬＤ２１，ＬＤ２２，ＬＤ２３は順に直列に接続されている。
【０００６】
ＡＤ１１，ＡＤ１２，ＡＤ１３は、それぞれ異なるパワーモード（例えば、高パワーモード、中パワーモード、低パワーモード）に対応している。ここで、特定のパワーモード（例えば高パワーモード）が選択された場合、それに対応する差動増幅器（例えばＡＤ１１）が動作状態とされ、それ以外の差動増幅器（ＡＤ１２，ＡＤ１３）を非動作状態とされる。非動作状態では、差動増幅器は、高インピーダンス状態、もしくは低インピーダンス状態のいずれかに制御される。具体的には、高インピーダンス状態時には差動増幅器を構成するトランジスタをオフ状態とし、低インピーダンス状態時には差動増幅器のトランジスタをオン状態とする。しかしながら、このような方式を用いると、以下のような問題が生じる恐れがあることが本発明者等の検討によって見出された。
【０００７】
図２は、図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い高インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図２では、例えば図１の差動増幅器ＡＤ１１が高インピーダンス状態に制御されるものとし、ＡＤ１１は、例えばＭＯＳＦＥＴの差動対等で構成されるものとする。高インピーダンス状態ではＡＤ１１の差動対（ＭＯＳＦＥＴ）はオフに制御されるが、実際には、それらのソース・ドレイン間に寄生容量ＣＰ１１，ＣＰ１２が残留している。また、インピーダンス調整用としてＡＤ１１の出力に容量ＣＤ１１が接続されている。
【０００８】
これらの容量によってトランスフォーマＴＲ１１の１次コイルＬＤ１１／ＬＤ１２の両端が高周波的に接続され、閉回路を構成する。そのため、ＴＲ１１の２次コイルから１次コイル側を見たインピーダンスは、完全な開放状態とはならず、中途半端な値となる。その結果、その中途半端なインピーダンスが、動作状態にある差動増幅器と負荷（図１のＲ１）との間のインピーダンス整合をずらせてしまうことにより、電力増幅器の出力電力の伝達効率が低下する恐れがある。また、それを防止するために、電力増幅器の回路構成が複雑化する恐れがある。特に、高パワーモード用の差動増幅器を非動作状態とする場合に、当該差動増幅器のトランジスタサイズが大きく寄生容量が大きいことや、インピーダンス調整用の容量の値も大きいことから、これらの問題がより顕著になり得る。
【０００９】
図３は、図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い低インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図３では、図２と同様、例えば図１の差動増幅器ＡＤ１１が低インピーダンス状態に制御されるものとし、ＡＤ１１は、例えばＭＯＳＦＥＴの差動対等で構成されるものとする。低インピーダンス状態ではＡＤ１１のＭＯＳＦＥＴがオンに制御されることにより、トランスフォーマＴＲ１１の１次コイルＬＤ１１／ＬＤ１２の中間に接続された電源電圧ＶＤＤが接地電源電圧ＶＳＳに接続される。その結果、それらの間に電流が貫通し消費電力が増大する恐れがある。また、それを防止するため、例えば非動作状態とするトランスフォーマ内のＶＤＤを０Ｖに制御することが考えられるが、この場合、ＶＤＤを制御するための回路が必要となり、回路面積の増大や制御の複雑化を招く恐れがある。
【００１０】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、出力電力を高効率で伝達可能な高周波電力増幅装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１２】
本実施の形態による高周波電力増幅装置は、第１の１次コイルと、第１の２次コイルと、第１差動増幅器と、第１リアクタンス素子および第１スイッチとを備える。第１の１次コイル（ＬＤ１／ＬＤ２）は、第１Ａノード（Ｎ１）と第１Ｂノード（Ｎ２）の間に結合される。第１の２次コイル（ＬＤ３）は第１の１次コイルと磁気結合する。第１差動増幅器（ＡＤ１）は、第１Ａノードと第１Ｂノードを差動出力ノードとし、差動対のトランジスタ（ＭＮ１／ＭＮ２）を含む。第１リアクタンス素子（Ｌ１，Ｌ２等）および第１スイッチ（Ｓ１等）は、第１Ａノードと第１Ｂノードの間に直列に結合される。ここで、第１スイッチは、第１差動増幅器が非動作状態に制御される際にはオンに制御され、第１差動増幅器が動作状態に制御される際にはオフに制御される。
【００１３】
このような構成を用いると、第１差動増幅器が非動作状態の際に、差動対のトランジスタのオフ容量が別の動作状態の差動増幅器に与える影響を低減でき、その結果、当該動作状態の差動増幅器では出力電力を高効率で負荷に伝達することが可能となる。この際に、第１差動増幅器の差動対のトランジスタは等価的にオフ容量で表されるものとして、第１リアクタンス素子は、例えば第１の１次コイルの両端から当該オフ容量で表される第１差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定される。あるいは、第１リアクタンス素子は、例えば第１の２次コイルの両端から当該２次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定される。
【００１４】
また、本実施の形態による高周波電力増幅装置は、第１の１次コイルと、第１の２次コイルと、第１差動増幅器と、第１スイッチとを備える。第１の１次コイル（ＬＤ１／ＬＤ２）は、第１Ａノード（Ｎ１）と第１Ｂノード（Ｎ２）の間に結合され、中点に電源電圧（ＶＤＤ）が供給される。第１の２次コイル（ＬＤ３）は、第１の１次コイルと磁気結合する。第１差動増幅器（ＡＤ１）は、第１Ａノードと第１Ｂノードを差動出力ノードとし、差動対のトランジスタを含む。第１スイッチ（Ｓ３）は、第１Ａノードと第１Ｂノードの間に結合される。ここで、第１スイッチは、第１差動増幅器が非動作状態に制御される際にはオンに制御され、第１差動増幅器が動作状態に制御される際にはオフに制御される。また、第１差動増幅器の差動対のトランジスタは、第１差動増幅器が非動作状態に制御される際にはオフに制御される。
【００１５】
このような構成を用いると、第１差動増幅器が非動作状態の際に、差動対のトランジスタがオフであるため貫通電流が流れずに、第１の２次コイルを等価的にほぼ短絡状態とすることが可能になる。この際にも、差動対のトランジスタのオフ容量が別の動作状態の差動増幅器に与える影響を低減でき、その結果、当該動作状態の差動増幅器では出力電力を高効率で負荷に伝達することが可能となる。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、出力電力を高効率で伝達可能な高周波電力増幅装置を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の前提として検討した高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２】図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い高インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。
【図３】図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い低インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。
【図４】本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。
【図５】本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の他の一例を示す回路図である。
【図６】本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の更に他の一例を示す回路図である。
【図７】本発明の実施の形態２による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図８】（ａ）は、図７の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図９】（ａ）は、図７の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１０】（ａ）は、図７を変形した構成例を示す回路図であり、（ｂ）は、（ａ）を低出力モードで動作させた場合の状態を示す回路図である。
【図１１】図７の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。
【図１２】本発明の実施の形態３による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図１３】（ａ）は、図１２の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１４】図１２を変形した構成例を示す回路図である。
【図１５】本発明の実施の形態４による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図１６】（ａ）は、図１５の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１７】（ａ）は、図１５の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１８】本発明の実施の形態５による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図１９】（ａ）は、図１８の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図２０】（ａ）は、図１８の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図２１】図１８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。
【図２２】本発明の実施の形態６による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２３】本発明の実施の形態７による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２４】本発明の実施の形態８による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２５】本発明の実施の形態９による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２６】本発明の実施の形態１０による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２７】本発明の実施の形態１１による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２８】本発明の実施の形態１２による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２９】図２８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。
【図３０】本発明の実施の形態１３による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図３１】本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの構成例を示す回路図である。
【図３２】本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの他の構成例を示す回路図である。
【図３３】本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの構成例を示すブロック図である。
【図３４】本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの他の構成例を示すブロック図である。
【図３５】本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの更に他の構成例を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
《高周波電力増幅装置の主要部の基本構成（タイプ１）》
図４は、本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図４には、差動増幅器ＡＤ１と、トランスフォーマＴＲ１と、インピーダンス調整用の容量ＣＤ１に加えて、インピーダンス補正ブロックＭＢＫ１が備わっている。ＡＤ１は、例えばＭＯＳＦＥＴの差動対（図示せず）で構成され、ここでは非動作状態に伴い当該ＭＯＳＦＥＴがオフに制御される。この場合、ＡＤ１は、等価的に差動対となる各ＭＯＳＦＥＴのソース・ドレイン間寄生容量ＣＰ１，ＣＰ２で表される。ＣＰ１，ＣＰ２の一端（ＭＯＳＦＥＴのソース側）は、接地電源電圧ＶＳＳに共通接続される。なお、非動作状態とは、対応する差動増幅器が電力増幅を行わない状態を意味し、逆に動作状態とは、対応する差動増幅器が電力増幅を行う状態を意味する。
【００２３】
トランスフォーマＴＲ１は、一端が電源電圧ＶＤＤに共通接続された１次コイルＬＤ１，ＬＤ２と、２次コイルＬＤ３を備えている。ＬＤ１の他端となるノードＮ１は、ＣＰ１の他端（ＭＯＳＦＥＴのドレイン側）に接続され、ＬＤ２の他端となるノードＮ２は、ＣＰ２の他端（ＭＯＳＦＥＴのドレイン側）に接続される。インピーダンス調整用の容量ＣＤ１は、Ｎ１とＮ２の間に接続される。当該ＣＤ１は、主に、実際上ＴＲ１に含まれ得るリアクタンス成分を打ち消すために設けられる。
【００２４】
インピーダンス補正ブロックＭＢＫ１は、ノードＮ１とノードＮ２の間でＮ１から順に直列接続されたインダクタ（リアクタンス素子）Ｌ１、スイッチＳ１、インダクタ（リアクタンス素子）Ｌ２を備えている。このＭＢＫ１が、前述した図２の構成とは異なる部分となっている。差動増幅器ＡＤ１を非動作状態にする場合には、Ｓ１がオンに制御される。Ｌ１とＬ２は同じインダクタンス値を有する。ここで、Ｓ１がオンの際のＬ１，Ｌ２の直列結合のアドミッタンス値は、寄生容量ＣＰ１，ＣＰ２および容量ＣＤ１から構成される容量ネットワークのアドミッタンスを打ち消すように調整されている。すなわち、所定の周波数において、１次コイルＬＤ１／ＬＤ２の両端からＡＤ１側を見た場合に並列共振回路（高インピーダンス状態）に見えるようにＬ１，Ｌ２の値が調整される。
【００２５】
次に、アドミッタンスの打ち消しが可能な理由を説明する。スイッチＳ１がオンした場合、インダクタＬ１とＬ２は同値であるので、それらの間のノードは差動信号に対して仮想グラウンドとなる。また、容量ＣＤ１を、等価的にＣＤ１の２倍の容量値を持つ容量が２個直列に接続されている構成とみなすと、それらの間のノードが差動信号に対して仮想グラウンドになっていると見なせる。差動増幅器ＡＤ１の寄生容量（オフ容量）ＣＰ１，ＣＰ２は、その間の共通ノードが実際のグラウンドに接続されている。すなわち、Ｌ１，Ｌ２の片方、ＣＤ１を構成する２個の直列容量の片方、およびＡＤ１のオフ容量ＣＰ１，ＣＰ２の片方は、ＡＤ１の差動出力ノード（Ｎ１，Ｎ２）の片方とグラウンドの間に並列に接続されていることになる。従って、Ｌ１のアドミッタンス値を、ＣＤ１（２個の直列容量）の片方とＣＰ１，ＣＰ２の片方の和のアドミッタンス値と同じにすることにより、それらを打ち消すことが可能となる。
【００２６】
その結果、差動信号に対して、トランスフォーマＴＲ１の１次コイルＬＤ１／ＬＤ２との間に形成される閉回路を開放状態とすることが可能となる。それによって、トランスフォーマの１次コイルとそれに接続される素子は電気的に不活性となり、図４に示すように、実質的にＴＲ１の２次コイルＬＤ３のみが残ることとなる。一方、差動増幅器ＡＤ１を動作状態にする場合には、スイッチＳ１がオフに制御される。この場合、インダクタＬ１，Ｌ２の効果は消滅し、ＡＤ１は、Ｌ１，Ｌ２が付加されていない状態とほぼ同様に動作することが可能である。
【００２７】
また、インピーダンス補正ブロックＭＢＫ１は、図４に示すような別のインピーダンス補正ブロックＭＢＫ１ａに置き換えることも有益である。ＭＢＫ１ａは、ノードＮ１とノードＮ２の間でＮ１から順に直列接続されたインダクタＬ３、スイッチＳ１ａ、インダクタＬ４と、ノードＮ１とノードＮ２の間で直列接続されたスイッチＳ１ｂおよび容量（リアクタンス素子）Ｃ１を備えている。差動増幅器ＡＤ１を非動作状態にする場合、Ｓ１ａ，Ｓ１ｂは共にオンに制御され、ＡＤ１を動作状態にする場合、Ｓ１ａ，Ｓ１ｂは共にオフに制御される。このように、非動作状態の際に、Ｌ３，Ｌ４に対してＣ１が並列接続されるような構成を用いることで、Ｌ３，Ｌ４の回路面積を小さくすることが可能になる。すなわち、Ｌ３，Ｌ４の直列結合とＣ１のアドミッタンスは逆符号となる。その結果、ＭＢＫ１におけるＬ１，Ｌ２のインダクタンス値と比較して、Ｌ３，Ｌ４のインダクタンス値を小さくできる。通常、容量に比べてインダクタンスの方が大きな回路面積が必要とされるため、ＭＢＫ１ａを用いることでＭＢＫ１を用いる場合と比べて回路面積を低減できる場合がある。
【００２８】
《高周波電力増幅装置の主要部の基本構成（タイプ２）》
図５は、本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の他の一例を示す回路図である。図５に示す構成例は、前述した図４の構成例と比較して、図４のインピーダンス補正ブロックＭＢＫ１が図５のインピーダンス補正ブロックＭＢＫ２に置き換わり、また、トランスフォーマＴＲ１の２次コイルＬＤ３の両端にインピーダンス調整用の容量ＣＤ２が接続された点が異なっている。当該ＣＤ２は、前述したＣＤ１と同様に、主に、実際上ＴＲ１に含まれ得るリアクタンス成分を打ち消すために設けられる。
【００２９】
インピーダンス補正ブロックＭＢＫ２は、ノードＮ１とノードＮ２の間でＮ１から順に直列接続されたインダクタ（リアクタンス素子）Ｌ５、スイッチＳ２、インダクタ（リアクタンス素子）Ｌ６を備えている。ＭＢＫ２は、前述した図４のＭＢＫ１とほぼ同様な回路構成となっており、図４の場合と同様に、差動増幅器ＡＤ１を非動作状態にする場合にＳ２がオンに制御され、ＡＤ１を動作状態にする場合にＳ２がオフに制御される。ＭＢＫ２とＭＢＫ１の違いは、Ｌ５，Ｌ６の値とＬ１，Ｌ２の値にある。Ｌ５とＬ６は同じインダクタンス値を有する。ここで、Ｓ２がオンの際のＬ５，Ｌ６の直列結合のアドミッタンス値は、寄生容量ＣＰ１，ＣＰ２、容量ＣＤ１、トランスフォーマＴＲ１および容量ＣＤ２から構成される受動素子ネットワークのアドミッタンスを打ち消すように調整されている。すなわち、所定の周波数において、２次コイルＬＤ３の両端から２次コイルＬＤ３側を見た回路が並列共振回路（高インピーダンス状態）に見えるようにＬ５，Ｌ６の値が調整される。
【００３０】
このように、図５のＭＢＫ２における図４のＭＢＫ１との相違は、アドミッタンスが打ち消される範囲が、トランスフォーマの２次コイルＬＤ３とそれに接続される容量ＣＤ２まで拡張されている点にある。アドミッタンスの打ち消しが可能な理由は前述した図４の場合と同様である。ＣＤ２も、容量ＣＤ１と同様に、等価的に２個の容量素子に分割され、その中間ノードを仮想グラウンドと見なすことができる。そのため、インダクタＬ５，Ｌ６の値を調整することにより、ＡＤ１のオフ容量ＣＰ１，ＣＰ２、ＣＤ１、ＴＲ１およびＣＤ２のアドミッタンスの和を打ち消すことができる。
【００３１】
また、インピーダンス補正ブロックＭＢＫ２は、図５に示すような別のインピーダンス補正ブロックＭＢＫ２ａ，ＭＢＫ２ｂ，ＭＢＫ２ｃのいずれかに置き換えることも可能である。ＭＢＫ２ａは、ノードＮ１とノードＮ２の間に直列接続されたスイッチＳ２および容量（リアクタンス素子）Ｃ２を備え、ＭＢＫ２ｂは、Ｎ１とＮ２の間でＮ１から順に直列接続された容量（リアクタンス素子）Ｃ２ａ、スイッチＳ２、容量（リアクタンス素子）Ｃ２ｂを備える。図５の方式の場合、図４の方式と異なり、ＭＢＫ２で打ち消し対象となるアドミッタンスの和がインダクタンス性となる場合がある。このような場合には、ＭＢＫ２ａ，ＭＢＫ２ｂに示すような容量を用いることでアドミッタンスの打ち消しが可能となる。
【００３２】
ここで、ＭＢＫ２ｂの場合には、ＡＤ１の動作状態に伴いＳ２がオフとなる際にノードＮ１，Ｎ２における寄生容量（Ｃ２ａ，Ｃ２ｂ）のバランスが保てるが、Ｓ２がオンになる際に、容量の直列接続であるためＣ２ａ，Ｃ２ｂに大きな容量値が必要とされる恐れがある。一方、ＭＢＫ２ａの場合には、ＭＢＫ２ｂの場合と比較して、Ｃ２の容量値を小さく設定することができる。ＭＢＫ２ｃは、Ｎ１とＮ２の間でＮ１から順に直列接続されたインダクタ（リアクタンス素子）Ｌ７、スイッチＳ２ａ、インダクタ（リアクタンス素子）Ｌ８と、Ｎ１とＮ２の間で直列接続されたスイッチＳ２ｂおよび容量（リアクタンス素子）Ｃ３を備えている。差動増幅器ＡＤ１を非動作状態にする場合、Ｓ２ａ，Ｓ２ｂは共にオンに制御され、ＡＤ１を動作状態にする場合、Ｓ２ａ，Ｓ２ｂは共にオフに制御される。このように、非動作状態の際に、Ｌ７，Ｌ８に対してＣ３が並列接続されるような構成を用いると、図４の場合と同様に、Ｌ７，Ｌ８の回路面積を小さくすることが可能になる。
【００３３】
図５のような構成例を用いると、アドミッタンスの打ち消しにより、差動信号に対して、トランスフォーマＴＲ１、ＴＲ１の１次コイルＬＤ１／ＬＤ２に接続される素子、およびＴＲ１の２次コイルＬＤ３に接続される容量ＣＤ２の全体を、電気的に不活性とすることが可能となる。すなわち、それらの回路部分は、図５に示すように、実質的に開放状態となり、外部の回路に対して何ら影響を及ぼさないようにすることができる。一方、差動増幅器ＡＤ１を動作状態とする場合は、スイッチＳ２がオフに制御される。この場合、ＭＢＫ２におけるインダクタＬ５，Ｌ６の効果は消滅し、ＡＤ１は、Ｌ５，Ｌ６が付加されていない状態とほぼ同様に動作することが可能である。
【００３４】
以上のように、図４の高周波電力増幅装置（タイプ１）又は図５の高周波電力増幅装置（タイプ２）を用いることで、図２で述べたような、非動作状態の差動増幅器が中途半端なインピーダンスを持つことにより動作状態の差動増幅器に悪影響を与えるという問題を解決することが可能になる。その結果、動作状態の差動増幅器は、出力電力を負荷に向けて高効率で伝達することが可能になる。
【００３５】
《高周波電力増幅装置の主要部の基本構成（タイプ３）》
図６は、本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の更に他の一例を示す回路図である。図６に示す構成例は、前述した図４の構成例と比較して、図４のインピーダンス補正ブロックＭＢＫ１がノードＮ１とノードＮ２の間に接続されたスイッチＳ３に置き換わっている点が異なっている。図６では、図４の方式と異なり、差動増幅器ＡＤ１を非動作状態にする場合に、１次コイルＬＤ１／ＬＤ２の両端からＡＤ１側を見たインピーダンスが低インピーダンス状態となるような制御が行われる。
【００３６】
図６では、差動増幅器ＡＤ１を非動作状態にする場合に、スイッチＳ３がオンに制御される。この場合、ＡＤ１の差動出力（ノードＮ１とＮ２）の間が短絡されると共に、トランスフォーマＴＲ１の１次コイルＬＤ１／ＬＤ２の両端も短絡される。その結果、図６に示すように、ＴＲ１が理想的でその結合乗数Ｋ＝１の場合、その２次コイルＬＤ３も短絡となる。実際には、Ｋ＜１であるためにＬＤ３に小さいインダクタンス成分が残留する。一方、差動増幅器ＡＤ１を動作状態にする場合には、スイッチＳ３がオフに制御される。この場合、ＡＤ１は、Ｓ３が存在しない場合とほぼ同様な動作を行う。
【００３７】
以上のように、図６の高周波電力増幅装置（タイプ３）を用いると、前述した図３の場合と異なり差動増幅器ＡＤ１のトランジスタがオフの状態で低インピーダンス化への制御が行われるため、１次コイルＬＤ１／ＬＤ２の中間ノードとなる電源電圧ＶＤＤと接地電源電圧ＶＳＳとの間に直流的な接続を無くすことができる。その結果、図３の述べたような、ＶＤＤとＧＮＤとの間の貫通電流による消費電力の増大を防ぐことができる。また、その貫通電流を防ぐための電源電圧の制御が不要になる効果もある。さらに、非動作状態の差動増幅器に対応する２次コイルは、前述したように配線あるいは小さいインダクタンスとみなせる。このため、動作状態の差動増幅器では、出力インピーダンス整合が容易に実現でき、当該差動増幅器は、出力電力を負荷に向けて高効率で伝達することが可能になる。
【００３８】
以上に述べたように、非動作の差動増幅器を高インピーダンス状態に見せるタイプ１およびタイプ２と、非動作の差動増幅器を低インピーダンス状態に見せるタイプ３の構成は、トランスフォーマの１次コイルと２次コイルの構成ならびに１次コイルと２次コイルの組合せ方法に応じて適宜使い分けられる。例えば、複数の１次コイルが単一の２次コイルに磁気的に結合しているようなトランスフォーマを用いる場合には、タイプ１の構成が適している。また、２次コイルが互いに並列に接続されているようなトランスフォーマを用いる場合には、タイプ２の構成が適している。さらに、複数の２次コイルが直列に接続されるようなトランスフォーマを用いる場合には、タイプ３の構成が適しており、場合によってはタイプ１の構成を用いることも可能である。これらの詳細に関しては、以降の各実施の形態で適宜説明を行う。
【００３９】
（実施の形態２）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［１］）》
図７は、本発明の実施の形態２による高周波電力増幅装置において、その構成の一例を示す回路図である。図７に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ１０１，ＡＤ１０２と、２本の１次コイルと１本の２次コイルを持つトランスフォーマＴＲ１０１を備えている。ＴＲ１０１の２本の１次コイルの一方は、２個のコイルＬＤ１１１，ＬＤ１１２で構成され、２本の１次コイルの他方も、２個コイルＬＤ１１３，ＬＤ１１４で構成される。ＬＤ１１１はセンタータップを介してＬＤ１１２に直列接続され、ＬＤ１１３はセンタータップを介してＬＤ１１４に直列接続される。当該センタータップには電源電圧ＶＤＤが供給される。
【００４０】
このＴＲ１０１の２本の１次コイルは、ＴＲ１０１の共通の２次コイルＬＤ１２１に磁気的に結合している。差動増幅器ＡＤ１０１を構成するトランジスタの方がＡＤ１０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。ＡＤ１０１の差動出力は、１次コイルＬＤ１１１／ＬＤ１１２に接続され、ＡＤ１０２の差動出力は、１次コイルＬＤ１１３／ＬＤ１１４に接続されている。１次コイルＬＤ１１１／ＬＤ１１２と２次コイルＬＤ１２１の巻き数比Ｌ／Ｎは、ＡＤ１０１とＡＤ１０２の出力インピーダンスの違いを反映してＬＤ１１３／ＬＤ１１４とＬＤ１２１の巻き数比Ｍ／Ｎよりも小さくなっている。
【００４１】
ＡＤ１０１の差動出力間には容量ＣＤ１０１が接続され、ＡＤ１０２の差動出力間には容量ＣＤ１０２が接続される。ＡＤ１０１の差動出力間には、さらにインダクタＬ１０１、スイッチＳ１０１、インダクタＬ１０２が直列に接続される。Ｌ１０１とＬ１０２は同じインダクタ値を有している。２次コイルＬＤ１２１の一方の端子はＶＳＳに接続され、他方の端子は、負荷Ｒ１に接続される。ＬＤ１２１の両方の端子間に容量ＣＤ１０３が接続される。高出力モードではＡＤ１０１が動作状態、ＡＤ１０２が非動作状態となり、低出力モードでは、ＡＤ１０２が動作状態、ＡＤ１０１が非動作状態となる。ＡＤ１０１，ＡＤ１０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタ等であってもよい。また、ＡＤ１０１，ＡＤ１０２の各内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００４２】
図８（ａ）は、図７の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図８（ｂ）は、図８（ａ）の実質的な等価回路を示す回路図である。図９（ａ）は、図７の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図９（ｂ）は、図９（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ１０１，ＡＤ１０２のそれぞれを、ＭＯＳＦＥＴの差動対によって構成した場合を例とする。ＡＤ１０１を構成するＭＯＳＦＥＴの差動対（図９のＮＭＯＳトランジスタＭＮ１１，ＭＮ１２）の方がＡＤ１０２を構成するＭＯＳＦＥＴの差動対（図８のＮＭＯＳトランジスタＭＮ２１，ＭＮ２２）よりもゲート幅が大きくなっている。
【００４３】
図８（ａ）に示すように、低出力モードではＡＤ１０１のＭＯＳＦＥＴの差動対はオフ状態とされ、当該差動対は、差動出力端子（各ＭＯＳＦＥＴのドレインノード）と接地電源電圧ＶＳＳの間にそれらのオフ容量ＣＰ１０１，ＣＰ１０２が残された等価回路となる。スイッチＳ１０１はオンに制御され、差動出力間にインダクタＬ１０１，Ｌ１０２が直列に接続された構成となる。Ｌ１０１，Ｌ１０２のインダクタ値は、図４で説明したように、それらと並列に接続されている、ＣＰ１０１，ＣＰ１０２の直列接続容量とインピーダンス調整用の容量ＣＤ１０１のアドミッタンスの和を打ち消す値に設定される。すなわち、ＡＤ１０１周りの構成は、図４に示したタイプ１の構成となっており、図８（ａ）に示すようにＡＤ１０１を含む破線部分が高インピーダンス状態となる。
【００４４】
これにより、図８（ｂ）に示すように、差動増幅器ＡＤ１０１とそれが接続されたトランスフォーマＴＲ１０１における一方の１次コイルＬＤ１１１／ＬＤ１１２の部分が消滅し、実質的に２次コイルＬＤ１２１のみが残ることになる。差動増幅器ＡＤ１０２は動作状態にあり、その出力電力は、ＴＲ１０１における他方の１次コイルＬＤ１１３／ＬＤ１１４を介して２次コイルＬＤ１２１と磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ１０２の動作に対して、差動増幅器ＡＤ１０１のオフ容量（ＣＰ１０１，ＣＰ１０２）やＣＤ１０１は大きな影響を及ぼさないことになる。
【００４５】
一方、高出力モードでは、図９（ａ）に示すように、ＡＤ１０２のＭＯＳＦＥＴの差動対がオフに制御され、当該差動対は、差動出力端子とＶＳＳの間にそれらのオフ容量ＣＰ１０３，ＣＰ１０４が残された等価回路となる。ここで、ＡＤ１０２は、低出力モード用の差動増幅器であるため、そのオフ容量ＣＰ１０３，ＣＰ１０４およびインピーダンス調整用の容量ＣＤ１０２は、高出力モード用であるＡＤ１０１のオフ容量（図８のＣＰ１０１，ＣＰ１０２）およびＣＤ１０１と比較して小さい。その結果、図９（ａ）に示すように、ＡＤ１０２を含む破線部分は高インピーダンス状態となる。
【００４６】
ＡＤ１０２周りが高インピーダンス状態となると、等価的には、図９（ｂ）に示すように、トランスフォーマＴＲ１０１におけるＡＤ１０２に接続される側の１次コイルＬＤ１１３／ＬＤ１１４の部分が消滅し、実質的に２次コイルＬＤ１２１のみが残る。差動増幅器ＡＤ１０１は動作状態にあり、その出力電力は、ＴＲ１０１におけるＡＤ１０１に接続される側の１次コイルＬＤ１１１／ＬＤ１１２を介して２次コイルＬＤ１２１と磁気的に結合し、負荷Ｒ１に供給される。このように、ＡＤ１０１の動作に対して、ＡＤ１０２のオフ容量（ＣＰ１０３，ＣＰ１０４）やＣＤ１０２は大きな影響を及ぼさないことになる。
【００４７】
なお、ここでは、ＡＤ１０２のトランジスタサイズが小さいことを利用して、ＡＤ１０２側には図４に示したようなインピーダンス補正ブロックＭＢＫ１を設けない構成とした。小さいトランジスタサイズに伴いオフ容量等が小さい場合、それを打ち消すためには、その分だけ値が大きいインダクタが必要とされるため、回路面積を低減する上で、このように一部でインピーダンス補正ブロックを省略することが有益となる。ただし、勿論、インピーダンス補正ブロックを設ける構成とすることも可能である。
【００４８】
以上の説明から明らかなように、本実施の形態２によると、高出力モード、低出力モードの両方において、図１〜図３で述べた前提技術と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、各パワーモードでの電力増幅器の効率、利得をより高くすることができる。
【００４９】
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［１Ａ］）》
図１０（ａ）は、図７を変形した構成例を示す回路図であり、図１０（ｂ）は、図１０（ａ）を低出力モードで動作させた場合の状態を示す回路図である。図１０（ａ）に示す高周波電力増幅装置は、図７の構成例と比較して、差動増幅器ＡＤ１０１の差動出力間に、更にスイッチＳ１０２と容量Ｃ１０１が直列接続された点が異なっている。スイッチＳ１０２は、スイッチＳ１０１と同様にしてオン・オフが制御される。このような構成例を用いることで、図４のインピーダンス補正ブロックＭＢＫ１ａで述べたように、インダクタＬ１０１，Ｌ１０２の回路面積を低減することが可能になる。
【００５０】
ここで、差動増幅器ＡＤ１０１，ＡＤ１０２のそれぞれを、ＭＯＳＦＥＴの差動対によって構成した場合を例とすると、低出力モードでは、図１０（ｂ）に示すように、ＡＤ１０１のＭＯＳＦＥＴの差動対はオフ状態とされ、当該差動対は、差動出力端子とＶＳＳの間にそれらのオフ容量ＣＰ１０１，ＣＰ１０２が残された等価回路となる。スイッチＳ１０１，Ｓ１０２は共にオンに制御され、差動出力間には、インダクタＬ１０１，Ｌ１０２が直列結合されると共に、容量Ｃ１０１と容量ＣＤ１０１がそれぞれ並列に接続される。Ｌ１０１，Ｌ１０２のインダクタンス値、およびＣ１０１の容量値は、それらのアドミッタンスの和によって、それらと並列に接続されているＣＰ１０１，ＣＰ１０２およびＣＤ１０１のアドミッタンスの和を打ち消す値に設定される。その結果、図１０（ｂ）に示すように、ＡＤ１０１を含む破線部分が高インピーダンス状態となる。
【００５１】
《複数パワーモード型高周波電力増幅装置のレイアウト構成（タイプ１［１］）》
図１１は、図７の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図７に含まれている場合はそれらと同じである。それ以外において、ＴＰ１０１は、トランスフォーマＴＲ１０１の１次コイルＬＤ１１１／ＬＤ１１２のセンタータップであり、ＴＰ１０２は、ＴＲ１０１の１次コイルＬＤ１１３／ＬＤ１１４のセンタータップである。当該センタータップにはＶＤＤが供給される。ＳＣ１０１は、差動増幅器ＡＤ１０１，ＡＤ１０２を構成するＭＯＳＦＥＴの差動対の共通ソース配線であり、当該共通ソース配線にはＶＳＳが供給される。Ｇ１０１，Ｇ１０２は、ＡＤ１０１におけるＭＯＳＦＥＴの差動対（図９のＭＮ１１，ＭＮ１２）のゲート入力配線（差動入力配線）であり、Ｇ１０３，Ｇ１０４は、ＡＤ１０２におけるＭＯＳＦＥＴの差動対（図８のＭＮ２１，ＭＮ２２）のゲート入力配線（差動入力配線）である。
【００５２】
このような構成において、容量ＣＤ１０１，ＣＤ１０２，ＣＤ１０３のそれぞれは、例えば、ＭＩＭ（Metal-Insulator-Metal）構造で実現される。トランスフォーマＴＲ１０１は、ＬＤ１１１／ＬＤ１１２よりなる一方の１次コイルと、ＬＤ１１３／ＬＤ１１４よりなる他方の１次コイルと、２次コイルＬＤ１２１を備える。２本の１次コイルは、並列に共通の２次コイルＬＤ１２１と近接して配置され、ＬＤ１２１と磁気的に結合している。ここでは、ＬＤ１１１／ＬＤ１１２よりなる１次コイルは１巻きであり、ＬＤ１１３／ＬＤ１１４よりなる１次コイルは２巻きである。ＡＤ１０１の差動出力間にはインダクタＬ１０１、スイッチＳ１０１およびインダクタＬ１０２が直列に結合されている。また、当該差動出力間には、容量ＣＤ１０１が接続され、更にＬＤ１１１／ＬＤ１１２よりなる１次コイルが接続されている。
【００５３】
ＡＤ１０２の差動出力間には、容量ＣＤ１０２が接続され、更にＬＤ１１３／ＬＤ１１４よりなる１次コイルが接続されている。ＴＲ１０１の２次コイルＬＤ１２１はここでは２巻きであり、その一端はＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤ１２１の両端間には容量ＣＤ１０３が接続されている。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。このように、図７の高周波電力増幅装置は、図１１から判るように、１個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。
【００５４】
（実施の形態３）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ２［１］）》
図１２は、本発明の実施の形態３による高周波電力増幅装置において、その構成の一例を示す回路図である。図１２に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ２０１，ＡＤ２０２と、２個のトランスフォーマＴＲ２０１，ＴＲ２０２を備えている。ＴＲ２０１の１次コイルは、２本のコイルＬＤ２１１，ＬＤ２１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ２０２の１次コイルは、２本のコイルＬＤ２１３，ＬＤ２１４がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧ＶＤＤが供給される。
【００５５】
ＡＤ２０１の差動出力は、トランスフォーマＴＲ２０１の１次コイルＬＤ２１１／ＬＤ２１２に接続され、さらに磁気的にＴＲ２０１の２次コイルＬＤ２２１に結合している。ＡＤ２０２の差動出力は、トランスフォーマＴＲ２０２の１次コイルＬＤ２１３／ＬＤ２１４に接続され、さらに磁気的にＴＲ２０２の２次コイルＬＤ２２２に結合している。２次コイルＬＤ２２１とＬＤ２２２は、負荷Ｒ１の一端と接地電源電圧ＶＳＳの間に並列に接続される。また、ＬＤ２２１，ＬＤ２２２の両端の間には、それぞれ、インピーダンス調整用の容量ＣＤ２０３，ＣＤ２０４が接続されている。ＡＤ２０１を構成するトランジスタの方がＡＤ２０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。
【００５６】
トランスフォーマの１次コイルと２次コイルの巻き数比は、ＡＤ２０１とＡＤ２０２の出力インピーダンスの違いを反映して、ＴＲ２０１における巻き数比（Ｌ／Ｎ）の方がＴＲ２０２における巻き数比（Ｍ／Ｎ）よりも小さくなっている。ＡＤ２０１の差動出力間には、容量ＣＤ２０１が接続され、さらにそれに並列に、インダクタＬ２０１、スイッチＳ２０１、インダクタＬ２０２が直列に接続されている。ＡＤ２０２の差動出力間には容量ＣＤ２０２が接続され、さらにそれに並列に、インダクタＬ２０３、スイッチＳ２０２、インダクタＬ２０４が直列に接続されている。Ｌ２０１とＬ２０２は同じインダクタ値を持ち、Ｌ２０３とＬ２０４も同じインダクタ値を持っている。
【００５７】
このような構成において、高出力モードではＡＤ２０１が動作状態となり、ＡＤ２０２が非動作状態となる。一方、低出力モードでは、ＡＤ２０２が動作状態となり、ＡＤ２０１が非動作状態となる。なお、差動増幅器ＡＤ２０１，ＡＤ２０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００５８】
図１３（ａ）は、図１２の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図１３（ｂ）は、図１３（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ２０１，ＡＤ２０２のそれぞれが、ＭＯＳＦＥＴの差動対によって構成される場合を例とする。この場合、ＡＤ２０１を構成するＭＯＳＦＥＴの方がＡＤ２０２を構成するＭＯＳＦＥＴよりもゲート幅が大きくなる。高出力モードでは、図１３（ａ）に示すように、ＡＤ２０２のＭＯＳＦＥＴの差動対はオフ状態とされ、当該差動対は、差動出力端子とＶＳＳの間にそれらのオフ容量ＣＰ２０３，ＣＰ２０４が残された等価回路となる。スイッチＳ２０１はオフに制御される。一方、スイッチＳ２０２はオンに制御され、ＡＤ２０２の差動出力間にインダクタＬ２０３，Ｌ２０４が直列に接続された構成となる。
【００５９】
Ｌ２０３，Ｌ２０４のインダクタ値は、図５で説明したように、それらと並列に接続される、ＣＰ２０３，ＣＰ２０４とＣＤ２０２，ＣＤ２０４とトランスフォーマＴＲ２０２のアドミッタンスの和を打ち消す値に設定される。すなわち、ＡＤ２０２周りの構成は、図５のタイプ２の構成となっている。これによって、図１３（ａ）に示すように、ＡＤ２０２とＴＲ２０２を含む破線部分が高インピーダンス状態となる。この場合、等価的には、図１３（ｂ）に示すように、差動増幅器ＡＤ２０２とトランスフォーマＴＲ２０２が消滅することになる。差動増幅器ＡＤ２０１は動作状態にあり、その出力電力はトランスフォーマＴＲ２０１を介して負荷Ｒ１に供給される。このように、ＡＤ２０１の動作に対して、ＡＤ２０２のオフ容量やＴＲ２０２のインダクタンスは大きな影響を及ぼさないことになる。
【００６０】
なお、図１２の高周波電力増幅装置を低出力モードで動作させる場合は、図示は省略するが、図１３（ａ）の場合と逆の動作になる。すなわち、ＡＤ２０１のＭＯＳＦＥＴの差動対がオフに制御され、スイッチＳ２０１がオンに、スイッチＳ２０２をオフにそれぞれ制御される。この際に、Ｌ２０１，Ｌ２０２のインダクタ値は、図５で説明したように、それらと並列に接続されている、ＡＤ２０１のオフ容量、インピーダンス調整用の容量ＣＤ２０１，ＣＤ２０３、およびトランスフォーマＴＲ２０１のアドミッタンスの和を打ち消す値に設定される。
【００６１】
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ２［１Ａ］）》
図１４は、図１２を変形した構成例を示す回路図である。図５で述べたように、図１２の構成例では、例えばＡＤ２０２のオフ容量、容量ＣＤ２０２、およびトランスフォーマＴＲ２０２のインダクタンスとの兼ね合いから、それらのアドミッタンスの和がインダクタンス性となる場合がある。このような場合には、ＡＤ２０２とＴＲ２０２の部分を高インピーダンス化するために、スイッチとインダクタの直列接続の代わりに、図１４に示すようにスイッチと容量の直列接続を用いればよい。図１４では、ＡＤ２０１の差動出力間にスイッチＳ２０１と容量Ｃ２０１が直列に結合され、ＡＤ２０２の差動出力間にスイッチＳ２０２と容量Ｃ２０２が直列に結合される。Ｃ２０１，Ｃ２０２の容量値は、オフ状態となったＭＯＳＦＥＴのオフ容量、インピーダンス調整用の容量（ＣＤ２０１もしくはＣＤ２０２）、およびトランスフォーマ（ＴＲ２０１もしくはＴＲ２０２）のアドミッタンスの和を打ち消す値に設定される。その結果、オフ状態の差動増幅器とそれが接続されたトランスフォーマの部分を高インピーダンス化することが可能になる。
【００６２】
以上の説明から明らかなように、本実施の形態３によると、高出力モード、低出力モードの両方において、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【００６３】
（実施の形態４）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［２］）》
図１５は、本発明の実施の形態４による高周波電力増幅装置において、その構成の一例を示す回路図である。図１５に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ３０１，ＡＤ３０２と、２個のトランスフォーマＴＲ３０１，ＴＲ３０２を備えている。ＴＲ３０１の１次コイルは、２本のコイルＬＤ３１１，ＬＤ３１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ３０２の１次コイルは、２本のコイルＬＤ３１３，ＬＤ３１４がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧ＶＤＤが供給される。
【００６４】
ＡＤ３０１の差動出力はＴＲ３０１の１次コイルＬＤ３１１／ＬＤ３１２に接続され、さらに磁気的にＴＲ３０１の２次コイルＬＤ３２１に結合している。ＡＤ３０２の差動出力はＴＲ３０２の１次コイルＬＤ３１３／ＬＤ３１４に接続され、さらに磁気的にその２次コイルＬＤ３２２に結合している。２次コイルＬＤ３２１とＬＤ３２２は、直列に結合され、負荷Ｒ１の一方の端子と接地電源電圧ＶＳＳの間に接続されている。また、ＬＤ３２１，ＬＤ３２２の直列結合の両端の間には、インピーダンス調整用の容量ＣＤ３０３が接続されている。差動増幅器ＡＤ３０１を構成するトランジスタの方がＡＤ３０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。
【００６５】
トランスフォーマの１次コイルと２次コイルの巻き数比は、ＡＤ３０１とＡＤ３０２の出力インピーダンスの違いを反映して、ＴＲ３０１における巻き数比（Ｌ／Ｎ）の方がＴＲ３０２における巻き数比（Ｍ／Ｎ）よりも小さくなっている。ＡＤ３０１の差動出力間には、容量ＣＤ３０１が接続され、さらにそれに並列に、インダクタＬ３０１、スイッチＳ３０１、インダクタＬ３０２が直列に接続されている。ＡＤ３０２の差動出力間には容量ＣＤ３０２が接続されている。Ｌ３０１とＬ３０２は同じインダクタ値を有している。高出力モードではＡＤ３０１が動作状態となり、ＡＤ３０２が非動作状態となる。低出力モードでは、ＡＤ３０２が動作状態となり、ＡＤ３０１が非動作状態となる。差動増幅器ＡＤ３０１，ＡＤ３０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００６６】
図１６（ａ）は、図１５の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図１６（ｂ）は、図１６（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ３０１，ＡＤ３０２のそれぞれが、ＭＯＳＦＥＴの差動対によって構成される場合を例とする。この場合、ＡＤ３０１を構成するＭＯＳＦＥＴの方がＡＤ３０２を構成するＭＯＳＦＥＴよりもゲート幅が大きくなる。低出力モードではＡＤ３０１のＭＯＳＦＥＴの差動対はオフ状態となり、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ３０１，ＣＰ３０２が残された等価回路となる。スイッチＳ３０１はオンに制御され、差動出力間にインダクタＬ３０１，Ｌ３０２が直列に接続される。
【００６７】
Ｌ３０１，Ｌ３０２のインダクタ値は、図４で説明したように、それらと並列に接続されている、ＣＰ３０１，ＣＰ３０２の直列結合容量とインピーダンス調整用の容量ＣＤ３０１のアドミッタンスの和を打ち消す値に設定される。すなわち、ＡＤ３０１周りの構成は、図４のタイプ１の構成となっている。これによって、図１６（ａ）に示すように、ＡＤ３０１を含む破線部分が高インピーダンス状態となる。この場合、等価的には、図１６（ｂ）に示すように、ＡＤ３０１とそれが接続されたトランスフォーマの１次コイルＬＤ３１１／ＬＤ３１２の部分が消滅し、実質的に２次コイルＬＤ３２１のみが残ることになる。ＡＤ３０２は動作状態にあり、その出力はトランスフォーマＴＲ３０２の１次コイルＬＤ３１３／ＬＤ３１４を介してその２次コイルＬＤ３２２に磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ３０２の動作に対して、差動増幅器ＡＤ３０１の寄生容量やＣＤ３０１は大きな影響を及ぼさないことになる。ただし、２次コイルＬＤ３２１が残留するため、この影響を踏まえた出力インピーダンス整合が必要となる。
【００６８】
図１７（ａ）は、図１５の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図１７（ｂ）は、図１７（ａ）の実質的な等価回路を示す回路図である。高出力モードではＡＤ３０２のＭＯＳＦＥＴの差動対がオフ状態とされ、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ３０３，ＣＰ３０４が残された等価回路となる。ＡＤ３０２は低出力モード用の差動増幅器であるので、そのオフ容量ＣＰ３０３，ＣＰ３０４やインピーダンス調整用の容量ＣＤ３０２は、高出力モード用であるＡＤ３０１のオフ容量（図１６のＣＰ３０１，ＣＰ３０２）やＣＤ３０１と比較して小さい。その結果、図１７（ａ）に示すように、差動増幅器ＡＤ３０２を含む破線部分は高インピーダンス状態となる。
【００６９】
このように、ＡＤ３０２のオフ容量ＣＰ３０３，ＣＰ３０４とＣＤ３０２の容量値が小さく、その部分が高インピーダンス状態であるので、等価回路としては、図１７（ｂ）に示すように、当該高インピーダンス部分とそれに接続されたトランスフォーマの１次コイルＬＤ３１３／ＬＤ３１４の部分が消滅し、実質的に２次コイルＬＤ３２２のみが残る。差動増幅器ＡＤ３０１は動作状態にあり、その出力はトランスフォーマＴＲ３０１の１次コイルＬＤ３１１／ＬＤ３１２を介してＴＲ３０１の２次コイルＬＤ３２１に磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ３０１の動作に対して、差動増幅器ＡＤ３０２のオフ容量やＣＤ３０２は大きな影響を及ぼさないことになる。ただし、２次コイルＬＤ３２２が残留するため、この影響を踏まえた出力インピーダンス整合が必要となる。
【００７０】
以上の説明から明らかなように、本実施の形態４によると、高出力モード、低出力モードの両方において、前述した図２の場合と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、前述した図７の場合と同様に、ＡＤ３０２側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【００７１】
（実施の形態５）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ３［１］）》
図１８は、本発明の実施の形態５による高周波電力増幅装置において、その構成の一例を示す回路図である。図１８に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ４０１，ＡＤ４０２と、２個のトランスフォーマＴＲ４０１，ＴＲ４０２を備えている。ＴＲ４０１の１次コイルは、２本のコイルＬＤ４１１，ＬＤ４１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ４０２の１次コイルは、２本のコイルＬＤ４１３，ＬＤ４１４がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧ＶＤＤが供給される。
【００７２】
ＡＤ４０１の差動出力はトランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２に接続され、さらに磁気的にＴＲ４０１の２次コイルＬＤ４２１に結合している。ＡＤ４０２の差動出力はトランスフォーマＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４に接続され、さらにＴＲ４０２の２次コイルＬＤ４２２と磁気的に結合している。２次コイルＬＤ４２１，ＬＤ４２２は直列に結合され、負荷Ｒ１の一方の端子と接地電源電圧ＶＳＳの間に接続されている。また、ＬＤ４２１，ＬＤ４２２の直列結合の両端の間には、インピーダンス調整用の容量ＣＤ４０３が接続される。差動増幅器ＡＤ４０１を構成するトランジスタの方がＡＤ４０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。
【００７３】
トランスフォーマの１次コイルと２次コイルの巻き数比は、ＡＤ４０１とＡＤ４０２の出力インピーダンスの違いを反映して、ＴＲ４０１における巻き数比（Ｋ／Ｌ）の方がＴＲ４０２における巻き数比（Ｍ／Ｎ）よりも小さくなっている。ＡＤ４０１の差動出力間には、容量ＣＤ４０１が接続され、さらにそれに並列にスイッチＳ４０１が接続される。ＡＤ４０２の差動出力間には容量ＣＤ４０２が接続され、さらにそれに並列にスイッチＳ４０２が接続される。高出力モードではＡＤ４０１が動作状態となり、ＡＤ４０２が非動作状態となる。低出力モードでは、ＡＤ４０２が動作状態となり、ＡＤ４０１が非動作状態となる。差動増幅器ＡＤ４０１，ＡＤ４０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００７４】
図１９（ａ）は、図１８の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図１９（ｂ）は、図１９（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ４０１，ＡＤ４０２のそれぞれが、ＭＯＳＦＥＴの差動対によって構成される場合を例とする。この場合、ＡＤ４０１を構成するＭＯＳＦＥＴの方がＡＤ４０２を構成するＭＯＳＦＥＴよりもゲート幅が大きくなる。高出力モードではＡＤ４０２のＭＯＳＦＥＴの差動対はオフ状態となり、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ４０３，ＣＰ４０４が残された等価回路となる。スイッチＳ４０２はオンに、スイッチＳ４０１はオフにそれぞれ制御され、ＡＤ４０２の差動出力間がショートされ、その結果、図１９（ａ）に示すように、ＡＤ４０２を含む破線部分が低インピーダンス状態となる。すなわち、ＡＤ４０２周りの構成は、図６のタイプ３の構成となっている。
【００７５】
この場合、等価的には、図１９（ｂ）に示すように、ＴＲ４０２が理想的でその結合乗数Ｋ＝１の場合、その２次コイルＬＤ４２２は、短絡となり、回路図から消滅することになる。差動増幅器ＡＤ４０１は動作状態にあり、その出力はトランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２を介してＴＲ４０１の２次コイルＬＤ４２１と磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ４０１の動作に対して、差動増幅器ＡＤ４０２のオフ容量やＣＤ４０２は大きな影響を及ぼさないことになる。
【００７６】
更に、本実施の形態５では、前述した図３の場合と比べて次のような効果が得られる。すなわち、差動増幅器ＡＤ４０２のトランジスタがオフしているため、トランスフォーマＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４のセンタータップに接続された電源電圧ＶＤＤとＶＳＳとの間に直流的な接続が無くなっている。その結果、図３の場合に問題となり得る、ＶＤＤとＶＳＳとの間の貫通電流による消費電力の増大を防ぐことができる。また、その貫通電流を防ぐための電源の電圧制御が不要になる効果もある。更に、実施の形態４で述べた図１７（ｂ）の場合と比較して、等価的に、２次コイル（図１７のＬＤ３２２に対応する図１８のＬＤ４２２）が消滅することになるため、出力インピーダンス整合の容易化も実現可能となる。
【００７７】
図２０（ａ）は、図１８の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図２０（ｂ）は、図２０（ａ）の実質的な等価回路を示す回路図である。低出力モードでは、ＡＤ４０１のＭＯＳＦＥＴの差動対がオフ状態とされ、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ４０１，ＣＰ４０２が残された等価回路となる。スイッチＳ４０１はオンに、スイッチＳ４０２はオフにそれぞれ制御され、ＡＤ４０１の差動出力間がショートされ、その結果、図２０（ａ）に示すように、ＡＤ４０１を含む破線部分が低インピーダンス状態となる。すなわち、ＡＤ４０１周りの構成は、ＡＤ４０２周りと同様に、図６のタイプ３の構成となっている。
【００７８】
この場合、差動増幅器ＡＤ４０１の差動出力間とそれが接続されたトランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２の両端が短絡される結果、ＴＲ４０１が理想的でその結合乗数Ｋ＝１の場合、その２次コイルＬＤ４２１は、短絡となり、図２０（ｂ）に示すように回路図から消滅することになる。差動増幅器ＡＤ４０２は動作状態にあり、その出力はトランスフォーマＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４を介してＴＲ４０２の２次コイルＬＤ４２２と磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ４０２の動作に対して、差動増幅器ＡＤ４０１のオフ容量やＣＤ４０１は大きな影響を及ぼさないことになる。
【００７９】
前述した高出力モードの場合と同様に、差動増幅器ＡＤ４０１のトランジスタがオフしているため、トランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２のセンタータップに接続されたＶＤＤとＶＳＳとの間に直流的な接続が無くなっている。その結果、図３の場合に問題となり得る、貫通電流に伴う消費電力の増大を防ぐことができる。また、その電流貫通を防ぐための電源の電圧制御が不要になる効果もある。更に、図１６（ｂ）の場合と比較して、出力インピーダンス整合の容易化が実現可能となる。
【００８０】
《複数パワーモード型高周波電力増幅装置のレイアウト構成（タイプ３［１］）》
図２１は、図１８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図１８に含まれている場合はそれらと同じである。それ以外において、ＴＰ４０１は、トランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２のセンタータップであり、ＴＰ４０２は、ＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４のセンタータップである。当該センタータップにはＶＤＤが供給される。ＳＣ４０１は、差動増幅器ＡＤ４０１を構成するＭＯＳＦＥＴの差動対の共通ソース配線であり、ＳＣ４０２は、差動増幅器ＡＤ４０２を構成するＭＯＳＦＥＴの差動対の共通ソース配線である。当該共通ソース配線にはＶＳＳが供給される。Ｇ４０１，Ｇ４０２は、ＡＤ４０１におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）であり、Ｇ４０３，Ｇ４０４は、ＡＤ４０２におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）である。
【００８１】
このような構成例において、容量ＣＤ４０１，ＣＤ４０２，ＣＤ４０３は例えばＭＩＭ（Metal-Insulator-Metal）構造で実現される。トランスフォーマＴＲ４０１はＬＤ４１１／ＬＤ４１２よりなる１次コイルと２次コイルＬＤ４２１を備え、トランスフォーマＴＲ４０２はＬＤ４１３／ＬＤ４１４よりなる１次コイルと２次コイルＬＤ４２２を備える。両方のトランスフォーマの１次コイルは共に１巻きで、それぞれセンタータップＴＰ４０１，ＴＰ４０２を有する。ＴＲ４０１の２次コイルＬＤ４２１は２巻きであり、ＴＲ４０２の２次コイルＬＤ４２２は１巻きである。それらの２次コイルは互いに直列に結合され、その一端はＶＳＳに接続され、他端は負荷Ｒ１に接続されている。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。
【００８２】
また、その直列接続の２次コイルＬＤ４２１，ＬＤ４２２の両端間には容量ＣＤ４０３が接続される。ＡＤ４０１の差動出力間には、スイッチＳ４０１、容量ＣＤ４０１、およびＬＤ４１１／ＬＤ４１２よりなるトランスフォーマＴＲ４０１の１次コイルがそれぞれ並列に接続される。ＡＤ４０２の差動出力間には、スイッチＳ４０２、容量ＣＤ４０２、およびＬＤ４１３／ＬＤ４１４よりなるトランスフォーマＴＲ４０２の１次コイルがそれぞれ並列に接続される。このように、図１８の高周波電力増幅装置は、図２１から判るように、１個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。
【００８３】
以上、本実施の形態５によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１６、図１７の場合と比較して、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【００８４】
（実施の形態６）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［３］）》
図２２は、本発明の実施の形態６による高周波電力増幅装置において、その構成の一例を示す回路図である。図２２に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ５０１，ＡＤ５０２，ＡＤ５０３と、３本の１次コイルと１本の２次コイルよりなるトランスフォーマＴＲ５０１を備えている。図２２の構成例は、実施の形態２で述べた図７の構成例と比較して、差動増幅器の数が１つ増えた点が異なっている。差動増幅器ＡＤ５０１，ＡＤ５０２，ＡＤ５０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。トランスフォーマＴＲ５０１の３本の１次コイルの中の１本は２個のコイルＬＤ５１１，ＬＤ５１２で構成され、他の１本も２個のコイルＬＤ５１３，ＬＤ５１４で構成され、残りの１本も２個のコイルＬＤ５１５，ＬＤ５１６で構成される。ＬＤ５１１はセンタータップを介してＬＤ５１２に直列接続され、同様に、ＬＤ５１３もセンタータップを介してＬＤ５１４に直列接続され、ＬＤ５１５もセンタータップを介してＬＤ５１６に直列接続される。該センタータップには電源電圧ＶＤＤが供給される。
【００８５】
このＴＲ５０１の３本の１次コイルは、共通の２次コイルＬＤ５２１と磁気的に結合している。差動増幅器ＡＤ５０１，ＡＤ５０２，ＡＤ５０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅は、ＡＤ５０１＞ＡＤ５０２＞ＡＤ５０３の関係となっている。ＡＤ５０１の差動出力は、１次コイルＬＤ５１１／ＬＤ５１２に接続され、ＡＤ５０２の差動出力は、１次コイルＬＤ５１３／ＬＤ５１４に接続され、ＡＤ５０３の差動出力は、１次コイルＬＤ５１５／ＬＤ５１６に接続される。１次コイルＬＤ５１１／ＬＤ５１２と２次コイルＬＤ５２１の巻き数比Ｋ／Ｎ、１次コイルＬＤ５１３／ＬＤ５１４と２次コイルＬＤ５２１の巻き数比Ｌ／Ｎ、１次コイルＬＤ５１５／ＬＤ５１６と２次コイルＬＤ５２１の巻き数比Ｍ／Ｎは、ＡＤ５０１，ＡＤ５０２，ＡＤ５０３の出力インピーダンスの違いを反映してＫ／Ｎ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【００８６】
ＡＤ５０１の差動出力間には容量ＣＤ５０１が、ＡＤ５０２の差動出力間には容量ＣＤ５０２が、ＡＤ５０３の差動出力間には容量ＣＤ５０３がそれぞれ接続される。さらに、ＡＤ５０１の差動出力間には、インダクタＬ５０１、スイッチＳ５０１、インダクタＬ５０２が直列に接続される。同様に、ＡＤ５０２の差動出力間にも、インダクタＬ５０３、スイッチＳ５０２、インダクタＬ５０４が直列に接続される。Ｌ５０１とＬ５０２は、同じインダクタ値を有し、Ｌ５０３とＬ５０４も同じインダクタ値を有する。２次コイルＬＤ５２１の一端はＶＳＳに接続され、他端は負荷Ｒ１に接続される。ＬＤ５２１の両端間には、容量ＣＤ５０４が接続される。
【００８７】
高出力モードでは、スイッチＳ５０１がオフ、スイッチＳ５０２がオンとなり、ＡＤ５０２とＡＤ５０３が非動作状態（トランジスタがオフ）となり、ＡＤ５０１が動作状態となる。中出力モードでは、スイッチＳ５０１がオン、スイッチＳ５０２がオフとなり、ＡＤ５０１とＡＤ５０３が非動作状態（トランジスタがオフ）となり、ＡＤ５０２が動作状態となる。低出力モードでは、スイッチＳ５０１、スイッチＳ５０２が共にオンとなり、ＡＤ５０１とＡＤ５０２が非動作状態（トランジスタがオフ）となり、ＡＤ５０３が動作状態となる。Ｌ５０１，Ｌ５０２，Ｌ５０３，Ｌ５０４のインダクタ値は、図４（タイプ１）で説明したように、オフになったＭＯＳＦＥＴのオフ容量やインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。したがって、図７の場合と同様に、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【００８８】
以上、本実施の形態６によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ５０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【００８９】
（実施の形態７）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［４］）》
図２３は、本発明の実施の形態７による高周波電力増幅装置において、その構成の一例を示す回路図である。図２３に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ６０１，ＡＤ６０２，ＡＤ６０３と、３個のトランスフォーマＴＲ６０１，ＴＲ６０２，ＴＲ６０３を備えている。図２３の構成例は、実施の形態４で述べた図１５の構成例と比較して、差動増幅器の数が１つ増えた点が異なっている。差動増幅器ＡＤ６０１，ＡＤ６０２，ＡＤ６０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＴＲ６０１の１次コイルは、２個のコイルＬＤ６１１，ＬＤ６１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ６０２の１次コイルは、２個のコイルＬＤ６１３，ＬＤ６１４がセンタータップを介して直列に接続された構成となっており、ＴＲ６０３の１次コイルは、２個のコイルＬＤ６１５，ＬＤ６１６がセンタータップを介して直列に接続された構成となっている。当該センタータップには電源電圧ＶＤＤが供給される。
【００９０】
差動増幅器ＡＤ６０１，ＡＤ６０２，ＡＤ６０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ６０１＞ＡＤ６０２＞ＡＤ６０３の関係になっている。ＡＤ６０１の差動出力は、トランスフォーマＴＲ６０１の１次コイルＬＤ６１１／ＬＤ６１２に接続され、更にＴＲ６０１の２次コイルＬＤ６２１と磁気的に結合している。ＡＤ６０２の差動出力は、トランスフォーマＴＲ６０２の１次コイルＬＤ６１３／ＬＤ６１４に接続され、更にＴＲ６０２の２次コイルＬＤ６２２と磁気的に結合している。ＡＤ６０３の差動出力は、トランスフォーマＴＲ６０３の１次コイルＬＤ６１５／ＬＤ６１６に接続され、更にＴＲ６０３の２次コイルＬＤ６２３と磁気的に結合している。
【００９１】
ＴＲ６０１の１次コイル／２次コイルの巻き数比（Ｋ／Ｎ）、ＴＲ６０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｎ）、ＴＲ６０３の１次コイル／２次コイルの巻き数比（Ｍ／Ｎ）はＡＤ６０１，ＡＤ６０２，ＡＤ６０３の出力インピーダンスの違いを反映してＫ／Ｎ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。ＴＲ６０１，ＴＲ６０２，ＴＲ６０３の２次コイルＬＤ６２１，ＬＤ６２２，ＬＤ６２３は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤ６２１，ＬＤ６２２，ＬＤ６２３の直列接合の両端には容量ＣＤ６０４が接続される。ＡＤ６０１の差動出力間には容量ＣＤ６０１が、ＡＤ６０２の差動出力間には容量ＣＤ６０２が、ＡＤ６０３の差動出力間には容量ＣＤ６０３がそれぞれ接続される。さらに、ＡＤ６０１の差動出力間には、インダクタＬ６０１、スイッチＳ６０１、インダクタＬ６０２が直列に接続される。同様に、ＡＤ６０２の差動出力間にも、インダクタＬ６０３、スイッチＳ６０２、インダクタＬ６０４が直列に接続される。Ｌ６０１とＬ６０２は同じインダクタ値を有し、Ｌ６０３とＬ６０４も同じインダクタ値を有する。
【００９２】
高出力モードでは、スイッチＳ６０１がオフ、スイッチＳ６０２がオンとなり、ＡＤ６０２とＡＤ６０３が非動作状態（トランジスタがオフ）となり、ＡＤ６０１が動作状態となる。中出力モードでは、スイッチＳ６０１がオン、スイッチＳ６０２がオフとなり、ＡＤ６０１とＡＤ６０３が非動作状態（トランジスタがオフ）となり、ＡＤ６０２が動作状態となる。低出力モードでは、スイッチＳ６０１、スイッチＳ６０２が共にオンとなり、ＡＤ６０１とＡＤ６０２が非動作状態（トランジスタがオフ）となり、ＡＤ６０３が動作状態となる。Ｌ６０１，Ｌ６０２，Ｌ６０３，Ｌ６０４のインダクタ値は、図４（タイプ１）で説明したように、オフなったＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。したがって、図１５の場合と同様に、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【００９３】
以上、本実施の形態７によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ６０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【００９４】
（実施の形態８）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ３［２］）》
図２４は、本発明の実施の形態８による高周波電力増幅装置において、その構成の一例を示す回路図である。図２４に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ７０１，ＡＤ７０２，ＡＤ７０３と、３個のトランスフォーマＴＲ７０１，ＴＲ７０２，ＴＲ７０３を備えている。図２４の構成例は、実施の形態５で述べた図１８の構成例と比較して、差動増幅器の数が１つ増えた点が異なっている。差動増幅器ＡＤ７０１，ＡＤ７０２，ＡＤ７０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＴＲ７０１の１次コイルは、２個のコイルＬＤ７１１，ＬＤ７１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ７０２の１次コイルは、２個のコイルＬＤ７１３，ＬＤ７１４がセンタータップを介して直列に接続された構成となっており、ＴＲ７０３の１次コイルは、２個のコイルＬＤ７１５，ＬＤ７１６がセンタータップを介して直列に接続された構成となっている。当該センタータップには電源電圧ＶＤＤが供給される。
【００９５】
差動増幅器ＡＤ７０１，ＡＤ７０２，ＡＤ７０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ７０１＞ＡＤ７０２＞ＡＤ７０３の関係になっている。ＡＤ７０１の差動出力は、ＴＲ７０１の１次コイルＬＤ７１１／ＬＤ７１２に接続され、更にＴＲ７０１の２次コイルＬＤ７２１と磁気的に結合している。ＡＤ７０２の差動出力は、ＴＲ７０２の１次コイルＬＤ７１３／ＬＤ７１４に接続され、更にＴＲ７０２の２次コイルＬＤ７２２と磁気的に結合している。ＡＤ７０３の差動出力は、ＴＲ７０３の１次コイルＬＤ７１５／ＬＤ７１６に接続され、更にＴＲ７０３の２次コイルＬＤ７２３と磁気的に結合している。ＴＲ７０１の１次コイル／２次コイルの巻き数比（Ｋ／Ｎ）、ＴＲ７０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｎ）、ＴＲ７０３の１次コイル／２次コイルの巻き数比（Ｍ／Ｎ）はＡＤ７０１，ＡＤ７０２，ＡＤ７０３の出力インピーダンスの違いを反映してＫ／Ｎ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【００９６】
トランスフォーマＴＲ７０１，ＴＲ７０２，ＴＲ７０３の２次コイルＬＤ７２１，ＬＤ７２２，ＬＤ７２３は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、このＬＤ７２１，ＬＤ７２２，ＬＤ７２３の直列結合の両端には容量ＣＤ７０４が接続される。ＡＤ７０１の差動出力間には容量ＣＤ７０１が、ＡＤ７０２の差動出力間には容量ＣＤ７０２が、ＡＤ７０３の差動出力間には容量ＣＤ７０３がそれぞれ接続される。さらに、ＡＤ７０１の差動出力間にはスイッチＳ７０１が、ＡＤ７０２の差動出力間にはスイッチＳ７０２が、ＡＤ７０３の差動出力間にはスイッチＳ７０３がそれぞれ接続される。
【００９７】
高出力モードでは、スイッチＳ７０１がオフ、スイッチＳ７０２，Ｓ７０３がオンとなり、ＡＤ７０２とＡＤ７０３が非動作状態（トランジスタがオフ）となり、ＡＤ７０１が動作状態となる。中出力モードでは、スイッチＳ７０２がオフ、スイッチＳ７０１，Ｓ７０３がオンとなり、ＡＤ７０１とＡＤ７０３が非動作状態（トランジスタがオフ）となり、ＡＤ７０２が動作状態となる。低出力モードでは、スイッチＳ７０３がオフ、スイッチＳ７０１，Ｓ７０２がオンとなり、ＡＤ７０１とＡＤ７０２が非動作状態（トランジスタがオフ）となり、ＡＤ７０３が動作状態となる。このような動作により、図１８等の場合と同様に、各モード用の差動増幅器の動作に対して、非動作となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【００９８】
以上、本実施の形態８によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１８等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【００９９】
（実施の形態９）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［５］）》
図２５は、本発明の実施の形態９による高周波電力増幅装置において、その構成の一例を示す回路図である。図２５に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ８０１，ＡＤ８０２，ＡＤ８０３と、２個のトランスフォーマＴＲ８０１，ＴＲ８０２を備えている。ＴＲ８０１は１本の１次コイルと１本の２次コイルを備え、ＴＲ８０２は２本の１次コイルと１本の２次コイルを備える。ＴＲ８０１の１次コイルは、２個のコイルＬＤ８１１，ＬＤ８１２がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤ８２１と磁気的に結合している。ＴＲ８０２の２本の１次コイルの一方は、２個のコイルＬＤ８１３，ＬＤ８１４がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤ８１５，ＬＤ８１６がセンタータップを介して直列に接続された構成となっている。このＴＲ８０２の２本の１次コイルは、共通の２次コイルＬＤ８２２と磁気的に結合している。また、センタータップには電源電圧ＶＤＤが供給される。
【０１００】
差動増幅器ＡＤ８０１，ＡＤ８０２，ＡＤ８０３は、それぞれ、高出力モード用、中出力モード用、低出力モード用である。ＡＤ８０１，ＡＤ８０２，ＡＤ８０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ８０１＞ＡＤ８０２＞ＡＤ８０３の関係になっている。ＡＤ８０１の差動出力は、ＴＲ８０１の１次コイルＬＤ８１１／ＬＤ８１２に接続され、更にＴＲ８０１の２次コイルＬＤ８２１と磁気的に結合している。ＡＤ８０２の差動出力は、ＴＲ８０２の一方の１次コイルＬＤ８１３／ＬＤ８１４に接続され、ＡＤ８０３の差動出力は、ＴＲ８０２の他方の１次コイルＬＤ８１５／ＬＤ８１６に接続され、それら２本の１次コイルは、２次コイルＬＤ８２２に対して並列状態で磁気的に結合している。ＴＲ８０１の１次コイル／２次コイルの巻き数比（Ｊ／Ｋ）、ＴＲ８０２の１次コイル／２次コイルの一方の巻き数比（Ｌ／Ｎ）および他方の巻き数比（Ｍ／Ｎ）は、ＡＤ８０１，ＡＤ８０２，ＡＤ８０３の出力インピーダンスの違いを反映してＪ／Ｋ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【０１０１】
トランスフォーマＴＲ８０１，ＴＲ８０２の２次コイルＬＤ８２１，ＬＤ８２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続される。また、ＬＤ８２１，ＬＤ８２２の直列結合の両端には容量ＣＤ８０４が接続される。ＡＤ８０１の差動出力間には容量ＣＤ８０１が、ＡＤ８０２の差動出力間には容量ＣＤ８０２が、ＡＤ８０３の差動出力間には容量ＣＤ８０３がそれぞれ接続される。さらに、ＡＤ８０１の差動出力間にはインダクタＬ８０１、スイッチＳ８０１、インダクタＬ８０２が直列に接続される。同様に、ＡＤ８０２の差動出力間にも、インダクタＬ８０３、スイッチＳ８０２、インダクタＬ８０４が直列に接続される。
【０１０２】
高出力モードでは、スイッチＳ８０１がオフ、スイッチＳ８０２がオンとなり、ＡＤ８０２とＡＤ８０３が非動作状態（トランジスタがオフ）となり、ＡＤ８０１が動作状態となる。中出力モードでは、スイッチＳ８０１がオン、スイッチＳ８０２がオフとなり、ＡＤ８０１とＡＤ８０３が非動作状態（トランジスタがオフ）となり、ＡＤ８０２が動作状態となる。低出力モードでは、スイッチＳ８０１，Ｓ８０２が共にオンとなり、ＡＤ８０１とＡＤ８０２が非動作状態（トランジスタがオフ）となり、ＡＤ８０３が動作状態となる。Ｌ８０１，Ｌ８０２，Ｌ８０３，Ｌ８０４のインダクタ値は、図４（タイプ１）で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。これにより、図４等で述べたように、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【０１０３】
以上、本実施の形態９によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ８０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【０１０４】
（実施の形態１０）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［６］）》
図２６は、本発明の実施の形態１０による高周波電力増幅装置において、その構成の一例を示す回路図である。図２６に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ９０１，ＡＤ９０２，ＡＤ９０３と、２個のトランスフォーマＴＲ９０１，ＴＲ９０２を備えている。ＴＲ９０１は２本の１次コイルと１本の２次コイルを備え、ＴＲ９０２は１本の１次コイルと１本の２次コイルを備える。ＴＲ９０１の２本の１次コイルの一方は、２個のコイルＬＤ９１１，ＬＤ９１２がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤ９１３，ＬＤ９１４がセンタータップを介して直列に接続された構成となっている。このＴＲ９０１の２本の１次コイルは、共通の２次コイルＬＤ９２１と磁気的に結合している。ＴＲ９０２の１次コイルは、２個のコイルＬＤ９１５，ＬＤ９１６がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤ９２２と磁気的に結合している。センタータップには電源電圧ＶＤＤが供給される。
【０１０５】
差動増幅器ＡＤ９０１，ＡＤ９０２，ＡＤ９０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＡＤ９０１，ＡＤ９０２，ＡＤ９０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ９０１＞ＡＤ９０２＞ＡＤ９０３の関係になっている。ＡＤ９０１の差動出力は、ＴＲ９０１の一方の１次コイルＬＤ９１１／ＬＤ９１２に接続され、ＡＤ９０２の差動出力は、ＴＲ９０１の他方の１次コイルＬＤ９１３／ＬＤ９１４に接続され、それら２本の１次コイルは、２次コイルＬＤ９２１に対して並列状態で磁気的に結合している。ＡＤ９０３の差動出力は、ＴＲ９０２の１次コイルＬＤ９１５／ＬＤ９１６に接続され、２次コイルＬＤ９２２と磁気的に結合している。ＴＲ９０１の１次コイル／２次コイルの一方の巻き数比（Ｊ／Ｎ）および他方の巻き数比（Ｋ／Ｎ）、ＴＲ９０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｍ）は、ＡＤ９０１，ＡＤ９０２，ＡＤ９０３の出力インピーダンスの違いを反映してＪ／Ｎ≦Ｋ／Ｎ≦Ｌ／Ｍとなっている。
【０１０６】
トランスフォーマＴＲ９０１，ＴＲ９０２の２次コイルＬＤ９２１，ＬＤ９２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤ９２１，ＬＤ９２２の直列結合の両端には容量ＣＤ９０４が接続される。ＡＤ９０１の差動出力間には容量ＣＤ９０１が、ＡＤ９０２の差動出力間には容量ＣＤ９０２が、ＡＤ９０３の差動出力間には容量ＣＤ９０３がそれぞれ接続される。さらに、ＡＤ９０１の差動出力間にはインダクタＬ９０１、スイッチＳ９０１、インダクタＬ９０２が直列に接続される。同様に、ＡＤ９０２の差動出力間にも、インダクタＬ９０３、スイッチＳ９０２、インダクタＬ９０４が直列に接続される。
【０１０７】
高出力モードでは、スイッチＳ９０１がオフ、スイッチＳ９０２がオンとなり、ＡＤ９０２とＡＤ９０３が非動作状態（トランジスタがオフ）となり、ＡＤ９０１が動作状態となる。中出力モードでは、スイッチＳ９０１がオン、スイッチＳ９０２がオフとなり、ＡＤ９０１とＡＤ９０３が非動作状態（トランジスタがオフ）となり、ＡＤ９０２が動作状態となる。低出力モードでは、スイッチＳ９０１，Ｓ９０２が共にオンとなり、ＡＤ９０１とＡＤ９０２が非動作状態（トランジスタがオフ）となり、ＡＤ９０３が動作状態となる。Ｌ９０１，Ｌ９０２，Ｌ９０３，Ｌ９０４のインダクタ値は、図４で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。これにより、図４等で述べたように、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【０１０８】
以上、本実施の形態１０によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ９０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【０１０９】
（実施の形態１１）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１＋タイプ３）［１］》
図２７は、本発明の実施の形態１１による高周波電力増幅装置において、その構成の一例を示す回路図である。図２７に示す高周波電力増幅装置は、実施の形態９で述べた図２５の構成例の変形例となっている。当該高周波電力増幅装置は、３個の差動増幅器ＡＤａ０１，ＡＤａ０２，ＡＤａ０３と、２個のトランスフォーマＴＲａ０１，ＴＲａ０２を備えている。ＴＲａ０１は１本の１次コイルと１本の２次コイルを備え、ＴＲａ０２は２本の１次コイルと１本の２次コイルを備える。ＴＲａ０１の１次コイルは、２個のコイルＬＤａ１１，ＬＤａ１２がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤａ２１と磁気的に結合している。ＴＲａ０２の２本の１次コイルの一方は、２個のコイルＬＤａ１３，ＬＤａ１４がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤａ１５，ＬＤａ１６がセンタータップを介して直列に接続された構成となっている。このＴＲａ０２の２本の１次コイルは、共通の２次コイルＬＤａ２２と磁気的に結合している。また、センタータップには電源電圧ＶＤＤが供給される。
【０１１０】
差動増幅器ＡＤａ０１，ＡＤａ０２，ＡＤａ０３は、それぞれ、高出力モード用、中出力モード用、低出力モード用である。ＡＤａ０１，ＡＤａ０２，ＡＤａ０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤａ０１＞ＡＤａ０２＞ＡＤａ０３の関係になっている。ＡＤａ０１の差動出力は、ＴＲａ０１の１次コイルＬＤａ１１／ＬＤａ１２に接続され、更にＴＲａ０１の２次コイルＬＤａ２１と磁気的に結合している。ＡＤａ０２の差動出力は、ＴＲａ０２の一方の１次コイルＬＤａ１３／ＬＤａ１４に接続され、ＡＤａ０３の差動出力は、ＴＲａ０２の他方の１次コイルＬＤａ１５／ＬＤａ１６に接続され、それら２本の１次コイルは、２次コイルＬＤａ２２に対して並列状態で磁気的に結合している。ＴＲａ０１の１次コイル／２次コイルの巻き数比（Ｊ／Ｋ）、ＴＲａ０２の１次コイル／２次コイルの一方の巻き数比（Ｌ／Ｎ）および他方の巻き数比（Ｍ／Ｎ）は、ＡＤａ０１，ＡＤａ０２，ＡＤａ０３の出力インピーダンスの違いを反映してＪ／Ｋ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【０１１１】
トランスフォーマＴＲａ０１，ＴＲａ０２の２次コイルＬＤａ２１，ＬＤａ２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続される。また、ＬＤａ２１，ＬＤａ２２の直列結合の両端には容量ＣＤａ０４が接続される。ＡＤａ０１の差動出力間には容量ＣＤａ０１が、ＡＤａ０２の差動出力間には容量ＣＤａ０２が、ＡＤａ０３の差動出力間には容量ＣＤａ０３がそれぞれ接続される。さらに、図２５の構成例と異なり、ＡＤａ０１の差動出力間にはスイッチＳａ０１が接続され、ＡＤａ０２の差動出力間には、インダクタＬａ０１、スイッチＳａ０３、インダクタＬａ０２からなる直列接続回路とスイッチＳａ０２とが並列に接続される。
【０１１２】
高出力モードでは、スイッチＳａ０１がオフ、スイッチＳａ０２がオンとなり、ＡＤａ０２とＡＤａ０３が非動作状態（トランジスタがオフ）となり、ＡＤａ０１が動作状態となる。この際に、Ｓａ０３は、オンとされるか、場合によってはオフであってもよい。すなわち、当該モードでは、ＡＤａ０２周りは、図６のタイプ３の構成となり、これに伴いＴＲａ０２の２次コイルＬＤａ２２は、結合乗数Ｋ＝１の場合、短絡とみなせる。中出力モードでは、スイッチＳａ０１がオン、スイッチＳａ０２，Ｓａ０３がオフとなり、ＡＤａ０１とＡＤａ０３が非動作状態（トランジスタがオフ）となり、ＡＤａ０２が動作状態となる。すなわち、当該モードでは、ＡＤａ０１周りの構成は、図６のタイプ３の構成となり、これに伴いＴＲａ０１の２次コイルＬＤａ２１は、結合乗数Ｋ＝１の場合、短絡とみなせる。
【０１１３】
低出力モードでは、スイッチＳａ０１，Ｓａ０３がオン、Ｓａ０２がオフとなり、ＡＤａ０１とＡＤａ０２が非動作状態（トランジスタがオフ）となり、ＡＤａ０３が動作状態となる。Ｌａ０１、Ｌａ０２のインダクタ値は、図４（タイプ１）で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量ＣＤａ０２のアドミッタンスの和を打ち消す値に設定されている。このように、当該モードでは、ＡＤａ０１周りが図６のタイプ３の構成となり、ＡＤａ０２周りが図４のタイプ１の構成となることから、等価的にＴＲａ０１のＬＤａ２１が短絡とみなせ、また、ＴＲａ０２の一方の１次コイルＬＤａ１３／ＬＤａ１４が存在しないものとみなすことができる。これにより、図４で述べたように、各モード用の差動増幅器の動作に対して非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は大きな影響を与えないことになり、また、図６で述べたように、消費電力の問題も特に生じないことになる。さらに、２次コイルＬＤａ２１，ＬＤａ２２を適宜短絡とみなせるように制御できることから、図１８等で述べたように、出力インピーダンス整合の容易化が図れる。
【０１１４】
以上、本実施の形態１１によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１８等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【０１１５】
（実施の形態１２）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１＋タイプ３）［２］》
図２８は、本発明の実施の形態１２による高周波電力増幅装置において、その構成の一例を示す回路図である。図２８に示す高周波電力増幅装置は、実施の形態１０で述べた図２６の構成例の変形例となっている。当該高周波電力増幅装置は、３個の差動増幅器ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３と、２個のトランスフォーマＴＲｂ０１，ＴＲｂ０２を備えている。ＴＲｂ０１は２本の１次コイルと１本の２次コイルを備え、ＴＲｂ０２は１本の１次コイルと１本の２次コイルを備える。
【０１１６】
ＴＲｂ０１の２本の１次コイルの一方は、２個のコイルＬＤｂ１１，ＬＤｂ１２がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤｂ１３，ＬＤｂ１４がセンタータップを介して直列に接続された構成となっている。このＴＲｂ０１の２本の１次コイルは、共通の２次コイルＬＤｂ２１と磁気的に結合している。ＴＲｂ０２の１次コイルは、２個のコイルＬＤｂ１５，ＬＤｂ１６がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤｂ２２と磁気的に結合している。センタータップには電源電圧ＶＤＤが供給される。
【０１１７】
差動増幅器ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤｂ０１＞ＡＤｂ０２＞ＡＤｂ０３の関係になっている。ＡＤｂ０１の差動出力は、ＴＲｂ０１の一方の１次コイルＬＤｂ１１／ＬＤｂ１２に接続され、ＡＤｂ０２の差動出力は、ＴＲｂ０１の他方の１次コイルＬＤｂ１３／ＬＤｂ１４に接続され、それら２本の１次コイルは、２次コイルＬＤｂ２１に対して並列状態で磁気的に結合している。ＡＤｂ０３の差動出力は、ＴＲｂ０２の１次コイルＬＤｂ１５／ＬＤｂ１６に接続され、２次コイルＬＤｂ２２と磁気的に結合している。ＴＲｂ０１の１次コイル／２次コイルの一方の巻き数比（Ｊ／Ｎ）および他方の巻き数比（Ｋ／Ｎ）、ＴＲｂ０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｍ）は、ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３の出力インピーダンスの違いを反映してＪ／Ｎ≦Ｋ／Ｎ≦Ｌ／Ｍとなっている。
【０１１８】
トランスフォーマＴＲｂ０１，ＴＲｂ０２の２次コイルＬＤｂ２１，ＬＤｂ２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤｂ２１，ＬＤｂ２２の直列結合の両端には容量ＣＤｂ０４が接続される。ＡＤｂ０１の差動出力間には容量ＣＤｂ０１が、ＡＤｂ０２の差動出力間には容量ＣＤｂ０２が、ＡＤｂ０３の差動出力間には容量ＣＤｂ０３がそれぞれ接続される。さらに、ＡＤｂ０１の差動出力間にはインダクタＬｂ０１、スイッチＳｂ０１、インダクタＬｂ０２が直列に接続される。一方、図２６の構成例と異なり、ＡＤｂ０２の差動出力間には、スイッチＳｂ０２が接続され、ＡＤｂ０３の差動出力間には、スイッチＳｂ０３が接続される。
【０１１９】
高出力モードでは、スイッチＳｂ０１，Ｓｂ０２がオフ、スイッチＳｂ０３がオンとなり、ＡＤｂ０２とＡＤｂ０３が非動作状態（トランジスタがオフ）となり、ＡＤｂ０１が動作状態となる。すなわち、当該モードでは、ＡＤｂ０３周りは、図６のタイプ３の構成となり、これに伴いＴＲｂ０２の２次コイルＬＤｂ２２は、結合乗数Ｋ＝１の場合、短絡とみなせる。また、ＡＤｂ０２に関しては、ＡＤｂ０２を構成するトランジスタサイズがある程度小さいものとして、１次コイルＬＤｂ１３／ＬＤｂ１４からＡＤｂ０２側を見た場合のインピーダンスが、十分に高いものとする。この場合、実質的には、当該１次コイルＬＤｂ１３／ＬＤｂ１４が存在しないものとみなせる。
【０１２０】
中出力モードでは、スイッチＳｂ０１，Ｓｂ０３がオン、スイッチＳｂ０２がオフとなり、ＡＤｂ０１とＡＤｂ０３が非動作状態（トランジスタがオフ）となり、ＡＤｂ０２が動作状態となる。すなわち、当該モードでは、ＡＤｂ０３周りは、図６のタイプ３の構成となり、これに伴いＴＲｂ０２の２次コイルＬＤｂ２２は短絡とみなせる。また、Ｌｂ０１，Ｌｂ０２のインダクタ値は、図４（タイプ１）で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定されている。これに伴い、等価的に１次コイルＬＤｂ１１／ＬＤｂ１２は存在しないものとみなせる。
【０１２１】
低出力モードでは、スイッチＳｂ０２がオン、スイッチＳｂ０３がオフとなり、ＡＤｂ０１とＡＤｂ０２が非動作状態（トランジスタがオフ）となり、ＡＤｂ０３が動作状態となる。この際に、スイッチＳｂ０１は、オンか、場合によってはオフであってもよい。すなわち、当該モードでは、ＡＤｂ０２周りは、図６のタイプ３の構成となり、これに伴いＴＲｂ０１の２次コイルＬＤｂ２１は短絡とみなせる。これにより、図４で述べたように、各モード用の差動増幅器の動作に対して非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は大きな影響を与えないことになり、また、図６で述べたように、消費電力の問題も特に生じないことになる。さらに、２次コイルＬＤｂ２１，ＬＤｂ２２を適宜短絡とみなせるように制御できることから、図１８等で述べたように、出力インピーダンス整合の容易化が図れる。
【０１２２】
以上、本実施の形態１２によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１８等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【０１２３】
《複数パワーモード型高周波電力増幅装置のレイアウト構成（タイプ１＋タイプ３）［２］》
図２９は、図２８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図２８に含まれている場合はそれらと同じである。それ以外において、ＴＰｂ０１は、トランスフォーマＴＲｂ０１の一方の１次コイルＬＤｂ１１／ＬＤｂ１２のセンタータップであり、ＴＰｂ０２は、ＴＲｂ０１の他方の１次コイルＬＤｂ１３／ＬＤｂ１４のセンタータップである。また、ＴＰｂ０３は、トランスフォーマＴＲｂ０２の１次コイルＬＤｂ１５／ＬＤｂ１６のセンタータップである。当該センタータップにはＶＤＤが供給される。ＳＣｂ０１は、差動増幅器ＡＤｂ０１，ＡＤｂ０２を構成するＭＯＳＦＥＴの差動対の共通ソース配線であり、ＳＣｂ０２は、差動増幅器ＡＤｂ０３を構成するＭＯＳＦＥＴの差動対の共通ソース配線である。当該共通ソース配線にはＶＳＳが供給される。Ｇｂ０１，Ｇｂ０２は、ＡＤｂ０１におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）であり、Ｇｂ０３，Ｇｂ０４は、ＡＤｂ０２におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）であり、Ｇｂ０５，Ｇｂ０６は、ＡＤｂ０３におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）である。
【０１２４】
このような構成例において、容量ＣＤｂ０１，ＣＤｂ０２，ＣＤｂ０３，ＣＤｂ０４は、例えばＭＩＭ（Metal-Insulator-Metal）構造で実現される。トランスフォーマＴＲｂ０１は、ＬＤｂ１１／ＬＤｂ１２よりなる一方の１次コイルと、ＬＤｂ１３／ＬＤｂ１４よりなる他方の１次コイルと、２次コイルＬＤｂ２１を備える。２本の１次コイルは、並列に共通の２次コイルＬＤｂ２１と近接して配置され、それと磁気的に結合している。ＬＤｂ１１／ＬＤｂ１２よりなる１次コイルは１巻きで、ＬＤｂ１３／ＬＤｂ１４よりなる１次コイルは２巻きで、２次コイルＬＤｂ２１は２巻きである。トランスフォーマＴＲｂ０２は１次コイルＬＤｂ１５／ＬＤｂ１６と２次コイルＬＤｂ２２を備える。１次コイルＬＤｂ１５／ＬＤｂ１６は２次コイルＬＤｂ２２と近接して配置され、それと磁気的に結合している。１次コイルＬＤｂ１５／ＬＤｂ１６と２次コイルＬＤｂ２２は共に１巻きである。この例では、図２８における巻き線比（Ｋ／Ｎ）と（Ｌ／Ｍ）が同一となっており、ＡＤｂ０２とＡＤｂ０３の出力インピーダンスの違いに応じて、例えばＣＤｂ０２とＣＤｂ０３の容量値が調整される。
【０１２５】
ＴＲｂ０１の２次コイルＬＤｂ２１とＴＲｂ０２の２次コイルＬＤｂ２２は直列に結合され、その一端はＶＳＳに接続され、他端は負荷Ｒ１に接続される。また、ＬＤｂ２１，ＬＤｂ２２の直接結合の両端間には容量ＣＤｂ０４が接続される。ＡＤｂ０１の差動出力間にはインダクタＬｂ０１、スイッチＳｂ０１、インダクタＬｂ０２が直列に結合される。また、ＡＤｂ０１の差動出力間には、容量ＣＤｂ０１、およびＬＤｂ１１／ＬＤｂ１２よりなるＴＲｂ０１の一方の１次コイルが並列に接続される。ＡＤｂ０２の差動出力間には、スイッチＳｂ０２、容量ＣＤｂ０２が並列に接続され、更に、ＬＤｂ１３／ＬＤｂ１４よりなるＴＲｂ０１の他方の１次コイルが並列に接続される。ＡＤｂ０３の差動出力間には、容量ＣＤｂ０３、およびＬＤｂ１５／ＬＤｂ１６よりなるＴＲｂ０２の１次コイルが並列に接続される。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。このように、図２８の高周波電力増幅装置は、図２９から判るように、１個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。
【０１２６】
（実施の形態１３）
《複数バンド型高周波電力増幅装置の回路構成および動作（タイプ１）》
図３０は、本発明の実施の形態１３による高周波電力増幅装置において、その構成の一例を示す回路図である。図３０に示す高周波電力増幅装置は、３個の差動増幅器ＡＤｃ０１，ＡＤｃ０２，ＡＤｃ０３と、３本の１次コイルと１本の２次コイルよりなるトランスフォーマＴＲｃ０１を備えている。これまでの各実施の形態では、複数個の差動増幅器の動作、非動作を出力レベルの違いにより切り替える複数パワーモード型の高周波電力増幅装置を示したが、本実施の形態では、複数の差動増幅器の動作、非動作を信号周波数の違いにより切り替える複数バンド型の高周波電力増幅装置について説明する。
【０１２７】
差動増幅器ＡＤｃ０１，ＡＤｃ０２，ＡＤｃ０３は、それぞれ、バンド１用、バンド２用、バンド３用（周波数帯：バンド１＜バンド２＜バンド３）である。トランスフォーマＴＲｃ０１の３本の１次コイルの中の１本は、２個のコイルＬＤｃ１１，ＬＤｃ１２がセンタータップを介して直列に接続された構成となっている。ＴＲｃ０１の３本の１次コイルの中の他の１本は、２個のコイルＬＤｃ１３，ＬＤｃ１４がセンタータップを介して直列に接続された構成となっており、残りの１本は、２個のコイルＬＤｃ１５，ＬＤｃ１６がセンタータップを介して直列に接続された構成となっている。これらの３本の１次コイルは、ＴＲｃ０１の共通の２次コイルＬＤｃ２１に磁気的に結合している。また、各センタータップには電源電圧ＶＤＤが供給される。
【０１２８】
差動増幅器ＡＤｃ０１，ＡＤｃ０２，ＡＤｃ０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成される。ＡＤｃ０１の差動出力は、１次コイルＬＤｃ１１／ＬＤｃ１２に接続され、ＡＤｃ０２の差動出力は、１次コイルＬＤｃ１３／ＬＤｃ１４に接続され、ＡＤｃ０３の差動出力は、１次コイルＬＤｃ１５／ＬＤｃ１６に接続される。１次コイルＬＤｃ１１／ＬＤｃ１２と２次コイルＬＤｃ２１の巻き数比はＫ／Ｎ、１次コイルＬＤｃ１３／ＬＤｃ１４と２次コイルＬＤｃ２１の巻き数比はＬ／Ｎ、１次コイルＬＤｃ１５／ＬＤｃ１６と２次コイルＬＤｃ２１の巻き数比はＭ／Ｎとなっている。ＡＤｃ０１の差動出力間には容量ＣＤｃ０１が、ＡＤｃ０２の差動出力間には容量ＣＤｃ０２が、ＡＤｃ０３の差動出力間には容量ＣＤｃ０３がそれぞれ接続される。
【０１２９】
さらに、ＡＤｃ０１の差動出力間には、インダクタＬｃ０１、スイッチＳｃ０１、インダクタＬｃ０２が直列に結合され、さらにそれに並列にスイッチＳｃ０２と容量Ｃｃ０１の直列接続回路が結合されている。ＡＤｃ０２の差動出力間にも、インダクタＬｃ０３、スイッチＳｃ０３、インダクタＬｃ０４が直列に結合され、さらにそれに並列にスイッチＳｃ０４と容量Ｃｃ０２の直列接続回路が結合されている。ＡＤｃ０３の差動出力間にも、インダクタＬｃ０５、スイッチＳｃ０５、インダクタＬｃ０６が直列に結合され、さらにそれに並列にスイッチＳｃ０６と容量Ｃｃ０３の直列接続回路が結合されている。Ｌｃ０１とＬｃ０２は同じインダクタ値を有し、Ｌｃ０３とＬｃ０４も同じインダクタ値を有し、Ｌｃ０５とＬｃ０６も同じインダクタ値を有している。２次コイルＬＤｃ２１の一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続される。ＬＤｃ２１の両端間には容量ＣＤｃ０４が接続される。
【０１３０】
バンド１動作モードでは、スイッチＳｃ０１，Ｓｃ０２がオフ、Ｓｃ０３がオン、Ｓｃ０４がオフ、Ｓｃ０５がオン、Ｓｃ０６がオフとなり、ＡＤｃ０２とＡＤｃ０３が非動作状態（トランジスタがオフ）となり、ＡＤｃ０１が動作状態となる。Ｌｃ０３，Ｌｃ０４のインダクタ値は、バンド１の周波数帯において、図４（タイプ１）で説明したように、非動作状態のＡＤｃ０２のオフ容量とインピーダンス調整用容量ＣＤｃ０２のアドミッタンスの和を打ち消す値に設定される。同様に、Ｌｃ０５，Ｌｃ０６のインダクタ値は、バンド１の周波数帯において、非動作状態のＡＤｃ０３のオフ容量とインピーダンス調整用容量ＣＤｃ０３のアドミッタンスの和を打ち消す値に設定される。
【０１３１】
バンド２動作モードでは、スイッチＳｃ０１がオン、Ｓｃ０２がオフ、Ｓｃ０３，Ｓｃ０４がオフ、Ｓｃ０５，Ｓｃ０６がオンとなり、ＡＤｃ０１とＡＤｃ０３が非動作状態（トランジスタがオフ）となり、ＡＤｃ０２が動作状態となる。Ｌｃ０１，Ｌｃ０２のインダクタ値は、バンド２の周波数帯において、非動作状態のＡＤｃ０１のオフ容量とインピーダンス調整用容量ＣＤｃ０１のアドミッタンスの和を打ち消す値に設定される。また、Ｃｃ０３の容量値は、バンド２の周波数帯において、Ｌｃ０５／Ｌｃ０６とＣｃ０３が並列に接続された場合のアドミッタンスが、非動作状態のＡＤｃ０３のオフ容量とインピーダンス調整用容量ＣＤｃ０３のアドミッタンスの和を打ち消すように設定される。すなわち、Ｌｃ０５／Ｌｃ０６のインダクタ値は、前述したように、バンド１の場合を基準に設定されているため、バンド２の場合には（周波数帯が上がった場合には）、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をＣｃ０３によって補償する。
【０１３２】
バンド３動作モードでは、スイッチＳｃ０１，Ｓｃ０２，Ｓｃ０３，Ｓｃ０４がオン、Ｓｃ０５、Ｓｃ０６がオフとなり、ＡＤｃ０１とＡＤｃ０２が非動作状態（トランジスタがオフ）となり、ＡＤｃ０３が動作状態となる。Ｃｃ０１の容量値は、バンド３の周波数帯において、Ｌｃ０１／Ｌｃ０２とＣｃ０１が並列に接続された場合のアドミッタンスが、非動作状態のＡＤｃ０１のオフ容量とインピーダンス調整用容量ＣＤｃ０１のアドミッタンスの和を打ち消すように設定される。また、Ｃｃ０２の容量値は、バンド３の周波数帯において、Ｌｃ０３／Ｌｃ０４とＣｃ０２が並列に接続された場合のアドミッタンスが、非動作状態のＡＤｃ０２のオフ容量とインピーダンス調整用容量ＣＤｃ０２のアドミッタンスの和を打ち消すように設定される。
【０１３３】
すなわち、Ｌｃ０１／Ｌｃ０２のインダクタ値は、前述したように、バンド２の場合を基準に設定されているため、バンド３の場合には（周波数帯が上がった場合には）、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をＣｃ０１によって補償する。同様に、Ｌｃ０３／Ｌｃ０４のインダクタ値は、前述したように、バンド１の場合を基準に設定されているため、バンド３の場合には（周波数帯が上がった場合には）、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をＣｃ０２によって補償する。これにより、図４で説明したように、各バンド用の差動増幅器の動作に対して、非動作状態となっている他バンド用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【０１３４】
以上、本実施の形態１３によると、３つのバンド全てにおいて、前述した図２の場合と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのバンドでの電力増幅器の効率、利得をより高くすることができる。この際には、図４のインピーダンス補正ブロックＭＢＫ１におけるインダクタ成分の周波数帯に伴う変動を適宜容量成分の追加によって補償することで、非動作となっている差動増幅器の影響をより小さくすることができる。なお、ここでは、周波数が低い側のバンドを基準に各インダクタ値を設定し、周波数が高い側のバンドに変わった場合に容量成分で補償する構成としたが、例えば各インダクタ値を周波数が高い側のバンドを基準に設定するようなことも可能である。この場合、周波数が低い側のバンドに変わった場合に、インダクタ成分の不足分を別のインダクタ成分で補償するような構成となる。ただし、通常、インダクタの方が容量よりも回路面積が大きくなり得るため、この観点では、図３０のように、容量成分で補償するような構成を用いる方が望ましい。
【０１３５】
（実施の形態１４）
《インピーダンス補正ブロックのスイッチ構成［１］》
図３１は、本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの構成例を示す回路図である。図３１には、例えば図４を例として、差動増幅器ＡＤ１がＮＭＯＳトランジスタＭＮ１，ＭＮ２の差動対で構成され、インピーダンス補正ブロックＭＢＫ１内のスイッチＳ１が、インダクタＬ１の一端とインダクタＬ２の一端の間にソース・ドレイン経路が接続されたＮＭＯＳトランジスタＭＮｓ１で構成された例が示されている。ＭＮｓ１のゲートにはバイアス電圧ＶＧが印加される。
【０１３６】
このように構成例において、バイアス電圧ＶＧによってＭＮｓ１のオン・オフを制御する際には、２通りの制御方法がある。第１の制御方法では、トランスフォーマＴＲ１の１次コイルＬＤ１／ＬＤ２のセンタータップに固定の電源電圧ＶＤＤ（例えば３Ｖ）が供給され、ゲート電圧ＶＧとして、ＭＮｓ１がオンの場合に例えば６Ｖ、オフの場合に例えば０Ｖが印加される。ＭＮｓ１のソース・ドレインには、ＶＤＤが１次コイルＬＤ１／ＬＤ２、インダクタＬ１，Ｌ２を介して印加される。第１の制御方法によると、ＶＤＤは固定のままでよく、制御が容易になるという効果が得られる。ただし、ＶＧにＶＤＤよりも高い電圧を供給する必要があり、そのための回路が必要になる恐れがある。
【０１３７】
第２の制御方法では、センタータップに供給する電源電圧ＶＤＤが可変とされ、ＭＮｓ１がオンの場合にはバイアス電圧ＶＧに例えば３Ｖ、ＶＤＤに例えば０Ｖが印加され、ＭＮｓ１がオフの場合にはＶＧに例えば０Ｖ、ＶＤＤに例えば３Ｖが印加される。第２の制御方法によると、ＶＤＤよりも高い電圧を供給するための回路を不要にできるという効果が得られる。ただし、ＶＤＤを可変とするための回路が必要となる恐れがある。
【０１３８】
《インピーダンス補正ブロックのスイッチ構成［２］》
図３２は、本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの他の構成例を示す回路図である。図３２では、図３１に対して、ＮＭＯＳトランジスタＭＮｓ１のソース・ドレインの一方とインダクタＬ１の一端の間に容量Ｃ５が接続され、ＭＮｓ１のソース・ドレインの他方とインダクタＬ２の一端の間に容量Ｃ６が接続されている。Ｃ５，Ｃ６は、ＤＣ的な接続を遮断するためのものである。さらに、ＭＮｓ１のソース・ドレインから配線が引き出され、そこにソース電圧ＶＳが印加されている。
【０１３９】
このような構成例において、ＭＮｓ１がオンの場合にはバイアス電圧ＶＧに例えば３Ｖ、ソース電圧ＶＳに例えば０Ｖが印加され、ＭＮｓ１がオフの場合にはＶＧに例えば０Ｖ、ＶＳに例えば３Ｖが印加される。この第３の制御方法によると、電源電圧ＶＤＤよりも高い電圧を供給するための回路やＶＤＤを可変とするための回路が不要にできる効果がある。ただし、スイッチのオン・オフの効果を高く保つためには、容量Ｃ５，Ｃ６の容量値を大きくすることが望ましく、その占有面積が大きくなる恐れがある。なお、Ｃ５，Ｃ６は、例えばＭＩＭ（Metal-Insulator-Metal）構造で実現される。
【０１４０】
以上のような、スイッチの構成および制御方法を用いると、当該スイッチを差動増幅器等と同一の半導体チップ上で実現することが可能となる。この際には、前述した制御方法１〜制御方法３の中から求められる要求に応じて最適な制御方法が選択される。なお、ここでは、図４のタイプ１の構成を例に説明を行ったが、図５のタイプ２や図６のタイプ３の構成に関しても図３１および図３２と同様なスイッチの構成および制御方法が適用可能である。また、スイッチの構成および制御方法は、勿論、前述した制御方法１〜制御方法３に限られるものではなく、例えばＰＭＯＳトランジスタを用いる等、適宜変更することも可能である。
【０１４１】
（実施の形態１５）
《無線通信システムの構成［１］》
図３３は、本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの構成例を示すブロック図である。図３３には、例えば、１個のバンドで３個のパワーモードに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図３３において、ＢＬ１〜ＢＬ３は入力バラン、ＡＤ＿１〜ＡＤ＿３は差動増幅器、ＴＲ＿１はトランスフォーマ、ＩＳ１はアイソレータ、ＤＰＸ１はデュプレクサ、ＦＴ１はバンドパスフィルタ、ＬＮＡ１は低雑音増幅器、ＡＮＴはアンテナである。
【０１４２】
ここで、差動増幅器ＡＤ＿１〜ＡＤ＿３およびトランスフォーマＴＲ＿１の部分に、実施の形態６〜１２で述べたような高周波電力増幅装置が適用される。それらの各実施の形態で説明したように、ＴＲ＿１から、高出力モード、中出力モード、低出力モードのいずれかの電力が出力され、当該出力電力が、アイソレータＩＳ１、デュプレクサＤＰＸ１およびアンテナＡＮＴを経て送信される。一方、ＡＮＴで受信された受信波は、ＤＰＸ１およびバンドパスフィルタＦＴ１を経て低雑音増幅器ＬＮＡ１で増幅される。
【０１４３】
《無線通信システムの構成［２］》
図３４は、本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの他の構成例を示すブロック図である。図３４には、例えば、２個のバンドで、各バンド毎に３個のパワーモードに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図３４において、ＢＬ１〜ＢＬ６は入力バラン、ＡＤ＿１〜ＡＤ＿６は差動増幅器、ＴＲ＿１，ＴＲ＿２はトランスフォーマ、ＩＳ１，ＩＳ２はアイソレータ、ＤＰＸ１，ＤＰＸ２はデュプレクサ、ＦＴ１，ＦＴ２はバンドパスフィルタ、ＬＮＡ１，ＬＮＡ２は低雑音増幅器、ＡＮＴはアンテナ、ＡＮＴＳＷ１はアンテナスイッチである。
【０１４４】
ここで、差動増幅器ＡＤ＿１〜ＡＤ＿３およびトランスフォーマＴＲ＿１の部分と、差動増幅器ＡＤ＿４〜ＡＤ＿６およびトランスフォーマＴＲ＿２の部分に、それぞれ、実施の形態６〜１２で述べたような高周波電力増幅装置が適用される。ＡＤ＿１〜ＡＤ＿３およびＴＲ＿１の部分がバンド１用であり、ＡＤ＿４〜ＡＤ＿６およびＴＲ＿２の部分がバンド２用である。アンテナスイッチＡＮＴＳＷ１は、デュプレクサＤＰＸ１，ＤＰＸ２のいずれか一方をアンテナＡＮＴに接続し、これによって各バンドの切り替えが行われる。各バンドでの送受信信号の流れは図３３の場合と同様である。
【０１４５】
《無線通信システムの構成［３］》
図３５は、本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの更に他の構成例を示すブロック図である。図３５には、例えば、３個のバンドに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図３５において、ＢＬ１〜ＢＬ３は入力バラン、ＡＤ＿１〜ＡＤ＿３は差動増幅器、ＴＲ＿１はトランスフォーマ、ＩＳ１はアイソレータ、ＦＴ１〜ＦＴ３はバンドパスフィルタ、ＬＮＡ１〜ＬＮＡ３は低雑音増幅器、ＡＮＴはアンテナ、ＡＮＴＳＷ２はアンテナスイッチである。
【０１４６】
ここで、差動増幅器ＡＤ＿１〜ＡＤ＿３およびトランスフォーマＴＲ＿１の部分に、実施の形態１３で述べたような高周波電力増幅装置が適用される。実施の形態１３で説明したように、ＴＲ＿１から、バンド１〜バンド３のいずれかの電力が出力され、当該出力電力が、アイソレータＩＳ１とアンテナＡＮＴを経て送信される。一方、ＡＮＴで受信された受信波は、バンド１〜バンド３に応じてアンテナスイッチＡＮＴＳＷ２により経路が選択され、各経路に応じてバンドパスフィルタＦＴ１〜ＦＴ３のいずれかを経て、低雑音増幅器ＬＮＡ１〜ＬＮＡ３のいずれかで増幅される。
【０１４７】
以上のように、本実施の形態による高周波電力増幅装置を用いることで、図３３〜図３５に示したような複数バンドおよび／または複数パワーモード対応の無線通信システムにおいて、アンテナに向けて高効率で電力を伝達することが可能になる。また、トランスフォーマを用いることで、無線通信システムの部品点数を削減でき、無線通信システムの小型化が図れる。
【０１４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１４９】
例えば、ここではタイプ１〜タイプ３を用いた代表的な高周波電力増幅装置の構成例を示したが、勿論、これらに限定されるものではなく、タイプ１〜タイプ３の１つ以上を用いて、これまでに述べた以外の高周波電力増幅装置を構成することも可能である。例えば図２３において、ＬＤ６２２，ＬＤ６２３の直列接続に対してＬＤ６２１を並列接続したような構成とし、ＡＤ６０１にタイプ２の機能を適用し、ＡＤ６０２，ＡＤ６０３のそれぞれにタイプ２とタイプ３の両機能を備えさせるなど、タイプ２とタイプ３を組み合わせた構成とすることも可能である。また、例えば、図２４のような構成を用いて、図３０で述べたような複数バンドを実現することも可能である。さらに、本実施の形態による高周波電力増幅装置は、携帯電話機を代表に、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）等も含めて様々な無線通信システムに対して適用可能である。
【０１５０】
ここで、前述した各実施の形態の高周波電力増幅装置によって得られる特徴的な構成を以下に纏める。
【０１５１】
（１）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｎの差動増幅器の出力が各々接続された第１、…、第ｎの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、少なくとも１個以上の差動増幅器の差動出力間にインダクタ素子とスイッチ素子が直列に接続されていることを特徴とする（図４、図７、図２２等）。
【０１５２】
（２）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｎの差動増幅器の出力が各々接続された第１、…、第ｎの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続され、さらにそれと並列に、容量とスイッチ素子が直列に接続されていることを特徴とする（図４、図１０等）。
【０１５３】
（３）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは並列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする（図５、図１２等）。
【０１５４】
（４）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは並列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間に容量とスイッチ素子が直列に接続されていることを特徴とする（図５、図１２、図１４等）。
【０１５５】
（５）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは直列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする（図１５、図２３等）。
【０１５６】
（６）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは直列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続され、さらにそれと並列に、容量とスイッチ素子が直列に接続されていることを特徴とする（図４、図１５、図２３等）。
【０１５７】
（７）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは直列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする（図６、図１８、図２４等）。
【０１５８】
（８）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、…、第（ｎ＋１）のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力はそれぞれ第２、…、第（ｎ＋１）のトランスフォーマの１次コイルと接続され、第１、…、第（ｎ＋１）のトランスフォーマの２次コイルは並列に接続されており、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図２５において、ＬＤ８２１とＬＤ８２２の接続を並列に変更したような構成に該当する。
【０１５９】
（９）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、…、第（ｎ＋１）のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力はそれぞれ第２、…、第（ｎ＋１）のトランスフォーマの１次コイルと接続され、第１、…、第（ｎ＋１）のトランスフォーマの２次コイルは直列に接続されており、第１、…、第ｍの差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする（図２５〜図２８等）。
【０１６０】
（１０）本実施の形態による高周波電力増幅装置は、前述した（９）の構成において、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間に、インダクタとスイッチ素子が直列に接続されていることを特徴とする。
【０１６１】
（１１）本実施の形態による高周波電力増幅装置は、前述した（９）の構成において、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間に、スイッチ素子が接続されていることを特徴とする。
【０１６２】
（１２）本実施の形態による高周波電力増幅装置は、前述した（９）の構成において、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間に、スイッチ素子が接続されていることを特徴とする。
【０１６３】
（１３）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、第２のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第２のトランスフォーマは第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力が各々接続された第（ｍ＋１）、…、第（ｍ＋ｎ）の１次コイルと、それらが磁気的に結合した第２の２次コイルを有し、第１と第２のトランスフォーマの２次コイルは並列に接続されており、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図７の構成を２個設け、その２個の２次コイルを並列に接続したような構成に該当する。
【０１６４】
（１４）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、第２のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第２のトランスフォーマは第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力が各々接続された第（ｍ＋１）、…、第（ｍ＋ｎ）の１次コイルと、それらが磁気的に結合した第２の２次コイルを有し、第１と第２のトランスフォーマの２次コイルは直列に接続されており、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図７の構成を２個設け、その２個の２次コイルを直列に接続したような構成に該当する。
【０１６５】
（１５）本実施の形態による高周波電力増幅装置は、前述した（１４）の構成において、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする。
【０１６６】
（１６）本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその１次コイルに接続されたトランスフォーマを備え、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。
【０１６７】
（１７）本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその１次コイルに接続されたトランスフォーマを備え、少なくとも１つ以上の差動増幅器の差動出力間に容量とスイッチ素子が直列に接続されていることを特徴とする。
【０１６８】
（１８）本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその１次コイルに接続されたトランスフォーマを備え、少なくとも１つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする。
【０１６９】
（１９）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、スイッチ素子がＦＥＴよりなり、差動増幅器の差動出力とそのＦＥＴのソースおよびドレインの間にそれぞれ容量が接続され、ＦＥＴと差動出力との間のＤＣ接続が遮断されていることを特徴とする（図３２）。
【０１７０】
（２０）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、スイッチ素子がＦＥＴよりなり、トランスフォーマの１次コイルに供給される電源電圧が可変であり、差動増幅器の差動出力間に接続されたスイッチをオフさせる場合にはその電源電圧が高く制御され、差動増幅器の差動出力間に接続されたスイッチをオンさせる場合にはその電源電圧が低く制御されることを特徴とする（図３１）。
【０１７１】
（２１）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、各差動増幅器がそれぞれ電力レベルの異なる信号を出力することを特徴とする。
【０１７２】
（２２）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、各差動増幅器がそれぞれ周波数の異なる信号を出力することを特徴とする。
【０１７３】
（２３）本実施の形態による高周波電力増幅装置は、前述した（１）〜（２２）の構成において、複数の差動増幅器のうち１つのみが動作状態、他が非動作状態とされ、その動作状態の差動増幅器の差動出力間に接続されたスイッチはオフに制御され、非動作状態の差動増幅器のトランジスタはオフに制御され、非動作状態の差動増幅器の差動出力間に接続されたスイッチはオンに制御されることを特徴とする。
【符号の説明】
【０１７４】
ＡＤ 差動増幅器
ＡＮＴ アンテナ
ＡＮＴＳＷ アンテナスイッチ
ＢＬ 入力バラン
Ｃ 容量
ＣＤ インピーダンス調整用容量
ＣＰ 寄生容量（オフ容量）
ＤＰＸ デュプレクサ
ＦＴ バンドパスフィルタ
Ｇ ゲート入力配線
ＩＳ アイソレータ
Ｌ インダクタ
ＬＤ コイル
ＬＮＡ 低雑音増幅器
ＭＢＫ インピーダンス補正ブロック
ＭＮ ＮＭＯＳトランジスタ
Ｎ ノード
Ｒ 負荷
Ｓ スイッチ
ＳＣ 共通ソース配線
ＴＰ センタータップ
ＴＲ トランスフォーマ
ＶＤＤ 電源電圧
ＶＧ バイアス電圧
ＶＳ ソース電圧
ＶＳＳ 接地電源電圧
【技術分野】
【０００１】
本発明は、高周波電力増幅装置に関し、特に、携帯電話機の送信部で用いられる高周波電力増幅装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、高出力モード用、中出力モード用、および低出力モード用の各増幅器と、各増幅器の出力を結合するトランスフォーマとを備えた構成が示されている。例えば、高出力モードで動作する際には、中出力モード用および低出力モード用の各増幅器は高インピーダンス状態または低インピーダンス状態に制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７７２８６６１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、携帯電話機を代表とする無線通信機器は、小型化、低コスト化が加速している。アンテナに向けて所定の送信電力を出力する高周波電力増幅装置では、小型化、低コスト化のため、部品数の低減が求められる。例えば、特許文献１に示されるようなトランスフォーマを出力整合回路とする高周波電力増幅装置を用いると、出力整合回路と電力増幅器を同一半導体チップ内に形成できる場合があり、部品数の低減の観点から有益となる。
【０００５】
図１は、本発明の前提として検討した高周波電力増幅装置において、その構成の一例を示す回路図である。図１に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ１１，ＡＤ１２，ＡＤ１３と、３個のトランスフォーマＴＲ１１，ＴＲ１２，ＴＲ１３を備えている。ＡＤ１１，ＡＤ１２，ＡＤ１３の出力は、それぞれＴＲ１１，ＴＲ１２，ＴＲ１３の１次コイルＬＤ１１／ＬＤ１２，ＬＤ１３／ＬＤ１４，ＬＤ１５／ＬＤ１６に接続され、ＴＲ１１，ＴＲ１２，ＴＲ１３の２次コイルＬＤ２１，ＬＤ２２，ＬＤ２３は順に直列に接続されている。
【０００６】
ＡＤ１１，ＡＤ１２，ＡＤ１３は、それぞれ異なるパワーモード（例えば、高パワーモード、中パワーモード、低パワーモード）に対応している。ここで、特定のパワーモード（例えば高パワーモード）が選択された場合、それに対応する差動増幅器（例えばＡＤ１１）が動作状態とされ、それ以外の差動増幅器（ＡＤ１２，ＡＤ１３）を非動作状態とされる。非動作状態では、差動増幅器は、高インピーダンス状態、もしくは低インピーダンス状態のいずれかに制御される。具体的には、高インピーダンス状態時には差動増幅器を構成するトランジスタをオフ状態とし、低インピーダンス状態時には差動増幅器のトランジスタをオン状態とする。しかしながら、このような方式を用いると、以下のような問題が生じる恐れがあることが本発明者等の検討によって見出された。
【０００７】
図２は、図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い高インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図２では、例えば図１の差動増幅器ＡＤ１１が高インピーダンス状態に制御されるものとし、ＡＤ１１は、例えばＭＯＳＦＥＴの差動対等で構成されるものとする。高インピーダンス状態ではＡＤ１１の差動対（ＭＯＳＦＥＴ）はオフに制御されるが、実際には、それらのソース・ドレイン間に寄生容量ＣＰ１１，ＣＰ１２が残留している。また、インピーダンス調整用としてＡＤ１１の出力に容量ＣＤ１１が接続されている。
【０００８】
これらの容量によってトランスフォーマＴＲ１１の１次コイルＬＤ１１／ＬＤ１２の両端が高周波的に接続され、閉回路を構成する。そのため、ＴＲ１１の２次コイルから１次コイル側を見たインピーダンスは、完全な開放状態とはならず、中途半端な値となる。その結果、その中途半端なインピーダンスが、動作状態にある差動増幅器と負荷（図１のＲ１）との間のインピーダンス整合をずらせてしまうことにより、電力増幅器の出力電力の伝達効率が低下する恐れがある。また、それを防止するために、電力増幅器の回路構成が複雑化する恐れがある。特に、高パワーモード用の差動増幅器を非動作状態とする場合に、当該差動増幅器のトランジスタサイズが大きく寄生容量が大きいことや、インピーダンス調整用の容量の値も大きいことから、これらの問題がより顕著になり得る。
【０００９】
図３は、図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い低インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図３では、図２と同様、例えば図１の差動増幅器ＡＤ１１が低インピーダンス状態に制御されるものとし、ＡＤ１１は、例えばＭＯＳＦＥＴの差動対等で構成されるものとする。低インピーダンス状態ではＡＤ１１のＭＯＳＦＥＴがオンに制御されることにより、トランスフォーマＴＲ１１の１次コイルＬＤ１１／ＬＤ１２の中間に接続された電源電圧ＶＤＤが接地電源電圧ＶＳＳに接続される。その結果、それらの間に電流が貫通し消費電力が増大する恐れがある。また、それを防止するため、例えば非動作状態とするトランスフォーマ内のＶＤＤを０Ｖに制御することが考えられるが、この場合、ＶＤＤを制御するための回路が必要となり、回路面積の増大や制御の複雑化を招く恐れがある。
【００１０】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、出力電力を高効率で伝達可能な高周波電力増幅装置を提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１２】
本実施の形態による高周波電力増幅装置は、第１の１次コイルと、第１の２次コイルと、第１差動増幅器と、第１リアクタンス素子および第１スイッチとを備える。第１の１次コイル（ＬＤ１／ＬＤ２）は、第１Ａノード（Ｎ１）と第１Ｂノード（Ｎ２）の間に結合される。第１の２次コイル（ＬＤ３）は第１の１次コイルと磁気結合する。第１差動増幅器（ＡＤ１）は、第１Ａノードと第１Ｂノードを差動出力ノードとし、差動対のトランジスタ（ＭＮ１／ＭＮ２）を含む。第１リアクタンス素子（Ｌ１，Ｌ２等）および第１スイッチ（Ｓ１等）は、第１Ａノードと第１Ｂノードの間に直列に結合される。ここで、第１スイッチは、第１差動増幅器が非動作状態に制御される際にはオンに制御され、第１差動増幅器が動作状態に制御される際にはオフに制御される。
【００１３】
このような構成を用いると、第１差動増幅器が非動作状態の際に、差動対のトランジスタのオフ容量が別の動作状態の差動増幅器に与える影響を低減でき、その結果、当該動作状態の差動増幅器では出力電力を高効率で負荷に伝達することが可能となる。この際に、第１差動増幅器の差動対のトランジスタは等価的にオフ容量で表されるものとして、第１リアクタンス素子は、例えば第１の１次コイルの両端から当該オフ容量で表される第１差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定される。あるいは、第１リアクタンス素子は、例えば第１の２次コイルの両端から当該２次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定される。
【００１４】
また、本実施の形態による高周波電力増幅装置は、第１の１次コイルと、第１の２次コイルと、第１差動増幅器と、第１スイッチとを備える。第１の１次コイル（ＬＤ１／ＬＤ２）は、第１Ａノード（Ｎ１）と第１Ｂノード（Ｎ２）の間に結合され、中点に電源電圧（ＶＤＤ）が供給される。第１の２次コイル（ＬＤ３）は、第１の１次コイルと磁気結合する。第１差動増幅器（ＡＤ１）は、第１Ａノードと第１Ｂノードを差動出力ノードとし、差動対のトランジスタを含む。第１スイッチ（Ｓ３）は、第１Ａノードと第１Ｂノードの間に結合される。ここで、第１スイッチは、第１差動増幅器が非動作状態に制御される際にはオンに制御され、第１差動増幅器が動作状態に制御される際にはオフに制御される。また、第１差動増幅器の差動対のトランジスタは、第１差動増幅器が非動作状態に制御される際にはオフに制御される。
【００１５】
このような構成を用いると、第１差動増幅器が非動作状態の際に、差動対のトランジスタがオフであるため貫通電流が流れずに、第１の２次コイルを等価的にほぼ短絡状態とすることが可能になる。この際にも、差動対のトランジスタのオフ容量が別の動作状態の差動増幅器に与える影響を低減でき、その結果、当該動作状態の差動増幅器では出力電力を高効率で負荷に伝達することが可能となる。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、出力電力を高効率で伝達可能な高周波電力増幅装置を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の前提として検討した高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２】図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い高インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。
【図３】図１の高周波電力増幅装置において、その差動増幅器を非動作に伴い低インピーダンス状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。
【図４】本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。
【図５】本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の他の一例を示す回路図である。
【図６】本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の更に他の一例を示す回路図である。
【図７】本発明の実施の形態２による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図８】（ａ）は、図７の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図９】（ａ）は、図７の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１０】（ａ）は、図７を変形した構成例を示す回路図であり、（ｂ）は、（ａ）を低出力モードで動作させた場合の状態を示す回路図である。
【図１１】図７の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。
【図１２】本発明の実施の形態３による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図１３】（ａ）は、図１２の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１４】図１２を変形した構成例を示す回路図である。
【図１５】本発明の実施の形態４による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図１６】（ａ）は、図１５の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１７】（ａ）は、図１５の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図１８】本発明の実施の形態５による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図１９】（ａ）は、図１８の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図２０】（ａ）は、図１８の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、（ｂ）は、（ａ）の実質的な等価回路を示す回路図である。
【図２１】図１８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。
【図２２】本発明の実施の形態６による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２３】本発明の実施の形態７による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２４】本発明の実施の形態８による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２５】本発明の実施の形態９による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２６】本発明の実施の形態１０による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２７】本発明の実施の形態１１による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２８】本発明の実施の形態１２による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図２９】図２８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。
【図３０】本発明の実施の形態１３による高周波電力増幅装置において、その構成の一例を示す回路図である。
【図３１】本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの構成例を示す回路図である。
【図３２】本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの他の構成例を示す回路図である。
【図３３】本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの構成例を示すブロック図である。
【図３４】本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの他の構成例を示すブロック図である。
【図３５】本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの更に他の構成例を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
《高周波電力増幅装置の主要部の基本構成（タイプ１）》
図４は、本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の一例を示す回路図である。図４には、差動増幅器ＡＤ１と、トランスフォーマＴＲ１と、インピーダンス調整用の容量ＣＤ１に加えて、インピーダンス補正ブロックＭＢＫ１が備わっている。ＡＤ１は、例えばＭＯＳＦＥＴの差動対（図示せず）で構成され、ここでは非動作状態に伴い当該ＭＯＳＦＥＴがオフに制御される。この場合、ＡＤ１は、等価的に差動対となる各ＭＯＳＦＥＴのソース・ドレイン間寄生容量ＣＰ１，ＣＰ２で表される。ＣＰ１，ＣＰ２の一端（ＭＯＳＦＥＴのソース側）は、接地電源電圧ＶＳＳに共通接続される。なお、非動作状態とは、対応する差動増幅器が電力増幅を行わない状態を意味し、逆に動作状態とは、対応する差動増幅器が電力増幅を行う状態を意味する。
【００２３】
トランスフォーマＴＲ１は、一端が電源電圧ＶＤＤに共通接続された１次コイルＬＤ１，ＬＤ２と、２次コイルＬＤ３を備えている。ＬＤ１の他端となるノードＮ１は、ＣＰ１の他端（ＭＯＳＦＥＴのドレイン側）に接続され、ＬＤ２の他端となるノードＮ２は、ＣＰ２の他端（ＭＯＳＦＥＴのドレイン側）に接続される。インピーダンス調整用の容量ＣＤ１は、Ｎ１とＮ２の間に接続される。当該ＣＤ１は、主に、実際上ＴＲ１に含まれ得るリアクタンス成分を打ち消すために設けられる。
【００２４】
インピーダンス補正ブロックＭＢＫ１は、ノードＮ１とノードＮ２の間でＮ１から順に直列接続されたインダクタ（リアクタンス素子）Ｌ１、スイッチＳ１、インダクタ（リアクタンス素子）Ｌ２を備えている。このＭＢＫ１が、前述した図２の構成とは異なる部分となっている。差動増幅器ＡＤ１を非動作状態にする場合には、Ｓ１がオンに制御される。Ｌ１とＬ２は同じインダクタンス値を有する。ここで、Ｓ１がオンの際のＬ１，Ｌ２の直列結合のアドミッタンス値は、寄生容量ＣＰ１，ＣＰ２および容量ＣＤ１から構成される容量ネットワークのアドミッタンスを打ち消すように調整されている。すなわち、所定の周波数において、１次コイルＬＤ１／ＬＤ２の両端からＡＤ１側を見た場合に並列共振回路（高インピーダンス状態）に見えるようにＬ１，Ｌ２の値が調整される。
【００２５】
次に、アドミッタンスの打ち消しが可能な理由を説明する。スイッチＳ１がオンした場合、インダクタＬ１とＬ２は同値であるので、それらの間のノードは差動信号に対して仮想グラウンドとなる。また、容量ＣＤ１を、等価的にＣＤ１の２倍の容量値を持つ容量が２個直列に接続されている構成とみなすと、それらの間のノードが差動信号に対して仮想グラウンドになっていると見なせる。差動増幅器ＡＤ１の寄生容量（オフ容量）ＣＰ１，ＣＰ２は、その間の共通ノードが実際のグラウンドに接続されている。すなわち、Ｌ１，Ｌ２の片方、ＣＤ１を構成する２個の直列容量の片方、およびＡＤ１のオフ容量ＣＰ１，ＣＰ２の片方は、ＡＤ１の差動出力ノード（Ｎ１，Ｎ２）の片方とグラウンドの間に並列に接続されていることになる。従って、Ｌ１のアドミッタンス値を、ＣＤ１（２個の直列容量）の片方とＣＰ１，ＣＰ２の片方の和のアドミッタンス値と同じにすることにより、それらを打ち消すことが可能となる。
【００２６】
その結果、差動信号に対して、トランスフォーマＴＲ１の１次コイルＬＤ１／ＬＤ２との間に形成される閉回路を開放状態とすることが可能となる。それによって、トランスフォーマの１次コイルとそれに接続される素子は電気的に不活性となり、図４に示すように、実質的にＴＲ１の２次コイルＬＤ３のみが残ることとなる。一方、差動増幅器ＡＤ１を動作状態にする場合には、スイッチＳ１がオフに制御される。この場合、インダクタＬ１，Ｌ２の効果は消滅し、ＡＤ１は、Ｌ１，Ｌ２が付加されていない状態とほぼ同様に動作することが可能である。
【００２７】
また、インピーダンス補正ブロックＭＢＫ１は、図４に示すような別のインピーダンス補正ブロックＭＢＫ１ａに置き換えることも有益である。ＭＢＫ１ａは、ノードＮ１とノードＮ２の間でＮ１から順に直列接続されたインダクタＬ３、スイッチＳ１ａ、インダクタＬ４と、ノードＮ１とノードＮ２の間で直列接続されたスイッチＳ１ｂおよび容量（リアクタンス素子）Ｃ１を備えている。差動増幅器ＡＤ１を非動作状態にする場合、Ｓ１ａ，Ｓ１ｂは共にオンに制御され、ＡＤ１を動作状態にする場合、Ｓ１ａ，Ｓ１ｂは共にオフに制御される。このように、非動作状態の際に、Ｌ３，Ｌ４に対してＣ１が並列接続されるような構成を用いることで、Ｌ３，Ｌ４の回路面積を小さくすることが可能になる。すなわち、Ｌ３，Ｌ４の直列結合とＣ１のアドミッタンスは逆符号となる。その結果、ＭＢＫ１におけるＬ１，Ｌ２のインダクタンス値と比較して、Ｌ３，Ｌ４のインダクタンス値を小さくできる。通常、容量に比べてインダクタンスの方が大きな回路面積が必要とされるため、ＭＢＫ１ａを用いることでＭＢＫ１を用いる場合と比べて回路面積を低減できる場合がある。
【００２８】
《高周波電力増幅装置の主要部の基本構成（タイプ２）》
図５は、本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の他の一例を示す回路図である。図５に示す構成例は、前述した図４の構成例と比較して、図４のインピーダンス補正ブロックＭＢＫ１が図５のインピーダンス補正ブロックＭＢＫ２に置き換わり、また、トランスフォーマＴＲ１の２次コイルＬＤ３の両端にインピーダンス調整用の容量ＣＤ２が接続された点が異なっている。当該ＣＤ２は、前述したＣＤ１と同様に、主に、実際上ＴＲ１に含まれ得るリアクタンス成分を打ち消すために設けられる。
【００２９】
インピーダンス補正ブロックＭＢＫ２は、ノードＮ１とノードＮ２の間でＮ１から順に直列接続されたインダクタ（リアクタンス素子）Ｌ５、スイッチＳ２、インダクタ（リアクタンス素子）Ｌ６を備えている。ＭＢＫ２は、前述した図４のＭＢＫ１とほぼ同様な回路構成となっており、図４の場合と同様に、差動増幅器ＡＤ１を非動作状態にする場合にＳ２がオンに制御され、ＡＤ１を動作状態にする場合にＳ２がオフに制御される。ＭＢＫ２とＭＢＫ１の違いは、Ｌ５，Ｌ６の値とＬ１，Ｌ２の値にある。Ｌ５とＬ６は同じインダクタンス値を有する。ここで、Ｓ２がオンの際のＬ５，Ｌ６の直列結合のアドミッタンス値は、寄生容量ＣＰ１，ＣＰ２、容量ＣＤ１、トランスフォーマＴＲ１および容量ＣＤ２から構成される受動素子ネットワークのアドミッタンスを打ち消すように調整されている。すなわち、所定の周波数において、２次コイルＬＤ３の両端から２次コイルＬＤ３側を見た回路が並列共振回路（高インピーダンス状態）に見えるようにＬ５，Ｌ６の値が調整される。
【００３０】
このように、図５のＭＢＫ２における図４のＭＢＫ１との相違は、アドミッタンスが打ち消される範囲が、トランスフォーマの２次コイルＬＤ３とそれに接続される容量ＣＤ２まで拡張されている点にある。アドミッタンスの打ち消しが可能な理由は前述した図４の場合と同様である。ＣＤ２も、容量ＣＤ１と同様に、等価的に２個の容量素子に分割され、その中間ノードを仮想グラウンドと見なすことができる。そのため、インダクタＬ５，Ｌ６の値を調整することにより、ＡＤ１のオフ容量ＣＰ１，ＣＰ２、ＣＤ１、ＴＲ１およびＣＤ２のアドミッタンスの和を打ち消すことができる。
【００３１】
また、インピーダンス補正ブロックＭＢＫ２は、図５に示すような別のインピーダンス補正ブロックＭＢＫ２ａ，ＭＢＫ２ｂ，ＭＢＫ２ｃのいずれかに置き換えることも可能である。ＭＢＫ２ａは、ノードＮ１とノードＮ２の間に直列接続されたスイッチＳ２および容量（リアクタンス素子）Ｃ２を備え、ＭＢＫ２ｂは、Ｎ１とＮ２の間でＮ１から順に直列接続された容量（リアクタンス素子）Ｃ２ａ、スイッチＳ２、容量（リアクタンス素子）Ｃ２ｂを備える。図５の方式の場合、図４の方式と異なり、ＭＢＫ２で打ち消し対象となるアドミッタンスの和がインダクタンス性となる場合がある。このような場合には、ＭＢＫ２ａ，ＭＢＫ２ｂに示すような容量を用いることでアドミッタンスの打ち消しが可能となる。
【００３２】
ここで、ＭＢＫ２ｂの場合には、ＡＤ１の動作状態に伴いＳ２がオフとなる際にノードＮ１，Ｎ２における寄生容量（Ｃ２ａ，Ｃ２ｂ）のバランスが保てるが、Ｓ２がオンになる際に、容量の直列接続であるためＣ２ａ，Ｃ２ｂに大きな容量値が必要とされる恐れがある。一方、ＭＢＫ２ａの場合には、ＭＢＫ２ｂの場合と比較して、Ｃ２の容量値を小さく設定することができる。ＭＢＫ２ｃは、Ｎ１とＮ２の間でＮ１から順に直列接続されたインダクタ（リアクタンス素子）Ｌ７、スイッチＳ２ａ、インダクタ（リアクタンス素子）Ｌ８と、Ｎ１とＮ２の間で直列接続されたスイッチＳ２ｂおよび容量（リアクタンス素子）Ｃ３を備えている。差動増幅器ＡＤ１を非動作状態にする場合、Ｓ２ａ，Ｓ２ｂは共にオンに制御され、ＡＤ１を動作状態にする場合、Ｓ２ａ，Ｓ２ｂは共にオフに制御される。このように、非動作状態の際に、Ｌ７，Ｌ８に対してＣ３が並列接続されるような構成を用いると、図４の場合と同様に、Ｌ７，Ｌ８の回路面積を小さくすることが可能になる。
【００３３】
図５のような構成例を用いると、アドミッタンスの打ち消しにより、差動信号に対して、トランスフォーマＴＲ１、ＴＲ１の１次コイルＬＤ１／ＬＤ２に接続される素子、およびＴＲ１の２次コイルＬＤ３に接続される容量ＣＤ２の全体を、電気的に不活性とすることが可能となる。すなわち、それらの回路部分は、図５に示すように、実質的に開放状態となり、外部の回路に対して何ら影響を及ぼさないようにすることができる。一方、差動増幅器ＡＤ１を動作状態とする場合は、スイッチＳ２がオフに制御される。この場合、ＭＢＫ２におけるインダクタＬ５，Ｌ６の効果は消滅し、ＡＤ１は、Ｌ５，Ｌ６が付加されていない状態とほぼ同様に動作することが可能である。
【００３４】
以上のように、図４の高周波電力増幅装置（タイプ１）又は図５の高周波電力増幅装置（タイプ２）を用いることで、図２で述べたような、非動作状態の差動増幅器が中途半端なインピーダンスを持つことにより動作状態の差動増幅器に悪影響を与えるという問題を解決することが可能になる。その結果、動作状態の差動増幅器は、出力電力を負荷に向けて高効率で伝達することが可能になる。
【００３５】
《高周波電力増幅装置の主要部の基本構成（タイプ３）》
図６は、本発明の実施の形態１による高周波電力増幅装置において、その差動増幅器を非動作状態に制御した際の当該差動増幅器およびそれに対応するトランスフォーマ周りの等価回路の更に他の一例を示す回路図である。図６に示す構成例は、前述した図４の構成例と比較して、図４のインピーダンス補正ブロックＭＢＫ１がノードＮ１とノードＮ２の間に接続されたスイッチＳ３に置き換わっている点が異なっている。図６では、図４の方式と異なり、差動増幅器ＡＤ１を非動作状態にする場合に、１次コイルＬＤ１／ＬＤ２の両端からＡＤ１側を見たインピーダンスが低インピーダンス状態となるような制御が行われる。
【００３６】
図６では、差動増幅器ＡＤ１を非動作状態にする場合に、スイッチＳ３がオンに制御される。この場合、ＡＤ１の差動出力（ノードＮ１とＮ２）の間が短絡されると共に、トランスフォーマＴＲ１の１次コイルＬＤ１／ＬＤ２の両端も短絡される。その結果、図６に示すように、ＴＲ１が理想的でその結合乗数Ｋ＝１の場合、その２次コイルＬＤ３も短絡となる。実際には、Ｋ＜１であるためにＬＤ３に小さいインダクタンス成分が残留する。一方、差動増幅器ＡＤ１を動作状態にする場合には、スイッチＳ３がオフに制御される。この場合、ＡＤ１は、Ｓ３が存在しない場合とほぼ同様な動作を行う。
【００３７】
以上のように、図６の高周波電力増幅装置（タイプ３）を用いると、前述した図３の場合と異なり差動増幅器ＡＤ１のトランジスタがオフの状態で低インピーダンス化への制御が行われるため、１次コイルＬＤ１／ＬＤ２の中間ノードとなる電源電圧ＶＤＤと接地電源電圧ＶＳＳとの間に直流的な接続を無くすことができる。その結果、図３の述べたような、ＶＤＤとＧＮＤとの間の貫通電流による消費電力の増大を防ぐことができる。また、その貫通電流を防ぐための電源電圧の制御が不要になる効果もある。さらに、非動作状態の差動増幅器に対応する２次コイルは、前述したように配線あるいは小さいインダクタンスとみなせる。このため、動作状態の差動増幅器では、出力インピーダンス整合が容易に実現でき、当該差動増幅器は、出力電力を負荷に向けて高効率で伝達することが可能になる。
【００３８】
以上に述べたように、非動作の差動増幅器を高インピーダンス状態に見せるタイプ１およびタイプ２と、非動作の差動増幅器を低インピーダンス状態に見せるタイプ３の構成は、トランスフォーマの１次コイルと２次コイルの構成ならびに１次コイルと２次コイルの組合せ方法に応じて適宜使い分けられる。例えば、複数の１次コイルが単一の２次コイルに磁気的に結合しているようなトランスフォーマを用いる場合には、タイプ１の構成が適している。また、２次コイルが互いに並列に接続されているようなトランスフォーマを用いる場合には、タイプ２の構成が適している。さらに、複数の２次コイルが直列に接続されるようなトランスフォーマを用いる場合には、タイプ３の構成が適しており、場合によってはタイプ１の構成を用いることも可能である。これらの詳細に関しては、以降の各実施の形態で適宜説明を行う。
【００３９】
（実施の形態２）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［１］）》
図７は、本発明の実施の形態２による高周波電力増幅装置において、その構成の一例を示す回路図である。図７に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ１０１，ＡＤ１０２と、２本の１次コイルと１本の２次コイルを持つトランスフォーマＴＲ１０１を備えている。ＴＲ１０１の２本の１次コイルの一方は、２個のコイルＬＤ１１１，ＬＤ１１２で構成され、２本の１次コイルの他方も、２個コイルＬＤ１１３，ＬＤ１１４で構成される。ＬＤ１１１はセンタータップを介してＬＤ１１２に直列接続され、ＬＤ１１３はセンタータップを介してＬＤ１１４に直列接続される。当該センタータップには電源電圧ＶＤＤが供給される。
【００４０】
このＴＲ１０１の２本の１次コイルは、ＴＲ１０１の共通の２次コイルＬＤ１２１に磁気的に結合している。差動増幅器ＡＤ１０１を構成するトランジスタの方がＡＤ１０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。ＡＤ１０１の差動出力は、１次コイルＬＤ１１１／ＬＤ１１２に接続され、ＡＤ１０２の差動出力は、１次コイルＬＤ１１３／ＬＤ１１４に接続されている。１次コイルＬＤ１１１／ＬＤ１１２と２次コイルＬＤ１２１の巻き数比Ｌ／Ｎは、ＡＤ１０１とＡＤ１０２の出力インピーダンスの違いを反映してＬＤ１１３／ＬＤ１１４とＬＤ１２１の巻き数比Ｍ／Ｎよりも小さくなっている。
【００４１】
ＡＤ１０１の差動出力間には容量ＣＤ１０１が接続され、ＡＤ１０２の差動出力間には容量ＣＤ１０２が接続される。ＡＤ１０１の差動出力間には、さらにインダクタＬ１０１、スイッチＳ１０１、インダクタＬ１０２が直列に接続される。Ｌ１０１とＬ１０２は同じインダクタ値を有している。２次コイルＬＤ１２１の一方の端子はＶＳＳに接続され、他方の端子は、負荷Ｒ１に接続される。ＬＤ１２１の両方の端子間に容量ＣＤ１０３が接続される。高出力モードではＡＤ１０１が動作状態、ＡＤ１０２が非動作状態となり、低出力モードでは、ＡＤ１０２が動作状態、ＡＤ１０１が非動作状態となる。ＡＤ１０１，ＡＤ１０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタ等であってもよい。また、ＡＤ１０１，ＡＤ１０２の各内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００４２】
図８（ａ）は、図７の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図８（ｂ）は、図８（ａ）の実質的な等価回路を示す回路図である。図９（ａ）は、図７の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図９（ｂ）は、図９（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ１０１，ＡＤ１０２のそれぞれを、ＭＯＳＦＥＴの差動対によって構成した場合を例とする。ＡＤ１０１を構成するＭＯＳＦＥＴの差動対（図９のＮＭＯＳトランジスタＭＮ１１，ＭＮ１２）の方がＡＤ１０２を構成するＭＯＳＦＥＴの差動対（図８のＮＭＯＳトランジスタＭＮ２１，ＭＮ２２）よりもゲート幅が大きくなっている。
【００４３】
図８（ａ）に示すように、低出力モードではＡＤ１０１のＭＯＳＦＥＴの差動対はオフ状態とされ、当該差動対は、差動出力端子（各ＭＯＳＦＥＴのドレインノード）と接地電源電圧ＶＳＳの間にそれらのオフ容量ＣＰ１０１，ＣＰ１０２が残された等価回路となる。スイッチＳ１０１はオンに制御され、差動出力間にインダクタＬ１０１，Ｌ１０２が直列に接続された構成となる。Ｌ１０１，Ｌ１０２のインダクタ値は、図４で説明したように、それらと並列に接続されている、ＣＰ１０１，ＣＰ１０２の直列接続容量とインピーダンス調整用の容量ＣＤ１０１のアドミッタンスの和を打ち消す値に設定される。すなわち、ＡＤ１０１周りの構成は、図４に示したタイプ１の構成となっており、図８（ａ）に示すようにＡＤ１０１を含む破線部分が高インピーダンス状態となる。
【００４４】
これにより、図８（ｂ）に示すように、差動増幅器ＡＤ１０１とそれが接続されたトランスフォーマＴＲ１０１における一方の１次コイルＬＤ１１１／ＬＤ１１２の部分が消滅し、実質的に２次コイルＬＤ１２１のみが残ることになる。差動増幅器ＡＤ１０２は動作状態にあり、その出力電力は、ＴＲ１０１における他方の１次コイルＬＤ１１３／ＬＤ１１４を介して２次コイルＬＤ１２１と磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ１０２の動作に対して、差動増幅器ＡＤ１０１のオフ容量（ＣＰ１０１，ＣＰ１０２）やＣＤ１０１は大きな影響を及ぼさないことになる。
【００４５】
一方、高出力モードでは、図９（ａ）に示すように、ＡＤ１０２のＭＯＳＦＥＴの差動対がオフに制御され、当該差動対は、差動出力端子とＶＳＳの間にそれらのオフ容量ＣＰ１０３，ＣＰ１０４が残された等価回路となる。ここで、ＡＤ１０２は、低出力モード用の差動増幅器であるため、そのオフ容量ＣＰ１０３，ＣＰ１０４およびインピーダンス調整用の容量ＣＤ１０２は、高出力モード用であるＡＤ１０１のオフ容量（図８のＣＰ１０１，ＣＰ１０２）およびＣＤ１０１と比較して小さい。その結果、図９（ａ）に示すように、ＡＤ１０２を含む破線部分は高インピーダンス状態となる。
【００４６】
ＡＤ１０２周りが高インピーダンス状態となると、等価的には、図９（ｂ）に示すように、トランスフォーマＴＲ１０１におけるＡＤ１０２に接続される側の１次コイルＬＤ１１３／ＬＤ１１４の部分が消滅し、実質的に２次コイルＬＤ１２１のみが残る。差動増幅器ＡＤ１０１は動作状態にあり、その出力電力は、ＴＲ１０１におけるＡＤ１０１に接続される側の１次コイルＬＤ１１１／ＬＤ１１２を介して２次コイルＬＤ１２１と磁気的に結合し、負荷Ｒ１に供給される。このように、ＡＤ１０１の動作に対して、ＡＤ１０２のオフ容量（ＣＰ１０３，ＣＰ１０４）やＣＤ１０２は大きな影響を及ぼさないことになる。
【００４７】
なお、ここでは、ＡＤ１０２のトランジスタサイズが小さいことを利用して、ＡＤ１０２側には図４に示したようなインピーダンス補正ブロックＭＢＫ１を設けない構成とした。小さいトランジスタサイズに伴いオフ容量等が小さい場合、それを打ち消すためには、その分だけ値が大きいインダクタが必要とされるため、回路面積を低減する上で、このように一部でインピーダンス補正ブロックを省略することが有益となる。ただし、勿論、インピーダンス補正ブロックを設ける構成とすることも可能である。
【００４８】
以上の説明から明らかなように、本実施の形態２によると、高出力モード、低出力モードの両方において、図１〜図３で述べた前提技術と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、各パワーモードでの電力増幅器の効率、利得をより高くすることができる。
【００４９】
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［１Ａ］）》
図１０（ａ）は、図７を変形した構成例を示す回路図であり、図１０（ｂ）は、図１０（ａ）を低出力モードで動作させた場合の状態を示す回路図である。図１０（ａ）に示す高周波電力増幅装置は、図７の構成例と比較して、差動増幅器ＡＤ１０１の差動出力間に、更にスイッチＳ１０２と容量Ｃ１０１が直列接続された点が異なっている。スイッチＳ１０２は、スイッチＳ１０１と同様にしてオン・オフが制御される。このような構成例を用いることで、図４のインピーダンス補正ブロックＭＢＫ１ａで述べたように、インダクタＬ１０１，Ｌ１０２の回路面積を低減することが可能になる。
【００５０】
ここで、差動増幅器ＡＤ１０１，ＡＤ１０２のそれぞれを、ＭＯＳＦＥＴの差動対によって構成した場合を例とすると、低出力モードでは、図１０（ｂ）に示すように、ＡＤ１０１のＭＯＳＦＥＴの差動対はオフ状態とされ、当該差動対は、差動出力端子とＶＳＳの間にそれらのオフ容量ＣＰ１０１，ＣＰ１０２が残された等価回路となる。スイッチＳ１０１，Ｓ１０２は共にオンに制御され、差動出力間には、インダクタＬ１０１，Ｌ１０２が直列結合されると共に、容量Ｃ１０１と容量ＣＤ１０１がそれぞれ並列に接続される。Ｌ１０１，Ｌ１０２のインダクタンス値、およびＣ１０１の容量値は、それらのアドミッタンスの和によって、それらと並列に接続されているＣＰ１０１，ＣＰ１０２およびＣＤ１０１のアドミッタンスの和を打ち消す値に設定される。その結果、図１０（ｂ）に示すように、ＡＤ１０１を含む破線部分が高インピーダンス状態となる。
【００５１】
《複数パワーモード型高周波電力増幅装置のレイアウト構成（タイプ１［１］）》
図１１は、図７の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図７に含まれている場合はそれらと同じである。それ以外において、ＴＰ１０１は、トランスフォーマＴＲ１０１の１次コイルＬＤ１１１／ＬＤ１１２のセンタータップであり、ＴＰ１０２は、ＴＲ１０１の１次コイルＬＤ１１３／ＬＤ１１４のセンタータップである。当該センタータップにはＶＤＤが供給される。ＳＣ１０１は、差動増幅器ＡＤ１０１，ＡＤ１０２を構成するＭＯＳＦＥＴの差動対の共通ソース配線であり、当該共通ソース配線にはＶＳＳが供給される。Ｇ１０１，Ｇ１０２は、ＡＤ１０１におけるＭＯＳＦＥＴの差動対（図９のＭＮ１１，ＭＮ１２）のゲート入力配線（差動入力配線）であり、Ｇ１０３，Ｇ１０４は、ＡＤ１０２におけるＭＯＳＦＥＴの差動対（図８のＭＮ２１，ＭＮ２２）のゲート入力配線（差動入力配線）である。
【００５２】
このような構成において、容量ＣＤ１０１，ＣＤ１０２，ＣＤ１０３のそれぞれは、例えば、ＭＩＭ（Metal-Insulator-Metal）構造で実現される。トランスフォーマＴＲ１０１は、ＬＤ１１１／ＬＤ１１２よりなる一方の１次コイルと、ＬＤ１１３／ＬＤ１１４よりなる他方の１次コイルと、２次コイルＬＤ１２１を備える。２本の１次コイルは、並列に共通の２次コイルＬＤ１２１と近接して配置され、ＬＤ１２１と磁気的に結合している。ここでは、ＬＤ１１１／ＬＤ１１２よりなる１次コイルは１巻きであり、ＬＤ１１３／ＬＤ１１４よりなる１次コイルは２巻きである。ＡＤ１０１の差動出力間にはインダクタＬ１０１、スイッチＳ１０１およびインダクタＬ１０２が直列に結合されている。また、当該差動出力間には、容量ＣＤ１０１が接続され、更にＬＤ１１１／ＬＤ１１２よりなる１次コイルが接続されている。
【００５３】
ＡＤ１０２の差動出力間には、容量ＣＤ１０２が接続され、更にＬＤ１１３／ＬＤ１１４よりなる１次コイルが接続されている。ＴＲ１０１の２次コイルＬＤ１２１はここでは２巻きであり、その一端はＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤ１２１の両端間には容量ＣＤ１０３が接続されている。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。このように、図７の高周波電力増幅装置は、図１１から判るように、１個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。
【００５４】
（実施の形態３）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ２［１］）》
図１２は、本発明の実施の形態３による高周波電力増幅装置において、その構成の一例を示す回路図である。図１２に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ２０１，ＡＤ２０２と、２個のトランスフォーマＴＲ２０１，ＴＲ２０２を備えている。ＴＲ２０１の１次コイルは、２本のコイルＬＤ２１１，ＬＤ２１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ２０２の１次コイルは、２本のコイルＬＤ２１３，ＬＤ２１４がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧ＶＤＤが供給される。
【００５５】
ＡＤ２０１の差動出力は、トランスフォーマＴＲ２０１の１次コイルＬＤ２１１／ＬＤ２１２に接続され、さらに磁気的にＴＲ２０１の２次コイルＬＤ２２１に結合している。ＡＤ２０２の差動出力は、トランスフォーマＴＲ２０２の１次コイルＬＤ２１３／ＬＤ２１４に接続され、さらに磁気的にＴＲ２０２の２次コイルＬＤ２２２に結合している。２次コイルＬＤ２２１とＬＤ２２２は、負荷Ｒ１の一端と接地電源電圧ＶＳＳの間に並列に接続される。また、ＬＤ２２１，ＬＤ２２２の両端の間には、それぞれ、インピーダンス調整用の容量ＣＤ２０３，ＣＤ２０４が接続されている。ＡＤ２０１を構成するトランジスタの方がＡＤ２０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。
【００５６】
トランスフォーマの１次コイルと２次コイルの巻き数比は、ＡＤ２０１とＡＤ２０２の出力インピーダンスの違いを反映して、ＴＲ２０１における巻き数比（Ｌ／Ｎ）の方がＴＲ２０２における巻き数比（Ｍ／Ｎ）よりも小さくなっている。ＡＤ２０１の差動出力間には、容量ＣＤ２０１が接続され、さらにそれに並列に、インダクタＬ２０１、スイッチＳ２０１、インダクタＬ２０２が直列に接続されている。ＡＤ２０２の差動出力間には容量ＣＤ２０２が接続され、さらにそれに並列に、インダクタＬ２０３、スイッチＳ２０２、インダクタＬ２０４が直列に接続されている。Ｌ２０１とＬ２０２は同じインダクタ値を持ち、Ｌ２０３とＬ２０４も同じインダクタ値を持っている。
【００５７】
このような構成において、高出力モードではＡＤ２０１が動作状態となり、ＡＤ２０２が非動作状態となる。一方、低出力モードでは、ＡＤ２０２が動作状態となり、ＡＤ２０１が非動作状態となる。なお、差動増幅器ＡＤ２０１，ＡＤ２０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００５８】
図１３（ａ）は、図１２の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図１３（ｂ）は、図１３（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ２０１，ＡＤ２０２のそれぞれが、ＭＯＳＦＥＴの差動対によって構成される場合を例とする。この場合、ＡＤ２０１を構成するＭＯＳＦＥＴの方がＡＤ２０２を構成するＭＯＳＦＥＴよりもゲート幅が大きくなる。高出力モードでは、図１３（ａ）に示すように、ＡＤ２０２のＭＯＳＦＥＴの差動対はオフ状態とされ、当該差動対は、差動出力端子とＶＳＳの間にそれらのオフ容量ＣＰ２０３，ＣＰ２０４が残された等価回路となる。スイッチＳ２０１はオフに制御される。一方、スイッチＳ２０２はオンに制御され、ＡＤ２０２の差動出力間にインダクタＬ２０３，Ｌ２０４が直列に接続された構成となる。
【００５９】
Ｌ２０３，Ｌ２０４のインダクタ値は、図５で説明したように、それらと並列に接続される、ＣＰ２０３，ＣＰ２０４とＣＤ２０２，ＣＤ２０４とトランスフォーマＴＲ２０２のアドミッタンスの和を打ち消す値に設定される。すなわち、ＡＤ２０２周りの構成は、図５のタイプ２の構成となっている。これによって、図１３（ａ）に示すように、ＡＤ２０２とＴＲ２０２を含む破線部分が高インピーダンス状態となる。この場合、等価的には、図１３（ｂ）に示すように、差動増幅器ＡＤ２０２とトランスフォーマＴＲ２０２が消滅することになる。差動増幅器ＡＤ２０１は動作状態にあり、その出力電力はトランスフォーマＴＲ２０１を介して負荷Ｒ１に供給される。このように、ＡＤ２０１の動作に対して、ＡＤ２０２のオフ容量やＴＲ２０２のインダクタンスは大きな影響を及ぼさないことになる。
【００６０】
なお、図１２の高周波電力増幅装置を低出力モードで動作させる場合は、図示は省略するが、図１３（ａ）の場合と逆の動作になる。すなわち、ＡＤ２０１のＭＯＳＦＥＴの差動対がオフに制御され、スイッチＳ２０１がオンに、スイッチＳ２０２をオフにそれぞれ制御される。この際に、Ｌ２０１，Ｌ２０２のインダクタ値は、図５で説明したように、それらと並列に接続されている、ＡＤ２０１のオフ容量、インピーダンス調整用の容量ＣＤ２０１，ＣＤ２０３、およびトランスフォーマＴＲ２０１のアドミッタンスの和を打ち消す値に設定される。
【００６１】
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ２［１Ａ］）》
図１４は、図１２を変形した構成例を示す回路図である。図５で述べたように、図１２の構成例では、例えばＡＤ２０２のオフ容量、容量ＣＤ２０２、およびトランスフォーマＴＲ２０２のインダクタンスとの兼ね合いから、それらのアドミッタンスの和がインダクタンス性となる場合がある。このような場合には、ＡＤ２０２とＴＲ２０２の部分を高インピーダンス化するために、スイッチとインダクタの直列接続の代わりに、図１４に示すようにスイッチと容量の直列接続を用いればよい。図１４では、ＡＤ２０１の差動出力間にスイッチＳ２０１と容量Ｃ２０１が直列に結合され、ＡＤ２０２の差動出力間にスイッチＳ２０２と容量Ｃ２０２が直列に結合される。Ｃ２０１，Ｃ２０２の容量値は、オフ状態となったＭＯＳＦＥＴのオフ容量、インピーダンス調整用の容量（ＣＤ２０１もしくはＣＤ２０２）、およびトランスフォーマ（ＴＲ２０１もしくはＴＲ２０２）のアドミッタンスの和を打ち消す値に設定される。その結果、オフ状態の差動増幅器とそれが接続されたトランスフォーマの部分を高インピーダンス化することが可能になる。
【００６２】
以上の説明から明らかなように、本実施の形態３によると、高出力モード、低出力モードの両方において、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【００６３】
（実施の形態４）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［２］）》
図１５は、本発明の実施の形態４による高周波電力増幅装置において、その構成の一例を示す回路図である。図１５に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ３０１，ＡＤ３０２と、２個のトランスフォーマＴＲ３０１，ＴＲ３０２を備えている。ＴＲ３０１の１次コイルは、２本のコイルＬＤ３１１，ＬＤ３１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ３０２の１次コイルは、２本のコイルＬＤ３１３，ＬＤ３１４がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧ＶＤＤが供給される。
【００６４】
ＡＤ３０１の差動出力はＴＲ３０１の１次コイルＬＤ３１１／ＬＤ３１２に接続され、さらに磁気的にＴＲ３０１の２次コイルＬＤ３２１に結合している。ＡＤ３０２の差動出力はＴＲ３０２の１次コイルＬＤ３１３／ＬＤ３１４に接続され、さらに磁気的にその２次コイルＬＤ３２２に結合している。２次コイルＬＤ３２１とＬＤ３２２は、直列に結合され、負荷Ｒ１の一方の端子と接地電源電圧ＶＳＳの間に接続されている。また、ＬＤ３２１，ＬＤ３２２の直列結合の両端の間には、インピーダンス調整用の容量ＣＤ３０３が接続されている。差動増幅器ＡＤ３０１を構成するトランジスタの方がＡＤ３０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。
【００６５】
トランスフォーマの１次コイルと２次コイルの巻き数比は、ＡＤ３０１とＡＤ３０２の出力インピーダンスの違いを反映して、ＴＲ３０１における巻き数比（Ｌ／Ｎ）の方がＴＲ３０２における巻き数比（Ｍ／Ｎ）よりも小さくなっている。ＡＤ３０１の差動出力間には、容量ＣＤ３０１が接続され、さらにそれに並列に、インダクタＬ３０１、スイッチＳ３０１、インダクタＬ３０２が直列に接続されている。ＡＤ３０２の差動出力間には容量ＣＤ３０２が接続されている。Ｌ３０１とＬ３０２は同じインダクタ値を有している。高出力モードではＡＤ３０１が動作状態となり、ＡＤ３０２が非動作状態となる。低出力モードでは、ＡＤ３０２が動作状態となり、ＡＤ３０１が非動作状態となる。差動増幅器ＡＤ３０１，ＡＤ３０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００６６】
図１６（ａ）は、図１５の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図１６（ｂ）は、図１６（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ３０１，ＡＤ３０２のそれぞれが、ＭＯＳＦＥＴの差動対によって構成される場合を例とする。この場合、ＡＤ３０１を構成するＭＯＳＦＥＴの方がＡＤ３０２を構成するＭＯＳＦＥＴよりもゲート幅が大きくなる。低出力モードではＡＤ３０１のＭＯＳＦＥＴの差動対はオフ状態となり、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ３０１，ＣＰ３０２が残された等価回路となる。スイッチＳ３０１はオンに制御され、差動出力間にインダクタＬ３０１，Ｌ３０２が直列に接続される。
【００６７】
Ｌ３０１，Ｌ３０２のインダクタ値は、図４で説明したように、それらと並列に接続されている、ＣＰ３０１，ＣＰ３０２の直列結合容量とインピーダンス調整用の容量ＣＤ３０１のアドミッタンスの和を打ち消す値に設定される。すなわち、ＡＤ３０１周りの構成は、図４のタイプ１の構成となっている。これによって、図１６（ａ）に示すように、ＡＤ３０１を含む破線部分が高インピーダンス状態となる。この場合、等価的には、図１６（ｂ）に示すように、ＡＤ３０１とそれが接続されたトランスフォーマの１次コイルＬＤ３１１／ＬＤ３１２の部分が消滅し、実質的に２次コイルＬＤ３２１のみが残ることになる。ＡＤ３０２は動作状態にあり、その出力はトランスフォーマＴＲ３０２の１次コイルＬＤ３１３／ＬＤ３１４を介してその２次コイルＬＤ３２２に磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ３０２の動作に対して、差動増幅器ＡＤ３０１の寄生容量やＣＤ３０１は大きな影響を及ぼさないことになる。ただし、２次コイルＬＤ３２１が残留するため、この影響を踏まえた出力インピーダンス整合が必要となる。
【００６８】
図１７（ａ）は、図１５の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図１７（ｂ）は、図１７（ａ）の実質的な等価回路を示す回路図である。高出力モードではＡＤ３０２のＭＯＳＦＥＴの差動対がオフ状態とされ、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ３０３，ＣＰ３０４が残された等価回路となる。ＡＤ３０２は低出力モード用の差動増幅器であるので、そのオフ容量ＣＰ３０３，ＣＰ３０４やインピーダンス調整用の容量ＣＤ３０２は、高出力モード用であるＡＤ３０１のオフ容量（図１６のＣＰ３０１，ＣＰ３０２）やＣＤ３０１と比較して小さい。その結果、図１７（ａ）に示すように、差動増幅器ＡＤ３０２を含む破線部分は高インピーダンス状態となる。
【００６９】
このように、ＡＤ３０２のオフ容量ＣＰ３０３，ＣＰ３０４とＣＤ３０２の容量値が小さく、その部分が高インピーダンス状態であるので、等価回路としては、図１７（ｂ）に示すように、当該高インピーダンス部分とそれに接続されたトランスフォーマの１次コイルＬＤ３１３／ＬＤ３１４の部分が消滅し、実質的に２次コイルＬＤ３２２のみが残る。差動増幅器ＡＤ３０１は動作状態にあり、その出力はトランスフォーマＴＲ３０１の１次コイルＬＤ３１１／ＬＤ３１２を介してＴＲ３０１の２次コイルＬＤ３２１に磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ３０１の動作に対して、差動増幅器ＡＤ３０２のオフ容量やＣＤ３０２は大きな影響を及ぼさないことになる。ただし、２次コイルＬＤ３２２が残留するため、この影響を踏まえた出力インピーダンス整合が必要となる。
【００７０】
以上の説明から明らかなように、本実施の形態４によると、高出力モード、低出力モードの両方において、前述した図２の場合と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、前述した図７の場合と同様に、ＡＤ３０２側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【００７１】
（実施の形態５）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ３［１］）》
図１８は、本発明の実施の形態５による高周波電力増幅装置において、その構成の一例を示す回路図である。図１８に示す高周波電力増幅装置は、２個の差動増幅器ＡＤ４０１，ＡＤ４０２と、２個のトランスフォーマＴＲ４０１，ＴＲ４０２を備えている。ＴＲ４０１の１次コイルは、２本のコイルＬＤ４１１，ＬＤ４１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ４０２の１次コイルは、２本のコイルＬＤ４１３，ＬＤ４１４がセンタータップを介して直列に接続された構成となっている。センタータップには、電源電圧ＶＤＤが供給される。
【００７２】
ＡＤ４０１の差動出力はトランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２に接続され、さらに磁気的にＴＲ４０１の２次コイルＬＤ４２１に結合している。ＡＤ４０２の差動出力はトランスフォーマＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４に接続され、さらにＴＲ４０２の２次コイルＬＤ４２２と磁気的に結合している。２次コイルＬＤ４２１，ＬＤ４２２は直列に結合され、負荷Ｒ１の一方の端子と接地電源電圧ＶＳＳの間に接続されている。また、ＬＤ４２１，ＬＤ４２２の直列結合の両端の間には、インピーダンス調整用の容量ＣＤ４０３が接続される。差動増幅器ＡＤ４０１を構成するトランジスタの方がＡＤ４０２を構成するトランジスタよりもゲート幅（もしくはエミッタ面積）が大きくなっている。
【００７３】
トランスフォーマの１次コイルと２次コイルの巻き数比は、ＡＤ４０１とＡＤ４０２の出力インピーダンスの違いを反映して、ＴＲ４０１における巻き数比（Ｋ／Ｌ）の方がＴＲ４０２における巻き数比（Ｍ／Ｎ）よりも小さくなっている。ＡＤ４０１の差動出力間には、容量ＣＤ４０１が接続され、さらにそれに並列にスイッチＳ４０１が接続される。ＡＤ４０２の差動出力間には容量ＣＤ４０２が接続され、さらにそれに並列にスイッチＳ４０２が接続される。高出力モードではＡＤ４０１が動作状態となり、ＡＤ４０２が非動作状態となる。低出力モードでは、ＡＤ４０２が動作状態となり、ＡＤ４０１が非動作状態となる。差動増幅器ＡＤ４０１，ＡＤ４０２を構成するトランジスタはＭＯＳＦＥＴであってもよいし、化合物ＦＥＴやバイポーラトランジスタであってもよい。また、差動増幅器の内部回路は、トランジスタの単純な差動対であってもよいし、これに複数のトランジスタを組み合わせたものであってもよい。
【００７４】
図１９（ａ）は、図１８の高周波電力増幅装置を高出力モードで動作させた場合の状態を示す回路図であり、図１９（ｂ）は、図１９（ａ）の実質的な等価回路を示す回路図である。ここでは、差動増幅器ＡＤ４０１，ＡＤ４０２のそれぞれが、ＭＯＳＦＥＴの差動対によって構成される場合を例とする。この場合、ＡＤ４０１を構成するＭＯＳＦＥＴの方がＡＤ４０２を構成するＭＯＳＦＥＴよりもゲート幅が大きくなる。高出力モードではＡＤ４０２のＭＯＳＦＥＴの差動対はオフ状態となり、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ４０３，ＣＰ４０４が残された等価回路となる。スイッチＳ４０２はオンに、スイッチＳ４０１はオフにそれぞれ制御され、ＡＤ４０２の差動出力間がショートされ、その結果、図１９（ａ）に示すように、ＡＤ４０２を含む破線部分が低インピーダンス状態となる。すなわち、ＡＤ４０２周りの構成は、図６のタイプ３の構成となっている。
【００７５】
この場合、等価的には、図１９（ｂ）に示すように、ＴＲ４０２が理想的でその結合乗数Ｋ＝１の場合、その２次コイルＬＤ４２２は、短絡となり、回路図から消滅することになる。差動増幅器ＡＤ４０１は動作状態にあり、その出力はトランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２を介してＴＲ４０１の２次コイルＬＤ４２１と磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ４０１の動作に対して、差動増幅器ＡＤ４０２のオフ容量やＣＤ４０２は大きな影響を及ぼさないことになる。
【００７６】
更に、本実施の形態５では、前述した図３の場合と比べて次のような効果が得られる。すなわち、差動増幅器ＡＤ４０２のトランジスタがオフしているため、トランスフォーマＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４のセンタータップに接続された電源電圧ＶＤＤとＶＳＳとの間に直流的な接続が無くなっている。その結果、図３の場合に問題となり得る、ＶＤＤとＶＳＳとの間の貫通電流による消費電力の増大を防ぐことができる。また、その貫通電流を防ぐための電源の電圧制御が不要になる効果もある。更に、実施の形態４で述べた図１７（ｂ）の場合と比較して、等価的に、２次コイル（図１７のＬＤ３２２に対応する図１８のＬＤ４２２）が消滅することになるため、出力インピーダンス整合の容易化も実現可能となる。
【００７７】
図２０（ａ）は、図１８の高周波電力増幅装置を低出力モードで動作させた場合の状態を示す回路図であり、図２０（ｂ）は、図２０（ａ）の実質的な等価回路を示す回路図である。低出力モードでは、ＡＤ４０１のＭＯＳＦＥＴの差動対がオフ状態とされ、当該差動対は、差動出力端子とＶＳＳ間にそれらのオフ容量ＣＰ４０１，ＣＰ４０２が残された等価回路となる。スイッチＳ４０１はオンに、スイッチＳ４０２はオフにそれぞれ制御され、ＡＤ４０１の差動出力間がショートされ、その結果、図２０（ａ）に示すように、ＡＤ４０１を含む破線部分が低インピーダンス状態となる。すなわち、ＡＤ４０１周りの構成は、ＡＤ４０２周りと同様に、図６のタイプ３の構成となっている。
【００７８】
この場合、差動増幅器ＡＤ４０１の差動出力間とそれが接続されたトランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２の両端が短絡される結果、ＴＲ４０１が理想的でその結合乗数Ｋ＝１の場合、その２次コイルＬＤ４２１は、短絡となり、図２０（ｂ）に示すように回路図から消滅することになる。差動増幅器ＡＤ４０２は動作状態にあり、その出力はトランスフォーマＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４を介してＴＲ４０２の２次コイルＬＤ４２２と磁気的に結合し、負荷Ｒ１に供給される。このように、差動増幅器ＡＤ４０２の動作に対して、差動増幅器ＡＤ４０１のオフ容量やＣＤ４０１は大きな影響を及ぼさないことになる。
【００７９】
前述した高出力モードの場合と同様に、差動増幅器ＡＤ４０１のトランジスタがオフしているため、トランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２のセンタータップに接続されたＶＤＤとＶＳＳとの間に直流的な接続が無くなっている。その結果、図３の場合に問題となり得る、貫通電流に伴う消費電力の増大を防ぐことができる。また、その電流貫通を防ぐための電源の電圧制御が不要になる効果もある。更に、図１６（ｂ）の場合と比較して、出力インピーダンス整合の容易化が実現可能となる。
【００８０】
《複数パワーモード型高周波電力増幅装置のレイアウト構成（タイプ３［１］）》
図２１は、図１８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図１８に含まれている場合はそれらと同じである。それ以外において、ＴＰ４０１は、トランスフォーマＴＲ４０１の１次コイルＬＤ４１１／ＬＤ４１２のセンタータップであり、ＴＰ４０２は、ＴＲ４０２の１次コイルＬＤ４１３／ＬＤ４１４のセンタータップである。当該センタータップにはＶＤＤが供給される。ＳＣ４０１は、差動増幅器ＡＤ４０１を構成するＭＯＳＦＥＴの差動対の共通ソース配線であり、ＳＣ４０２は、差動増幅器ＡＤ４０２を構成するＭＯＳＦＥＴの差動対の共通ソース配線である。当該共通ソース配線にはＶＳＳが供給される。Ｇ４０１，Ｇ４０２は、ＡＤ４０１におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）であり、Ｇ４０３，Ｇ４０４は、ＡＤ４０２におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）である。
【００８１】
このような構成例において、容量ＣＤ４０１，ＣＤ４０２，ＣＤ４０３は例えばＭＩＭ（Metal-Insulator-Metal）構造で実現される。トランスフォーマＴＲ４０１はＬＤ４１１／ＬＤ４１２よりなる１次コイルと２次コイルＬＤ４２１を備え、トランスフォーマＴＲ４０２はＬＤ４１３／ＬＤ４１４よりなる１次コイルと２次コイルＬＤ４２２を備える。両方のトランスフォーマの１次コイルは共に１巻きで、それぞれセンタータップＴＰ４０１，ＴＰ４０２を有する。ＴＲ４０１の２次コイルＬＤ４２１は２巻きであり、ＴＲ４０２の２次コイルＬＤ４２２は１巻きである。それらの２次コイルは互いに直列に結合され、その一端はＶＳＳに接続され、他端は負荷Ｒ１に接続されている。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。
【００８２】
また、その直列接続の２次コイルＬＤ４２１，ＬＤ４２２の両端間には容量ＣＤ４０３が接続される。ＡＤ４０１の差動出力間には、スイッチＳ４０１、容量ＣＤ４０１、およびＬＤ４１１／ＬＤ４１２よりなるトランスフォーマＴＲ４０１の１次コイルがそれぞれ並列に接続される。ＡＤ４０２の差動出力間には、スイッチＳ４０２、容量ＣＤ４０２、およびＬＤ４１３／ＬＤ４１４よりなるトランスフォーマＴＲ４０２の１次コイルがそれぞれ並列に接続される。このように、図１８の高周波電力増幅装置は、図２１から判るように、１個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。
【００８３】
以上、本実施の形態５によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１６、図１７の場合と比較して、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【００８４】
（実施の形態６）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［３］）》
図２２は、本発明の実施の形態６による高周波電力増幅装置において、その構成の一例を示す回路図である。図２２に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ５０１，ＡＤ５０２，ＡＤ５０３と、３本の１次コイルと１本の２次コイルよりなるトランスフォーマＴＲ５０１を備えている。図２２の構成例は、実施の形態２で述べた図７の構成例と比較して、差動増幅器の数が１つ増えた点が異なっている。差動増幅器ＡＤ５０１，ＡＤ５０２，ＡＤ５０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。トランスフォーマＴＲ５０１の３本の１次コイルの中の１本は２個のコイルＬＤ５１１，ＬＤ５１２で構成され、他の１本も２個のコイルＬＤ５１３，ＬＤ５１４で構成され、残りの１本も２個のコイルＬＤ５１５，ＬＤ５１６で構成される。ＬＤ５１１はセンタータップを介してＬＤ５１２に直列接続され、同様に、ＬＤ５１３もセンタータップを介してＬＤ５１４に直列接続され、ＬＤ５１５もセンタータップを介してＬＤ５１６に直列接続される。該センタータップには電源電圧ＶＤＤが供給される。
【００８５】
このＴＲ５０１の３本の１次コイルは、共通の２次コイルＬＤ５２１と磁気的に結合している。差動増幅器ＡＤ５０１，ＡＤ５０２，ＡＤ５０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅は、ＡＤ５０１＞ＡＤ５０２＞ＡＤ５０３の関係となっている。ＡＤ５０１の差動出力は、１次コイルＬＤ５１１／ＬＤ５１２に接続され、ＡＤ５０２の差動出力は、１次コイルＬＤ５１３／ＬＤ５１４に接続され、ＡＤ５０３の差動出力は、１次コイルＬＤ５１５／ＬＤ５１６に接続される。１次コイルＬＤ５１１／ＬＤ５１２と２次コイルＬＤ５２１の巻き数比Ｋ／Ｎ、１次コイルＬＤ５１３／ＬＤ５１４と２次コイルＬＤ５２１の巻き数比Ｌ／Ｎ、１次コイルＬＤ５１５／ＬＤ５１６と２次コイルＬＤ５２１の巻き数比Ｍ／Ｎは、ＡＤ５０１，ＡＤ５０２，ＡＤ５０３の出力インピーダンスの違いを反映してＫ／Ｎ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【００８６】
ＡＤ５０１の差動出力間には容量ＣＤ５０１が、ＡＤ５０２の差動出力間には容量ＣＤ５０２が、ＡＤ５０３の差動出力間には容量ＣＤ５０３がそれぞれ接続される。さらに、ＡＤ５０１の差動出力間には、インダクタＬ５０１、スイッチＳ５０１、インダクタＬ５０２が直列に接続される。同様に、ＡＤ５０２の差動出力間にも、インダクタＬ５０３、スイッチＳ５０２、インダクタＬ５０４が直列に接続される。Ｌ５０１とＬ５０２は、同じインダクタ値を有し、Ｌ５０３とＬ５０４も同じインダクタ値を有する。２次コイルＬＤ５２１の一端はＶＳＳに接続され、他端は負荷Ｒ１に接続される。ＬＤ５２１の両端間には、容量ＣＤ５０４が接続される。
【００８７】
高出力モードでは、スイッチＳ５０１がオフ、スイッチＳ５０２がオンとなり、ＡＤ５０２とＡＤ５０３が非動作状態（トランジスタがオフ）となり、ＡＤ５０１が動作状態となる。中出力モードでは、スイッチＳ５０１がオン、スイッチＳ５０２がオフとなり、ＡＤ５０１とＡＤ５０３が非動作状態（トランジスタがオフ）となり、ＡＤ５０２が動作状態となる。低出力モードでは、スイッチＳ５０１、スイッチＳ５０２が共にオンとなり、ＡＤ５０１とＡＤ５０２が非動作状態（トランジスタがオフ）となり、ＡＤ５０３が動作状態となる。Ｌ５０１，Ｌ５０２，Ｌ５０３，Ｌ５０４のインダクタ値は、図４（タイプ１）で説明したように、オフになったＭＯＳＦＥＴのオフ容量やインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。したがって、図７の場合と同様に、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【００８８】
以上、本実施の形態６によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ５０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【００８９】
（実施の形態７）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［４］）》
図２３は、本発明の実施の形態７による高周波電力増幅装置において、その構成の一例を示す回路図である。図２３に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ６０１，ＡＤ６０２，ＡＤ６０３と、３個のトランスフォーマＴＲ６０１，ＴＲ６０２，ＴＲ６０３を備えている。図２３の構成例は、実施の形態４で述べた図１５の構成例と比較して、差動増幅器の数が１つ増えた点が異なっている。差動増幅器ＡＤ６０１，ＡＤ６０２，ＡＤ６０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＴＲ６０１の１次コイルは、２個のコイルＬＤ６１１，ＬＤ６１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ６０２の１次コイルは、２個のコイルＬＤ６１３，ＬＤ６１４がセンタータップを介して直列に接続された構成となっており、ＴＲ６０３の１次コイルは、２個のコイルＬＤ６１５，ＬＤ６１６がセンタータップを介して直列に接続された構成となっている。当該センタータップには電源電圧ＶＤＤが供給される。
【００９０】
差動増幅器ＡＤ６０１，ＡＤ６０２，ＡＤ６０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ６０１＞ＡＤ６０２＞ＡＤ６０３の関係になっている。ＡＤ６０１の差動出力は、トランスフォーマＴＲ６０１の１次コイルＬＤ６１１／ＬＤ６１２に接続され、更にＴＲ６０１の２次コイルＬＤ６２１と磁気的に結合している。ＡＤ６０２の差動出力は、トランスフォーマＴＲ６０２の１次コイルＬＤ６１３／ＬＤ６１４に接続され、更にＴＲ６０２の２次コイルＬＤ６２２と磁気的に結合している。ＡＤ６０３の差動出力は、トランスフォーマＴＲ６０３の１次コイルＬＤ６１５／ＬＤ６１６に接続され、更にＴＲ６０３の２次コイルＬＤ６２３と磁気的に結合している。
【００９１】
ＴＲ６０１の１次コイル／２次コイルの巻き数比（Ｋ／Ｎ）、ＴＲ６０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｎ）、ＴＲ６０３の１次コイル／２次コイルの巻き数比（Ｍ／Ｎ）はＡＤ６０１，ＡＤ６０２，ＡＤ６０３の出力インピーダンスの違いを反映してＫ／Ｎ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。ＴＲ６０１，ＴＲ６０２，ＴＲ６０３の２次コイルＬＤ６２１，ＬＤ６２２，ＬＤ６２３は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤ６２１，ＬＤ６２２，ＬＤ６２３の直列接合の両端には容量ＣＤ６０４が接続される。ＡＤ６０１の差動出力間には容量ＣＤ６０１が、ＡＤ６０２の差動出力間には容量ＣＤ６０２が、ＡＤ６０３の差動出力間には容量ＣＤ６０３がそれぞれ接続される。さらに、ＡＤ６０１の差動出力間には、インダクタＬ６０１、スイッチＳ６０１、インダクタＬ６０２が直列に接続される。同様に、ＡＤ６０２の差動出力間にも、インダクタＬ６０３、スイッチＳ６０２、インダクタＬ６０４が直列に接続される。Ｌ６０１とＬ６０２は同じインダクタ値を有し、Ｌ６０３とＬ６０４も同じインダクタ値を有する。
【００９２】
高出力モードでは、スイッチＳ６０１がオフ、スイッチＳ６０２がオンとなり、ＡＤ６０２とＡＤ６０３が非動作状態（トランジスタがオフ）となり、ＡＤ６０１が動作状態となる。中出力モードでは、スイッチＳ６０１がオン、スイッチＳ６０２がオフとなり、ＡＤ６０１とＡＤ６０３が非動作状態（トランジスタがオフ）となり、ＡＤ６０２が動作状態となる。低出力モードでは、スイッチＳ６０１、スイッチＳ６０２が共にオンとなり、ＡＤ６０１とＡＤ６０２が非動作状態（トランジスタがオフ）となり、ＡＤ６０３が動作状態となる。Ｌ６０１，Ｌ６０２，Ｌ６０３，Ｌ６０４のインダクタ値は、図４（タイプ１）で説明したように、オフなったＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。したがって、図１５の場合と同様に、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【００９３】
以上、本実施の形態７によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ６０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【００９４】
（実施の形態８）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ３［２］）》
図２４は、本発明の実施の形態８による高周波電力増幅装置において、その構成の一例を示す回路図である。図２４に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ７０１，ＡＤ７０２，ＡＤ７０３と、３個のトランスフォーマＴＲ７０１，ＴＲ７０２，ＴＲ７０３を備えている。図２４の構成例は、実施の形態５で述べた図１８の構成例と比較して、差動増幅器の数が１つ増えた点が異なっている。差動増幅器ＡＤ７０１，ＡＤ７０２，ＡＤ７０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＴＲ７０１の１次コイルは、２個のコイルＬＤ７１１，ＬＤ７１２がセンタータップを介して直列に接続された構成となっている。同様に、ＴＲ７０２の１次コイルは、２個のコイルＬＤ７１３，ＬＤ７１４がセンタータップを介して直列に接続された構成となっており、ＴＲ７０３の１次コイルは、２個のコイルＬＤ７１５，ＬＤ７１６がセンタータップを介して直列に接続された構成となっている。当該センタータップには電源電圧ＶＤＤが供給される。
【００９５】
差動増幅器ＡＤ７０１，ＡＤ７０２，ＡＤ７０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ７０１＞ＡＤ７０２＞ＡＤ７０３の関係になっている。ＡＤ７０１の差動出力は、ＴＲ７０１の１次コイルＬＤ７１１／ＬＤ７１２に接続され、更にＴＲ７０１の２次コイルＬＤ７２１と磁気的に結合している。ＡＤ７０２の差動出力は、ＴＲ７０２の１次コイルＬＤ７１３／ＬＤ７１４に接続され、更にＴＲ７０２の２次コイルＬＤ７２２と磁気的に結合している。ＡＤ７０３の差動出力は、ＴＲ７０３の１次コイルＬＤ７１５／ＬＤ７１６に接続され、更にＴＲ７０３の２次コイルＬＤ７２３と磁気的に結合している。ＴＲ７０１の１次コイル／２次コイルの巻き数比（Ｋ／Ｎ）、ＴＲ７０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｎ）、ＴＲ７０３の１次コイル／２次コイルの巻き数比（Ｍ／Ｎ）はＡＤ７０１，ＡＤ７０２，ＡＤ７０３の出力インピーダンスの違いを反映してＫ／Ｎ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【００９６】
トランスフォーマＴＲ７０１，ＴＲ７０２，ＴＲ７０３の２次コイルＬＤ７２１，ＬＤ７２２，ＬＤ７２３は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、このＬＤ７２１，ＬＤ７２２，ＬＤ７２３の直列結合の両端には容量ＣＤ７０４が接続される。ＡＤ７０１の差動出力間には容量ＣＤ７０１が、ＡＤ７０２の差動出力間には容量ＣＤ７０２が、ＡＤ７０３の差動出力間には容量ＣＤ７０３がそれぞれ接続される。さらに、ＡＤ７０１の差動出力間にはスイッチＳ７０１が、ＡＤ７０２の差動出力間にはスイッチＳ７０２が、ＡＤ７０３の差動出力間にはスイッチＳ７０３がそれぞれ接続される。
【００９７】
高出力モードでは、スイッチＳ７０１がオフ、スイッチＳ７０２，Ｓ７０３がオンとなり、ＡＤ７０２とＡＤ７０３が非動作状態（トランジスタがオフ）となり、ＡＤ７０１が動作状態となる。中出力モードでは、スイッチＳ７０２がオフ、スイッチＳ７０１，Ｓ７０３がオンとなり、ＡＤ７０１とＡＤ７０３が非動作状態（トランジスタがオフ）となり、ＡＤ７０２が動作状態となる。低出力モードでは、スイッチＳ７０３がオフ、スイッチＳ７０１，Ｓ７０２がオンとなり、ＡＤ７０１とＡＤ７０２が非動作状態（トランジスタがオフ）となり、ＡＤ７０３が動作状態となる。このような動作により、図１８等の場合と同様に、各モード用の差動増幅器の動作に対して、非動作となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【００９８】
以上、本実施の形態８によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１８等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【００９９】
（実施の形態９）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［５］）》
図２５は、本発明の実施の形態９による高周波電力増幅装置において、その構成の一例を示す回路図である。図２５に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ８０１，ＡＤ８０２，ＡＤ８０３と、２個のトランスフォーマＴＲ８０１，ＴＲ８０２を備えている。ＴＲ８０１は１本の１次コイルと１本の２次コイルを備え、ＴＲ８０２は２本の１次コイルと１本の２次コイルを備える。ＴＲ８０１の１次コイルは、２個のコイルＬＤ８１１，ＬＤ８１２がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤ８２１と磁気的に結合している。ＴＲ８０２の２本の１次コイルの一方は、２個のコイルＬＤ８１３，ＬＤ８１４がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤ８１５，ＬＤ８１６がセンタータップを介して直列に接続された構成となっている。このＴＲ８０２の２本の１次コイルは、共通の２次コイルＬＤ８２２と磁気的に結合している。また、センタータップには電源電圧ＶＤＤが供給される。
【０１００】
差動増幅器ＡＤ８０１，ＡＤ８０２，ＡＤ８０３は、それぞれ、高出力モード用、中出力モード用、低出力モード用である。ＡＤ８０１，ＡＤ８０２，ＡＤ８０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ８０１＞ＡＤ８０２＞ＡＤ８０３の関係になっている。ＡＤ８０１の差動出力は、ＴＲ８０１の１次コイルＬＤ８１１／ＬＤ８１２に接続され、更にＴＲ８０１の２次コイルＬＤ８２１と磁気的に結合している。ＡＤ８０２の差動出力は、ＴＲ８０２の一方の１次コイルＬＤ８１３／ＬＤ８１４に接続され、ＡＤ８０３の差動出力は、ＴＲ８０２の他方の１次コイルＬＤ８１５／ＬＤ８１６に接続され、それら２本の１次コイルは、２次コイルＬＤ８２２に対して並列状態で磁気的に結合している。ＴＲ８０１の１次コイル／２次コイルの巻き数比（Ｊ／Ｋ）、ＴＲ８０２の１次コイル／２次コイルの一方の巻き数比（Ｌ／Ｎ）および他方の巻き数比（Ｍ／Ｎ）は、ＡＤ８０１，ＡＤ８０２，ＡＤ８０３の出力インピーダンスの違いを反映してＪ／Ｋ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【０１０１】
トランスフォーマＴＲ８０１，ＴＲ８０２の２次コイルＬＤ８２１，ＬＤ８２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続される。また、ＬＤ８２１，ＬＤ８２２の直列結合の両端には容量ＣＤ８０４が接続される。ＡＤ８０１の差動出力間には容量ＣＤ８０１が、ＡＤ８０２の差動出力間には容量ＣＤ８０２が、ＡＤ８０３の差動出力間には容量ＣＤ８０３がそれぞれ接続される。さらに、ＡＤ８０１の差動出力間にはインダクタＬ８０１、スイッチＳ８０１、インダクタＬ８０２が直列に接続される。同様に、ＡＤ８０２の差動出力間にも、インダクタＬ８０３、スイッチＳ８０２、インダクタＬ８０４が直列に接続される。
【０１０２】
高出力モードでは、スイッチＳ８０１がオフ、スイッチＳ８０２がオンとなり、ＡＤ８０２とＡＤ８０３が非動作状態（トランジスタがオフ）となり、ＡＤ８０１が動作状態となる。中出力モードでは、スイッチＳ８０１がオン、スイッチＳ８０２がオフとなり、ＡＤ８０１とＡＤ８０３が非動作状態（トランジスタがオフ）となり、ＡＤ８０２が動作状態となる。低出力モードでは、スイッチＳ８０１，Ｓ８０２が共にオンとなり、ＡＤ８０１とＡＤ８０２が非動作状態（トランジスタがオフ）となり、ＡＤ８０３が動作状態となる。Ｌ８０１，Ｌ８０２，Ｌ８０３，Ｌ８０４のインダクタ値は、図４（タイプ１）で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。これにより、図４等で述べたように、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【０１０３】
以上、本実施の形態９によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ８０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【０１０４】
（実施の形態１０）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１［６］）》
図２６は、本発明の実施の形態１０による高周波電力増幅装置において、その構成の一例を示す回路図である。図２６に示す高周波電力増幅装置は、３個の差動増幅器ＡＤ９０１，ＡＤ９０２，ＡＤ９０３と、２個のトランスフォーマＴＲ９０１，ＴＲ９０２を備えている。ＴＲ９０１は２本の１次コイルと１本の２次コイルを備え、ＴＲ９０２は１本の１次コイルと１本の２次コイルを備える。ＴＲ９０１の２本の１次コイルの一方は、２個のコイルＬＤ９１１，ＬＤ９１２がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤ９１３，ＬＤ９１４がセンタータップを介して直列に接続された構成となっている。このＴＲ９０１の２本の１次コイルは、共通の２次コイルＬＤ９２１と磁気的に結合している。ＴＲ９０２の１次コイルは、２個のコイルＬＤ９１５，ＬＤ９１６がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤ９２２と磁気的に結合している。センタータップには電源電圧ＶＤＤが供給される。
【０１０５】
差動増幅器ＡＤ９０１，ＡＤ９０２，ＡＤ９０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＡＤ９０１，ＡＤ９０２，ＡＤ９０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤ９０１＞ＡＤ９０２＞ＡＤ９０３の関係になっている。ＡＤ９０１の差動出力は、ＴＲ９０１の一方の１次コイルＬＤ９１１／ＬＤ９１２に接続され、ＡＤ９０２の差動出力は、ＴＲ９０１の他方の１次コイルＬＤ９１３／ＬＤ９１４に接続され、それら２本の１次コイルは、２次コイルＬＤ９２１に対して並列状態で磁気的に結合している。ＡＤ９０３の差動出力は、ＴＲ９０２の１次コイルＬＤ９１５／ＬＤ９１６に接続され、２次コイルＬＤ９２２と磁気的に結合している。ＴＲ９０１の１次コイル／２次コイルの一方の巻き数比（Ｊ／Ｎ）および他方の巻き数比（Ｋ／Ｎ）、ＴＲ９０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｍ）は、ＡＤ９０１，ＡＤ９０２，ＡＤ９０３の出力インピーダンスの違いを反映してＪ／Ｎ≦Ｋ／Ｎ≦Ｌ／Ｍとなっている。
【０１０６】
トランスフォーマＴＲ９０１，ＴＲ９０２の２次コイルＬＤ９２１，ＬＤ９２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤ９２１，ＬＤ９２２の直列結合の両端には容量ＣＤ９０４が接続される。ＡＤ９０１の差動出力間には容量ＣＤ９０１が、ＡＤ９０２の差動出力間には容量ＣＤ９０２が、ＡＤ９０３の差動出力間には容量ＣＤ９０３がそれぞれ接続される。さらに、ＡＤ９０１の差動出力間にはインダクタＬ９０１、スイッチＳ９０１、インダクタＬ９０２が直列に接続される。同様に、ＡＤ９０２の差動出力間にも、インダクタＬ９０３、スイッチＳ９０２、インダクタＬ９０４が直列に接続される。
【０１０７】
高出力モードでは、スイッチＳ９０１がオフ、スイッチＳ９０２がオンとなり、ＡＤ９０２とＡＤ９０３が非動作状態（トランジスタがオフ）となり、ＡＤ９０１が動作状態となる。中出力モードでは、スイッチＳ９０１がオン、スイッチＳ９０２がオフとなり、ＡＤ９０１とＡＤ９０３が非動作状態（トランジスタがオフ）となり、ＡＤ９０２が動作状態となる。低出力モードでは、スイッチＳ９０１，Ｓ９０２が共にオンとなり、ＡＤ９０１とＡＤ９０２が非動作状態（トランジスタがオフ）となり、ＡＤ９０３が動作状態となる。Ｌ９０１，Ｌ９０２，Ｌ９０３，Ｌ９０４のインダクタ値は、図４で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定される。これにより、図４等で述べたように、各モード用の差動増幅器の動作に対して、非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【０１０８】
以上、本実施の形態１０によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して、非動作状態となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。なお、ここでは、図７の場合と同様に、ＡＤ９０３側には、そのトランジスタサイズが小さいことを利用して図４のインピーダンス補正ブロックＭＢＫ１を設けない構成としたが、勿論、当該ブロックを設けることも可能である。
【０１０９】
（実施の形態１１）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１＋タイプ３）［１］》
図２７は、本発明の実施の形態１１による高周波電力増幅装置において、その構成の一例を示す回路図である。図２７に示す高周波電力増幅装置は、実施の形態９で述べた図２５の構成例の変形例となっている。当該高周波電力増幅装置は、３個の差動増幅器ＡＤａ０１，ＡＤａ０２，ＡＤａ０３と、２個のトランスフォーマＴＲａ０１，ＴＲａ０２を備えている。ＴＲａ０１は１本の１次コイルと１本の２次コイルを備え、ＴＲａ０２は２本の１次コイルと１本の２次コイルを備える。ＴＲａ０１の１次コイルは、２個のコイルＬＤａ１１，ＬＤａ１２がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤａ２１と磁気的に結合している。ＴＲａ０２の２本の１次コイルの一方は、２個のコイルＬＤａ１３，ＬＤａ１４がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤａ１５，ＬＤａ１６がセンタータップを介して直列に接続された構成となっている。このＴＲａ０２の２本の１次コイルは、共通の２次コイルＬＤａ２２と磁気的に結合している。また、センタータップには電源電圧ＶＤＤが供給される。
【０１１０】
差動増幅器ＡＤａ０１，ＡＤａ０２，ＡＤａ０３は、それぞれ、高出力モード用、中出力モード用、低出力モード用である。ＡＤａ０１，ＡＤａ０２，ＡＤａ０３は、それぞれ、例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤａ０１＞ＡＤａ０２＞ＡＤａ０３の関係になっている。ＡＤａ０１の差動出力は、ＴＲａ０１の１次コイルＬＤａ１１／ＬＤａ１２に接続され、更にＴＲａ０１の２次コイルＬＤａ２１と磁気的に結合している。ＡＤａ０２の差動出力は、ＴＲａ０２の一方の１次コイルＬＤａ１３／ＬＤａ１４に接続され、ＡＤａ０３の差動出力は、ＴＲａ０２の他方の１次コイルＬＤａ１５／ＬＤａ１６に接続され、それら２本の１次コイルは、２次コイルＬＤａ２２に対して並列状態で磁気的に結合している。ＴＲａ０１の１次コイル／２次コイルの巻き数比（Ｊ／Ｋ）、ＴＲａ０２の１次コイル／２次コイルの一方の巻き数比（Ｌ／Ｎ）および他方の巻き数比（Ｍ／Ｎ）は、ＡＤａ０１，ＡＤａ０２，ＡＤａ０３の出力インピーダンスの違いを反映してＪ／Ｋ≦Ｌ／Ｎ≦Ｍ／Ｎとなっている。
【０１１１】
トランスフォーマＴＲａ０１，ＴＲａ０２の２次コイルＬＤａ２１，ＬＤａ２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続される。また、ＬＤａ２１，ＬＤａ２２の直列結合の両端には容量ＣＤａ０４が接続される。ＡＤａ０１の差動出力間には容量ＣＤａ０１が、ＡＤａ０２の差動出力間には容量ＣＤａ０２が、ＡＤａ０３の差動出力間には容量ＣＤａ０３がそれぞれ接続される。さらに、図２５の構成例と異なり、ＡＤａ０１の差動出力間にはスイッチＳａ０１が接続され、ＡＤａ０２の差動出力間には、インダクタＬａ０１、スイッチＳａ０３、インダクタＬａ０２からなる直列接続回路とスイッチＳａ０２とが並列に接続される。
【０１１２】
高出力モードでは、スイッチＳａ０１がオフ、スイッチＳａ０２がオンとなり、ＡＤａ０２とＡＤａ０３が非動作状態（トランジスタがオフ）となり、ＡＤａ０１が動作状態となる。この際に、Ｓａ０３は、オンとされるか、場合によってはオフであってもよい。すなわち、当該モードでは、ＡＤａ０２周りは、図６のタイプ３の構成となり、これに伴いＴＲａ０２の２次コイルＬＤａ２２は、結合乗数Ｋ＝１の場合、短絡とみなせる。中出力モードでは、スイッチＳａ０１がオン、スイッチＳａ０２，Ｓａ０３がオフとなり、ＡＤａ０１とＡＤａ０３が非動作状態（トランジスタがオフ）となり、ＡＤａ０２が動作状態となる。すなわち、当該モードでは、ＡＤａ０１周りの構成は、図６のタイプ３の構成となり、これに伴いＴＲａ０１の２次コイルＬＤａ２１は、結合乗数Ｋ＝１の場合、短絡とみなせる。
【０１１３】
低出力モードでは、スイッチＳａ０１，Ｓａ０３がオン、Ｓａ０２がオフとなり、ＡＤａ０１とＡＤａ０２が非動作状態（トランジスタがオフ）となり、ＡＤａ０３が動作状態となる。Ｌａ０１、Ｌａ０２のインダクタ値は、図４（タイプ１）で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量ＣＤａ０２のアドミッタンスの和を打ち消す値に設定されている。このように、当該モードでは、ＡＤａ０１周りが図６のタイプ３の構成となり、ＡＤａ０２周りが図４のタイプ１の構成となることから、等価的にＴＲａ０１のＬＤａ２１が短絡とみなせ、また、ＴＲａ０２の一方の１次コイルＬＤａ１３／ＬＤａ１４が存在しないものとみなすことができる。これにより、図４で述べたように、各モード用の差動増幅器の動作に対して非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は大きな影響を与えないことになり、また、図６で述べたように、消費電力の問題も特に生じないことになる。さらに、２次コイルＬＤａ２１，ＬＤａ２２を適宜短絡とみなせるように制御できることから、図１８等で述べたように、出力インピーダンス整合の容易化が図れる。
【０１１４】
以上、本実施の形態１１によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１８等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【０１１５】
（実施の形態１２）
《複数パワーモード型高周波電力増幅装置の回路構成および動作（タイプ１＋タイプ３）［２］》
図２８は、本発明の実施の形態１２による高周波電力増幅装置において、その構成の一例を示す回路図である。図２８に示す高周波電力増幅装置は、実施の形態１０で述べた図２６の構成例の変形例となっている。当該高周波電力増幅装置は、３個の差動増幅器ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３と、２個のトランスフォーマＴＲｂ０１，ＴＲｂ０２を備えている。ＴＲｂ０１は２本の１次コイルと１本の２次コイルを備え、ＴＲｂ０２は１本の１次コイルと１本の２次コイルを備える。
【０１１６】
ＴＲｂ０１の２本の１次コイルの一方は、２個のコイルＬＤｂ１１，ＬＤｂ１２がセンタータップを介して直列に接続された構成となっており、２本の１次コイルの他方も、２個のコイルＬＤｂ１３，ＬＤｂ１４がセンタータップを介して直列に接続された構成となっている。このＴＲｂ０１の２本の１次コイルは、共通の２次コイルＬＤｂ２１と磁気的に結合している。ＴＲｂ０２の１次コイルは、２個のコイルＬＤｂ１５，ＬＤｂ１６がセンタータップを介して直列に接続された構成となっており、２次コイルＬＤｂ２２と磁気的に結合している。センタータップには電源電圧ＶＤＤが供給される。
【０１１７】
差動増幅器ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３は、それぞれ高出力モード用、中出力モード用、低出力モード用である。ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成され、それらのゲート幅はＡＤｂ０１＞ＡＤｂ０２＞ＡＤｂ０３の関係になっている。ＡＤｂ０１の差動出力は、ＴＲｂ０１の一方の１次コイルＬＤｂ１１／ＬＤｂ１２に接続され、ＡＤｂ０２の差動出力は、ＴＲｂ０１の他方の１次コイルＬＤｂ１３／ＬＤｂ１４に接続され、それら２本の１次コイルは、２次コイルＬＤｂ２１に対して並列状態で磁気的に結合している。ＡＤｂ０３の差動出力は、ＴＲｂ０２の１次コイルＬＤｂ１５／ＬＤｂ１６に接続され、２次コイルＬＤｂ２２と磁気的に結合している。ＴＲｂ０１の１次コイル／２次コイルの一方の巻き数比（Ｊ／Ｎ）および他方の巻き数比（Ｋ／Ｎ）、ＴＲｂ０２の１次コイル／２次コイルの巻き数比（Ｌ／Ｍ）は、ＡＤｂ０１，ＡＤｂ０２，ＡＤｂ０３の出力インピーダンスの違いを反映してＪ／Ｎ≦Ｋ／Ｎ≦Ｌ／Ｍとなっている。
【０１１８】
トランスフォーマＴＲｂ０１，ＴＲｂ０２の２次コイルＬＤｂ２１，ＬＤｂ２２は互いに直列に結合され、その一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続されている。また、ＬＤｂ２１，ＬＤｂ２２の直列結合の両端には容量ＣＤｂ０４が接続される。ＡＤｂ０１の差動出力間には容量ＣＤｂ０１が、ＡＤｂ０２の差動出力間には容量ＣＤｂ０２が、ＡＤｂ０３の差動出力間には容量ＣＤｂ０３がそれぞれ接続される。さらに、ＡＤｂ０１の差動出力間にはインダクタＬｂ０１、スイッチＳｂ０１、インダクタＬｂ０２が直列に接続される。一方、図２６の構成例と異なり、ＡＤｂ０２の差動出力間には、スイッチＳｂ０２が接続され、ＡＤｂ０３の差動出力間には、スイッチＳｂ０３が接続される。
【０１１９】
高出力モードでは、スイッチＳｂ０１，Ｓｂ０２がオフ、スイッチＳｂ０３がオンとなり、ＡＤｂ０２とＡＤｂ０３が非動作状態（トランジスタがオフ）となり、ＡＤｂ０１が動作状態となる。すなわち、当該モードでは、ＡＤｂ０３周りは、図６のタイプ３の構成となり、これに伴いＴＲｂ０２の２次コイルＬＤｂ２２は、結合乗数Ｋ＝１の場合、短絡とみなせる。また、ＡＤｂ０２に関しては、ＡＤｂ０２を構成するトランジスタサイズがある程度小さいものとして、１次コイルＬＤｂ１３／ＬＤｂ１４からＡＤｂ０２側を見た場合のインピーダンスが、十分に高いものとする。この場合、実質的には、当該１次コイルＬＤｂ１３／ＬＤｂ１４が存在しないものとみなせる。
【０１２０】
中出力モードでは、スイッチＳｂ０１，Ｓｂ０３がオン、スイッチＳｂ０２がオフとなり、ＡＤｂ０１とＡＤｂ０３が非動作状態（トランジスタがオフ）となり、ＡＤｂ０２が動作状態となる。すなわち、当該モードでは、ＡＤｂ０３周りは、図６のタイプ３の構成となり、これに伴いＴＲｂ０２の２次コイルＬＤｂ２２は短絡とみなせる。また、Ｌｂ０１，Ｌｂ０２のインダクタ値は、図４（タイプ１）で説明したように、オフとなっているＭＯＳＦＥＴのオフ容量とインピーダンス調整用容量のアドミッタンスの和を打ち消す値に設定されている。これに伴い、等価的に１次コイルＬＤｂ１１／ＬＤｂ１２は存在しないものとみなせる。
【０１２１】
低出力モードでは、スイッチＳｂ０２がオン、スイッチＳｂ０３がオフとなり、ＡＤｂ０１とＡＤｂ０２が非動作状態（トランジスタがオフ）となり、ＡＤｂ０３が動作状態となる。この際に、スイッチＳｂ０１は、オンか、場合によってはオフであってもよい。すなわち、当該モードでは、ＡＤｂ０２周りは、図６のタイプ３の構成となり、これに伴いＴＲｂ０１の２次コイルＬＤｂ２１は短絡とみなせる。これにより、図４で述べたように、各モード用の差動増幅器の動作に対して非動作状態となっている他モード用の差動増幅器のオフ容量やインピーダンス調整用容量は大きな影響を与えないことになり、また、図６で述べたように、消費電力の問題も特に生じないことになる。さらに、２次コイルＬＤｂ２１，ＬＤｂ２２を適宜短絡とみなせるように制御できることから、図１８等で述べたように、出力インピーダンス整合の容易化が図れる。
【０１２２】
以上、本実施の形態１２によると、高出力モード、中出力モード、低出力モードの全てにおいて、前述した図２の場合と比較して非動作となっている差動増幅器の影響をより小さくすることができ、図３の場合と比較して消費電力の低減が図れる。また、図１８等でも述べたように、出力インピーダンス整合の容易化も図れる。それらの結果、図２や図３の場合と比較して、それぞれのモードでの電力増幅器の効率、利得をより高くすることができる。
【０１２３】
《複数パワーモード型高周波電力増幅装置のレイアウト構成（タイプ１＋タイプ３）［２］》
図２９は、図２８の高周波電力増幅装置において、その概略的なレイアウト構成例を示す平面図である。図中の各符号が示す部分の名称は、それらが図２８に含まれている場合はそれらと同じである。それ以外において、ＴＰｂ０１は、トランスフォーマＴＲｂ０１の一方の１次コイルＬＤｂ１１／ＬＤｂ１２のセンタータップであり、ＴＰｂ０２は、ＴＲｂ０１の他方の１次コイルＬＤｂ１３／ＬＤｂ１４のセンタータップである。また、ＴＰｂ０３は、トランスフォーマＴＲｂ０２の１次コイルＬＤｂ１５／ＬＤｂ１６のセンタータップである。当該センタータップにはＶＤＤが供給される。ＳＣｂ０１は、差動増幅器ＡＤｂ０１，ＡＤｂ０２を構成するＭＯＳＦＥＴの差動対の共通ソース配線であり、ＳＣｂ０２は、差動増幅器ＡＤｂ０３を構成するＭＯＳＦＥＴの差動対の共通ソース配線である。当該共通ソース配線にはＶＳＳが供給される。Ｇｂ０１，Ｇｂ０２は、ＡＤｂ０１におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）であり、Ｇｂ０３，Ｇｂ０４は、ＡＤｂ０２におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）であり、Ｇｂ０５，Ｇｂ０６は、ＡＤｂ０３におけるＭＯＳＦＥＴの差動対のゲート入力配線（差動入力配線）である。
【０１２４】
このような構成例において、容量ＣＤｂ０１，ＣＤｂ０２，ＣＤｂ０３，ＣＤｂ０４は、例えばＭＩＭ（Metal-Insulator-Metal）構造で実現される。トランスフォーマＴＲｂ０１は、ＬＤｂ１１／ＬＤｂ１２よりなる一方の１次コイルと、ＬＤｂ１３／ＬＤｂ１４よりなる他方の１次コイルと、２次コイルＬＤｂ２１を備える。２本の１次コイルは、並列に共通の２次コイルＬＤｂ２１と近接して配置され、それと磁気的に結合している。ＬＤｂ１１／ＬＤｂ１２よりなる１次コイルは１巻きで、ＬＤｂ１３／ＬＤｂ１４よりなる１次コイルは２巻きで、２次コイルＬＤｂ２１は２巻きである。トランスフォーマＴＲｂ０２は１次コイルＬＤｂ１５／ＬＤｂ１６と２次コイルＬＤｂ２２を備える。１次コイルＬＤｂ１５／ＬＤｂ１６は２次コイルＬＤｂ２２と近接して配置され、それと磁気的に結合している。１次コイルＬＤｂ１５／ＬＤｂ１６と２次コイルＬＤｂ２２は共に１巻きである。この例では、図２８における巻き線比（Ｋ／Ｎ）と（Ｌ／Ｍ）が同一となっており、ＡＤｂ０２とＡＤｂ０３の出力インピーダンスの違いに応じて、例えばＣＤｂ０２とＣＤｂ０３の容量値が調整される。
【０１２５】
ＴＲｂ０１の２次コイルＬＤｂ２１とＴＲｂ０２の２次コイルＬＤｂ２２は直列に結合され、その一端はＶＳＳに接続され、他端は負荷Ｒ１に接続される。また、ＬＤｂ２１，ＬＤｂ２２の直接結合の両端間には容量ＣＤｂ０４が接続される。ＡＤｂ０１の差動出力間にはインダクタＬｂ０１、スイッチＳｂ０１、インダクタＬｂ０２が直列に結合される。また、ＡＤｂ０１の差動出力間には、容量ＣＤｂ０１、およびＬＤｂ１１／ＬＤｂ１２よりなるＴＲｂ０１の一方の１次コイルが並列に接続される。ＡＤｂ０２の差動出力間には、スイッチＳｂ０２、容量ＣＤｂ０２が並列に接続され、更に、ＬＤｂ１３／ＬＤｂ１４よりなるＴＲｂ０１の他方の１次コイルが並列に接続される。ＡＤｂ０３の差動出力間には、容量ＣＤｂ０３、およびＬＤｂ１５／ＬＤｂ１６よりなるＴＲｂ０２の１次コイルが並列に接続される。これらの各コイルは、例えば金属膜配線で形成され、所謂オンチップインダクタ構造で実現される。このように、図２８の高周波電力増幅装置は、図２９から判るように、１個の半導体チップで実現することができ、これによって高周波電力増幅装置の小型化が実現可能となる。
【０１２６】
（実施の形態１３）
《複数バンド型高周波電力増幅装置の回路構成および動作（タイプ１）》
図３０は、本発明の実施の形態１３による高周波電力増幅装置において、その構成の一例を示す回路図である。図３０に示す高周波電力増幅装置は、３個の差動増幅器ＡＤｃ０１，ＡＤｃ０２，ＡＤｃ０３と、３本の１次コイルと１本の２次コイルよりなるトランスフォーマＴＲｃ０１を備えている。これまでの各実施の形態では、複数個の差動増幅器の動作、非動作を出力レベルの違いにより切り替える複数パワーモード型の高周波電力増幅装置を示したが、本実施の形態では、複数の差動増幅器の動作、非動作を信号周波数の違いにより切り替える複数バンド型の高周波電力増幅装置について説明する。
【０１２７】
差動増幅器ＡＤｃ０１，ＡＤｃ０２，ＡＤｃ０３は、それぞれ、バンド１用、バンド２用、バンド３用（周波数帯：バンド１＜バンド２＜バンド３）である。トランスフォーマＴＲｃ０１の３本の１次コイルの中の１本は、２個のコイルＬＤｃ１１，ＬＤｃ１２がセンタータップを介して直列に接続された構成となっている。ＴＲｃ０１の３本の１次コイルの中の他の１本は、２個のコイルＬＤｃ１３，ＬＤｃ１４がセンタータップを介して直列に接続された構成となっており、残りの１本は、２個のコイルＬＤｃ１５，ＬＤｃ１６がセンタータップを介して直列に接続された構成となっている。これらの３本の１次コイルは、ＴＲｃ０１の共通の２次コイルＬＤｃ２１に磁気的に結合している。また、各センタータップには電源電圧ＶＤＤが供給される。
【０１２８】
差動増幅器ＡＤｃ０１，ＡＤｃ０２，ＡＤｃ０３は、それぞれ例えばＭＯＳＦＥＴの差動対によって構成される。ＡＤｃ０１の差動出力は、１次コイルＬＤｃ１１／ＬＤｃ１２に接続され、ＡＤｃ０２の差動出力は、１次コイルＬＤｃ１３／ＬＤｃ１４に接続され、ＡＤｃ０３の差動出力は、１次コイルＬＤｃ１５／ＬＤｃ１６に接続される。１次コイルＬＤｃ１１／ＬＤｃ１２と２次コイルＬＤｃ２１の巻き数比はＫ／Ｎ、１次コイルＬＤｃ１３／ＬＤｃ１４と２次コイルＬＤｃ２１の巻き数比はＬ／Ｎ、１次コイルＬＤｃ１５／ＬＤｃ１６と２次コイルＬＤｃ２１の巻き数比はＭ／Ｎとなっている。ＡＤｃ０１の差動出力間には容量ＣＤｃ０１が、ＡＤｃ０２の差動出力間には容量ＣＤｃ０２が、ＡＤｃ０３の差動出力間には容量ＣＤｃ０３がそれぞれ接続される。
【０１２９】
さらに、ＡＤｃ０１の差動出力間には、インダクタＬｃ０１、スイッチＳｃ０１、インダクタＬｃ０２が直列に結合され、さらにそれに並列にスイッチＳｃ０２と容量Ｃｃ０１の直列接続回路が結合されている。ＡＤｃ０２の差動出力間にも、インダクタＬｃ０３、スイッチＳｃ０３、インダクタＬｃ０４が直列に結合され、さらにそれに並列にスイッチＳｃ０４と容量Ｃｃ０２の直列接続回路が結合されている。ＡＤｃ０３の差動出力間にも、インダクタＬｃ０５、スイッチＳｃ０５、インダクタＬｃ０６が直列に結合され、さらにそれに並列にスイッチＳｃ０６と容量Ｃｃ０３の直列接続回路が結合されている。Ｌｃ０１とＬｃ０２は同じインダクタ値を有し、Ｌｃ０３とＬｃ０４も同じインダクタ値を有し、Ｌｃ０５とＬｃ０６も同じインダクタ値を有している。２次コイルＬＤｃ２１の一端は接地電源電圧ＶＳＳに接続され、他端は負荷Ｒ１に接続される。ＬＤｃ２１の両端間には容量ＣＤｃ０４が接続される。
【０１３０】
バンド１動作モードでは、スイッチＳｃ０１，Ｓｃ０２がオフ、Ｓｃ０３がオン、Ｓｃ０４がオフ、Ｓｃ０５がオン、Ｓｃ０６がオフとなり、ＡＤｃ０２とＡＤｃ０３が非動作状態（トランジスタがオフ）となり、ＡＤｃ０１が動作状態となる。Ｌｃ０３，Ｌｃ０４のインダクタ値は、バンド１の周波数帯において、図４（タイプ１）で説明したように、非動作状態のＡＤｃ０２のオフ容量とインピーダンス調整用容量ＣＤｃ０２のアドミッタンスの和を打ち消す値に設定される。同様に、Ｌｃ０５，Ｌｃ０６のインダクタ値は、バンド１の周波数帯において、非動作状態のＡＤｃ０３のオフ容量とインピーダンス調整用容量ＣＤｃ０３のアドミッタンスの和を打ち消す値に設定される。
【０１３１】
バンド２動作モードでは、スイッチＳｃ０１がオン、Ｓｃ０２がオフ、Ｓｃ０３，Ｓｃ０４がオフ、Ｓｃ０５，Ｓｃ０６がオンとなり、ＡＤｃ０１とＡＤｃ０３が非動作状態（トランジスタがオフ）となり、ＡＤｃ０２が動作状態となる。Ｌｃ０１，Ｌｃ０２のインダクタ値は、バンド２の周波数帯において、非動作状態のＡＤｃ０１のオフ容量とインピーダンス調整用容量ＣＤｃ０１のアドミッタンスの和を打ち消す値に設定される。また、Ｃｃ０３の容量値は、バンド２の周波数帯において、Ｌｃ０５／Ｌｃ０６とＣｃ０３が並列に接続された場合のアドミッタンスが、非動作状態のＡＤｃ０３のオフ容量とインピーダンス調整用容量ＣＤｃ０３のアドミッタンスの和を打ち消すように設定される。すなわち、Ｌｃ０５／Ｌｃ０６のインダクタ値は、前述したように、バンド１の場合を基準に設定されているため、バンド２の場合には（周波数帯が上がった場合には）、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をＣｃ０３によって補償する。
【０１３２】
バンド３動作モードでは、スイッチＳｃ０１，Ｓｃ０２，Ｓｃ０３，Ｓｃ０４がオン、Ｓｃ０５、Ｓｃ０６がオフとなり、ＡＤｃ０１とＡＤｃ０２が非動作状態（トランジスタがオフ）となり、ＡＤｃ０３が動作状態となる。Ｃｃ０１の容量値は、バンド３の周波数帯において、Ｌｃ０１／Ｌｃ０２とＣｃ０１が並列に接続された場合のアドミッタンスが、非動作状態のＡＤｃ０１のオフ容量とインピーダンス調整用容量ＣＤｃ０１のアドミッタンスの和を打ち消すように設定される。また、Ｃｃ０２の容量値は、バンド３の周波数帯において、Ｌｃ０３／Ｌｃ０４とＣｃ０２が並列に接続された場合のアドミッタンスが、非動作状態のＡＤｃ０２のオフ容量とインピーダンス調整用容量ＣＤｃ０２のアドミッタンスの和を打ち消すように設定される。
【０１３３】
すなわち、Ｌｃ０１／Ｌｃ０２のインダクタ値は、前述したように、バンド２の場合を基準に設定されているため、バンド３の場合には（周波数帯が上がった場合には）、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をＣｃ０１によって補償する。同様に、Ｌｃ０３／Ｌｃ０４のインダクタ値は、前述したように、バンド１の場合を基準に設定されているため、バンド３の場合には（周波数帯が上がった場合には）、その分だけインダクタ成分が増大することになる。そこで、このインダクタ成分の増大分をＣｃ０２によって補償する。これにより、図４で説明したように、各バンド用の差動増幅器の動作に対して、非動作状態となっている他バンド用の差動増幅器のオフ容量やインピーダンス調整用容量は、大きな影響を与えないことになる。
【０１３４】
以上、本実施の形態１３によると、３つのバンド全てにおいて、前述した図２の場合と比較して、非動作となっている差動増幅器の影響をより小さくすることができ、その結果、それぞれのバンドでの電力増幅器の効率、利得をより高くすることができる。この際には、図４のインピーダンス補正ブロックＭＢＫ１におけるインダクタ成分の周波数帯に伴う変動を適宜容量成分の追加によって補償することで、非動作となっている差動増幅器の影響をより小さくすることができる。なお、ここでは、周波数が低い側のバンドを基準に各インダクタ値を設定し、周波数が高い側のバンドに変わった場合に容量成分で補償する構成としたが、例えば各インダクタ値を周波数が高い側のバンドを基準に設定するようなことも可能である。この場合、周波数が低い側のバンドに変わった場合に、インダクタ成分の不足分を別のインダクタ成分で補償するような構成となる。ただし、通常、インダクタの方が容量よりも回路面積が大きくなり得るため、この観点では、図３０のように、容量成分で補償するような構成を用いる方が望ましい。
【０１３５】
（実施の形態１４）
《インピーダンス補正ブロックのスイッチ構成［１］》
図３１は、本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの構成例を示す回路図である。図３１には、例えば図４を例として、差動増幅器ＡＤ１がＮＭＯＳトランジスタＭＮ１，ＭＮ２の差動対で構成され、インピーダンス補正ブロックＭＢＫ１内のスイッチＳ１が、インダクタＬ１の一端とインダクタＬ２の一端の間にソース・ドレイン経路が接続されたＮＭＯＳトランジスタＭＮｓ１で構成された例が示されている。ＭＮｓ１のゲートにはバイアス電圧ＶＧが印加される。
【０１３６】
このように構成例において、バイアス電圧ＶＧによってＭＮｓ１のオン・オフを制御する際には、２通りの制御方法がある。第１の制御方法では、トランスフォーマＴＲ１の１次コイルＬＤ１／ＬＤ２のセンタータップに固定の電源電圧ＶＤＤ（例えば３Ｖ）が供給され、ゲート電圧ＶＧとして、ＭＮｓ１がオンの場合に例えば６Ｖ、オフの場合に例えば０Ｖが印加される。ＭＮｓ１のソース・ドレインには、ＶＤＤが１次コイルＬＤ１／ＬＤ２、インダクタＬ１，Ｌ２を介して印加される。第１の制御方法によると、ＶＤＤは固定のままでよく、制御が容易になるという効果が得られる。ただし、ＶＧにＶＤＤよりも高い電圧を供給する必要があり、そのための回路が必要になる恐れがある。
【０１３７】
第２の制御方法では、センタータップに供給する電源電圧ＶＤＤが可変とされ、ＭＮｓ１がオンの場合にはバイアス電圧ＶＧに例えば３Ｖ、ＶＤＤに例えば０Ｖが印加され、ＭＮｓ１がオフの場合にはＶＧに例えば０Ｖ、ＶＤＤに例えば３Ｖが印加される。第２の制御方法によると、ＶＤＤよりも高い電圧を供給するための回路を不要にできるという効果が得られる。ただし、ＶＤＤを可変とするための回路が必要となる恐れがある。
【０１３８】
《インピーダンス補正ブロックのスイッチ構成［２］》
図３２は、本発明の実施の形態１４による高周波電力増幅装置において、それに含まれるインピーダンス補正ブロック内のスイッチの他の構成例を示す回路図である。図３２では、図３１に対して、ＮＭＯＳトランジスタＭＮｓ１のソース・ドレインの一方とインダクタＬ１の一端の間に容量Ｃ５が接続され、ＭＮｓ１のソース・ドレインの他方とインダクタＬ２の一端の間に容量Ｃ６が接続されている。Ｃ５，Ｃ６は、ＤＣ的な接続を遮断するためのものである。さらに、ＭＮｓ１のソース・ドレインから配線が引き出され、そこにソース電圧ＶＳが印加されている。
【０１３９】
このような構成例において、ＭＮｓ１がオンの場合にはバイアス電圧ＶＧに例えば３Ｖ、ソース電圧ＶＳに例えば０Ｖが印加され、ＭＮｓ１がオフの場合にはＶＧに例えば０Ｖ、ＶＳに例えば３Ｖが印加される。この第３の制御方法によると、電源電圧ＶＤＤよりも高い電圧を供給するための回路やＶＤＤを可変とするための回路が不要にできる効果がある。ただし、スイッチのオン・オフの効果を高く保つためには、容量Ｃ５，Ｃ６の容量値を大きくすることが望ましく、その占有面積が大きくなる恐れがある。なお、Ｃ５，Ｃ６は、例えばＭＩＭ（Metal-Insulator-Metal）構造で実現される。
【０１４０】
以上のような、スイッチの構成および制御方法を用いると、当該スイッチを差動増幅器等と同一の半導体チップ上で実現することが可能となる。この際には、前述した制御方法１〜制御方法３の中から求められる要求に応じて最適な制御方法が選択される。なお、ここでは、図４のタイプ１の構成を例に説明を行ったが、図５のタイプ２や図６のタイプ３の構成に関しても図３１および図３２と同様なスイッチの構成および制御方法が適用可能である。また、スイッチの構成および制御方法は、勿論、前述した制御方法１〜制御方法３に限られるものではなく、例えばＰＭＯＳトランジスタを用いる等、適宜変更することも可能である。
【０１４１】
（実施の形態１５）
《無線通信システムの構成［１］》
図３３は、本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの構成例を示すブロック図である。図３３には、例えば、１個のバンドで３個のパワーモードに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図３３において、ＢＬ１〜ＢＬ３は入力バラン、ＡＤ＿１〜ＡＤ＿３は差動増幅器、ＴＲ＿１はトランスフォーマ、ＩＳ１はアイソレータ、ＤＰＸ１はデュプレクサ、ＦＴ１はバンドパスフィルタ、ＬＮＡ１は低雑音増幅器、ＡＮＴはアンテナである。
【０１４２】
ここで、差動増幅器ＡＤ＿１〜ＡＤ＿３およびトランスフォーマＴＲ＿１の部分に、実施の形態６〜１２で述べたような高周波電力増幅装置が適用される。それらの各実施の形態で説明したように、ＴＲ＿１から、高出力モード、中出力モード、低出力モードのいずれかの電力が出力され、当該出力電力が、アイソレータＩＳ１、デュプレクサＤＰＸ１およびアンテナＡＮＴを経て送信される。一方、ＡＮＴで受信された受信波は、ＤＰＸ１およびバンドパスフィルタＦＴ１を経て低雑音増幅器ＬＮＡ１で増幅される。
【０１４３】
《無線通信システムの構成［２］》
図３４は、本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの他の構成例を示すブロック図である。図３４には、例えば、２個のバンドで、各バンド毎に３個のパワーモードに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図３４において、ＢＬ１〜ＢＬ６は入力バラン、ＡＤ＿１〜ＡＤ＿６は差動増幅器、ＴＲ＿１，ＴＲ＿２はトランスフォーマ、ＩＳ１，ＩＳ２はアイソレータ、ＤＰＸ１，ＤＰＸ２はデュプレクサ、ＦＴ１，ＦＴ２はバンドパスフィルタ、ＬＮＡ１，ＬＮＡ２は低雑音増幅器、ＡＮＴはアンテナ、ＡＮＴＳＷ１はアンテナスイッチである。
【０１４４】
ここで、差動増幅器ＡＤ＿１〜ＡＤ＿３およびトランスフォーマＴＲ＿１の部分と、差動増幅器ＡＤ＿４〜ＡＤ＿６およびトランスフォーマＴＲ＿２の部分に、それぞれ、実施の形態６〜１２で述べたような高周波電力増幅装置が適用される。ＡＤ＿１〜ＡＤ＿３およびＴＲ＿１の部分がバンド１用であり、ＡＤ＿４〜ＡＤ＿６およびＴＲ＿２の部分がバンド２用である。アンテナスイッチＡＮＴＳＷ１は、デュプレクサＤＰＸ１，ＤＰＸ２のいずれか一方をアンテナＡＮＴに接続し、これによって各バンドの切り替えが行われる。各バンドでの送受信信号の流れは図３３の場合と同様である。
【０１４５】
《無線通信システムの構成［３］》
図３５は、本発明の実施の形態１５による高周波電力増幅装置において、それを適用した無線通信システムの更に他の構成例を示すブロック図である。図３５には、例えば、３個のバンドに対応した無線通信システムにおけるアンテナ周りの送受信部の構成例が示されている。図３５において、ＢＬ１〜ＢＬ３は入力バラン、ＡＤ＿１〜ＡＤ＿３は差動増幅器、ＴＲ＿１はトランスフォーマ、ＩＳ１はアイソレータ、ＦＴ１〜ＦＴ３はバンドパスフィルタ、ＬＮＡ１〜ＬＮＡ３は低雑音増幅器、ＡＮＴはアンテナ、ＡＮＴＳＷ２はアンテナスイッチである。
【０１４６】
ここで、差動増幅器ＡＤ＿１〜ＡＤ＿３およびトランスフォーマＴＲ＿１の部分に、実施の形態１３で述べたような高周波電力増幅装置が適用される。実施の形態１３で説明したように、ＴＲ＿１から、バンド１〜バンド３のいずれかの電力が出力され、当該出力電力が、アイソレータＩＳ１とアンテナＡＮＴを経て送信される。一方、ＡＮＴで受信された受信波は、バンド１〜バンド３に応じてアンテナスイッチＡＮＴＳＷ２により経路が選択され、各経路に応じてバンドパスフィルタＦＴ１〜ＦＴ３のいずれかを経て、低雑音増幅器ＬＮＡ１〜ＬＮＡ３のいずれかで増幅される。
【０１４７】
以上のように、本実施の形態による高周波電力増幅装置を用いることで、図３３〜図３５に示したような複数バンドおよび／または複数パワーモード対応の無線通信システムにおいて、アンテナに向けて高効率で電力を伝達することが可能になる。また、トランスフォーマを用いることで、無線通信システムの部品点数を削減でき、無線通信システムの小型化が図れる。
【０１４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１４９】
例えば、ここではタイプ１〜タイプ３を用いた代表的な高周波電力増幅装置の構成例を示したが、勿論、これらに限定されるものではなく、タイプ１〜タイプ３の１つ以上を用いて、これまでに述べた以外の高周波電力増幅装置を構成することも可能である。例えば図２３において、ＬＤ６２２，ＬＤ６２３の直列接続に対してＬＤ６２１を並列接続したような構成とし、ＡＤ６０１にタイプ２の機能を適用し、ＡＤ６０２，ＡＤ６０３のそれぞれにタイプ２とタイプ３の両機能を備えさせるなど、タイプ２とタイプ３を組み合わせた構成とすることも可能である。また、例えば、図２４のような構成を用いて、図３０で述べたような複数バンドを実現することも可能である。さらに、本実施の形態による高周波電力増幅装置は、携帯電話機を代表に、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）等も含めて様々な無線通信システムに対して適用可能である。
【０１５０】
ここで、前述した各実施の形態の高周波電力増幅装置によって得られる特徴的な構成を以下に纏める。
【０１５１】
（１）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｎの差動増幅器の出力が各々接続された第１、…、第ｎの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、少なくとも１個以上の差動増幅器の差動出力間にインダクタ素子とスイッチ素子が直列に接続されていることを特徴とする（図４、図７、図２２等）。
【０１５２】
（２）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｎの差動増幅器の出力が各々接続された第１、…、第ｎの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続され、さらにそれと並列に、容量とスイッチ素子が直列に接続されていることを特徴とする（図４、図１０等）。
【０１５３】
（３）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは並列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする（図５、図１２等）。
【０１５４】
（４）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは並列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間に容量とスイッチ素子が直列に接続されていることを特徴とする（図５、図１２、図１４等）。
【０１５５】
（５）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは直列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする（図１５、図２３等）。
【０１５６】
（６）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは直列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続され、さらにそれと並列に、容量とスイッチ素子が直列に接続されていることを特徴とする（図４、図１５、図２３等）。
【０１５７】
（７）本実施の形態による高周波電力増幅装置は、第１、…、第ｎ（ｎは２以上の整数）の差動増幅器と第１、…、第ｎのトランスフォーマを備え、第１、…、第ｎの差動増幅器の出力はそれぞれ第１、…、第ｎのトランスフォーマの１次コイルと接続され、第１、…、第ｎのトランスフォーマの２次コイルは直列に接続されており、少なくとも１つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする（図６、図１８、図２４等）。
【０１５８】
（８）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、…、第（ｎ＋１）のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力はそれぞれ第２、…、第（ｎ＋１）のトランスフォーマの１次コイルと接続され、第１、…、第（ｎ＋１）のトランスフォーマの２次コイルは並列に接続されており、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図２５において、ＬＤ８２１とＬＤ８２２の接続を並列に変更したような構成に該当する。
【０１５９】
（９）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、…、第（ｎ＋１）のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力はそれぞれ第２、…、第（ｎ＋１）のトランスフォーマの１次コイルと接続され、第１、…、第（ｎ＋１）のトランスフォーマの２次コイルは直列に接続されており、第１、…、第ｍの差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする（図２５〜図２８等）。
【０１６０】
（１０）本実施の形態による高周波電力増幅装置は、前述した（９）の構成において、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間に、インダクタとスイッチ素子が直列に接続されていることを特徴とする。
【０１６１】
（１１）本実施の形態による高周波電力増幅装置は、前述した（９）の構成において、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間に、スイッチ素子が接続されていることを特徴とする。
【０１６２】
（１２）本実施の形態による高周波電力増幅装置は、前述した（９）の構成において、第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間に、スイッチ素子が接続されていることを特徴とする。
【０１６３】
（１３）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、第２のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第２のトランスフォーマは第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力が各々接続された第（ｍ＋１）、…、第（ｍ＋ｎ）の１次コイルと、それらが磁気的に結合した第２の２次コイルを有し、第１と第２のトランスフォーマの２次コイルは並列に接続されており、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図７の構成を２個設け、その２個の２次コイルを並列に接続したような構成に該当する。
【０１６４】
（１４）本実施の形態による高周波電力増幅装置は、第１、…、第（ｍ＋ｎ）（ｍ，ｎは１以上の整数）の差動増幅器と第１、第２のトランスフォーマを備え、第１のトランスフォーマは第１、…、第ｍの差動増幅器の出力が各々接続された第１、…、第ｍの１次コイルと、それらが磁気的に結合した第１の２次コイルを有し、第２のトランスフォーマは第（ｍ＋１）、…、第（ｍ＋ｎ）の差動増幅器（ｎ個）の出力が各々接続された第（ｍ＋１）、…、第（ｍ＋ｎ）の１次コイルと、それらが磁気的に結合した第２の２次コイルを有し、第１と第２のトランスフォーマの２次コイルは直列に接続されており、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。これは、例えば、図７の構成を２個設け、その２個の２次コイルを直列に接続したような構成に該当する。
【０１６５】
（１５）本実施の形態による高周波電力増幅装置は、前述した（１４）の構成において、第１、…、第（ｍ＋ｎ）の差動増幅器のうちで少なくとも１つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする。
【０１６６】
（１６）本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその１次コイルに接続されたトランスフォーマを備え、少なくとも１つ以上の差動増幅器の差動出力間にインダクタとスイッチ素子が直列に接続されていることを特徴とする。
【０１６７】
（１７）本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその１次コイルに接続されたトランスフォーマを備え、少なくとも１つ以上の差動増幅器の差動出力間に容量とスイッチ素子が直列に接続されていることを特徴とする。
【０１６８】
（１８）本実施の形態による高周波電力増幅装置は、複数の差動増幅器と、それらの差動増幅器の出力がその１次コイルに接続されたトランスフォーマを備え、少なくとも１つ以上の差動増幅器の差動出力間にスイッチ素子が接続されていることを特徴とする。
【０１６９】
（１９）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、スイッチ素子がＦＥＴよりなり、差動増幅器の差動出力とそのＦＥＴのソースおよびドレインの間にそれぞれ容量が接続され、ＦＥＴと差動出力との間のＤＣ接続が遮断されていることを特徴とする（図３２）。
【０１７０】
（２０）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、スイッチ素子がＦＥＴよりなり、トランスフォーマの１次コイルに供給される電源電圧が可変であり、差動増幅器の差動出力間に接続されたスイッチをオフさせる場合にはその電源電圧が高く制御され、差動増幅器の差動出力間に接続されたスイッチをオンさせる場合にはその電源電圧が低く制御されることを特徴とする（図３１）。
【０１７１】
（２１）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、各差動増幅器がそれぞれ電力レベルの異なる信号を出力することを特徴とする。
【０１７２】
（２２）本実施の形態による高周波電力増幅装置は、前述した（１）〜（１８）の構成において、各差動増幅器がそれぞれ周波数の異なる信号を出力することを特徴とする。
【０１７３】
（２３）本実施の形態による高周波電力増幅装置は、前述した（１）〜（２２）の構成において、複数の差動増幅器のうち１つのみが動作状態、他が非動作状態とされ、その動作状態の差動増幅器の差動出力間に接続されたスイッチはオフに制御され、非動作状態の差動増幅器のトランジスタはオフに制御され、非動作状態の差動増幅器の差動出力間に接続されたスイッチはオンに制御されることを特徴とする。
【符号の説明】
【０１７４】
ＡＤ 差動増幅器
ＡＮＴ アンテナ
ＡＮＴＳＷ アンテナスイッチ
ＢＬ 入力バラン
Ｃ 容量
ＣＤ インピーダンス調整用容量
ＣＰ 寄生容量（オフ容量）
ＤＰＸ デュプレクサ
ＦＴ バンドパスフィルタ
Ｇ ゲート入力配線
ＩＳ アイソレータ
Ｌ インダクタ
ＬＤ コイル
ＬＮＡ 低雑音増幅器
ＭＢＫ インピーダンス補正ブロック
ＭＮ ＮＭＯＳトランジスタ
Ｎ ノード
Ｒ 負荷
Ｓ スイッチ
ＳＣ 共通ソース配線
ＴＰ センタータップ
ＴＲ トランスフォーマ
ＶＤＤ 電源電圧
ＶＧ バイアス電圧
ＶＳ ソース電圧
ＶＳＳ 接地電源電圧
【特許請求の範囲】
【請求項１】
第１Ａノードと第１Ｂノードの間に結合される第１の１次コイルと、
前記第１の１次コイルと磁気結合する第１の２次コイルと、
前記第１Ａノードと前記第１Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第１差動増幅器と、
前記第１Ａノードと前記第１Ｂノードの間に直列に結合される第１リアクタンス素子および第１スイッチとを備え、
前記第１スイッチは、前記第１差動増幅器が非動作状態に制御される際にはオンに制御され、前記第１差動増幅器が動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。
【請求項２】
請求項１記載の高周波電力増幅装置において、
前記第１差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第１リアクタンス素子は、前記第１差動増幅器が前記非動作状態に制御される際に、前記第１の１次コイルの両端から前記オフ容量で表される前記第１差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項３】
請求項２記載の高周波電力増幅装置において、
前記第１リアクタンス素子は、
前記第１Ａノードと前記第１スイッチの一端の間に結合される第１Ａインダクタ素子と、
前記第１Ｂノードと前記第１スイッチの他端の間に結合される第１Ｂインダクタ素子とを有することを特徴とする高周波電力増幅装置。
【請求項４】
請求項３記載の高周波電力増幅装置において、
前記第１の１次コイルは、中点に電源電圧が供給され、
前記第１スイッチは、スイッチ用トランジスタを備え、
前記高周波電力増幅装置は、さらに、
前記スイッチ用トランジスタの一端と前記第１Ａインダクタ素子の間に挿入される第１Ａ直流カット用容量と、
前記スイッチ用トランジスタの他端と前記第１Ｂインダクタ素子の間に挿入される第１Ｂ直流カット用容量とを備え、
前記スイッチ用トランジスタのオン・オフは、前記スイッチ用トランジスタの制御入力ノードと前記スイッチ用トランジスタの一端および他端とに前記電源電圧および接地電源電圧を印加することで制御されることを特徴とする高周波電力増幅装置。
【請求項５】
請求項２記載の高周波電力増幅装置において、さらに、
第２Ａノードと第２Ｂノード間に結合され、前記第１の２次コイルと磁気結合する第２の１次コイルと、
前記第２Ａノードと前記第２Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第２差動増幅器とを備え、
前記第２差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器の前記差動対のトランジスタよりもトランジスタサイズが小さいことを特徴とする高周波電力増幅装置。
【請求項６】
請求項５記載の高周波電力増幅装置において、さらに、
前記第２Ａノードと前記第２Ｂノードの間に直列に結合される第２リアクタンス素子および第２スイッチとを備え、
前記第２スイッチは、前記第２差動増幅器が非動作状態に制御される際にはオンに制御され、前記第２差動増幅器が動作状態に制御される際にはオフに制御され、
前記第２差動増幅器の前記差動対のトランジスタは、前記第２差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第２リアクタンス素子は、前記第２差動増幅器が前記非動作状態に制御される際に、前記第２の１次コイルの両端から前記オフ容量で表される前記第２差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項７】
請求項２記載の高周波電力増幅装置において、さらに、
第３Ａノードと第３Ｂノード間に結合され、前記第１の２次コイルと磁気結合する第３の１次コイルと、
前記第３Ａノードと前記第３Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第３差動増幅器と、
前記第３Ａノードと前記第３Ｂノードの間に直列に結合される第３リアクタンス素子および第３スイッチとを備え、
前記第１差動増幅器は、第１周波数帯の入力信号を増幅し、
前記第３差動増幅器は、前記第１周波数帯とは異なる第２周波数帯の入力信号を増幅し、
前記第３スイッチは、前記第３差動増幅器が非動作状態に制御される際にはオンに制御され、前記第３差動増幅器が動作状態に制御される際にはオフに制御され、
前記第３差動増幅器の前記差動対のトランジスタは、前記第３差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第３リアクタンス素子は、前記第３差動増幅器が前記非動作状態に制御される際に、前記第３の１次コイルの両端から前記オフ容量で表される前記第３差動増幅器側を見た回路が前記第１周波数帯において並列共振回路に見えるリアクタンス値に設定され、
前記第１リアクタンス素子は、前記第１差動増幅器が前記非動作状態に制御される際に、前記第１の１次コイルの両端から前記オフ容量で表される前記第１差動増幅器側を見た回路が前記第２周波数帯において並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項８】
請求項２記載の高周波電力増幅装置において、
前記第１リアクタンス素子は、第２Ａおよび第２Ｂインダクタ素子と、第１容量素子とを備え、
前記第１スイッチは、第１Ａおよび第１Ｂスイッチを備え、
前記第２Ａインダクタ素子は、前記第１Ａノードと前記第１Ａスイッチの一端の間に結合され、
前記第２Ｂインダクタ素子は、前記第１Ｂノードと前記第１Ａスイッチの他端の間に結合され、
前記第１容量素子および前記第１Ｂスイッチは、前記第１Ａノードと前記第１Ｂノードの間に直列に結合され、
前記第１Ａおよび第１Ｂスイッチは、前記第１差動増幅器が非動作状態に制御される際には共にオンに制御され、前記第１差動増幅器が動作状態に制御される際には共にオフに制御されることを特徴とする高周波電力増幅装置。
【請求項９】
請求項１記載の高周波電力増幅装置において、
前記第１差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第１リアクタンス素子は、前記第１差動増幅器が前記非動作状態に制御される際に、前記第１の２次コイルの両端から前記第１の２次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項１０】
請求項９記載の高周波電力増幅装置において、さらに、
第４Ａノードと第４Ｂノード間に結合される第４の１次コイルと、
前記第４の１次コイルと磁気結合し、前記第１の２次コイルと並列接続される第２の２次コイルと、
前記第４Ａノードと前記第４Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第４差動増幅器と、
前記第４Ａノードと前記第４Ｂノードの間に直列に結合される第４リアクタンス素子および第４スイッチとを備え、
前記第４スイッチは、前記第４差動増幅器が非動作状態に制御される際にはオンに制御され、前記第４差動増幅器が動作状態に制御される際にはオフに制御され、
前記第４差動増幅器の前記差動対のトランジスタは、前記第４差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第４リアクタンス素子は、前記第４差動増幅器が前記非動作状態に制御される際に、前記第２の２次コイルの両端から前記第２の２次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項１１】
請求項１記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、１個の半導体チップ上に形成されることを特徴とする高周波電力増幅装置。
【請求項１２】
第１Ａノードと第１Ｂノードの間に結合され、中点に電源電圧が供給される第１の１次コイルと、
前記第１の１次コイルと磁気結合する第１の２次コイルと、
前記第１Ａノードと前記第１Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第１差動増幅器と、
前記第１Ａノードと前記第１Ｂノードの間に結合される第１スイッチとを備え、
前記第１スイッチは、前記第１差動増幅器が非動作状態に制御される際にはオンに制御され、前記第１差動増幅器が動作状態に制御される際にはオフに制御され、
前記第１差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器が前記非動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。
【請求項１３】
請求項１２記載の高周波電力増幅装置において、さらに、
第２Ａノードと第２Ｂノード間に結合される第２の１次コイルと、
前記第２の１次コイルと磁気結合し、前記第１の２次コイルと直列接続される第２の２次コイルと、
前記第２Ａノードと前記第２Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第２差動増幅器と、
前記第２Ａノードと前記第２Ｂノードの間に結合される第２スイッチとを備え、
前記第２スイッチは、前記第２差動増幅器が非動作状態に制御される際にはオンに制御され、前記第２差動増幅器が動作状態に制御される際にはオフに制御され、
前記第２差動増幅器の前記差動対のトランジスタは、前記第２差動増幅器が前記非動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。
【請求項１４】
請求項１３記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、１個の半導体チップ上に形成されることを特徴とする高周波電力増幅装置。
【請求項１５】
それぞれが差動対のトランジスタを含む第１〜第Ｎ（Ｎは２以上の整数）の差動増幅器と、
第１〜第Ｎの１次コイルと、前記第１〜第Ｎの１次コイルに磁気結合される単数または複数の２次コイルとを含むトランスフォーマとを備え、
第Ｋ（Ｋ＝１，…，Ｎ）の１次コイルは、第Ｋの差動増幅器の差動出力ノード間に接続され、
前記第１〜第Ｎの差動増幅器の内の少なくとも１個以上の差動増幅器の差動出力ノード間にリアクタンス素子とスイッチが直列に接続されていることを特徴とする高周波電力増幅装置。
【請求項１６】
請求項１５記載の高周波電力増幅装置において、
前記第１〜第Ｎの差動増幅器にそれぞれ含まれる前記差動対のトランジスタは、前記第１〜第Ｎの差動増幅器毎にトランジスタサイズが異なり、
前記第１〜第Ｎの差動増幅器の内、前記トランジスタサイズが最も小さい差動増幅器は前記リアクタンス素子および前記スイッチを備えず、
前記第１〜第Ｎの差動増幅器の内、前記トランジスタサイズが最も大きい差動増幅器は前記リアクタンス素子および前記スイッチを備えることを特徴とする高周波電力増幅装置。
【請求項１７】
請求項１５記載の高周波電力増幅装置において、
前記第１〜第Ｎの差動増幅器は、それぞれ入力信号の周波数帯が異なることを特徴とする高周波電力増幅装置。
【請求項１】
第１Ａノードと第１Ｂノードの間に結合される第１の１次コイルと、
前記第１の１次コイルと磁気結合する第１の２次コイルと、
前記第１Ａノードと前記第１Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第１差動増幅器と、
前記第１Ａノードと前記第１Ｂノードの間に直列に結合される第１リアクタンス素子および第１スイッチとを備え、
前記第１スイッチは、前記第１差動増幅器が非動作状態に制御される際にはオンに制御され、前記第１差動増幅器が動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。
【請求項２】
請求項１記載の高周波電力増幅装置において、
前記第１差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第１リアクタンス素子は、前記第１差動増幅器が前記非動作状態に制御される際に、前記第１の１次コイルの両端から前記オフ容量で表される前記第１差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項３】
請求項２記載の高周波電力増幅装置において、
前記第１リアクタンス素子は、
前記第１Ａノードと前記第１スイッチの一端の間に結合される第１Ａインダクタ素子と、
前記第１Ｂノードと前記第１スイッチの他端の間に結合される第１Ｂインダクタ素子とを有することを特徴とする高周波電力増幅装置。
【請求項４】
請求項３記載の高周波電力増幅装置において、
前記第１の１次コイルは、中点に電源電圧が供給され、
前記第１スイッチは、スイッチ用トランジスタを備え、
前記高周波電力増幅装置は、さらに、
前記スイッチ用トランジスタの一端と前記第１Ａインダクタ素子の間に挿入される第１Ａ直流カット用容量と、
前記スイッチ用トランジスタの他端と前記第１Ｂインダクタ素子の間に挿入される第１Ｂ直流カット用容量とを備え、
前記スイッチ用トランジスタのオン・オフは、前記スイッチ用トランジスタの制御入力ノードと前記スイッチ用トランジスタの一端および他端とに前記電源電圧および接地電源電圧を印加することで制御されることを特徴とする高周波電力増幅装置。
【請求項５】
請求項２記載の高周波電力増幅装置において、さらに、
第２Ａノードと第２Ｂノード間に結合され、前記第１の２次コイルと磁気結合する第２の１次コイルと、
前記第２Ａノードと前記第２Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第２差動増幅器とを備え、
前記第２差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器の前記差動対のトランジスタよりもトランジスタサイズが小さいことを特徴とする高周波電力増幅装置。
【請求項６】
請求項５記載の高周波電力増幅装置において、さらに、
前記第２Ａノードと前記第２Ｂノードの間に直列に結合される第２リアクタンス素子および第２スイッチとを備え、
前記第２スイッチは、前記第２差動増幅器が非動作状態に制御される際にはオンに制御され、前記第２差動増幅器が動作状態に制御される際にはオフに制御され、
前記第２差動増幅器の前記差動対のトランジスタは、前記第２差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第２リアクタンス素子は、前記第２差動増幅器が前記非動作状態に制御される際に、前記第２の１次コイルの両端から前記オフ容量で表される前記第２差動増幅器側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項７】
請求項２記載の高周波電力増幅装置において、さらに、
第３Ａノードと第３Ｂノード間に結合され、前記第１の２次コイルと磁気結合する第３の１次コイルと、
前記第３Ａノードと前記第３Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第３差動増幅器と、
前記第３Ａノードと前記第３Ｂノードの間に直列に結合される第３リアクタンス素子および第３スイッチとを備え、
前記第１差動増幅器は、第１周波数帯の入力信号を増幅し、
前記第３差動増幅器は、前記第１周波数帯とは異なる第２周波数帯の入力信号を増幅し、
前記第３スイッチは、前記第３差動増幅器が非動作状態に制御される際にはオンに制御され、前記第３差動増幅器が動作状態に制御される際にはオフに制御され、
前記第３差動増幅器の前記差動対のトランジスタは、前記第３差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第３リアクタンス素子は、前記第３差動増幅器が前記非動作状態に制御される際に、前記第３の１次コイルの両端から前記オフ容量で表される前記第３差動増幅器側を見た回路が前記第１周波数帯において並列共振回路に見えるリアクタンス値に設定され、
前記第１リアクタンス素子は、前記第１差動増幅器が前記非動作状態に制御される際に、前記第１の１次コイルの両端から前記オフ容量で表される前記第１差動増幅器側を見た回路が前記第２周波数帯において並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項８】
請求項２記載の高周波電力増幅装置において、
前記第１リアクタンス素子は、第２Ａおよび第２Ｂインダクタ素子と、第１容量素子とを備え、
前記第１スイッチは、第１Ａおよび第１Ｂスイッチを備え、
前記第２Ａインダクタ素子は、前記第１Ａノードと前記第１Ａスイッチの一端の間に結合され、
前記第２Ｂインダクタ素子は、前記第１Ｂノードと前記第１Ａスイッチの他端の間に結合され、
前記第１容量素子および前記第１Ｂスイッチは、前記第１Ａノードと前記第１Ｂノードの間に直列に結合され、
前記第１Ａおよび第１Ｂスイッチは、前記第１差動増幅器が非動作状態に制御される際には共にオンに制御され、前記第１差動増幅器が動作状態に制御される際には共にオフに制御されることを特徴とする高周波電力増幅装置。
【請求項９】
請求項１記載の高周波電力増幅装置において、
前記第１差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第１リアクタンス素子は、前記第１差動増幅器が前記非動作状態に制御される際に、前記第１の２次コイルの両端から前記第１の２次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項１０】
請求項９記載の高周波電力増幅装置において、さらに、
第４Ａノードと第４Ｂノード間に結合される第４の１次コイルと、
前記第４の１次コイルと磁気結合し、前記第１の２次コイルと並列接続される第２の２次コイルと、
前記第４Ａノードと前記第４Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第４差動増幅器と、
前記第４Ａノードと前記第４Ｂノードの間に直列に結合される第４リアクタンス素子および第４スイッチとを備え、
前記第４スイッチは、前記第４差動増幅器が非動作状態に制御される際にはオンに制御され、前記第４差動増幅器が動作状態に制御される際にはオフに制御され、
前記第４差動増幅器の前記差動対のトランジスタは、前記第４差動増幅器が前記非動作状態に制御される際に等価的にオフ容量で表され、
前記第４リアクタンス素子は、前記第４差動増幅器が前記非動作状態に制御される際に、前記第２の２次コイルの両端から前記第２の２次コイル側を見た回路が並列共振回路に見えるリアクタンス値に設定されることを特徴とする高周波電力増幅装置。
【請求項１１】
請求項１記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、１個の半導体チップ上に形成されることを特徴とする高周波電力増幅装置。
【請求項１２】
第１Ａノードと第１Ｂノードの間に結合され、中点に電源電圧が供給される第１の１次コイルと、
前記第１の１次コイルと磁気結合する第１の２次コイルと、
前記第１Ａノードと前記第１Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第１差動増幅器と、
前記第１Ａノードと前記第１Ｂノードの間に結合される第１スイッチとを備え、
前記第１スイッチは、前記第１差動増幅器が非動作状態に制御される際にはオンに制御され、前記第１差動増幅器が動作状態に制御される際にはオフに制御され、
前記第１差動増幅器の前記差動対のトランジスタは、前記第１差動増幅器が前記非動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。
【請求項１３】
請求項１２記載の高周波電力増幅装置において、さらに、
第２Ａノードと第２Ｂノード間に結合される第２の１次コイルと、
前記第２の１次コイルと磁気結合し、前記第１の２次コイルと直列接続される第２の２次コイルと、
前記第２Ａノードと前記第２Ｂノードを差動出力ノードとし、差動対のトランジスタを含む第２差動増幅器と、
前記第２Ａノードと前記第２Ｂノードの間に結合される第２スイッチとを備え、
前記第２スイッチは、前記第２差動増幅器が非動作状態に制御される際にはオンに制御され、前記第２差動増幅器が動作状態に制御される際にはオフに制御され、
前記第２差動増幅器の前記差動対のトランジスタは、前記第２差動増幅器が前記非動作状態に制御される際にはオフに制御されることを特徴とする高周波電力増幅装置。
【請求項１４】
請求項１３記載の高周波電力増幅装置において、
前記高周波電力増幅装置は、１個の半導体チップ上に形成されることを特徴とする高周波電力増幅装置。
【請求項１５】
それぞれが差動対のトランジスタを含む第１〜第Ｎ（Ｎは２以上の整数）の差動増幅器と、
第１〜第Ｎの１次コイルと、前記第１〜第Ｎの１次コイルに磁気結合される単数または複数の２次コイルとを含むトランスフォーマとを備え、
第Ｋ（Ｋ＝１，…，Ｎ）の１次コイルは、第Ｋの差動増幅器の差動出力ノード間に接続され、
前記第１〜第Ｎの差動増幅器の内の少なくとも１個以上の差動増幅器の差動出力ノード間にリアクタンス素子とスイッチが直列に接続されていることを特徴とする高周波電力増幅装置。
【請求項１６】
請求項１５記載の高周波電力増幅装置において、
前記第１〜第Ｎの差動増幅器にそれぞれ含まれる前記差動対のトランジスタは、前記第１〜第Ｎの差動増幅器毎にトランジスタサイズが異なり、
前記第１〜第Ｎの差動増幅器の内、前記トランジスタサイズが最も小さい差動増幅器は前記リアクタンス素子および前記スイッチを備えず、
前記第１〜第Ｎの差動増幅器の内、前記トランジスタサイズが最も大きい差動増幅器は前記リアクタンス素子および前記スイッチを備えることを特徴とする高周波電力増幅装置。
【請求項１７】
請求項１５記載の高周波電力増幅装置において、
前記第１〜第Ｎの差動増幅器は、それぞれ入力信号の周波数帯が異なることを特徴とする高周波電力増幅装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１３−５５５７８（Ｐ２０１３−５５５７８Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９３６７５（Ｐ２０１１−１９３６７５）
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]