ＣＣＤ固体撮像素子、電子機器、及び、ＣＣＤ固体撮像素子の駆動方法
【課題】より安定した黒レベルを得られるようにする。
【解決手段】Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子において（Ｎは２以上の整数）、 垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う。
【解決手段】Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子において（Ｎは２以上の整数）、 垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）固体撮像素子、当該ＣＣＤ固体撮像素子を備える電子機器、当該ＣＣＤ固体撮像素子の駆動方法に関する（Ｎは２以上の整数）。
【背景技術】
【０００２】
従来、ＣＣＤ固体撮像素子を用いた撮像装置では、撮像信号から固定パターンノイズを除去する補正処理が行われている（例えば特許文献１，２参照）。このような補正処理の１例として、行列状に配列された複数の画素の各行に配置されている黒レベル検出用画素から検出された黒レベル信号を、同じ行に配置されている有効画素から得られた画素信号から差し引くことにより、固定パターンノイズを除去する補正を行うことが知られている。
【０００３】
図１４は、ＣＣＤ固体撮像素子の画素エリアとその周辺の概略的なレイアウトを示す図である。同図に示す画素エリアＲ１には、複数の画素が行列状に配列されており、これらの画素は、外部の光を受光可能な有効画素Ｐｅｆｆと、外部の光を遮光されたオプティカルブラック画素Ｐｏｂと、を含んでいる（以下、「オプティカルブラック」を「ＯＢ」と略す。）。
【０００４】
有効画素Ｐｅｆｆは、画素エリアの略中央にある矩形状の有効画素エリアＲ２の中に配設されている画素である。ＯＢ画素Ｐｏｂは、有効画素エリアＲ２を囲うように画素エリアＲ１の周縁部に形成されたＯＢ画素領域Ｒ３の中に配設されている画素である。ここで、ＯＢ画素Ｐｏｂには、行補正用ＯＢ画素Ｐｏｂ１とフレーム補正用ＯＢ画素Ｐｏｂ２とがある。
【０００５】
行補正用ＯＢ画素Ｐｏｂ１は、通常、有効画素エリアＲ２の左右側方の少なくとも一方に設けられたラインクランプ領域Ｒ３１に配設されており、１行毎の黒レベルを検出するために用いられる。このように１行毎に黒レベルを検出する動作は、ラインクランプと呼ばれる。
【０００６】
フレーム補正用ＯＢ画素Ｐｏｂ２は、通常、有効画素エリアＲ２よりも水平転送レジスタを配置する側に設けられたプリクランプ領域Ｒ３２に配設されており、フレーム毎の黒レベルを大まかに検出するために用いられる。このように１フレーム毎に予備的に黒レベルを検出する動作は、プリクランプと呼ばれる。
【０００７】
ここで、プリクランプを行う理由を説明する。
ラインクランプでは、１行毎に１〜数画素の行補正用ＯＢ画素Ｐｏｂ１から得られた画素値を平均することにより黒レベルを検出する。このとき、行補正用ＯＢ画素Ｐｏｂ１の一部又は全部に白点などのノイズが発生すると、その行が白浮きや黒沈みした状態となり、画像に横筋ノイズが現れてしまう。
【０００８】
特に、ラインクランプを開始した直後は、黒レベルが不安定であり、１フレーム内で最初に読み出される画像の上端付近で黒沈みや白浮きといった問題が発生する。このような問題に対処するためにプリクランプを行い、１フレーム内で有効画素Ｐｅｆｆを含む行の画素を読み出す前に１〜数行分のフレーム補正用ＯＢ画素Ｐｏｂ２を読み出して平均化することにより、システム全体の黒レベルを安定させる。
【０００９】
このように安定させた黒レベルと、ラインクランプ時に読み出される行補正用ＯＢ画素Ｐｏｂ１の値とを比較し、非正常な黒レベルと判定された行補正用ＯＢ画素Ｐｏｂ１の値は、黒レベルの検出に利用しないようにする。これにより、ラインクランプを開始した直後の黒レベルを安定させることができる。なお、この機能は、ある一定レベル以上の行補正用ＯＢ画素Ｐｏｂ１の信号を黒レベルの検出に利用しないことから、ローパス機能と呼ばれることがある。
【００１０】
しかしながら、有効画素エリアＲ２からＯＢ画素領域Ｒ３へ信号が漏れ込んでしまうことがある。この信号の漏れ込みは、例えば、撮像範囲に太陽等の高輝度の被写体が含まれる場合に顕著であり、その原因は、スミア、有効画素端からの信号混色、垂直転送レジスタ内での取り扱い信号量の超過による信号混色、等が考えられる。このような信号漏れ混みが発生すると、フレーム補正用ＯＢ画素Ｐｏｂ２から得られる信号の輝度が高くなってしまい、所望の黒レベルが得られなくなる。
【００１１】
このような問題に対応する技術として、特許文献２には、垂直ブランキング期間に転送されるＯＢ画素の電荷を、垂直転送部から水平転送部へ電荷の転送が行われないように転送制御を行う技術が開示されている。そして、ＯＢ画素の電荷が転送されかった期間の複数ラインの撮像信号を用いて、撮像信号の補正を行うための補正信号を生成している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−１５０８０２号公報
【特許文献２】特開２００８−００５３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述した従来の開示においては、水平転送部へ転送されないＯＢ画素の電荷を、垂直転送部の最終段のレジスタ（垂直転送部の最終段よりも１つ手前に配置された転送電極）と、垂直転送部から水平転送部への電荷転送を制御する転送制御ゲート部（垂直転送部の最終段に配置された転送電極）とによって保持している。しかしながら、水平転送部へ転送されないＯＢ画素は複数行にわたっている。
【００１４】
このため、水平転送部へ転送されないＯＢ画素の電荷が複数行にわたって蓄積されると、転送制御ゲート部が形成しているポテンシャル障壁を越えて水平転送部へ漏れ出すことがあり、プリクランプにより得られる黒レベルが不安定になる可能性がある。
【００１５】
本開示は、上記課題に鑑みてなされたもので、より安定した黒レベルを得ることが可能なＣＣＤ固体撮像素子、電子機器、及び、ＣＣＤ固体撮像素子の駆動方法の提供を目的とする。
【課題を解決するための手段】
【００１６】
本開示に係るＣＣＤ固体撮像素子は、Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子であって（Ｎは２以上の整数）、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも１つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設してある。
【００１７】
なお、本開示に係るＣＣＤ固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本開示に係る技術思想は前記ＣＣＤ固体撮像素子を備える固体撮像装置や電子機器、撮像システム、上述した装置の構成に対応した工程を有する駆動方法、上述した装置の構成に対応した機能をコンピュータに実現させる制御プログラム、当該制御プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。
【発明の効果】
【００１８】
本開示に係るＣＣＤ固体撮像素子によれば、より安定した黒レベルを得ることが可能な固体撮像素子を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】撮像装置の構成を示すブロック図である。
【図２】撮像部の構成を示す図である。
【図３】垂直転送に係る駆動タイミングチャートである。
【図４】ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図である。
【図５】蓄積部や水平転送部に対する転送制御パルスのタイミングチャートである。
【図６】図４に示すＹ−Ｙ’に沿って示したポテンシャル図である。
【図７】図４に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図である。
【図８】図４に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【図９】ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図である。
【図１０】蓄積部や水平転送部に対する転送制御パルスのタイミングチャートである
【図１１】図８に示すＹ−Ｙ’に沿って示したポテンシャル図である。
【図１２】図９に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図である。
【図１３】図８に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【図１４】ＣＣＤ固体撮像素子の画素エリアとその周辺の概略的なレイアウトを示す図である。
【発明を実施するための形態】
【００２０】
以下、下記の順序に従って本技術を説明する。
（１）固体撮像装置の構成：
（２）撮像部の構成：
（３）固体撮像装置の動作：
（４）撮像部の具体的構成及び動作の第１実施例：
（５）撮像部の具体的構成及び動作の第２実施例：
（６）まとめ：
【００２１】
（１）固体撮像装置の構成：
図１は、固体撮像装置１００の構成を示すブロック図である。同図に示すように、固体撮像装置１００は、撮像レンズ１０と、撮像部２０と、信号補正部３０と、撮像信号処理部４０と、基準信号生成部５０と、制御部６０と、ユーザインターフェース部７０と、を備えている。
【００２２】
撮像レンズ１０を通して入射された光は、撮像部２０に照射され、これにより撮像部２０の撮像面上に被写体画像が結像される。撮像部２０は、フォトダイオード等の光電変換素子を備えた複数の画素を行列状に配列して構成されており、各画素の光電変換素子が生成した電荷を、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を用いて１行毎に順次に転送し、被写体画像に応じた撮像信号Ｓａを生成し、出力する。
【００２３】
撮像部２０は、ＣＣＤ固体撮像素子であり、画素の配置は、上述した背景技術において示した図１４と同様のレイアウトとなっている。すなわち、撮像部２０は、有効画素エリアＲ２とオプティカルブラック画素領域Ｒ３（以下、オプティカルブラック画素を「ＯＢ画素」と略す）とを有する画素エリアＲ１を備え、有効画素エリアＲ２には、有効画素Ｐｅｆｆが配設され、ＯＢ画素領域Ｒ３のラインクランプ領域Ｒ３１には、行補正用ＯＢ画素Ｐｏｂ１が配設され、ＯＢ画素領域Ｒ３のプリクランプ領域Ｒ３２には、フレーム補正用ＯＢ画素Ｐｏｂ２が配設されている。
【００２４】
信号補正部３０は、ＯＢ画素Ｐｏｂから得られる信号を用いて補正信号Ｓｈ（不図示）を生成する。そして、信号補正部３０は、補正信号Ｓｈを用いて、有効画素Ｐｅｆｆから得られる信号を補正する。これにより、撮像信号Ｓａから固定パターンノイズが除去された、撮像信号Ｓｂが生成される。
【００２５】
撮像信号処理部４０は、信号補正部３０が生成した撮像信号Ｓｂに対して、各種の補正処理を行い（γ補正、ニー補正、色補正等）、所定のフォーマットの映像信号Ｖｏｕｔを生成して出力する。
【００２６】
基準信号生成部５０は、クロック信号や水平同期信号および垂直同期信号等で構成される基準信号ＣＫＳを生成して、撮像部２０や信号補正部３０および撮像信号処理部４０に供給して、各部の動作を同期させて行わせる。なお、基準信号ＣＫＳは、撮像部２０から撮像信号Ｓａと同期させて信号補正部３０に供給したり、信号補正部３０から撮像信号Ｓｂと同期させて撮像信号処理部４０に供給したりするものとしてもよい。
【００２７】
制御部６０には、ユーザインターフェース部７０が接続されている。ユーザインターフェース部７０は、ユーザ操作に応じた操作信号ＰＳを生成して制御部６０に供給する。また、ユーザインターフェース部７０は、外部に設けられているカメラコントロール装置（図示せず）との接続を行い、カメラコントロール装置からの外部制御信号を操作信号ＰＳとして制御部６０に供給する処理等も行う。
【００２８】
制御部６０は、操作信号ＰＳに基づいてカメラ制御信号を生成して各部に供給することで、固体撮像装置１００の動作がユーザ操作に応じた動作やカメラコントロール装置によって指示された動作となるように制御する。
【００２９】
このように構成された固体撮像装置１００において、撮像部２０は、垂直ブランキング期間中に、光電変換に起因する信号成分を含まない撮像信号を生成する。また、信号補正部２０は、光電変換に起因する信号成分を含まない撮像信号を用いて補正信号の生成を行う。さらに、信号補正部２０は、生成した補正信号を用いて有効映像期間の撮像信号の補正を行い、撮像信号Ｓａから固定パターンノイズを除去した撮像信号Ｓｂを生成する。
【００３０】
（２）撮像部の構成：
次に、図２を参照しつつ、撮像部２０が備えるＣＣＤ固体撮像素子の構成について説明する。同図には、フレームインターライントランスファ方式（以下、ＦＩＴ方式と略す。）のＣＣＤ固体撮像素子を備える撮像部２０の概略構成を示してある。なお、撮像部２０は、ＦＩＴ方式に限らず、フレーム・トランスファ方式のＣＣＤ固体撮像素子であってもよい。なお、同図では、電荷の出力や転送を制御する駆動部２６をＣＣＤ固体撮像素子の一部として示してあるが、むろん、ＣＣＤ固体撮像素子の外部構成としてもよい。
【００３１】
撮像部２０は、行列状に配列された複数の受光センサ部２１と、受光センサ部２１の各列に対応して配置された複数の垂直転送部２２と、受光センサ部２１の行方向に沿う一方の辺に沿って設けられる蓄積部２３と、画素エリアＲ１との間に蓄積部２３を挟みつつ受光センサ部２１の行方向に沿う一方の辺に沿って設けられる水平転送部２４と、水平転送部２４の出力側端部に接続されている出力部２５と、を備える。
【００３２】
また、撮像部２０は、各部２１〜２５を制御するための駆動部（駆動回路）２６を備える。駆動部２６は、基準信号生成部５０から供給される基準信号ＣＫＳを利用して、垂直転送部２２を駆動するための垂直転送制御パルスＶΦ１〜ＶΦｍ、蓄積部２３を駆動するための転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦ、水平転送部２４を駆動するための水平転送制御パルスＨΦ１，ＨΦ２を生成する。なお、駆動回路２６は、転送制御部の１実施例に相当する。
【００３３】
なお、垂直転送部２２は、２相駆動パルス、３相駆動パルス、乃至、４相駆動以上の駆動パルスにて駆動可能であり、垂直転送制御パルスＶΦ１〜ＶΦｍの数は、駆動パルスの相数に応じて適宜に選択される。また、本実施形態では、水平転送部２４を２相駆動パルスで駆動する例を示すが、水平転送部２４は、２相駆動方式以外にも３相駆動や４相駆動の方式とすることもできる。また、撮像部２０は、フレーム読み出しを行うこともできるし、インターレース読み出しを行うこともできる。
【００３４】
受光センサ部２１は、フォトダイオード等の光電変換素子を備えており、受光量に応じた信号電荷を生成して蓄積する。受光センサ部２１と、各受光センサ部２１に対応して設けられた垂直転送部２２とは、読み出しゲートを介して接続されている。受光センサ部２１が蓄積する信号電荷は、読み出しゲート部に読み出しゲート電圧が印加されると、垂直転送部２２に読み出される。
【００３５】
各垂直転送部２２は、例えば、複数のレジスタをＣＣＤ構造とした垂直転送レジスタの構成とされ、受光センサ部２１から読み出した信号電荷を、複数の垂直転送電極によって列方向に転送する。受光センサ部２１から垂直転送部２２へ読み出された信号電荷は、各垂直転送電極に対して、適宜に構成された垂直転送制御パルスＶΦ１〜ＶΦｍを印加することにより、蓄積部２３へと転送される。
【００３６】
蓄積部２３は、各列の垂直転送部２２に連続する形で、各列に対応して形成された複数の垂直転送レジスタを備えている。蓄積部２３の各垂直転送レジスタは、各列の垂直転送部２２から転送される信号電荷を、各列の垂直転送部２２に対応する水平転送電極へ転送するための複数の転送電極を備えたＣＣＤ構造になっている。
【００３７】
蓄積部２３の垂直転送レジスタは、適宜に構成された転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦを印加されることにより、垂直転送部２２から蓄積部２３へ転送されてきた信号電荷を、蓄積部２３内において水平転送部２４へ向けて転送する。
【００３８】
なお、転送制御パルスＶＯＧΦは、蓄積部２３の転送電極のうち、最も水平転送部２４寄りに配設される転送電極を駆動する転送制御パルスであり、転送制御パルスＬＶΦは、その次に水平転送部２４寄りに配設される転送電極を駆動する転送制御パルスであり、転送制御パルスＶＨΦ１〜ＶＨΦ４は、その他の転送電極を駆動する転送制御パルスである。
【００３９】
水平転送部２４は、例えば、複数のレジスタをＣＣＤ構造とした水平転送レジスタの構成とされ、蓄積部２３から転送されてくる信号電荷を、複数の水平転送電極によって行方向に転送する。蓄積部２３から水平転送部２４へ転送されてきた信号電荷は、適宜に構成された水平転送制御パルスＨΦ１，ＨΦ２を各水平転送電極に対して印加することにより、出力部２５へと転送される。
【００４０】
むろん、水平転送部２４は、蓄積部２３の転送電極から信号電荷を入力されていない状態、すなわち信号電荷が無い状態であっても、この電荷が無い状態を、出力部２５へ転送することができる。
【００４１】
出力部２５（出力回路）は、水平転送部２４内を転送されて水平転送部２４の最終段のから出力される信号電荷を順次に入力され、この信号電荷を電圧信号に変換することにより撮像信号Ｓａを生成して出力する。
【００４２】
（３）固体撮像装置の動作：
次に、以上のように構成された固体撮像装置１００の動作について、図３を参照しつつ説明する。図３は、垂直同期の周期で示した垂直転送に係る駆動タイミングチャートである。
【００４３】
図３に示すように、転送制御パルスＬＶΦ，ＶＯＧΦは、ＯＢ画素転送期間において、先に転送されてくる第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させつつも、水平転送部２４へは転送させないようになっている。なお、図３に示すＯＢ画素転送期間は、本来であれば、垂直転送部２２から蓄積部２３へと転送されてくるフレーム補正用ＯＢ画素Ｐｏｂ２の電荷を、蓄積部２３から水平転送部２４へ転送する期間である。
【００４４】
また、転送制御パルスＬＶΦ，ＶＯＧΦは、ＯＢ画素転送期間において、最後に転送されてくる第４行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させて、水平転送部２４へ転送させるようになっている。
【００４５】
なお、本実施形態では、プリクランプ領域Ｒ３２に設けるフレーム補正用ＯＢ画素Ｐｏｂ２の行数を４行としてあるが、この行数に限るものではなく、任意の行数（Ｎ行：Ｎは２以上の整数）とすることができる。フレーム補正用ＯＢ画素の行数をＮ行とした場合は、先に転送されてくる第Ｎ−１行分のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させつつ水平転送部２４へは転送させず、最後に転送されてくる１行分のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させるとともに水平転送部２４へも転送させる。
【００４６】
水平転送部２４は、蓄積部２３から第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が転送されてこない期間も水平転送電極を駆動されており、信号電荷の転送を行っている。このとき、本来であれば蓄積部２３から第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が転送されて来るべきタイミングで、出力部２５に、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷を含まない電荷が順次に入力される。
【００４７】
従って、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷として水平転送部２４を転送して出力部２５にて変換・出力されるデジタル信号Ｓｏｂ１は、フレーム補正用ＯＢ画素Ｐｏｂ２に発生した電荷量には無関係であり、撮像部２０において発生する固定ノイズパターンのみを反映した信号となる。すなわち、デジタル信号Ｓｏｂ１は、有効画素エリアＲ２からＯＢ画素領域Ｒ３への信号の漏れ込みの影響を受けない信号となる。
【００４８】
この間、蓄積部２３の最終段よりも１つ手前の転送電極には、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が順次に蓄積されていく。そして、第４行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が入力されたときに、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２と一緒に、水平転送部２４へ出力される。
【００４９】
このようにして、第４行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷として水平転送部２４を転送して出力部２５にて変換・出力されるデジタル信号Ｓｏｂ２は、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が混入しているため、ＯＢ画素として黒レベルの検出に利用するには不適切な信号である。従って、信号補正部３０は、デジタル信号Ｓｏｂ１のみを利用して補正信号Ｓｈを生成し、デジタル信号Ｓｏｂ２については補正信号Ｓｈの生成に利用しない。
【００５０】
以上説明したように撮像部２０を動作させることにより、撮像信号Ｓｂや映像信号Ｖｏｕｔから、有効画素エリアＲ２からプリクランプ領域Ｒ３２への信号漏れ込みの影響が排除される。よって、撮像信号Ｓｂや映像信号Ｖｏｕｔから固定パターンノイズが除去され、撮像信号Ｓｂや映像信号Ｖｏｕｔの白浮きを防止できる。
【００５１】
また、有効画素エリアＲ２からプリクランプ領域Ｒ３２への信号漏れ込みの影響が防止されるため、信号漏れ込みに起因するノイズ信号を除去する処理を後段で行う必要が無く、システム負荷が低減される。よって、セットのコストダウンに貢献することができる。また、前フレームからの信号漏れ込みを防止するための空送りを行う必要も無く、フレームレートが向上する。また、信号漏れ耐性を犠牲にして、他の特性に設計マージンを確保することにより、ＣＣＤ固体撮像素子の総合特性を向上することができる。
【００５２】
（４）撮像部の具体的構成及び動作の第１実施例：
以下、上述した固体撮像装置１００の動作を具体的に実現する第１実施例について、図４〜８を参照しつつ説明する。図４は、ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図であり、図５は、蓄積部２３や水平転送部２４に対する転送制御パルスのタイミングチャートであり、図６は、図４に示すＹ−Ｙ’に沿ったポテンシャルを、図５のタイミングチャートに対応させて示したポテンシャル図であり、図７は、図４に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図であり、図８は、図４に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【００５３】
図４には、ＣＣＤ固体撮像素子の概念的な構造を部分的に拡大して示してある。同図において、画素エリアＲ１の非斜線部は、垂直転送レジスタにおいて電荷を転送するためのチャネル領域を示し、画素エリアＲ１の斜線部は、各垂直転送レジスタ間に電流が流れることを阻止するためのチャネルストップ領域を示す。蓄積部２３においても、非斜線部は、チャネル領域を示し、斜線部は、チャネルストップ領域を示す。水平転送部２４においても、非斜線部は、水平転送レジスタにおいて電荷を転送するためのチャネル領域を示す。
【００５４】
また、同図において、破線で囲んだ部分は電極を示しており、各電極は、各電極に接続された制御ラインを介して入力される駆動パルスにてオンオフが制御されるようになっている。これら垂直転送電極に、公知の各種手法で垂直転送制御パルスＶΦ１〜ＶΦｍを印加することにより、各受光センサ部２１から出力される信号電荷は、蓄積部２３へ転送される。また、図４においては、電極ＬＶの下に配設されているチャネル領域の側方にドレインＶＤｒａｉｎを設けてある。
【００５５】
なお、以下では、ポテンシャルをＰで表し、部位を特定してポテンシャルを示す際は、Ｐ（ｘ）（ｘは、部位を指し示す符号）によって表すことにする。ただし、垂直転送レジスタを構成する半導体の各部におけるポテンシャルは、その部位を制御する垂直転送電極の符号をｘに入れて（ｘ＝ＶＨ１〜ＶＨ４，ＬＶ，ＶＯＧ，ＰＨ１，・・・）、を表すことにする。
【００５６】
図７に示すように、ドレインＶＤｒａｉｎは、チャンネル領域と同じＮ型半導体で形成されている。ドレインＶＤｒａｉｎの右側には、Ｐ型半導体で形成されたバリア部が形成されており、このバリア部を間に挟んで、ドレインＶＤｒａｉｎとＮ型半導体で形成されたチャネル領域とが設けられる形になっている。ドレインＶＤｒａｉｎの左側には、他のチャネル領域との間に形成されるチャネルストップ領域が配設されている。
【００５７】
ドレインＶＤｒａｉｎは、所定の定電圧発生回路に接続されたメタル配線と、オーミック接触させてある。これにより、ドレインＶＤｒａｉｎへ流れ込む電荷は、メタル配線と、ドレインＶＤｒａｉｎに定電圧を印加している定電圧発生回路とを経由して、最終的にイメージセンサの外部へ排出される。
【００５８】
メタル配線に正の定電圧（例えば、１０Ｖ等）を印加したとき、ドレインＶＤｒａｉｎのポテンシャルは、少なくともバリア部のポテンシャルよりも大きくなるように調整されている。これにより、例えば、電極ＬＶからバリア部へと漏れ出た電荷は、バリア部に留まることなく、ドレインＶＤｒａｉｎへ流入し、イメージセンサの外部へ排出される。
【００５９】
また、メタル配線に上述した定電圧を印加したときのドレインＶＤｒａｉｎのポテンシャルは、電極ＬＶに転送制御パルスＬＶΦを印加した時のポテンシャルＰ（ＬＶ）よりも大きくなるように調整されている。これにより、ドレインＶＤｒａｉｎは、上述した定電圧をメタル配線に印加した時、チャネル領域よりもポテンシャルが高くなるため、電荷が流れ込みやすい状態になる。
【００６０】
図７において、バリア部の上方には、絶縁膜１を挟んでドレイン制御電極ＤＣＧが配設されている。このドレイン制御電極ＤＣＧから印加される電圧に応じて、バリア部が形成するポテンシャル障壁は変化する。
【００６１】
すなわち、ドレイン制御電極ＤＣＧに印加する電圧が低いほど、バリア部が形成するポテンシャル障壁は小さくなって、電荷が蓄積しにくくなり、ドレイン制御電極ＤＣＧに印加する電圧が高いほど、バリア部が形成するポテンシャル障壁は大きくなって、電荷が蓄積しやすくなる。
【００６２】
また、本第１実例では、バリア部が形成するポテンシャル障壁は、図５に示すドレイン制御パルスＤＣＧΦがハイレベルの時に、転送制御パルスＬＶΦとしてハイレベルを印加されている電極ＬＶから、ドレインＶＤｒａｉｎへ、電荷が流れ込むレベルに調整されている。
【００６３】
例えば、バリア部が形成するポテンシャル障壁は、ハイレベルのドレイン制御パルスＤＣＧΦがドレイン制御電極ＤＣＧに印加されている時、図８（ｂ）に示すように、に定電圧が印加されているときのドレインＶＤｒａｉｎのポテンシャルより小さく、ハイレベルの転送制御パルスＬＶΦを印加されているときの電極ＬＶのポテンシャルＰ（ＬＶ）より大きいレベルに調整されている。
【００６４】
また、本第１実施例では、バリア部が形成するポテンシャル障壁は、図５に示すドレイン制御パルスＤＣＧΦがローレベルの時、ハイレベルの転送制御パルスＬＶΦを印加されている電極ＬＶから、ドレインＶＤｒａｉｎへ、電荷が漏れ出さないレベルに調整されている。
【００６５】
例えば、バリア部が形成するポテンシャル障壁は、ローレベルのドレイン制御パルスＤＣＧΦがドレイン制御電極ＤＣＧに印加されている時、図８（ａ）に示すように、ハイレベルの転送制御パルスＬＶΦを印加されている電極ＬＶのポテンシャルよりも小さいレベルに調整されている。
【００６６】
さらに確実に電荷の漏れ出しを防止するのであれば、図８（ａ）に示すように、ローレベルの転送制御パルスＶＯＧΦを印加されている電極ＶＯＧのポテンシャルＰ（ＶＯＧ）よりも小さいレベルに調整する。
【００６７】
なお、図４に示すレイアウト図においては、ドレインＶＤｒａｉｎを、電極ＬＶの間に配設されているチャネルストップ領域の中に配設してあるが、むろん、ドレインＶＤｒａｉｎを配設する位置は、各機器に応じて適宜に決定することができる。
【００６８】
ここで、図４に示す経路Ａ，Ｂを経由して転送されるフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷の転送状況について、図５，６を参照しつつ説明する。なお、図５，６に示す時刻Ｔ１は、経路Ａから最初にフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ転送されてきた時である。
【００６９】
図４において、経路Ａ上には、電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍ，ＶＨ１，ＶＨ２，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。一方、経路Ｂ上には、電極Ｖ１，Ｖ２，Ｖ３，Ｖｍ−１，Ｖｍ，ＶＨ３，ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍは、それぞれ、転送制御パルスＶΦ１〜ＶΦｍにて制御され、電極ＶＨ１〜ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１，Ｈ２はそれぞれ転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦ，ＨΦ１，ＨΦ２にて制御される。具体的には、転送制御パルスがハイレベルの電極は、電荷を蓄積し、転送制御パルスがローレベルの電極は、電荷を排斥する。
【００７０】
時刻Ｔ１において、転送制御パルスＶＨΦ２，ＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＯＧΦはローレベルである。従って、図６に示すように、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＶＨ２），Ｐ（ＬＶ）は低い。
【００７１】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、図８（ａ）に示すように、バリア部のポテンシャルは小さく、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。これにより、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＶＨ２から電極ＬＶにかけて分布して蓄積される。
【００７２】
時刻Ｔ２になると、転送制御パルスＶＨΦ２がローレベルに変化するため、転送制御パルスＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＨΦ２，ＶＯＧΦはローレベルである。従って、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＨ２），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＬＶ）は低い。これにより、電極ＶＨ２上に分布していた信号電荷は、電極ＬＶ上に移動する。
【００７３】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。従って、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＬＶ上に分布して蓄積される。
【００７４】
時刻Ｔ３においては、経路Ｂから蓄積部２３へのフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷の転送が開始される。この時、転送制御パルスＶＨΦ１，ＶＨΦ２，ＶＯＧΦはローレベルであり、転送制御パルスＬＶΦはハイレベルである。従って、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＨ２），Ｐ（ＶＯＧ），Ｐ（ＬＶ）には変化が無い。
【００７５】
このとき、ドレイン制御パルスＤＣＧΦはハイレベルに変化するため、図８（ｂ）に示すように、バリア部のポテンシャルが大きくなり、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出される。すなわち、時刻Ｔ２において電極ＬＶに蓄積されていた信号電荷は、ドレインＶＤｒａｉｎへ排出される。
【００７６】
時刻Ｔ４，Ｔ５においては、経路Ａの場合と同様に、経路Ｂからフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ向けて転送される。従って、時刻Ｔ６においては、経路Ｂを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が、電極ＬＶ上に流入して蓄積される。ただし、これ以前に経路Ａを経由して流入していた電荷は、ドレインＶＤｒａｉｎを介して排出済みであるため、電極ＶＯＧが形成しているポテンシャル障壁を超える畏れは無い。
【００７７】
以上説明したように、本第１実施例においては、各経路からの信号電荷の転送が完了する度に、電極ＬＶに蓄積されている電荷を排出する。これにより、電極ＬＶから水平転送部２４の側へ電荷が漏れることがない。また、電極ＬＶを、大面積にする必要もない。
【００７８】
また、時刻Ｔ２〜Ｔ３においても信号電荷を水平転送部２４へ転送せず、時刻Ｔ３においてドレインＶＤｒａｉｎへ排出する。従って、本来であればフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が水平転送部２４へ転送されるべきタイミングで、信号電荷が水平転送部２４に転送されない。
【００７９】
このとき、水平転送部２４は、通常の信号電荷の転送と同様に電荷の転送を行うため、この電荷に応じたデジタル信号が出力部２５から出力される。このようにして出力されるデジタル信号は、フレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷量に依存せず、固定ノイズパターンで発生する電荷のみに応じたデジタル信号である。
【００８０】
また、このような信号電荷の転送を３回繰り返した後、４回目の信号電荷の転送時は、通常の信号電荷の転送と同様に、蓄積部２３から水平転送部２４へ信号電荷を転送する。このとき、水平転送部２４に転送される信号電荷は、フレーム補正用ＯＢ画素Ｐｏｂ２の１画素分の信号電荷であるが、上述したように、この電荷は補正信号Ｓｈの生成には利用しない。従って、補正信号Ｓｈは、画素エリアＲ１における受光量の影響を受けずに済む。
【００８１】
（５）撮像部の具体的構成及び動作の第２実施例：
以下、上述した固体撮像装置１００の動作を具体的に実現する第２実施例について、図９〜１３を参照しつつ説明する。図９は、ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図であり、図１０は、蓄積部２３や水平転送部２４に対する転送制御パルスのタイミングチャートであり、図１１は、蓄積部２３のＹ−Ｙ’における転送ポテンシャルを、図１０のタイミングチャートに対応させて示したポテンシャル図であり、図１２は、図９に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図であり、図１３は、図９に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【００８２】
図９に示すＣＣＤ固体撮像素子は、第１実施例とほぼ同様の構成であるが、第１実施例とは異なり、ドレインＶＤｒａｉｎを制御するドレイン制御電極が形成されていない。その一方で、ドレインＶＤｒａｉｎは、制御を行わずとも、電極ＬＶ上に蓄積された電荷がある一定量を超えると、その余剰分の電荷を吸い込んで排出する。
【００８３】
そのため、本第２実施例では、バリア部が形成するポテンシャル障壁は、図１２に示すように、ハイレベルの転送制御パルスＬＶΦを印加されている電極ＬＶが構成するポテンシャルＰ（ＬＶ）よりも小さく、ローレベルの転送制御パルスＶＯＧΦを印加されているときのＰ（ＶＯＧ）よりも大きくなるように調整されている。これにより、ある一定量を超える電荷が電極ＬＶ上に流入しても、当該一定量を超える余剰分の電荷が、電極ＶＯＧを超えて水平転送レジスタ２４へ漏れ出る畏れがない。
【００８４】
更に好ましくは、バリア部が形成するポテンシャル障壁は、ハイレベルの転送制御パルスＬＶΦを印加されていて、上述した一定量の電荷が蓄積されている電極ＬＶのポテンシャルと一致するレベルに調整されている。このように調整することにより、電極ＬＶ下には、一定量以下の電荷しか蓄積せず、この一定量を超える電荷は、バリア部からドレインＶＤｒａｉｎへ流出する。
【００８５】
なお、本第２実施例においては、ローレベルが印加されているときの電極ＶＯＧのポテンシャルＰ（ＶＯＧ）が第１レベルに相当し、ハイレベルが印加されているときの電極ＬＶのポテンシャルＰ（ＬＶ）が第２レベルに相当する。
【００８６】
また、更に好適には、ドレインＶＤｒａｉｎは、図１３に示すように、ローレベルを印加されているときの電極ＶＯＧのポテンシャルＰ（ＶＯＧ）よりも低く、通常の１回の電荷転送によって電極ＬＶに蓄積される信号電荷のポテンシャルよりも、高いポテンシャルとする。
【００８７】
すなわち、１回の垂直転送によって水平転送部２４から転送されてくる信号電荷については、ドレインから排出されず、複数回の垂直転送によって水平転送部２４から転送されてくる信号電荷については、その余剰分がドレインから排出されるようにする。これにより、通常の信号電荷は、ドレインＶＤｒａｉｎに漏れ出ることなく水平転送部２４に転送される。
【００８８】
ここで、図９に示す経路Ａ，Ｂを経由して転送されるフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷の転送状況について、図１０，１１を参照しつつ説明する。なお、図１０，１１に示す時刻Ｔ１は、経路Ａからフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ転送されてきた時である。
【００８９】
図９において、経路Ａ上には、電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍ，ＶＨ１，ＶＨ２，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。一方、経路Ｂ上には、電極Ｖ１，Ｖ２，Ｖ３，Ｖｍ−１，Ｖｍ，ＶＨ３，ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍは、それぞれ、転送制御パルスＶΦ１〜ＶΦｍにて制御され、電極ＶＨ１〜ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１，Ｈ２はそれぞれ転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦ，ＨΦ１，ＨΦ２にて制御される。具体的には、転送制御パルスがハイレベルの電極は、電荷を蓄積し、転送制御パルスがローレベルの電極は、電荷を排斥する。
【００９０】
時刻Ｔ１において、転送制御パルスＶＨΦ２，ＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＯＧΦはローレベルである。従って、図１１に示すように、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＶＨ２），Ｐ（ＬＶ）は低い。
【００９１】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。これにより、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＶＨ２から電極ＬＶにかけて分布して蓄積される。
【００９２】
時刻Ｔ２になると、転送制御パルスＶＨΦ２がローレベルに変化するため、転送制御パルスＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＨΦ２，ＶＯＧΦはローレベルである。従って、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＨ２），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＬＶ）は低い。これにより、電極ＶＨ２上に分布していた信号電荷は、電極ＬＶ上に移動する。
【００９３】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。これにより、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＬＶ上にのみ分布して蓄積される。
【００９４】
時刻Ｔ３〜Ｔ５においては、経路Ａの場合と同様に、経路Ｂからフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ向けて転送される。従って、時刻Ｔ６においては、経路Ｂを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が、電極ＬＶ上に流入して蓄積される。
【００９５】
このとき、電極ＬＶに蓄積される電荷の形成するポテンシャルが、電極ＬＶとドレインＶＤｒａｉｎの間のバリア領域が形成するポテンシャル障壁を越えると、図１３に示すように、その余剰分の電荷は、ドレインＶＤｒａｉｎを介して排出される。このため、信号電荷が、電極ＶＯＧが形成しているポテンシャル障壁を超える畏れが無い。
【００９６】
また、時刻Ｔ２〜Ｔ３においても信号電荷を水平転送部２４転送せず、図１３に示すように、電極ＬＶの電荷の余剰分のみをドレインＶＤｒａｉｎへ排出する。従って、本来であればフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が水平転送部２４へ転送されるべきタイミングで水平転送部２４に転送されない。
【００９７】
ただし、このとき、水平転送部２４は、通常の信号電荷の転送と同様に電荷の転送を行うため、この電荷に応じたデジタル信号が出力部２５から出力される。このようにして出力されるデジタル信号は、フレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷量に依存せず、固定ノイズパターンで発生する電荷のみに応じたデジタル信号である。
【００９８】
また、このような信号電荷の転送を３回繰り返した後、４回目の信号電荷の転送時は、通常の信号電荷の転送と同様に、蓄積部２３から水平転送部２４へ信号電荷を転送する。このとき、水平転送部２４に転送される信号電荷は、フレーム補正用ＯＢ画素Ｐｏｂ２の１画素分の信号電荷であるが、上述したように、この電荷は補正信号Ｓｈの生成には利用しない。従って、補正信号Ｓｈは、画素エリアＲ１における受光量の影響を受けずに済む。
【００９９】
（６）まとめ：
以上説明した実施形態から、以下の（ａ）〜（ｇ）の技術思想が把握される。
【０１００】
（ａ）Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも１つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設したことを特徴とするＣＣＤ固体撮像素子。
【０１０１】
（ｂ）前記ドレインを制御するドレイン制御電極を配設し、
前記転送制御部は、前記ドレイン制御電極を制御して、先に転送されてくる前記Ｎ−１行分のオプティカルブラック画素の電荷を、前記ドレインに排出させる前記（ａ）に記載のＣＣＤ固体撮像素子。
【０１０２】
（ｃ）前記転送制御部は、垂直転送部の最終段に配置された転送電極のポテンシャルを、第１レベルに制御しつつ、垂直転送部の最終段よりも１つ手前に配置された転送電極のポテンシャルを前記第１レベルより低い第２レベルに制御することにより、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷を水平転送部へ転送させない転送制御を行っており、
垂直転送部の最終段よりも１つ手前に配置された転送電極と、前記ドレインとの間には、前記第１レベルより低く前記第２レベルより高いポテンシャル障壁を形成してある前記（ａ）に記載のＣＣＤ固体撮像素子。
【０１０３】
（ｄ）前記複数の画素の各列に対応させて配設される前記垂直転送部の間に、前記垂直転送部の間で電流を阻止するチャネルストップが形成されており、
前記ドレインは、前記チャネルストップの中に形成されている前記（ａ）〜（ｃ）の何れか１つに記載のＣＣＤ固体撮像素子。
【０１０４】
（ｅ）Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子を備える電子機器であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備えることを特徴とする電子機器。
【０１０５】
（ｆ）前記水平転送部の転送する電荷を元にしてデジタル信号を生成する出力回路と、
前記出力回路が前記Ｎ−１行分のオプティカルブラック画素の電荷を出力するべきタイミングで出力するデジタル信号に基づいて、前記出力回路が有効画素の電荷を元にして生成するデジタル信号を、補正する補正部と、
を備える前記（ｅ）に記載の電子機器。
【０１０６】
（ｇ）Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子の駆動方法であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させることを特徴とするＣＣＤ固体撮像素子の駆動方法。
【０１０７】
なお、本発技術は上述した実施例に限られず、上述した実施例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本開示の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【符号の説明】
【０１０８】
１０…撮像レンズ、２０…撮像部、２１…受光センサ部、２２…垂直転送部、２３…蓄積部、２４…水平転送部、２５…出力部、２６…駆動部、３０…信号補正部、４０…撮像信号処理部、５０…基準信号生成部、６０…制御部、７０…ユーザインターフェース部、１００…固体撮像装置、ＤＣＧ…ドレイン制御電極、ＶＤｒａｉｎ…ドレイン、Ｖ１〜Ｖｍ…電極、ＬＶ…電極、ＶＯＧ…電極、ＶＨ１〜ＶＨ４…電極、Ｈ１…電極、ＤＣＧΦ…ドレイン制御パルス、ＨΦ１…水平転送制御パルス、ＨΦ２…水平転送制御パルス、ＬＶΦ…転送制御パルス、ＶＯＧΦ…転送制御パルス、ＶΦ１〜ＶΦｍ…垂直転送制御パルス、ＶＨΦ１〜ＶＨΦ４…転送制御パルス、Ｐｏｂ…ＯＢ画素、Ｐｅｆｆ…有効画素、Ｐｏｂ１…行補正用ＯＢ画素、Ｐｏｂ２…フレーム補正用ＯＢ画素、Ｒ１…画素エリア、Ｒ２…有効画素エリア、Ｒ３…ＯＢ画素領域、Ｒ３１…ラインクランプ領域、Ｒ３２…プリクランプ領域
【技術分野】
【０００１】
本発明は、Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）固体撮像素子、当該ＣＣＤ固体撮像素子を備える電子機器、当該ＣＣＤ固体撮像素子の駆動方法に関する（Ｎは２以上の整数）。
【背景技術】
【０００２】
従来、ＣＣＤ固体撮像素子を用いた撮像装置では、撮像信号から固定パターンノイズを除去する補正処理が行われている（例えば特許文献１，２参照）。このような補正処理の１例として、行列状に配列された複数の画素の各行に配置されている黒レベル検出用画素から検出された黒レベル信号を、同じ行に配置されている有効画素から得られた画素信号から差し引くことにより、固定パターンノイズを除去する補正を行うことが知られている。
【０００３】
図１４は、ＣＣＤ固体撮像素子の画素エリアとその周辺の概略的なレイアウトを示す図である。同図に示す画素エリアＲ１には、複数の画素が行列状に配列されており、これらの画素は、外部の光を受光可能な有効画素Ｐｅｆｆと、外部の光を遮光されたオプティカルブラック画素Ｐｏｂと、を含んでいる（以下、「オプティカルブラック」を「ＯＢ」と略す。）。
【０００４】
有効画素Ｐｅｆｆは、画素エリアの略中央にある矩形状の有効画素エリアＲ２の中に配設されている画素である。ＯＢ画素Ｐｏｂは、有効画素エリアＲ２を囲うように画素エリアＲ１の周縁部に形成されたＯＢ画素領域Ｒ３の中に配設されている画素である。ここで、ＯＢ画素Ｐｏｂには、行補正用ＯＢ画素Ｐｏｂ１とフレーム補正用ＯＢ画素Ｐｏｂ２とがある。
【０００５】
行補正用ＯＢ画素Ｐｏｂ１は、通常、有効画素エリアＲ２の左右側方の少なくとも一方に設けられたラインクランプ領域Ｒ３１に配設されており、１行毎の黒レベルを検出するために用いられる。このように１行毎に黒レベルを検出する動作は、ラインクランプと呼ばれる。
【０００６】
フレーム補正用ＯＢ画素Ｐｏｂ２は、通常、有効画素エリアＲ２よりも水平転送レジスタを配置する側に設けられたプリクランプ領域Ｒ３２に配設されており、フレーム毎の黒レベルを大まかに検出するために用いられる。このように１フレーム毎に予備的に黒レベルを検出する動作は、プリクランプと呼ばれる。
【０００７】
ここで、プリクランプを行う理由を説明する。
ラインクランプでは、１行毎に１〜数画素の行補正用ＯＢ画素Ｐｏｂ１から得られた画素値を平均することにより黒レベルを検出する。このとき、行補正用ＯＢ画素Ｐｏｂ１の一部又は全部に白点などのノイズが発生すると、その行が白浮きや黒沈みした状態となり、画像に横筋ノイズが現れてしまう。
【０００８】
特に、ラインクランプを開始した直後は、黒レベルが不安定であり、１フレーム内で最初に読み出される画像の上端付近で黒沈みや白浮きといった問題が発生する。このような問題に対処するためにプリクランプを行い、１フレーム内で有効画素Ｐｅｆｆを含む行の画素を読み出す前に１〜数行分のフレーム補正用ＯＢ画素Ｐｏｂ２を読み出して平均化することにより、システム全体の黒レベルを安定させる。
【０００９】
このように安定させた黒レベルと、ラインクランプ時に読み出される行補正用ＯＢ画素Ｐｏｂ１の値とを比較し、非正常な黒レベルと判定された行補正用ＯＢ画素Ｐｏｂ１の値は、黒レベルの検出に利用しないようにする。これにより、ラインクランプを開始した直後の黒レベルを安定させることができる。なお、この機能は、ある一定レベル以上の行補正用ＯＢ画素Ｐｏｂ１の信号を黒レベルの検出に利用しないことから、ローパス機能と呼ばれることがある。
【００１０】
しかしながら、有効画素エリアＲ２からＯＢ画素領域Ｒ３へ信号が漏れ込んでしまうことがある。この信号の漏れ込みは、例えば、撮像範囲に太陽等の高輝度の被写体が含まれる場合に顕著であり、その原因は、スミア、有効画素端からの信号混色、垂直転送レジスタ内での取り扱い信号量の超過による信号混色、等が考えられる。このような信号漏れ混みが発生すると、フレーム補正用ＯＢ画素Ｐｏｂ２から得られる信号の輝度が高くなってしまい、所望の黒レベルが得られなくなる。
【００１１】
このような問題に対応する技術として、特許文献２には、垂直ブランキング期間に転送されるＯＢ画素の電荷を、垂直転送部から水平転送部へ電荷の転送が行われないように転送制御を行う技術が開示されている。そして、ＯＢ画素の電荷が転送されかった期間の複数ラインの撮像信号を用いて、撮像信号の補正を行うための補正信号を生成している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−１５０８０２号公報
【特許文献２】特開２００８−００５３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述した従来の開示においては、水平転送部へ転送されないＯＢ画素の電荷を、垂直転送部の最終段のレジスタ（垂直転送部の最終段よりも１つ手前に配置された転送電極）と、垂直転送部から水平転送部への電荷転送を制御する転送制御ゲート部（垂直転送部の最終段に配置された転送電極）とによって保持している。しかしながら、水平転送部へ転送されないＯＢ画素は複数行にわたっている。
【００１４】
このため、水平転送部へ転送されないＯＢ画素の電荷が複数行にわたって蓄積されると、転送制御ゲート部が形成しているポテンシャル障壁を越えて水平転送部へ漏れ出すことがあり、プリクランプにより得られる黒レベルが不安定になる可能性がある。
【００１５】
本開示は、上記課題に鑑みてなされたもので、より安定した黒レベルを得ることが可能なＣＣＤ固体撮像素子、電子機器、及び、ＣＣＤ固体撮像素子の駆動方法の提供を目的とする。
【課題を解決するための手段】
【００１６】
本開示に係るＣＣＤ固体撮像素子は、Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子であって（Ｎは２以上の整数）、垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも１つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設してある。
【００１７】
なお、本開示に係るＣＣＤ固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本開示に係る技術思想は前記ＣＣＤ固体撮像素子を備える固体撮像装置や電子機器、撮像システム、上述した装置の構成に対応した工程を有する駆動方法、上述した装置の構成に対応した機能をコンピュータに実現させる制御プログラム、当該制御プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。
【発明の効果】
【００１８】
本開示に係るＣＣＤ固体撮像素子によれば、より安定した黒レベルを得ることが可能な固体撮像素子を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】撮像装置の構成を示すブロック図である。
【図２】撮像部の構成を示す図である。
【図３】垂直転送に係る駆動タイミングチャートである。
【図４】ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図である。
【図５】蓄積部や水平転送部に対する転送制御パルスのタイミングチャートである。
【図６】図４に示すＹ−Ｙ’に沿って示したポテンシャル図である。
【図７】図４に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図である。
【図８】図４に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【図９】ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図である。
【図１０】蓄積部や水平転送部に対する転送制御パルスのタイミングチャートである
【図１１】図８に示すＹ−Ｙ’に沿って示したポテンシャル図である。
【図１２】図９に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図である。
【図１３】図８に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【図１４】ＣＣＤ固体撮像素子の画素エリアとその周辺の概略的なレイアウトを示す図である。
【発明を実施するための形態】
【００２０】
以下、下記の順序に従って本技術を説明する。
（１）固体撮像装置の構成：
（２）撮像部の構成：
（３）固体撮像装置の動作：
（４）撮像部の具体的構成及び動作の第１実施例：
（５）撮像部の具体的構成及び動作の第２実施例：
（６）まとめ：
【００２１】
（１）固体撮像装置の構成：
図１は、固体撮像装置１００の構成を示すブロック図である。同図に示すように、固体撮像装置１００は、撮像レンズ１０と、撮像部２０と、信号補正部３０と、撮像信号処理部４０と、基準信号生成部５０と、制御部６０と、ユーザインターフェース部７０と、を備えている。
【００２２】
撮像レンズ１０を通して入射された光は、撮像部２０に照射され、これにより撮像部２０の撮像面上に被写体画像が結像される。撮像部２０は、フォトダイオード等の光電変換素子を備えた複数の画素を行列状に配列して構成されており、各画素の光電変換素子が生成した電荷を、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を用いて１行毎に順次に転送し、被写体画像に応じた撮像信号Ｓａを生成し、出力する。
【００２３】
撮像部２０は、ＣＣＤ固体撮像素子であり、画素の配置は、上述した背景技術において示した図１４と同様のレイアウトとなっている。すなわち、撮像部２０は、有効画素エリアＲ２とオプティカルブラック画素領域Ｒ３（以下、オプティカルブラック画素を「ＯＢ画素」と略す）とを有する画素エリアＲ１を備え、有効画素エリアＲ２には、有効画素Ｐｅｆｆが配設され、ＯＢ画素領域Ｒ３のラインクランプ領域Ｒ３１には、行補正用ＯＢ画素Ｐｏｂ１が配設され、ＯＢ画素領域Ｒ３のプリクランプ領域Ｒ３２には、フレーム補正用ＯＢ画素Ｐｏｂ２が配設されている。
【００２４】
信号補正部３０は、ＯＢ画素Ｐｏｂから得られる信号を用いて補正信号Ｓｈ（不図示）を生成する。そして、信号補正部３０は、補正信号Ｓｈを用いて、有効画素Ｐｅｆｆから得られる信号を補正する。これにより、撮像信号Ｓａから固定パターンノイズが除去された、撮像信号Ｓｂが生成される。
【００２５】
撮像信号処理部４０は、信号補正部３０が生成した撮像信号Ｓｂに対して、各種の補正処理を行い（γ補正、ニー補正、色補正等）、所定のフォーマットの映像信号Ｖｏｕｔを生成して出力する。
【００２６】
基準信号生成部５０は、クロック信号や水平同期信号および垂直同期信号等で構成される基準信号ＣＫＳを生成して、撮像部２０や信号補正部３０および撮像信号処理部４０に供給して、各部の動作を同期させて行わせる。なお、基準信号ＣＫＳは、撮像部２０から撮像信号Ｓａと同期させて信号補正部３０に供給したり、信号補正部３０から撮像信号Ｓｂと同期させて撮像信号処理部４０に供給したりするものとしてもよい。
【００２７】
制御部６０には、ユーザインターフェース部７０が接続されている。ユーザインターフェース部７０は、ユーザ操作に応じた操作信号ＰＳを生成して制御部６０に供給する。また、ユーザインターフェース部７０は、外部に設けられているカメラコントロール装置（図示せず）との接続を行い、カメラコントロール装置からの外部制御信号を操作信号ＰＳとして制御部６０に供給する処理等も行う。
【００２８】
制御部６０は、操作信号ＰＳに基づいてカメラ制御信号を生成して各部に供給することで、固体撮像装置１００の動作がユーザ操作に応じた動作やカメラコントロール装置によって指示された動作となるように制御する。
【００２９】
このように構成された固体撮像装置１００において、撮像部２０は、垂直ブランキング期間中に、光電変換に起因する信号成分を含まない撮像信号を生成する。また、信号補正部２０は、光電変換に起因する信号成分を含まない撮像信号を用いて補正信号の生成を行う。さらに、信号補正部２０は、生成した補正信号を用いて有効映像期間の撮像信号の補正を行い、撮像信号Ｓａから固定パターンノイズを除去した撮像信号Ｓｂを生成する。
【００３０】
（２）撮像部の構成：
次に、図２を参照しつつ、撮像部２０が備えるＣＣＤ固体撮像素子の構成について説明する。同図には、フレームインターライントランスファ方式（以下、ＦＩＴ方式と略す。）のＣＣＤ固体撮像素子を備える撮像部２０の概略構成を示してある。なお、撮像部２０は、ＦＩＴ方式に限らず、フレーム・トランスファ方式のＣＣＤ固体撮像素子であってもよい。なお、同図では、電荷の出力や転送を制御する駆動部２６をＣＣＤ固体撮像素子の一部として示してあるが、むろん、ＣＣＤ固体撮像素子の外部構成としてもよい。
【００３１】
撮像部２０は、行列状に配列された複数の受光センサ部２１と、受光センサ部２１の各列に対応して配置された複数の垂直転送部２２と、受光センサ部２１の行方向に沿う一方の辺に沿って設けられる蓄積部２３と、画素エリアＲ１との間に蓄積部２３を挟みつつ受光センサ部２１の行方向に沿う一方の辺に沿って設けられる水平転送部２４と、水平転送部２４の出力側端部に接続されている出力部２５と、を備える。
【００３２】
また、撮像部２０は、各部２１〜２５を制御するための駆動部（駆動回路）２６を備える。駆動部２６は、基準信号生成部５０から供給される基準信号ＣＫＳを利用して、垂直転送部２２を駆動するための垂直転送制御パルスＶΦ１〜ＶΦｍ、蓄積部２３を駆動するための転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦ、水平転送部２４を駆動するための水平転送制御パルスＨΦ１，ＨΦ２を生成する。なお、駆動回路２６は、転送制御部の１実施例に相当する。
【００３３】
なお、垂直転送部２２は、２相駆動パルス、３相駆動パルス、乃至、４相駆動以上の駆動パルスにて駆動可能であり、垂直転送制御パルスＶΦ１〜ＶΦｍの数は、駆動パルスの相数に応じて適宜に選択される。また、本実施形態では、水平転送部２４を２相駆動パルスで駆動する例を示すが、水平転送部２４は、２相駆動方式以外にも３相駆動や４相駆動の方式とすることもできる。また、撮像部２０は、フレーム読み出しを行うこともできるし、インターレース読み出しを行うこともできる。
【００３４】
受光センサ部２１は、フォトダイオード等の光電変換素子を備えており、受光量に応じた信号電荷を生成して蓄積する。受光センサ部２１と、各受光センサ部２１に対応して設けられた垂直転送部２２とは、読み出しゲートを介して接続されている。受光センサ部２１が蓄積する信号電荷は、読み出しゲート部に読み出しゲート電圧が印加されると、垂直転送部２２に読み出される。
【００３５】
各垂直転送部２２は、例えば、複数のレジスタをＣＣＤ構造とした垂直転送レジスタの構成とされ、受光センサ部２１から読み出した信号電荷を、複数の垂直転送電極によって列方向に転送する。受光センサ部２１から垂直転送部２２へ読み出された信号電荷は、各垂直転送電極に対して、適宜に構成された垂直転送制御パルスＶΦ１〜ＶΦｍを印加することにより、蓄積部２３へと転送される。
【００３６】
蓄積部２３は、各列の垂直転送部２２に連続する形で、各列に対応して形成された複数の垂直転送レジスタを備えている。蓄積部２３の各垂直転送レジスタは、各列の垂直転送部２２から転送される信号電荷を、各列の垂直転送部２２に対応する水平転送電極へ転送するための複数の転送電極を備えたＣＣＤ構造になっている。
【００３７】
蓄積部２３の垂直転送レジスタは、適宜に構成された転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦを印加されることにより、垂直転送部２２から蓄積部２３へ転送されてきた信号電荷を、蓄積部２３内において水平転送部２４へ向けて転送する。
【００３８】
なお、転送制御パルスＶＯＧΦは、蓄積部２３の転送電極のうち、最も水平転送部２４寄りに配設される転送電極を駆動する転送制御パルスであり、転送制御パルスＬＶΦは、その次に水平転送部２４寄りに配設される転送電極を駆動する転送制御パルスであり、転送制御パルスＶＨΦ１〜ＶＨΦ４は、その他の転送電極を駆動する転送制御パルスである。
【００３９】
水平転送部２４は、例えば、複数のレジスタをＣＣＤ構造とした水平転送レジスタの構成とされ、蓄積部２３から転送されてくる信号電荷を、複数の水平転送電極によって行方向に転送する。蓄積部２３から水平転送部２４へ転送されてきた信号電荷は、適宜に構成された水平転送制御パルスＨΦ１，ＨΦ２を各水平転送電極に対して印加することにより、出力部２５へと転送される。
【００４０】
むろん、水平転送部２４は、蓄積部２３の転送電極から信号電荷を入力されていない状態、すなわち信号電荷が無い状態であっても、この電荷が無い状態を、出力部２５へ転送することができる。
【００４１】
出力部２５（出力回路）は、水平転送部２４内を転送されて水平転送部２４の最終段のから出力される信号電荷を順次に入力され、この信号電荷を電圧信号に変換することにより撮像信号Ｓａを生成して出力する。
【００４２】
（３）固体撮像装置の動作：
次に、以上のように構成された固体撮像装置１００の動作について、図３を参照しつつ説明する。図３は、垂直同期の周期で示した垂直転送に係る駆動タイミングチャートである。
【００４３】
図３に示すように、転送制御パルスＬＶΦ，ＶＯＧΦは、ＯＢ画素転送期間において、先に転送されてくる第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させつつも、水平転送部２４へは転送させないようになっている。なお、図３に示すＯＢ画素転送期間は、本来であれば、垂直転送部２２から蓄積部２３へと転送されてくるフレーム補正用ＯＢ画素Ｐｏｂ２の電荷を、蓄積部２３から水平転送部２４へ転送する期間である。
【００４４】
また、転送制御パルスＬＶΦ，ＶＯＧΦは、ＯＢ画素転送期間において、最後に転送されてくる第４行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させて、水平転送部２４へ転送させるようになっている。
【００４５】
なお、本実施形態では、プリクランプ領域Ｒ３２に設けるフレーム補正用ＯＢ画素Ｐｏｂ２の行数を４行としてあるが、この行数に限るものではなく、任意の行数（Ｎ行：Ｎは２以上の整数）とすることができる。フレーム補正用ＯＢ画素の行数をＮ行とした場合は、先に転送されてくる第Ｎ−１行分のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させつつ水平転送部２４へは転送させず、最後に転送されてくる１行分のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷については、蓄積部２３内を転送させるとともに水平転送部２４へも転送させる。
【００４６】
水平転送部２４は、蓄積部２３から第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が転送されてこない期間も水平転送電極を駆動されており、信号電荷の転送を行っている。このとき、本来であれば蓄積部２３から第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が転送されて来るべきタイミングで、出力部２５に、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷を含まない電荷が順次に入力される。
【００４７】
従って、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷として水平転送部２４を転送して出力部２５にて変換・出力されるデジタル信号Ｓｏｂ１は、フレーム補正用ＯＢ画素Ｐｏｂ２に発生した電荷量には無関係であり、撮像部２０において発生する固定ノイズパターンのみを反映した信号となる。すなわち、デジタル信号Ｓｏｂ１は、有効画素エリアＲ２からＯＢ画素領域Ｒ３への信号の漏れ込みの影響を受けない信号となる。
【００４８】
この間、蓄積部２３の最終段よりも１つ手前の転送電極には、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が順次に蓄積されていく。そして、第４行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が入力されたときに、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２と一緒に、水平転送部２４へ出力される。
【００４９】
このようにして、第４行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷として水平転送部２４を転送して出力部２５にて変換・出力されるデジタル信号Ｓｏｂ２は、第１〜３行目のフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が混入しているため、ＯＢ画素として黒レベルの検出に利用するには不適切な信号である。従って、信号補正部３０は、デジタル信号Ｓｏｂ１のみを利用して補正信号Ｓｈを生成し、デジタル信号Ｓｏｂ２については補正信号Ｓｈの生成に利用しない。
【００５０】
以上説明したように撮像部２０を動作させることにより、撮像信号Ｓｂや映像信号Ｖｏｕｔから、有効画素エリアＲ２からプリクランプ領域Ｒ３２への信号漏れ込みの影響が排除される。よって、撮像信号Ｓｂや映像信号Ｖｏｕｔから固定パターンノイズが除去され、撮像信号Ｓｂや映像信号Ｖｏｕｔの白浮きを防止できる。
【００５１】
また、有効画素エリアＲ２からプリクランプ領域Ｒ３２への信号漏れ込みの影響が防止されるため、信号漏れ込みに起因するノイズ信号を除去する処理を後段で行う必要が無く、システム負荷が低減される。よって、セットのコストダウンに貢献することができる。また、前フレームからの信号漏れ込みを防止するための空送りを行う必要も無く、フレームレートが向上する。また、信号漏れ耐性を犠牲にして、他の特性に設計マージンを確保することにより、ＣＣＤ固体撮像素子の総合特性を向上することができる。
【００５２】
（４）撮像部の具体的構成及び動作の第１実施例：
以下、上述した固体撮像装置１００の動作を具体的に実現する第１実施例について、図４〜８を参照しつつ説明する。図４は、ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図であり、図５は、蓄積部２３や水平転送部２４に対する転送制御パルスのタイミングチャートであり、図６は、図４に示すＹ−Ｙ’に沿ったポテンシャルを、図５のタイミングチャートに対応させて示したポテンシャル図であり、図７は、図４に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図であり、図８は、図４に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【００５３】
図４には、ＣＣＤ固体撮像素子の概念的な構造を部分的に拡大して示してある。同図において、画素エリアＲ１の非斜線部は、垂直転送レジスタにおいて電荷を転送するためのチャネル領域を示し、画素エリアＲ１の斜線部は、各垂直転送レジスタ間に電流が流れることを阻止するためのチャネルストップ領域を示す。蓄積部２３においても、非斜線部は、チャネル領域を示し、斜線部は、チャネルストップ領域を示す。水平転送部２４においても、非斜線部は、水平転送レジスタにおいて電荷を転送するためのチャネル領域を示す。
【００５４】
また、同図において、破線で囲んだ部分は電極を示しており、各電極は、各電極に接続された制御ラインを介して入力される駆動パルスにてオンオフが制御されるようになっている。これら垂直転送電極に、公知の各種手法で垂直転送制御パルスＶΦ１〜ＶΦｍを印加することにより、各受光センサ部２１から出力される信号電荷は、蓄積部２３へ転送される。また、図４においては、電極ＬＶの下に配設されているチャネル領域の側方にドレインＶＤｒａｉｎを設けてある。
【００５５】
なお、以下では、ポテンシャルをＰで表し、部位を特定してポテンシャルを示す際は、Ｐ（ｘ）（ｘは、部位を指し示す符号）によって表すことにする。ただし、垂直転送レジスタを構成する半導体の各部におけるポテンシャルは、その部位を制御する垂直転送電極の符号をｘに入れて（ｘ＝ＶＨ１〜ＶＨ４，ＬＶ，ＶＯＧ，ＰＨ１，・・・）、を表すことにする。
【００５６】
図７に示すように、ドレインＶＤｒａｉｎは、チャンネル領域と同じＮ型半導体で形成されている。ドレインＶＤｒａｉｎの右側には、Ｐ型半導体で形成されたバリア部が形成されており、このバリア部を間に挟んで、ドレインＶＤｒａｉｎとＮ型半導体で形成されたチャネル領域とが設けられる形になっている。ドレインＶＤｒａｉｎの左側には、他のチャネル領域との間に形成されるチャネルストップ領域が配設されている。
【００５７】
ドレインＶＤｒａｉｎは、所定の定電圧発生回路に接続されたメタル配線と、オーミック接触させてある。これにより、ドレインＶＤｒａｉｎへ流れ込む電荷は、メタル配線と、ドレインＶＤｒａｉｎに定電圧を印加している定電圧発生回路とを経由して、最終的にイメージセンサの外部へ排出される。
【００５８】
メタル配線に正の定電圧（例えば、１０Ｖ等）を印加したとき、ドレインＶＤｒａｉｎのポテンシャルは、少なくともバリア部のポテンシャルよりも大きくなるように調整されている。これにより、例えば、電極ＬＶからバリア部へと漏れ出た電荷は、バリア部に留まることなく、ドレインＶＤｒａｉｎへ流入し、イメージセンサの外部へ排出される。
【００５９】
また、メタル配線に上述した定電圧を印加したときのドレインＶＤｒａｉｎのポテンシャルは、電極ＬＶに転送制御パルスＬＶΦを印加した時のポテンシャルＰ（ＬＶ）よりも大きくなるように調整されている。これにより、ドレインＶＤｒａｉｎは、上述した定電圧をメタル配線に印加した時、チャネル領域よりもポテンシャルが高くなるため、電荷が流れ込みやすい状態になる。
【００６０】
図７において、バリア部の上方には、絶縁膜１を挟んでドレイン制御電極ＤＣＧが配設されている。このドレイン制御電極ＤＣＧから印加される電圧に応じて、バリア部が形成するポテンシャル障壁は変化する。
【００６１】
すなわち、ドレイン制御電極ＤＣＧに印加する電圧が低いほど、バリア部が形成するポテンシャル障壁は小さくなって、電荷が蓄積しにくくなり、ドレイン制御電極ＤＣＧに印加する電圧が高いほど、バリア部が形成するポテンシャル障壁は大きくなって、電荷が蓄積しやすくなる。
【００６２】
また、本第１実例では、バリア部が形成するポテンシャル障壁は、図５に示すドレイン制御パルスＤＣＧΦがハイレベルの時に、転送制御パルスＬＶΦとしてハイレベルを印加されている電極ＬＶから、ドレインＶＤｒａｉｎへ、電荷が流れ込むレベルに調整されている。
【００６３】
例えば、バリア部が形成するポテンシャル障壁は、ハイレベルのドレイン制御パルスＤＣＧΦがドレイン制御電極ＤＣＧに印加されている時、図８（ｂ）に示すように、に定電圧が印加されているときのドレインＶＤｒａｉｎのポテンシャルより小さく、ハイレベルの転送制御パルスＬＶΦを印加されているときの電極ＬＶのポテンシャルＰ（ＬＶ）より大きいレベルに調整されている。
【００６４】
また、本第１実施例では、バリア部が形成するポテンシャル障壁は、図５に示すドレイン制御パルスＤＣＧΦがローレベルの時、ハイレベルの転送制御パルスＬＶΦを印加されている電極ＬＶから、ドレインＶＤｒａｉｎへ、電荷が漏れ出さないレベルに調整されている。
【００６５】
例えば、バリア部が形成するポテンシャル障壁は、ローレベルのドレイン制御パルスＤＣＧΦがドレイン制御電極ＤＣＧに印加されている時、図８（ａ）に示すように、ハイレベルの転送制御パルスＬＶΦを印加されている電極ＬＶのポテンシャルよりも小さいレベルに調整されている。
【００６６】
さらに確実に電荷の漏れ出しを防止するのであれば、図８（ａ）に示すように、ローレベルの転送制御パルスＶＯＧΦを印加されている電極ＶＯＧのポテンシャルＰ（ＶＯＧ）よりも小さいレベルに調整する。
【００６７】
なお、図４に示すレイアウト図においては、ドレインＶＤｒａｉｎを、電極ＬＶの間に配設されているチャネルストップ領域の中に配設してあるが、むろん、ドレインＶＤｒａｉｎを配設する位置は、各機器に応じて適宜に決定することができる。
【００６８】
ここで、図４に示す経路Ａ，Ｂを経由して転送されるフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷の転送状況について、図５，６を参照しつつ説明する。なお、図５，６に示す時刻Ｔ１は、経路Ａから最初にフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ転送されてきた時である。
【００６９】
図４において、経路Ａ上には、電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍ，ＶＨ１，ＶＨ２，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。一方、経路Ｂ上には、電極Ｖ１，Ｖ２，Ｖ３，Ｖｍ−１，Ｖｍ，ＶＨ３，ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍは、それぞれ、転送制御パルスＶΦ１〜ＶΦｍにて制御され、電極ＶＨ１〜ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１，Ｈ２はそれぞれ転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦ，ＨΦ１，ＨΦ２にて制御される。具体的には、転送制御パルスがハイレベルの電極は、電荷を蓄積し、転送制御パルスがローレベルの電極は、電荷を排斥する。
【００７０】
時刻Ｔ１において、転送制御パルスＶＨΦ２，ＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＯＧΦはローレベルである。従って、図６に示すように、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＶＨ２），Ｐ（ＬＶ）は低い。
【００７１】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、図８（ａ）に示すように、バリア部のポテンシャルは小さく、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。これにより、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＶＨ２から電極ＬＶにかけて分布して蓄積される。
【００７２】
時刻Ｔ２になると、転送制御パルスＶＨΦ２がローレベルに変化するため、転送制御パルスＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＨΦ２，ＶＯＧΦはローレベルである。従って、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＨ２），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＬＶ）は低い。これにより、電極ＶＨ２上に分布していた信号電荷は、電極ＬＶ上に移動する。
【００７３】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。従って、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＬＶ上に分布して蓄積される。
【００７４】
時刻Ｔ３においては、経路Ｂから蓄積部２３へのフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷の転送が開始される。この時、転送制御パルスＶＨΦ１，ＶＨΦ２，ＶＯＧΦはローレベルであり、転送制御パルスＬＶΦはハイレベルである。従って、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＨ２），Ｐ（ＶＯＧ），Ｐ（ＬＶ）には変化が無い。
【００７５】
このとき、ドレイン制御パルスＤＣＧΦはハイレベルに変化するため、図８（ｂ）に示すように、バリア部のポテンシャルが大きくなり、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出される。すなわち、時刻Ｔ２において電極ＬＶに蓄積されていた信号電荷は、ドレインＶＤｒａｉｎへ排出される。
【００７６】
時刻Ｔ４，Ｔ５においては、経路Ａの場合と同様に、経路Ｂからフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ向けて転送される。従って、時刻Ｔ６においては、経路Ｂを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が、電極ＬＶ上に流入して蓄積される。ただし、これ以前に経路Ａを経由して流入していた電荷は、ドレインＶＤｒａｉｎを介して排出済みであるため、電極ＶＯＧが形成しているポテンシャル障壁を超える畏れは無い。
【００７７】
以上説明したように、本第１実施例においては、各経路からの信号電荷の転送が完了する度に、電極ＬＶに蓄積されている電荷を排出する。これにより、電極ＬＶから水平転送部２４の側へ電荷が漏れることがない。また、電極ＬＶを、大面積にする必要もない。
【００７８】
また、時刻Ｔ２〜Ｔ３においても信号電荷を水平転送部２４へ転送せず、時刻Ｔ３においてドレインＶＤｒａｉｎへ排出する。従って、本来であればフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が水平転送部２４へ転送されるべきタイミングで、信号電荷が水平転送部２４に転送されない。
【００７９】
このとき、水平転送部２４は、通常の信号電荷の転送と同様に電荷の転送を行うため、この電荷に応じたデジタル信号が出力部２５から出力される。このようにして出力されるデジタル信号は、フレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷量に依存せず、固定ノイズパターンで発生する電荷のみに応じたデジタル信号である。
【００８０】
また、このような信号電荷の転送を３回繰り返した後、４回目の信号電荷の転送時は、通常の信号電荷の転送と同様に、蓄積部２３から水平転送部２４へ信号電荷を転送する。このとき、水平転送部２４に転送される信号電荷は、フレーム補正用ＯＢ画素Ｐｏｂ２の１画素分の信号電荷であるが、上述したように、この電荷は補正信号Ｓｈの生成には利用しない。従って、補正信号Ｓｈは、画素エリアＲ１における受光量の影響を受けずに済む。
【００８１】
（５）撮像部の具体的構成及び動作の第２実施例：
以下、上述した固体撮像装置１００の動作を具体的に実現する第２実施例について、図９〜１３を参照しつつ説明する。図９は、ＣＣＤ固体撮像素子における転送電極のレイアウトの一例を示す図であり、図１０は、蓄積部２３や水平転送部２４に対する転送制御パルスのタイミングチャートであり、図１１は、蓄積部２３のＹ−Ｙ’における転送ポテンシャルを、図１０のタイミングチャートに対応させて示したポテンシャル図であり、図１２は、図９に示すＺ−Ｚ’に沿って示した概略的な断面図とポテンシャル図であり、図１３は、図９に示すＺ−Ｚ’に沿った電荷の移動を示す図である。
【００８２】
図９に示すＣＣＤ固体撮像素子は、第１実施例とほぼ同様の構成であるが、第１実施例とは異なり、ドレインＶＤｒａｉｎを制御するドレイン制御電極が形成されていない。その一方で、ドレインＶＤｒａｉｎは、制御を行わずとも、電極ＬＶ上に蓄積された電荷がある一定量を超えると、その余剰分の電荷を吸い込んで排出する。
【００８３】
そのため、本第２実施例では、バリア部が形成するポテンシャル障壁は、図１２に示すように、ハイレベルの転送制御パルスＬＶΦを印加されている電極ＬＶが構成するポテンシャルＰ（ＬＶ）よりも小さく、ローレベルの転送制御パルスＶＯＧΦを印加されているときのＰ（ＶＯＧ）よりも大きくなるように調整されている。これにより、ある一定量を超える電荷が電極ＬＶ上に流入しても、当該一定量を超える余剰分の電荷が、電極ＶＯＧを超えて水平転送レジスタ２４へ漏れ出る畏れがない。
【００８４】
更に好ましくは、バリア部が形成するポテンシャル障壁は、ハイレベルの転送制御パルスＬＶΦを印加されていて、上述した一定量の電荷が蓄積されている電極ＬＶのポテンシャルと一致するレベルに調整されている。このように調整することにより、電極ＬＶ下には、一定量以下の電荷しか蓄積せず、この一定量を超える電荷は、バリア部からドレインＶＤｒａｉｎへ流出する。
【００８５】
なお、本第２実施例においては、ローレベルが印加されているときの電極ＶＯＧのポテンシャルＰ（ＶＯＧ）が第１レベルに相当し、ハイレベルが印加されているときの電極ＬＶのポテンシャルＰ（ＬＶ）が第２レベルに相当する。
【００８６】
また、更に好適には、ドレインＶＤｒａｉｎは、図１３に示すように、ローレベルを印加されているときの電極ＶＯＧのポテンシャルＰ（ＶＯＧ）よりも低く、通常の１回の電荷転送によって電極ＬＶに蓄積される信号電荷のポテンシャルよりも、高いポテンシャルとする。
【００８７】
すなわち、１回の垂直転送によって水平転送部２４から転送されてくる信号電荷については、ドレインから排出されず、複数回の垂直転送によって水平転送部２４から転送されてくる信号電荷については、その余剰分がドレインから排出されるようにする。これにより、通常の信号電荷は、ドレインＶＤｒａｉｎに漏れ出ることなく水平転送部２４に転送される。
【００８８】
ここで、図９に示す経路Ａ，Ｂを経由して転送されるフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷の転送状況について、図１０，１１を参照しつつ説明する。なお、図１０，１１に示す時刻Ｔ１は、経路Ａからフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ転送されてきた時である。
【００８９】
図９において、経路Ａ上には、電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍ，ＶＨ１，ＶＨ２，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。一方、経路Ｂ上には、電極Ｖ１，Ｖ２，Ｖ３，Ｖｍ−１，Ｖｍ，ＶＨ３，ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１が順次に配列されている。電極Ｖ１，Ｖ２，Ｖ３・・・Ｖｍ−１，Ｖｍは、それぞれ、転送制御パルスＶΦ１〜ＶΦｍにて制御され、電極ＶＨ１〜ＶＨ４，ＬＶ，ＶＯＧ，Ｈ１，Ｈ２はそれぞれ転送制御パルスＶＨΦ１〜ＶＨΦ４，ＬＶΦ，ＶＯＧΦ，ＨΦ１，ＨΦ２にて制御される。具体的には、転送制御パルスがハイレベルの電極は、電荷を蓄積し、転送制御パルスがローレベルの電極は、電荷を排斥する。
【００９０】
時刻Ｔ１において、転送制御パルスＶＨΦ２，ＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＯＧΦはローレベルである。従って、図１１に示すように、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＶＨ２），Ｐ（ＬＶ）は低い。
【００９１】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。これにより、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＶＨ２から電極ＬＶにかけて分布して蓄積される。
【００９２】
時刻Ｔ２になると、転送制御パルスＶＨΦ２がローレベルに変化するため、転送制御パルスＬＶΦはハイレベルであり、転送制御パルスＶＨΦ１，ＶＨΦ２，ＶＯＧΦはローレベルである。従って、ポテンシャルＰ（ＶＨ１），Ｐ（ＶＨ２），Ｐ（ＶＯＧ）は高く、ポテンシャルＰ（ＬＶ）は低い。これにより、電極ＶＨ２上に分布していた信号電荷は、電極ＬＶ上に移動する。
【００９３】
このとき、ドレイン制御パルスＤＣＧΦはローレベルであるため、電極ＬＶ上に蓄積されている電荷は、ドレインＶＤｒａｉｎへ排出されない。これにより、経路Ａを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷は、電極ＬＶ上にのみ分布して蓄積される。
【００９４】
時刻Ｔ３〜Ｔ５においては、経路Ａの場合と同様に、経路Ｂからフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が蓄積部２３へ向けて転送される。従って、時刻Ｔ６においては、経路Ｂを経由して転送されてきたフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が、電極ＬＶ上に流入して蓄積される。
【００９５】
このとき、電極ＬＶに蓄積される電荷の形成するポテンシャルが、電極ＬＶとドレインＶＤｒａｉｎの間のバリア領域が形成するポテンシャル障壁を越えると、図１３に示すように、その余剰分の電荷は、ドレインＶＤｒａｉｎを介して排出される。このため、信号電荷が、電極ＶＯＧが形成しているポテンシャル障壁を超える畏れが無い。
【００９６】
また、時刻Ｔ２〜Ｔ３においても信号電荷を水平転送部２４転送せず、図１３に示すように、電極ＬＶの電荷の余剰分のみをドレインＶＤｒａｉｎへ排出する。従って、本来であればフレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷が水平転送部２４へ転送されるべきタイミングで水平転送部２４に転送されない。
【００９７】
ただし、このとき、水平転送部２４は、通常の信号電荷の転送と同様に電荷の転送を行うため、この電荷に応じたデジタル信号が出力部２５から出力される。このようにして出力されるデジタル信号は、フレーム補正用ＯＢ画素Ｐｏｂ２の信号電荷量に依存せず、固定ノイズパターンで発生する電荷のみに応じたデジタル信号である。
【００９８】
また、このような信号電荷の転送を３回繰り返した後、４回目の信号電荷の転送時は、通常の信号電荷の転送と同様に、蓄積部２３から水平転送部２４へ信号電荷を転送する。このとき、水平転送部２４に転送される信号電荷は、フレーム補正用ＯＢ画素Ｐｏｂ２の１画素分の信号電荷であるが、上述したように、この電荷は補正信号Ｓｈの生成には利用しない。従って、補正信号Ｓｈは、画素エリアＲ１における受光量の影響を受けずに済む。
【００９９】
（６）まとめ：
以上説明した実施形態から、以下の（ａ）〜（ｇ）の技術思想が把握される。
【０１００】
（ａ）Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、垂直転送部の最終段よりも１つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設したことを特徴とするＣＣＤ固体撮像素子。
【０１０１】
（ｂ）前記ドレインを制御するドレイン制御電極を配設し、
前記転送制御部は、前記ドレイン制御電極を制御して、先に転送されてくる前記Ｎ−１行分のオプティカルブラック画素の電荷を、前記ドレインに排出させる前記（ａ）に記載のＣＣＤ固体撮像素子。
【０１０２】
（ｃ）前記転送制御部は、垂直転送部の最終段に配置された転送電極のポテンシャルを、第１レベルに制御しつつ、垂直転送部の最終段よりも１つ手前に配置された転送電極のポテンシャルを前記第１レベルより低い第２レベルに制御することにより、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷を水平転送部へ転送させない転送制御を行っており、
垂直転送部の最終段よりも１つ手前に配置された転送電極と、前記ドレインとの間には、前記第１レベルより低く前記第２レベルより高いポテンシャル障壁を形成してある前記（ａ）に記載のＣＣＤ固体撮像素子。
【０１０３】
（ｄ）前記複数の画素の各列に対応させて配設される前記垂直転送部の間に、前記垂直転送部の間で電流を阻止するチャネルストップが形成されており、
前記ドレインは、前記チャネルストップの中に形成されている前記（ａ）〜（ｃ）の何れか１つに記載のＣＣＤ固体撮像素子。
【０１０４】
（ｅ）Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子を備える電子機器であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備えることを特徴とする電子機器。
【０１０５】
（ｆ）前記水平転送部の転送する電荷を元にしてデジタル信号を生成する出力回路と、
前記出力回路が前記Ｎ−１行分のオプティカルブラック画素の電荷を出力するべきタイミングで出力するデジタル信号に基づいて、前記出力回路が有効画素の電荷を元にして生成するデジタル信号を、補正する補正部と、
を備える前記（ｅ）に記載の電子機器。
【０１０６】
（ｇ）Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子の駆動方法であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させることを特徴とするＣＣＤ固体撮像素子の駆動方法。
【０１０７】
なお、本発技術は上述した実施例に限られず、上述した実施例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本開示の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【符号の説明】
【０１０８】
１０…撮像レンズ、２０…撮像部、２１…受光センサ部、２２…垂直転送部、２３…蓄積部、２４…水平転送部、２５…出力部、２６…駆動部、３０…信号補正部、４０…撮像信号処理部、５０…基準信号生成部、６０…制御部、７０…ユーザインターフェース部、１００…固体撮像装置、ＤＣＧ…ドレイン制御電極、ＶＤｒａｉｎ…ドレイン、Ｖ１〜Ｖｍ…電極、ＬＶ…電極、ＶＯＧ…電極、ＶＨ１〜ＶＨ４…電極、Ｈ１…電極、ＤＣＧΦ…ドレイン制御パルス、ＨΦ１…水平転送制御パルス、ＨΦ２…水平転送制御パルス、ＬＶΦ…転送制御パルス、ＶＯＧΦ…転送制御パルス、ＶΦ１〜ＶΦｍ…垂直転送制御パルス、ＶＨΦ１〜ＶＨΦ４…転送制御パルス、Ｐｏｂ…ＯＢ画素、Ｐｅｆｆ…有効画素、Ｐｏｂ１…行補正用ＯＢ画素、Ｐｏｂ２…フレーム補正用ＯＢ画素、Ｒ１…画素エリア、Ｒ２…有効画素エリア、Ｒ３…ＯＢ画素領域、Ｒ３１…ラインクランプ領域、Ｒ３２…プリクランプ領域
【特許請求の範囲】
【請求項１】
Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、
垂直転送部の最終段よりも１つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設したＣＣＤ固体撮像素子。
【請求項２】
前記転送制御部は、垂直転送部の最終段に配置された転送電極のポテンシャルを、第１レベルに制御しつつ、垂直転送部の最終段よりも１つ手前に配置された転送電極のポテンシャルを前記第１レベルより低い第２レベルに制御することにより、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷を水平転送部へ転送させない転送制御を行っており、
垂直転送部の最終段よりも１つ手前に配置された転送電極と、前記ドレインとの間には、前記第１レベルより低く前記第２レベルより高いポテンシャル障壁を形成してある
請求項１に記載のＣＣＤ固体撮像素子。
【請求項３】
前記ドレインを制御するドレイン制御電極を配設し、
前記転送制御部は、前記ドレイン制御電極を制御して、先に転送されてくる前記Ｎ−１行分のオプティカルブラック画素の電荷を、前記ドレインに排出させる請求項１に記載のＣＣＤ固体撮像素子。
【請求項４】
前記複数の画素の各列に対応させて配設される前記垂直転送部の間に、前記垂直転送部の間で電流を阻止するチャネルストップが形成されており、
前記ドレインは、前記チャネルストップの中に形成されている請求項１に記載のＣＣＤ固体撮像素子。
【請求項５】
Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子を備える電子機器であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備える電子機器。
【請求項６】
前記水平転送部の転送する電荷を元にしてデジタル信号を生成する出力回路と、
前記出力回路が前記Ｎ−１行分のオプティカルブラック画素の電荷を出力するべきタイミングで出力するデジタル信号に基づいて、前記出力回路が有効画素の電荷を元にして生成するデジタル信号を、補正する補正部と、
を備える請求項５に記載の電子機器。
【請求項７】
Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子の駆動方法であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させるＣＣＤ固体撮像素子の駆動方法。
【請求項１】
Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備え、
垂直転送部の最終段よりも１つ手前に配置された転送電極と隣接する位置に、当該転送電極に蓄積される電荷を排出するためのドレインを配設したＣＣＤ固体撮像素子。
【請求項２】
前記転送制御部は、垂直転送部の最終段に配置された転送電極のポテンシャルを、第１レベルに制御しつつ、垂直転送部の最終段よりも１つ手前に配置された転送電極のポテンシャルを前記第１レベルより低い第２レベルに制御することにより、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷を水平転送部へ転送させない転送制御を行っており、
垂直転送部の最終段よりも１つ手前に配置された転送電極と、前記ドレインとの間には、前記第１レベルより低く前記第２レベルより高いポテンシャル障壁を形成してある
請求項１に記載のＣＣＤ固体撮像素子。
【請求項３】
前記ドレインを制御するドレイン制御電極を配設し、
前記転送制御部は、前記ドレイン制御電極を制御して、先に転送されてくる前記Ｎ−１行分のオプティカルブラック画素の電荷を、前記ドレインに排出させる請求項１に記載のＣＣＤ固体撮像素子。
【請求項４】
前記複数の画素の各列に対応させて配設される前記垂直転送部の間に、前記垂直転送部の間で電流を阻止するチャネルストップが形成されており、
前記ドレインは、前記チャネルストップの中に形成されている請求項１に記載のＣＣＤ固体撮像素子。
【請求項５】
Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子を備える電子機器であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させる転送制御を行う転送制御部を備える電子機器。
【請求項６】
前記水平転送部の転送する電荷を元にしてデジタル信号を生成する出力回路と、
前記出力回路が前記Ｎ−１行分のオプティカルブラック画素の電荷を出力するべきタイミングで出力するデジタル信号に基づいて、前記出力回路が有効画素の電荷を元にして生成するデジタル信号を、補正する補正部と、
を備える請求項５に記載の電子機器。
【請求項７】
Ｎ行のオプティカルブラック画素行を含む行列状に配列された複数の画素を有するフレーム・トランスファ方式のＣＣＤ固体撮像素子の駆動方法であって（Ｎは２以上の整数）、
垂直転送部から水平転送部へ転送されてくるオプティカルブラック画素の電荷を垂直転送部から水平転送部へ転送するにあたり、先に転送されてくるＮ−１行分のオプティカルブラック画素の電荷については水平転送部へ転送させず、最後の１行分のオプティカルブラック画素の電荷については水平転送部へ転送させるＣＣＤ固体撮像素子の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−１１５８１１（Ｐ２０１３−１１５８１１Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２６３５４３（Ｐ２０１１−２６３５４３）
【出願日】平成２３年１２月１日（２０１１．１２．１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１２月１日（２０１１．１２．１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]