ＥＭ級増幅器及びこれを備えた機器
【課題】より省電力、小面積を達成し、より製造コストの安い増幅器及びこれを用いた機器を提供すること。
【解決手段】ＥＭ級増幅器であって、主回路は、第一の定電圧源に接続される入力端子と、これに接続される第一のインダクタと、これにドレイン領域が接続される第一のスイッチング素子と、第一のインダクタに接続され、第一のスイッチング素子と並列に接続される第一のキャパシタと、第一のインダクタに接続される第一のバンドパスフィルタと、これに接続され負荷に接続するための出力端子と、第一のバンドパスフィルタに接続される第二のキャパシタと、これに接続される第三のキャパシタと、入力端子に接続される第一の抵抗と、これに接続される第二の抵抗と、第二のキャパシタと前記第三のキャパシタを接続する配線、及び、第一の抵抗と第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有する。
【解決手段】ＥＭ級増幅器であって、主回路は、第一の定電圧源に接続される入力端子と、これに接続される第一のインダクタと、これにドレイン領域が接続される第一のスイッチング素子と、第一のインダクタに接続され、第一のスイッチング素子と並列に接続される第一のキャパシタと、第一のインダクタに接続される第一のバンドパスフィルタと、これに接続され負荷に接続するための出力端子と、第一のバンドパスフィルタに接続される第二のキャパシタと、これに接続される第三のキャパシタと、入力端子に接続される第一の抵抗と、これに接続される第二の抵抗と、第二のキャパシタと前記第三のキャパシタを接続する配線、及び、第一の抵抗と第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＭ級増幅器及びこれを備えた機器に関する。
【背景技術】
【０００２】
増幅器は、入力された信号を増幅する回路を有し、無線通信やインダクションヒーティング等の様々な機器に用いられる非常に有用なものである。
【０００３】
公知の増幅器としては、まずＥ級増幅器を挙げることができる（例えば下記非特許文献１）。Ｅ級増幅器は、例えば図３で示すように、定電圧源と、インダクタと、バンドパスフィルタと、負荷とが直列に接続され、インダクタにソース又はドレイン領域の一方が接続されるスイッチング素子と、上記インダクタに接続されかつ上記スイッチング素子と並列に接続されるキャパシタと、を有する。このＥ級増幅器は、スイッチング素子のゲートに増幅対象となる信号を入力することで、負荷に増幅された信号を発生させることができる。
【０００４】
Ｅ級増幅器は、高動作周波数下において高効率であるといった利点を有する。しかしながら、遅いスイッチング素子を用いた場合、電力損失が発生してしまうといった課題を有する。
【０００５】
一方、上記Ｅ級増幅器の上記課題を解決するものとして、ＥＭ級増幅器が提案されている（例えば、下記非特許文献２、３参照）。ＥＭ級増幅器は、例えば図４で示すように、主回路と、補助回路と、を有した増幅器となっている。
【非特許文献１】ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ．１０，ＮＯ．３，ＪＵＮＥ，１９７５
【非特許文献２】ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＩＣＲＯＷＡＶＥ ＴＨＥＯＲＹ ＡＮＤ ＴＥＣＨＮＩＱＵＥＳ，ＶＯＬ．５１，ＮＯ．６，ＪＵＮＥ，２００３
【非特許文献３】Ｔｈｅ ３４ｔｈ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｆ Ｔｈｅ ＩＥＥＥ Ｉｎｄｕｓｔｒｉａｌ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｏｃｉｅｔｙ，ＩＥＣＯＮ２００８，ＰＰ６７９−６８４，Ｎｏｖ．２００８．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記ＥＭ級増幅器は、上記Ｅ級動作のメリットに加えて電力損失を抑えることができる点において有用である。しかしながら、主回路、補助回路のそれぞれのスイッチング素子に対し別の信号の入力が必要となる。そしてこれら入力はＥＭ級増幅器の機能確保のため、特定の位相差を保っている必要があり、この位相差を確保するため、別途の制御回路が必要となるといった課題がある。そしてこの制御回路は設計が容易ではなく、別途の駆動電力が必要となり、更には回路面積の増大につながってしまい、結局は製造コストにも影響する。
【０００７】
そこで、本発明は、上記課題を解決し、より省電力、小面積を達成し、より製造コストの安い増幅器及びこれを用いた機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは、上記課題について鋭意検討を行なったところ、主回路と補助回路とを有するＥＭ級増幅器において、主回路側にフィードバック回路を持たせることで本発明を完成させるに至った。
【０００９】
すなわち、本発明の第一の観点に係るＥＭ級増幅器は、主回路と、主回路に信号を入力する補助回路と、を有するＥＭ級増幅器であって、補助回路に入力される一つの信号で動作する。
【００１０】
また、本発明の第二の観点に係るＥＭ級増幅器は、主回路と、補助回路とを有するＥＭ級増幅器であって、主回路は、第一の定電圧源に接続するための入力端子と、入力端子に接続される第一のインダクタと、第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、第一のインダクタに接続され、第一のスイッチング素子と並列に接続される第一のキャパシタと、第一のインダクタに接続される第一のバンドパスフィルタと、第一のバンドパスフィルタに接続され負荷に接続するための出力端子と、第一のバンドパスフィルタに接続される第二のキャパシタと、第二のキャパシタに接続される第三のキャパシタと、入力端子に接続される第一の抵抗と、第一の抵抗に接続される第二の抵抗と、第二のキャパシタと第三のキャパシタを接続する配線、及び、第一の抵抗と第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、第一のスイッチング素子は、第一の抵抗と前記第二の抵抗を接続する配線にゲートが接続されており、第一のインダクタと第一のバンドパスフィルタを接続する配線に、補助回路からの出力が入力される。
【００１１】
また、本発明の第三の観点に係るＥＭ級増幅器を備えた機器は、主回路と、補助回路とを有する機器であって、主回路は、第一の定電圧源と、第一の定電圧源に接続される第一のインダクタと、第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、第一のインダクタに接続され、第一のスイッチング素子と並列に接続される第一のキャパシタと、第一のインダクタに接続される第一のバンドパスフィルタと、第一のバンドパスフィルタに接続される負荷と、第一のバンドパスフィルタに接続される第二のキャパシタと、第二のキャパシタに接続される第三のキャパシタと、第一の定電圧源に接続される第一の抵抗と、第一の抵抗に接続される第二の抵抗と、第二のキャパシタと第三のキャパシタを接続する配線、及び、第一の抵抗と第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、第一のスイッチング素子は、第一の抵抗と第二の抵抗の間配線にゲートが接続されており、第一のインダクタと第一のバンドパスフィルタを接続する配線に、補助回路からの出力が入力される。
【発明の効果】
【００１２】
以上、本発明により、より省電力、小面積を達成し、より製造コストの安い増幅器及びそれを用いた機器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る増幅器の等価回路を示す図である。
【図２】実施形態に係る増幅器の要素における電流値又は電圧値を示す図である。
【図３】公知のＥ級増幅器の等価回路を示す図である。
【図４】公知のＥＭ級増幅器の等価回路を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明するが、本発明は多くの異なる形態による実施が可能であり、以下の実施形態、実施例の記載にのみ限定されるものではない。
【００１５】
図１は、本実施形態に係る増幅器（以下「本増幅器」という。）１を有する機器（以下「本機器」という。）１０の等価回路を示す図である。
【００１６】
図１で示すとおり、本機器１０は増幅器１を有しており、増幅器１は、主回路２と、補助回路３とを有し、主回路２には、第一の定電圧源４及び負荷５が接続されており、補助回路３には第二の定電圧源６が接続されている。図１で示される増幅器はＥＭ級増幅器である。
【００１７】
本実施形態に係る主回路２は、補助回路３から信号の入力を受け付け、この信号を増幅する機能を有するものである。主回路２は、限定されるわけではないが、第一の定電圧源４に接続される入力端子２０１と、入力端子２０１に接続される第一のインダクタ２０２と、第一のインダクタ２０２にドレイン領域が接続される第一のスイッチング素子２０３と、第一のインダクタ２０２に接続され、第一のスイッチング素子２０３と並列に接続される第一のキャパシタ２０４と、第一のインダクタ２０２に接続される第一のバンドパスフィルタ２０５と、第一のバンドパスフィルタ２０５に接続される外部端子２０６と、第一のバンドパスフィルタ２０５に接続される第二のキャパシタ２０７と、第二のキャパシタ２０７に接続される第三のキャパシタ２０８と、入力端子２０１に接続される第一の抵抗２０９と、第一の抵抗に接続される第二の抵抗２１０と、第二のキャパシタ２０７及び第三のキャパシタ２０８を接続する配線と第一の抵抗２０９及び第二の抵抗２１０とを接続する配線とを接続する第二のインダクタ２１１と、を有し、第一のスイッチング素子２０３は、第一の抵抗２０９と第二の抵抗２１０とを接続する配線にゲートが接続されており、第一のインダクタ２０２と第一のバンドパスフィルタ２０５を接続する配線に、補助回路３からの出力が接続される構成となっている。なお、上記の通り、入力端子２０１には、第一の定電圧源４から一定電圧が入力され、出力端子２０６からは、増幅された信号が負荷６に出力される。
【００１８】
本実施形態に係るＥＭ級増幅器の形態は、様々な形態で実現が可能であり、例えば導電性の材料からなる配線がプリントされた基板に各種部品を配置し、これらをハンダ等で固定することで実現してもよいし、半導体集積回路を用いてチップ化したものとすることも可能であり、特に限定されるものではない。
【００１９】
第一の定電圧源４は、直流電圧を発生させることのできるものである。第一の定電圧源４は、上記の通り、主回路２の入力端子２０１を介して一定の電圧を主回路２に入力する。第一の定電圧源４の電圧の範囲は、出力する信号の振幅等を考慮する限りにおいて当然に調整可能である。
【００２０】
第一のインダクタ２０２は、上記の通り入力端子２０１を介して第一の定電圧源４に接続されている。第一のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第一のインダクタ２０２の入力端子に接続されていない側は、後述する第一のスイッチング素子２０３、第一のキャパシタ２０４、第一のバンドパスフィルタ２０５、補助回路における第二のバンドパスフィルタ３０５に接続されている。第一のインダクタ２０２のインダクタンスは、適宜調整可能である。
【００２１】
第一のスイッチング素子２０３は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、ｎ型のＭＯＳＦＥＴを好ましく採用することができる。なお本実施形態において、第一のインダクタ２０２に接続されていない側のソース領域は、グラウンドに接地されている。
【００２２】
第一のキャパシタ２０４は、電荷を蓄積することのできるものである。本実施形態に係る第一のキャパシタ２０４は上記の通り第一のインダクタ２０２に接続されており、かつ、第一のスイッチング素子２０３と並列に接続されており、しかも、第一のインダクタ２０２に接続されている側と反対の側はグラウンドに接地されている。
【００２３】
第一のバンドパスフィルタ２０５は、共振を用いて所望の周波数以外の信号を除去することのできるものであり、限定されるわけではないが、バンドパスフィルタ用のキャパシタと、バンドパスフィルタ用のインダクタを直列に接続させたものであることは好ましい一例である。図１の例では、第一のバンドパスフィルタ２０５は、第一のインダクタ２０２に接続されるキャパシタ２０５１と、これに直列に接続されるインダクタ２０５２と、を有して構成されている。なお、第一のバンドパスフィルタ２０５の、第一のインダクタ２０２と接続されていない側は、出力端子２０６、第二のキャパシタ２０７に接続されている。
【００２４】
負荷６は、主回路２の共振フィルタ２０５に外部出力端子２０６を介して接続され、増幅された信号に基づき所望の処理を行うものである。負荷６としては、限定されるわけではないが、例えば機器が無線通信機器であれば、アンテナ等を採用することができる。
【００２５】
第二のキャパシタ２０７は、第一の共振フィルタ２０５に接続されている。また第三のキャパシタ２０８は、第二のキャパシタ２０７に直列に接続されている。なお第三のキャパシタ２０８の第二のキャパシタ２０７接続されていない側はグラウンドに接地されている。後述するが、第二のキャパシタ２０７及び第三のキャパシタ２０８は、第一のスイッチング素子２０３のゲートに入力される電圧の値を調整するために用いられるものであり、これらを設けることで、ゲート破壊電圧以上の電圧をゲートに入力しないよう防止することが可能となる。よって第二のキャパシタ２０７、第三のキャパシタ２０８の容量は適宜調整可能であり、限定されるものではない。
【００２６】
第一の抵抗２０９は、入力端子２０１を介して第一の定電圧源４に接続され、電圧を降下させることができる。また第二の抵抗２１０は、第一の抵抗２０９と直列に接続されており、第一の抵抗と接続されていない側はグラウンドに接地されている。また、第一の抵抗２０９と第二の抵抗２１０を接続する配線は、第一のスイッチング素子２０３のゲートに接続されており、常時一定のバイアス電圧をゲートに提供することができる。抵抗の値は適宜調整可能であるが、第一のスイッチング素子２０３のゲートの閾値電圧近傍であることが好ましい。
【００２７】
第二のインダクタ２１１は、第二のキャパシタ２０７及び第三のキャパシタ２０８を接続する配線と、第一の抵抗２０９及び第二の抵抗２１０を接続する配線の間に配置されている。また第二のインダクタ２１１は、図１からも明らかなように第一のスイッチング素子２０３のゲートにも接続されており、第一のスイッチング素子２０３のゲートとソースとの間に存在する寄生容量と相まって、バンドパスフィルタとして機能することができる。
【００２８】
また本実施形態において、補助回路３からの信号は、第一のインダクタ２０２と共振フィルタ２０５とを接続する配線に入力される。
【００２９】
また本実施形態において、補助回路３は、主回路２において処理される信号に対して動作周波数の２以上の整数倍の周波数、かつ、適切な位相差を持つ電流を作成するための回路であり、この限りにおいて限定されるわけではないが、例えば、第二の定電圧源６に接続するための入力端子３０１と、第三のインダクタ３０２と、第三のインダクタ３０２に接続される第二のバンドパスフィルタ３０５と、第三のインダクタ３０２にドレイン領域が接続される第二のスイッチング素子３０３と、上記第三のインダクタ３０２に接続されかつ上記第二のスイッチング素子３０３と並列に接続される第四のキャパシタ３０４と、を有し、第二のバンドパスフィルタ３０５は、主回路の第一のインダクタ２０２と第一のバンドパスフィルタ２０５とを接続する配線に接続されており、信号を出力する。なお、第二のスイッチング素子３０３のゲートは、ＥＭ級増幅器外部からの入力を受け付ける。なおこの構成は、一般に周波数逓倍器と呼ばれる。
【００３０】
第二の定電圧源６は、補助回路３における入力端子３０１を介して補助回路に一定電圧を入力することができる。
【００３１】
第三のインダクタ３０２は、上記の通り入力端子３０１を介して第二の定電圧源６に接続されている。なお、第三のインダクタ３０２の入力端子３０１に接続されていない側は、第二のスイッチング素子３０３、第四のキャパシタ３０４、第二のバンドパスフィルタ３０５に接続されている。
【００３２】
第二のバンドパスフィルタ３０５は、上記の通り、第三のインダクタ３０２に接続されており、第三のインダクタ３０２に接続されていない側は、上記の通り主回路２における第一のバンドパスフィルタ２０５と第一のインダクタ２０２とを接続する配線に接続されている。第二のバンドパスフィルタ３０５は、上記主回路２における第一のバンドパスフィルタ２０５と同様の機能を有するものであり、同様の構成を採用することができる。図１の例では、第二のバンドパスフィルタ３０５として、第三のインダクタ３０２に接続されるインダクタ３０５２と、これに直列に接続されるキャパシタ３０５１と、を有して構成されている。
【００３３】
第二のスイッチング素子３０３は、上記主回路２における第一のスイッチング素子２０３と同様の構成を採用することができる。本実施形態において、第二のスイッチング素子のドレイン領域は、第三のインダクタ３０２に接続され、ソース領域は、グラウンドに接地されている。また第二のスイッチング素子３０３のゲートには、増幅対象となる駆動信号が入力される。
【００３４】
第四のキャパシタ３０４は、第三のインダクタ３０２に接続されており、かつ、第二のスイッチング素子３０３と並列に接続されている。また、第四のキャパシタ３０４において、第三のインダクタ３０２に接続されてない側はグラウンドに接地されている。
【００３５】
ここで、本実施形態に係るＥＭ級増幅器の動作について、詳細に説明する。
【００３６】
まず、第二のスイッチング素子のゲートに、例えば図２（Ａ）で示すような増幅対象となる交流の入力信号を周期的に入力し、一定時間経過させて定常状態になると、第二のスイッチング素子３０３のゲートのＯＮ又はＯＦＦに応じ、図２（Ｂ）、図２（Ｃ）で示す電圧又は電流挙動を示す。そしてこの結果、第二のバンドパスフィルタ３０５からは図２（Ｄ）で示す電流が出力され、主回路２の第一のインダクタ２０２と第一の共振フィルタ２０５を接続する配線に入力される。
【００３７】
そしてこの結果、第一のスイッチング素子２０３のゲートに印加されるフィードバック電圧は図２（Ｅ）のように、第一のスイッチング素子２０３に流れる電圧、電流はそれぞれ図２（Ｆ）、（Ｇ）のようになり、更にこの結果、主回路２の出力端子２０６からは図２（Ｈ）のようになる。この結果、より省電力、小面積を達成し、より製造コストの安いＥＭ増幅器を提供することができる。具体的には、主回路にフィードバック機構を設けたため入力が補助回路側への１入力でよくなり、周波数の一致、位相の同期といった制御回路が不要となるため、回路構成が単純化されより小面積、省電力となる。更には、補助回路の出力電流が主回路のスイッチング素子及びそれと並列なキャパシタにながれるため、主回路においてスイッチ電圧にジャンプが現れにくくなり、高周波数、高効率というＥＭ級増幅器の利点をそのまま受け継ぐことができる。より具体的には、（１）主回路のスイッチング素子の切り替わりにおいて、スイッチがオフからオンに切り替わるときは、ドレイン・ソース間に係る電圧が、また、スイッチがオンからオフに切り替わるときにはドレイン・ソースを流れる電流がそれぞれゼロとなり、さらにそれらの傾きもゼロになる。このように設計することで高周波数において、高効率の回路動作を達成する。更に、スイッチスピードの遅いＭＯＳＦＥＴの使用も可能となり、作製コストの削減に貢献する。なお、これらはＥＭ級増幅器の利点であり、それをそのまま引き継いでいる。（２）補助回路のスイッチの切り替わりにおいて、スイッチがオフからオンに切り替わるとき、その電圧がゼロとなるように動作させる。また、そのような回路素子値を選定する。これにより、補助回路の電力損失も抑えることができる。
【００３８】
なお、重複する部分もあるが、本実施形態に係る増幅器の技術的思想について説明する。まず、１入力でＥＭ級臓腑行く器を動かすことを考える。このとき、入力と出力は同じ周波数をもたなければならない。ＥＭ級増幅器には二つのスイッチング素子を含むため、一方のスイッチング素子を出力電圧からフィードバックさせた正弦波で駆動することを考える。このとき、出力は理想的な正弦波であることを仮定すると、低周波数、高周波数成分を持たないため、フィードバックした電圧も、同じ周波数を持つ正弦波となる。ここで補助回路をフィードバック電圧で駆動する回路を考える。このとき、駆動信号は出力と同じ周波数をもち、かつ、補助回路は出力周波数の整数倍の電流を生成しなければならないことを考えると、補助回路には周波数逓倍器（入力周波数に対して整数倍周波数を持つ出力を生成する回路）を適用することが極めて望ましい。この場合、補助回路のスイッチング素子の時比率（オンとオフの時間の比）は０．５より大きくする必要があり、これは、補助回路のスイッチング素子に閾値電圧より高いバイアス電圧を必要とする。この結果、本実施形態に係る構成にたどり着くものである。
【実施例】
【００３９】
上記実施形態に係るＥＭ級増幅器について、具体的な製作を行い、その効果を確認した。以下具体的に説明する。
【００４０】
プリント基板上に、３０μＨの第一のインダクタ（Ｍｉｃｒｏｍｅｔａｌ社製、Ｔ２コア使用）と、第一のスイッチング素子（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社製、ＩＲＦ５３０、閾値電圧３Ｖ）と、１．４９ｎＦの第一のキャパシタと、第一のバンドパスフィルタ（５８８ｐＦのキャパシタと、１０．７μＨのインダクタ（Ｍｉｃｒｏｍｅｔａｌｓ社製、＃２コア使用））と、５８８ｐＦの第二のキャパシタと、１．０２ｎＦの第三のキャパシタと、８５０ｋΩの第一の抵抗と、３００ｋΩの第二の抵抗と、９．６９μＨの第二のインダクタ（Ｍｉｃｒｏｍｅｔａｌｓ社製、＃２コア使用）とを配置して主回路を形成した。接続関係は上記実施形態のとおりである。また、同じプリント基板上に、９７．５μＨの第三のインダクタと、第二のスイッチング素子（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社製、ＩＲＦ５３０、閾値電圧３Ｖ）と、１．０６ｎＦの第四のキャパシタと、第二のバンドパスフィルタ（３９０ｐＦのキャパシタと４．６６μＨのインダクタ（Ｍｉｃｒｏｍｅｔａｌｓ社製、＃２コア使用））と、を配置し、補助回路を形成した。そしてこれら第一の定電圧源、第二の定電圧源としてファンクションジェネレータ（第一の定電圧源：ＫＩＫＵＳＵＩ社製、ＰＡＳ４０−１８、第二の定電圧源：ＫＩＫＵＳＵＩ社製、ＰＡＤ７０−５Ｌ）、を用いた。なお、第二のスイッチング素子には、Ｔｅｋｔｒｏｎｉｘ社製のファンクションジェネレータ（ＡＦＧ３２５２）を用い、所望の電圧を入力させた。上記主回路及び補助回路に接続した。なお接続関係は上記実施形態に記載のとおりである。
【００４１】
そしてこの回路に、２．０ＭＨｚ、振幅５．０Ｖの交流電圧を印加したところ、図２で示すような波形を得ることができた。この結果、上記実施形態の通り、より省電力、小面積を達成し、より製造コストの安い増幅器を提供できることを確認した。
【産業上の利用可能性】
【００４２】
本発明は、ＥＭ級増幅器として様々な電気製品に応用が可能であり、産業上の利用可能性がある。
【技術分野】
【０００１】
本発明は、ＥＭ級増幅器及びこれを備えた機器に関する。
【背景技術】
【０００２】
増幅器は、入力された信号を増幅する回路を有し、無線通信やインダクションヒーティング等の様々な機器に用いられる非常に有用なものである。
【０００３】
公知の増幅器としては、まずＥ級増幅器を挙げることができる（例えば下記非特許文献１）。Ｅ級増幅器は、例えば図３で示すように、定電圧源と、インダクタと、バンドパスフィルタと、負荷とが直列に接続され、インダクタにソース又はドレイン領域の一方が接続されるスイッチング素子と、上記インダクタに接続されかつ上記スイッチング素子と並列に接続されるキャパシタと、を有する。このＥ級増幅器は、スイッチング素子のゲートに増幅対象となる信号を入力することで、負荷に増幅された信号を発生させることができる。
【０００４】
Ｅ級増幅器は、高動作周波数下において高効率であるといった利点を有する。しかしながら、遅いスイッチング素子を用いた場合、電力損失が発生してしまうといった課題を有する。
【０００５】
一方、上記Ｅ級増幅器の上記課題を解決するものとして、ＥＭ級増幅器が提案されている（例えば、下記非特許文献２、３参照）。ＥＭ級増幅器は、例えば図４で示すように、主回路と、補助回路と、を有した増幅器となっている。
【非特許文献１】ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．ＳＣ．１０，ＮＯ．３，ＪＵＮＥ，１９７５
【非特許文献２】ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＩＣＲＯＷＡＶＥ ＴＨＥＯＲＹ ＡＮＤ ＴＥＣＨＮＩＱＵＥＳ，ＶＯＬ．５１，ＮＯ．６，ＪＵＮＥ，２００３
【非特許文献３】Ｔｈｅ ３４ｔｈ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｆ Ｔｈｅ ＩＥＥＥ Ｉｎｄｕｓｔｒｉａｌ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｏｃｉｅｔｙ，ＩＥＣＯＮ２００８，ＰＰ６７９−６８４，Ｎｏｖ．２００８．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記ＥＭ級増幅器は、上記Ｅ級動作のメリットに加えて電力損失を抑えることができる点において有用である。しかしながら、主回路、補助回路のそれぞれのスイッチング素子に対し別の信号の入力が必要となる。そしてこれら入力はＥＭ級増幅器の機能確保のため、特定の位相差を保っている必要があり、この位相差を確保するため、別途の制御回路が必要となるといった課題がある。そしてこの制御回路は設計が容易ではなく、別途の駆動電力が必要となり、更には回路面積の増大につながってしまい、結局は製造コストにも影響する。
【０００７】
そこで、本発明は、上記課題を解決し、より省電力、小面積を達成し、より製造コストの安い増幅器及びこれを用いた機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは、上記課題について鋭意検討を行なったところ、主回路と補助回路とを有するＥＭ級増幅器において、主回路側にフィードバック回路を持たせることで本発明を完成させるに至った。
【０００９】
すなわち、本発明の第一の観点に係るＥＭ級増幅器は、主回路と、主回路に信号を入力する補助回路と、を有するＥＭ級増幅器であって、補助回路に入力される一つの信号で動作する。
【００１０】
また、本発明の第二の観点に係るＥＭ級増幅器は、主回路と、補助回路とを有するＥＭ級増幅器であって、主回路は、第一の定電圧源に接続するための入力端子と、入力端子に接続される第一のインダクタと、第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、第一のインダクタに接続され、第一のスイッチング素子と並列に接続される第一のキャパシタと、第一のインダクタに接続される第一のバンドパスフィルタと、第一のバンドパスフィルタに接続され負荷に接続するための出力端子と、第一のバンドパスフィルタに接続される第二のキャパシタと、第二のキャパシタに接続される第三のキャパシタと、入力端子に接続される第一の抵抗と、第一の抵抗に接続される第二の抵抗と、第二のキャパシタと第三のキャパシタを接続する配線、及び、第一の抵抗と第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、第一のスイッチング素子は、第一の抵抗と前記第二の抵抗を接続する配線にゲートが接続されており、第一のインダクタと第一のバンドパスフィルタを接続する配線に、補助回路からの出力が入力される。
【００１１】
また、本発明の第三の観点に係るＥＭ級増幅器を備えた機器は、主回路と、補助回路とを有する機器であって、主回路は、第一の定電圧源と、第一の定電圧源に接続される第一のインダクタと、第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、第一のインダクタに接続され、第一のスイッチング素子と並列に接続される第一のキャパシタと、第一のインダクタに接続される第一のバンドパスフィルタと、第一のバンドパスフィルタに接続される負荷と、第一のバンドパスフィルタに接続される第二のキャパシタと、第二のキャパシタに接続される第三のキャパシタと、第一の定電圧源に接続される第一の抵抗と、第一の抵抗に接続される第二の抵抗と、第二のキャパシタと第三のキャパシタを接続する配線、及び、第一の抵抗と第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、第一のスイッチング素子は、第一の抵抗と第二の抵抗の間配線にゲートが接続されており、第一のインダクタと第一のバンドパスフィルタを接続する配線に、補助回路からの出力が入力される。
【発明の効果】
【００１２】
以上、本発明により、より省電力、小面積を達成し、より製造コストの安い増幅器及びそれを用いた機器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る増幅器の等価回路を示す図である。
【図２】実施形態に係る増幅器の要素における電流値又は電圧値を示す図である。
【図３】公知のＥ級増幅器の等価回路を示す図である。
【図４】公知のＥＭ級増幅器の等価回路を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明するが、本発明は多くの異なる形態による実施が可能であり、以下の実施形態、実施例の記載にのみ限定されるものではない。
【００１５】
図１は、本実施形態に係る増幅器（以下「本増幅器」という。）１を有する機器（以下「本機器」という。）１０の等価回路を示す図である。
【００１６】
図１で示すとおり、本機器１０は増幅器１を有しており、増幅器１は、主回路２と、補助回路３とを有し、主回路２には、第一の定電圧源４及び負荷５が接続されており、補助回路３には第二の定電圧源６が接続されている。図１で示される増幅器はＥＭ級増幅器である。
【００１７】
本実施形態に係る主回路２は、補助回路３から信号の入力を受け付け、この信号を増幅する機能を有するものである。主回路２は、限定されるわけではないが、第一の定電圧源４に接続される入力端子２０１と、入力端子２０１に接続される第一のインダクタ２０２と、第一のインダクタ２０２にドレイン領域が接続される第一のスイッチング素子２０３と、第一のインダクタ２０２に接続され、第一のスイッチング素子２０３と並列に接続される第一のキャパシタ２０４と、第一のインダクタ２０２に接続される第一のバンドパスフィルタ２０５と、第一のバンドパスフィルタ２０５に接続される外部端子２０６と、第一のバンドパスフィルタ２０５に接続される第二のキャパシタ２０７と、第二のキャパシタ２０７に接続される第三のキャパシタ２０８と、入力端子２０１に接続される第一の抵抗２０９と、第一の抵抗に接続される第二の抵抗２１０と、第二のキャパシタ２０７及び第三のキャパシタ２０８を接続する配線と第一の抵抗２０９及び第二の抵抗２１０とを接続する配線とを接続する第二のインダクタ２１１と、を有し、第一のスイッチング素子２０３は、第一の抵抗２０９と第二の抵抗２１０とを接続する配線にゲートが接続されており、第一のインダクタ２０２と第一のバンドパスフィルタ２０５を接続する配線に、補助回路３からの出力が接続される構成となっている。なお、上記の通り、入力端子２０１には、第一の定電圧源４から一定電圧が入力され、出力端子２０６からは、増幅された信号が負荷６に出力される。
【００１８】
本実施形態に係るＥＭ級増幅器の形態は、様々な形態で実現が可能であり、例えば導電性の材料からなる配線がプリントされた基板に各種部品を配置し、これらをハンダ等で固定することで実現してもよいし、半導体集積回路を用いてチップ化したものとすることも可能であり、特に限定されるものではない。
【００１９】
第一の定電圧源４は、直流電圧を発生させることのできるものである。第一の定電圧源４は、上記の通り、主回路２の入力端子２０１を介して一定の電圧を主回路２に入力する。第一の定電圧源４の電圧の範囲は、出力する信号の振幅等を考慮する限りにおいて当然に調整可能である。
【００２０】
第一のインダクタ２０２は、上記の通り入力端子２０１を介して第一の定電圧源４に接続されている。第一のインダクタとしては、限定されるわけではないが、例えばコイルを好適に採用することができる。なお、第一のインダクタ２０２の入力端子に接続されていない側は、後述する第一のスイッチング素子２０３、第一のキャパシタ２０４、第一のバンドパスフィルタ２０５、補助回路における第二のバンドパスフィルタ３０５に接続されている。第一のインダクタ２０２のインダクタンスは、適宜調整可能である。
【００２１】
第一のスイッチング素子２０３は、ゲートの入力に応じて、ソース領域とドレイン領域の間の通電、絶縁を制御することのできるものであり、この限りにおいて限定されるわけではないが、ｎ型のＭＯＳＦＥＴを好ましく採用することができる。なお本実施形態において、第一のインダクタ２０２に接続されていない側のソース領域は、グラウンドに接地されている。
【００２２】
第一のキャパシタ２０４は、電荷を蓄積することのできるものである。本実施形態に係る第一のキャパシタ２０４は上記の通り第一のインダクタ２０２に接続されており、かつ、第一のスイッチング素子２０３と並列に接続されており、しかも、第一のインダクタ２０２に接続されている側と反対の側はグラウンドに接地されている。
【００２３】
第一のバンドパスフィルタ２０５は、共振を用いて所望の周波数以外の信号を除去することのできるものであり、限定されるわけではないが、バンドパスフィルタ用のキャパシタと、バンドパスフィルタ用のインダクタを直列に接続させたものであることは好ましい一例である。図１の例では、第一のバンドパスフィルタ２０５は、第一のインダクタ２０２に接続されるキャパシタ２０５１と、これに直列に接続されるインダクタ２０５２と、を有して構成されている。なお、第一のバンドパスフィルタ２０５の、第一のインダクタ２０２と接続されていない側は、出力端子２０６、第二のキャパシタ２０７に接続されている。
【００２４】
負荷６は、主回路２の共振フィルタ２０５に外部出力端子２０６を介して接続され、増幅された信号に基づき所望の処理を行うものである。負荷６としては、限定されるわけではないが、例えば機器が無線通信機器であれば、アンテナ等を採用することができる。
【００２５】
第二のキャパシタ２０７は、第一の共振フィルタ２０５に接続されている。また第三のキャパシタ２０８は、第二のキャパシタ２０７に直列に接続されている。なお第三のキャパシタ２０８の第二のキャパシタ２０７接続されていない側はグラウンドに接地されている。後述するが、第二のキャパシタ２０７及び第三のキャパシタ２０８は、第一のスイッチング素子２０３のゲートに入力される電圧の値を調整するために用いられるものであり、これらを設けることで、ゲート破壊電圧以上の電圧をゲートに入力しないよう防止することが可能となる。よって第二のキャパシタ２０７、第三のキャパシタ２０８の容量は適宜調整可能であり、限定されるものではない。
【００２６】
第一の抵抗２０９は、入力端子２０１を介して第一の定電圧源４に接続され、電圧を降下させることができる。また第二の抵抗２１０は、第一の抵抗２０９と直列に接続されており、第一の抵抗と接続されていない側はグラウンドに接地されている。また、第一の抵抗２０９と第二の抵抗２１０を接続する配線は、第一のスイッチング素子２０３のゲートに接続されており、常時一定のバイアス電圧をゲートに提供することができる。抵抗の値は適宜調整可能であるが、第一のスイッチング素子２０３のゲートの閾値電圧近傍であることが好ましい。
【００２７】
第二のインダクタ２１１は、第二のキャパシタ２０７及び第三のキャパシタ２０８を接続する配線と、第一の抵抗２０９及び第二の抵抗２１０を接続する配線の間に配置されている。また第二のインダクタ２１１は、図１からも明らかなように第一のスイッチング素子２０３のゲートにも接続されており、第一のスイッチング素子２０３のゲートとソースとの間に存在する寄生容量と相まって、バンドパスフィルタとして機能することができる。
【００２８】
また本実施形態において、補助回路３からの信号は、第一のインダクタ２０２と共振フィルタ２０５とを接続する配線に入力される。
【００２９】
また本実施形態において、補助回路３は、主回路２において処理される信号に対して動作周波数の２以上の整数倍の周波数、かつ、適切な位相差を持つ電流を作成するための回路であり、この限りにおいて限定されるわけではないが、例えば、第二の定電圧源６に接続するための入力端子３０１と、第三のインダクタ３０２と、第三のインダクタ３０２に接続される第二のバンドパスフィルタ３０５と、第三のインダクタ３０２にドレイン領域が接続される第二のスイッチング素子３０３と、上記第三のインダクタ３０２に接続されかつ上記第二のスイッチング素子３０３と並列に接続される第四のキャパシタ３０４と、を有し、第二のバンドパスフィルタ３０５は、主回路の第一のインダクタ２０２と第一のバンドパスフィルタ２０５とを接続する配線に接続されており、信号を出力する。なお、第二のスイッチング素子３０３のゲートは、ＥＭ級増幅器外部からの入力を受け付ける。なおこの構成は、一般に周波数逓倍器と呼ばれる。
【００３０】
第二の定電圧源６は、補助回路３における入力端子３０１を介して補助回路に一定電圧を入力することができる。
【００３１】
第三のインダクタ３０２は、上記の通り入力端子３０１を介して第二の定電圧源６に接続されている。なお、第三のインダクタ３０２の入力端子３０１に接続されていない側は、第二のスイッチング素子３０３、第四のキャパシタ３０４、第二のバンドパスフィルタ３０５に接続されている。
【００３２】
第二のバンドパスフィルタ３０５は、上記の通り、第三のインダクタ３０２に接続されており、第三のインダクタ３０２に接続されていない側は、上記の通り主回路２における第一のバンドパスフィルタ２０５と第一のインダクタ２０２とを接続する配線に接続されている。第二のバンドパスフィルタ３０５は、上記主回路２における第一のバンドパスフィルタ２０５と同様の機能を有するものであり、同様の構成を採用することができる。図１の例では、第二のバンドパスフィルタ３０５として、第三のインダクタ３０２に接続されるインダクタ３０５２と、これに直列に接続されるキャパシタ３０５１と、を有して構成されている。
【００３３】
第二のスイッチング素子３０３は、上記主回路２における第一のスイッチング素子２０３と同様の構成を採用することができる。本実施形態において、第二のスイッチング素子のドレイン領域は、第三のインダクタ３０２に接続され、ソース領域は、グラウンドに接地されている。また第二のスイッチング素子３０３のゲートには、増幅対象となる駆動信号が入力される。
【００３４】
第四のキャパシタ３０４は、第三のインダクタ３０２に接続されており、かつ、第二のスイッチング素子３０３と並列に接続されている。また、第四のキャパシタ３０４において、第三のインダクタ３０２に接続されてない側はグラウンドに接地されている。
【００３５】
ここで、本実施形態に係るＥＭ級増幅器の動作について、詳細に説明する。
【００３６】
まず、第二のスイッチング素子のゲートに、例えば図２（Ａ）で示すような増幅対象となる交流の入力信号を周期的に入力し、一定時間経過させて定常状態になると、第二のスイッチング素子３０３のゲートのＯＮ又はＯＦＦに応じ、図２（Ｂ）、図２（Ｃ）で示す電圧又は電流挙動を示す。そしてこの結果、第二のバンドパスフィルタ３０５からは図２（Ｄ）で示す電流が出力され、主回路２の第一のインダクタ２０２と第一の共振フィルタ２０５を接続する配線に入力される。
【００３７】
そしてこの結果、第一のスイッチング素子２０３のゲートに印加されるフィードバック電圧は図２（Ｅ）のように、第一のスイッチング素子２０３に流れる電圧、電流はそれぞれ図２（Ｆ）、（Ｇ）のようになり、更にこの結果、主回路２の出力端子２０６からは図２（Ｈ）のようになる。この結果、より省電力、小面積を達成し、より製造コストの安いＥＭ増幅器を提供することができる。具体的には、主回路にフィードバック機構を設けたため入力が補助回路側への１入力でよくなり、周波数の一致、位相の同期といった制御回路が不要となるため、回路構成が単純化されより小面積、省電力となる。更には、補助回路の出力電流が主回路のスイッチング素子及びそれと並列なキャパシタにながれるため、主回路においてスイッチ電圧にジャンプが現れにくくなり、高周波数、高効率というＥＭ級増幅器の利点をそのまま受け継ぐことができる。より具体的には、（１）主回路のスイッチング素子の切り替わりにおいて、スイッチがオフからオンに切り替わるときは、ドレイン・ソース間に係る電圧が、また、スイッチがオンからオフに切り替わるときにはドレイン・ソースを流れる電流がそれぞれゼロとなり、さらにそれらの傾きもゼロになる。このように設計することで高周波数において、高効率の回路動作を達成する。更に、スイッチスピードの遅いＭＯＳＦＥＴの使用も可能となり、作製コストの削減に貢献する。なお、これらはＥＭ級増幅器の利点であり、それをそのまま引き継いでいる。（２）補助回路のスイッチの切り替わりにおいて、スイッチがオフからオンに切り替わるとき、その電圧がゼロとなるように動作させる。また、そのような回路素子値を選定する。これにより、補助回路の電力損失も抑えることができる。
【００３８】
なお、重複する部分もあるが、本実施形態に係る増幅器の技術的思想について説明する。まず、１入力でＥＭ級臓腑行く器を動かすことを考える。このとき、入力と出力は同じ周波数をもたなければならない。ＥＭ級増幅器には二つのスイッチング素子を含むため、一方のスイッチング素子を出力電圧からフィードバックさせた正弦波で駆動することを考える。このとき、出力は理想的な正弦波であることを仮定すると、低周波数、高周波数成分を持たないため、フィードバックした電圧も、同じ周波数を持つ正弦波となる。ここで補助回路をフィードバック電圧で駆動する回路を考える。このとき、駆動信号は出力と同じ周波数をもち、かつ、補助回路は出力周波数の整数倍の電流を生成しなければならないことを考えると、補助回路には周波数逓倍器（入力周波数に対して整数倍周波数を持つ出力を生成する回路）を適用することが極めて望ましい。この場合、補助回路のスイッチング素子の時比率（オンとオフの時間の比）は０．５より大きくする必要があり、これは、補助回路のスイッチング素子に閾値電圧より高いバイアス電圧を必要とする。この結果、本実施形態に係る構成にたどり着くものである。
【実施例】
【００３９】
上記実施形態に係るＥＭ級増幅器について、具体的な製作を行い、その効果を確認した。以下具体的に説明する。
【００４０】
プリント基板上に、３０μＨの第一のインダクタ（Ｍｉｃｒｏｍｅｔａｌ社製、Ｔ２コア使用）と、第一のスイッチング素子（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社製、ＩＲＦ５３０、閾値電圧３Ｖ）と、１．４９ｎＦの第一のキャパシタと、第一のバンドパスフィルタ（５８８ｐＦのキャパシタと、１０．７μＨのインダクタ（Ｍｉｃｒｏｍｅｔａｌｓ社製、＃２コア使用））と、５８８ｐＦの第二のキャパシタと、１．０２ｎＦの第三のキャパシタと、８５０ｋΩの第一の抵抗と、３００ｋΩの第二の抵抗と、９．６９μＨの第二のインダクタ（Ｍｉｃｒｏｍｅｔａｌｓ社製、＃２コア使用）とを配置して主回路を形成した。接続関係は上記実施形態のとおりである。また、同じプリント基板上に、９７．５μＨの第三のインダクタと、第二のスイッチング素子（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ社製、ＩＲＦ５３０、閾値電圧３Ｖ）と、１．０６ｎＦの第四のキャパシタと、第二のバンドパスフィルタ（３９０ｐＦのキャパシタと４．６６μＨのインダクタ（Ｍｉｃｒｏｍｅｔａｌｓ社製、＃２コア使用））と、を配置し、補助回路を形成した。そしてこれら第一の定電圧源、第二の定電圧源としてファンクションジェネレータ（第一の定電圧源：ＫＩＫＵＳＵＩ社製、ＰＡＳ４０−１８、第二の定電圧源：ＫＩＫＵＳＵＩ社製、ＰＡＤ７０−５Ｌ）、を用いた。なお、第二のスイッチング素子には、Ｔｅｋｔｒｏｎｉｘ社製のファンクションジェネレータ（ＡＦＧ３２５２）を用い、所望の電圧を入力させた。上記主回路及び補助回路に接続した。なお接続関係は上記実施形態に記載のとおりである。
【００４１】
そしてこの回路に、２．０ＭＨｚ、振幅５．０Ｖの交流電圧を印加したところ、図２で示すような波形を得ることができた。この結果、上記実施形態の通り、より省電力、小面積を達成し、より製造コストの安い増幅器を提供できることを確認した。
【産業上の利用可能性】
【００４２】
本発明は、ＥＭ級増幅器として様々な電気製品に応用が可能であり、産業上の利用可能性がある。
【特許請求の範囲】
【請求項１】
主回路と、前記主回路に信号を入力する補助回路と、を有するＥＭ級増幅器であって、前記補助回路に入力される一つの信号で動作するＥＭ級増幅器。
【請求項２】
前記主回路は、フィードバック構造を有する請求項１記載のＥＭ級増幅器。
【請求項３】
前記補助回路は、周波数逓倍器を用いてなる、請求項１記載のＥＭ級増幅器。
【請求項４】
前記補助回路は、ＺＶＳ逓倍器を用いてなる、請求項１記載のＥＭ級増幅器。
【請求項５】
主回路と、補助回路とを有するＥＭ級増幅器であって、
前記主回路は、
第一の定電圧源に接続される入力端子と、
前記入力端子に接続される第一のインダクタと、
前記第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、
前記第一のインダクタに接続され、前記第一のスイッチング素子と並列に接続される第一のキャパシタと、
前記第一のインダクタに接続される第一のバンドパスフィルタと、
前記第一のバンドパスフィルタに接続され負荷に接続するための出力端子と、
前記第一のバンドパスフィルタに接続される第二のキャパシタと、
前記第二のキャパシタに接続される第三のキャパシタと、
前記入力端子に接続される第一の抵抗と、
前記第一の抵抗に接続される第二の抵抗と、
前記第二のキャパシタと前記第三のキャパシタを接続する配線、及び、前記第一の抵抗と前記第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、
前記第一のスイッチング素子は、前記第一の抵抗と前記第二の抵抗の間配線にゲートが接続されており、
前記第一のインダクタと前記第一のバンドパスフィルタを接続する配線に、前記補助回路からの出力が入力されるＥＭ級増幅器。
【請求項６】
主回路と、補助回路とを有するＥＭ級増幅器を備えた機器であって、
前記主回路は、
第一の定電圧源と、
前記第一の定電圧源に接続される第一のインダクタと、
前記第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、
前記第一のインダクタに接続され、前記第一のスイッチング素子と並列に接続される第一のキャパシタと、
前記第一のインダクタに接続される第一のバンドパスフィルタと、
前記第一のバンドパスフィルタに接続される負荷と、
前記第一のバンドパスフィルタに接続される第二のキャパシタと、
前記第二のキャパシタに接続される第三のキャパシタと、
前記第一の定電圧源に接続される第一の抵抗と、
前記第一の抵抗に接続される第二の抵抗と、
前記第二のキャパシタと前記第三のキャパシタを接続する配線、及び、前記第一の抵抗と前記第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、
前記第一のスイッチング素子は、前記第一の抵抗と前記第二の抵抗の間配線にゲートが接続されており、
前記第一のインダクタと前記第一のバンドパスフィルタを接続する配線に、前記補助回路からの出力が入力されるＥＭ級増幅器を備えた機器。
【請求項１】
主回路と、前記主回路に信号を入力する補助回路と、を有するＥＭ級増幅器であって、前記補助回路に入力される一つの信号で動作するＥＭ級増幅器。
【請求項２】
前記主回路は、フィードバック構造を有する請求項１記載のＥＭ級増幅器。
【請求項３】
前記補助回路は、周波数逓倍器を用いてなる、請求項１記載のＥＭ級増幅器。
【請求項４】
前記補助回路は、ＺＶＳ逓倍器を用いてなる、請求項１記載のＥＭ級増幅器。
【請求項５】
主回路と、補助回路とを有するＥＭ級増幅器であって、
前記主回路は、
第一の定電圧源に接続される入力端子と、
前記入力端子に接続される第一のインダクタと、
前記第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、
前記第一のインダクタに接続され、前記第一のスイッチング素子と並列に接続される第一のキャパシタと、
前記第一のインダクタに接続される第一のバンドパスフィルタと、
前記第一のバンドパスフィルタに接続され負荷に接続するための出力端子と、
前記第一のバンドパスフィルタに接続される第二のキャパシタと、
前記第二のキャパシタに接続される第三のキャパシタと、
前記入力端子に接続される第一の抵抗と、
前記第一の抵抗に接続される第二の抵抗と、
前記第二のキャパシタと前記第三のキャパシタを接続する配線、及び、前記第一の抵抗と前記第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、
前記第一のスイッチング素子は、前記第一の抵抗と前記第二の抵抗の間配線にゲートが接続されており、
前記第一のインダクタと前記第一のバンドパスフィルタを接続する配線に、前記補助回路からの出力が入力されるＥＭ級増幅器。
【請求項６】
主回路と、補助回路とを有するＥＭ級増幅器を備えた機器であって、
前記主回路は、
第一の定電圧源と、
前記第一の定電圧源に接続される第一のインダクタと、
前記第一のインダクタにドレイン領域が接続される第一のスイッチング素子と、
前記第一のインダクタに接続され、前記第一のスイッチング素子と並列に接続される第一のキャパシタと、
前記第一のインダクタに接続される第一のバンドパスフィルタと、
前記第一のバンドパスフィルタに接続される負荷と、
前記第一のバンドパスフィルタに接続される第二のキャパシタと、
前記第二のキャパシタに接続される第三のキャパシタと、
前記第一の定電圧源に接続される第一の抵抗と、
前記第一の抵抗に接続される第二の抵抗と、
前記第二のキャパシタと前記第三のキャパシタを接続する配線、及び、前記第一の抵抗と前記第二の抵抗と第二のインダクタを接続する配線、に接続される第二のインダクタを有し、
前記第一のスイッチング素子は、前記第一の抵抗と前記第二の抵抗の間配線にゲートが接続されており、
前記第一のインダクタと前記第一のバンドパスフィルタを接続する配線に、前記補助回路からの出力が入力されるＥＭ級増幅器を備えた機器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−２０６４２０（Ｐ２０１０−２０６４２０Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−４８５５７（Ｐ２００９−４８５５７）
【出願日】平成２１年３月２日（２００９．３．２）
【出願人】（３０４０２１８３１）国立大学法人 千葉大学 (601)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月２日（２００９．３．２）
【出願人】（３０４０２１８３１）国立大学法人 千葉大学 (601)
【Ｆターム（参考）】
[ Back to top ]