ＩＣチップ検査装置、ＩＣチップ検査方法、及びＩＣチップ検査プログラム
【課題】複数のＩ／Ｆを備えたＩＣチップの検査時間を短縮することが可能なＩＣチップ検査装置、ＩＣチップ検査方法、及びＩＣチップ検査プログラムを提供する。
【解決手段】本発明では、ＩＣチップの動作を検査する検査装置が、試験プログラムの実行指令を一のインターフェイス手段における接続端子、Ｉ／Ｏモジュール、及び上位層モジュールを通じて実行手段に対して送信し、実行手段が、実行指令に応じて試験プログラムを実行し、検査装置が、試験データを一のインターフェイス手段における接続端子、Ｉ／Ｏモジュール、及び上位層モジュールを通じて実行手段に対して送信し、実行手段が、試験プログラムの実行により試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを一のインターフェイス手段以外の他のインターフェイス手段におけるＩ／Ｏモジュール、及び接続端子を通じて検査装置に対して送信する。
【解決手段】本発明では、ＩＣチップの動作を検査する検査装置が、試験プログラムの実行指令を一のインターフェイス手段における接続端子、Ｉ／Ｏモジュール、及び上位層モジュールを通じて実行手段に対して送信し、実行手段が、実行指令に応じて試験プログラムを実行し、検査装置が、試験データを一のインターフェイス手段における接続端子、Ｉ／Ｏモジュール、及び上位層モジュールを通じて実行手段に対して送信し、実行手段が、試験プログラムの実行により試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを一のインターフェイス手段以外の他のインターフェイス手段におけるＩ／Ｏモジュール、及び接続端子を通じて検査装置に対して送信する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のインターフェイス手段を備えたＩＣチップの動作を検査する検査装置及び検査方法等の技術分野に関する。
【背景技術】
【０００２】
接触式のＩＣカードに搭載されるＩＣチップには、外部装置との間でデータのやり取りを行うためのインターフェイス手段（以下、「Ｉ／Ｆ」という）が備えられている。このようなＩＣカードの製造時には、ＩＣチップのハードウェアの動作確認試験等の検査を行う必要があるが、当該検査の前に、Ｉ／Ｆとして動作させるための通信プロトコルのモジュールの実行コードをＩＣチップに書き込む必要がある。
【０００３】
一方、ＩＣチップの検査方法としては従来から種々提案されており、例えば、特許文献１には、良品のＩＣチップを複数含むロットやウェハ全体の検査時間をより短くし得る検査方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１５６４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近年、ＩＣカードに搭載されるＩＣチップとして、複数のＩ／Ｆを備えたＩＣチップが普及され始めている。このようなＩＣチップが搭載されるＩＣカードの製造時において、未だプログラムの実行コードが書き込まれていないＩＣチップの場合、上述した検査の前に、各Ｉ／Ｆの通信プロトコルのモジュールの実行コードをＩＣチップに書き込むと、従来の単一のＩ／Ｆを備えるＩＣチップに比べて、検査時間が長くなるという問題があった。
【０００６】
また、予め例えばＲＯＭにプログラムの実行コードが書き込まれているＩＣチップの場合、各Ｉ／Ｆの通信プロトコルのモジュールを全て動作させて通信を行うと、当該プロトコルのデータ処理に時間がかかり、結果的に検査時間が長くなるという問題があった。
【０００７】
そこで、本発明は、このような問題等に鑑みてなされたものであり、複数のＩ／Ｆを備えたＩＣチップの検査時間を短縮することが可能なＩＣチップ検査装置、ＩＣチップ検査方法、及びＩＣチップ検査プログラムを提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載の発明は、プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査装置であって、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験実行指令送信手段と、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験データ送信手段と、前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する部分データ受信手段と、を備えることを特徴とする。
【０００９】
請求項２に記載の発明は、請求項１に記載のＩＣチップ検査装置において、前記受信された部分データを含む返信データを前記他のインターフェイス手段における前記接続端子、及び前記Ｉ／Ｏモジュールを通じて前記実行手段に対して送信する返信データ送信手段と、前記返信データの受信に応じて前記実行手段から前記一のインターフェイス手段における前記上位層モジュール、前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された受信成功を示す成功データを受信する成功データ受信手段と、を備えることを特徴とする。
【００１０】
請求項３に記載の発明は、請求項２に記載のＩＣチップ検査装置において、前記成功データが受信された場合に、前記ＩＣチップの動作が良好であると判定する判定手段を更に備えることを特徴とする。
【００１１】
請求項４に記載のＩＣチップ検査プログラムの発明は、コンピュータを、請求項１乃至３の何れか一項に記載のＩＣチップ検査装置として機能させることを特徴とする。
【００１２】
請求項５に記載の発明は、プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する工程と、を含むことを特徴とする。
【００１３】
請求項６に記載の発明は、プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、前記ＩＣチップの動作を検査する検査装置が、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、前記実行手段が、前記実行指令に応じて前記試験プログラムを実行する工程と、前記検査装置が、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、前記実行手段が、前記試験プログラムの実行により前記試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて前記検査装置に対して送信する工程と、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、インターフェイス手段における全ての通信プロトコルのモジュールの実行コードをＩＣチップ内に書き込む必要がなく、通信プロトコルのモジュールの一部分のみを利用して試験を行うので、ＩＣチップの動作試験にかかる検査時間を短縮することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係るＩＣカード検査システムの概要構成例を示す図である。
【図２】本実施形態に係るＩＣチップ１のハードウェア構成例を示す図である。
【図３】Ｉ／Ｆ１４とＩ／Ｆ１５の通信プロトコルのモジュール構成例を示す図である。
【図４】ＩＣチップ１の動作試験において用いられる通信プロトコルのモジュールを示す図である。
【図５】本実施形態に係るＩＣチップ検査装置２の概要構成例を示す図である。
【図６】ＩＣチップ１の動作試験時における、当該ＩＣチップ１とＩＣチップ検査装置２間のデータやり取りの一例を示すシーケンス図である。
【図７】試験データのフォーマット例を示す図である。
【図８】ＳＷＰのデータフォーマット例を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施形態は、ＩＣカード検査システムに対して本発明を適用した場合の実施の形態である。
【００１７】
先ず、図１を参照して、本実施形態に係るＩＣカード検査システムの構成及び機能例について説明する。
【００１８】
図１は、本実施形態に係るＩＣカード検査システムの概要構成例を示す図である。
【００１９】
図１に示すように、ＩＣカード検査システムＳは、検査対象となるＩＣチップ１が搭載されたＩＣカードＣＡと、ＩＣチップ１の動作を検査するＩＣチップ検査装置２と、を備えて構成され、ＩＣチップ１とＩＣチップ検査装置２は検査時に電気的に接続される。
【００２０】
図２は、本実施形態に係るＩＣチップ１のハードウェア構成例を示す図である。
【００２１】
図２に示すように、ＩＣチップ１は、ＯＳ（オペレーティングシステム）及びアプリケーション等のプログラムを実行する実行手段としてのＣＰＵ（Central Processing Unit）１１、所定のデータ及びプログラムを記憶する不揮発性メモリ（例えば、フラッシュメモリ、又はＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory））１２、作業用のＲＡＭ（Random Access Memory）１３、及びＣＰＵ１１と外部装置との間でデータの受け渡しを行うＩ／Ｆ１４（一のインターフェイス手段の一例），Ｉ／Ｆ１５（他のインターフェイス手段の一例）等を備えて構成されている。
【００２２】
なお、本実施形態においては、Ｉ／Ｆ１４の通信（通信制御）プロトコルとしてＩＳＯ７８１６に準拠したプロトコルを適用し、Ｉ／Ｆ１５の通信プロトコルとしてＳＷＰ（Single Wire Protocol）を適用して説明する。なお、ＩＳＯ７８１６及びＳＷＰについては公知であるため詳しい説明を省略する。
【００２３】
図３は、Ｉ／Ｆ１４とＩ／Ｆ１５の通信プロトコルのモジュール構成例を示す図である。
【００２４】
図３に示すように、Ｉ／Ｆ１４は、外部装置と電気的に接続する接続端子であるＩＳＯ７８１６端子１４１（例えば、所謂「Ｃ７」端子）と、外部装置からＩＳＯ７８１６端子１４１を介してデータを入力又はＩＳＯ７８１６端子１４１を介して外部装置へデータを出力するＩ／Ｏモジュール（物理層の制御モジュール）１４２と、ＩＳＯ７８１６に準拠したプロトコルのルールにしたがってＩ／Ｏモジュール１４２からのデータを処理してＣＰＵ１１へ出力、又はＩＳＯ７８１６に準拠したプロトコルのルールにしたがってＣＰＵ１１からのデータを処理してＩ／Ｏモジュール１４２へ出力する上位層モジュール１４３と、により構成される。
【００２５】
一方、Ｉ／Ｆ１５は、外部装置と電気的に接続する接続端子であるＳＷＰ端子１５１（例えば、所謂「Ｃ６」端子）と、外部装置からＳＷＰ端子１５１を介してデータを入力又はＳＷＰ端子１５１を介して外部装置へデータを出力するＩ／Ｏモジュール１５２と、ＳＷＰのルールにしたがってＩ／Ｏモジュール１５２からのデータを処理してＣＰＵ１１へ出力、又はＳＷＰのプロトコルのルールにしたがってＣＰＵ１１からのデータを処理してＩ／Ｏモジュール１５２へ出力する上位層モジュール１５３と、により構成される。
【００２６】
なお、Ｉ／Ｏモジュール１４２、上位層モジュール１４３、Ｉ／Ｏモジュール１５２、及び上位層モジュール１５３は、夫々、各モジュールの実行コードが例えば不揮発性メモリ１２に書き込まれることにより実現される。
【００２７】
そして、本実施形態でのＩＣチップ１の動作試験（製造段階）においては、Ｉ／Ｆ１４とＩ／Ｆ１５のうち、メインとなるＩ／Ｆ１４については通信プロトコルのモジュールの全部（Ｉ／Ｏモジュール１４２及び上位層モジュール１４３）を用いて通常の動作試験を行い、Ｉ／Ｆ１５については通信プロトコルのモジュールの一部（Ｉ／Ｏモジュール１５２）のみを用いて動作試験を行うようになっている。これは、ＩＣカードＣＡの製造段階では、上位層モジュール１５３の動作試験は必ずしも必要でないことに着目したものである（一方、ＩＣカードＣＡの発行段階では、上位層モジュール１５３の動作試験は必要）。
【００２８】
図４は、ＩＣチップ１の動作試験において用いられる通信プロトコルのモジュールを示す図である。図４に示すように、ＩＣチップ１の動作試験において、破線で囲まれたＩ／Ｆ１５の上位層モジュール１５３は用いられない。従って、未だプログラムの実行コードが書き込まれていないＩＣチップ１の場合、破線で囲まれた上位層モジュール１５３の実行コードを不揮発性メモリ１２に書き込まなくても良い。
【００２９】
次に、本実施形態に係るＩＣチップ検査装置２の構成及び機能について説明する。
【００３０】
図５は、本実施形態に係るＩＣチップ検査装置２の概要構成例を示す図である。
【００３１】
図５に示すように、ＩＣチップ検査装置２は、ＣＰＵ，ＲＡＭ，ＲＯＭ等から構成された制御部２１、各種データ及びプログラム等を記憶するためのＨＤ（ハードディスク）等から構成された記憶部２２、各種情報を表示するための表示部２３、検査者等からの指示を受け付け当該指示に応じた指示信号を制御部２１に対して与える入力部２４、及びＩＣカードＣＡを設置しＩＣチップ１と電気的に接続するＩＣカード設置部２５等を備えて構成されている。
【００３２】
ＩＣカード設置部２５には、Ｉ／Ｆ１４のＩＳＯ７８１６端子１４１と電気的に接続するためのＩＳＯ７８１６通信用端子２５１と、Ｉ／Ｆ１５のＳＷＰ端子１５１と電気的に接続するためのＳＷＰ通信用端子２５２が設けられており、夫々の端子２５１，２５２は、制御部２１におけるＣＰＵの別々のポートに接続されている。
【００３３】
このような構成において、制御部２１は、ＣＰＵが記憶部２２等に記憶されたプログラム（本発明のＩＣチップ検査プログラムを含む）を読み出して実行することにより、全体を統括制御し、本発明における試験実行指令送信手段、試験データ送信手段、部分データ受信手段、返信データ送信手段、成功データ受信手段、及び判定手段等として機能するようになっている。
【００３４】
具体的には、制御部２１は、ＩＳＯ７８１６通信用端子２５１を介し、ＩＣチップ１のＩ／Ｆ１４におけるＩＳＯ７８１６端子１４１、Ｉ／Ｏモジュール１４２、及び上位層モジュール１４３を通じてＣＰＵ１１に対して試験プログラム（動作試験用のプログラム）の実行指令（コマンド）を送信する（試験プログラムの呼び出し）。一方、ＩＣチップ１のＣＰＵ１１が当該実行指令を受信すると、当該実行指令に応じて、例えば予め不揮発性メモリ１２に記憶されている試験プログラムを呼び出し、実行する。
【００３５】
こうして試験プログラムの実行が開始されると、続いて、制御部２１は、ＩＳＯ７８１６通信用端子２５１を介し、ＩＣチップ１のＩ／Ｆ１４におけるＩＳＯ７８１６端子１４１、Ｉ／Ｏモジュール１４２、及び上位層モジュール１４３を通じてＣＰＵ１１に対して試験データ（動作試験用のデータ）を送信する。一方、ＩＣチップ１のＣＰＵ１１が、当該試験データを受信すると、上記試験プログラムにしたがって、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２を呼び出すと共に、上記試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２及びＳＷＰ端子１５１を通じてＩＣチップ検査装置２に対して送信する。
【００３６】
こうして、ＩＣチップ検査装置２の制御部２１が、上記部分データを受信すると、当該受信した部分データを含む返信データを、ＳＷＰ通信用端子２５２を介し、Ｉ／Ｆ１５におけるＳＷＰ端子１５１及びＩ／Ｏモジュール１５２を通じてＣＰＵ１１に対して送信する。一方、ＩＣチップ１のＣＰＵ１１が、当該返信データを受信すると、上記試験プログラムにしたがって、当該返信データ内に、上記抜き出した部分データが含まれているかどうかを確認し、含まれている場合には、受信成功を示す成功データを、Ｉ／Ｆ１４における上位層モジュール１４３、Ｉ／Ｏモジュール１４２、及びＩＳＯ７８１６端子１４１を通じてＩＣチップ検査装置２に対して送信する。なお、返信データ内に、上記抜き出した部分データが含まれていない場合には、受信失敗を示す失敗データがＩＣチップ検査装置２に対して送信される。
【００３７】
こうして、ＩＣチップ検査装置２の制御部２１が、上記成功データを受信した場合に、ＩＣチップ１の動作が良好であると判定する。
【００３８】
次に、図６乃至図８を参照して、本実施形態に係るＩＣカード検査システムＳの動作例について説明する。
【００３９】
図６は、ＩＣチップ１の動作試験時における、当該ＩＣチップ１とＩＣチップ検査装置２間のデータやり取りの一例を示すシーケンス図である。図７は、試験データのフォーマット例を示す図である。図８は、ＳＷＰのデータフォーマット例を示す図である。
【００４０】
図６において、先ず、ＩＣチップ検査装置２からＩＳＯ７８１６通信用端子２５１経由でＩＣチップ１に対して、Ｉ／Ｆ１４におけるＩ／Ｏモジュール１４２及び上位層モジュール１４３の起動及び初期化指令（ＩＳＯ７８１６通信の起動及び初期化指令）がなされ（ステップＳ１）、これにより、Ｉ／Ｏモジュール１４２及び上位層モジュール１４３が起動及び初期化される。
【００４１】
次いで、ＩＣチップ検査装置２からＩＳＯ７８１６通信用端子２５１経由でＩＣチップ１に対して、試験プログラムの実行指令がなされ（ステップＳ２）、試験プログラムが呼び出され実行される。
【００４２】
次いで、ＩＣチップ検査装置２からＳＷＰ通信用端子２５２経由でＩＣチップ１に対して、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２の起動及び初期化指令（ＳＷＰ通信の起動及び初期化指令）がなされ（ステップＳ３）、これにより、Ｉ／Ｏモジュール１５２が起動及び初期化される。
【００４３】
次いで、ＩＣチップ検査装置２からＩＳＯ７８１６通信用端子２５１経由でＩＣチップ１に対して、例えば図７に示すようなフォーマットの試験データが送信される（ステップＳ４）。なお、このフォーマットは、ＩＳＯ７８１６に準拠するものであり、公知であるので説明を省略する。
【００４４】
次いで、ＣＰＵ１１（試験プログラム）により、上記試験データからその一部が部分データとして抜き出される（ステップＳ５）。例えば、図７において、「DATA Field」部分が部分データとして抜き出される。
【００４５】
次いで、ＣＰＵ１１（試験プログラム）により、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２が呼び出され、上記抜き出された部分データがＩ／Ｏモジュール１５２及びＳＷＰ端子１５１を通じ、ＳＷＰ通信用端子２５２経由でＩＣチップ検査装置２に送信される（ステップＳ６）。つまり、ここでは、プロトコルのルールが考慮されず、単純にデータのみがＩ／Ｏモジュール１５２を通じて送信される。また、このとき、Ｉ／Ｏモジュール１５２は、部分データの前後にデータ（ＳＯＦ（Start Of Frame）と、ＥＯＦ（End Of Frame））を付加して図８に示すようなＳＷＰのデータフォーマットで部分データをＩＣチップ検査装置２に送ることになる。
【００４６】
なお、このとき、ＩＣチップ検査装置２は、ＩＣチップ１からＳＷＰ通信用端子２５２経由で返信された部分データと、自身が送った試験データにおける例えば「DATA Field」のデータとが一致しているか否かを確認し、一致していれば、ＩＣチップ１の動作が良好であると判定しても良い。
【００４７】
次いで、ＩＣチップ検査装置２からＳＷＰ通信用端子２５２経由で、Ｉ／Ｏモジュール１５２を通じてＩＣチップ１に対し、上記受信された部分データを含む返信データが送信される（ステップＳ７）。この返信データとしては、例えば、ＩＣチップ検査装置２により受信された図８に示すようなＳＷＰのデータフォーマットそのままの形とされる。
【００４８】
次いで、ＣＰＵ１１（試験プログラム）により、ＳＷＰ通信用端子２５２経由で、上記抜き出された部分データが受信できたかが確認、つまり、返信データ内に当該部分データが含まれているかが確認（受信確認）される（ステップＳ８）。このとき、試験プログラムでは、「SHDLC Control」、「CRC」などのチェックは行わずByte列のデータが受信さきたことのみを確認してＩ／Ｆ１５の動作を確認する。
【００４９】
そして、上記抜き出された部分データが受信できたことが確認された場合、ＣＰＵ１１（試験プログラム）により、受信成功を示す成功データが、Ｉ／Ｆ１４における上位層モジュール１４３、Ｉ／Ｏモジュール１４２、及びＩＳＯ７８１６端子１４１を通じ、ＩＳＯ７８１６通信用端子２５１経由でＩＣチップ検査装置２に送信される（ステップＳ９）。これにより、ＩＣチップ検査装置２では、ＩＣチップ１の動作が良好であると判定し、その旨の情報を表示する。
【００５０】
以上説明したように、上記実施形態によれば、Ｉ／Ｆにおける全ての通信プロトコルのモジュールの実行コードをＩＣチップ１内に書き込む必要がなく、通信プロトコルのモジュールの一部分のみを利用して試験を行うので、ＩＣチップ１の動作試験にかかる検査時間を短縮することができる。特に、ＩＣカードＣＡの製造個数が増せば増すほど本発明の効果が増していくことになる。
【００５１】
なお、上記実施形態においては、通信プロトコルとしてＩＳＯ７８１６に準拠したプロトコル及びＳＷＰを例にとって説明したが、その他のプロトコルであっても構わない。
【符号の説明】
【００５２】
１ ＩＣチップ
２ ＩＣチップ検査装置
１１ ＣＰＵ
１２ 不揮発性メモリ
１３ ＲＡＭ
１４，１５ Ｉ／Ｆ
２１ 制御部
２２ 記憶部
２３ 表示部
２４ 入力部
２５ ＩＣカード設置部
１４１ ＩＳＯ７８１６端子
１４２ Ｉ／Ｏモジュール
１４３ 上位層モジュール
１５１ ＳＷＰ端子
１５２ Ｉ／Ｏモジュール
１５３ 上位層モジュール
２５１ ＩＳＯ７８１６通信用端子
２５２ ＳＷＰ通信用端子
ＣＡ ＩＣカード
Ｓ ＩＣカード検査システム
【技術分野】
【０００１】
本発明は、複数のインターフェイス手段を備えたＩＣチップの動作を検査する検査装置及び検査方法等の技術分野に関する。
【背景技術】
【０００２】
接触式のＩＣカードに搭載されるＩＣチップには、外部装置との間でデータのやり取りを行うためのインターフェイス手段（以下、「Ｉ／Ｆ」という）が備えられている。このようなＩＣカードの製造時には、ＩＣチップのハードウェアの動作確認試験等の検査を行う必要があるが、当該検査の前に、Ｉ／Ｆとして動作させるための通信プロトコルのモジュールの実行コードをＩＣチップに書き込む必要がある。
【０００３】
一方、ＩＣチップの検査方法としては従来から種々提案されており、例えば、特許文献１には、良品のＩＣチップを複数含むロットやウェハ全体の検査時間をより短くし得る検査方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１５６４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近年、ＩＣカードに搭載されるＩＣチップとして、複数のＩ／Ｆを備えたＩＣチップが普及され始めている。このようなＩＣチップが搭載されるＩＣカードの製造時において、未だプログラムの実行コードが書き込まれていないＩＣチップの場合、上述した検査の前に、各Ｉ／Ｆの通信プロトコルのモジュールの実行コードをＩＣチップに書き込むと、従来の単一のＩ／Ｆを備えるＩＣチップに比べて、検査時間が長くなるという問題があった。
【０００６】
また、予め例えばＲＯＭにプログラムの実行コードが書き込まれているＩＣチップの場合、各Ｉ／Ｆの通信プロトコルのモジュールを全て動作させて通信を行うと、当該プロトコルのデータ処理に時間がかかり、結果的に検査時間が長くなるという問題があった。
【０００７】
そこで、本発明は、このような問題等に鑑みてなされたものであり、複数のＩ／Ｆを備えたＩＣチップの検査時間を短縮することが可能なＩＣチップ検査装置、ＩＣチップ検査方法、及びＩＣチップ検査プログラムを提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載の発明は、プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査装置であって、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験実行指令送信手段と、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験データ送信手段と、前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する部分データ受信手段と、を備えることを特徴とする。
【０００９】
請求項２に記載の発明は、請求項１に記載のＩＣチップ検査装置において、前記受信された部分データを含む返信データを前記他のインターフェイス手段における前記接続端子、及び前記Ｉ／Ｏモジュールを通じて前記実行手段に対して送信する返信データ送信手段と、前記返信データの受信に応じて前記実行手段から前記一のインターフェイス手段における前記上位層モジュール、前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された受信成功を示す成功データを受信する成功データ受信手段と、を備えることを特徴とする。
【００１０】
請求項３に記載の発明は、請求項２に記載のＩＣチップ検査装置において、前記成功データが受信された場合に、前記ＩＣチップの動作が良好であると判定する判定手段を更に備えることを特徴とする。
【００１１】
請求項４に記載のＩＣチップ検査プログラムの発明は、コンピュータを、請求項１乃至３の何れか一項に記載のＩＣチップ検査装置として機能させることを特徴とする。
【００１２】
請求項５に記載の発明は、プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する工程と、を含むことを特徴とする。
【００１３】
請求項６に記載の発明は、プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、前記ＩＣチップの動作を検査する検査装置が、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、前記実行手段が、前記実行指令に応じて前記試験プログラムを実行する工程と、前記検査装置が、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、前記実行手段が、前記試験プログラムの実行により前記試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて前記検査装置に対して送信する工程と、を備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、インターフェイス手段における全ての通信プロトコルのモジュールの実行コードをＩＣチップ内に書き込む必要がなく、通信プロトコルのモジュールの一部分のみを利用して試験を行うので、ＩＣチップの動作試験にかかる検査時間を短縮することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係るＩＣカード検査システムの概要構成例を示す図である。
【図２】本実施形態に係るＩＣチップ１のハードウェア構成例を示す図である。
【図３】Ｉ／Ｆ１４とＩ／Ｆ１５の通信プロトコルのモジュール構成例を示す図である。
【図４】ＩＣチップ１の動作試験において用いられる通信プロトコルのモジュールを示す図である。
【図５】本実施形態に係るＩＣチップ検査装置２の概要構成例を示す図である。
【図６】ＩＣチップ１の動作試験時における、当該ＩＣチップ１とＩＣチップ検査装置２間のデータやり取りの一例を示すシーケンス図である。
【図７】試験データのフォーマット例を示す図である。
【図８】ＳＷＰのデータフォーマット例を示す図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施形態は、ＩＣカード検査システムに対して本発明を適用した場合の実施の形態である。
【００１７】
先ず、図１を参照して、本実施形態に係るＩＣカード検査システムの構成及び機能例について説明する。
【００１８】
図１は、本実施形態に係るＩＣカード検査システムの概要構成例を示す図である。
【００１９】
図１に示すように、ＩＣカード検査システムＳは、検査対象となるＩＣチップ１が搭載されたＩＣカードＣＡと、ＩＣチップ１の動作を検査するＩＣチップ検査装置２と、を備えて構成され、ＩＣチップ１とＩＣチップ検査装置２は検査時に電気的に接続される。
【００２０】
図２は、本実施形態に係るＩＣチップ１のハードウェア構成例を示す図である。
【００２１】
図２に示すように、ＩＣチップ１は、ＯＳ（オペレーティングシステム）及びアプリケーション等のプログラムを実行する実行手段としてのＣＰＵ（Central Processing Unit）１１、所定のデータ及びプログラムを記憶する不揮発性メモリ（例えば、フラッシュメモリ、又はＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory））１２、作業用のＲＡＭ（Random Access Memory）１３、及びＣＰＵ１１と外部装置との間でデータの受け渡しを行うＩ／Ｆ１４（一のインターフェイス手段の一例），Ｉ／Ｆ１５（他のインターフェイス手段の一例）等を備えて構成されている。
【００２２】
なお、本実施形態においては、Ｉ／Ｆ１４の通信（通信制御）プロトコルとしてＩＳＯ７８１６に準拠したプロトコルを適用し、Ｉ／Ｆ１５の通信プロトコルとしてＳＷＰ（Single Wire Protocol）を適用して説明する。なお、ＩＳＯ７８１６及びＳＷＰについては公知であるため詳しい説明を省略する。
【００２３】
図３は、Ｉ／Ｆ１４とＩ／Ｆ１５の通信プロトコルのモジュール構成例を示す図である。
【００２４】
図３に示すように、Ｉ／Ｆ１４は、外部装置と電気的に接続する接続端子であるＩＳＯ７８１６端子１４１（例えば、所謂「Ｃ７」端子）と、外部装置からＩＳＯ７８１６端子１４１を介してデータを入力又はＩＳＯ７８１６端子１４１を介して外部装置へデータを出力するＩ／Ｏモジュール（物理層の制御モジュール）１４２と、ＩＳＯ７８１６に準拠したプロトコルのルールにしたがってＩ／Ｏモジュール１４２からのデータを処理してＣＰＵ１１へ出力、又はＩＳＯ７８１６に準拠したプロトコルのルールにしたがってＣＰＵ１１からのデータを処理してＩ／Ｏモジュール１４２へ出力する上位層モジュール１４３と、により構成される。
【００２５】
一方、Ｉ／Ｆ１５は、外部装置と電気的に接続する接続端子であるＳＷＰ端子１５１（例えば、所謂「Ｃ６」端子）と、外部装置からＳＷＰ端子１５１を介してデータを入力又はＳＷＰ端子１５１を介して外部装置へデータを出力するＩ／Ｏモジュール１５２と、ＳＷＰのルールにしたがってＩ／Ｏモジュール１５２からのデータを処理してＣＰＵ１１へ出力、又はＳＷＰのプロトコルのルールにしたがってＣＰＵ１１からのデータを処理してＩ／Ｏモジュール１５２へ出力する上位層モジュール１５３と、により構成される。
【００２６】
なお、Ｉ／Ｏモジュール１４２、上位層モジュール１４３、Ｉ／Ｏモジュール１５２、及び上位層モジュール１５３は、夫々、各モジュールの実行コードが例えば不揮発性メモリ１２に書き込まれることにより実現される。
【００２７】
そして、本実施形態でのＩＣチップ１の動作試験（製造段階）においては、Ｉ／Ｆ１４とＩ／Ｆ１５のうち、メインとなるＩ／Ｆ１４については通信プロトコルのモジュールの全部（Ｉ／Ｏモジュール１４２及び上位層モジュール１４３）を用いて通常の動作試験を行い、Ｉ／Ｆ１５については通信プロトコルのモジュールの一部（Ｉ／Ｏモジュール１５２）のみを用いて動作試験を行うようになっている。これは、ＩＣカードＣＡの製造段階では、上位層モジュール１５３の動作試験は必ずしも必要でないことに着目したものである（一方、ＩＣカードＣＡの発行段階では、上位層モジュール１５３の動作試験は必要）。
【００２８】
図４は、ＩＣチップ１の動作試験において用いられる通信プロトコルのモジュールを示す図である。図４に示すように、ＩＣチップ１の動作試験において、破線で囲まれたＩ／Ｆ１５の上位層モジュール１５３は用いられない。従って、未だプログラムの実行コードが書き込まれていないＩＣチップ１の場合、破線で囲まれた上位層モジュール１５３の実行コードを不揮発性メモリ１２に書き込まなくても良い。
【００２９】
次に、本実施形態に係るＩＣチップ検査装置２の構成及び機能について説明する。
【００３０】
図５は、本実施形態に係るＩＣチップ検査装置２の概要構成例を示す図である。
【００３１】
図５に示すように、ＩＣチップ検査装置２は、ＣＰＵ，ＲＡＭ，ＲＯＭ等から構成された制御部２１、各種データ及びプログラム等を記憶するためのＨＤ（ハードディスク）等から構成された記憶部２２、各種情報を表示するための表示部２３、検査者等からの指示を受け付け当該指示に応じた指示信号を制御部２１に対して与える入力部２４、及びＩＣカードＣＡを設置しＩＣチップ１と電気的に接続するＩＣカード設置部２５等を備えて構成されている。
【００３２】
ＩＣカード設置部２５には、Ｉ／Ｆ１４のＩＳＯ７８１６端子１４１と電気的に接続するためのＩＳＯ７８１６通信用端子２５１と、Ｉ／Ｆ１５のＳＷＰ端子１５１と電気的に接続するためのＳＷＰ通信用端子２５２が設けられており、夫々の端子２５１，２５２は、制御部２１におけるＣＰＵの別々のポートに接続されている。
【００３３】
このような構成において、制御部２１は、ＣＰＵが記憶部２２等に記憶されたプログラム（本発明のＩＣチップ検査プログラムを含む）を読み出して実行することにより、全体を統括制御し、本発明における試験実行指令送信手段、試験データ送信手段、部分データ受信手段、返信データ送信手段、成功データ受信手段、及び判定手段等として機能するようになっている。
【００３４】
具体的には、制御部２１は、ＩＳＯ７８１６通信用端子２５１を介し、ＩＣチップ１のＩ／Ｆ１４におけるＩＳＯ７８１６端子１４１、Ｉ／Ｏモジュール１４２、及び上位層モジュール１４３を通じてＣＰＵ１１に対して試験プログラム（動作試験用のプログラム）の実行指令（コマンド）を送信する（試験プログラムの呼び出し）。一方、ＩＣチップ１のＣＰＵ１１が当該実行指令を受信すると、当該実行指令に応じて、例えば予め不揮発性メモリ１２に記憶されている試験プログラムを呼び出し、実行する。
【００３５】
こうして試験プログラムの実行が開始されると、続いて、制御部２１は、ＩＳＯ７８１６通信用端子２５１を介し、ＩＣチップ１のＩ／Ｆ１４におけるＩＳＯ７８１６端子１４１、Ｉ／Ｏモジュール１４２、及び上位層モジュール１４３を通じてＣＰＵ１１に対して試験データ（動作試験用のデータ）を送信する。一方、ＩＣチップ１のＣＰＵ１１が、当該試験データを受信すると、上記試験プログラムにしたがって、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２を呼び出すと共に、上記試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２及びＳＷＰ端子１５１を通じてＩＣチップ検査装置２に対して送信する。
【００３６】
こうして、ＩＣチップ検査装置２の制御部２１が、上記部分データを受信すると、当該受信した部分データを含む返信データを、ＳＷＰ通信用端子２５２を介し、Ｉ／Ｆ１５におけるＳＷＰ端子１５１及びＩ／Ｏモジュール１５２を通じてＣＰＵ１１に対して送信する。一方、ＩＣチップ１のＣＰＵ１１が、当該返信データを受信すると、上記試験プログラムにしたがって、当該返信データ内に、上記抜き出した部分データが含まれているかどうかを確認し、含まれている場合には、受信成功を示す成功データを、Ｉ／Ｆ１４における上位層モジュール１４３、Ｉ／Ｏモジュール１４２、及びＩＳＯ７８１６端子１４１を通じてＩＣチップ検査装置２に対して送信する。なお、返信データ内に、上記抜き出した部分データが含まれていない場合には、受信失敗を示す失敗データがＩＣチップ検査装置２に対して送信される。
【００３７】
こうして、ＩＣチップ検査装置２の制御部２１が、上記成功データを受信した場合に、ＩＣチップ１の動作が良好であると判定する。
【００３８】
次に、図６乃至図８を参照して、本実施形態に係るＩＣカード検査システムＳの動作例について説明する。
【００３９】
図６は、ＩＣチップ１の動作試験時における、当該ＩＣチップ１とＩＣチップ検査装置２間のデータやり取りの一例を示すシーケンス図である。図７は、試験データのフォーマット例を示す図である。図８は、ＳＷＰのデータフォーマット例を示す図である。
【００４０】
図６において、先ず、ＩＣチップ検査装置２からＩＳＯ７８１６通信用端子２５１経由でＩＣチップ１に対して、Ｉ／Ｆ１４におけるＩ／Ｏモジュール１４２及び上位層モジュール１４３の起動及び初期化指令（ＩＳＯ７８１６通信の起動及び初期化指令）がなされ（ステップＳ１）、これにより、Ｉ／Ｏモジュール１４２及び上位層モジュール１４３が起動及び初期化される。
【００４１】
次いで、ＩＣチップ検査装置２からＩＳＯ７８１６通信用端子２５１経由でＩＣチップ１に対して、試験プログラムの実行指令がなされ（ステップＳ２）、試験プログラムが呼び出され実行される。
【００４２】
次いで、ＩＣチップ検査装置２からＳＷＰ通信用端子２５２経由でＩＣチップ１に対して、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２の起動及び初期化指令（ＳＷＰ通信の起動及び初期化指令）がなされ（ステップＳ３）、これにより、Ｉ／Ｏモジュール１５２が起動及び初期化される。
【００４３】
次いで、ＩＣチップ検査装置２からＩＳＯ７８１６通信用端子２５１経由でＩＣチップ１に対して、例えば図７に示すようなフォーマットの試験データが送信される（ステップＳ４）。なお、このフォーマットは、ＩＳＯ７８１６に準拠するものであり、公知であるので説明を省略する。
【００４４】
次いで、ＣＰＵ１１（試験プログラム）により、上記試験データからその一部が部分データとして抜き出される（ステップＳ５）。例えば、図７において、「DATA Field」部分が部分データとして抜き出される。
【００４５】
次いで、ＣＰＵ１１（試験プログラム）により、Ｉ／Ｆ１５におけるＩ／Ｏモジュール１５２が呼び出され、上記抜き出された部分データがＩ／Ｏモジュール１５２及びＳＷＰ端子１５１を通じ、ＳＷＰ通信用端子２５２経由でＩＣチップ検査装置２に送信される（ステップＳ６）。つまり、ここでは、プロトコルのルールが考慮されず、単純にデータのみがＩ／Ｏモジュール１５２を通じて送信される。また、このとき、Ｉ／Ｏモジュール１５２は、部分データの前後にデータ（ＳＯＦ（Start Of Frame）と、ＥＯＦ（End Of Frame））を付加して図８に示すようなＳＷＰのデータフォーマットで部分データをＩＣチップ検査装置２に送ることになる。
【００４６】
なお、このとき、ＩＣチップ検査装置２は、ＩＣチップ１からＳＷＰ通信用端子２５２経由で返信された部分データと、自身が送った試験データにおける例えば「DATA Field」のデータとが一致しているか否かを確認し、一致していれば、ＩＣチップ１の動作が良好であると判定しても良い。
【００４７】
次いで、ＩＣチップ検査装置２からＳＷＰ通信用端子２５２経由で、Ｉ／Ｏモジュール１５２を通じてＩＣチップ１に対し、上記受信された部分データを含む返信データが送信される（ステップＳ７）。この返信データとしては、例えば、ＩＣチップ検査装置２により受信された図８に示すようなＳＷＰのデータフォーマットそのままの形とされる。
【００４８】
次いで、ＣＰＵ１１（試験プログラム）により、ＳＷＰ通信用端子２５２経由で、上記抜き出された部分データが受信できたかが確認、つまり、返信データ内に当該部分データが含まれているかが確認（受信確認）される（ステップＳ８）。このとき、試験プログラムでは、「SHDLC Control」、「CRC」などのチェックは行わずByte列のデータが受信さきたことのみを確認してＩ／Ｆ１５の動作を確認する。
【００４９】
そして、上記抜き出された部分データが受信できたことが確認された場合、ＣＰＵ１１（試験プログラム）により、受信成功を示す成功データが、Ｉ／Ｆ１４における上位層モジュール１４３、Ｉ／Ｏモジュール１４２、及びＩＳＯ７８１６端子１４１を通じ、ＩＳＯ７８１６通信用端子２５１経由でＩＣチップ検査装置２に送信される（ステップＳ９）。これにより、ＩＣチップ検査装置２では、ＩＣチップ１の動作が良好であると判定し、その旨の情報を表示する。
【００５０】
以上説明したように、上記実施形態によれば、Ｉ／Ｆにおける全ての通信プロトコルのモジュールの実行コードをＩＣチップ１内に書き込む必要がなく、通信プロトコルのモジュールの一部分のみを利用して試験を行うので、ＩＣチップ１の動作試験にかかる検査時間を短縮することができる。特に、ＩＣカードＣＡの製造個数が増せば増すほど本発明の効果が増していくことになる。
【００５１】
なお、上記実施形態においては、通信プロトコルとしてＩＳＯ７８１６に準拠したプロトコル及びＳＷＰを例にとって説明したが、その他のプロトコルであっても構わない。
【符号の説明】
【００５２】
１ ＩＣチップ
２ ＩＣチップ検査装置
１１ ＣＰＵ
１２ 不揮発性メモリ
１３ ＲＡＭ
１４，１５ Ｉ／Ｆ
２１ 制御部
２２ 記憶部
２３ 表示部
２４ 入力部
２５ ＩＣカード設置部
１４１ ＩＳＯ７８１６端子
１４２ Ｉ／Ｏモジュール
１４３ 上位層モジュール
１５１ ＳＷＰ端子
１５２ Ｉ／Ｏモジュール
１５３ 上位層モジュール
２５１ ＩＳＯ７８１６通信用端子
２５２ ＳＷＰ通信用端子
ＣＡ ＩＣカード
Ｓ ＩＣカード検査システム
【特許請求の範囲】
【請求項１】
プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査装置であって、
試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験実行指令送信手段と、
試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験データ送信手段と、
前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する部分データ受信手段と、
を備えることを特徴とするＩＣチップ検査装置。
【請求項２】
請求項１に記載のＩＣチップ検査装置において、
前記受信された部分データを含む返信データを前記他のインターフェイス手段における前記接続端子、及び前記Ｉ／Ｏモジュールを通じて前記実行手段に対して送信する返信データ送信手段と、
前記返信データの受信に応じて前記実行手段から前記一のインターフェイス手段における前記上位層モジュール、前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された受信成功を示す成功データを受信する成功データ受信手段と、
を備えることを特徴とするＩＣチップ検査装置。
【請求項３】
請求項２に記載のＩＣチップ検査装置において、
前記成功データが受信された場合に、前記ＩＣチップの動作が良好であると判定する判定手段を更に備えることを特徴とするＩＣチップ検査装置。
【請求項４】
コンピュータを、請求項１乃至３の何れか一項に記載のＩＣチップ検査装置として機能させることを特徴とするＩＣチップ検査プログラム。
【請求項５】
プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、
試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する工程と、
を含むことを特徴とするＩＣチップ検査方法。
【請求項６】
プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、
前記ＩＣチップの動作を検査する検査装置が、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
前記実行手段が、前記実行指令に応じて前記試験プログラムを実行する工程と、
前記検査装置が、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
前記実行手段が、前記試験プログラムの実行により前記試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて前記検査装置に対して送信する工程と、
を備えることを特徴とするＩＣチップ検査方法。
【請求項１】
プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査装置であって、
試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験実行指令送信手段と、
試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する試験データ送信手段と、
前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する部分データ受信手段と、
を備えることを特徴とするＩＣチップ検査装置。
【請求項２】
請求項１に記載のＩＣチップ検査装置において、
前記受信された部分データを含む返信データを前記他のインターフェイス手段における前記接続端子、及び前記Ｉ／Ｏモジュールを通じて前記実行手段に対して送信する返信データ送信手段と、
前記返信データの受信に応じて前記実行手段から前記一のインターフェイス手段における前記上位層モジュール、前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された受信成功を示す成功データを受信する成功データ受信手段と、
を備えることを特徴とするＩＣチップ検査装置。
【請求項３】
請求項２に記載のＩＣチップ検査装置において、
前記成功データが受信された場合に、前記ＩＣチップの動作が良好であると判定する判定手段を更に備えることを特徴とするＩＣチップ検査装置。
【請求項４】
コンピュータを、請求項１乃至３の何れか一項に記載のＩＣチップ検査装置として機能させることを特徴とするＩＣチップ検査プログラム。
【請求項５】
プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、
試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
前記実行手段による前記試験プログラムの実行により前記試験データから抜き出された部分データであって、当該試験プログラムの実行により前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて送信された前記部分データを受信する工程と、
を含むことを特徴とするＩＣチップ検査方法。
【請求項６】
プログラムを実行する実行手段と、前記実行手段と外部装置との間でデータの受け渡しを行う複数のインターフェイス手段と、を備えたＩＣチップにおいて、各前記インターフェイス手段は、前記外部装置と電気的に接続する接続端子と、前記外部装置から前記接続端子を介してデータを入力又は前記接続端子を介して前記外部装置へデータを出力するＩ／Ｏモジュールと、を備え、前記複数のインターフェイス手段のうちの何れか一のインターフェイス手段は、所定のプロトコルのルールにしたがって前記Ｉ／Ｏモジュールからのデータを処理して前記実行手段へ出力、又は前記ルールにしたがって前記実行手段からのデータを処理して前記Ｉ／Ｏモジュールへ出力する上位層モジュールと、を備えた前記ＩＣチップの動作を検査するＩＣチップ検査方法であって、
前記ＩＣチップの動作を検査する検査装置が、試験プログラムの実行指令を前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
前記実行手段が、前記実行指令に応じて前記試験プログラムを実行する工程と、
前記検査装置が、試験データを前記一のインターフェイス手段における前記接続端子、前記Ｉ／Ｏモジュール、及び前記上位層モジュールを通じて前記実行手段に対して送信する工程と、
前記実行手段が、前記試験プログラムの実行により前記試験データからその一部を部分データとして抜き出し、当該抜き出した部分データを前記一のインターフェイス手段以外の他の前記インターフェイス手段における前記Ｉ／Ｏモジュール、及び前記接続端子を通じて前記検査装置に対して送信する工程と、
を備えることを特徴とするＩＣチップ検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−１８１１６３（Ｐ２０１０−１８１１６３Ａ）
【公開日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願番号】特願２００９−２２４５４（Ｐ２００９−２２４５４）
【出願日】平成２１年２月３日（２００９．２．３）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
【公開日】平成２２年８月１９日（２０１０．８．１９）
【国際特許分類】
【出願日】平成２１年２月３日（２００９．２．３）
【出願人】（０００００２８９７）大日本印刷株式会社 (14,506)
【Ｆターム（参考）】
[ Back to top ]