ＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法
【課題】ＬＥＤのサイズを変えることなく発光サイズを小さくすることができ、また発光サイズを任意に切り替えることが可能となるＬＥＤ素子を提供する。
【解決手段】ＬＥＤ素子であって、
基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層がこの順で積層された積層構造を備え、
ｐ型電極が前記上部電流閉じ込め層上に設けられ、
前記基板の面内方向において、２つのｎ型電極が前記ｐ型電極を挟むようにして前記キャリヤ制御層に配設され、
前記ｐ型電極と前記２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、ＬＥＤ発光面の通電したｎ型電極側を発光させる一方、
前記ｐ型電極と前記２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させるように構成されている。
【解決手段】ＬＥＤ素子であって、
基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層がこの順で積層された積層構造を備え、
ｐ型電極が前記上部電流閉じ込め層上に設けられ、
前記基板の面内方向において、２つのｎ型電極が前記ｐ型電極を挟むようにして前記キャリヤ制御層に配設され、
前記ｐ型電極と前記２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、ＬＥＤ発光面の通電したｎ型電極側を発光させる一方、
前記ｐ型電極と前記２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させるように構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法に関し、特に、ＬＥＤ発光部の発光強度を部分的に制御可能に構成し、ＥＰ露光用光源として使用するＬＥＤスキャナー、ＥＰ露光装置に適したＬＥＤ素子、ＬＥＤ素子アレイに関する。
【背景技術】
【０００２】
昨今では結像スポットピッチ６００ｄｐｉ、１２００ｄｐｉのＬＥＤアレイを光源とするプリンタが商品化されている。
１２００ｄｐｉのＬＥＤ素子アレイは、半導体上で発光点が一列に配列しており、そのピッチは２１．２μｍ、発光点サイズ１０μｍ程度で、微小スポットによる高精彩プリントを実現している。
このようなＬＥＤ素子アレイとして、特許文献１（特開２００５−０６４１０４）におけるＬＥＤアレイを図１０に示す。
図１０において、ＬＥＤは１２００ｄｐｉピッチで配置されており、４個のＬＥＤが１ブロックを構成している。
そして、各発光部の上面の一部に形成された第１の電極７ｃは、それぞれ引き出し配線によって４本の配線４と個別に接続され、第２の電極３は４個のＬＥＤで共有されている。また、第１の電極が接続される４本の配線は、４つのブロックの相当するＬＥＤの第１電極と接続しており、各ブロックは、第２の電極３に接続しているボンディングパッドと４本の配線のどれかに接続するボンディングパッド６ｃを有している。
スイッチ的に機能させる４本の配線のどれかを選択することにより、任意のＬＥＤを発光させることができる。
このような構成により、ボンディングパッド数が削減でき、高密度のＬＥＤアレイの駆動が可能とされている。
【０００３】
一方、更なる高密度を実現するＬＥＤ素子アレイとして、発光点ピッチを小さくすることができ、かつ、発光サイズを小さくすることができる構造のものが、特許文献２（特開２００７−２０７９７７）に提案されており、そのＬＥＤ素子アレイを図１３に示す。
図１３において、第１面にｐ型電極、活性層を挟んで反対側の第２面にｎ型電極を配置し、両電極は、投影が重ならないように形成されている。
第１面のｐ型電極と第２面の最近接の２つのｎ型電極の一方の間に通電することにより、両電極の中間部にあたる活性層を発光させて、発光点ピッチを小さく、かつ、発光サイズを小さくするように構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−０６４１０４号公報
【特許文献２】特開２００７−２０７９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例のＬＥＤ素子、ＬＥＤ素子アレイにおいては、つぎのような課題を有している。
例えば、ＬＥＤ素子アレイを光源に用いるＬＥＤスキャナーでは、一個のＬＥＤ素子が感光ドラム上で一個の結像スポットを形成するため、主走査方向の画素密度はＬＥＤの密度によって決まることになる。
画素密度を更に高密度にするためには、ＬＥＤ素子を高密度にすることで実現できるが、ＬＥＤ素子の電極幅の縮小や発光面積の減少による非発光割合の増大、ＬＥＤ素子数の増大、等に伴う駆動回路の増加によるコストアップが生じる。
【０００６】
本発明は、上記課題に鑑み、ＬＥＤのサイズを変えることなく発光サイズを小さくすることができ、また発光サイズを任意に切り替えることが可能となるＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明のＬＥＤ素子は、基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層がこの順で積層された積層構造を備え、
ｐ型電極が前記上部電流閉じ込め層上に設けられ、
前記基板の面内方向において、２つのｎ型電極が前記ｐ型電極を挟むようにして前記キャリヤ制御層に配設され、
前記ｐ型電極と前記２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、ＬＥＤ発光面の通電したｎ型電極側を発光させる一方、
前記ｐ型電極と前記２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させるように構成されていることを特徴とする。
また、本発明のＬＥＤ素子アレイは、上記したＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記複数のＬＥＤ素子におけるｎ型電極が、アレイ状に配列された隣接するＬＥＤ素子間で共有されていることを特徴とする。
また、本発明のＬＥＤ素子アレイは、上記したＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記２つのｎ型電極を接続する前記異なる配線として、第１の配線と第２の配線とを備え、
前記アレイ状に配列された隣接するＬＥＤ素子間で、前記２つのｎ型電極の一方が前記第１の配線と、前記ｎ型電極の他方が前記第２の配線と、交互に接続されていることを特徴とする。
また、本発明のＬＥＤ素子アレイは、上記したＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記アレイ状に配列されたＬＥＤ素子におけるそれぞれのｎ型電極は、スイッチング素子を介して同一配線に接続されていることを特徴とする。
また、本発明のＬＥＤ素子アレイの駆動方法は、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、通電したｎ型電極側の発光面を発光させることを特徴とする。
また、本発明のＬＥＤ素子アレイの駆動方法は、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させることを特徴とする。
また、本発明のＥＰ露光用としたＬＥＤ素子アレイは、上記のＬＥＤ素子アレイにおいて、
ＬＥＤ素子の２つのｎ型電極に接続する２本のｎ型配線を共有する複数のＬＥＤ素子がセルを構成し、
前記複数のＬＥＤ素子のｐ型電極のそれぞれに接続する複数のｐ型配線を共有する複数セルがブロックを構成し、セル間は素子分離されている構成とし、
隣接するセル間では、ＬＥＤ素子の発光部は副走査方向にずれており、
セル端に位置するｎ電極の副走査方向への投影が重なるように配置してＥＰ露光用としたことを特徴とする。
また、本発明のＥＰ露光用としたＬＥＤ素子アレイの駆動方法は、上記のＥＰ露光用としたＬＥＤ素子アレイにおいて、各ブロックは、独立・並列に駆動し、各セル内はシリアルに駆動することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ＬＥＤのサイズを変えることなく発光サイズを小さくすることができ、また発光サイズを任意に切り替えることが可能となるＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１及び実施例１におけるＬＥＤ素子の構成例について説明する図である。
【図２】本発明の実施形態２におけるＬＥＤ素子が複数近接配置されたＬＥＤ素子アレイの構成例について説明する図である。
【図３】本発明の実施形態２における感光ドラム上に形成される結像スポットを模式的に重ね合わせて表現したＬＥＤアレイの平面模式図。
【図４】本発明の実施形態２におけるＬＥＤの発光面を部分発光させて感光ドラム上に形成される結像パターンを楕円で表した模式図である。
【図５】本発明の実施例２における共通電極を交互に第１配線と第２配線に接続する構成例について説明する図である。
【図６】本発明の実施例３における全ての共通電極をスイッチング素子を介して一本の配線に接続する構成例について説明する図である。
【図７】本発明の実施形態１におけるＬＥＤ素子の基板における発光面と反対側の面に第２のｎ型電極を形成した別の実施形態を示す図である。
【図８】本発明の実施例４を説明する概念図である。
【図９】本発明の実施例４を説明する概念図である。
【図１０】従来技術である特許文献１の構成を説明する図である。
【図１１】従来技術である特許文献１などで使用される代表的なＬＥＤ構造を示す図である。
【図１２】先行技術の代表的なＬＥＤ構造を比較例として示した図である。
【図１３】従来技術である特許文献２におけるＬＥＤ素子アレイの構成を説明する図である。
【図１４】従来技術である特許文献２における発光パターンを説明する図である。
【発明を実施するための形態】
【００１０】
本発明のＬＥＤ素子は、上部電流閉じ込め層上に設けられたｐ型電極を基板の面内方向に挟むようにして、キャリヤ制御層上に２つのｎ型電極が設けられて構成されている。
本発明は、キャリヤ制御層にｎ型電極を設けた構成により、ｎ型キャリヤの拡散を抑制する。キャリヤ制御層内において、２つのｎ電極のどちらかに通電した際に、通電したｎ側電極側にキャリヤが多い分布状態を形成することで、ｐ電極とｎ電極の間で部分的に強い発光が得られるように構成されている。
これにより、ＬＥＤ発光面の発光強度を部分的に制御することを可能としたものである。本発明のＬＥＤ素子は、以上のような構成によりＬＥＤのサイズを変えることなく、発光サイズをＬＥＤ発光面全面とその半分程度の発光サイズに、任意に選択することが可能となる。
また、本発明のＬＥＤ素子を用いたＬＥＤスキャナーでは、高解像度が必要な部分のみを小さな結像スポットに切り替えることで、部分的な高精細化が可能となる。
更に、隣接するＬＥＤの間に対応する感光ドラム上の位置に結像スポットを形成することや、感光ドラム上で重ね露光によって結像スポットの光強度重心の制御が可能となる。
従来のＬＥＤスキャナーでは、ＬＥＤ発光サイズ・位置と感光ドラム上の主走査方向における結像スポットサイズ・位置は１対１で対応しており、結像位置の補正や結像スポットサイズの変更は不可能であった。
更に高解像度を実現するためには、小さな発光面を有するＬＥＤを高密度に配列したＬＥＤスキャナーが必要であり、スキャン時間の増加やＬＥＤ数の増大に伴う駆動ドライバーの増加が必要であった。
これに対して、本発明のＬＥＤ素子を用いたＬＥＤスキャナーでは、ＬＥＤの全面発光と半面発光を任意に切り替えることが可能になる。
これにより、高解像度が必要な部分のみを小さな発光サイズにすることで、小さな結像スポットによる高精細化が可能になり、プリント速度低下を最小限に抑えて高精細の画像が得られる。
また、ＬＥＤ全面発光のピッチに対して半ピッチ位置ずれした発光が実現できるので、半ピッチの結像位置の補正を行うことが可能になる。
更に、駆動ドライバーの増加を必要としない上に、全面発光モードでは、従来のＬＥＤより外部取り出し効率を増大させることができる。
また、本発明のＬＥＤ素子を光源として用いたＥＰ露光用のＬＥＤスキャナーでは、感光ドラム上の結像スポットをＬＥＤの密度より高密度に実現できる。
これにより、発光面積の小さいＬＥＤを高密度にする構成した場合に生じるＬＥＤの光出力低下や、ＬＥＤ数増大に伴う駆動回路の増加によるコストの大幅な増大なしに高密度結像スポットの画質が得られる。
また、必要な位置のみに補正スポットを形成することが可能になり、プリント速度を落とすことなく、高精細の画像を得ることができる。
以下に、本発明におけるＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法の実施形態について説明する。
【００１１】
（実施形態１）
本発明の実施形態１として、本発明のＬＥＤ素子の構成例について図１を用いて説明する。
本実施形態のＬＥＤ素子は、基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層が積層された積層構造を備える。
そして、上記積層構造に構成されたｐ型電極とｎ型電極間に通電することにより上記活性層を発光させるように構成されている。
図１（ａ）に示すように、ｐ型電極１０が上部電流閉じ込め層上に設けられると共に、基板の面内方向において、２つのｎ型電極１１、１２それぞれがｐ型電極を挟むようにしてキャリヤ制御層に配設されている。
具体的には、本実施形態のＬＥＤ素子は、ｎ型バッファー層を備えた基板１０６上に、キャリヤ制御層１０４２、ｎ側クラッド層（下部電流閉じ込め層）１０４１が積層されている。
更に、ｎ側クラッド層１０４１上に、発光層（活性層）１０３、ｐ側クラッド層（上部電流閉じ込め層）１０２、電流拡散層１０１０２、１０１０１、ｐ型コンタクト層１０１、ｐ型電極１０が、この順に積層されている。
また、ここでは積層構造の両外側部において、ｐ型コンタクト層１０１からｎ側クラッド層（下部電流閉じ込め層）１０４１までの発光層（活性層）１０３を含む領域が除去されており、２つのｎ型電極１１、１２がキャリヤ制御層１０４２上に形成されている。
また、これらの２つのｎ型電極は、異なる配線に接続されている。
２つのｎ型電極１１、１２がｐ型電極を挟むようにして積層構造の両外側部のキャリヤ制御層１０４２上に設けるようにした構成によって、ｎ型キャリヤの拡散を抑制することができる。これにより、２つのｎ電極のどちらかに通電した際に、キャリヤ制御層内において、通電したｎ側電極側にキャリヤが多い分布状態を形成し、ｐ電極とｎ電極の間で部分的に強い発光が可能となる。
以上の本実施形態のＬＥＤ素子の構成によれば、ｐ型電極１０とｎ型電極１１間に通電すれば光１０１１を発生させることができ、ｐ型電極１０とｎ型電極１２間に通電すれば、光１０１２を発光させることができる。
２つのｎ型電極１１、１２を同電位として、ｐ型電極１０との間で同時に通電すると、本来のＬＥＤ素子における発光面の全面から、光１０１１と光１０１２が発光する。
したがって、一つのＬＥＤで、本来のＬＥＤ発光面に対応した発光サイズとその半分程度の小さな発光サイズを、２つのｎ型電極への通電を選択することで選択することが可能になる。
【００１２】
これに対して、上記従来例の特許文献１等で使用されるＬＥＤ構造（図１１）では、一つのｎ型電極を、ｎ型クラッド層の下に配置される低抵抗層、または、ＧａＡｓ基板に形成することで、ｎ側キャリヤの拡散を十分に行い、片側のｎ型電極でＬＥＤの発光層全面を発光させている。
なお、図１１に示す従来のＬＥＤでは、発光部中央に配置されるｐ型電極の真下にあたる活性層の光強度１０３１が最大となるが、ｐ型電極で遮蔽されるため、外部に放射される光は、ｐ電極の外側に該当する強度が減少した光となるため、光の取り出し効率が低下してしまう。
一方、本実施形態のＬＥＤ素子では、２つのｎ型電極を同電位にして、ｐ型電極との間で通電を行ってＬＥＤ発光層全面を発光させる駆動では、ｐ型電極の真下にあたる活性層のキャリヤ密度は低く、発光強度も低い。一方、ｐ電極の外側のキャリヤ密度は高いので、発光は強く、外部への光の取り出し効率を増大させることができる。
ここで、キャリヤ制御層は、ｎ型クラッド層へのキャリヤ注入を制御し、ｐ電極とｎ電極の間に位置する活性層での発光強度を増大する機能を有するため、ｎ型クラッド層の組成、キャリヤ濃度によって最適な組成、キャリヤ濃度が選択される。例えば、キャリア制御層としては、従来のＬＥＤのｎ電極が形成される層よりもキャリヤ拡散が遅い特性を有する部材が好ましい。なお、キャリア制御層は、Ａｌを含む３−５族化合物半導体で構成されていればよい。
【００１３】
また、上記従来例の特許文献２では、図１４に示すように、ｎ型電極の真上にある活性層からの発光１０１２１が生じてしまうため、発光サイズが大きくなってしまう。しかし、本実施形態のＬＥＤ素子ではｎ型電極が活性層を除去した領域に形成されるので、このｎ型電極近傍での発光は生じない。これによって、発光サイズをＬＥＤ発光面の半分程度まで小さくすることができる。
なお、図１（ａ）に示す本実施形態の構成では、ｐ型コンタクト層１０１とｐ側クラッド層１０２の間に、電流拡散層１０１０１、１０１０２を配置して、ｐ型キャリヤの面内方向の拡散を増大させることで、通電した電極側への発光の偏りを大きくしている。
しかし、本発明はこのような構成に限定されるものではなく、電流拡散層１０１０１，１０１０２がないＬＥＤであっても、通電した電極側への発光の偏りを生じさせることができる。
図７は、本発明の実施形態の変形例であり、図１（ａ）の２つのｎ電極（第１のｎ電極）の他にＬＥＤ素子の発光面と反対側の面に第２のｎ型電極１０７を有しており、この第２のｎ型電極とｐ型電極間に通電することによって、ＬＥＤの発光層全面を発光させることが可能となる。
【００１４】
（実施形態２）
実施形態２として、本発明のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイの構成例について、図２を用いて説明する。
図２（ａ）に示すように、ＬＥＤ１００、２００、３００が近接して配置されており、各ＬＥＤ間に配置されるｎ型電極１２、２３は、両側のＬＥＤ間で共有されている。
この構成において、ＬＥＤ１００のｐ型電極１０とＬＥＤ１００、２００間に配置されたｎ型電極１２間で通電を行うと、ＬＥＤ発光面の通電したｎ型電極１２側から光１０１２が放射される。
一方、図２（ｂ）に示すように、ＬＥＤ１００のｐ型電極１０と２つのｎ型電極１１、１２間に通電するとＬＥＤ発光面のそれぞれのｎ型電極１１、１２側から光１０１１、１０１２が放射されるので、本来のＬＥＤ発光面全面が発光する。図２（ａ）、（ｂ）で放射された光は、レンズ光学系により感光ドラム上に結像スポットを形成する。
【００１５】
図３（ａ）は、感光ドラム上に形成される結像スポットを模式的に重ね合わせて表現したＬＥＤアレイの平面模式図である。
結像スポット５１１０は、ＬＥＤ１００によって感光ドラム上に形成される結像スポットを模式的に円で表している。
図４において、ＬＥＤ１００のｐ型電極１０とＬＥＤ１００、２００間に配置されたｎ型電極１２間の通電による光１０１２（図２（ａ））が、感光ドラム上に結像スポット６１２０を形成する。
ＬＥＤ１００のｐ型電極１０とｎ型電極１１間に通電すれば、感光ドラム上に結像スポット６１１０が得られる。また、ＬＥＤ１００のｐ型電極１０と２つのｎ型電極１１、１２間に通電すると放射光６１１０、６１２０が得られ、重ね合わされた結果、感光ドラム上に図３（ａ）の結像スポット５１１０が得られる。
すなわち、ｎ型電極を選択して通電することにより、感光ドラム上にＬＥＤ本来の発光面に対応した結像スポットも得られるし、半分の結像スポットも形成することができる。
これによって、高精細が必要な領域にのみ小さな結像スポットで潜像形成ができるので、小結像スポットによるプリント速度の低下または、スキャン速度の高速化を抑えることができる。
【００１６】
また、図３（ｂ）では、ＬＥＤ１０のｐ型電極１０とｎ型電極１２間、および、ＬＥＤ２００のｐ型電極２０とｎ型電極１２間に通電することにより、形成される結像スポット５１１５を表示している。
ＬＥＤ１００、２００の全発光面で形成される結像スポット５１１０、５１２０（図３（ａ））の中間に結像スポット５１１５（図３（ｂ））が形成される。このため、ＬＥＤピッチの半ピッチずらした結像スポットが得られ、ＬＥＤ密度の２倍の高密度結像スポットも得られる。
これらの結像スポットは、通電のタイムミングをずらした結像スポットを重ね合わせることでも可能である。
具体的な発光シーケンスとしては、
まず、ｎ型電極１１、１２、２３を同電位として、ＬＥＤ１００のｐ型電極１０と、ＬＥＤ２００のｐ型電極２０に通電して、ＬＥＤ１００、ＬＥＤ２００を発光させて結像スポット５１１０、５１２０を形成する（図３（ａ））。
次に、ｎ電極１１、２３をオフにして、ＬＥＤ１００とＬＥＤ２００で共有するｎ型電極１２に通電することにより、ＬＥＤ１００とＬＥＤ２００の結像スポット５１１０、５１２０に重ねて、半ピッチずれた結像スポット５１１５を感光ドラム上に形成する（図３（ｂ））。
なお、感光ドラム上で、図３（ａ）の結像スポット５１１０を形成した後に、通電のタイミングをずらして図４の半分の結像スポット６１１０または６１２０を重複して形成することによって、結像スポット内の光量重心を制御することができる。
【実施例】
【００１７】
以下に、本発明の実施例について説明する。
［実施例１］
実施例１として、本発明を適用したＬＥＤ素子の構成例について、図１を用いて説明する。
本実施例のＬＥＤ素子は、発光面の中央部のｐ型電極１０は、Ｔｉ／Ｐｔ／Ａｕを積層して形成される。
また、積層構造の両外側部において、ｐ型コンタクト層１０１からｎ側クラッド層１０４１まで発光層１０３を含む領域が除去される。キャリヤ制御層１０４２上の２つのｎ型電極１１、１２は、ＡｕＧｅ／Ｎｉ／Ａｕを積層して形成される。
ｐ型コンタクト層１０１は、Ａｌ0.15Ｇａ0.85Ａｓ：〜１０18／ｃｍ3で構成され、電流拡散層１０１０１、１０１０２は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０18／ｃｍ3、Ａｌ0.15Ｇａ0.85Ａｓ：〜１０18／ｃｍ3で構成される。以上の各層は、ＬＥＤの発光波長に対する吸収を考慮して決定される。
ｐ側クラッド層１０２は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０17／ｃｍ3で構成され、発光層１０３はＡｌ0.12Ｇａ0.88Ａｓ：アンドープで構成される。ｎ側クラッド層１０４１は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０17／ｃｍ3、キャリヤ制御層１０４２は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０18／ｃｍ3で構成され、ｎ型バッファー層と基板１０６はＧａＡｓ：〜１０18／ｃｍ3で構成される。
【００１８】
発光部の両外側の２つのｎ型電極１１、１２は、ｎ側クラッド層１０４１を除去した領域のキャリヤ制御層１０４２に形成される。
このｎ型電極をキャリヤ制御層１０４２のＡｌ0.35Ｇａ0.65Ａｓ：〜１０18／ｃｍ3で形成することで、ｎ側クラッド層１０４１へのキャリヤ注入が制御され、ｎ側クラッド層内にキャリヤ濃度分布が生じ、発光層１０３へのキャリヤ注入に分布が生じる。上記ＬＥＤにおいて、ｐ型電極１０と一方のｎ型電極１２間に通電すると、発光層１０３において通電したｎ型電極側でキャリヤ濃度が高くなり、強く発光する。
その状態の活性層１０３におけるキャリヤ再結合割合の分布を図１（ｂ）に示す。ＬＥＤ外に放射される光は、キャリヤ再結合割合の高い電極１０の外側部分から放射される。
なお、図１（ａ）の２つのｎ型電極１１、１２を同電位にして、ｐ型電極１０との間で通電すると、ＬＥＤ発光面の全面から光１０１１、１０１２が発光する。つまり、一つのＬＥＤで、ＬＥＤ発光面に対応した発光サイズとその半分程度の小さな発光サイズが得られるので、２つのｎ型電極への通電を選択することで、発光サイズを選択することができる。
本実施例では、ｎ側クラッド層１０４１とキャリヤ制御層１０４２は同じＡｌ組成のＡｌＧａＡｓで構成したが、例えば、ｎ側クラッド層１０４１がＡｌ0.7Ｇａ0.3Ａｓである場合は、キャリヤ制御層１０４２をＡｌ0.5Ｇａ0.5Ａｓで構成することで、ｎ側クラッド層１０４１へのキャリヤ注入を制御して、ｎ側クラッド層内のキャリヤ分布を最適化する。
キャリヤ制御層は、従来のＬＥＤにおいてｎ電極が形成される層よりもキャリヤ拡散が遅い特性を有する。
また、ｎ型バッファー層と基板１０６はｎ型ＧａＡｓ：〜１０18／ｃｍ3 で構成しているが、ｎ側クラッド層内のキャリヤ分布を最適化できれば、高抵抗のＧａＡｓで構成することも可能である。
更に、ｎ型電極とキャリヤ制御層のコンタクト抵抗を低減するために、キャリヤ制御層を部分的に高濃度にドーピングすることや、コンタクト抵抗が低抵抗となる層を挿入することも可能である。
【００１９】
一方、従来のＬＥＤ構造を図１０（ａ）に示すが、ｎ型ＧａＡｓ層１０５（または、移動度の高い電流拡散層）にｎ型電極が形成されており、ｎ型ＧａＡｓ層内ではキャリヤ拡散が速いので、片側に形成された一つのｎ型電極のみでｎ型ＧａＡｓ層１０５内でキャリヤが均一の分布となる。したがって、図１０（ｂ）に示されるように、ｐキャリヤの濃度が最も高いｐ型電極の下に位置する活性層部分で、再結合が最大となり、発光強度も最大となる。ただし、ｐ型電極で遮蔽されるため、ｐ型電極の外側に位置する強度の低下した光がｐ型電極の両外側から放射される。
【００２０】
［実施例２］
実施例２として、本発明のＬＥＤ素子をＥＰ露光光源として用いたＬＥＤ素子アレイの構成例について、図５を用いて説明する。同じ機能の部分には他の図と同じ符号を付与している。
本実施例のＬＥＤ素子アレイは、８個のＬＥＤアレイ１００、２００、……、８００の各ＬＥＤは、発光部に設けられたｐ型電極１０、２０、……、８０、を有している。
また、各ＬＥＤ間には、隣接するＬＥＤ素子間で共有するｎ型電極１１、１２、２３、……、８９を有し、共有電極は、交互に異なる第１の配線１２００、第２の配線１３００に接続されている。すなわち、交互に、一方のｎ型電極が第１の配線に接続されており、他方のｎ型電極が第２の配線に接続されている。
上記ＬＥＤ素子アレイは、１２００ｄｐｉ相当の密度で配置されており、各ＬＥＤはピッチ約２１．２μｍで一列に配列している。
各ＬＥＤのｎ型電極１１、１２、２３、……、８９は電極幅およそ２μｍで形成されており、ｎ型電極１２、３４、５６、７８は第２配線１３００に接続され、ｎ型電極２３、４５、６７、８９は、第１配線１２００に接続されている。
ｎ型電極を交互に異なる第１配線、第２配線に接続することにより、ＬＥＤ発光部の通電したｎ電極側の発光を可能にするとともに、同時に隣接していないＬＥＤの通電・発光を可能にするものである。
ＬＥＤ発光部の主走査方向のサイズは、結像光学系に依存するが、ＬＥＤスキャナーで一般的な等倍結像系を使用しており、本実施例のＬＥＤ発光部は約１２μｍで、その中心に幅２μｍの個別電極が形成されている。第１配線、第２配線、個別電極は駆動回路に接続される。
【００２１】
図４において、ＬＥＤ１００のｐ型電極１０とＬＥＤ１００、２００間に配置されたｎ型電極１２間の通電によって、感光ドラム上に結像スポット６１２０を形成する。
ＬＥＤ１００のｐ型電極１０とｎ型電極１１間に通電すれば、感光ドラム上に結像スポット６１１０が得られる。
また、ＬＥＤ１００のｐ型電極１０と２つのｎ型電極１１、１２間に通電すると放射光６１１０、６１２０が同時に得られ、感光ドラム上に重ねあわされた結像スポット５１１０（図３（ａ））が得られる。
すなわち、ｎ型電極を選択して通電することにより、感光ドラム上にＬＥＤ本来の発光面に対応した結像スポットに加えて、半分の結像スポットを形成することができる。
【００２２】
これによって、高精細が必要な領域にのみ小さな結像スポットで潜像形成ができるので、
小結像スポットによるプリント速度の低下や、スキャン速度の高速化を抑えることができる。
また、図３（ｂ）では、ＬＥＤ１００のｐ型電極１０とｎ型電極１２間、および、ＬＥＤ２００のｐ型電極２０とｎ型電極１２間に通電することにより、形成される結像スポット５１１５を表示している。
これにより、ＬＥＤ１００、２００の全発光面で形成される結像スポット５１１０、５１２０（図３（ａ））の中間に結像スポットが形成される。つまり、ＬＥＤピッチの半ピッチずらした結像スポットが得られることから、ＬＥＤ密度の２倍の密度の結像スポットも得られる。
【００２３】
［実施例３］
実施例３として、実施例１と異なる形態のＬＥＤ素子アレイの構成例について、図６を用いて説明する。同じ機能の部分には他の図と同じ符号を付与している。実施例２との違いは、全てのｎ型電極１１、１２、２３、３４、４５、５６、６７、７８、８９がスイッチング素子９０００を介して、１本の配線（同一配線）に接続されている点である。
スイッチング素子により、最近接の共有電極への同時通電を回避することで、ＬＥＤ発光部の所望の側を発光させるものである。
本実施例の構成は、スイッチング素子をシリコンドライバー回路に組み込み、そのシリコンドライバーの表面にＬＥＤアレイを貼り付ける構成であれば、ＬＥＤアレイとスイッチング素子の接続を半導体プロセスで行うことが可能である。また、製造コストを抑えることができる。
他の構成や駆動方法は実施例１と同じであり、重複する点の説明は省略する。
【００２４】
［実施例４］
図８は、第４の実施例であるＥＰ露光用のＬＥＤスキャナーを説明するためのＬＥＤアレイの部分図である。図８において、１００、２００、３００、……、８００は近接して配置されたＬＥＤ発光部であり、各ＬＥＤ発光部の中央にはｐ電極１０、２０、……、８０が形成されており、ＬＥＤ発光部を挟んで両側にｎ型電極１１、１２、２３……、８８が形成されており、隣接するＬＥＤ発光部間に配置しているｎ電極は、両側のＬＥＤ発光部で共有している。
点線で囲まれた連続する８個のＬＥＤは、ｎ側電極配線１２００、又は、１３００を共有しており、一つのセルを構成している。
一方、ｐ側電極配線２１００、２２００、……２８００は、連続する８個のセルで共有しており、この８個の連続セルは一つのブロックを構成する。
なお、セル間は、ＬＥＤ素子構造の電流制御層の基板側に配置された高抵抗層に達する溝によって素子間分離されている。
【００２５】
図８に示すように、セル端に位置するＬＥＤ発光部１００、８００は、セル端に配置するｎ電極を占有できるように、隣接するセル間でＬＥＤアレイが副走査方向にずらして配置される。副走査方向に１スキャン分ずらして配置し、発光タイミングを１スキャン分調整することで、感光ドラム上には１ラインの露光パターが形成される。
駆動回路に接続するためのボンディングパッドは、各セル内に、２本のｎ電極配線１２００、１３００に接続する２つのパッドとブロック内で共有するｐ側電極配線８本２１００、２２００、……、２８００の１本に重複せずに接続されるパッドの３個設けられる。
これにより、各ブロックを独立駆動、各セル内ではシリアル駆動を行うことにより、並列駆動による高速スキャンが可能になる。
ＥＰ露光用ＬＥＤスキャナーに使用されるＬＥＤ素子アレイは、複数のブロックから成るＬＥＤアレイチップを図９に示すように、千鳥に配列して構成する。各チップの端部に位置するｎ側電極が副走査方向の投影が重なるように配置される。また、各チップの発光部が近接するようにチップの向きが決められる。
【符号の説明】
【００２６】
１０：ｐ型電極
１１、１２：ｎ型電極
１０１：ｐ側コンタクト層
１０２：Ｐ側クラッド層（上部電流閉じ込め層）
１０３：発光層（活性層）
１０６：基板
１０１０１、１０１０２：電流拡散層
１０４１：ｎ側クラッド層（下部電流閉じ込め層）
１０４２：キャリヤ制御層
２１００〜２８００：ｐ型電極共通配線
７０１０〜７０３０：ボンディングパッド
【技術分野】
【０００１】
本発明は、ＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法に関し、特に、ＬＥＤ発光部の発光強度を部分的に制御可能に構成し、ＥＰ露光用光源として使用するＬＥＤスキャナー、ＥＰ露光装置に適したＬＥＤ素子、ＬＥＤ素子アレイに関する。
【背景技術】
【０００２】
昨今では結像スポットピッチ６００ｄｐｉ、１２００ｄｐｉのＬＥＤアレイを光源とするプリンタが商品化されている。
１２００ｄｐｉのＬＥＤ素子アレイは、半導体上で発光点が一列に配列しており、そのピッチは２１．２μｍ、発光点サイズ１０μｍ程度で、微小スポットによる高精彩プリントを実現している。
このようなＬＥＤ素子アレイとして、特許文献１（特開２００５−０６４１０４）におけるＬＥＤアレイを図１０に示す。
図１０において、ＬＥＤは１２００ｄｐｉピッチで配置されており、４個のＬＥＤが１ブロックを構成している。
そして、各発光部の上面の一部に形成された第１の電極７ｃは、それぞれ引き出し配線によって４本の配線４と個別に接続され、第２の電極３は４個のＬＥＤで共有されている。また、第１の電極が接続される４本の配線は、４つのブロックの相当するＬＥＤの第１電極と接続しており、各ブロックは、第２の電極３に接続しているボンディングパッドと４本の配線のどれかに接続するボンディングパッド６ｃを有している。
スイッチ的に機能させる４本の配線のどれかを選択することにより、任意のＬＥＤを発光させることができる。
このような構成により、ボンディングパッド数が削減でき、高密度のＬＥＤアレイの駆動が可能とされている。
【０００３】
一方、更なる高密度を実現するＬＥＤ素子アレイとして、発光点ピッチを小さくすることができ、かつ、発光サイズを小さくすることができる構造のものが、特許文献２（特開２００７−２０７９７７）に提案されており、そのＬＥＤ素子アレイを図１３に示す。
図１３において、第１面にｐ型電極、活性層を挟んで反対側の第２面にｎ型電極を配置し、両電極は、投影が重ならないように形成されている。
第１面のｐ型電極と第２面の最近接の２つのｎ型電極の一方の間に通電することにより、両電極の中間部にあたる活性層を発光させて、発光点ピッチを小さく、かつ、発光サイズを小さくするように構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−０６４１０４号公報
【特許文献２】特開２００７−２０７９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例のＬＥＤ素子、ＬＥＤ素子アレイにおいては、つぎのような課題を有している。
例えば、ＬＥＤ素子アレイを光源に用いるＬＥＤスキャナーでは、一個のＬＥＤ素子が感光ドラム上で一個の結像スポットを形成するため、主走査方向の画素密度はＬＥＤの密度によって決まることになる。
画素密度を更に高密度にするためには、ＬＥＤ素子を高密度にすることで実現できるが、ＬＥＤ素子の電極幅の縮小や発光面積の減少による非発光割合の増大、ＬＥＤ素子数の増大、等に伴う駆動回路の増加によるコストアップが生じる。
【０００６】
本発明は、上記課題に鑑み、ＬＥＤのサイズを変えることなく発光サイズを小さくすることができ、また発光サイズを任意に切り替えることが可能となるＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明のＬＥＤ素子は、基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層がこの順で積層された積層構造を備え、
ｐ型電極が前記上部電流閉じ込め層上に設けられ、
前記基板の面内方向において、２つのｎ型電極が前記ｐ型電極を挟むようにして前記キャリヤ制御層に配設され、
前記ｐ型電極と前記２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、ＬＥＤ発光面の通電したｎ型電極側を発光させる一方、
前記ｐ型電極と前記２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させるように構成されていることを特徴とする。
また、本発明のＬＥＤ素子アレイは、上記したＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記複数のＬＥＤ素子におけるｎ型電極が、アレイ状に配列された隣接するＬＥＤ素子間で共有されていることを特徴とする。
また、本発明のＬＥＤ素子アレイは、上記したＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記２つのｎ型電極を接続する前記異なる配線として、第１の配線と第２の配線とを備え、
前記アレイ状に配列された隣接するＬＥＤ素子間で、前記２つのｎ型電極の一方が前記第１の配線と、前記ｎ型電極の他方が前記第２の配線と、交互に接続されていることを特徴とする。
また、本発明のＬＥＤ素子アレイは、上記したＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記アレイ状に配列されたＬＥＤ素子におけるそれぞれのｎ型電極は、スイッチング素子を介して同一配線に接続されていることを特徴とする。
また、本発明のＬＥＤ素子アレイの駆動方法は、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、通電したｎ型電極側の発光面を発光させることを特徴とする。
また、本発明のＬＥＤ素子アレイの駆動方法は、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させることを特徴とする。
また、本発明のＥＰ露光用としたＬＥＤ素子アレイは、上記のＬＥＤ素子アレイにおいて、
ＬＥＤ素子の２つのｎ型電極に接続する２本のｎ型配線を共有する複数のＬＥＤ素子がセルを構成し、
前記複数のＬＥＤ素子のｐ型電極のそれぞれに接続する複数のｐ型配線を共有する複数セルがブロックを構成し、セル間は素子分離されている構成とし、
隣接するセル間では、ＬＥＤ素子の発光部は副走査方向にずれており、
セル端に位置するｎ電極の副走査方向への投影が重なるように配置してＥＰ露光用としたことを特徴とする。
また、本発明のＥＰ露光用としたＬＥＤ素子アレイの駆動方法は、上記のＥＰ露光用としたＬＥＤ素子アレイにおいて、各ブロックは、独立・並列に駆動し、各セル内はシリアルに駆動することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ＬＥＤのサイズを変えることなく発光サイズを小さくすることができ、また発光サイズを任意に切り替えることが可能となるＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１及び実施例１におけるＬＥＤ素子の構成例について説明する図である。
【図２】本発明の実施形態２におけるＬＥＤ素子が複数近接配置されたＬＥＤ素子アレイの構成例について説明する図である。
【図３】本発明の実施形態２における感光ドラム上に形成される結像スポットを模式的に重ね合わせて表現したＬＥＤアレイの平面模式図。
【図４】本発明の実施形態２におけるＬＥＤの発光面を部分発光させて感光ドラム上に形成される結像パターンを楕円で表した模式図である。
【図５】本発明の実施例２における共通電極を交互に第１配線と第２配線に接続する構成例について説明する図である。
【図６】本発明の実施例３における全ての共通電極をスイッチング素子を介して一本の配線に接続する構成例について説明する図である。
【図７】本発明の実施形態１におけるＬＥＤ素子の基板における発光面と反対側の面に第２のｎ型電極を形成した別の実施形態を示す図である。
【図８】本発明の実施例４を説明する概念図である。
【図９】本発明の実施例４を説明する概念図である。
【図１０】従来技術である特許文献１の構成を説明する図である。
【図１１】従来技術である特許文献１などで使用される代表的なＬＥＤ構造を示す図である。
【図１２】先行技術の代表的なＬＥＤ構造を比較例として示した図である。
【図１３】従来技術である特許文献２におけるＬＥＤ素子アレイの構成を説明する図である。
【図１４】従来技術である特許文献２における発光パターンを説明する図である。
【発明を実施するための形態】
【００１０】
本発明のＬＥＤ素子は、上部電流閉じ込め層上に設けられたｐ型電極を基板の面内方向に挟むようにして、キャリヤ制御層上に２つのｎ型電極が設けられて構成されている。
本発明は、キャリヤ制御層にｎ型電極を設けた構成により、ｎ型キャリヤの拡散を抑制する。キャリヤ制御層内において、２つのｎ電極のどちらかに通電した際に、通電したｎ側電極側にキャリヤが多い分布状態を形成することで、ｐ電極とｎ電極の間で部分的に強い発光が得られるように構成されている。
これにより、ＬＥＤ発光面の発光強度を部分的に制御することを可能としたものである。本発明のＬＥＤ素子は、以上のような構成によりＬＥＤのサイズを変えることなく、発光サイズをＬＥＤ発光面全面とその半分程度の発光サイズに、任意に選択することが可能となる。
また、本発明のＬＥＤ素子を用いたＬＥＤスキャナーでは、高解像度が必要な部分のみを小さな結像スポットに切り替えることで、部分的な高精細化が可能となる。
更に、隣接するＬＥＤの間に対応する感光ドラム上の位置に結像スポットを形成することや、感光ドラム上で重ね露光によって結像スポットの光強度重心の制御が可能となる。
従来のＬＥＤスキャナーでは、ＬＥＤ発光サイズ・位置と感光ドラム上の主走査方向における結像スポットサイズ・位置は１対１で対応しており、結像位置の補正や結像スポットサイズの変更は不可能であった。
更に高解像度を実現するためには、小さな発光面を有するＬＥＤを高密度に配列したＬＥＤスキャナーが必要であり、スキャン時間の増加やＬＥＤ数の増大に伴う駆動ドライバーの増加が必要であった。
これに対して、本発明のＬＥＤ素子を用いたＬＥＤスキャナーでは、ＬＥＤの全面発光と半面発光を任意に切り替えることが可能になる。
これにより、高解像度が必要な部分のみを小さな発光サイズにすることで、小さな結像スポットによる高精細化が可能になり、プリント速度低下を最小限に抑えて高精細の画像が得られる。
また、ＬＥＤ全面発光のピッチに対して半ピッチ位置ずれした発光が実現できるので、半ピッチの結像位置の補正を行うことが可能になる。
更に、駆動ドライバーの増加を必要としない上に、全面発光モードでは、従来のＬＥＤより外部取り出し効率を増大させることができる。
また、本発明のＬＥＤ素子を光源として用いたＥＰ露光用のＬＥＤスキャナーでは、感光ドラム上の結像スポットをＬＥＤの密度より高密度に実現できる。
これにより、発光面積の小さいＬＥＤを高密度にする構成した場合に生じるＬＥＤの光出力低下や、ＬＥＤ数増大に伴う駆動回路の増加によるコストの大幅な増大なしに高密度結像スポットの画質が得られる。
また、必要な位置のみに補正スポットを形成することが可能になり、プリント速度を落とすことなく、高精細の画像を得ることができる。
以下に、本発明におけるＬＥＤ素子、ＬＥＤ素子アレイおよびその駆動方法の実施形態について説明する。
【００１１】
（実施形態１）
本発明の実施形態１として、本発明のＬＥＤ素子の構成例について図１を用いて説明する。
本実施形態のＬＥＤ素子は、基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層が積層された積層構造を備える。
そして、上記積層構造に構成されたｐ型電極とｎ型電極間に通電することにより上記活性層を発光させるように構成されている。
図１（ａ）に示すように、ｐ型電極１０が上部電流閉じ込め層上に設けられると共に、基板の面内方向において、２つのｎ型電極１１、１２それぞれがｐ型電極を挟むようにしてキャリヤ制御層に配設されている。
具体的には、本実施形態のＬＥＤ素子は、ｎ型バッファー層を備えた基板１０６上に、キャリヤ制御層１０４２、ｎ側クラッド層（下部電流閉じ込め層）１０４１が積層されている。
更に、ｎ側クラッド層１０４１上に、発光層（活性層）１０３、ｐ側クラッド層（上部電流閉じ込め層）１０２、電流拡散層１０１０２、１０１０１、ｐ型コンタクト層１０１、ｐ型電極１０が、この順に積層されている。
また、ここでは積層構造の両外側部において、ｐ型コンタクト層１０１からｎ側クラッド層（下部電流閉じ込め層）１０４１までの発光層（活性層）１０３を含む領域が除去されており、２つのｎ型電極１１、１２がキャリヤ制御層１０４２上に形成されている。
また、これらの２つのｎ型電極は、異なる配線に接続されている。
２つのｎ型電極１１、１２がｐ型電極を挟むようにして積層構造の両外側部のキャリヤ制御層１０４２上に設けるようにした構成によって、ｎ型キャリヤの拡散を抑制することができる。これにより、２つのｎ電極のどちらかに通電した際に、キャリヤ制御層内において、通電したｎ側電極側にキャリヤが多い分布状態を形成し、ｐ電極とｎ電極の間で部分的に強い発光が可能となる。
以上の本実施形態のＬＥＤ素子の構成によれば、ｐ型電極１０とｎ型電極１１間に通電すれば光１０１１を発生させることができ、ｐ型電極１０とｎ型電極１２間に通電すれば、光１０１２を発光させることができる。
２つのｎ型電極１１、１２を同電位として、ｐ型電極１０との間で同時に通電すると、本来のＬＥＤ素子における発光面の全面から、光１０１１と光１０１２が発光する。
したがって、一つのＬＥＤで、本来のＬＥＤ発光面に対応した発光サイズとその半分程度の小さな発光サイズを、２つのｎ型電極への通電を選択することで選択することが可能になる。
【００１２】
これに対して、上記従来例の特許文献１等で使用されるＬＥＤ構造（図１１）では、一つのｎ型電極を、ｎ型クラッド層の下に配置される低抵抗層、または、ＧａＡｓ基板に形成することで、ｎ側キャリヤの拡散を十分に行い、片側のｎ型電極でＬＥＤの発光層全面を発光させている。
なお、図１１に示す従来のＬＥＤでは、発光部中央に配置されるｐ型電極の真下にあたる活性層の光強度１０３１が最大となるが、ｐ型電極で遮蔽されるため、外部に放射される光は、ｐ電極の外側に該当する強度が減少した光となるため、光の取り出し効率が低下してしまう。
一方、本実施形態のＬＥＤ素子では、２つのｎ型電極を同電位にして、ｐ型電極との間で通電を行ってＬＥＤ発光層全面を発光させる駆動では、ｐ型電極の真下にあたる活性層のキャリヤ密度は低く、発光強度も低い。一方、ｐ電極の外側のキャリヤ密度は高いので、発光は強く、外部への光の取り出し効率を増大させることができる。
ここで、キャリヤ制御層は、ｎ型クラッド層へのキャリヤ注入を制御し、ｐ電極とｎ電極の間に位置する活性層での発光強度を増大する機能を有するため、ｎ型クラッド層の組成、キャリヤ濃度によって最適な組成、キャリヤ濃度が選択される。例えば、キャリア制御層としては、従来のＬＥＤのｎ電極が形成される層よりもキャリヤ拡散が遅い特性を有する部材が好ましい。なお、キャリア制御層は、Ａｌを含む３−５族化合物半導体で構成されていればよい。
【００１３】
また、上記従来例の特許文献２では、図１４に示すように、ｎ型電極の真上にある活性層からの発光１０１２１が生じてしまうため、発光サイズが大きくなってしまう。しかし、本実施形態のＬＥＤ素子ではｎ型電極が活性層を除去した領域に形成されるので、このｎ型電極近傍での発光は生じない。これによって、発光サイズをＬＥＤ発光面の半分程度まで小さくすることができる。
なお、図１（ａ）に示す本実施形態の構成では、ｐ型コンタクト層１０１とｐ側クラッド層１０２の間に、電流拡散層１０１０１、１０１０２を配置して、ｐ型キャリヤの面内方向の拡散を増大させることで、通電した電極側への発光の偏りを大きくしている。
しかし、本発明はこのような構成に限定されるものではなく、電流拡散層１０１０１，１０１０２がないＬＥＤであっても、通電した電極側への発光の偏りを生じさせることができる。
図７は、本発明の実施形態の変形例であり、図１（ａ）の２つのｎ電極（第１のｎ電極）の他にＬＥＤ素子の発光面と反対側の面に第２のｎ型電極１０７を有しており、この第２のｎ型電極とｐ型電極間に通電することによって、ＬＥＤの発光層全面を発光させることが可能となる。
【００１４】
（実施形態２）
実施形態２として、本発明のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイの構成例について、図２を用いて説明する。
図２（ａ）に示すように、ＬＥＤ１００、２００、３００が近接して配置されており、各ＬＥＤ間に配置されるｎ型電極１２、２３は、両側のＬＥＤ間で共有されている。
この構成において、ＬＥＤ１００のｐ型電極１０とＬＥＤ１００、２００間に配置されたｎ型電極１２間で通電を行うと、ＬＥＤ発光面の通電したｎ型電極１２側から光１０１２が放射される。
一方、図２（ｂ）に示すように、ＬＥＤ１００のｐ型電極１０と２つのｎ型電極１１、１２間に通電するとＬＥＤ発光面のそれぞれのｎ型電極１１、１２側から光１０１１、１０１２が放射されるので、本来のＬＥＤ発光面全面が発光する。図２（ａ）、（ｂ）で放射された光は、レンズ光学系により感光ドラム上に結像スポットを形成する。
【００１５】
図３（ａ）は、感光ドラム上に形成される結像スポットを模式的に重ね合わせて表現したＬＥＤアレイの平面模式図である。
結像スポット５１１０は、ＬＥＤ１００によって感光ドラム上に形成される結像スポットを模式的に円で表している。
図４において、ＬＥＤ１００のｐ型電極１０とＬＥＤ１００、２００間に配置されたｎ型電極１２間の通電による光１０１２（図２（ａ））が、感光ドラム上に結像スポット６１２０を形成する。
ＬＥＤ１００のｐ型電極１０とｎ型電極１１間に通電すれば、感光ドラム上に結像スポット６１１０が得られる。また、ＬＥＤ１００のｐ型電極１０と２つのｎ型電極１１、１２間に通電すると放射光６１１０、６１２０が得られ、重ね合わされた結果、感光ドラム上に図３（ａ）の結像スポット５１１０が得られる。
すなわち、ｎ型電極を選択して通電することにより、感光ドラム上にＬＥＤ本来の発光面に対応した結像スポットも得られるし、半分の結像スポットも形成することができる。
これによって、高精細が必要な領域にのみ小さな結像スポットで潜像形成ができるので、小結像スポットによるプリント速度の低下または、スキャン速度の高速化を抑えることができる。
【００１６】
また、図３（ｂ）では、ＬＥＤ１０のｐ型電極１０とｎ型電極１２間、および、ＬＥＤ２００のｐ型電極２０とｎ型電極１２間に通電することにより、形成される結像スポット５１１５を表示している。
ＬＥＤ１００、２００の全発光面で形成される結像スポット５１１０、５１２０（図３（ａ））の中間に結像スポット５１１５（図３（ｂ））が形成される。このため、ＬＥＤピッチの半ピッチずらした結像スポットが得られ、ＬＥＤ密度の２倍の高密度結像スポットも得られる。
これらの結像スポットは、通電のタイムミングをずらした結像スポットを重ね合わせることでも可能である。
具体的な発光シーケンスとしては、
まず、ｎ型電極１１、１２、２３を同電位として、ＬＥＤ１００のｐ型電極１０と、ＬＥＤ２００のｐ型電極２０に通電して、ＬＥＤ１００、ＬＥＤ２００を発光させて結像スポット５１１０、５１２０を形成する（図３（ａ））。
次に、ｎ電極１１、２３をオフにして、ＬＥＤ１００とＬＥＤ２００で共有するｎ型電極１２に通電することにより、ＬＥＤ１００とＬＥＤ２００の結像スポット５１１０、５１２０に重ねて、半ピッチずれた結像スポット５１１５を感光ドラム上に形成する（図３（ｂ））。
なお、感光ドラム上で、図３（ａ）の結像スポット５１１０を形成した後に、通電のタイミングをずらして図４の半分の結像スポット６１１０または６１２０を重複して形成することによって、結像スポット内の光量重心を制御することができる。
【実施例】
【００１７】
以下に、本発明の実施例について説明する。
［実施例１］
実施例１として、本発明を適用したＬＥＤ素子の構成例について、図１を用いて説明する。
本実施例のＬＥＤ素子は、発光面の中央部のｐ型電極１０は、Ｔｉ／Ｐｔ／Ａｕを積層して形成される。
また、積層構造の両外側部において、ｐ型コンタクト層１０１からｎ側クラッド層１０４１まで発光層１０３を含む領域が除去される。キャリヤ制御層１０４２上の２つのｎ型電極１１、１２は、ＡｕＧｅ／Ｎｉ／Ａｕを積層して形成される。
ｐ型コンタクト層１０１は、Ａｌ0.15Ｇａ0.85Ａｓ：〜１０18／ｃｍ3で構成され、電流拡散層１０１０１、１０１０２は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０18／ｃｍ3、Ａｌ0.15Ｇａ0.85Ａｓ：〜１０18／ｃｍ3で構成される。以上の各層は、ＬＥＤの発光波長に対する吸収を考慮して決定される。
ｐ側クラッド層１０２は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０17／ｃｍ3で構成され、発光層１０３はＡｌ0.12Ｇａ0.88Ａｓ：アンドープで構成される。ｎ側クラッド層１０４１は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０17／ｃｍ3、キャリヤ制御層１０４２は、Ａｌ0.35Ｇａ0.65Ａｓ：〜１０18／ｃｍ3で構成され、ｎ型バッファー層と基板１０６はＧａＡｓ：〜１０18／ｃｍ3で構成される。
【００１８】
発光部の両外側の２つのｎ型電極１１、１２は、ｎ側クラッド層１０４１を除去した領域のキャリヤ制御層１０４２に形成される。
このｎ型電極をキャリヤ制御層１０４２のＡｌ0.35Ｇａ0.65Ａｓ：〜１０18／ｃｍ3で形成することで、ｎ側クラッド層１０４１へのキャリヤ注入が制御され、ｎ側クラッド層内にキャリヤ濃度分布が生じ、発光層１０３へのキャリヤ注入に分布が生じる。上記ＬＥＤにおいて、ｐ型電極１０と一方のｎ型電極１２間に通電すると、発光層１０３において通電したｎ型電極側でキャリヤ濃度が高くなり、強く発光する。
その状態の活性層１０３におけるキャリヤ再結合割合の分布を図１（ｂ）に示す。ＬＥＤ外に放射される光は、キャリヤ再結合割合の高い電極１０の外側部分から放射される。
なお、図１（ａ）の２つのｎ型電極１１、１２を同電位にして、ｐ型電極１０との間で通電すると、ＬＥＤ発光面の全面から光１０１１、１０１２が発光する。つまり、一つのＬＥＤで、ＬＥＤ発光面に対応した発光サイズとその半分程度の小さな発光サイズが得られるので、２つのｎ型電極への通電を選択することで、発光サイズを選択することができる。
本実施例では、ｎ側クラッド層１０４１とキャリヤ制御層１０４２は同じＡｌ組成のＡｌＧａＡｓで構成したが、例えば、ｎ側クラッド層１０４１がＡｌ0.7Ｇａ0.3Ａｓである場合は、キャリヤ制御層１０４２をＡｌ0.5Ｇａ0.5Ａｓで構成することで、ｎ側クラッド層１０４１へのキャリヤ注入を制御して、ｎ側クラッド層内のキャリヤ分布を最適化する。
キャリヤ制御層は、従来のＬＥＤにおいてｎ電極が形成される層よりもキャリヤ拡散が遅い特性を有する。
また、ｎ型バッファー層と基板１０６はｎ型ＧａＡｓ：〜１０18／ｃｍ3 で構成しているが、ｎ側クラッド層内のキャリヤ分布を最適化できれば、高抵抗のＧａＡｓで構成することも可能である。
更に、ｎ型電極とキャリヤ制御層のコンタクト抵抗を低減するために、キャリヤ制御層を部分的に高濃度にドーピングすることや、コンタクト抵抗が低抵抗となる層を挿入することも可能である。
【００１９】
一方、従来のＬＥＤ構造を図１０（ａ）に示すが、ｎ型ＧａＡｓ層１０５（または、移動度の高い電流拡散層）にｎ型電極が形成されており、ｎ型ＧａＡｓ層内ではキャリヤ拡散が速いので、片側に形成された一つのｎ型電極のみでｎ型ＧａＡｓ層１０５内でキャリヤが均一の分布となる。したがって、図１０（ｂ）に示されるように、ｐキャリヤの濃度が最も高いｐ型電極の下に位置する活性層部分で、再結合が最大となり、発光強度も最大となる。ただし、ｐ型電極で遮蔽されるため、ｐ型電極の外側に位置する強度の低下した光がｐ型電極の両外側から放射される。
【００２０】
［実施例２］
実施例２として、本発明のＬＥＤ素子をＥＰ露光光源として用いたＬＥＤ素子アレイの構成例について、図５を用いて説明する。同じ機能の部分には他の図と同じ符号を付与している。
本実施例のＬＥＤ素子アレイは、８個のＬＥＤアレイ１００、２００、……、８００の各ＬＥＤは、発光部に設けられたｐ型電極１０、２０、……、８０、を有している。
また、各ＬＥＤ間には、隣接するＬＥＤ素子間で共有するｎ型電極１１、１２、２３、……、８９を有し、共有電極は、交互に異なる第１の配線１２００、第２の配線１３００に接続されている。すなわち、交互に、一方のｎ型電極が第１の配線に接続されており、他方のｎ型電極が第２の配線に接続されている。
上記ＬＥＤ素子アレイは、１２００ｄｐｉ相当の密度で配置されており、各ＬＥＤはピッチ約２１．２μｍで一列に配列している。
各ＬＥＤのｎ型電極１１、１２、２３、……、８９は電極幅およそ２μｍで形成されており、ｎ型電極１２、３４、５６、７８は第２配線１３００に接続され、ｎ型電極２３、４５、６７、８９は、第１配線１２００に接続されている。
ｎ型電極を交互に異なる第１配線、第２配線に接続することにより、ＬＥＤ発光部の通電したｎ電極側の発光を可能にするとともに、同時に隣接していないＬＥＤの通電・発光を可能にするものである。
ＬＥＤ発光部の主走査方向のサイズは、結像光学系に依存するが、ＬＥＤスキャナーで一般的な等倍結像系を使用しており、本実施例のＬＥＤ発光部は約１２μｍで、その中心に幅２μｍの個別電極が形成されている。第１配線、第２配線、個別電極は駆動回路に接続される。
【００２１】
図４において、ＬＥＤ１００のｐ型電極１０とＬＥＤ１００、２００間に配置されたｎ型電極１２間の通電によって、感光ドラム上に結像スポット６１２０を形成する。
ＬＥＤ１００のｐ型電極１０とｎ型電極１１間に通電すれば、感光ドラム上に結像スポット６１１０が得られる。
また、ＬＥＤ１００のｐ型電極１０と２つのｎ型電極１１、１２間に通電すると放射光６１１０、６１２０が同時に得られ、感光ドラム上に重ねあわされた結像スポット５１１０（図３（ａ））が得られる。
すなわち、ｎ型電極を選択して通電することにより、感光ドラム上にＬＥＤ本来の発光面に対応した結像スポットに加えて、半分の結像スポットを形成することができる。
【００２２】
これによって、高精細が必要な領域にのみ小さな結像スポットで潜像形成ができるので、
小結像スポットによるプリント速度の低下や、スキャン速度の高速化を抑えることができる。
また、図３（ｂ）では、ＬＥＤ１００のｐ型電極１０とｎ型電極１２間、および、ＬＥＤ２００のｐ型電極２０とｎ型電極１２間に通電することにより、形成される結像スポット５１１５を表示している。
これにより、ＬＥＤ１００、２００の全発光面で形成される結像スポット５１１０、５１２０（図３（ａ））の中間に結像スポットが形成される。つまり、ＬＥＤピッチの半ピッチずらした結像スポットが得られることから、ＬＥＤ密度の２倍の密度の結像スポットも得られる。
【００２３】
［実施例３］
実施例３として、実施例１と異なる形態のＬＥＤ素子アレイの構成例について、図６を用いて説明する。同じ機能の部分には他の図と同じ符号を付与している。実施例２との違いは、全てのｎ型電極１１、１２、２３、３４、４５、５６、６７、７８、８９がスイッチング素子９０００を介して、１本の配線（同一配線）に接続されている点である。
スイッチング素子により、最近接の共有電極への同時通電を回避することで、ＬＥＤ発光部の所望の側を発光させるものである。
本実施例の構成は、スイッチング素子をシリコンドライバー回路に組み込み、そのシリコンドライバーの表面にＬＥＤアレイを貼り付ける構成であれば、ＬＥＤアレイとスイッチング素子の接続を半導体プロセスで行うことが可能である。また、製造コストを抑えることができる。
他の構成や駆動方法は実施例１と同じであり、重複する点の説明は省略する。
【００２４】
［実施例４］
図８は、第４の実施例であるＥＰ露光用のＬＥＤスキャナーを説明するためのＬＥＤアレイの部分図である。図８において、１００、２００、３００、……、８００は近接して配置されたＬＥＤ発光部であり、各ＬＥＤ発光部の中央にはｐ電極１０、２０、……、８０が形成されており、ＬＥＤ発光部を挟んで両側にｎ型電極１１、１２、２３……、８８が形成されており、隣接するＬＥＤ発光部間に配置しているｎ電極は、両側のＬＥＤ発光部で共有している。
点線で囲まれた連続する８個のＬＥＤは、ｎ側電極配線１２００、又は、１３００を共有しており、一つのセルを構成している。
一方、ｐ側電極配線２１００、２２００、……２８００は、連続する８個のセルで共有しており、この８個の連続セルは一つのブロックを構成する。
なお、セル間は、ＬＥＤ素子構造の電流制御層の基板側に配置された高抵抗層に達する溝によって素子間分離されている。
【００２５】
図８に示すように、セル端に位置するＬＥＤ発光部１００、８００は、セル端に配置するｎ電極を占有できるように、隣接するセル間でＬＥＤアレイが副走査方向にずらして配置される。副走査方向に１スキャン分ずらして配置し、発光タイミングを１スキャン分調整することで、感光ドラム上には１ラインの露光パターが形成される。
駆動回路に接続するためのボンディングパッドは、各セル内に、２本のｎ電極配線１２００、１３００に接続する２つのパッドとブロック内で共有するｐ側電極配線８本２１００、２２００、……、２８００の１本に重複せずに接続されるパッドの３個設けられる。
これにより、各ブロックを独立駆動、各セル内ではシリアル駆動を行うことにより、並列駆動による高速スキャンが可能になる。
ＥＰ露光用ＬＥＤスキャナーに使用されるＬＥＤ素子アレイは、複数のブロックから成るＬＥＤアレイチップを図９に示すように、千鳥に配列して構成する。各チップの端部に位置するｎ側電極が副走査方向の投影が重なるように配置される。また、各チップの発光部が近接するようにチップの向きが決められる。
【符号の説明】
【００２６】
１０：ｐ型電極
１１、１２：ｎ型電極
１０１：ｐ側コンタクト層
１０２：Ｐ側クラッド層（上部電流閉じ込め層）
１０３：発光層（活性層）
１０６：基板
１０１０１、１０１０２：電流拡散層
１０４１：ｎ側クラッド層（下部電流閉じ込め層）
１０４２：キャリヤ制御層
２１００〜２８００：ｐ型電極共通配線
７０１０〜７０３０：ボンディングパッド
【特許請求の範囲】
【請求項１】
ＬＥＤ素子であって、
基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層がこの順で積層された積層構造を備え、
ｐ型電極が前記上部電流閉じ込め層上に設けられ、
前記基板の面内方向において、２つのｎ型電極が前記ｐ型電極を挟むようにして前記キャリヤ制御層に配設され、
前記ｐ型電極と前記２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、ＬＥＤ発光面の通電したｎ型電極側を発光させる一方、
前記ｐ型電極と前記２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させるように構成されていることを特徴とするＬＥＤ素子。
【請求項２】
前記キャリヤ制御層は、Ａｌを含む３−５族化合物半導体で構成されていることを特徴とする請求項１に記載のＬＥＤ素子。
【請求項３】
前記ｐ型電極と上部電流閉じ込め層の間に、ｐ型キャリヤの前記基板の面内方向の拡散を増大させる電流拡散層が設けられていることを特徴とする請求項１または請求項２に記載のＬＥＤ素子。
【請求項４】
前記ＬＥＤ素子における発光面と反対側の面に、前記２つのｎ型電極とは別のｎ型電極が形成されていることを特徴とする請求項１から３のいずれか１項に記載のＬＥＤ素子。
【請求項５】
請求項１から４のいずれか１項に記載のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記複数のＬＥＤ素子におけるｎ型電極が、アレイ状に配列された隣接するＬＥＤ素子間で共有されていることを特徴とするＬＥＤ素子アレイ。
【請求項６】
請求項１から４のいずれか１項に記載のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記２つのｎ型電極を接続する前記異なる配線として、第１の配線と第２の配線とを備え、
前記アレイ状に配列された隣接するＬＥＤ素子間で、前記２つのｎ型電極の一方が前記第１の配線と、前記ｎ型電極の他方が前記第２の配線と、交互に接続されていることを特徴とするＬＥＤ素子アレイ。
【請求項７】
請求項１から４のいずれか１項に記載のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記アレイ状に配列されたＬＥＤ素子におけるそれぞれのｎ型電極は、スイッチング素子を介して同一配線に接続されていることを特徴とするＬＥＤ素子アレイ。
【請求項８】
前記ＬＥＤ素子アレイにおける発光面と反対側の面に、前記２つのｎ型電極とは別のｎ型電極が形成されていることを特徴とする請求項５から７のいずれか１項に記載のＬＥＤ素子アレイ。
【請求項９】
請求項５から８のいずれか１項に記載のＬＥＤ素子アレイの駆動方法であって、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、通電したｎ型電極側の発光面を発光させることを特徴とするＬＥＤ素子アレイの駆動方法。
【請求項１０】
請求項５から８のいずれか１項に記載のＬＥＤ素子アレイの駆動方法であって、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させることを特徴とするＬＥＤ素子アレイの駆動方法。
【請求項１１】
請求項６に記載のＬＥＤ素子アレイにおいて、
ＬＥＤ素子の２つのｎ型電極に接続する２本のｎ型配線を共有する複数のＬＥＤ素子がセルを構成し、前記複数のＬＥＤ素子のｐ型電極のそれぞれに接続する複数のｐ型配線を共有する複数セルがブロックを構成し、セル間は素子分離されている構成とし、
隣接するセル間では、ＬＥＤ素子の発光部は副走査方向にずれており、
セル端に位置するｎ電極の副走査方向への投影が重なるように配置してＥＰ露光用とされていることを特徴とするＬＥＤ素子アレイ。
【請求項１２】
請求項１１に記載のＬＥＤ素子アレイにおいて、
各セル内には、２つのｎ型配線に接続する２つのボンディングパッドとブロックで共有する複数のｐ型配線の一つに、ブロック間で重複することなく接続する１つのボンディングパッドを有する構成としてＥＰ露光用とされていることを特徴とするＬＥＤ素子アレイ。
【請求項１３】
請求項１１に記載の複数のブロックで構成されるＬＥＤアレイチップが千鳥状に配列されて構成されるＬＥＤスキャナーを構成するＬＥＤ素子アレイにおいて、
隣接するＬＥＤアレイチップは副走査方向にずらして配置されており、
チップ端にあるＬＥＤ素子のｎ電極の副走査方向への投影が重なるように配置してＥＰ露光用とされていることを特徴とするＬＥＤ素子アレイ。
【請求項１４】
請求項１１〜１３に記載のＥＰ露光用とされているＬＥＤ素子アレイにおいて、各ブロックは、独立・並列に駆動し、各セル内はシリアルに駆動することを特徴とするＬＥＤ素子アレイの駆動方法。
【請求項１】
ＬＥＤ素子であって、
基板上に、キャリヤ制御層、下部電流閉じ込め層、活性層、上部電流閉じ込め層がこの順で積層された積層構造を備え、
ｐ型電極が前記上部電流閉じ込め層上に設けられ、
前記基板の面内方向において、２つのｎ型電極が前記ｐ型電極を挟むようにして前記キャリヤ制御層に配設され、
前記ｐ型電極と前記２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、ＬＥＤ発光面の通電したｎ型電極側を発光させる一方、
前記ｐ型電極と前記２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させるように構成されていることを特徴とするＬＥＤ素子。
【請求項２】
前記キャリヤ制御層は、Ａｌを含む３−５族化合物半導体で構成されていることを特徴とする請求項１に記載のＬＥＤ素子。
【請求項３】
前記ｐ型電極と上部電流閉じ込め層の間に、ｐ型キャリヤの前記基板の面内方向の拡散を増大させる電流拡散層が設けられていることを特徴とする請求項１または請求項２に記載のＬＥＤ素子。
【請求項４】
前記ＬＥＤ素子における発光面と反対側の面に、前記２つのｎ型電極とは別のｎ型電極が形成されていることを特徴とする請求項１から３のいずれか１項に記載のＬＥＤ素子。
【請求項５】
請求項１から４のいずれか１項に記載のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記複数のＬＥＤ素子におけるｎ型電極が、アレイ状に配列された隣接するＬＥＤ素子間で共有されていることを特徴とするＬＥＤ素子アレイ。
【請求項６】
請求項１から４のいずれか１項に記載のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記２つのｎ型電極を接続する前記異なる配線として、第１の配線と第２の配線とを備え、
前記アレイ状に配列された隣接するＬＥＤ素子間で、前記２つのｎ型電極の一方が前記第１の配線と、前記ｎ型電極の他方が前記第２の配線と、交互に接続されていることを特徴とするＬＥＤ素子アレイ。
【請求項７】
請求項１から４のいずれか１項に記載のＬＥＤ素子を複数備え、該複数のＬＥＤ素子をアレイ状に配列して構成されているＬＥＤ素子アレイであって、
前記アレイ状に配列されたＬＥＤ素子におけるそれぞれのｎ型電極は、スイッチング素子を介して同一配線に接続されていることを特徴とするＬＥＤ素子アレイ。
【請求項８】
前記ＬＥＤ素子アレイにおける発光面と反対側の面に、前記２つのｎ型電極とは別のｎ型電極が形成されていることを特徴とする請求項５から７のいずれか１項に記載のＬＥＤ素子アレイ。
【請求項９】
請求項５から８のいずれか１項に記載のＬＥＤ素子アレイの駆動方法であって、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極のいずれか一方のｎ型電極間に通電することにより、通電したｎ型電極側の発光面を発光させることを特徴とするＬＥＤ素子アレイの駆動方法。
【請求項１０】
請求項５から８のいずれか１項に記載のＬＥＤ素子アレイの駆動方法であって、
前記上部電流閉じ込め層上に設けられたｐ型電極と、前記キャリヤ制御層に配設された２つのｎ型電極間に同時に通電することにより、ＬＥＤ発光面の全面を発光させることを特徴とするＬＥＤ素子アレイの駆動方法。
【請求項１１】
請求項６に記載のＬＥＤ素子アレイにおいて、
ＬＥＤ素子の２つのｎ型電極に接続する２本のｎ型配線を共有する複数のＬＥＤ素子がセルを構成し、前記複数のＬＥＤ素子のｐ型電極のそれぞれに接続する複数のｐ型配線を共有する複数セルがブロックを構成し、セル間は素子分離されている構成とし、
隣接するセル間では、ＬＥＤ素子の発光部は副走査方向にずれており、
セル端に位置するｎ電極の副走査方向への投影が重なるように配置してＥＰ露光用とされていることを特徴とするＬＥＤ素子アレイ。
【請求項１２】
請求項１１に記載のＬＥＤ素子アレイにおいて、
各セル内には、２つのｎ型配線に接続する２つのボンディングパッドとブロックで共有する複数のｐ型配線の一つに、ブロック間で重複することなく接続する１つのボンディングパッドを有する構成としてＥＰ露光用とされていることを特徴とするＬＥＤ素子アレイ。
【請求項１３】
請求項１１に記載の複数のブロックで構成されるＬＥＤアレイチップが千鳥状に配列されて構成されるＬＥＤスキャナーを構成するＬＥＤ素子アレイにおいて、
隣接するＬＥＤアレイチップは副走査方向にずらして配置されており、
チップ端にあるＬＥＤ素子のｎ電極の副走査方向への投影が重なるように配置してＥＰ露光用とされていることを特徴とするＬＥＤ素子アレイ。
【請求項１４】
請求項１１〜１３に記載のＥＰ露光用とされているＬＥＤ素子アレイにおいて、各ブロックは、独立・並列に駆動し、各セル内はシリアルに駆動することを特徴とするＬＥＤ素子アレイの駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−３８３８１（Ｐ２０１３−３８３８１Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１２−４６７１１（Ｐ２０１２−４６７１１）
【出願日】平成２４年３月２日（２０１２．３．２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２４年３月２日（２０１２．３．２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]