Ｑエンハンスメント回路および方法
Ｑエンハンスメント回路および方法である。ほとんどの一般的な実施形態において、本発明の回路は寄生抵抗Ｒを有するコンポーネントにより使用されるように構成され、第１の抵抗Ｒ1がこのコンポーネントと直列に配置され、この構成により抵抗Ｒ1は負性抵抗になる。示されている実施形態において、第１および第２のインダクタは、Ｑエンハンスメントが行われるコンポーネントを構成する。抵抗Ｒ1は第１のインダクタと直列に配置され、その寄生抵抗ＲL1と等しい。同様に、第２の抵抗Ｒ2は第２のインダクタと直列に配置され、その寄生抵抗ＲL2と等しい。Ｑエンハンスメント回路はさらに第１のトランジスタＱ1および第２のトランジスタＱ2を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電気および電子回路およびシステムに関する。とくに、本発明は、電気および電子回路およびシステムにおける受動誘導性容量性共振器に対するＱエンハンスメントのためのシステムおよび方法に関する。
【背景技術】
【０００２】
機械的または電気的共振回路あるいはキャパシタに関して、Ｑは“品質ファクタ”である。共振システムの場合、Ｑはそのシステムの周波数応答特性における共振ピークの鋭さの尺度であり、そのシステムにおける制動に反比例する：Ｑ＝Ｈｚ帯域幅で除算された中心周波数である。共振回路を備えた等化器はそれらのＱ値によって評価される：Ｑが高くなると、それだけ一層応答特性におけるピークが明確なものになる。フィルタにおいては、その帯域幅に対するバンドパスまたは帯域除去フィルタの中心周波数の比がＱを規定する。したがって、一定の中心周波数を仮定すると、Ｑは帯域幅に反比例する。すなわち、高いＱは狭い帯域幅を示す。（http://www.dilettantesdictionary.com/pdf/q.pdf.を参照）。
【０００３】
したがって、アナログデジタル変換、無線通信回路、狭帯域増幅器、マイクロ波回路等のような種々の適用に対して、Ｑエンハンスメントのためのシステムまたは方法を提供することは有用である。
【０００４】
アナログ信号処理および通信システムにおいては、Ｑエンハンスメント回路は典型的に負性抵抗回路を使用して、受動インダクタ・キャパシタ（ＬＣ）共振器中のインダクタ（Ｌ）に関連した寄生直列抵抗を打消す。全差動モードで実施されるとき、これらの回路は通常共振器のキャパシタと並列に接続され、典型的にキャパシタは２つのインダクタの端子間に接続される。一般に、負性抵抗回路はインダクタの寄生抵抗を適切に消去することができない。この理想的でない消去のために別の２次的な影響が発生し、その回路は別の周波数で共振する可能性がある。
【０００５】
さらに、負性抵抗の使用には、電圧電流変換装置が消去のために負性電流を発生することが要求される。これによって、負性抵抗回路は非線形歪および回路遅延の影響をさらに受け易くなり、ＬＣ共振器の性能を劣化させる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、回路のＱを増強させるシステムまたは方法が技術的に必要とされている。とくに、アナログ信号処理および通信システムにおいてその線形性および分解能を改善するために使用されるＬＣ共振器のＱを増強させるシステムまたは方法が技術的に必要とされている。
【課題を解決するための手段】
【０００７】
この技術的な必要性は、本発明のＱエンハンスメント回路および方法によって満足される。最も一般的な実施形態において、本発明の回路は寄生抵抗ＲL1を有するコンポーネントと、このコンポーネントと直列に配置された第１の抵抗Ｒ1と、抵抗Ｒ1を負性抵抗にする構成とにより使用されるように構成される。
【０００８】
示されている実施形態において、第１および第２のインダクタは、Ｑエンハンスメントが行われるコンポーネントを構成する。抵抗Ｒ1は第１のインダクタと直列に配置され、その寄生抵抗ＲL1と等しい。同様に、第２の抵抗Ｒ2は第２のインダクタと直列に配置され、その寄生抵抗ＲL2と等しい。この実施形態において、Ｑエンハンスメント回路は第１のトランジスタＱ1および第２のトランジスタＱ2を備えている。これらのトランジスタは、ＢＪＴ（バイポーラ接合トランジスタ）、ＭＯＳＦＥＴ（金属・酸化物半導体電界効果トランジスタ）またはその他のタイプのトランジスタであることができる。
【０００９】
ＢＪＴ構造において、各コレクタ端子は第１の抵抗Ｒ1または第２の抵抗Ｒ2のそれぞれ１つに接続され、各エミッタはインダクタのそれぞれ１つに接続されている。この場合、Ｑエンハンスメント回路は、第１のトランジスタのコレクタ端子と第２のトランジスタのベース端子との間に接続された第１の利得が１の増幅器（エミッタホロワ／電圧ホロワ）と、第２のトランジスタのコレクタ端子と第１のトランジスタのベース端子との間に接続された第２の利得が１の増幅器とを備えている。
【００１０】
別のＭＯＳＦＥＴ構造においては、各トランジスタはソース端子と、ゲート端子と、ドレイン端子とを有している。この場合、各ドレイン端子は第１の抵抗Ｒ1または第２の抵抗Ｒ2のそれぞれ１つに接続され、ソース端子はインダクタのそれぞれ１つに接続されている。第１の利得が１の増幅器（ソースホロワ）は第１のトランジスタのドレイン端子と第２のトランジスタのゲート端子との間に接続され、第２の利得が１の増幅器は第２のトランジスタのドレイン端子と第１のトランジスタのゲート端子との間に接続されている。
【００１１】
最良のモードにおいて、各利得が１の増幅器は、最適の回路の簡単さおよび最大の動作帯域幅を達成するエミッタホロワまたはソースホロワである。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の有効な教示を開示するために添付図面を参照して示されている実施形態および例示的な適用を説明する。
本発明はここにおいて特定の適用に対して示されている実施形態を参照して説明されているが、本発明はそれに限定されないことを認識しなければならない。当業者は、本発明の技術的範囲内における付加的な修正、適用および実施形態ならびに本発明が非常に有用なものとなる付加的な分野を認識するであろう。
【００１３】
図１は、通常の技術によるアナログ信号処理に対して広く使用される差動ＬＣ共振器を示す概略図である。図２は、そのインダクタの寄生抵抗を示す図１の共振器の概略回路図である。図１および２に示されているように、共振器10’ は、一方の端部が接地接続点に並列に接続され、その他方の端部の間にキャパシタＣが接続された第１および第２のインダクタＬ1およびＬ2を備えている。第１および第２のインダクタＬ1およびＬ2は、図２に示されているように固有の寄生抵抗をそれぞれ有している。
【００１４】
技術的によく知られているように、インダクタと関連した寄生直列抵抗ＲL1およびＲL2によって、ＬＣ共振器のＱは制限される。Ｑを増加させるために一般的に使用される１つの技術は、キャパシタと並列の負性抵抗を使用することである。これは図３に示されている。
【００１５】
図３は、通常の技術による図２の共振器のＱエンハンスメントの方法を示している。この共振器20において、負性抵抗ＲはキャパシタＣと並列に接続されている。この方法は共振器のＱを増加させることができるが、それは、Ｑに対する寄生直列抵抗ＲL1およびＲL2の影響の消去において適切ではないことがわかっている。さらに、負性抵抗Ｒは共振器をさらに複雑な回路にし、別の望ましくない周波数で共振を発生させる可能性がある。したがって、回路のＱを増強させるシステムまたは方法が技術的に必要とされている。
【００１６】
図４は、本発明の教示による例示的な実施形態にしたがって構成されたＱエンハンスメントを有する共振器の概略図である。この共振器40は、第１および第２の負性抵抗Ｒ1およびＲ2が第１および第２のインダクタＬ1およびＬ2とそれぞれ直列に配置されていることを除いて、図２に示されている回路と同じである。
【００１７】
図５は、その負性抵抗の例示的な構成を有する図４の共振器の概略図である。図５において、抵抗Ｒ1およびＲ2は第１および第２のインダクタと直列に配置されている。抵抗Ｒ1およびＲ2は寄生直列抵抗ＲL1およびＲL2に等しくなければならない。第１および第２のトランジスタＱ1およびＱ2は、抵抗Ｒ1およびＲ2と示されている適用では第１および第２のインダクタＬ1およびＬ2である関連したコンポーネントとの間にそれぞれ接続されている。Ｑ1のコレクタはノードＡにおいてＲ1に接続され、Ｑ2のコレクタはノードＢにおいてＲ2に接続される。本発明の教示によると、第１の電圧ホロワ（利得１の増幅器）42は、ノードＡとＱ2のベースとの間に接続されている。第２の電圧ホロワ44はノードＢとＱ1のベースとの間に接続されている。第１および第２の電圧ホロワ42および44は、以下の図６に示されているエミッタホロワ、図７に示されているソースホロワ、または当業者によって認識されるその他の適当な回路構成によって構成されることができる。
【００１８】
図６は、その電圧ホロワとしてバイポーラエミッタホロワ構成を有する図５の共振器の概略図である。この実施形態においては、第１のホロワ42は、そのベースがノードＡに接続され、そのコレクタが接地点に接続され、そのエミッタが第１の電流源46に接続された第３のバイポーラトランジスタＱ3により構成されている。第２のホロワ44は、そのベースがノードＢに接続され、そのコレクタが接地点に接続され、そのエミッタが第２の電流源48に接続された第４のバイポーラトランジスタＱ4により構成されている。ＮＰＮ構造が示されているが、当業者はＰＮＰ構造もまた同様に使用可能であることを認識するであろう。
【００１９】
図７は、その電圧ホロワとしてＭＯＳＦＥＴソースホロワ構成を有する図５の共振器の概略図である。この実施形態においては、図６の第１および第２のトランジスタＱ1およびＱ2の代りに、30’’のｎチャンネル型ＭＯＳＦＥＴ Ｍ1およびＭ2が使用されている。さらに、第１のホロワ42は、そのゲートがノードＡに接続され、そのドレインが接地点に接続され、そのソースが第１の電流源46に接続されている第３のＭＯＳＦＥＴトランジスタＭ3により構成されている。第２のホロワ44は、そのゲートがノードＢに接続され、そのドレインが接地点に接続され、そのソースが第２の電流源48に接続されている第４のＭＯＳＦＥＴトランジスタＭ4により構成されている。ｎチャンネル型の構成が示されているが、当業者はｐチャンネル型の構成も同様に使用されることができることを認識するであろう。
【００２０】
本発明の増強回路40は、固有の寄生抵抗の影響を消去すると共にそれが使用されるコンポーネントのＱファクタを改善しなければならない。
【００２１】
以上、本発明はここにおいて特定の適用に対する特定の実施形態を参照として説明されてきた。当業者は、本発明の技術的範囲内における付加的な修正、適用および実施形態を認識するであろう。
【００２２】
したがって、添付されている特許請求の範囲は、本発明の技術的範囲内の任意または全てのこのような適用、修正および実施形態をカバーしようとするものである。
【図面の簡単な説明】
【００２３】
【図１】通常の技術によるアナログ信号処理において広く使用されている差動ＬＣ共振器を示す概略図。
【図２】そのインダクタの寄生抵抗を示す図１の共振器の概略図。
【図３】通常の技術による図２の共振器のＱエンハンスメントの方法を示す概略図。
【図４】本発明の教示として示された実施形態にしたがってＱエンハンスメントが実施される共振器の概略図。
【図５】その負性抵抗の例示的な構成を有する図４の共振器の概略図。
【図６】その電圧ホロワとしてバイポーラエミッタホロワ構成を有する図５の共振器の概略図。
【図７】その電圧ホロワとしてＭＯＳＦＥＴソースホロワ構成を有する図５の共振器の概略図。
【技術分野】
【０００１】
本発明は、一般に、電気および電子回路およびシステムに関する。とくに、本発明は、電気および電子回路およびシステムにおける受動誘導性容量性共振器に対するＱエンハンスメントのためのシステムおよび方法に関する。
【背景技術】
【０００２】
機械的または電気的共振回路あるいはキャパシタに関して、Ｑは“品質ファクタ”である。共振システムの場合、Ｑはそのシステムの周波数応答特性における共振ピークの鋭さの尺度であり、そのシステムにおける制動に反比例する：Ｑ＝Ｈｚ帯域幅で除算された中心周波数である。共振回路を備えた等化器はそれらのＱ値によって評価される：Ｑが高くなると、それだけ一層応答特性におけるピークが明確なものになる。フィルタにおいては、その帯域幅に対するバンドパスまたは帯域除去フィルタの中心周波数の比がＱを規定する。したがって、一定の中心周波数を仮定すると、Ｑは帯域幅に反比例する。すなわち、高いＱは狭い帯域幅を示す。（http://www.dilettantesdictionary.com/pdf/q.pdf.を参照）。
【０００３】
したがって、アナログデジタル変換、無線通信回路、狭帯域増幅器、マイクロ波回路等のような種々の適用に対して、Ｑエンハンスメントのためのシステムまたは方法を提供することは有用である。
【０００４】
アナログ信号処理および通信システムにおいては、Ｑエンハンスメント回路は典型的に負性抵抗回路を使用して、受動インダクタ・キャパシタ（ＬＣ）共振器中のインダクタ（Ｌ）に関連した寄生直列抵抗を打消す。全差動モードで実施されるとき、これらの回路は通常共振器のキャパシタと並列に接続され、典型的にキャパシタは２つのインダクタの端子間に接続される。一般に、負性抵抗回路はインダクタの寄生抵抗を適切に消去することができない。この理想的でない消去のために別の２次的な影響が発生し、その回路は別の周波数で共振する可能性がある。
【０００５】
さらに、負性抵抗の使用には、電圧電流変換装置が消去のために負性電流を発生することが要求される。これによって、負性抵抗回路は非線形歪および回路遅延の影響をさらに受け易くなり、ＬＣ共振器の性能を劣化させる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、回路のＱを増強させるシステムまたは方法が技術的に必要とされている。とくに、アナログ信号処理および通信システムにおいてその線形性および分解能を改善するために使用されるＬＣ共振器のＱを増強させるシステムまたは方法が技術的に必要とされている。
【課題を解決するための手段】
【０００７】
この技術的な必要性は、本発明のＱエンハンスメント回路および方法によって満足される。最も一般的な実施形態において、本発明の回路は寄生抵抗ＲL1を有するコンポーネントと、このコンポーネントと直列に配置された第１の抵抗Ｒ1と、抵抗Ｒ1を負性抵抗にする構成とにより使用されるように構成される。
【０００８】
示されている実施形態において、第１および第２のインダクタは、Ｑエンハンスメントが行われるコンポーネントを構成する。抵抗Ｒ1は第１のインダクタと直列に配置され、その寄生抵抗ＲL1と等しい。同様に、第２の抵抗Ｒ2は第２のインダクタと直列に配置され、その寄生抵抗ＲL2と等しい。この実施形態において、Ｑエンハンスメント回路は第１のトランジスタＱ1および第２のトランジスタＱ2を備えている。これらのトランジスタは、ＢＪＴ（バイポーラ接合トランジスタ）、ＭＯＳＦＥＴ（金属・酸化物半導体電界効果トランジスタ）またはその他のタイプのトランジスタであることができる。
【０００９】
ＢＪＴ構造において、各コレクタ端子は第１の抵抗Ｒ1または第２の抵抗Ｒ2のそれぞれ１つに接続され、各エミッタはインダクタのそれぞれ１つに接続されている。この場合、Ｑエンハンスメント回路は、第１のトランジスタのコレクタ端子と第２のトランジスタのベース端子との間に接続された第１の利得が１の増幅器（エミッタホロワ／電圧ホロワ）と、第２のトランジスタのコレクタ端子と第１のトランジスタのベース端子との間に接続された第２の利得が１の増幅器とを備えている。
【００１０】
別のＭＯＳＦＥＴ構造においては、各トランジスタはソース端子と、ゲート端子と、ドレイン端子とを有している。この場合、各ドレイン端子は第１の抵抗Ｒ1または第２の抵抗Ｒ2のそれぞれ１つに接続され、ソース端子はインダクタのそれぞれ１つに接続されている。第１の利得が１の増幅器（ソースホロワ）は第１のトランジスタのドレイン端子と第２のトランジスタのゲート端子との間に接続され、第２の利得が１の増幅器は第２のトランジスタのドレイン端子と第１のトランジスタのゲート端子との間に接続されている。
【００１１】
最良のモードにおいて、各利得が１の増幅器は、最適の回路の簡単さおよび最大の動作帯域幅を達成するエミッタホロワまたはソースホロワである。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の有効な教示を開示するために添付図面を参照して示されている実施形態および例示的な適用を説明する。
本発明はここにおいて特定の適用に対して示されている実施形態を参照して説明されているが、本発明はそれに限定されないことを認識しなければならない。当業者は、本発明の技術的範囲内における付加的な修正、適用および実施形態ならびに本発明が非常に有用なものとなる付加的な分野を認識するであろう。
【００１３】
図１は、通常の技術によるアナログ信号処理に対して広く使用される差動ＬＣ共振器を示す概略図である。図２は、そのインダクタの寄生抵抗を示す図１の共振器の概略回路図である。図１および２に示されているように、共振器10’ は、一方の端部が接地接続点に並列に接続され、その他方の端部の間にキャパシタＣが接続された第１および第２のインダクタＬ1およびＬ2を備えている。第１および第２のインダクタＬ1およびＬ2は、図２に示されているように固有の寄生抵抗をそれぞれ有している。
【００１４】
技術的によく知られているように、インダクタと関連した寄生直列抵抗ＲL1およびＲL2によって、ＬＣ共振器のＱは制限される。Ｑを増加させるために一般的に使用される１つの技術は、キャパシタと並列の負性抵抗を使用することである。これは図３に示されている。
【００１５】
図３は、通常の技術による図２の共振器のＱエンハンスメントの方法を示している。この共振器20において、負性抵抗ＲはキャパシタＣと並列に接続されている。この方法は共振器のＱを増加させることができるが、それは、Ｑに対する寄生直列抵抗ＲL1およびＲL2の影響の消去において適切ではないことがわかっている。さらに、負性抵抗Ｒは共振器をさらに複雑な回路にし、別の望ましくない周波数で共振を発生させる可能性がある。したがって、回路のＱを増強させるシステムまたは方法が技術的に必要とされている。
【００１６】
図４は、本発明の教示による例示的な実施形態にしたがって構成されたＱエンハンスメントを有する共振器の概略図である。この共振器40は、第１および第２の負性抵抗Ｒ1およびＲ2が第１および第２のインダクタＬ1およびＬ2とそれぞれ直列に配置されていることを除いて、図２に示されている回路と同じである。
【００１７】
図５は、その負性抵抗の例示的な構成を有する図４の共振器の概略図である。図５において、抵抗Ｒ1およびＲ2は第１および第２のインダクタと直列に配置されている。抵抗Ｒ1およびＲ2は寄生直列抵抗ＲL1およびＲL2に等しくなければならない。第１および第２のトランジスタＱ1およびＱ2は、抵抗Ｒ1およびＲ2と示されている適用では第１および第２のインダクタＬ1およびＬ2である関連したコンポーネントとの間にそれぞれ接続されている。Ｑ1のコレクタはノードＡにおいてＲ1に接続され、Ｑ2のコレクタはノードＢにおいてＲ2に接続される。本発明の教示によると、第１の電圧ホロワ（利得１の増幅器）42は、ノードＡとＱ2のベースとの間に接続されている。第２の電圧ホロワ44はノードＢとＱ1のベースとの間に接続されている。第１および第２の電圧ホロワ42および44は、以下の図６に示されているエミッタホロワ、図７に示されているソースホロワ、または当業者によって認識されるその他の適当な回路構成によって構成されることができる。
【００１８】
図６は、その電圧ホロワとしてバイポーラエミッタホロワ構成を有する図５の共振器の概略図である。この実施形態においては、第１のホロワ42は、そのベースがノードＡに接続され、そのコレクタが接地点に接続され、そのエミッタが第１の電流源46に接続された第３のバイポーラトランジスタＱ3により構成されている。第２のホロワ44は、そのベースがノードＢに接続され、そのコレクタが接地点に接続され、そのエミッタが第２の電流源48に接続された第４のバイポーラトランジスタＱ4により構成されている。ＮＰＮ構造が示されているが、当業者はＰＮＰ構造もまた同様に使用可能であることを認識するであろう。
【００１９】
図７は、その電圧ホロワとしてＭＯＳＦＥＴソースホロワ構成を有する図５の共振器の概略図である。この実施形態においては、図６の第１および第２のトランジスタＱ1およびＱ2の代りに、30’’のｎチャンネル型ＭＯＳＦＥＴ Ｍ1およびＭ2が使用されている。さらに、第１のホロワ42は、そのゲートがノードＡに接続され、そのドレインが接地点に接続され、そのソースが第１の電流源46に接続されている第３のＭＯＳＦＥＴトランジスタＭ3により構成されている。第２のホロワ44は、そのゲートがノードＢに接続され、そのドレインが接地点に接続され、そのソースが第２の電流源48に接続されている第４のＭＯＳＦＥＴトランジスタＭ4により構成されている。ｎチャンネル型の構成が示されているが、当業者はｐチャンネル型の構成も同様に使用されることができることを認識するであろう。
【００２０】
本発明の増強回路40は、固有の寄生抵抗の影響を消去すると共にそれが使用されるコンポーネントのＱファクタを改善しなければならない。
【００２１】
以上、本発明はここにおいて特定の適用に対する特定の実施形態を参照として説明されてきた。当業者は、本発明の技術的範囲内における付加的な修正、適用および実施形態を認識するであろう。
【００２２】
したがって、添付されている特許請求の範囲は、本発明の技術的範囲内の任意または全てのこのような適用、修正および実施形態をカバーしようとするものである。
【図面の簡単な説明】
【００２３】
【図１】通常の技術によるアナログ信号処理において広く使用されている差動ＬＣ共振器を示す概略図。
【図２】そのインダクタの寄生抵抗を示す図１の共振器の概略図。
【図３】通常の技術による図２の共振器のＱエンハンスメントの方法を示す概略図。
【図４】本発明の教示として示された実施形態にしたがってＱエンハンスメントが実施される共振器の概略図。
【図５】その負性抵抗の例示的な構成を有する図４の共振器の概略図。
【図６】その電圧ホロワとしてバイポーラエミッタホロワ構成を有する図５の共振器の概略図。
【図７】その電圧ホロワとしてＭＯＳＦＥＴソースホロワ構成を有する図５の共振器の概略図。
【特許請求の範囲】
【請求項１】
寄生抵抗ＲL1を有するコンポーネントに対するＱエンハンスメント回路(40)において、
前記コンポーネントと直列に配置された第１の抵抗Ｒ1と、
前記コンポーネントと直列に配置された前記抵抗を負性抵抗にする第１の回路(Ｑ1、Ｑ2、42および44)とを具備していることを特徴とするＱエンハンスメント回路。
【請求項２】
前記コンポーネントはインダクタＬ1である請求項１記載のＱエンハンスメント回路。
【請求項３】
前記コンポーネントと直列に配置された前記抵抗Ｒ1は前記寄生抵抗ＲL1に等しい請求項１記載のＱエンハンスメント回路。
【請求項４】
前記抵抗を負性抵抗にする前記第１の手段は、第１のトランジスタＱ1を備えている請求項１記載のＱエンハンスメント回路。
【請求項５】
さらに、寄生抵抗ＲL2を有する第２のコンポーネントＬ2を備えている請求項４記載のＱエンハンスメント回路。
【請求項６】
前記第２のコンポーネントＬ2と直列に配置された第２の抵抗Ｒ2と、前記抵抗Ｒ2を負性抵抗にする第２の手段とを備えている請求項５記載のＱエンハンスメント回路。
【請求項７】
前記抵抗を負性抵抗にする前記第２の手段は第２のトランジスタＱ2を備えている請求項６記載のＱエンハンスメント回路。
【請求項８】
前記トランジスタはそれぞれ、コレクタ端子と、ベース端子と、エミッタ端子を備えている請求項７記載のＱエンハンスメント回路。
【請求項９】
前記コレクタ端子は、前記第１の抵抗Ｒ1または前記第２の抵抗Ｒ2のそれぞれ１つに接続され、前記エミッタ端子は前記コンポーネントのそれぞれ１つに接続されている請求項８記載のＱエンハンスメント回路。
【請求項１０】
第１のトランジスタのコレクタ端子と第２のトランジスタのベース端子との間に接続された第１の増幅器(42)と、前記第２のトランジスタのコレクタ端子と前記第１のトランジスタの前記ベース端子との間に接続された第２の増幅器(44)とを備えている請求項９記載のＱエンハンスメント回路。
【請求項１１】
前記増幅器はそれぞれ利得が１の増幅器である請求項１０記載のＱエンハンスメント回路。
【請求項１２】
前記増幅器はそれぞれエミッタホロワである請求項１１記載のＱエンハンスメント回路。
【請求項１３】
前記トランジスタはそれぞれソース端子と、ゲート端子と、ドレイン端子を有している請求項７記載のＱエンハンスメント回路。
【請求項１４】
前記各ドレイン端子は前記第１の抵抗Ｒ1または第２の抵抗Ｒ2のそれぞれ１つに接続され、前記ソース端子は前記コンポーネントのそれぞれ１つに接続されている請求項１３記載のＱエンハンスメント回路。
【請求項１５】
第１のトランジスタのドレイン端子と第２のトランジスタのゲート端子との間に接続された第１の増幅器(42)と、前記第２のトランジスタのドレイン端子と前記第１のトランジスタの前記ゲート端子との間に接続された第２の増幅器(44)とを備えている請求項１４記載のＱエンハンスメント回路。
【請求項１６】
前記増幅器はそれぞれ利得が１の増幅器である請求項１５記載のＱエンハンスメント回路。
【請求項１７】
前記各増幅器はそれぞれソースホロワである請求項１６記載のＱエンハンスメント回路。
【請求項１】
寄生抵抗ＲL1を有するコンポーネントに対するＱエンハンスメント回路(40)において、
前記コンポーネントと直列に配置された第１の抵抗Ｒ1と、
前記コンポーネントと直列に配置された前記抵抗を負性抵抗にする第１の回路(Ｑ1、Ｑ2、42および44)とを具備していることを特徴とするＱエンハンスメント回路。
【請求項２】
前記コンポーネントはインダクタＬ1である請求項１記載のＱエンハンスメント回路。
【請求項３】
前記コンポーネントと直列に配置された前記抵抗Ｒ1は前記寄生抵抗ＲL1に等しい請求項１記載のＱエンハンスメント回路。
【請求項４】
前記抵抗を負性抵抗にする前記第１の手段は、第１のトランジスタＱ1を備えている請求項１記載のＱエンハンスメント回路。
【請求項５】
さらに、寄生抵抗ＲL2を有する第２のコンポーネントＬ2を備えている請求項４記載のＱエンハンスメント回路。
【請求項６】
前記第２のコンポーネントＬ2と直列に配置された第２の抵抗Ｒ2と、前記抵抗Ｒ2を負性抵抗にする第２の手段とを備えている請求項５記載のＱエンハンスメント回路。
【請求項７】
前記抵抗を負性抵抗にする前記第２の手段は第２のトランジスタＱ2を備えている請求項６記載のＱエンハンスメント回路。
【請求項８】
前記トランジスタはそれぞれ、コレクタ端子と、ベース端子と、エミッタ端子を備えている請求項７記載のＱエンハンスメント回路。
【請求項９】
前記コレクタ端子は、前記第１の抵抗Ｒ1または前記第２の抵抗Ｒ2のそれぞれ１つに接続され、前記エミッタ端子は前記コンポーネントのそれぞれ１つに接続されている請求項８記載のＱエンハンスメント回路。
【請求項１０】
第１のトランジスタのコレクタ端子と第２のトランジスタのベース端子との間に接続された第１の増幅器(42)と、前記第２のトランジスタのコレクタ端子と前記第１のトランジスタの前記ベース端子との間に接続された第２の増幅器(44)とを備えている請求項９記載のＱエンハンスメント回路。
【請求項１１】
前記増幅器はそれぞれ利得が１の増幅器である請求項１０記載のＱエンハンスメント回路。
【請求項１２】
前記増幅器はそれぞれエミッタホロワである請求項１１記載のＱエンハンスメント回路。
【請求項１３】
前記トランジスタはそれぞれソース端子と、ゲート端子と、ドレイン端子を有している請求項７記載のＱエンハンスメント回路。
【請求項１４】
前記各ドレイン端子は前記第１の抵抗Ｒ1または第２の抵抗Ｒ2のそれぞれ１つに接続され、前記ソース端子は前記コンポーネントのそれぞれ１つに接続されている請求項１３記載のＱエンハンスメント回路。
【請求項１５】
第１のトランジスタのドレイン端子と第２のトランジスタのゲート端子との間に接続された第１の増幅器(42)と、前記第２のトランジスタのドレイン端子と前記第１のトランジスタの前記ゲート端子との間に接続された第２の増幅器(44)とを備えている請求項１４記載のＱエンハンスメント回路。
【請求項１６】
前記増幅器はそれぞれ利得が１の増幅器である請求項１５記載のＱエンハンスメント回路。
【請求項１７】
前記各増幅器はそれぞれソースホロワである請求項１６記載のＱエンハンスメント回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００８−５０３１７８（Ｐ２００８−５０３１７８Ａ）
【公表日】平成２０年１月３１日（２００８．１．３１）
【国際特許分類】
【出願番号】特願２００７−５２７２３０（Ｐ２００７−５２７２３０）
【出願日】平成１７年４月１１日（２００５．４．１１）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１２３００
【国際公開番号】ＷＯ２００６／００１８７８
【国際公開日】平成１８年１月５日（２００６．１．５）
【出願人】（３９００３９１４７）レイセオン・カンパニー (149)
【氏名又は名称原語表記】Ｒａｙｔｈｅｏｎ Ｃｏｍｐａｎｙ
【Ｆターム（参考）】
【公表日】平成２０年１月３１日（２００８．１．３１）
【国際特許分類】
【出願日】平成１７年４月１１日（２００５．４．１１）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１２３００
【国際公開番号】ＷＯ２００６／００１８７８
【国際公開日】平成１８年１月５日（２００６．１．５）
【出願人】（３９００３９１４７）レイセオン・カンパニー (149)
【氏名又は名称原語表記】Ｒａｙｔｈｅｏｎ Ｃｏｍｐａｎｙ
【Ｆターム（参考）】
[ Back to top ]