説明

株式会社ルネサステクノロジにより出願された特許

51 - 60 / 4,790


【課題】安定したクロック発生動作、高精度で低消費電力を実現しDLLを備える。
【解決手段】内部クロック信号を生成するDLL回路、内部クロック信号で動作を制御される周辺回路とメモリセルアレイを含む。第1電源電圧を供給するために同期回路に接続された第1電源パッド、第1電源電圧より低い第2電源電圧を供給するために同期回路に接続された第2電源パッド、周辺回路とメモリセルアレイに第3電源電圧を供給するための第3電源パッド、周辺回路とメモリバンクに第3電源電圧より低い第4電源電圧を供給する第4電源パッドを含む。複数のメモリセルアレイは第1領域と第2領域に分割して配置される。複数の周辺回路は第1領域と第2領域の間の第3領域に配置される。第1、2、3,4電源パッドは第1領域と前記第3領域の間の第4領域に配置されている。
【選択図】図1
(もっと読む)


【課題】PAD on I/Oセル構造において、パッド引き出し部のレイアウトをI/O部の略中心に配置し、半導体チップのレイアウト面積を削減する。
【解決手段】I/O部5において、トランジスタ8は、半導体チップの周辺部に最も近い位置にレイアウトされている。このトランジスタ8の上方には、抵抗12がレイアウトされており、抵抗12の上方には、ダイオード10,11がレイアウトされている。ダイオード10,11の上方には、トランジスタ9がレイアウトされており、トランジスタ9の上方には、たとえば、メタル配線層に形成されたパッド引き出し部5aを挟んでロジック部6がレイアウトされている。これにより、パッド2からトランジスタ9のドレインまでを同じノードとすることができるので、パッド引き出し部5aをI/O部5の略中央にレイアウトすることが可能となる。 (もっと読む)


【課題】真のエラーか否かの判定を可能とする検証技術を提供する。
【解決手段】異電源接続検証はコンピュータによって行われる。コンピュータ内の中央処理装置は、電位伝搬と違反の虞れのあるトランジスタを検索する第1処理と、その処理結果に基づいて、擬似違反を抑制する第2処理とを含む。上記第2処理は、トランジスタの違反を除外する第3処理を含む。この第3処理において、違反の虞れがあるトランジスタとゲート接続ノードを同一とするトランジスタを全てオン状態と仮定し(S804)、仮定されたトランジスタがオンするために必要なトランジスタのオン状態を探索し(S805)、オン状態又はオフ状態が決定される周辺トランジスタを探索する(S806)。そして貫通電流パスが無い場合には、擬似違反のMOSトランジスタを違反対象から除外する。 (もっと読む)


【課題】動作速度が高速になっても、パッド再配線間抵抗ばらつきに起因する不良モードの増加を抑えた半導体集積回路装置および半導体集積回路装置の製造方法を提供する。
【解決手段】ウエハ・レベル・パッケージ方式の半導体集積回路装置(LSI)におけるアルミニウム系パッド2pと再配線16との間の抵抗を安定させるために、これら両者の間に下層チタン層、中層窒化チタン層、上層チタン層を含むバリア・メタル層を介在させ、この下層チタン層の厚さを5nm以上、60nm以下とした。 (もっと読む)



Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189


Notice: Undefined index: from_cache in /mnt/www/gzt_applicant_list.php on line 189

【課題】半導体チップ上のアルミニウム系等のボンディング・パッド上方に再配線構造を有するデバイスにおいては、一般にバンプ電極による外部接続が主要な構造である。一方、このようなデバイスにおいても、ワイヤ・ボンディングにより外部接続をとりたいというニーズが広く存在する。そこで、無電界メッキによる積層金属再配線上に更に無電界メッキによってボンディング用の金メッキ表面膜を設け、そこにワイヤをボンディングする技術が考えられている。しかし、このような無電界メッキ・ベースの技術では、耐拡散性および耐衝撃性等を十分に確保することができず、高信頼性のデバイス及びプロセスを提供することが困難である。
【解決手段】本願発明は半導体チップ上のアルミニウム系等のボンディング・パッド上方に再配線構造を有するデバイスにおいて、再配線上に電解メッキによるワイヤ・ボンディング用の金パッド層を形成するものである。 (もっと読む)


【課題】ノーマリオフ型の接合FETにおいて、耐圧の向上とオン抵抗の低減とを両立することができる技術を提供する。
【解決手段】炭化シリコンを基板材料として使用した接合FETにおいて、ゲート領域GRとチャネル形成領域との間のpn接合近傍に、ゲート領域GRに導入されている不純物とは逆導電型であり、チャネル形成領域に導入されている不純物と同じ導電型の不純物を導入する。これにより、pn接合の不純物プロファイルを急峻にするとともに、チャネル形成領域のうち、ゲート領域GRとpn接合を形成する接合領域の不純物濃度が、チャネル形成領域の中央領域の不純物濃度およびエピタキシャル層EPIの不純物濃度よりも高くする。 (もっと読む)


【課題】接続している別のデータプロセッサから、当該データプロセッサの内部機能若しくは当該データプロセッサの外付け回路を効率良く利用する方法を提供する。
【解決手段】一のデータプロセッサ101に他のデータプロセッサ100との接続を可能にするためのインタフェース手段119を設け、このインタフェース手段に、一のデータプロセッサ内の内部バス108に他のデータプロセッサをバスマスタとして接続可能にする機能を設け、内部バスにメモリマップされた周辺機能を前記インタフェース手段を介して外部より当該他のデータプロセッサが直接操作できるようにする。これにより、データプロセッサは、実行中のプログラムを中断することなく、別のデータプロセッサの周辺機能等を使うことが可能となる。要するに、一のデータプロセッサは別のデータプロセッサの周辺リソースを共有することが可能になる。 (もっと読む)


【課題】複数の半導体チップを多数積層した半導体装置において、生産性を損なうことなく高性能化する。
【解決手段】シリコン基板1の主面s1上に順に形成された複数の素子、層間絶縁膜2およびパッド3と、パッド3に電気的に接続するバンプ電極4と、シリコン基板1の裏面s2に形成され、バンプ電極4に電気的に接続する裏面電極6とを有する半導体装置である。バンプ電極4は、パッド3を貫通し、シリコン基板1側に向かって突出するような突出部d1を有する。また、裏面電極6は、シリコン基板1の裏面s2側から主面s1側に向かって、バンプ電極4の突出部d1に達し、パッド3には達しないような裏面電極用孔部7の内側を覆うようにして形成されていることで、バンプ電極4と電気的に接続されている。 (もっと読む)


51 - 60 / 4,790